WO2021181468A1 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
WO2021181468A1
WO2021181468A1 PCT/JP2020/010059 JP2020010059W WO2021181468A1 WO 2021181468 A1 WO2021181468 A1 WO 2021181468A1 JP 2020010059 W JP2020010059 W JP 2020010059W WO 2021181468 A1 WO2021181468 A1 WO 2021181468A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating layer
layer
adhesive
semiconductor component
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2020/010059
Other languages
English (en)
French (fr)
Inventor
夏目真志
中島邦彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to PCT/JP2020/010059 priority Critical patent/WO2021181468A1/ja
Publication of WO2021181468A1 publication Critical patent/WO2021181468A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/10—Arrangements for heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials

Definitions

  • the present invention relates to a semiconductor module, for example, a semiconductor module for mounting a semiconductor component.
  • a semiconductor module in which an adhesive is applied on an insulating layer, a semiconductor component is placed on the insulating layer, and a metal layer is provided which connects to the semiconductor component through a through hole penetrating the adhesive and the insulating layer (for example, a patent).
  • Document 1 A semiconductor module is known in which an adhesive is applied on an insulating layer, a semiconductor component is placed on the insulating layer, and a metal layer is provided which connects to the semiconductor component through a through hole penetrating the adhesive and the insulating layer (for example, a patent). Document 1).
  • the present invention has been made in view of the above problems, and an object of the present invention is to improve heat dissipation from semiconductor parts.
  • the present invention is provided on a first insulating layer, a semiconductor component that is bonded to the upper surface of the first insulating layer via a first adhesive and has an electrode on the lower surface, and the lower surface of the first insulating layer.
  • It is a semiconductor module including a first insulating layer and a high thermal conductivity layer having a thermal conductivity higher than that of the first adhesive, which is not connected to a semiconductor component.
  • the high thermal conductive layer may overlap the region between the two electrodes on the lower surface of the semiconductor component in a plan view, and the region may be in contact with the first adhesive.
  • the planar shape of the first insulating layer is rectangular, and the two electrodes can be configured to extend in the stretching direction of the pair of opposite sides of the first insulating layer.
  • the width of the high thermal conductive layer in the arrangement direction of the two electrodes may be equal to or larger than the distance between the first metal layer and the high thermal conductive layer.
  • the semiconductor component is a bare chip having a transistor, and at least a part of the transistor may be provided in the region.
  • the high thermal conductive layer can be thicker than the total thickness of the first insulating layer and the first adhesive.
  • the first insulating layer, the first metal layer, the second insulating layer bonded to the high thermal conductive layer via a second adhesive, and the second insulating layer provided on the lower surface of the second insulating layer.
  • the second metal layer connected to the first metal layer through the insulating layer and the second through hole penetrating the second adhesive, and the second insulating layer and the second insulating layer provided on the lower surface of the second insulating layer.
  • the configuration may include a third metal layer connected to the high thermal conductive layer through a third through hole penetrating the adhesive.
  • the distance between the first metal layer and the high thermal conductive layer can be narrower than the distance between the second metal layer and the third metal layer in the second insulating layer.
  • the high thermal conductive layer can be made of a metal material.
  • heat dissipation from semiconductor parts can be improved.
  • FIG. 1 is a cross-sectional view of the semiconductor module according to the first embodiment.
  • 2 (a) and 2 (b) are plan views of the semiconductor module according to the first embodiment.
  • FIG. 3 is a plan view of the semiconductor module according to the first embodiment.
  • FIG. 4 is a cross-sectional view of the semiconductor module according to Comparative Example 1.
  • FIG. 5 is a cross-sectional view of the semiconductor module according to the first embodiment.
  • FIG. 6 is a cross-sectional view of the semiconductor module according to the first modification of the first embodiment.
  • FIG. 7 is a cross-sectional view of the semiconductor module according to the second embodiment.
  • 8 (a) to 8 (e) are cross-sectional views (No. 1) showing a method of manufacturing a semiconductor module according to the second embodiment.
  • FIG. 1 is a cross-sectional view of the semiconductor module according to the first embodiment.
  • 2 (a) and 2 (b) are plan views of the semiconductor module according to the first embodiment.
  • FIG. 3 is a plan
  • FIG. 9 is a cross-sectional view (No. 2) showing a method of manufacturing the semiconductor module according to the second embodiment.
  • 10 (a) to 10 (d) are cross-sectional views (No. 3) showing a method of manufacturing a semiconductor module according to the second embodiment.
  • FIG. 1 is a cross-sectional view of the semiconductor module according to the first embodiment.
  • 2 (a) to 3 are plan views of the semiconductor module according to the first embodiment.
  • FIG. 1 corresponds to a cross-sectional view taken along the line AA of FIGS. 2A to 3A.
  • FIG. 2A shows the insulating layer 10, the through hole 16, the semiconductor component 40, and the electrode 42.
  • FIG. 2B shows the insulating layer 10, the metal layers 14, 14a and the through hole 16.
  • FIG. 3 shows the metal layers 14, 14a, the insulating layer 20, the metal layers 24, 24a, and the through holes 26 and 26a.
  • an adhesive 12 (first adhesive) is provided on the upper surface of the insulating layer 10 (first insulating layer).
  • the insulating layer 10 is a resin insulating layer whose main material is a resin such as a polyimide resin, and has flexibility.
  • the thickness of the insulating layer 10 is, for example, 10 ⁇ m to 100 ⁇ m.
  • the adhesive 12 is a resin adhesive such as an epoxy resin adhesive.
  • the thickness of the adhesive 12 is, for example, 5 ⁇ m to 100 ⁇ m after curing.
  • the adhesive 12 is thinner than, for example, the insulating layer 10.
  • the adhesive 12 is preferably a resin material having excellent heat resistance and low dielectric properties.
  • the adhesive 12 may be selectively provided only in the region overlapping the semiconductor component 40 and in the vicinity thereof.
  • the semiconductor component 40 is adhered to the upper surface of the insulating layer 10 via an adhesive 12.
  • the lower surface of the semiconductor component 40 is a surface (front surface) provided with an active portion such as a transistor 44.
  • An electrode 42 is provided on the lower surface of the semiconductor component 40.
  • the semiconductor component 40 is, for example, a power transistor such as an IGBT (Insulated Gate Bipolar Transistor), a bipolar transistor, or a FET (Field Effect Transistor).
  • a semiconductor material such as Si, GaN or SiC is used for the transistor.
  • the semiconductor component 40 is, for example, a bare chip or a package in which a bare chip is sealed and mounted.
  • the package on which the bare chip is mounted is a package such as WLP (Wafer Level Package) or SIP (Single Inline Package).
  • the semiconductor component 40 is a bare chip of a horizontal transistor such as a GaN FET.
  • a transistor 44 is provided between the electrodes 42 on the lower surface of the semiconductor component 40.
  • the thickness of the semiconductor component 40 is, for example, 10 ⁇ m to 900 ⁇ m, for example, several hundred ⁇ m.
  • the electrode 42 is mainly made of, for example, copper, silver, gold or aluminum.
  • a through hole 16 (via) penetrating the insulating layer 10 and the adhesive 12 is provided, and a metal layer 14 is provided on the inner surface of the through hole 16 and the lower surface of the insulating layer 10.
  • the metal layer 14 (first metal layer) is electrically connected to the electrode 42 of the semiconductor component 40 via the through hole 16 (first through hole).
  • a metal layer 14a (high thermal conductive layer) is provided on the lower surface of the insulating layer 10.
  • the metal layer 14a is provided so as to overlap the semiconductor component 40 in a plan view.
  • the metal layers 14 and 14a are formed, for example, at the same time, and the materials and thicknesses are substantially the same as each other.
  • the metal layers 14 and 14a are mainly made of copper, for example.
  • the thickness of the metal layers 14 and 14a is, for example, 10 ⁇ m to several hundred ⁇ m, which is the thickness at which the through hole 16 is embedded.
  • the metal layers 14 and 14a are thicker than the insulating layer 10.
  • the metal layers 14 and 14a may be thinner than the insulating layer 10.
  • the metal layers 14 and 14a are not electrically connected.
  • the size of the through hole 16 is, for example, 50 ⁇ m to several mm, and is appropriately set depending on the size of the electrode 42.
  • An adhesive 22 (second adhesive) is provided under the insulating layer 10 so as to cover the metal layers 14 and 14a.
  • the insulating layer 20 (second insulating layer) is adhered to the insulating layer 10, the metal layers 14 and 14a via an adhesive 22.
  • the insulating layer 20 is a resin insulating layer whose main material is a resin such as a polyimide resin, and has flexibility.
  • the thickness of the insulating layer 20 is, for example, 10 ⁇ m to 100 ⁇ m.
  • the adhesive 22 is a resin adhesive such as an epoxy resin adhesive.
  • the thickness of the adhesive 12 is a thickness capable of covering the metal layers 14 and 14a from, for example, 5 ⁇ m after curing.
  • a metal layer 24 (second metal layer) is provided on the inner surface of the through hole 26 and the lower surface of the insulating layer 20, and a metal layer 24a (third metal layer) is provided on the inner surface of the through hole 26a and the lower surface of the insulating layer 20. There is.
  • the metal layers 24 and 24a are electrically connected to the metal layers 14 and 14a through the through holes 26 and 26a, respectively.
  • the metal layers 24 and 24a are formed, for example, at the same time, and the materials and thicknesses are substantially the same as each other.
  • the metal layers 24 and 24a are mainly made of copper, for example.
  • the thickness of the metal layers 24 and 24a is, for example, 10 ⁇ m to several hundred ⁇ m, which is the thickness at which the through holes 26 and 26a are embedded.
  • the size of the through holes 26 and 26a is, for example, 50 ⁇ m to several mm.
  • An insulating layer 28 is provided under the insulating layer 20 so as to cover the metal layers 24 and 24a. A part of the lower surfaces of the metal layers 24 and 24a is exposed from the opening 27 of the insulating layer 28.
  • the insulating layer 28 is, for example, a solder resist or a coverlay, and is a resin such as an epoxy resin.
  • the metal layers 24 and 24a exposed from the opening 27 function as terminals for connecting to the outside.
  • the thickness of the insulating layer 28 is, for example, several tens of ⁇ m.
  • a heat radiating plate 30 (heat radiating member) is bonded to the upper surface of the semiconductor component 40 via a bonding layer 34.
  • the bonding layer 34 is, for example, a sintered metal layer in which a conductive paste such as silver paste is sintered, or a brazing material such as solder.
  • the heat radiating plate 30 is a metal layer such as a copper layer or an aluminum layer, or an insulating layer such as aluminum oxide.
  • the heat radiating plate 30 may be a heat radiating plate in which an insulating layer such as DBC (Direct Bonded Cupper) or DBA (Direct Bonded Aluminum) is sandwiched between metal layers.
  • the thickness of the bonding layer 34 is, for example, several tens of ⁇ m, and the thickness of the heat radiating plate 30 is, for example, 100 ⁇ m to several mm.
  • a resin layer 32 is provided on the insulating layer 10 so as to surround the semiconductor component 40 and the heat radiating plate 30.
  • the upper surface of the heat radiating plate 30 is exposed from the resin layer 32.
  • the resin layer 32 is a thermosetting resin such as an epoxy resin or a thermoplastic resin.
  • the resin layer 32 may contain additives such as an inorganic filler. At least one of the heat radiating plate 30 and the resin layer 32 may not be provided.
  • the semiconductor component 40 is a horizontal transistor, and a source electrode SE, a drain electrode DE, and a gate electrode GE are provided as electrodes 42 on the lower surface (front surface) of the semiconductor component 40. ..
  • the sizes X1 and Y1 of the semiconductor component 40 are, for example, 4 mm and 6 mm.
  • the source electrode SE and the drain electrode DE are provided along the opposite sides of the lower surface of the semiconductor component 40, respectively.
  • the region 43 is a region between the drain electrode DE and the source electrode SE on the lower surface of the semiconductor component 40.
  • the distance L4 between the source electrode SE and the drain electrode DE in the region 43 is such that the voltage applied between the source electrode SE and the drain electrode DE does not cause dielectric breakdown between the source electrode SE and the drain electrode DE. Is set to.
  • the distance L4 is, for example, 100 ⁇ m to 10 mm.
  • the semiconductor component 40 is a GaN FET and 650 V is applied between the source electrode SE and the drain electrode DE, the distance L4 is, for example, 3 mm to 4 mm.
  • a through hole 16 is provided to connect to the electrode 42.
  • metal layers 14d, 14s, and 14g are provided as the metal layer 14.
  • the metal layers 14d, 14s, and 14g are connected to the drain electrode DE, the source electrode SE, and the gate electrode GE, respectively, via the through holes 16.
  • a metal layer 14a is provided between the metal layers 14d and 14s so as to overlap the region 43 (see FIG. 2A).
  • the distance L1 between the metal layers 14d and 14s and 14a is, for example, 0.1 ⁇ m or more. If the interval L1 is narrow, dielectric breakdown may occur between the metal layers 14d and 14s via the metal layer 14a.
  • the interval L1 is set in consideration of the voltage applied between the metal layers 14d and 14s (that is, the voltage applied between the drain electrode DE and the source electrode SE).
  • this voltage is 650 V
  • the total of the intervals L1 on both sides is, for example, 1.0 mm.
  • the width W1 of the metal layer 14a is, for example, 0.1 mm or more. It is preferable that the width of the metal layer 14a is wide after ensuring an interval L1 that does not cause dielectric breakdown.
  • the metal layer 24 functions as a drain terminal DT, a source terminal ST, and a gate terminal GT.
  • the drain terminal DT, the source terminal ST, and the gate terminal GT are connected to the metal layers 14d, 14s, and 14g, respectively, via the through holes 26.
  • the metal layer 24a functions as a thermal terminal TT and is connected to the metal layer 14a via a through hole 26a.
  • the distance L2 between the through holes 26 and 26a is narrower than the distance L1.
  • the distance L3 between the drain terminal DT and the source terminal ST and the thermal terminal TT is wider than the distance L2 and narrower than the distance L1.
  • the interval L3 is, for example, 0.1 mm or more.
  • the total of the intervals L3 on both sides is, for example, 1.8 mm.
  • the width W2 of the metal layer 24a is, for example, 0.1 mm or more. It is preferable that the width of the metal layer 24a is wide after ensuring an interval L2 that does not cause dielectric breakdown. When the interval L3 is wider than L1, the width W2 is narrower than W1.
  • FIG. 4 is a cross-sectional view of the semiconductor module according to Comparative Example 1.
  • the metal layers 14a and 24a and the through hole 26a are not provided.
  • a part of the heat generated in the semiconductor component 40 is released from the upper surface (back surface) of the semiconductor component 40 to the outside of the semiconductor module via the bonding layer 34 and the heat radiating plate 30 as shown by the arrow 50.
  • a part of the heat generated in the semiconductor component 40 is released from the electrode 42 on the lower surface (surface) of the semiconductor component 40 to the outside of the semiconductor module via the metal layers 14 and 24 as shown by the arrow 52.
  • heat dissipation may not be sufficient in the heat dissipation path of arrow 52.
  • the transistor 44 is provided between the electrodes 42, and it is difficult to provide an electrode for heat dissipation between the electrodes 42. If the heat dissipation is insufficient, the temperature of the lower surface of the semiconductor component 40 rises. For example, when the semiconductor component 40 is a power transistor, the on-resistance of the transistor increases as the temperature rises, and the efficiency decreases.
  • FIG. 5 is a cross-sectional view of the semiconductor module according to the first embodiment.
  • the metal layer 14a is provided on the lower surface of the insulating layer 10, overlaps the semiconductor component 40 in a plan view, and is not connected to the semiconductor component 40.
  • the semiconductor component 40 and the adhesive 12 are in contact with each other, the adhesive 12 and the insulating layer 10 are in contact with each other, and the insulating layer 10 and the metal layer 14a are in contact with each other. Therefore, the heat generated in the semiconductor component 40 is conducted to the metal layer 14a via the adhesive 12 and the insulating layer 10 as shown by the arrow 54, and is released to the outside through the metal layers 14a and 24a as shown by the arrow 56.
  • the heat of the semiconductor component 40 can be dissipated by the heat dissipation paths of arrows 54 and 56 in addition to the heat dissipation paths of arrows 50 and 52.
  • the temperature of the semiconductor component 40 can be lowered.
  • the metal layer 14a functions as a heat sink that stores heat. Therefore, the temperature of the semiconductor component 40 can be lowered.
  • the semiconductor component 40 is a power transistor, the temperature of the semiconductor component 40 can be lowered, so that the on-resistance can be lowered and the efficiency can be improved.
  • the metal layer 14a In order to more exert the function of the heat dissipation path of the metal layer 14a, it is necessary to reduce the thermal resistance between the region 43 between the drain electrode DE and the source electrode SE and the metal layer 14a on the lower surface of the semiconductor component 40. preferable. Further, in order to more exert the function of the metal layer 14a as a heat sink, it is preferable that the metal layer 14a has a large heat capacity.
  • the metal layer 14a overlaps the region 43 in a plan view. As a result, heat can be dissipated from the region 43 where a part of the transistor 44 is provided and the electrode 42 cannot be provided to the metal layer 14a via the adhesive 12 and the insulating layer 10. Further, it is preferable that the region 43 is in contact with the adhesive 22. Thereby, the thermal resistance between the region 43 and the metal layer 14a can be reduced.
  • the planar shape of the insulating layer 10 is rectangular, and the drain electrode DE and the source electrode SE are stretched in the stretching direction of the pair of opposite sides of the insulating layer 10.
  • the area of the metal layer 14a can be increased by providing the metal layer 14a so as to overlap the region 43. Therefore, the thermal resistance between the region 43 and the metal layer 14a can be lowered, and the heat capacity of the metal layer 14a can be increased.
  • the width W1 of the metal layer 14a is preferably the interval L1 or more, and more preferably 1.5 times or more the interval L1.
  • the metal layer 14a is preferably thicker than the total thickness of the insulating layer 10 and the adhesive 12. As a result, the thermal resistance between the region 43 and the metal layer 14a via the adhesive 12 and the insulating layer 10 can be reduced, and the heat capacity of the metal layer 14a can be increased.
  • the width W1 of the metal layer 14a is preferably not more than the width of the through hole 16 in contact with the electrode 42, and more preferably 1.5 times or more of this width.
  • the semiconductor component 40 is a bare chip having a transistor 44, and at least a part of the transistor 44 is provided between the drain electrode DE and the source electrode SE. At this time, the electrode for heat dissipation cannot be formed in the region 43, and the metal layer 14 cannot be brought into contact with the region 43. Therefore, a metal layer 14a is provided under the region 43 via the adhesive 12 and the insulating layer 10. As a result, the heat generated in the transistor 44 can be released to the metal layer 14a as shown by the arrow 54.
  • the volumes of the metal layers 14a and 24a can be made larger than the volume of the metal layer 14a having only one layer. Therefore, the function as a heat sink can be further improved.
  • the metal layer 14 can be used as a rewiring layer for rewiring the connection between the electrode 42 and the metal layer 24. This improves the degree of freedom in design.
  • the withstand voltage performance of the insulating layer 28 may be inferior to the withstand voltage performance of the adhesive 12.
  • the distance L1 between the metal layers 14 and 14a is made shorter than the distance L3 between the metal layers 24 and 24a.
  • the width W2 of the metal layer 24a is narrower than the width W1 of the metal layer 14a.
  • the adhesive 12, and the withstand voltage performance the interval L1 may be wider than L3.
  • the width W2 may be wider than W1.
  • Heat resistance is improved by using the insulating layers 10 and 20 as polyimide layers.
  • the semiconductor module can be applied to a high-speed switching or a high-frequency amplifier.
  • FIG. 6 is a cross-sectional view of the semiconductor module according to the first modification of the first embodiment.
  • the insulating layer 20, the adhesive 22, and the metal layers 24 and 24a are not provided.
  • the insulating layer 28 is provided under the insulating layer 10 so as to cover the metal layers 14 and 14a.
  • the lower surfaces of the metal layers 14 and 14a are exposed from the opening 27 of the insulating layer 28.
  • Other configurations are the same as those in the first embodiment, and the description thereof will be omitted.
  • the metal layer may be one layer.
  • FIG. 7 is a cross-sectional view of the semiconductor module according to the second embodiment.
  • an insulating layer 15 is provided instead of the metal layer 14a.
  • the insulating layer 15 is an inorganic insulator such as a high thermal conductive ceramic containing silicon carbide, aluminum nitride, alumina, or the like.
  • the thermal conductivity of the insulating layer 15 is greater than the thermal conductivity of the insulating layers 10, 20, and the adhesives 12 and 22.
  • the thickness of the insulating layer 15 is, for example, several tens of ⁇ m. Other configurations are the same as those in the first embodiment, and the description thereof will be omitted.
  • the high thermal conductive layer may be a metal layer 14a or an insulating layer 15.
  • the thermal conductivity of the polyimide used as the insulating layers 10 and 20 and the epoxy resin used as the adhesives 12 and 22 is 1 W / m ⁇ K or less.
  • the thermal conductivity of copper used as the high thermal conductive layer is 400 W / m ⁇ K, and the thermal conductivity of silicon carbide and aluminum nitride is 100 W / m ⁇ K or more.
  • the thermal conductivity of the high thermal conductive layer is preferably larger than the thermal conductivity of the insulating layers 10 and 20, and the adhesives 12 and 22.
  • the thermal conductivity of the layers 10, 20, and the adhesives 12 and 22 is preferably 10 times or more, more preferably 100 times or more.
  • the high thermal conductivity layer is preferably made of a metal material. Further, the heat radiating plate 30 may not be provided.
  • the adhesive 12 is applied to the upper surface of the insulating layer 10.
  • the adhesive 12 for example, a spin coating method, a spray coating method, an inkjet method or a screen printing method is used.
  • the adhesive 12 is applied to the entire surface on the insulating layer 10, but the adhesive 12 may be selectively applied to the region overlapping the semiconductor component 40 and its vicinity.
  • the semiconductor component 40 is brought into contact with the upper surface of the adhesive 12.
  • the adhesive 12 is cured and the semiconductor component 40 and the insulating layer 10 are adhered to each other.
  • the heat treatment is carried out at a temperature of, for example, 100 ° C to 300 ° C.
  • a through hole 16 penetrating the insulating layer 10 and the adhesive 12 is formed.
  • the through hole 16 is formed by, for example, irradiating a laser beam. As a result, the lower surface of the electrode 42 is exposed from the through hole 16.
  • the through hole 16 may be formed before mounting the semiconductor component 40 on the adhesive 12.
  • a metal layer 14 is formed on the lower surface of the insulating layer 10 and the inner surface of the through hole 16.
  • the metal layer 14 is connected to the electrode 42 via the through hole 16.
  • the metal layer 14 is formed by, for example, the following method.
  • a seed layer is formed on the lower surface of the insulating layer 10 and the inner surface of the through hole 16.
  • the seed layer is formed by, for example, a sputtering method or an electroless plating method.
  • the seed layer is used as an electrode, and a plating layer is formed on the lower surface of the seed layer by an electrolytic plating method.
  • the plating layer is processed into a desired conductive pattern using a photolithography method and an etching method.
  • the metal layer 14 forms the pad electrode, the wiring, and the wiring integrally formed with the pad electrode.
  • the adhesive 22a is applied to the lower surfaces of the insulating layer 10 and the metal layer 14 (upper surface in FIG. 8E).
  • the method of applying the adhesive 22a is the same as that shown in FIG. 8 (a).
  • the ring 64 to which the insulating layer 10 is attached is arranged on the table 60.
  • a jig 62 is provided between the table 60 and the semiconductor component 40.
  • the insulating layer 15 is pressed by the mounter 66 in the direction shown by the arrow. As a result, the insulating layer 15 is attached to the adhesive 22a. Since the insulating layer 10 has flexibility, the insulating layer 15 is embedded in the adhesive 22a by using the jig 62.
  • the insulating layer 15 is embedded in the adhesive 22a.
  • the adhesive 22a may or may not remain between the insulating layer 10 and the insulating layer 15.
  • an adhesive is additionally applied to the lower surface of the adhesive 22a and the insulating layer 15.
  • the adhesive 22 that covers the metal layer 14 and the insulating layer 15 is formed under the insulating layer 15.
  • the insulating layer 20 is attached under the adhesive 22.
  • the adhesive 22 is cured to bond the insulating layer 10, the metal layer 14, the insulating layer 15 and the insulating layer 20.
  • through holes 26 and 26a penetrating the insulating layer 20 and the adhesive 22 are formed in the same manner as in FIG. 8 (c). Similar to FIG. 8D, the metal layers 24 and 24a are formed on the lower surface of the insulating layer 20 and the inner surfaces of the through holes 26 and 26a. The metal layers 24 and 24a are connected to the metal layer 14 and the insulating layer 15 through the through holes 26 and 26a. An insulating layer 28 having an opening 27 is formed under the insulating layer 20.
  • a resin layer 32 for sealing the semiconductor component 40 is formed on the insulating layer 10.
  • a transfer molding method, an injection method, or a compression method is used for the formation of the resin layer 32.
  • the semiconductor module of the second embodiment shown in FIG. 7 is manufactured.
  • the metal layer 14a is formed at the same time as the metal layer 14 in FIG. 8 (d). Further, in FIG. 10D, the heat radiating plate 30 is joined to the upper surface of the semiconductor component 40. Other manufacturing methods are the same as those of Example 2.

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

第１絶縁層１０と、前記第１絶縁層の上面に第１接着剤１２を介し接着され、下面に電極４２を有する半導体部品４０と、前記第１絶縁層の下面に設けられ、前記第１絶縁層および前記第１接着剤を貫通する第１貫通孔１６を介し前記電極と接続された第１金属層１４と、前記第１絶縁層の下面に設けられ、前記半導体部品に平面視において重なり、前記半導体部品と接続されておらず、前記第１絶縁層および前記第１接着剤の熱伝導率より大きい熱伝導率を有する高熱伝導層と、を備える。

Description

半導体モジュール
　本発明は、半導体モジュールに関し、例えば半導体部品を実装する半導体モジュールに関する。
　絶縁層上に接着剤を塗布後、その上に半導体部品を配置し、接着剤および絶縁層を貫通する貫通孔を介し半導体部品に接続する金属層を設ける半導体モジュールが知られている（例えば特許文献１）。
特開２０１６－４６５２３号公報
　半導体部品において発生した熱を効率的に放出するため、半導体部品に放熱用ビアを接続することが考えられる。しかし、半導体部品の構造によって、半導体部品に直接放熱ビアを接続できないことがある。この場合、半導体部品からの放熱性が劣ってしまう。
　本発明は、上記課題に鑑みなされたものであり、半導体部品からの放熱性を向上させることを目的とする。
　本発明は、第１絶縁層と、前記第１絶縁層の上面に第１接着剤を介し接着され、下面に電極を有する半導体部品と、前記第１絶縁層の下面に設けられ、前記第１絶縁層および前記第１接着剤を貫通する第１貫通孔を介し前記電極と接続された第１金属層と、前記第１絶縁層の下面に設けられ、前記半導体部品に平面視において重なり、前記半導体部品と接続されておらず、前記第１絶縁層および前記第１接着剤の熱伝導率より大きい熱伝導率を有する高熱伝導層と、を備える半導体モジュールである。
　上記構成において、前記高熱伝導層は、前記半導体部品の下面のうち２つの前記電極の間の領域に平面視において重なり、前記領域は前記第１接着剤に接している構成とすることができる。
　上記構成において、前記第１絶縁層の平面形状は矩形であり、前記２つの電極は、前記第１絶縁層の対向する一対の辺の延伸方向に延伸する構成とすることができる。
上記構成において、前記２つの電極の配列方向における前記高熱伝導層の幅は前記第１金属層と前記高熱伝導層との間隔以上である構成とすることができる。
　上記構成において、前記半導体部品は、トランジスタを有するベアチップであり、前記領域に前記トランジスタの少なくとも一部が設けられている構成とすることができる。
　上記構成において、前記高熱伝導層は前記第１絶縁層と前記第１接着剤との合計の厚さより厚い構成とすることができる。
　上記構成において、前記第１絶縁層、前記第１金属層および前記高熱伝導層に第２接着剤を介し接着された第２絶縁層と、前記第２絶縁層の下面に設けられ、前記第２絶縁層および前記第２接着剤を貫通する第２貫通孔を介し前記第１金属層に接続する第２金属層と、前記第２絶縁層の下面に設けられ、前記第２絶縁層および前記第２接着剤を貫通する第３貫通孔を介し前記高熱伝導層に接続する第３金属層と、を備える構成とすることができる。
　上記構成において、前記第１金属層と前記高熱伝導層との間隔は、前記第２絶縁層における前記第２金属層と前記第３金属層との間隔より狭い構成とすることができる。
　上記構成において、前記高熱伝導層は、金属材料からなる構成とすることができる。
　本発明によれば、半導体部品からの放熱性を向上させることができる。
図１は、実施例１に係る半導体モジュールの断面図である。 図２（ａ）および図２（ｂ）は、実施例１に係る半導体モジュールの平面図である。 図３は、実施例１に係る半導体モジュールの平面図である。 図４は、比較例１に係る半導体モジュールの断面図である。 図５は、実施例１に係る半導体モジュールの断面図である。 図６は、実施例１の変形例１に係る半導体モジュールの断面図である。 図７は、実施例２に係る半導体モジュールの断面図である。 図８（ａ）から図８（ｅ）は、実施例２に係る半導体モジュールの製造方法を示す断面図（その１）である。 図９は、実施例２に係る半導体モジュールの製造方法を示す断面図（その２）である。 図１０（ａ）から図１０（ｄ）は、実施例２に係る半導体モジュールの製造方法を示す断面図（その３）である。
　以下、図面を参照し本発明の実施例について説明する。
　図１は、実施例１に係る半導体モジュールの断面図である。図２（ａ）から図３は、実施例１に係る半導体モジュールの平面図である。図１は、図２（ａ）から図３のＡ－Ａ断面図に対応する。図２（ａ）は、絶縁層１０、貫通孔１６、半導体部品４０および電極４２を示している。図２（ｂ）は、絶縁層１０、金属層１４、１４ａおよび貫通孔１６を示している。図３は、金属層１４、１４ａ、絶縁層２０、金属層２４、２４ａ、貫通孔２６および２６ａを示している。
　図１に示すように、絶縁層１０（第１絶縁層）の上面に接着剤１２（第１接着剤）が設けられている。絶縁層１０は、例えばポリイミド樹脂等の樹脂を主材料とする樹脂絶縁層であり、可撓性を有する。絶縁層１０の厚さは例えば１０μｍから１００μｍである。接着剤１２は例えばエポキシ樹脂接着剤等の樹脂接着剤である。接着剤１２の厚さは硬化後で例えば５μｍから１００μｍである。接着剤１２は例えば絶縁層１０より薄い。接着剤１２は耐熱性および低誘電特性に優れた樹脂材料が好ましい。接着剤１２は半導体部品４０と重なる領域およびその近傍にのみ選択的に設けられていてもよい。
　絶縁層１０の上面に接着剤１２を介し半導体部品４０が接着されている。半導体部品４０の下面はトランジスタ４４等の能動部が設けられた表面（表の面）である。半導体部品４０の下面に電極４２が設けられている。半導体部品４０は、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）、バイポーラトランジスタまたはＦＥＴ（Field Effect Transistor）等のパワートランジスタである。トランジスタには、Ｓｉ、ＧａＮまたはＳｉＣ等の半導体材料が用いられる。半導体部品４０は、例えばベアチップまたはベアチップが封止実装されたパッケージである。ベアチップが実装されたパッケージは、ＷＬＰ（Wafer Level Package）またはＳＩＰ（Single Inline Package）等のパッケージである。実施例１では、半導体部品４０はＧａＮＦＥＴ等の横型トランジスタのベアチップである。この場合、半導体部品４０の下面の電極４２の間にはトランジスタ４４が設けられている。半導体部品４０の厚さは例えば１０μｍから９００μｍであり、例えば数１００μｍである。電極４２は例えば銅、銀、金またはアルミニウムを主材料とする。
　絶縁層１０および接着剤１２を貫通する貫通孔１６（ビア）が設けられ、貫通孔１６の内面および絶縁層１０の下面に金属層１４が設けられている。金属層１４（第１金属層）は、貫通孔１６（第１貫通孔）を介し半導体部品４０の電極４２に電気的に接続する。絶縁層１０の下面に金属層１４ａ（高熱伝導層）が設けられている。金属層１４ａは平面視において半導体部品４０に重なるように設けられている。金属層１４および１４ａは例えば同時に形成されており、材料および厚さは互いにほぼ同じである。金属層１４および１４ａは例えば銅を主材料とする。金属層１４および１４ａの厚さは例えば１０μｍから数１００μｍであり、貫通孔１６が埋め込まれる厚さである。金属層１４および１４ａは絶縁層１０より厚い。金属層１４および１４ａは絶縁層１０より薄くてもよい。金属層１４と１４ａとは電気的に接続されていない。貫通孔１６の大きさは、例えば５０μｍから数ｍｍであり、電極４２の大きさにより適宜設定される。
　絶縁層１０下に金属層１４および１４ａを覆うように接着剤２２（第２接着剤）が設けられている。絶縁層２０（第２絶縁層）は、絶縁層１０、金属層１４および１４ａに接着剤２２を介し接着されている。絶縁層２０は、例えばポリイミド樹脂等の樹脂を主材料とする樹脂絶縁層であり、可撓性を有する。絶縁層２０の厚さは例えば１０μｍから１００μｍである。接着剤２２は例えばエポキシ樹脂接着剤等の樹脂接着剤である。接着剤１２の厚さは硬化後で例えば５μｍから金属層１４および１４ａを覆うことのできる厚さである。
　絶縁層２０および接着剤２２を貫通する貫通孔２６（第２貫通孔）および２６ａ（第３貫通孔）が設けられている。貫通孔２６の内面および絶縁層２０の下面に金属層２４（第２金属層）が設けられ、貫通孔２６ａの内面および絶縁層２０の下面に金属層２４ａ（第３金属層）が設けられている。金属層２４および２４ａは、それぞれ貫通孔２６および２６ａを介し金属層１４および１４ａに電気的に接続する。金属層２４および２４ａは例えば同時に形成されており、材料および厚さは互いにほぼ同じである。金属層２４および２４ａは例えば銅を主材料とする。金属層２４および２４ａの厚さは例えば１０μｍから数１００μｍであり、貫通孔２６および２６ａが埋め込まれる厚さである。貫通孔２６および２６ａの大きさは、例えば５０μｍから数ｍｍである。
　絶縁層２０下に金属層２４および２４ａを覆うように絶縁層２８が設けられている。金属層２４および２４ａの下面の一部が絶縁層２８の開口２７から露出する。絶縁層２８は例えばソルダーレジストまたはカバーレイであり、エポキシ樹脂等の樹脂である。開口２７から露出する金属層２４および２４ａは外部と接続するための端子として機能する。絶縁層２８の厚さは例えば数１０μｍである。
　半導体部品４０の上面に接合層３４を介し放熱板３０（放熱部材）が接合されている。接合層３４は例えば銀ペースト等の導電性ペーストが焼結された焼結金属層またははんだ等のロウ材である。放熱板３０は、銅層またはアルミニウム層等の金属層または酸化アルミニウム等の絶縁層である。放熱板３０は、ＤＢＣ（Direct Bonded Cupper）またはＤＢＡ（Direct Bonded Aluminum）等の絶縁層を金属層で挟んだ放熱板でもよい。接合層３４の厚さは例えば数１０μｍであり、放熱板３０の厚さは例えば１００μｍから数ｍｍである。
　絶縁層１０上に半導体部品４０および放熱板３０を囲むように樹脂層３２が設けられている。放熱板３０の上面は樹脂層３２から露出する。樹脂層３２は、例えばエポキシ樹脂等の熱硬化性樹脂または熱可塑性樹脂である。樹脂層３２は無機フィラー等の添加物を含んでもよい。放熱板３０および樹脂層３２の少なくとも一方は設けられていなくてもよい。
　図２（ａ）に示すように、半導体部品４０は横型トランジスタであり、半導体部品４０の下面（表の面）には電極４２としてソース電極ＳＥ、ドレイン電極ＤＥおよびゲート電極ＧＥが設けられている。半導体部品４０の大きさＸ１およびＹ１は例えば４ｍｍおよび６ｍｍである。ソース電極ＳＥおよびドレイン電極ＤＥはそれぞれ半導体部品４０の下面の対向する辺に沿って設けられている。領域４３は、半導体部品４０の下面のうちドレイン電極ＤＥとソース電極ＳＥとの間の領域である。領域４３におけるソース電極ＳＥとドレイン電極ＤＥとの距離Ｌ４は、ソース電極ＳＥとドレイン電極ＤＥとの間に印加される電圧によって、ソース電極ＳＥとドレイン電極ＤＥとの間において絶縁破壊が生じないように設定される。距離Ｌ４は例えば１００μｍから１０ｍｍである。例えば半導体部品４０がＧａＮＦＥＴの場合であって、ソース電極ＳＥとドレイン電極ＤＥとの間に６５０Ｖが印加される場合、距離Ｌ４は例えば３ｍｍから４ｍｍである。電極４２に接続する貫通孔１６が設けられている。
　図２（ｂ）に示すように、金属層１４として金属層１４ｄ、１４ｓ、および１４ｇが設けられている。金属層１４ｄ、１４ｓ、および１４ｇは貫通孔１６を介しそれぞれドレイン電極ＤＥ、ソース電極ＳＥおよびゲート電極ＧＥに接続されている。金属層１４ｄと１４ｓとの間に領域４３（図２（ａ）参照）に重なるように金属層１４ａが設けられている。金属層１４ｄおよび１４ｓと１４ａとの間隔Ｌ１は例えば０．１μｍ以上である。間隔Ｌ１が狭いと金属層１４ａを介し金属層１４ｄと１４ｓとの間において絶縁破壊が生じる可能性がある。よって、間隔Ｌ１は金属層１４ｄと１４ｓとの間に印加される電圧（すなわちドレイン電極ＤＥとソース電極ＳＥとの間に印加される電圧）を考慮し設定される。この電圧が６５０Ｖの場合には両側の間隔Ｌ１の合計は例えば１．０ｍｍである。金属層１４ａの幅Ｗ１は、例えば０．１ｍｍ以上である。金属層１４ａの幅は、絶縁破壊を生じさせない間隔Ｌ１を確保したうえで広い方が好ましい。
　図３に示すように、金属層２４は、ドレイン端子ＤＴ、ソース端子ＳＴおよびゲート端子ＧＴとして機能する。ドレイン端子ＤＴ、ソース端子ＳＴおよびゲート端子ＧＴは、貫通孔２６を介しそれぞれ金属層１４ｄ、１４ｓおよび１４ｇに接続されている。金属層２４ａはサーマル端子ＴＴとして機能し貫通孔２６ａを介し金属層１４ａに接続されている。貫通孔２６と２６ａとの間隔Ｌ２は間隔Ｌ１より狭い。ドレイン端子ＤＴおよびソース端子ＳＴとサーマル端子ＴＴとの間隔Ｌ３は間隔Ｌ２より広く間隔Ｌ１より狭い。間隔Ｌ３は例えば０．１ｍｍ以上である。ドレイン端子ＤＴとソース端子ＳＴとの間に印加される電圧が６５０Ｖの場合には両側の間隔Ｌ３の合計は例えば１．８ｍｍである。金属層２４ａの幅Ｗ２は、例えば０．１ｍｍ以上である。金属層２４ａの幅は、絶縁破壊を生じさせない間隔Ｌ２を確保した上で広い方が好ましい。間隔Ｌ３がＬ１より広い場合、幅Ｗ２はＷ１より狭い。
［比較例１］
　図４は、比較例１に係る半導体モジュールの断面図である。図４に示すように、比較例１では、金属層１４ａ、２４ａおよび貫通孔２６ａが設けられていない。半導体部品４０において発生した熱の一部は、矢印５０のように、半導体部品４０の上面（裏面）から接合層３４および放熱板３０を介し半導体モジュールの外に放出される。また、半導体部品４０において発生した熱の一部は、矢印５２のように、半導体部品４０の下面（表面）の電極４２から金属層１４および２４を介し半導体モジュールの外に放出される。しかし、矢印５２の放熱経路では放熱が十分でない場合がある。例えば半導体部品４０が横型トランジスタの場合、電極４２間にはトランジスタ４４が設けられており、電極４２間に放熱用の電極を設けることが難しい。放熱が十分でない場合、半導体部品４０の下面の温度が上昇する。例えば半導体部品４０がパワートランジスタの場合、温度が高くなるとトランジスタのオン抵抗が高くなり効率が低下する。
［実施例１の効果］
　図５は、実施例１に係る半導体モジュールの断面図である。図５に示すように、実施例１では、金属層１４ａは、絶縁層１０の下面に設けられ、半導体部品４０に平面視において重なり、半導体部品４０と接続されていない。半導体部品４０と接着剤１２とは接触し、接着剤１２と絶縁層１０とは接触し、絶縁層１０と金属層１４ａとは接触する。このため、半導体部品４０で発生した熱は矢印５４のように接着剤１２および絶縁層１０を介し金属層１４ａに伝導し、矢印５６のように、金属層１４ａおよび２４ａを介し外部に放出される。このように、矢印５０および５２の放熱経路に加え矢印５４および５６の放熱経路により半導体部品４０の熱を放熱できる。これにより半導体部品４０の温度を低くできる。半導体部品４０が発熱したときに金属層１４ａは蓄熱するヒートシンクとして機能する。よって、半導体部品４０の温度をより低くできる。例えば半導体部品４０がパワートランジスタの場合、半導体部品４０の温度を低くできるため、オン抵抗を低くでき効率を向上できる。
　金属層１４ａの放熱経路の機能をより発揮するためには、半導体部品４０の下面のうちドレイン電極ＤＥとソース電極ＳＥの間の領域４３と金属層１４ａとの間の熱抵抗を低くすることが好ましい。また、金属層１４ａのヒートシンクとしての機能をより発揮するためには、金属層１４ａの熱容量が大きいことが好ましい。
　図２（ａ）および図２（ｂ）のように、金属層１４ａは、領域４３に平面視において重なることが好ましい。これにより、トランジスタ４４の一部が設けられており電極４２を設けることのできない領域４３から接着剤１２および絶縁層１０を介し金属層１４ａに放熱することができる。また、領域４３は接着剤２２に接していることが好ましい。これにより、領域４３と金属層１４ａとの間の熱抵抗を小さくできる。
　また、絶縁層１０の平面形状は矩形であり、ドレイン電極ＤＥおよびソース電極ＳＥは、絶縁層１０の対向する一対の辺の延伸方向に延伸する。このとき、領域４３に重なるように金属層１４ａを設けることで、金属層１４ａの面積を大きくできる。よって、領域４３と金属層１４ａとの間の熱抵抗を低くでき、かつ金属層１４ａの熱容量を大きくできる。
　金属層１４ａの面積を大きくするため、金属層１４ａの幅Ｗ１は、間隔Ｌ１以上であることが好ましく、間隔Ｌ１の１．５倍以上がより好ましい。また、金属層１４ａは絶縁層１０と接着剤１２との合計の厚さより厚いことが好ましい。これにより、接着剤１２と絶縁層１０を介した領域４３と金属層１４ａとの間の熱抵抗を小さくでき、かつ金属層１４ａの熱容量を大きくできる。また、金属層１４ａの幅Ｗ１は、電極４２に接触する貫通孔１６の幅以上であることが好ましく、この幅の１．５倍以上がより好ましい。
　半導体部品４０がトランジスタ４４を有するベアチップであり、ドレイン電極ＤＥおよびソース電極ＳＥとの間にトランジスタ４４の少なくとも一部が設けられている。このとき、領域４３に放熱用の電極を形成することができず、金属層１４を領域４３に接触させることができない。そこで、領域４３の下に接着剤１２および絶縁層１０を介し金属層１４ａを設ける。これにより、矢印５４のようにトランジスタ４４において発生した熱を金属層１４ａに放出させることができる。
　絶縁層１０、金属層１４および１４ａに接着剤２２を介し接着された絶縁層２０が設けられ、絶縁層２０の下面に金属層１４および１４ａにそれぞれ接続された金属層２４および２４ａが設けられている。これにより、金属層１４ａおよび２４ａの体積を金属層１４ａが１層のみの体積より大きくできる。よって、ヒートシンクとしての機能をより向上できる。また、金属層１４を電極４２と金属層２４との間の接続を再配線する再配線層として用いることができる。これにより、設計の自由度が向上する。
　絶縁層２８の耐電圧性能が接着剤１２の耐電圧性能より劣る場合がある。このような場合には、金属層１４と１４ａとの間隔Ｌ１を金属層２４と２４ａとの間隔Ｌ３より短くする。これにより、ドレイン端子ＤＴとソース端子ＳＴとの間の絶縁破壊を抑制できる。この場合、金属層２４ａの幅Ｗ２は金属層１４ａの幅Ｗ１より狭くなる。絶縁層２８と接着剤１２と耐電圧性能によっては、間隔Ｌ１はＬ３より広くてもよい。幅Ｗ２はＷ１より広くてもよい。
　絶縁層１０および２０をポリイミド層とすることで、耐熱性が向上する。絶縁層１０および２０をＬＣＰ（液晶ポリマー）にすることで半導体モジュールを高速スイッチングまたは高周波アンプに適用できる。
［実施例１の変形例１］
　図６は、実施例１の変形例１に係る半導体モジュールの断面図である。図６に示すように、絶縁層２０、接着剤２２、金属層２４および２４ａが設けられていない。絶縁層２８は金属層１４および１４ａを覆うように絶縁層１０下に設けられている。金属層１４および１４ａの下面は絶縁層２８の開口２７から露出する。その他の構成は実施例１と同じであり説明を省略する。実施例１の変形例１のように、金属層は１層でもよい。
　図７は、実施例２に係る半導体モジュールの断面図である。図７に示すように、金属層１４ａの代わりに絶縁層１５が設けられている。絶縁層１５は、例えば炭化シリコン、窒化アルミニウムまたはアルミナ等を含む高熱伝導セラミック等の無機絶縁体である。絶縁層１５の熱伝導率は、絶縁層１０、２０、接着剤１２および２２の熱伝導率より大きい。絶縁層１５の厚さは例えば数１０μｍである。その他の構成は、実施例１と同じであり説明を省略する。
　実施例２のように、高熱伝導層は、金属層１４ａでもよいし、絶縁層１５でもよい。例えば、絶縁層１０および２０として用いるポリイミドおよび接着剤１２および２２として用いるエポキシ樹脂の熱伝導率は１Ｗ／ｍ・Ｋ以下である。高熱伝導層として用いる銅の熱伝導率は４００Ｗ／ｍ・Ｋであり、炭化シリコンおよび窒化アルミニウムの熱伝導率は１００Ｗ／ｍ・Ｋ以上である。このように、高熱伝導層を介して半導体部品４０から放熱する観点から、高熱伝導層の熱伝導率は、絶縁層１０、２０、接着剤１２および２２の熱伝導率より大きいことが好ましく、絶縁層１０、２０、接着剤１２および２２の熱伝導率の１０倍以上が好ましく、１００倍以上がより好ましい。熱伝導率を高くするため、高熱伝導層は金属材料からなることが好ましい。また、放熱板３０は設けられていなくてもよい。
［実施例２の製造方法］
　図８（ａ）から図１０（ｄ）は、実施例２に係る半導体モジュールの製造方法を示す断面図である。
　図８（ａ）に示すように、絶縁層１０の上面に接着剤１２を塗布する。接着剤１２の塗布には、例えばスピンコート法、スプレコート法、インクジェット法またはスクリーン印刷法を用いる。図８（ａ）では、接着剤１２は絶縁層１０上の全面に塗布されているが、接着剤１２は半導体部品４０と重なる領域およびその近傍に選択的に塗布されていてもよい。
　図８（ｂ）に示すように、接着剤１２の上面に半導体部品４０を接触させる。熱処理することにより、接着剤１２を硬化させ半導体部品４０と絶縁層１０とを接着させる。熱処理は例えば１００℃から３００℃の温度で実施する。
　図８（ｃ）に示すように、絶縁層１０および接着剤１２を貫通する貫通孔１６を形成する。貫通孔１６は、例えばレーザ光を照射することにより形成する。これにより、電極４２の下面が貫通孔１６から露出する。貫通孔１６は、接着剤１２上に半導体部品４０を搭載する前に形成してもよい。
　図８（ｄ）に示すように、絶縁層１０の下面および貫通孔１６の内面に金属層１４を形成する。金属層１４は貫通孔１６を介し電極４２に接続する。金属層１４の形成は例えば以下の方法により行う。絶縁層１０の下面および貫通孔１６の内面にシード層を形成する。シード層は、例えばスパッタリング法または無電解めっき法を用い形成する。シード層を電極とし、シード層の下面にめっき層を電解めっき法で形成する。ホトリソグラフィー法およびエッチング法を用い、めっき層を所望の導電パターンに加工する。金属層１４によりパッド電極、配線、およびパッド電極と一体に形成された配線が形成される。
　図８（ｅ）に示すように、上下を逆転する。絶縁層１０および金属層１４の下面（図８（ｅ）では上面）に接着剤２２ａを塗布する。接着剤２２ａの塗布方法は図８（ａ）と同じである。
　図９に示すように、絶縁層１０が貼り付けられたリング６４をテーブル６０上に配置する。テーブル６０と半導体部品４０との間に治具６２が設けられている。絶縁層１５をマウンタ６６で矢印のようにした方向に押圧する。これにより、絶縁層１５を接着剤２２ａに貼り付ける。絶縁層１０は可撓性を有するため、治具６２を用いることで、絶縁層１５は接着剤２２ａ内に埋め込まれる。
　図１０（ａ）に示すように、絶縁層１５は接着剤２２ａに埋め込まれている。絶縁層１０と絶縁層１５との間には接着剤２２ａが残存していてもよいし、残存していなくてもよい。
　図１０（ｂ）に示すように、接着剤２２ａおよび絶縁層１５の下面に接着剤を追加塗布する。これにより、絶縁層１５下に金属層１４および絶縁層１５を覆う接着剤２２が形成される。
　図１０（ｃ）に示すように、接着剤２２下に絶縁層２０を貼り付ける。図８（ｂ）と同様に熱処理することにより、接着剤２２を硬化させ絶縁層１０、金属層１４および絶縁層１５と絶縁層２０とを接着させる。
　図１０（ｄ）に示すように、図８（ｃ）と同様に、絶縁層２０および接着剤２２を貫通する貫通孔２６および２６ａを形成する。図８（ｄ）と同様に、絶縁層２０の下面および貫通孔２６および２６ａの内面に金属層２４および２４ａを形成する。金属層２４および２４ａは貫通孔２６および２６ａを介し金属層１４および絶縁層１５に接続する。絶縁層２０下に開口２７を有する絶縁層２８を形成する。
　その後、絶縁層１０上に半導体部品４０を封止する樹脂層３２を形成する。樹脂層３２の形成には、例えばトランスファモールド法、インジェクション法またはコンプレッション法を用いる。これにより、図７に示す実施例２の半導体モジュールが製造される。
　実施例１の半導体モジュールを製造するときには、図９および図１０（ａ）の代わりに、図８（ｄ）において、金属層１４と同時に金属層１４ａを形成する。また、図１０（ｄ）において、半導体部品４０の上面に放熱板３０を接合する。その他の製造方法は実施例２の製造方法と同じである。
　以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
　１０、１５、２０　絶縁層
　１２、２２、２２ａ　接着剤
　１４、１４ａ、２４、２４ａ　金属層
　１６、２６、２６ａ　貫通孔
　２８　絶縁層
　４０　半導体部品
　４２　電極
　４４　トランジスタ
　

Claims (9)

  1. 　第１絶縁層と、
    　前記第１絶縁層の上面に第１接着剤を介し接着され、下面に電極を有する半導体部品と、
    　前記第１絶縁層の下面に設けられ、前記第１絶縁層および前記第１接着剤を貫通する第１貫通孔を介し前記電極と接続された第１金属層と、
    　前記第１絶縁層の下面に設けられ、前記半導体部品に平面視において重なり、前記半導体部品と接続されておらず、前記第１絶縁層および前記第１接着剤の熱伝導率より大きい熱伝導率を有する高熱伝導層と、
    を備える半導体モジュール。
  2. 　前記高熱伝導層は、前記半導体部品の下面のうち２つの前記電極の間の領域に平面視において重なり、前記領域は前記第１接着剤に接している請求項１に記載の半導体モジュール。
  3. 　前記第１絶縁層の平面形状は矩形であり、
    　前記２つの電極は、前記第１絶縁層の対向する一対の辺の延伸方向に延伸する請求項２に記載の半導体モジュール。
  4. 　前記２つの電極の配列方向における前記高熱伝導層の幅は前記第１金属層と前記高熱伝導層との間隔以上である請求項２または３に記載の半導体モジュール。
  5. 　前記半導体部品は、トランジスタを有するベアチップであり、
    　前記領域に前記トランジスタの少なくとも一部が設けられている請求項２から４のいずれか一項に記載の半導体モジュール。
  6. 　前記高熱伝導層は前記第１絶縁層と前記第１接着剤との合計の厚さより厚い請求項１から５のいずれか一項に記載の半導体モジュール。
  7. 　前記第１絶縁層、前記第１金属層および前記高熱伝導層に第２接着剤を介し接着された第２絶縁層と、
    　前記第２絶縁層の下面に設けられ、前記第２絶縁層および前記第２接着剤を貫通する第２貫通孔を介し前記第１金属層に接続する第２金属層と、
    　前記第２絶縁層の下面に設けられ、前記第２絶縁層および前記第２接着剤を貫通する第３貫通孔を介し前記高熱伝導層に接続する第３金属層と、
    を備える請求項１から６のいずれか一項に記載の半導体モジュール。
  8. 　前記第１金属層と前記高熱伝導層との間隔は、前記第２絶縁層における前記第２金属層と前記第３金属層との間隔より狭い請求項７に記載の半導体モジュール。
  9. 　前記高熱伝導層は、金属材料からなる請求項１から８のいずれか一項に記載の半導体モジュール。
    　
PCT/JP2020/010059 2020-03-09 2020-03-09 半導体モジュール Ceased WO2021181468A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/010059 WO2021181468A1 (ja) 2020-03-09 2020-03-09 半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/010059 WO2021181468A1 (ja) 2020-03-09 2020-03-09 半導体モジュール

Publications (1)

Publication Number Publication Date
WO2021181468A1 true WO2021181468A1 (ja) 2021-09-16

Family

ID=77671306

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/010059 Ceased WO2021181468A1 (ja) 2020-03-09 2020-03-09 半導体モジュール

Country Status (1)

Country Link
WO (1) WO2021181468A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220149020A1 (en) * 2020-11-10 2022-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure, semiconductor device and manufacturing method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077134A (ja) * 1993-02-08 1995-01-10 General Electric Co <Ge> 集積回路モジュール
JP2008177427A (ja) * 2007-01-19 2008-07-31 Seiko Epson Corp 半導体装置
JP2009088339A (ja) * 2007-10-01 2009-04-23 Denso Corp 電子装置
JP2010080528A (ja) * 2008-09-24 2010-04-08 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法
WO2018181236A1 (ja) * 2017-03-31 2018-10-04 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077134A (ja) * 1993-02-08 1995-01-10 General Electric Co <Ge> 集積回路モジュール
JP2008177427A (ja) * 2007-01-19 2008-07-31 Seiko Epson Corp 半導体装置
JP2009088339A (ja) * 2007-10-01 2009-04-23 Denso Corp 電子装置
JP2010080528A (ja) * 2008-09-24 2010-04-08 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法
WO2018181236A1 (ja) * 2017-03-31 2018-10-04 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220149020A1 (en) * 2020-11-10 2022-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure, semiconductor device and manufacturing method thereof
US12512445B2 (en) * 2020-11-10 2025-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure, semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
CN104517909B (zh) 带有印制电路板的半导体模块及其制造方法
US6946740B2 (en) High power MCM package
US8455987B1 (en) Electrically isolated power semiconductor package with optimized layout
US11776867B2 (en) Chip package
US12057375B2 (en) Semiconductor device and method for manufacturing semiconductor device
US8466548B2 (en) Semiconductor device including excess solder
KR20140026496A (ko) 반도체 유닛 및 그것을 이용한 반도체 장치
JP7657307B2 (ja) 熱伝導性接着層を備えた基板を有するパッケージ化された電子デバイス
CN114864528A (zh) 半导体器件和半导体器件的制造方法
CN110739298A (zh) 半导体组件
US12564094B2 (en) Power semiconductor module arrangement and method for producing the same
JP4146888B2 (ja) 半導体モジュールと半導体モジュールの製造方法
CN112234032B (zh) 半导体封装体、半导体组件和制作半导体封装体的方法
CN111244061B (zh) 氮化镓设备的封装结构
JP2004221381A (ja) 半導体装置
WO2021181468A1 (ja) 半導体モジュール
US11056423B2 (en) Semiconductor device
JP2013179231A (ja) 半導体モジュール
JP7135293B2 (ja) 半導体装置および半導体装置の製造方法
WO2020202972A1 (ja) モジュールおよびその製造方法
WO2021181649A1 (ja) 半導体モジュールおよびその製造方法
US20250218887A1 (en) Semiconductor device and manufacturing method of semiconductor device
US11521920B2 (en) Plurality of power semiconductor chips between a substrate and leadframe
JP2020155645A (ja) モジュールおよびその製造方法
JP7294403B2 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20924883

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20924883

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP