JP2020155645A - モジュールおよびその製造方法 - Google Patents
モジュールおよびその製造方法 Download PDFInfo
- Publication number
- JP2020155645A JP2020155645A JP2019053696A JP2019053696A JP2020155645A JP 2020155645 A JP2020155645 A JP 2020155645A JP 2019053696 A JP2019053696 A JP 2019053696A JP 2019053696 A JP2019053696 A JP 2019053696A JP 2020155645 A JP2020155645 A JP 2020155645A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating layer
- layer
- wirings
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】絶縁層の反りを抑制すること。【解決手段】第1絶縁層と、前記第1絶縁層の上面に搭載された電子部品と、前記第1絶縁層の下方に設けられた第2絶縁層と、前記第1絶縁層の下面および前記第2絶縁層の上面と接合し、前記第1絶縁層を貫通する貫通孔を介し前記電子部品に電気的に接続され、互いに異なる電圧が印加される第1配線および第2配線と、前記第1配線および前記第2配線の間において前記第1絶縁層と前記第2絶縁層との間に位置する空隙と、を有するモジュール。【選択図】図1
Description
本発明は、モジュールおよびその製造方法に関し、例えば電子部品を搭載するモジュールおよびその製造方法に関する。
パワー半導体素子を搭載するパワーモジュールにおいて、絶縁層の上面に電子部品を搭載し、絶縁層を貫通する貫通孔を介し絶縁層の下面から電子部品に接続する配線を設けることが知られている(例えば特許文献1)。
電子部品の放熱性を高める場合および/または電子部品に大電流を供給する場合、絶縁層の下面に設けられた配線を例えば絶縁層より厚くすることが求められる。配線間に絶縁体を設ける場合、配線が厚いため無機絶縁体を設けることが難しい。そこで、配線間に樹脂を充填することが考えられる。しかし、樹脂等は線膨張係数が大きいため、配線間に樹脂を充填すると絶縁層が大きく反ることがある。
本発明は、上記課題に鑑みなされたものであり、絶縁層の反りを抑制することを目的とする。
本発明は、第1絶縁層と、前記第1絶縁層の上面に搭載された電子部品と、前記第1絶縁層の下方に設けられた第2絶縁層と、前記第1絶縁層の下面および前記第2絶縁層の上面と接合し、前記第1絶縁層を貫通する貫通孔を介し前記電子部品に電気的に接続され、互いに異なる電圧が印加される第1配線および第2配線と、前記第1配線および前記第2配線の間において前記第1絶縁層と前記第2絶縁層との間に位置する空隙と、を有するモジュールである。
上記構成において、前記第1配線および前記第2配線は、前記第1絶縁層および前記第2絶縁層より厚い構成とすることができる。
上記構成において、前記第1配線と前記第2配線との間の前記第1絶縁層および前記第2絶縁層の少なくとも一方に前記空隙側の面に凹部および凸部の少なくとも一方が設けられている構成とすることができる。
上記構成において、前記空隙の高さは前記第1配線および前記第2配線の高さの2/5以上である構成とすることができる。
上記構成において、前記第1配線および前記第2配線の配列方向における前記空隙の幅は前記第1配線と前記第2配線との間の距離の4/5以上である構成とすることができる。
上記構成において、前記第2絶縁層の下面に接合し前記第1配線および前記第2配線の少なくとも一方と電気的に接続された金属層を備える構成とすることができる。
上記構成において、複数の前記電子部品が設けられ、前記第1配線および前記第2配線の少なくとも一方は、前記複数の電子部品のうち少なくとも2つを電気的に接続する構成とすることができる。
上記構成において、前記第1配線および前記第2配線と前記空隙との間に設けられた絶縁膜を備える構成とすることができる。
上記構成において、前記絶縁膜の厚さは前記第1配線および前記第2配線の厚さの1/3以下である構成とすることができる。
本発明は、第1絶縁層の上面に電子部品を搭載する工程と、前記第1絶縁層に上面が接合し、前記第1絶縁層の下方に設けられた第2絶縁層に下面が接合し、前記第1絶縁層を貫通する貫通孔を介し前記電子部品に電気的に接続され、互いに異なる電圧が印加される第1配線および第2配線を形成する工程と、を備え、前記第1配線と前記第2配線との間において前記第1絶縁層と前記第2絶縁層との間に樹脂を充填せずに空隙として残存させるモジュールの製造方法である。
本発明によれば、絶縁層の反りを抑制することができる。
以下、図面を参照し本発明の実施例について説明する。
図1は、実施例1に係るモジュールの断面図である。絶縁層10および30の平面方向のうち配線14aと14bの配列方向をX方向、X方向と直交する方向をY方向、絶縁層10および30の厚さ方向をZ方向とする。
図1に示すように、絶縁層10の上面に接合層12が設けられている。絶縁層10は、ポリイミド等の樹脂絶縁層である。接合層12の上面に電子部品20aおよび20bが搭載されている。接合層12は例えばエポキシ樹脂接着剤等の樹脂接着剤であり、絶縁層10と電子部品20aおよび20bとを接合する。絶縁層10の厚さは例えば20μmから50μmである。接合層12の厚さは例えば5μmから20μmであり、絶縁層10の厚さより小さい。
電子部品20aは、パワー素子であり、例えばIGBT(Insulated Gate Bipolar Transistor)、バイポーラトランジスタまたはFET(Field Effect Transistor)等のトランジスタまたはダイオードである。トランジスタまたはダイオードには、Si、GaNまたはSiC等の半導体が用いられる。電子部品20aおよび20bは、例えばベアチップまたはベアチップが実装されたパッケージである。図1の例では、電子部品20aは横縦型のGaNトランジスタのベアチップである。
電子部品20aの下面に端子22aおよび22bが設けられ、電子部品20bの下面に端子22cおよび22dが設けられている。端子22aおよび22bは例えばドレイン端子およびゲート端子である。ソース端子は後述する端子22eである。ソース端子およびドレイン端子には大電流が流れる。ゲート端子は、電圧が印加されるだけである。またバイポーラトランジスタのような電流駆動のトランジスタでは、制御電極には小さな電流が流れる。このため、端子22bは端子22aより小さい。
電子部品20bは、例えば集積回路であり、電子部品20aを制御する制御回路である。制御回路は、外部からの制御信号に基づき、トランジスタのゲート端子にゲート信号を出力する。電子部品20bの下面には端子22cおよび22dが設けられている。端子22cは、端子22bにトランジスタのゲート信号を出力する端子である。端子22dは外部から制御信号を受信する端子である。端子22aから22dは例えば銅、金またはアルミニウム等を主材料とした金属層である。
絶縁層10および接合層12を貫通する貫通孔16aから16dが設けられている。ソース端子およびドレイン端子には大電流が流れる。ゲート端子には大きな電流は流れない。このため、端子22bは端子22aより小さい。また、貫通孔16bの総面積は貫通孔16aの総面積より小さい。
貫通孔16aから16dの内面および絶縁層10の下面に配線14aから14cが設けられている。配線14aは貫通孔16aを介し端子22aに電気的に接続する。配線14bは貫通孔16bを介し端子22bに電気的に接続し、貫通孔16cを介し端子22cに電気的に接続する。配線14cは貫通孔16dを介し端子22dに電気的に接続する。絶縁層10の下面の周縁に枠体15が設けられている。配線14aから配線14cおよび枠体15は銅層等の金属層である。配線14aから14cおよび枠体15の厚さは例えば50μmから300μmであり絶縁層10および30の厚さより大きい。配線14aから14cの間は空隙28である。
配線14aから14cと空隙28との間に絶縁膜24が設けられている。絶縁膜24は、例えば樹脂等の有機絶縁膜、または、酸化シリコン膜もしくは窒化シリコン膜等の無機絶縁膜である。絶縁膜24の厚さは例えば1μmから20μmである。
配線14aから14cおよび枠体15の下面に接合層32を介し絶縁層30が設けられている。接合層32は、絶縁層30と配線14aから14cおよび枠体15とを接合する。絶縁層30は、ポリイミド層の樹脂絶縁層であり可撓性を有する。接合層32は例えばエポキシ樹脂接着剤等の樹脂接着剤である。絶縁層30および接合層32の厚さは例えばそれぞれ20μmから50μmおよび5μmから20μmである。
絶縁層30および接合層32を貫通する貫通孔36aおよび36bが設けられている。貫通孔36aおよび36bの大きさは例えば30μmから500μmである。
貫通孔36aおよび36bの内面および絶縁層30の下面に金属層34aおよび34bが設けられている。金属層34aは貫通孔36aを介し配線14aに電気的に接続する。金属層34bは、貫通孔36bを介し配線14cに電気的に接続する。金属層34aおよび34bは、外部と電気的に接続するための端子であり、例えば銅層等である。金属層34aおよび34bの厚さは例えば30μmから300μmであり絶縁層30の厚さより大きい。
図2は、実施例1に係るモジュールの平面図である。図2は、貫通孔16aから16d、配線14aから14d、枠体15、電子部品20a、20b、端子22aから22eを図示している。
図2に示すように、電子部品20aが2個設けられている。電子部品20aに設けられている端子22a、22bおよび22eはそれぞれソース端子、ゲート端子およびドレイン端子である。配線14aは、貫通孔16aを介し2つの電子部品20aの端子22a間を接続する。配線14dは、貫通孔16eを介し2つの電子部品20aの端子22e間を接続する。なお、図1のように1つの端子22aに大きな1つの貫通孔16aが設けられていてもよいし、図2のように1つの端子22aに複数の貫通孔16aが設けられていてもよい。配線14dは、図2に図示されていない金属層34aに接続される。
配線14bは、貫通孔16bおよび16cを介し電子部品20aの端子22bと電子部品20bの端子22cとを接続する。配線14cは、貫通孔16dおよび36bを介し端子22dと金属層34bとを接続する。
枠体15は、絶縁層10の周縁を、配線14aから14dを囲むように設けられている。配線14aから14dおよび枠体15の間は空気等の気体が充填された空隙28である。
図3(a)から図5(c)は、実施例1に係るモジュールの製造方法を示す断面図である。図3(a)に示すように、絶縁層10の上面に接合層12を塗布する。接合層12の塗布は、例えばスクリーン印刷法、スピンコート法、スプレコート法またはインクジェット法を用いる。図3(b)に示すように、絶縁層10および接合層12を貫通する貫通孔16aから16dを形成する。貫通孔16aから16dは、レーザ光を照射することにより形成する。
図3(c)に示すように、接合層12の上面に電子部品20aおよび20bを配置する。熱処理することにより、接合層12を硬化させ電子部品20aおよび20bと絶縁層10とを接合する。熱処理は例えば150℃から300℃の温度で実施する。端子22aから22dはそれぞれ貫通孔16aから16dに露出する。
図4(a)に示すように、絶縁層10の下面、貫通孔16aから16dの内面に配線14aから14cを形成する。配線14aから14cの形成方法を説明する。絶縁層10の下面、貫通孔16aから16dの内面にシード層を形成する。シード層は、例えばスパッタリング法を用い形成する。シード層は、例えば絶縁層10側からチタン層および銅層等の金属層である。シード層の上面にめっき層を形成する。めっき層は例えば銅層等の金属層である。めっき層は、例えばシード層に電流を供給することによる電解めっき法または無電解めっき法を用い形成する。シード層およびめっき層により配線14aから14cが形成される。
図4(b)に示すように、上下を逆にし、配線14aから14cおよび枠体15の表面および絶縁層10の下面に絶縁膜24を形成する。絶縁膜24は、例えば樹脂接着剤であり、例えばスプレノズル40を用いた樹脂等液滴42の塗布により形成する。図4(c)に示すように、上面に接合層32が設けられた絶縁層30を準備する。
図5(a)に示すように、絶縁膜24と接合層32とを接するように配置する。接合層32を硬化させ絶縁層30と配線14aから14cおよび枠体15とを接合する。接合は例えば150℃から300℃の温度で実施する。図5(b)に示すように、図3(b)と同様に、絶縁層30、接合層32および絶縁膜24に貫通孔36aおよび36bを形成する。配線14aおよび14cはそれぞれ貫通孔36aおよび36bに露出する。その後、図3(c)と同様に、絶縁層30の下面および貫通孔36aおよび36bの内面に、配線14aおよび14cと電気的に接続される金属層34aおよび34bを形成する。これにより、図1の実施例1に係るモジュールが完成する。
[実施例1の変形例1]
図6は、実施例1の変形例1に係るモジュールの断面図である。図6に示すように、実施例1の変形例1では、空隙28と配線14aから14cおよび枠体15との間に絶縁膜24が設けられていない。このように、絶縁膜24は設けられていなくてもよい。
図6は、実施例1の変形例1に係るモジュールの断面図である。図6に示すように、実施例1の変形例1では、空隙28と配線14aから14cおよび枠体15との間に絶縁膜24が設けられていない。このように、絶縁膜24は設けられていなくてもよい。
[実施例1の変形例2]
図7は、実施例1の変形例2に係るモジュールの断面図である。図7に示すように、絶縁層10上に接合層12を用い電子部品20aおよび20bが搭載されている。電子部品20aは例えばSiまたはSiCの縦型トランジスタである。電子部品20bはダイオードである。配線14は、絶縁層10および接合層12を貫通する貫通孔16を介し電子部品20aおよび20bの端子22に接続されている。金属層34は、絶縁層30および接合層32を貫通する貫通孔36を介し配線14に接続されている。
図7は、実施例1の変形例2に係るモジュールの断面図である。図7に示すように、絶縁層10上に接合層12を用い電子部品20aおよび20bが搭載されている。電子部品20aは例えばSiまたはSiCの縦型トランジスタである。電子部品20bはダイオードである。配線14は、絶縁層10および接合層12を貫通する貫通孔16を介し電子部品20aおよび20bの端子22に接続されている。金属層34は、絶縁層30および接合層32を貫通する貫通孔36を介し配線14に接続されている。
電子部品20aおよび20bの上面は接合層55により金属層54の下面に接合されている。絶縁基板50の下面および上面には金属層54および56が設けられている。絶縁基板50は、例えばセラミックス基板である。金属層54および56は例えば銅層またはアルミニウム層である。絶縁基板50、金属層54および56は電子部品20aおよび20bの熱を放出するヒートシンクとして機能する。接合層55は、例えば低温焼成金属材料、アルミナ等の粉体混練の絶縁性熱伝導接着剤または金属ペースト等の導電性接着剤である。絶縁層10と絶縁基板50との間は封止部材58が充填されている。封止部材58は、例えば樹脂等の絶縁体であり電子部品20aおよび20bを封止する。その他の構成は実施例1の変形例1と同じであり説明を省略する。
[実施例1の変形例3]
図8は、実施例1の変形例3に係るモジュールの断面図である。図8に示すように、絶縁層10上に接合層12を用い電子部品20aから20dが搭載されている。電子部品20aはGaN等の横型トランジスタである。電子部品20bは例えばダイオードである。電子部品20cは例えばディスクリートのチップ抵抗、チップコンデンサおよび/またはチップインダクタである。電子部品20cでは、5面に電極23が設けられている。電子部品20dは例えば集積回路であり、トランジスタを駆動するドライバである。絶縁層10上に電子部品20aから20dを覆うように封止部材58が設けられている。封止部材58は、例えば樹脂等の絶縁体であり電子部品20aから20dを封止する。その他の構成は実施例1の変形例2と同じであり説明を省略する。
図8は、実施例1の変形例3に係るモジュールの断面図である。図8に示すように、絶縁層10上に接合層12を用い電子部品20aから20dが搭載されている。電子部品20aはGaN等の横型トランジスタである。電子部品20bは例えばダイオードである。電子部品20cは例えばディスクリートのチップ抵抗、チップコンデンサおよび/またはチップインダクタである。電子部品20cでは、5面に電極23が設けられている。電子部品20dは例えば集積回路であり、トランジスタを駆動するドライバである。絶縁層10上に電子部品20aから20dを覆うように封止部材58が設けられている。封止部材58は、例えば樹脂等の絶縁体であり電子部品20aから20dを封止する。その他の構成は実施例1の変形例2と同じであり説明を省略する。
実施例1の変形例2および3のモジュールでは、電子部品20aから20dは複数設けられ、配線14は複数の電子部品20aから20dのうち少なくとも2つの電子部品を電気的に接続する配線として機能する。配線14間に空隙28が設けられている。
実施例1の変形例2では、絶縁基板50、金属層54および56を設けることで、電子部品20aおよび20bの放熱性を高めることができる。よって、電子部品20aおよび20bが取り扱う電力を1KW以上とすることができる。実施例1の変形例3では、多くの電子部品20aおよび20dを有するモジュールを実現できる。
[比較例との比較]
図9(a)および図9(b)は、比較例1の断面模式図、図9(c)は、実施例1の断面模式図である。電子部品20a、20bおよび金属層34等の図示を省略する。接合層12および32はそれぞれ絶縁層10および30に含めて考える。
図9(a)および図9(b)は、比較例1の断面模式図、図9(c)は、実施例1の断面模式図である。電子部品20a、20bおよび金属層34等の図示を省略する。接合層12および32はそれぞれ絶縁層10および30に含めて考える。
図9(a)に示すように、比較例1では配線14aと14bとの間に樹脂46が設けられている。なお、配線14aと14bは、電源配線と信号配線、または、電源配線とグランド電位が供給されるグランド配線等の異なる電圧が加わる配線である。配線14aと14bとの間隔はL1である。配線14aおよび14bが厚いため、配線14aと14bの間に絶縁体を設ける場合、無機絶縁体を設けることが難しい。このため、配線14aと14bとの間に樹脂46等を充填することが考えられる。しかし、樹脂46は銅層等の金属層に比べ線膨張係数が大きい。または半田リフロー等の低温でも軟化する。樹脂絶縁層である絶縁層10および30は柔らかい。このため、リフロー等の熱処理時または熱処理後に絶縁層10および30が反ってしまう。
図9(b)に示すように、樹脂46を配線14aと14bとの間に充填するときに、ボイド48が形成されることがある。ボイド48と樹脂46との界面には電界が集中しやすい。樹脂46とボイド48との界面は、空隙28より絶縁耐圧が低くなることもある。これにより、配線14aと14bの間隔をL1として設計すると、配線14aと14bとの間で絶縁破壊することがある。このように、ボイド48の有無により絶縁耐圧が異なると、ボイド48がある場合を想定しL1を設定することになる。これにより、モジュールが大型化してしまう。
図9(c)に示すように、実施例1では、配線14aと14bとの間は空隙28である。これにより、比較例1のような熱処理による絶縁層10および30の反りを抑制できる。また、配線14aと14bとの間隔L1を設定すれば絶縁耐圧はほぼ同じであり、設計が容易となる。これにより、モジュールの小型化が可能となる。
図10(a)および図10(b)は、比較例1の断面模式図、図10(c)は、実施例1の断面模式図である。図10(a)から図10(c)のように、絶縁層30の上面に凸部31aおよび凹部31bが設けられている。
図10(a)に示すように、比較例1では配線14aと14bとの間に樹脂46が設けられている。絶縁破壊は、配線14aと14bの間で、主に絶縁層30と樹脂46との界面で生じる。たとえ配線間の距離がL1であっても、凹凸があることで、その沿面距離を長くでき、耐電圧特性を向上できる。そのため、L1の距離を短くできる。
しかしながら、図10(b)に示すように、配線14aと14bとの間隔L1が小さくなると、凸部31aと配線14aおよび14bとの間、および/または凹部31bにボイド48が生じ易くなる。このボイド48は、湿気等の通路となり、絶縁破壊が生じ易くなる。そのため、ボイド48がある場合を想定しL1を大きく設定すると、モジュールが大型化してしまう。
図10(c)に示すように、実施例1では、配線14aと14bとの間を空隙28とする。これにより、ボイドを無視でき、配線14aと14bとの間隔L1を設定すれば絶縁耐圧はほぼ同じであり、設計が容易となる。これにより、モジュールの小型化が可能となる。
実施例1およびその変形例によれば、電子部品20aおよび20bは絶縁層10(第1絶縁層)の上面に搭載されている。配線14a(第1配線)および配線14b(第2配線)の下面は、絶縁層10の下方に設けられた絶縁層30(第2絶縁層)の上面と接合し、配線14aおよび14bは、絶縁層10を貫通する貫通孔16aから16dを介し電子部品20aおよび20bに電気的に接続され、互いに異なる電圧が印加される。
このような構成において、配線14aと14bとの間において絶縁層10と30とは空隙28を挟み対向する。すなわち、配線14aと14bとの間において絶縁層10と20との間に樹脂を充填せずに空隙28として残存させる。すなわち、配線14aと14bとの間において絶縁層10と20との間に空隙28が位置する。これにより、図9(a)の比較例1のように配線14aと14bとの間に樹脂46を充填する場合に比べ熱応力に起因する絶縁層10および30の反りを抑制できる。また、図9(b)および図10(b)のようなボイド48の有無を考慮しなくてもよいため、設計が容易となる。これにより、モジュールの小型化が可能となる。空隙28内には空気、窒素、アルゴン等の不活性ガス、または絶縁性の高いガス(SF6)等の気体を充填する。
配線14aおよび14bは、絶縁層10および30より厚い。このとき、配線14aと14bとの間に樹脂46を充填すると、絶縁層10および30が反りやすくなる。また、樹脂46にボイド48ができやすい。よって、空隙28を設けることが好ましい。配線14aおよび14bの厚さは絶縁層10(接合層12を含めてもよい)の厚さの1.5倍以上がより好ましく、2倍以上がさらに好ましい。
配線14aと14bとの間で絶縁層10および30の少なくとも一方の空隙28側の面に凸部31aおよび凹部31bの少なくとも一方が設けられている。この場合、図10(b)に示すように、ボイド48が形成されやすい。また、ボイド48により絶縁耐圧が低くなりやすい。よって、空隙28を設けることが好ましい。
金属層34は絶縁層30の下面に接合し、配線14aおよび14bの少なくとも一方と電気的に接続される。これにより、配線14aおよび14bと外部とを電気的に接続できる。
配線14aおよび14bの少なくとも一方は、複数の電子部品20aおよび20bのうち少なくとも2つを電気的に接続する。これにより、電子部品20aと20bとの間の配線の電流容量を大きくできる。
実施例1のように、絶縁膜24は配線14aから14cの周りに、空隙28と配線14aから14cとの間に設けられている。この様に、絶縁膜24で配線14aから14cを一様にコーティングすることで、絶縁耐圧を一様化できる。
絶縁膜24が厚すぎると絶縁層10および30の反りが生じる。そこで、絶縁膜24の厚さは配線14aおよび14bの厚さの1/3以下であることが好ましく、1/10以下がより好ましく、1/20以下がさらに好ましい。
空隙28の厚さは配線14aから14cの厚さの2/5以上であることが好ましく、4/5以上であることがより好ましい。X方向における空隙28の幅は配線14aと14bとの間隔(距離)L1の4/5以上であることが好ましく、9/10以上であることが好ましい。これにより、絶縁層10および30の反りを抑制できる。
実施例1およびその変形例では、パワー半導体素子を搭載するパワーモジュールを例に説明したが、パワー半導体素子以外の電子部品を搭載するモジュールでもよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10、30 絶縁層
12、32 接合層
14、14a−14d 配線
16、16a−16e 貫通孔
20a−20d 電子部品
22、22a−22e 端子
24 絶縁膜
28 空隙
12、32 接合層
14、14a−14d 配線
16、16a−16e 貫通孔
20a−20d 電子部品
22、22a−22e 端子
24 絶縁膜
28 空隙
Claims (10)
- 第1絶縁層と、
前記第1絶縁層の上面に搭載された電子部品と、
前記第1絶縁層の下方に設けられた第2絶縁層と、
前記第1絶縁層の下面および前記第2絶縁層の上面と接合し、前記第1絶縁層を貫通する貫通孔を介し前記電子部品に電気的に接続され、互いに異なる電圧が印加される第1配線および第2配線と、
前記第1配線および前記第2配線の間において前記第1絶縁層と前記第2絶縁層との間に位置する空隙と、
を有するモジュール。 - 前記第1配線および前記第2配線は、前記第1絶縁層および前記第2絶縁層より厚い請求項1に記載のモジュール。
- 前記第1配線と前記第2配線との間の前記第1絶縁層および前記第2絶縁層の少なくとも一方に前記空隙側の面に凹部および凸部の少なくとも一方が設けられている請求項1または2に記載のモジュール。
- 前記空隙の高さは前記第1配線および前記第2配線の高さの2/5以上である請求項1から3のいずれか一項に記載のモジュール。
- 前記第1配線および前記第2配線の配列方向における前記空隙の幅は前記第1配線と前記第2配線との間の距離の4/5以上である請求項4に記載のモジュール。
- 前記第2絶縁層の下面に接合し前記第1配線および前記第2配線の少なくとも一方と電気的に接続された金属層を備える請求項1から5のいずれか一項に記載のモジュール。
- 複数の前記電子部品が設けられ、
前記第1配線および前記第2配線の少なくとも一方は、前記複数の電子部品のうち少なくとも2つを電気的に接続する請求項1から6のいずれか一項に記載のモジュール。 - 前記第1配線および前記第2配線と前記空隙との間に設けられた絶縁膜を備える請求項1から7のいずれか一項に記載のモジュール。
- 前記絶縁膜の厚さは前記第1配線および前記第2配線の厚さの1/3以下である請求項8に記載のモジュール。
- 第1絶縁層の上面に電子部品を搭載する工程と、
前記第1絶縁層に上面が接合し、前記第1絶縁層の下方に設けられた第2絶縁層に下面が接合し、前記第1絶縁層を貫通する貫通孔を介し前記電子部品に電気的に接続され、互いに異なる電圧が印加される第1配線および第2配線を形成する工程と、
を備え、
前記第1配線と前記第2配線との間において前記第1絶縁層と前記第2絶縁層との間に樹脂を充填せずに空隙として残存させるモジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019053696A JP2020155645A (ja) | 2019-03-20 | 2019-03-20 | モジュールおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019053696A JP2020155645A (ja) | 2019-03-20 | 2019-03-20 | モジュールおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020155645A true JP2020155645A (ja) | 2020-09-24 |
Family
ID=72559755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019053696A Pending JP2020155645A (ja) | 2019-03-20 | 2019-03-20 | モジュールおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020155645A (ja) |
-
2019
- 2019-03-20 JP JP2019053696A patent/JP2020155645A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11177204B2 (en) | Power electronics package and method of manufacturing thereof | |
US9609748B2 (en) | Semiconductor module comprising printed circuit board and method for producing a semiconductor module comprising a printed circuit board | |
US10269688B2 (en) | Power overlay structure and method of making same | |
US9852968B2 (en) | Semiconductor device including a sealing region | |
US9030005B2 (en) | Semiconductor device | |
US10312194B2 (en) | Stacked electronics package and method of manufacturing thereof | |
US10700035B2 (en) | Stacked electronics package and method of manufacturing thereof | |
JP6159563B2 (ja) | 少なくとも1つのパワー半導体コンポーネント用の基板を製造するための方法 | |
JP2018120902A (ja) | 電力用電子回路パッケージおよびその製造方法 | |
US10079195B2 (en) | Semiconductor chip package comprising laterally extending connectors | |
US10770444B2 (en) | Electronics package having a multi-thickness conductor layer and method of manufacturing thereof | |
KR20240024876A (ko) | 반도체 패키지 및 그 제조 방법 | |
US20180040562A1 (en) | Elektronisches modul und verfahren zu seiner herstellung | |
JP2020155640A (ja) | モジュールおよびその製造方法 | |
WO2021181468A1 (ja) | 半導体モジュール | |
JP2020155645A (ja) | モジュールおよびその製造方法 | |
JP2017135144A (ja) | 半導体モジュール | |
CN108428689B (zh) | 功率电子设备组件及其制造方法 | |
WO2020202972A1 (ja) | モジュールおよびその製造方法 | |
WO2021161449A1 (ja) | 部品モジュールおよびその製造方法 | |
WO2021161498A1 (ja) | 部品モジュール | |
WO2021181649A1 (ja) | 半導体モジュールおよびその製造方法 | |
JP5233336B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2021044311A (ja) | パワーモジュール | |
WO2021117191A1 (ja) | 部品モジュールおよびその製造方法 |