WO2021172071A1

WO2021172071A1 - 光検出装置

Info

Publication number: WO2021172071A1
Application number: PCT/JP2021/005548
Authority: WO
Inventors: 達也枦; 進也岩科; 馬場　隆; 中村　重幸
Original assignee: 浜松ホトニクス株式会社
Priority date: 2020-02-28
Filing date: 2021-02-15
Publication date: 2021-09-02
Also published as: US11747195B2; US20230102241A1; JP2021135229A; DE112021001308T5; TW202141062A; CN115244368A

Abstract

光検出装置１において、回路基板２０は、対応する画素から出力された検出信号を処理する複数の信号処理部ＳＰを有する。複数のアバランシェフォトダイオードの受光領域は、画素毎に二次元配列されている。各信号処理部ＳＰにおいて、タイミング計測部４２は、対応する画素に光が入射したタイミングを検出信号に基づいて計測する。エネルギー計測部４３は、対応する画素への入射光のエネルギーを検出信号に基づいて計測する。記憶部４４は、タイミング計測部４２及びエネルギー計測部４３における計測結果を記憶する。複数の画素が設けられている光検出領域αと、複数の信号処理部が設けられている信号処理領域βとは、少なくとも一部において重なっている。

Description

光検出装置

　本発明は、光検出装置に関する。

　光源から投射され対象物において反射した光の検出によって、対象物の検知及び対象物までの距離計測を行う技術が知られている（たとえば、特許文献１）。この技術は、たとえばＬｉＤＡＲ（Light　Detection　and　Ranging）と呼ばれている。以下、「対象物の検知」と「対象物までの距離計測」とをまとめて「検知動作」という。ＬｉＤＡＲによって検知動作を行う装置を「計測装置」という。特許文献１には、光源から出射した光を走査部によって走査し、対象物からの反射光を検出する走査方式の計測装置が記載されている。

特開２０１８－７２０９７号公報

　走査方式の計測装置は、光源からの光を走査して検出対象の領域からの反射光を順次検出するため、走査部において機械的に動作する可動箇所を有する。このため、走査方式の計測装置では、上記走査部において故障が発生しやすいという問題がある。上記走査方式の計測装置では、光を走査している間における対象物の移動のために、正確な検知動作を実現できないという問題も生じ得る。このような問題を解決するため、光源からの光を検出対象の領域に向かって二次元的に一斉に投射し、当該領域からの反射光を検出するフラッシュ方式の計測装置が考えられる。フラッシュ方式の計測装置であれば、光の走査をせずとも広い領域における検知動作が実現され得る。光源からの光を走査する走査部がなければ、走査部の故障が生じず、光を走査している間の対象物の移動に基づく問題も解消される。フラッシュ方式の計測装置は、走査方式の計測装置に比べて、堅牢性を向上できると共に、検出対象の領域における検知動作の時間も短縮できると考えられる。

　しかしながら、走査部を用いずに検知動作を行うには種々の課題が存在する。たとえば、走査部を用いずに二次元の範囲に一斉に光が投射される場合、当該投射による反射光の検出は、光検出装置において光を検出する複数の画素を二次元に配列することを要する。フラッシュ方式の計測装置による検知動作では光源から検出対象の領域に一斉に光が投射されるため、当該領域の各箇所からの反射光の強度は走査方式の計測装置による検知動作よりも弱まる。このため、各画素における感度の向上も求められる。フラッシュ方式の計測装置による検知動作では、検出対象の領域に一斉に投射された光が検出されるため、対象物からの反射光に加えて外乱光も検出されやすい。このため、外乱光と対象物における反射光との区別が困難である。フラッシュ方式の計測装置におけるこれらの課題を解決するため、光検出装置における検出の正確度及び精度の向上が求められている。

　本発明の一つの態様は、コンパクトな構成でありながら、フラッシュ方式の計測装置に用いられる場合にも検出の正確度及び精度が向上されている光検出装置を提供することを目的とする。

　本発明の一つの態様に係る光検出装置は、光検出基板と回路基板とを備える。光検出基板は、半導体基板を有する。半導体基板は、互いに対向する第一主面及び第二主面を有する。光検出基板は、光検出領域を有する。光検出領域には、第一主面に直交する方向から見て二次元配列された複数の画素が設けられている。回路基板は、第一主面に直交する方向において光検出基板に接続されている。回路基板は、信号処理領域を有する。信号処理領域には、対応する画素から出力された検出信号を処理する複数の信号処理部が設けられている。光検出基板は、画素毎において、複数のアバランシェフォトダイオードと、複数のクエンチング抵抗と、パッド電極と、を有する。複数のアバランシェフォトダイオードの各々は、半導体基板に設けられた受光領域を有すると共にガイガーモードで動作する。複数のクエンチング抵抗には、対応するアバランシェフォトダイオードと電気的に直列に接続されている。パッド電極には、複数のクエンチング抵抗が互いに電気的に並列に接続されている。複数のアバランシェフォトダイオードの受光領域は、第一主面に直交する方向から見て、画素毎に二次元配列されている。各信号処理部は、信号取得部と、タイミング計測部と、エネルギー計測部と、記憶部とを含む。信号取得部は、対応するパッド電極を通して検出信号を取得する。タイミング計測部は、対応する画素に光が入射したタイミングを検出信号に基づいて計測する。エネルギー計測部は、対応する画素への入射光のエネルギーを検出信号に基づいて計測する。記憶部は、タイミング計測部及びエネルギー計測部における計測結果を記憶する。第一主面に直交する方向から見て、光検出領域と、信号処理領域とは、少なくとも一部において重なっている。

　上記一つの態様では、光検出装置は、二次元配列された複数の画素を有する光検出基板を備えている。各画素は、ガイガーモードで動作する複数のアバランシェフォトダイオードを有する。各信号処理部は、各画素のパッド電極を通して検出信号を取得する。このため、この光検出装置では、二次元配列された画素の各々の感度が向上されている。したがって、光源から二次元の範囲に一斉に投射された光の反射光を検出する場合においても、検出の正確度及び精度が向上されている。この光検出装置では、各信号処理部は、エネルギー計測部において、複数のアバランシェフォトダイオードを有する各画素から出力された検出信号に基づいて光のエネルギーを計測する。このため、この光検出装置は、エネルギーの違いによって対象物からの反射光と外乱光とを区別することができる。したがって、検出結果から外乱光の影響が低減され得る。回路基板は第一主面に直交する方向において光検出基板に接続され、光検出領域と信号処理領域とは少なくとも一部において重なっている。このため、第一主面と平行な方向において、光検出装置のコンパクト化が図られていると共に、各画素と各信号処理部との電気的な接続経路が縮小されている。各信号処理部は、記憶部を含む。仮に、この記憶部が信号処理部の外部に設けられた場合には、少なくともタイミング計測部及びエネルギー計測部からの配線が各信号処理部から外部に引き出されるため、隣り合う信号処理部の間に広いスペースを要する。隣り合う信号処理部の間に広いスペースを要する場合、光検出装置のサイズを削減し難い。この光検出装置では、各信号処理部に記憶部が含まれているため、各信号処理部から当該信号処理部の外部に引き出される配線の数が削減される。したがって、光検出装置のさらなるコンパクト化が図られる。

　上記一つの態様では、第一主面に直交する方向から見て、光検出基板は、回路基板の縁に囲まれていてもよい。この場合、光検出装置のさらなるコンパクト化が図られる共に、各画素と各信号処理部との電気的な接続経路がさらに縮小される。

　上記一つの態様では、光検出領域は、第一主面に直交する方向から見て、信号処理領域と重なっている第一部分と、信号処理領域と重なっていない第二部分とを有していてもよい。第一部分の面積は、第二部分の面積より大きくてもよい。この場合、光検出装置のさらなるコンパクト化が図られる共に、各画素と各信号処理部との電気的な接続経路がさらに縮小される。

　上記一つの態様では、信号処理領域は、第一主面に直交する方向から見て、光検出領域と重なっていない第三部分を有していてもよい。第一部分の面積は、第二部分の面積と第三部分の面積との合計よりも大きくてもよい。この場合、光検出装置のさらなるコンパクト化が図られる共に、各画素と各信号処理部との電気的な接続経路がさらに縮小される。

　上記一つの態様では、光検出領域において各画素が設けられている単位領域と、信号処理領域において当該画素に対応する信号処理部が設けられている単位領域とは、第一主面に直交する方向から見て、少なくとも一部において重なっていてもよい。この場合、光検出装置のさらなるコンパクト化が図られる共に、各画素と各信号処理部との電気的な接続経路がさらに縮小される。

　上記一つの態様では、第一主面に直交する方向から見て、パッド電極の重心は、当該パッド電極が接続された信号処理部が設けられている単位領域の重心から信号取得部に向かってずれていてもよい。上記パッド電極の重心とは、幾何中心である。この場合、各画素と各信号処理部との電気的な接続経路がさらに縮小される。第一主面に直交する方向から見て、各信号処理部に対して駆動電圧を印加するための配線を当該信号処理部の中央に設けることができる。このため、配線の引き回しが容易である。

　上記一つの態様では、光検出領域において各画素が設けられている単位領域と信号処理領域において当該画素に対応する信号処理部が設けられている単位領域とは、第一主面に直交する方向から見て、第一主面に沿った方向においてずれ、互いに対して重なっていない部分を有してもよい。この場合、各画素と各信号処理部との電気的な接続経路がさらに縮小され得る。

　上記一つの態様では、上記検出信号は、電流信号であってもよい。各信号取得部の信号取得部は、電流－電圧変換回路と、信号伝達回路とを含んでもよい。電流－電圧変換回路は、上記検出信号を電圧に変換してもよい。信号伝達回路は、電流－電圧変換回路から出力された電圧信号をエネルギー計測部に入力してもよい。信号伝達回路は、ミラーキャパシタを含んでいてもよい。ミラーキャパシタは、電流－電圧変換回路と並列にエネルギー計測部に接続されていてもよい。エネルギー計測部は、信号伝達回路から入力される信号の波形に基づいて、対応する画素への入射光のエネルギーを計測してもよい。この場合、信号伝達回路にキャパシタが含まれることで、当該キャパシタによって上記波形がなだらかになる。波形がなだらかとなれば、エネルギー計測部におけるエネルギーの計測の精度が向上され得る。当該信号の波形は、キャパシタの電気容量が大きい程なだらかとなる。この光検出装置では、信号伝達回路がミラーキャパシタを含んでいる。このため、信号伝達回路は、キャパシタの領域のサイズを拡大せずとも、電気容量がより大きいキャパシタが用いられた場合と同様の作用を得ることができる。この結果、エネルギーの計測の精度が確保されながら、複数の信号処理部は二次元配列された複数の画素に合わせてコンパクトに形成され得る。

　上記一つの態様では、エネルギー計測部は、対応する信号取得部から入力される信号の波高が閾値以上である間の時間を計測することで、対応する画素への入射光のエネルギーを計測してもよい。このようなエネルギー計測部は、簡易なデジタル処理により実現され得ると共に物理的にもコンパクトに構成され得る。このため、エネルギー計測部の領域のサイズが低減される。この結果、複数の信号処理部は、二次元配列された複数の画素に合わせてコンパクトに形成され得る。

　上記一つの態様では、各信号処理部の記憶部は、複数の記憶領域を含んでもよい。複数の記憶領域は、それぞれ、所定の計測期間において、対応する画素に互いに異なるタイミングで入射した入射光に対するタイミング計測部及びエネルギー計測部における計測結果を記憶する。この光検出装置は複数の記憶領域を含むため、タイミング計測部及びエネルギー計測部から上記所定の計測期間において画素に入射した外乱光に対する計測結果が出力されたとしても、対象物からの反射光に対する計測結果も記憶される。この光検出装置では、各信号処理部に上述した複数の記憶領域が含まれている。したがって、外乱光の影響が低減されていると共に、各信号処理部から当該信号処理部の外部への引き出し配線の数が削減される。

　本発明の一つの態様は、コンパクトな構成でありながら、フラッシュ方式の計測装置に用いられる場合において検出の正確度及び精度が向上されている光検出装置を提供する。

図１は、本実施形態に係る光検出装置を示す概略斜視図である。図２は、光検出装置の分解斜視図である。図３は、光検出基板の概略平面図である。図４は、光検出領域と信号処理領域との位置関係を示す模式図である。図５は、光検出基板の概略拡大図である。図６は、光検出装置の断面構成を示す図である。図７は、回路基板の構成を示す図である。図８は、信号処理部の構成を示す図である。図９は、フロントエンド回路の構成を示す図である。図１０は、ミラーキャパシタを示す図である。図１１は、エネルギーコンパレータ及びロジック回路の処理動作を説明するための図である。図１２は、信号処理部の動作を示すタイミングチャートである。図１３は、本実施形態の変形例に係る光検出装置の断面構成を示す図である。図１４は、信号伝達回路における処理を説明するため図である。図１５は、本実施形態の変形例における画素と信号処理部との位置関係を示す図である。図１６は、本実施形態の変形例における信号取得部とパッド電極との位置関係を示す図である。図１７は、本実施形態の変形例における光検出領域と信号処理領域との位置関係を示す模式図である。

　以下、添付図面を参照して、本発明の実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有している要素には、同一符号を用いることとし、重複する説明は省略する。

　まず、図１及び図２を参照して、本実施形態に係る光検出装置の構成を説明する。図１は、本実施形態に係る光検出装置を示す概略斜視図である。図２は、図１に示された光検出装置の分解斜視図である。光検出装置１は、半導体光検出装置である。

　光検出装置１は、図１及び図２に示されるように、光検出基板１０及び回路基板２０を備えている。光検出基板１０と回路基板２０とは、互いに対向している。本実施形態では、光検出基板１０及び回路基板２０の各主面と平行な面がＸＹ軸平面であると共に、各主面に直交する方向がＺ軸方向である。

　光検出基板１０は、平面視で矩形形状を呈している半導体基板５０を有する。本実施形態において、光検出基板１０は、いわゆる裏面入射型の半導体光検出装置に用いられる光検出基板である。半導体基板５０は、Ｓｉからなり、Ｐ型の半導体基板である。半導体基板５０は、互いに対向する主面１Ｎａと主面１Ｎｂとを有する。Ｐ型は、第一導電型の一例である。Ｎ型は、第二導電型の一例である。主面１Ｎａが、半導体基板５０への光入射面である。主面１Ｎａが第一主面である場合、主面１Ｎｂが第二主面である。

　回路基板２０は、互いに対向する主面２０ａと主面２０ｂとを有する。回路基板２０は、平面視で矩形形状を呈している。光検出基板１０は、Ｚ軸方向において回路基板２０に接続されている。主面２０ａと主面１Ｎｂとが対向している。

　回路基板２０の側面２０ｃは、半導体基板５０の側面１ＮｃよりもＸＹ軸平面方向の外側に位置している。平面視で、回路基板２０の面積は、半導体基板５０の面積よりも大きい。換言すれば、回路基板２０の側面２０ｃは、半導体基板５０の側面１ＮｃよりもＸＹ軸平面方向の外側に位置する。Ｚ軸方向から見て、光検出基板１０は、回路基板２０の縁２０ｄに囲まれている。回路基板２０の側面２０ｃと半導体基板５０の側面１Ｎｃとは、面一とされてもよい。

　光検出基板１０は、回路基板２０に実装されている。光検出基板１０と回路基板２０とは、バンプ電極ＢＥによって接続されている。光検出基板１０は、Ｚ軸方向から見て、回路基板２０の中央に配置される。図２に示されるように、光検出基板１０は、複数の画素Ｕを有する。複数の画素Ｕは、Ｚ軸方向から見て、光検出基板１０の光検出領域αにおいて行列状に二次元配列されている。光検出領域αは、Ｚ軸方向からみて、矩形状を呈している。光検出装置１は、複数の画素Ｕで検出された光に対応する検出信号を出力する。画素Ｕ間のピッチＷＵは、行方向及び列方向において、１０μｍ～５００μｍである。本実施形態では、ピッチＷＵは、１００μｍである。行方向がＸ軸方向であり、列方向がＹ軸方向である。

　回路基板２０は、たとえば、ＡＳＩＣ（Application　Specific　Integrated　Circuit）を構成している。回路基板２０は、図２に示されるように、複数の信号処理部ＳＰを有する。各信号処理部ＳＰは、対応する画素Ｕから出力された検出信号を処理する。複数の信号処理部ＳＰは、Ｚ軸方向からみて、回路基板２０の信号処理領域βに二次元配列されている。各信号処理部ＳＰは、バンプ電極ＢＥを通して、光検出基板１０に電気的に接続されている。本実施形態では、各信号処理部ＳＰは、対応する画素Ｕと同一のピッチＷＵで配置されている。

　次に、図３から図６を参照して、光検出基板１０の構成を説明する。図３は、Ｚ軸方向から光検出基板１０の主面１Ｎｂを見た図である。図４は、光検出領域αと信号処理領域βとの位置関係を示す模式図である。図５は、各画素Ｕに対応してパッド電極ＰＥ１及びバンプ電極ＢＥが設けられている領域を示している。図６は、光検出装置の断面構成を示している。

　図３には、Ｚ軸方向から光検出装置１を見た場合における信号処理部ＳＰの位置が一点鎖線で示されている。図３には、各画素Ｕとバンプ電極ＢＥと回路基板２０の信号処理部ＳＰとの位置関係が示されている。図３に示されているように、Ｚ軸方向から見て、光検出領域αと、信号処理領域βとは、少なくとも一部において重なっている。本実施形態では、Ｚ軸方向から見て、光検出領域αと信号処理領域βとは、互いに対してＸ軸方向にずれている。

　図４には、Ｚ軸方向から見た光検出領域αと信号処理領域βとの位置関係が示されている。光検出領域αは、Ｚ軸方向から見て信号処理領域βと重なっている部分Ｒ１と、信号処理領域βと重なっていない部分Ｒ２とを含んでいる。信号処理領域βは、Ｚ軸方向から見て、光検出領域αと重なっている部分Ｒ１と、光検出領域αと重なっていない部分Ｒ３とを含んでいる。換言すれば、部分Ｒ１は、Ｚ軸方向から見て、光検出領域αと信号処理領域βとが互いに重なっている部分である。部分Ｒ２は、Ｚ軸方向から見た場合に、光検出領域α内において、光検出領域αと信号処理領域βとが重なっていない部分である。部分Ｒ３は、Ｚ軸方向から見た場合に、信号処理領域β内において、光検出領域αと信号処理領域βとが重なっていない部分である。図４において、部分Ｒ１にはハッチングが付されている。Ｚ軸方向から見て、部分Ｒ１の面積は、部分Ｒ２の面積よりも大きい。Ｚ軸方向から見て、部分Ｒ１の面積は、部分Ｒ２の面積と部分Ｒ３の面積との合計よりも大きい。たとえば、部分Ｒ１は第一部分であり、部分Ｒ２は第二部分であり、部分Ｒ３は第三部分である。

　光検出領域αは、複数の画素Ｕがそれぞれ設けられている複数の単位領域α１を含む。一つの単位領域α１には、一つの画素Ｕが設けられている。信号処理領域βは、複数の信号処理部ＳＰがそれぞれ設けられている複数の単位領域β１を含む。一つの単位領域β１には、一つの信号処理部ＳＰが設けられている。Ｚ軸方向から見て、各画素Ｕが設けられている単位領域α１と当該画素Ｕに対応する信号処理部ＳＰが設けられている単位領域β１とは、少なくとも一部において重なっている。Ｚ軸方向から見て、各画素Ｕが設けられている単位領域α１と当該画素Ｕに対応する信号処理部ＳＰが設けられている単位領域β１とは、主面１Ｎａに沿った方向においてずれ、互いに対して重なっていない部分を有する。本実施形態では、各画素Ｕが設けられている単位領域α１に対して、対応する信号処理部ＳＰが設けられている単位領域β１はＸ軸方向にずれている。

　図３及び図５に示されているように、光検出基板１０は、ガイガーモードで動作する複数のアバランシェフォトダイオード１１、複数のクエンチング抵抗２１と、パッド電極ＰＥ１，ＰＥ２とを有する。以下、「アバランシェフォトダイオード」を「ＡＰＤ」と称する。

　光検出基板１０には、ガイガーモードで動作する複数のＡＰＤ１１、複数のクエンチング抵抗２１、及び少なくとも１つのパッド電極ＰＥ１が、画素Ｕ毎に設けられている。本実施形態では、画素Ｕ毎に１つのパッド電極ＰＥ１が設けられている。各信号処理部ＳＰは、一つのパッド電極ＰＥ１のみに接続されている。複数の信号処理部ＳＰは、それぞれ、対応するパッド電極ＰＥ１を通して、互いに異なる一つの画素Ｕのみと接続されている。換言すれば、複数の信号処理部ＳＰと複数の画素Ｕとは、一対一の関係で対応するように接続されている。

　複数のＡＰＤ１１は、半導体基板５０に二次元配列されている。各ＡＰＤ１１は、主面１Ｎａ側から入射した光を受光する受光領域Ｓを有する。複数の受光領域Ｓは、半導体基板５０の主面１Ｎｂ側に設けられている。図５に示されるように、光検出基板１０では、各画素Ｕが複数の受光領域Ｓを含んでいる。複数の受光領域Ｓは、画素Ｕ毎に、Ｚ軸方向から見て二次元配列されている。受光領域Ｓは、入射光に応じて電荷が発生する電荷発生領域である。受光領域Ｓは、光感応領域である。本実施形態では、図５に示されるように、各受光領域Ｓは、Ｚ軸方向から見て矩形形状を呈している。

　図６に示されているように、光検出基板１０は、画素Ｕ毎に、複数のクエンチング抵抗２１と電極２２とを有する。各クエンチング抵抗２１は、半導体基板５０の主面１Ｎｂ側に配置されている。クエンチング抵抗２１は、Ｚ軸方向から見て、受光領域Ｓの外縁に沿って延在している。各クエンチング抵抗２１は、対応するＡＰＤ１１の受光領域Ｓと電気的に直列に接続されている。クエンチング抵抗２１は、パッシブクエンチング回路を構成している。

　図５に示されているように、電極２２は、主面１Ｎｂ側において、Ｚ軸方向から見て１つの画素Ｕに含まれる複数の受光領域Ｓの間を通るように、格子状に設けられている。受光領域Ｓは、Ｚ軸方向から見て、電極２２に囲まれている。電極２２は、複数のクエンチング抵抗２１を通して、１つの画素Ｕに含まれる全ての受光領域Ｓと電気的に接続されている。電極２２は、複数のクエンチング抵抗２１を通して、各クエンチング抵抗２１に対応する受光領域Ｓに電気的に接続されている。電極２２は、画素Ｕに対応するパッド電極ＰＥ１と接続されている。本実施形態では、電極２２は、対応する画素Ｕの中央に位置するパッド電極ＰＥ１と接続されている。以上の構成によって、１つの画素Ｕに含まれる全てのクエンチング抵抗２１は、電極２２によって、１つのパッド電極ＰＥ１に対して互いに電気的に並列に接続されている。すなわち、各パッド電極ＰＥ１は、クエンチング抵抗２１及び電極２２を通して、対応する画素Ｕに含まれる複数のＡＰＤ１１と電気的に接続されている。

　複数のパッド電極ＰＥ１は、Ｚ軸方向から見て、複数の画素Ｕが二次元配列されている光検出領域αに位置している。各パッド電極ＰＥ１は、Ｚ軸方向から見て、対応する画素Ｕが有する複数のＡＰＤ１１のうち少なくとも１つのＡＰＤ１１と重なるように、主面１Ｎｂ側に配置されている。本実施形態では、各パッド電極ＰＥ１は、矩形形状であり、１つの画素Ｕが有する１６のＡＰＤ１１のうち、画素Ｕの中央に位置する４つのＡＰＤ１１と重なるように配置されている。バンプ電極ＢＥは、Ｚ軸方向から見て、各パッド電極ＰＥ１の中央に配置されている。本実施形態では、各パッド電極ＰＥ１は、Ｚ軸方向から見て各画素Ｕの中央に位置する４つの受光領域Ｓを囲う電極２２と接している。

　本実施形態の変形例として、パッド電極ＰＥ１は、画素Ｕが有する複数のＡＰＤ１１の全てと接していてもよい。この場合、各パッド電極ＰＥ１は、たとえば、Ｚ軸方向から見て、画素Ｕが有する複数のＡＰＤ１１の全てと重なるように、主面１Ｎｂ側に配置されてもよい。

　図３に示されているように、パッド電極ＰＥ２は、主面１Ｎｂ側において、複数の画素Ｕが配置された光検出領域αから離間して配置されている。パッド電極ＰＥ２は、主面１Ｎａ側から各ＡＰＤ１１に電圧を印加するためのコモン電極である。本実施形態では、パッド電極ＰＥ２は、矩形形状であり、主面１Ｎｂの四辺に配置されている。パッド電極ＰＥ２にも、バンプ電極ＢＥが配置されている。

　図６に示されているように、各ＡＰＤ１１は、Ｐ型の第一半導体領域ＰＡと、Ｐ型の第二半導体領域ＰＢと、Ｎ型の第三半導体領域ＮＡと、を有する。第一半導体領域ＰＡは、半導体基板５０の主面１Ｎｂ側に位置している。第二半導体領域ＰＢは、半導体基板５０の主面１Ｎａ側に位置している。第三半導体領域ＮＡは、第一半導体領域ＰＡ内に形成されている。第二半導体領域ＰＢの不純物濃度は、第一半導体領域ＰＡの不純物濃度よりも高い。受光領域Ｓは、第一半導体領域ＰＡと第三半導体領域ＮＡによって形成される。各ＡＰＤ１１は、主面１Ｎａ側から、第二半導体領域ＰＢであるＰ^＋層、第一半導体領域ＰＡであるＰ^－層、第三半導体領域ＮＡであるＮ^＋層の順で構成されている。

　半導体基板５０には、第三半導体領域ＮＡを囲むように、溝１３が形成されている。本実施形態では、光検出領域αは、Ｚ軸方向から見て、溝１３に囲まれている。光検出領域αは、光検出領域αを囲む溝１３の内壁によって画定されている。Ｚ軸方向から見て、光検出領域αの外縁は、光検出装置１の最外に位置する溝１３の画素Ｕ寄りの内壁に一致する。単位領域α１は、Ｚ軸方向から見て、溝１３によって囲まれている。単位領域α１は、当該単位領域α１を囲む溝１３の内壁によって画定されている。Ｚ軸方向から見て、単位領域α１の外縁は、当該単位領域α１内の画素Ｕを囲む溝１３の当該画素Ｕ寄りの内壁に一致する。

　溝１３は、Ｚ軸方向に第一半導体領域ＰＡを貫通して、第二半導体領域ＰＢに到達している。溝１３には、芯材１３ａが配置されている。芯材１３ａは、高融点金属からなる。芯材１３ａは、たとえばタングステンからなる。溝１３の表面は、第一半導体領域ＰＡよりも高い不純物濃度を有するＰ型の半導体層１５によって構成されている。すなわち、芯材１３ａは、半導体基板５０内において半導体層１５に覆われている。本実施形態の変形例として、溝１３は、第一半導体領域ＰＡにおいてＺ軸方向に延在し、第二半導体領域ＰＢに到達していなくてもよい。

　第一半導体領域ＰＡ、第三半導体領域ＮＡ、及び溝１３の上には、絶縁層Ｌ１が配置されている。クエンチング抵抗２１は、絶縁層Ｌ１で覆われている。電極２２は、絶縁層Ｌ１上に配置されており、絶縁層Ｌ２で覆われている。パッド電極ＰＥ１は、絶縁層Ｌ２上に配置されている。絶縁層Ｌ２は、パッド電極ＰＥ１及びパッシベーション層Ｌ３によって覆われている。パッシベーション層Ｌ３は、パッド電極ＰＥ１の一部も覆っている。

　上述したクエンチング抵抗２１は、不図示の電極を通して、第三半導体領域ＮＡに接続されている。クエンチング抵抗２１は、接続部Ｃ１を通して、対応する電極２２に接続されている。電極２２は、接続部Ｃ２を通して、対応するパッド電極ＰＥ１に接続されている。パッド電極ＰＥ１は、パッシベーション層Ｌ３から露出した部分でバンプ電極ＢＥに接続されている。

　電極２２、パッド電極ＰＥ１，ＰＥ２、接続部Ｃ１、及び接続部Ｃ２は、金属からなる。電極２２、パッド電極ＰＥ１，ＰＥ２、接続部Ｃ１、及び接続部Ｃ２は、たとえば、アルミニウム（Ａｌ）からなる。半導体基板５０がＳｉからなる場合には、電極材料として、アルミニウム以外に、たとえば、銅（Ｃｕ）が用いられる。電極２２、パッド電極ＰＥ１、接続部Ｃ１、及び接続部Ｃ２は、一体に形成されていてもよい。電極２２、パッド電極ＰＥ１、接続部Ｃ１、及び接続部Ｃ２は、たとえば、スパッタ法により形成される。

　半導体基板５０の材料にＳｉが用いられる場合、Ｐ型不純物にはＩＩＩ族元素が用いられ、Ｎ型不純物にはＶ族元素が用いられる。Ｐ型不純物のＩＩＩ族元素としては、たとえば、Ｂである。Ｎ型不純物のＶ族元素としては、たとえば、Ｐ又はＡｓである。半導体の導体型であるＮ型とＰ型とが互いに置換されている素子も、光検出基板１０と同様に、光検出装置として機能する。これらの不純物の添加法には、たとえば、拡散法又はイオン注入法が用いられる。

　絶縁層Ｌ１，Ｌ２、及びパッシベーション層Ｌ３は、たとえば、ＳｉＯ２、ＳｉＮ、又は樹脂からなる。絶縁層Ｌ１，Ｌ２、及びパッシベーション層Ｌ３の形成方法には、熱酸化法、スパッタ法、ＣＶＤ法、又は樹脂コート法が用いられる。

　回路基板２０は、バンプ電極ＢＥによってパッド電極ＰＥ１と電気的に接続されている。各信号処理部ＳＰがパッド電極ＰＥ１に対応して配置されている電極を有しており、当該電極がバンプ電極ＢＥを通して対応するパッド電極ＰＥ１に電気的に接続されている。画素Ｕに含まれる複数のＡＰＤ１１から出力された検出信号は、クエンチング抵抗２１、電極２２、パッド電極ＰＥ１、及びバンプ電極ＢＥを通して、対応する信号処理部ＳＰに導かれる。

　バンプ電極ＢＥは、不図示のＵＢＭ（Under　Bump　Metal）を介して、パッド電極ＰＥ１に形成される。ＵＢＭは、バンプ電極ＢＥと電気的及び物理的に接続が優れた材料からなる。ＵＢＭは、たとえば、無電解めっき法によって形成される。バンプ電極ＢＥは、たとえば、ハンダボールを搭載する手法、印刷法、又は電解めっきによって形成される。バンプ電極ＢＥは、たとえば、銅、はんだ又はインジウムからなる。

　次に、図７を参照して、本実施形態に係る回路基板の構成を説明する。図７は、回路基板２０の構成を示す図である。回路基板２０は、図７に示されているように、複数の信号処理部ＳＰに加えて、インターフェース回路３１、メモリ３２、ＰＬＬ（Phase　Locked　Loop）３３と、ロウランダムアクセスデコーダ３４と、クロックドライバ３５と、カラムランダムアクセスデコーダ３７と、Ｉ/Ｏポート３８とを有する。ＰＬＬ３３及びクロックドライバ３５は、Ｚ軸方向から見て、光検出領域αと重ならない領域に配置されている。

　インターフェース回路３１は、たとえば、ＳＰＩ（Serial　Peripheral　Interface）バスに対応している。インターフェース回路３１は、外部から入力されたＳＣＬＫ(Serial　Clock)、ＣＳ（Chip　Select）、ＭＯＳＩ（Master　Output　/　Slave　Input）、ＭＩＳＯ（Master　Input　/　Slave　Output）などのデジタル信号を受信し、信号に含まれるレジスタの設定情報をメモリ３２に格納する。

　ＰＬＬ３３は、外部から入力されたマスタークロック（ＭＣＬＫ：Master　Clock）及びメモリ３２に格納されたデータに基づいてクロック信号を生成し、生成されたクロック信号をクロックドライバ３５へ送信する。ＰＬＬ３３は、プログラマブル分周器を含み、メモリ３２に格納されたデータを参照して分周数を設定する。外部からインターフェース回路３１への入力に応じて、ＰＬＬ３３の分周数は任意の値に設定され得る。ＰＬＬ３３は、クロック信号と共に各信号処理部ＳＰを制御する制御電圧を出力する。

　クロックドライバ３５は、各信号処理部ＳＰにクロック信号を供給する。複数の信号処理部ＳＰは、それぞれ、バンプ電極ＢＥを通して、対応する画素Ｕに含まれる複数のＡＰＤ１１に電気的に接続されている。各信号処理部ＳＰには、対応する画素Ｕから出力された検出信号が入力される。画素Ｕからの検出信号は、アナログ波形を有するパルス信号である。各信号処理部ＳＰは、入力された当該検出信号に基づいて、対応する画素Ｕへの入射光の入射タイミング及びエネルギーなどの画素データを演算する。各信号処理部ＳＰで演算された画素データは、ロウランダムアクセスデコーダ３４及びカラムランダムアクセスデコーダ３７からの信号に応じたタイミングで、Ｉ/Ｏポート３８へ出力される。

　各信号処理部ＳＰは、信号取得部４１と、タイミング計測部４２と、エネルギー計測部４３と、記憶部４４と、を含んでいる。信号取得部４１は、対応するパッド電極ＰＥ１を通して、画素Ｕから出力された検出信号を取得する。信号取得部４１は、フロントエンド回路を含む。タイミング計測部４２は、対応する画素Ｕに光が入射したタイミングを上記検出信号に基づいて計測する。エネルギー計測部４３は、対応する画素Ｕへの入射光のエネルギーを上記検出信号に基づいて計測する。本実施形態では、エネルギー計測部４３は、対応する画素Ｕへの入射光のエネルギーを時間に変換して計測する。たとえば、エネルギー計測部４３は、ＴＯＴ（Time-Over　Threshold）回路を用いて、対応する信号取得部４１から入力される信号の波高が閾値以上である間の時間を上記エネルギーとして計測する。記憶部４４は、タイミング計測部４２及びエネルギー計測部４３における計測結果を記憶する。

　次に、図８から図１０を参照して、各信号処理部ＳＰの構成の一例について詳細に説明する。図８は、本実施形態における信号処理部ＳＰの構成を示している。

　各信号処理部ＳＰは、フロントエンド回路５１、タイミングコンパレータ５２、エネルギーコンパレータ５３、ロジック回路５４、タイミングカウンタ５５、エネルギーカウンタ５６、ディレイライン５７、セレクタ５８、エンコーダ５９、及びメモリ６０，６１を含んでいる。フロントエンド回路５１は、信号取得部４１を構成する。タイミングコンパレータ５２、ロジック回路５４、タイミングカウンタ５５、及びディレイライン５７は、タイミング計測部４２を構成する。エネルギーコンパレータ５３、ロジック回路５４、及びエネルギーカウンタ５６は、エネルギー計測部４３を構成する。メモリ６０及びメモリ６１は、それぞれ記憶領域であり、記憶部４４を構成する。

　本実施形態では、図８に示されているように、Ｚ軸方向から見て、パッド電極ＰＥ１の重心は、当該パッド電極ＰＥ１が接続された信号処理部ＳＰが設けられている単位領域β１の重心よりもフロントエンド回路５１の近くに位置している。換言すれば、Ｚ軸方向から見て、パッド電極ＰＥ１の重心は、当該パッド電極ＰＥ１が接続された信号処理部ＳＰが設けられている単位領域β１の重心から信号取得部４１に向かってずれている。本実施形態では、パッド電極ＰＥ１は、Ｚ軸方向から見て、タイミングコンパレータ５２及びエネルギーコンパレータ５３と重なっている。

　フロントエンド回路５１は、バンプ電極ＢＥ及びパッド電極ＰＥ１を通して、対応する画素Ｕに含まれる複数のＡＰＤ１１に接続されている。フロントエンド回路５１には、対応する画素Ｕから検出信号が入力される。対応する画素Ｕから出力された検出信号は、光の入射に応じて対応する画素Ｕに含まれるＡＰＤ１１から出力された電流信号である。フロントエンド回路５１は、対応する画素Ｕから出力された検出信号に対して所定の処理を行う。フロントエンド回路５１は、処理後の検出信号をタイミングコンパレータ５２及びエネルギーコンパレータ５３に入力する。タイミングコンパレータ５２及びエネルギーコンパレータ５３に入力される検出信号は、アナログ波形を有する。フロントエンド回路５１は、図９に示されているように、電流－電圧変換回路７０、及び信号伝達回路７５を含んでいる。図９は、フロントエンド回路５１の構成を示している。

　電流－電圧変換回路７０は、対応する画素Ｕから入力された検出信号を電圧信号に変換する。電流－電圧変換回路７０は、電流－電圧変換抵抗７１，７２、及びバイアス回路７３を含んでいる。電流－電圧変換抵抗７１から出力された電圧信号は、タイミングコンパレータ５２に入力される。電流－電圧変換抵抗７２から出力された電圧信号は、エネルギーコンパレータ５３に入力される。信号伝達回路７５は、電流－電圧変換抵抗７２とエネルギーコンパレータ５３との間に配置されている。信号伝達回路７５は、電流－電圧変換回路７０の電流－電圧変換抵抗７２から出力された電圧信号をエネルギー計測部４３のエネルギーコンパレータ５３に入力する。電流－電圧変換抵抗７１，７２には、それぞれバイアス回路７３が接続されている。図９に示されているように、フロントエンド回路５１には外部からバイアス電圧が印加されている。当該バイアス電圧は、バイアス回路７３に印加されている。

　信号伝達回路７５は、インバータ７６と、ミラーキャパシタ７７として機能するキャパシタ７８とを含み、可変容量回路として機能する。図１０は、信号伝達回路７５の一部の構成を示している。キャパシタ７８は、インバータ７６に対して並列に接続されている。インバータ７６には、閾値電圧が設定されている。インバータ７６は、入力電圧が閾値電圧以上であると入力電圧に応じた負の利得を発生させる。インバータ７６は、入力電圧が閾値電圧未満であると入力電圧に応じた正の利得を発生させる。この結果、信号伝達回路７５は、ミラー効果によって、キャパシタ７８の単体の容量よりも大きな容量を有するキャパシタが電流－電圧変換抵抗７２と並列にエネルギーコンパレータ５３に接続されているかのように振る舞うことができる。換言すれば、信号伝達回路７５におけるキャパシタ７８は、ミラー効果によって見せかけの容量を有するミラーキャパシタ７７として機能する。この見せかけの容量、すなわちミラー容量は、信号伝達回路７５への入力電圧の増加に応じて増加する。

　キャパシタ７８は、電流－電圧変換抵抗７２と並列にエネルギーコンパレータ５３に接続されている。したがって、信号伝達回路７５は、電流－電圧変換回路７０と並列にエネルギー計測部４３に接続されたミラーキャパシタ７７を含んでいる。エネルギーコンパレータ５３に入力される検出信号は、電流－電圧変換抵抗７２と並列に接続されたキャパシタの容量が大きいほど、なだらかな波形となる。したがって、エネルギーコンパレータ５３に入力される検出信号は、信号伝達回路７５への入力電圧に応じたミラー効果によって、キャパシタ７８のみが電流－電圧変換抵抗７２と並列にエネルギーコンパレータ５３に接続されている場合よりもなだらかな波形となる。エネルギー計測部４３は、エネルギーコンパレータ５３に入力される検出信号の波形に基づいて、対応する画素Ｕの入射光のエネルギーを計測する。

　タイミングコンパレータ５２及びエネルギーコンパレータ５３は、それぞれ、フロントエンド回路５１から出力された検出信号の波形の波高に応じて、出力する信号を選別する。タイミングコンパレータ５２及びエネルギーコンパレータ５３から出力された検出信号は、ロジック回路５４に入力される。タイミングコンパレータ５２及びエネルギーコンパレータ５３から出力された信号は、デジタル波形を有する。タイミングコンパレータ５２及びエネルギーコンパレータ５３は、それぞれ、フロントエンド回路５１から出力された検出信号の強度が所定の閾値を超えている場合のみ、Ｈｉｇｈ信号又はＬｏｗ信号を出力する。本実施形態では、タイミングコンパレータ５２及びエネルギーコンパレータ５３は、入力される信号の強度が閾値を超えている場合にＨｉｇｈ信号を出力し、入力される信号の強度が閾値を超えていない場合にＬｏｗ信号を出力する。すなわち、タイミングコンパレータ５２及びエネルギーコンパレータ５３は、対応する画素Ｕからの検出信号の波形に応じたデジタル波形を有する検出信号を出力する。

　ロジック回路５４には、タイミングコンパレータ５２及びエネルギーコンパレータ５３からの検出信号に加えて、クロックドライバ３５から供給されたクロック信号と、制御信号とが入力されている。制御信号は、回路基板２０によって構成されるＡＳＩＣの外部から供給される。制御信号は、リセット信号及びストップ信号を含んでいる。クロック信号、リセット信号、及びストップ信号は、Ｈ／Ｌ信号である。ロジック回路５４は、上記制御信号と、タイミングコンパレータ５２からの検出信号とに応じて、タイミングカウンタ５５へのクロック信号の供給を制御する。ロジック回路５４は、上記制御信号と、エネルギーコンパレータ５３からの検出信号とに応じて、エネルギーカウンタ５６へのクロック信号の供給を制御する。

　ロジック回路５４は、リセット信号によって、タイミングカウンタ５５及びエネルギーカウンタ５６にカウントのリセットを指示する。ロジック回路５４は、ストップ信号によって、タイミングカウンタ５５及びエネルギーカウンタ５６に計測期間の終了を指示する。

　ロジック回路５４は、制御信号とクロック信号とを同期させる。ロジック回路５４は、タイミングカウンタ５５、エネルギーカウンタ５６、ディレイライン５７、及びセレクタ５８に、制御信号、デジタル波形に変換された検出信号、及びクロック信号を供給する。ロジック回路５４は、エネルギーカウンタ５６及びエンコーダ５９のカウント結果を格納するメモリをセレクタ５８に選択させる信号を生成し、セレクタ５８に供給する。

　タイミングカウンタ５５は、ロジック回路５４から入力された検出信号に基づいて、計測期間の開始タイミングから、対応する画素Ｕに光が入射したタイミングまでの時間に応じたクロック信号の数をカウントする。エネルギーカウンタ５６は、ロジック回路５４から入力された検出信号に基づいて、対応する画素Ｕに入射した光のエネルギーに応じたクロック信号の数をカウントする。タイミングカウンタ５５及びエネルギーカウンタ５６は、カウント結果をメモリ６０又はメモリ６１に格納する。

　ディレイライン５７は、複数の遅延素子を含む。ディレイライン５７は、複数の遅延素子の動作によって、クロック信号の周期よりも短い時間間隔を作り出す。ディレイライン５７は、ＰＬＬ３３から供給される制御電圧によって制御される。エンコーダ５９は、ディレイライン５７からの信号に応じて、ディレイライン５７の遅延素子が動作した段数をカウントしてバイナリの信号へ変換する。たとえば、エンコーダ５９は、ロジック回路５４においてデジタル波形に変換された検出信号の立ち上がりから、次のクロック信号の立ち上がりまでに動作した遅延素子の数をカウントする。エンコーダ５９は、カウント結果をメモリ６０又はメモリ６１に格納する。

　セレクタ５８は、タイミングカウンタ５５、エネルギーカウンタ５６、及びエンコーダ５９のカウント結果を格納するメモリを選択する。本実施形態では、セレクタ５８は、ロジック回路５４から入力された信号に基づいて、上記カウント結果を格納するメモリをメモリ６０及びメモリ６１から選択する。

　各信号処理部ＳＰのメモリ６０及びメモリ６１は、それぞれ、所定の計測期間において、対応する画素Ｕに互いに異なるタイミングで入射した光に対するタイミング計測部４２及びエネルギー計測部４３の計測結果を記憶する。本実施形態では、メモリ６０とメモリ６１とは、物理的に別体に構成された記憶媒体の記憶領域である。メモリ６０とメモリ６１は、物理的に同一の記憶媒体内の異なる記憶領域であってもよい。メモリ６０及びメモリ６１に格納されたデータは、対応する画素Ｕのデータとして、Ｉ／Ｏポート３８へ出力される。

　次に、本実施形態に係る光検出装置１の動作を説明する。光検出基板１０では、各ＡＰＤ１１がガイガーモードで動作する。ガイガーモードでは、ＡＰＤ１１のブレークダウン電圧よりも大きな逆方向電圧が各ＡＰＤ１１のアノードとカソードとの間に印加される。逆方向電圧は、逆バイアス電圧ともいう。本実施形態では、アノードは第一半導体領域ＰＡであり、カソードは第三半導体領域ＮＡである。第一半導体領域ＰＡは、第二半導体領域ＰＢを通して、半導体基板５０の主面１Ｎａ側に配置された不図示の電極に電気的に接続されている。当該電極は、パッド電極ＰＥ２に電気的に接続されている。第三半導体領域ＮＡは、不図示の電極に電気的に接続されている。たとえば、第一半導体領域ＰＡにはパッド電極ＰＥ２を通してマイナス電位が印加され、第三半導体領域ＮＡにはプラス電位が印加される。これらの電位の極性は相対的なものである。

　画素Ｕに含まれるＡＰＤ１１に光（フォトン）が入射すると、半導体基板内部で光電変換が行われて光電子が発生する。第一半導体領域ＰＡのＰＮ接合界面の近傍領域において、アバランシェ増倍が行われる。増幅された電子群は、第二半導体領域ＰＢと、半導体基板５０の主面１Ｎａ側に配置された上述した電極とを通って、回路基板２０に流れる。第三半導体領域ＮＡには、バンプ電極ＢＥ、パッド電極ＰＥ１、電極２２、及びクエンチング抵抗２１を通して回路基板２０から電子群が流れ込む。クエンチング抵抗２１、電極２２、パッド電極ＰＥ１、及びバンプ電極ＢＥを通して、電流信号が回路基板２０で検出される。換言すれば、光検出基板１０のいずれかの受光領域Ｓに光が入射すると、発生した光電子が増倍され、増倍された光電子による信号がバンプ電極ＢＥから取り出されて、対応する信号処理部ＳＰに入力される。各信号処理部ＳＰには、対応する画素Ｕに含まれる各ＡＰＤ１１からの信号が入力される。各信号処理部ＳＰでは、対応する画素Ｕに含まれる複数のＡＰＤ１１からの信号を処理し、画素データとして出力する。

　次に、図１１及び図１２を参照して、本実施形態における各信号処理部ＳＰの動作について詳細に説明する。図１１は、エネルギーコンパレータ５３及びロジック回路５４の処理動作を説明するための図である。図１２は、信号処理部の動作を示すタイミングチャートである。

　タイミング計測部４２及びエネルギー計測部４３は、タイミングコンパレータ５２、エネルギーコンパレータ５３、及びロジック回路５４を用いて、対応する信号取得部４１から出力された検出信号に対して処理を行う。具体的には、タイミング計測部４２は、タイミングコンパレータ５２によって、フロントエンド回路５１から出力された検出信号を選別すると共に選別された検出信号をデジタル波形として出力する。エネルギー計測部４３は、エネルギーコンパレータ５３によって、フロントエンド回路５１から出力された検出信号を選別すると共に選別された検出信号をデジタル波形として出力する。ロジック回路５４から出力される検出信号は、Ｈ／Ｌ信号である。

　図１１を参照して、エネルギーコンパレータ５３及びロジック回路５４を用いて、フロントエンド回路５１から出力された検出信号をアナログ波形からデジタル波形に変換する処理について説明する。図１１には、エネルギーコンパレータ５３に入力されるアナログ信号Ｐ１，Ｐ２，Ｐ３，Ｐ４が説明のため重ねて示されている。アナログ信号Ｐ１，Ｐ２，Ｐ３，Ｐ４は電圧信号であり、波高は電圧強度を示している。アナログ信号Ｐ１，Ｐ２，Ｐ３，Ｐ４は、互いに異なる波高を有する。図１１には、エネルギーコンパレータ５３に設定される閾値ＶＴＨが、アナログ信号Ｐ１，Ｐ２，Ｐ３，Ｐ４の強度に対応して示されている。図１１には、エネルギーコンパレータ５３から出力されるデジタル信号Ｄ１，Ｄ２，Ｄ３が示されている。デジタル信号Ｄ１，Ｄ２，Ｄ３は、Ｈ／Ｌ信号であり、それぞれ、アナログ信号Ｐ２，Ｐ３，Ｐ４に対応する。

　図１１に示されている例では、エネルギーコンパレータ５３は、フロントエンド回路５１からの検出信号において閾値ＶＴＨを超えた成分の波形を有するアナログ信号をデジタル信号に変換して出力する。アナログ信号Ｐ１は、最大強度が閾値ＶＴＨよりも低い。このため、エネルギーコンパレータ５３にアナログ信号Ｐ１が入力された場合、エネルギーコンパレータ５３は一定の信号を出力する。本実施形態では、この場合、エネルギーコンパレータ５３は、Ｌｏｗ信号を出力する。

　アナログ信号Ｐ２，Ｐ３，Ｐ４は、最大強度が閾値ＶＴＨよりも高い。このため、エネルギーコンパレータ５３にアナログ信号Ｐ２，Ｐ３，Ｐ４が入力された場合、エネルギーコンパレータ５３は閾値ＶＴＨを超えた成分の波形に応じたＨ／Ｌ信号を出力する。図１１に示されているように、エネルギーコンパレータ５３から出力されるデジタル信号Ｄ１，Ｄ２，Ｄ３は、対応するアナログ信号Ｐ２，Ｐ３，Ｐ４が閾値ＶＴＨを超えたタイミングでＬｏｗからＨｉｇｈに切り替わる。エネルギーコンパレータ５３から出力されるデジタル信号Ｄ１，Ｄ２，Ｄ３は、対応するアナログ信号Ｐ２，Ｐ３，Ｐ４がそれぞれ閾値ＶＴＨを下回るタイミングでＨｉｇｈからＬｏｗに切り替わる。デジタル信号Ｄ１，Ｄ２，Ｄ３は、ロジック回路５４を通って、エネルギーカウンタ５６に供給される。

　タイミング計測部４２は、ロジック回路５４から出力された検出信号の立ち上がり又は立ち下がりを検出し、対応する画素Ｕに光が入射したタイミングをタイミングカウンタ５５によって計測する。エネルギー計測部４３は、ロジック回路５４から出力された検出信号の立ち上がり及び立ち下がりを検出し、当該立ち上がりと立ち下がりとの間の時間を、対応する画素Ｕへの入射光のエネルギーとしてエネルギーカウンタ５６によって計測する。

　図１２には、ロジック回路５４から出力されるリセット信号、ストップ信号、クロック信号、及び検出信号、並びに、タイミングカウンタ５５のカウント、及びエネルギーカウンタ５６のカウントが上から順に示されている。リセット信号は計測期間ＭＰの開始に対応しており、ストップ信号は計測期間ＭＰの終了に対応している。リセット信号とストップ信号とによって、画素Ｕへの入射光の計測期間ＭＰが決定される。リセット信号は、たとえば、計測装置において光源から光が投射されたタイミングを示す。ストップ信号は、対象物の検知動作を行う範囲に応じて予め決定されたタイミングを示す。

　タイミングカウンタ５５及びエネルギーカウンタ５６は、ロジック回路５４からリセット信号をトリガーとしてカウントのリセットを行う。タイミングカウンタ５５は、リセット信号の立ち下がりを検出すると、クロック信号に同期してカウントを開始する。エネルギーカウンタ５６は、リセット信号の立ち下がりを検出すると待機状態となる。

　タイミングカウンタ５５は、タイミングコンパレータ５２からの出力信号に基づく検出信号をトリガーとして、カウントの結果を出力する。タイミングカウンタ５５は、リセット信号の立ち下がりが検出されてから検出信号の立ち上がりが検出されるまでのカウントの結果をメモリ６０，６１に入力する。

　たとえば、図１２に示されている例では、タイミング計測部４２及びエネルギー計測部４３は、計測期間ＭＰにおいて、対応する画素Ｕに互いに異なるタイミングで入射した光を計測する。このため、計測期間ＭＰの間にリセット信号の立ち下がりが生じている。タイミングカウンタ５５は、１回目のタイミング計測結果Ｔ１として、リセット信号の立ち下がりが検出されてから１回目の検出信号の立ち上がりが検出されるまでのカウントをメモリ６０に入力する。タイミングカウンタ５５は、２回目のタイミング計測結果Ｔ２として、リセット信号の立ち下がりが検出されてから２回目の検出信号の立ち上がりが検出されるまでのカウントをメモリ６１に入力する。

　エネルギーカウンタ５６は、エネルギーコンパレータ５３からの出力信号に基づく検出信号をトリガーとして、カウントの開始及び終了を行う。エネルギーカウンタ５６は、検出信号の立ち上がりが検出されてから検出信号の立ち下がりが検出されるまでのカウント結果をメモリ６０，６１に入力する。

　たとえば、図１２に示されている例では、エネルギーカウンタ５６は、１回目のエネルギー計測結果Ｅ１として、１回目の検出信号の立ち上がりが検出されてから１回目の検出信号の立ち下がりまでのカウントをメモリ６０に入力する。エネルギーカウンタ５６は、２回目のエネルギー計測結果Ｅ２として、２回目の検出信号の立ち上がりが検出されてから２回目の検出信号の立ち下がりまでのカウントをメモリ６１に入力する。

　タイミングカウンタ５５によるカウント結果は、クロック信号の周期と同期している。したがって、タイミングカウンタ５５は、クロック信号よりも短い周期によって時間を測定できない。タイミングカウンタ５５のカウント結果には、クロック信号の周期以下の誤差が含まれている。本実施形態では、エンコーダ５９のカウント結果を用いて、タイミングカウンタ５５のカウント結果を補正することで、より正確なデータが導出される。

　本実施形態では、光検出装置１がいわゆる裏面入射型の半導体光検出装置である場合について説明した。しかし、本実施形態の変形例として、光検出装置１は、いわゆる表面入射型の半導体光検出装置であってもよい。図１３を参照して、光検出装置１が表面入射型の半導体光検出装置である場合の光検出基板の構成について説明する。図１３は、本実施形態の変形例に係る光検出装置１の断面構成を示している。本変形例において、光検出装置１は光検出基板１０の代わりに光検出基板１０Ａを有する点で、上記実施形態における光検出装置１と異なっている。以下、上述した実施形態との相違点を主として説明する。本変形例における光検出基板１０Ａは、いわゆる表面入射型の半導体光検出装置に用いられる光検出基板である。すなわち、本変形例に係る光検出装置１は、表面入射型の半導体光検出装置である。

　光検出基板１０Ａでは、複数の受光領域Ｓは、半導体基板５０の主面１Ｎａ側に設けられている。各ＡＰＤ１１は、Ｐ型の第一半導体領域ＰＣと、Ｎ型の第二半導体領域ＮＣと、Ｐ型の第三半導体領域ＰＤと、を有する。第一半導体領域ＰＣは、半導体基板５０の主面１Ｎａ側に位置している。第二半導体領域ＮＣは、半導体基板５０の主面１Ｎｂ側に位置している。第三半導体領域ＰＤは、第一半導体領域ＰＣ内に形成されている。第三半導体領域ＰＤの不純物濃度は、第一半導体領域ＰＣの不純物濃度よりも高い。第三半導体領域ＰＤは、受光領域Ｓである。各ＡＰＤ１１は、主面１Ｎａ側から、第三半導体領域ＰＤであるＰ^＋層、第一半導体領域ＰＣであるＰ層、第二半導体領域ＮＣであるＮ^＋層の順で構成されている。

　光検出基板１０Ａの半導体基板５０には、第三半導体領域ＰＤを囲むように、溝１３が形成されている。図１３に示されるように、溝１３は、Ｚ軸方向に第一半導体領域ＰＣを貫通して、第二半導体領域ＮＣに到達している。

　光検出基板１０Ａは、画素Ｕ毎に、複数のＡＰＤ１１及び複数のクエンチング抵抗２１に加えて、貫通電極ＴＥを有する。貫通電極ＴＥは、半導体基板５０を厚み方向に貫通している。厚み方向は、たとえば、Ｚ軸方向に相当する。光検出基板１０Ａでは、電極２２は、主面１Ｎａ側において、Ｚ軸方向から見て１つの画素Ｕに含まれる複数の受光領域Ｓの間を通るように、格子状に設けられている。各クエンチング抵抗２１は、半導体基板５０の主面１Ｎａ側に配置されている。

　電極２３は、電極２２から延在しており、対応する貫通電極ＴＥに電気的に接続されている。１つの画素Ｕに含まれる全てのクエンチング抵抗２１は、電極２２及び電極２３によって、１つの貫通電極ＴＥに対して互いに電気的に並列に接続されている。

　複数の貫通電極ＴＥは、Ｚ軸方向から見て、複数の画素Ｕが二次元配列されている光検出領域αに位置している。各貫通電極ＴＥは、光検出基板１０の端に位置している貫通電極ＴＥを除いて、互いに隣り合う四つの画素Ｕに囲まれる領域に配置されている。貫通電極ＴＥは、互いに隣り合う四つの画素Ｕのうちの１つの画素Ｕと電気的に接続されている。貫通電極ＴＥ及び画素Ｕは、Ｘ軸及びＹ軸に交差する方向に、交互に並んでいる。各貫通電極ＴＥは、対応する画素Ｕに含まれる複数のＡＰＤ１１と、クエンチング抵抗２１、電極２２、及び電極２３を通して電気的に接続されている。

　貫通電極ＴＥは、Ｚ軸方向に貫通している貫通孔ＴＨ内に配置されている。貫通孔ＴＨには、絶縁層Ｌ１１、貫通電極ＴＥ及び絶縁層Ｌ１２が配置されている。絶縁層Ｌ１１は、貫通孔ＴＨの内周面上に形成されている。絶縁層Ｌ１１は、貫通電極ＴＥと貫通孔ＴＨと間に位置する。絶縁層Ｌ１２は、貫通電極ＴＥの内側に形成された空間に配置されている。本実施形態では、貫通電極ＴＥは筒状を呈している。貫通孔ＴＨに配置される部材は、貫通孔ＴＨの内周面側から、絶縁層Ｌ１１、貫通電極ＴＥ、絶縁層Ｌ１２の順で構成されている。

　光検出基板１０Ａは、画素Ｕ毎に、パッド電極ＰＥ３と電極２４とパッド電極ＰＥ４とを有する。パッド電極ＰＥ３，ＰＥ４及び電極２４は、貫通電極ＴＥに対応して配置されている。パッド電極ＰＥ３は、主面１Ｎａ側に位置しており、電極２４及びパッド電極ＰＥ４は、主面１Ｎｂ側に位置している。パッド電極ＰＥ３は、接続部Ｃ３を通して、電極２３と電気的に接続されている。パッド電極ＰＥ３は、電極２３と貫通電極ＴＥとを電気的に接続している。

　第一半導体領域ＰＣ、第二半導体領域ＮＣ、第三半導体領域ＰＤ、及び溝１３の上には、絶縁層Ｌ１３が配置されている。クエンチング抵抗２１及びパッド電極ＰＥ３は、絶縁層Ｌ１３で覆われている。電極２２，２３は、絶縁層Ｌ１３上に配置されており、絶縁層Ｌ１４で覆われている。

　電極２４及びパッド電極ＰＥ４は、主面１Ｎｂ上に、絶縁層Ｌ１５を介して配置されている。電極２４は、貫通電極ＴＥに接続される端部と、パッド電極ＰＥ４に接続される端部とを有する。電極２４は、貫通電極ＴＥとパッド電極ＰＥ４とを接続している。電極２４は、絶縁層Ｌ１６で覆われている。パッド電極ＰＥ４は、バンプ電極ＢＥに接続されている。パッド電極ＰＥ４は、バンプ電極ＢＥに接続されている部分を除き、絶縁層Ｌ１６で覆われている。

　光検出基板１０Ａの複数のパッド電極ＰＥ３，ＰＥ４は、Ｚ軸方向から見て、複数の画素Ｕが二次元配列されている光検出領域αに位置している。各パッド電極ＰＥ４は、Ｚ軸方向から見て、対応する画素Ｕが有する複数のＡＰＤ１１のうち少なくとも１つのＡＰＤ１１と重なるように、主面１Ｎｂ側に配置されている。

　電極２２，２３，２４、パッド電極ＰＥ３，ＰＥ４、接続部Ｃ３、及び貫通電極ＴＥは、金属からなる。電極２２，２３，２４、パッド電極ＰＥ３，ＰＥ４、接続部Ｃ３、及び貫通電極ＴＥは、たとえば、アルミニウム（Ａｌ）からなる。半導体基板５０がＳｉからなる場合には、電極材料として、アルミニウム以外に、たとえば、銅（Ｃｕ）が用いられる。電極２２，２３，２４、パッド電極ＰＥ３，ＰＥ４、接続部Ｃ３、及び貫通電極ＴＥは、一体に形成されていてもよい。電極２２，２３，２４、パッド電極ＰＥ３，ＰＥ４、接続部Ｃ３、及び貫通電極ＴＥは、たとえば、スパッタ法により形成される。

　絶縁層Ｌ１１，Ｌ１２，Ｌ１３，Ｌ１４，Ｌ１５，Ｌ１６は、たとえば、ＳｉＯ２、ＳｉＮ、又は樹脂からなる。絶縁層Ｌ１１，Ｌ１２，Ｌ１３，Ｌ１４，Ｌ１５，Ｌ１６の形成方法には、熱酸化法、スパッタ法、ＣＶＤ法、又は樹脂コート法が用いられる。

　光検出基板１０Ａは、光検出基板１０と同様に回路基板２０に実装されている。光検出基板１０Ａは、Ｚ軸方向において回路基板２０に接続されている。光検出基板１０Ａと回路基板２０とは、バンプ電極ＢＥによって接続されている。したがって、本変形例では、回路基板２０は、バンプ電極ＢＥによってパッド電極ＰＥ４と電気的に接続されている。光検出基板１０Ａの画素Ｕに含まれる複数のＡＰＤ１１から出力された検出信号は、クエンチング抵抗２１、電極２２、パッド電極ＰＥ４、及びバンプ電極ＢＥを通して、対応する信号処理部ＳＰに導かれる。

　本変形例においても、Ｚ軸方向から見て、光検出領域αと、信号処理領域βとは、少なくとも一部において重なっている。光検出領域αは、複数の画素Ｕがそれぞれ設けられている複数の単位領域α１を含む。信号処理領域βは、複数の信号処理部ＳＰがそれぞれ設けられている複数の単位領域β１を含む。Ｚ軸方向から見て、各画素Ｕが設けられている単位領域α１と当該画素Ｕに対応する信号処理部ＳＰが設けられている単位領域β１とは、少なくとも一部において重なっている。Ｚ軸方向から見て、各画素Ｕが設けられている単位領域α１と当該画素Ｕに対応する信号処理部ＳＰが設けられている単位領域β１とは、主面１Ｎａに沿った方向においてずれ、互いに対して重なっていない部分を有する。Ｚ軸方向から見て、パッド電極ＰＥ４の重心は、当該パッド電極ＰＥ１が接続された信号処理部ＳＰが設けられている単位領域β１の重心から信号取得部４１に向かってずれている。

　以上説明したように、光検出装置１は、二次元配列された複数の画素Ｕを有する光検出基板１０，１０Ａを備えている。各画素Ｕは、ガイガーモードで動作する複数のＡＰＤ１１を有する。各信号処理部ＳＰは、各画素Ｕのパッド電極ＰＥ１，ＰＥ４を通して検出信号を取得する。このため、この光検出装置１では、二次元配列された画素Ｕの各々の感度が向上されている。このような構成では、各画素Ｕからの光検出信号の波形が急峻であるため、いわゆるTime　Walk　Effectの影響も少ない。したがって、光源から二次元の範囲に一斉に投射された光の反射光を検出する場合においても、検出の正確度及び精度が向上されている。

　この光検出装置１では、各信号処理部ＳＰは、エネルギー計測部４３において、複数のＡＰＤ１１を有する各画素Ｕから出力された検出信号に基づいて光のエネルギーを計測する。このため、光検出装置１は、エネルギーの違いによって対象物からの反射光と外乱光とを区別することができる。したがって、検出結果から外乱光の影響が低減され、検出の正確度のさらなる向上が実現され得る。

　回路基板２０はＺ軸方向において光検出基板１０，１０Ａに接続され、複数の画素Ｕが設けられている光検出領域αと複数の信号処理部ＳＰが設けられている信号処理領域βとは少なくとも一部において重なっている。このため、主面１Ｎａと平行な方向において、光検出装置１のコンパクト化が図られていると共に、各画素Ｕと各信号処理部ＳＰとの電気的な接続経路が縮小されている。

　各信号処理部ＳＰは、記憶部４４を含む。仮に、この記憶部４４が信号処理部ＳＰの外部に設けられた場合には、少なくともタイミング計測部４２及びエネルギー計測部４３からの配線が各信号処理部ＳＰから外部に引き出されるため、隣り合う信号処理部ＳＰの間に広いスペースを要する。隣り合う信号処理部ＳＰの間に広いスペースを要する場合、光検出装置１のサイズを削減し難い。この光検出装置１では、各信号処理部ＳＰに記憶部４４が含まれているため、各信号処理部ＳＰから当該信号処理部ＳＰの外部に引き出される配線の数が削減される。したがって、光検出装置１のさらなるコンパクト化が図られる。

　Ｚ軸方向から見て、光検出基板１０は、回路基板２０の縁に囲まれている。この場合、光検出装置のさらなるコンパクト化が図られる共に、各画素と各信号処理部との電気的な接続経路がさらに縮小される。

　光検出領域αは、Ｚ軸方向から見て、信号処理領域βと重なっている部分Ｒ１と、信号処理領域βと重なっていない部分Ｒ２とを有する。部分Ｒ１の面積は、部分Ｒ２の面積より大きい。この場合、光検出装置のさらなるコンパクト化が図られる共に、各画素と各信号処理部との電気的な接続経路がさらに縮小される。

　信号処理領域βは、Ｚ軸方向から見て、光検出領域αと重なっていない部分Ｒ３を有する。部分Ｒ１の面積は、部分Ｒ２の面積と部分Ｒ３の面積との合計よりも大きい。この場合、光検出装置のさらなるコンパクト化が図られる共に、各画素と各信号処理部との電気的な接続経路がさらに縮小される。

　光検出領域αにおいて複数の画素Ｕの各々が設けられた単位領域α１と信号処理領域βにおいて、当該画素Ｕに対応する信号処理部ＳＰが設けられている単位領域β１とは、Ｚ軸方向から見て、少なくとも一部において重なっている。この場合、光検出装置１のさらなるコンパクト化が図られる共に、各画素Ｕと各信号処理部ＳＰとの電気的な接続経路がさらに縮小される。

　Ｚ軸方向から見て、パッド電極ＰＥ１，ＰＥ４の重心は、当該パッド電極ＰＥ１，ＰＥ４が接続された信号処理部ＳＰが設けられている単位領域β１の重心から信号取得部４１に向かってずれている。この場合、各画素Ｕと各信号処理部ＳＰとの電気的な接続経路がさらに縮小される。Ｚ軸方向から見て、各信号処理部ＳＰに対して駆動電圧を印加するための配線を当該信号処理部ＳＰの中央に設けることができるため、配線の引き回しが容易である。

　光検出領域αにおいて各画素Ｕが設けられている単位領域α１と、信号処理領域βにおいて当該画素に対応する信号処理部ＳＰが設けられている単位領域β１とは、Ｚ軸方向から見て、主面１Ｎａに沿った方向においてずれている。各画素Ｕが設けられている単位領域α１と当該画素に対応する信号処理部ＳＰが設けられている単位領域β１とは、互いに対して重なっていない部分を有する。この場合、各画素Ｕと各信号処理部ＳＰとの電気的な接続経路がさらに縮小され得る。

　対応する画素Ｕから出力された検出信号は、電流信号である。各信号取得部４１は、電流－電圧変換回路７０と、信号伝達回路７５とを含んでいる。電流－電圧変換回路７０は、検出信号を電圧に変換する。信号伝達回路７５は、電流－電圧変換回路７０から出力された電圧信号をエネルギー計測部４３に入力する。信号伝達回路７５は、ミラーキャパシタ７７を含んでいる。ミラーキャパシタ７７は、電流－電圧変換回路７０と並列にエネルギー計測部４３に接続されている。エネルギー計測部４３は、信号伝達回路７５から入力される信号の波形に基づいて、対応する画素Ｕへの入射光のエネルギーを計測する。このように、電流－電圧変換回路７０と並列にエネルギー計測部４３にキャパシタが接続されているため、上記波形がなだらかになる。波形がなだらかとなれば、エネルギー計測部４３におけるエネルギーの計測の精度が向上され得る。

　図１４は、タイミングコンパレータ５２に入力される信号と、エネルギーコンパレータ５３に入力される信号とを比較した図である。複数の信号Ｓ１の各々は、互いに異なる強度を有する光が画素Ｕに入射した場合にタイミングコンパレータ５２に入力される信号を示している。複数の信号Ｓ２の各々は、互いに異なる強度を有する光が画素Ｕに入射した場合にエネルギーコンパレータ５３に入力される信号を示している。タイミングコンパレータ５２の前段にはキャパシタを含む信号伝達回路が設けられていないのに対して、エネルギーコンパレータ５３の前段にはキャパシタ７８を含む信号伝達回路７５が設けられている。

　電流－電圧変換回路７０と並列にエネルギー計測部４３にキャパシタが設けられた場合、キャパシタの放電によって、エネルギーコンパレータ５３に入力される信号の波形はなだらかとなる。エネルギーコンパレータ５３に入力される信号の波形がなだらかとなれば、画素Ｕへの入射光のエネルギーの違いに応じたエネルギーカウンタ５６において計測される時間の違いも大きくなる。このため、エネルギー計測部４３におけるエネルギーの計測の精度が向上される。当該信号の波形は、電流－電圧変換回路７０と並列にエネルギー計測部４３に接続されたキャパシタの電気容量が大きい程なだらかとなる。

　この光検出装置１では、信号伝達回路７５はキャパシタ７８によって構成されたミラーキャパシタ７７を含んでいる。この場合、キャパシタの領域のサイズを拡大せずとも、信号伝達回路７５への入力される電圧に応じて、電気容量がより大きいキャパシタが用いられた場合と同様の作用を得ることができる。このため、エネルギーの計測の精度が確保されながら、複数の信号処理部ＳＰは、二次元配列された複数の画素Ｕに合わせてコンパクトに形成され得る。

　エネルギー計測部４３は、対応する信号取得部４１から入力される信号の波高が閾値ＶＴＨ以上である間の時間を計測することで、対応する画素Ｕへの入射光のエネルギーを計測する。このようなエネルギー計測部４３は、簡易なデジタル処理により実現され得ると共に物理的にもコンパクトに構成され得る。このため、エネルギー計測部４３の領域のサイズが低減される。この結果、複数の信号処理部ＳＰは、二次元配列された複数の画素Ｕに合わせてコンパクトに形成され得る。

　各信号処理部ＳＰの記憶部４４は、複数のメモリ６０，６１を含んでいる。複数のメモリ６０，６１は、それぞれ、所定の計測期間において、対応する画素Ｕに互いに異なるタイミングで入射した入射光に対するタイミング計測部４２及びエネルギー計測部４３における計測結果を記憶する。この光検出装置１はメモリ６０，６１を含むため、タイミング計測部４２及びエネルギー計測部４３から上記所定の計測期間において画素Ｕに入射した外乱光に対する計測結果が出力されてしまったとしても、対象物からの反射光に対する計測結果も記憶される。たとえば、図１２に示した例のように外乱光による信号がロジック回路５４から出力されても、計測期間ＭＰにおける複数回のエネルギー計測結果Ｅ１，Ｅ２が記憶される。このため、エネルギー計測結果Ｅ１が外乱光による信号に基づく計測結果だったとしても、エネルギー計測結果Ｅ２として対象物からの反射光に対する計測結果が記憶され得る。光検出装置１では、各信号処理部ＳＰにおいて上述した複数のメモリ６０，６１が含まれている。したがって、外乱光の影響が低減されていると共に、各信号処理部ＳＰから当該信号処理部ＳＰの外部への引き出し配線の数が削減される。

　以上、本発明の実施形態及び変形例について説明してきたが、本発明は必ずしも上述した実施形態及び変形例に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。

　たとえば、上述した実施形態では、図８に示されているように、パッド電極ＰＥ１は、Ｚ軸方向から見て、タイミングコンパレータ５２及びエネルギーコンパレータ５３と重なっている。図３に示されているように、各画素Ｕが設けられている単位領域α１に対して、対応する信号処理部ＳＰが設けられている単位領域β１はＸ軸方向にずれている。しかし、本実施形態の変形例として、図１５に示されているように、パッド電極ＰＥ１は、Ｚ軸方向から見て、フロントエンド回路５１と重なっていてもよい。本変形例では、図１６に示されているように、Ｚ軸方向から見て、光検出領域αと信号処理領域βとは、互いに対してＸＹ軸方向にずれている。図１５は、本変形例における画素と信号処理部との位置関係を示す図である。図１６は、本変形例における信号取得部とパッド電極との位置関係を示す図である。

　図１７には、図１５及び図１６に示した変形例において、Ｚ軸方向から見た光検出領域αと信号処理領域βとの位置関係が示されている。本変形例においても、光検出領域αは、Ｚ軸方向から見て信号処理領域βと重なっている部分Ｒ１と、信号処理領域βと重なっていない部分Ｒ２とを含んでいる。信号処理領域βは、Ｚ軸方向から見て、光検出領域αと重なっている部分Ｒ１と、光検出領域αと重なっていない部分Ｒ３とを含んでいる。図１７において、部分Ｒ１にはハッチングが付されている。Ｚ軸方向から見て、部分Ｒ１の面積は、部分Ｒ２の面積よりも大きい。Ｚ軸方向から見て、部分Ｒ１の面積は、部分Ｒ２の面積と部分Ｒ３の面積との合計よりも大きい。

　図１６に示されているように、各画素Ｕが設けられている単位領域α１に対して、対応する信号処理部ＳＰが設けられている単位領域β１はＸ軸及びＹ軸方向にずれている。図１５は、本実施形態の変形例に係る光検出装置１における画素Ｕと信号処理部ＳＰとの位置関係を示している。図１６は、本実施形態の変形例に係る光検出装置１における信号取得部４１とパッド電極ＰＥ１との位置関係を示す図である。

　上述した実施形態及び変形例では、光検出基板１０，１０Ａと回路基板２０とがバンプ電極ＢＥによって接続されているが、光検出装置１の構成はこれに限定されない。光検出基板１０，１０Ａのパッド電極ＰＥ１，ＰＥ４と回路基板２０の信号処理部ＳＰとがバンプ電極ＢＥを介さずに電気的に接続されてもよい。

　上述した実施形態では、エネルギー計測部４３は、対応する画素Ｕへの入射光のエネルギーを計測するため、ＴＯＴ回路を用いて、対応する信号取得部４１から入力される信号の波高が閾値以上である間の時間を計測した。しかし、本実施形態の変形例として、エネルギー計測部４３は、ＡＤＣ（Analog-Digital-Converter）によってエネルギーを計測してもよい。この場合、エネルギー計測部４３は、対応する信号取得部４１から入力される信号の波高をより高精度に検出できるため、対応する画素Ｕへの入射光のエネルギーをより高精度に計測できる。本実施形態の変形例として、エネルギー計測部４３は、それぞれ互いに閾値が異なる複数のコンパレータによって、上記エネルギーを計測してもよい。これらの変形例の場合、エネルギー計測部４３は、ＴＯＴ回路を用いる場合よりも、大きなスペースを要する。

　上述した実施形態及び変形例では、各信号処理部ＳＰは、一つのパッド電極ＰＥ１のみに接続されている。複数の信号処理部ＳＰは、それぞれ、対応するパッド電極ＰＥ１を通して、互いに異なる一つの画素Ｕのみと接続されている。光検出装置１は、各画素Ｕと当該画素Ｕに対応する信号処理部ＳＰとの電気的な接続を切り替えるスイッチを含んでいない。換言すれば、各画素Ｕから出力された信号は、固定された一つの信号処理部ＳＰのみに、対応するバンプ電極ＢＥを通して入力される。しかし、各画素Ｕに電気的に接続される信号処理部ＳＰを切り替えるスイッチを含んでいてもよい。

　パッド電極ＰＥ１，ＰＥ２は、それらの厚さよりも幅の方が大きい形状だけでなく、それらの幅よりも厚さの方が大きい電極を含む。たとえば、パッド電極ＰＥ１，ＰＥ２の最小厚さは、当該パッド電極ＰＥ１，ＰＥ２の最大幅よりも大きくてもよい。本明細書において、パッド電極ＰＥ１，ＰＥ２の厚さとは、Ｚ軸方向における長さをいう。パッド電極ＰＥ１，ＰＥ２の幅とは、Ｚ軸方向に直交する方向における長さをいう。

　上述した実施形態及び変形例では、光検出領域αは、光検出領域αを囲む溝１３の内壁によって画定されている。しかし、光検出領域αは、溝１３によって囲まれていなくてもよい。この場合、Ｚ軸方向から見て、光検出領域αの外縁は、最外に位置する第三半導体領域ＮＡ，ＰＤの外縁と一致する。

　上述した実施形態及び変形例では、単位領域α１は、当該単位領域α１を囲む溝１３の内壁によって画定されている。しかし、単位領域α１は、溝１３によって囲まれていなくてもよい。この場合、Ｚ軸方向から見て、単位領域α１の外縁は、当該単位領域α１内の画素Ｕの最外に位置する第三半導体領域ＮＡ，ＰＤの外縁と一致する。

　１…光検出装置、１０，１０Ａ…光検出基板、１１…アバランシェフォトダイオード、２０…回路基板、２０ｄ…縁、２１…クエンチング抵抗、４１…信号取得部、４２…タイミング計測部、４３…エネルギー計測部、４４…記憶部、５０…半導体基板、６０，６１…メモリ、７０…電流－電圧変換回路、７５…信号伝達回路、７７…ミラーキャパシタ、１Ｎａ，１Ｎｂ…主面、ＭＰ…計測期間、ＰＥ１，ＰＥ４…パッド電極、Ｒ１，Ｒ２，Ｒ３…部分、Ｓ…受光領域、ＳＰ…信号処理部、Ｕ…画素、ＶＴＨ…閾値、α…光検出領域、α１，β１…単位領域、β…信号処理領域。

Claims

　光検出装置であって、
　互いに対向する第一主面及び第二主面を有する半導体基板を有すると共に、前記第一主面に直交する方向から見て二次元配列された複数の画素が設けられている光検出領域を有する光検出基板と、
　前記第一主面に直交する方向において前記光検出基板に接続されていると共に、対応する前記画素から出力された検出信号を処理する複数の信号処理部が設けられている信号処理領域を有する回路基板と、を備え、
　前記光検出基板は、前記画素毎において、
　　各々が、前記半導体基板に設けられた受光領域を有すると共にガイガーモードで動作する複数のアバランシェフォトダイオードと、
　　対応する前記アバランシェフォトダイオードと電気的に直列に接続されている複数のクエンチング抵抗と、
　　前記複数のクエンチング抵抗が互いに電気的に並列に接続されているパッド電極と、を有し、
　前記複数のアバランシェフォトダイオードの前記受光領域は、前記第一主面に直交する方向から見て、前記画素毎に二次元配列されており、
　各前記信号処理部は、
　　対応する前記パッド電極を通して前記検出信号を取得する信号取得部と、
　　対応する前記画素に光が入射したタイミングを前記検出信号に基づいて計測するタイミング計測部と、
　　対応する前記画素への入射光のエネルギーを前記検出信号に基づいて計測するエネルギー計測部と、
　　前記タイミング計測部及び前記エネルギー計測部における計測結果を記憶する記憶部と、を含み、
　前記第一主面に直交する方向から見て、前記光検出領域と、前記信号処理領域とは、少なくとも一部において重なっている。
　請求項１に記載の光検出装置であって、
　前記第一主面に直交する方向から見て、前記光検出基板は、前記回路基板の縁に囲まれている。
　請求項１又は２に記載の光検出装置であって、
　前記光検出領域は、前記第一主面に直交する方向から見て、前記信号処理領域と重なっている第一部分と、前記信号処理領域と重なっていない第二部分とを有しており、
　前記第一部分の面積は、前記第二部分の面積より大きい。
　請求項３に記載の光検出装置であって、
　前記信号処理領域は、前記第一主面に直交する方向から見て、前記光検出領域と重なっていない第三部分を有しており、
　前記第一部分の面積は、前記第二部分の面積と前記第三部分の面積との合計よりも大きい。
　請求項１～４のいずれか一項に記載の光検出装置であって、
　前記光検出領域において各前記画素が設けられている単位領域と、前記信号処理領域において当該画素に対応する前記信号処理部が設けられている単位領域とは、前記第一主面に直交する方向から見て、少なくとも一部において重なっている。
　請求項１～５のいずれか一項に記載の光検出装置であって、
　前記第一主面に直交する方向から見て、前記パッド電極の重心は、当該パッド電極が接続された前記信号処理部が設けられている単位領域の重心から前記信号取得部に向かってずれている。
　請求項５に記載の光検出装置であって、
　前記光検出領域において各前記画素が設けられている単位領域と、前記信号処理領域において当該画素に対応する前記信号処理部が設けられている単位領域とは、前記第一主面に直交する方向から見て、前記第一主面に沿った方向においてずれ、互いに対して重なっていない部分を有する。
　請求項１～７のいずれか一項に記載の光検出装置であって、
　前記検出信号は、電流信号であり、
　前記各信号処理部の前記信号取得部は、前記検出信号を電圧に変換する電流－電圧変換回路と、前記電流－電圧変換回路から出力された電圧信号を前記エネルギー計測部に入力する信号伝達回路と、を含み、
　前記信号伝達回路は、前記電流－電圧変換回路と並列に前記エネルギー計測部に接続されたミラーキャパシタを含んでおり、
　前記エネルギー計測部は、前記信号伝達回路から入力される信号の波形に基づいて、対応する前記画素への入射光のエネルギーを計測する。
　請求項１～８のいずれか一項に記載の光検出装置であって、
　前記エネルギー計測部は、対応する前記信号取得部から入力される信号の波高が閾値以上である間の時間を計測することで、対応する前記画素への入射光のエネルギーを計測する。
　請求項１～９のいずれか一項に記載の光検出装置であって、
　前記各信号処理部の前記記憶部は、所定の計測期間において、対応する前記画素に互いに異なるタイミングで入射した光に対する前記タイミング計測部及び前記エネルギー計測部における計測結果をそれぞれ記憶する複数の記憶領域を含む。