WO2021166164A1

WO2021166164A1 - 電力変換装置および航空機の電力システム

Info

Publication number: WO2021166164A1
Application number: PCT/JP2020/006810
Authority: WO
Inventors: 純一中嶋; 賢司藤原; 悠輔城内
Original assignee: 三菱電機株式会社
Priority date: 2020-02-20
Filing date: 2020-02-20
Publication date: 2021-08-26
Also published as: JPWO2021166164A1

Abstract

電力変換装置は、直流電源（１）および負荷（８）と接続される第１インバータ（ＩＶ１）と、第１インバータ（ＩＶ１）および負荷（８）と接続される少なくとも１つの第２インバータ（ＩＶ２）とを備える。第１インバータ（ＩＶ１）は、Ｓｉ半導体素子によって構成される。第２インバータ（ＩＶ２）の２つのアームのうち、第１インバータ（ＩＶ１）と接続される第１アーム（１０）を構成する２個以上の第１半導体素子（３ＵＵ２、３ＵＬ２）は、Ｓｉ半導体素子であり、負荷（８）と接続される第２アーム（１１）を構成する２個以上の第２半導体素子（１２Ｕ、１２Ｌ）は、ＳｉＣ半導体素子である。

Description

電力変換装置および航空機の電力システム

　本開示は、電力変換装置および航空機の電力システムに関する。

　従来から、Ｓｉ半導体素子と、非Ｓｉ半導体素子とを有する電力変換装置が知られている。たとえば、特許文献１に記載の電力変換装置は、第１の直流電圧部とＳｉによる複数の半導体素子とを備えた第１のインバータ回路と、第２の直流電圧部と非Ｓｉによる複数の半導体素子とを備えた第２のインバータ回路とを備える。第１のインバータ回路の交流側出力端と第２のインバータ回路の交流側出力端とを直列に接続し、第１、第２のインバータ回路の出力の合成により所定の電圧波形による交流電力を負荷に供給する。

ＷＯ２００９／１１６２７３

　しかしながら、特許文献１に記載の単純な構成では、高い信頼性を得ることができない。

　それゆえに、本開示の目的は、高い信頼性を有する電力変換装置および航空機の電力システムを提供することである。

　電力変換装置は、直流電源および負荷と接続される第１インバータと、第１インバータおよび負荷と接続される少なくとも１つの第２インバータとを備える。第１インバータは、Ｓｉ半導体素子によって構成され、第２インバータの２つのアームのうち、第１インバータと接続される第１アームを構成する２個以上の第１半導体素子は、Ｓｉ半導体素子であり、負荷と接続される第２アームを構成する２個以上の第２半導体素子は、ＳｉＣ半導体素子である。

　電力変換装置は、直流電源および負荷と接続される第１インバータと、第１インバータおよび負荷と接続される複数段の第２インバータとを備える。最前段の第２インバータが第１インバータと接続される。最後段の第２インバータが負荷と接続される。第１インバータは、Ｓｉ半導体素子によって構成される。第２インバータの２つのアームのうち、第１インバータまたは前段の第２インバータと接続される第１アームを構成する２個以上の第１半導体素子は、Ｓｉ半導体素子であり、後段の第２インバータまたは負荷と接続される第２アームを構成する２個以上の第２半導体素子は、ＳｉＣ半導体素子である。

　本開示によれば、第２インバータの２つのアームのうち、第１インバータと接続される第１アームを構成する２個以上の第１半導体素子は、Ｓｉ半導体素子であり、負荷と接続される第２アームを構成する２個以上の第２半導体素子は、ＳｉＣ半導体素子である。

　あるいは、第２インバータの２つのアームのうち、第１インバータまたは前段の第２インバータと接続される第１アームを構成する２個以上の第１半導体素子は、Ｓｉ半導体素子であり、後段の第２インバータまたは負荷と接続される第２アームを構成する２個以上の第２半導体素子は、ＳｉＣ半導体素子である。

　これによって、電力変換装置の信頼性を高くすることができる。

参考例１の電力変換装置の構成を表わす図である。（ａ）は、ＰＷＭ信号を表わす図である。（ｂ）は、負荷８に印加された電圧を表わす図である。（ｃ）は、フィルタ７が設けられていない場合に、負荷８に流れる電流を表わす図である。（ｄ）は、フィルタ７が設けられている場合に、負荷８に流れる電流を表わす図である。参考例２の電力変換装置の構成を表わす図である。（ａ）は、第１インバータＩＶ１の出力電圧の波形、および第２インバータＩＶ２の出力電圧の波形を表わす図である。（ｂ）は、第１インバータＩＶ１の出力電圧の波形と第２インバータＩＶ２の出力電圧の波形とが合成された波形を表わす図である。実施の形態１の電力変換装置の構成を表わす図である。絶縁耐圧別の半導体素子における中性子線による故障率の電圧依存性の模式図である。実施の形態２の電力変換装置の構成を表わす図である。実施の形態３の電力変換装置の第２インバータＩＶ２の構成を表わす図である。実施の形態４の電力変換装置の第２インバータＩＶ２の構成を表わす図である。実施の形態５の電力変換装置の第２インバータＩＶ２の構成を表わす図である。実施の形態６の電力変換装置の第２インバータＩＶ２の構成を表わす図である。実施の形態７の電力変換装置の構成を表わす図である。実施の形態８の電力変換装置の第２インバータＩＶ２の構成を表わす図である。実施の形態９の電力変換装置の構成を表わす図である。３相２レベルインバータを備える電力変換装置の構成を表わす図である。３相３レベルインバータを備える電力変換装置の構成を表わす図である。実施の形態１１の電動航空機の電力システム３０の構成を表わす図である。

　以下、実施の形態について、図面を参照して説明する。
　参考例１．
　図１は、参考例１の電力変換装置の構成を表わす図である。

　参考例１の電力変換装置は、直流電源１と、コンデンサ２と、インバータ６０（Ｈブリッジ回路）と、フィルタ７とを備える。

　インバータ６０は、Ｕ相アーム５と、Ｖ相アーム６とを備える。直流電源１とコンデンサ２とが並列接続される。Ｕ相アーム５およびＶ相アーム６は、Ｓｉ－ＩＧＢＴ３ＵＵ、３ＵＬ、３ＶＵ、３ＶＬと、Ｓｉ－Ｄｉｏｄｅ４ＵＵ、４ＵＬ、４ＶＵ、４ＶＬとによって構成される。

　フィルタ７は、インバータ６０の出力端に接続され、電力変換装置の出力波形を正弦波に近づける。フィルタ７は、負荷８に接続される。

　Ｕ相アーム５とＶ相アーム６とに入力されるＰＷＭ（Pulse　Width　Modulation）信号の位相は、およそ１８０°反転されている。これによって、負荷８に電流が流れる。

　図２（ａ）は、ＰＷＭ信号を表わす図である。図２（ｂ）は、負荷８に印加された電圧を表わす図である。図２（ｃ）は、フィルタ７が設けられていない場合に、負荷８に流れる電流を表わす図である。図２（ｄ）は、フィルタ７が設けられている場合に、負荷８に流れる電流を表わす図である。

　図２（ｂ）に示すように、負荷８に印可される電圧の波形は、矩形波である。電圧値は１または－１である。この電圧によって、フィルタ７が設けられていない場合に、負荷８に図２（ｃ）に示すような負荷電流が流れる。ただし、負荷電流の波形は、理想的な出力電流の波形ではなく、歪んだ波形である。この波形の歪みを抑えるために、負荷８との間にフィルタ７などが設けられる。フィルタ７によって、図２（ｄ）のような負荷電流が流れる。ただし、波形の歪みを抑えるためには、フィルタ７として、フェライトコア、フィルタリアクトル、またはフィルタコンデンサなどの形状および重量を有し、かつ高価格のフィルタを設ける必要がある。

　参考例２．
　図３は、参考例２の電力変換装置の構成を表わす図である。

　参考例２の電力変換装置は、直流電源１と、コンデンサ２と、第１インバータＩＶ１と、第２インバータＩＶ２とを備える。

　ノードＮＤ１とノードＮＤ２との間に、直流電源１とコンデンサ２とが並列に接続される。

　第１インバータＩＶ１および第２インバータＩＶ２は、Ｈブリッジ回路である。第１インバータＩＶ１と負荷８との間に、第２インバータＩＶ２が配置される。第１インバータＩＶ１は、Ｕ相アーム５と、Ｖ相アーム６とを備える。第２インバータＩＶ２は、Ｕ相アーム１０（第１アームＺ）と、Ｖ相アーム１１Ａ（第２アーム）と、コンデンサ９とを備える。

　以下の説明では、「Ｓｉ－」とは、Ｓｉ（シリコン）を材料とする素子を表わす。「ＳｉＣ－」とは、ＳｉＣ（シリコンカーバイド)を材料とする素子を表わす。

　Ｕ相アーム５は、上アーム部を構成するＳｉ－ＩＧＢＴ（Insulated　Gate　Bipolar　Transistor）３ＵＵおよびＳｉ－Ｄｉｏｄｅ４ＵＵと、下アーム部を構成するＳｉ－ＩＧＢＴ３ＵＬおよびＳｉ－Ｄｉｏｄｅ４ＵＬとを備える。ノードＮＤ１とノードＮＤ３との間に、Ｓｉ－ＩＧＢＴ３ＵＵが接続される。Ｓｉ－Ｄｉｏｄｅ４ＵＵは、Ｓｉ－ＩＧＢＴ３ＵＵに逆並列に接続される。ノードＮＤ３とノードＮＤ２との間に、Ｓｉ－ＩＧＢＴ３ＵＬが接続される。Ｓｉ－Ｄｉｏｄｅ４ＵＬは、Ｓｉ－ＩＧＢＴ３ＵＬに逆並列に接続される。

　Ｖ相アーム６は、上アーム部を構成するＳｉ－ＩＧＢＴ３ＶＵおよびＳｉ－Ｄｉｏｄｅ４ＶＵと、下アーム部を構成するＳｉ－ＩＧＢＴ３ＶＬおよびＳｉ－Ｄｉｏｄｅ４ＶＬとを備える。ノードＮＤ１とノードＮＤ４との間に、Ｓｉ－ＩＧＢＴ３ＶＵが接続される。Ｓｉ－Ｄｉｏｄｅ４ＶＵは、Ｓｉ－ＩＧＢＴ３ＶＵに逆並列に接続される。ノードＮＤ４とノードＮＤ２との間に、Ｓｉ－ＩＧＢＴ３ＶＬが接続される。Ｓｉ－Ｄｉｏｄｅ４ＶＬは、Ｓｉ－ＩＧＢＴ３ＶＬに逆並列に接続される。

　Ｕ相アーム１０は、上アーム部を構成するＳｉ－ＩＧＢＴ３ＵＵ２およびＳｉ－Ｄｉｏｄｅ４ＵＵ２と、下アーム部を構成するＳｉ－ＩＧＢＴ３ＵＬ２およびＳｉ－Ｄｉｏｄｅ４ＵＬ２とを備える。ノードＮＤ５とノードＮＤ３との間に、Ｓｉ－ＩＧＢＴ３ＵＵ２が接続される、Ｓｉ－Ｄｉｏｄｅ４ＵＵ２は、Ｓｉ－ＩＧＢＴ３ＵＵ２に逆並列に接続される。ノードＮＤ３とノードＮＤ６との間に、Ｓｉ－ＩＧＢＴ３ＵＬ２が接続される。Ｓｉ－Ｄｉｏｄｅ４ＵＬ２は、Ｓｉ－ＩＧＢＴ３ＵＬ２に逆並列に接続される。

　Ｖ相アーム１１Ａは、上アーム部を構成するＳｉ－ＩＧＢＴ３ＶＵ２およびＳｉ－Ｄｉｏｄｅ４ＶＵ２と、下アーム部を構成するＳｉ－ＩＧＢＴ３ＶＬ２およびＳｉ－Ｄｉｏｄｅ４ＶＬ２とを備える。ノードＮＤ５とノードＮＤ７との間に、Ｓｉ－ＩＧＢＴ３ＶＵ２が接続される。Ｓｉ－Ｄｉｏｄｅ４ＶＵ２は、Ｓｉ－ＩＧＢＴ３ＶＵ２に逆並列に接続される。ノードＮＤ７とノードＮＤ６との間に、Ｓｉ－ＩＧＢＴ３ＶＬ２が接続される。Ｓｉ－Ｄｉｏｄｅ４ＶＬ２は、Ｓｉ－ＩＧＢＴ３ＶＬ２に逆並列に接続される。

　ノードＮＤ５とノードＮＤ６との間にコンデンサ９が配置される。負荷８は、ノードＮＤ４と、ノードＮＤ７と接続する。

　以下の説明では、Ｓｉ－ＩＧＢＴ３ＵＵ、３ＵＬ、３ＶＵ、３ＶＬ、３ＵＵ２、３ＵＬ２、３ＶＵ２、３ＶＬ２を総称して、Ｓｉ－ＩＧＢＴ３と記載し、Ｓｉ－Ｄｉｏｄｅ４ＵＵ、４ＵＬ、４ＶＵ、４ＶＬ、４ＵＵ２、４ＵＬ２、４ＶＵ２、４ＶＬ２を総称して、Ｓｉ－Ｄｉｏｄｅ４と記載することがある。

　図４（ａ）は、第１インバータＩＶ１の出力電圧の波形、および第２インバータＩＶ２の出力電圧の波形を表わす図である。図４（ｂ）は、第１インバータＩＶ１の出力電圧の波形と第２インバータＩＶ２の出力電圧の波形とが合成された波形を表わす図である。

　第１インバータＩＶ１のスイッチング周波数ｆ１は、第２インバータＩＶ２の周波数ｆ２よりも低い。すなわち、第２インバータＩＶ２は、第１インバータＩＶ１よりも高周波で動作している。これによって、負荷８には、第１インバータＩＶ１の出力波形と、第２インバータＩＶ２の出力波形とが合成された電圧波形が印加される。その結果、理想的な出力電流波形を得ることができる。

　第１インバータＩＶ１のＵ相アーム５と第２インバータＩＶ２のＵ相アーム１０とが接続される。第１インバータＩＶ１のＶ相アーム６および第２インバータＩＶ２のＶ相アーム１１Ａが、負荷８と接続される。

　第２インバータＩＶ２のＵ相アーム１０は、第２インバータＩＶ２内のコンデンサ９を充電する制御に用いられる。第２インバータＩＶ２のＵ相アーム１０は、直流電源１の電圧よりも第２インバータＩＶ２内のコンデンサ９の電圧が小さくなるように、かつ、第２インバータＩＶ２のＶ相アーム１１Ａの出力によってコンデンサ９の電圧が低下しないように制御される。

　第２インバータＩＶ２のＶ相アーム１１Ａは、コンデンサ９に蓄えられた電圧を放電する役割を有する。Ｖ相アーム１１Ａは、第１インバータＩＶ１の出力電圧と第２インバータＩＶ２の出力電圧とを合成した電圧が正弦波電圧となるように、細かく制御される必要がある。そのため、Ｕ相アーム１０の制御周波数に対してＶ相アーム１１Ａの制御周波数が高くなるように制御される。

　したがって、第１インバータＩＶ１は低周波数で駆動され、第２インバータＩＶ２のＵ相アーム１０は、第１インバータＩＶ１と第２インバータＩＶ２の入出力の調整のため低周波で駆動または中周波数で駆動され、第２インバータＩＶ２のＶ相アーム１１Ａは理想出力波形形成のために高周波数で駆動される。

　第１インバータＩＶ１および第２インバータＩＶ２がＳｉ－ＩＧＢＴ３とＳｉ－Ｄｉｏｄｅ４とを用いて構成され、第２インバータＩＶ２のコンデンサ９の電圧がコンデンサ２の電圧と同等であると仮定する。

　この場合、第１インバータＩＶ１は、導通損が支配的であり、スイッチング損失が小さい低損失回路となる。第２インバータＩＶ２のＵ相アーム１０は、スイッチング損失が増加しているため、低損失回路または中損失回路となる。第２インバータＩＶ２のＶ相アーム１１Ａは、スイッチング損失が導通損に大きく重畳されるため、高損失回路となる。

　このような構成によって、電力変換装置の駆動を続けた場合、第１インバータＩＶ１よりも第２インバータＩＶ２の損失が大きくなり、第２インバータＩＶ２の製品寿命が第１インバータＩＶ１の製品寿命よりも短くなる。

　さらに、第２インバータＩＶ２内においても、Ｕ相アーム１０の素子温度とＶ相アーム１１Ａの素子温度とが相違する。Ｕ相アーム１０とＶ相アーム１１Ａとを別々の半導体モジュールによって構成した場合に、第２インバータＩＶ２を構成する複数の素子間に寿命差が生じてしまう。

　第２インバータＩＶ２の損失を下げるために、第２インバータＩＶ２に並列に別の半導体素子を配置した場合に、電力変換装置のコストが増加するとともに、大型化する。

　一方、実際の動作モードとしては、第２インバータＩＶ２内のコンデンサ９の電圧はコンデンサ２の電圧よりも低く駆動されるため、第１インバータＩＶ１と第２インバータＩＶ２の損失差は低減されるが、第２インバータＩＶ２内の複数の素子間の損失差は解消されない。

　実施の形態１．
　図５は、実施の形態１の電力変換装置の構成を表わす図である。

　この電力変換装置は、直流電源１と、コンデンサ２と、第１インバータＩＶ１と、第２インバータＩＶ２とを備える。

　実施の形態１では、第２インバータＩＶ２のＶ相アーム１１の素子が、参考例２のＶ相アーム１１Ａの素子と相違する。

　Ｖ相アーム１１（第２アーム）は、上アーム部を構成するＳｉＣ－ＭＯＳＦＥＴ（Metal　Oxide　Semiconductor　Field　Effect　Transistor）１２ＵおよびＳｉＣ－ＳＢＤ（Schottky　Barrier　Diode）１３Ｕと、下アーム部を構成するＳｉＣ－ＭＯＳＦＥＴ１２ＬおよびＳｉＣ－ＳＢＤ１３Ｌとを備える。ノードＮＤ５とノードＮＤ７との間に、ＳｉＣ－ＭＯＳＦＥＴ１２Ｕが接続される。ＳｉＣ－ＳＢＤ１３Ｕは、ＳｉＣ－ＭＯＳＦＥＴ１２Ｕに逆並列に接続される。ノードＮＤ７とノードＮＤ６との間に、ＳｉＣ－ＭＯＳＦＥＴ１２Ｌが接続される。ＳｉＣ－ＳＢＤ１３Ｌは、ＳｉＣ－ＭＯＳＦＥＴ１２Ｌに逆並列に接続される。

　以下の説明では、ＳｉＣ－ＭＯＳＦＥＴ１２Ｕ、１２Ｌを総称して、ＳｉＣ－ＭＯＳＦＥＴ１２と記載し、ＳｉＣ－ＳＢＤ１３Ｕ、１３Ｌを総称して、ＳｉＣ－ＳＢＤ１３と記載することもある。

　実施の形態１では、第２インバータＩＶ２の高周波駆動されるＶ相アーム１１内の半導体素子をスイッチング損失の小さなＳｉＣ－ＭＯＳＦＥＴ１２およびＳｉＣ－ＳＢＤ１３とする。これによって、第２インバータＩＶ２内の複数の半導体素子間の損失差を低減させることができる。

　参考例２では、第２インバータＩＶ２内のＶ相アーム１１ＡがＳｉ－ＩＧＢＴ３で構成されるため、スイッチング損失が大きいため、スイッチング周波数を低減させたり、並列にＳｉ－ＩＧＢＴ３を配置したり、第２インバータＩＶ２内のコンデンサ９の電圧をさらに低下する必要がある。その結果、電力変換装置は、理想正弦波を出力することができない。

　本実施の形態では、理想正弦波を出力するためにＶ相アーム１１を高周波で駆動することができる。高周波駆動が可能であるため、コンデンサ９の電圧の調整幅を必要に応じて増加することができる。

　第１インバータＩＶ１、および第２インバータＩＶ２の全ての半導体素子をＳｉＣ半導体素子で構成した場合に、電力変換装置全体の製品コストが高くなる。本実施の形態によれば、温度差を低減させながら、必要な箇所にだけＳｉＣ半導体素子を用いることによって、低コストの回路を提供することができる。

　実施の形態２．
　インバータ等に使用される半導体素子において、宇宙から飛来する中性子線により破壊されるＳＥＢ（Single　Event　Burnout）という現象が発生することがある。たとえば、半導体素子がＳｉ－ＩＧＢＴの場合、Ｓｉ－ＩＧＢＴのコレクタとエミッタとの間に電圧が印加された状態において、中性子線がＳｉ－ＩＧＢＴを構成するＳｉ原子などに衝突すると、Ｓｉ－ＩＧＢＴの絶縁耐量が低下する。その結果、Ｓｉ－ＩＧＢＴは、本来の絶縁耐圧を担保できなくなる、あるいは過電流が流れることによって、破壊される。

　ただし、この現象は確率的に発生するものであるため、各半導体素子に対して実験的に算出された故障率データに基づいて、製品等が設計される。中性子線は電荷を有しないため、物質を透過しやすい。そのため、多くの中性子線は、大気圏等では散乱しきれずに、地表まで降り注ぐ。中性子線が半導体素子に衝突するのを防ぐためには、水素原子を多く含む水、コンクリート、またはパラフィンなどの材料によって構成される壁を半導体素子の周りに設けることによって、中性子線を遮断する必要がある。ただし、半導体素子を搭載した製品の周りを完全にこのような材料等でシールドすることによって、製品コストの増加、製品形状の肥大化、製品重量の増加、および製品構成の複雑化を招く。

　一方、故障率と、半導体素子に印加される電圧と間に相関がある。半導体素子に印加される電圧を下げることによって、故障率が下がる傾向がある。

　図６は、絶縁耐圧別の半導体素子における中性子線による故障率の電圧依存性の模式図である。この模式図の傾向は、Ｓｉ半導体素子、およびＳｉＣ半導体素子の両方に当てはまる。

　図６において、電力変換電圧Ｖ０とは、半導体素子の実使用時に半導体素子のコレクタ－エミッタ間、もしくはドレイン－ソース間に印加される電圧を意味する。

　１.２［ｋＶ］絶縁耐圧の半導体素子の場合、電力変換電圧Ｖ０を印加時において、半導体素子の故障率は高い。

　１.７［ｋＶ］絶縁耐圧の半導体素子および３.３［ｋＶ］絶縁耐圧の半導体素子の故障率は、１.２［ｋＶ］絶縁耐圧の半導体素子の故障率に対して低い。よって、１.２［ｋＶ］絶縁耐圧の半導体素子を１.７［ｋＶ］絶縁耐圧の半導体素子または３.３［ｋＶ］の絶縁耐圧の半導体素子と同等の故障率で使用したい場合、電力変換電圧Ｖ０を下げる必要がある。電力変換電圧Ｖ０が決まっている場合に、１.２［ｋＶ］絶縁耐圧の半導体素子を使用することができない。

　素子絶縁耐圧と素子損失とはトレードオフの関係にある。素子絶縁耐圧が増加すると、導通損失とスイッチング損失とが増加する。素子絶縁耐圧が大きい素子の価格の方が素子絶縁耐圧が小さい素子の価格よりも高い。よって、使用する電力変換電圧Ｖ０に応じて、故障率と、素子損失およびコストとのトレードオフを考慮して、電力変換装置を構成する必要がある。

　実施の形態の２の電力変換装置が実施の形態１の電力変換装置と相違する点は、第２インバータＩＶ２が中性子線の影響を考慮して構成される点である。

　同じ絶縁耐圧のＳｉＣ半導体素子とＳｉ半導体素子とを比較した場合に、ＳｉＣ半導体素子の方がＳｉ半導体素子よりも中性子線耐量が小さいため、ＳｉＣ半導体素子の方がＳｉ半導体素子よりも早く故障する確率が高い。第２インバータＩＶ２の機能は、Ｕ相アーム１０の機能およびＶ相アーム１１の機能のうちのいずれかの機能が失われた段階で喪失する。したがって、第２インバータＩＶ２の中性子線による寿命は、Ｕ相アーム１０の寿命とＶ相アーム１１の寿命のうちの小さい方に律速される。

　図７は、実施の形態２の電力変換装置の構成を表わす図である。
　実施の形態２の電力変換装置が、実施の形態１の電力変換装置と相違する点は、第２インバータＩＶ２のＶ相アーム１１Ｂである。

　Ｖ相アーム１１Ｂを構成するＳｉＣ－ＭＯＳＦＥＴ１２Ｕ、１２Ｌの絶縁耐圧は、Ｕ相アーム１０を構成するＳｉ－ＩＧＢＴ３ＵＵ２、３ＵＬ２の絶縁耐圧よりも大きい。

　本実施の形態の電力変換装置では、Ｕ相アーム１０の寿命とＶ相アーム１１Ｂの寿命とをおよそ均一にすることができるので、高い信頼性が得られる。

　なお、ここでは同じ絶縁耐圧のＳｉ半導体素子とＳｉＣ半導体素子の中性子線耐量とを比較した際、Ｓｉ半導体素子の中性子線耐量が大きい場合について述べた。

　ＳｉＣ半導体素子の中性子線耐量の方がＳｉ半導体素子の中性子線耐量よりも大きい場合は、Ｕ相アーム１０内のＳｉＣ半導体素子の絶縁耐圧よりもＳｉ半導体素子の絶縁耐圧を大きくする。これによって、同様に、Ｕ相アーム１０とＶ相アーム１１の寿命がおよそ均一な回路を構成することができ、信頼性の高い電力変換装置を構成することができる。

　実施の形態３．
　実施の形態２のように、半導体素子の故障率を考慮して半導体素子を選定したとしても、半導体素子が故障しないわけではない。本実施の形態の電力変換装置は、第２インバータＩＶ２のＶ相アームを構成するＳｉＣ半導体素子が故障した場合を考慮した冗長回路を備える。

　図８は、実施の形態３の電力変換装置の第２インバータＩＶ２の構成を表わす図である。実施の形態３の第２インバータＩＶ２が、実施の形態１の第２インバータＩＶ２と相違する点は、実施の形態３のＶ相アーム１１Ｃが、Ｓｉ－ＩＧＢＴ１４Ｕ、１４Ｌを備える点である。

　ＳＩ－ＩＧＢＴ１４Ｕは、ＳｉＣ－ＭＯＳＦＥＴ１２Ｕに並列に配置される。ＳＩ－ＩＧＢＴ１４Ｌは、ＳｉＣ－ＭＯＳＦＥＴ１２Ｌに並列に配置される。

　ＳｉＣ半導体素子の破壊モードには、導通状態になるショート破壊モードと、絶縁状態になるオープン破壊モードとが存在する。

　ＳｉＣ－ＭＯＳＦＥＴ１２のモードがショート破壊モードとなった場合は、ＳｉＣ－ＭＯＳＦＥＴ１２が導通状態となるので、第１インバータＩＶ１およびＵ相アーム１０によって制御された電流がＳｉＣ－ＭＯＳＦＥＴ１２に常時流れ続ける。これによって、ＳｉＣ－ＭＯＳＦＥＴ１２が発熱し、発熱によって破壊される可能性がある。本実施の形態では、Ｓｉ－ＩＧＢＴ１４を導通させることによって、ＳｉＣ－ＭＯＳＦＥＴ１２に流れる電流を低減することができるので、ＳｉＣ－ＭＯＳＦＥＴ１２の発熱による破壊を防ぐことができる。

　ＳｉＣ－ＭＯＳＦＥＴ１２のモードがオープン破壊モードとなった場合は、ＳｉＣ－ＭＯＳＦＥＴ１２が絶縁状態となるので、第２インバータＩＶ２と負荷８とが切り離された状態となる。その結果、負荷８に電力が供給されなくなるため、電力変換装置の機能が失われる。本実施の形態では、Ｓｉ－ＩＧＢＴ１４を導通させることによって、第２インバータＩＶ２と負荷８との接続を維持することができるので、電力変換装置の機能を維持することができる。

　Ｓｉ－ＩＧＢＴ１４の中性子線による故障率がＳｉＣ－ＭＯＳＦＥＴ１２の中性子線による故障率と同等もしくは高い場合は、Ｓｉ－ＩＧＢＴ１４が先に破壊される可能性が高くなる。その場合には、ＳｉＣ－ＭＯＳＦＥＴ１２の絶縁耐圧よりもＳｉ－ＩＧＢＴ１４の絶縁耐圧を高くすることが望ましい。

　なお、Ｖ相アーム１１Ｃの上下アーム部がショートされた状態になったとしても、Ｕ相アーム１０も常時導通状態とすることによって、第１インバータＩＶ１からの出力により負荷８に電力を供給することができる。

　通常動作時において、ＳｉＣ－ＭＯＳＦＥＴ１２Ｕ、１２Ｌをスイッチング制御するＰＷＭ信号によって、冗長用のＳｉ－ＩＧＢＴ１４Ｕ、１４Ｌをスイッチング制御することによって、ＳｉＣ－ＭＯＳＦＥＴ１２Ｕ、１２Ｌのスイッチングと、Ｓｉ－ＩＧＢＴ１４Ｕ、１４Ｌのスイッチングとを同期させることができる。

　実施の形態４．
　図９は、実施の形態４の電力変換装置の第２インバータＩＶ２の構成を表わす図である。実施の形態４の第２インバータＩＶ２が、実施の形態３の第２インバータＩＶ２と相違する点は、実施の形態４の第２インバータＩＶ２のＶ相アーム１１Ｄが、Ｓｉ－Ｄｉｏｄｅ１５Ｕ、１５Ｌを備える点である。

　Ｓｉ－Ｄｉｏｄｅ１５Ｕは、Ｓｉ－ＩＧＢＴ１４Ｕに逆並列に接続される。Ｓｉ－Ｄｉｏｄｅ１５Ｌは、Ｓｉ－ＩＧＢＴ１４Ｌに逆並列に接続される。

　通常動作時において、冗長用のＳｉ－ＩＧＢＴ１４Ｕ、１４Ｌ、およびＳｉ－Ｄｉｏｄｅ１５Ｕ、１５Ｌが、ＳｉＣ－ＭＯＳＦＥＴ１２Ｕ、１２ＬおよびＳｉＣ－ＳＢＤ１３Ｕ、１３Ｌと同様に動作することによって、Ｖ相アーム１１Ｄの損失を下げることができる。

　実施の形態５．
　実施の形態３および４の電力変換装置は、第２インバータＩＶ２のＶ相アームが冗長回路を備えた。第２インバータＩＶ２のＵ相アームについても、同様の破壊モードが存在する。本実施の形態の電力変換装置は、第２インバータＩＶ２のＵ相アームが冗長回路を備える。

　図１０は、実施の形態５の電力変換装置の第２インバータＩＶ２の構成を表わす図である。実施の形態５の第２インバータＩＶ２が、実施の形態１の第２インバータＩＶ２と相違する点は、実施の形態５のＵ相アーム１０Ａが、Ｓｉ－ＩＧＢＴ１４Ｕ、１４Ｌを備える点である。

　ＳＩ－ＩＧＢＴ１４Ｕは、Ｓｉ－ＩＧＢＴ３ＵＵ２に並列に配置される。ＳＩ－ＩＧＢＴ１４Ｌは、Ｓｉ－ＩＧＢＴ３ＵＬ２に並列に配置される。

　冗長用のＳｉ－ＩＧＢＴ１４Ｕ、１４Ｌの絶縁耐圧は、Ｓｉ－ＩＧＢＴ３ＵＵ２、３ＵＬ２の絶縁耐圧よりも大きくすることができる。これによって、Ｕ相アーム１０ＡのＳｉ－ＩＧＢＴ３ＵＵ２、３ＵＬ２が故障した場合でも、負荷８に電力を供給することができる。

　通常動作時において、Ｓｉ－ＩＧＢＴ３ＵＵ２、３ＵＬ２をスイッチング制御するＰＷＭ信号によって、冗長用のＳｉ－ＩＧＢＴ１４Ｕ、１４Ｌをスイッチング制御することによって、Ｓｉ－ＩＧＢＴ３ＵＵ２、３ＵＬ２のスイッチングと、Ｓｉ－ＩＧＢＴ１４Ｕ、１４Ｌのスイッチングとを同期させることができる。

　実施の形態６．
　図１１は、実施の形態６の電力変換装置の第２インバータＩＶ２の構成を表わす図である。実施の形態６の第２インバータＩＶ２が、実施の形態５の第２インバータＩＶ２と相違する点は、実施の形態６の第２インバータＩＶ２のＵ相アーム１０Ｂが、Ｓｉ－Ｄｉｏｄｅ１５Ｕ、１５Ｌを備える点である。

　通常動作時において、冗長用のＳｉ－ＩＧＢＴ１４Ｕ、１４Ｌ、およびＳｉ－Ｄｉｏｄｅ１５Ｕ、１５Ｖが、Ｓｉ－ＩＧＢＴ３ＵＵ２、３ＵＬ２、およびＳｉ－Ｄｉｏｄｅ４ＵＵ２、４ＵＬ２と同様に動作することによって、Ｕ相アーム１０Ｂの損失を下げることができる。

　実施の形態７．
　実施の形態３～６の電力変換装置は、第２インバータＩＶ２内にＵ相アーム、またはＶ相アームが冗長回路を備える。しかしながら、冗長回路の半導体素子が故障する可能性もある。本実施の形態では、冗長回路の半導体素子が故障したときでも、負荷８に電力を供給することができる。

　図１２は、実施の形態７の電力変換装置の構成を表わす図である。
　実施の形態７の電力変換装置が、実施の形態１の電力変換装置と相違する点は、実施の形態７の電力変換装置は、短絡回路１６を備える点である。

　短絡回路１６が、第１インバータＩＶ１と第２インバータＩＶ２と接続されるノードＮＤ３と、第２インバータＩＶ２と負荷８とが接続されるノードＮＤ７との間に配置される。短絡回路１６は、機械式スイッチ、またはＳｉ－ＩＧＢＴなどによって構成される。

　第２インバータＩＶ２が故障したときには、短絡回路１６によって、第２インバータＩＶ２そのものをショートさせて、第１インバータＩＶ１の出力をそのまま負荷８に供給する。これによって、電力変換装置の機能を保持することができる。この短絡回路１６は、実施の形態１の電力変換装置に追加されるだけではなく、その他の実施形態の電力変換装置にも追加されるものとしてもよい。

　実施の形態８．
　実施の形態３および実施の形態４の電力変換装置は、冗長回路を備える。これに対して、本実施の形態の電力変換装置は、Ｕ相アームおよびＶ相アームそのものの故障率を下げる。

　実施の形態１の電力変換装置の第２インバータＩＶ２のＵ相アームおよびＶ相アームの各アームは１直列の半導体素子で構成され、第２インバータＩＶ２のコンデンサ９に充電された電圧を１直列の半導体素子で保持している。

　図１３は、実施の形態８の電力変換装置の第２インバータＩＶ２の構成を表わす図である。

　実施の形態８の電力変換装置の第２インバータＩＶ２が、実施の形態１の第２インバータＩＶ２と相違する点は、実施の形態８の第２インバータＩＶ２が、Ｖ相アーム１１の代わりに、Ｖ相アーム１１Ｅを備える点である。

　Ｖ相アーム１１Ｅは、ＳｉＣ－ＭＯＳＦＥＴ１２Ｕ１、１２Ｕ２、１２Ｌ１、１２Ｌ２と、ＳｉＣ－ＳＤＢ１３Ｕ１、１３Ｕ２、１３Ｌ１、１３Ｌ２を備える。

　ノードＮＤ５とノードＮＤ７との間に２直列接続されたＳｉＣ－ＭＯＳＦＥＴ１２Ｕ１、１２Ｕ２が配置される。ＳｉＣ－ＳＤＢ１３Ｕ１が、ＳｉＣ－ＭＯＳＦＥＴ１２Ｕ１に逆並列に接続される。ＳｉＣ－ＳＤＢ１３Ｕ２が、ＳｉＣ－ＭＯＳＦＥＴ１２Ｕ２に逆並列に接続される。

　ノードＮＤ７とノードＮＤ６との間に２直列接続されたＳｉＣ－ＭＯＳＦＥＴ１２Ｌ１、１２Ｌ２が配置される。ＳｉＣ－ＳＤＢ１３Ｌ１が、ＳｉＣ－ＭＯＳＦＥＴ１２Ｌ１に逆並列に接続される。ＳｉＣ－ＳＤＢ１３Ｌ２が、ＳｉＣ－ＭＯＳＦＥＴ１２Ｌ２に逆並列に接続される。

　上記の構成によって、コンデンサ９の電圧を上アーム部の２つの直列接続されたＳｉＣ－ＭＯＳＦＥＴ１２Ｕ１および１２Ｕ２、あるいは下アーム部の２つの直列接続されたＳｉＣ－ＭＯＳＦＥＴ１２Ｌ１および１２Ｌ２で分担することによって、各ＳｉＣ－ＭＯＳＦＥＴの故障確率を低減することができる。

　なお、直列に接続されたＳｉＣ－ＭＯＳＦＥＴ１２Ｕ１、１２Ｕ２、１２Ｌ１、１２Ｌ２にそれぞれ分圧抵抗を並列に設けてもよい。これによって、電圧の分担ばらつきを抑えることができるので、より信頼性の高い電力変換装置を構成することができる。

　なお、図１３では、Ｖ相の上アーム部および下アーム部のそれぞれが２直列接続された半導体素子によって構成されるものとしたが、これに限定されるものではない。Ｖ相の上アーム部および下アーム部のそれぞれがｎ直列接続された半導体素子によって構成されるものとしたが、これに限定されるものではない。ｎは、３以上の自然数である。

　なお、図１３では、Ｖ相アームの各アームが複数個の直列接続された半導体素子で構成される例を示したが、これに限定されるものではない。Ｕ相アームの各アームが複数個の直列接続された半導体素子で構成されてもよい。この場合でも同じ効果が得られる。Ｖ相アーム１１Ｅは、実施の形態１のＶ相アーム１１の代わりに設けられるだけでなく、その他の実施形態のＶ相アームの代わりに設けられるものとしてもよい。

　実施の形態９．
　実施の形態１～８の電力変換装置では、１つの第１インバータＩＶ１に対応して、１段の第２インバータＩＶ２だけが設けられている。

　図１４は、実施の形態９の電力変換装置の構成を表わす図である。
　本実施の形態の電力変換装置では、１つの第１インバータＩＶ１に対して、ｎ段の第２インバータＩＶ２（１）～ＩＶ２（ｎ）が設けられる。

　第１インバータＩＶ１は、第２インバータＩＶ２（１）および負荷８と接続される。
　最前段の第２インバータＩＶ２（１）が第１インバータＩＶ１と接続される。最後段の第２インバータＩＶ２（ｎ）が負荷８と接続される。第２インバータＩＶ２（ｉ）は、第２インバータＩＶ２（ｉ＋１）と接続される。ただし、ｉ＝１～ｎ－１である。

　第１インバータＩＶ１の構成は、実施の形態１～８において説明した第１インバータＩＶ１の構成と同様とすることができる。第２インバータＩＶ２（１）～ＩＶ２（ｎ）の構成は、実施の形態１～８において説明した第２インバータＩＶ２の構成と同様とすることができる。

　たとえば、第２インバータＩＶ２（１）は、Ｕ相アーム１０（１）と、コンデンサ９（１）と、Ｖ相アーム１１（１）とを備える。

　Ｕ相アーム１０（１）は、上アーム部を構成するＳｉ－ＩＧＢＴ３ＵＵ２およびＳｉ－Ｄｉｏｄｅ４ＵＵ２と、下アーム部を構成するＳｉ－ＩＧＢＴ３ＵＬ２およびＳｉ－Ｄｉｏｄｅ４ＵＬ２とを備える。ノードＮＤ５とノードＮＤ３との間に、Ｓｉ－ＩＧＢＴ３ＵＵ２が接続される、Ｓｉ－Ｄｉｏｄｅ４ＵＵ２は、Ｓｉ－ＩＧＢＴ３ＵＵ２に逆並列に接続される。ノードＮＤ３とノードＮＤ６との間に、Ｓｉ－ＩＧＢＴ３ＵＬ２が接続される。Ｓｉ－Ｄｉｏｄｅ４ＵＬ２は、Ｓｉ－ＩＧＢＴ３ＵＬ２に逆並列に接続される。

　Ｖ相アーム１１（１）は、上アーム部を構成するＳｉＣ－ＭＯＳＦＥＴ１２Ｕ１およびＳｉＣ－ＳＢＤ１３Ｕ１と、下アーム部を構成するＳｉＣ－ＭＯＳＦＥＴ１２Ｌ１およびＳｉＣ－ＳＢＤ１３Ｌ１とを備える。ノードＮＤ５とノードＮＤ７との間に、ＳｉＣ－ＭＯＳＦＥＴ１２Ｕ１が接続される。ＳｉＣ－ＳＢＤ１３Ｕ１は、ＳｉＣ－ＭＯＳＦＥＴ１２Ｕ１に逆並列に接続される。ノードＮＤ７とノードＮＤ６との間に、ＳｉＣ－ＭＯＳＦＥＴ１２Ｌ１が接続される。ＳｉＣ－ＳＢＤ１３Ｌ１は、ＳｉＣ－ＭＯＳＦＥＴ１２Ｌ１に逆並列に接続される。ノードＮＤ５とノードＮＤ６との間にコンデンサ９（１）が配置される。

　第２インバータＩＶ２（２）は、Ｕ相アーム１０（２）と、コンデンサ９（２）と、Ｖ相アーム１１（２）とを備える。

　Ｕ相アーム１０（２）は、上アーム部を構成するＳｉ－ＩＧＢＴ３ＵＵ３およびＳｉ－Ｄｉｏｄｅ４ＵＵ３と、下アーム部を構成するＳｉ－ＩＧＢＴ３ＵＬ３およびＳｉ－Ｄｉｏｄｅ４ＵＬ３とを備える。ノードＮＤ８とノードＮＤ７との間に、Ｓｉ－ＩＧＢＴ３ＵＵ３が接続される、Ｓｉ－Ｄｉｏｄｅ４ＵＵ３は、Ｓｉ－ＩＧＢＴ３ＵＵ３に逆並列に接続される。ノードＮＤ７とノードＮＤ９との間に、Ｓｉ－ＩＧＢＴ３ＵＬ３が接続される。Ｓｉ－Ｄｉｏｄｅ４ＵＬ３は、Ｓｉ－ＩＧＢＴ３ＵＬ３に逆並列に接続される。

　Ｖ相アーム１１（２）は、上アーム部を構成するＳｉＣ－ＭＯＳＦＥＴ１２Ｕ２およびＳｉＣ－ＳＢＤ１３Ｕ２と、下アーム部を構成するＳｉＣ－ＭＯＳＦＥＴ１２Ｌ２およびＳｉＣ－ＳＢＤ１３Ｌ２とを備える。ノードＮＤ８とノードＮＤ１０との間に、ＳｉＣ－ＭＯＳＦＥＴ１２Ｕ２が接続される。ＳｉＣ－ＳＢＤ１３Ｕ２は、ＳｉＣ－ＭＯＳＦＥＴ１２Ｕ２に逆並列に接続される。ノードＮＤ１０とノードＮＤ９との間に、ＳｉＣ－ＭＯＳＦＥＴ１２Ｌ２が接続される。ＳｉＣ－ＳＢＤ１３Ｌ２は、ＳｉＣ－ＭＯＳＦＥＴ１２Ｌ２に逆並列に接続される。ノードＮＤ８とノードＮＤ９との間にコンデンサ９（２）が配置される。

　以上の構成によって、電力変換装置の電圧出力のビット数を増やすことができ、より理想的な正弦波出力波形を負荷８に供給することができる。なお、ｎ段の第２インバータＩＶ２（１）～ＩＶ２（ｎ）は、実施の形態１の第１インバータＩＶ１に対応して設けられるものに限定されるものではない。ｎ段の第２インバータＩＶ２（１）～ＩＶ２（ｎ）は、その他の実施形態の第１インバータＩＶ１に対応して設けられるものとしてもよい。

　実施の形態１０．
　実施の形態１～９における電力変換装置では、第１インバータＩＶ１は、単相２レベルインバータで構成される。

　第１インバータＩＶ１は、単相２インバータに限定されるものではなく、単相３レベルインバータ、単相ｎレベルインバータでもよい。あるいは、第１インバータＩＶ１は、３相インバータ、複数相インバータでもよい。

　図１５は、３相２レベルインバータを備える電力変換装置の構成を表わす図である。
　電力変換装置は、直流電源１と、コンデンサ２と、第１インバータＩＶ１と、第２インバータＩＶ２（１）、ＩＶ２（２）、ＩＶ２（３）とを備える。

　直流電源１およびコンデンサ２は、ノードＮＤ１とノードＮＤ２との間に並列に接続される。

　第１インバータＩＶ１は、Ｕ相アーム５Ｕと、Ｖ相アーム５Ｖと、Ｗ相アーム５Ｗとを備える。Ｕ相アーム５Ｕは、上アーム部を構成するＳｉ－ＩＧＢＴ３ＵＵおよびＳｉ－Ｄｉｏｄｅ４ＵＵと、下アーム部を構成するＳｉ－ＩＧＢＴ３ＵＬおよびＳｉ－Ｄｉｏｄｅ４ＵＬとを備える。ノードＮＤ１とノードＮＤ３との間に、Ｓｉ－ＩＧＢＴ３ＵＵが接続される。Ｓｉ－Ｄｉｏｄｅ４ＵＵは、Ｓｉ－ＩＧＢＴ３ＵＵに逆並列に接続される。ノードＮＤ３とノードＮＤ２との間に、Ｓｉ－ＩＧＢＴ３ＵＬが接続される。Ｓｉ－Ｄｉｏｄｅ４ＵＬは、Ｓｉ－ＩＧＢＴ３ＵＬに逆並列に接続される。Ｖ相アーム５Ｖは、上アーム部を構成するＳｉ－ＩＧＢＴ３ＶＵおよびＳｉ－Ｄｉｏｄｅ４ＶＵと、下アーム部を構成するＳｉ－ＩＧＢＴ３ＶＬおよびＳｉ－Ｄｉｏｄｅ４ＶＬとを備える。ノードＮＤ１とノードＮＤ４との間に、Ｓｉ－ＩＧＢＴ３ＶＵが接続される。Ｓｉ－Ｄｉｏｄｅ４ＶＵは、Ｓｉ－ＩＧＢＴ３ＶＵに逆並列に接続される。ノードＮＤ４とノードＮＤ２との間に、Ｓｉ－ＩＧＢＴ３ＶＬが接続される。Ｓｉ－Ｄｉｏｄｅ４ＶＬは、Ｓｉ－ＩＧＢＴ３ＶＬに逆並列に接続される。Ｗ相アーム５Ｗは、上アーム部を構成するＳｉ－ＩＧＢＴ３ＷＵおよびＳｉ－Ｄｉｏｄｅ４ＷＵと、下アーム部を構成するＳｉ－ＩＧＢＴ３ＷＬおよびＳｉ－Ｄｉｏｄｅ４ＷＬとを備える。ノードＮＤ１とノードＮＤ５との間に、Ｓｉ－ＩＧＢＴ３ＷＵが接続される。Ｓｉ－Ｄｉｏｄｅ４ＷＵは、Ｓｉ－ＩＧＢＴ３ＷＵに逆並列に接続される。ノードＮＤ５とノードＮＤ２との間に、Ｓｉ－ＩＧＢＴ３ＷＬが接続される。Ｓｉ－Ｄｉｏｄｅ４ＷＬは、Ｓｉ－ＩＧＢＴ３ＷＬに逆並列に接続される。

　第２インバータＩＶ２（１）は、Ｕ相アーム２０Ｕと、Ｖ相アーム２０Ｖと、コンデンサ９Ｕとを備える。Ｕ相アーム２０Ｕは、上アーム部を構成するＳｉ－ＩＧＢＴ３ＵＵ２およびＳｉ－Ｄｉｏｄｅ４ＵＵ２と、下アーム部を構成するＳｉ－ＩＧＢＴ３ＵＬ２およびＳｉ－Ｄｉｏｄｅ４ＵＬ２とを備える。ノードＮＤ６とノードＮＤ３との間に、Ｓｉ－ＩＧＢＴ３ＵＵ２が接続される。Ｓｉ－Ｄｉｏｄｅ４ＵＵ２は、Ｓｉ－ＩＧＢＴ３ＵＵ２に逆並列に接続される。ノードＮＤ３とノードＮＤ７との間に、Ｓｉ－ＩＧＢＴ３ＵＬ２が接続される。Ｓｉ－Ｄｉｏｄｅ４ＵＬ２は、Ｓｉ－ＩＧＢＴ３ＵＬ２に逆並列に接続される。ノードＮＤ６とノードＮＤ７との間に、コンデンサ９Ｕが配置される。Ｖ相アーム２０Ｖは、上アーム部を構成するＳｉＣ－ＭＯＳＦＥＴ１２Ｕ１およびＳｉＣ－ＳＢＤ１３Ｕ１と、下アーム部を構成するＳｉＣ－ＭＯＳＦＥＴ１２Ｌ１およびＳｉＣ－ＳＢＤ１３Ｌ１とを備える。ノードＮＤ６とノードＮＤ８との間に、ＳｉＣ－ＭＯＳＦＥＴ１２Ｕ１が接続される。ＳｉＣ－ＳＢＤ１３Ｕ１は、ＳｉＣ－ＭＯＳＦＥＴ１２Ｕ１に逆並列に接続される。ノードＮＤ８とノードＮＤ７との間に、ＳｉＣ－ＭＯＳＦＥＴ１２Ｌ１が接続される。ＳｉＣ－ＳＢＤ１３Ｌ１は、ＳｉＣ－ＭＯＳＦＥＴ１２Ｌ１に逆並列に接続される。ノードＮＤ８は、負荷８に接続される。

　第２インバータＩＶ２（２）は、Ｕ相アーム２１Ｕと、Ｖ相アーム２１Ｖと、コンデンサ９Ｖとを備える。Ｕ相アーム２１Ｕは、上アーム部を構成するＳｉ－ＩＧＢＴ３ＵＵ３およびＳｉ－Ｄｉｏｄｅ４ＵＵ３と、下アーム部を構成するＳｉ－ＩＧＢＴ３ＵＬ３およびＳｉ－Ｄｉｏｄｅ４ＵＬ３とを備える。ノードＮＤ９とノードＮＤ４との間に、Ｓｉ－ＩＧＢＴ３ＵＵ３が接続される。Ｓｉ－Ｄｉｏｄｅ４ＵＵ３は、Ｓｉ－ＩＧＢＴ３ＵＵ３に逆並列に接続される。ノードＮＤ４とノードＮＤ１０との間に、Ｓｉ－ＩＧＢＴ３ＵＬ３が接続される。Ｓｉ－Ｄｉｏｄｅ４ＵＬ３は、Ｓｉ－ＩＧＢＴ３ＵＬ３に逆並列に接続される。ノードＮＤ９とノードＮＤ１０との間に、コンデンサ９Ｖが配置される。Ｖ相アーム２１Ｖは、上アーム部を構成するＳｉＣ－ＭＯＳＦＥＴ１２Ｕ２およびＳｉＣ－ＳＢＤ１３Ｕ２と、下アーム部を構成するＳｉＣ－ＭＯＳＦＥＴ１２Ｌ２およびＳｉＣ－ＳＢＤ１３Ｌ２とを備える。ノードＮＤ９とノードＮＤ１１との間に、ＳｉＣ－ＭＯＳＦＥＴ１２Ｕ２が接続される。ＳｉＣ－ＳＢＤ１３Ｕ２は、ＳｉＣ－ＭＯＳＦＥＴ１２Ｕ２に逆並列に接続される。ノードＮＤ１１とノードＮＤ１０との間に、ＳｉＣ－ＭＯＳＦＥＴ１２Ｌ２が接続される。ＳｉＣ－ＳＢＤ１３Ｌ２は、ＳｉＣ－ＭＯＳＦＥＴ１２Ｌ２に逆並列に接続される。ノードＮＤ１１は、負荷８に接続される。

　第２インバータＩＶ２（３）は、Ｕ相アーム２２Ｕと、Ｖ相アーム２２Ｖと、コンデンサ９Ｗとを備える。Ｕ相アーム２２Ｕは、上アーム部を構成するＳｉ－ＩＧＢＴ３ＵＵ４およびＳｉ－Ｄｉｏｄｅ４ＵＵ４と、下アーム部を構成するＳｉ－ＩＧＢＴ３ＵＬ４およびＳｉ－Ｄｉｏｄｅ４ＵＬ４とを備える。ノードＮＤ１２とノードＮＤ５との間に、Ｓｉ－ＩＧＢＴ３ＵＵ４が接続される。Ｓｉ－Ｄｉｏｄｅ４ＵＵ４は、Ｓｉ－ＩＧＢＴ３ＵＵ４に逆並列に接続される。ノードＮＤ５とノードＮＤ１３との間に、Ｓｉ－ＩＧＢＴ３ＵＬ４が接続される。Ｓｉ－Ｄｉｏｄｅ４ＵＬ４は、Ｓｉ－ＩＧＢＴ３ＵＬ４に逆並列に接続される。ノードＮＤ１２とノードＮＤ１３との間に、コンデンサ９Ｗが配置される。Ｖ相アーム２２Ｖは、上アーム部を構成するＳｉＣ－ＭＯＳＦＥＴ１２Ｕ３およびＳｉＣ－ＳＢＤ１３Ｕ３と、下アーム部を構成するＳｉＣ－ＭＯＳＦＥＴ１２Ｌ３およびＳｉＣ－ＳＢＤ１３Ｌ３とを備える。ノードＮＤ１２とノードＮＤ１４との間に、ＳｉＣ－ＭＯＳＦＥＴ１２Ｕ３が接続される。ＳｉＣ－ＳＢＤ１３Ｕ３は、ＳｉＣ－ＭＯＳＦＥＴ１２Ｕ３に逆並列に接続される。ノードＮＤ１４とノードＮＤ１３との間に、ＳｉＣ－ＭＯＳＦＥＴ１２Ｌ３が接続される。ＳｉＣ－ＳＢＤ１３Ｌ３は、ＳｉＣ－ＭＯＳＦＥＴ１２Ｌ３に逆並列に接続される。ノードＮＤ１４は、負荷８に接続される。

　実施の形態１～９における単相２レベルインバータの第１インバータＩＶ１を図１５の第１インバータＩＶ１に置き換えることができる。

　図１６は、３相３レベルインバータを備える電力変換装置の構成を表わす図である。
　図１６の電力変換装置が、図１５の電力変換装置と相違する点は、図１６の電力変換装置が、コンデンサ２Ｕ、２Ｌを備える点と、第１インバータＩＶ１の構成である。

　ノードＮＤ１とノードＮＤとの間にコンデンサ２Ｕが配置される。ノードＮＤとノードＮＤ２との間にコンデンサ２Ｌが配置される。

　第１インバータＩＶ１は、Ｕ相アーム２５Ｕと、Ｖ相アーム２５Ｖと、Ｗ相アーム２５Ｗとを備える。

　Ｕ相アーム２５Ｕは、上アーム部を構成するＳｉ－ＩＧＢＴ３ＵＵおよびＳｉ－Ｄｉｏｄｅ４ＵＵと、Ｓｉ－ＩＧＢＴ５３ＵＵおよびＳｉ－Ｄｉｏｄｅ５４ＵＵと、Ｓｉ－Ｄｉｏｄｅ５５ＵＵと、下アーム部を構成するＳｉ－ＩＧＢＴ３ＵＬおよびＳｉ－Ｄｉｏｄｅ４ＵＬと、Ｓｉ－ＩＧＢＴ５３ＵＬおよびＳｉ－Ｄｉｏｄｅ５４ＵＬと、Ｓｉ－Ｄｉｏｄｅ５５ＵＬとを備える。ノードＮＤ１とノードＮＤＵＵとの間に、Ｓｉ－ＩＧＢＴ３ＵＵが接続される。Ｓｉ－Ｄｉｏｄｅ４ＵＵは、Ｓｉ－ＩＧＢＴ３ＵＵに逆並列に接続される。ノードＮＤＵＵとノードＮＤ３との間に、Ｓｉ－ＩＧＢＴ５３ＵＵが接続される。Ｓｉ－Ｄｉｏｄｅ５４ＵＵは、Ｓｉ－ＩＧＢＴ５３ＵＵに逆並列に接続される。ノードＮＤＵＵとノードＮＤとの間にＳｉ－Ｄｉｏｄｅ５５ＵＵが配置される。ノードＮＤ３とノードＮＤＵＬとの間に、Ｓｉ－ＩＧＢＴ５３ＵＬが接続される。Ｓｉ－Ｄｉｏｄｅ５４ＵＬは、Ｓｉ－ＩＧＢＴ５３ＵＬに逆並列に接続される。ノードＮＤＵＬとノードＮＤ２との間に、Ｓｉ－ＩＧＢＴ３ＵＬが接続される。Ｓｉ－Ｄｉｏｄｅ４ＵＬは、Ｓｉ－ＩＧＢＴ３ＵＬに逆並列に接続される。ノードＮＤとノードＮＤＵＬとの間にＳｉ－Ｄｉｏｄｅ５５ＵＬが配置される。

　Ｖ相アーム２５Ｖは、上アーム部を構成するＳｉ－ＩＧＢＴ３ＶＵおよびＳｉ－Ｄｉｏｄｅ４ＶＵと、Ｓｉ－ＩＧＢＴ５３ＶＵおよびＳｉ－Ｄｉｏｄｅ５４ＶＵと、Ｓｉ－Ｄｉｏｄｅ５５ＶＵと、下アーム部を構成するＳｉ－ＩＧＢＴ３ＶＬおよびＳｉ－Ｄｉｏｄｅ４ＶＬと、Ｓｉ－ＩＧＢＴ５３ＶＬおよびＳｉ－Ｄｉｏｄｅ５４ＶＬと、Ｓｉ－Ｄｉｏｄｅ５５ＶＬとを備える。ノードＮＤ１とノードＮＤＶＵとの間に、Ｓｉ－ＩＧＢＴ３ＶＵが接続される。Ｓｉ－Ｄｉｏｄｅ４ＶＵは、Ｓｉ－ＩＧＢＴ３ＶＵに逆並列に接続される。ノードＮＤＶＵとノードＮＤ４との間に、Ｓｉ－ＩＧＢＴ５３ＶＵが接続される。Ｓｉ－Ｄｉｏｄｅ５４ＶＵは、Ｓｉ－ＩＧＢＴ５３ＶＵに逆並列に接続される。ノードＮＤＶＵとノードＮＤとの間にＳｉ－Ｄｉｏｄｅ５５ＶＵが配置される。ノードＮＤ４とノードＮＤＶＬとの間に、Ｓｉ－ＩＧＢＴ５３ＶＬが接続される。Ｓｉ－Ｄｉｏｄｅ５４ＶＬは、Ｓｉ－ＩＧＢＴ５３ＶＬに逆並列に接続される。ノードＮＤＶＬとノードＮＤ２との間に、Ｓｉ－ＩＧＢＴ３ＶＬが接続される。Ｓｉ－Ｄｉｏｄｅ４ＶＬは、Ｓｉ－ＩＧＢＴ３ＶＬに逆並列に接続される。ノードＮＤとノードＮＤＶＬとの間にＳｉ－Ｄｉｏｄｅ５５ＶＬが配置される。

　Ｗ相アーム２５Ｗは、上アーム部を構成するＳｉ－ＩＧＢＴ３ＷＵおよびＳｉ－Ｄｉｏｄｅ４ＷＵと、Ｓｉ－ＩＧＢＴ５３ＷＵおよびＳｉ－Ｄｉｏｄｅ５４ＷＵと、Ｓｉ－Ｄｉｏｄｅ５５ＷＵと、下アーム部を構成するＳｉ－ＩＧＢＴ３ＷＬおよびＳｉ－Ｄｉｏｄｅ４ＷＬと、Ｓｉ－ＩＧＢＴ５３ＷＬおよびＳｉ－Ｄｉｏｄｅ５４ＷＬと、Ｓｉ－Ｄｉｏｄｅ５５ＷＬとを備える。ノードＮＤ１とノードＮＤＷＵとの間に、Ｓｉ－ＩＧＢＴ３ＷＵが接続される。Ｓｉ－Ｄｉｏｄｅ４ＷＵは、Ｓｉ－ＩＧＢＴ３ＷＵに逆並列に接続される。ノードＮＤＷＵとノードＮＤ５との間に、Ｓｉ－ＩＧＢＴ５３ＷＵが接続される。Ｓｉ－Ｄｉｏｄｅ５４ＷＵは、Ｓｉ－ＩＧＢＴ５３ＷＵに逆並列に接続される。ノードＮＤＷＵとノードＮＤとの間にＳｉ－Ｄｉｏｄｅ５５ＷＵが配置される。ノードＮＤ５とノードＮＤＷＬとの間に、Ｓｉ－ＩＧＢＴ５３ＷＬが接続される。Ｓｉ－Ｄｉｏｄｅ５４ＷＬは、Ｓｉ－ＩＧＢＴ５３ＷＬに逆並列に接続される。ノードＮＤＷＬとノードＮＤ２との間に、Ｓｉ－ＩＧＢＴ３ＷＬが接続される。Ｓｉ－Ｄｉｏｄｅ４ＷＬは、Ｓｉ－ＩＧＢＴ３ＷＬに逆並列に接続される。ノードＮＤとノードＮＤＷＬとの間にＳｉ－Ｄｉｏｄｅ５５ＷＬが配置される。

　実施の形態１～９における単相２レベルインバータの第１インバータＩＶ１を図１６の第１インバータＩＶ１に置き換えることができる。

　図１５および図１６の第２インバータＩＶ２（１）～ＩＶ２（３）の構成は、実施の形態１～９において説明した第２インバータＩＶ２の構成と同様とすることができる。

　実施の形態１１．
　図１７は、実施の形態１１の電動航空機の電力システム３０の構成を表わす図である。

　電動航空機の電力システム３０は、電力源３１と、ＤＣ電源３２と、制御装置３３と、電動航空機用インバータ３４ａ，３４ｂとを備え、負荷３５ａ，３５ｂに電力を供給する。

　電動航空機用インバータ３４ａは、ＤＣ電源３２のＤＣ電力をＡＣ電力に変換して、負荷３５ａにＡＣ電力を供給する。電動航空機用インバータ３４ｂは、ＤＣ電源３２のＤＣ電力をＡＣ電力に変換して、負荷３５ｂにＡＣ電力を供給する。

　実施の形態１～１０の電力変換装置は、電動航空機の電力システム３０に搭載される電動航空機用インバータ３４ａ、３４ｂとして用いてもよい。中性子線は高度に比例して増加するため、航空機のように上空を飛行するものに従来の電力変換装置を搭載した場合、故障率が地上で使用する場合に比べて増加する。よって、中性子線による故障を考慮した実施の形態１～１０に記載の電力変換装置を電動航空機の電力システム３０に搭載される電動航空機用インバータ３４ａ、３４ｂに用いることによって、故障率を下げることができる。

　今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は、上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

　１　直流電源、２，２Ｌ，２Ｕ，９，９Ｕ，９Ｖ，９Ｗ　コンデンサ、３ＵＵ，３ＵＵ２，３ＵＵ３，３ＵＵ４，５３ＵＵ，３ＵＬ，３ＵＬ２，３ＵＬ３，３ＵＬ４，５３ＵＬ，３ＶＵ，３ＶＵ２，３ＶＵ３，３ＶＵ４，５３ＶＵ，３ＶＬ，３ＶＬ２，３ＶＬ３，３ＶＬ４，５３ＶＬ，３ＷＵ，５３ＷＵ，３ＷＬ，５３ＷＬ，１４Ｕ，１４Ｌ　Ｓｉ－ＩＧＢＴ、４ＵＵ，４ＵＵ２，４ＵＵ３，４ＵＵ４，５４ＵＵ，４ＵＬ，４ＵＬ２，４ＵＬ３，４ＵＬ４，５４ＵＬ，４ＶＵ，４ＶＵ２，４ＶＵ３，４ＶＵ４，５４ＶＵ，４ＶＬ，４ＶＬ２，４ＶＬ３，４ＶＬ４，５４ＶＬ，４ＷＵ，５４ＷＵ，４ＷＬ，５４ＷＬ，１５Ｕ，１５Ｌ，５５ＵＵ，５５ＵＬ，５５ＶＵ，５５ＶＬ，５５ＷＵ，５５ＷＬ　Ｓｉ－Ｄｉｏｄｅ、１２Ｕ，１２Ｌ，１２Ｌ１，１２Ｌ２，１２Ｌ３，１２Ｕ１，１２Ｕ２，１２Ｕ３　ＳｉＣ－ＭＯＳＦＥＴ、１３Ｕ，１３Ｌ，１３Ｌ１，１３Ｌ２，１３Ｌ３，１３Ｕ１，１３Ｕ２，１３Ｕ３　ＳｉＣ－ＳＢＤ、５，５Ｕ，５Ｖ，５Ｗ，６，１０，１０Ａ，１０Ｂ，１１，１１Ａ，１１Ｂ，１１Ｃ，１１Ｄ，１１Ｅ，２０Ｕ，２０Ｖ，２１Ｕ，２１Ｖ，２２Ｕ，２２Ｖ，２５Ｕ，２５Ｖ，２５Ｗ　アーム、７　フィルタ、８，３５ａ，３５ｂ　負荷、１６　短絡回路、３０　電力システム、３１　電力源、３２　電源、３３　制御装置、３４ａ，３４ｂ　電動航空機用インバータ、６０，ＩＶ１，ＩＶ２　インバータ。

Claims

　直流電源および負荷と接続される第１インバータと、
　前記第１インバータおよび負荷と接続される少なくとも１つの第２インバータとを備え、
　前記第１インバータは、Ｓｉ半導体素子によって構成され、
　前記第２インバータの２つのアームのうち、前記第１インバータと接続される第１アームを構成する２個以上の第１半導体素子は、Ｓｉ半導体素子であり、前記負荷と接続される第２アームを構成する２個以上の第２半導体素子は、ＳｉＣ半導体素子である、電力変換装置。
　直流電源および負荷と接続される第１インバータと、
　前記第１インバータおよび前記負荷と接続される複数段の第２インバータとを備え、
　最前段の前記第２インバータが前記第１インバータと接続され、
　最後段の前記第２インバータが前記負荷と接続され、
　前記第１インバータは、Ｓｉ半導体素子によって構成され、
　前記第２インバータの２つのアームのうち、前記第１インバータまたは前段の第２インバータと接続される第１アームを構成する２個以上の第１半導体素子は、Ｓｉ半導体素子であり、後段の第２インバータまたは前記負荷と接続される第２アームを構成する２個以上の第２半導体素子は、ＳｉＣ半導体素子である、電力変換装置。
　前記第１半導体素子の絶縁耐圧と、前記第２半導体素子の絶縁耐圧とが相違する、請求項１または２に記載の電力変換装置。
　前記第１半導体素子の絶縁耐圧よりも、前記第２半導体素子の絶縁耐圧が大きい、請求項３に記載の電力変換装置。
　前記第２アームは、さらに、前記第２半導体素子と並列に接続される第３半導体素子を備え、前記第３半導体素子は、Ｓｉ半導体素子であり、
　前記第３半導体素子の絶縁耐圧は、前記第２半導体素子の絶縁耐圧よりも大きい、請求項１～４のいずれか１項に記載の電力変換装置。
　前記第３半導体素子のスイッチングは、前記第２半導体素子のスイッチングと同期する、請求項５記載の電力変換装置。
　前記第２アームは、さらに、前記第１半導体素子と並列に接続される第３半導体素子を備え、前記第３半導体素子は、Ｓｉ半導体素子であり、
　前記第３半導体素子の絶縁耐圧は、前記第１半導体素子の絶縁耐圧よりも大きい、請求項１～４のいずれか１項に記載の電力変換装置。
　前記第３半導体素子のスイッチングは、前記第１半導体素子のスイッチングと同期する、請求項７記載の電力変換装置。
　前記第２アームの上アーム部および下アーム部の各々は、複数個の直列接続された前記第２半導体素子を含む、請求項１～８のいずれか１項に記載の電力変換装置。
　前記第１インバータと前記第２インバータとが接続されるノードと、前記第２インバータと前記負荷とが接続されるノードとの間に短絡回路が接続される、請求項１～９のいずれか１項に記載の電力変換装置。
　前記第１インバータは、複数相のインバータであり、
　前記第２インバータは、前記第１インバータの各相に対応して設けられ、
　前記第１インバータの各相に、対応する前記第２インバータが接続される、請求項１～１０のいずれか１項に記載の電力変換装置。
　請求項１～１１のいずれか１項に記載の電力変換装置を備える、航空機の電力システム。