WO2021161528A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2021161528A1
WO2021161528A1 PCT/JP2020/005881 JP2020005881W WO2021161528A1 WO 2021161528 A1 WO2021161528 A1 WO 2021161528A1 JP 2020005881 W JP2020005881 W JP 2020005881W WO 2021161528 A1 WO2021161528 A1 WO 2021161528A1
Authority
WO
WIPO (PCT)
Prior art keywords
sub
display device
pixel
pixels
contact hole
Prior art date
Application number
PCT/JP2020/005881
Other languages
English (en)
French (fr)
Inventor
惇 佐久間
康 浅岡
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US17/795,858 priority Critical patent/US20230064913A1/en
Priority to PCT/JP2020/005881 priority patent/WO2021161528A1/ja
Publication of WO2021161528A1 publication Critical patent/WO2021161528A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission

Definitions

  • the present invention relates to a display device.
  • the display device disclosed in Patent Document 1 includes a display panel device.
  • the first electrode is arranged in a groove portion whose edge is provided between the pixel portions for each partitioned flattening film, and covers the entire upper surface and side surface of the flattening film. Is sealed.
  • one first electrode is electrically connected to one drive transistor via one contact hole. Therefore, in the display panel device disclosed in Patent Document 1, the number of contact holes is increased and the total formed area of the contact holes is increased, so that the formed area of the light emitting layer is reduced accordingly. Therefore, in the display device disclosed in Patent Document 1, there arises a problem that it is difficult to increase the display brightness.
  • One aspect of the present invention is to realize a display device that can easily increase the brightness.
  • At least one contact hole, n (where n is a natural number of 2 or more) TFTs, and n electrodes are formed, and the n electrodes are formed.
  • the electrodes are electrically connected to the n TFTs via the one contact hole.
  • FIG. 1 is a cross-sectional view taken along the line AA of FIG. It is sectional drawing which shows the 1st specific example which electrically connects an electrode and a TFT by a contact hole. It is sectional drawing which shows the 2nd specific example which electrically connects an electrode and a TFT by a contact hole. It is sectional drawing which shows the 3rd specific example which electrically connects an electrode and a TFT by a contact hole. It is a top view which shows the schematic structure of the display device which concerns on Embodiment 2 of this invention.
  • FIG. 8 is a cross-sectional view taken along the line BB of FIG. It is a top view which shows the schematic structure of the display device which concerns on Embodiment 5 of this invention. It is a top view which shows the schematic structure of the display device which concerns on Embodiment 6 of this invention. It is a top view which shows the schematic structure of the display device which concerns on Embodiment 7 of this invention. It is a top view which shows the schematic structure of the display device which concerns on Embodiment 8 of this invention.
  • FIG. 1 is a plan view showing a schematic configuration of a display device 101 according to a first embodiment of the present invention.
  • virtual lines indicating a plurality of contact hole CHs formed for the display device 101 are added.
  • the display device 101 includes a plurality of pixels P. In FIG. 1, four of the plurality of pixels P are shown. However, the number of pixels P is not particularly limited.
  • Each of the plurality of pixels P includes a first sub-pixel P1, a second sub-pixel P2, and a third sub-pixel P3.
  • the first sub-pixel P1 emits the first color
  • the second sub-pixel P2 emits the second color
  • the third sub-pixel P3 emits the third color.
  • the first color, the second color, and the third color are different colors from each other.
  • the first color emitted by the first sub-pixel P1 is red
  • the second color emitted by the second sub-pixel P2 is green
  • the third color emitted by the third sub-pixel P3 is blue.
  • the first color, the second color, and the third color are not limited to this.
  • the first color, the second color, and the third color may be any color as long as they are different colors from each other.
  • the display device 101 includes a partition wall 1.
  • the partition wall 1 is also called a bank or a black matrix.
  • the partition wall 1 has a function of preventing color mixing between the light of the first color emitted by the first sub-pixel P1, the light of the second color emitted by the second sub-pixel P2, and the light of the third color emitted by the third sub-pixel P3. have.
  • the partition wall 1 is between the first sub-pixel P1 and the second sub-pixel P2, between the second sub-pixel P2 and the third sub-pixel P3, and between the third sub-pixel P3 and the first sub-pixel P1. It is formed.
  • the partition wall 1 is not formed between the two first sub-pixels P1, the two second sub-pixels P2, and the two third sub-pixels P3.
  • FIG. 2 is a cross-sectional view taken along the line AA of FIG.
  • the display device 101 includes a partition wall 1, a substrate 2, n (where n is a natural number of 2 or more) TFTs (Thin Film Transistor) 3, a wiring layer 4, a flattening film 5, n electrodes 6, n. It includes a light emitting layer 7 and a common electrode 8. Further, a contact hole (one contact hole) CH is formed in the display device 101. In FIG. 2, only two TFTs 3 are drawn.
  • the display device 101 includes one light emitting element 9 for each first sub-pixel P1, one light emitting element 9 for each second sub-pixel P2, and one third sub-pixel.
  • One light emitting element 9 is provided for each sub-pixel P3.
  • One light emitting element 9 has one electrode 6, one light emitting layer 7, and a common electrode 8.
  • Each of the first sub-pixel P1, the second sub-pixel P2, and the third sub-pixel P3 has one light emitting element 9 contained therein, and by extension, one light emitting element 9 possessed by the one light emitting element 9.
  • the common electrode 8 is common to all the light emitting elements 9.
  • the overlapping region of the electrode 6 corresponding to itself, the light emitting layer 7 corresponding to itself, and the common electrode 8 is formed.
  • the light emitting region In the light emitting region, when the electrode 6 is the anode and the common electrode 8 is the cathode, a current flows from the electrode 6 to the common electrode 8, whereby the light emitting layer 7 emits light.
  • the partition wall 1 also defines the light emitting layer 7. After the partition wall 1 is formed, the light emitting material is provided to form the light emitting layer 7, so that the partition wall 1 can block the light emitting material.
  • the light emitting layer 7 is a light emitting layer including a self-luminous element.
  • the self-luminous element include an OLED (Organic Light Emitting Diode), a QLED (Quantum dot Light Emitting Diode), and an inorganic light emitting diode.
  • the substrate 2 includes, for example, a base material.
  • the material of the base material include glass and resin.
  • the substrate 2 may be formed by laminating at least one resin layer and a barrier layer on the substrate in this order.
  • Polyimide is mentioned as an example of the material of the resin layer.
  • the barrier layer is a layer that prevents moisture and / or impurities from reaching the TFT 3 and / or the light emitting layer 7 when the display device 101 is used.
  • An example of the barrier layer is a silicon oxide film, a silicon nitride film, a silicon nitride film, or a laminated film thereof formed by a CVD (Chemical Vapor Deposition) method.
  • n light emitting elements 9 are provided on the substrate 2.
  • each of the n light emitting elements 9 emits light of one of the n electrodes 6, the corresponding one of the n light emitting layers 7, and n light emitting elements in this order from the substrate 2 side. It has a common electrode 8 common to the element 9.
  • the n electrodes 6 are electrically connected to the n TFTs 3 via the contact hole CH.
  • Each of the n TFTs 3 drives n light emitting elements 9.
  • the wiring layer 4 includes wiring necessary for controlling n TFTs 3.
  • the contact hole CH is formed on the flattening film 5.
  • the flattening film 5 is provided between the n TFTs 3 and the n electrodes 6.
  • An example of the material of the flattening film 5 is a coatable organic material such as polyimide or acrylic.
  • the display device 101 since the total number of contact hole CHs can be reduced, it is easy to increase the brightness by increasing the aperture ratio.
  • the contact hole CH is formed directly below the partition wall 1. Thereby, the contact hole cover covering the contact hole CH can be easily realized by using the partition wall 1.
  • n in the display device 101 are four. That is, in the display device 101, the four electrodes 6 are electrically connected to the four TFTs 3 via one contact hole CH. Further, as shown in FIG. 1, the contact hole CH is formed in a circular shape in a top view.
  • the display device 101 Since the display device 101 is provided with n electrodes 6 for each contact hole CH, in other words, it has a plurality of sets of n electrodes 6. Further, in the display device 101, the two first sub-pixels P1 are adjacent to each other. Further, the minimum value of the separation distance between the two first sub-pixels P1 is smaller than the minimum value of the separation distance between any of the two first sub-pixels P1 and the second sub-pixel P2. In the display device 101, since the partition wall 1 is not formed between the two first sub-pixels P1 and the two first sub-pixels P1 are in contact with each other, the two first sub-pixels P1 are in contact with each other. The minimum value of the separation distance can be regarded as 0. On the other hand, in the display device 101, the minimum value of the separation distance between any of the two first sub-pixels P1 and the second sub-pixel P2 is the width W1 of the partition wall 1.
  • each of the first sub-pixels P1 emits the first color, it is not necessary to prevent color mixing between the two first sub-pixels P1. Therefore, the minimum value of the separation distance between the two first sub-pixels P1 can be made smaller than the minimum value of the separation distance between the first sub-pixel P1 and the second sub-pixel P2. As a result, according to the display device 101, it is easy to increase the brightness by increasing the aperture ratio.
  • each first sub-pixel P1 has a light emitting layer 7 that emits a first color, and each first sub-pixel has a light emitting layer 7.
  • the light emitting layer 7 of P1 is integrally formed.
  • the partition wall 1 is not formed between the two first sub-pixels P1. Since it is not necessary to prevent color mixing of light between the two first sub-pixels P1, it is not necessary to form the partition wall 1 between the two first sub-pixels P1. Thereby, the minimum value of the separation distance between the two first sub-pixels P1 can be made smaller than the minimum value of the separation distance between the first sub-pixel P1 and the second sub-pixel P2.
  • the pair of the first sub-pixel P1 and the second sub-pixel P2 is discussed, but the pair of the second sub-pixel P2 and the third sub-pixel P3 and the third sub A similar discussion can be made about the pair of the pixel P3 and the first sub-pixel P1.
  • FIG. 3 is a cross-sectional view showing a first specific example in which the electrode 6 and the TFT 3 are electrically connected by the contact hole CH.
  • the display device 101 has a TFT layer 10.
  • the TFT layer 10 includes a TFT 3, a wiring layer 4, and a flattening film 5.
  • the TFT layer 10 has a flattening film 5, a gate 11 of the TFT 3, a source 12 of the TFT 3, a drain 13 of the TFT 3, an interlayer insulating film 14, a semiconductor portion 15, a semiconductor portion 16a, and a semiconductor portion 16b.
  • the interlayer insulating film 14 is formed on the gate 11.
  • the interlayer insulating film 14 can be formed of, for example, a silicon oxide (SiOx) film, a silicon nitride (SiNx) film, or a laminated film thereof formed by a CVD method.
  • the semiconductor portion 15 is formed on the interlayer insulating film 14. Both the semiconductor portion 16a and the semiconductor portion 16b are formed on the semiconductor portion 15. In the cross section shown in FIG. 3, the semiconductor portion 16a is formed on the left end side of the semiconductor portion 15, and the semiconductor portion 16b is formed on the right end side of the semiconductor portion 15.
  • the interlayer insulating film 14 is also formed on the set of the semiconductor portion 15, the semiconductor portion 16a, and the semiconductor portion 16b.
  • Each of the semiconductor portion 15, the semiconductor portion 16a, and the semiconductor portion 16b is composed of, for example, low-temperature polysilicon (LTPS) or an oxide semiconductor (for example, an In—Ga—Zn—O-based semiconductor).
  • the source 12 is formed on the semiconductor portion 16a and is connected to the semiconductor portion 16a.
  • the drain 13 is formed on the semiconductor portion 16b and is connected to the semiconductor portion 16b.
  • the source 12 is connected to the electrode 6 at the contact portion 17.
  • the drain 13 is connected to the power supply line ELV (see FIG. 14).
  • the contact portion 17 is located directly above at least one of the gate 11, the semiconductor portion 15, the semiconductor portion 16a, and the semiconductor portion 16b.
  • At least one of the n TFTs is arranged to face the opening of one contact hole CH. ..
  • the term "arranged so as to face the opening of the contact hole CH" means that, in the top view of the contact hole CH, the region inside the outer edge of the contact hole CH and the member to be opposed to the contact hole CH (here, n TFTs 3) are arranged. It means that at least one of them) overlaps.
  • FIG. 4 is a cross-sectional view showing a second specific example in which the electrode 6 and the TFT 3 are electrically connected by the contact hole CH.
  • the second specific example differs from the first specific example in the following points.
  • the gate 11, the drain 13, the semiconductor portion 15, the semiconductor portion 16a, and the semiconductor portion 16b are located farther from the axis 18 of the contact hole CH as compared with the first specific example.
  • the source 12 is connected to the electrode 6 at the contact portion 19.
  • the contact portion 19 is not located directly above any of the gate 11, the semiconductor portion 15, the semiconductor portion 16a, and the semiconductor portion 16b.
  • FIG. 5 is a cross-sectional view showing a third specific example in which the electrode 6 and the TFT 3 are electrically connected by the contact hole CH.
  • the third specific example differs from the second specific example in the following points.
  • the wiring 20 is further formed.
  • An interlayer insulating film 14 is formed on the wiring 20.
  • the source 12 is formed so as to swell directly above the wiring 20.
  • the interlayer insulating film 14 is interposed between the wiring 20 and the source 12, the source 12 and the wiring 20 can be arbitrarily crossed.
  • FIG. 6 is a plan view showing a schematic configuration of the display device 102 according to the second embodiment of the present invention.
  • virtual lines indicating a plurality of contact hole CHs formed for the display device 102 are added.
  • a partition wall 1 is also formed between the two first sub-pixels P1.
  • the width of the partition wall 1 formed between the two first sub-pixels P1 (that is, the width W2) is the width of the partition wall 1 formed between the first sub-pixel P1 and the second sub-pixel P2 (that is, the width W2). , Width W1) smaller.
  • the width of the partition wall 1 formed between the two first sub-pixels P1 can be reduced. Thereby, the minimum value of the separation distance between the two first sub-pixels P1 can be made smaller than the minimum value of the separation distance between the first sub-pixel P1 and the second sub-pixel P2.
  • FIG. 7 is a plan view showing a schematic configuration of the display device 103 according to the third embodiment of the present invention.
  • virtual lines indicating a plurality of contact hole CHs formed for the display device 103 are added.
  • the display device 103 is different from the display device 101 in the position where a part of the plurality of contact hole CHs is formed. That is, in the display device 101, the plurality of contact hole CHs are arranged in a grid pattern, but in the display device 103, the plurality of contact hole CHs are arranged in a zigzag pattern. Specifically, in the display device 103, the four contact hole CHs in the upper row of FIG. 7 and the five contact hole CHs in the lower row are one first sub-pixel P1 and one second sub. Pixels P2 or one third sub-pixel P3 are arranged so as to be offset by the short side.
  • FIG. 8 is a plan view showing a schematic configuration of the display device 104 according to the fourth embodiment of the present invention.
  • virtual lines indicating a plurality of contact hole CHs formed for the display device 104 are added.
  • the display device 104 differs from the display device 101 in the following points. In FIG. 8, 6 out of the plurality of pixels P are shown. According to FIG. 8, in the display device 104, the number of n is three.
  • the ratio of the area of the first sub-pixel P1, the area of the second sub-pixel P2, and the area of the third sub-pixel P3 was 1: 1: 1. Then, in the display device 101, the first sub-pixel P1, the second sub-pixel P2, and the third sub-pixel P3 are arranged in a stripe shape.
  • the ratio of the area of the first sub-pixel P1, the area of the second sub-pixel P2, and the area of the third sub-pixel P3 is 1: 1: 2. Then, in the display device 104, the first sub-pixel P1, the second sub-pixel P2, and the third sub-pixel P3 are arranged so as to form one square (square shape).
  • the arrangement direction of the first sub-pixel P1 and the second sub-pixel P2 (vertical direction in FIG. 8) is the direction S, and the arrangement direction and the second of the first sub-pixel P1 and the third sub-pixel P3
  • the arrangement direction (horizontal direction in FIG. 8) of the sub-pixel P2 and the third sub-pixel P3 is defined as the direction L.
  • the direction S and the direction L are perpendicular to each other.
  • each first sub-pixel P1 has a light emitting layer 7 that emits a first color, and the light emitting layer 7 of each first sub-pixel P1 is integrated. Is formed.
  • FIG. 9 is a cross-sectional view taken along the line BB of FIG. From FIG. 9, it can be seen that the light emitting layers 7 of the two first sub-pixels P1 arranged together in the direction L are integrally formed.
  • the display device 104 is completed by the misalignment of at least one light emitting layer 7 at the time of manufacturing the display device 104 in the direction in which the light emitting layers 7 integrated with each other are arranged, that is, in both the direction S and the direction L. It is possible to prevent the product from becoming defective. Therefore, it is possible to realize a display device 104 having a high manufacturing yield. And / or, the accuracy required in the manufacturing apparatus of the display device 104 (particularly the film forming apparatus) may be lower than the accuracy required in the manufacturing apparatus of the display device 101.
  • the display device 104 Since the display device 104 is provided with n electrodes 6 for each contact hole CH, in other words, it has a plurality of sets of n electrodes 6. Further, in the display device 104, three (four more in FIG. 8) first sub-pixels P1 are adjacent to each other in a matrix.
  • “adjacent in a matrix” means that they are adjacent along one direction (example: direction S) and are adjacent along a direction perpendicular to the one direction (example: direction L). It means that it is. Further, the minimum value of the separation distance of two of the three first sub-pixels P1 is smaller than the minimum value of the separation distance between any of the three first sub-pixels P1 and the second sub-pixel P2.
  • the minimum value of the separation distance of two of the three first sub-pixels P1 can be regarded as 0, and the distance between any one of the three first sub-pixels P1 and the second sub-pixel P2.
  • the minimum value is the width W1 of the partition wall 1.
  • each of the first sub-pixels P1 emits the first color, it is not necessary to prevent color mixing between the two first sub-pixels P1. Therefore, the minimum value of the separation distance between the two first sub-pixels P1 can be made smaller than the minimum value of the separation distance between the first sub-pixel P1 and the second sub-pixel P2. As a result, according to the display device 104, it is easy to increase the brightness by increasing the aperture ratio.
  • FIG. 10 is a plan view showing a schematic configuration of the display device 105 according to the fifth embodiment of the present invention.
  • virtual lines indicating a plurality of contact hole CHs formed for the display device 105 are added.
  • the arrangement of the first sub-pixel P1 and the arrangement of the second sub-pixel P2 are interchanged with respect to the display device 104 in the area E.
  • FIG. 11 is a plan view showing a schematic configuration of the display device 106 according to the sixth embodiment of the present invention.
  • virtual lines indicating a plurality of contact hole CHs formed for the display device 106 are added.
  • the display device 106 is different from the display device 101 in the following points.
  • 20 of the plurality of pixels P are shown.
  • the number of n is three.
  • one first sub-pixel P1, one second sub-pixel P2, and one third sub-pixel P3 are arranged in a triangular shape in each of the plurality of pixels P.
  • each first sub-pixel P1 has a light emitting layer 7 that emits a first color, and the light emitting layer 7 of each first sub-pixel P1 has a light emitting layer 7. It is formed integrally.
  • the display device 106 is manufactured at the time of manufacture. It is possible to prevent the finished product of the display device 106 from becoming defective due to the misalignment of at least one light emitting layer 7. Therefore, it is possible to realize a display device 106 having a high manufacturing yield. And / or, the accuracy required in the manufacturing apparatus of the display device 106 (particularly the film forming apparatus) is lower than the accuracy required in the manufacturing apparatus of the display device 101 and the accuracy required in the manufacturing apparatus of the display device 104. May be good.
  • the display device 106 Since the display device 106 is provided with n electrodes 6 for each contact hole CH, in other words, it has a plurality of sets of n electrodes 6. Further, the six first sub-pixels P1 are arranged in a hexagonal shape. Further, the minimum value of the separation distance of two of the six first sub-pixels P1 is smaller than the minimum value of the separation distance between any of the six first sub-pixels P1 and the second sub-pixel P2. In the display device 106, the minimum value of the separation distance of two of the six first sub-pixels P1 can be regarded as 0, and the distance between any one of the six first sub-pixels P1 and the second sub-pixel P2. The minimum value is the width W1 of the partition wall 1.
  • each of the first sub-pixels P1 emits the first color, it is not necessary to prevent color mixing between the two first sub-pixels P1. Therefore, the minimum value of the separation distance between the two first sub-pixels P1 can be made smaller than the minimum value of the separation distance between the first sub-pixel P1 and the second sub-pixel P2. As a result, according to the display device 106, it is easy to increase the brightness by increasing the aperture ratio.
  • each of the second sub-pixel P2 and the third sub-pixel P3 has the same arrangement as the first sub-pixel P1. Then, a hexagon H1 composed of six first sub-pixels P1, a hexagon H2 composed of six second sub-pixels P2, and a hexagon composed of six third sub-pixels P3. H3 is joint.
  • a mask eg, vapor deposition, exposure
  • the mask used to form the light emitting layer 7 of the first sub-pixel P1 can be used to form the light emitting layer 7 of the second sub pixel P2 and the light emitting layer 7 of the third sub pixel P3. Therefore, the manufacturing cost of the display device 106 can be reduced.
  • a plurality of hexagons H1, a plurality of hexagons H2, and a plurality of hexagons H3 are arranged in a honeycomb shape.
  • the mask can have a shape opposite to that of the honeycomb shape, so that the shape can have high mechanical strength.
  • FIG. 12 is a plan view showing a schematic configuration of the display device 107 according to the seventh embodiment of the present invention.
  • virtual lines indicating a plurality of contact hole CHs formed for the display device 107 are added.
  • the display device 107 is different from the display device 106 in the following points. According to FIG. 12, in the display device 107, the number of n is six.
  • the plurality of contact hole CHs are formed at each vertex of each hexagon H1, each vertex of each hexagon H2, and each vertex of each hexagon H3.
  • the plurality of contact hole CHs are formed at the center of each hexagon H1, the center of each hexagon H2, and the center of each hexagon H3.
  • the arrangement itself of the first sub-pixel P1, the second sub-pixel P2, and the third sub-pixel P3 is the same in the display device 106 and the display device 107.
  • the display device 107 since the total number of contact hole CHs can be reduced as compared with the display device 106, it is easy to increase the brightness by increasing the aperture ratio.
  • FIG. 13 is a plan view showing a schematic configuration of the display device 108 according to the eighth embodiment of the present invention.
  • virtual lines indicating a plurality of contact hole CHs formed for the display device 108 are added.
  • the display device 108 is different from the display device 106 in the following points.
  • a plurality of deemed pixels P' are specified instead of the plurality of pixels P.
  • the deemed pixel P'does not necessarily correspond to one pixel of the display device, and the others can be treated in the same manner as the pixel P.
  • a triangular first sub-pixel P1 a triangular second sub-pixel P2, and a triangular third sub-pixel P3 are arranged in a three-blade shape.
  • the number of n is six.
  • the plurality of contact hole CHs are formed at each vertex of each hexagon H1, each vertex of each hexagon H2, and each vertex of each hexagon H3.
  • a plurality of contact hole CHs are formed for each of two adjacent vertices of the hexagon H4 composed of the six first sub-pixels P1.
  • a plurality of contact hole CHs are formed for each of two adjacent vertices of the hexagon H5 composed of the six second sub-pixels P2.
  • a plurality of contact hole CHs are formed for each of two adjacent vertices of the hexagon H6 composed of the six third sub-pixels P3.
  • the hexagon H4 has an arrangement in which each of the six first sub-pixels P1 is displaced by 30 ° with respect to the hexagon H1.
  • the hexagon H5 has an arrangement in which each of the six second sub-pixels P2 is displaced by 30 ° with respect to the hexagon H2.
  • the hexagon H6 has an arrangement in which each of the six third sub-pixels P3 is displaced by 30 ° with respect to the hexagon H3.
  • the display device 108 since the total number of contact hole CHs can be reduced as compared with the display device 106, it is easy to increase the brightness by increasing the aperture ratio.
  • a mask eg, vapor deposition, exposure
  • the following The effect of can be expected. That is, the mask used to form the light emitting layer 7 of the first sub-pixel P1 can be used to form the light emitting layer 7 of the second sub pixel P2 and the light emitting layer 7 of the third sub pixel P3. Therefore, the manufacturing cost of the display device 108 can be reduced.
  • a plurality of hexagons H4, a plurality of hexagons H5, and a plurality of hexagons H6 are arranged in a honeycomb shape.
  • the mask can have a shape opposite to that of the honeycomb shape, so that the shape can have high mechanical strength.
  • FIG. 14 is an image diagram showing a first specific example of the positional relationship between the pixel circuit PC and the contact hole CH. That is, in FIG. 14, a plurality of electrodes 6 corresponding to the plurality of first sub-pixels P1, the plurality of second sub-pixels P2, and the plurality of third sub-pixels P3 provided in the display device 108 are shown. Further, FIG. 14 shows a plurality of pixel circuit PCs corresponding to each of the plurality of electrodes 6. Then, in FIG. 14, virtual lines indicating a plurality of contact hole CHs formed for the display device 108 are added.
  • the pixel circuit PC has a drive transistor TD corresponding to TFT 3, a write transistor TW, a data signal line DL, a scanning signal line GL, and a power supply line ELV.
  • the drain of the drive transistor TD is connected to the power supply line ELV.
  • the gate of the drive transistor TD is connected to the data signal line DL via the write transistor TW.
  • the gate of the write transistor TW is connected to the scanning signal line GL.
  • the source of the drive transistor TD is connected to the corresponding electrode 6 at the contact portion 21.
  • the contact portion 21 faces the opening of the contact hole CH. Depending on the arrangement of the drive transistor TD, it is necessary to extend the source of the drive transistor TD to the contact portion 21.
  • FIG. 15 is an image diagram showing a second specific example of the positional relationship between the pixel circuit PC and the contact hole CH.
  • virtual lines indicating a plurality of contact hole CHs formed for the display device 108 are added.
  • the second specific example differs from the first specific example in the following points.
  • the contact portion 21, the drive transistor TD, and the power supply line ELV can be formed in the same layer.
  • the manufacturing process of the display device 108 becomes simple.
  • the power supply line ELV is arranged so as to avoid directly below the opening of the contact hole CH.
  • FIG. 16 is an image diagram showing a first specific example of the opening shape of the contact hole CH. That is, in FIG. 16, n (6) electrodes 6 and a partition wall 1 provided on the display device 108 are shown. Then, in FIG. 16, a virtual line indicating the contact hole CH formed for the display device 108 is added.
  • One contact hole CH is formed in a circular shape when viewed from above. This is as described in the description with reference to FIG.
  • FIG. 17 is an image diagram showing a second specific example of the opening shape of the contact hole CH.
  • a virtual line indicating the contact hole CH formed for the display device 108 is added.
  • the second specific example differs from the first specific example in the following points.
  • one contact hole CH is formed radially in a top view.
  • the opening shape of one contact hole CH in a top view includes a central opening region ERB of one contact hole CH and a plurality of convex portions 22 extending outward from the central opening region ERB.
  • one of n electrodes 6 is formed on the inner wall 23 that defines the convex portion 22 in one contact hole CH for each of the plurality of convex portions 22.
  • the opening shape of the central opening region ERB in the top view is the shape that is the basis of the opening shape in the top view of the contact hole CH, excluding the plurality of convex portions 22 from the opening shape in the top view of the contact hole CH.
  • the opening shape of the central opening region ERB in the top view is a hexagon, but instead of the hexagon, various polygons other than a circle and a hexagon may be used.
  • the separation distance between the two adjacent electrodes 6 is larger than that in the first specific example. Further, in the second specific example, the end portion of the electrode 6 facing the opening of the contact hole CH is not sharp. As a result, it is possible to avoid the proximity of the two electrodes 6 and prevent leakage between these electrodes 6.
  • one contact hole CH has an opening shape in which a part of the boundary line thereof is curved or bent toward the outside of the closed region.
  • the closed region is the central opening region of the contact hole in the top view.
  • the convex portion 22 and the peripheral edge 24 of the electrode 6 corresponding to the convex portion 22 are superimposed.
  • n is a natural number of 2 or more
  • TFTs TFTs
  • n electrodes are formed, and the n electrodes are formed.
  • the electrodes are electrically connected to the n TFTs via the one contact hole.
  • the total number of contact holes can be reduced, so that it is easy to increase the brightness by increasing the aperture ratio.
  • the display device includes a substrate and n light emitting elements provided on the substrate, and each of the n light emitting elements is on the substrate side. In this order, it has one of the n electrodes, a light emitting layer, and a common electrode common to the n light emitting elements.
  • the display device includes the flattening film provided between the n TFTs and the n electrodes in the first or second aspect, and the one contact hole. Is formed on the flattening film.
  • the number of the n display devices according to the fourth aspect of the present invention is three.
  • the number of the n display devices according to the fifth aspect of the present invention is four.
  • the number of the n display devices according to the sixth aspect of the present invention is six.
  • the one contact hole is formed in a circular shape in a top view.
  • the opening shape of the one contact hole in the top view is the central opening region of the one contact hole and the central opening.
  • a plurality of convex portions extending outward from the region are included, and one of the n electrodes is formed on the inner wall defining the convex portion in the one contact hole for each of the plurality of convex portions. Has been done.
  • the one contact hole has an opening shape in which a part of the boundary line thereof is curved or bent toward the outside of the closed region.
  • the convex portion and the peripheral edge of the electrode corresponding to the convex portion are superimposed.
  • the display device corresponds to a plurality of sets of the n electrodes and one electrode in any one of the first, fourth to sixth aspects, and emits a first color. It has at least two sub-pixels and a second sub-pixel corresponding to one of the electrodes and emitting a second color different from the first color, and the two first sub-pixels are Adjacent to each other, the minimum value of the separation distance between the two first sub-pixels is smaller than the minimum value of the separation distance between any of the two first sub-pixels and the second sub-pixel.
  • each first sub-pixel emits the first color, it is not necessary to prevent light color mixing between the two first sub-pixels. Therefore, the minimum value of the separation distance between the two first sub-pixels can be made smaller than the minimum value of the separation distance between the first sub-pixel and the second sub-pixel. As a result, according to the above configuration, it is easy to increase the brightness by increasing the aperture ratio.
  • the display device corresponds to a plurality of sets of the n electrodes and one electrode in any one of the first, fourth, and sixth aspects, and emits a first color. It has at least three sub-pixels and a second sub-pixel corresponding to one of the electrodes and emitting a second color different from the first color, and the three first sub-pixels have three sub-pixels. Adjacent to each other in a matrix, the minimum value of the separation distance of two of the three first sub-pixels is the minimum separation distance between any of the three first sub-pixels and the second sub-pixel. Less than the value.
  • each first sub-pixel emits the first color, it is not necessary to prevent light color mixing between the two first sub-pixels. Therefore, the minimum value of the separation distance between the two first sub-pixels can be made smaller than the minimum value of the separation distance between the first sub-pixel and the second sub-pixel. As a result, according to the above configuration, it is easy to increase the brightness by increasing the aperture ratio.
  • the display device corresponds to a plurality of sets of the n electrodes and one electrode in any one of the first, fourth, and sixth aspects, and emits a first color. It has at least six sub-pixels and a second sub-pixel corresponding to one of the electrodes and emitting a second color different from the first color, and the six first sub-pixels are composed of six sub-pixels. It is arranged in a hexagonal shape, and the minimum value of the separation distance of two of the six first sub-pixels is the minimum separation distance between any of the six first sub-pixels and the second sub-pixel. Less than the value.
  • each first sub-pixel emits the first color, it is not necessary to prevent light color mixing between the two first sub-pixels. Therefore, the minimum value of the separation distance between the two first sub-pixels can be made smaller than the minimum value of the separation distance between the first sub-pixel and the second sub-pixel. As a result, according to the above configuration, it is easy to increase the brightness by increasing the aperture ratio.
  • each of the first sub-pixels has a light emitting layer that emits the first color, and each of the first sub-pixels has a light emitting layer.
  • the light emitting layer is integrally formed.
  • the finished product of the display device it is possible to prevent the finished product of the display device from being defective due to the misalignment of at least one light emitting layer at the time of manufacturing the display device in the direction in which the light emitting layers integrated with each other are arranged side by side. can. Therefore, it is possible to realize a display device having a high manufacturing yield. And / or, it becomes possible to reduce the accuracy required in the manufacturing apparatus of the display device (particularly the film forming apparatus).
  • the display device has, in any one of the eleventh to thirteenth aspects, between the two first sub-pixels and between the first sub-pixel and the second sub-pixel.
  • Each has a partition wall, and the width of the partition wall formed between the two first sub-pixels is smaller than the width of the partition wall formed between the first sub-pixel and the second sub-pixel. ..
  • the minimum value of the separation distance between the two first sub-pixels can be made smaller than the minimum value of the separation distance between the first sub-pixel and the second sub-pixel.
  • the display device has a partition wall between the first sub-pixel and the second sub-pixel in any of the 11th to 13th aspects, and the two first sub-pixels. No partition wall is formed between the pixels.
  • the minimum value of the separation distance between the two first sub-pixels can be made smaller than the minimum value of the separation distance between the first sub-pixel and the second sub-pixel.
  • the display device has a partition wall between the first sub-pixel and the second sub-pixel in any of the 11th to 13th aspects, and the one contact hole is formed. , Is formed directly below the partition wall.
  • a contact hole cover that covers the contact hole can be easily realized by using the partition wall.
  • At least one of the n TFTs of the display device according to the eighteenth aspect of the present invention is arranged so as to face the opening of the one contact hole.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

表示装置（１０１）は、１個のコンタクトホール（ＣＨ）と、ｎ（但し、ｎは２以上の自然数）個のＴＦＴ（３）と、ｎ個の電極（６）とが少なくとも形成されており、ｎ個の電極（６）は、１個のコンタクトホール（ＣＨ）を介して、ｎ個のＴＦＴ（３）とそれぞれ電気的に接続されている。

Description

表示装置
　本発明は、表示装置に関する。
　表示装置の一例として、特許文献１に開示されている技術が挙げられる。特許文献１に開示されている表示装置は、表示パネル装置を含んでいる。当該表示パネル装置において、第一電極は、区画された平坦化膜毎に、その縁部が画素部間に設けられた溝部に配置され、平坦化膜の上面および側面の全面を覆い平坦化膜を密閉している。
日本国公開特許公報「特開２０１１－４４２７１号（２０１１年３月３日公開）」
　特許文献１に開示されている表示パネル装置においては、１個の第一電極が、１個のコンタクトホールを介して、１個の駆動トランジスタと電気的に接続されている。このため、特許文献１に開示されている表示パネル装置においては、コンタクトホールの個数が多くなり、コンタクトホールの総形成面積が大きくなるため、それに伴い発光層の形成面積が小さくなる。従って、特許文献１に開示されている表示装置においては、表示輝度を高くすることが難しいという問題が発生する。
　本発明の一態様は、高輝度化が簡単な表示装置を実現することを目的とする。
　本発明の一態様に係る表示装置は、１個のコンタクトホールと、ｎ（但し、ｎは２以上の自然数）個のＴＦＴと、ｎ個の電極とが少なくとも形成されており、前記ｎ個の電極は、前記１個のコンタクトホールを介して、前記ｎ個のＴＦＴとそれぞれ電気的に接続されている。
　本発明の一態様によれば、高輝度化が簡単な表示装置を実現することができる。
本発明の実施形態１に係る表示装置の概略構成を示す平面図である。 図１のＡ－Ａ線断面図である。 コンタクトホールによって、電極とＴＦＴとを電気的に接続する第１具体例を示す断面図である。 コンタクトホールによって、電極とＴＦＴとを電気的に接続する第２具体例を示す断面図である。 コンタクトホールによって、電極とＴＦＴとを電気的に接続する第３具体例を示す断面図である。 本発明の実施形態２に係る表示装置の概略構成を示す平面図である。 本発明の実施形態３に係る表示装置の概略構成を示す平面図である。 本発明の実施形態４に係る表示装置の概略構成を示す平面図である。 図８のＢ－Ｂ線断面図である。 本発明の実施形態５に係る表示装置の概略構成を示す平面図である。 本発明の実施形態６に係る表示装置の概略構成を示す平面図である。 本発明の実施形態７に係る表示装置の概略構成を示す平面図である。 本発明の実施形態８に係る表示装置の概略構成を示す平面図である。 画素回路とコンタクトホールとの位置関係の第１具体例を示すイメージ図である。 画素回路とコンタクトホールとの位置関係の第２具体例を示すイメージ図である。 コンタクトホールの開口形状の第１具体例を示すイメージ図である。 コンタクトホールの開口形状の第２具体例を示すイメージ図である。
　本発明を実施するための形態について、図面を参照して説明する。なお、説明の便宜上、先に説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない場合がある。また、各図においては、本発明の主題と関連の浅い部材の図示を省略している場合がある。
　〔実施形態１〕
　図１は、本発明の実施形態１に係る表示装置１０１の概略構成を示す平面図である。図１には、表示装置１０１に対して形成された複数のコンタクトホールＣＨを示す仮想線を付記している。
　表示装置１０１は、複数の画素Ｐを備えている。図１においては、複数の画素Ｐのうち、４個を示している。但し、画素Ｐの個数は、特に限定されない。
　複数の画素Ｐの各々は、第１サブ画素Ｐ１、第２サブ画素Ｐ２、および第３サブ画素Ｐ３を含んでいる。第１サブ画素Ｐ１は第１色を発光し、第２サブ画素Ｐ２は第２色を発光し、第３サブ画素Ｐ３は第３色を発光する。第１色と第２色と第３色とは、互いに異なる色である。表示装置１０１においては、第１サブ画素Ｐ１が発光する第１色が赤、第２サブ画素Ｐ２が発光する第２色が緑、第３サブ画素Ｐ３が発光する第３色が青である。但し、第１色、第２色、および第３色の各色は、これに限定されない。第１色、第２色、および第３色は、互いに異なる色であれば、各々任意の色であってよい。
　また、表示装置１０１は、隔壁１を備えている。隔壁１は、バンクまたはブラックマトリクスとも呼ばれる。隔壁１は、第１サブ画素Ｐ１が発する第１色の光と、第２サブ画素Ｐ２が発する第２色の光と、第３サブ画素Ｐ３が発する第３色の光との混色を防ぐ機能を有している。隔壁１は、第１サブ画素Ｐ１と第２サブ画素Ｐ２との間、第２サブ画素Ｐ２と第３サブ画素Ｐ３との間、および第３サブ画素Ｐ３と第１サブ画素Ｐ１との間に形成されている。表示装置１０１において、２個の第１サブ画素Ｐ１の間、２個の第２サブ画素Ｐ２の間、および２個の第３サブ画素Ｐ３の間には、隔壁１は形成されていない。
　図２は、図１のＡ－Ａ線断面図である。表示装置１０１は、隔壁１、基板２、ｎ（但し、ｎは２以上の自然数）個のＴＦＴ（Thin Film Transistor：薄膜トランジスタ）３、配線層４、平坦化膜５、ｎ個の電極６、ｎ個の発光層７、および共通電極８を備えている。また、表示装置１０１には、コンタクトホール（１個のコンタクトホール）ＣＨが形成されている。図２には、２個のＴＦＴ３のみが描かれている。
　表示装置１０１は、１個の第１サブ画素Ｐ１につき１個の発光素子９を備えており、１個の第２サブ画素Ｐ２につき１個の発光素子９を備えており、１個の第３サブ画素Ｐ３につき１個の発光素子９を備えている。１個の発光素子９につき、１個の電極６、１個の発光層７、および共通電極８を有している。第１サブ画素Ｐ１、第２サブ画素Ｐ２、および第３サブ画素Ｐ３の各々は、自身に含まれた１個の発光素子９、ひいては、この１個の発光素子９が有している１個の電極６および１個の発光層７に対応している。一方、共通電極８は、全ての発光素子９に共通するものである。
　第１サブ画素Ｐ１、第２サブ画素Ｐ２、および第３サブ画素Ｐ３の各々に関し、自身に対応する電極６と、自身に対応する発光層７と、共通電極８との重畳している領域が、発光領域として規定される。当該発光領域において、電極６がアノードであり共通電極８がカソードである場合、電流は電極６から共通電極８に流れ、これにより、発光層７は発光する。
　隔壁１は、発光層７を画定するものでもある。隔壁１の形成後、発光材料を設けて発光層７を形成することにより、隔壁１は当該発光材料を堰き止めることができる。
　発光層７は、自発光素子を含む発光層である。当該自発光素子の一例として、ＯＬＥＤ（Organic Light Emitting Diode：有機発光ダイオード）、ＱＬＥＤ（Quantum dot Light Emitting Diode：量子ドット発光ダイオード）、および無機発光ダイオードが挙げられる。
　基板２は例えば、基材を備えている。当該基材の材料の一例として、ガラスおよび樹脂が挙げられる。また、基板２は、当該基材に対して、少なくとも１層の樹脂層およびバリア層が、この順に積層されてなるものであってもよい。当該樹脂層の材料の一例として、ポリイミドが挙げられる。バリア層は、表示装置１０１の使用時に、水分および／または不純物が、ＴＦＴ３および／または発光層７に到達することを防ぐ層である。当該バリア層の一例として、ＣＶＤ（Chemical Vapor Deposition）法により形成される、酸化シリコン膜、窒化シリコン膜、あるいは酸窒化シリコン膜、またはこれらの積層膜が挙げられる。
　また、表示装置１０１においては、基板２上に、ｎ個の発光素子９が設けられていると解釈することができる。当該解釈において、ｎ個の発光素子９の各々は、基板２側から順に、ｎ個の電極６のうち対応する１個、ｎ個の発光層７のうち対応する１個、およびｎ個の発光素子９に共通する共通電極８を有している。
　ｎ個の電極６は、コンタクトホールＣＨを介して、ｎ個のＴＦＴ３とそれぞれ電気的に接続されている。ｎ個のＴＦＴ３は、それぞれ、ｎ個の発光素子９を駆動するものである。配線層４は、ｎ個のＴＦＴ３を制御するために必要な配線を含んでいる。
　コンタクトホールＣＨは、平坦化膜５に形成されている。平坦化膜５は、ｎ個のＴＦＴ３とｎ個の電極６との間に設けられている。平坦化膜５の材料の一例として、ポリイミド、アクリル等の、塗布可能な有機材料が挙げられる。
　表示装置１０１によれば、コンタクトホールＣＨの総数を少なくすることができるため、開口率を高くすることによる高輝度化が簡単である。
　コンタクトホールＣＨは、隔壁１の直下に形成されている。これにより、隔壁１を利用して、コンタクトホールＣＨを覆うコンタクトホールカバーを容易に実現することができる。
　図２には、２個のＴＦＴ３のみが描かれているが、図１によれば、表示装置１０１において、ｎ個は４個であることが分かる。すなわち、表示装置１０１においては、４個の電極６が、１個のコンタクトホールＣＨを介して、４個のＴＦＴ３とそれぞれ電気的に接続されていることになる。また、図１に示すとおり、コンタクトホールＣＨは、上面視で、円形に形成されている。
　表示装置１０１は、コンタクトホールＣＨ毎に、ｎ個の電極６が設けられるため、換言すれば、ｎ個の電極６を複数組有している。また、表示装置１０１においては、２個の第１サブ画素Ｐ１が互いに隣接している。さらに、２個の第１サブ画素Ｐ１の離間距離の最小値は、２個の第１サブ画素Ｐ１のいずれかと第２サブ画素Ｐ２との離間距離の最小値より小さい。なお、表示装置１０１において、２個の第１サブ画素Ｐ１の間に隔壁１が形成されておらず、２個の第１サブ画素Ｐ１が接しているため、２個の第１サブ画素Ｐ１の離間距離の最小値は、０とみなせる。一方、表示装置１０１において、２個の第１サブ画素Ｐ１のいずれかと第２サブ画素Ｐ２との離間距離の最小値は、隔壁１の幅Ｗ１である。
　各第１サブ画素Ｐ１はいずれも第１色を発光するため、２個の第１サブ画素Ｐ１の間で、光の混色を防ぐ必要がない。このため、２個の第１サブ画素Ｐ１の離間距離の最小値は、第１サブ画素Ｐ１と第２サブ画素Ｐ２との離間距離の最小値より小さくすることができる。これにより、表示装置１０１によれば、開口率を高くすることによる高輝度化が簡単である。
　また、表示装置１０１においてある縦１列を構成する複数の第１サブ画素Ｐ１に関し、各第１サブ画素Ｐ１は、第１色を発光する発光層７を有しており、各第１サブ画素Ｐ１の発光層７が一体的に形成されている。
　これにより、互いに一体化する各発光層７が並ぶ方向において、表示装置１０１の製造時における少なくとも１個の発光層７の位置ずれによって、表示装置１０１の完成品が不良になることを防ぐことができる。従って、製造歩留まりの高い表示装置１０１を実現することができる。および／または、表示装置１０１の製造装置（特に成膜装置）において要求される精度を低めることが可能になる。
　また、上述したとおり、表示装置１０１において、２個の第１サブ画素Ｐ１の間には、隔壁１は形成されていない。２個の第１サブ画素Ｐ１の間で光の混色を防ぐ必要がないので、２個の第１サブ画素Ｐ１の間に隔壁１を形成する必要がない。これにより、２個の第１サブ画素Ｐ１の離間距離の最小値を、第１サブ画素Ｐ１と第２サブ画素Ｐ２との離間距離の最小値より小さくすることができる。
　なお、離間距離の最小値に関しては、第１サブ画素Ｐ１と第２サブ画素Ｐ２との組について議論しているが、第２サブ画素Ｐ２と第３サブ画素Ｐ３との組、および第３サブ画素Ｐ３と第１サブ画素Ｐ１との組についても同様の議論ができる。
　図３は、コンタクトホールＣＨによって、電極６とＴＦＴ３とを電気的に接続する第１具体例を示す断面図である。当該第１具体例において、表示装置１０１は、ＴＦＴ層１０を有している。ＴＦＴ層１０は、ＴＦＴ３、配線層４、および平坦化膜５を含んでいる。ＴＦＴ層１０は、平坦化膜５、ＴＦＴ３のゲート１１、ＴＦＴ３のソース１２、ＴＦＴ３のドレイン１３、層間絶縁膜１４、半導体部１５、半導体部１６ａ、および半導体部１６ｂを有している。
　層間絶縁膜１４は、ゲート１１の上に形成されている。層間絶縁膜１４は例えば、ＣＶＤ法によって形成された、酸化シリコン（ＳｉＯｘ）膜あるいは窒化シリコン（ＳｉＮｘ）膜またはこれらの積層膜によって構成することができる。
　半導体部１５は、層間絶縁膜１４の上に形成されている。半導体部１６ａおよび半導体部１６ｂはいずれも、半導体部１５の上に形成されている。図３に示す断面において、半導体部１６ａは、半導体部１５における左端側に形成されており、半導体部１６ｂは、同右端側に形成されている。層間絶縁膜１４は、半導体部１５、半導体部１６ａ、および半導体部１６ｂの組の上にも形成されている。半導体部１５、半導体部１６ａ、および半導体部１６ｂの各々は例えば、低温ポリシリコン（ＬＴＰＳ）あるいは酸化物半導体（例えばＩｎ－Ｇａ－Ｚｎ－Ｏ系の半導体）によって構成されている。
　ソース１２は、半導体部１６ａの上に形成されており、半導体部１６ａと接続している。ドレイン１３は、半導体部１６ｂの上に形成されており、半導体部１６ｂと接続している。
　そして、ソース１２は、コンタクト部１７にて、電極６と接続されている。なお、ドレイン１３は、電源線ＥＬＶ（図１４参照）と接続されている。コンタクト部１７は、ゲート１１、半導体部１５、半導体部１６ａ、および半導体部１６ｂのうち少なくとも１つの直上に位置している。
　図３の構造をｎ個のＴＦＴ３のうち少なくとも１個に関して適用することにより、ｎ個のＴＦＴ３のうち少なくとも１個は、１個のコンタクトホールＣＨの開口と対向して配置されていることになる。コンタクトホールＣＨの開口と対向して配置されているとは、コンタクトホールＣＨの上面視において、コンタクトホールＣＨの外縁より内側の領域と、対向の対象である部材（ここでは、ｎ個のＴＦＴ３のうち少なくとも１個）とが重なっていることを意味する。
　図４は、コンタクトホールＣＨによって、電極６とＴＦＴ３とを電気的に接続する第２具体例を示す断面図である。当該第２具体例においては、前記第１具体例と、下記の点が異なっている。
　すなわち、ゲート１１、ドレイン１３、半導体部１５、半導体部１６ａ、および半導体部１６ｂは、前記第１具体例と比較して、コンタクトホールＣＨの軸１８から遠い位置にある。ソース１２は、コンタクト部１９にて、電極６と接続されている。コンタクト部１９は、ゲート１１、半導体部１５、半導体部１６ａ、および半導体部１６ｂのいずれの直上にも位置していない。
　図５は、コンタクトホールＣＨによって、電極６とＴＦＴ３とを電気的に接続する第３具体例を示す断面図である。当該第３具体例においては、前記第２具体例と、下記の点が異なっている。
　すなわち、当該第３具体例においては、配線２０がさらに形成されている。配線２０の上には、層間絶縁膜１４が形成されている。これに伴い、ソース１２は、配線２０の直上にて盛り上がるように形成されている。
　配線２０とソース１２との間に、層間絶縁膜１４が介在しているため、ソース１２と配線２０とを任意に交差させることができる。
　〔実施形態２〕
　図６は、本発明の実施形態２に係る表示装置１０２の概略構成を示す平面図である。図６には、表示装置１０２に対して形成された複数のコンタクトホールＣＨを示す仮想線を付記している。
　表示装置１０２においては、２個の第１サブ画素Ｐ１の間にも、隔壁１が形成されている。２個の第１サブ画素Ｐ１の間に形成された隔壁１の幅（すなわち、幅Ｗ２）は、第１サブ画素Ｐ１と第２サブ画素Ｐ２との間に形成された隔壁１の幅（すなわち、幅Ｗ１）より小さい。
　２個の第１サブ画素Ｐ１の間で光の混色を防ぐ必要がないので、２個の第１サブ画素Ｐ１の間に形成された隔壁１の幅を小さくすることができる。これにより、２個の第１サブ画素Ｐ１の離間距離の最小値を、第１サブ画素Ｐ１と第２サブ画素Ｐ２との離間距離の最小値より小さくすることができる。
　〔実施形態３〕
　図７は、本発明の実施形態３に係る表示装置１０３の概略構成を示す平面図である。図７には、表示装置１０３に対して形成された複数のコンタクトホールＣＨを示す仮想線を付記している。
　表示装置１０３は、複数のコンタクトホールＣＨの一部が形成された位置が、表示装置１０１と異なっている。すなわち、表示装置１０１においては、複数のコンタクトホールＣＨが格子状に配置されていたが、表示装置１０３においては、複数のコンタクトホールＣＨがジグザグに配置されている。具体的に、表示装置１０３においては、図７中上段の４個のコンタクトホールＣＨと、同下段の５個のコンタクトホールＣＨとが、１個の第１サブ画素Ｐ１、１個の第２サブ画素Ｐ２、または１個の第３サブ画素Ｐ３の短辺分ずれて配置されている。
　〔実施形態４〕
　図８は、本発明の実施形態４に係る表示装置１０４の概略構成を示す平面図である。図８には、表示装置１０４に対して形成された複数のコンタクトホールＣＨを示す仮想線を付記している。
　表示装置１０４は、表示装置１０１と下記の点が異なっている。図８においては、複数の画素Ｐのうち、６個を示している。図８によれば、表示装置１０４において、ｎ個は３個である。
　表示装置１０１において、第１サブ画素Ｐ１の面積と、第２サブ画素Ｐ２の面積と、第３サブ画素Ｐ３の面積との比率は、１：１：１であった。そして、表示装置１０１において、第１サブ画素Ｐ１と、第２サブ画素Ｐ２と、第３サブ画素Ｐ３とは、ストライプ状に配置されていた。
　一方、表示装置１０４において、第１サブ画素Ｐ１の面積と、第２サブ画素Ｐ２の面積と、第３サブ画素Ｐ３の面積との比率は、１：１：２である。そして、表示装置１０４において、第１サブ画素Ｐ１と、第２サブ画素Ｐ２と、第３サブ画素Ｐ３とは、これらで１つの正方形を形成するよう（正方形状）に配置されている。
　ここで、図８において、第１サブ画素Ｐ１および第２サブ画素Ｐ２の配列方向（図８中縦方向）を方向Ｓとし、第１サブ画素Ｐ１および第３サブ画素Ｐ３の配列方向兼第２サブ画素Ｐ２および第３サブ画素Ｐ３の配列方向（図８中横方向）を方向Ｌとする。方向Ｓと方向Ｌとは、互いに垂直になる。
　表示装置１０４においては、方向Ｓに沿って複数の第１サブ画素Ｐ１が集まって配置されており、かつ、方向Ｌに沿って複数の第１サブ画素Ｐ１が集まって配置されている。互いに集まって配置された複数の第１サブ画素Ｐ１に関し、各第１サブ画素Ｐ１は、第１色を発光する発光層７を有しており、各第１サブ画素Ｐ１の発光層７が一体的に形成されている。
　図９は、図８のＢ－Ｂ線断面図である。図９から、方向Ｌに沿って、互いに集まって配置された２個の第１サブ画素Ｐ１の発光層７が一体的に形成されていることが分かる。
　これにより、互いに一体化する各発光層７が並ぶ方向、すなわち、方向Ｓおよび方向Ｌの両方において、表示装置１０４の製造時における少なくとも１個の発光層７の位置ずれによって、表示装置１０４の完成品が不良になることを防ぐことができる。従って、製造歩留まりの高い表示装置１０４を実現することができる。および／または、表示装置１０４の製造装置（特に成膜装置）において要求される精度は、表示装置１０１の製造装置において要求される精度より低くてもよい。
　表示装置１０４は、コンタクトホールＣＨ毎に、ｎ個の電極６が設けられるため、換言すれば、ｎ個の電極６を複数組有している。また、表示装置１０４においては、３個（図８では、さらに１個多い４個）の第１サブ画素Ｐ１が行列状に隣接している。ここで、行列状に隣接しているとは、１方向（例：方向Ｓ）に沿って隣接していると共に、当該１方向に対して垂直な方向（例：方向Ｌ）に沿って隣接していることを意味する。さらに、３個の第１サブ画素Ｐ１のうち２個の離間距離の最小値は、３個の第１サブ画素Ｐ１のいずれかと第２サブ画素Ｐ２との離間距離の最小値より小さい。表示装置１０４において、３個の第１サブ画素Ｐ１のうち２個の離間距離の最小値は、０とみなせ、３個の第１サブ画素Ｐ１のいずれかと第２サブ画素Ｐ２との離間距離の最小値は、隔壁１の幅Ｗ１である。
　各第１サブ画素Ｐ１はいずれも第１色を発光するため、２個の第１サブ画素Ｐ１の間で、光の混色を防ぐ必要がない。このため、２個の第１サブ画素Ｐ１の離間距離の最小値は、第１サブ画素Ｐ１と第２サブ画素Ｐ２との離間距離の最小値より小さくすることができる。これにより、表示装置１０４によれば、開口率を高くすることによる高輝度化が簡単である。
　〔実施形態５〕
　図１０は、本発明の実施形態５に係る表示装置１０５の概略構成を示す平面図である。図１０には、表示装置１０５に対して形成された複数のコンタクトホールＣＨを示す仮想線を付記している。
　表示装置１０５は、表示装置１０４に対して、領域Ｅにて、第１サブ画素Ｐ１の配置と第２サブ画素Ｐ２の配置とが入れ替わっている。
　〔実施形態６〕
　図１１は、本発明の実施形態６に係る表示装置１０６の概略構成を示す平面図である。図１１には、表示装置１０６に対して形成された複数のコンタクトホールＣＨを示す仮想線を付記している。
　表示装置１０６は、表示装置１０１と下記の点が異なっている。図１１においては、複数の画素Ｐのうち、２０個を示している。図１１によれば、表示装置１０６において、ｎ個は３個である。
　表示装置１０６において、複数の画素Ｐの各々は、１個の第１サブ画素Ｐ１、１個の第２サブ画素Ｐ２、および１個の第３サブ画素Ｐ３が、三角形状に配置されている。
　表示装置１０６においては、６個の第１サブ画素Ｐ１が集まって配置されている。互いに集まって配置された６個の第１サブ画素Ｐ１に関し、各第１サブ画素Ｐ１は、第１色を発光する発光層７を有しており、各第１サブ画素Ｐ１の発光層７が一体的に形成されている。
　これにより、互いに一体化する各発光層７が並ぶ方向（第１サブ画素Ｐ１のうちどの２個を選択するかに応じて、様々な方向が該当し得る）において、表示装置１０６の製造時における少なくとも１個の発光層７の位置ずれによって、表示装置１０６の完成品が不良になることを防ぐことができる。従って、製造歩留まりの高い表示装置１０６を実現することができる。および／または、表示装置１０６の製造装置（特に成膜装置）において要求される精度は、表示装置１０１の製造装置において要求される精度、および表示装置１０４の製造装置において要求される精度より低くてもよい。
　表示装置１０６は、コンタクトホールＣＨ毎に、ｎ個の電極６が設けられるため、換言すれば、ｎ個の電極６を複数組有している。また、６個の第１サブ画素Ｐ１は、六角形状に配置されている。さらに、６個の第１サブ画素Ｐ１のうち２個の離間距離の最小値は、６個の第１サブ画素Ｐ１のいずれかと第２サブ画素Ｐ２との離間距離の最小値より小さい。表示装置１０６において、６個の第１サブ画素Ｐ１のうち２個の離間距離の最小値は、０とみなせ、６個の第１サブ画素Ｐ１のいずれかと第２サブ画素Ｐ２との離間距離の最小値は、隔壁１の幅Ｗ１である。
　各第１サブ画素Ｐ１はいずれも第１色を発光するため、２個の第１サブ画素Ｐ１の間で、光の混色を防ぐ必要がない。このため、２個の第１サブ画素Ｐ１の離間距離の最小値は、第１サブ画素Ｐ１と第２サブ画素Ｐ２との離間距離の最小値より小さくすることができる。これにより、表示装置１０６によれば、開口率を高くすることによる高輝度化が簡単である。
　表示装置１０６においては、第２サブ画素Ｐ２および第３サブ画素Ｐ３の各々についても、第１サブ画素Ｐ１と同様の配置となっている。そして、６個の第１サブ画素Ｐ１によって構成された六角形Ｈ１と、６個の第２サブ画素Ｐ２によって構成された六角形Ｈ２と、６個の第３サブ画素Ｐ３によって構成された六角形Ｈ３とは、合同である。これにより、第１サブ画素Ｐ１の発光層７、第２サブ画素Ｐ２の発光層７、および第３サブ画素Ｐ３の発光層７をマスクを用いて形成する場合（例：蒸着、露光）、以下の効果が期待できる。すなわち、第１サブ画素Ｐ１の発光層７を形成するために用いるマスクを、第２サブ画素Ｐ２の発光層７および第３サブ画素Ｐ３の発光層７を形成するために用いることができる。従って、表示装置１０６の製造コストを低減させることができる。
　表示装置１０６においては、複数の六角形Ｈ１、複数の六角形Ｈ２、および複数の六角形Ｈ３が、ハニカム状に配置されている。これにより、前記マスクを、当該ハニカム状と反対の形状にすることができるため、機械強度の高い形状にすることができる。
　〔実施形態７〕
　図１２は、本発明の実施形態７に係る表示装置１０７の概略構成を示す平面図である。図１２には、表示装置１０７に対して形成された複数のコンタクトホールＣＨを示す仮想線を付記している。
　表示装置１０７は、表示装置１０６と下記の点が異なっている。図１２によれば、表示装置１０７において、ｎ個は６個である。
　具体的には、表示装置１０６において、複数のコンタクトホールＣＨは、各六角形Ｈ１の各頂点、各六角形Ｈ２の各頂点、および各六角形Ｈ３の各頂点にて形成されていた。一方、表示装置１０７において、複数のコンタクトホールＣＨは、各六角形Ｈ１の中心、各六角形Ｈ２の中心、および各六角形Ｈ３の中心にて形成されている。第１サブ画素Ｐ１、第２サブ画素Ｐ２、および第３サブ画素Ｐ３の配置自体は、表示装置１０６と表示装置１０７とで同じである。
　表示装置１０７によれば、表示装置１０６より、コンタクトホールＣＨの総数を少なくすることができるため、開口率を高くすることによる高輝度化が簡単である。
　〔実施形態８〕
　図１３は、本発明の実施形態８に係る表示装置１０８の概略構成を示す平面図である。図１３には、表示装置１０８に対して形成された複数のコンタクトホールＣＨを示す仮想線を付記している。
　表示装置１０８は、表示装置１０６と下記の点が異なっている。
　すなわち、表示装置１０８においては、複数の画素Ｐの替わりに、複数のみなし画素Ｐ´を規定している。みなし画素Ｐ´は、必ずしも表示装置の１画素に対応するものではないというだけで、その他は画素Ｐと同等に扱うことができる。みなし画素Ｐ´は、三角形状の第１サブ画素Ｐ１、三角形状の第２サブ画素Ｐ２、および三角形状の第３サブ画素Ｐ３が、３枚の羽根状に配置されている。図１３によれば、表示装置１０８において、ｎ個は６個である。
　具体的には、表示装置１０６において、複数のコンタクトホールＣＨは、各六角形Ｈ１の各頂点、各六角形Ｈ２の各頂点、および各六角形Ｈ３の各頂点にて形成されていた。表示装置１０８において、複数のコンタクトホールＣＨは、６個の第１サブ画素Ｐ１によって構成された六角形Ｈ４の隣接する２つの頂点毎に１個形成されている。また、表示装置１０８において、複数のコンタクトホールＣＨは、６個の第２サブ画素Ｐ２によって構成された六角形Ｈ５の隣接する２つの頂点毎に１個形成されている。また、表示装置１０８において、複数のコンタクトホールＣＨは、６個の第３サブ画素Ｐ３によって構成された六角形Ｈ６の隣接する２つの頂点毎に１個形成されている。六角形Ｈ４は六角形Ｈ１に対して、６個の第１サブ画素Ｐ１の各々が３０°ずれた配置になっている。六角形Ｈ５は六角形Ｈ２に対して、６個の第２サブ画素Ｐ２の各々が３０°ずれた配置になっている。六角形Ｈ６は六角形Ｈ３に対して、６個の第３サブ画素Ｐ３の各々が３０°ずれた配置になっている。
　表示装置１０８によれば、表示装置１０６より、コンタクトホールＣＨの総数を少なくすることができるため、開口率を高くすることによる高輝度化が簡単である。
　６個の第１サブ画素Ｐ１によって構成された六角形Ｈ４と、６個の第２サブ画素Ｐ２によって構成された六角形Ｈ５と、６個の第３サブ画素Ｐ３によって構成された六角形Ｈ６とは、合同である。これにより、第１サブ画素Ｐ１の発光層７、第２サブ画素Ｐ２の発光層７、および第３サブ画素Ｐ３の発光層７をマスクを用いて形成する場合（例：蒸着、露光）、以下の効果が期待できる。すなわち、第１サブ画素Ｐ１の発光層７を形成するために用いるマスクを、第２サブ画素Ｐ２の発光層７および第３サブ画素Ｐ３の発光層７を形成するために用いることができる。従って、表示装置１０８の製造コストを低減させることができる。
　表示装置１０８においては、複数の六角形Ｈ４、複数の六角形Ｈ５、および複数の六角形Ｈ６が、ハニカム状に配置されている。これにより、前記マスクを、当該ハニカム状と反対の形状にすることができるため、機械強度の高い形状にすることができる。
　図１４は、画素回路ＰＣとコンタクトホールＣＨとの位置関係の第１具体例を示すイメージ図である。すなわち、図１４においては、表示装置１０８に設けられた複数の第１サブ画素Ｐ１、複数の第２サブ画素Ｐ２、複数の第３サブ画素Ｐ３にそれぞれ対応する複数の電極６を示している。さらに、図１４においては、これらの複数の電極６にそれぞれ対応する複数の画素回路ＰＣを示している。そして、図１４には、表示装置１０８に対して形成された複数のコンタクトホールＣＨを示す仮想線を付記している。
　画素回路ＰＣは、ＴＦＴ３に相当する駆動トランジスタＴＤ、書き込みトランジスタＴＷ、データ信号線ＤＬ、走査信号線ＧＬ、および電源線ＥＬＶを有している。駆動トランジスタＴＤのドレインは、電源線ＥＬＶに接続されている。駆動トランジスタＴＤのゲートは、書き込みトランジスタＴＷを介して、データ信号線ＤＬに接続されている。書き込みトランジスタＴＷのゲートは、走査信号線ＧＬに接続されている。
　駆動トランジスタＴＤのソースは、コンタクト部２１にて、対応する電極６に接続されている。コンタクト部２１は、コンタクトホールＣＨの開口と対向している。駆動トランジスタＴＤの配置によっては、駆動トランジスタＴＤのソースをコンタクト部２１まで引き延ばす必要がある。
　図１５は、画素回路ＰＣとコンタクトホールＣＨとの位置関係の第２具体例を示すイメージ図である。図１５には、表示装置１０８に対して形成された複数のコンタクトホールＣＨを示す仮想線を付記している。当該第２具体例においては、前記第１具体例と、下記の点が異なっている。
　すなわち、当該第２具体例においては、駆動トランジスタＴＤのソースからコンタクト部２１へ至る経路と、電源線ＥＬＶとが交差していない。このため、コンタクト部２１と駆動トランジスタＴＤと電源線ＥＬＶとを同層に形成可能になる。コンタクト部２１を駆動トランジスタＴＤおよび電源線ＥＬＶと同層に形成することにより、表示装置１０８の製造工程が簡便になる。また、電源線ＥＬＶがコンタクトホールＣＨの開口の直下を避けて配置されている。これにより、サイズの大きな配線である電源線ＥＬＶと電極６とが重なる部分において、これらを平坦化膜５によって隔離することができるため、寄生容量を小さくすることができ、高速駆動が可能な表示装置１０８を容易に実現することができる。
　図１６は、コンタクトホールＣＨの開口形状の第１具体例を示すイメージ図である。すなわち、図１６においては、表示装置１０８に設けられたｎ個（６個）の電極６、および隔壁１を示している。そして、図１６には、表示装置１０８に対して形成されたコンタクトホールＣＨを示す仮想線を付記している。
　１個のコンタクトホールＣＨは、上面視で、円形に形成されている。これは、図１を参照した説明にて述べたとおりである。
　図１７は、コンタクトホールＣＨの開口形状の第２具体例を示すイメージ図である。図１７には、表示装置１０８に対して形成されたコンタクトホールＣＨを示す仮想線を付記している。当該第２具体例においては、前記第１具体例と、下記の点が異なっている。
　すなわち、当該第２具体例において、１個のコンタクトホールＣＨは、上面視で、放射状に形成されている。具体的に、１個のコンタクトホールＣＨの上面視における開口形状は、１個のコンタクトホールＣＨの中央開口領域ＥＲＢと、中央開口領域ＥＲＢから外側に伸びる複数の凸部２２とを含んでいる。そして、複数の凸部２２毎に、１個のコンタクトホールＣＨにおける凸部２２を規定する内壁２３に、ｎ個の電極６のうち１個が形成されている。なお、中央開口領域ＥＲＢの上面視における開口形状は、コンタクトホールＣＨの上面視における開口形状から複数の凸部２２を除いた、コンタクトホールＣＨの上面視における開口形状の基になる形状である。当該第２具体例において、中央開口領域ＥＲＢの上面視における開口形状は、六角形になっているが、六角形の替わりに、円形、六角形以外の各種多角形であってもよい。
　また、当該第２具体例においては、前記第１具体例と比較して、隣接する２個の電極６の離間距離が大きくなっている。また、当該第２具体例においては、コンタクトホールＣＨの開口と対向する電極６の端部が鋭利でない。これらにより、２個の電極６の近接化を避け、これらの電極６間でのリークを防ぐことができる。
　また、当該第２具体例において、１個のコンタクトホールＣＨは、その境界線の一部が閉領域の外に向かって湾曲または屈曲している開口形状である。ここで、閉領域とは、上面視に於けるコンタクトホールの中央開口領域である。
　また、当該第２具体例においては、凸部２２と、凸部２２に対応する電極６の周縁２４とが重畳している。
　〔まとめ〕
　本発明の態様１に係る表示装置は、１個のコンタクトホールと、ｎ（但し、ｎは２以上の自然数）個のＴＦＴと、ｎ個の電極とが少なくとも形成されており、前記ｎ個の電極は、前記１個のコンタクトホールを介して、前記ｎ個のＴＦＴとそれぞれ電気的に接続されている。
　前記の構成によれば、コンタクトホールの総数を少なくすることができるため、開口率を高くすることによる高輝度化が簡単である。
　本発明の態様２に係る表示装置は、前記態様１において、基板と、前記基板上に設けられたｎ個の発光素子とを備えており、前記ｎ個の発光素子の各々は、前記基板側から順に、前記ｎ個の電極のうち１個と、発光層と、前記ｎ個の発光素子に共通する共通電極とを有している。
　本発明の態様３に係る表示装置は、前記態様１または２において、前記ｎ個のＴＦＴと前記ｎ個の電極との間に設けられた平坦化膜を備えており、前記１個のコンタクトホールは、前記平坦化膜に形成されている。
　本発明の態様４に係る表示装置は、前記態様１から３のいずれかにおいて、前記ｎ個は、３個である。
　本発明の態様５に係る表示装置は、前記態様１から３のいずれかにおいて、前記ｎ個は、４個である。
　本発明の態様６に係る表示装置は、前記態様１から３のいずれかにおいて、前記ｎ個は、６個である。
　本発明の態様７に係る表示装置は、前記態様１から６のいずれかにおいて、前記１個のコンタクトホールは、上面視で、円形に形成されている。
　本発明の態様８に係る表示装置は、前記態様１から６のいずれかにおいて、前記１個のコンタクトホールの上面視における開口形状は、前記１個のコンタクトホールの中央開口領域と、当該中央開口領域から外側に伸びる複数の凸部とを含んでおり、前記複数の凸部毎に、前記１個のコンタクトホールにおける前記凸部を規定する内壁に、前記ｎ個の電極のうち１個が形成されている。
　本発明の態様９に係る表示装置は、前記態様８において、前記１個のコンタクトホールは、その境界線の一部が閉領域の外に向かって湾曲または屈曲している開口形状である。
　本発明の態様１０に係る表示装置は、前記態様８において、前記凸部と、前記凸部に対応する前記電極の周縁とが重畳している。
　本発明の態様１１に係る表示装置は、前記態様１、４から６のいずれかにおいて、前記ｎ個の電極を複数組と、１個の前記電極に対応し、第１色を発光する第１サブ画素を少なくとも２個と、１個の前記電極に対応し、前記第１色と異なる第２色を発光する第２サブ画素とを有しており、２個の前記第１サブ画素は、互いに隣接しており、前記２個の第１サブ画素の離間距離の最小値は、前記２個の第１サブ画素のいずれかと前記第２サブ画素との離間距離の最小値より小さい。
　各第１サブ画素はいずれも第１色を発光するため、２個の第１サブ画素の間で、光の混色を防ぐ必要がない。このため、２個の第１サブ画素の離間距離の最小値は、第１サブ画素と第２サブ画素との離間距離の最小値より小さくすることができる。これにより、前記の構成によれば、開口率を高くすることによる高輝度化が簡単である。
　本発明の態様１２に係る表示装置は、前記態様１、４、６のいずれかにおいて、前記ｎ個の電極を複数組と、１個の前記電極に対応し、第１色を発光する第１サブ画素を少なくとも３個と、１個の前記電極に対応し、前記第１色と異なる第２色を発光する第２サブ画素とを有しており、３個の前記第１サブ画素は、行列状に隣接しており、前記３個の第１サブ画素のうち２個の離間距離の最小値は、前記３個の第１サブ画素のいずれかと前記第２サブ画素との離間距離の最小値より小さい。
　各第１サブ画素はいずれも第１色を発光するため、２個の第１サブ画素の間で、光の混色を防ぐ必要がない。このため、２個の第１サブ画素の離間距離の最小値は、第１サブ画素と第２サブ画素との離間距離の最小値より小さくすることができる。これにより、前記の構成によれば、開口率を高くすることによる高輝度化が簡単である。
　本発明の態様１３に係る表示装置は、前記態様１、４、６のいずれかにおいて、前記ｎ個の電極を複数組と、１個の前記電極に対応し、第１色を発光する第１サブ画素を少なくとも６個と、１個の前記電極に対応し、前記第１色と異なる第２色を発光する第２サブ画素とを有しており、６個の前記第１サブ画素は、六角形状に配置されており、前記６個の第１サブ画素のうち２個の離間距離の最小値は、前記６個の第１サブ画素のいずれかと前記第２サブ画素との離間距離の最小値より小さい。
　各第１サブ画素はいずれも第１色を発光するため、２個の第１サブ画素の間で、光の混色を防ぐ必要がない。このため、２個の第１サブ画素の離間距離の最小値は、第１サブ画素と第２サブ画素との離間距離の最小値より小さくすることができる。これにより、前記の構成によれば、開口率を高くすることによる高輝度化が簡単である。
　本発明の態様１４に係る表示装置は、前記態様１１から１３のいずれかにおいて、各前記第１サブ画素は、前記第１色を発光する発光層を有しており、前記各第１サブ画素の発光層が一体的に形成されている。
　前記の構成によれば、互いに一体化する各発光層が並ぶ方向において、表示装置の製造時における少なくとも１個の発光層の位置ずれによって、表示装置の完成品が不良になることを防ぐことができる。従って、製造歩留まりの高い表示装置を実現することができる。および／または、表示装置の製造装置（特に成膜装置）において要求される精度を低めることが可能になる。
　本発明の態様１５に係る表示装置は、前記態様１１から１３のいずれかにおいて、２個の前記第１サブ画素の間、および、前記第１サブ画素と前記第２サブ画素との間に、それぞれ隔壁を有しており、前記２個の第１サブ画素の間に形成された隔壁の幅は、前記第１サブ画素と前記第２サブ画素との間に形成された隔壁の幅より小さい。
　前記の構成によれば、２個の第１サブ画素の間で光の混色を防ぐ必要がないので、２個の第１サブ画素の間に形成された隔壁の幅を小さくすることができる。これにより、２個の第１サブ画素の離間距離の最小値を、第１サブ画素と第２サブ画素との離間距離の最小値より小さくすることができる。
　本発明の態様１６に係る表示装置は、前記態様１１から１３のいずれかにおいて、前記第１サブ画素と前記第２サブ画素との間に隔壁を有しており、２個の前記第１サブ画素の間に隔壁が形成されていない。
　前記の構成によれば、２個の第１サブ画素の間で光の混色を防ぐ必要がないので、２個の第１サブ画素の間に隔壁を形成する必要がない。これにより、２個の第１サブ画素の離間距離の最小値を、第１サブ画素と第２サブ画素との離間距離の最小値より小さくすることができる。
　本発明の態様１７に係る表示装置は、前記態様１１から１３のいずれかにおいて、前記第１サブ画素と前記第２サブ画素との間に隔壁を有しており、前記１個のコンタクトホールは、前記隔壁の直下に形成されている。
　前記の構成によれば、隔壁を利用して、コンタクトホールを覆うコンタクトホールカバーを容易に実現することができる。
　本発明の態様１８に係る表示装置は、前記態様１から１７のいずれかにおいて、前記ｎ個のＴＦＴのうち少なくとも１個は、前記１個のコンタクトホールの開口と対向して配置されている。
　本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
１　隔壁
２　基板
３　ＴＦＴ
４　配線層
５　平坦化膜
６　電極
７　発光層
８　共通電極
９　発光素子
１０　ＴＦＴ層
１１　ＴＦＴのゲート
１２　ＴＦＴのソース
１３　ＴＦＴのドレイン
１４　層間絶縁膜
１５、１６ａ、および１６ｂ　半導体部
１７、１９、２１　コンタクト部
１８　コンタクトホールの軸
２０　配線
２２　凸部
２３　内壁
２４　周縁
１０１～１０８　表示装置
ＥＲＢ　中央開口領域
ＣＨ　コンタクトホール
ＤＬ　データ信号線
Ｅ　領域
ＥＬＶ　電源線
ＧＬ　走査信号線
Ｈ１～Ｈ６　六角形
Ｐ　画素
Ｐ´　みなし画素
Ｐ１　第１サブ画素
Ｐ２　第２サブ画素
Ｐ３　第３サブ画素
ＰＣ　画素回路
ＴＤ　駆動トランジスタ
ＴＷ　書き込みトランジスタ
Ｗ１、Ｗ２　隔壁の幅

 

Claims (18)

  1. 　１個のコンタクトホールと、ｎ（但し、ｎは２以上の自然数）個のＴＦＴと、ｎ個の電極とが少なくとも形成されており、
    　前記ｎ個の電極は、前記１個のコンタクトホールを介して、前記ｎ個のＴＦＴとそれぞれ電気的に接続されている表示装置。
  2. 　前記表示装置は、基板と、前記基板上に設けられたｎ個の発光素子とを備えており、
    　前記ｎ個の発光素子の各々は、前記基板側から順に、前記ｎ個の電極のうち１個と、発光層と、前記ｎ個の発光素子に共通する共通電極とを有している請求項１に記載の表示装置。
  3. 　前記表示装置は、前記ｎ個のＴＦＴと前記ｎ個の電極との間に設けられた平坦化膜を備えており、
    　前記１個のコンタクトホールは、前記平坦化膜に形成されている請求項１または２に記載の表示装置。
  4. 　前記ｎ個は、３個である請求項１から３のいずれか１項に記載の表示装置。
  5. 　前記ｎ個は、４個である請求項１から３のいずれか１項に記載の表示装置。
  6. 　前記ｎ個は、６個である請求項１から３のいずれか１項に記載の表示装置。
  7. 　前記１個のコンタクトホールは、上面視で、円形に形成されている請求項１から６のいずれか１項に記載の表示装置。
  8. 　前記１個のコンタクトホールの上面視における開口形状は、前記１個のコンタクトホールの中央開口領域と、当該中央開口領域から外側に伸びる複数の凸部とを含んでおり、
    　前記複数の凸部毎に、前記１個のコンタクトホールにおける前記凸部を規定する内壁に、前記ｎ個の電極のうち１個が形成されている請求項１から６のいずれか１項に記載の表示装置。
  9. 　前記１個のコンタクトホールは、その境界線の一部が閉領域の外に向かって湾曲または屈曲している開口形状である請求項８に記載の表示装置。
  10. 　前記凸部と、前記凸部に対応する前記電極の周縁とが重畳している請求項８に記載の表示装置。
  11. 　前記ｎ個の電極を複数組と、
    　１個の前記電極に対応し、第１色を発光する第１サブ画素を少なくとも２個と、
    　１個の前記電極に対応し、前記第１色と異なる第２色を発光する第２サブ画素とを有しており、
    　２個の前記第１サブ画素は、互いに隣接しており、
    　前記２個の第１サブ画素の離間距離の最小値は、前記２個の第１サブ画素のいずれかと前記第２サブ画素との離間距離の最小値より小さい請求項１、４から６のいずれか１項に記載の表示装置。
  12. 　前記ｎ個の電極を複数組と、
    　１個の前記電極に対応し、第１色を発光する第１サブ画素を少なくとも３個と、
    　１個の前記電極に対応し、前記第１色と異なる第２色を発光する第２サブ画素とを有しており、
    　３個の前記第１サブ画素は、行列状に隣接しており、
    　前記３個の第１サブ画素のうち２個の離間距離の最小値は、前記３個の第１サブ画素のいずれかと前記第２サブ画素との離間距離の最小値より小さい請求項１、４、６のいずれか１項に記載の表示装置。
  13. 　前記ｎ個の電極を複数組と、
    　１個の前記電極に対応し、第１色を発光する第１サブ画素を少なくとも６個と、
    　１個の前記電極に対応し、前記第１色と異なる第２色を発光する第２サブ画素とを有しており、
    　６個の前記第１サブ画素は、六角形状に配置されており、
    　前記６個の第１サブ画素のうち２個の離間距離の最小値は、前記６個の第１サブ画素のいずれかと前記第２サブ画素との離間距離の最小値より小さい請求項１、４、６のいずれか１項に記載の表示装置。
  14. 　各前記第１サブ画素は、前記第１色を発光する発光層を有しており、
    　前記各第１サブ画素の発光層が一体的に形成されている請求項１１から１３のいずれか１項に記載の表示装置。
  15. 　２個の前記第１サブ画素の間、および、前記第１サブ画素と前記第２サブ画素との間に、それぞれ隔壁を有しており、
    　前記２個の第１サブ画素の間に形成された隔壁の幅は、前記第１サブ画素と前記第２サブ画素との間に形成された隔壁の幅より小さい請求項１１から１３のいずれか１項に記載の表示装置。
  16. 　前記第１サブ画素と前記第２サブ画素との間に隔壁を有しており、
    　２個の前記第１サブ画素の間に隔壁が形成されていない請求項１１から１３のいずれか１項に記載の表示装置。
  17. 　前記第１サブ画素と前記第２サブ画素との間に隔壁を有しており、
    　前記１個のコンタクトホールは、前記隔壁の直下に形成されている請求項１１から１３のいずれか１項に記載の表示装置。
  18. 　前記ｎ個のＴＦＴのうち少なくとも１個は、前記１個のコンタクトホールの開口と対向して配置されている請求項１から１７のいずれか１項に記載の表示装置。
PCT/JP2020/005881 2020-02-14 2020-02-14 表示装置 WO2021161528A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/795,858 US20230064913A1 (en) 2020-02-14 2020-02-14 Display device
PCT/JP2020/005881 WO2021161528A1 (ja) 2020-02-14 2020-02-14 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/005881 WO2021161528A1 (ja) 2020-02-14 2020-02-14 表示装置

Publications (1)

Publication Number Publication Date
WO2021161528A1 true WO2021161528A1 (ja) 2021-08-19

Family

ID=77291471

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/005881 WO2021161528A1 (ja) 2020-02-14 2020-02-14 表示装置

Country Status (2)

Country Link
US (1) US20230064913A1 (ja)
WO (1) WO2021161528A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009015098A (ja) * 2007-07-06 2009-01-22 Sony Corp 表示装置および表示装置の製造方法
WO2013046275A1 (ja) * 2011-09-29 2013-04-04 パナソニック株式会社 表示パネルおよびその製造方法
US20150037935A1 (en) * 2012-11-23 2015-02-05 Lg Display Co., Ltd. Array substrate for liquid crystal display and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009015098A (ja) * 2007-07-06 2009-01-22 Sony Corp 表示装置および表示装置の製造方法
WO2013046275A1 (ja) * 2011-09-29 2013-04-04 パナソニック株式会社 表示パネルおよびその製造方法
US20150037935A1 (en) * 2012-11-23 2015-02-05 Lg Display Co., Ltd. Array substrate for liquid crystal display and method for manufacturing the same

Also Published As

Publication number Publication date
US20230064913A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
US10403685B2 (en) Display device
US10686018B2 (en) Display device and manufacturing method thereof
KR102124043B1 (ko) 화소 배열 구조 및 이를 채용하는 표시 장치
EP2797134B1 (en) Organic light emitting diode display
CN102403334B (zh) 有机电致发光显示器件
TWI594415B (zh) 有機發光二極體顯示器
TWI569438B (zh) 有機ｅｌ顯示裝置
KR102143682B1 (ko) 대면적 oled 마이크로 디스플레이 및 그 제조 방법
KR101097343B1 (ko) 유기 발광 표시 장치
WO2021196995A1 (zh) 显示装置、显示装置的盖板的制作方法
KR102568777B1 (ko) 디스플레이장치
WO2018205652A1 (zh) 像素结构及其制作方法、显示基板和显示装置
KR20150024575A (ko) 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
JP2015090814A (ja) 表示装置
US11910655B2 (en) Display device
KR100474001B1 (ko) 듀얼패널타입 유기전계발광 소자 및 그의 제조방법
KR20230153321A (ko) 유기발광 디스플레이 장치
WO2022163123A1 (ja) 表示装置
JP5835898B2 (ja) 有機発光表示装置
KR101663743B1 (ko) 유기전계발광 표시장치
KR20160060832A (ko) 유기전계발광 표시장치
JP2019110271A (ja) 表示装置
WO2021161528A1 (ja) 表示装置
KR102047731B1 (ko) 유기발광다이오드 표시장치
KR100482166B1 (ko) 듀얼패널타입 유기전계발광 소자 및 그의 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20918189

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20918189

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP