WO2021149562A1 - 昇圧回路および電圧発生装置 - Google Patents

昇圧回路および電圧発生装置 Download PDF

Info

Publication number
WO2021149562A1
WO2021149562A1 PCT/JP2021/000887 JP2021000887W WO2021149562A1 WO 2021149562 A1 WO2021149562 A1 WO 2021149562A1 JP 2021000887 W JP2021000887 W JP 2021000887W WO 2021149562 A1 WO2021149562 A1 WO 2021149562A1
Authority
WO
WIPO (PCT)
Prior art keywords
copper foil
insulating substrate
lead
foil pattern
main surface
Prior art date
Application number
PCT/JP2021/000887
Other languages
English (en)
French (fr)
Inventor
文仁 伊澤
裕也 山下
陽平 荒木
雅人 阿知原
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to EP21744904.0A priority Critical patent/EP4096083A4/en
Priority to JP2021573092A priority patent/JP7209875B2/ja
Publication of WO2021149562A1 publication Critical patent/WO2021149562A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0256—Electrical insulation details, e.g. around high voltage areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447—Lead-in-hole components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/10757—Bent leads

Definitions

  • the present invention relates to a booster circuit and a voltage generator that boost the voltage.
  • the voltage generator used when accelerating an electron beam with an electron beam processing machine, ion beam generator, electron microscope, etc. is equipped with a Cockcroft-Walton (CW) circuit as a circuit that converts AC voltage to DC voltage. ing.
  • CW Cockcroft-Walton
  • a plurality of insulating substrates provided with booster circuits are stacked, and the voltage is stepwise boosted in each booster circuit to generate a high DC voltage.
  • the booster circuit of the voltage generator is composed of low withstand voltage components, but the voltage becomes higher as it approaches the voltage output section. Therefore, a large potential difference is generated between the low voltage portion and the high voltage portion, and discharge is likely to occur between the insulating substrates. In order to prevent the occurrence of such a discharge, it is necessary to secure a sufficient dielectric strength, but in order to increase the dielectric strength, the voltage generator becomes large.
  • the electronic components at each stage of the booster circuit are integrally molded with a resin molding material to improve the insulation withstand capability between the insulating substrates and to reduce the size of the voltage generator. Has been realized.
  • the present invention has been made in view of the above, and an object of the present invention is to obtain a miniaturized booster circuit without increasing the weight of a plurality of stacked insulating substrates.
  • the present invention is a booster circuit for boosting an input voltage, in which a first component is arranged on a first main surface and a second component is provided. It includes a first insulating substrate arranged on a second main surface and a second insulating substrate on which a third component is arranged on a third main surface. Further, the booster circuit includes a first lead connected to the second component and a connecting line connecting the first insulating substrate and the second insulating substrate. In the booster circuit, the first insulating substrate and the second insulating substrate are stacked so that the second main surface faces the third main surface.
  • At least one of the first main surface and the second main surface has a first conductive pattern for connecting the first lead to the conductive member arranged on the first insulating substrate.
  • the first conductive pattern is arranged and covers the first lead forming portion, which is a bent portion of the first lead when the first insulating substrate is viewed from the first main surface side. It has been extended to the area.
  • a miniaturized booster circuit can be obtained without weighting a plurality of stacked insulating substrates.
  • the figure for demonstrating the potential difference between the stages of the CW circuit provided in the voltage generator which concerns on Embodiment 1. A perspective view showing a structure of a stage included in the voltage generator according to the first embodiment.
  • the figure which shows the simulation result by the electric field simulation model of FIG. The figure for demonstrating another configuration example of the stage provided in the voltage generator which concerns on Embodiment 2.
  • the figure for demonstrating the electric field concentration when the copper foil pattern which concerns on Embodiment 1 is arranged on either the upper surface or the lower surface of an insulating substrate, and the outer shape of a copper foil pattern is quadrangular
  • the figure for demonstrating the electric field concentration when the copper foil pattern which concerns on Embodiment 1 is arranged on either the upper surface or the lower surface of an insulating substrate, and the outer shape of a copper foil pattern is circular.
  • the figure for demonstrating the electric field concentration when the copper foil pattern which concerns on Embodiment 1 is arranged on both sides of an insulating substrate, and the outer shape of a copper foil pattern is a quadrangle
  • the figure for demonstrating the electric field concentration in the case where the copper foil pattern which concerns on Embodiment 1 is arranged on both sides of the insulating substrate, and the outer shape of the copper foil pattern is circular.
  • the Cockcroft-Walton circuit included in the voltage generator is referred to as a CW circuit.
  • FIG. 1 is a diagram showing a configuration of a CW circuit included in the voltage generator according to the first embodiment.
  • the voltage generator 100 which is a DC high voltage generator, includes a CW circuit 1 which is a booster circuit, boost transformers 3A and 3B, and an inverter circuit 2 which generates an AC voltage.
  • CW circuit 1 is a symmetrical inverse type CW circuit.
  • the voltage generator 100 uses, for example, the CW circuit 1 to generate a voltage of several tens of kV to several hundreds of kV.
  • the DC high voltage generated by the voltage generator 100 is used, for example, when an electron beam processing machine that performs processing by irradiating an object with an electron beam accelerates the electron beam.
  • the DC high voltage generated by the voltage generator 100 may be applied to an ion beam generator, an electron microscope, or the like.
  • CW circuit 1 is a multi-stage voltage doubler rectifier circuit. Each component of the CW circuit 1 is a component with a low withstand voltage, but the voltage is boosted by the CW circuit 1 and a high voltage is output from the output unit 13, so that the voltage applied to the CW circuit 1 is the output unit. It becomes higher as it approaches 13.
  • the boosting method, boosting ratio, voltage value, and the like of the CW circuit 1 described here are examples.
  • the CW circuit 1 may be any boosting type CW circuit.
  • the symmetrical inverse type CW circuit 1 is connected to two step-up transformers 3A and 3B connected to the inverter circuit 2.
  • the inverter circuit 2 is a full-bridge inverter composed of switching elements such as an IGBT (Insulated Gate Bipolar Transistor) and a MOSFET (Field Effect Transistor: Metal-Oxide-Semiconductor Field-Effect Transistor).
  • the inverter circuit 2 is driven at a frequency on the order of kHz.
  • the step-up transformers 3A and 3B boost the output of the inverter circuit 2 from ⁇ several kV to ⁇ several kV (for example, ⁇ 10 kV).
  • the step-up transformers 3A and 3B each have a primary winding and a secondary winding, and the secondary windings of the step-up transformers 3A and 3B are connected so as to be in series with each other.
  • the polarities of the windings in the step-up transformers 3A and 3B are indicated by black dots.
  • the secondary windings of the step-up transformers 3A and 3B are connected to each other on the black spot side.
  • Both terminals of the secondary winding of the step-up transformer 3A are the input terminals T1 and T2 of the CW circuit 1.
  • Both terminals of the secondary winding of the step-up transformer 3B are input terminals T2 and T3 of the CW circuit 1.
  • the input terminal T2 is connected to a fixed potential.
  • the CW circuit 1 is configured by using a plurality of diodes and a plurality of capacitors.
  • the CW circuit 1 includes a rectifier circuit unit 50 and a voltage doubler booster circuit unit 60.
  • the rectifier circuit unit 50 has a DC capacitor Ca and diodes Da1 and Da2
  • the voltage doubler booster circuit unit 60 has a DC capacitor Cb1, an AC capacitor Cb2 and Cb3, and diodes Db1 to Db4.
  • the first stage circuit simply constitutes the rectifier circuit unit 50.
  • the rectifier circuit unit 50 is connected to the input terminals T1 to T3, and the voltage booster circuit unit 60 is connected to the rectifier circuit unit 50 and the output unit 13.
  • the DC capacitor Ca is connected to the input terminal T2
  • the cathode of the diode Da1 is connected to the input terminal T1
  • the cathode of the diode Da2 is connected to the input terminal T3.
  • a plurality of voltage booster circuit units 60 are connected stepwise to the rectifier circuit unit 50. That is, in the CW circuit 1, the DC capacitors Ca and the diodes Da1 and Da2 constituting the rectifier circuit unit 50 are provided with the voltage booster circuit unit 60 including the DC capacitors Cb1, the AC capacitors Cb2 and Cb3, and the diodes Db1 to Db4. , Multiple connections are made in stages. With this configuration, the CW circuit 1 is a multi-stage voltage doubler rectifier circuit. The capacity of the DC capacitor Ca of the rectifier circuit unit 50 is set to twice the capacity of the DC capacitor Cb1 included in the voltage booster circuit unit 60.
  • the voltage booster circuit section 60 of the Nth stage (N is a natural number) of the voltage booster circuit section 60 is the voltage booster circuit section 60-N
  • the voltage booster circuit section 60-N and the voltage booster circuit are The unit 60- (N-1) is connected.
  • the configuration of the voltage booster circuit unit 60-N when the voltage booster circuit unit 60-N is on the output unit 13 side will be described.
  • the cathode of the diode Db1 and the cathode of the diode Db2 are connected at a connection point 61. Further, the anode of the diode Db3 and the anode of the diode Db4 are connected at the connection point 62. Further, the anode of the diode Db1 and the cathode of the diode Db3 are connected at the connection point 63, and the anode of the diode Db2 and the cathode of the diode Db4 are connected at the connection point 64.
  • the DC capacitor Cb1 is connected to the connection point 61 and the connection point 62.
  • the AC capacitor Cb2 of the voltage booster circuit section 60-N is connected to the connection point 63 of the voltage booster circuit section 60-N and the connection point 63 of the voltage booster circuit section 60- (N-1). ..
  • the AC capacitor Cb3 of the voltage booster circuit section 60-N is connected to the connection point 64 of the voltage booster circuit section 60-N and the connection point 64 of the voltage booster circuit section 60- (N-1). ..
  • the connection point 61 of the voltage booster circuit unit 60-N is the connection point 62 of the voltage booster circuit unit 60- (N-1).
  • the first-stage voltage booster circuit unit 60 is connected to the second-stage voltage doubler booster circuit unit 60 and the rectifier circuit unit 50.
  • the AC capacitor Cb2 is connected to the cathode of the input terminal T1 and the diode Da1
  • the AC capacitor Cb3 is connected to the cathode of the input terminal T3 and the diode Da2.
  • the connection point 61 is connected to the DC capacitor Ca.
  • the voltage output by the CW circuit 1 from the output unit 13 is used as, for example, a high voltage for generating an electron beam.
  • n indicates the number of voltage booster circuit units 60 in series.
  • FIG. 1 shows a case where the total number of series of the voltage doubler booster circuit unit 60 is 6.5 and the CW circuit 1 is a 12 times booster circuit.
  • FIG. 2 is a diagram for explaining the operating principle of the CW circuit included in the voltage generator according to the first embodiment.
  • the diodes Db1 and Db3 in the CW circuit 1 are shown by the diodes D102, D103, ..., D113 in order from the voltage input side, and the diodes Db2 and Db4 in the CW circuit 1 are shown on the voltage input side.
  • the diodes D202, D203, ..., D213 are shown in this order.
  • the DC capacitors Cb1 in the CW circuit 1 are indicated by DC capacitors C02, C03, ..., C07 in order from the voltage input side.
  • AC capacitors Cb2 in the CW circuit 1 are indicated by AC capacitors C11, C12, ..., C16 in order from the voltage input side, and the AC capacitors Cb3 in the CW circuit 1 are shown in order from the voltage input side. It is shown by AC capacitors C21, C22, ..., C26.
  • the diodes Da1 and Da2 of the rectifier circuit unit 50 are indicated by the diodes D101 and D201, and the DC capacitor Ca is indicated by the DC capacitor C01.
  • the voltage value described next to the connection point of the CW circuit 1 is the voltage value of the connection point.
  • the peak value e is a negative value.
  • the DC capacitor C01 is charged to the voltage e via the diode D101.
  • the AC capacitor C21 is charged to 1.92e via the diodes D101 and D202.
  • the reason why only the capacity of the DC capacitor C01 is double the capacity of other DC capacitors (2C) is to prevent the occurrence of surges.
  • the discharge charge amounts of the DC capacitors C01 to C07 connected in series are all equal, so that all the DC capacitors C01 to C07 The voltage across the is e, and the other voltage is 2e. Therefore, by setting the capacitance of only the first-stage DC capacitor C01 to 2C, the amount of charge charged in the normal state is all 2eC.
  • the terminal voltages of all the DC capacitors C01 to C07 become equal to zero, there is nothing abnormal, and the generation of surge voltage is prevented.
  • FIG. 3 is a diagram showing a mounting structure of a CW circuit included in the voltage generator according to the first embodiment.
  • FIG. 3 shows a cross-sectional view of a cylindrical outer peripheral container 30 in which a CW circuit is arranged, when the outer peripheral container 30 is cut in a plane including a tubular shaft.
  • the bottom surface side of the outer peripheral container 30 will be the lower side, and the side on which the stage 31A is arranged will be the upper side.
  • the CW circuit 1 of the voltage generator 100 is arranged in the grounded cylindrical outer peripheral container 30.
  • a bottom plate 7 is provided at the bottom of the outer peripheral container 30, and two step-up transformers 3A and 3B are arranged on the upper surface of the bottom plate 7.
  • FIG. 3 shows a case where the three stages 31A, 31B, and 31C are stacked at equal intervals in the outer peripheral container 30. Stage 31C is the first stage from the bottom, stage 31B is the second stage from the bottom, and stage 31A is the third stage from the bottom.
  • FIG. 3 shows a case where the stage 31C is arranged on the upper side of the bottom plate 7, the stage 31B is arranged on the upper side of the stage 31C, and the stage 31A is arranged on the upper side of the stage 31B.
  • the step-up transformers 3A and 3B are electrically connected to the stage 31C.
  • the stage 31C is electrically connected to the stage 31B via the connecting line 51X
  • the stage 31B is electrically connected to the stage 31A via the connecting line 51Y.
  • the connection line between the step-up transformers 3A and 3B and the connection line between the step-up transformers 3A and 3B and the stage 31C are not shown.
  • the stages 31A, 31B, and 31C are configured by using a plate-shaped insulating substrate 10, and a capacitor 4 and a diode 5 are mounted on each insulating substrate 10.
  • the lower surface of the insulating substrate 10 of the stage 31A faces the upper surface of the insulating substrate 10 of the stage 31B
  • the lower surface of the insulating substrate 10 of the stage 31B faces the upper surface of the insulating substrate 10 of the stage 31C.
  • one of the two opposing insulating substrates 10 is the first insulating substrate, and the other is the second insulating substrate.
  • the diode 5 is arranged on the upper surface of the insulating substrate 10, and the capacitor 4 is arranged on the lower surface of the insulating substrate 10. Either the diode 5 or the capacitor 4 may be arranged on the upper surface and the lower surface of the insulating substrate 10 included in the stages 31A to 31C.
  • the upper surface of the insulating substrate 10 and the diode 5 are connected by leads 9B, and the lower surface of the insulating substrate 10 and the capacitor 4 are connected by leads 9A.
  • the output voltages from the step-up transformers 3A and 3B are stepwise boosted by the stages 31C, 31B and 31A, and output from the output unit 13.
  • the stages 31A to 31C constituting the CW circuit 1 are provided with an input unit and an output unit for connecting the stages.
  • the output unit and the input unit other than the output unit 13 included in the stage 31A are not shown.
  • the output unit of the stage 31C and the input unit of the stage 31B are provided at the connection point with the connection line 51X.
  • the output unit of the stage 31B and the input unit of the stage 31A are provided at the connection point with the connection line 51Y.
  • the output unit of the stage 31C and the input unit of the stage 31B are electrically connected, and the output unit of the stage 31B and the input unit of the stage 31A are electrically connected.
  • the stages 31A to 31C may be stacked via resin spacers, or may be stacked by providing columns 6 between the stages and fixing them with bolts or the like via the columns 6 as shown in FIG. good.
  • the support column 6 may be a part of the outer peripheral container 30, or may have a different configuration from the outer peripheral container 30.
  • FIG. 4 is a diagram for explaining a potential difference between stages of a CW circuit included in the voltage generator according to the first embodiment.
  • the potential difference between the stages when the input voltage to the CW circuit 1 is boosted to ⁇ 10 kV, that is, the output of the full bridge inverter is boosted to ⁇ 10 kV by the step-up transformers 3A and 3B will be described.
  • the output voltage of the third stage becomes -120 kV by boosting by about -40 kV per stage.
  • the potential difference between ⁇ 40 kV in the input section of the stage 31B, which is the second stage, and ⁇ 120 kV in the output section of the stage 31A, which is the third stage is ⁇ 80 kV. Since the stages 31A to 31C are stacked at equal intervals, it can be said that the place where the potential difference is maximum is the place where discharge is most likely to occur.
  • the discharge will be explained here.
  • the likelihood of discharge is determined by the magnitude of the electric field, and the magnitude of the electric field discharged in the air is about 3 kV / mm.
  • the magnitude of the electric field is determined by the potential difference between two points, which are locations where discharge may occur (hereinafter referred to as discharge candidates), the distance between the two points, and the outer shape of the two points.
  • discharge candidates are locations where discharge may occur
  • the electric field is determined only by the potential difference and the distance. This state of space is called the equal electric field.
  • the magnitude of the electric field is 3 kV / mm.
  • the magnitude of the electric field is the potential difference between the two points that are candidates for discharge, and the distance between the two points. Determined by the outer shape.
  • the distance between the two points is shortened by devising the outer shape of at least one of the two points that are candidates for discharge. That is, in the CW circuit 1, the distance between the stages is reduced.
  • FIG. 5 is a perspective view showing the structure of the stage included in the voltage generator according to the first embodiment.
  • FIG. 6 is a side view showing the structure of the stage included in the voltage generator according to the first embodiment. 5 and 6 show the structure for one stage. Since the stages 31A to 31C have the same structure, the structure of the stage 31A will be described here.
  • FIG. 6 shows the structure of the stage 31A when the stage 31A is viewed from the direction A of FIG.
  • the stage 31A includes an insulating substrate 10, a capacitor 4, a diode 5, an input unit 14, and an output unit 13.
  • An example of the insulating substrate 10 is a printed circuit board.
  • the capacitor 4 and the diode 5 are arranged on both sides of the insulating substrate 10.
  • FIG. 5 shows a case where a plurality of diodes 5 are arranged on the upper surface of the insulating substrate 10 and a plurality of capacitors 4 are arranged on the lower surface of the insulating substrate 10.
  • the CW circuit 1 as a booster circuit is configured by fixing the insulating substrate 10 on which components such as the capacitor 4 and the diode 5 are mounted to the outer peripheral container 30 with an insulating material such as resin.
  • FIG. 5 also shows the arrangement positions of the capacitor 4 and the diode 5, the arrangement positions of the capacitor 4 and the diode 5 are not limited to those shown in FIG.
  • FIG. 7 is a diagram for explaining the positional relationship of the stages included in the voltage generator according to the first embodiment.
  • FIG. 8 is a diagram for explaining the distance between the parts of the stage shown in FIG. 7.
  • FIG. 7 shows a side view of the stages 31A and 31B
  • FIG. 8 schematically shows an enlarged region 20 of the stages 31A and 31B.
  • the insulating substrate of the stage 31A is referred to as an insulating substrate 10A
  • the insulating substrate of the stage 31B is referred to as an insulating substrate 10B.
  • a capacitor 4 as a component is arranged on the lower surface of the stage 31A on the upper stage side, and a diode 5 as a component is arranged on the upper surface of the stage 31B on the lower stage side.
  • the capacitor 4 and the diode 5 of the stage 31B face each other.
  • the upper surface of the insulating substrates 10A and 10B, which is the first insulating substrate, is the first main surface, and the lower surface is the second main surface.
  • the upper surface of the insulating substrates 10A and 10B, which is the second insulating substrate, is the third main surface, and the lower surface is the fourth main surface.
  • the first part is arranged on the first main surface, and the second part is arranged on the second main surface.
  • the third component is arranged on the third main surface, and the fourth component is arranged on the fourth main surface.
  • the first to fourth components may be a capacitor 4 or a diode 5.
  • the diode 5 arranged on the upper surface of the insulating substrate 10 is the first component
  • the capacitor 4 arranged on the lower surface of the insulating substrate 10 is the second component.
  • the diode 5 arranged on the upper surface of the insulating substrate 10 is the third component
  • the capacitor 4 arranged on the lower surface of the insulating substrate 10 is the fourth component.
  • the distance between the stages 31A and 31B is the distance between the capacitor 4 mounted on the lower surface of the insulating substrate 10A on the upper stage side and the diode 5 mounted on the upper surface of the insulating substrate 10B on the lower stage side. Closest between.
  • the distance between the capacitor 4 of the insulating substrate 10A and the diode 5 of the insulating substrate 10B is shown by the distance L0.
  • the electric field is relaxed by devising the outer shape of the insulating substrates 10A and 10B.
  • FIG. 9 is an enlarged view of a portion of the upper stage shown in FIG. 8 where a capacitor is arranged.
  • FIG. 10 is an enlarged view of a portion of the lower stage shown in FIG. 8 in which the diode is arranged. 9, FIG. 10, and FIGS. 11 to 13 described later schematically show the side surfaces of the stage when the stage is viewed from the A direction of FIG.
  • through holes are formed in the insulating substrate 10A from the upper surface to the lower surface.
  • a capacitor 4 is arranged on the lower surface of the insulating substrate 10A, and a lead 9A connected to the capacitor 4 is passed through a through hole from the lower surface side of the insulating substrate 10A and pulled out to the upper surface side of the insulating substrate 10A.
  • a copper foil pattern 11A which is an example of a conductive pattern, is arranged around a through hole on the upper surface of the insulating substrate 10A.
  • the copper foil pattern 11A and the lead 9A are joined by the solder 12A on the upper surface of the insulating substrate 10A.
  • the capacitor 4 is joined to the conductive portion (not shown) arranged on the insulating substrate 10A.
  • through holes are formed in the insulating substrate 10B from the upper surface to the lower surface.
  • a diode 5 is arranged on the upper surface of the insulating substrate 10B, and a lead 9B connected to the diode 5 is passed through a through hole from the upper surface side of the insulating substrate 10B and pulled out to the lower surface side of the insulating substrate 10B.
  • a copper foil pattern 11B which is an example of a conductive pattern, is arranged on the lower surface of the insulating substrate 10B. The copper foil pattern 11B and the lead 9B are joined by the solder 12B on the lower surface of the insulating substrate 10B. As a result, the diode 5 is bonded to the insulating substrate 10B.
  • the copper foil pattern 11A is provided on the upper surface or the lower surface of the insulating substrate 10A. Further, the copper foil pattern 11B is provided on the upper surface or the lower surface of the insulating substrate 10B. Further, the copper foil pattern 11A may be provided on both the upper surface and the lower surface of the insulating substrate 10A. Further, the copper foil pattern 11B may be provided on both the upper surface and the lower surface of the insulating substrate 10B. That is, the copper foil pattern 11A is provided on at least one of the upper surface and the lower surface of the insulating substrate 10A, and the copper foil pattern 11B is provided on at least one of the upper surface and the lower surface of the insulating substrate 10B.
  • the copper foil pattern 11A is the first conductive pattern and the copper foil pattern 11B is the second conductive pattern.
  • the copper foil pattern 11B is the first conductive pattern and the copper foil pattern 11A is the second conductive pattern.
  • Discharge is unlikely to occur from the body of the diode 5 covered with the resin of the insulator and the body of the capacitor 4 covered with the resin of the insulator because the body is an insulator, but from the leads 9A and 9B which are conductors. Is prone to discharge. Further, when mounting the capacitor 4 on the insulating substrate 10A, it is necessary to bend the lead 9A, and when mounting the diode 5 on the insulating substrate 10B, it is necessary to bend the lead 9B.
  • the bent portion of the lead 9A (hereinafter referred to as the lead forming portion 21A) and the bent portion of the lead 9B (hereinafter referred to as the lead forming portion 21B) may have an acute angle and tend to have a high electric field.
  • the lead forming portion 21A has the first conductive pattern
  • the lead forming portion 21B has the second conductive pattern. be.
  • the lead forming portion 21B has the first conductive pattern
  • the lead forming portion 21A has the second conductive pattern. be.
  • FIG. 11 is a diagram for explaining the configuration of the copper foil pattern of the stage included in the voltage generator according to the first embodiment.
  • the copper foil pattern 11A cannot be arranged in the through hole itself on the stage 31A because the through hole is hollow, but in the present embodiment, the copper foil pattern 11A is also arranged in the place where the through hole is provided.
  • the configuration of the stage 31A will be described as being performed. Therefore, the area of the copper foil pattern 11A is the sum of the area of the through hole when the through hole is viewed from above and the area of the copper foil pattern 11A itself when the copper foil pattern 11A is viewed from above. be.
  • the copper foil pattern 11B cannot be arranged in the through hole itself on the stage 31B because the through hole is hollow, but in the present embodiment, the copper foil pattern 11B is also arranged in the place where the through hole is provided.
  • the configuration of the stage 31B will be described as being performed. Therefore, the area of the copper foil pattern 11B is the sum of the area of the through hole when the through hole is viewed from above and the area of the copper foil pattern 11B itself when the copper foil pattern 11B is viewed from above. be.
  • the copper foil patterns 11A and 11B of the present embodiment are applied to the lead forming portions 21A and 21B having a high electric field.
  • the copper foil pattern 11A at the portion where the capacitor 4 is joined by the solder 12A is spread so as to cover the lead forming portion 21A which may be the starting point of electric discharge. ing. That is, in the stage 31A, the copper foil pattern 11A is arranged so that the lead forming portion 21A cannot be seen by the copper foil pattern 11A when the stage 31A is viewed from above.
  • the copper foil pattern 11B at the portion where the diode 5 is joined by the solder 12B covers the lead forming portion 21B which may be the starting point of the discharge. It is spread to. That is, in the stage 31B, the copper foil pattern 11B is arranged so that the lead forming portion 21B cannot be seen by the copper foil pattern 11B when the stage 31B is viewed from below.
  • the area of the copper foil pattern 11A on the insulating substrate 10A is such that the lead 9A can cover the cut surface when the lead 9A is cut on the surface parallel to the insulating substrate 10A.
  • the area of the copper foil pattern 11A is wider than the lead cross-sectional area which is the cross-sectional area of the lead 9A, there is an effect of relaxing the electric field, the area of the copper foil pattern 11A is wider than the lead cross-sectional area, and the lead forming portion 21A The closer it is to the copper foil pattern 11A, the greater the effect of relaxing the electric field.
  • the distance from the upper surface or the lower surface of the insulating substrate 10A to the bent portion of the lead 9A is a distance L4, if (distance L4) 2 ⁇ (area of the copper foil pattern 11A), the effect of relaxing the electric field becomes larger. ..
  • the size of the copper foil pattern 11B on the insulating substrate 10B is such that the cut surface can be covered when the lead 9B is cut on a surface parallel to the insulating substrate 10B, for example.
  • the copper foil pattern 11A can relax the electric field of the lead forming portion 21A
  • the copper foil pattern 11B can relax the electric field of the lead forming portion 21B. Since the voltage generator 100 can relax the electric fields of the lead forming portions 21A and 21B, the distance L1 of the insulating substrates 10A and 10B can be brought closer.
  • the copper foil pattern 11A has a larger area than the one that generates a high electric field (for example, the lead forming portion 21A), the more effective the electric field relaxation is, and the copper foil pattern 11B has the one that generates a high electric field (for example, the lead forming portion 21A).
  • the copper foil pattern 11A may be arranged on at least one of the upper surface and the lower surface of the insulating substrate 10A. Further, the copper foil pattern 11B may be arranged on at least one of the upper surface and the lower surface of the insulating substrate 10B.
  • the copper foil pattern 11A and the lead forming portion 21A are arranged more than when the copper foil pattern 11A is arranged only on the upper surface of the insulating substrate 10A. the distance is close. Therefore, the electric field relaxation effect of the lead forming portion 21A is greater when the copper foil pattern 11A is arranged only on the lower surface than when it is arranged only on the upper surface of the insulating substrate 10A.
  • the copper foil pattern 11B and the lead forming portion are arranged more than when the copper foil pattern 11B is arranged only on the lower surface of the insulating substrate 10B.
  • the distance to 21B is short. Therefore, the electric field relaxation effect of the lead forming portion 21B is greater when the copper foil pattern 11B is arranged only on the upper surface than when it is arranged only on the lower surface of the insulating substrate 10B.
  • the electric field relaxation effect on the lead forming portion 21A is the same when the copper foil pattern 11A is arranged only on the lower surface of the insulating substrate 10A and when the copper foil pattern 11A is arranged on both sides of the insulating substrate 10A. Become.
  • the electric field relaxation effect on the lead forming portion 21B is the same when the copper foil pattern 11B is arranged only on the upper surface of the insulating substrate 10B and when the copper foil pattern 11B is arranged on both sides of the insulating substrate 10B. It becomes.
  • the electric field of the copper foil pattern 11A itself may become a problem, and by arranging the copper foil pattern 11A having the same area on both sides of the insulating substrate 10A, the electric field of the copper foil pattern 11A itself may become a problem. Can be alleviated.
  • the electric field of the copper foil pattern 11B itself may become a problem, and by arranging the copper foil pattern 11B having the same area on both sides of the insulating substrate 10B, the electric field of the copper foil pattern 11B itself may become a problem. Can be alleviated.
  • FIG. 12 is a diagram for explaining the configuration of the copper foil pattern of the stage included in the voltage generator of the comparative example.
  • the voltage generator of the comparative example includes stages 131A and 131B.
  • a small copper pattern 111B is arranged on the insulating substrate 10A in order to facilitate heat transfer to the solder 12A when the insulating substrate 10A and the capacitor 4 are joined by the solder 12A. Further, in order to facilitate heat transfer to the solder 12B when the insulating substrate 10B and the diode 5 are joined by the solder 12B, only a small copper pattern 111B is arranged on the insulating substrate 10B.
  • the copper foil pattern 11A having an area of 400 mm 2 or more is arranged on the insulating substrate 10A, and the copper foil pattern 11B having an area of 400 mm 2 or more is the insulating substrate 10B. Is located in.
  • the upper surface shape of the copper foil patterns 11A and 11B is preferably circular rather than an acute-angled square in order to relax the electric field of the copper foil patterns 11A and 11B itself.
  • the voltage generator of the comparative example cannot relax the electric fields of the lead forming portions 21A and 21B. Therefore, the distance L2 of the insulating substrates 10A and 10B included in the voltage generator of the comparative example must be longer than the distance L1 of the insulating substrates 10A and 10B included in the voltage generator 100. Since the distance L1 between the insulating substrates 10A and 10B can be shortened with respect to the voltage generator 100, it can be made smaller than the voltage generator of the comparative example.
  • the electric field of the copper foil patterns 11A and 11B itself may be a problem, and the electric field can be alleviated by arranging the copper foil patterns 11A and 11B on both sides of the insulating substrates 10A and 10B. Is as described above.
  • the outer shape of the copper foil patterns 11A and 11B is preferably circular rather than an acute-angled square. The reason for this will be explained. Since the copper foil patterns 11A and 11B have the same structure, the configuration of the copper foil pattern 11A will be described below.
  • FIG. 19 is a diagram for explaining electric field concentration when the copper foil pattern according to the first embodiment is arranged on either the upper surface or the lower surface of the insulating substrate and the outer shape of the copper foil pattern is quadrangular.
  • FIG. 20 is a diagram for explaining electric field concentration when the copper foil pattern according to the first embodiment is arranged on either the upper surface or the lower surface of the insulating substrate and the outer shape of the copper foil pattern is circular.
  • FIG. 21 is a diagram for explaining electric field concentration when the copper foil pattern according to the first embodiment is arranged on both sides of the insulating substrate and the outer shape of the copper foil pattern is quadrangular.
  • FIG. 22 is a diagram for explaining electric field concentration when the copper foil pattern according to the first embodiment is arranged on both sides of the insulating substrate and the outer shape of the copper foil pattern is circular.
  • FIG. 19 describes a case where the copper foil pattern 11A is a copper foil pattern 11P
  • FIG. 20 describes a case where the copper foil pattern 11A is a copper foil pattern 11Q
  • FIG. 21 describes a case where the copper foil pattern 11A is a copper foil pattern 11Ra, 11Rb
  • FIG. 22 describes a case where the copper foil pattern 11A is a copper foil pattern 11Sa, 11Sb.
  • 19 to 22 show perspective views of the copper foil patterns 11P, 11Q, 11Ra, Rb, 11Sa, 11Sb.
  • the outer shape of the copper foil pattern 11P is quadrangular. Electric field concentration is more likely to occur in the sharp-angled portion 301 than in the case where the outer shape is circular.
  • the acute-angled portion 301 is a portion of the end portion of the copper foil pattern 11P that has an acute-angled portion. Further, when the thickness of the copper foil pattern 11P is as thin as 35 ⁇ m, electric field concentration is likely to occur in the copper foil pattern 11P due to this thinness as well.
  • the copper foil pattern 11P may have a right-angled portion in which the end portion of the copper foil pattern 11P is at a right angle instead of the acute-angled portion 301.
  • the outer shape of the copper foil pattern 11Q As in the copper foil pattern 11Q shown in FIG. 20, when the copper foil pattern 11Q is arranged on either the upper surface or the lower surface of the insulating substrate 10A and the outer shape of the copper foil pattern 11Q is circular, the outer shape is circular. There is no sharp corner, and there is no electric field concentration at the sharp corner. Also in this case, when the thickness of the copper foil pattern 11Q is as thin as 35 ⁇ m, electric field concentration is likely to occur due to this thinness.
  • the copper foil pattern 11Ra shown in FIG. 21 is a copper foil pattern arranged on the upper surface of the insulating substrate 10A, and the copper foil pattern 11Rb is a copper foil pattern arranged on the lower surface of the insulating substrate 10A. That is, the insulating substrate 10A (not shown in FIG. 21) is arranged between the copper foil patterns 11Ra and 11Rb.
  • FIG. 21 shows a case where the thickness of the copper foil patterns 11Ra and 11Rb is 35 ⁇ m and the thickness of the insulating substrate 10A is 1.6 mm.
  • the copper foil patterns 11Ra and 11Rb have the same top surface area and the same top surface shape.
  • the copper foil patterns 11Ra and 11Rb are arranged on both sides of the insulating substrate 10A as in the copper foil patterns 11Ra and 11Rb shown in FIG. 21, the copper foil patterns 11Ra and 11Rb on both sides have the same potential.
  • the copper foil patterns 11Ra and 11Rb can be regarded as one metal block. Therefore, if the outer shape of the copper foil patterns 11Ra, 11Rb is quadrangular, the electric field concentration is more likely to occur in the acute angle portion 301 than in the case where the outer shape is circular, but the electric field concentration due to the thinness of the copper foil patterns 11Ra, 11Rb can be prevented. can.
  • the copper foil pattern 11Sa shown in FIG. 22 is a copper foil pattern arranged on the upper surface of the insulating substrate 10A, and the copper foil pattern 11Sb is a copper foil pattern arranged on the lower surface of the insulating substrate 10A. That is, the insulating substrate 10A (not shown in FIG. 22) is arranged between the copper foil patterns 11Sa and 11Sb.
  • FIG. 22 shows a case where the thickness of the copper foil patterns 11Sa and 11Sb is 35 ⁇ m and the thickness of the insulating substrate 10A is 1.6 mm.
  • the copper foil patterns 11Sa and 11Sb have the same top surface area and the same top surface shape.
  • the copper foil patterns 11Sa and 11Sb are arranged on both sides of the insulating substrate 10A as in the copper foil patterns 11Sa and 11Sb shown in FIG. 22, the copper foil patterns 11Sa and 11Sb on both sides have the same potential.
  • the copper foil patterns 11Sa and 11Sb can be regarded as one metal block.
  • the outer shape of the copper foil patterns 11Sa and 11Sb is circular. Therefore, in the case of the copper foil patterns 11Sa and 11Sb, both the electric field concentration due to the thinness of the copper foil patterns 11Sa and 11Sb and the electric field concentration due to the acute angle portion can be prevented.
  • FIG. 13 is a diagram for explaining an electric field simulation model in the lead forming portion of the lead included in the voltage generator according to the first embodiment.
  • FIG. 14 is a diagram showing a simulation result by the electric field simulation model of FIG.
  • the shortest distance between the lead forming portions 21A and 21B is 10 mm.
  • the distance between the copper foil patterns 11A and 11B is 40 mm.
  • the potential difference between the copper foil patterns 11A and 11B is 30 kV.
  • the copper foil pattern 11A and the lead 9A are in a conductive state.
  • the copper foil pattern 11B and the lead 9B are in a conductive state.
  • the simulation result shown in FIG. 14 is the electric field strength of the lead forming portions 21A and 21B when the widths of the copper foil patterns 11A and 11B are changed by using the electric field simulation model shown in FIG.
  • the maximum electric field values in the lead forming portions 21A and 21B when the pattern widths of the copper foil patterns 11A and 11B are 10 mm and 20 mm, and the lead forming when the copper foil patterns 11A and 11B are not present.
  • the maximum electric field values in parts 21A and 21B are shown.
  • the pattern width of the copper foil patterns 11A and 11B 20 mm
  • the simulation result of FIG. 14 shows the maximum electric field value when the maximum value of the electric field when the copper foil patterns 11A and 11B are not present is standardized to 1.
  • the capacitor 4 and the diode 5 which are the components of the voltage generator 100 are components having a low withstand voltage, but since the voltage is boosted in the CW circuit 1, the voltage becomes higher as it approaches the output unit 13. It becomes. Therefore, in the voltage generator 100, a low voltage section and a high voltage section are generated, and a large potential difference is generated between the low voltage section and the high voltage section.
  • the distance between the two points can be shortened by devising the outer shape of at least one of the two discharge candidate points. Discharge can be suppressed. That is, by expanding the copper foil patterns 11A and 11B, even if the lead forming portions 21A and 21B are brought closer to each other, the discharge in the lead forming portions 21A and 21B can be suppressed. As a result, the distance between the stages 31A and 31B can be shortened while suppressing the discharge, so that the voltage generator 100 can be miniaturized. Further, since it is not necessary to integrally mold the electronic component with the resin molding material, it is possible to suppress the weight increase of the voltage generator 100.
  • the CW circuit In the CW circuit, one capacitor and the other capacitor connected in series with it are electrically connected at the connection, a diode is connected to the connection, and the connection is at the end of each capacitor. There is a circuit that relaxes the electric field at the connection by arranging it between the electrodes. In this CW circuit, the electric field relaxation effect is not effective unless the connection portion is arranged so as not to protrude between the electrodes of the capacitor. Further, this CW circuit is difficult to apply to a radial type capacitor, and the mounting method is limited depending on the type of capacitor. Further, if the components are not arranged only on the same surface on the insulating substrate, there is no effect, so that the area of the insulating substrate becomes large.
  • the capacitor 4 of the CW circuit 1 may be an axial type or a radial type.
  • components such as a capacitor 4 and a diode 5 can be arranged on both sides of the insulating substrate 10A and both sides of the insulating substrate 10B. Therefore, the substrate sizes of the insulating substrate 10A and the insulating substrate 10B can be reduced.
  • the miniaturized CW circuit 1 can be obtained without increasing the weight of the stacked insulating substrates 10A and 10B.
  • the copper foil pattern 11B extends to a region covering the lead forming portion 21B of the leads 9B. Therefore, it is possible to obtain a further miniaturized CW circuit 1 without increasing the weight of the stacked insulating substrates 10A and 10B.
  • Embodiment 2 Next, a second embodiment of the present invention will be described with reference to FIGS. 15 to 18.
  • the distance between the lead forming portion 21A and the copper foil pattern 11A is made closer than that in the first embodiment. Further, the distance between the lead forming portion 21B and the copper foil pattern 11B is made closer than that in the case of the first embodiment.
  • FIG. 15 is a diagram for explaining a configuration of a stage included in the voltage generator according to the second embodiment.
  • components that achieve the same functions as the stages 31A and 31B of the first embodiment shown in FIG. 11 are designated by the same reference numerals, and redundant description will be omitted.
  • stage 32A lead 19A is used instead of lead 9A, and in stage 32B, lead 19B is used instead of lead 9B.
  • the lead 19A is a lead having a shorter length of a portion extending perpendicularly to the copper foil pattern 11A than the lead 9A.
  • the lead 19B is a lead having a shorter length of a portion extending perpendicularly to the copper foil pattern 11B than the lead 9B. Therefore, in the stage 32A, the distance between the lead forming portion 21A and the copper foil pattern 11A is shorter than that in the stage 31A. Further, in the stage 32B, the distance between the lead forming portion 21B and the copper foil pattern 11B is shorter than that in the stage 31B.
  • the cross-sectional area of the lead 19A is the same as the cross-sectional area of the lead 9A, and the cross-sectional area of the lead 19B is the same as the cross-sectional area of the lead 9B.
  • the length of the portion extending perpendicularly to the copper foil pattern 11A is shortened by bringing the connection position between the capacitor 4 and the lead 19A closer to the insulating substrate 10A.
  • the capacitor 4 and the lead 19A are connected at a position closer to the insulating substrate 10A than the central portion in the height direction of the capacitor 4.
  • the length of the portion extending vertically to the copper foil pattern 11B is shortened by bringing the connection position between the diode 5 and the lead 19B closer to the insulating substrate 10B.
  • the diode 5 and the lead 19B are connected at a position closer to the insulating substrate 10B than the central portion in the height direction of the diode 5.
  • the distance L3 of the insulating substrates 10A and 10B can be made shorter than the distance L1 of the insulating substrates 10A and 10B described in the first embodiment.
  • FIG. 16 is a diagram for explaining an electric field simulation model in the lead forming portion of the lead included in the voltage generator according to the second embodiment.
  • FIG. 17 is a diagram showing a simulation result by the electric field simulation model of FIG.
  • the shortest distance between the lead forming portions 21A and 21B is 10 mm.
  • the distance between the copper foil patterns 11A and 11B is 20 mm.
  • the potential difference between the copper foil patterns 11A and 11B is 30 kV.
  • the copper foil pattern 11A and the lead 91A are in a conductive state.
  • the copper foil pattern 11B and the lead 19B are in a conductive state.
  • the simulation result shown in FIG. 17 is the electric field strength of the lead forming portions 21A and 21B when the widths of the copper foil patterns 11A and 11B are changed by using the electric field simulation model shown in FIG.
  • the maximum electric field values in parts 21A and 21B are shown.
  • the pattern width of the copper foil patterns 11A and 11B 20 mm
  • the simulation result of FIG. 17 shows the maximum electric field value when the maximum value of the electric field when the copper foil patterns 11A and 11B are not present is standardized to 1.
  • FIG. 18 is a diagram for explaining another configuration example of the stage included in the voltage generator according to the second embodiment.
  • the configuration of the stage 33B which is a modification of the stage 32B, will be described.
  • the stage 33B includes an insulating substrate 10X, a diode 5, a lead 9X, a copper foil pattern 11X, and a solder 12X. That is, the stage 33B includes an insulating substrate 10X instead of the insulating substrate 10B, a lead 9X instead of the lead 9B, a copper foil pattern 11X instead of the copper foil pattern 11B, and a solder 12X instead of the solder 12B. I have.
  • the insulating substrate 10X is different from the insulating substrate 10B in that a hole capable of accommodating the diode 5 is formed as compared with the insulating substrate 10B. It is assumed that the lead 9X includes a lead forming unit 21X. The cross-sectional area of the lead 9X is the same as the cross-sectional area of the lead 9B.
  • the diode 5 is fitted into the hole provided in the insulating substrate 10X, and then the insulating substrate 10X and the diode 5 are electrically connected by the lead 9X.
  • the copper foil pattern 11X is arranged between the insulating substrate 10X and the leads 9X. Specifically, a portion of the lead 9X extending in a direction parallel to the upper surface of the insulating substrate 10X is joined to the upper surface of the insulating substrate 10X.
  • the copper foil pattern 11X is arranged around the hole into which the diode 5 is fitted, and the lead 9X is arranged on the copper foil pattern 11X. That is, when the stage 33B is viewed from below, the copper foil pattern 11X is spread so as to cover the lead 9X which is a discharge candidate. The copper foil pattern 11X does not have to cover the entire lead 9X. In this case, the copper foil pattern 11X is expanded so as to cover the lead forming portion 21X, which is likely to be the starting point of electric discharge when the stage 33B is viewed from below.
  • the copper foil pattern 11X and the lead 9X are joined by solder 12X.
  • a hole structure such as stage 33B may be applied to stage 32A. That is, even if a hole like the stage 33B is provided in the stage 32A, the capacitor 4 is fitted in the hole, and then the insulating substrate 10A and the capacitor 4 are electrically connected by the lead 9A. good. In this case, the portion of the lead 9A extending in the direction parallel to the upper surface of the insulating substrate 10A is joined to the upper surface of the insulating substrate 10A.
  • the hole provided in the stage 32A is the first hole and the hole provided in the stage 33B is the second hole. It's a hole.
  • the hole provided in the stage 33B is the first hole, and the hole provided in the stage 32A is the second hole. It's a hole.
  • stage 33B By configuring the stage 33B as shown in FIG. 18, it is possible to bring the lead 9X and the lead forming portion 21X closer to the copper foil pattern 11X. Therefore, the distance between the stacked stages can be shortened.
  • solder 12X When joining the solder 12X to the insulating substrate 10X, the solder 12X may be joined to the land pattern on the surface, or through holes are formed as in the insulating substrates 10A and 10B of the first embodiment to insulate. Solder 12X may be bonded from the lower surfaces of the substrates 10A and 10B.
  • any lead component may be embedded in the insulating substrate 10X regardless of the type of component.
  • the capacitor 4 may be embedded in the insulating substrate 10X.
  • the distance between the edge of the lead forming portion 21X arranged on the insulating substrate 10X and the copper foil pattern 11X differs depending on the size of the component. For example, when the diode 5 embedded in the insulating substrate 10X is thicker than the insulating substrate 10X, the diode 5 protrudes from the upper surface of the insulating substrate 10X, so that the distance between the edge of the lead forming portion 21X and the copper foil pattern 11X becomes long. .. In the case of a film capacitor having a width of 100 mm and a diameter of ⁇ 20 mm, the distance between the edge of the lead forming portion 21X and the copper foil pattern 11X is 10 mm.
  • the configuration of the first embodiment makes it possible to make the distance between the stages closer than before, and the configuration of the second embodiment makes it possible to make the distance between the stages even closer.
  • the voltage generator 100 can be made smaller than that of the first embodiment.
  • the copper foil patterns 11A and 11B are arranged on both sides of the insulating substrates 10A and 10B, respectively, the copper foil patterns 11A and 11B on both sides have the same area, and the outer shapes of the copper foil patterns 11A and 11B are circular.
  • the copper foil patterns 11A and 11B can relax both the electric field of the lead forming portions 21A and 21B and the electric field of the end face portion which is the side surface of the copper foil patterns 11A and 11B.
  • the copper foil patterns 11A and the copper foil pattern 11Rb shown in FIG. 21 may not always have the same area.
  • the copper foil pattern 11Sa and the copper foil pattern 11Sb shown in FIG. 22 may not always have the same area.
  • the copper foil pattern arranged on the upper surface of the insulating substrate is designed to be larger than the copper foil pattern arranged on the lower surface, and the copper foil pattern arranged on the upper surface of the insulating substrate is used as the lower surface.
  • the copper foil pattern is arranged so that the copper foil pattern arranged in the can be covered. Since the copper foil patterns 11A and 11B have the same structure, the configuration of the copper foil pattern 11A will be described below.
  • FIG. 23 is a diagram showing the configuration of the copper foil pattern according to the third embodiment.
  • FIG. 23 describes a case where the copper foil pattern 11A is the copper foil patterns 11Ta and 11Tb. Since the copper foil patterns 11Ta and 11Tb have manufacturing variations, it is difficult to make the upper surfaces of the copper foil patterns 11Ta and 11Tb completely the same area and shape. Therefore, the area and shape of the copper foil patterns 11Ta and 11Tb are designed in advance in consideration of manufacturing variations. That is, the area and shape of the copper foil patterns 11Ta and 11Tb are designed so that the entire surface of the copper foil pattern 11Tb can be covered by the copper foil pattern 11Ta when viewed from the upper surface side of the copper foil pattern 11Ta. ..
  • the copper foil patterns 11Ta and 11Tb are arranged so that the entire surface of the copper foil pattern 11Tb can be covered by the copper foil pattern 11Ta.
  • the end face portion 302 of the copper foil pattern 11Tb is covered with the copper foil pattern 11Ta when viewed from the upper surface side of the copper foil pattern 11Ta.
  • the copper foil patterns 11Ta and 11Tb can relax the electric field of the lead forming portions 21A and 21B and the electric field of the end face portion 302 of the copper foil pattern 11Tb arranged on the lower surface.
  • the outer shape of the copper foil patterns 11Ta and 11Tb, that is, the upper surface may be circular or quadrangular.
  • the electric field relaxation method using the copper foil patterns 11Ta and 11Tb is a method of preferentially relaxing the electric field of the end face portion 302 of the copper foil pattern 11Tb arranged on the lower surface.
  • the copper foil pattern 11Ta is farther from the lead forming portion 21A than the copper foil pattern 11Tb. Therefore, even if a partial discharge occurs between the end face portion of the copper foil pattern 11Ta and the lead forming portion 21A, a flashover, that is, a complete discharge is unlikely to occur because it is via the insulating substrate 10A.
  • the electric field of the end face portion 302 of the copper foil pattern 11Tb can be relaxed because the copper foil pattern 11A can relax the electric field of the lead forming portion 21A. The reason is the same.
  • the electric field of the end surface portion 302 of the lower surface copper foil pattern 11Tb is made inconspicuous by the upper surface copper foil pattern 11Ta arranged so as to include the lower surface copper foil pattern 11Tb. Can be done.
  • the copper foil pattern 11Ta arranged on the upper surface of the insulating substrate 10A is designed to be larger than the copper foil pattern 11Tb arranged on the lower surface.
  • the copper foil patterns 11Ta and 11Tb are arranged so as to cover the entire copper foil pattern 11Tb.
  • the distance between the stages can be made closer than in the case of the first embodiment. Therefore, the voltage generator 100 can be made smaller than that of the first embodiment.
  • Embodiment 4 Next, the fourth embodiment will be described with reference to FIGS. 24 to 26.
  • solder is applied to the outer peripheral portion of the copper foil pattern arranged on the upper surface of the insulating substrate 10A to relax the electric field at the end face portion of the copper foil pattern arranged on the upper surface of the insulating substrate 10A. .. Since the copper foil patterns 11A and 11B have the same structure, the configuration of the copper foil pattern 11A will be described below.
  • FIG. 24 is a top view showing the configuration of the copper foil pattern according to the fourth embodiment.
  • FIG. 25 is a perspective view showing the configuration of the copper foil pattern according to the fourth embodiment.
  • FIG. 26 is a perspective view showing the configuration of the copper foil pattern when the copper foil pattern shown in FIG. 25 is cut along the line BB. 24 to 26 show a case where the copper foil pattern 11A is the copper foil pattern 11U. In FIG. 26, one of the cut copper foil patterns 11U is shown, and the other is omitted.
  • the copper foil pattern 11U includes a solder portion 15 and a copper foil portion 16.
  • the copper foil portion 16 has a circular shape when the copper foil pattern 11U is viewed from the upper surface.
  • the solder portion 15 is arranged in an annular region which is an outer peripheral portion of the copper foil portion 16.
  • a circular copper foil portion 16 is formed on the upper surface of the insulating substrate 10A.
  • a resist is applied to the upper surface of the insulating substrate 10A so as to cover the entire upper surface of the insulating substrate 10A.
  • the resist is peeled off only in the annular region which is the outer peripheral portion of the copper foil portion 16.
  • the resist of the insulating substrate 10A is peeled off only at the end of the copper foil portion 16.
  • the solder is applied only to the annular region, which is the region where the resist has been peeled off.
  • the solder piled up in the annular region is the solder portion 15. After the solder portion 15 is formed, the remaining resist is peeled off from the insulating substrate 10A.
  • the solder portion 15 is piled up at a position that becomes the end face portion of the copper foil portion 16, so that the copper foil pattern 11U The position that becomes the end face becomes thicker. As a result, the electric field at the end face portion of the copper foil pattern 11U is relaxed. When the solder is piled up, the electric field can be further relaxed by piling up the solder portion 15 so as not to have an acute angle.
  • the copper foil pattern 11U may be arranged on both sides of the insulating substrate 10A.
  • the solder portions 15 are arranged on both sides of the insulating substrate 10A.
  • the solder portion 15 may be arranged only on one surface of the upper surface and the lower surface of the insulating substrate 10A.
  • the copper foil pattern 11U arranged on the upper surface may be larger than or the same size as the copper foil pattern 11U arranged on the lower surface. ..
  • the upper surface of the copper foil portion 16 may be a quadrangle.
  • the solder portion 15 has a square ring shape. Further, the solder portion 15 may be applied to the copper foil pattern described in the first to third embodiments.
  • the copper foil portion 16 may not be provided below the solder portion 15.
  • the copper foil portion 16 is formed to be one size smaller, and the annular solder portion 15 is formed so as to come into contact with the end face portion of the copper foil portion 16 in the outer region of the copper foil portion 16.
  • the solder portion 15 is provided in the outer peripheral region region of the copper foil pattern 11U, even if the copper foil portion 16 is thin, the end face portion of the copper foil pattern 11U can be used. It is possible to relax the electric field.
  • the configuration shown in the above-described embodiment shows an example of the content of the present invention, can be combined with another known technique, and is one of the configurations without departing from the gist of the present invention. It is also possible to omit or change the part.

Abstract

昇圧回路であるＣＷ回路が、第１の部品が上面に配置され第２の部品が下面に配置された絶縁基板（１０Ａ）と、第３の部品が上面に配置された絶縁基板（１０Ｂ）と、第２の部品に接続されたリード（９Ａ）と、を備え、絶縁基板（１０Ａ）の下面が絶縁基板（１０Ｂ）の上面に対向するよう、絶縁基板（１０Ａ，１０Ｂ）が段積みされており、絶縁基板（１０Ａ）の上面および下面の少なくとも一方には、絶縁基板（１０Ａ）に配置された導電性部材にリード（９Ａ）を接続する銅箔パターン（１１Ａ）が配置され、銅箔パターン（１１Ａ）は、絶縁基板（１０Ａ）の上面側から見た場合に、リード（９Ａ）のうちのリードフォーミング部（２１Ａ）を覆う領域まで広げられている。

Description

昇圧回路および電圧発生装置
　本発明は、電圧を昇圧する昇圧回路および電圧発生装置に関する。
　電子ビーム加工機、イオンビーム発生装置、電子顕微鏡などで電子ビームを加速する際に用いられる電圧発生装置は、交流電圧を直流電圧に変換する回路としてコッククロフトウォルトン（ＣＷ：Cockcroft-Walton）回路を備えている。この電圧発生装置では、昇圧回路を備えた複数の絶縁基板が段積みされており、各昇圧回路で段階的に電圧が昇圧されて、直流高電圧を生成している。
　電圧発生装置の昇圧回路は、低い耐圧の部品で構成されるが、電圧の出力部に近づくにつれて高電圧となる。このため、低電圧部と高電圧部との間に大きな電位差が生じ、絶縁基板間などで放電が発生しやすい。このような放電の発生を防ぐためには、絶縁耐量を十分に確保する必要があるが、絶縁耐量を大きくするためには、電圧発生装置が大型化する。
　特許文献１に記載の電圧発生装置は、昇圧回路の各段の電子部品を樹脂モールド材で一体成形しておくことで、絶縁基板間などの絶縁耐量を向上させつつ、電圧発生装置の小型化を実現している。
特開平７－３１２３００号公報
　しかしながら、上記特許文献１の技術では、電子部品を樹脂モールド材で一体成形しているので、昇圧回路の重量が重くなるという問題があった。
　本発明は、上記に鑑みてなされたものであって、段積みされた複数の絶縁基板が重量化されることなく、小型化された昇圧回路を得ることを目的とする。
　上述した課題を解決し、目的を達成するために、本発明は、入力された電圧を昇圧する昇圧回路であって、第１の部品が第１の主面に配置され且つ第２の部品が第２の主面に配置された第１の絶縁基板と、第３の部品が第３の主面に配置された第２の絶縁基板と、を備えている。また、昇圧回路は、第２の部品に接続された第１のリードと、第１の絶縁基板と第２の絶縁基板とを接続する接続線と、を備えている。昇圧回路では、第２の主面が第３の主面に対向するよう、第１の絶縁基板および第２の絶縁基板が段積みされている。また、昇圧回路では、第１の主面および第２の主面の少なくとも一方には、第１の絶縁基板に配置された導電性部材に第１のリードを接続する第１の導電性パターンが配置され、第１の導電性パターンは、第１の絶縁基板を第１の主面側から見た場合に、第１のリードのうちの折り曲げられた部分である第１のリードフォーミング部を覆う領域まで広げられている。
　本発明によれば、段積みされた複数の絶縁基板が重量化されることなく、小型化された昇圧回路を得ることができるという効果を奏する。
実施の形態１にかかる電圧発生装置が備えるＣＷ回路の構成を示す図 実施の形態１にかかる電圧発生装置が備えるＣＷ回路の動作原理を説明するための図 実施の形態１にかかる電圧発生装置が備えるＣＷ回路の実装構造を示す図 実施の形態１にかかる電圧発生装置が備えるＣＷ回路のステージ間の電位差を説明するための図 実施の形態１にかかる電圧発生装置が備えるステージの構造を示す斜視図 実施の形態１にかかる電圧発生装置が備えるステージの構造を示す側面図 実施の形態１にかかる電圧発生装置が備えるステージの位置関係を説明するための図 図７に示したステージの部品間の距離を説明するための図 図８に示した上段側のステージのうち、コンデンサが配置されている箇所の拡大図 図８に示した下段側のステージのうち、ダイオードが配置されている箇所の拡大図 実施の形態１にかかる電圧発生装置が備えるステージの銅箔パターンの構成を説明するための図 比較例の電圧発生装置が備えるステージの銅箔パターンの構成を説明するための図 実施の形態１にかかる電圧発生装置が備えるリードのリードフォーミング部における電界シミュレーションモデルを説明するための図 図１３の電界シミュレーションモデルによるシミュレーション結果を示す図 実施の形態２にかかる電圧発生装置が備えるステージの構成を説明するための図 実施の形態２にかかる電圧発生装置が備えるリードのリードフォーミング部における電界シミュレーションモデルを説明するための図 図１６の電界シミュレーションモデルによるシミュレーション結果を示す図 実施の形態２にかかる電圧発生装置が備えるステージの別構成例を説明するための図 実施の形態１にかかる銅箔パターンが絶縁基板の上面または下面の何れか一方に配置された場合で銅箔パターンの外形が四角形である場合の電界集中を説明するための図 実施の形態１にかかる銅箔パターンが絶縁基板の上面または下面の何れか一方に配置された場合で銅箔パターンの外形が円形である場合の電界集中を説明するための図 実施の形態１にかかる銅箔パターンが絶縁基板の両面に配置された場合で銅箔パターンの外形が四角形である場合の電界集中を説明するための図 実施の形態１にかかる銅箔パターンが絶縁基板の両面に配置された場合で銅箔パターンの外形が円形である場合の電界集中を説明するための図 実施の形態３にかかる銅箔パターンの構成を示す図 実施の形態４にかかる銅箔パターンの構成を示す上面図 実施の形態４にかかる銅箔パターンの構成を示す斜視図 図２５に示した銅箔パターンをＢ－Ｂ線に沿って切断した場合の銅箔パターンの構成を示す斜視図
　以下に、本発明にかかる昇圧回路および電圧発生装置の実施の形態を図面に基づいて詳細に説明する。なお、これらの実施の形態によりこの発明が限定されるものではない。以下の説明では、電圧発生装置が備えるコッククロフトウォルトン回路を、ＣＷ回路という。
実施の形態１．
　図１は、実施の形態１にかかる電圧発生装置が備えるＣＷ回路の構成を示す図である。直流高電圧発生装置である電圧発生装置１００は、昇圧回路であるＣＷ回路１と、昇圧トランス３Ａ，３Ｂと、交流電圧を発生させるインバータ回路２とを備えている。ここでは、ＣＷ回路１が、対称インバース形のＣＷ回路である場合について説明する。
　電圧発生装置１００は、例えば、ＣＷ回路１を用いて、数十ｋＶから数百ｋＶの電圧を発生させる。電圧発生装置１００が発生させた直流高電圧は、例えば、電子ビームを対象物に照射することで加工を行う電子ビーム加工機が、電子ビームを加速させる際に用いられる。電圧発生装置１００が発生させた直流高電圧は、イオンビーム発生装置、電子顕微鏡などに適用されてもよい。
　ＣＷ回路１は、多段倍電圧整流回路である。ＣＷ回路１の各構成部品は、低い耐圧の部品であるが、ＣＷ回路１で電圧が昇圧されていき、出力部１３からは高電圧が出力されるので、ＣＷ回路１にかかる電圧は出力部１３に近づくにつれて高くなる。なお、ここで説明するＣＷ回路１の昇圧方式、昇圧比、電圧値などは一例である。ＣＷ回路１は、何れの昇圧方式のＣＷ回路であってもよい。
　対称インバース形のＣＷ回路１は、インバータ回路２に接続された２個の昇圧トランス３Ａ，３Ｂに接続されている。インバータ回路２は、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ：Insulated　Gate　Bipolar　Transistor）、ＭＯＳＦＥＴ（電界効果トランジスタ：Metal-Oxide-Semiconductor　Field-Effect　Transistor）などのスイッチング素子で構成されたフルブリッジインバータである。インバータ回路２は、ｋＨｚオーダーの周波数で駆動される。
　昇圧トランス３Ａ，３Ｂは、インバータ回路２の出力を－数ｋＶから－数十ｋＶ（例えば、－１０ｋＶ）に昇圧する。昇圧トランス３Ａ，３Ｂは、それぞれ１次巻線と２次巻線とを有しており、昇圧トランス３Ａ，３Ｂの各２次巻線は互いに直列になるように接続されている。昇圧トランス３Ａ，３Ｂにおける各巻線の極性は黒点で示している。昇圧トランス３Ａ，３Ｂの２次巻線は、黒点側同士が接続される。
　昇圧トランス３Ａが有する２次巻線の双方の端子が、ＣＷ回路１の入力端子Ｔ１，Ｔ２となる。昇圧トランス３Ｂが有する２次巻線の双方の端子が、ＣＷ回路１の入力端子Ｔ２，Ｔ３となる。入力端子Ｔ２は、固定電位に接続されている。
　ＣＷ回路１は、複数のダイオードと、複数のコンデンサとを用いて構成されている。具体的には、ＣＷ回路１は、整流回路部５０と、倍電圧昇圧回路部６０とを備えている。整流回路部５０は、直流コンデンサＣａおよびダイオードＤａ１，Ｄａ２を有しており、倍電圧昇圧回路部６０は、直流コンデンサＣｂ１、交流コンデンサＣｂ２，Ｃｂ３、およびダイオードＤｂ１～Ｄｂ４を有している。
　インバース形のＣＷ回路１は、入力側から見て最初のコンデンサと最初のダイオードとが省略されるので、初段の回路は単純に整流回路部５０を構成している。整流回路部５０は、入力端子Ｔ１～Ｔ３に接続され、倍電圧昇圧回路部６０は、整流回路部５０および出力部１３に接続されている。整流回路部５０では、直流コンデンサＣａが入力端子Ｔ２に接続され、ダイオードＤａ１のカソードが入力端子Ｔ１に接続され、ダイオードＤａ２のカソードが入力端子Ｔ３に接続されている。
　ＣＷ回路１では、整流回路部５０に、倍電圧昇圧回路部６０が段階的に複数接続されている。すなわち、ＣＷ回路１では、整流回路部５０を構成する直流コンデンサＣａおよびダイオードＤａ１，Ｄａ２に、直流コンデンサＣｂ１と、交流コンデンサＣｂ２，Ｃｂ３と、ダイオードＤｂ１～Ｄｂ４とからなる倍電圧昇圧回路部６０が、段階的に複数接続されている。この構成により、ＣＷ回路１は、多段倍電圧整流回路となっている。整流回路部５０の直流コンデンサＣａの容量は、倍電圧昇圧回路部６０に含まれる直流コンデンサＣｂ１の容量の２倍に設定されている。
　倍電圧昇圧回路部６０のうち第Ｎ段目（Ｎは自然数）の倍電圧昇圧回路部６０を倍電圧昇圧回路部６０－Ｎとすると、倍電圧昇圧回路部６０－Ｎと、倍電圧昇圧回路部６０－（Ｎ－１）とが接続される。ここで、倍電圧昇圧回路部６０－Ｎが出力部１３側である場合の、倍電圧昇圧回路部６０－Ｎの構成について説明する。
　単位回路である倍電圧昇圧回路部６０－Ｎでは、ダイオードＤｂ１のカソードと、ダイオードＤｂ２のカソードとが接続点６１で接続されている。また、ダイオードＤｂ３のアノードと、ダイオードＤｂ４のアノードとが接続点６２で接続されている。また、ダイオードＤｂ１のアノードと、ダイオードＤｂ３のカソードとが接続点６３で接続され、ダイオードＤｂ２のアノードと、ダイオードＤｂ４のカソードとが接続点６４で接続されている。直流コンデンサＣｂ１は、接続点６１および接続点６２に接続されている。
　倍電圧昇圧回路部６０－Ｎの交流コンデンサＣｂ２は、倍電圧昇圧回路部６０－Ｎの接続点６３と、倍電圧昇圧回路部６０－（Ｎ－１）の接続点６３とに接続されている。倍電圧昇圧回路部６０－Ｎの交流コンデンサＣｂ３は、倍電圧昇圧回路部６０－Ｎの接続点６４と、倍電圧昇圧回路部６０－（Ｎ－１）の接続点６４とに接続されている。倍電圧昇圧回路部６０－Ｎの接続点６１は、倍電圧昇圧回路部６０－（Ｎ－１）の接続点６２である。
　１段目の倍電圧昇圧回路部６０は、２段目の倍電圧昇圧回路部６０および整流回路部５０に接続されている。１段目の倍電圧昇圧回路部６０では、交流コンデンサＣｂ２が、入力端子Ｔ１およびダイオードＤａ１のカソードに接続され、交流コンデンサＣｂ３が、入力端子Ｔ３およびダイオードＤａ２のカソードに接続されている。また、１段目の倍電圧昇圧回路部６０では、接続点６１が直流コンデンサＣａに接続されている。
　ＣＷ回路１が出力部１３から出力する電圧は、例えば、電子ビーム発生用の高電圧として利用される。この時、出力部１３が出力する電圧Ｖは、昇圧トランス３Ａ，３Ｂの出力電圧波高値をｅとすると、Ｖ＝（２ｎ－１）ｅと表される。ただし、ｎは倍電圧昇圧回路部６０の直列数を示す。図１では、倍電圧昇圧回路部６０の総直列数が６．５であり、ＣＷ回路１が１２倍昇圧回路である場合を示している。
　次に、ＣＷ回路１の動作原理について説明する。図２は、実施の形態１にかかる電圧発生装置が備えるＣＷ回路の動作原理を説明するための図である。図２では、ＣＷ回路１内のダイオードＤｂ１，Ｄｂ３を、電圧の入力側から順番にダイオードＤ１０２，Ｄ１０３，・・・，Ｄ１１３で示し、ＣＷ回路１内のダイオードＤｂ２，Ｄｂ４を、電圧の入力側から順番にダイオードＤ２０２，Ｄ２０３，・・・，Ｄ２１３で示している。また、ＣＷ回路１内の直流コンデンサＣｂ１を、電圧の入力側から順番に直流コンデンサＣ０２，Ｃ０３，・・・，Ｃ０７で示している。また、ＣＷ回路１内の交流コンデンサＣｂ２を、電圧の入力側から順番に交流コンデンサＣ１１，Ｃ１２，・・・，Ｃ１６で示し、ＣＷ回路１内の交流コンデンサＣｂ３を、電圧の入力側から順番に交流コンデンサＣ２１，Ｃ２２，・・・，Ｃ２６で示している。
　また、整流回路部５０のダイオードＤａ１，Ｄａ２を、ダイオードＤ１０１，Ｄ２０１で示し、直流コンデンサＣａを直流コンデンサＣ０１で示している。なお、図２において、ＣＷ回路１の接続点の横に記載している電圧値は、接続点の電圧値である。
　交流電源Ｅ１，Ｅ２は、それぞれ波高値（＝ｅ）が等しく、それぞれ位相が１８０度異なる正弦波電圧Ｅ（＝ｅsinωｔ）と－Ｅ（＝－ｅsinωｔ）とを発生させる。波高値のｅは、負の値である。
　交流電源Ｅ１が、最高の電圧ｅを発生する時刻において、直流コンデンサＣ０１はダイオードＤ１０１を介して電圧ｅまで充電される。この時、交流電源Ｅ２は、－０．９２ｅとなっているので、交流コンデンサＣ２１は、ダイオードＤ１０１，Ｄ２０２を介して１．９２ｅまで充電される。
　次に交流電源Ｅ２が電圧ｅとなった時、交流コンデンサＣ２１の高電圧端子の電位は２．９２ｅとなる。この電位によって、直列接続された直流コンデンサＣ０１，Ｃ０２は、ダイオードＤ２０３を介して電圧２．９２ｅまで充電される。これと同時に、直列接続された交流コンデンサＣ１１，Ｃ１２は、ダイオードＤ２０３，Ｄ１０４を介して電圧２．８３ｅまで充電される。再度、交流電源Ｅ１が電圧ｅとなった時、次段の直列接続された直流コンデンサＣ０１，Ｃ０２，Ｃ０３は、ダイオードＤ１０５を介して４．６７ｅまで充電される。ＣＷ回路１内では、このようなコンデンサ充電が繰り返され、出力部１３からの最終段出力が電圧１２ｅとなる。
　直流コンデンサＣ０１の容量のみ、他の直流コンデンサの容量の２倍（２Ｃ）とする理由は、サージの発生防止のためである。例えば、負荷が絶縁破壊を起こすことによって、直流コンデンサＣ０１～Ｃ０７に急激な放電が生じる場合、直列接続された各直流コンデンサＣ０１～Ｃ０７の放電電荷量はすべて等しいので、すべての直流コンデンサＣ０１～Ｃ０７の両端電圧はｅとなり、その他では電圧は２ｅとなる。このため、１段目の直流コンデンサＣ０１のみ、容量を２Ｃとすることで、正常時の充電電荷量はすべて２ｅＣとなる。この結果、急激な放電が生じてもすべての直流コンデンサＣ０１～Ｃ０７の端子電圧は等しく零となり、異常となるものは無く、サージ電圧の発生は防止される。
　次に、ＣＷ回路１の実装構造について説明する。図３は、実施の形態１にかかる電圧発生装置が備えるＣＷ回路の実装構造を示す図である。図３では、ＣＷ回路が配置された円筒形の外周容器３０を、筒軸を含んだ平面で切断した場合の断面図を示している。なお、以下の説明では、外周容器３０の底面側を下側とし、ステージ３１Ａの配置されている側を上側として説明する。
　電圧発生装置１００のＣＷ回路１は、接地された円筒形の外周容器３０内に配置される。外周容器３０の底部には、底板７が設けられており、底板７の上面には、２つの昇圧トランス３Ａ，３Ｂが配置されている。
　外周容器３０内では、昇圧トランス３Ａ，３Ｂよりも上部側に、複数のステージが配置されている。図３では、３つのステージ３１Ａ，３１Ｂ，３１Ｃが、外周容器３０内で、等間隔に段積みされている場合を示している。ステージ３１Ｃが下から１段目のステージであり、ステージ３１Ｂが下から２段目のステージであり、ステージ３１Ａが下から３段目のステージである。
　ステージ３１Ａ～３１Ｃおよび底板７は、それぞれの上面および下面が平行となるよう、配置されている。図３では、底板７の上側にステージ３１Ｃが配置され、ステージ３１Ｃの上側にステージ３１Ｂが配置され、ステージ３１Ｂの上側にステージ３１Ａが配置されている場合を示している。
　昇圧トランス３Ａ，３Ｂは、ステージ３１Ｃに電気的に接続されている。ステージ３１Ｃは、接続線５１Ｘを介して、ステージ３１Ｂに電気的に接続され、ステージ３１Ｂは、接続線５１Ｙを介して、ステージ３１Ａに電気的に接続されている。なお、図３では、昇圧トランス３Ａ，３Ｂ間の接続線、昇圧トランス３Ａ，３Ｂとステージ３１Ｃとの接続線は、図示を省略している。
　ステージ３１Ａ，３１Ｂ，３１Ｃは、板状の絶縁基板１０を用いて構成されており、各絶縁基板１０にはコンデンサ４およびダイオード５が実装されている。ステージ３１Ａの絶縁基板１０の下面は、ステージ３１Ｂの絶縁基板１０の上面に対向し、ステージ３１Ｂの絶縁基板１０の下面は、ステージ３１Ｃの絶縁基板１０の上面に対向している。外周容器３０内では、対向する２枚の絶縁基板１０のうちの一方が、第１の絶縁基板であり、他方が第２の絶縁基板である。
　ステージ３１Ａ～３１Ｃでは、例えば、絶縁基板１０の上面にダイオード５が配置され、絶縁基板１０の下面にコンデンサ４が配置されている。なお、ステージ３１Ａ～３１Ｃが有する絶縁基板１０の上面および下面にはダイオード５およびコンデンサ４の何れが配置されてもよい。外周容器３０内では、絶縁基板１０の上面とダイオード５とがリード９Ｂで接続され、絶縁基板１０の下面とコンデンサ４とがリード９Ａで接続されている。外周容器３０内では、昇圧トランス３Ａ，３Ｂからの出力電圧が、ステージ３１Ｃ、ステージ３１Ｂ、ステージ３１Ａで段階的に昇圧され、出力部１３から出力される。
　ＣＷ回路１を構成するステージ３１Ａ～３１Ｃには、ステージ間を接続する入力部および出力部が設けられている。図３では、ステージ３１Ａが有する出力部１３以外の出力部、および入力部は図示を省略している。ステージ３１Ｃの出力部およびステージ３１Ｂの入力部は、接続線５１Ｘとの接続点に設けられている。ステージ３１Ｂの出力部およびステージ３１Ａの入力部は、接続線５１Ｙとの接続点に設けられている。
　ＣＷ回路１では、ステージ３１Ｃの出力部とステージ３１Ｂの入力部とが電気的に接続され、ステージ３１Ｂの出力部とステージ３１Ａの入力部とが電気的に接続されている。
　このように、電気的に接続されたステージ３１Ａ～３１Ｃが等間隔に段積みされることで、最上段のステージ３１Ａの出力部１３から、昇圧された直流高電圧が出力される。ステージ３１Ａ～３１Ｃは、樹脂スペーサを介して段積みされてもよいし、図３に示すようにステージ間に支柱６を設け、支柱６を介してボルト等で固定することで段積みされてもよい。支柱６は、外周容器３０の一部であってもよいし、外周容器３０とは別構成であってもよい。
　ここで、各ステージ間の電位差について説明する。図４は、実施の形態１にかかる電圧発生装置が備えるＣＷ回路のステージ間の電位差を説明するための図である。ここでは、ＣＷ回路１への入力電圧を±１０ｋＶ、すなわち昇圧トランス３Ａ，３Ｂでフルブリッジインバータの出力を±１０ｋＶに昇圧する場合のステージ間の電位差について説明する。
　ＣＷ回路１への入力電圧が±１０ｋＶである場合、１ステージあたり約－４０ｋＶ昇圧されることで、３ステージ目の出力電圧は－１２０ｋＶになる。図４に示すとおり、各ステージ間には最大－８０ｋＶの電位差のある箇所が存在する。例えば、２段目のステージであるステージ３１Ｂの入力部における－４０ｋＶと、３段目のステージであるステージ３１Ａの出力部における－１２０ｋＶとの電位差は、－８０ｋＶである。各ステージ３１Ａ～３１Ｃは、等間隔に段積みされているので、電位差が最大になる箇所が、最も放電が起こりやすい箇所であるともいえる。
　ここで放電について説明する。放電の起こりやすさは電界の大きさで決まり、空気中で放電する電界の大きさは約３ｋＶ／ｍｍとされる。電界の大きさは、放電が発生する可能性がある箇所（以下、放電候補という）となる２点間の電位差、２点間の距離、および２点の外形で決まる。ところが、放電候補となる２点が、何れも無限平行平板であれば、電位差と距離のみで電界が決まる。この空間の状態は、平等電界と呼ばれる。例えば、２点間の電位差が３ｋＶ、２点間の距離が１ｍｍの場合、電界の大きさは３ｋＶ／ｍｍである。
　これに対して、放電候補となる２点が、無限平行平板でなく突起物（例えば針）の場合、電界の大きさは、放電候補となる２点間の電位差、２点間の距離、および外形で決まる。電位差および距離が一定である場合、放電候補となる２点の外形が鋭角であるほど電界は大きくなり、球体に近づくほど電界は小さくなる。この空間の状態は、不平等電界と呼ばれる。
　電位差が一定の場合、放電の発生を防ぐには放電候補となる２点の距離を離すか、２点の外形を工夫しなければならないが、距離を離すだけでは電圧発生装置が大型化してしまう。そこで、本実施の形態では、放電候補となる２点のうちの少なくとも１点の外形を工夫することで、２点間の距離を近づける。すなわち、ＣＷ回路１において、ステージ間の距離を近づける。
　図５は、実施の形態１にかかる電圧発生装置が備えるステージの構造を示す斜視図である。図６は、実施の形態１にかかる電圧発生装置が備えるステージの構造を示す側面図である。図５および図６では、１ステージ分の構造を示している。なお、ステージ３１Ａ～３１Ｃは、同様の構造を有しているので、ここではステージ３１Ａの構造について説明する。図６では、図５のＡ方向からステージ３１Ａを見た場合のステージ３１Ａの構造を示している。
　ステージ３１Ａは、絶縁基板１０と、コンデンサ４と、ダイオード５と、入力部１４と、出力部１３とを備えている。絶縁基板１０の例は、プリント基板である。ステージ３１Ａでは、コンデンサ４およびダイオード５が、絶縁基板１０の両面に配置されている。図５の例では、絶縁基板１０の上面に複数のダイオード５が配置され、絶縁基板１０の下面に複数のコンデンサ４が配置されている場合を示している。
　電圧発生装置１００では、コンデンサ４、ダイオード５といった部品が実装された絶縁基板１０が樹脂などの絶縁物で外周容器３０に固定されることで、昇圧回路としてのＣＷ回路１が構成されている。なお、図５では、コンデンサ４およびダイオード５の配置位置も示しているが、コンデンサ４およびダイオード５は図５に示す配置位置に限らない。
　図７は、実施の形態１にかかる電圧発生装置が備えるステージの位置関係を説明するための図である。図８は、図７に示したステージの部品間の距離を説明するための図である。
　なお、ステージ３１Ａ，３１Ｂの位置関係と、ステージ３１Ｂ，３１Ｃの位置関係とは、同様であるので、ここではステージ３１Ａ，３１Ｂの位置関係について説明する。図７では、ステージ３１Ａ，３１Ｂの側面図を示し、図８では、ステージ３１Ａ，３１Ｂの領域２０を拡大して模式的に示している。以下の説明では、ステージ３１Ａの絶縁基板を絶縁基板１０Ａといい、ステージ３１Ｂの絶縁基板を絶縁基板１０Ｂという。
　図７に示すように、上段側のステージ３１Ａの下面には部品としてのコンデンサ４が配置されており、下段側のステージ３１Ｂの上面には部品としてのダイオード５が配置されているので、ステージ３１Ａのコンデンサ４とステージ３１Ｂのダイオード５とが対向する。
　絶縁基板１０Ａ，１０Ｂのうち第１の絶縁基板となる方の上面が第１の主面であり下面が第２の主面である。絶縁基板１０Ａ，１０Ｂのうち第２の絶縁基板となる方の上面が第３の主面であり下面が第４の主面である。
　第１の主面に配置されるのが第１の部品であり、第２の主面に配置されるのが第２の部品である。第３の主面に配置されるのが第３の部品であり、第４の主面に配置されるのが第４の部品である。第１から第４の部品は、コンデンサ４であってもよいし、ダイオード５であってもよい。図７に示すステージ３１Ａの場合、絶縁基板１０の上面に配置されるダイオード５が第１の部品であり、絶縁基板１０の下面に配置されるコンデンサ４が第２の部品である。また、ステージ３１Ｂの場合、絶縁基板１０の上面に配置されるダイオード５が第３の部品であり、絶縁基板１０の下面に配置されるコンデンサ４が第４の部品である。
　図８に示すように、ステージ３１Ａ，３１Ｂ間の距離は、上段側の絶縁基板１０Ａの下面に実装されているコンデンサ４と、下段側の絶縁基板１０Ｂの上面に実装されているダイオード５との間で最も近くなる。図８では、絶縁基板１０Ａのコンデンサ４と絶縁基板１０Ｂのダイオード５との間の距離を距離Ｌ０で示している。
　絶縁基板１０Ａ，１０Ｂ間での放電の発生を防ぐには、絶縁基板１０Ａ，１０Ｂの部品間の距離を離すか、絶縁基板１０Ａ，１０Ｂの外形を工夫し、電界を緩和しなければならない。本実施の形態では、絶縁基板１０Ａ，１０Ｂの外形を工夫することで、電界を緩和する。
　図９は、図８に示した上段側のステージのうち、コンデンサが配置されている箇所の拡大図である。図１０は、図８に示した下段側のステージのうち、ダイオードが配置されている箇所の拡大図である。図９、図１０、および後述する図１１から図１３では、図５のＡ方向からステージを見た場合のステージの側面を模式的に示している。
　図９に示すように、絶縁基板１０Ａには、上面から下面に向かってスルーホールが形成されている。絶縁基板１０Ａの下面にはコンデンサ４が配置され、コンデンサ４に接続されたリード９Ａが、絶縁基板１０Ａの下面側からスルーホールに通されて絶縁基板１０Ａの上面側に引き出される。絶縁基板１０Ａの上面にはスルーホールの周囲に、導電性パターンの一例である銅箔パターン１１Ａが配置されている。銅箔パターン１１Ａとリード９Ａとは、絶縁基板１０Ａの上面ではんだ１２Ａによって接合される。これにより、コンデンサ４が、絶縁基板１０Ａに配置されている導電性部（図示せず）に接合される。
　また、図１０に示すように、絶縁基板１０Ｂには、上面から下面に向かってスルーホールが形成されている。絶縁基板１０Ｂの上面にはダイオード５が配置され、ダイオード５に接続されたリード９Ｂが、絶縁基板１０Ｂの上面側からスルーホールに通されて絶縁基板１０Ｂの下面側に引き出される。絶縁基板１０Ｂの下面には、導電性パターンの一例である銅箔パターン１１Ｂが配置されている。銅箔パターン１１Ｂとリード９Ｂとは、絶縁基板１０Ｂの下面ではんだ１２Ｂによって接合される。これにより、ダイオード５が絶縁基板１０Ｂに接合される。
　なお、銅箔パターン１１Ａは、絶縁基板１０Ａの上面または下面に設けられる。また、銅箔パターン１１Ｂは、絶縁基板１０Ｂの上面または下面に設けられる。さらに、銅箔パターン１１Ａは、絶縁基板１０Ａの上面および下面の両方に設けられる場合もある。また、銅箔パターン１１Ｂは、絶縁基板１０Ｂの上面および下面の両方に設けられる場合もある。すなわち、銅箔パターン１１Ａは、絶縁基板１０Ａの上面および下面の少なくとも一方に設けられ、銅箔パターン１１Ｂは、絶縁基板１０Ｂの上面および下面の少なくとも一方に設けられる。
　絶縁基板１０Ａが第１の絶縁基板であり絶縁基板１０Ｂが第２の絶縁基板である場合、銅箔パターン１１Ａが第１の導電性パターンであり、銅箔パターン１１Ｂが第２の導電性パターンである。絶縁基板１０Ｂが第１の絶縁基板であり絶縁基板１０Ａが第２の絶縁基板である場合、銅箔パターン１１Ｂが第１の導電性パターンであり、銅箔パターン１１Ａが第２の導電性パターンである。
　絶縁体の樹脂で覆われたダイオード５のボディー、および絶縁体の樹脂で覆われたコンデンサ４のボディーからは、ボディーが絶縁体であるため放電は起こりにくいが、導体であるリード９Ａ，９Ｂからは放電が起こりやすい。また、コンデンサ４を絶縁基板１０Ａへ実装する際には、リード９Ａを曲げる必要があり、ダイオード５を絶縁基板１０Ｂへ実装する際には、リード９Ｂを曲げる必要がある。リード９Ａの曲げられた部分（以下、リードフォーミング部２１Ａという）、およびリード９Ｂの曲げられた部分（以下、リードフォーミング部２１Ｂという）は、鋭角になる場合があり高電界になりやすい。
　絶縁基板１０Ａが第１の絶縁基板であり絶縁基板１０Ｂが第２の絶縁基板である場合、リードフォーミング部２１Ａが第１の導電性パターンであり、リードフォーミング部２１Ｂが第２の導電性パターンである。絶縁基板１０Ｂが第１の絶縁基板であり絶縁基板１０Ａが第２の絶縁基板である場合、リードフォーミング部２１Ｂが第１の導電性パターンであり、リードフォーミング部２１Ａが第２の導電性パターンである。
　上段部の絶縁基板１０Ａの下面に実装されたコンデンサ４のリードフォーミング部２１Ａと、下段部の絶縁基板１０Ｂの上面に実装されたダイオード５のリードフォーミング部２１Ｂとの間は、ステージ３１Ａ，３１Ｂ間で距離が最も近く、またリードフォーミング部２１Ａ，２１Ｂが鋭角となりやすいので、高電界になる箇所といえる。
　本実施の形態では、高電界となりやすい（放電が起こりやすい）箇所で電界が緩和されるよう、銅箔パターン１１Ａ，１１Ｂを広げておく。図１１は、実施の形態１にかかる電圧発生装置が備えるステージの銅箔パターンの構成を説明するための図である。
　なお、ステージ３１Ａ上のスルーホール自体には、スルーホールが空洞であるため銅箔パターン１１Ａを配置できないが、本実施の形態では、スルーホールが設けられている箇所にも銅箔パターン１１Ａが配置されているものとしてステージ３１Ａの構成を説明する。したがって、銅箔パターン１１Ａの面積は、スルーホールを上から見た場合のスルーホールの面積と、銅箔パターン１１Ａを上から見た場合の銅箔パターン１１Ａ自体の面積とを足し合わせた面積である。
　また、ステージ３１Ｂ上でスルーホール自体には、スルーホールが空洞であるため銅箔パターン１１Ｂを配置できないが、本実施の形態では、スルーホールが設けられている箇所にも銅箔パターン１１Ｂが配置されているものとしてステージ３１Ｂの構成を説明する。したがって、銅箔パターン１１Ｂの面積は、スルーホールを上から見た場合のスルーホールの面積と、銅箔パターン１１Ｂを上から見た場合の銅箔パターン１１Ｂ自体の面積とを足し合わせた面積である。
　本実施の形態の銅箔パターン１１Ａ，１１Ｂは、高電界となるリードフォーミング部２１Ａ，２１Ｂに適用される。
　ステージ３１Ａでは、ステージ３１Ａを上側から見た場合に、コンデンサ４がはんだ１２Ａで接合される箇所の銅箔パターン１１Ａが、放電の起点となる可能性があるリードフォーミング部２１Ａを覆うように広げられている。すなわち、ステージ３１Ａでは、ステージ３１Ａを上側から見た場合に、銅箔パターン１１Ａによってリードフォーミング部２１Ａが見えなくなるよう、銅箔パターン１１Ａが配置されている。
　また、ステージ３１Ｂでは、ステージ３１Ｂを下側から見た場合に、ダイオード５がはんだ１２Ｂで接合される箇所の銅箔パターン１１Ｂが、放電の起点となる可能性があるリードフォーミング部２１Ｂを覆うように広げられている。すなわち、ステージ３１Ｂでは、ステージ３１Ｂを下側から見た場合に、銅箔パターン１１Ｂによってリードフォーミング部２１Ｂが見えなくなるよう、銅箔パターン１１Ｂが配置されている。
　絶縁基板１０Ａ上における銅箔パターン１１Ａの広さは、リード９Ａを絶縁基板１０Ａに平行な面で切断した場合の切断面を覆うことができる広さである。リード９Ａの断面積が１ｍｍ2である場合、銅箔パターン１１Ａの広さは、例えば１０ｍｍ×１０ｍｍ（＝１００ｍｍ2）以上である。すなわち、銅箔パターン１１Ａの配置される領域の面積は、リード９Ａの断面積の１００倍以上である。
　ここで、銅箔パターン１１Ａの面積は、リード９Ａの断面積であるリード断面積より広ければ電界を緩和させる効果があり、銅箔パターン１１Ａの面積がリード断面積より広く、リードフォーミング部２１Ａが銅箔パターン１１Ａに近いほど、電界を緩和させる効果は大きくなる。さらに、絶縁基板１０Ａの上面または下面からリード９Ａの曲げ部分までの距離を距離Ｌ４とした場合、（距離Ｌ４）2≦（銅箔パターン１１Ａの面積）とすると電界を緩和させる効果がより大きくなる。
　また、（距離Ｌ４）2≦（銅箔パターン１１Ａの面積）を満足する場合、リード９Ａの傾きが±３０度以内であれば、絶縁基板１０Ａの上面または下面に垂直な方向から見る平面視において、リード部品が銅箔パターンからはみ出すことなく、電界緩和の効果を得ることができる。これにより、生産時のばらつきなどによりリード９Ａが傾いた場合においても、電界を緩和させる効果を得ることが可能である。
　同様に、絶縁基板１０Ｂ上における銅箔パターン１１Ｂの広さは、例えば、リード９Ｂを絶縁基板１０Ｂに平行な面で切断した場合の切断面を覆うことができる広さである。リード９Ｂの断面積が１ｍｍ2である場合、銅箔パターン１１Ｂの広さは、例えば１０ｍｍ×１０ｍｍ（＝１００ｍｍ2）以上である。すなわち、銅箔パターン１１Ｂの配置される領域の面積は、リード９Ｂの断面積の１００倍以上である。
　このような構成により、銅箔パターン１１Ａは、リードフォーミング部２１Ａの電界を緩和させ、銅箔パターン１１Ｂは、リードフォーミング部２１Ｂの電界を緩和させることができる。電圧発生装置１００は、リードフォーミング部２１Ａ，２１Ｂの電界を緩和させることができるので、絶縁基板１０Ａ，１０Ｂの距離Ｌ１を近づけることができる。
　銅箔パターン１１Ａは、高電界が発生するもの（例えば、リードフォーミング部２１Ａ）より面積が広いほど電界緩和の効果があり、銅箔パターン１１Ｂは、高電界が発生するもの（例えば、リードフォーミング部２１Ｂ）より面積が広いほど電界緩和の効果がある。
　なお、銅箔パターン１１Ａは、絶縁基板１０Ａの上面および下面の少なくとも一方に配置されればよい。また、銅箔パターン１１Ｂは、絶縁基板１０Ｂの上面および下面の少なくとも一方に配置されればよい。
　絶縁基板１０Ａの上面のみに銅箔パターン１１Ａが配置される場合よりも、絶縁基板１０Ａの下面のみに銅箔パターン１１Ａが配置される場合の方が、銅箔パターン１１Ａとリードフォーミング部２１Ａとの距離が近い。このため、リードフォーミング部２１Ａの電界緩和効果は、銅箔パターン１１Ａが絶縁基板１０Ａの上面のみに配置される場合よりも下面のみに配置される場合の方が大きい。
　同様に、絶縁基板１０Ｂの下面のみに銅箔パターン１１Ｂが配置される場合よりも、絶縁基板１０Ｂの上面のみに銅箔パターン１１Ｂが配置される場合の方が、銅箔パターン１１Ｂとリードフォーミング部２１Ｂとの距離が近い。このため、リードフォーミング部２１Ｂの電界緩和効果は、銅箔パターン１１Ｂが絶縁基板１０Ｂの下面のみに配置される場合よりも上面のみに配置される場合の方が大きい。
　なお、絶縁基板１０Ａの下面のみに銅箔パターン１１Ａが配置される場合と、絶縁基板１０Ａの両面に銅箔パターン１１Ａが配置される場合とでは、リードフォーミング部２１Ａへの電界緩和効果は同等となる。
　同様に、絶縁基板１０Ｂの上面のみに銅箔パターン１１Ｂが配置される場合と、絶縁基板１０Ｂの両面に銅箔パターン１１Ｂが配置される場合とでは、リードフォーミング部２１Ｂへの電界緩和効果は同等となる。
　その一方で銅箔パターン１１Ａ自体（特に端面部）の電界が問題となる場合もあり、絶縁基板１０Ａの両面に同面積の銅箔パターン１１Ａが配置されることで、銅箔パターン１１Ａ自体の電界を緩和することができる。
　同様に、銅箔パターン１１Ｂ自体（特に端面部）の電界が問題となる場合もあり、絶縁基板１０Ｂの両面に同面積の銅箔パターン１１Ｂが配置されることで、銅箔パターン１１Ｂ自体の電界を緩和することができる。
　図１２は、比較例の電圧発生装置が備えるステージの銅箔パターンの構成を説明するための図である。比較例の電圧発生装置は、ステージ１３１Ａ，１３１Ｂを備えている。ステージ３１Ａは、銅箔パターン１１Ａを有するのに対し、ステージ１３１Ａは、銅箔パターン１１Ａの代わりに１ｍｍ×１ｍｍ（＝１ｍｍ2）程度の銅パターン１１１Ａを有している。また、ステージ３１Ｂは、銅箔パターン１１Ｂを有するのに対し、ステージ１３１Ｂは、銅箔パターン１１Ｂの代わりに１ｍｍ×１ｍｍ（＝１ｍｍ2）程度の銅パターン１１１Ｂを有している。
　比較例の電圧発生装置は、絶縁基板１０Ａとコンデンサ４とをはんだ１２Ａで接合する際の、はんだ１２Ａに熱を伝えやすくするため、絶縁基板１０Ａには小さな銅パターン１１１Ｂしか配置されていない。また、絶縁基板１０Ｂとダイオード５とをはんだ１２Ｂで接合する際の、はんだ１２Ｂに熱を伝えやすくするため、絶縁基板１０Ｂには小さな銅パターン１１１Ｂしか配置されていない。
　一方、本実施の形態の電圧発生装置１００では、例えば４００ｍｍ2以上の面積を有した銅箔パターン１１Ａが絶縁基板１０Ａに配置され、４００ｍｍ2以上の面積を有した銅箔パターン１１Ｂが絶縁基板１０Ｂに配置されている。なお、銅箔パターン１１Ａ，１１Ｂの上面形状は、銅箔パターン１１Ａ，１１Ｂ自体の電界を緩和するために、鋭角のある四角よりも円形の方が好ましい。
　比較例の電圧発生装置は、リードフォーミング部２１Ａ，２１Ｂの電界を緩和させることができない。このため、比較例の電圧発生装置が備える絶縁基板１０Ａ，１０Ｂの距離Ｌ２は、電圧発生装置１００が備える絶縁基板１０Ａ，１０Ｂの距離Ｌ１よりも長くせざるをえない。電圧発生装置１００に対しては、絶縁基板１０Ａ，１０Ｂの距離Ｌ１を短くすることができるので、比較例の電圧発生装置よりも小型化することができる。
　銅箔パターン１１Ａ，１１Ｂ自体（特に端面部）の電界が問題となる場合もあり、絶縁基板１０Ａ，１０Ｂの両面に、銅箔パターン１１Ａ，１１Ｂを配置することでその電界を緩和することができることは、前述の通りである。この場合において、銅箔パターン１１Ａ，１１Ｂの外形は、鋭角のある四角よりも円形の方が好ましい。この理由について説明する。なお、銅箔パターン１１Ａ，１１Ｂは、同様の構造を有しているので、以下では銅箔パターン１１Ａの構成について説明する。
　図１９は、実施の形態１にかかる銅箔パターンが絶縁基板の上面または下面の何れか一方に配置された場合で銅箔パターンの外形が四角形である場合の電界集中を説明するための図である。図２０は、実施の形態１にかかる銅箔パターンが絶縁基板の上面または下面の何れか一方に配置された場合で銅箔パターンの外形が円形である場合の電界集中を説明するための図である。図２１は、実施の形態１にかかる銅箔パターンが絶縁基板の両面に配置された場合で銅箔パターンの外形が四角形である場合の電界集中を説明するための図である。図２２は、実施の形態１にかかる銅箔パターンが絶縁基板の両面に配置された場合で銅箔パターンの外形が円形である場合の電界集中を説明するための図である。
　図１９では、銅箔パターン１１Ａが銅箔パターン１１Ｐである場合について説明し、図２０では、銅箔パターン１１Ａが銅箔パターン１１Ｑである場合について説明する。また、図２１では、銅箔パターン１１Ａが銅箔パターン１１Ｒａ，１１Ｒｂである場合について説明し、図２２では、銅箔パターン１１Ａが銅箔パターン１１Ｓａ，１１Ｓｂである場合について説明する。図１９から図２２では、銅箔パターン１１Ｐ，１１Ｑ，１１Ｒａ，Ｒｂ，１１Ｓａ，１１Ｓｂの斜視図を示している。
　図１９に示す銅箔パターン１１Ｐのように、銅箔パターン１１Ｐが、絶縁基板１０Ａの上面または下面の何れか一方に配置された場合で銅箔パターン１１Ｐの外形が四角形の場合、外形が四角形なので外形が円形の場合よりも鋭角部３０１に電界集中が起こりやすい。鋭角部３０１は、銅箔パターン１１Ｐの端部のうち、鋭角となっている箇所である。また、銅箔パターン１１Ｐの厚さが、３５μｍのように薄い場合には、この薄さによっても銅箔パターン１１Ｐに電界集中が起こりやすい。なお、銅箔パターン１１Ｐは、鋭角部３０１の代わりに、銅箔パターン１１Ｐの端部が直角となっている直角部を有していてもよい。
　図２０に示す銅箔パターン１１Ｑのように、銅箔パターン１１Ｑが、絶縁基板１０Ａの上面または下面の何れか一方に配置された場合で銅箔パターン１１Ｑの外形が円形の場合、外形が円形なので鋭角部は無く、鋭角部での電界集中はなくなる。この場合も、銅箔パターン１１Ｑの厚さが、３５μｍのように薄い場合には、この薄さによって電界集中が起こりやすい。
　図２１に示す銅箔パターン１１Ｒａは、絶縁基板１０Ａの上面に配置される銅箔パターンであり、銅箔パターン１１Ｒｂは、絶縁基板１０Ａの下面に配置される銅箔パターンである。すなわち、銅箔パターン１１Ｒａ，１１Ｒｂの間に絶縁基板１０Ａ（図２１では図示省略）が配置されている。図２１では、銅箔パターン１１Ｒａ，１１Ｒｂの厚さが、３５μｍであり、絶縁基板１０Ａの厚さが１．６ｍｍである場合を示している。銅箔パターン１１Ｒａ，１１Ｒｂは、上面の面積が同じで上面の形状も同じである。
　図２１に示す銅箔パターン１１Ｒａ，１１Ｒｂのように、銅箔パターン１１Ｒａ，１１Ｒｂが、絶縁基板１０Ａの両面に配置された場合、両面の銅箔パターン１１Ｒａ，１１Ｒｂは同電位である。絶縁基板１０Ａが銅箔パターン１１Ｒａ，１１Ｒｂよりも厚い場合、銅箔パターン１１Ｒａ，１１Ｒｂを１つの金属の塊としてみなすことができる。そのため、銅箔パターン１１Ｒａ，１１Ｒｂの外形が四角形であると、外形が円形の場合よりも鋭角部３０１に電界集中が起こりやすいが、銅箔パターン１１Ｒａ，１１Ｒｂの薄さによる電界集中は防ぐことができる。
　図２２に示す銅箔パターン１１Ｓａは、絶縁基板１０Ａの上面に配置される銅箔パターンであり、銅箔パターン１１Ｓｂは、絶縁基板１０Ａの下面に配置される銅箔パターンである。すなわち、銅箔パターン１１Ｓａ，１１Ｓｂの間に絶縁基板１０Ａ（図２２では図示省略）が配置されている。図２２では、銅箔パターン１１Ｓａ，１１Ｓｂの厚さが、３５μｍであり、絶縁基板１０Ａの厚さが１．６ｍｍである場合を示している。銅箔パターン１１Ｓａ，１１Ｓｂは、上面の面積が同じで上面の形状も同じである。
　図２２に示す銅箔パターン１１Ｓａ，１１Ｓｂのように、銅箔パターン１１Ｓａ，１１Ｓｂが、絶縁基板１０Ａの両面に配置された場合、両面の銅箔パターン１１Ｓａ，１１Ｓｂは同電位である。絶縁基板１０Ａが銅箔パターン１１Ｓａ，１１Ｓｂよりも厚い場合、銅箔パターン１１Ｓａ，１１Ｓｂを１つの金属の塊としてみなすことができる。また、銅箔パターン１１Ｓａ，１１Ｓｂの外形は円形である。したがって、銅箔パターン１１Ｓａ，１１Ｓｂの場合、銅箔パターン１１Ｓａ，１１Ｓｂの薄さによる電界集中と、鋭角部による電界集中との両方を防ぐことができる。
　図１３は、実施の形態１にかかる電圧発生装置が備えるリードのリードフォーミング部における電界シミュレーションモデルを説明するための図である。図１４は、図１３の電界シミュレーションモデルによるシミュレーション結果を示す図である。
　リードフォーミング部２１Ａ，２１Ｂにおける電界シミュレーションモデルでは、以下の（１）から（５）の条件を用いた。
（１）リードフォーミング部２１Ａ，２１Ｂ間の最短距離を１０ｍｍとする。
（２）銅箔パターン１１Ａ，１１Ｂ間の距離を４０ｍｍとする。
（３）銅箔パターン１１Ａ，１１Ｂ間の電位差を３０ｋＶとする。
（４）銅箔パターン１１Ａとリード９Ａとは導通状態とする。
（５）銅箔パターン１１Ｂとリード９Ｂとは導通状態とする。
　図１４に示すシミュレーション結果は、図１３に示した電界シミュレーションモデルを用い、銅箔パターン１１Ａ，１１Ｂの幅を、変化させた場合のリードフォーミング部２１Ａ，２１Ｂの電界強度である。図１４では、銅箔パターン１１Ａ，１１Ｂのパターン幅が１０ｍｍである場合および２０ｍｍである場合の、リードフォーミング部２１Ａ，２１Ｂにおける電界最大値と、銅箔パターン１１Ａ，１１Ｂが無い場合の、リードフォーミング部２１Ａ，２１Ｂにおける電界最大値とを示している。
　銅箔パターン１１Ａ，１１Ｂのパターン幅が１０ｍｍである場合の銅箔パターン１１Ａ，１１Ｂの面積は、１０ｍｍ×１０ｍｍ＝１００ｍｍ2である。銅箔パターン１１Ａ，１１Ｂのパターン幅が２０ｍｍである場合の銅箔パターン１１Ａ，１１Ｂの面積は、２０ｍｍ×２０ｍｍ＝４００ｍｍ2である。図１４のシミュレーション結果では、銅箔パターン１１Ａ，１１Ｂが無い時の電界の最大値を１に規格化した場合の電界最大値を示している。
　シミュレーション結果より、銅箔パターン１１Ａ，１１Ｂが広いほどリードフォーミング部２１Ａ，２１Ｂの電界を緩和できることが分かる。これは、リードフォーミング部２１Ａ，２１Ｂを覆うように銅箔パターン１１Ａ，１１Ｂを広げておくことで、放電候補の空間においてはリードフォーミング部２１Ａ，２１Ｂよりも銅箔パターン１１Ａ，１１Ｂの電界が支配的となり、リードフォーミング部２１Ａ，２１Ｂの電界の大きさが目立たなくなるためである。
　ところで、前述したように、電圧発生装置１００の構成部品であるコンデンサ４およびダイオード５は低い耐圧の部品であるが、ＣＷ回路１では電圧が昇圧されていくので、出力部１３に近づくにつれて高電圧となる。このため、電圧発生装置１００では、低電圧部と高電圧部とが発生し、低電圧部と高電圧部との間に大きな電位差が生じる。
　例えば、各端子間あるいは高圧部と外周容器３０との間で放電が発生しやすくなる。電圧発生装置の小型化および薄型化は、絶縁信頼性とトレードオフの関係があるので、比較例の電圧発生装置の場合、放電の発生を防止するためには、絶縁基板１０Ａ，１０Ｂ間などの距離を短くする必要があった。
　本実施の形態では、放電候補となる２点の電位差が一定であっても、放電候補となる２点のうちの少なくとも１点の外形を工夫することで、２点間の距離を近づけても放電を抑制できる。すなわち、銅箔パターン１１Ａ，１１Ｂを広げることで、リードフォーミング部２１Ａ，２１Ｂを近づけても、リードフォーミング部２１Ａ，２１Ｂでの放電を抑制できる。これにより、放電を抑制しつつステージ３１Ａ，３１Ｂ間の距離を近づけることができるので、電圧発生装置１００を小型化できる。また、電子部品を樹脂モールド材で一体成形する必要がないので、電圧発生装置１００の重量化を抑制できる。
　ＣＷ回路の中には、一方のコンデンサと、これと直列に接続される他方のコンデンサとが接続部で電気的に接続され、接続部にダイオードが接続され、接続部が、各コンデンサの端部電極間に配置されることで接続部の電界を緩和する回路がある。このＣＷ回路では、接続部をコンデンサの電極間にはみ出さないように配置しなければ、電界緩和の効果がない。また、このＣＷ回路では、ラジアル型のコンデンサには適用が難しく、コンデンサの種類によって実装方法に制限が出てくる。また、絶縁基板上の同一面のみに部品を配置しないと効果がないので、絶縁基板の面積が大きくなってしまう。
　一方、本実施の形態の電圧発生装置１００は、コンデンサ４間を接続する接続点がコンデンサ４の電極間からはみ出しても問題が無い。また、電圧発生装置１００は、ＣＷ回路１のコンデンサ４がアキシャル型であっても、ラジアル型であってもよい。また、電圧発生装置１００では、絶縁基板１０Ａの両面、絶縁基板１０Ｂの両面に、コンデンサ４、ダイオード５といった部品を配置できる。したがって、絶縁基板１０Ａおよび絶縁基板１０Ｂの基板サイズを小さくすることができる。
　このように、実施の形態１では、絶縁基板１０Ａを絶縁基板１０Ａの上面側から見た場合に、銅箔パターン１１Ａが、リード９Ａのリードフォーミング部２１Ａを覆う領域まで広げられている。したがって、段積みされた絶縁基板１０Ａ，１０Ｂが重量化されることなく、小型化されたＣＷ回路１を得ることができる。絶縁基板１０Ｂを絶縁基板１０Ｂの下面側から見た場合に、銅箔パターン１１Ｂが、リード９Ｂのリードフォーミング部２１Ｂを覆う領域まで広げられている。したがって、段積みされた絶縁基板１０Ａ，１０Ｂが重量化されることなく、さらに小型化されたＣＷ回路１を得ることができる。
実施の形態２．
　つぎに、図１５から図１８を用いてこの発明の実施の形態２について説明する。実施の形態２では、リードフォーミング部２１Ａと銅箔パターン１１Ａとの距離を、実施の形態１の場合よりも近づける。また、リードフォーミング部２１Ｂと銅箔パターン１１Ｂとの距離を、実施の形態１の場合よりも近づける。
　図１５は、実施の形態２にかかる電圧発生装置が備えるステージの構成を説明するための図である。図１５の各構成要素のうち図１１に示す実施の形態１のステージ３１Ａ，３１Ｂと同一機能を達成する構成要素については同一符号を付しており、重複する説明は省略する。図１５、および後述する図１６、図１８では、ステージの側面を模式的に示している。
　ステージ３２Ａでは、リード９Ａの代わりにリード１９Ａが用いられ、ステージ３２Ｂでは、リード９Ｂの代わりにリード１９Ｂが用いられる。リード１９Ａは、リード９Ａよりも、銅箔パターン１１Ａに垂直に延設された部分の長さが短いリードである。リード１９Ｂは、リード９Ｂよりも、銅箔パターン１１Ｂに垂直に延設された部分の長さが短いリードである。したがって、ステージ３２Ａでは、ステージ３１Ａよりも、リードフォーミング部２１Ａと銅箔パターン１１Ａとの距離が短い。また、ステージ３２Ｂでは、ステージ３１Ｂよりも、リードフォーミング部２１Ｂと銅箔パターン１１Ｂとの距離が短い。リード１９Ａの断面積は、リード９Ａの断面積と同じであり、リード１９Ｂの断面積は、リード９Ｂの断面積と同じである。
　ステージ３２Ａでは、コンデンサ４とリード１９Ａとの接続位置を、絶縁基板１０Ａに近づけることで、銅箔パターン１１Ａに垂直に延設された部分の長さを短くする。例えば、ステージ３２Ａでは、コンデンサ４の高さ方向の中央部よりも絶縁基板１０Ａに近い位置でコンデンサ４とリード１９Ａとが接続される。
　同様に、ステージ３２Ｂでは、ダイオード５とリード１９Ｂとの接続位置を、絶縁基板１０Ｂに近づけることで、銅箔パターン１１Ｂに垂直に延設された部分の長さを短くする。例えば、ステージ３２Ｂでは、ダイオード５の高さ方向の中央部よりも絶縁基板１０Ｂに近い位置でダイオード５とリード１９Ｂとが接続される。これにより、絶縁基板１０Ａ，１０Ｂの距離Ｌ３を、実施の形態１で説明した絶縁基板１０Ａ，１０Ｂの距離Ｌ１よりも短くすることができる。
　図１６は、実施の形態２にかかる電圧発生装置が備えるリードのリードフォーミング部における電界シミュレーションモデルを説明するための図である。図１７は、図１６の電界シミュレーションモデルによるシミュレーション結果を示す図である。
　リードフォーミング部２１Ａ，２１Ｂにおける電界シミュレーションモデルでは、以下の（６）から（１０）の条件を用いた。
（６）リードフォーミング部２１Ａ，２１Ｂ間の最短距離を１０ｍｍとする。
（７）銅箔パターン１１Ａ，１１Ｂ間の距離を２０ｍｍとする。
（８）銅箔パターン１１Ａ，１１Ｂ間の電位差を３０ｋＶとする。
（９）銅箔パターン１１Ａとリード９１Ａとは導通状態とする。
（１０）銅箔パターン１１Ｂとリード１９Ｂとは導通状態とする。
　すなわち、実施の形態１では、銅箔パターン１１Ａ，１１Ｂ間の距離が４０ｍｍであったが、実施の形態２では、銅箔パターン１１Ａ，１１Ｂ間の距離が２０ｍｍである。図１７に示すシミュレーション結果は、図１６に示した電界シミュレーションモデルを用い、銅箔パターン１１Ａ，１１Ｂの幅を、変化させた場合のリードフォーミング部２１Ａ，２１Ｂの電界強度である。図１７では、銅箔パターン１１Ａ，１１Ｂのパターン幅が１０ｍｍである場合および２０ｍｍである場合の、リードフォーミング部２１Ａ，２１Ｂにおける電界最大値と、銅箔パターン１１Ａ，１１Ｂが無い場合の、リードフォーミング部２１Ａ，２１Ｂにおける電界最大値とを示している。
　銅箔パターン１１Ａ，１１Ｂのパターン幅が１０ｍｍである場合の銅箔パターン１１Ａ，１１Ｂの面積は、１０ｍｍ×１０ｍｍ＝１００ｍｍ2である。銅箔パターン１１Ａ，１１Ｂのパターン幅が２０ｍｍである場合の銅箔パターン１１Ａ，１１Ｂの面積は、２０ｍｍ×２０ｍｍ＝４００ｍｍ2である。図１７のシミュレーション結果では、銅箔パターン１１Ａ，１１Ｂが無い時の電界の最大値を１に規格化した場合の電界最大値を示している。
　図１４および図１７のシミュレーション結果より、高電界が発生するもの（例えば、リードフォーミング部２１Ａ，２１Ｂ）を銅箔パターン１１Ａ，１１Ｂに近づけるほど、リードフォーミング部２１Ａ，２１Ｂの電界を緩和できることが分かる。これは、リードフォーミング部２１Ａ，２１Ｂを、それぞれ銅箔パターン１１Ａ，１１Ｂに近づけることで、放電候補の空間においては、リードフォーミング部２１Ａ，２１Ｂよりも銅箔パターン１１Ａ，１１Ｂの電界が支配的となり、リードフォーミング部２１Ａ，２１Ｂの電界の大きさが目立たなくなるためである。
　ここで、実施の形態２の変形例について説明する。図１８は、実施の形態２にかかる電圧発生装置が備えるステージの別構成例を説明するための図である。ここでは、ステージ３２Ｂの変形例であるステージ３３Ｂの構成について説明する。
　ステージ３３Ｂは、絶縁基板１０Ｘと、ダイオード５と、リード９Ｘと、銅箔パターン１１Ｘと、はんだ１２Ｘとを備えている。すなわち、ステージ３３Ｂは、絶縁基板１０Ｂの代わりに絶縁基板１０Ｘを備え、リード９Ｂの代わりにリード９Ｘを備え、銅箔パターン１１Ｂの代わりに銅箔パターン１１Ｘを備え、はんだ１２Ｂの代わりにはんだ１２Ｘを備えている。
　絶縁基板１０Ｘは、絶縁基板１０Ｂと比較して、ダイオード５を格納することができる穴があけられている点で絶縁基板１０Ｂと異なる。リード９Ｘには、リードフォーミング部２１Ｘが含まれているものとする。リード９Ｘの断面積は、リード９Ｂの断面積と同じである。
　ステージ３３Ｂでは、絶縁基板１０Ｘに設けられた穴にダイオード５が嵌め込まれたうえで、絶縁基板１０Ｘとダイオード５とがリード９Ｘで電気的に接続されている。銅箔パターン１１Ｘは、絶縁基板１０Ｘとリード９Ｘとの間に配置されている。具体的には、リード９Ｘのうち絶縁基板１０Ｘの上面に平行な方向に延びる箇所が、絶縁基板１０Ｘの上面に接合されている。
　銅箔パターン１１Ｘは、ダイオード５が嵌め込まれる穴の周囲に配置されており、銅箔パターン１１Ｘ上にリード９Ｘが配置されている。すなわち、ステージ３３Ｂを下側から見た場合に、銅箔パターン１１Ｘが、放電候補であるリード９Ｘを覆うように広げられている。なお、銅箔パターン１１Ｘは、リード９Ｘの全体を覆わなくてもよい。この場合、銅箔パターン１１Ｘは、ステージ３３Ｂを下側から見た場合に、放電の起点となる可能性が高いリードフォーミング部２１Ｘを覆うように広げられる。銅箔パターン１１Ｘとリード９Ｘとは、はんだ１２Ｘによって接合されている。
　ステージ３３Ｂのような穴の構造をステージ３２Ａに適用してもよい。すなわち、ステージ３２Ａに対しても、ステージ３３Ｂのような穴を設けておき、この穴にコンデンサ４が嵌め込まれたうえで、絶縁基板１０Ａとコンデンサ４とがリード９Ａで電気的に接続されてもよい。この場合、リード９Ａのうち絶縁基板１０Ａの上面に平行な方向に延びる箇所が、絶縁基板１０Ａの上面に接合される。
　絶縁基板１０Ａが第１の絶縁基板であり絶縁基板１０Ｘが第２の絶縁基板である場合、ステージ３２Ａに設けられた穴が第１の穴であり、ステージ３３Ｂに設けられた穴が第２の穴である。絶縁基板１０Ｘが第１の絶縁基板であり絶縁基板１０Ａが第２の絶縁基板である場合、ステージ３３Ｂに設けられた穴が第１の穴であり、ステージ３２Ａに設けられた穴が第２の穴である。
　ステージ３３Ｂを図１８に示す構成とすることにより、リード９Ｘおよびリードフォーミング部２１Ｘを銅箔パターン１１Ｘに近づけることが可能となる。したがって、段積みされるステージとステージとの間の距離を短くすることができる。
　なお、絶縁基板１０Ｘへはんだ１２Ｘを接合する際には、表面のランドパターンにはんだ１２Ｘを接合してもよいし、実施の形態１の絶縁基板１０Ａ，１０Ｂのようにスルーホールを形成し、絶縁基板１０Ａ，１０Ｂの下面からはんだ１２Ｘを接合してもよい。
　また、図１８での例では、絶縁基板１０Ｘにダイオード５を埋め込む場合について説明したが、絶縁基板１０Ｘへは、部品の種類に関わらず、何れのリード部品が埋め込まれてもよい。例えば、絶縁基板１０Ｘへは、コンデンサ４が埋め込まれてもよい。
　絶縁基板１０Ｘに配置されるリードフォーミング部２１Ｘのエッジと、銅箔パターン１１Ｘとの距離は、部品のサイズによって異なる。例えば、絶縁基板１０Ｘに埋め込まれるダイオード５が絶縁基板１０Ｘよりも厚い場合、ダイオード５は、絶縁基板１０Ｘの上面から突き出るので、リードフォーミング部２１Ｘのエッジと、銅箔パターン１１Ｘとの距離は長くなる。幅１００ｍｍでΦ２０ｍｍのフィルムコンデンサの場合、リードフォーミング部２１Ｘのエッジと、銅箔パターン１１Ｘとの距離は、１０ｍｍとなる。
　実施の形態１の構成によって従来よりもステージ間の距離を近づけることは可能であり、実施の形態２の構成によって、さらにステージ間の距離を近づけることができる。実施の形態２では、リードフォーミング部２１Ｘのエッジと、銅箔パターン１１Ｘとの距離を近づけるほど、ステージ間の距離を近づけることができ、電圧発生装置１００を小型化することができる。
　このように、実施の形態２によれば、ダイオード５といった部品を絶縁基板１０Ｘに埋め込むので、実施の形態１の場合よりも、ステージ間の距離を近づけることができる。したがって、実施の形態１の場合よりも、電圧発生装置１００を小型化することが可能となる。
実施の形態３．
　つぎに、図２３を用いて実施の形態３について説明する。実施の形態１では、銅箔パターン１１Ａ，１１Ｂをそれぞれ絶縁基板１０Ａ，１０Ｂの両面に配置し、且つ各両面の銅箔パターン１１Ａ，１１Ｂを同面積にし、銅箔パターン１１Ａ，１１Ｂの外形を円形にする場合について説明した。これにより、銅箔パターン１１Ａ，１１Ｂは、リードフォーミング部２１Ａ，２１Ｂの電界と、銅箔パターン１１Ａ，１１Ｂの側面である端面部の電界との両方を緩和できる。
　ところが、製造ばらつき、または設計の制約によって、必ずしも両面の銅箔パターン１１Ａを同面積にできるとは限らず、また両面の銅箔パターン１１Ｂを同面積にできるとは限らない。すなわち、図２１に示した銅箔パターン１１Ｒａと銅箔パターン１１Ｒｂとを同面積にできるとは限らない。また、図２２に示した銅箔パターン１１Ｓａと銅箔パターン１１Ｓｂとを同面積にできるとは限らない。
　そこで、実施の形態３では、絶縁基板の上面に配置される銅箔パターンを下面に配置される銅箔パターンよりも大きく設計しておき、絶縁基板の上面に配置される銅箔パターンで、下面に配置される銅箔パターンを覆うことができるように、銅箔パターンを配置する。なお、銅箔パターン１１Ａ，１１Ｂは、同様の構造を有しているので、以下では銅箔パターン１１Ａの構成について説明する。
　図２３は、実施の形態３にかかる銅箔パターンの構成を示す図である。図２３では、銅箔パターン１１Ａが銅箔パターン１１Ｔａ，１１Ｔｂである場合について説明する。銅箔パターン１１Ｔａ，１１Ｔｂには、製造ばらつきがあるので、銅箔パターン１１Ｔａ，１１Ｔｂの上面を完全に同面積かつ同形状にすることは困難である。このため、あらかじめ製造ばらつきを考慮したうえで、銅箔パターン１１Ｔａ，１１Ｔｂの面積および形状を設計しておく。すなわち、銅箔パターン１１Ｔａの上面側から見た場合に、銅箔パターン１１Ｔａで、銅箔パターン１１Ｔｂの全面を包括することができるように銅箔パターン１１Ｔａ，１１Ｔｂの面積および形状を設計しておく。そして、銅箔パターン１１Ｔａの上面側から見た場合に、銅箔パターン１１Ｔａで、銅箔パターン１１Ｔｂの全面を包括することができるように銅箔パターン１１Ｔａ，１１Ｔｂを配置する。これにより、銅箔パターン１１Ｔａの上面側から見た場合に、銅箔パターン１１Ｔｂの端面部３０２が、銅箔パターン１１Ｔａで覆われる。このような構成により、銅箔パターン１１Ｔａ，１１Ｔｂは、リードフォーミング部２１Ａ，２１Ｂの電界と、下面に配置される銅箔パターン１１Ｔｂの端面部３０２の電界とを緩和することができる。
　なお、銅箔パターン１１Ｔａ，１１Ｔｂの外形、すなわち上面は、円形でもよいし四角形でもよい。
　ここで銅箔パターン１１Ｔａ，１１Ｔｂの端面部のうち、電界を緩和できるのは、下面に配置される銅箔パターン１１Ｔｂのみであり、上面に配置される銅箔パターン１１Ｔａの電界は緩和することができない。したがって、銅箔パターン１１Ｔａ，１１Ｔｂを用いた電界緩和方法は、下面に配置される銅箔パターン１１Ｔｂの端面部３０２の電界を優先的に緩和する方法であるといえる。この方法の場合であっても、銅箔パターン１１Ｔａは、リードフォーミング部２１Ａからの距離が銅箔パターン１１Ｔｂよりも離れている。このため、仮に銅箔パターン１１Ｔａの端面部とリードフォーミング部２１Ａとの間で部分放電が起こったとしても、絶縁基板１０Ａを介しているので、フラッシュオーバー、すなわち完全放電は起こりにくい。
　銅箔パターン１１Ｔａの面積が、銅箔パターン１１Ｔｂの面積よりも大きいことによって、銅箔パターン１１Ｔｂの端面部３０２の電界を緩和できるのは、銅箔パターン１１Ａによってリードフォーミング部２１Ａの電界を緩和できる理由と同じである。このように、銅箔パターン１１Ｔａ，１１Ｔｂは、下面の銅箔パターン１１Ｔｂを包括するように配置された上面の銅箔パターン１１Ｔａによって下面の銅箔パターン１１Ｔｂの端面部３０２の電界を目立たなくすることができる。
　このように、実施の形態３では、絶縁基板１０Ａの上面に配置される銅箔パターン１１Ｔａを下面に配置される銅箔パターン１１Ｔｂよりも大きく設計している。そして、銅箔パターン１１Ｔａの上面側から見た場合に、銅箔パターン１１Ｔａで、銅箔パターン１１Ｔｂの全体を覆うように、銅箔パターン１１Ｔａ，１１Ｔｂが配置されている。これにより、実施の形態１の場合よりも、ステージ間の距離を近づけることができる。したがって、実施の形態１の場合よりも、電圧発生装置１００を小型化することが可能となる。
実施の形態４．
　つぎに、図２４から図２６を用いて実施の形態４について説明する。実施の形態４では、絶縁基板１０Ａの上面に配置された銅箔パターンの外周部に、はんだを盛ることで、絶縁基板１０Ａの上面に配置された銅箔パターンの端面部での電界を緩和する。なお、銅箔パターン１１Ａ，１１Ｂは、同様の構造を有しているので、以下では銅箔パターン１１Ａの構成について説明する。
　図２４は、実施の形態４にかかる銅箔パターンの構成を示す上面図である。図２５は、実施の形態４にかかる銅箔パターンの構成を示す斜視図である。図２６は、図２５に示した銅箔パターンをＢ－Ｂ線に沿って切断した場合の銅箔パターンの構成を示す斜視図である。図２４から図２６では、銅箔パターン１１Ａが銅箔パターン１１Ｕである場合について説明する。図２６では、切断された銅箔パターン１１Ｕのうちの一方を図示しており、他方の図示は省略している。
　銅箔パターン１１Ｕは、はんだ部１５と、銅箔部１６とを備えている。銅箔部１６は、銅箔パターン１１Ｕを上面から見た場合に円形状をなしている。はんだ部１５は、銅箔部１６の外周部である円環状領域に配置されている。
　銅箔パターン１１Ｕが作製される際には、絶縁基板１０Ａの上面に円形の銅箔部１６が形成される。絶縁基板１０Ａの上面へは、絶縁基板１０Ａの上面全体が覆われるようにレジストが塗布される。これにより、銅箔部１６の上面がレジストで覆われる。このレジストのうち、銅箔部１６の外周部である円環状領域だけレジストが剥がされる。換言すると、銅箔部１６の端部のみ、絶縁基板１０Ａのレジストが剥がされる。そして、レジストが剥がされた領域である円環状領域にのみ、はんだが盛られる。円環状領域に盛られたはんだが、はんだ部１５である。はんだ部１５が形成された後、絶縁基板１０Ａから残りのレジストが剥がされる。
　銅箔パターン１１Ｕでは、銅箔部１６が薄くて電界集中が起こりやすい場合であっても、銅箔部１６の端面部となる位置にはんだ部１５が盛られているので、銅箔パターン１１Ｕの端面部となる位置が厚くなる。これにより、銅箔パターン１１Ｕの端面部での電界が緩和される。なお、はんだを盛る際には、はんだ部１５に鋭角ができないように盛ることで、電界をさらに緩和できる。
　なお、銅箔パターン１１Ｕは、絶縁基板１０Ａの両面に配置されてもよい。銅箔パターン１１Ｕが絶縁基板１０Ａの両面に配置される場合、はんだ部１５は、絶縁基板１０Ａの両面に配置される。なお、はんだ部１５は、絶縁基板１０Ａの上面および下面の一方の面のみに配置されてもよい。また、銅箔パターン１１Ｕが絶縁基板１０Ａの両面に配置される場合、上面に配置される銅箔パターン１１Ｕが下面に配置される銅箔パターン１１Ｕよりも大きくてもよいし、同じ大きさでもよい。また、銅箔部１６の上面は四角形であってもよい。この場合、はんだ部１５は、四角環状となる。また、はんだ部１５は、実施の形態１から３で説明した銅箔パターンに適用されてもよい。
　また、はんだ部１５の下部には、銅箔部１６が無くてもよい。この場合、銅箔部１６を、一回り小さく形成しておき、銅箔部１６の外側領域で銅箔部１６の端面部と接触するように、円環状のはんだ部１５が形成される。
　このように実施の形態４では、銅箔パターン１１Ｕの外周部領域に、はんだ部１５が設けられているので、銅箔部１６が薄い場合であっても、銅箔パターン１１Ｕの端面部での電界を緩和することが可能となる。
　以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
　１　ＣＷ回路、２　インバータ回路、３Ａ，３Ｂ　昇圧トランス、４　コンデンサ、５，Ｄ１０１～Ｄ１１３，Ｄ２０１～Ｄ２１３，Ｄａ１，Ｄａ２，Ｄｂ１～Ｄｂ４　ダイオード、６　支柱、７　底板、９Ａ，９Ｂ，９Ｘ，１９Ａ，１９Ｂ　リード、１０，１０Ａ，１０Ｂ，１０Ｘ　絶縁基板、１１Ａ，１１Ｂ，１１Ｐ，１１Ｑ，１１Ｒａ，１１Ｒｂ，１１Ｓａ，１１Ｓｂ，１１Ｔａ，１１Ｔｂ、１１Ｕ，１１Ｘ　銅箔パターン、１２Ａ，１２Ｂ，１２Ｘ　はんだ、１３　出力部、１４　入力部、１５　はんだ部、１６　銅箔部、２１Ａ，２１Ｂ，２１Ｘ　リードフォーミング部、３０　外周容器、３１Ａ～３１Ｃ，３２Ａ，３２Ｂ，３３Ｂ，１３１Ａ，１３１Ｂ　ステージ、５０　整流回路部、５１Ｘ，５１Ｙ　接続線、６０　倍電圧昇圧回路部、６１～６４　接続点、１００　電圧発生装置、１１１Ａ，１１１Ｂ　銅パターン、３０１　鋭角部、３０２　端面部、Ｃ０１～Ｃ０７，Ｃａ，Ｃｂ１　直流コンデンサ、Ｃ１１～Ｃ１６，Ｃ２１～Ｃ２６，Ｃｂ２，Ｃｂ３　交流コンデンサ、Ｅ１，Ｅ２　交流電源、Ｔ１～Ｔ３　入力端子。

Claims (12)

  1. 　入力された電圧を昇圧する昇圧回路であって、
    　第１の部品が第１の主面に配置され且つ第２の部品が第２の主面に配置された第１の絶縁基板と、
    　第３の部品が第３の主面に配置された第２の絶縁基板と、
    　前記第２の部品に接続された第１のリードと、
    　前記第１の絶縁基板と前記第２の絶縁基板とを接続する接続線と、
    　を備え、
    　前記第２の主面が前記第３の主面に対向するよう、前記第１の絶縁基板および前記第２の絶縁基板が段積みされており、
    　前記第１の主面および前記第２の主面の少なくとも一方には、前記第１の絶縁基板に配置された導電性部材に前記第１のリードを接続する第１の導電性パターンが配置され、
    　前記第１の導電性パターンは、前記第１の絶縁基板を前記第１の主面側から見た場合に、前記第１のリードのうちの折り曲げられた部分である第１のリードフォーミング部を覆う領域まで広げられている、
    　ことを特徴とする昇圧回路。
  2. 　前記第１の導電性パターンが配置される領域の面積は、前記第１のリードの断面積の１００倍以上である、
    　ことを特徴とする請求項１に記載の昇圧回路。
  3. 　前記第１の絶縁基板には、前記第２の部品を格納する第１の穴が設けられており、前記第１の穴に前記第２の部品が格納されている、
    　ことを特徴とする請求項１または２に記載の昇圧回路。
  4. 　前記第１のリードのうち前記第２の主面に平行な方向に延びる箇所が、前記第２の主面に接合されている、
    　ことを特徴とする請求項３に記載の昇圧回路。
  5. 　前記第２の絶縁基板は、第４の部品が配置された第４の主面を有し、
    　前記第４の部品に接続された第２のリードをさらに備え、
    　前記第３の主面または前記第４の主面には、前記第２の絶縁基板に配置された導電性部材に前記第２のリードを接続する第２の導電性パターンが配置され、
    　前記第２の導電性パターンは、前記第２の絶縁基板を前記第４の主面側から見た場合に、前記第２のリードのうちの折り曲げられた部分である第２のリードフォーミング部を覆う領域まで広げられている、
    　ことを特徴とする請求項１から４の何れか１つに記載の昇圧回路。
  6. 　前記第２の導電性パターンが配置される領域の面積は、前記第２のリードの断面積の１００倍以上である、
    　ことを特徴とする請求項５に記載の昇圧回路。
  7. 　前記第２の絶縁基板には、前記第３の部品を格納する第２の穴が設けられており、前記第２の穴に前記第３の部品が格納されている、
    　ことを特徴とする請求項６に記載の昇圧回路。
  8. 　前記第２のリードのうち前記第３の主面に平行な方向に延びる箇所が、前記第３の主面に接合されている、
    　ことを特徴とする請求項７に記載の昇圧回路。
  9. 　前記第１の部品、前記第２の部品、および前記第３の部品は、コッククロフトウォルトン回路の部品である、
    　ことを特徴とする請求項１から８の何れか１つに記載の昇圧回路。
  10. 　前記第１の導電性パターンが、前記第１の主面および前記第２の主面の両方に配置される場合、前記第１の主面に配置された前記第１の導電性パターンの面積が、前記第２の主面に配置された前記第２の導電性パターンの面積よりも大きい、
    　ことを特徴とする請求項５から８の何れか１つに記載の昇圧回路。
  11. 　前記第１の導電性パターンの外周部領域または外側領域には、はんだ部が盛られている、
    　ことを特徴とする請求項１から１０の何れか１つに記載の昇圧回路。
  12. 　交流電圧を発生させるインバータ回路と、
    　前記インバータ回路からの出力電圧を昇圧する昇圧トランスと、
    　前記昇圧トランスからの出力電圧を、昇圧する昇圧回路と、
    　を具備し、
    　前記昇圧回路は、
    　第１の部品が第１の主面に配置され且つ第２の部品が第２の主面に配置された第１の絶縁基板と、
    　第３の部品が第３の主面に配置された第２の絶縁基板と、
    　前記第２の部品に接続された第１のリードと、
    　前記第１の絶縁基板と前記第２の絶縁基板とを接続する接続線と、
    　を備え、
    　前記第２の主面が前記第３の主面に対向するよう、前記第１の絶縁基板および前記第２の絶縁基板が段積みされており、
    　前記第１の主面および前記第２の主面の少なくとも一方には、前記第１の絶縁基板に配置された導電性部材に前記第１のリードを接続する第１の導電性パターンが配置され、
    　前記第１の導電性パターンは、前記第１の絶縁基板を前記第１の主面側から見た場合に、前記第１のリードのうちの折り曲げられた部分である第１のリードフォーミング部を覆う領域まで広げられている、
    　ことを特徴とする電圧発生装置。
PCT/JP2021/000887 2020-01-24 2021-01-13 昇圧回路および電圧発生装置 WO2021149562A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP21744904.0A EP4096083A4 (en) 2020-01-24 2021-01-13 OUTPUT CIRCUIT AND VOLTAGE GENERATION DEVICE
JP2021573092A JP7209875B2 (ja) 2020-01-24 2021-01-13 昇圧回路および電圧発生装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020009971 2020-01-24
JP2020-009971 2020-01-24

Publications (1)

Publication Number Publication Date
WO2021149562A1 true WO2021149562A1 (ja) 2021-07-29

Family

ID=76992324

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/000887 WO2021149562A1 (ja) 2020-01-24 2021-01-13 昇圧回路および電圧発生装置

Country Status (3)

Country Link
EP (1) EP4096083A4 (ja)
JP (1) JP7209875B2 (ja)
WO (1) WO2021149562A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07312300A (ja) 1994-05-17 1995-11-28 Nissin Electric Co Ltd 高電圧電源装置
JPH10106791A (ja) * 1996-09-30 1998-04-24 Japan Steel & Tube Constr Co Ltd 小径管検査用ｘ線発生装置
JP2004048905A (ja) * 2002-07-11 2004-02-12 Totoku Electric Co Ltd 倍電圧整流回路基板
WO2015005380A1 (ja) * 2013-07-11 2015-01-15 株式会社日立メディコ 高電圧発生装置およびｘ線発生装置
JP2018022550A (ja) * 2016-08-01 2018-02-08 株式会社日立製作所 高電圧発生装置、及びこれを用いたｘ線高電圧装置
US20180054879A1 (en) * 2016-08-17 2018-02-22 Thermo Scientific Portable Analytical Instruments Inc. Cylindrical high voltage arrangement for a miniature x-ray system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166965A (en) * 1991-04-11 1992-11-24 Varian Associates, Inc. High voltage dc source including magnetic flux pole and multiple stacked ac to dc converter stages with planar coils
JPH10224070A (ja) * 1997-02-07 1998-08-21 Nec Eng Ltd 放電防止型電子機器及びそれに使用するキャップ
US5886886A (en) * 1997-08-20 1999-03-23 Teng; Shie-Ning Voltage multiplier for a power supply unit of an electronic insect-killer device
JP4497640B2 (ja) * 2000-03-29 2010-07-07 株式会社日立メディコ 高電圧スイッチ回路及びこれを用いたｘ線装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07312300A (ja) 1994-05-17 1995-11-28 Nissin Electric Co Ltd 高電圧電源装置
JPH10106791A (ja) * 1996-09-30 1998-04-24 Japan Steel & Tube Constr Co Ltd 小径管検査用ｘ線発生装置
JP2004048905A (ja) * 2002-07-11 2004-02-12 Totoku Electric Co Ltd 倍電圧整流回路基板
WO2015005380A1 (ja) * 2013-07-11 2015-01-15 株式会社日立メディコ 高電圧発生装置およびｘ線発生装置
JP2018022550A (ja) * 2016-08-01 2018-02-08 株式会社日立製作所 高電圧発生装置、及びこれを用いたｘ線高電圧装置
US20180054879A1 (en) * 2016-08-17 2018-02-22 Thermo Scientific Portable Analytical Instruments Inc. Cylindrical high voltage arrangement for a miniature x-ray system

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4096083A4

Also Published As

Publication number Publication date
EP4096083A1 (en) 2022-11-30
JP7209875B2 (ja) 2023-01-20
EP4096083A4 (en) 2023-07-26
JPWO2021149562A1 (ja) 2021-07-29

Similar Documents

Publication Publication Date Title
US7903432B2 (en) High-voltage power generation system and package
JP6097393B2 (ja) 高電圧発生装置およびｘ線発生装置
WO2021149562A1 (ja) 昇圧回路および電圧発生装置
KR200412212Y1 (ko) 이동형 엑스레이 발생장치의 고전압 튜브탱크
JP4939866B2 (ja) 直流高電圧発生装置
JP6670704B2 (ja) 高電圧発生装置、及びこれを用いたｘ線高電圧装置
US9967970B2 (en) Circuit arrangement for reducing the maximum electrical field strength, high voltage generation unit with such a circuit arrangement and x-ray generator with such a high voltage generation unit
WO2022030478A1 (ja) 昇圧回路および電圧発生装置
JP4343649B2 (ja) インバータ装置
WO2022065130A1 (ja) 昇圧回路および電圧発生装置
JP4394557B2 (ja) トランス及び多層基板
JP6146739B2 (ja) 直流高電圧電源装置
JP2021106140A (ja) 電力変換器
JP2005065414A (ja) インバータ装置
US11881685B2 (en) Ion generation device, discharge substrate, and electronic device
US11335495B1 (en) System to optimize voltage distribution along high voltage resistor string in ICT high voltage power supply
JP2014233192A (ja) Ｄｃ−ｄｃコンバータ
US11894175B2 (en) System to optimize voltage distribution along high voltage doubler string
JP2015159697A (ja) 直流高電圧電源装置
JP2005006454A (ja) 多段倍電圧整流装置
JP5496005B2 (ja) スイッチング電源装置
CN110718380A (zh) 一种高压变压器装置
JP2006286302A (ja) 電圧発生ユニット、電圧発生装置及びこれを備えた荷電粒子加速器
JP2018181704A (ja) 高電圧発生装置、および、その製造方法
KR20030067369A (ko) 압전 변압기 컨버터

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21744904

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021573092

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2021744904

Country of ref document: EP

Effective date: 20220824