WO2021140833A1

WO2021140833A1 - スイッチング電源装置

Info

Publication number: WO2021140833A1
Application number: PCT/JP2020/046316
Authority: WO
Inventors: 村上　和宏
Original assignee: ローム株式会社
Priority date: 2020-01-09
Filing date: 2020-12-11
Publication date: 2021-07-15
Also published as: CN114982113A; JPWO2021140833A1; US20230046982A1

Abstract

スイッチング電源装置において、出力電圧に応じた帰還電圧に基づき対比電圧を生成する。出力トランジスタのターンオンに同期してランプ電圧（Ｖｒａｍｐ）を第１初期電圧から増加開始し、ランプ電圧が対比電圧を上回ると出力トランジスタをターンオフする。スイッチング周波数を第１周波数から第２周波数へ低下させる際、遷移区間（Ｐ１）を経てからスイッチング周波数を第２周波数に切り替える。遷移区間では、第２初期電圧（＞第１初期電圧）を起点にランプ電圧を増加開始させる。

Description

スイッチング電源装置

　本発明は、スイッチング電源装置に関する。

　図２３に、参考技術に係るスイッチング電源装置９００の構成を示す。スイッチング電源装置９００は、入力電圧Ｖｉから出力電圧Ｖｏを生成する降圧型のスイッチング電源装置である。スイッチング電源装置９００は、ハイサイド側の出力トランジスタ９１１及びローサイド側の同期整流トランジスタ９１２から成る出力段回路９１０を備え、出力電圧Ｖｏに応じた帰還電圧に基づきトランジスタ９１１及び９１２にゲート信号ＧＨ及びＧＬを供給して出力段回路９１０をスイッチング動作させることで出力電圧Ｖｏを所望の目標電圧にて安定化させる（例えば下記特許文献１参照）。

　スイッチング電源装置９００において、入力電圧Ｖｉ及び出力電圧Ｖｏ間の電圧差が小さくなると出力段回路９１０のデューティ（出力トランジスタ９１１のオンデューティ）が高まる。一方において、出力段回路９１０のデューティには上限が定められており、各周期において出力トランジスタ９１１のオフ時間を所定の下限時間（例えば５０ナノ秒）以上とすることが要求される。上記電圧差の減少は各周期における出力トランジスタ９１１のオフ時間の減少をもたらすが、出力段回路９０１のデューティを上限まで上昇させても（換言すれば、各周期において出力トランジスタ９１１のオフ時間を下限時間まで下げても）出力電圧Ｖｏを目標電圧に維持すること難しい程度に上記電圧差が小さくなると、図２４に示す如く、ゲート信号ＧＨのパルスを次周期のパルスを結合させることでスイッチングの周波数を低下させる（この方法を参考方法と称する）。

　参考方法によるスイッチングの周波数の低下により、スイッチングの周波数の低下前と比べて、出力段回路９１０のデューティの上限が高まり、入力電圧Ｖｉ及び出力電圧Ｖｏ間の電圧差が小さいことに抗して、出力電圧Ｖｏを目標電圧に保つ又は目標電圧に極力近づけることが可能となる。

特開２０１２－１１４９８７号公報

　しかしながら、参考方法では、スイッチングの周波数を望ましい態様で管理及び制御することが難しく、スイッチング電源装置９００が組み込まれた機器にとって不都合のある周波数でスイッチングが行われることもある。例えば、基本として２ＭＨｚ（メガヘルツ）でスイッチングを行うところ、上記のようなパルス結合を行うとスイッチングの周波数が１ＭＨｚに低下する。一方、車載用途では、約５５０ｋＨｚから約１．８ＭＨｚまでのＡＭ周波数帯でのノイズ発生に対し厳しい要求があり、１ＭＨｚでのスイッチングは許容されないこともある。

　そこで例えば、基本として２ＭＨｚ（メガヘルツ）でスイッチングを行いつつ、スイッチング周波数の低下が必要な場合には、スイッチング周波数を２ＭＨｚから５００ｋＨｚに低下させるといったことも検討される。但し、単純にスイッチング周波数を切り替えるとスイッチング周波数の切り替え時において、望ましくない変動が出力電圧にて生じる場合がある。これについては後にも詳説される。

　車載用途に関わるＡＭ周波数帯に注目して、スイッチング周波数の切り替えに関わる動作を説明したが、車載用途以外の用途においても、またＡＭ周波数帯以外の周波数帯に関しても、同様の事情が生じうる。

　本発明は、スイッチング周波数の適正な切り替えを実現する（例えばスイッチング周波数の切り替え時における出力電圧の変動を抑制できる）スイッチング電源装置を提供することを目的とする。

　本発明に係るスイッチング電源装置は、入力電圧の印加端と所定のスイッチ端子との間に設けられた出力トランジスタ、及び、前記スイッチ端子と所定の基準電位を有する基準電位部との間に設けられた整流用素子を有する出力段回路と、所定のスイッチング周波数にて前記出力段回路をスイッチング動作させることで出力電圧を生成する主制御回路と、を備えた降圧型のスイッチング電源装置であって、前記スイッチ端子と前記出力電圧の印加端との間にコイルが設けられるとともに前記出力電圧の印加端と前記基準電位部との間に出力コンデンサが設けられ、前記主制御回路は、前記出力電圧に応じた帰還電圧に基づき対比電圧を生成する対比電圧生成部と、前記スイッチング周波数による各周期において電圧値が所定方向へ線型的に変化するランプ電圧を生成するランプ電圧生成部と、前記対比電圧と前記ランプ電圧を比較して比較結果を示す信号を出力するＰＷＭコンパレータと、前記ＰＷＭコンパレータの出力信号に基づき前記出力段回路の状態を制御する制御部と、を備え、前記スイッチング周波数による各周期において、前記制御部により前記出力トランジスタをターンオンさせるとともに前記ランプ電圧生成部により所定の第１初期電圧を起点に前記ランプ電圧を前記所定方向へ変化開始させ、その後、前記ランプ電圧の変化の過程において前記ランプ電圧と前記対比電圧との高低関係が逆転したことを契機に前記制御部により前記出力トランジスタをターンオフさせ、前記主制御回路は、前記スイッチング周波数を所定の第１周波数と前記第１周波数よりも低い所定の第２周波数との間で切り替え可能であって、前記スイッチング周波数を前記第１周波数から前記第２周波数に切り替える際、前記第２周波数の逆数よりも短い遷移区間を設定して、前記遷移区間を経てから前記スイッチング周波数を前記第２周波数に切り替え、前記遷移区間において、前記制御部により前記出力トランジスタをターンオンさせるとともに前記ランプ電圧生成部により前記第１初期電圧よりも前記所定方向側の第２初期電圧を起点に前記ランプ電圧を前記所定方向へ変化開始させ、その後、前記ランプ電圧の変化の過程において前記ランプ電圧と前記対比電圧との高低関係が逆転したことを契機に前記制御部により前記出力トランジスタをターンオフさせる構成（第１の構成）である。

　上記第１の構成に係るスイッチング電源装置において、前記ランプ電圧の変化の傾きは前記スイッチング周波数に比例し、前記遷移区間における前記ランプ電圧の変化の傾きは、前記スイッチング周波数が前記第２周波数に設定されているときにおける前記ランプ電圧の傾きと一致し、前記第１初期電圧及び前記第２初期電圧間の差であるオフセット電圧は、前記スイッチング周波数が前記第２周波数に設定されているときにおける前記ランプ電圧の１周期分の変化量に対し、１未満の所定係数を乗じた電圧に相当する構成（第２の構成）であっても良い。

　上記第２の構成に係るスイッチング電源装置において、前記所定係数は、前記第１周波数及び前記第２周波数間の比に応じて定まる構成（第３の構成）であっても良い。

　上記第２又は第３の構成に係るスイッチング電源装置において、前記ランプ電圧生成部は、前記ランプ電圧が加わるランプノードと、ランプ用電流を生成する電流源と、前記スイッチング周波数による各周期において前記ランプ用電流を受けて前記ランプ用電流による電荷を蓄積するランプ用コンデンサと、前記ランプ用コンデンサと前記ランプノードとの間に挿入されたオフセット用抵抗と、前記オフセット用抵抗に並列接続された短絡用スイッチと、を備え、前記ランプ用コンデンサの両端間電圧は、前記スイッチング周波数による各周期の開始タイミングにおいて、及び、前記遷移区間の開始タイミングにおいて、前記第１初期電圧とされ、前記短絡用スイッチは前記遷移区間においてのみオフとされ、前記短絡用スイッチがオフとされることで前記オフセット用抵抗に前記オフセット電圧が発生する構成（第４の構成）であっても良い。

　上記第４の構成に係るスイッチング電源装置において、前記ランプ用電流は前記スイッチング周波数に比例し、前記遷移区間における前記ランプ用電流の値は、前記スイッチング周波数が前記第２周波数に設定されているときの前記ランプ用電流の値と一致する構成（第５の構成）であっても良い。

　上記第１～第５の構成の何れかに係るスイッチング電源装置において、前記主制御回路は、互いに同期する前記第１周波数の第１クロック信号及び前記第２周波数の第２クロック信号を生成するクロック信号生成部を更に有し、前記第１クロック信号、前記第２クロック信号に同期して前記出力段回路をスイッチング動作させることで、前記スイッチング周波数を、夫々、前記第１周波数、前記第２周波数とし、前記遷移区間の長さを前記第１クロック信号の周期の整数倍に設定する構成（第６の構成）であっても良い。

　上記第１～第６の構成の何れかに係るスイッチング電源装置において、前記主制御回路は、前記スイッチング周波数を前記第２周波数から前記第１周波数に切り替える際、前記第２周波数の逆数よりも短い第２遷移区間を設定して、前記第２遷移区間を経てから前記スイッチング周波数を前記第１周波数に切り替え、前記第２遷移区間において、前記制御部により前記出力トランジスタをターンオンさせるとともに前記ランプ電圧生成部により前記第１初期電圧を起点に前記ランプ電圧を前記所定方向へ変化開始させ、その後、前記第２遷移区間の終了と同時に前記ランプ電圧を前記第１初期電圧に戻して前記第２周波数によるスイッチング動作を開始する構成（第７の構成）であっても良い。

　上記第７の構成に係るスイッチング電源装置において、前記スイッチング周波数が前記第２周波数から前記第１周波数に切り替えられる際、前記第２遷移区間にて前記コイルに流れるコイル電流が増加し、その増加後の前記コイル電流を起点に前記第２周波数によるスイッチング動作が開始される構成（第８の構成）であっても良い。

　上記第１～第８の構成の何れかに係るスイッチング電源装置において、　前記主制御回路は、前記入力電圧及び前記出力電圧間の比に基づいて前記スイッチング周波数を設定する構成（第９の構成）であっても良い。

　上記第９の構成に係るスイッチング電源装置において、前記主制御回路は、前記第１周波数によるスイッチング動作を行っているときにおいて、前記入力電圧に対する前記出力電圧の比が所定の第１閾値よりも低い状態から高い状態に遷移したとき、前記スイッチング周波数を前記第１周波数から前記第２周波数に切り替え、その後、前記入力電圧に対する前記出力電圧の比が所定の第２閾値よりも高い状態から低い状態に遷移したとき、前記スイッチング周波数を前記第２周波数から前記第１周波数に切り替え、前記第２閾値は前記第１閾値よりも低い構成（第１０の構成）であっても良い。

　上記第１～第１０の構成の何れかに係るスイッチング電源装置において、前記第１周波数は前記第２周波数の整数倍である構成（第１１の構成）であっても良い。

　上記第１～第６の構成の何れかに係るスイッチング電源装置において、前記第１周波数は前記第２周波数の４倍であり、前記遷移区間の長さは前記第１周波数の逆数の３倍である構成（第１２の構成）であっても良い。

　上記第７又は第８の構成に係るスイッチング電源装置において、前記第１周波数は前記第２周波数の４倍であり、前記遷移区間の長さは前記第１周波数の逆数の３倍であって、且つ、前記第２遷移区間の長さは前記第１周波数の逆数と一致する構成（第１３の構成）であっても良い。

　上記第１～第１３の構成の何れかに係るスイッチング電源装置において、前記整流用素子は同期整流トランジスタであって、前記出力段回路のスイッチング動作において、前記出力トランジスタ及び前記同期整流トランジスタは、交互に、オン、オフされる構成（第１４の構成）であっても良い。

　本発明によれば、スイッチング周波数の適正な切り替えを実現する（例えばスイッチング周波数の切り替え時における出力電圧の変動を抑制できる）スイッチング電源装置を提供することが可能となる。

は、本発明の第１実施形態に係るスイッチング電源装置の概略的な全体構成図である。は、本発明の第１実施形態に係るスイッチング電源ＩＣの外観斜視図である。は、本発明の第１実施形態に係るスイッチング電源装置の全体構成図である。は、本発明の第１実施形態に係り、ランプ電圧とスイッチング周期との関係を示す図である。は、本発明の第１実施形態に係り、２つのクロック信号の関係図である。は、本発明の第１実施形態に係るＰＷＭ制御の説明図である。（ａ）及び（ｂ）は、本発明の第１実施形態に係り、２ＭＨｚのスイッチング周波数による動作波形図、及び、５００ｋＨｚのスイッチング周波数による動作波形図である。は、第１仮想切り替え動作の説明図である。は、第２仮想切り替え動作の説明図である。は、本発明の第１実施形態に係り、スイッチング周波数の切り替えに関わるコイル電流の波形を考察するための図である。は、本発明の第１実施形態に係り、スイッチング周波数を２ＭＨｚから５００ｋＨｚに切り替える際における理想的なコイル電流の波形を示す図である。は、本発明の第１実施形態に係り、スイッチング周波数を５００ｋＨｚから２ＭＨｚに切り替える際における理想的なコイル電流の波形を示す図である。は、本発明の第１実施形態に係り、スイッチング周波数の切り替えに関わるコイル電流の波形を考察するための図である。は、本発明の第１実施形態に係り、入力電圧及び出力電圧間の比と、周波数切替信号と、の関係を示す図である。は、本発明の第１実施形態に係り、ランプ電圧生成部の内部構成例と制御部の内部構成例を示す図である。（ａ）～（ｃ）は、図１５に示される同期化回路の構成及び動作の説明図である。は、本発明の第１実施形態に係るスイッチング電源装置のタイミングチャートである（ケースＣＳ１）。は、本発明の第１実施形態に係るスイッチング電源装置のタイミングチャートである（ケースＣＳ２）。は、本発明の第１実施形態に係るスイッチング電源装置のタイミングチャートである（ケースＣＳ３）。は、図１９のタイミングチャートの特徴を補足説明するための図である。は、本発明の第１実施形態に係るスイッチング電源装置のタイミングチャートである（ケースＣＳ４）。は、本発明の第２実施形態に係るシステムの全体構成図である。は、参考技術に係るスイッチング電源装置の構成図である。は、参考方法の説明図である。

　以下、本発明の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、素子又は部位等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量、素子又は部位等の名称を省略又は略記することがある。例えば、後述の“ＦＤＩＶ”によって参照される周波数切替信号は（図３参照）、周波数切替信号ＦＤＩＶと表記されることもあるし、信号ＦＤＩＶと略記されることもあり得るが、それらは全て同じものを指す。

　まず、本発明の実施形態の記述にて用いられる幾つかの用語について説明を設ける。ＩＣとは集積回路（Integrated　Circuit）の略称である。グランドとは、基準となる０Ｖ（ゼロボルト）の電位を有する導電部（基準電位部）を指す又は０Ｖの電位そのものを指す。０Ｖの電位をグランド電位と称することもある。本発明の実施形態において、特に基準を設けずに示される電圧は、グランドから見た電位を表す。

　レベルとは電位のレベルを指し、任意の信号又は電圧についてハイレベルはローレベルよりも高い電位を有する。任意の信号又は電圧について、信号又は電圧がハイレベルにあるとは信号又は電圧のレベルがハイレベルにあることを意味し、信号又は電圧がローレベルにあるとは信号又は電圧のレベルがローレベルにあることを意味する。信号についてのレベルは信号レベルと表現されることがあり、電圧についてのレベルは電圧レベルと表現されることがある。或る任意の注目した信号について、注目した信号がハイレベルであるとき、当該注目した信号の反転信号はローレベルをとり、注目した信号がローレベルであるとき、当該注目した信号の反転信号はハイレベルをとる。

　任意の信号又は電圧において、ローレベルからハイレベルへの切り替わりをアップエッジと称し、ローレベルからハイレベルへの切り替わりのタイミングをアップエッジタイミングと称する。同様に、任意の信号又は電圧において、ハイレベルからローレベルへの切り替わりをダウンエッジと称し、ハイレベルからローレベルへの切り替わりのタイミングをダウンエッジタイミングと称する。

　ＭＯＳＦＥＴを含むＦＥＴ（電界効果トランジスタ）として構成された任意のトランジスタについて、オン状態とは、当該トランジスタのドレイン及びソース間が導通状態となっていることを指し、オフ状態とは、当該トランジスタのドレイン及びソース間が非導通状態（遮断状態）となっていることを指す。ＦＥＴに分類されないトランジスタについても同様である。ＭＯＳＦＥＴは、特に記述無き限り、エンハンスメント型のＭＯＳＦＥＴであると解して良い。ＭＯＳＦＥＴは“metal-oxide-semiconductor　field-effect　transistor”の略称である。

　任意のスイッチを１以上のＦＥＴ（電界効果トランジスタ）にて構成することができ、或るスイッチがオン状態のときには当該スイッチの両端間が導通する一方で或るスイッチがオフ状態のときには当該スイッチの両端間が非導通となる。

　以下、任意のトランジスタ又はスイッチについて、オン状態、オフ状態を、単に、オン、オフと表現することもある。任意のトランジスタ又はスイッチについて、オフ状態からオン状態への切り替わりをターンオンと表現し、オン状態からオフ状態への切り替わりをターンオフと表現する。

　任意のトランジスタ又はスイッチについて、トランジスタ又はスイッチがオン状態となっている区間をオン区間と称することがあり、トランジスタ又はスイッチがオフ状態となっている区間をオフ区間と称することがある。ハイレベル又はローレベルの信号レベルをとる任意の信号について、当該信号のレベルがハイレベルとなる区間をハイレベル区間と称し、当該信号のレベルがローレベルとなる区間をローレベル区間と称する。ハイレベル又はローレベルの電圧レベルをとる任意の電圧についても同様である。

＜＜第１実施形態＞＞
　本発明の第１実施形態を説明する。図１は、本発明の第１実施形態に係るスイッチング電源装置１の概略全体構成図である。図１のスイッチング電源装置１は、スイッチング電源用回路（スイッチング電源用半導体装置）であるスイッチング電源ＩＣ２と、スイッチング電源ＩＣ２に対して外付け接続される複数のディスクリート部品と、を備え、当該複数のディスクリート部品には、出力コンデンサとしてのコンデンサＣ１と、帰還抵抗としての抵抗Ｒ１及びＲ２と、コイルＬ１とが含まれる。スイッチング電源装置１は、外部から供給される入力電圧Ｖｉｎより所望の出力電圧Ｖｏｕｔを生成する降圧型のスイッチング電源装置（ＤＣ／ＤＣコンバータ）として構成されている。出力端子ＯＵＴに出力電圧Ｖｏｕｔが生じる。即ち、出力端子ＯＵＴは出力電圧Ｖｏｕｔの印加端（出力電圧Ｖｏｕｔが加わる端子）である。出力電圧Ｖｏｕｔは出力端子ＯＵＴに接続された負荷ＬＤに供給される。入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔは正の直流電圧であって、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎよりも低い。例えば入力電圧Ｖｉｎが１２Ｖであるとき、抵抗Ｒ１及びＲ２の抵抗値を調整することで１２Ｖ未満の所望の正の電圧値（例えば３．３Ｖや５Ｖ）にて出力電圧Ｖｏｕｔを安定化させることができる。尚、出力端子ＯＵＴを介して負荷ＬＤに流れる電流を出力電流Ｉｏｕｔと称する。

　スイッチング電源ＩＣ２は、図２に示すような、半導体集積回路を、樹脂にて構成された筐体（パッケージ）内に封入することで形成された電子部品である。ＩＣ２の筐体に複数の外部端子が露出して設けられており、その複数の外部端子には、図１に示される入力端子ＩＮ、スイッチ端子ＳＷ、帰還端子ＦＢ、出力監視端子ＯＳ及びグランド端子ＧＮＤが含まれる。これら以外の端子も、上記複数の外部端子に含まれうる。尚、図２に示されるＩＣ２の外部端子の数及びＩＣ２の外観は例示に過ぎない。

　スイッチング電源ＩＣ２の外部構成について説明する。ＩＣ２の外部より入力電圧Ｖｉｎが入力端子ＩＮに供給される。スイッチ端子ＳＷと出力端子ＯＵＴとの間にコイルＬ１が直列に介在している。即ち、コイルＬ１の一端はスイッチ端子ＳＷに接続され、コイルＬ１の他端は出力端子ＯＵＴに接続される。また、出力端子ＯＵＴはコンデンサＣ１の一端に接続され、コンデンサＣ１の他端はグランドに接続される。故にコンデンサＣ１の両端間に出力電圧Ｖｏｕｔが加わる。更に、出力端子ＯＵＴは抵抗Ｒ１の一端に接続され、抵抗Ｒ１の他端は抵抗Ｒ２を介してグランドに接続される。抵抗Ｒ１及びＲ２間の接続ノードが帰還端子ＦＢに接続される。また、出力監視端子ＯＳには出力電圧Ｖｏｕｔが加えられ、グランド端子ＧＮＤはグランドに接続される。尚、コイルＬ１に流れる電流をコイル電流ＩＬと称する。

　スイッチング電源ＩＣ２の内部構成について説明する。スイッチング電源ＩＣ２は、出力段回路ＭＭと、出力段回路ＭＭを制御するための主制御回路３と、を備える。

　出力段回路ＭＭは、Ｎチャネル型のＭＯＳＦＥＴ（Metal　Oxide　Semiconductor　Field　effect　transistor)として構成されたトランジスタＭ１及びＭ２を備える。トランジスタＭ１及びＭ２は、入力端子ＩＮとグランド端子ＧＮＤ（換言すればグランド）との間に直列接続された一対のスイッチング素子であり、それらがスイッチング駆動されることで入力電圧Ｖｉｎがスイッチングされてスイッチ端子ＳＷに矩形波状のスイッチ電圧Ｖｓｗが現れる。トランジスタＭ１がハイサイド側に設けられ、トランジスタＭ２がローサイド側に設けられる。具体的には、トランジスタＭ１のドレインは入力電圧Ｖｉｎの印加端である入力端子ＩＮに接続され、トランジスタＭ１のソース及びトランジスタＭ２のドレインはスイッチ端子ＳＷに共通接続される。トランジスタＭ２のソースはグランドに接続される。但し、トランジスタＭ２のソースとグランドとの間に電流検出用の抵抗が挿入される場合もある。

　トランジスタＭ１は出力トランジスタとして機能し、トランジスタＭ２は同期整流トランジスタとして機能する。コイルＬ１及びコンデンサＣ１は、スイッチ端子ＳＷに現れる矩形波状のスイッチ電圧Ｖｓｗを整流及び平滑化して出力電圧Ｖｏｕｔを生成する整流平滑回路を構成する。抵抗Ｒ１及びＲ２は出力電圧Ｖｏｕｔを分圧する分圧回路を構成し、抵抗Ｒ１及びＲ２間の接続ノードに出力電圧Ｖｏｕｔの分圧である帰還電圧Ｖｆｂが生じる。抵抗Ｒ１及びＲ２間の接続ノードが帰還端子ＦＢに接続されることで帰還電圧Ｖｆｂが帰還端子ＦＢに入力される。

　トランジスタＭ１、Ｍ２のゲートには、駆動信号として夫々ゲート信号Ｇ１、Ｇ２が供給され、トランジスタＭ１及びＭ２はゲート信号Ｇ１及びＧ２に応じてオン、オフされる。ゲート信号Ｇ１がハイレベルであるとき、トランジスタＭ１はオン状態となり、ゲート信号Ｇ１がローレベルであるとき、トランジスタＭ１はオフ状態となる。同様に、ゲート信号Ｇ２がハイレベルであるとき、トランジスタＭ２はオン状態となり、ゲート信号Ｇ２がローレベルであるとき、トランジスタＭ２はオフ状態となる。基本的には、トランジスタＭ１及びＭ２が交互にオン、オフされるが、トランジスタＭ１及びＭ２が共にオフ状態に維持されることもある。即ち、出力段回路ＭＭの状態は、出力ハイ状態と、出力ロー状態と、Ｈｉ－Ｚ状態の何れかとなる。出力ハイ状態では、トランジスタＭ１、Ｍ２が夫々、オン状態、オフ状態である。出力ロー状態では、トランジスタＭ１、Ｍ２が夫々、オフ状態、オン状態である。Ｈｉ－Ｚ状態では、トランジスタＭ１及びＭ２が共にオフ状態である。トランジスタＭ１及びＭ２が共にオン状態とされることは無い。以下では、特に必要のない限り、Ｈｉ－Ｚ状態の存在を無視し、出力段回路ＭＭの状態は出力ハイ状態及び出力ロー状態の何れかになると考える。

　主制御回路３は、帰還電圧Ｖｆｂに基づきゲート信号Ｇ１及びＧ２のレベル制御を通じてトランジスタＭ１及びＭ２の夫々のオン／オフ状態を制御し、これによって出力端子ＯＵＴに帰還電圧Ｖｆｂに応じた出力電圧Ｖｏｕｔを発生させる。また、図１に示す如く、主制御回路３には出力電圧Ｖｏｕｔが与えられる。主制御回路３は出力電圧Ｖｏｕｔに基づいて過電圧保護等を行いうる他、出力電圧Ｖｏｕｔを利用して他の任意の処理を行うことができる（詳細は後述）。

　尚、ここでは、同期整流方式を用いることを想定しているが、出力段回路ＭＭにおいてダイオード整流方式を採用するようにして良い。ダイオード整流方式が採用される場合、出力段回路ＭＭからトランジスタＭ２が削除され、代わりに、アノードがグランドに接続され且つカソードがスイッチ端子ＳＷに接続された同期整流ダイオード（不図示）が出力段回路ＭＭに設けられる（結果、出力段回路ＭＭのスイッチング動作はトランジスタＭ１のみのスイッチング動作となる）。トランジスタＭ２及び同期整流ダイオードの夫々は、トランジスタＭ１（出力トランジスタ）がオフ状態であるときに、コイルＬ１の蓄積エネルギに基づく電流をグランドから出力端子ＯＵＴに導く整流用素子として機能する。

　以下、電流モード制御方式が採用された場合のスイッチング電源装置１を例にとって、スイッチング電源装置１の構成及び動作を説明する。図３は、電流モード制御方式が採用されたスイッチング電源装置１であるスイッチング電源装置１Ａの全体構成図である。スイッチング電源装置１Ａには、スイッチング電源ＩＣ２としてスイッチング電源ＩＣ２Ａが設けられる。スイッチング電源ＩＣ２Ａには、出力段回路ＭＭと、主制御回路３として主制御回路３Ａが設けられる。スイッチング電源装置１、スイッチング電源ＩＣ２、主制御回路３について上述した事項は、矛盾なき限り全て、スイッチング電源装置１Ａ、スイッチング電源ＩＣ２Ａ、主制御回路３Ａにも適用される。

　主制御回路３Ａは、エラーアンプ１１１と、位相補償部１１２と、電流センサ１１３と、差動アンプ１１４と、位相補償部１１５と、ランプ電圧生成部１１６と、コンパレータ（ＰＷＭコンパレータ）１１７と、オシレータ１１８と、制御部１２０と、周波数切替信号生成部１３０と、を備える。

　エラーアンプ１１１は、電流出力型のトランスコンダクタンスアンプである。エラーアンプ１１１の反転入力端子には帰還端子ＦＢに加わる電圧（即ち帰還電圧Ｖｆｂ）が供給され、エラーアンプ１１１の非反転入力端子には所定の基準電圧Ｖｒｅｆ１が供給される。基準電圧Ｖｒｅｆ１は、正の所定電圧値を有する直流電圧であり、ＩＣ２Ａ内の図示されない基準電圧生成回路にて生成される。エラーアンプ１１１は、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆ１との差分に応じた誤差電流信号Ｉ１を自身の出力端子から出力する。誤差電流信号Ｉ１による電荷は、誤差信号配線である配線ＷＲ１に対して入出力される。具体的には，エラーアンプ１１１は、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ１よりも低いときには配線ＷＲ１の電位が上がるようエラーアンプ１１１から配線ＷＲ１に向けて誤差電流信号Ｉ１による電流を出力し、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ１よりも高いときには配線ＷＲ１の電位が下がるよう配線ＷＲ１からエラーアンプ１１１に向けて誤差電流信号Ｉ１による電流を引き込む。帰還電圧Ｖｆｂ及び基準電圧Ｖｒｅｆ１間の差分の絶対値が増大するにつれて、誤差電流信号Ｉ１による電流の大きさも増大する。

　位相補償部１１２は、配線ＷＲ１とグランドとの間に設けられ、誤差電流信号Ｉ１の入力を受けて配線ＷＲ１上に誤差電圧Ｖｅｒｒを生成する。位相補償部１１２は誤差電圧Ｖｅｒｒの位相を補償するために設けられる。位相補償部１１２は抵抗１１２ａ及びコンデンサ１１２ｂの直列回路を含み、具体的には抵抗１１２ａの一端が配線ＷＲ１に接続され、抵抗１１２ａの他端がコンデンサ１１２ｂを介してグランドに接続される。抵抗１１２ａの抵抗値及びコンデンサ１１２ｂの静電容量値を適切に設定することにより誤差電圧Ｖｅｒｒの位相を補償して出力帰還ループの発振を防ぐことができる。

　電流センサ１１３は、コイルＬ１に流れるコイル電流ＩＬを所定のタイミングでサンプリングし、サンプリングしたコイル電流ＩＬの値を示す電流検出信号Ｉｓｎｓを出力する。電流検出信号Ｉｓｎｓは電圧信号であるため、電流検出信号Ｉｓｎｓが表す電圧を、電圧Ｉｓｎｓと称することがある。スイッチ端子ＳＷから出力端子ＯＵＴに向かう向きのコイル電流ＩＬの極性は正であり、出力端子ＯＵＴからスイッチ端子ＳＷに向かう向きのコイル電流ＩＬの極性は負であるとする。コイル電流ＩＬが負側から正側に向かうにつれて電圧Ｉｓｎｓは上昇する。故に、コイル電流ＩＬが正であるときにはコイル電流ＩＬの大きさが増大するにつれて電圧Ｉｓｎｓは上昇し、コイル電流ＩＬが負であるときにはコイル電流ＩＬの大きさが増大するにつれて電圧Ｉｓｎｓは低下する。例えば、電流センサ１１３は、トランジスタＭ２のソースとグランドとの間に設けられたセンス抵抗を有し、トランジスタＭ２がオンとされている区間においてセンス抵抗の電圧降下をサンプリングすることで電圧Ｉｓｎｓを生成する。即ち、トランジスタＭ２に流れる電流を検出することを通じてコイル電流ＩＬを検出することができるが、電流センサ１１３は、トランジスタＭ１に流れる電流を検出することを通じて又はコイルＬ１に流れる電流を直接検出することを通じて電圧Ｉｓｎｓを生成するようにしても良い。

　差動アンプ１１４も、エラーアンプ１１１と同様、電流出力型のトランスコンダクタンスアンプである。差動アンプ１１４の非反転入力端子には配線ＷＲ１に加わる誤差電圧Ｖｅｒｒが供給され、差動アンプ１１４の反転入力端子には電圧Ｉｓｎｓが供給される。差動アンプ１１４は、誤差電圧Ｖｅｒｒと電圧Ｉｓｎｓとの差分に応じた電流信号Ｉ２を自身の出力端子から出力する。電流信号Ｉ２による電荷は、配線ＷＲ２に対して入出力される。具体的には，差動アンプ１１４は、誤差電圧Ｖｅｒｒが電圧Ｉｓｎｓよりも高いときには配線ＷＲ２の電位が上がるよう差動アンプ１１４から配線ＷＲ２に向けて電流信号Ｉ２による電流を出力し、誤差電圧Ｖｅｒｒが電圧Ｉｓｎｓよりも低いときには配線ＷＲ２の電位が下がるよう配線ＷＲ２から差動アンプ１１４に向けて電流信号Ｉ２による電流を引き込む。誤差電圧Ｖｅｒｒ及び電圧Ｉｓｎｓ間の差分の絶対値が増大するにつれて、電流信号Ｉ２による電流の大きさも増大する。

　位相補償部１１５は、配線ＷＲ２とグランドとの間に設けられ、電流信号Ｉ２の入力を受けて配線ＷＲ２上に対比電圧Ｖｃを生成する。位相補償部１１５は対比電圧Ｖｃの位相を補償するために設けられる。位相補償部１１５は抵抗１１５ａ及びコンデンサ１１５ｂの直列回路を含み、具体的には抵抗１１５ａの一端が配線ＷＲ２に接続され、抵抗１１５ａの他端がコンデンサ１１５ｂを介してグランドに接続される。抵抗１１５ａの抵抗値及びコンデンサ１１５ｂの静電容量値を適切に設定することにより対比電圧Ｖｃの位相を補償して出力帰還ループの発振を防ぐことができる。

　ランプ電圧生成部１１６は、所定のスイッチング周波数による各周期において電圧値が所定方向へ線型的に変化するランプ電圧Ｖｒａｍｐを生成する。つまり、所定のスイッチング周波数による各周期において、ランプ電圧Ｖｒａｍｐの電圧値は時間経過とともに所定方向に線型的に変化する。ここでは、所定方向は増加方向であるとする。ランプ電圧Ｖｒａｍｐの変化の周期はスイッチング周波数の逆数に相当し、その周期を特にスイッチング周期と称する。ここでは、図４に示す如く、ランプ電圧Ｖｒａｍｐは、１つのスイッチング周期において、下限電圧値Ｖｒａｍｐ＿ＭＩＮを起点に時間経過と共に線型的に単調増加し、当該スイッチング周期の終了直前に上限電圧値Ｖｒａｍｐ＿ＭＡＸに達して、その後、瞬時に下限電圧値Ｖｒａｍｐ＿ＭＩＮに戻るものとする。“Ｖｒａｍｐ＿ＭＡＸ＞Ｖｒａｍｐ＿ＭＩＮ”である。

　コンパレータ１１７の非反転入力端子には配線上ＷＲ２上の対比電圧Ｖｃが供給され、コンパレータ１１７の反転入力端子にはランプ電圧生成部１１６からのランプ電圧Ｖｒａｍｐが供給される。コンパレータ１１７は、対比電圧Ｖｃをランプ電圧Ｖｒａｍｐと比較して比較結果を示すパルス幅変調信号Ｓｐｗｍを出力する。パルス幅変調信号Ｓｐｗｍは、対比電圧Ｖｃがランプ電圧Ｖｒａｍｐよりも高い区間においてハイレベルとなり、対比電圧Ｖｃがランプ電圧Ｖｒａｍｐよりも低い区間においてローレベルとなる。

　オシレータ１１８（クロック信号生成部）は、所定の周波数ｆ_２Ｍを有する矩形波信号であるクロック信号ＣＬＫ２Ｍと、所定の周波数ｆ_０５Ｍを有する矩形波信号であるクロック信号ＣＬＫ０５Ｍを生成及び出力する。周波数ｆ_２Ｍは周波数ｆ_０５Ｍよりも高く、周波数ｆ_０５Ｍの整数倍である。本実施形態では、周波数ｆ_２Ｍが２ＭＨｚ（メガヘルツ）であって且つ周波数ｆ_０５Ｍが５００ｋＨｚ（キロヘルツ）である場合を例にとる。

　図５にクロック信号ＣＬＫ２Ｍ及びＣＬＫ０５Ｍの波形を示す。クロック信号ＣＬＫ２Ｍのレベルは原則としてローレベルであり、周波数ｆ_２Ｍの逆数の間隔でクロック信号ＣＬＫ２Ｍが周期的に所定の微小時間だけハイレベルとなる。従って、クロック信号ＣＬＫ２Ｍでは、周波数ｆ_２Ｍの逆数の間隔で周期的にアップエッジが生じると共に周波数ｆ_２Ｍの逆数の間隔で周期的にダウンエッジが生じる。クロック信号ＣＬＫ０５Ｍのレベルは原則としてローレベルであり、周波数ｆ_０５Ｍの逆数の間隔でクロック信号ＣＬＫ０５Ｍが周期的に所定の微小時間だけハイレベルとなる。従って、クロック信号ＣＬＫ０５Ｍでは、周波数ｆ_０５Ｍの逆数の間隔で周期的にアップエッジが生じると共に周波数ｆ_０５Ｍの逆数の間隔で周期的にダウンエッジが生じる。オシレータ１１８において、クロック信号ＣＬＫ２Ｍを分周することでクロック信号ＣＬＫ０５Ｍが生成され、故にクロック信号ＣＬＫ２Ｍ及びＣＬＫ０５Ｍは互いに同期している。従って、クロック信号ＣＬＫ０５Ｍにてアップエッジが生じるタイミングでは、クロック信号ＣＬＫ２Ｍでもアップエッジが生じる。また、クロック信号ＣＬＫ０５Ｍにてダウンエッジが生じるタイミングでは、クロック信号ＣＬＫ２Ｍでもダウンエッジが生じるものとする。尚、上記微小時間の長さは任意であって、故にクロック信号ＣＬＫ２Ｍ及びＣＬＫ０５Ｍのデューティは任意であるが、以下では、上記微小時間は十分に短いとみなす。

　制御部１２０は、コンパレータ１１７からのパルス幅変調信号Ｓｐｗｍに基づき出力段回路ＭＭの状態を制御する。より具体的には、制御部１２０は、パルス幅変調信号Ｓｐｗｍに基づきゲート信号Ｇ１及びＧ２を生成して、ゲート信号Ｇ１及びＧ２をトランジスタＭ１及びＭ２のゲートに供給することで出力段回路ＭＭにスイッチング動作を行わせる。スイッチング動作では、信号Ｓｐｗｍに基づきトランジスタＭ１及びＭ２が交互にオン、オフされる。エラーアンプ１１１は、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆ１とが等しくなるように電流信号Ｉ１を生成するため、スイッチング動作の実行を通じ、出力電圧Ｖｏｕｔが、基準電圧Ｖｒｅｆ１と抵抗Ｒ１及びＲ２による分圧比とに応じた所定の目標電圧Ｖｔｇにて安定化される。入力電圧Ｖｉｎの値及び出力電圧Ｖｏｕｔに対する目標電圧Ｖｔｇの値は任意である。例えば、目標電圧Ｖｔｇは３．３Ｖ又は５Ｖであり、入力電圧Ｖｉｎは１２Ｖ又は２４Ｖである。但し、後述されるよう入力電圧Ｖｉｎは一時的に変動することがある。

　基本的には、対比電圧Ｖｃはランプ電圧Ｖｒａｍｐの変動範囲内に収まる。対比電圧Ｖｃがランプ電圧Ｖｒａｍｐの変動範囲内に維持されているとき、図６に示す如く、各スイッチング周期において信号Ｓｐｗｍがハイレベルとなる区間と信号Ｓｐｗｍがローレベルとなる区間とが発生し、スイッチング周波数にてＰＷＭ制御が行われる。ＰＷＭ制御では、対比電圧Ｖｃ及びランプ電圧Ｖｒａｍｐ間の高低関係の切り替わりに基づきスイッチング周波数で出力段回路ＭＭ（トランジスタＭ１及びＭ２）がスイッチング動作される。即ちＰＷＭ制御では、トランジスタＭ１及びＭ２が信号Ｓｐｗｍに基づきスイッチング周期にて交互にオン、オフされる。

　より具体的にはＰＷＭ制御において（ＰＷＭ制御によるスイッチング動作において）、信号Ｓｐｗｍのハイレベル区間では、ハイレベルのゲート信号Ｇ１、ローレベルのゲート信号Ｇ２が、夫々、トランジスタＭ１、Ｍ２のゲートに供給されることで、トランジスタＭ１、Ｍ２が、夫々、オン状態、オフ状態となる（即ち出力段回路ＭＭが出力ハイ状態となる）。出力ハイ状態では、トランジスタＭ１及びコイルＬ１を通じ出力電圧Ｖｏｕｔの印加端（ＯＵＴ）に向けて入力電圧Ｖｉｎに基づく電流が流れる。逆に、ＰＷＭ制御において（ＰＷＭ制御によるスイッチング動作において）、信号Ｓｐｗｍのローレベル区間では、ローレベルのゲート信号Ｇ１、ハイレベルのゲート信号Ｇ２が、夫々、トランジスタＭ１、Ｍ２のゲートに供給されることで、トランジスタＭ１、Ｍ２が、夫々、オフ状態、オン状態となる（即ち出力段回路ＭＭが出力ロー状態となる）。出力ロー状態では、トランジスタＭ２及びコイルＬ１を通じコイルＬ１の蓄積エネルギに基づく電流が流れる。尚、貫通電流の発生を確実に防止するべく、トランジスタＭ１がオン状態とされる区間とトランジスタＭ２がオン状態とされる区間との間に、トランジスタＭ１及びＭ２が共にオフ状態されるデッドタイムが挿入されて良い。

　周波数切替信号生成部１３０は、入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔに基づき、スイッチング周波数を制御及び切り替え設定するための周波数切替信号ＦＤＩＶを生成及び出力する。号ＦＤＩＶは制御部１２０に入力される。信号ＦＤＩＶの生成方法及び利用方法は後述されるが、主制御回路３Ａでは、信号ＦＤＩＶに基づいてスイッチング周波数を周波数ｆ_２Ｍ及びｆ_０５Ｍ間で切り替え設定する。

　上述の如く、スイッチング電源装置１Ａでは、出力電圧Ｖｏｕｔとコイル電流ＩＬの双方に基づき出力帰還制御を行う電流モード制御方式が採用されている。コイル電流ＩＬに応じた電圧Ｉｓｎｓが差動アンプ１１４に帰還入力されており、差動アンプ１１４の作用により、誤差電圧Ｖｅｒｒが上昇するとコイル電流ＩＬが増大し、誤差電圧Ｖｅｒｒが低下するとコイル電流ＩＬが減少する。

　尚、図３では、スイッチング電源ＩＣ２Ａの構成要素の内、本発明の説明に関与する要部だけを図示しており、図３に示されない様々な機能ブロックもスイッチング電源ＩＣ２Ａに設けられる。例えば、誤差電圧Ｖｅｒｒの変動範囲を所定範囲内に制限する第１クランプ回路（不図示）や、対比電圧Ｖｃの変動範囲を所定範囲内に制限する第２クランプ回路（不図示）も主制御回路３Ａに設けられうる。

　図７（ａ）に、スイッチング周波数が安定的に周波数ｆ_２Ｍに維持されているときの信号ＣＬＫ２Ｍ、電圧Ｖｒａｍｐ及びＶｃ、信号Ｓｐｗｍ、コイル電流ＩＬ及び出力電流Ｉｏｕｔの波形を示す。スイッチング周波数が周波数ｆ_２Ｍであるとき、クロック信号ＣＬＫ２Ｍにて隣接する２つのアップエッジの間隔がスイッチング周期となり、主制御回路３Ａによりクロック信号ＣＬＫ２Ｍに同期して出力段回路ＭＭがスイッチング動作される。具体的には、スイッチング周波数が周波数ｆ_２Ｍであるとき、クロック信号ＣＬＫ２Ｍのアップエッジに同期して信号Ｓｐｗｍにアップエッジが生じて出力段回路ＭＭが出力ハイ状態に切り替えられる（即ちトランジスタＭ１がターンオンされる）と共にランプ電圧Ｖｒａｍｐが下限電圧値Ｖｒａｍｐ＿ＭＩＮ（図４参照）を起点に上昇を開始し、その後、“Ｖｒａｍｐ＜Ｖｃ”から“Ｖｒａｍｐ＞Ｖｃ”に変化したタイミングで信号Ｓｐｗｍにダウンエッジが生じて出力段回路ＭＭが出力ロー状態に切り替えられる（即ちトランジスタＭ１がターンオフされる）。

　図７（ｂ）に、スイッチング周波数が安定的に周波数ｆ_０５Ｍに維持されているときの信号ＣＬＫ０５Ｍ、電圧Ｖｒａｍｐ及びＶｃ、信号Ｓｐｗｍ、コイル電流ＩＬ及び出力電流Ｉｏｕｔの波形を示す。スイッチング周波数が周波数ｆ_０５Ｍであるとき、クロック信号ＣＬＫ０５Ｍにて隣接する２つのアップエッジの間隔がスイッチング周期となり、主制御回路３Ａによりクロック信号ＣＬＫ０５Ｍに同期して出力段回路ＭＭがスイッチング動作される。具体的には、スイッチング周波数が周波数ｆ_０５Ｍであるとき、クロック信号ＣＬＫ０５Ｍのアップエッジに同期して信号Ｓｐｗｍにアップエッジが生じて出力段回路ＭＭが出力ハイ状態に切り替えられる（即ちトランジスタＭ１がターンオンされる）と共にランプ電圧Ｖｒａｍｐが下限電圧値Ｖｒａｍｐ＿ＭＩＮ（図４参照）を起点に上昇を開始し、その後、“Ｖｒａｍｐ＜Ｖｃ”から“Ｖｒａｍｐ＞Ｖｃ”に変化したタイミングで信号Ｓｐｗｍにダウンエッジが生じて出力段回路ＭＭが出力ロー状態に切り替えられる（即ちトランジスタＭ１がターンオフされる）。

　スイッチング周波数が安定的に周波数ｆ_２Ｍに維持されているときにおいても周波数ｆ_０５Ｍに維持されているときにおいても、各スイッチング周期におけるコイル電流ＩＬの平均電流は出力電流Ｉｏｕｔと概ね一致することが期待され、このとき、出力電圧Ｖｏｕｔは目標電圧Ｖｔｇにて安定化される。

　スイッチング電源装置１Ａにおいて、入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔ間の電圧差が小さくなると出力段回路ＭＭのデューティ（トランジスタＭ１のオンデューティ）が高まる（一時的に“Ｖｉｎ＜Ｖｏｕｔ”となることもありうるが、ここでは“Ｖｉｎ＞Ｖｏｕｔ”であるとする）。即ち、各スイッチング周期におけるトランジスタＭ１のオフ時間が減少する。一方において、各スイッチング周期におけるトランジスタＭ１のオフ時間に対し所定の下限時間が設定されており、各スイッチング周期におけるトランジスタＭ１のオフ時間は該下限時間以上に制約される。スイッチング電源装置１Ａでは、原則としてスイッチング周波数を比較的高い周波数ｆ_２Ｍに設定することで出力電圧Ｖｏｕｔのリプルを低減しつつ、電圧差（Ｖｉｎ－Ｖｏｕｔ）の減少が観測されたときににあっては、スイッチング周波数を周波数ｆ_２Ｍから周波数ｆ_０５Ｍへと低下させる。これにより、上記制約を守りつつ、出力電圧Ｖｏｕｔを目標電圧Ｖｔｇに保つ又は目標電圧ｔｇになるだけ近づけることが可能となる。特に、スイッチング電源装置１Ａを車載用途に適用する場合にあっては、ＡＭ周波数帯でのスイッチング動作を回避することが可能となる。

　但し、スイッチング周波数を周波数ｆ_２Ｍ及びｆ_０５Ｍ間で切り替える際には注意が必要である。これを、図８及び図９を参照して説明する。尚、以下の説明では、スイッチング周波数を、適宜、記号“ｆ_ＳＷ”にて参照することがある。

　図８では、第１仮想切り替え動作を行ったときにおける、信号Ｓｐｗｍの波形並びに出力電圧Ｖｏｕｔ及びコイル電流ＩＬの波形を実線波形として示し、出力電流Ｉｏｕｔの波形を破線波形として示している。第１仮想切り替え動作は電源ＩＣ２Ａでは実施されない仮想の動作である。第１仮想切り替え動作では、スイッチング周波数ｆ_ＳＷを周波数ｆ_２Ｍから周波数ｆ_０５Ｍへ切り替える際、周波数ｆ_２Ｍによる０．５マイクロ秒分の周期が終わった後に単純に周波数ｆ_０５Ｍによる２マイクロ秒分の周期を開始させている。各スイッチング周期におけるコイル電流ＩＬの平均電流は出力電流Ｉｏｕｔとすべきであるが、第１仮想切り替え動作による周波数ｆ_０５Ｍへの切り替え直後では、各スイッチング周期におけるコイル電流ＩＬの平均電流が出力電流Ｉｏｕｔよりも一時的に高くなり、結果、出力電圧Ｖｏｕｔにオーバーシュートが生じる。

　図９では、第２仮想切り替え動作を行ったときにおける、信号Ｓｐｗｍの波形並びに出力電圧Ｖｏｕｔ及びコイル電流ＩＬの波形を実線波形として示し、出力電流Ｉｏｕｔの波形を破線波形として示している。第２仮想切り替え動作は電源ＩＣ２Ａでは実施されない仮想の動作である。第２仮想切り替え動作では、スイッチング周波数ｆ_ＳＷを周波数ｆ_０５Ｍから周波数ｆ_２Ｍへ切り替える際、周波数ｆ_０５Ｍによる２マイクロ秒分の周期が終わった後に単純に周波数ｆ_２Ｍによる０．５マイクロ秒分の周期を開始させている。各スイッチング周期におけるコイル電流ＩＬの平均電流は出力電流Ｉｏｕｔとすべきであるが、第２仮想切り替え動作による周波数ｆ_２Ｍへの切り替え直後では、各スイッチング周期におけるコイル電流ＩＬの平均電流が出力電流Ｉｏｕｔよりも一時的に低くなり、結果、出力電圧Ｖｏｕｔにアンダーシュートが生じる。

　図１０に、“ｆ_ＳＷ＝ｆ_２Ｍ”あるときのコイル電流ＩＬの波形（実線波形）６１１と、“ｆ_ＳＷ＝ｆ_０５Ｍ”あるときのコイル電流ＩＬの波形（破線波形）６１２を、重ね合わせて示す。但し、図１０では、コイル電流ＩＬの増加過程において波形６１１及び６１２が重なり合い、且つ、波形６１１によるコイル電流ＩＬの時間平均と波形６１２によるコイル電流ＩＬの時間平均とが一致している条件下でのコイル電流ＩＬの波形が示されている。また、図１０では、出力段回路ＭＭのオンデューティＤｏｎが２／３であることが想定されている。出力段回路ＭＭのオンデューティＤｏｎとは、各スイッチング周期において、当該スイッチング周期の長さに対するトランジスタＭ１のオン時間の割合を指す（換言すれば、各スイッチング周期におけるトランジスタＭ１のオン時間及びオフ時間の和に対する、トランジスタＭ１のオン時間の割合を指す）。

　タイミングＴ_Ａ１から“ｆ_ＳＷ＝ｆ_２Ｍ”であるときのスイッチング周期が開始されると共に“ｆ_ＳＷ＝ｆ_０５Ｍ”であるときのスイッチング周期が開始されると考える。時間の経過とともに、タイミングＴ_Ａ１、Ｔ_Ａ２、Ｔ_Ａ３、Ｔ_Ａ４がこの順番で訪れる。タイミングＴ_Ａ４は、タイミングＴ_Ａ１よりも周波数ｆ_０５Ｍの逆数（ここでは２マイクロ秒）だけ後のタイミングである。つまり、タイミングＴ_Ａ１及びＴ_Ａ４間の時間ｔ_０５Ｍは、“ｆ_ＳＷ＝ｆ_０５Ｍ”であるときの１スイッチング周期分の長さ（ここで２マイクロ秒）を持つ。また、タイミングＴ_Ａ１及びＴ_Ａ４間の内、タイミングＴ_Ａ２及びＴ_Ａ３間においてのみ波形６１１及び６１２が互いに重なり合うものとする。タイミングＴ_Ａ２はタイミングＴ_Ａ１より時間ｔ_{ＳＨＦＴ１}だけ後のタイミングである。

　仮に、図１１に示す如く、“ｆ_ＳＷ＝ｆ_２Ｍ”から“ｆ_ＳＷ＝ｆ_０５Ｍ”に切り替える際に、タイミングＴ_Ａ２及びＴ_Ａ４間に相当する区間（後述の遷移区間Ｐ１に対応）を設けて、当該区間にてタイミングＴ_Ａ２及びＴ_Ａ４間の波形６１２によるコイル電流ＩＬをコイルＬ１に流し、その後に“ｆ_ＳＷ＝ｆ_０５Ｍ”へ実際に切り替えるようにしたならば、切り替えの際にコイル電流ＩＬの平均電流は出力電流Ｉｏｕｔから乖離せず、図８に示したような出力電圧Ｖｏｕｔのオーバーシュートは生じないはずである。同様に、仮に、図１２に示す如く、“ｆ_ＳＷ＝ｆ_０５Ｍ”から“ｆ_ＳＷ＝ｆ_２Ｍ”に切り替える際に、タイミングＴ_Ａ１及びＴ_Ａ２間に相当する区間（後述の遷移区間Ｐ２に対応）を設けて、当該区間にてタイミングＴ_Ａ１及びＴ_Ａ２間の波形６１２によるコイル電流ＩＬをコイルＬ１に流し、その後に“ｆ_ＳＷ＝ｆ_２Ｍ”へ実際に切り替えるようにしたならば、切り替えの際にコイル電流ＩＬの平均電流は出力電流Ｉｏｕｔから乖離せず、図９に示したような出力電圧Ｖｏｕｔのアンダーシュートは生じないはずである。

　そこで、波形６１１及び６１２の重なり合いに関与する時間ｔ_{ＳＨＦＴ１}について検討する。尚、図１０おいて、ΔＩＬ１は波形６１２によるコイル電流ＩＬの振幅を表し、ΔＩＬ２は波形６１１によるコイル電流ＩＬの振幅を表す。ΔＩＬ３は、波形６１１によるコイル電流ＩＬの最小値と波形６１２によるコイル電流ＩＬの最小値との差を表す。ΔＩＬ３は、波形６１１によるコイル電流ＩＬの最大値と波形６１２によるコイル電流ＩＬの最大値との差でもある。また、以下に示す各式において“Ｌ”はコイルＬ１のインダクタンスを表す。

　まず、電流振幅ΔＩＬ１及びΔＩＬ２について下記式（１）及び（２）が成り立ち、式（１）及び（２）から式（３）が成り立つ。また、図１０において“ΔＩＬ１＝ΔＩＬ２＋２・ΔＩＬ３”　となるから、電流振幅ΔＩＬ３について式（４）が成り立つ。

　ここで、コイルＬ１の両端間電圧Ｅ（＝Ｖｉｎ－Ｖｏｕｔ）はコイルＬ１のインダクタンスＬとコイル電流ＩＬの時間微分との積に相当する（Ｅ＝Ｌ・ｄＩＬ／ｄｔ）。この関係を利用して、時間ｔ_{ＳＨＦＴ１}の経過でコイル電流ＩＬがΔＩＬ３だけ増えたと仮定すれば、下記式（５）が成立する。式（５）に式（４）及び（１）を代入すると下記式（６）が得られ、式（６）を時間ｔ_{ＳＨＦＴ１}について解くと下記式（７）が得られる。式（７）を得る際、理想的な降圧型スイッチング動作において、“Ｖｏｕｔ／Ｖｉｎ”は出力段回路ＭＭのオンデューティＤｏｎと一致するという関係を利用している。

　式（７）から分かるように、時間ｔ_{ＳＨＦＴ１}は出力段回路ＭＭのオンデューティＤｏｎに依存する。例えば、“Ｄｏｎ＝２／３”であれば“ｔ_{ＳＨＦＴ１}＝（２／８）・ｔ_０５Ｍ”である。本実施形態で想定している数値例では、時間ｔ_０５Ｍが２マイクロ秒であるので、“Ｄｏｎ＝２／３”であれば時間ｔ_{ＳＨＦＴ１}は５００ナノ秒となる。仮に、オンデューティＤｏｎを１に近づけると時間ｔ_{ＳＨＦＴ１}は“（３／８）・ｔ_０５Ｍ”に近づく。

　図１３に、“ｆ_ＳＷ＝ｆ_２Ｍ”あるときのコイル電流ＩＬの波形６１１と、“ｆ_ＳＷ＝ｆ_０５Ｍ”あるときのコイル電流ＩＬの波形６１２を、重ね合わせて示す。但し、図１３では、コイル電流ＩＬの減少過程において波形６１１及び６１２が重なり合い、且つ、波形６１１によるコイル電流ＩＬの時間平均と波形６１２によるコイル電流ＩＬの時間平均とが一致している条件下でのコイル電流ＩＬの波形が示されている。

　タイミングＴ_Ｂ１から“ｆ_ＳＷ＝ｆ_０５Ｍ”であるときのスイッチング周期が開始されると考える。時間の経過とともに、タイミングＴ_Ｂ１、Ｔ_Ｂ２、Ｔ_Ｂ３、Ｔ_Ｂ４がこの順番で訪れる。タイミングＴ_Ｂ４は、タイミングＴ_Ｂ１よりも周波数ｆ_０５Ｍの逆数（ここでは２マイクロ秒）だけ後のタイミングである。つまり、タイミングＴ_Ｂ１及びＴ_Ｂ４間の時間ｔ_０５Ｍは、“ｆ_ＳＷ＝ｆ_０５Ｍ”であるときの１スイッチング周期分の長さを持つ。また、タイミングＴ_Ｂ１及びＴ_Ｂ４間の内、タイミングＴ_Ｂ２及びＴ_Ｂ３間においてのみ波形６１１及び６１２が互いに重なり合うものとし、ｔ_{ＳＨＦＴ２}は、タイミングＴ_Ｂ３からタイミングＴ_Ｂ４までの時間を表す。

　上記式（７）を導出したときと同様の考え方を用いると、時間ｔ_{ＳＨＦＴ２}は下記式（８）により表される。式（８）から分かるように、時間ｔ_{ＳＨＦＴ２}は出力段回路ＭＭのオフデューティＤｏｆｆに依存する。“Ｄｏｆｆ＝１－Ｄｏｎ”である。例えば、“Ｄｏｎ＝２／３”であれば“ｔ_{ＳＨＦＴ２}＝（１／８）・ｔ_０５Ｍ”である。本実施形態で想定している数値例では、時間ｔ_０５Ｍが２マイクロ秒であるので、“Ｄｏｎ＝２／３”であれば時間ｔ_{ＳＨＦＴ２}は２５０ナノ秒となる。

　スイッチング周波数を周波数ｆ_２Ｍ及びｆ_０５Ｍ間で切り替える際、第１切り替え方法又は第２切り替え方法の採用が検討される。第１切り替方法では、図１０に示すように、コイル電流ＩＬの増加過程でコイル電流ＩＬの波形６１１及び６１２が重なり合うようなタイミングで周波数切り替えを行う。第２切り替方法では、図１３に示すように、コイル電流ＩＬの減少過程でコイル電流ＩＬの波形６１１及び６１２が重なり合うようなタイミングで周波数切り替えを行う。第１又は第２切り替え方法を採用すれば、スイッチング周波数の切り替え時における出力電圧Ｖｏｕｔの変動を回避することができる。

　第１切り替え方法では時間ｔ_ＳＨＴ１に基づきスイッチング周波数の切り替え制御を行うことになり、第２切り替え方法では時間ｔ_ＳＨＴ２に基づきスイッチング周波数の切り替え制御を行うことになるが、何れの方法でも、デューティに関して誤差が生じる。即ち例えば、“Ｄｏｎ＝２／３”を境にスイッチング周波数の切り替えを行うことを目標とした場合であっても、様々な誤差要因に起因して実際の切り替えが目標から幾分ずれる。

　一方、スイッチング周波数の周波数ｆ_２Ｍから周波数ｆ_０５Ｍへの切り替えは、入力電圧Ｖｉｎの低下に伴って電圧差（Ｖｉｎ－Ｖｏｕｔ）が減少し、オンデューティＤｏｎが少なくとも５０％を超えて１００％に近づいたときに必要となるものである。このときには、必然的にコイル電流ＩＬの傾きは、コイル電流ＩＬの増加過程よりもコイル電流ＩＬの減少過程の方が大きくなる。

　そうすると、第１切り替え方法において時間ｔ_ＳＨＴ１に基づきスイッチング周波数の切り替え制御を行う際の誤差の影響と、第２切り替え方法において時間ｔ_ＳＨＴ２に基づきスイッチング周波数の切り替え制御を行う際の誤差の影響とを比較すると、後者の方が影響が大きくなる。同じだけ誤差が生じたとき、第２切り替え方法の方が、重ね合わされる部分のコイル電流ＩＬの傾きが大きい分、コイル電流ＩＬの理想値からの乖離が大きくなるからである。スイッチング周波数を周波数ｆ_０５Ｍから周波数ｆ_２Ｍへ切り替える場合も同様である。

　そこで、以下では、第１切り替え方法を実現するスイッチング電源装置１Ａの構成及び動作を説明する。オンデューティＤｏｎが“２／３”となる近辺でスイッチング周波数を切り替える構成を例にとる。

　図１４を参照して、スイッチング周波数の切り替えの元となる周波数切替信号ＦＤＩＶについて説明する。図３の周波数切替信号生成部１３０は、入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔ間の比に基づいて周波数切替信号ＦＤＩＶを生成する。より具体的には、入力電圧Ｖｉｎに対する出力電圧Ｖｏｕｔの比（Ｖｏｕｔ／Ｖｉｎ）に基づいて、周波数切替信号ＦＤＩＶのレベルを制御する。生成部１３０は以下のように動作する。即ち、信号ＦＤＩＶがローレベルであって且つ比（Ｖｏｕｔ／Ｖｉｎ）が所定の閾値ＴＨ_Ｈよりも低い状態を起点として、入力電圧Ｖｉｎの低下により“（Ｖｏｕｔ／Ｖｉｎ）＜ＴＨ_Ｈ”の状態から“（Ｖｏｕｔ／Ｖｉｎ）＞ＴＨ_Ｈ”の状態に遷移すると信号ＦＤＩＶをハイレベルに切り替える。その後、“（Ｖｏｕｔ／Ｖｉｎ）＜ＴＨ_Ｌ”となるまでは信号ＦＤＩＶをハイレベルに維持し、入力電圧Ｖｉｎの上昇により“（Ｖｏｕｔ／Ｖｉｎ）＞ＴＨ_Ｌ”の状態から“（Ｖｏｕｔ／Ｖｉｎ）＜ＴＨ_Ｌ”の状態に遷移すると信号ＦＤＩＶをローレベルに切り替える。以後は、“（Ｖｏｕｔ／Ｖｉｎ）＞ＴＨ_Ｈ”となるまで信号ＦＤＩＶがローレベルに維持される。

　“２／３”の基準閾値に対してヒステリシス幅を付加することで閾値ＴＨ_Ｈ及びＴＨ_Ｌが設定される。即ち、“ＴＨ_Ｈ＝２／３＋ΔＨＹＳ_Ｈ”且つ“ＴＨ_Ｌ＝２／３－ΔＨＹＳ_Ｌ”である。ΔＨＹＳ_Ｈ及びΔＨＹＳ_Ｌは正の微小値を有するヒステリシス幅である。ΔＨＹＳ_Ｈ及びΔＨＹＳ_Ｌの値は、互いに一致していても良いし、互いに異なっていても良い。ΔＨＹＳ_Ｈ及びΔＨＹＳ_Ｌの内、任意の何れかにゼロに設定しても良い。何れにせよ、“ＴＨ_Ｈ＞ＴＨ_Ｌ”が成立する。入力電圧Ｖｉｎを分圧する第１分圧回路と、出力電圧Ｖｏｕｔを分圧する第２分圧回路と、第１及び第２分圧回路による分圧結果を比較するヒステリシス付きコンパレータ（何れも不図示）にて、生成部１３０を構成することができる（但し第２分圧回路は省略されうる）。

　詳細は後の説明から明らかとなるが、制御部１２０は、周波数切替信号ＦＤＩＶに基づいて、スイッチング周波数を制御及び設定し、スイッチング周波数を周波数ｆ_２Ｍ及びｆ_０５Ｍ間で切り替えることができる。信号ＦＤＩＶがローレベルであって“ｆ_ＳＷ＝ｆ_２Ｍ”にてスイッチング動作が行われている状態を起点にして、“（Ｖｏｕｔ／Ｖｉｎ）＞ＴＨ_Ｈ”の成立により信号ＦＤＩＶがハイレベルに切り替わると“ｆ_ＳＷ＝ｆ_２Ｍ”から“ｆ_ＳＷ＝ｆ_０５Ｍ”へ切り替わり、その後、“（Ｖｏｕｔ／Ｖｉｎ）＜ＴＨ_Ｌ”の成立により信号ＦＤＩＶがローレベルに切り替わると“ｆ_ＳＷ＝ｆ_０５Ｍ”から“ｆ_ＳＷ＝ｆ_２Ｍ”へ切り替わる。

　図１５に、制御部１２０及びランプ電圧生成部１１６の内部構成、及び、それらとコンパレータ１１７（ＰＷＭコンパレータ）との接続関係を示す。

　制御部１２０は同期化回路１２１を備える。生成部１３０による周波数切替信号ＦＤＩＶはクロック信号と同期していない非同期信号である。同期化回路１２１にて周波数切替信号ＦＤＩＶをクロック信号に同期させ、クロック信号に同期した周波数切替信号ＦＳＷを生成する。

　図１６（ａ）に同期化回路１２１の構成例を示す。図１６（ａ）の同期化回路１２１はＦＦ１２１ａ及び１２１ｂから成る。ＦＦ１２１ａ及び１２１ｂは、夫々に、Ｄ型且つポジティブエッジトリガ型のフリップフロップであって、Ｄ入力端子、Ｑ出力端子及びクロック端子を備える。

　ＦＦ１２１ａのＤ入力端子には信号ＦＤＩＶが入力され、ＦＦ１２１ａのクロック端子にはクロック信号ＣＬＫ０５Ｍが入力される。このため、クロック信号ＣＬＫ０５Ｍのアップエッジに同期して信号ＦＤＩＶのレベルがＦＦ１２１ａに取り込まれて保持され、ＦＦ１２１ａのＱ出力端子からは、ＦＦ１２１ａにて保持されたレベルの信号Ｓ１２１ａが出力される。ＦＦ１２１ｂのＤ入力端子にはＦＦ１２１ａのＱ出力端子からの出力信号Ｓ１２１ａが入力され、ＦＦ１２１ｂのクロック端子にはクロック信号ＣＬＫ２Ｍが入力される。このため、クロック信号ＣＬＫ２Ｍのアップエッジに同期して信号Ｓ１２１ａのレベルがＦＦ１２１ｂに取り込まれて保持され、ＦＦ１２１ｂのＱ出力端子からは、ＦＦ１２１ｂにて保持されたレベルの信号が周波数切替信号ＦＳＷとして出力される。周波数切替信号ＦＳＷは、クロック信号ＣＬＫ２Ｍに同期した信号となる。

　図１６（ｂ）に示す如く、或るタイミングで信号ＦＤＩＶにアップエッジが生じると、次のクロック信号ＣＬＫ０５Ｍのアップエッジタイミングでハイレベルの信号ＦＤＩＶがＦＦ１２１ａに取り込まれ、クロック信号ＣＬＫ２Ｍの次のアップエッジタイミング（即ちＦＦ１２１ａでの信号取り込みからクロック信号ＣＬＫ２Ｍの１周期分の時間が経過したクロック信号ＣＬＫ２Ｍのアップエッジタイミング）にて、ハイレベルの信号Ｓ１２１ａに基づき信号ＦＳＷにアップエッジが生じる。

　図１６（ｃ）に示す如く、或るタイミングで信号ＦＤＩＶにダウンエッジが生じると、次のクロック信号ＣＬＫ０５Ｍのアップエッジタイミングでローレベルの信号ＦＤＩＶがＦＦ１２１ａに取り込まれ、クロック信号ＣＬＫ２Ｍの次のアップエッジタイミング（即ちＦＦ１２１ａでの信号取り込みからクロック信号ＣＬＫ２Ｍの１周期分の時間が経過したクロック信号ＣＬＫ２Ｍのアップエッジタイミング）にて、ローレベルの信号Ｓ１２１ａに基づき信号ＦＳＷにダウンエッジが生じる。

　図１５の制御部１２０は信号生成回路１２２を更に備える。信号生成回路１２２は、クロック信号ＣＬＫ２Ｍ及びＣＬＫ０５Ｍ並びに周波数切替信号ＦＳＷに基づき、信号ＢＬＡＮＫ、ＲＳＴ＿ＲＡＭＰ及びＴＲＮを生成するロジック回路であるが、信号生成回路１２２の入出力信号の関係は後に説明される。

　図１５の制御部１２０は、インバータ回路１２３と、否定論理和回路であるＮＯＲ回路１２４及び１２５と、ドライバ１２６と、を備える。否定論理和回路は、第１及び第２入力端子並びに出力端子を有する。否定論理和回路において、第１入力端子及び第２入力端子への入力信号が共にローレベルであるときに限り出力端子からハイレベルの信号が出力され、第１入力端子及び第２入力端子への入力信号の内、少なくとも一方がハイレベルであれば出力端子からローレベルの信号が出力される。

　インバータ回路１２３は、コンパレータ１１７から出力される信号Ｓｐｗｍを受け、信号Ｓｐｗｍの反転信号Ｓｐｗｍ＿Ｂを出力する。ＮＯＲ回路１２４の第１入力端子には信号Ｓｐｗｍ＿Ｂが入力され、ＮＯＲ回路１２４の第２入力端子にはＮＯＲ回路１２５の出力信号が入力される。ＮＯＲ回路１２５の第１入力端子にはＮＯＲ回路１２４の出力信号が入力され、ＮＯＲ回路１２５の第２入力端子には信号ＢＬＡＮＫが入力される。ＮＯＲ回路１２４の出力信号を信号Ｓｐｗｍ２と称する。

　ＮＯＲ回路１２４及び１２５により非同期型のＲＳフリップフロップ回路が形成される。即ち、信号Ｓｐｗｍ＿Ｂがローレベルであることを前提に信号ＢＬＡＮＫがハイレベルであると信号Ｓｐｗｍ２はハイレベルとなり、以後、信号Ｓｐｗｍ＿Ｂがハイレベルとなるまで信号Ｓｐｗｍ２はハイレベルに維持される。信号ＢＬＡＮＫがローレベルであることを前提に信号Ｓｐｗｍ＿Ｂがハイレベルとなると信号Ｓｐｗｍ２はローレベルとなり、以後、信号ＢＬＡＮＫがハイレベルとなるまで信号Ｓｐｗｍ２はローレベルに維持される。

　ドライバ１２６は、信号Ｓｐｗｍ２のハイレベル区間において、ハイレベルのゲート信号Ｇ１及びローレベルのゲート信号Ｇ２をトランジスタＭ１、Ｍ２のゲートに供給することにより出力段回路ＭＭを出力ハイ状態とし（即ちトランジスタＭ１をオン且つトランジスタＭ２をオフとし）、信号Ｓｐｗｍ２のローレベル区間において、ローレベルのゲート信号Ｇ１及びハイレベルのゲート信号Ｇ２をトランジスタＭ１、Ｍ２のゲートに供給することにより出力段回路ＭＭを出力ロー状態とする（即ちトランジスタＭ１をオフ且つトランジスタＭ２をオンとする）。

　後に示されるタイミングチャート等でも示されるが、信号Ｓｐｗｍ２のハイレベル区間は実質的に信号Ｓｐｗｍのハイレベル区間と等しく、信号Ｓｐｗｍ２のローレベル区間は実質的に信号Ｓｐｗｍのローレベル区間と等しい。故に、制御部１２０からインバータ回路１２３並びにＮＯＲ回路１２４及び１２５を削除し、信号Ｓｐｗｍをそのまま信号Ｓｐｗｍ２として用いてドライバ１２６に供給する変形も可能である。この変形が採用される場合、信号ＢＬＡＮＫは不要となる。

　ランプ電圧生成部１１６は、ランプ用電流Ｉｒを生成及び出力する電流源１１６ａと、オフセット用抵抗としての抵抗１１６ｂと、ランプ用コンデンサとしてのコンデンサ１１６ｃと、短絡用スイッチとしてのスイッチＳＷ１及びＳＷ２と、を備える。ランプ電圧生成部１１６には、ノードＮＤ１（ランプノード）及びノードＮＤ２が設けられ、ノードＮＤ１にランプ電圧Ｖｒａｍｐが加わる。ノードＮＤ２に加わる電圧を記号“Ｖｃａｐ”にて参照する。

　電流源１１６ａは、所定の正の電源電圧ＶＤＤの印加端とノードＮＤ１との間に挿入され、電源電圧ＶＤＤに基づきランプ用電流Ｉｒを生成して、ランプ用電流Ｉｒを電源電圧ＶＤＤの印加端からノードＮＤ１に向けて供給する。電源電圧ＶＤＤは、入力電圧Ｖｉｎそのものであっても良いし、入力電圧Ｖｉｎに基づき電源ＩＣ２Ａ内で生成された他の直流電圧であっても良い。

　抵抗１１６ｂはノードＮＤ１及びＮＤ２間に挿入される。即ち、抵抗１１６ｂの一端はノードＮＤ１に接続され、抵抗１１６ｂの他端はノードＮＤ２に接続される。コンデンサ１１６ｃはノードＮＤ２及びグランド間に挿入される。即ち、コンデンサ１１６ｃの一端はノードＮＤ２に接続され、コンデンサ１１６ｃの他端はグランドに接続される。ノードＮＤ２における電圧Ｖｃａｐはコンデンサ１１６ｃの両端間電圧である。コンデンサ１１６ｃは、スイッチング周波数による各周期において（即ち、スイッチング周波数の逆数の間隔で並ぶ複数のスイッチング周期の夫々において）、ランプ用電流Ｉｒを受けてランプ用電流Ｉｒによる電荷を蓄積し、蓄積電荷による電圧Ｖｃａｐを発生させる。

　スイッチＳＷ１は抵抗１１６ｂに対して並列接続され、スイッチＳＷ２はコンデンサ１１６ｃに対して並列接続される。スイッチＳＷ１の状態は信号ＴＲＮに基づいて制御される。ここでは、信号ＴＲＮがローレベルであるときにスイッチＳＷ１がオン状態となり、信号ＴＲＮがハイレベルであるときにスイッチＳＷ１がオフ状態となるものとする。スイッチＳＷ１がオン状態であるときスイッチＳＷ１を介し抵抗１１６ｂの両端間が短絡される。また、ここでは、信号ＲＳＴ＿ＲＡＭＰがハイレベルであるときにスイッチＳＷ２がオン状態となり、信号ＲＳＴ＿ＲＡＭＰがローレベルであるときにスイッチＳＷ２がオフ状態となるものとする。スイッチＳＷ２がオン状態であるときスイッチＳＷ２を介しコンデンサ１１６ｃの両端間が短絡される。

　図１７は“ｆ_ＳＷ＝ｆ_２Ｍ”が継続して維持されているケースＣＳ１のタイミングチャートであり、図１７を参照して、ケースＣＳ１でのスイッチング電源装置１Ａの動作を説明する。図１７において、上から下に向けて、信号ＣＬＫ２Ｍ、信号ＣＬＫ０５Ｍ、信号ＦＤＩＶ、信号ＦＳＷ、信号ＢＬＡＮＫ、信号ＲＳＴ＿ＲＡＭＰ、信号ＴＲＮ、電圧Ｖｃａｐ、電圧Ｖｒａｍｐ、信号Ｓｐｗｍ、信号Ｓｐｗｍ２、電流ＩＬの波形が、実線波形として示されている。また、図１７において、ランプ電圧Ｖｒａｍｐの波形（実線波形）と共に対比電圧Ｖｃの波形が破線波形として示され、コイル電流ＩＬの波形（実線波形）と共に出力電流Ｉｏｕｔの波形が破線波形として示されている。図１７では、対比電圧Ｖｃ及び出力電流Ｉｏｕｔが一定であることを想定している。

　“ｆ_ＳＷ＝ｆ_２Ｍ”が継続して維持されているケースＣＳ１においては、比（Ｖｏｕｔ／Ｖｉｎ）が比較的小さな値に維持されており、結果、周波数切替信号ＦＤＩＶはローレベルに維持されている。故に、ケースＣＳ１においては、周波数切替信号ＦＳＷもローレベルに維持されている。図１５の信号生成回路１２２は、信号ＦＳＷのローレベル区間ではクロック信号ＣＬＫ２Ｍに同期した周波数ｆ_２Ｍの矩形波信号を信号ＢＬＡＮＫ及びＲＳＴ＿ＲＡＭＰとして出力する。信号ＢＬＡＮＫ及びＲＳＴ＿ＲＡＭＰは原則としてローレベルであり、信号ＦＳＷのローレベル区間において、クロック信号ＣＬＫ２Ｍのアップエッジに同期して信号ＢＬＡＮＫ及びＲＳＴ＿ＲＡＭＰにもアップエッジが生じる。また、ここでは、信号ＦＳＷのローレベル区間において、クロック信号ＣＬＫ２Ｍのダウンエッジに同期して信号ＢＬＡＮＫ及びＲＳＴ＿ＲＡＭＰにもダウンエッジが生じるものとする。この場合、信号ＦＳＷのローレベル区間において、信号ＢＬＡＮＫ及びＲＳＴ＿ＲＡＭＰの夫々は、クロック信号ＣＬＫ２Ｍと同じ波形を持つことになる。少なくとも信号ＲＳＴ＿ＲＡＭＰにおける１回あたりのハイレベル区間の長さは、周波数ｆ_２Ｍの逆数よりも十分に短い（後述のケースＣＳ２～ＣＳ４を含む、何れのケースにおいても同様）。

　信号ＴＲＮは、原則としてローレベルとされ、信号ＦＳＷにアップエッジが生じたことを契機に一時的にハイレベルとされる（詳細は後述）。故に、ケースＣＳ１において、信号ＴＲＮはローレベルに維持される。信号Ｓｐｗｍのレベルはランプ電圧Ｖｒａｍｐ及び対比電圧Ｖｃの高低関係で定まり、信号Ｓｐｗｍ２は実質的に信号Ｓｐｗｍと同じ波形を有する。各スイッチング周期におけるコイル電流ＩＬの平均電流は出力電流Ｉｏｕｔと概ね一致する。

　ケースＣＳ１においては、信号ＴＲＮがローレベルに維持されているが故に、スイッチＳＷ１のオンを通じて抵抗１１６ｂが短絡され、ランプ電圧Ｖｒａｍｐは電圧Ｖｃａｐと常に一致する（但し説明の簡単化のためスイッチＳＷ１のオン抵抗を無視）。

　ケースＣＳ１では、周波数ｆ_２Ｍの逆数の間隔で順次訪れる各スイッチング周期において、まず、クロック信号ＣＬＫ２Ｍのアップエッジに同期してハイレベルとされた信号ＲＳＴ＿ＲＡＭＰによりコンデンサ１１６ｃの蓄積電荷が放電されて電圧Ｖｃａｐ及びＶｒａｍｐが所定の第１初期電圧（ここでは０Ｖ）となり、ハイレベルとされた信号ＢＬＡＮＫと符号１１７及び１２３～１２６によって参照される各回路の機能により信号Ｓｐｗｍ２がハイレベルに変化して出力段回路ＭＭが出力ロー状態から出力ハイ状態に切り替わる。出力段回路ＭＭの出力ハイ状態への切り替わりに同期して（詳細には信号ＲＳＴ＿ＲＡＭＰのダウンエッジの発生後）、ランプ用電流Ｉｒにより所定の第１初期電圧を起点に電圧Ｖｃａｐ及びＶｒａｍｐの線型増加が開始され、その後、“Ｖｒａｍｐ＜Ｖｃ”から“Ｖｒａｍｐ＞Ｖｃ”へと変化すると、符号１１７及び１２３～１２６によって参照される各回路の機能により信号Ｓｐｗｍ２がローレベルに変化して出力段回路ＭＭが出力ハイ状態から出力ロー状態に切り替わる。そして、次のスイッチング周期の開始タイミングに相当するクロック信号ＣＬＫ２Ｍの次のアップエッジタイミングにて信号ＲＳＴ＿ＲＡＭＰが再びハイレベルとされて電圧Ｖｃａｐ及びＶｒａｍｐが第１初期電圧に戻る。

　上記の第１初期電圧はランプ電圧Ｖｒａｍｐの変動における最小値であって、上記の下限電圧値Ｖｒａｍｐ＿ＭＩＮ（図４）に相当する。図１５の回路構成では第１初期電圧は０Ｖであるが、第１初期電圧は０Ｖ以外であっても良い。

　図１８は“ｆ_ＳＷ＝ｆ_０５Ｍ”が継続して維持されているケースＣＳ２のタイミングチャートであり、図１８を参照して、ケースＣＳ２でのスイッチング電源装置１Ａの動作を説明する。図１８において、上から下に向けて、信号ＣＬＫ２Ｍ、信号ＣＬＫ０５Ｍ、信号ＦＤＩＶ、信号ＦＳＷ、信号ＢＬＡＮＫ、信号ＲＳＴ＿ＲＡＭＰ、信号ＴＲＮ、電圧Ｖｃａｐ、電圧Ｖｒａｍｐ、信号Ｓｐｗｍ、信号Ｓｐｗｍ２、電流ＩＬの波形が、実線波形として示されている。また、図１８において、ランプ電圧Ｖｒａｍｐの波形（実線波形）と共に対比電圧Ｖｃの波形が破線波形として示され、コイル電流ＩＬの波形（実線波形）と共に出力電流Ｉｏｕｔの波形が破線波形として示されている。図１８では、対比電圧Ｖｃ及び出力電流Ｉｏｕｔが一定であることを想定している。

　“ｆ_ＳＷ＝ｆ_０５Ｍ”が継続して維持されているケースＣＳ２においては、比（Ｖｏｕｔ／Ｖｉｎ）が比較的大きな値に維持されており、結果、周波数切替信号ＦＤＩＶはハイレベルに維持されている。故に、ケースＣＳ２においては、周波数切替信号ＦＳＷもハイレベルに維持されている。図１５の信号生成回路１２２は、信号ＦＳＷのハイレベル区間ではクロック信号ＣＬＫ０５Ｍに同期した周波数ｆ_０５Ｍの矩形波信号を信号ＢＬＡＮＫ及びＲＳＴ＿ＲＡＭＰとして出力する。信号ＢＬＡＮＫ及びＲＳＴ＿ＲＡＭＰは原則としてローレベルであり、信号ＦＳＷのハイレベル区間において、クロック信号ＣＬＫ０５Ｍのアップエッジに同期して信号ＢＬＡＮＫ及びＲＳＴ＿ＲＡＭＰにもアップエッジが生じる。また、ここでは、信号ＦＳＷのハイレベル区間において、クロック信号ＣＬＫ０５Ｍのダウンエッジに同期して信号ＢＬＡＮＫ及びＲＳＴ＿ＲＡＭＰにもダウンエッジが生じるものとする。この場合、信号ＦＳＷのハイレベル区間において、信号ＢＬＡＮＫ及びＲＳＴ＿ＲＡＭＰの夫々は、クロック信号ＣＬＫ０５Ｍと同じ波形を持つことになる。

　信号ＴＲＮは、原則としてローレベルとされ、信号ＦＳＷにアップエッジが生じたことを契機に一時的にハイレベルとされる（詳細は後述）。故に、ケースＣＳ２において、信号ＴＲＮはローレベルに維持される。信号Ｓｐｗｍのレベルはランプ電圧Ｖｒａｍｐ及び対比電圧Ｖｃの高低関係で定まり、信号Ｓｐｗｍ２は実質的に信号Ｓｐｗｍと同じ波形を有する。各スイッチング周期におけるコイル電流ＩＬの平均電流は出力電流Ｉｏｕｔと概ね一致する。

　ケースＣＳ２では、ケースＣＳ１と同様に、信号ＴＲＮがローレベルに維持されているが故に、スイッチＳＷ１のオンを通じて抵抗１１６ｂが短絡され、ランプ電圧Ｖｒａｍｐは電圧Ｖｃａｐと常に一致する（但し説明の簡単化のためスイッチＳＷ１のオン抵抗を無視）。

　ケースＣＳ２では、周波数ｆ_０５Ｍの逆数の間隔で順次訪れる各スイッチング周期において、まず、クロック信号ＣＬＫ０５Ｍのアップエッジに同期してハイレベルとされた信号ＲＳＴ＿ＲＡＭＰによりコンデンサ１１６ｃの蓄積電荷が放電されて電圧Ｖｃａｐ及びＶｒａｍｐが所定の第１初期電圧（ここでは０Ｖ）となり、ハイレベルとされた信号ＢＬＡＮＫと符号１１７及び１２３～１２６によって参照される各回路の機能により信号Ｓｐｗｍ２がハイレベルに変化して出力段回路ＭＭが出力ロー状態から出力ハイ状態に切り替わる。出力段回路ＭＭの出力ハイ状態への切り替わりに同期して（詳細には信号ＲＳＴ＿ＲＡＭＰのダウンエッジの発生後）、ランプ用電流Ｉｒにより所定の第１初期電圧を起点に電圧Ｖｃａｐ及びＶｒａｍｐの線型増加が開始され、その後、“Ｖｒａｍｐ＜Ｖｃ”から“Ｖｒａｍｐ＞Ｖｃ”へと変化すると、符号１１７及び１２３～１２６によって参照される各回路の機能により信号Ｓｐｗｍ２がローレベルに変化して出力段回路ＭＭが出力ハイ状態から出力ロー状態に切り替わる。そして、次のスイッチング周期の開始タイミングに相当するクロック信号ＣＬＫ０５Ｍの次のアップエッジタイミングにて信号ＲＳＴ＿ＲＡＭＰが再びハイレベルとされて電圧Ｖｃａｐ及びＶｒａｍｐが第１初期電圧に戻る。

　電流源１１６ａは信号ＦＳＷに基づきランプ用電流Ｉｒの値を設定する。信号ＦＳＷのローレベル区間におけるランプ用電流Ｉｒの値を“Ｉｒ_２Ｍ”で表し、信号ＦＳＷのハイレベル区間におけるランプ用電流Ｉｒの値を“Ｉｒ_０５Ｍ”で表す。そうすると、電流源１１６ａは、“Ｉｒ_２Ｍ：Ｉｒ_０５Ｍ＝ｆ_２Ｍ：ｆ_０５Ｍ”が成立するように信号ＦＳＷに基づきランプ用電流Ｉｒの値を調整及び設定する。ここでは、“ｆ_２Ｍ：ｆ_０５Ｍ＝４：１”であるので、電流値Ｉｒ_２Ｍは電流値Ｉｒ_０５Ｍの４倍となる。このように、ランプ用電流Ｉｒをスイッチング周波数に比例させることで、ランプ電圧Ｖｒａｍｐの変化の傾きをスイッチング周波数に比例させる。つまり、スイッチング周波数が周波数ｆ_２Ｍに設定されているときのランプ電圧Ｖｒａｍｐの変化の傾きと、スイッチング周波数が周波数ｆ_０５Ｍに設定されているときのランプ電圧Ｖｒａｍｐの変化の傾きとの比は、“ｆ_２Ｍ：ｆ_０５Ｍ”である。そうすると、ランプ電圧Ｖｒａｍｐの振幅はスイッチング周波数に依存しないことになる。これにより、スイッチング周波数が切り替わっても対比電圧Ｖｃに応じた適切なオンデューティＤｏｎが得られる。

　また、ランプ用電流Ｉｒを入力電圧Ｖｉｎに比例させると良い。例えば、出力電圧Ｖｏｕｔ及び目標電圧Ｖｔｇが５Ｖである場合において、入力電圧Ｖｉｎが１０Ｖであれば適正なオンデューティＤｏｎは５０％であり、入力電圧Ｖｉｎが２０Ｖであれば適正なオンデューティＤｏｎは２５％である。この場合において例えば入力電圧Ｖｉｎが１０Ｖから２０Ｖに急峻に変化したとき、ランプ用電流Ｉｒを入力電圧Ｖｉｎに比例させておけば、対比電圧Ｖｃに変動がなくとも、オンデューティＤｏｎが“Ｖｉｎ＝１０Ｖ”にとって適正な５０％から“Ｖｉｎ＝２０Ｖ”にとって適正な２５％へと即座に変化する。電流源１１６ａは、入力電圧Ｖｉｎを電圧－電流変換することでランプ用電流Ｉｒを入力電圧Ｖｉｎに比例させることができる。

　図１９は、スイッチング周波数の周波数ｆ_２Ｍから周波数ｆ_０５Ｍへの切り替わりが生じるケースＣＳ３のタイミングチャートであり、図１９を参照して、ケースＣＳ３でのスイッチング電源装置１Ａの動作を説明する。図１９において、上から下に向けて、信号ＣＬＫ２Ｍ、信号ＣＬＫ０５Ｍ、信号ＦＤＩＶ、信号ＦＳＷ、信号ＢＬＡＮＫ、信号ＲＳＴ＿ＲＡＭＰ、信号ＴＲＮ、電圧Ｖｃａｐ、電圧Ｖｒａｍｐ、信号Ｓｐｗｍ、信号Ｓｐｗｍ２、電流ＩＬの波形が、実線波形として示されている。また、図１９において、ランプ電圧Ｖｒａｍｐの波形（実線波形）と共に対比電圧Ｖｃの波形が破線波形として示され、コイル電流ＩＬの波形（実線波形）と共に出力電流Ｉｏｕｔの波形が破線波形として示されている。図１９では、対比電圧Ｖｃ及び出力電流Ｉｏｕｔが一定であることを想定している。時間の経過とともに、タイミングＴ_Ｃ１、Ｔ_Ｃ２、Ｔ_Ｃ３、Ｔ_Ｃ４がこの順番で訪れるものとする。

　ケースＣＳ３において、タイミングＴ_Ｃ１以前においては周波数切替信号ＦＤＩＶがローレベルに維持されており、故にタイミングＴ_Ｃ１以前においては図１７のケースＣＳ１と同様の動作が行われる。ケースＣＳ３では、タイミングＴ_Ｃ１を境に信号ＦＤＩＶがローレベルからハイレベルに切り替わり、タイミングＴ_Ｃ１以降、信号ＦＤＩＶはハイレベルに維持されるものとする。

　タイミングＴ_Ｃ１で信号ＦＤＩＶにアップエッジが生じると、タイミングＴ_Ｃ２にてハイレベルの信号ＦＤＩＶがＦＦ１２１ａ（図１６（ａ）参照）に取り込まれ、更にタイミングＴ_Ｃ３にて信号ＦＳＷにアップエッジが生じる。タイミングＴ_Ｃ２は、タイミングＴ_Ｃ１の後であって且つタイミングＴ_Ｃ１に最も近いクロック信号ＣＬＫ０５Ｍのアップエッジタイミングである。タイミングＴ_Ｃ３は、タイミングＴ_Ｃ２から見て、クロック信号ＣＬＫ２Ｍの次のアップエッジタイミングである。故に、タイミングＴ_Ｃ２及びＴ_Ｃ３間の時間差は、周波数ｆ_２Ｍの逆数と一致する。

　図１５の信号生成回路１２２は、信号ＦＳＷにアップエッジを生じさせる際、信号ＦＳＷのアップエッジに同期して信号ＴＲＮにもアップエッジを生じさせ、信号ＴＲＮのアップエッジタイミングから所定時間が経過したタイミングＴ_Ｃ４にて信号ＴＲＮにダウンエッジを生じさせる。この所定時間分の長さを有する区間を遷移区間Ｐ１と称する。遷移区間Ｐ１はタイミングＴ_Ｃ３及びＴ_Ｃ４間の区間である。タイミングＴ_Ｃ３は図１０及び図１１のタイミングＴ_Ａ２に対応し、タイミングＴ_Ｃ４は図１０及び図１１のタイミングＴ_Ａ４に対応する。信号ＴＲＮは遷移区間Ｐ１においてのみハイレベルとされ、遷移区間Ｐ１外では常にローレベルとされる。

　遷移区間Ｐ１の長さは、図１０の時間ｔ_０５Ｍより時間ｔ_{ＳＨＦＴ１}だけ短い時間長さに設定され、故に周波数ｆ_０５Ｍの逆数よりも短い。本実施形態では、オンデューティＤｏｎが“２／３”となる近辺でスイッチング周波数を切り替える構成を想定しており、上述したように“Ｄｏｎ＝２／３”であれば“ｔ_{ＳＨＦＴ１}＝（２／８）・ｔ_０５Ｍ”であるので、遷移区間Ｐ１の長さは“（６／８）・ｔ_０５Ｍ”である。本実施形態では、周波数ｆ_２Ｍが２ＭＨｚであって且つ周波数ｆ_０５Ｍが５００ｋＨｚであることを想定しているため、遷移区間Ｐ１の長さは周波数ｆ_２Ｍの逆数の３倍である１．５マイクロ秒となる。

　信号生成回路１２２は、信号ＦＳＷのアップエッジタイミングＴ_Ｃ３においては、信号ＴＲＮに加え、信号ＢＬＡＮＫ及びＲＳＴ_ＲＡＭＰにもアップエッジを生じさせる。タイミングＴ_Ｃ３にてハイレベルとされた信号ＲＳＴ＿ＲＡＭＰによりコンデンサ１１６ｃの蓄積電荷が放電されて電圧Ｖｃａｐが所定の第１初期電圧（ここでは０Ｖ）となる。タイミングＴ_Ｃ３の直後において信号ＲＳＴ＿ＲＡＭＰにダウンエッジが発生すると、ランプ用電流Ｉｒにより所定の第１初期電圧を起点に電圧Ｖｃａｐの線型増加が開始される。

　遷移区間Ｐ１においては、信号ＴＲＮがハイレベルとされているためスイッチＳＷ１がオフとされ、故にランプ電圧Ｖｒａｍｐは電圧Ｖｃａｐに対して抵抗１１６ｂでの電圧降下を加算したものとなる。遷移区間Ｐ１における抵抗１１６ｂでの電圧降下（即ち抵抗１１６ｂの両端子間電圧）をオフセット電圧Ｖ_{ＯＦＦＳＥＴ}と称する。また、遷移区間Ｐ１においては信号ＦＳＷがハイレベルとされているため、遷移区間Ｐ１におけるランプ用電流Ｉｒの値は電流値Ｉｒ_０５Ｍ（スイッチング周波数が周波数ｆ_０５Ｍに設定されているときのランプ用電流Ｉｒの値）と一致する。故に、遷移区間Ｐ１における電圧Ｖｃａｐ及びＶｒａｍｐの変化の傾きは、スイッチング周波数が周波数ｆ_０５Ｍに設定されているときの電圧Ｖｃａｐ及びＶｒａｍｐの変化の傾きと一致する。

　オフセット電圧Ｖ_{ＯＦＦＳＥＴ}は、スイッチング周波数が周波数ｆ_０５Ｍに設定されているときのランプ電圧Ｖｒａｍｐの１周期分の変化量（即ちランプ電圧Ｖｒａｍｐの振幅）に対し、１未満の所定係数ｋ_{ＯＦＦＳＥＴ}を乗じた電圧に相当する。但し、スイッチング周波数が周波数ｆ_２Ｍから周波数ｆ_０５Ｍに切り替えられるタイミングでの対比電圧Ｖｃ（概ねランプ電圧Ｖｒａｍｐの振幅の２／３）よりもオフセット電圧Ｖ_{ＯＦＦＳＥＴ}の方が低い。所定係数ｋ_{ＯＦＦＳＥＴ}は、周波数ｆ_２Ｍ及びｆ_０５Ｍ間の比に応じて定められ、本実施形態で想定される数値例の下では“ｋ_{ＯＦＦＳＥＴ}＝１／４”である。“ｋ_{ＯＦＦＳＥＴ}＝１／４”が成立するよう抵抗１１６ｂの抵抗値を定めておけば良い。

　ランプ用電流Ｉｒの電流値を“Ｉｒ”で表すと共にコンデンサ１１６ｃの静電容量値を“Ｃｓｌｐ”で表した場合、スイッチング周波数が周波数ｆ_０５Ｍに設定されているときのランプ電圧Ｖｒａｍｐの最大値（ランプ電圧Ｖｒａｍｐの１周期分の変化量）Ｖｒａｍｐ＿ｐｅａｋは、“Ｖｒａｍｐ＿ｐｅａｋ＝Ｉｒ×ｔ_０５Ｍ／Ｃｓｌｐ”で表される（時間ｔ_０５Ｍは周波数ｆ_０５Ｍの逆数：図１０参照）。そうすると、オフセット電圧Ｖ_{ＯＦＦＳＥＴ}は、“Ｖ_{ＯＦＦＳＥＴ}＝（１／４）×Ｖｒａｍｐ＿ｐｅａｋ”を満たすべきであるので、“Ｖ_{ＯＦＦＳＥＴ}＝（１／４）×Ｉｒ×ｔ_０５Ｍ／Ｃｓｌｐ”となれば良く、抵抗１１６の抵抗値を“（１／４）×ｔ_０５Ｍ／Ｃｓｌｐ”に設定すれば良い。

　本実施形態では、オンデューティＤｏｎが“２／３”となる近辺でスイッチング周波数を切り替える構成が想定されているため、遷移区間Ｐ１において、対比電圧Ｖｃは、スイッチング周波数が周波数ｆ_０５Ｍに設定されているときのランプ電圧Ｖｒａｍｐの１周期分の変化量（即ちランプ電圧Ｖｒａｍｐの振幅）に対し概ね２／３を乗じた電圧値を持つと期待される。故に、タイミングＴ_Ｃ３においては、ハイレベルとされた信号ＢＬＡＮＫと符号１１７及び１２３～１２６によって参照される各回路の機能により信号Ｓｐｗｍ２がハイレベルに変化して出力段回路ＭＭが出力ロー状態から出力ハイ状態に切り替わる。

　タイミングＴ_Ｃ３における出力段回路ＭＭの出力ハイ状態への切り替わりに同期して（詳細には信号ＲＳＴ＿ＲＡＭＰのダウンエッジの発生後）、ランプ用電流Ｉｒにより電圧Ｖｃａｐ及びＶｒａｍｐの線形増加が開始されることになるが、遷移区間Ｐ１において電圧Ｖｃａｐの線形増加は第１初期電圧（ここでは０Ｖ）を起点に開始されるのに対し、ランプ電圧Ｖｒａｍｐの線形増加は第２初期電圧を起点に開始されることになる。ここで、第２初期電圧は、第１初期電圧に対しオフセット電圧Ｖ_{ＯＦＦＳＥＴ}を加算したものである。

　その後、遷移区間Ｐ１において、“Ｖｒａｍｐ＜Ｖｃ”から“Ｖｒａｍｐ＞Ｖｃ”へと変化すると、符号１１７及び１２３～１２６によって参照される各回路の機能により信号Ｓｐｗｍ２がローレベルに変化して出力段回路ＭＭが出力ハイ状態から出力ロー状態に切り替わる。

　ケースＣＳ３において、タイミングＴ_Ｃ４及びタイミングＴ_Ｃ４より後においては、信号ＦＳＷがハイレベルであるため、図１８のケースＣＳ２と同様の動作が行われる。故に、タイミングＴ_Ｃ４におけるクロック信号ＣＬＫ０５Ｍのアップエッジに同期して信号ＢＬＡＮＫ及びＲＳＴ＿ＲＡＭＰにアップエッジが生じることで、電圧Ｖｃａｐ及びＶｒａｍｐが所定の第１初期電圧（ここでは０Ｖ）となり、ハイレベルとされた信号ＢＬＡＮＫと符号１１７及び１２３～１２６によって参照される各回路の機能により信号Ｓｐｗｍ２がハイレベルに変化して出力段回路ＭＭが出力ロー状態から出力ハイ状態に切り替わる。タイミングＴ_Ｃ４における出力段回路ＭＭの出力ハイ状態への切り替わりに同期して（詳細には信号ＲＳＴ＿ＲＡＭＰのダウンエッジの発生後）、ランプ用電流Ｉｒにより所定の第１初期電圧を起点に電圧Ｖｃａｐ及びＶｒａｍｐの線型増加が開始され、その後、“Ｖｒａｍｐ＜Ｖｃ”から“Ｖｒａｍｐ＞Ｖｃ”へと変化すると、符号１１７及び１２３～１２６によって参照される各回路の機能により信号Ｓｐｗｍ２がローレベルに変化して出力段回路ＭＭが出力ハイ状態から出力ロー状態に切り替わる。

　このように、スイッチング周波数が周波数ｆ_０５Ｍであるときのランプ電圧Ｖｒａｍｐの波形の内、最初の１／４周期分の波形をカットしたかのような波形（図２０参照）を、遷移区間Ｐ１中のランプ電圧Ｖｒａｍｐに持たせる。これにより、スイッチング周波数を周波数ｆ_２Ｍから周波数ｆ_０５Ｍに切り替える際に、図１１に示したようなコイル電流ＩＬの波形を実現することができ、スイッチング周波数の切り替え時における出力電圧Ｖｏｕｔの望ましくない変動を抑制することが可能となる。

　尚、電流源１１６ａは、入力電圧Ｖｉｎを電圧－電流変換することでランプ用電流Ｉｒを入力電圧Ｖｉｎに比例させることができるが、この電圧－電流変換を行うために電流源１１６ａに設けられるＶ－Ｉ変換用抵抗（不図示）と、抵抗１１６ｂとを、互いに同一の電気的特性を持つ同一種類の抵抗として構成しておくと良い。ここにおける電気的特性は、少なくとも温度特性（温度係数）を含む。これにより、電源ＩＣ２Ａの温度変化に対するオフセット電圧Ｖ_{ＯＦＦＳＥＴ}の理想値からのずれを抑制することが可能となる。

　図２１は、スイッチング周波数の周波数ｆ_０５Ｍから周波数ｆ_２Ｍへの切り替わりが生じるケースＣＳ４のタイミングチャートであり、図２１を参照して、ケースＣＳ４でのスイッチング電源装置１Ａの動作を説明する。図２１において、上から下に向けて、信号ＣＬＫ２Ｍ、信号ＣＬＫ０５Ｍ、信号ＦＤＩＶ、信号ＦＳＷ、信号ＢＬＡＮＫ、信号ＲＳＴ＿ＲＡＭＰ、信号ＴＲＮ、電圧Ｖｃａｐ、電圧Ｖｒａｍｐ、信号Ｓｐｗｍ、信号Ｓｐｗｍ２、電流ＩＬの波形が、実線波形として示されている。また、図２１において、ランプ電圧Ｖｒａｍｐの波形（実線波形）と共に対比電圧Ｖｃの波形が破線波形として示され、コイル電流ＩＬの波形（実線波形）と共に出力電流Ｉｏｕｔの波形が破線波形として示されている。図２１では、対比電圧Ｖｃ及び出力電流Ｉｏｕｔが一定であることを想定している。時間の経過とともに、タイミングＴ_Ｄ１、Ｔ_Ｄ２、Ｔ_Ｄ３がこの順番で訪れるものとする。

　ケースＣＳ４において、タイミングＴ_Ｄ１以前においては周波数切替信号ＦＤＩＶがハイレベルに維持されており、故にタイミングＴ_Ｄ１以前においては図１８のケースＣＳ２と同様の動作が行われる。ケースＣＳ４では、タイミングＴ_Ｄ１を境に信号ＦＤＩＶがハイレベルからローレベルに切り替わり、タイミングＴ_Ｄ１以降、信号ＦＤＩＶはローレベルに維持されるものとする。

　タイミングＴ_Ｄ１で信号ＦＤＩＶにダウンエッジが生じると、タイミングＴ_Ｄ２にてローレベルの信号ＦＤＩＶがＦＦ１２１ａ（図１６（ａ）参照）に取り込まれ、更にタイミングＴ_Ｄ３にて信号ＦＳＷにダウンエッジが生じる。タイミングＴ_Ｄ２は、タイミングＴ_Ｄ１の後であって且つタイミングＴ_Ｄ１に最も近いクロック信号ＣＬＫ０５Ｍのアップエッジタイミングである。タイミングＴ_Ｄ３は、タイミングＴ_Ｄ２から見て、クロック信号ＣＬＫ２Ｍの次のアップエッジタイミングである。故に、タイミングＴ_Ｄ２及びＴ_Ｄ３間の時間差は、周波数ｆ_２Ｍの逆数と一致する。タイミングＴ_Ｄ２及びＴ_Ｄ３間の区間を遷移区間Ｐ２と称する。タイミングＴ_Ｄ２は図１０及び図１２のタイミングＴ_Ａ１に対応し、タイミングＴ_Ｄ３は図１０及び図１２のタイミングＴ_Ａ２に対応する。ケースＣＳ４において信号ＴＲＮはローレベルに維持され、故にスイッチＳＷ１はオン状態に維持される。

　タイミングＴ_Ｄ２の段階では信号ＦＳＷがハイレベルであるので、タイミングＴ_Ｄ２にてクロック信号ＣＬＫ０５Ｍにアップエッジが生じると、信号ＢＬＡＮＫ及びＲＳＴ＿ＲＡＭＰにもアップエッジが生じる。制御部１２０は、信号ＦＳＷのダウンエッジタイミングＴ_Ｄ３からスイッチング周波数を周波数ｆ_２Ｍに設定した動作を実現する。このため、図１５の信号生成回路１２２は、タイミングＴ_Ｄ３において、クロック信号ＣＬＫ２Ｍのアップエッジに同期して信号ＢＬＡＮＫ及びＲＳＴ＿ＲＡＭＰにアップエッジを生じさせる。

　タイミングＴ_Ｄ２にてハイレベルとされた信号ＲＳＴ＿ＲＡＭＰによりコンデンサ１１６ｃの蓄積電荷が放電されて電圧Ｖｃａｐ及びＶｒａｍｐが所定の第１初期電圧（ここでは０Ｖ）となり、ハイレベルとされた信号ＢＬＡＮＫと符号１１７及び１２３～１２６によって参照される各回路の機能により信号Ｓｐｗｍ２がハイレベルに変化して出力段回路ＭＭが出力ロー状態から出力ハイ状態に切り替わる。

　タイミングＴ_Ｄ２での出力段回路ＭＭの出力ハイ状態への切り替わりに同期して（詳細には信号ＲＳＴ＿ＲＡＭＰのダウンエッジの発生後）、ランプ用電流Ｉｒにより所定の第１初期電圧を起点に電圧Ｖｃａｐ及びＶｒａｍｐの線型増加が開始される。遷移区間Ｐ２において信号ＦＳＷはハイレベルであるので、遷移区間Ｐ２におけるランプ用電流Ｉｒの値は電流値Ｉｒ_０５Ｍ（スイッチング周波数が周波数ｆ_０５Ｍに設定されているときのランプ用電流Ｉｒの値）と一致する。故に、遷移区間Ｐ２における電圧Ｖｃａｐ及びＶｒａｍｐの変化の傾きは、スイッチング周波数が周波数ｆ_０５Ｍに設定されているときの電圧Ｖｃａｐ及びＶｒａｍｐの変化の傾きと一致する。そうすると、遷移区間Ｐ２の終了直前のランプ電圧Ｖｒａｍｐは、スイッチング周波数が周波数ｆ_０５Ｍに設定されているときのランプ電圧Ｖｒａｍｐの１周期分の変化量（即ちランプ電圧Ｖｒａｍｐの振幅）に対し２／８を乗じた電圧値を持つ。

　一方、上述したように、本実施形態ではオンデューティＤｏｎが“２／３”となる近辺でスイッチング周波数を切り替える構成が想定されているため、遷移区間Ｐ２において、対比電圧Ｖｃは、スイッチング周波数が周波数ｆ_０５Ｍに設定されているときのランプ電圧Ｖｒａｍｐの１周期分の変化量（即ちランプ電圧Ｖｒａｍｐの振幅）に対し概ね２／３を乗じた電圧値を持つと期待される。故に、遷移区間Ｐ２では常に“Ｖｒａｍｐ＜Ｖｃ”となり、信号Ｓｐｗｍ及びＳｐｗｍ２はハイレベルに維持される。

　遷移区間Ｐ２の終了タイミングであるタイミングＴ_Ｄ３において、信号ＲＳＴ＿ＲＡＭＰにアップエッジが生じることで電圧Ｖｃａｐ及びＶｒａｍｐが所定の第１初期電圧（ここでは０Ｖ）に戻り、その直後から（詳細には信号ＲＳＴ＿ＲＡＭＰのダウンエッジの発生後）、ランプ用電流Ｉｒにより所定の第１初期電圧を起点に電圧Ｖｃａｐ及びＶｒａｍｐの線型増加が再開される。但し、タイミングＴ_Ｄ３以降におけるランプ用電流Ｉｒの値は電流値Ｉｒ_２Ｍ（スイッチング周波数が周波数ｆ_２Ｍに設定されているときのランプ用電流Ｉｒの値）である。このため、遷移区間Ｐ２の終了後における電圧Ｖｃａｐ及びＶｒａｍｐの変化の傾きは、スイッチング周波数が周波数ｆ_２Ｍに設定されているときのランプ電圧Ｖｒａｍｐの変化の傾きと一致する。

　ケースＣＳ４において、タイミングＴ_Ｄ３及びタイミングＴ_Ｄ３より後においては、信号ＦＳＷがローレベルであるため、図１７のケースＣＳ１と同様の動作が行われる。但し、遷移区間Ｐ２の終了段階にて信号Ｓｐｗｍ及びＳｐｗｍ２がハイレベルとされているため、タイミングＴ_Ｄ３を跨いで出力段回路ＭＭは出力ハイ状態とされ続ける。尚、タイミングＴ_Ｄ３において信号ＢＬＡＮＫにアップエッジを生じさせないようにする回路や、タイミングＴ_Ｄ３の直後において出力段回路ＭＭを微小時間だけ出力ロー状態とするための回路を付加しておくことも可能である。タイミングＴ_Ｄ３の後、ランプ電圧Ｖｒａｍｐの線型増加を通じ、“Ｖｒａｍｐ＜Ｖｃ”から“Ｖｒａｍｐ＞Ｖｃ”へと変化すると、符号１１７及び１２３～１２６によって参照される各回路の機能により信号Ｓｐｗｍ２がローレベルに変化して出力段回路ＭＭが出力ハイ状態から出力ロー状態に切り替わる。

　このように、遷移区間Ｐ２において、出力段回路ＭＭを出力ハイ状態とすると共に第１初期電圧を起点にランプ電圧Ｖｒａｍｐの線形増加を開始させ、その後、遷移区間Ｐ２の終了と同時にランプ電圧Ｖｒａｍｐを第１初期電圧に戻して周波数ｆ_２Ｍによるスイッチング動作を開始する。そうすると、スイッチング周波数が周波数ｆ_０５Ｍから周波数ｆ_２Ｍに切り替えられる際、遷移区間Ｐ２にてコイル電流ＩＬが増加し、その増加後のコイル電流を起点に周波数ｆ_２Ｍによるスイッチング動作が開始されることになる。遷移区間Ｐ２におけるコイルＩＬの増加量は、図１０のΔＩＬ３に一致する（換言すれば、ΔＩＬ３に一致することを目指して、電源ＩＣ２Ａが設計される）。

　このため、スイッチング周波数を周波数ｆ_０５Ｍから周波数ｆ_２Ｍに切り替える際に、図１２に示したようなコイル電流ＩＬの波形を実現することができ、スイッチング周波数の切り替え時における出力電圧Ｖｏｕｔの望ましくない変動を抑制することが可能となる。

＜＜第２実施形態＞＞
　本発明の第２実施形態を説明する。第２実施形態では、第１実施形態に適用可能な応用技術、変形技術等を説明する。第２実施形態は第１実施形態を基礎とする実施形態であり、第２実施形態において特に述べない事項に関しては、矛盾の無い限り、第１実施形態の記載が第２実施形態にも適用される。第２実施形態の記載を解釈するにあたり、第１及び第２実施形態間で矛盾する事項については第２実施形態の記載が優先されて良い。第２実施形態は、互いに組み合わせ可能な以下の実施例ＥＸ２＿１～ＥＸ２＿７を含む。

［実施例ＥＸ２＿１］
　実施例ＥＸ２＿１を説明する。図２２に、スイッチング電源装置１が組み込まれたシステムＳＹＳの全体構成を示す。当該システムＳＹＳは自動車等の車両に搭載されて良く、この場合、システムＳＹＳは車載システムとして機能する。システムＳＹＳにおけるスイッチング電源装置１は上述のスイッチング電源装置１Ａであって良い。システムＳＹＳは、スイッチング電源装置１と、スイッチング電源装置１に対して入力電圧Ｖｉｎを供給する電圧源５と、スイッチング電源装置１からの出力電圧Ｖｏｕｔを夫々に受けるＤＣ／ＤＣコンバータ６、ＬＤＯ　(Low　Drop　Out)レギュレータ７及び機能ブロック８を備える。出力電圧Ｖｏｕｔの目標電圧Ｖｔｇは、例えば５Ｖ又は３．３Ｖである。ＤＣ／ＤＣコンバータ６もスイッチング電源装置１と同じ構成を有していても良い（即ち、ＤＣ／ＤＣコンバータ６に対して本発明が適用されても良い）。

　電圧源５は車両に搭載されたバッテリであって良い。ＤＣ／ＤＣコンバータ６及びＬＤＯレギュレータ７は、夫々に、スイッチング電源装置１の出力電圧Ｖｏｕｔに基づいて所望の直流電圧を生成し、生成した直流電圧を機能ブロック８に供給する。機能ブロック８は、スイッチング電源装置１からの出力電圧Ｖｏｕｔ又はＤＣ／ＤＣコンバータ６若しくはＬＤＯレギュレータ７からの直流電圧に基づいて動作する１以上の電子機器から成る。システムＳＹＳが車載システムである場合、電子機器は車両に搭載された任意の電子機器であって良く、例えば、カーナビゲーション装置、デジタルメータ、エアバック、各種のＥＣＵ（Electronic　Control　Unit）、センサ、又は、先進運転支援システムを構成する各部品である。

　尚、車載用途におけるスイッチング電源装置１を説明したが、スイッチング電源装置１の用途は任意であって、任意の電子機器にスイッチング電源装置１を搭載することができる。

［実施例ＥＸ２＿２］
　実施例ＥＸ２＿２を説明する。スイッチング電源ＩＣ２Ａにて例示されたスイッチング電源ＩＣ２では、スイッチング周波数を所定の第１周波数と第１周波数よりも低い第２周波数との間で切り替え可能となっている。第１実施形態では、第１周波数が２ＭＨｚであって且つ第２周波数が５００ｋＨｚであるとしたが、第１周波数は２ＭＨｚ以外でも良く、第２周波数は５００ｋＨｚ以外でも良い。但し、制御及び構成の簡素化を目指すべく、第１周波数は第２周波数の整数倍であると良い。

　第１実施形態では、第１周波数と第２周波数との比が“４：１”であることに対応して、遷移区間Ｐ１の長さが第１周波数（ｆ_２Ｍ）の逆数の３倍に設定され且つ遷移区間Ｐ２の長さが第１周波数（ｆ_２Ｍ）の逆数の１倍に設定され且つ上述の所定係数ｋが１／４に設定されているが、第１周波数と第２周波数との比を“４：１”と異ならせる場合においても、図１１及び図１２に示したものと同様のコイル電流ＩＬの波形が得られるよう、第１周波数と第２周波数との比に応じて、遷移区間Ｐ１及びＰ２の長さ並びに所定係数ｋを適切に設定すれば良い。

　スイッチング電源ＩＣ２には、第１周波数を持つ第１クロック信号及び第２周波数を持つ第２クロック信号を生成するクロック信号生成部が設けられ、第１実施形態では、クロック信号ＣＬＫ２Ｍ及び信号ＣＬＫ０５Ｍが夫々第１クロック信号及び第２クロック信号に対応すると共にオシレータ１１８がクロック信号生成部に対応する。第１及び第２クロック信号は互いに同期していると良く、第１クロック信号を分周することで第２クロック信号を生成すると良い。遷移区間Ｐ１及びＰ２の長さが夫々に第１クロック信号の周期の整数倍（従って第１周波数の逆数の整数倍）に設定されるようにすれば良く、これにより第１クロック信号を用いて各遷移区間を容易に設定することが可能となる。

　第１周波数を第２周波数の整数倍に設定する場合における、第１周波数と第２周波数との比は任意である。但し、車載用途における上述のＡＭ周波数帯でのノイズ発生を抑制する観点からすれば、第１周波数を第２周波数の４倍以上の整数倍とすることが望ましい。

［実施例ＥＸ２＿３］
　実施例ＥＸ２＿３を説明する。図３のスイッチング電源ＩＣ２Ａにおいては、電流モード制御方式が採用され、差動アンプ１１４と、対比電圧Ｖｃの元となる信号を生成する回路（エラーアンプ１１１、位相補償部１１２及び電流センサ１１３を含む）と、によって、対比電圧生成部が構成される。対比電圧生成部は、出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂに基づき対比電圧Ｖｃを生成する。図３の位相補償部１１５も対比電圧生成部の構成要素に含まれると解することも可能である。

　但し、出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂに基づき対比電圧Ｖｃが生成されるのでれば、本発明が適用されるスイッチング電源装置１の制御方式は任意である。例えば、図３のスイッチング電源ＩＣ２Ａから、電流センサ１１３、差動アンプ１１４及び位相補償部１１５を削除し、配線ＷＲ１における電圧Ｖｅｒｒを対比電圧Ｖｃとしてコンパレータ１１７の非反転入力端子に供給するようにしても良い。この場合、エラーアンプ１１１のみによって対比電圧生成部が構成されることになる（但し、位相補償部１１２も対比電圧生成部の構成要素に含まれると解することも可能である）。

［実施例ＥＸ２＿４］
　実施例ＥＸ２＿４を説明する。スイッチング電源ＩＣ２（２Ａ）において、帰還端子ＦＢに出力電圧Ｖｏｕｔを直接入力することも可能であり、この場合、帰還電圧Ｖｆｂは出力電圧Ｖｏｕｔそのものとなる。帰還電圧Ｖｆｂが出力電圧Ｖｏｕｔそのものであっても、帰還電圧Ｖｆｂが出力電圧Ｖｏｕｔに応じた帰還電圧であることに変わりは無い。

［実施例ＥＸ２＿５］
　実施例ＥＸ２＿５を説明する。第１実施形態では、デジタル信号に応答して動作する各回路が入力信号のアップエッジを契機に所定動作を行っているが、入力信号のダウンエッジを契機に所定動作を行うようにしても良い。

［実施例ＥＸ２＿６］
　実施例ＥＸ２＿６を説明する。ランプ電圧ＶｒａｍｐはスイッチＳＷ２のオフ区間において所定方向に向け線型的に変化し、その所定方向は第１実施形態において増加方向であるが、その所定方向を低下方向としても良い。この場合、ランプ電圧Ｖｒａｍｐの変化方向を低下方向とすることに対応した必要な変形をスイッチング電源ＩＣ２Ａに施せば良い。

［実施例ＥＸ２＿７］
　実施例ＥＸ２＿７を説明する。　

　スイッチング電源ＩＣ２の各回路素子は半導体集積回路の形態で形成され、当該半導体集積回路を、樹脂にて構成された筐体（パッケージ）内に封入することで半導体装置が構成される。但し、複数のディスクリート部品を用いてＩＣ２内の回路と同等の回路を構成するようにしても良い。ＩＣ２内に含まれるものとして上述した幾つかの回路素子（例えばトランジスタＭ１及びＭ２）は、ＩＣ２外に設けられてＩＣ２に外付け接続されても良い。

　任意の信号又は電圧に関して、上述の主旨を損なわない形で、それらのハイレベルとローレベルの関係を逆にしても良い。

　トランジスタＭ１をＰチャネル型のＭＯＳＦＥＴにて構成するようにしても良く、この場合には、上述のスイッチング動作が実現されるように、トランジスタＭ１のゲートに供給される電圧レベルが上述のものから変形される。この他、ＦＥＴのチャネル型は任意に変更可能である。

　上述の各トランジスタは、任意の種類のトランジスタであって良い。例えば、ＭＯＳＦＥＴとして上述されたトランジスタを、接合型ＦＥＴ、ＩＧＢＴ（Insulated　Gate　Bipolar　Transistor）又はバイポーラトランジスタに置き換えることも可能である。任意のトランジスタは第１電極、第２電極及び制御電極を有する。ＦＥＴにおいては、第１及び第２電極の内の一方がドレインで他方がソースであり且つ制御電極がゲートである。ＩＧＢＴにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がゲートである。ＩＧＢＴに属さないバイポーラトランジスタにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がベースである。

＜＜本発明の考察＞＞
　上述の実施形態にて具体化された本発明について考察する。

　本発明の一側面に係るスイッチング電源装置は、入力電圧（Ｖｉｎ）の印加端と所定のスイッチ端子（ＳＷ）との間に設けられた出力トランジスタ（Ｍ１）、及び、前記スイッチ端子と所定の基準電位を有する基準電位部との間に設けられた整流用素子（Ｍ２）を有する出力段回路（ＭＭ）と、所定のスイッチング周波数にて前記出力段回路をスイッチング動作させることで出力電圧（Ｖｏｕｔ）を生成する主制御回路（３、３Ａ）と、を備えた降圧型のスイッチング電源装置（１、１Ａ）であって、前記スイッチ端子と前記出力電圧の印加端との間にコイル（Ｌ１）が設けられるとともに前記出力電圧の印加端と前記基準電位部との間に出力コンデンサ（Ｃ１）が設けられ、前記主制御回路は、前記出力電圧に応じた帰還電圧（Ｖｆｂ）に基づき対比電圧（Ｖｃ）を生成する対比電圧生成部（１１１～１１５）と、前記スイッチング周波数による各周期において電圧値が所定方向へ線型的に変化するランプ電圧（Ｖｒａｍｐ）を生成するランプ電圧生成部（１１６）と、前記対比電圧と前記ランプ電圧を比較して比較結果を示す信号（Ｓｐｗｍ）を出力するＰＷＭコンパレータ（１１７）と、前記ＰＷＭコンパレータの出力信号に基づき前記出力段回路の状態を制御する制御部（１２０）と、を備える、前記主制御回路は、前記スイッチング周波数による各周期において、前記制御部により前記出力トランジスタをターンオンさせるとともに前記ランプ電圧生成部により所定の第１初期電圧を起点に前記ランプ電圧を前記所定方向（例えば増加方向）へ変化開始させ、その後、前記ランプ電圧の変化の過程において前記ランプ電圧と前記対比電圧との高低関係が逆転したことを契機に前記制御部により前記出力トランジスタをターンオフさせる（図１７、図１８参照）。また、前記主制御回路は、前記スイッチング周波数を所定の第１周波数（ｆ_２Ｍ）と前記第１周波数よりも低い所定の第２周波数（ｆ_０５Ｍ）との間で切り替え可能であって、前記スイッチング周波数を前記第１周波数から前記第２周波数に切り替える際、前記第２周波数の逆数よりも短い遷移区間（Ｐ１）を設定して、前記遷移区間を経てから前記スイッチング周波数を前記第２周波数に切り替え、前記遷移区間において、前記制御部により前記出力トランジスタをターンオンさせるとともに前記ランプ電圧生成部により前記第１初期電圧よりも前記所定方向側の第２初期電圧（第１初期電圧＋Ｖ_{ＯＦＦＳＥＴ}）を起点に前記ランプ電圧を前記所定方向へ変化開始させ、その後、前記ランプ電圧の変化の過程において前記ランプ電圧と前記対比電圧との高低関係が逆転したことを契機に前記制御部により前記出力トランジスタをターンオフさせる（図１９参照）。

　また例えば、本発明の一側面に係る上記スイッチング電源装置において、前記主制御回路は、前記スイッチング周波数を前記第２周波数から前記第１周波数に切り替える際、前記第２周波数の逆数よりも短い第２遷移区間（Ｐ２）を設定して、前記第２遷移区間を経てから前記スイッチング周波数を前記第１周波数に切り替えると良い（図２１参照）。この際、前記主制御回路は、前記第２遷移区間において、前記制御部により前記出力トランジスタをターンオンさせるとともに前記ランプ電圧生成部により前記第１初期電圧を起点に前記ランプ電圧を前記所定方向へ変化開始させ（タイミングＴ_Ｄ２参照）、その後、前記第２遷移区間の終了と同時に前記ランプ電圧を前記第１初期電圧に戻して前記第２周波数によるスイッチング動作を開始すると良い（タイミングＴ_Ｄ３参照）。

　本発明の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本発明の実施形態の例であって、本発明ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。

　　１、１Ａ　スイッチング電源装置
　　２、２Ａ　スイッチング電源ＩＣ
　　３、３Ａ　主制御回路
　ＭＭ　出力段回路
　Ｍ１　トランジスタ（出力トランジスタ）
　Ｍ２　トランジスタ（同期整流トランジスタ、整流用素子）
１１６　ランプ電圧生成部
１１７　コンパレータ（ＰＷＭコンパレータ）
１２０　制御部
１３０　周波数切替信号生成部
１１６ａ　電流源
１１６ｂ　抵抗（オフセット用抵抗）
１１６ｃ　コンデンサ（ランプ用コンデンサ）
　ＮＤ１　ランプノード
　ＳＷ１、ＳＷ２　短絡用スイッチ
　Ｖｃ　対比電圧
　Ｖｒａｍｐ　ランプ電圧
　Ｖ_{ＯＦＦＳＥＴ}　オフセット電圧

Claims

　入力電圧の印加端と所定のスイッチ端子との間に設けられた出力トランジスタ、及び、前記スイッチ端子と所定の基準電位を有する基準電位部との間に設けられた整流用素子を有する出力段回路と、所定のスイッチング周波数にて前記出力段回路をスイッチング動作させることで出力電圧を生成する主制御回路と、を備えた降圧型のスイッチング電源装置であって、前記スイッチ端子と前記出力電圧の印加端との間にコイルが設けられるとともに前記出力電圧の印加端と前記基準電位部との間に出力コンデンサが設けられ、
　前記主制御回路は、前記出力電圧に応じた帰還電圧に基づき対比電圧を生成する対比電圧生成部と、前記スイッチング周波数による各周期において電圧値が所定方向へ線型的に変化するランプ電圧を生成するランプ電圧生成部と、前記対比電圧と前記ランプ電圧を比較して比較結果を示す信号を出力するＰＷＭコンパレータと、前記ＰＷＭコンパレータの出力信号に基づき前記出力段回路の状態を制御する制御部と、を備え、
　前記スイッチング周波数による各周期において、前記制御部により前記出力トランジスタをターンオンさせるとともに前記ランプ電圧生成部により所定の第１初期電圧を起点に前記ランプ電圧を前記所定方向へ変化開始させ、その後、前記ランプ電圧の変化の過程において前記ランプ電圧と前記対比電圧との高低関係が逆転したことを契機に前記制御部により前記出力トランジスタをターンオフさせ、
　前記主制御回路は、前記スイッチング周波数を所定の第１周波数と前記第１周波数よりも低い所定の第２周波数との間で切り替え可能であって、前記スイッチング周波数を前記第１周波数から前記第２周波数に切り替える際、前記第２周波数の逆数よりも短い遷移区間を設定して、前記遷移区間を経てから前記スイッチング周波数を前記第２周波数に切り替え、
　前記遷移区間において、前記制御部により前記出力トランジスタをターンオンさせるとともに前記ランプ電圧生成部により前記第１初期電圧よりも前記所定方向側の第２初期電圧を起点に前記ランプ電圧を前記所定方向へ変化開始させ、その後、前記ランプ電圧の変化の過程において前記ランプ電圧と前記対比電圧との高低関係が逆転したことを契機に前記制御部により前記出力トランジスタをターンオフさせる
ことを特徴とするスイッチング電源装置。
　前記ランプ電圧の変化の傾きは前記スイッチング周波数に比例し、
　前記遷移区間における前記ランプ電圧の変化の傾きは、前記スイッチング周波数が前記第２周波数に設定されているときにおける前記ランプ電圧の傾きと一致し、
　前記第１初期電圧及び前記第２初期電圧間の差であるオフセット電圧は、前記スイッチング周波数が前記第２周波数に設定されているときにおける前記ランプ電圧の１周期分の変化量に対し、１未満の所定係数を乗じた電圧に相当する
ことを特徴とする請求項１に記載のスイッチング電源装置。
　前記所定係数は、前記第１周波数及び前記第２周波数間の比に応じて定まる
ことを特徴とする請求項２に記載のスイッチング電源装置。
　前記ランプ電圧生成部は、
　前記ランプ電圧が加わるランプノードと、
　ランプ用電流を生成する電流源と、
　前記スイッチング周波数による各周期において前記ランプ用電流を受けて前記ランプ用電流による電荷を蓄積するランプ用コンデンサと、
　前記ランプ用コンデンサと前記ランプノードとの間に挿入されたオフセット用抵抗と、
　前記オフセット用抵抗に並列接続された短絡用スイッチと、を備え、
　前記ランプ用コンデンサの両端間電圧は、前記スイッチング周波数による各周期の開始タイミングにおいて、及び、前記遷移区間の開始タイミングにおいて、前記第１初期電圧とされ、
　前記短絡用スイッチは前記遷移区間においてのみオフとされ、前記短絡用スイッチがオフとされることで前記オフセット用抵抗に前記オフセット電圧が発生する
ことを特徴とする請求項２又は３に記載のスイッチング電源装置。
　前記ランプ用電流は前記スイッチング周波数に比例し、
　前記遷移区間における前記ランプ用電流の値は、前記スイッチング周波数が前記第２周波数に設定されているときの前記ランプ用電流の値と一致する
ことを特徴とする請求項４に記載のスイッチング電源装置。
　前記主制御回路は、互いに同期する前記第１周波数の第１クロック信号及び前記第２周波数の第２クロック信号を生成するクロック信号生成部を更に有し、前記第１クロック信号、前記第２クロック信号に同期して前記出力段回路をスイッチング動作させることで、前記スイッチング周波数を、夫々、前記第１周波数、前記第２周波数とし、前記遷移区間の長さを前記第１クロック信号の周期の整数倍に設定する
ことを特徴とする請求項１～５の何れかに記載のスイッチング電源装置。
　前記主制御回路は、前記スイッチング周波数を前記第２周波数から前記第１周波数に切り替える際、前記第２周波数の逆数よりも短い第２遷移区間を設定して、前記第２遷移区間を経てから前記スイッチング周波数を前記第１周波数に切り替え、
　前記第２遷移区間において、前記制御部により前記出力トランジスタをターンオンさせるとともに前記ランプ電圧生成部により前記第１初期電圧を起点に前記ランプ電圧を前記所定方向へ変化開始させ、その後、前記第２遷移区間の終了と同時に前記ランプ電圧を前記第１初期電圧に戻して前記第２周波数によるスイッチング動作を開始する
ことを特徴とする請求項１～６の何れかに記載のスイッチング電源装置。
　前記スイッチング周波数が前記第２周波数から前記第１周波数に切り替えられる際、前記第２遷移区間にて前記コイルに流れるコイル電流が増加し、その増加後の前記コイル電流を起点に前記第２周波数によるスイッチング動作が開始される
ことを特徴とする請求項７に記載のスイッチング電源装置。
　前記主制御回路は、前記入力電圧及び前記出力電圧間の比に基づいて前記スイッチング周波数を設定する
ことを特徴とする請求項１～８の何れかに記載のスイッチング電源装置。
　前記主制御回路は、前記第１周波数によるスイッチング動作を行っているときにおいて、前記入力電圧に対する前記出力電圧の比が所定の第１閾値よりも低い状態から高い状態に遷移したとき、前記スイッチング周波数を前記第１周波数から前記第２周波数に切り替え、その後、前記入力電圧に対する前記出力電圧の比が所定の第２閾値よりも高い状態から低い状態に遷移したとき、前記スイッチング周波数を前記第２周波数から前記第１周波数に切り替え、
　前記第２閾値は前記第１閾値よりも低い
ことを特徴とする請求項９に記載のスイッチング電源装置。
　前記第１周波数は前記第２周波数の整数倍である
ことを特徴とする請求項１～１０の何れかに記載のスイッチング電源装置。
　前記第１周波数は前記第２周波数の４倍であり、
　前記遷移区間の長さは前記第１周波数の逆数の３倍である
ことを特徴とする請求項１～６の何れかに記載のスイッチング電源装置。
　前記第１周波数は前記第２周波数の４倍であり、
　前記遷移区間の長さは前記第１周波数の逆数の３倍であって、且つ、前記第２遷移区間の長さは前記第１周波数の逆数と一致する
ことを特徴とする請求項７又は８に記載のスイッチング電源装置。
　前記整流用素子は同期整流トランジスタであって、
　前記出力段回路のスイッチング動作において、前記出力トランジスタ及び前記同期整流トランジスタは、交互に、オン、オフされる
ことを特徴とする請求項１～１３の何れかに記載のスイッチング電源装置。