WO2021124765A1 - 電位測定装置 - Google Patents

電位測定装置 Download PDF

Info

Publication number
WO2021124765A1
WO2021124765A1 PCT/JP2020/042792 JP2020042792W WO2021124765A1 WO 2021124765 A1 WO2021124765 A1 WO 2021124765A1 JP 2020042792 W JP2020042792 W JP 2020042792W WO 2021124765 A1 WO2021124765 A1 WO 2021124765A1
Authority
WO
WIPO (PCT)
Prior art keywords
chip
potential
measuring device
sensor chip
potential measuring
Prior art date
Application number
PCT/JP2020/042792
Other languages
English (en)
French (fr)
Inventor
勝巳 本田
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Publication of WO2021124765A1 publication Critical patent/WO2021124765A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
    • C12M—APPARATUS FOR ENZYMOLOGY OR MICROBIOLOGY; APPARATUS FOR CULTURING MICROORGANISMS FOR PRODUCING BIOMASS, FOR GROWING CELLS OR FOR OBTAINING FERMENTATION OR METABOLIC PRODUCTS, i.e. BIOREACTORS OR FERMENTERS
    • C12M1/00—Apparatus for enzymology or microbiology
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/28—Electrolytic cell components
    • G01N27/30—Electrodes, e.g. test electrodes; Half-cells
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/416—Systems

Definitions

  • This technology relates to a potential measuring device.
  • a potential measuring device in which minute readout electrodes are arranged in an array and the potential generated by a chemical change of the solution on the readout electrode is electrochemically measured.
  • a living cell is filled with a culture solution on the readout electrode.
  • a potential measuring device has been proposed for measuring the action potential generated by a living cell (see, for example, Patent Document 1).
  • CMOS Complementary Metal Oxide Semiconductor
  • this technique was made in view of such a situation, and its main purpose is to provide a potential measuring device capable of suppressing a temperature rise of cells and / or a culture solution.
  • the present inventors have succeeded in suppressing the temperature rise of cells and / or the culture medium, and have completed the present technology.
  • the first surface there are at least a first surface and a second surface facing each other, and a plurality of electrodes for detecting the action potential of the cell are arranged in a two-dimensional array on the first surface.
  • the potential sensor chip on which the electrode region is formed and A circuit chip having a signal processing circuit that performs signal processing using the signal output by the potential sensor chip is provided.
  • a potential measuring device in which the potential sensor chip and the circuit chip are connected.
  • the potential measuring device on the first side surface according to the present technology may further include a heat radiating member arranged on the circuit chip, and the heat radiating member may contain a metal material.
  • connection portion may be a bump
  • the bump may contain at least one selected from the group consisting of copper, aluminum and gold, and the bump may contain at least one selected from the group.
  • the bump may include a high thermal resistance member.
  • the circuit chip may be a logic chip.
  • a potential sensor chip having at least a first surface and a second surface facing each other, and an electrode region is formed on the first surface in which a plurality of electrodes for detecting action potentials of cells are arranged in a two-dimensional array.
  • a circuit chip having a signal processing circuit that performs signal processing using the signal output by the potential sensor chip is provided. Through the connection portion formed on the region of the second surface of the potential sensor chip, Provided is a potential measuring device in which the potential sensor chip and the circuit chip are connected.
  • the potential measuring device on the second side surface Through the connection portion formed on the region of the second surface of the potential sensor chip facing the region of the first surface other than the electrode region formed on the first surface of the potential sensor chip. hand, The potential sensor chip and the circuit chip may be connected.
  • the potential measuring device on the second side surface according to the present technology may further include a heat radiating member arranged on the circuit chip, and the heat radiating member may contain a metal material.
  • connection portion may be a bump
  • the bump may contain at least one selected from the group consisting of copper, aluminum and gold, and the bump may contain at least one selected from the group.
  • the bump may include a high thermal resistance member.
  • the circuit chip may be a logic chip.
  • the temperature rise of cells and / or culture medium can be suppressed.
  • the effects described here are not necessarily limited, and may be any of the effects described in the present disclosure.
  • microelectrodes reading electrodes
  • electrochemically measures the potential of the solution on the electrodes There is a device that arranges microelectrodes (reading electrodes) in an array and electrochemically measures the potential of the solution on the electrodes.
  • the microelectrodes are filled with a culture solution and living cells are placed on them to generate living cells.
  • devices that measure action potentials There are devices that measure action potentials.
  • CMOS integrated circuit technology There are roughly two types of devices that use CMOS integrated circuit technology. One is to dynamically reconnect the wiring of each read electrode and connect it to an amplifier independent of the electrode to measure the potential, and the other is to measure the potential. Some have one amplifier for each.
  • the first technology has the advantage of increasing the size of the amplifier to reduce noise, but the number of amplifiers is limited and the number of simultaneous measurement points is also limited, whereas the second technology is It has been pointed out that by operating individual amplifiers at the same time, the number of simultaneous measurement points increases, but each amplifier is small and the noise is large.
  • the potential difference between the "reference electrode” placed in the solution far from the potential generation point and the “reading electrode” near the cell potential generation point is multiplied by a differential amplifier and output.
  • a differential amplifier There is a device to do. Since the circuit noise after the differential amplifier is suppressed to the reciprocal of the amplification gain of the amplifier, it is possible to reduce the noise of the device.
  • the cells that acquire action potentials have a small cell size such as nerve cells, and the cell size is small.
  • the number of required electrodes increases and high-speed operation is required, and the amount of heat generated by the chip (for example, the logic chip responsible for signal processing) increases accordingly. It may increase and the temperature of the cells (including the culture solution) existing on the electrodes may rise due to the heat generated by the chip, which may exceed the active temperature of the cells.
  • circuit chips particularly logic (LOGIC) chips that generate a large amount of heat, are laminated separately from the chips (potential sensor chips) on which electrodes are arranged (CoW (Chip on Wafer)).
  • the heat generated by the logic (LOGIC) chip is transferred to the electrodes via the high thermal resistance region that constitutes the connection part (for example, the bump (BUMP) connection part).
  • the chip (potential sensor chip) in which the is arranged, the heat is less likely to be transferred to the electrode region composed of a plurality of electrodes, and the temperature rise in the electrode region is suppressed, resulting in a cell temperature rise. It can be suppressed.
  • FIG. 9 is a diagram showing a configuration example of the potential measuring device 200e according to the present technology.
  • the L region shown in FIG. 9 is an region in which the logic chip is configured.
  • the potential measuring device 200e shown in FIG. 9 has a cell array unit (pixel unit) 210e, a vertical scanning circuit 220e, a horizontal transfer scanning circuit 230e, a timing control circuit 240e, and an ADC group 250e as a pixel signal reading unit.
  • pixel unit cell array unit
  • the potential measuring device 200e includes a DAC including a DAC (digital-to-analog conversion device) 261e, a bias circuit, an amplifier circuit (S / A) 270e, and a signal processing circuit 280e.
  • DAC digital-to-analog conversion device
  • the cell array section 210e, the vertical scanning circuit 220e, the horizontal transfer scanning circuit 230e, the ADC group 250e, the DAC and the bias circuit, and the amplifier circuit (S / A) 270e are composed of analog circuits.
  • the timing control circuit 240e and the signal processing circuit 280 are composed of digital circuits.
  • a region or the like in which a differential amplifier circuit having an amplifier transistor for output is formed is provided.
  • the timing control circuit 240e generates an internal clock as a control circuit for sequentially reading the signals of the cell array section (pixel section) 210e.
  • the vertical scanning circuit 220e controls the row address and row scanning of the cell array unit (pixel unit) 210.
  • the horizontal transfer scanning circuit 230e controls the column address and column scanning of the cell array unit (pixel unit) 210e.
  • the ADC group 250e is composed of a plurality of A / D conversion circuits, and each A / D conversion circuit includes a reference voltage Vslop, which is a ramp waveform (RAMP) in which the reference voltage generated by the DAC261e is changed stepwise. It has a comparator (comparator) 251e that compares each line with an analog signal (potential VSL) obtained from a pixel via a vertical signal line. Further, each A / D conversion circuit has a counter 252e for counting the comparison time and a latch 253e for holding the count result.
  • Vslop is a ramp waveform (RAMP) in which the reference voltage generated by the DAC261e is changed stepwise.
  • RAMP ramp waveform
  • It has a comparator (comparator) 251e that compares each line with an analog signal (potential VSL) obtained from a pixel via a vertical signal line.
  • each A / D conversion circuit has a counter 252e for counting the comparison time and a latch 25
  • the ADC group 250e has an n-bit digital signal conversion function and is arranged for each vertical signal line (row line) to form a row-parallel ADC block.
  • the output of each latch 253e is connected, for example, to a horizontal transfer line LTRF having a width of 2 n bits. Then, 2n amplifier circuits 270e and signal processing circuits 280e corresponding to the horizontal transfer line LTRF are arranged.
  • the potential measuring device of the first embodiment (Example 1 of the potential measuring device) according to the present technology has at least a first surface and a second surface facing each other, and detects the activity potential of a cell on the first surface. It includes a potential sensor chip in which an electrode region in which a plurality of electrodes are arranged in a two-dimensional array is formed, and a circuit chip having a signal processing circuit that performs signal processing using the signal output by the potential sensor chip. , A potential measuring device in which the potential sensor chip and the circuit chip are connected via a connecting portion formed on a region of the first surface other than the electrode region formed on the first surface of the potential sensor chip. Is.
  • the connection portion is not particularly limited, and examples thereof include bumps.
  • the circuit chip is not particularly limited, and examples of the signal processing circuit include a logic chip that includes a logic circuit and generates a large amount of heat.
  • the number of circuit chips is not particularly limited for one potential sensor chip, but for example, the first embodiment according to the present technology.
  • the potential measuring device of the first embodiment is composed of a one-chip potential sensor chip and a two-chip circuit chip.
  • the potential measuring device of the first embodiment (example 1 of the potential measuring device) according to the present technology will be described with reference to FIGS. 1 and 2.
  • FIG. 1 is a cross-sectional view showing a configuration example of the potential measuring device of the first embodiment according to the present technology, and more specifically, is a cross-sectional view of the potential measuring device 1 (1-1).
  • the potential measuring device 1-1 shown in FIG. 1 has two logic chips (circuit chips) 3-having a potential sensor chip 2 and a signal processing circuit that performs signal processing using the signal output by the potential sensor chip 2. 1 and 3-2 are provided.
  • the potential sensor chip 2 has a structure in which a wiring layer and a semiconductor substrate are laminated, and has a first surface 2M-1 of the wiring layer of the potential sensor chip 2 and a second surface of the semiconductor substrate of the potential sensor chip 2. They face each other with 2M-2.
  • the logic chip 3-1 has a structure in which a wiring layer and a semiconductor substrate are laminated, and the first surface 3-1M-1 of the wiring layer of the logic chip 3-1 and the semiconductor substrate of the logic chip 3-1 are provided. Is opposed to the second surface 3-1M-2 of the two.
  • the logic chip 3-2 has a structure in which a wiring layer and a semiconductor substrate are laminated, and the first surface 3-2M-1 of the wiring layer of the logic chip 3-2 and the semiconductor substrate of the logic chip 3-2. Is opposed to the second surface 3-2M-2 of the two.
  • the potential measuring device 1-1 on the region 41 (upper side in FIG. 1) other than the electrode region 40 formed on the first surface 2M-1 of the potential sensor chip 2, and the first surface 3 of the logic chip 3-1. -1 With the potential sensor chip 2 and the logic (circuit chip) 3-1 via the bumps (connections) 6-1-1 and 6-1-2 formed on the M-1 (lower side of FIG. 1). Are electrically connected. Further, on the region 42 (upper side in FIG.
  • the potential sensor chip 2 and the logic (circuit chip) 3-2 are electrically connected via bumps (connection portions) 6-2-1 and 6-2-2 formed on the lower side of 1). There is.
  • the heat from the logic chip 3-1 is transferred to the cell 5-1 on the electrode 4-1 by the route indicated by the arrow A1-1 and the arrow A1-2.
  • the heat from the logic chip 3-1 forms bumps (connection portions) 6-1-1 and 6-1-2, and the connection area between the potential sensor chip and the logic chip is small. Since it passes through 1, the temperature rise of the cells 5-1 on the electrode 4-1 and the culture medium (not shown) can be suppressed.
  • the heat from the logic chip 3-2 is transferred to the cell 5-2 on the electrode 4-2 by the route indicated by the arrow A1-4 and the arrow A1-3.
  • the heat from the logic chip 3-2 is formed in bumps (connection portions) 6-2-1 and 6-2-2, and the connection area between the potential sensor chip and the logic chip is small in the high thermal resistance region P1-. Since it passes through 2, the temperature rise of the cells 5-2 and the culture medium (not shown) on the electrode 4-2 can be suppressed.
  • the region 2-1 of the potential sensor chip 2 in FIG. 1 is a region where the temperature rise is desired to be suppressed, and the region 2-1 in the plan view substantially coincides with the region in the plan view of the electrode region 40.
  • the connection between the potential sensor chip 2 and the logic chip 3-1 or the logic chip 3-2 is shown in FIG. 1 as bumps 6-1-1 and 6-1-2 or bumps 6-2-1 and 6-2.
  • -2 is used, it is not limited to bumps as long as it has the effect of suppressing the temperature rise of cells on the electrode due to heat transfer from the logic chip.
  • the potential sensor chip 2 and the logic chip 3-1 or the logic chip 3-2 may be connected as long as possible so that the effect of suppressing the temperature rise can be obtained.
  • the material constituting the bumps 6-1-1 and 6-1-2 and the bumps 6-2-1 and 6-2-2 for example, at least one selected from the group consisting of copper, aluminum and gold is used. May be done.
  • FIG. 2 is an upward perspective view showing a configuration example of the potential measuring device of the first embodiment according to the present technology, and more specifically, is an upward perspective view of the potential measuring device 1 (1-2).
  • the potential measuring device 1-2 has two logic chips (circuit chips) having a potential sensor chip 2 and a signal processing circuit that performs signal processing using the signal output by the potential sensor chip 2. ) 3-1 and 3-2 are provided.
  • the two logic chips (circuit chips) 3-1 and 3-2 have the potential sensor chip 2 so that the electrode region 40 formed in the central region on the potential sensor chip 2 (upper side in FIG. 2) opens. Electrically connected to the left side region (left side in FIG. 2) and right side region (right side in FIG. 2) of the upper part (upper side in FIG. 2) via a bump (connection portion) (not shown in FIG. 2). It is configured by being laminated.
  • the potential measuring device of the second embodiment (Example 2 of the potential measuring device) according to the present technology has at least a first surface and a second surface facing each other, and detects the activity potential of the cell on the first surface.
  • a potential sensor chip in which an electrode region in which a plurality of electrodes are arranged in a two-dimensional array is formed, a circuit chip having a signal processing circuit that performs signal processing using the signal output by the potential sensor chip, and a circuit chip.
  • the potential sensor chip is provided with a heat radiating member arranged above, and the potential sensor chip is provided via a connection portion formed on a region of the first surface other than the electrode region formed on the first surface of the potential sensor chip.
  • connection portion is not particularly limited, and examples thereof include bumps.
  • the circuit chip is not particularly limited, and examples of the signal processing circuit include a logic chip that includes a logic circuit and generates a large amount of heat.
  • the number of circuit chips is not particularly limited for one potential sensor chip, but for example, the first aspect according to the present technology.
  • the potential measuring device of the second embodiment is composed of a one-chip potential sensor chip and a two-chip circuit chip.
  • the potential measuring device of the second embodiment (example 2 of the potential measuring device) according to the present technology will be described with reference to FIGS. 3 and 4.
  • FIG. 3 is a cross-sectional view showing a configuration example of the potential measuring device of the second embodiment according to the present technology, and more specifically, is a cross-sectional view of the potential measuring device 1003 (1003-1).
  • the potential measuring device 1003-1 shown in FIG. 3 has two logic chips (circuit chips) 3-having a potential sensor chip 2 and a signal processing circuit that performs signal processing using the signal output by the potential sensor chip 2. It includes 1 and 3-2 and two heat radiating members 7-1 and 7-2.
  • the potential sensor chip 2 has a structure in which a wiring layer and a semiconductor substrate are laminated, and has a first surface 2M-1 of the wiring layer of the potential sensor chip 2 and a second surface of the semiconductor substrate of the potential sensor chip 2. They face each other with 2M-2.
  • the logic chip 3-1 has a structure in which a wiring layer and a semiconductor substrate are laminated, and the first surface 3-1M-1 of the wiring layer of the logic chip 3-1 and the semiconductor substrate of the logic chip 3-1 are provided. Is opposed to the second surface 3-1M-2 of the two.
  • the logic chip 3-2 has a structure in which a wiring layer and a semiconductor substrate are laminated, and the first surface 3-2M-1 of the wiring layer of the logic chip 3-2 and the semiconductor substrate of the logic chip 3-2.
  • the heat radiating member 7-1 is laminated on the second surface 3-1M-2 of the logic chip 3-1 (upper side in FIG. 3).
  • the heat radiating member 7-2 is laminated on the second surface 3-2M-2 (upper side in FIG. 3) of the logic chip 3-2.
  • the potential measuring device 1003-1 on the region 41 (upper side in FIG. 3) other than the electrode region 40 formed on the first surface 2M-1 of the potential sensor chip 2, and the first surface 3 of the logic chip 3-1. -1 With the potential sensor chip 2 and the logic (circuit chip) 3-1 via the bumps (connections) 6-1-1 and 6-1-2 formed on the top of M-1 (lower side of FIG. 3). Are electrically connected. Further, on the region 42 (upper side in FIG.
  • the potential sensor chip 2 and the logic (circuit chip) 3-2 are electrically connected via bumps (connection portions) 6-2-1 and 6-2-2 formed on the lower side of 1). There is.
  • the heat radiating member 7-1 is laminated on the second surface 3-1M-2 (upper side in FIG. 3) of the logic chip 3-1. It is laminated on the second surface 3-2M-2 of the logic chip 3-2 (upper side in FIG. 3).
  • the heat from the logic chip 3-1 is transferred to the cell 5-1 on the electrode 4-1 by the route indicated by the arrow A3-1 and the arrow A3-2.
  • the heat from the logic chip 3-1 forms bumps (connection portions) 6-1-1 and 6-1-2, and the connection area between the potential sensor chip and the logic chip is small. Since it passes through 1, the temperature rise of the cells 5-1 on the electrode 4-1 and the culture medium (not shown) can be suppressed.
  • the heat from the logic chip 3-1 passes through the heat radiating member 7-1 laminated on the second surface 3-1M-2 (upper side in FIG. 3) of the logic chip 3-1 and has an electric potential. It can be emitted in the direction opposite to the side where the sensor chip 2 is arranged (that is, outside the potential measuring device 1003-1). Therefore, it is possible to further suppress the temperature rise of the cells 5-1 on the electrode 4-1 and the culture medium (not shown).
  • the heat from the logic chip 3-2 is transferred to the cell 5-2 on the electrode 4-2 by the route indicated by the arrow A3-4 and the arrow A3-3.
  • the heat from the logic chip 3-2 has bumps (connections) 6-2-1 and 6-2-2 formed, and the high thermal resistance region P3- where the connection area between the potential sensor chip and the logic chip is small. Since it passes through 2, the temperature rise of the cells 5-2 and the culture medium (not shown) on the electrode 4-2 can be suppressed.
  • the heat from the logic chip 3-2 passes through the heat radiating member 7-2 laminated on the second surface 3-2M-2 (upper side in FIG. 3) of the logic chip 3-2, and has an electric potential. It can be emitted in the direction opposite to the side where the sensor chip 2 is arranged (that is, outside the potential measuring device 1003-1). Therefore, it is possible to further suppress the temperature rise of the cells 5-2 and the culture medium (not shown) on the electrode 4-2.
  • the region 2-1 of the potential sensor chip 2 in FIG. 3 is a region where the temperature rise is desired to be suppressed, and the region 2-1 in the plan view substantially coincides with the region in the plan view of the electrode region 40.
  • the connection between the potential sensor chip 2 and the logic chip 3-1 or the logic chip 3-2 is shown in FIG. 3 as bumps 6-1-1 and 6-1-2 or bumps 6-2-1 and 6-2.
  • -2 is used, it is not limited to bumps as long as it has the effect of suppressing the temperature rise of cells on the electrode due to heat transfer from the logic chip.
  • the potential sensor chip 2 and the logic chip 3-1 or the logic chip 3-2 may be connected as long as possible so that the effect of suppressing the temperature rise can be obtained.
  • the material constituting the bumps 6-1-1 and 6-1-2 and the bumps 6-2-1 and 6-2-2 for example, at least one selected from the group consisting of copper, aluminum and gold is used. May be done.
  • the heat radiating members 7-1 and 7-2 are not particularly limited as long as they have heat radiating properties, but may include, for example, a metal material.
  • FIG. 4 is an upward perspective view showing a configuration example of the potential measuring device of the second embodiment according to the present technology, and more specifically, is an upward perspective view of the potential measuring device 1003 (1003-2).
  • the potential measuring device 1003-2 has two logic chips (circuit chips) having a potential sensor chip 2 and a signal processing circuit that performs signal processing using the signal output by the potential sensor chip 2. ) 3-1 and 3-2 and heat radiating members 7-1 and 7-2 are provided.
  • the two logic chips (circuit chips) 3-1 and 3-2 are placed on the potential sensor chip 2 so that the electrode region 40 formed in the central region on the potential sensor chip 2 (upper side in FIG. 4) opens. (Upper side in FIG. 4) is electrically connected to the left side region (left side in FIG. 4) and the right side region (right side in FIG. 4) via a bump (connection portion) (not shown in FIG. 4). It is composed of laminated layers.
  • the heat radiating member 7-1 is laminated on the left side region of the upper surface (upper side in FIG. 4) of the logic chip (circuit chip) 3-1 and the heat radiating member 7-1 is a logic chip (circuit chip).
  • ) 3-2 is laminated on the right side region of the upper surface (upper side in FIG. 4).
  • the laminated form of the heat radiating member 7-1 and the logic chip 3-1 and the laminated form of the heat radiating member 7-2 and the logic chip 3-2 are based on the logic chips (circuit chips) 3-1 and 3-2. There is no particular limitation as long as the generated heat can be released to the outside via the heat radiating members 7-1 and 7.2.
  • the heat radiating member 7-1 and the logic chip 3-1 are the left side surface of the heat radiating member 7-1 and the left side surface of the logic chip 3-1 and the right side surface of the heat radiating member 7-1 and the logic chip 3-1.
  • the right side surface may be stacked flush with each other, and the heat radiating member 7-2 and the logic chip 3-2 are formed on the left side surface of the heat radiating member 7-2, the left side surface of the logic chip 3-2, and the heat radiating member 7-.
  • the right side surface of 2 and the right side surface of the logic chip 3-2 may be stacked flush with each other.
  • the contents of the description of the potential measuring device of the second embodiment (Example 2 of the potential measuring device) according to the present technology are the same as those of the first embodiment according to the present technology described above, unless there is a technical contradiction. It can be applied to the potential measuring device and the potential measuring device of the third to fourth embodiments according to the present technology described later.
  • the potential measuring device of the third embodiment (Example 3 of the potential measuring device) according to the present technology has at least a first surface and a second surface facing each other, and detects the activity potential of the cell on the first surface. It includes a potential sensor chip in which an electrode region in which a plurality of electrodes are arranged in a two-dimensional array is formed, and a circuit chip having a signal processing circuit that performs signal processing using the signal output by the potential sensor chip. , A potential measuring device in which a potential sensor chip and a circuit chip are connected via a connecting portion formed on a region of a second surface of the potential sensor chip.
  • the connection portion is not particularly limited, and examples thereof include bumps.
  • the circuit chip is not particularly limited, and examples of the signal processing circuit include a logic chip that includes a logic circuit and generates a large amount of heat.
  • the number of circuit chips is not particularly limited for one potential sensor chip, but for example, the first aspect according to the present technology.
  • the potential measuring device of the third embodiment is composed of a one-chip potential sensor chip and a two-chip circuit chip.
  • the potential measuring device of the third embodiment (example 3 of the potential measuring device) according to the present technology will be described with reference to FIGS. 5 and 6.
  • FIG. 5 is a cross-sectional view showing a configuration example of the potential measuring device of the third embodiment according to the present technology, and more specifically, is a cross-sectional view of the potential measuring device 1005 (1005-1).
  • the potential measuring device 1005-1 shown in FIG. 5 has two logic chips (circuit chips) 3-having a potential sensor chip 2 and a signal processing circuit that performs signal processing using the signal output by the potential sensor chip 2. 1 and 3-2 are provided.
  • the potential sensor chip 2 has a structure in which a wiring layer and a semiconductor substrate are laminated, and has a first surface 2M-1 of the wiring layer of the potential sensor chip 2 and a second surface of the semiconductor substrate of the potential sensor chip 2. They face each other with 2M-2.
  • the logic chip 3-1 has a structure in which a wiring layer and a semiconductor substrate are laminated, and the first surface 3-1M-1 of the wiring layer of the logic chip 3-1 and the semiconductor substrate of the logic chip 3-1 are provided.
  • the logic chip 3-2 has a structure in which a wiring layer and a semiconductor substrate are laminated, and the first surface 3-2M-1 of the wiring layer of the logic chip 3-2 and the semiconductor substrate of the logic chip 3-2. Is opposed to the second surface 3-2M-2 of the two.
  • a plurality of electrodes 4 electrodes 4-1 and electrodes 4-2 for detecting action potentials of cells 5 (cells 5-1 and cells 5-2) are arranged on the first surface 2M-1. Is formed.
  • the potential measuring device 1005-1 on the region 43 of the second surface 2M-2 facing the region 41 other than the electrode region 40 formed on the first surface 2M-1 of the potential sensor chip 2 (lower of FIG. 5).
  • Potential sensor via bumps (connections) 6-1-1 and 6-1-2 formed on the first surface 3-1M-1 (upper side of FIG. 5) of the logic chip 3-1 and the side).
  • the chip 2 and the logic (circuit chip) 3-1 are electrically connected. Further, on the region 44 (lower side of FIG.
  • the heat from the logic chip 3-1 is transferred to the cell 5-1 on the electrode 4-1 by the route indicated by the arrow A5-1 and the arrow A5-2.
  • the heat from the logic chip 3-1 is formed in bumps (connection portions) 6-1-1 and 6-1-2, and the connection area between the potential sensor chip and the logic chip is small in the high thermal resistance region P5-. Since it passes through 1, the temperature rise of the cells 5-1 on the electrode 4-1 and the culture medium (not shown) can be suppressed.
  • the logic chip 3-1 is on the second surface 2M-2 side (opposite side) of the first surface 2M-1 of the potential sensor chip 2 in which the electrode region 40 is formed. Since it is formed, the distance from the logic chip 3-1 to the cell 5-1 and the culture medium (not shown) becomes longer as compared with the potential measuring device 1 of the first embodiment according to the present technology. Heat transfer is more impeded.
  • the heat from the logic chip 3-2 is transferred to the cell 5-2 on the electrode 4-2 by the route indicated by the arrow A5-4 and the arrow A5-3.
  • the heat from the logic chip 3-2 is formed in bumps (connection portions) 6-2-1 and 6-2-2, and the connection area between the potential sensor chip and the logic chip is small in the high thermal resistance region P5-. Since it passes through 2, the temperature rise of the cells 5-2 and the culture medium (not shown) on the electrode 4-2 can be suppressed.
  • the logic chip 3-2 is on the second surface 2M-2 side (opposite side) of the first surface 2M-1 of the potential sensor chip 2 in which the electrode region 40 is formed. Since it is formed, the distance from the logic chip 3-2 to the cell 5-1 and the culture medium (not shown) becomes longer than that of the potential measuring device 1 of the first embodiment according to the present technology. Heat transfer is more impeded.
  • the region 2-1 of the potential sensor chip 2 in FIG. 5 is a region where the temperature rise is desired to be suppressed, and the region 2-1 in the plan view substantially coincides with the region in the plan view of the electrode region 40.
  • the connection between the potential sensor chip 2 and the logic chip 3-1 or the logic chip 3-2 is shown in FIG. 5 as bumps 6-1-1 and 6-1-2 or bumps 6-2-1 and 6-2.
  • -2 is used, it is not limited to bumps as long as it has the effect of suppressing the temperature rise of cells on the electrode due to heat transfer from the logic chip.
  • the potential sensor chip 2 and the logic chip 3-1 or the logic chip 3-2 may be connected as long as possible so that the effect of suppressing the temperature rise can be obtained.
  • the material constituting the bumps 6-1-1 and 6-1-2 and the bumps 6-2-1 and 6-2-2 for example, at least one selected from the group consisting of copper, aluminum and gold is used. You may.
  • FIG. 6 is an upward perspective view showing a configuration example of the potential measuring device of the third embodiment according to the present technology, and more specifically, is an upward perspective view of the potential measuring device 1005 (1005-2).
  • the potential measuring device 1005-2 has two logic chips (circuit chips) having a potential sensor chip 2 and a signal processing circuit that performs signal processing using the signal output by the potential sensor chip 2. ) 3-1 and 3-2 are provided.
  • the logic chip (circuit chip) 3-1 is a region not facing the electrode region 40 formed in the central region on the potential sensor chip 2 (upper side in FIG. 6), and is below the potential sensor chip 2 (FIG. 6).
  • a logic chip (not shown in FIG. 6) is electrically connected to the left side region (lower side in FIG. 6) (left side in FIG. 6) via a bump (connection portion) (not shown in FIG. 6) and laminated.
  • the circuit chip) 3-2 is a region not facing the electrode region 40 formed in the central region on the potential sensor chip 2 (upper side in FIG. 6), and is below the potential sensor chip 2 (in FIG. 6). It is electrically connected to the right side region (right side in FIG. 6) of the lower side) via a bump (connection portion) (not shown in FIG. 6), and is laminated.
  • the contents of the description of the potential measuring device of the third embodiment (Example 3 of the potential measuring device) according to the present technology are the first and second first to the second related to the present technology described above, unless there is a particular technical contradiction. It can be applied to the potential measuring device of the embodiment and the potential measuring device of the fourth embodiment according to the present technology described later.
  • the potential measuring device of the fourth embodiment (Example 4 of the potential measuring device) according to the present technology has at least a first surface and a second surface facing each other, and detects the activity potential of the cell on the first surface.
  • a potential sensor chip in which an electrode region in which a plurality of electrodes are arranged in a two-dimensional array is formed, a circuit chip having a signal processing circuit that performs signal processing using the signal output by the potential sensor chip, and a circuit chip.
  • a potential measuring device comprising a heat radiating member arranged above and connecting the potential sensor chip and the circuit chip via a connecting portion formed on a region on the second surface of the potential sensor chip. is there.
  • the connection portion is not particularly limited, and examples thereof include bumps.
  • the circuit chip is not particularly limited, and examples of the signal processing circuit include a logic chip that includes a logic circuit and generates a large amount of heat.
  • the number of circuit chips is not particularly limited for one potential sensor chip, but for example, the first aspect according to the present technology.
  • the potential measuring device of the fourth embodiment is composed of a one-chip potential sensor chip and a two-chip circuit chip.
  • the potential measuring device of the fourth embodiment (example 4 of the potential measuring device) according to the present technology will be described with reference to FIGS. 7 and 8.
  • FIG. 7 is a cross-sectional view showing a configuration example of the potential measuring device of the fourth embodiment according to the present technology, and more specifically, is a cross-sectional view of the potential measuring device 1007 (1007-1).
  • the potential measuring device 1007-1 shown in FIG. 7 has two logic chips (circuit chips) 3-having a potential sensor chip 2 and a signal processing circuit that performs signal processing using the signal output by the potential sensor chip 2. It includes 1 and 3-2 and two heat radiating members 7-1 and 7-2.
  • the potential sensor chip 2 has a structure in which a wiring layer and a semiconductor substrate are laminated, and has a first surface 2M-1 of the wiring layer of the potential sensor chip 2 and a second surface of the semiconductor substrate of the potential sensor chip 2. They face each other with 2M-2.
  • the logic chip 3-1 has a structure in which a wiring layer and a semiconductor substrate are laminated, and the first surface 3-1M-1 of the wiring layer of the logic chip 3-1 and the semiconductor substrate of the logic chip 3-1 are provided.
  • the logic chip 3-2 has a structure in which a wiring layer and a semiconductor substrate are laminated, and the first surface 3-2M-1 of the wiring layer of the logic chip 3-2 and the semiconductor substrate of the logic chip 3-2. Is opposed to the second surface 3-2M-2 of the two.
  • a plurality of electrodes 4 electrodes 4-1 and electrodes 4-2 for detecting action potentials of cells 5 (cells 5-1 and cells 5-2) are arranged on the first surface 2M-1. Is formed.
  • the potential measuring device 1007-1 on the region 43 of the second surface 2M-2 facing the region 41 other than the electrode region 40 formed on the first surface 2M-1 of the potential sensor chip 2 (lower of FIG. 7).
  • Potential sensor via bumps (connections) 6-1-1 and 6-1-2 formed on the side) and the first surface 3-1M-1 of the logic chip 3-1 (upper side of FIG. 7).
  • the chip 2 and the logic (circuit chip) 3-1 are electrically connected. Further, on the region 44 (lower side of FIG.
  • the heat radiating member 7-1 is laminated on the second surface 3-1M-2 (lower side in FIG. 7) of the logic chip 3-1. , It is laminated on the second surface 3-2M-2 of the logic chip 3-2 (lower side in FIG. 7).
  • the heat from the logic chip 3-1 is transferred to the cell 5-1 on the electrode 4-1 by the route indicated by the arrow A7-1 and the arrow A7-2.
  • the heat from the logic chip 3-1 has bumps (connections) 6-1-1 and 6-1-2 formed, and the connection area between the potential sensor chip and the logic chip is small in the high thermal resistance region P7-. Since it passes through 1, the temperature rise of the cells 5-1 on the electrode 4-1 and the culture medium (not shown) can be suppressed.
  • the logic chip 3-1 is on the second surface 2M-2 side (opposite side) of the first surface 2M-1 of the potential sensor chip 2 in which the electrode region 40 is formed. Since it is formed, the logic chips 3-1 to the cells 5-1 and the culture medium (as compared with the potential measuring device 1 of the first embodiment and the potential measuring device 1003 of the second embodiment according to the present technology). The distance to (not shown) is longer, and heat transfer is more impeded.
  • the heat from the logic chip 3-1 passes through the heat radiating member 7-1 laminated on the second surface 3-1M-2 (lower side in FIG. 7) of the logic chip 3-1. It can be emitted in the direction opposite to the side where the potential sensor chip 2 is arranged (that is, outside the potential measuring device 1007-1). Therefore, it is possible to further suppress the temperature rise of the cells 5-1 on the electrode 4-1 and the culture medium (not shown).
  • the heat from the logic chip 3-2 is transferred to the cell 5-2 on the electrode 4-2 by the route indicated by the arrow A7-4 and the arrow A7-3.
  • the heat from the logic chip 3-2 is formed in bumps (connection portions) 6-2-1 and 6-2-2, and the connection area between the potential sensor chip and the logic chip is small in the high thermal resistance region P7-. Since it passes through 2, the temperature rise of the cells 5-2 and the culture medium (not shown) on the electrode 4-2 can be suppressed.
  • the logic chip 3-2 is on the second surface 2M-2 side (opposite side) of the first surface 2M-1 of the potential sensor chip 2 in which the electrode region 40 is formed. Since it is formed, it is compared with the potential measuring device 1 of the first embodiment and the potential measuring device 1003 of the second embodiment according to the present technology, and the logic chips 3-2 to the cells 5-1 and the culture solution ( The distance to (not shown) is longer, and heat transfer is more impeded.
  • the heat from the logic chip 3-2 passes through the heat radiating member 7-2 laminated on the second surface 3-2M-2 (lower side in FIG. 7) of the logic chip 3-2. It can be emitted in the direction opposite to the side where the potential sensor chip 2 is arranged (that is, outside the potential measuring device 1003-1). Therefore, it is possible to further suppress the temperature rise of the cells 5-2 and the culture medium (not shown) on the electrode 4-2.
  • the region 2-1 of the potential sensor chip 2 in FIG. 7 is a region where the temperature rise is desired to be suppressed, and the region 2-1 in the plan view substantially coincides with the region in the plan view of the electrode region 40.
  • the connection between the potential sensor chip 2 and the logic chip 3-1 or the logic chip 3-2 is shown in FIG. 7 as bumps 6-1-1 and 6-1-2 or bumps 6-2-1 and 6-2.
  • -2 is used, it is not limited to bumps as long as it has the effect of suppressing the temperature rise of cells on the electrode due to heat transfer from the logic chip.
  • the potential sensor chip 2 and the logic chip 3-1 or the logic chip 3-2 may be connected as long as possible so that the effect of suppressing the temperature rise can be obtained.
  • the material constituting the bumps 6-1-1 and 6-1-2 and the bumps 6-2-1 and 6-2-2 for example, at least one selected from the group consisting of copper, aluminum and gold is used. May be done.
  • the heat radiating members 7-1 and 7-2 are not particularly limited as long as they have heat radiating properties, but may include, for example, a metal material.
  • FIG. 8 is an upward perspective view showing a configuration example of the potential measuring device of the fourth embodiment according to the present technology, and more specifically, is an upward perspective view of the potential measuring device 1007 (1007-2).
  • the potential measuring device 1007-2 has two logic chips (circuit chips) having a potential sensor chip 2 and a signal processing circuit that performs signal processing using the signal output by the potential sensor chip 2. ) 3-1 and 3-2 and heat radiating members 7-1 and 7-2 are provided.
  • the logic chip (circuit chip) 3-1 is a region not facing the electrode region 40 formed in the central region on the potential sensor chip 2 (upper side in FIG. 8), and is below the potential sensor chip 2 (FIG. 8).
  • a logic chip (not shown in FIG. 8) is electrically connected to the left side region (left side in FIG. 8) of (lower side in FIG. 6) via a bump (connection portion) (not shown in FIG. 8) and laminated.
  • the circuit chip) 3-2 is a region not facing the electrode region 40 formed in the central region on the potential sensor chip 2 (upper side in FIG. 8), and is below the potential sensor chip 2 (in FIG. 8). It is electrically connected to the right side region (right side in FIG. 8) of the lower side) via a bump (connection portion) (not shown in FIG. 8), and is laminated.
  • the heat radiating member 7-1 is laminated on the left side region of the lower surface (lower side in FIG. 8) of the logic chip (circuit chip) 3-1.
  • Chips) 3-2 are laminated on the right side region of the lower surface (lower side in FIG. 8).
  • the laminated form of the heat radiating member 7-1 and the logic chip 3-1 and the laminated form of the heat radiating member 7-2 and the logic chip 3-2 are based on the logic chips (circuit chips) 3-1 and 3-2. There is no particular limitation as long as the generated heat can be released to the outside via the heat radiating members 7-1 and 7.2.
  • the heat radiating member 7-1 and the logic chip 3-1 are the left side surface of the heat radiating member 7-1 and the left side surface of the logic chip 3-1 and the right side surface of the heat radiating member 7-1 and the logic chip 3-1.
  • the right side surface may be stacked flush with each other, and the heat radiating member 7-2 and the logic chip 3-2 are formed on the left side surface of the heat radiating member 7-2, the left side surface of the logic chip 3-2, and the heat radiating member 7-.
  • the right side surface of 2 and the right side surface of the logic chip 3-2 may be stacked flush with each other.
  • the contents of the description of the potential measuring device of the fourth embodiment (Example 3 of the potential measuring device) according to the present technology are the first to third items related to the above-mentioned present technology unless there is a particular technical contradiction. It can be applied to the potential measuring device of the embodiment.
  • the present technology can also have the following configurations.
  • a potential sensor chip having at least a first surface and a second surface facing each other, and an electrode region is formed on the first surface in which a plurality of electrodes for detecting action potentials of cells are arranged in a two-dimensional array.
  • a circuit chip having a signal processing circuit that performs signal processing using the signal output by the potential sensor chip is provided.
  • a potential measuring device Through the connecting portion formed on the region of the first surface other than the electrode region formed on the first surface of the potential sensor chip, A potential measuring device in which the potential sensor chip and the circuit chip are connected.
  • the potential measuring device according to [1] further comprising a heat radiating member arranged on the circuit chip.
  • a potential sensor chip having at least a first surface and a second surface facing each other, and an electrode region is formed on the first surface in which a plurality of electrodes for detecting action potentials of cells are arranged in a two-dimensional array.
  • a circuit chip having a signal processing circuit that performs signal processing using the signal output by the potential sensor chip is provided.
  • a potential measuring device Through the connection portion formed on the region of the second surface of the potential sensor chip, A potential measuring device in which the potential sensor chip and the circuit chip are connected.
  • the bump comprises at least one selected from the group consisting of copper, aluminum and gold.
  • Heat dissipation member 40 ... Electrode region, A1-1 to A1-4, A3-1 to A3-4, A5-1 to A5-4, A7-1 to A7-4 ... Heat transfer pathways, P1-1 to P1-2, P3-1 to P3-2, P5-1 to P5-2, P7-1 to P7-2 ... High thermal resistance region.

Landscapes

  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • General Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Pathology (AREA)
  • Wood Science & Technology (AREA)
  • Zoology (AREA)
  • Immunology (AREA)
  • General Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Electrochemistry (AREA)
  • Organic Chemistry (AREA)
  • Molecular Biology (AREA)
  • Biotechnology (AREA)
  • Genetics & Genomics (AREA)
  • Microbiology (AREA)
  • Medicinal Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Biomedical Technology (AREA)
  • Sustainable Development (AREA)
  • Apparatus Associated With Microorganisms And Enzymes (AREA)

Abstract

細胞及び／又は培養液の温度上昇を抑制できる電位測定装置を提供すること。　互いに対向する第１面と第２面とを少なくとも有し、該第１面に細胞の活動電位を検出する複数の電極が二次元アレイ状に配置された電極領域が形成されている電位センサチップと、該電位センサチップにより出力された信号を用いて信号処理を行う信号処理回路を有する回路チップと、を備え、該電位センサチップが有する該第１面に形成されている該電極領域以外の該第１面の領域上に形成された接続部を介して、該電位センサチップと該回路チップとが接続されている、電位測定装置を提供する。

Description

電位測定装置
　本技術は、電位測定装置に関する。
　微小な読み出し電極をアレイ状に配置し、当該読み出し電極上の溶液の化学変化によって発生する電位を電気化学的に測定する電位測定装置があり、例えば、読み出し電極上に培養液で満たして生体細胞を乗せ、生体細胞が発生する活動電位を測定する電位測定装置が提案されている（例えば、特許文献１参照）。
　特に、近年、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）集積回路技術を用いて電極、増幅器、Ａ／Ｄ変換器などを一つの半導体基板（チップ）に集積し、多点で同時に電位を測定する電位測定装置が注目されている。
特開２００２－３１６１７号公報
　しかしながら、電極上の細胞及び／又は培養液の設定温度には生体故の制限がある状況下で、特許文献１で提案された技術では、電位測定装置（例えば、ロジックチップ）からの発熱、特には、多電極及び／又は高速動作による発熱を起因とした、細胞及び／又は培養液の温度上昇が抑制されないおそれがある。
　そこで、本技術は、このような状況に鑑みてなされたものであり、細胞及び／又は培養液の温度上昇を抑制できる電位測定装置を提供することを主目的とする。
　本発明者らは、上述の目的を解決するために鋭意研究を行った結果、細胞及び／又は培養液の温度上昇を抑制できることに成功し、本技術を完成するに至った。
　すなわち、本技術では、第１の側面として、互いに対向する第１面と第２面とを少なくとも有し、該第１面に細胞の活動電位を検出する複数の電極が二次元アレイ状に配置された電極領域が形成されている電位センサチップと、
　該電位センサチップにより出力された信号を用いて信号処理を行う信号処理回路を有する回路チップと、を備え、
　該電位センサチップが有する該第１面に形成されている該電極領域以外の該第１面の領域上に形成された接続部を介して、
　該電位センサチップと該回路チップとが接続されている、電位測定装置を提供する。
　本技術に係る第１の側面の電位測定装置において、前記回路チップ上に配されている放熱部材を更に備えていてもよく、前記放熱部材は金属材料を含んでいてもよい。
　本技術に係る第１の側面の電位測定装置において、前記接続部がバンプでもよく、前記バンプは、銅、アルミニウム及び金からなる群から選ばれる少なくとも１種を含んでいてもよく、また、前記バンプは、高熱抵抗部材を含んでいてもよい。
　本技術に係る第１の側面の電位測定装置において、前記回路チップがロジックチップでもよい。
　また、本技術では、第２の側面として、
　互いに対向する第１面と第２面とを少なくとも有し、該第１面に細胞の活動電位を検出する複数の電極が二次元アレイ状に配置された電極領域が形成されている電位センサチップと、
　該電位センサチップにより出力された信号を用いて信号処理を行う信号処理回路を有する回路チップと、を備え、
　該電位センサチップが有する該第２面の領域上に形成された接続部を介して、
　該電位センサチップと該回路チップとが接続されている、電位測定装置を提供する。
　本技術に係る第２の側面の電位測定装置において、
　前記電位センサチップが有する前記第１面に形成されている前記電極領域以外の該第１面の領域に対向する前記電位センサチップが有する前記第２面の領域上に形成された接続部を介して、
　前記電位センサチップと前記回路チップとが接続されていてもよい。
　本技術に係る第２の側面の電位測定装置において、前記回路チップ上に配されている放熱部材を更に備えていてもよく、前記放熱部材は金属材料を含んでいてもよい。
　本技術に係る第２の側面の電位測定装置において、前記接続部がバンプでもよく、前記バンプは、銅、アルミニウム及び金からなる群から選ばれる少なくとも１種を含んでいてもよく、また、前記バンプは、高熱抵抗部材を含んでいてもよい。
　本技術に係る第２の側面の電位測定装置において、前記回路チップがロジックチップでもよい。
　本技術によれば、細胞及び／又は培養液の温度上昇が抑制され得る。なお、ここに記載された効果は、必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術を適用した第１の実施形態の電位測定装置の構成例を示す断面図である。 本技術を適用した第１の実施形態の電位測定装置の構成例を示す上方斜視図である。 本技術を適用した第２の実施形態の電位測定装置の構成例を示す断面図である。 本技術を適用した第２の実施形態の電位測定装置の構成例を示す上方斜視図である。 本技術を適用した第３の実施形態の電位測定装置の構成例を示す断面図である。 本技術を適用した第３の実施形態の電位測定装置の構成例を示す上方斜視図である。 本技術を適用した第４の実施形態の電位測定装置の構成例を示す断面図である。 本技術を適用した第４の実施形態の電位測定装置の構成例を示す上方斜視図である。 本技術に係る電位測定装置の構成例を示す図である。
　以下、本技術を実施するための好適な形態について説明する。以下に説明する実施形態は、本技術の代表的な実施形態の一例を示したものであり、これにより本技術の範囲が狭く解釈されることはない。なお、特に断りがない限り、図面の説明において、「上」とは図中の上方向を意味し、「下」とは、図中の下方向を意味し、「左」とは図中の左方向を意味し、「右」とは図中の右方向を意味する。
　なお、説明は以下の順序で行う。
　１．本技術の概要
　２．第１の実施形態（電位測定装置の例１）
　３．第２の実施形態（電位測定装置の例２）
　４．第３の実施形態（電位測定装置の例３）
　５．第４の実施形態（電位測定装置の例４）
＜１．本技術の概要＞
　まず、本技術の概要について、説明をする。
　微小電極（読み出し電極）をアレイ状に並べて、電極上の溶液の電位を電気化学的に計測するデバイスがあり、その中でも微小電極上を培養液で満たして生体細胞を乗せ、生体細胞が発生する活動電位を測定するデバイスがある。
　特に近年、ＣＭＯＳ集積回路技術を用いて電極と、増幅器・ＡＤ変換器などを一つのチップにまとめて搭載して、多点で同時に電位を測定するデバイスが注目されている。
　ＣＭＯＳ集積回路技術を用いたデバイスには大きく分けて２種類があり、読み出し電極一つ一つの配線を動的につなぎ変えて、電極からは独立した増幅器につないで電位を測定するものと、電極一つに対し一つの増幅器を有するものとがある。
　一つ目の技術は、増幅器のサイズを大きくしてノイズを減らせるのが利点であるが、増幅器の数が限定され、同時測定点数も限定されてしまうのに対して、二つ目の技術は個々の増幅器を同時に動かすことで、同時測定点数は多くなるが増幅器それぞれが小さく、ノイズが大きいといったトレードオフが指摘されている。
　そのため、二つ目の技術において、電位発生点から遠い溶液内に置いた「参照電極」と細胞電位発生点近傍に有る「読み出し電極」との電位差を差動型の増幅器で増倍して出力するデバイスがある。差動増幅器以降の回路ノイズが増幅器の増幅ゲインの逆数に抑えられるため、デバイスの低ノイズ化が可能である。
　上述したような、同時測定点数を増やしつつ、ノイズを抑えることができる、差動増幅器を搭載したデバイスにおいては、例えば、活動電位の取得細胞が神経細胞のように細胞のサイズが小さく、かつ、微小な電位変化を高速で取得する必要があるような場合においては、必要電極数が増加し、かつ、高速動作が要求され、それに伴いチップの発熱量（例えば、信号処理を担うロジックチップ）が増大し、電極上に存在する細胞（培養液も含む）の温度がチップの発熱により温められることで上昇し、細胞の活動可能温度を超えてしまうということがある。
　本技術は上記の事情を鑑みてなされたものである。本技術は、多電極・高速動作時の電位測定装置の発熱による電極（読み出し電極）上の細胞の温度上昇を抑えるためになされるものである。後述する図１に示されるように、回路チップ、特には、発熱量の多いロジック（ＬＯＧＩＣ）チップを電極が配置されたチップ（電位センサチップ）とは別チップ化（ＣｏＷ（Ｃｈｉｐ ｏｎ Ｗａｆｅｒ）積層技術を適用した構造）して電気的に接続することで、ロジック（ＬＯＧＩＣ）チップで発熱した熱が、接続部（例えば、バンプ（ＢＵＭＰ）接続部）を構成する高熱抵抗領域を経由して電極が配置されたチップ（電位センサチップ）に到達することで、その熱が複数の電極から構成される電極領域に伝わりにくくなり、電極領域の温度上昇が抑えられ、結果として、細胞の温度上昇を抑制することができる。
　次に、本技術に係る電位測定装置の全体の構成例を、図９を用いて説明をする。
　図９は、本技術に係る電位測定装置２００ｅの構成例を示す図である。図９に示されるＬ領域は、ロジックチップが構成されている領域である。
　図９に示される電位測定装置２００ｅは、セルアレイ部（画素部）２１０ｅ、垂直走査回路２２０ｅ、水平転送走査回路２３０ｅ、タイミング制御回路２４０ｅ、及び画素信号読み出し部としてのＡＤＣ群２５０ｅを有する。
　また、電位測定装置２００ｅは、ＤＡＣ（デジタル－アナログ変換装置）２６１ｅを含むＤＡＣおよびバイアス回路、アンプ回路（Ｓ／Ａ）２７０ｅ、信号処理回路２８０ｅを有する。これらの構成要素のうち、セルアレイ部２１０ｅ、垂直走査回路２２０ｅ、水平転送走査回路２３０ｅ、ＡＤＣ群２５０ｅ、ＤＡＣおよびバイアス回路、並びにアンプ回路（Ｓ／Ａ）２７０ｅはアナログ回路により構成される。また、タイミング制御回路２４０ｅ、及び信号処理回路２８０はデジタル回路により構成される。
　セルアレイ部（画素部）２１０ｅには、細胞の活動電位を検出する複数の電極（読み出し電極）が二次元アレイ状に配置された電極領域や、読み出し電極と参照電極との電位差を増倍して出力するためのアンプトランジスタを有する差動増幅器回路が形成された領域等が設けられている。
　タイミング制御回路２４０ｅは、セルアレイ部（画素部）２１０ｅの信号を順次読み出すための制御回路として内部クロックを生成する。垂直走査回路２２０ｅはセルアレイ部（画素部）２１０の行アドレスや行走査を制御する。そして水平転送走査回路２３０ｅはセルアレイ部（画素部）２１０ｅの列アドレスや列走査を制御する。
　ＡＤＣ群２５０ｅは、複数のＡ／Ｄ変換回路からなり、各Ａ／Ｄ変換回路は、ＤＡＣ２６１ｅにより生成される参照電圧を階段状に変化させたランプ波形（ＲＡＭＰ）である参照電圧Ｖｓｌｏｐと、行線毎に画素から垂直信号線を経由し得られるアナログ信号（電位ＶＳＬ）とを比較する比較器（コンパレータ）２５１ｅを有する。さらに、各Ａ／Ｄ変換回路は、比較時間をカウントするカウンタ２５２ｅと、カウント結果を保持するラッチ２５３ｅとを有する。
　ＡＤＣ群２５０ｅは、ｎビットデジタル信号変換機能を有し、垂直信号線（列線）毎に配置され、列並列ＡＤＣブロックが構成される。各ラッチ２５３ｅの出力は、たとえば２ｎビット幅の水平転送線ＬＴＲＦに接続されている。そして、水平転送線ＬＴＲＦに対応した２ｎ個のアンプ回路２７０ｅ、及び信号処理回路２８０ｅが配置される。
　以下、本技術を実施するための好適な形態について図面を参照しながら詳細に説明する。以下に説明する実施形態は、本技術の代表的な実施形態の一例を示したものであり、これにより本技術の範囲が狭く解釈されることはない。
＜２．第１の実施形態（電位測定装置の例１）＞
　本技術に係る第１の実施形態（電位測定装置の例１）の電位測定装置は、互いに対向する第１面と第２面とを少なくとも有し、第１面に細胞の活動電位を検出する複数の電極が二次元アレイ状に配置された電極領域が形成されている電位センサチップと、電位センサチップにより出力された信号を用いて信号処理を行う信号処理回路を有する回路チップと、を備え、電位センサチップが有する第１面に形成されている電極領域以外の第１面の領域上に形成された接続部を介して、電位センサチップと回路チップとが接続されている、電位測定装置である。接続部は、特に限定されないが、例えば、バンプが挙げられる。回路チップは、特に限定されないが、例えば、信号処理回路として、ロジック回路を含んだ、発熱量が多いロジックチップが挙げられる。
　本技術に係る第１の実施形態（電位測定装置の例１）の電位測定装置においては、１つの電位センサチップに対して、回路チップの数は特に限定されないが、例えば、本技術に係る第１の実施形態（電位測定装置の例１）の電位測定装置は、１チップの電位センサチップと、２チップの回路チップとから構成される。
　本技術に係る第１の実施形態（電位測定装置の例１）の電位測定装置について、図１及び図２を用いて説明をする。
　まず、図１を用いて説明する。図１は、本技術に係る第１の実施形態の電位測定装置の構成例を示す断面図であり、詳しくは、電位測定装置１（１－１）の断面図である。
　図１に示される電位測定装置１－１は、電位センサチップ２と、電位センサチップ２により出力された信号を用いて信号処理を行う信号処理回路を有する２つのロジックチップ（回路チップ）３－１及び３－２とを備える。電位センサチップ２は、配線層と半導体基板とが積層された構造を有し、電位センサチップ２の配線層が有する第１面２Ｍ－１と、電位センサチップ２の半導体基板が有する第２面２Ｍ－２とは互い対向している。
　ロジックチップ３－１は、配線層と半導体基板とが積層された構造を有し、ロジックチップ３－１の配線層が有する第１面３－１Ｍ－１と、ロジックチップ３－１の半導体基板が有する第２面３－１Ｍ－２とは互い対向している。ロジックチップ３－２は、配線層と半導体基板とが積層された構造を有し、ロジックチップ３－２の配線層が有する第１面３－２Ｍ－１と、ロジックチップ３－２の半導体基板が有する第２面３－２Ｍ－２とは互い対向している。
　第１面２Ｍ－１には、細胞５（細胞５－１及び細胞５－２）の活動電位を検出する複数の電極４（電極４－１及び電極４－２）が配置された電極領域４０が形成されている。電位測定装置１－１においては、電位センサチップ２の第１面２Ｍ－１に形成されている電極領域４０以外の領域４１上（図１の上側）及びロジックチップ３－１の第１面３－１Ｍ－１上（図１の下側）に形成されたバンプ（接続部）６－１－１及び６－１－２を介して、電位センサチップ２とロジック（回路チップ）３－１とが電気的に接続されている。また、電位センサチップ２の第１面２Ｍ－１に形成されている電極領域４０以外の領域４２上（図１の上側）及びロジックチップ３－２の第１面３－２Ｍ－１上（図１の下側）に形成されたバンプ（接続部）６－２－１及び６－２－２を介して、電位センサチップ２とロジック（回路チップ）３－２とが電気的に接続されている。
　ロジックチップ３－１からの熱が矢印Ａ１－１及び矢印Ａ１－２で示された経路で電極４－１上の細胞５－１に伝達される。しかしながら、ロジックチップ３－１からの熱は、バンプ（接続部）６－１－１及び６－１－２が形成されて、電位センサチップとロジックチップとの接続面積が小さい高熱抵抗領域Ｐ１－１を通過するので、電極４－１上の細胞５－１及び培養液（不図示）の温度上昇を抑制することができる。
　ロジックチップ３－２からの熱が矢印Ａ１－４及び矢印Ａ１－３で示された経路で電極４－２上の細胞５－２に伝達される。しかしながら、ロジックチップ３－２からの熱は、バンプ（接続部）６－２－１及び６－２－２が形成されて、電位センサチップとロジックチップとの接続面積が小さい高熱抵抗領域Ｐ１－２を通過するので、電極４－２上の細胞５－２及び培養液（不図示）の温度上昇を抑制することができる。
　図１中の電位センサチップ２の領域２－１は、温度上昇を抑制したい領域であり、領域２－１の平面視での領域は、電極領域４０の平面視での領域と略一致する。電位センサチップ２と、ロジックチップ３－１又はロジックチップ３－２との接続は、図１中では、バンプ６－１－１及び６－１－２又はバンプ６－２－１及び６－２－２を用いているが、ロジックチップからの熱の伝達による電極上の細胞の温度上昇の抑制効果があればバンプに限定されない。例えば、温度上昇の抑制効果が奏されるように、電位センサチップ２と、ロジックチップ３－１又はロジックチップ３－２との間の距離をできるだけ長くして接続できるようにすればよく、また、電位センサチップ２と、ロジックチップ３－１又はロジックチップ３－２との間の距離がたとえ短くても、電位センサチップ２と、ロジックチップ３－１又はロジックチップ３－２との電気的な接続が担保できることを前提に、バンプ等を構成する材料を、高熱抵抗部材を用いればより効果的である。
　バンプ６－１－１及び６－１－２、並びにバンプ６－２－１及び６－２－２を構成する材料として、例えば、銅、アルミニウム及び金からなる群から選ばれる少なくとも１種が用いられてもよい。
　次に、図２を用いて説明する。図２は、本技術に係る第１の実施形態の電位測定装置の構成例を示す上方斜視図であり、詳しくは、電位測定装置１（１－２）の上方斜視図である。
　図２に示されるように、電位測定装置１－２は、電位センサチップ２と、電位センサチップ２により出力された信号を用いて信号処理を行う信号処理回路を有する２つのロジックチップ（回路チップ）３－１及び３－２とを備えている。
　２つのロジックチップ（回路チップ）３－１及び３－２は、電位センサチップ２上（図２中の上側）の中央領域に形成されている電極領域４０が開口するように、電位センサチップ２上（図２中の上側）の左側領域（図２中の左側）及び右側領域（図２中の右側）に、バンプ（接続部）（図２中では不図示）を介して電気的に接続されて、積層されて構成されている。
　以上、本技術に係る第１の実施形態（電位測定装置の例１）の電位測定装置について説明した内容は、特に技術的な矛盾がない限り、後述する本技術に係る第２～第４の実施形態の電位測定装置に適用することができる。
＜３．第２の実施形態（電位測定装置の例２）＞
　本技術に係る第２の実施形態（電位測定装置の例２）の電位測定装置は、互いに対向する第１面と第２面とを少なくとも有し、第１面に細胞の活動電位を検出する複数の電極が二次元アレイ状に配置された電極領域が形成されている電位センサチップと、電位センサチップにより出力された信号を用いて信号処理を行う信号処理回路を有する回路チップと、回路チップ上に配されている放熱部材と、を備え、電位センサチップが有する第１面に形成されている電極領域以外の第１面の領域上に形成された接続部を介して、電位センサチップと回路チップとが接続されている、電位測定装置である。接続部は、特に限定されないが、例えば、バンプが挙げられる。回路チップは、特に限定されないが、例えば、信号処理回路として、ロジック回路を含んだ、発熱量が多いロジックチップが挙げられる。
　本技術に係る第２の実施形態（電位測定装置の例２）の電位測定装置においては、１つの電位センサチップに対して、回路チップの数は特に限定されないが、例えば、本技術に係る第２の実施形態（電位測定装置の例２）の電位測定装置は、１チップの電位センサチップと、２チップの回路チップとから構成される。
　本技術に係る第２の実施形態（電位測定装置の例２）の電位測定装置について、図３及び図４を用いて説明をする。
　まず、図３を用いて説明する。図３は、本技術に係る第２の実施形態の電位測定装置の構成例を示す断面図であり、詳しくは、電位測定装置１００３（１００３－１）の断面図である。
　図３に示される電位測定装置１００３－１は、電位センサチップ２と、電位センサチップ２により出力された信号を用いて信号処理を行う信号処理回路を有する２つのロジックチップ（回路チップ）３－１及び３－２と、２つの放熱部材７－１及び７－２とを備える。
　電位センサチップ２は、配線層と半導体基板とが積層された構造を有し、電位センサチップ２の配線層が有する第１面２Ｍ－１と、電位センサチップ２の半導体基板が有する第２面２Ｍ－２とは互い対向している。ロジックチップ３－１は、配線層と半導体基板とが積層された構造を有し、ロジックチップ３－１の配線層が有する第１面３－１Ｍ－１と、ロジックチップ３－１の半導体基板が有する第２面３－１Ｍ－２とは互い対向している。ロジックチップ３－２は、配線層と半導体基板とが積層された構造を有し、ロジックチップ３－２の配線層が有する第１面３－２Ｍ－１と、ロジックチップ３－２の半導体基板が有する第２面３－２Ｍ－２とは互い対向している。放熱部材７－１は、ロジックチップ３－１の第２面３－１Ｍ－２上（図３中の上側）に積層されている。放熱部材７－２は、ロジックチップ３－２の第２面３－２Ｍ－２上（図３中の上側）に積層されている。
　第１面２Ｍ－１には、細胞５（細胞５－１及び細胞５－２）の活動電位を検出する複数の電極４（電極４－１及び電極４－２）が配置された電極領域４０が形成されている。電位測定装置１００３－１においては、電位センサチップ２の第１面２Ｍ－１に形成されている電極領域４０以外の領域４１上（図３の上側）及びロジックチップ３－１の第１面３－１Ｍ－１上（図３の下側）に形成されたバンプ（接続部）６－１－１及び６－１－２を介して、電位センサチップ２とロジック（回路チップ）３－１とが電気的に接続されている。また、電位センサチップ２の第１面２Ｍ－１に形成されている電極領域４０以外の領域４２上（図１の上側）及びロジックチップ３－２の第１面３－２Ｍ－１上（図１の下側）に形成されたバンプ（接続部）６－２－１及び６－２－２を介して、電位センサチップ２とロジック（回路チップ）３－２とが電気的に接続されている。
　そして、図３に示されるように、放熱部材７－１は、ロジックチップ３－１の第２面３－１Ｍ－２上（図３中の上側）に積層され、放熱部材７－２は、ロジックチップ３－２の第２面３－２Ｍ－２上（図３中の上側）に積層されている。
　ロジックチップ３－１からの熱が矢印Ａ３－１及び矢印Ａ３－２で示された経路で電極４－１上の細胞５－１に伝達される。しかしながら、ロジックチップ３－１からの熱は、バンプ（接続部）６－１－１及び６－１－２が形成されて、電位センサチップとロジックチップとの接続面積が小さい高熱抵抗領域Ｐ３－１を通過するので、電極４－１上の細胞５－１及び培養液（不図示）の温度上昇を抑制することができる。
　また、ロジックチップ３－１からの熱は、ロジックチップ３－１の第２面３－１Ｍ－２上（図３中の上側）に積層されている放熱部材７－１を通過して、電位センサチップ２が配置されている側とは反対（すなわち、電位測定装置１００３－１の外側）の方向に放出することができる。したがって、電極４－１上の細胞５－１及び培養液（不図示）の温度上昇を更に抑制することができる。
　ロジックチップ３－２からの熱が矢印Ａ３－４及び矢印Ａ３－３で示された経路で電極４－２上の細胞５－２に伝達される。しかしながら、ロジックチップ３－２からの熱は、バンプ（接続部）６－２－１及び６－２－２が形成されて、電位センサチップとロジックチップとの接続面積が小さい高熱抵抗領域Ｐ３－２を通過するので、電極４－２上の細胞５－２及び培養液（不図示）の温度上昇を抑制することができる。
　また、ロジックチップ３－２からの熱は、ロジックチップ３－２の第２面３－２Ｍ－２上（図３中の上側）に積層されている放熱部材７－２を通過して、電位センサチップ２が配置されている側とは反対（すなわち、電位測定装置１００３－１の外側）の方向に放出することができる。したがって、電極４－２上の細胞５－２及び培養液（不図示）の温度上昇を更に抑制することができる。
　図３中の電位センサチップ２の領域２－１は、温度上昇を抑制したい領域であり、領域２－１の平面視での領域は、電極領域４０の平面視での領域と略一致する。電位センサチップ２と、ロジックチップ３－１又はロジックチップ３－２との接続は、図３中では、バンプ６－１－１及び６－１－２又はバンプ６－２－１及び６－２－２を用いているが、ロジックチップからの熱の伝達による電極上の細胞の温度上昇の抑制効果があればバンプに限定されない。例えば、温度上昇の抑制効果が奏されるように、電位センサチップ２と、ロジックチップ３－１又はロジックチップ３－２との間の距離をできるだけ長くして接続できるようにすればよく、また、電位センサチップ２と、ロジックチップ３－１又はロジックチップ３－２との間の距離がたとえ短くても、電位センサチップ２と、ロジックチップ３－１又はロジックチップ３－２との電気的な接続が担保できることを前提に、バンプ等を構成する材料を、高熱抵抗部材を用いればより効果的である。
　バンプ６－１－１及び６－１－２、並びにバンプ６－２－１及び６－２－２を構成する材料として、例えば、銅、アルミニウム及び金からなる群から選ばれる少なくとも１種が用いられてもよい。
　放熱部材７－１及び７－２は、放熱性を有する部材であれば特に限定されないが、例えば、金属材料を含んでよい。
　次に、図４を用いて説明する。図４は、本技術に係る第２の実施形態の電位測定装置の構成例を示す上方斜視図であり、詳しくは、電位測定装置１００３（１００３－２）の上方斜視図である。
　図４に示されるように、電位測定装置１００３－２は、電位センサチップ２と、電位センサチップ２により出力された信号を用いて信号処理を行う信号処理回路を有する２つのロジックチップ（回路チップ）３－１及び３－２と、放熱部材７－１及び７－２とを備えている。２つのロジックチップ（回路チップ）３－１及び３－２は、電位センサチップ２上（図４の上側）の中央領域に形成されている電極領域４０が開口するように、電位センサチップ２上（図４中の上側）の左側領域（図４中の左側）及び右側領域（図４中の右側）に、バンプ（接続部）（図４中では不図示）を介して電気的に接続されて、積層されて構成されている。
　そして、図４では、放熱部材７－１は、ロジックチップ（回路チップ）３－１の上面（図４中の上側）の左側領域に積層され、放熱部材７－２は、ロジックチップ（回路チップ）３－２の上面（図４中の上側）の右側領域に積層されている。なお、放熱部材７－１とロジックチップ３－１との積層形態、及び放熱部材７－２とロジックチップ３－２との積層形態は、ロジックチップ（回路チップ）３－１及び３－２により発せられた熱を放熱部材７－１及び７－２を介して、外部に逃がすことができれば、特に限定されない。例えば、放熱部材７－１とロジックチップ３－１とが、放熱部材７－１の左側面及びロジックチップ３－１の左側面、並びに放熱部材７－１の右側面及びロジックチップ３－１の右側面が面一で積層されてもよいし、放熱部材７－２とロジックチップ３－２とが、放熱部材７－２の左側面及びロジックチップ３－２の左側面、並びに放熱部材７－２の右側面及びロジックチップ３－２の右側面が面一で積層されてもよい。
　以上、本技術に係る第２の実施形態（電位測定装置の例２）の電位測定装置について説明した内容は、特に技術的な矛盾がない限り、前述した本技術に係る第１の実施形態の電位測定装置及び後述する本技術に係る第３～第４の実施形態の電位測定装置に適用することができる。
＜４．第３の実施形態（電位測定装置の例３）＞
　本技術に係る第３の実施形態（電位測定装置の例３）の電位測定装置は、互いに対向する第１面と第２面とを少なくとも有し、第１面に細胞の活動電位を検出する複数の電極が二次元アレイ状に配置された電極領域が形成されている電位センサチップと、電位センサチップにより出力された信号を用いて信号処理を行う信号処理回路を有する回路チップと、を備え、電位センサチップが有する第２面の領域上に形成された接続部を介して、電位センサチップと回路チップとが接続されている、電位測定装置である。接続部は、特に限定されないが、例えば、バンプが挙げられる。回路チップは、特に限定されないが、例えば、信号処理回路として、ロジック回路を含んだ、発熱量が多いロジックチップが挙げられる。
　本技術に係る第３の実施形態（電位測定装置の例３）の電位測定装置においては、１つの電位センサチップに対して、回路チップの数は特に限定されないが、例えば、本技術に係る第３の実施形態（電位測定装置の例３）の電位測定装置は、１チップの電位センサチップと、２チップの回路チップとから構成される。
　本技術に係る第３の実施形態（電位測定装置の例３）の電位測定装置について、図５及び図６を用いて説明をする。
　まず、図５を用いて説明する。図５は、本技術に係る第３の実施形態の電位測定装置の構成例を示す断面図であり、詳しくは、電位測定装置１００５（１００５－１）の断面図である。
　図５に示される電位測定装置１００５－１は、電位センサチップ２と、電位センサチップ２により出力された信号を用いて信号処理を行う信号処理回路を有する２つのロジックチップ（回路チップ）３－１及び３－２とを備える。電位センサチップ２は、配線層と半導体基板とが積層された構造を有し、電位センサチップ２の配線層が有する第１面２Ｍ－１と、電位センサチップ２の半導体基板が有する第２面２Ｍ－２とは互い対向している。ロジックチップ３－１は、配線層と半導体基板とが積層された構造を有し、ロジックチップ３－１の配線層が有する第１面３－１Ｍ－１と、ロジックチップ３－１の半導体基板が有する第２面３－１Ｍ－２とは互い対向している。ロジックチップ３－２は、配線層と半導体基板とが積層された構造を有し、ロジックチップ３－２の配線層が有する第１面３－２Ｍ－１と、ロジックチップ３－２の半導体基板が有する第２面３－２Ｍ－２とは互い対向している。
　第１面２Ｍ－１には、細胞５（細胞５－１及び細胞５－２）の活動電位を検出する複数の電極４（電極４－１及び電極４－２）が配置された電極領域４０が形成されている。電位測定装置１００５－１においては、電位センサチップ２の第１面２Ｍ－１に形成されている電極領域４０以外の領域４１に対向する第２面２Ｍ－２の領域４３上（図５の下側）及びロジックチップ３－１の第１面３－１Ｍ－１上（図５の上側）に形成されたバンプ（接続部）６－１－１及び６－１－２を介して、電位センサチップ２とロジック（回路チップ）３－１とが電気的に接続されている。また、電位センサチップ２の第１面２Ｍ－１に形成されている電極領域４０以外の領域４２に対向する第２面２Ｍ－２の領域４４上（図５の下側）及びロジックチップ３－２の第１面３－２Ｍ－１上（図５の上側）に形成されたバンプ（接続部）６－２－１及び６－２－２を介して、電位センサチップ２とロジック（回路チップ）３－２とが電気的に接続されている。
　ロジックチップ３－１からの熱が矢印Ａ５－１及び矢印Ａ５－２で示された経路で電極４－１上の細胞５－１に伝達される。しかしながら、ロジックチップ３－１からの熱は、バンプ（接続部）６－１－１及び６－１－２が形成されて、電位センサチップとロジックチップとの接続面積が小さい高熱抵抗領域Ｐ５－１を通過するので、電極４－１上の細胞５－１及び培養液（不図示）の温度上昇を抑制することができる。
　また、ロジックチップ３－１は上述したとおり、電極領域４０が形成されている電位センサチップ２の第１面２Ｍ－１とは対向している（反対側の）第２面２Ｍ－２側に形成されているので、本技術に係る第１の実施形態の電位測定装置１と比較して、ロジックチップ３－１から細胞５－１及び培養液（不図示）への距離がより長くなり、熱の伝達はより阻害される方向である。
　ロジックチップ３－２からの熱が矢印Ａ５－４及び矢印Ａ５－３で示された経路で電極４－２上の細胞５－２に伝達される。しかしながら、ロジックチップ３－２からの熱は、バンプ（接続部）６－２－１及び６－２－２が形成されて、電位センサチップとロジックチップとの接続面積が小さい高熱抵抗領域Ｐ５－２を通過するので、電極４－２上の細胞５－２及び培養液（不図示）の温度上昇を抑制することができる。
　また、ロジックチップ３－２は上述したとおり、電極領域４０が形成されている電位センサチップ２の第１面２Ｍ－１とは対向している（反対側の）第２面２Ｍ－２側に形成されているので、本技術に係る第１の実施形態の電位測定装置１と比較して、ロジックチップ３－２から細胞５－１及び培養液（不図示）への距離がより長くなり、熱の伝達はより阻害される方向である。
　図５中の電位センサチップ２の領域２－１は、温度上昇を抑制したい領域であり、領域２－１の平面視での領域は、電極領域４０の平面視での領域と略一致する。電位センサチップ２と、ロジックチップ３－１又はロジックチップ３－２との接続は、図５中では、バンプ６－１－１及び６－１－２又はバンプ６－２－１及び６－２－２を用いているが、ロジックチップからの熱の伝達による電極上の細胞の温度上昇の抑制効果があればバンプに限定されない。例えば、温度上昇の抑制効果が奏されるように、電位センサチップ２と、ロジックチップ３－１又はロジックチップ３－２との間の距離をできるだけ長くして接続できるようにすればよく、また、電位センサチップ２と、ロジックチップ３－１又はロジックチップ３－２との間の距離がたとえ短くても、電位センサチップ２と、ロジックチップ３－１又はロジックチップ３－２との電気的な接続が担保できることを前提に、バンプ等を構成する材料を、高熱抵抗部材を用いればより効果的である。
　バンプ６－１－１及び６－１－２並びにバンプ６－２－１及び６－２－２を構成する材料として、例えば、銅、アルミニウム及び金からなる群から選ばれる少なくとも１種が用いられてもよい。
　次に、図６を用いて説明する。図６は、本技術に係る第３の実施形態の電位測定装置の構成例を示す上方斜視図であり、詳しくは、電位測定装置１００５（１００５－２）の上方斜視図である。
　図６に示されるように、電位測定装置１００５－２は、電位センサチップ２と、電位センサチップ２により出力された信号を用いて信号処理を行う信号処理回路を有する２つのロジックチップ（回路チップ）３－１及び３－２とを備えている。ロジックチップ（回路チップ）３－１は、電位センサチップ２上（図６中の上側）の中央領域に形成されている電極領域４０とは対向しない領域であって、電位センサチップ２下（図６中の下側）の左側領域（図６中の左側）に、バンプ（接続部）（図６中では不図示）を介して電気的に接続されて、積層されて構成され、ロジックチップ（回路チップ）３－２は、電位センサチップ２上（図６中の上側）の中央領域に形成されている電極領域４０とは対向しない領域であって、電位センサチップ２下（図６中の下側）の右側領域（図６中の右側）に、バンプ（接続部）（図６中では不図示）を介して電気的に接続されて、積層されて構成されている。
　以上、本技術に係る第３の実施形態（電位測定装置の例３）の電位測定装置について説明した内容は、特に技術的な矛盾がない限り、前述した本技術に係る第１～第２の実施形態の電位測定装置及び後述する本技術に係る第４の実施形態の電位測定装置に適用することができる。
＜５．第４の実施形態（電位測定装置の例４）＞
　本技術に係る第４の実施形態（電位測定装置の例４）の電位測定装置は、互いに対向する第１面と第２面とを少なくとも有し、第１面に細胞の活動電位を検出する複数の電極が二次元アレイ状に配置された電極領域が形成されている電位センサチップと、電位センサチップにより出力された信号を用いて信号処理を行う信号処理回路を有する回路チップと、回路チップ上に配されている放熱部材とを備え、電位センサチップが有する第２面の領域上に形成された接続部を介して、電位センサチップと回路チップとが接続されている、電位測定装置である。接続部は、特に限定されないが、例えば、バンプが挙げられる。回路チップは、特に限定されないが、例えば、信号処理回路として、ロジック回路を含んだ、発熱量が多いロジックチップが挙げられる。
　本技術に係る第４の実施形態（電位測定装置の例４）の電位測定装置においては、１つの電位センサチップに対して、回路チップの数は特に限定されないが、例えば、本技術に係る第４の実施形態（電位測定装置の例４）の電位測定装置は、１チップの電位センサチップと、２チップの回路チップとから構成される。
　本技術に係る第４の実施形態（電位測定装置の例４）の電位測定装置について、図７及び図８を用いて説明をする。
　まず、図７を用いて説明する。図７は、本技術に係る第４の実施形態の電位測定装置の構成例を示す断面図であり、詳しくは、電位測定装置１００７（１００７－１）の断面図である。
　図７に示される電位測定装置１００７－１は、電位センサチップ２と、電位センサチップ２により出力された信号を用いて信号処理を行う信号処理回路を有する２つのロジックチップ（回路チップ）３－１及び３－２と、２つの放熱部材７－１及び７－２とを備える。電位センサチップ２は、配線層と半導体基板とが積層された構造を有し、電位センサチップ２の配線層が有する第１面２Ｍ－１と、電位センサチップ２の半導体基板が有する第２面２Ｍ－２とは互い対向している。ロジックチップ３－１は、配線層と半導体基板とが積層された構造を有し、ロジックチップ３－１の配線層が有する第１面３－１Ｍ－１と、ロジックチップ３－１の半導体基板が有する第２面３－１Ｍ－２とは互い対向している。ロジックチップ３－２は、配線層と半導体基板とが積層された構造を有し、ロジックチップ３－２の配線層が有する第１面３－２Ｍ－１と、ロジックチップ３－２の半導体基板が有する第２面３－２Ｍ－２とは互い対向している。
　第１面２Ｍ－１には、細胞５（細胞５－１及び細胞５－２）の活動電位を検出する複数の電極４（電極４－１及び電極４－２）が配置された電極領域４０が形成されている。電位測定装置１００７－１においては、電位センサチップ２の第１面２Ｍ－１に形成されている電極領域４０以外の領域４１に対向する第２面２Ｍ－２の領域４３上（図７の下側）及びロジックチップ３－１の第１面３－１Ｍ－１上（図７の上側）に形成されたバンプ（接続部）６－１－１及び６－１－２を介して、電位センサチップ２とロジック（回路チップ）３－１とが電気的に接続されている。また、電位センサチップ２の第１面２Ｍ－１に形成されている電極領域４０以外の領域４２に対向する第２面２Ｍ－２の領域４４上（図５の下側）及びロジックチップ３－２の第１面３－２Ｍ－１上（図７の上側）に形成されたバンプ（接続部）６－２－１及び６－２－２を介して、電位センサチップ２とロジック（回路チップ）３－２とが電気的に接続されている。
　そして、図７に示されるように、放熱部材７－１は、ロジックチップ３－１の第２面３－１Ｍ－２上（図７中の下側）に積層され、放熱部材７－２は、ロジックチップ３－２の第２面３－２Ｍ－２上（図７中の下側）に積層されている。
　ロジックチップ３－１からの熱が矢印Ａ７－１及び矢印Ａ７－２で示された経路で電極４－１上の細胞５－１に伝達される。しかしながら、ロジックチップ３－１からの熱は、バンプ（接続部）６－１－１及び６－１－２が形成されて、電位センサチップとロジックチップとの接続面積が小さい高熱抵抗領域Ｐ７－１を通過するので、電極４－１上の細胞５－１及び培養液（不図示）の温度上昇を抑制することができる。
　また、ロジックチップ３－１は上述したとおり、電極領域４０が形成されている電位センサチップ２の第１面２Ｍ－１とは対向している（反対側の）第２面２Ｍ－２側に形成されているので、本技術に係る第１の実施形態の電位測定装置１及び第２の実施形態の電位測定装置１００３と比較して、ロジックチップ３－１から細胞５－１及び培養液（不図示）への距離がより長くなり、熱の伝達はより阻害される方向である。
　さらに、ロジックチップ３－１からの熱は、ロジックチップ３－１の第２面３－１Ｍ－２上（図７中の下側）に積層されている放熱部材７－１を通過して、電位センサチップ２が配置されている側とは反対（すなわち、電位測定装置１００７－１の外側）の方向に放出することができる。したがって、電極４－１上の細胞５－１及び培養液（不図示）の温度上昇を更に抑制することができる。
　ロジックチップ３－２からの熱が矢印Ａ７－４及び矢印Ａ７－３で示された経路で電極４－２上の細胞５－２に伝達される。しかしながら、ロジックチップ３－２からの熱は、バンプ（接続部）６－２－１及び６－２－２が形成されて、電位センサチップとロジックチップとの接続面積が小さい高熱抵抗領域Ｐ７－２を通過するので、電極４－２上の細胞５－２及び培養液（不図示）の温度上昇を抑制することができる。
　また、ロジックチップ３－２は上述したとおり、電極領域４０が形成されている電位センサチップ２の第１面２Ｍ－１とは対向している（反対側の）第２面２Ｍ－２側に形成されているので、本技術に係る第１の実施形態の電位測定装置１及び第２の実施形態の電位測定装置１００３と比較して、ロジックチップ３－２から細胞５－１及び培養液（不図示）への距離がより長くなり、熱の伝達はより阻害される方向である。
　さらに、ロジックチップ３－２からの熱は、ロジックチップ３－２の第２面３－２Ｍ－２上（図７中の下側）に積層されている放熱部材７－２を通過して、電位センサチップ２が配置されている側とは反対（すなわち、電位測定装置１００３－１の外側）の方向に放出することができる。したがって、電極４－２上の細胞５－２及び培養液（不図示）の温度上昇を更に抑制することができる。
　図７中の電位センサチップ２の領域２－１は、温度上昇を抑制したい領域であり、領域２－１の平面視での領域は、電極領域４０の平面視での領域と略一致する。電位センサチップ２と、ロジックチップ３－１又はロジックチップ３－２との接続は、図７中では、バンプ６－１－１及び６－１－２又はバンプ６－２－１及び６－２－２を用いているが、ロジックチップからの熱の伝達による電極上の細胞の温度上昇の抑制効果があればバンプに限定されない。例えば、温度上昇の抑制効果が奏されるように、電位センサチップ２と、ロジックチップ３－１又はロジックチップ３－２との間の距離をできるだけ長くして接続できるようにすればよく、また、電位センサチップ２と、ロジックチップ３－１又はロジックチップ３－２との間の距離がたとえ短くても、電位センサチップ２と、ロジックチップ３－１又はロジックチップ３－２との電気的な接続が担保できることを前提に、バンプ等を構成する材料を、高熱抵抗部材を用いればより効果的である。
　バンプ６－１－１及び６－１－２、並びにバンプ６－２－１及び６－２－２を構成する材料として、例えば、銅、アルミニウム及び金からなる群から選ばれる少なくとも１種が用いられてもよい。
　放熱部材７－１及び７－２は、放熱性を有する部材であれば特に限定されないが、例えば、金属材料を含んでよい。
　次に、図８を用いて説明する。図８は、本技術に係る第４の実施形態の電位測定装置の構成例を示す上方斜視図であり、詳しくは、電位測定装置１００７（１００７－２）の上方斜視図である。
　図８に示されるように、電位測定装置１００７－２は、電位センサチップ２と、電位センサチップ２により出力された信号を用いて信号処理を行う信号処理回路を有する２つのロジックチップ（回路チップ）３－１及び３－２と、放熱部材７－１及び７－２とを備えている。ロジックチップ（回路チップ）３－１は、電位センサチップ２上（図８中の上側）の中央領域に形成されている電極領域４０とは対向しない領域であって、電位センサチップ２下（図６中の下側）の左側領域（図８中の左側）に、バンプ（接続部）（図８中では不図示）を介して電気的に接続されて、積層されて構成され、ロジックチップ（回路チップ）３－２は、電位センサチップ２上（図８中の上側）の中央領域に形成されている電極領域４０とは対向しない領域であって、電位センサチップ２下（図８中の下側）の右側領域（図８中の右側）に、バンプ（接続部）（図８中では不図示）を介して電気的に接続されて、積層されて構成されている。
　そして、図８では、放熱部材７－１は、ロジックチップ（回路チップ）３－１の下面（図８中の下側）の左側領域に積層され、放熱部材７－２は、ロジックチップ（回路チップ）３－２の下面（図８中の下側）の右側領域に積層されている。なお、放熱部材７－１とロジックチップ３－１との積層形態、及び放熱部材７－２とロジックチップ３－２との積層形態は、ロジックチップ（回路チップ）３－１及び３－２により発せられた熱を放熱部材７－１及び７－２を介して、外部に逃がすことができれば、特に限定されない。例えば、放熱部材７－１とロジックチップ３－１とが、放熱部材７－１の左側面及びロジックチップ３－１の左側面、並びに放熱部材７－１の右側面及びロジックチップ３－１の右側面が面一で積層されてもよいし、放熱部材７－２とロジックチップ３－２とが、放熱部材７－２の左側面及びロジックチップ３－２の左側面、並びに放熱部材７－２の右側面及びロジックチップ３－２の右側面が面一で積層されてもよい。
　以上、本技術に係る第４の実施形態（電位測定装置の例３）の電位測定装置について説明した内容は、特に技術的な矛盾がない限り、前述した本技術に係る第１～第３の実施形態の電位測定装置に適用することができる。
　なお、本技術に係る実施形態は、上述した実施形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
　また、本明細書に記載された効果はあくまでも例示であって限定されるものではなく、また他の効果があってもよい。
　また、本技術は、以下のような構成も取ることができる。
［１］
　互いに対向する第１面と第２面とを少なくとも有し、該第１面に細胞の活動電位を検出する複数の電極が二次元アレイ状に配置された電極領域が形成されている電位センサチップと、
　該電位センサチップにより出力された信号を用いて信号処理を行う信号処理回路を有する回路チップと、を備え、
　該電位センサチップが有する該第１面に形成されている該電極領域以外の該第１面の領域上に形成された接続部を介して、
　該電位センサチップと該回路チップとが接続されている、電位測定装置。
［２］
　前記回路チップ上に配されている放熱部材を更に備える、［１］に記載の電位測定装置。
［３］
　前記放熱部材が金属材料を含む、［２］に記載の電位測定装置。
［４］
　前記接続部がバンプである、［１］から［３］のいずれか１つに記載の電位測定装置。
［５］
　前記バンプが、銅、アルミニウム及び金からなる群から選ばれる少なくとも１種を含む、［４］に記載の電位測定装置。
［６］
　前記バンプが高熱抵抗部材を含む、［４］又は［５］に記載の電位測定装置。
［７］
　前記回路チップがロジックチップである、［１］から［６］のいずれか１つに記載の電位測定装置。
［８］
　互いに対向する第１面と第２面とを少なくとも有し、該第１面に細胞の活動電位を検出する複数の電極が二次元アレイ状に配置された電極領域が形成されている電位センサチップと、
　該電位センサチップにより出力された信号を用いて信号処理を行う信号処理回路を有する回路チップと、を備え、
　該電位センサチップが有する該第２面の領域上に形成された接続部を介して、
　該電位センサチップと該回路チップとが接続されている、電位測定装置。
［９］
　前記電位センサチップが有する前記第１面に形成されている前記電極領域以外の該第１面の領域に対向する前記電位センサチップが有する前記第２面の領域上に形成された接続部を介して、
　前記電位センサチップと前記回路チップとが接続されている、［８］に記載の電位測定装置。
［１０］
　前記回路チップ上に配されている放熱部材を更に備える、［８］又は［９］に記載の電位測定装置。
［１１］
　前記放熱部材が金属材料を含む、［１０］に記載の電位測定装置。
［１２］
　前記接続部がバンプである、［８］から［１１］のいずれか１つに記載の電位測定装置。
［１３］
　前記バンプが、銅、アルミニウム及び金からなる群から選ばれる少なくとも１種を含む、［１２］に記載の電位測定装置。
［１４］
　前記バンプが高熱抵抗部材を含む、［１２］又は［１３］に記載の電位測定装置。
［１５］
　前記回路チップがロジックチップである、［８］から［１４］のいずれか１つに記載の電位測定装置。
　１（１－１、１－２）、２００ｅ、１００３（１００３－１、１００３－２）、１００５（１００５－１、１００５－２）、１００７（１００７－１、１００７－２）・・・電位測定装置、
　２（２－１）・・・電位センサチップ、
　２Ｍ－１・・・電位センサチップの第１面、
　２Ｍ－２・・・電位センサチップの第２面、
　３（３－１、３－２）・・・回路チップ（ロジックチップ）、
　３Ｍ－１・・・回路チップ（ロジックチップ）の第１面、
　３Ｍ－２・・・回路チップ（ロジックチップ）の第２面、
　４（４－１、４－２）・・・電極（読み出し電極）、
　５（５－１、５－２）・・細胞、
　６（６－１－１、６－１－２、６－２－１、６－２－２）・・・バンプ（接続部）、
　７（７－１、７－２）・・・放熱部材、
　４０・・・電極領域、
　Ａ１－１～Ａ１－４、Ａ３－１～Ａ３－４、Ａ５－１～Ａ５－４、Ａ７－１～Ａ７－４・・・熱の伝達経路、
　Ｐ１－１～Ｐ１－２、Ｐ３－１～Ｐ３－２、Ｐ５－１～Ｐ５－２、Ｐ７－１～Ｐ７－２・・・高熱抵抗領域。

Claims (15)

  1. 　互いに対向する第１面と第２面とを少なくとも有し、該第１面に細胞の活動電位を検出する複数の電極が二次元アレイ状に配置された電極領域が形成されている電位センサチップと、
    　該電位センサチップにより出力された信号を用いて信号処理を行う信号処理回路を有する回路チップと、を備え、
    　該電位センサチップが有する該第１面に形成されている該電極領域以外の該第１面の領域上に形成された接続部を介して、
    　該電位センサチップと該回路チップとが接続されている、電位測定装置。
  2. 　前記回路チップ上に配されている放熱部材を更に備える、請求項１に記載の電位測定装置。
  3. 　前記放熱部材が金属材料を含む、請求項２に記載の電位測定装置。
  4. 　前記接続部がバンプである、請求項１に記載の電位測定装置。
  5. 　前記バンプが、銅、アルミニウム及び金からなる群から選ばれる少なくとも１種を含む、請求項４に記載の電位測定装置。
  6. 　前記バンプが高熱抵抗部材を含む、請求項４に記載の電位測定装置。
  7. 　前記回路チップがロジックチップである、請求項１に記載の電位測定装置。
  8. 　互いに対向する第１面と第２面とを少なくとも有し、該第１面に細胞の活動電位を検出する複数の電極が二次元アレイ状に配置された電極領域が形成されている電位センサチップと、
    　該電位センサチップにより出力された信号を用いて信号処理を行う信号処理回路を有する回路チップと、を備え、
    　該電位センサチップが有する該第２面の領域上に形成された接続部を介して、
    　該電位センサチップと該回路チップとが接続されている、電位測定装置。
  9. 　前記電位センサチップが有する前記第１面に形成されている前記電極領域以外の該第１面の領域に対向する前記電位センサチップが有する前記第２面の領域上に形成された接続部を介して、
    　前記電位センサチップと前記回路チップとが接続されている、請求項８に記載の電位測定装置。
  10. 　前記回路チップ上に配されている放熱部材を更に備える、請求項８に記載の電位測定装置。
  11. 　前記放熱部材が金属材料を含む、請求項１０に記載の電位測定装置。
  12. 　前記接続部がバンプである、請求項８に記載の電位測定装置。
  13. 　前記バンプが、銅、アルミニウム及び金からなる群から選ばれる少なくとも１種を含む、請求項１２に記載の電位測定装置。
  14. 　前記バンプが高熱抵抗部材を含む、請求項１２に記載の電位測定装置。
  15. 　前記回路チップがロジックチップである、請求項８に記載の電位測定装置。
PCT/JP2020/042792 2019-12-20 2020-11-17 電位測定装置 WO2021124765A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-230138 2019-12-20
JP2019230138A JP2021099229A (ja) 2019-12-20 2019-12-20 電位測定装置

Publications (1)

Publication Number Publication Date
WO2021124765A1 true WO2021124765A1 (ja) 2021-06-24

Family

ID=76477244

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/042792 WO2021124765A1 (ja) 2019-12-20 2020-11-17 電位測定装置

Country Status (2)

Country Link
JP (1) JP2021099229A (ja)
WO (1) WO2021124765A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023024254A (ja) * 2021-08-05 2023-02-16 シャープ株式会社 電位測定装置
JP2023024255A (ja) * 2021-08-05 2023-02-16 シャープ株式会社 電位測定装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0862209A (ja) * 1994-06-13 1996-03-08 Matsushita Electric Ind Co Ltd 細胞電位測定装置
WO2014020787A1 (ja) * 2012-08-03 2014-02-06 パナソニック株式会社 電子部品モジュールとその実装体
JP2016146427A (ja) * 2015-02-09 2016-08-12 株式会社ジェイデバイス 半導体装置
US20160245788A1 (en) * 2015-02-20 2016-08-25 Georgia Tech Research Corporation Multimodality cmos sensor array for physiological characterization of cells
WO2018101076A1 (ja) * 2016-12-02 2018-06-07 ソニーセミコンダクタソリューションズ株式会社 半導体装置、および電位測定装置
WO2019073774A1 (ja) * 2017-10-11 2019-04-18 ソニーセミコンダクタソリューションズ株式会社 センサ装置及び測定機器
JP2019062869A (ja) * 2017-10-05 2019-04-25 ソニーセミコンダクタソリューションズ株式会社 細胞電位検出装置、細胞電位検出装置の製造方法、及び、情報処理システム
WO2019082894A1 (ja) * 2017-10-23 2019-05-02 ソニーセミコンダクタソリューションズ株式会社 半導体デバイス及び電位測定装置
WO2020032028A1 (ja) * 2018-08-08 2020-02-13 ソニーセミコンダクタソリューションズ株式会社 計測装置および計測システム

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0862209A (ja) * 1994-06-13 1996-03-08 Matsushita Electric Ind Co Ltd 細胞電位測定装置
WO2014020787A1 (ja) * 2012-08-03 2014-02-06 パナソニック株式会社 電子部品モジュールとその実装体
JP2016146427A (ja) * 2015-02-09 2016-08-12 株式会社ジェイデバイス 半導体装置
US20160245788A1 (en) * 2015-02-20 2016-08-25 Georgia Tech Research Corporation Multimodality cmos sensor array for physiological characterization of cells
WO2018101076A1 (ja) * 2016-12-02 2018-06-07 ソニーセミコンダクタソリューションズ株式会社 半導体装置、および電位測定装置
JP2019062869A (ja) * 2017-10-05 2019-04-25 ソニーセミコンダクタソリューションズ株式会社 細胞電位検出装置、細胞電位検出装置の製造方法、及び、情報処理システム
WO2019073774A1 (ja) * 2017-10-11 2019-04-18 ソニーセミコンダクタソリューションズ株式会社 センサ装置及び測定機器
WO2019082894A1 (ja) * 2017-10-23 2019-05-02 ソニーセミコンダクタソリューションズ株式会社 半導体デバイス及び電位測定装置
WO2020032028A1 (ja) * 2018-08-08 2020-02-13 ソニーセミコンダクタソリューションズ株式会社 計測装置および計測システム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023024254A (ja) * 2021-08-05 2023-02-16 シャープ株式会社 電位測定装置
JP2023024255A (ja) * 2021-08-05 2023-02-16 シャープ株式会社 電位測定装置
JP7312288B2 (ja) 2021-08-05 2023-07-20 シャープ株式会社 電位測定装置
JP7312289B2 (ja) 2021-08-05 2023-07-20 シャープ株式会社 電位測定装置

Also Published As

Publication number Publication date
JP2021099229A (ja) 2021-07-01

Similar Documents

Publication Publication Date Title
WO2021124765A1 (ja) 電位測定装置
US20160211300A1 (en) Semiconductor integrated circuit, electronic device, solid-state imaging apparatus, and imaging apparatus
JP6431004B2 (ja) ホールセンサおよびセンサ配列体
US11125716B2 (en) Potential measurement device
CN104272718A (zh) 固体摄像装置
CN111066240B (zh) 半导体器件和电位测量装置
WO2012063912A1 (ja) 撮像装置
Herbawi et al. High-density CMOS neural probe implementing a hierarchical addressing scheme for 1600 recording sites and 32 output channels
CN102495121B (zh) 微电极阵列传感器
EP2190272A3 (en) Circuit structure of package carrier and multi-chip package
WO2013061853A1 (ja) 固体撮像素子およびカメラシステム
US9361485B2 (en) Transmission device and sensor system
JP6045382B2 (ja) 固体撮像装置
JP6987781B2 (ja) 半導体装置、および電位測定装置
WO2021124764A1 (ja) 電位測定装置
US7928398B2 (en) Radiation detecting pixel array signal routing
JP6919651B2 (ja) 半導体装置および細胞電位測定装置
TW201251455A (en) Solid state imaging apparatus
JP2012190497A (ja) アクチュエータ及び記憶装置
KR20210099350A (ko) 이미지 센싱 장치
WO2020189222A1 (ja) 電位測定装置
CN102456635B (zh) 具有带多个同样构造导体迹线组的基底的功率半导体模块
WO2018101075A1 (ja) 半導体装置、および電位測定装置
US20170301723A1 (en) Manufacturing of an imager device and imager device
JP6261300B2 (ja) 光電変換装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20903211

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20903211

Country of ref document: EP

Kind code of ref document: A1