WO2021100965A1 - 전류 검출이 가능한 적층형 회로 구조체 - Google Patents

전류 검출이 가능한 적층형 회로 구조체 Download PDF

Info

Publication number
WO2021100965A1
WO2021100965A1 PCT/KR2019/017697 KR2019017697W WO2021100965A1 WO 2021100965 A1 WO2021100965 A1 WO 2021100965A1 KR 2019017697 W KR2019017697 W KR 2019017697W WO 2021100965 A1 WO2021100965 A1 WO 2021100965A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrical path
layer
electrical
current
path
Prior art date
Application number
PCT/KR2019/017697
Other languages
English (en)
French (fr)
Inventor
김래영
김경모
차화랑
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Publication of WO2021100965A1 publication Critical patent/WO2021100965A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/18—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using inductive devices, e.g. transformers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers

Definitions

  • the present invention relates to a stacked circuit structure, and more particularly, to a stacked circuit structure capable of detecting current.
  • the current sensor may have an inductor (ie, a coil) to measure the current flowing through the transmission line. Since the current flowing through the transmission line generates an induced electromotive force in the inductor, it is possible to sense the current flowing through the transmission line by measuring the induced electromotive force induced by the inductor.
  • an inductor ie, a coil
  • Inductors used in conventional current sensors are manufactured through a method of winding a conductive wire around a toroidal structure by a human hand or a machine. In the case of forming the current sensor in this way, various problems may occur, such as cumbersome production of the current sensor and an increase in the size of an electronic product due to the volume of the sensor.
  • An object of the present invention is to provide a stacked circuit structure that is easy to manufacture and capable of detecting current without affecting the product size.
  • a stacked circuit structure includes: a first layer in which a first electrical path is formed; A second layer in which a second electrical path is formed; A third layer positioned between the first layer and the second layer, forming a third electrical path, and forming a third via at one end of the third electrical path; And a fourth layer positioned between the second layer and the third layer, wherein a fourth electrical path is formed, and a fourth via is formed at one end of the fourth electrical path, wherein n is a natural number of 2 or more.
  • the third electrical path and the fourth electrical path are connected through the third and fourth vias to induce a current when a current flows through the first electrical path or the second electrical path.
  • a first via is formed at one end of the first electrical path
  • a second via is formed at one end of the second electrical path
  • the first electrical path, the first via, and the second electrical path may be formed to form an electrical loop.
  • the stacked circuit structure includes: a fifth layer positioned between the third layer and the fourth layer, forming a fifth electrical path, and forming a fifth via at one end of the fifth electrical path; Further comprising, a via 4-1 is formed at the other end of the fourth electrical path, the fourth electrical path and the fifth electrical path are connected through the 4-1 via and the fifth via, the When current flows through the first electrical path or the second electrical path, current may be induced in the third to fifth electrical paths.
  • the stacked circuit structure includes a sixth layer positioned between the fifth layer and the fourth layer, a sixth electrical path is formed, and a sixth via is formed at one end of the sixth electrical path; Further comprising, a via 5-1 is formed at the other end of the fifth electrical path, the fifth electrical path and the sixth electrical path are connected through the 5-1 via and the sixth via, the When current flows through the first electrical path or the second electrical path, current may be induced in the third to sixth electrical paths.
  • the third to sixth electrical paths may correspond to a straight line, and a direction of the straight line may correspond to the first electrical path or the second electrical path.
  • a 6-1 electrical path is further formed in the sixth layer
  • a 5-1 electrical path is further formed in the fifth layer
  • the other end of the sixth electrical path is the 6-1 It is connected to an electrical path
  • a 6-1 via is formed at the other end of the 6-1 electrical path
  • a 5-2 via is formed at one end of the 5-1 electrical path
  • the 5-1 electrical path The path and the 6-1 electrical path are connected through the 5-2 via and the 6-1 via, so that when a current flows through the first electrical path or the second electrical path, the 5-1 electrical path is Current may also be induced in the path and the 6-1 electrical path.
  • a 4-1 electrical path is formed in the fourth layer, a 5-3 via is formed at the other end of the 5-1 electrical path, and a fourth electrical path is formed at one end of the 4-1 electrical path.
  • -2 vias are formed, and the 4-1 electrical path and the 5-1 electrical path are connected through the 4-2 via and the 5-3 via, so that the first electrical path or the second electrical path When a current flows through an electrical path, current may also be induced in the 4-1 electrical path and the 5-1 electrical path.
  • a 3-1 electrical path is formed in the third layer, a 4-3 via is formed at the other end of the 4-1 electrical path, and a third electrical path is formed at one end of the 3-1 electrical path.
  • -2 vias are formed, and the 3-1 electrical path and the 4-1 electrical path are connected through the 3-2 via and the 4-3 via, so that the first electrical path or the second electrical path When a current flows through an electrical path, current may also be induced in the 3-1 electrical path and the 4-1 electrical path.
  • the third electrical path to the n+2 electrical path is electrically connected through a via formed at an end thereof, so that a current is induced when a current flows through the first electrical path or the second electrical path.
  • the third to n+2 electrical paths may correspond to a straight line, and a direction of the straight line may correspond to the first electrical path or the second electrical path.
  • a 3-m-th electrical path to (n+2)-m electrical paths are further formed in each of the n layers, wherein m is a natural number, and the third electrical path to the (n-th) electrical path are further formed.
  • the +2)-m electrical path is electrically connected in series through a via formed at an end thereof, and when current flows in the first electrical path or the second electrical path, the third electrical path to the (n+2)-th electrical path m Current can be induced in the electrical path.
  • a coil induces a winding effect through an electrical path and a via (VIA) printed on a stacked printed circuit board, so that it is possible to provide a stacked circuit structure that is easy to manufacture and can detect current without affecting the product size.
  • VIP via
  • FIG. 1 is a conceptual diagram of a stacked circuit structure capable of detecting current according to the present invention.
  • FIG. 2 is a block diagram of a stacked circuit structure capable of detecting current according to an embodiment of the present invention.
  • FIG 3 is a cross-sectional view of a first coil structure formed in a stacked circuit structure according to an embodiment of the present invention.
  • FIG. 4 is a block diagram of a stacked circuit structure capable of detecting current according to another embodiment of the present invention.
  • FIG. 5 is a cross-sectional view of a second coil structure formed in a stacked circuit structure according to another embodiment of the present invention.
  • first and second are used to describe various members, regions, layers, regions, and/or components, but these members, parts, regions, layers, regions, and/or components refer to these terms. It is obvious that it should not be limited by. These terms do not imply any particular order, top or bottom, or superiority, and are used only to distinguish one member, region, region, or component from another member, region, region, or component. Accordingly, the first member, region, region, or component to be described below may refer to the second member, region, region, or component without departing from the teachings of the inventive concept. For example, without departing from the scope of the present invention, a first element may be referred to as a second element, and similarly, a second element may be referred to as a first element.
  • FIG. 1 is a conceptual diagram of a stacked circuit structure capable of detecting current according to the present invention.
  • the stacked circuit structure 100 illustrated in FIG. 1 may include a first layer 110 and a second layer 120.
  • a first electrical path through which the main current 120 flows may be formed in the first layer 110.
  • a second electrical path through which the main current 130 flows may be formed in the second layer 120.
  • a first via (not shown) may be formed at one end of the first electrical path, and a second via (not shown) at one end corresponding to the first via (not shown) of the second electrical path Poem) can be formed. Accordingly, the main current may flow through the first electrical path, the first via, the second via, and the second electrical path.
  • the stacked circuit structure 100 illustrated in FIG. 1 may include a coil 140 that allows an induced current to flow through the passage of magnetic fields 150-1 and 150-2 generated when a main current flows. That is, the first magnetic field 150-1 is formed by the main current 120 flowing in the first electrical path, and when the first magnetic field 150-1 passes through the coil 140, an induced current in the coil 140 Can flow.
  • the second magnetic field 150-2 is formed by the main current 130 flowing in the second electrical path, and when the second magnetic field 150-2 passes through the coil 140, an induced current in the coil 140 Can flow.
  • the coil 140 may be formed of n stacked circuit structures between the first layer 110 and the second layer 120 (wherein n is a natural number of 2 or more).
  • n is a natural number of 2 or more.
  • FIG. 2 is a block diagram of a stacked circuit structure capable of detecting current according to an embodiment of the present invention.
  • a stacked circuit structure 200 capable of detecting current includes a first layer 210, a second layer 220, and a first layer 210 and a second layer ( 220) may include n layers 230 to 260 formed therebetween.
  • a first electrical path 215 through which a main current may flow may be formed in the first layer 210.
  • a second electrical path 225 through which a main current may flow may be formed in the second layer 220.
  • a first via may be formed at one end of the first electrical path 215, and a second via may be formed at an end of the second electrical path 225 corresponding to the first via. Accordingly, the first electrical path 215, the first via, the second electrical path 225, and the second via may form an electrical loop to allow the main current to flow.
  • a third electrical path to an n+2th electrical path may be formed in each of the n layers (other than 230 to 260).
  • a third electrical path 235 may be formed in the third layer 230.
  • a fourth electrical path 245 may be formed in the fourth layer 240.
  • a fifth electrical path 255 may be formed in the fifth layer 250.
  • a sixth electrical path 265 may be formed in the sixth layer 260.
  • an n+2th electrical path (not shown) may be formed in the n+2th layer (not shown).
  • the third to n+2th electrical paths formed in each of the n layers 230 to 260 may be electrically connected through vias formed at ends.
  • a third layer 230 is formed under the first layer 210
  • a fifth layer 250 is formed under the third layer 230
  • a fifth layer 250 is formed under the third layer 230
  • a fifth layer 250 A sixth layer 260 may be formed under the sixth layer 260
  • a fourth layer 240 may be formed under the sixth layer 260
  • a second layer 220 may be formed under the fourth layer 240.
  • a third via may be formed at one end of the third electrical path 235.
  • a fourth via may be formed at one end of the fourth electrical path 245 corresponding to the third via. Accordingly, the third electrical path 235, the third via, the fourth via, and the fourth electrical path 245 may be electrically connected to each other.
  • a virtual electrical path 270 connecting the third via and the fourth via is illustrated by a dotted line.
  • a 4-1 via may be formed at the other end of the fourth electrical path 245.
  • a fifth via may be formed at one end of the fifth electrical path 255 corresponding to the 4-1 via. Accordingly, the fourth electrical path 245, the 4-1 via, the fifth via, and the fifth electrical path 255 may be electrically connected to each other.
  • a virtual electrical path 280 connecting vias 4-1 and 5 is illustrated by dotted lines.
  • a 5-1 via may be formed at the other end of the fifth electrical path 255.
  • a sixth via may be formed at one end of the sixth electrical path 265 corresponding to the 5-1 via. Accordingly, the fifth electrical path 255, the 5-1 via, the sixth via, and the sixth electrical path 265 may be electrically connected to each other.
  • a virtual electrical path 290 connecting vias 5-1 and 6 is illustrated by dotted lines.
  • a third electrical path 235 to an n+2th electrical path may be formed.
  • the third electrical path 235 to the n+2th electrical path are electrically connected through a via formed at an end thereof, and are connected to the first electrical path 215 or the second electrical path 225.
  • a coil structure having a closed area (hereinafter referred to as a “first coil structure”) may be formed so that the current is induced when the current flows.
  • the third electrical paths 235 to the n+2th electrical paths may be formed in a straight line, and the directions of the first electrical paths through which the main current flows ( 215) and/or the direction of the second electrical path 225.
  • the direction immediately preceding the third electrical path 235 to the n+2th electrical path may be the same as the linear direction of the first electrical path 215 and/or the second electrical path 225. have. Accordingly, the first magnetic field 217 generated when the main current flows through the first electrical path 215 and/or the second magnetic field 267 generated when the main rectification flows in the second electrical path 225 The magnetic flux linkage can be maximized in the coil structure.
  • FIG 3 is a cross-sectional view of a first coil structure formed in a stacked circuit structure according to an embodiment of the present invention.
  • a third electrical path 235, a fourth electrical path 245, a fifth electrical path 255, and a sixth electrical path 265 are respectively connected in series through corresponding vias. While being connected, a first coil structure may be formed. Accordingly, a current may be induced in the first coil structure when a current flows through the first electrical path 215 or the second electrical path 225.
  • FIG. 4 is a block diagram of a stacked circuit structure capable of detecting current according to another embodiment of the present invention.
  • a stacked circuit structure 400 capable of detecting current according to another exemplary embodiment of the present invention may include all components in the stacked circuit structure 200 of FIG. 2.
  • each of the n layers (other than 230 to 260) formed between the first layer 210 and the second layer 220 of the stacked circuit structure 400 has a 3-mth electrical path to an (n+2)th electrical path. )-m electrical path may be further formed.
  • a third electrical path 235 and a 3-1 electrical path 430 may be formed in the third layer 230.
  • a fourth electrical path 245 and a 4-1 electrical path 440 may be formed in the fourth layer 240.
  • a fifth electrical path 255 and a 5-1 electrical path 450 may be formed in the fifth layer 250.
  • a sixth electrical path 265 and a 6-1 electrical path 460 may be formed in the sixth layer 260.
  • the (n+2)th electrical path (not shown) and the (n+2)-1th electrical path (not shown) may be formed in the n+2th layer (not shown).
  • the third electrical path to the n+2th electrical path formed in each of the n layers (other than 230 to 260), and the 3-mth electrical path to the (n+2)-m electrical path that may be additionally formed All can be electrically connected in series through vias formed at the ends of each electrical path.
  • the stacked circuit structure 400 illustrated in FIG. 4 may include the configuration of the stacked circuit structure 200 illustrated in FIG. 2, and the other end of the electrical path 265 of the sixth layer 260 is 6-1. It may be connected to one end of the layer 460.
  • a 6-1 via may be formed at the other end of the 6-1 electrical path 460.
  • a 5-2 via may be formed at one end of the 5-1 electrical path 450 corresponding to the 6-1 via. Accordingly, the 6-1th electrical path 460, the 6-1th via, the 5-2th via, and the 5-1th electrical path 450 may be electrically connected to each other.
  • a virtual electrical path 470 connecting vias 6-1 and 5-2 is illustrated by dotted lines.
  • vias 5-3 may be formed at the other end of the 5-1 electrical path 450.
  • a 4-2 via may be formed at one end of the 4-1 electrical path 440 corresponding to the 5-3 via. Accordingly, the 5-1 electrical path 450, the 5-3 via, the 4-2 via, and the 4-1 electrical path 440 may be electrically connected to each other.
  • a virtual electrical path 480 connecting vias 5-3 and 4-2 is illustrated by dotted lines.
  • vias 4-3 may be formed at the other end of the 4-1 electrical path 440.
  • a 3-2 via may be formed at one end of the 3-1 electrical path 430 corresponding to the 4-3 via. Accordingly, the 4-1 electrical path 440, the 4-3 via, the 3-2 via, and the 3-1 electrical path 430 may be electrically connected to each other.
  • a virtual electrical path 490 connecting vias 4-3 and 3-2 is illustrated by dotted lines.
  • each of the n layers formed between the first layer 210 and the second layer 220 includes a third electrical path 235 to an n+2 electrical path (not shown), and a 3-mth electrical path.
  • Electrical paths 430 to (n+2)-m electrical paths (not shown) may be formed, and third electrical paths 235 to (n+2)-m electrical paths (not shown)
  • a coil structure that is electrically connected in series through vias formed at the ends of each electrical path and has a closed area so that current is induced when current flows through the first electrical path 215 or the second electrical path 225 hereinafter ' (Referred to as a second coil structure) can be formed.
  • the second coil structure may have a larger number of coil turns by m than the first coil structure.
  • the third electrical path 235 to the (n+2)-m electrical path may be formed in a straight line, and the directions immediately preceding the main current flow It may correspond to the direction of the first electrical path 215 and/or the second electrical path 225. This is almost the same as the contents described with reference to FIG. 2.
  • a 3-2 electrical path 435 may be additionally formed in the third layer 230.
  • One end of the 3-2 electrical path 435 may be connected to the other end of the 3-1 electrical path 430.
  • the other end of the 3-2 electrical path 435 may be connected to a via to form an electrical connection structure for a third coil structure. Since the structure may be substantially the same as the structure described with reference to FIGS. 2 to 4, a detailed description thereof will be omitted.
  • FIG. 5 is a cross-sectional view of a second coil structure formed in a stacked circuit structure according to an embodiment of the present invention.
  • the second coil structure may be formed by being connected in series through (via). Accordingly, a coil structure similar to the first coil structure illustrated in FIG. 3 may be repeatedly formed in the second coil structure, whereby current flows through the first electrical path 215 or the second electrical path 225. In this case, a current having a higher sensitivity than the first coil structure may be induced.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

본 발명은 적층형 회로 구조체에 대한 발명으로서, 보다 상세하게는 전류 검출이 가능한 적층형 회로 구조체에 대한 것이다. 본 발명의 일 실시예에 따른 적층형 회로 구조체는, 제1 전기적 경로가 형성된 제1 레이어, 제2 전기적 경로가 형성된 제2 레이어 및 제1 레이어 및 제2 레이어 사이에 위치된 n개의 레이어들을 포함하되, n은 2 이상의 자연수이고, n개의 레이어들 각각에는 제3 전기적 경로 내지 제n+2 전기적 경로가 형성되고, 제3 전기적 경로 내지 제n+2 전기적 경로는 단부에 형성된 비아를 통해 전기적으로 연결되어, 제1 전기적 경로 또는 상기 제2 전기적 경로에 전류가 흐를 때 전류가 유도시킬 수 있다.

Description

전류 검출이 가능한 적층형 회로 구조체
본 발명은 적층형 회로 구조체에 대한 발명으로서, 보다 상세하게는 전류 검출이 가능한 적층형 회로 구조체에 대한 것이다.
일부 전자 장치들의 동작 특성은 전력 공급원으로부터 공급되는 교류의 전기적 특성에 매우 민감하게 작동하기 때문에 전력의 전기적 특성들은 세밀하게 제어되어야 한다. 또한, 이러한 세밀한 제어를 위해서 공급되는 전력의 전기적 특성들을 정밀하게 측정할 수 있는 센서가 필요하다.
전류 센서는 전송선을 흐르는 전류를 측정하기 위해 인덕터(즉, 코일)를 구비할 수 있다. 전송선을 흐르는 전류는 인덕터에 유도 기전력을 발생시키기 때문에, 인덕터에 유도되는 유도 기전력을 측정함으로써 전송선에 흐르는 전류를 센싱할 수 있는 것이다.
종래의 전류 센서에 사용되는 인덕터는 사람의 손 또는 기계에 의해 도전선을 도넛형의 구조물에 감는 방법을 통해 제작되고 있다. 이러한 방법으로 전류 센서를 형성하는 경우, 전류 센서 제작이 번거롭고 센서의 부피로 인한 전자 제품의 크기가 커지는 등 다양한 문제점을 발생시킬 수 있다.
본 발명은 제작이 간편하고 제품 크기에 영향이 없는 전류 검출이 가능한 적층형 회로 구조체를 제공하고자 한다.
본 발명의 일 실시 예에 따른 적층형 회로 구조체는, 제1 전기적 경로가 형성된 제1 레이어; 제2 전기적 경로가 형성된 제2 레이어; 상기 제1 레이어 및 상기 제2 레이어 사이에 위치되고, 제3 전기적 경로가 형성되며, 상기 제3 전기적 경로의 일단에는 제3 비아가 형성된 제3 레이어; 및 상기 제2 레이어 및 상기 제3 레이어 사이에 위치되고, 제4 전기적 경로가 형성되며, 상기 제4 전기적 경로의 일단에는 제4 비아가 형성된 제4 레이어;를 포함하되, 상기 n은 2 이상의 자연수이고, 상기 제3 전기적 경로와 상기 제4 전기적 경로는 상기 제3 비아 및 상기 제4 비아를 통해 연결되어 상기 제1 전기적 경로 또는 상기 제2 전기적 경로에 전류가 흐를 때 전류를 유도시킬 수 있다.
실시예에 따라, 상기 제1 전기적 경로의 일단에는 제1 비아가 형성되고, 상기 제2 전기적 경로의 일단에는 제2 비아가 형성되고, 상기 제1 전기적 경로, 상기 제1 비아, 상기 제2 전기적 경로 및 상기 제2 비아는 전기적 루프를 형성하도록 형성될 수 있다.
실시예에 따라, 상기 적층형 회로 구조체는, 상기 제3 레이어 및 상기 제4 레이어 사이에 위치되고, 제5 전기적 경로가 형성되고, 상기 제5 전기적 경로 일단에는 제5 비아가 형성되는 제5 레이어;를 더 포함하되, 상기 제4 전기적 경로의 타단에는 제4-1 비아가 형성되고, 상기 제4 전기적 경로와 상기 제5 전기적 경로는 상기 제4-1 비아 및 제5 비아를 통해 연결되어, 상기 제1 전기적 경로 또는 상기 제2 전기적 경로에 전류가 흐를 때 상기 제3 전기적 경로 내지 상기 제5 전기적 경로에 전류가 유도될 수 있다.
실시예에 따라, 상기 적층형 회로 구조체는, 상기 제5 레이어 및 상기 제4 레이어 사이에 위치되고, 제6 전기적 경로가 형성되고, 상기 제6 전기적 경로 일단에는 제6 비아가 형성된 제6 레이어;를 더 포함하되, 상기 제5 전기적 경로의 타단에는 제5-1 비아가 형성되고, 상기 제5 전기적 경로와 상기 제6 전기적 경로는 상기 제5-1 비아 및 상기 제6 비아를 통해 연결되어, 상기 제1 전기적 경로 또는 상기 제2 전기적 경로에 전류가 흐를 때 상기 제3 전기적 경로 내지 상기 제6 전기적 경로에 전류가 유도될 수 있다.
실시예에 따라, 상기 제3 전기적 경로 내지 상기 제6 전기적 경로는 직선에 상응하고, 상기 직선의 방향은 제1 전기적 경로 또는 상기 제2 전기적 경로에 대응될 수 있다.
실시예에 따라, 상기 제6 레이어에는 제6-1 전기적 경로가 더 형성되고, 상기 제5 레이어에는 제5-1 전기적 경로가 더 형성되되, 상기 제6 전기적 경로의 타단은 상기 제6-1 전기적 경로와 연결되고, 상기 제6-1 전기적 경로의 타단에는 제6-1 비아가 형성되고, 상기 제5-1 전기적 경로의 일단에는 제5-2 비아가 형성되며, 상기 제5-1 전기적 경로와 상기 제6-1 전기적 경로는 상기 제5-2 비아 및 상기 제6-1 비아를 통해 연결되어, 상기 제1 전기적 경로 또는 상기 제2 전기적 경로에 전류가 흐를 때 상기 제5-1 전기적 경로 및 상기 제6-1 전기적 경로에도 전류가 유도될 수 있다.
실시예에 따라, 상기 제4 레이어에는 제4-1 전기적 경로가 형성되되, 상기 제5-1 전기적 경로 타단에는 제5-3 비아가 형성되고, 상기 제4-1 전기적 경로의 일단에는 제4-2 비아가 형성되고, 상기 제4-1 전기적 경로와 상기 제5-1 전기적 경로는 상기 제4-2 비아 및 상기 제5-3 비아를 통해 연결되어, 상기 제1 전기적 경로 또는 상기 제2 전기적 경로에 전류가 흐를 때 상기 제4-1 전기적 경로 및 상기 제5-1 전기적 경로에도 전류가 유도될 수 있다.
실시예에 따라, 상기 제3 레이어에는 제3-1 전기적 경로가 형성되되, 상기 제4-1 전기적 경로 타단에는 제4-3 비아가 형성되고, 상기 제3-1 전기적 경로의 일단에는 제3-2 비아가 형성되고, 상기 제3-1 전기적 경로와 상기 제4-1 전기적 경로는 상기 제3-2 비아 및 상기 제4-3 비아를 통해 연결되어, 상기 제1 전기적 경로 또는 상기 제2 전기적 경로에 전류가 흐를 때 상기 제3-1 전기적 경로 및 상기 제4-1 전기적 경로에도 전류가 유도될 수 있다.
본 발명의 다른 실시예에 따르면, 제1 전기적 경로가 형성된 제1 레이어; 제2 전기적 경로가 형성된 제2 레이어; 및 상기 제1 레이어 및 상기 제2 레이어 사이에 위치된 n개의 레이어들;을 포함하되, 상기 n은 2 이상의 자연수이고, 상기 n개의 레이어들 각각에는 제3 전기적 경로 내지 제n+2 전기적 경로가 형성되고, 상기 제3 전기적 경로 내지 상기 제n+2 전기적 경로는 단부에 형성된 비아를 통해 전기적으로 연결되어, 상기 제1 전기적 경로 또는 상기 제2 전기적 경로에 전류가 흐를 때 전류가 유도되는, 적층형 회로 구조체가 개시된다.
실시예에 따라, 상기 제3 전기적 경로 내지 상기 제n+2 전기적 경로는 직선에 상응하고, 상기 직선의 방향은 제1 전기적 경로 또는 상기 제2 전기적 경로에 대응될 수 있다.
실시예에 따라, 상기 n개의 레이어들 각각에는 제3-m 전기적 경로 내지 제(n+2)-m 전기적 경로가 더 형성되되, 상기 m은 자연수이고, 상기 제3 전기적 경로 내지 상기 제(n+2)-m 전기적 경로는 단부에 형성된 비아를 통해 전기적으로 직렬 연결되고, 상기 제1 전기적 경로 또는 상기 제2 전기적 경로에 전류가 흐를 때 상기 제3 전기적 경로 내지 상기 제(n+2)-m 전기적 경로에 전류가 유도될 수 있다.
본 발명에 따르면, 적층형 인쇄회로기판에 인쇄된 전기적 경로 및 비아(VIA)를 통해 코일이 권취 효과를 유도하여 제작이 간편하고 제품 크기에 영향이 없는 전류 검출이 가능한 적층형 회로 구조체를 제공할 수 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명에 따른 전류 검출이 가능한 적층형 회로 구조체에 대한 개념도이다.
도 2는 본 발명의 일 실시예에 따른 전류 검출이 가능한 적층형 회로 구조체에 대한 구성도이다.
도 3은 본 발명의 일 실시예에 따른 적층형 회로 구조체에 형성된 제1 코일 구조에 대한 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 전류 검출이 가능한 적층형 회로 구조체에 대한 구성도이다.
도 5는 본 발명의 다른 실시예에 따른 적층형 회로 구조체에 형성된 제2 코일 구조에 대한 단면도이다.
본 발명의 기술적 사상에 따른 예시적인 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 더욱 완전하게 설명하기 위하여 제공되는 것으로, 아래의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 기술적 사상의 범위가 아래의 실시예들로 한정되는 것은 아니다. 오히려, 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 기술적 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 영역, 층들, 부위 및/또는 구성 요소들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들, 부위 및/또는 구성 요소들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 특정 순서나 상하, 또는 우열을 의미하지 않으며, 하나의 부재, 영역, 부위, 또는 구성 요소를 다른 부재, 영역, 부위 또는 구성 요소와 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 영역, 부위 또는 구성 요소는 본 발명의 기술적 사상의 가르침으로부터 벗어나지 않고서도 제2 부재, 영역, 부위 또는 구성 요소를 지칭할 수 있다. 예를 들면, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명의 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것이다.
여기에서 사용된 '및/또는' 용어는 언급된 부재들의 각각 및 하나 이상의 모든 조합을 포함한다.
이하에서는 첨부한 도면들을 참조하여 본 발명의 기술적 사상에 의한 실시예들에 대해 상세히 설명한다.
도 1은 본 발명에 따른 전류 검출이 가능한 적층형 회로 구조체에 대한 개념도이다.
도 1에 예시된 적층형 회로 구조체(100)는 제1 레이어(110), 제2 레이어(120)를 포함할 수 있다. 제1 레이어(110)에는 메인 전류(120)가 흐르는 제1 전기적 경로가 형성될 수 있다. 제2 레이어(120)에는 메인 전류(130)가 흐르는 제2 전기적 경로가 형성될 수 있다. 비록 도시되지는 않았지만 제1 전기적 경로의 일단에는 제1 비아(Via hole)(미도시)가 형성될 수 있고, 제2 전기적 경로 중 제1 비아(Via)에 상응하는 일단에는 제2 비아(미도시)가 형성될 수 있다. 따라서, 메인 전류는 제1 전기적 경로, 제1 비아, 제2 비아 및 제2 전기적 경로를 통해 흐를 수 있다.
또한 도 1에 예시된 적층형 회로 구조체(100)는 메인 전류가 흐를 때 발생되는 자기장(150-1, 150-2)의 통과에 의하여 유도 전류를 흐르게 하는 코일(140)을 포함할 수 있다. 즉, 제1 전기적 경로에 흐르는 메인 전류(120)에 의하여 제1 자기장(150-1)이 형성되고, 제1 자기장(150-1)이 코일(140)을 통과하면 코일(140)에 유도 전류가 흐를 수 있다. 또한, 제2 전기적 경로에 흐르는 메인 전류(130)에 의하여 제2 자기장(150-2)이 형성되고, 제2 자기장(150-2)이 코일(140)을 통과하면 코일(140)에 유도 전류가 흐를 수 있다.
이러한 코일(140)은 제1 레이어(110) 및 제2 레이어(120) 사이에 n개의 적층형 회로 구조체로 형성될 수 있다(단, n은 2 이상의 자연수임). 이하, 도 2 내지 도 5를 참조하여 코일(140)이 n개의 적층형 회로 구조체로 형성된 경우에 대해 보다 구체적으로 설명한다.
도 2는 본 발명의 일 실시예에 따른 전류 검출이 가능한 적층형 회로 구조체에 대한 구성도이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 전류 검출이 가능한 적층형 회로 구조체(200)는 제1 레이어(210), 제2 레이어(220) 및 제1 레이어(210)와 제2 레이어(220) 사이에 형성된 n개의 레이어(230 내지 260)를 포함할 수 있다. 제1 레이어(210)에는 메인 전류가 흐를 수 있는 제1 전기적 경로(215)가 형성될 수 있다. 또한 제2 레이어(220)에는 메인 전류가 흐를 수 있는 제2 전기적 경로(225)가 형성될 수 있다. 또한, 제1 전기적 경로(215)의 일단에는 제1 비아가 형성되고, 제2 전기적 경로(225)의 단부 중 제1 비아에 대응되는 일단에는 제2 비아가 형성될 수 있다. 따라서, 제1 전기적 경로(215), 제1 비아, 제2 전기적 경로(225) 및 제2 비아는 전기적 루프를 형성하여 메인 전류를 흐르도록 할 수 있다.
또한, n개의 레이어들(230 내지 260 외) 각각에는 제3 전기적 경로 내지 제n+2 전기적 경로가 형성될 수 있다. 예를 들어, 제3 레이어(230)에는 제3 전기적 경로(235)가 형성될 수 있다. 또한, 제4 레이어(240)에는 제4 전기적 경로(245)가 형성될 수 있다. 또한, 제5 레이어(250)에는 제5 전기적 경로(255)가 형성될 수 있다. 또한, 제6 레이어(260)에는 제6 전기적 경로(265)가 형성될 수 있다. 마찬가지로 제n+2 레이어(미도시)에는 제n+2 전기적 경로(미도시)가 형성될 수 있다.
또한, n개의 레이어들(230 내지 260 외) 각각에 형성된 제3 전기적 경로 내지 제n+2 전기적 경로는 단부에 형성된 비아를 통해 전기적으로 연결될 수 있다. 예를 들어, 도 2와 같이 제1 레이어(210)와 제2 레이어(220) 사이에 n개의 레이어들이 형성되어 코일 구조(140)를 형성한 경우를 가정하여 설명하다(n=2인 경우). 도 2에 예시된 바와 같이, 제1 레이어(210) 하부에 제3 레이어(230)가 형성되고, 제3 레이어(230) 하부에 제5 레이어(250)가 형성되고, 제5 레이어(250) 하부에 제6 레이어(260)가 형성되고, 제6 레이어(260) 하부에 제4 레이어(240)가 형성되며, 제4 레이어(240) 하부에 제2 레이어(220)가 형성될 수 있다.
이때, 제3 전기적 경로(235)의 일단에는 제3 비아가 형성될 수 있다. 또한, 제4 전기적 경로(245) 중 제3 비아에 대응되는 일단에는 제4 비아가 형성될 수 있다. 따라서, 제3 전기적 경로(235), 제3 비아, 제4 비아 및 제4 전기적 경로(245)는 서로 전기적으로 연결될 수 있다. 도 2에는 제3 비아 및 제4 비아를 연결하는 가상의 전기적 경로(270)가 점선으로 도시되어 있다.
또한, 제4 전기적 경로(245)의 타단에는 제4-1 비아가 형성될 수 있다. 또한, 제5 전기적 경로(255) 중 제4-1 비아에 대응되는 일단에는 제5 비아가 형성될 수 있다. 따라서, 제4 전기적 경로(245), 제4-1 비아, 제5 비아 및 제5 전기적 경로(255)는 서로 전기적으로 연결될 수 있다. 도 2에는 제4-1 비아 및 제5 비아를 연결하는 가상의 전기적 경로(280)가 점선으로 도시되어 있다.
또한, 제5 전기적 경로(255)의 타단에는 제5-1 비아가 형성될 수 있다. 또한, 제6 전기적 경로(265) 중 제5-1 비아에 대응되는 일단에는 제6 비아가 형성될 수 있다. 따라서, 제5 전기적 경로(255), 제5-1 비아, 제6 비아 및 제6 전기적 경로(265)는 서로 전기적으로 연결될 수 있다. 도 2에는 제5-1 비아 및 제6 비아를 연결하는 가상의 전기적 경로(290)가 점선으로 도시되어 있다.
상술한 바와 같이, 제1 레이어(210) 및 제2 레이어(220) 사이에 형성된 n개의 레이어들 각각에는 제3 전기적 경로(235) 내지 제n+2 전기적 경로(미도시)가 형성될 수 있고, 제3 전기적 경로(235) 내지 상기 제n+2 전기적 경로(미도시)는 단부에 형성된 비아를 통해 전기적으로 연결되어, 상기 제1 전기적 경로(215) 또는 상기 제2 전기적 경로(225)에 전류가 흐를 때 전류가 유도되도록 폐면적을 가지는 코일 구조(이하 '제1 코일 구조'라 칭함)를 형성할 수 있다.
한편, 도 2에 예시된 바와 같이, 제3 전기적 경로(235) 내지 제n+2 전기적 경로(미도시)는 직선으로 형성될 수 있고, 당해 직전들의 방향은 메인 전류가 흐르는 제1 전기적 경로(215) 및/또는 제2 전기적 경로(225) 방향에 상응할 수 있다. 예를 들어, 제3 전기적 경로(235) 내지 제n+2 전기적 경로(미도시)의 직전 방향은 제1 전기적 경로(215) 및/또는 제2 전기적 경로(225)의 직선 방향과 동일할 수 있다. 이로 인하여 제1 전기적 경로(215)에 메인 전류가 흐를 때 발생되는 제1 자기장(217) 및/또는 제2 전기적 경로(225)에 메인 정류가 흐를 때 발생되는 제2 자기장(267)이 제1 코일 구조에 자속 쇄교량을 최대로 할 수 있다.
도 3은 본 발명의 일 실시예에 따른 적층형 회로 구조체에 형성된 제1 코일 구조에 대한 단면도이다.
도 3을 참조하면, 제3 전기적 경로(235), 제4 전기적 경로(245), 제5 전기적 경로(255) 및 제6 전기적 경로(265)가 각각 상응하는 비아(via)를 통해 직렬적으로 연결되면서 제1 코일 구조를 형성할 수 있다. 따라서, 제1 코일 구조에는 상기 제1 전기적 경로(215) 또는 상기 제2 전기적 경로(225)에 전류가 흐를 때 전류가 유도될 수 있다.
도 4는 본 발명의 다른 실시예에 따른 전류 검출이 가능한 적층형 회로 구조체에 대한 구성도이다.
도 4를 참조하면, 본 발명의 다른 실시예에 따른 전류 검출이 가능한 적층형 회로 구조체(400)는 도 2의 적층형 회로 구조체(200)에 구성을 모두 포함할 수 있다.
추가적으로, 당해 적층형 회로 구조체(400)의 제1 레이어(210) 및 제2 레이어(220) 사이에 형성된 n개의 레이어들(230 내지 260 외) 각각에는 제3-m 전기적 경로 내지 제(n+2)-m 전기적 경로가 더 형성될 수 있다.
여기서 m은 n개의 레이어들(230 내지 260 외) 각각에 추가적으로 형성된 전기적 경로의 개수에 상응하는 자연수일 수 있다. 따라서, m=1인 경우 n개의 레이어들(230 내지 260 외) 각각에는 2개의 전기적 경로가 형성되어 있을 수 있고, m=2 인 경우 n개의 레이어들(230 내지 260 외) 각각에는 3개의 전기적 경로가 형성되어 있을 수 있다.
도 5의 예시에는 m=1인 경우가 예시된다. 즉, 제3 레이어(230)에는 제3 전기적 경로(235) 및 제3-1 전기적 경로(430)가 형성될 수 있다. 또한, 제4 레이어(240)에는 제4 전기적 경로(245) 및 및 제4-1 전기적 경로(440)가 형성될 수 있다. 또한, 제5 레이어(250)에는 제5 전기적 경로(255) 및 및 제5-1 전기적 경로(450)가 형성될 수 있다. 또한, 제6 레이어(260)에는 제6 전기적 경로(265) 및 및 제6-1 전기적 경로(460)가 형성될 수 있다. 마찬가지로 제n+2 레이어(미도시)에는 제(n+2) 전기적 경로(미도시) 및 및 제(n+2)-1 전기적 경로(미도시)가 형성될 수 있다.
또한, n개의 레이어들(230 내지 260 외) 각각에 형성된 제3 전기적 경로 내지 제n+2 전기적 경로, 그리고 추가적으로 형성될 수 있는 제3-m 전기적 경로 내지 제(n+2)-m 전기적 경로는 각 전기적 경로의 단부에 형성된 비아를 통해 모두 직렬적으로 전기적 연결될 수 있다.
예를 들어, 도 4와 같이 제1 레이어(210)와 제2 레이어(220) 사이에 n개의 레이어들이 형성되고, n개의 레이어들 각각에 2개의 전기적 경로가 형성되어 코일 구조(140)를 형성한 경우를 가정하여 설명한다(n=2 및 m=1인 경우).
도 4에 예시된 적층형 회로 구조체(400)는 도 2에 예시된 적층형 회로 구조체(200)의 구성을 포함할 수 있고, 제6 레이어(260)의 전기적 경로(265)의 타단은 제6-1 레이어(460)의 일단과 연결될 수 있다. 제6-1 전기적 경로(460)의 타단에는 제6-1 비아가 형성될 수 있다. 또한, 제5-1 전기적 경로(450) 중 제6-1 비아에 대응되는 일단에는 제5-2 비아가 형성될 수 있다. 따라서, 제6-1 전기적 경로(460), 제6-1 비아, 제5-2 비아 및 제5-1 전기적 경로(450)는 서로 전기적으로 연결될 수 있다. 도 4에는 제6-1 비아 및 제5-2 비아를 연결하는 가상의 전기적 경로(470)가 점선으로 도시되어 있다.
또한, 제5-1 전기적 경로(450)의 타단에는 제5-3 비아가 형성될 수 있다. 또한, 제4-1 전기적 경로(440) 중 제5-3 비아에 대응되는 일단에는 제4-2 비아가 형성될 수 있다. 따라서, 제5-1 전기적 경로(450), 제5-3 비아, 제4-2 비아 및 제4-1 전기적 경로(440)는 서로 전기적으로 연결될 수 있다. 도 4에는 제5-3 비아 및 제4-2 비아를 연결하는 가상의 전기적 경로(480)가 점선으로 도시되어 있다.
또한, 제4-1 전기적 경로(440)의 타단에는 제4-3 비아가 형성될 수 있다. 또한, 제3-1 전기적 경로(430) 중 제4-3 비아에 대응되는 일단에는 제3-2 비아가 형성될 수 있다. 따라서, 제4-1 전기적 경로(440), 제4-3 비아, 제3-2 비아 및 제3-1 전기적 경로(430)는 서로 전기적으로 연결될 수 있다. 도 4에는 제4-3 비아 및 제3-2 비아를 연결하는 가상의 전기적 경로(490)가 점선으로 도시되어 있다.
상술한 바와 같이, 제1 레이어(210) 및 제2 레이어(220) 사이에 형성된 n개의 레이어들 각각에는 제3 전기적 경로(235) 내지 제n+2 전기적 경로(미도시), 제3-m 전기적 경로(430) 내지 제(n+2)-m 전기적 경로(미도시)가 형성될 수 있고, 제3 전기적 경로(235) 내지 상기 제(n+2)-m 전기적 경로(미도시)는 각 전기적 경로의 단부에 형성된 비아를 통해 직렬적으로 전기적 연결되어, 제1 전기적 경로(215) 또는 제2 전기적 경로(225)에 전류가 흐를 때 전류가 유도되도록 폐면적을 가지는 코일 구조(이하 '제2 코일 구조'라 칭함)를 형성할 수 있다. 제2 코일 구조는 제1 코일 구조에 비하여 코일 권선수가 m만큼 클 수 있다.
한편, 도 4에 예시된 바와 같이, 제3 전기적 경로(235) 내지 제(n+2)-m 전기적 경로(미도시)는 직선으로 형성될 수 있고, 당해 직전들의 방향은 메인 전류가 흐르는 제1 전기적 경로(215) 및/또는 제2 전기적 경로(225) 방향에 상응할 수 있다. 이는 도 2를 참조하여 설명한 내용과 대동소이하다.
또한, m=2인 경우, 제3 레이어(230)에는 제3-2 전기적 경로(435)가 추가로 형성될 수 있다. 제3-2 전기적 경로(435)의 일단은 제3-1 전기적 경로(430)의 타단과 연결될 수 있다. 제3-2 전기적 경로(435)의 타단은 비아와 연결되어 제3 코일 구조를 위한 전기적 연결 구조를 형성할 수 있다. 당해 구조는 도 2 내지 도 4를 참조하여 설명한 구조와 대동소이할 수 있으므로, 이에 대한 구체적인 설명은 생략한다.
도 5는 본 발명의 일 실시예에 따른 적층형 회로 구조체에 형성된 제2 코일 구조에 대한 단면도이다.
도 5를 참조하면, 제3-1 전기적 경로(430), 제4-1 전기적 경로(440), 제5-1 전기적 경로(450) 및 제6-1 전기적 경로(460)가 각각 상응하는 비아(via)를 통해 직렬적으로 연결되면서 제2 코일 구조를 형성할 수 있다. 따라서, 제2 코일 구조에는 도 3에 예시된 제1 코일구조와 유사한 코일 구조가 반복적으로 형성될 수 있고, 이로 인해, 제1 전기적 경로(215) 또는 제2 전기적 경로(225)에 전류가 흐를 때 제1 코일 구조보다 감도가 높은 전류가 유도될 수 있다.
이상, 본 발명을 바람직한 실시 예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시 예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.

Claims (11)

  1. 제1 전기적 경로가 형성된 제1 레이어;
    제2 전기적 경로가 형성된 제2 레이어;
    상기 제1 레이어 및 상기 제2 레이어 사이에 위치되고, 제3 전기적 경로가 형성되며, 상기 제3 전기적 경로의 일단에는 제3 비아가 형성된 제3 레이어; 및
    상기 제2 레이어 및 상기 제3 레이어 사이에 위치되고, 제4 전기적 경로가 형성되며, 상기 제4 전기적 경로의 일단에는 제4 비아가 형성된 제4 레이어;
    를 포함하되,
    상기 n은 2 이상의 자연수이고,
    상기 제3 전기적 경로와 상기 제4 전기적 경로는 상기 제3 비아 및 상기 제4 비아를 통해 연결되어 상기 제1 전기적 경로 또는 상기 제2 전기적 경로에 전류가 흐를 때 전류를 유도시키는, 적층형 회로 구조체.
  2. 제1항에 있어서,
    상기 제1 전기적 경로의 일단에는 제1 비아가 형성되고,
    상기 제2 전기적 경로의 일단에는 제2 비아가 형성되고,
    상기 제1 전기적 경로, 상기 제1 비아, 상기 제2 전기적 경로 및 상기 제2 비아는 전기적 루프를 형성하도록 형성된, 적층형 회로 구조체.
  3. 제1항에 있어서,
    상기 제3 레이어 및 상기 제4 레이어 사이에 위치되고, 제5 전기적 경로가 형성되고, 상기 제5 전기적 경로 일단에는 제5 비아가 형성되는 제5 레이어;
    를 더 포함하되,
    상기 제4 전기적 경로의 타단에는 제4-1 비아가 형성되고,
    상기 제4 전기적 경로와 상기 제5 전기적 경로는 상기 제4-1 비아 및 제5 비아를 통해 연결되어, 상기 제1 전기적 경로 또는 상기 제2 전기적 경로에 전류가 흐를 때 상기 제3 전기적 경로 내지 상기 제5 전기적 경로에 전류가 유도되는, 적층형 회로 구조체.
  4. 제3항에 있어서,
    상기 제5 레이어 및 상기 제4 레이어 사이에 위치되고, 제6 전기적 경로가 형성되고, 상기 제6 전기적 경로 일단에는 제6 비아가 형성된 제6 레이어;
    를 더 포함하되,
    상기 제5 전기적 경로의 타단에는 제5-1 비아가 형성되고,
    상기 제5 전기적 경로와 상기 제6 전기적 경로는 상기 제5-1 비아 및 상기 제6 비아를 통해 연결되어, 상기 제1 전기적 경로 또는 상기 제2 전기적 경로에 전류가 흐를 때 상기 제3 전기적 경로 내지 상기 제6 전기적 경로에 전류가 유도되는, 적층형 회로 구조체.
  5. 제4항에 있어서,
    상기 제3 전기적 경로 내지 상기 제6 전기적 경로는 직선에 상응하고, 상기 직선의 방향은 제1 전기적 경로 또는 상기 제2 전기적 경로에 대응되는, 적층형 회로 구조체.
  6. 제4항에 있어서,
    상기 제6 레이어에는 제6-1 전기적 경로가 더 형성되고,
    상기 제5 레이어에는 제5-1 전기적 경로가 더 형성되되,
    상기 제6 전기적 경로의 타단은 상기 제6-1 전기적 경로와 연결되고,
    상기 제6-1 전기적 경로의 타단에는 제6-1 비아가 형성되고,
    상기 제5-1 전기적 경로의 일단에는 제5-2 비아가 형성되며,
    상기 제5-1 전기적 경로와 상기 제6-1 전기적 경로는 상기 제5-2 비아 및 상기 제6-1 비아를 통해 연결되어, 상기 제1 전기적 경로 또는 상기 제2 전기적 경로에 전류가 흐를 때 상기 제5-1 전기적 경로 및 상기 제6-1 전기적 경로에도 전류가 유도되는, 적층형 회로 구조체.
  7. 제6항에 있어서,
    상기 제4 레이어에는 제4-1 전기적 경로가 형성되되,
    상기 제5-1 전기적 경로 타단에는 제5-3 비아가 형성되고,
    상기 제4-1 전기적 경로의 일단에는 제4-2 비아가 형성되고,
    상기 제4-1 전기적 경로와 상기 제5-1 전기적 경로는 상기 제4-2 비아 및 상기 제5-3 비아를 통해 연결되어, 상기 제1 전기적 경로 또는 상기 제2 전기적 경로에 전류가 흐를 때 상기 제4-1 전기적 경로 및 상기 제5-1 전기적 경로에도 전류가 유도되는, 적층형 회로 구조체.
  8. 제7항에 있어서,
    상기 제3 레이어에는 제3-1 전기적 경로가 형성되되,
    상기 제4-1 전기적 경로 타단에는 제4-3 비아가 형성되고,
    상기 제3-1 전기적 경로의 일단에는 제3-2 비아가 형성되고,
    상기 제3-1 전기적 경로와 상기 제4-1 전기적 경로는 상기 제3-2 비아 및 상기 제4-3 비아를 통해 연결되어, 상기 제1 전기적 경로 또는 상기 제2 전기적 경로에 전류가 흐를 때 상기 제3-1 전기적 경로 및 상기 제4-1 전기적 경로에도 전류가 유도되는, 적층형 회로 구조체.
  9. 제1 전기적 경로가 형성된 제1 레이어;
    제2 전기적 경로가 형성된 제2 레이어; 및
    상기 제1 레이어 및 상기 제2 레이어 사이에 위치된 n개의 레이어들;
    을 포함하되,
    상기 n은 2 이상의 자연수이고,
    상기 n개의 레이어들 각각에는 제3 전기적 경로 내지 제n+2 전기적 경로가 형성되고,
    상기 제3 전기적 경로 내지 상기 제n+2 전기적 경로는 단부에 형성된 비아를 통해 전기적으로 연결되어, 상기 제1 전기적 경로 또는 상기 제2 전기적 경로에 전류가 흐를 때 전류가 유도되는, 적층형 회로 구조체.
  10. 제9항에 있어서,
    상기 제3 전기적 경로 내지 상기 제n+2 전기적 경로는 직선에 상응하고, 상기 직선의 방향은 제1 전기적 경로 또는 상기 제2 전기적 경로에 대응되는, 적층형 회로 구조체.
  11. 제9항에 있어서,
    상기 n개의 레이어들 각각에는 제3-m 전기적 경로 내지 제(n+2)-m 전기적 경로가 더 형성되되,
    상기 m은 자연수이고,
    상기 제3 전기적 경로 내지 상기 제(n+2)-m 전기적 경로는 단부에 형성된 비아를 통해 전기적으로 직렬 연결되고,
    상기 제1 전기적 경로 또는 상기 제2 전기적 경로에 전류가 흐를 때 상기 제3 전기적 경로 내지 상기 제(n+2)-m 전기적 경로에 전류가 유도되는, 적층형 회로 구조체.
PCT/KR2019/017697 2019-11-19 2019-12-13 전류 검출이 가능한 적층형 회로 구조체 WO2021100965A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0148250 2019-11-19
KR1020190148250A KR102239126B1 (ko) 2019-11-19 2019-11-19 전류 검출이 가능한 적층형 회로 구조체

Publications (1)

Publication Number Publication Date
WO2021100965A1 true WO2021100965A1 (ko) 2021-05-27

Family

ID=75439838

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/017697 WO2021100965A1 (ko) 2019-11-19 2019-12-13 전류 검출이 가능한 적층형 회로 구조체

Country Status (2)

Country Link
KR (1) KR102239126B1 (ko)
WO (1) WO2021100965A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008134118A (ja) * 2006-11-28 2008-06-12 Daihen Corp 電流検出用プリント基板
JP2011185914A (ja) * 2010-03-04 2011-09-22 Kohshin Electric Corp 電流センサ
KR20120071538A (ko) * 2010-12-23 2012-07-03 한국과학기술원 3차원 집적 회로를 위한 전류 측정 소자, 이의 제조 방법 및 이를 포함하는 전류 측정 회로
JP2013160638A (ja) * 2012-02-06 2013-08-19 Nippon Soken Inc 電流検出器
KR101818924B1 (ko) * 2016-12-08 2018-01-17 주식회사 코본테크 다층 피시비 코어 구조를 이용한 플럭스 게이트 방식의 전압 및 전류 복합 감지장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3810296B2 (ja) * 2000-09-19 2006-08-16 日本特殊陶業株式会社 配線基板
WO2002089157A1 (fr) * 2001-04-27 2002-11-07 Ajinomoto Co., Inc. Enroulement multicouche et procede de fabrication
KR101099663B1 (ko) 2009-09-03 2011-12-29 주식회사 플라즈마트 전기적 특성을 측정하기 위한 센서
KR20120025236A (ko) * 2010-09-07 2012-03-15 삼성전기주식회사 적층형 인덕터 및 그 제조 방법
KR101354635B1 (ko) * 2012-01-19 2014-01-23 한국과학기술원 임베디드 토로이달 코일 및 그 제조방법과 다층인쇄회로기판

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008134118A (ja) * 2006-11-28 2008-06-12 Daihen Corp 電流検出用プリント基板
JP2011185914A (ja) * 2010-03-04 2011-09-22 Kohshin Electric Corp 電流センサ
KR20120071538A (ko) * 2010-12-23 2012-07-03 한국과학기술원 3차원 집적 회로를 위한 전류 측정 소자, 이의 제조 방법 및 이를 포함하는 전류 측정 회로
JP2013160638A (ja) * 2012-02-06 2013-08-19 Nippon Soken Inc 電流検出器
KR101818924B1 (ko) * 2016-12-08 2018-01-17 주식회사 코본테크 다층 피시비 코어 구조를 이용한 플럭스 게이트 방식의 전압 및 전류 복합 감지장치

Also Published As

Publication number Publication date
KR102239126B1 (ko) 2021-04-12

Similar Documents

Publication Publication Date Title
WO2018021691A1 (ko) 다층 피시비 코어 구조를 가지는 전류 검출소자
Kojovic PCB Rogowski coils benefit relay protection
US6034521A (en) Active optical current measuring system
WO2014137012A1 (en) Shielding apparatus, shielding method and demagnetizing for measuring magnetic field
CN107037251A (zh) 电流传感器和用于测量电流的装置
CN107728012A (zh) 用于直流电气母线的电弧故障检测装备
WO2018056708A1 (ko) 다층 피시비 코어 구조를 가지는 교류 및 직류 누설전류 검출소자가 적용된 누전차단기
US6771142B1 (en) Network coupler
WO2022177247A1 (ko) 전류 센싱 장치
WO2021100965A1 (ko) 전류 검출이 가능한 적층형 회로 구조체
CN104237591B (zh) 一种抗磁场干扰单块pcb闭合罗氏线圈设计方法与实现
WO2019216511A1 (ko) 차폐 구조를 가지는 로고스키 코일 전류 센서
WO2009019200A8 (de) Anordnung zur messung eines in einem elektrischen leiter fliessenden stroms
CN102308348A (zh) 电流互感器及电流检测电路和检测方法
CN103901252B (zh) 10kv输电线路零序电流检测系统
CN1967264B (zh) 带补偿线圈的螺旋管空心线圈电流互感器
WO2020153609A1 (ko) 인덕턴스 가변 장치 및 이의 제어방법
CN107728013A (zh) 用于直流电气母线的电弧故障检测装备
WO2013115505A1 (ko) 동축권선 변압기를 이용한 전력 추정 장치
EP3940397A1 (en) Magnetic isolator
EP3895325B1 (en) Electrical connection for transferring signals while reducing interference
CN114019218A (zh) 一种双通道零磁通电流传感器
WO2021112457A1 (en) Current-measuring assembly
DK152237B (da) Forstaerkerkredsloeb til et apparat til aktiv beskyttelse af kommunikationsledninger mod forstyrrende staerkstroemsfelter
WO2022092904A1 (ko) 기생 인덕턴스 감소를 위한 적층형 회로 구조체

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19953024

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19953024

Country of ref document: EP

Kind code of ref document: A1