WO2021004335A1 - 同步信号发送方法、终端及装置、存储介质 - Google Patents

Abstract

本公开公开了一种同步信号发送方法、终端及装置、存储介质，包括：按照公式 d _PSS（n）＝1-2x（m）或d _PSS（n）＝d _u（n）生成直通链路主同步信号序列d _PSS（n），并根据直通链路主同步信号序列产生直通链路主同步信号；发送直通链路主同步信号；或在与空口下行主同步信号不同的频率资源上发送直通链路主同步信号。

Description

同步信号发送方法、终端及装置、存储介质

相关申请的交叉引用

本申请主张在2019年7月5日在中国提交的中国专利申请号No.201910603816.6的优先权，其全部内容通过引用包含于此。

技术领域

本公开涉及无线通信技术领域，特别涉及一种同步信号发送方法、终端及装置、存储介质。

背景技术

在相关NR(New Radio，新空口)V2X(智能网联汽车技术，Vehicle-to-Everything；车联网)通信中，终端与终端之间要建立同步，首先需要终端在直通链路上发送同步信号，相关技术中直通链路主同步信号序列S-PSS(直通链路主同步信号，Sidelink Primary Synchronization Signal)使用的是一种新的m序列。

相关技术的不足在于：在采用该新的m序列时，会出现虚警或误检问题，进一步的，还会导致了同步检测概率降低以及同步时延增加。

发明内容

本公开提供了一种同步信号发送方法、终端及装置、存储介质，用以解决在采用m序列时出现的虚警或误检问题。

本公开的一些实施例中提供了一种同步信号发送方法，包括：

按照特定多项式生成S-PSS序列，并根据S-PSS序列产生S-PSS同步信号；

发送S-PSS同步信号；其中：

所述按照特定多项式生成S-PSS序列包括如下方式之一或者其组合：

按照公式d _PSS(n)＝1-2x(m)生成S-PSS序列d _PSS(n)其中，x(m)是基于多项式x(i+7)＝(x(i+4)+x(i))mod2生成的，m＝(n+CS)mod127且0≤n＜127， n是第一种序列编号，m是根据n和CS生成的第二种序列编号，i是第三种序列编号，CS是循环移位，且CS是不等于0、43及86的正整数；或，

按照公式d _PSS(n)＝1-2x(m)生成S-PSS序列d _PSS(n)其中，x(m)是基于多项式x(i+7)＝(x(i+1)+x(i))mod2生成的，m＝(n+CS)mod127且0≤n＜127，n是第一种序列编号，m是根据n和CS生成的第二种序列编号，i是第三种序列编号，CS是循环移位；或，

按照公式d _PSS(n)＝d _u(n)生成S-PSS序列d _PSS(n)，其中：

u是根序列索引号，且0≤u＜127；或，

在与空口DL-PSS所占用的频率资源不同的频率资源上发送S-PSS同步信号，所述空口下行主同步信号DL-PSS是由基站发送给终端的，所述直通链路主同步信号S-PSS是由终端发送给终端的。

实施中，在x(m)是基于多项式x(i+7)＝(x(i+4)+x(i))mod2生成的时，m按如下方式之一取值：

m＝(n+43×N _ID ⁽²⁾+d1)mod127，即CS＝43×N _ID ⁽²⁾+d1，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d1为正整数；或，

m＝(n+(43+d2)×N _ID ⁽²⁾+d3)mod127，即CS＝(43+d2)×N _ID ⁽²⁾+d3，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d2和d3为正整数；或，

m＝(n+(43-d4)×N _ID ⁽²⁾+d5)mod127，即CS＝(43-d4)×N _ID ⁽²⁾+d5，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d4和d5为正整数；或，

m＝(n+43×(N _ID ⁽²⁾+d6))mod127，即CS＝43×(N _ID ⁽²⁾+d6)，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d6为正整数；或，

m＝(n+43×{N1,N2})mod127，即CS＝43×{N1,N2}，其中N1,N2是与直通链路主同步序列的两个索引号N _ID ⁽²⁾对应，并且N1和N2对应直通链路主同步信号所使用的m序列的两个循环移位；或，

m＝(n+X1)mod127，即CS＝{X1}，X1与直通链路主同步序列的一个索引号N _ID ⁽²⁾对应，并且X1对应直通链路主同步信号所使用的m序列的一个循环移位；或，

m＝(n+{X2,X3})mod127，即CS＝{X2,X3}，X2和X3分别与直通链路主同步信号序列的两个索引号N _ID ⁽²⁾对应，并且X2和X3分别对应直通链路主同步信号所使用的m序列的两个循环移位；或，

m＝(n+{X4,X5,X6})mod127，即CS＝{X4,X5,X6}，X4,X5和X6分别与直通链路主同步信号序列的三个索引号N _ID ⁽²⁾对应，并且X4、X5和X6分别对应直通链路主同步信号所使用的m序列的三个循环移位。

实施中，在x(m)是基于多项式x(i+7)＝(x(i+1)+x(i))mod2生成的时，m按如下方式之一取值：

m＝(n+43×N _ID ⁽²⁾+d1)mod127，即CS＝43×N _ID ⁽²⁾+d1，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d1为正整数；或，

m＝(n+(43+d2)×N _ID ⁽²⁾+d3)mod127，即CS＝(43+d2)×N _ID ⁽²⁾+d3，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d2和d3为正整数；或，

m＝(n+(43-d4)×N _ID ⁽²⁾+d5)mod127，即CS＝(43-d4)×N _ID ⁽²⁾+d5，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d4和d5为正整数；或，

m＝(n+43×(N _ID ⁽²⁾+d6))mod127，即CS＝43×(N _ID ⁽²⁾+d6)，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d6为正整数；或，

m＝(n+43×{N1,N2})mod127，即CS＝43×{N1,N2}，其中N1,N2是与直通链路主同步序列的两个索引号N _ID ⁽²⁾对应，并且N1和N2对应直通链路主同步信号所使用的m序列的两个循环移位；或，

m＝(n+X1)mod127，即CS＝{X1}，X1与直通链路主同步序列的一个索引号N _ID ⁽²⁾对应，并且X1对应直通链路主同步信号所使用的m序列的一个循环移位；或，

m＝(n+{X2,X3})mod127，即CS＝{X2,X3}，X2和X3分别与直通链路主同步信号序列的两个索引号N _ID ⁽²⁾对应，并且X2和X3分别对应直通链路主同步信号所使用的m序列的两个循环移位；或，

m＝(n+{X4,X5,X6})mod127，即CS＝{X4,X5,X6}，X4,X5和X6分别与直通链路主同步信号序列的三个索引号N _ID ⁽²⁾对应，并且X4、X5和X6分别对应直通链路主同步信号所使用的m序列的三个循环移位；或，

m＝(n+d6×N _ID ⁽²⁾)mod127，即CS＝d6×N _ID ⁽²⁾，其中N _ID ⁽²⁾是直通链路主同 步信号序列索引号，d6为正整数。

实施中，所述频率资源包括以下资源之一或者其组合：子载波、资源块、部分带宽BWP、载波、频带。

本公开的一些实施例中提供了一种终端，包括：

处理器，用于读取存储器中的程序，执行下列过程：

按照特定多项式生成S-PSS序列，并根据S-PSS序列产生S-PSS同步信号；

收发机，用于在处理器的控制下接收和发送数据，执行下列过程：

发送S-PSS同步信号；

其中：

所述按照特定多项式生成S-PSS序列包括如下方式之一或者其组合：

按照公式d _PSS(n)＝1-2x(m)生成S-PSS序列d _PSS(n)其中，x(m)是基于多项式x(i+7)＝(x(i+4)+x(i))mod2生成的，m＝(n+CS)mod127且0≤n＜127，n是第一种序列编号，m是根据n和CS生成的第二种序列编号，i是第三种序列编号，CS是循环移位，且CS是不等于0、43及86的正整数；或，

按照公式d _PSS(n)＝1-2x(m)生成S-PSS序列d _PSS(n)其中，x(m)是基于多项式x(i+7)＝(x(i+1)+x(i))mod2生成的，m＝(n+CS)mod127且0≤n＜127，n是第一种序列编号，m是根据n和CS生成的第二种序列编号，i是第三种序列编号，CS是循环移位；或，

按照公式d _PSS(n)＝d _u(n)生成S-PSS序列d _PSS(n)，其中：

u是根序列索引号，且0≤u＜127；或，

在与空口DL-PSS所占用的频率资源不同的频率资源上发送S-PSS同步信号，所述空口下行主同步信号DL-PSS是由基站发送给终端的，所述直通链路主同步信号S-PSS是由终端发送给终端的。

实施中，在x(m)是基于多项式x(i+7)＝(x(i+4)+x(i))mod2生成的时，m按如下方式之一取值：

m＝(n+43×N _ID ⁽²⁾+d1)mod127，即CS＝43×N _ID ⁽²⁾+d1，其中N _ID ⁽²⁾是直通链 路主同步信号序列索引号，d1为正整数；或，

m＝(n+(43+d2)×N _ID ⁽²⁾+d3)mod127，即CS＝(43+d2)×N _ID ⁽²⁾+d3，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d2和d3为正整数；或，

m＝(n+(43-d4)×N _ID ⁽²⁾+d5)mod127，即CS＝(43-d4)×N _ID ⁽²⁾+d5，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d4和d5为正整数；或，

m＝(n+43×(N _ID ⁽²⁾+d6))mod127，即CS＝43×(N _ID ⁽²⁾+d6)，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d6为正整数；或，

m＝(n+43×{N1,N2})mod127，即CS＝43×{N1,N2}，其中N1,N2是与直通链路主同步序列的两个索引号N _ID ⁽²⁾对应，并且N1和N2对应直通链路主同步信号所使用的m序列的两个循环移位；或，

m＝(n+X1)mod127，即CS＝{X1}，X1与直通链路主同步序列的一个索引号N _ID ⁽²⁾对应，并且X1对应直通链路主同步信号所使用的m序列的一个循环移位；或，

m＝(n+{X2,X3})mod127，即CS＝{X2,X3}，X2和X3分别与直通链路主同步信号序列的两个索引号N _ID ⁽²⁾对应，并且X2和X3分别对应直通链路主同步信号所使用的m序列的两个循环移位；或，

m＝(n+{X4,X5,X6})mod127，即CS＝{X4,X5,X6}，X4,X5和X6分别与直通链路主同步信号序列的三个索引号N _ID ⁽²⁾对应，并且X4、X5和X6分别对应直通链路主同步信号所使用的m序列的三个循环移位。

实施中，在x(m)是基于多项式x(i+7)＝(x(i+1)+x(i))mod2生成的时，m按如下方式之一取值：

m＝(n+43×N _ID ⁽²⁾+d1)mod127，即CS＝43×N _ID ⁽²⁾+d1，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d1为正整数；或，

m＝(n+(43+d2)×N _ID ⁽²⁾+d3)mod127，即CS＝(43+d2)×N _ID ⁽²⁾+d3，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d2和d3为正整数；或，

m＝(n+(43-d4)×N _ID ⁽²⁾+d5)mod127，即CS＝(43-d4)×N _ID ⁽²⁾+d5，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d4和d5为正整数；或，

m＝(n+43×(N _ID ⁽²⁾+d6))mod127，即CS＝43×(N _ID ⁽²⁾+d6)，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d6为正整数；或，

m＝(n+43×{N1,N2})mod127，即CS＝43×{N1,N2}，其中N1,N2是与直通链路主同步序列的两个索引号N _ID ⁽²⁾对应，并且N1和N2对应直通链路主同步信号所使用的m序列的两个循环移位；或，

m＝(n+X1)mod127，即CS＝{X1}，X1与直通链路主同步序列的一个索引号N _ID ⁽²⁾对应，并且X1对应直通链路主同步信号所使用的m序列的一个循环移位；或，

m＝(n+{X2,X3})mod127，即CS＝{X2,X3}，X2和X3分别与直通链路主同步信号序列的两个索引号N _ID ⁽²⁾对应，并且X2和X3分别对应直通链路主同步信号所使用的m序列的两个循环移位；或，

m＝(n+{X4,X5,X6})mod127，即CS＝{X4,X5,X6}，X4,X5和X6分别与直通链路主同步信号序列的三个索引号N _ID ⁽²⁾对应，并且X4、X5和X6分别对应直通链路主同步信号所使用的m序列的三个循环移位；或，

m＝(n+d6×N _ID ⁽²⁾)mod127，即CS＝d6×N _ID ⁽²⁾，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d6为正整数。

实施中，所述频率资源包括以下资源之一或者其组合：子载波、资源块、BWP、载波、频带。

本公开的一些实施例中提供了一种同步信号发送装置，包括：

同步信号生成模块，用于按照特定多项式生成S-PSS序列，并根据S-PSS序列产生S-PSS同步信号；

发送模块，用于发送S-PSS同步信号；

其中：

所述按照特定多项式生成S-PSS序列包括如下方式之一或者其组合：

按照公式d _PSS(n)＝1-2x(m)生成S-PSS序列d _PSS(n)其中，x(m)是基于多项式x(i+7)＝(x(i+4)+x(i))mod2生成的，m＝(n+CS)mod127且0≤n＜127，n是第一种序列编号，m是根据n和CS生成的第二种序列编号，i是第三种序列编号，CS是循环移位，且CS是不等于0、43及86的正整数；或，

按照公式d _PSS(n)＝1-2x(m)生成S-PSS序列d _PSS(n)其中，x(m)是基于多项式x(i+7)＝(x(i+1)+x(i))mod2生成的，m＝(n+CS)mod127且0≤n＜127，n是第一种序列编号，m是根据n和CS生成的第二种序列编号，i是第三种 序列编号，CS是循环移位；或，

按照公式d _PSS(n)＝d _u(n)生成S-PSS序列d _PSS(n)，其中：

u是根序列索引号，且0≤u＜127；或，

在与空口DL-PSS所占用的频率资源不同的频率资源上发送S-PSS同步信号，所述空口下行主同步信号DL-PSS是由基站发送给终端的，所述直通链路主同步信号S-PSS是由终端发送给终端的。

本公开的一些实施例中提供了一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上述同步信号发送方法的步骤。

本公开有益效果如下：

在本公开的一些实施例提供的技术方案中，由于采用了循环移位，更具体的，CS是不等于0、43及86的正整数；或，直接通过序列与DL-PSS保持低相关；或，在与空口DL-PSS所占用的频率资源不同的频率资源上发送S-PSS同步信号。因此可以使得直通链路同步信号与NR下行同步信号之间保持低相关特性，从而避免了同步信号检测中的虚警或误检问题，提升了直通链路同步信号检测的成功率，缩短了直通链路同步建立的时延。

附图说明

此处所说明的附图用来提供对本公开的进一步理解，构成本公开的一部分，本公开的示意性实施例及其说明用于解释本公开，并不构成对本公开的不当限定。在附图中：

图1为本公开的一些实施例中直通链路同步信号与下行同步信号误检示意图；

图2为本公开的一些实施例中采用低相关同步信号后直通链路同步信号与下行同步信号示意图；

图3为本公开的一些实施例中同步信号发送方法实施流程示意图；以及

图4为本公开的一些实施例中终端结构示意图。

具体实施方式

无论是基站与终端之间的空口通信，还是终端与终端之间的直通通信，在进行以交换控制与数据信息为目的的通信之前，为了保证通信双方的时间基准与频率基准是对齐的，即符号与子载波的起始位置是约定好的，需要通信双方进行同步。

相关技术中直通链路主同步信号序列S-PSS(直通链路主同步信号，Sidelink Primary Synchronization Signal)使用的是一种新的m序列。

但是，该m序列并不能有效保证与下行主同步信号DL-PSS(下行主同步信号，Downlink Primary Synchronization Signal)之间的低相关特性，在直通链路主同步信号S-PSS与下行主同步信号DL-PSS之间互相关系数较高的情况下，无论对于NR空口设备，还是NR V2X设备，由于它们在初始接入时缺乏先验信息，并不知道同步信号的来源，所以都会出现虚警或误检问题，从而导致了同步检测概率降低以及同步时延增加。

下面以具体实例来进行说明。

图1为直通链路同步信号与下行同步信号误检示意图，如图所示，终端1在发送直通链路同步信号时，如果使用了与下行同步信号互相关系数较高的同步序列，对于处于基站覆盖内的终端3来说，终端3会将直通链路同步信号误认为是下行同步信号，并且进行同步信号检测，从而导致了终端3的同步检测概率降低与同步时延增加。

基于此，本公开的一些实施例中将提出一种用于直通链路(Sidelink)的同步信号的发送方案，在方案中，发送端可以根据本公开的一些实施例中给出的同步信号序列的生成方案，确定直通链路同步信号序列，并在两个设备之间建立同步。由于本公开的一些实施例中提供的方案可以使得直通链路同步信号与NR下行同步信号之间保持低相关特性，从而也就避免了同步信号检测中的虚警或误检问题，提升了直通链路同步信号检测的成功率，缩短了直通链路同步建立的时延。

采用本公开的一些实施例提供的技术方案后，相对于相关技术，发送端可以根据方案给出的同步信号序列的生成方案，确定直通链路同步信号序列， 并在两个设备之间建立同步。由于本公开提供的方法可以使得直通链路同步信号与NR下行同步信号之间保持低相关特性，从而避免了同步信号检测中的虚警或误检问题，提升了直通链路同步信号检测的成功率，缩短了直通链路同步建立的时延。

图2为采用低相关同步信号后直通链路同步信号与下行同步信号示意图，如图2所示，终端1(发送端)向终端2(接收端)发送直通链路同步信号S-PSS，并且直通链路同步信号S-PSS与下行同步信号DL-PSS保持低相关，终端2根据收到的直通链路同步信号S-PSS，与终端1之间建立同步，然后终端2就可以与终端1之间进行直通链路数据通信了。并且由于S-PSS与DL-PSS之间的低相关特性，不会导致终端3出现虚警或误检问题。

下面结合附图对本公开的具体实施方式进行说明。

图3为同步信号发送方法实施流程示意图，如图所示，可以包括：

步骤301、按照特定多项式生成S-PSS序列，并根据S-PSS序列产生S-PSS同步信号；

步骤302、发送S-PSS同步信号。

其中：所述按照特定多项式生成S-PSS序列包括如下方式之一或者其组合：

按照公式d _PSS(n)＝1-2x(m)生成S-PSS序列d _PSS(n)其中，x(m)是基于多项式x(i+7)＝(x(i+4)+x(i))mod2生成的，m＝(n+CS)mod127且0≤n＜127，n是第一种序列编号，m是根据n和CS生成的第二种序列编号，i是第三种序列编号，CS是循环移位，且CS是不等于0、43及86的正整数；或，

按照公式d _PSS(n)＝1-2x(m)生成S-PSS序列d _PSS(n)其中，x(m)是基于多项式x(i+7)＝(x(i+1)+x(i))mod2生成的，m＝(n+CS)mod127且0≤n＜127，n是第一种序列编号，m是根据n和CS生成的第二种序列编号，i是第三种序列编号，CS是循环移位；或，

按照公式d _PSS(n)＝d _u(n)生成S-PSS序列d _PSS(n)，其中：

u是根序列索引号，且0≤u＜127；或，

在与空口DL-PSS所占用的频率资源不同的频率资源上发送S-PSS同步信号，所述空口下行主同步信号DL-PSS是由基站发送给终端的，所述直通链路主同步信号S-PSS是由终端发送给终端的。

下面对上述四种方式分别进行说明。

一、在对所述多项式进行循环移位处理后生成S-PSS序列时，按照公式d _PSS(n)＝1-2x(m)生成S-PSS序列d _PSS(n)，其中，x(m)是基于多项式x(i+7)＝(x(i+4)+x(i))mod2生成的，m＝(n+CS)mod127且0≤n＜127，且CS是不等于0、43及86的一个或多个正整数。

该方式下，即使在直通链路主同步信号S-PSS与NR下行主同步信号DL-PSS使用不同的循环移位来区分后，它们之间的互相关系数会随着频偏的增加而变化，甚至影响同步检测的成功率；但是生成直通链路主同步信号S-PSS序列时，使用的生成特定多项式与NR下行主同步信号DL-PSS序列所使用的多项式相同，S-PSS与DL-PSS之间序列的复用可以减少标准化工作量，降低终端实现复杂度。

具体实施中，在x(m)是基于多项式x(i+7)＝(x(i+4)+x(i))mod2生成的，m＝(n+CS)mod127且0≤n＜127时，m按如下方式之一取值：

(1)m＝(n+43×N _ID ⁽²⁾+d1)mod127，即CS＝43×N _ID ⁽²⁾+d1，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d1为正整数；具体的，例如d1＝20。

实施例1：

直通链路主同步信号S-PSS所使用的序列d _PSS(n)是按照公式d _PSS(n)＝1-2x(m)生成，其中：

x(m)是基于多项式x(i+7)＝(x(i+4)+x(i))mod2生成，而m＝(n+43×N _ID ⁽²⁾+d1)mod127，即CS＝43×N _ID ⁽²⁾+d1，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d1为正整数，比如d1＝20，这样如果直通链路主同步信号包括有两个同步序列，那么N _ID ⁽²⁾＝{0,1}，循环移位CS＝{20,63}。为了避免与下行同步信号产生高互相关性，CS是不等于0、43及86的两个正整数。

(2)m＝(n+(43+d2)×N _ID ⁽²⁾+d3)mod127，即CS＝(43+d2)×N _ID ⁽²⁾+d3，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d2和d3为正整数；具体的，例 如d2＝20，d3＝10。

实施例2：

直通链路主同步信号S-PSS所使用的序列d _PSS(n)是按照公式d _PSS(n)＝1-2x(m)生成，其中：

x(m)是基于多项式x(i+7)＝(x(i+4)+x(i))mod2生成，而m＝(n+(43+d2)×N _ID ⁽²⁾+d3)mod127，即CS＝(43+d2)×N _ID ⁽²⁾+d3，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d2和d3为正整数，比如d2＝20，d3＝10，这样如果直通链路主同步信号包括有两个同步序列，那么N _ID ⁽²⁾＝{0,1}，循环移位CS＝{10,73}。为了避免与下行同步信号产生高互相关性，CS是不等于0、43及86的两个正整数。

(3)m＝(n+(43-d4)×N _ID ⁽²⁾+d5)mod127，即CS＝(43-d4)×N _ID ⁽²⁾+d5，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d4和d5为正整数；具体的，例如d4＝20，d5＝10。

实施例3：

直通链路主同步信号S-PSS所使用的序列d _PSS(n)是按照公式d _PSS(n)＝1-2x(m)生成，其中：

x(m)是基于多项式x(i+7)＝(x(i+4)+x(i))mod2生成，而m＝(n+(43-d4)×N _ID ⁽²⁾+d5)mod127，即CS＝(43-d4)×N _ID ⁽²⁾+d5，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d4和d5为正整数，比如d4＝20，d5＝10，这样如果直通链路主同步信号包括有两个同步序列，那么N _ID ⁽²⁾＝{0,1}，循环移位CS＝{10,23}。为了避免与下行同步信号产生高互相关性，CS是不等于0、43及86的两个正整数。

(4)m＝(n+43×(N _ID ⁽²⁾+d6))mod127，即CS＝43×(N _ID ⁽²⁾+d6)，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d6为正整数；具体的，例如d6＝3。

实施例4：

直通链路主同步信号S-PSS所使用的序列d _PSS(n)是按照公式d _PSS(n)＝1-2x(m)生成，其中：

x(m)是基于多项式x(i+7)＝(x(i+4)+x(i))mod2生成，而m＝(n+43×(N _ID ⁽²⁾+d6))mod127，即CS＝43×(N _ID ⁽²⁾+d6)，其中N _ID ⁽²⁾是直通链 路主同步信号序列索引号，d6为正整数，比如d6＝3，这样如果直通链路主同步信号包括有两个同步序列，那么N _ID ⁽²⁾＝{0,1}，循环移位CS＝{129,172}。为了避免与下行同步信号产生高互相关性，CS是不等于0、43及86的两个正整数。

(5)m＝(n+43×{N1,N2})mod127，即CS＝43×{N1,N2}，其中N1,N2是与直通链路主同步序列的两个索引号N _ID ⁽²⁾对应。

实施例5：

直通链路主同步信号S-PSS所使用的序列d _PSS(n)是按照公式d _PSS(n)＝1-2x(m)生成，其中：

x(m)是基于多项式x(i+7)＝(x(i+4)+x(i))mod2生成，而m＝(n+43×{N1,N2})mod127，即CS＝43×{N1,N2}，其中N1,N2是与直通链路主同步序列的两个索引号N _ID ⁽²⁾对应，并且N1和N2对应直通链路主同步信号所使用的m序列的两个循环移位。这样如果N1＝4，N2＝7，那么直通链路主同步信号包括有两个同步序列，那么循环移位CS＝{172,301}。为了避免与下行同步信号产生高互相关性，CS是不等于0、43及86的两个正整数。

(6)m＝(n+X1)mod127，即CS＝{X1}，X1与直通链路主同步序列的一个索引号N _ID ⁽²⁾对应，并且X1对应直通链路主同步信号所使用的m序列的一个循环移位。

实施例6：

直通链路主同步信号S-PSS所使用的序列d _PSS(n)是按照公式d _PSS(n)＝1-2x(m)生成，其中：

x(m)是基于多项式x(i+7)＝(x(i+4)+x(i))mod2生成，而m＝(n+X1)mod127，即CS＝{X1}，X1与直通链路主同步序列的一个索引号N _ID ⁽²⁾对应，并且X1对应直通链路主同步信号所使用的m序列的一个循环移位。这样如果X1＝60，直通链路主同步信号包括有一个同步序列，那么循环移位CS＝{60}。为了避免与下行同步信号产生高互相关性，CS是不等于0、43及86的两个正整数。

(7)m＝(n+{X2,X3})mod127，即CS＝{X2,X3}，X2和X3分别与直通 链路主同步信号序列的两个索引号N _ID ⁽²⁾对应，并且X2和X3分别对应直通链路主同步信号所使用的m序列的两个循环移位。

实施例7：

直通链路主同步信号S-PSS所使用的序列d _PSS(n)是按照公式d _PSS(n)＝1-2x(m)生成，其中：

x(m)是基于多项式x(i+7)＝(x(i+4)+x(i))mod2生成，而m＝(n+{X2,X3})mod127，即CS＝{X2,X3}，X2和X3分别与直通链路主同步信号序列的两个索引号N _ID ⁽²⁾对应。这样如果X2＝20,X3＝60，直通链路主同步信号包括有两个同步序列，那么循环移位CS＝{20，60}。为了避免与下行同步信号产生高互相关性，CS是不等于0、43及86的两个正整数。

(8)m＝(n+{X4,X5,X6})mod127，即CS＝{X4,X5,X6}，X4,X5和X6分别与直通链路主同步信号序列的三个索引号N _ID ⁽²⁾对应，并且X4、X5和X6分别对应直通链路主同步信号所使用的m序列的三个循环移位。

实施例8：

直通链路主同步信号S-PSS所使用的序列d _PSS(n)是按照公式d _PSS(n)＝1-2x(m)生成，其中：

x(m)是基于多项式x(i+7)＝(x(i+4)+x(i))mod2生成，而m＝(n+{X4,X5,X6})mod127，即CS＝{X4,X5,X6}，X4,X5和X6分别与直通链路主同步信号序列的三个索引号N _ID ⁽²⁾对应。这样如果X4＝20,X5＝60,X6＝100，直通链路主同步信号包括有三个同步序列，那么循环移位CS＝{20，60，100}。为了避免与下行同步信号产生高互相关性，CS是不等于0、43及86的两个正整数。

二、在使用与所述多项式不同的多项式生成S-PSS序列时，按照公式d _PSS(n)＝1-2x(m)生成S-PSS序列d _PSS(n)，其中，x(m)是基于多项式x(i+7)＝(x(i+1)+x(i))mod2生成的。

该方式下，即使S-PSS无法复用DL-PSS的序列，增加了标准化工作量与终端实现复杂度；但是这种生成直通链路主同步信号S-PSS序列的方式，所使用的生成特定多项式与NR下行主同步信号DL-PSS序列所使用的多项式不同并且保持了低相关，这样它们之间的互相关系数在高频偏情况下仍然 很低，从而能够提高了同步检测的成功率。

具体实施中，在x(m)是基于多项式x(i+7)＝(x(i+1)+x(i))mod2生成的，m＝(n+CS)mod127且0≤n＜127时，m按如下方式之一取值：

(1)m＝(n+43×N _ID ⁽²⁾+d1)mod127，即CS＝43×N _ID ⁽²⁾+d1，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d1为正整数；具体的，例如d1＝20。

实施例9：

直通链路主同步信号S-PSS所使用的序列d _PSS(n)是按照公式d _PSS(n)＝1-2x(m)生成，其中：

x(m)是基于多项式x(i+7)＝(x(i+1)+x(i))mod2生成，而m＝(n+43×N _ID ⁽²⁾+d1)mod127，即CS＝43×N _ID ⁽²⁾+d1，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d1为正整数，比如d1＝20，这样如果直通链路主同步信号包括有两个同步序列，那么N _ID ⁽²⁾＝{0,1}，循环移位CS＝{20,63}。

(2)m＝(n+(43+d2)×N _ID ⁽²⁾+d3)mod127，即CS＝(43+d2)×N _ID ⁽²⁾+d3，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d2和d3为正整数；具体的，例如d2＝20，d3＝10。

实施例10：

直通链路主同步信号S-PSS所使用的序列d _PSS(n)是按照公式d _PSS(n)＝1-2x(m)生成，其中：

x(m)是基于多项式x(i+7)＝(x(i+1)+x(i))mod2生成，而m＝(n+(43+d2)×N _ID ⁽²⁾+d3)mod127，即CS＝(43+d2)×N _ID ⁽²⁾+d3，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d2和d3为正整数，比如d2＝20，d3＝10，这样如果直通链路主同步信号包括有两个同步序列，那么N _ID ⁽²⁾＝{0,1}，循环移位CS＝{10,73}。

(3)m＝(n+(43-d4)×N _ID ⁽²⁾+d5)mod127，即CS＝(43-d4)×N _ID ⁽²⁾+d5，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d4和d5为正整数；具体的，例如d4＝20，d5＝10。

实施例11：

直通链路主同步信号S-PSS所使用的序列d _PSS(n)是按照公式d _PSS(n)＝1-2x(m)生成，其中：

x(m)是基于多项式x(i+7)＝(x(i+1)+x(i))mod2生成，而m＝(n+(43-d4)×N _ID ⁽²⁾+d5)mod127，即CS＝(43-d4)×N _ID ⁽²⁾+d5，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d4和d5为正整数，比如d4＝20，d5＝10，这样如果直通链路主同步信号包括有两个同步序列，那么N _ID ⁽²⁾＝{0,1}，循环移位CS＝{10,23}。

(4)m＝(n+43×(N _ID ⁽²⁾+d6))mod127，即CS＝43×(N _ID ⁽²⁾+d6)，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d6为正整数；具体的，例如d6＝3。

实施例12：

直通链路主同步信号S-PSS所使用的序列d _PSS(n)是按照公式d _PSS(n)＝1-2x(m)生成，其中：

x(m)是基于多项式x(i+7)＝(x(i+1)+x(i))mod2生成，而m＝(n+43×(N _ID ⁽²⁾+d6))mod127，即CS＝43×(N _ID ⁽²⁾+d6)，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d6为正整数，比如d6＝3，这样如果直通链路主同步信号包括有两个同步序列，那么N _ID ⁽²⁾＝{0,1}，循环移位CS＝{129,172}。为了避免与下行同步信号产生高互相关性，CS是不等于0、43及86的两个正整数。

(5)m＝(n+43×{N1,N2})mod127，即CS＝43×{N1,N2}，其中N1,N2是与直通链路主同步序列的两个索引号N _ID ⁽²⁾对应。

实施例13：

直通链路主同步信号S-PSS所使用的序列d _PSS(n)是按照公式d _PSS(n)＝1-2x(m)生成，其中：

x(m)是基于多项式x(i+7)＝(x(i+1)+x(i))mod2生成，而m＝(n+43×{N1,N2})mod127，即CS＝43×{N1,N2}，其中N1,N2是与直通链路主同步序列的两个索引号N _ID ⁽²⁾对应，并且N1和N2对应直通链路主同步信号所使用的m序列的两个循环移位。这样如果N1＝4，N2＝7，那么直通链路主同步信号包括有两个同步序列，那么循环移位CS＝{172,301}。为了避免与下行同步信号产生高互相关性，CS是不等于0、43及86的两个正整数。

(6)m＝(n+X1)mod127，即CS＝{X1}，X1与直通链路主同步序列的一 个索引号N _ID ⁽²⁾对应，并且X1对应直通链路主同步信号所使用的m序列的一个循环移位。

实施例14：

直通链路主同步信号S-PSS所使用的序列d _PSS(n)是按照公式d _PSS(n)＝1-2x(m)生成，其中：

x(m)是基于多项式x(i+7)＝(x(i+1)+x(i))mod2生成，而m＝(n+X1)mod127，即CS＝{X1}，X1与直通链路主同步序列的一个索引号N _ID ⁽²⁾对应，并且X1对应直通链路主同步信号所使用的m序列的一个循环移位。这样如果X1＝60，直通链路主同步信号包括有一个同步序列，那么循环移位CS＝{60}。

(7)m＝(n+{X2,X3})mod127，即CS＝{X2,X3}，X2和X3分别与直通链路主同步信号序列的两个索引号N _ID ⁽²⁾对应，并且X2和X3分别对应直通链路主同步信号所使用的m序列的两个循环移位。

实施例15：

直通链路主同步信号S-PSS所使用的序列d _PSS(n)是按照公式d _PSS(n)＝1-2x(m)生成，其中：

x(m)是基于多项式x(i+7)＝(x(i+1)+x(i))mod2生成，而m＝(n+{X2,X3})mod127，即CS＝{X2,X3}，X2和X3分别与直通链路主同步信号序列的两个索引号N _ID ⁽²⁾对应。这样如果X2＝20,X3＝60，直通链路主同步信号包括有两个同步序列，那么循环移位CS＝{20，60}。

(8)m＝(n+{X4,X5,X6})mod127，即CS＝{X4,X5,X6}，X4,X5和X6分别与直通链路主同步信号序列的三个索引号N _ID ⁽²⁾对应，并且X4、X5和X6分别对应直通链路主同步信号所使用的m序列的三个循环移位。

实施例16：

直通链路主同步信号S-PSS所使用的序列d _PSS(n)是按照公式d _PSS(n)＝1-2x(m)生成，其中：

x(m)是基于多项式x(i+7)＝(x(i+1)+x(i))mod2生成，而m＝(n+{X4,X5,X6})mod127，即CS＝{X4,X5,X6}，X4,X5和X6分别与直通链路主同步信号序列的三个索引号N _ID ⁽²⁾对应。这样如果 X4＝20,X5＝60,X6＝100，直通链路主同步信号包括有三个同步序列，那么循环移位CS＝{20，60，100}。

(9)m＝(n+d6×N _ID ⁽²⁾)mod127，即CS＝d6×N _ID ⁽²⁾，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d6为正整数；具体的，例如d6＝43。

实施例17：

直通链路主同步信号S-PSS所使用的序列d _PSS(n)是按照公式d _PSS(n)＝1-2x(m)生成，其中：

x(m)是基于多项式x(i+7)＝(x(i+1)+x(i))mod2生成，而m＝(n+d6×N _ID ⁽²⁾)mod127，即CS＝d6×N _ID ⁽²⁾，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d6为正整数，比如d6＝43。这样如果直通链路主同步信号包括有两个同步序列，那么N _ID ⁽²⁾＝{0,1}，循环移位CS＝{0,43}，那么循环移位CS＝{0，43}。

三、在以所述多项式为基础生成ZC序列后，以所述ZC序列作为S-PSS序列时，按照公式d _PSS(n)＝d _u(n)生成S-PSS序列d _PSS(n)，其中：

u是根序列索引号，且0≤u＜127。

该方式下，使用该公式生成的序列是一种ZC(Zadoff-Chu)序列，即使考虑到ZC序列对多普勒频移的抵抗度略差于m序列，可能会影响同步检测的成功率；但是这种生成直通链路主同步信号S-PSS序列的方案，所使用的生成公式与LTE(长期演进，Long Term Evolution)下行主同步信号DL-PSS序列所使用的公式相同，S-PSS与LTE DL-PSS之间序列的复用可以减少标准化工作量，降低终端实现复杂度。

实施例18：

直通链路主同步信号S-PSS所使用的序列d _PSS(n)是按照公式d _PSS(n)＝d _u(n)生成，其中：

u是根序列索引号，且0≤u＜127。

上面公式中的u可以设为U1,U2。U1和U2分别与直通链路主同步信号序列的两个索引号N _ID ⁽²⁾对应。这样如果U1＝52,U2＝74，直通链路主同步信号包括有两个同步序列，那么根序列索引号u＝{52，74}。

四、在与空口DL-PSS所占用的频率资源不同的频率资源上发送S-PSS同步信号。

该方式下，即使考虑到这种方案只能用于专用载波的场景，即直通链路和空口链路使用不同的载波的场景，使得应用场景受限；但是这种直通链路主同步信号S-PSS配置方案，可以通过不同的频域资源来保持了直通链路同步信号与空口下行同步信号的低相关性，而不需要进行复杂的序列设计，减少了标准化工作量，降低终端实现复杂度。

具体实施中，所述频率资源可以包括以下资源之一或者其组合：子载波、资源块、BWP(Bandwidth part，部分带宽)、载波、频带。

实施例19：

直通链路主同步信号S-PSS所使用的频率资源与空口同步信号所使用的频率资源不同，此处所述不同的频率资源包括有不同的子载波、资源块、BWP、载波或频带。也就是说，通过不同的频域资源来区分直通链路同步信号与空口下行同步信号，进而保持了直通链路同步信号与空口下行同步信号的低相关性。

基于同一发明构思，本公开的一些实施例中还提供了一种同步信号发送装置、终端、计算机可读存储介质，由于这些设备解决问题的原理与方法相似，因此这些设备的实施可以参见方法的实施，重复之处不再赘述。

在实施本公开的一些实施例提供的技术方案时，可以按如下方式实施。

图4为终端结构示意图，如图所示，终端包括：

处理器400，用于读取存储器420中的程序，执行下列过程：

按照特定多项式生成S-PSS序列，并根据S-PSS序列产生S-PSS同步信号；

收发机410，用于在处理器400的控制下接收和发送数据，执行下列过程：

发送S-PSS同步信号；

其中：

所述按照特定多项式生成S-PSS序列包括如下方式之一或者其组合：

按照公式d _PSS(n)＝1-2x(m)生成S-PSS序列d _PSS(n)其中，x(m)是基于多项式x(i+7)＝(x(i+4)+x(i))mod2生成的，m＝(n+CS)mod127且0≤n＜127，n是第一种序列编号，m是根据n和CS生成的第二种序列编号，i是第三种序列编号，CS是循环移位，CS是不等于0、43及86的正整数；或，

按照公式d _PSS(n)＝1-2x(m)生成S-PSS序列d _PSS(n)其中，x(m)是基于多项式x(i+7)＝(x(i+1)+x(i))mod2生成的，m＝(n+CS)mod127且0≤n＜127，n是第一种序列编号，m是根据n和CS生成的第二种序列编号，i是第三种序列编号，CS是循环移位；或，

按照公式d _PSS(n)＝d _u(n)生成S-PSS序列d _PSS(n)，其中：

u是根序列索引号，且0≤u＜127；或，

在与空口DL-PSS所占用的频率资源不同的频率资源上发送S-PSS同步信号，所述空口下行主同步信号DL-PSS是由基站发送给终端的，所述直通链路主同步信号S-PSS是由终端发送给终端的。

实施中，在x(m)是基于多项式x(i+7)＝(x(i+4)+x(i))mod2生成的时，m按如下方式之一取值：

m＝(n+43×N _ID ⁽²⁾+d1)mod127，即CS＝43×N _ID ⁽²⁾+d1，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d1为正整数；或，

m＝(n+(43+d2)×N _ID ⁽²⁾+d3)mod127，即CS＝(43+d2)×N _ID ⁽²⁾+d3，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d2和d3为正整数；或，

m＝(n+(43-d4)×N _ID ⁽²⁾+d5)mod127，即CS＝(43-d4)×N _ID ⁽²⁾+d5，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d4和d5为正整数；或，

m＝(n+43×(N _ID ⁽²⁾+d6))mod127，即CS＝43×(N _ID ⁽²⁾+d6)，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d6为正整数；或，

m＝(n+43×{N1,N2})mod127，即CS＝43×{N1,N2}，其中N1,N2是与直通链路主同步序列的两个索引号N _ID ⁽²⁾对应，并且N1和N2对应直通链路 主同步信号所使用的m序列的两个循环移位；或，

m＝(n+X1)mod127，即CS＝{X1}，X1与直通链路主同步序列的一个索引号N _ID ⁽²⁾对应，并且X1对应直通链路主同步信号所使用的m序列的一个循环移位；或，

m＝(n+{X2,X3})mod127，即CS＝{X2,X3}，X2和X3分别与直通链路主同步信号序列的两个索引号N _ID ⁽²⁾对应，并且X2和X3分别对应直通链路主同步信号所使用的m序列的两个循环移位；或，

m＝(n+{X4,X5,X6})mod127，即CS＝{X4,X5,X6}，X4,X5和X6分别与直通链路主同步信号序列的三个索引号N _ID ⁽²⁾对应，并且X4、X5和X6分别对应直通链路主同步信号所使用的m序列的三个循环移位。

实施中，在x(m)是基于多项式x(i+7)＝(x(i+1)+x(i))mod2生成的时，m按如下方式之一取值：

m＝(n+43×N _ID ⁽²⁾+d1)mod127，即CS＝43×N _ID ⁽²⁾+d1，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d1为正整数；或，

m＝(n+(43+d2)×N _ID ⁽²⁾+d3)mod127，即CS＝(43+d2)×N _ID ⁽²⁾+d3，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d2和d3为正整数；或，

m＝(n+(43-d4)×N _ID ⁽²⁾+d5)mod127，即CS＝(43-d4)×N _ID ⁽²⁾+d5，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d4和d5为正整数；或，

m＝(n+43×(N _ID ⁽²⁾+d6))mod127，即CS＝43×(N _ID ⁽²⁾+d6)，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d6为正整数；或，

m＝(n+43×{N1,N2})mod127，即CS＝43×{N1,N2}，其中N1,N2是与直通链路主同步序列的两个索引号N _ID ⁽²⁾对应，并且N1和N2对应直通链路主同步信号所使用的m序列的两个循环移位；或，

m＝(n+X1)mod127，即CS＝{X1}，X1与直通链路主同步序列的一个索引号N _ID ⁽²⁾对应，并且X1对应直通链路主同步信号所使用的m序列的一个循环移位；或，

m＝(n+{X2,X3})mod127，即CS＝{X2,X3}，X2和X3分别与直通链路主同步信号序列的两个索引号N _ID ⁽²⁾对应，并且X2和X3分别对应直通链路主同步信号所使用的m序列的两个循环移位；或，

m＝(n+{X4,X5,X6})mod127，即CS＝{X4,X5,X6}，X4,X5和X6分别与直通链路主同步信号序列的三个索引号N _ID ⁽²⁾对应，并且X4、X5和X6分别对应直通链路主同步信号所使用的m序列的三个循环移位；或，

m＝(n+d6×N _ID ⁽²⁾)mod127，即CS＝d6×N _ID ⁽²⁾，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d6为正整数。

实施中，所述频率资源包括以下资源之一或者其组合：子载波、资源块、BWP、载波、频带。

其中，在图4中，总线架构可以包括任意数量的互联的总线和桥，具体由处理器400代表的一个或多个处理器和存储器420代表的存储器的各种电路链接在一起。总线架构还可以将诸如外围设备、稳压器和功率管理电路等之类的各种其他电路链接在一起，这些都是本领域所公知的，因此，本文不再对其进行进一步描述。总线接口提供接口。收发机410可以是多个元件，即包括发送机和接收机，提供用于在传输介质上与各种其他装置通信的单元。针对不同的用户设备，用户接口430还可以是能够外接内接需要设备的接口，连接的设备包括但不限于小键盘、显示器、扬声器、麦克风、操纵杆等。

处理器400负责管理总线架构和通常的处理，存储器420可以存储处理器400在执行操作时所使用的数据。

本公开的一些实施例中提供了一种同步信号发送装置，包括：

同步信号生成模块，用于按照特定多项式生成S-PSS序列，并根据S-PSS序列产生S-PSS同步信号；

发送模块，用于发送S-PSS同步信号；

其中：

所述按照特定多项式生成S-PSS序列包括如下方式之一或者其组合：

按照公式d _PSS(n)＝1-2x(m)生成S-PSS序列d _PSS(n)其中，x(m)是基于多项式x(i+7)＝(x(i+4)+x(i))mod2生成的，m＝(n+CS)mod127且0≤n＜127，n是第一种序列编号，m是根据n和CS生成的第二种序列编号，i是第三种序列编号，CS是循环移位，CS是不等于0、43及86的正整数；或，

按照公式d _PSS(n)＝1-2x(m)生成S-PSS序列d _PSS(n)其中，x(m)是基于多项式x(i+7)＝(x(i+1)+x(i))mod2生成的，m＝(n+CS)mod127且0≤n＜127， n是第一种序列编号，m是根据n和CS生成的第二种序列编号，i是第三种序列编号，CS是循环移位；或，

按照公式d _PSS(n)＝d _u(n)生成S-PSS序列d _PSS(n)，其中：

u是根序列索引号，且0≤u＜127；或，

在与空口DL-PSS所占用的频率资源不同的频率资源上发送S-PSS同步信号，所述空口下行主同步信号DL-PSS是由基站发送给终端的，所述直通链路主同步信号S-PSS是由终端发送给终端的。

本公开的一些实施例中还提供了一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现上述同步信号发送方法的步骤。

具体的，是执行如下方法的计算机程序：

按照特定多项式生成S-PSS序列，并根据S-PSS序列产生S-PSS同步信号；

发送S-PSS同步信号；其中：

所述按照特定多项式生成S-PSS序列包括如下方式之一或者其组合：

按照公式d _PSS(n)＝1-2x(m)生成S-PSS序列d _PSS(n)其中，x(m)是基于多项式x(i+7)＝(x(i+4)+x(i))mod2生成的，m＝(n+CS)mod127且0≤n＜127，n是第一种序列编号，m是根据n和CS生成的第二种序列编号，i是第三种序列编号，CS是循环移位，且CS是不等于0、43及86的正整数；或，

按照公式d _PSS(n)＝1-2x(m)生成S-PSS序列d _PSS(n)其中，x(m)是基于多项式x(i+7)＝(x(i+1)+x(i))mod2生成的，m＝(n+CS)mod127且0≤n＜127，n是第一种序列编号，m是根据n和CS生成的第二种序列编号，i是第三种序列编号，CS是循环移位；或，

按照公式d _PSS(n)＝d _u(n)生成S-PSS序列d _PSS(n)，其中：

u是根序列索引号，且0≤u＜127；或，

在与空口DL-PSS所占用的频率资源不同的频率资源上发送S-PSS同步信号，所述空口下行主同步信号DL-PSS是由基站发送给终端的，所述直通链路主同步信号S-PSS是由终端发送给终端的。

实施中，在x(m)是基于多项式x(i+7)＝(x(i+4)+x(i))mod2生成的时，m按如下方式之一取值：

m＝(n+43×N _ID ⁽²⁾+d1)mod127，即CS＝43×N _ID ⁽²⁾+d1，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d1为正整数；或，

m＝(n+(43+d2)×N _ID ⁽²⁾+d3)mod127，即CS＝(43+d2)×N _ID ⁽²⁾+d3，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d2和d3为正整数；或，

m＝(n+(43-d4)×N _ID ⁽²⁾+d5)mod127，即CS＝(43-d4)×N _ID ⁽²⁾+d5，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d4和d5为正整数；或，

m＝(n+43×(N _ID ⁽²⁾+d6))mod127，即CS＝43×(N _ID ⁽²⁾+d6)，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d6为正整数；或，

m＝(n+43×{N1,N2})mod127，即CS＝43×{N1,N2}，其中N1,N2是与直通链路主同步序列的两个索引号N _ID ⁽²⁾对应，并且N1和N2对应直通链路主同步信号所使用的m序列的两个循环移位；或，

m＝(n+X1)mod127，即CS＝{X1}，X1与直通链路主同步序列的一个索引号N _ID ⁽²⁾对应，并且X1对应直通链路主同步信号所使用的m序列的一个循环移位；或，

m＝(n+{X2,X3})mod127，即CS＝{X2,X3}，X2和X3分别与直通链路主同步信号序列的两个索引号N _ID ⁽²⁾对应，并且X2和X3分别对应直通链路主同步信号所使用的m序列的两个循环移位；或，

m＝(n+{X4,X5,X6})mod127，即CS＝{X4,X5,X6}，X4,X5和X6分别与直通链路主同步信号序列的三个索引号N _ID ⁽²⁾对应，并且X4、X5和X6分别对应直通链路主同步信号所使用的m序列的三个循环移位。

实施中，在x(m)是基于多项式x(i+7)＝(x(i+1)+x(i))mod2生成的时，m按如下方式之一取值：

m＝(n+43×N _ID ⁽²⁾+d1)mod127，即CS＝43×N _ID ⁽²⁾+d1，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d1为正整数；或，

m＝(n+(43+d2)×N _ID ⁽²⁾+d3)mod127，即CS＝(43+d2)×N _ID ⁽²⁾+d3，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d2和d3为正整数；或，

m＝(n+(43-d4)×N _ID ⁽²⁾+d5)mod127，即CS＝(43-d4)×N _ID ⁽²⁾+d5，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d4和d5为正整数；或，

m＝(n+43×(N _ID ⁽²⁾+d6))mod127，即CS＝43×(N _ID ⁽²⁾+d6)，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d6为正整数；或，

m＝(n+43×{N1,N2})mod127，即CS＝43×{N1,N2}，其中N1,N2是与直通链路主同步序列的两个索引号N _ID ⁽²⁾对应，并且N1和N2对应直通链路主同步信号所使用的m序列的两个循环移位；或，

m＝(n+X1)mod127，即CS＝{X1}，X1与直通链路主同步序列的一个索引号N _ID ⁽²⁾对应，并且X1对应直通链路主同步信号所使用的m序列的一个循环移位；或，

m＝(n+{X2,X3})mod127，即CS＝{X2,X3}，X2和X3分别与直通链路主同步信号序列的两个索引号N _ID ⁽²⁾对应，并且X2和X3分别对应直通链路主同步信号所使用的m序列的两个循环移位；或，

m＝(n+{X4,X5,X6})mod127，即CS＝{X4,X5,X6}，X4,X5和X6分别与直通链路主同步信号序列的三个索引号N _ID ⁽²⁾对应，并且X4、X5和X6分别对应直通链路主同步信号所使用的m序列的三个循环移位；或，

m＝(n+d6×N _ID ⁽²⁾)mod127，即CS＝d6×N _ID ⁽²⁾，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d6为正整数。

实施中，所述频率资源包括以下资源之一或者其组合：子载波、资源块、BWP、载波、频带。

具体实施可以参见上述同步信号发送方法的实施。

为了描述的方便，以上所述装置的各部分以功能分为各种模块或单元分别描述。当然，在实施本公开时可以把各模块或单元的功能在同一个或多个软件或硬件中实现。

综上所述，本公开的一些实施例提供的技术方案中，第一设备向第二设备发送同步信号；

同步信号所使用的序列d _PSS(n)是按照公式d _PSS(n)＝1-2x(m)生成，其中：

x(m)是基于多项式x(i+7)＝(x(i+4)+x(i))mod2或者基于多项式x(i+7)＝(x(i+1)+x(i))mod2生成，而m＝(n+CS)mod127且0≤n＜127。当使用多项式x(i+7)＝(x(i+4)+x(i))mod2生成序列时，CS是不等于0、43及86的一个或多个正整数；

或者，所述第一同步信号所使用的序列是按照公式d _PSS(n)＝d _u(n)生成，其中：

u是根序列索引号，且0≤u＜127。

或者，同步信号所使用的频率资源与空口同步信号所使用的频率资源不同。

然后第一设备与第二设备可以根据所述同步信号建立同步。

该方案可以使用在V2X系统的Sidelink直通链路通信中。

该方案中，发送端可以根据本公开的一些实施例中给出的同步信号序列的生成方案，确定直通链路同步信号序列，并在两个设备之间建立同步。由于本公开的一些实施例中提供的方案可以使得直通链路同步信号与NR下行同步信号之间保持低相关特性，从而避免了同步信号检测中的虚警或误检问题，提升了直通链路同步信号检测的成功率，缩短了直通链路同步建立的时延。

本领域内的技术人员应明白，本公开的实施例可提供为方法、系统、或计算机程序产品。因此，本公开可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本公开可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。

本公开是参照根据本公开的一些实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器， 使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

可以理解的是，本公开的一些实施例描述的这些实施例可以用硬件、软件、固件、中间件、微码或其组合来实现。对于硬件实现，模块、单元、子模块、子单元等可以实现在一个或多个专用集成电路(Application Specific Integrated Circuits，ASIC)、数字信号处理器(Digital Signal Processing，DSP)、数字信号处理设备(DSP Device，DSPD)、可编程逻辑设备(Programmable Logic Device，PLD)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)、通用处理器、控制器、微控制器、微处理器、用于执行本申请所述功能的其它电子单元或其组合中。

对于软件实现，可通过执行本公开的一些实施例所述功能的模块(例如过程、函数等)来实现本公开的一些实施例所述的技术。软件代码可存储在存储器中并通过处理器执行。存储器可以在处理器中或在处理器外部实现。

因此，本公开的目的还可以通过在任何计算装置上运行一个程序或者一组程序来实现。所述计算装置可以是公知的通用装置。因此，本公开的目的也可以仅仅通过提供包含实现所述方法或者装置的程序代码的程序产品来实现。也就是说，这样的程序产品也构成本公开，并且存储有这样的程序产品的存储介质也构成本公开。显然，所述存储介质可以是任何公知的存储介质或者将来所开发出来的任何存储介质。还需要指出的是，在本公开的装置和方法中，显然，各部件或各步骤是可以分解和/或重新组合的。这些分解和 /或重新组合应视为本公开的等效方案。并且，执行上述系列处理的步骤可以自然地按照说明的顺序按时间顺序执行，但是并不需要一定按照时间顺序执行。某些步骤可以并行或彼此独立地执行。

显然，本领域的技术人员可以对本公开进行各种改动和变型而不脱离本公开的精神和范围。这样，倘若本公开的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开也意图包含这些改动和变型在内。

Claims (10)

1. 一种同步信号发送方法，包括：

   按照特定多项式生成直通链路主同步信号S-PSS序列，并根据所述S-PSS序列产生S-PSS同步信号；

   发送所述S-PSS同步信号；其中：

   所述按照特定多项式生成S-PSS序列包括如下方式之一或者其组合：

   按照公式d _PSS(n)＝1-2x(m)生成S-PSS序列d _PSS(n)其中，x(m)是基于多项式x(i+7)＝(x(i+4)+x(i))mod2生成的，m＝(n+CS)mod127且0≤n＜127，n是第一种序列编号，m是根据n和CS生成的第二种序列编号，i是第三种序列编号，CS是循环移位，且CS是不等于0、43及86的正整数；或，

   按照公式d _PSS(n)＝1-2x(m)生成S-PSS序列d _PSS(n)其中，x(m)是基于多项式x(i+7)＝(x(i+1)+x(i))mod2生成的，m＝(n+CS)mod127且0≤n＜127，n是第一种序列编号，m是根据n和CS生成的第二种序列编号，i是第三种序列编号，CS是循环移位；或，

   按照公式d _PSS(n)＝d _u(n)生成S-PSS序列d _PSS(n)，其中：

   

   u是根序列索引号，且0≤u＜127；或，

   在与空口下行主同步信号DL-PSS所占用的频率资源不同的频率资源上发送S-PSS同步信号，所述空口下行主同步信号DL-PSS是由基站发送给终端的，所述直通链路主同步信号S-PSS是由终端发送给终端的。
2. 如权利要求1所述的方法，其中，在x(m)是基于多项式x(i+7)＝(x(i+4)+x(i))mod2生成的时，m按如下方式之一取值：

   m＝(n+43×N _ID ⁽²⁾+d1)mod127，CS＝43×N _ID ⁽²⁾+d1，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d1为正整数；或，

   m＝(n+(43+d2)×N _ID ⁽²⁾+d3)mod127，CS＝(43+d2)×N _ID ⁽²⁾+d3，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d2和d3为正整数；或，

   m＝(n+(43-d4)×N _ID ⁽²⁾+d5)mod127，CS＝(43-d4)×N _ID ⁽²⁾+d5，其中N _ID ⁽²⁾ 是直通链路主同步信号序列索引号，d4和d5为正整数；或，

   m＝(n+43×(N _ID ⁽²⁾+d6))mod127，CS＝43×(N _ID ⁽²⁾+d6)，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d6为正整数；或，

   m＝(n+43×{N1,N2})mod127，CS＝43×{N1,N2}，其中N1,N2是与直通链路主同步序列的两个索引号N _ID ⁽²⁾对应，并且N1和N2对应直通链路主同步信号所使用的m序列的两个循环移位；或，

   m＝(n+X1)mod127，CS＝{X1}，X1与直通链路主同步序列的一个索引号N _ID ⁽²⁾对应，并且X1对应直通链路主同步信号所使用的m序列的一个循环移位；或，

   m＝(n+{X2,X3})mod127，CS＝{X2,X3}，X2和X3分别与直通链路主同步信号序列的两个索引号N _ID ⁽²⁾对应，并且X2和X3分别对应直通链路主同步信号所使用的m序列的两个循环移位；或，

   m＝(n+{X4,X5,X6})mod127，CS＝{X4,X5,X6}，X4,X5和X6分别与直通链路主同步信号序列的三个索引号N _ID ⁽²⁾对应，并且X4、X5和X6分别对应直通链路主同步信号所使用的m序列的三个循环移位。
3. 如权利要求1所述的方法，其中，在x(m)是基于多项式x(i+7)＝(x(i+1)+x(i))mod2生成的时，m按如下方式之一取值：

   m＝(n+43×N _ID ⁽²⁾+d1)mod127，CS＝43×N _ID ⁽²⁾+d1，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d1为正整数；或，

   m＝(n+(43+d2)×N _ID ⁽²⁾+d3)mod127，CS＝(43+d2)×N _ID ⁽²⁾+d3，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d2和d3为正整数；或，

   m＝(n+(43-d4)×N _ID ⁽²⁾+d5)mod127，CS＝(43-d4)×N _ID ⁽²⁾+d5，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d4和d5为正整数；或，

   m＝(n+43×(N _ID ⁽²⁾+d6))mod127，CS＝43×(N _ID ⁽²⁾+d6)，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d6为正整数；或，

   m＝(n+43×{N1,N2})mod127，CS＝43×{N1,N2}，其中N1,N2是与直通链路主同步序列的两个索引号N _ID ⁽²⁾对应，并且N1和N2对应直通链路主同步信号所使用的m序列的两个循环移位；或，

   m＝(n+X1)mod127，CS＝{X1}，X1与直通链路主同步序列的一个索引号 N _ID ⁽²⁾对应，并且X1对应直通链路主同步信号所使用的m序列的一个循环移位；或，

   m＝(n+{X2,X3})mod127，CS＝{X2,X3}，X2和X3分别与直通链路主同步信号序列的两个索引号N _ID ⁽²⁾对应，并且X2和X3分别对应直通链路主同步信号所使用的m序列的两个循环移位；或，

   m＝(n+{X4,X5,X6})mod127，CS＝{X4,X5,X6}，X4,X5和X6分别与直通链路主同步信号序列的三个索引号N _ID ⁽²⁾对应，并且X4、X5和X6分别对应直通链路主同步信号所使用的m序列的三个循环移位；或，

   m＝(n+d6×N _ID ⁽²⁾)mod127，CS＝d6×N _ID ⁽²⁾，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d6为正整数。
4. 如权利要求1所述的方法，其中，所述频率资源包括以下资源之一或者其组合：子载波、资源块、部分带宽BWP、载波、频带。
5. 一种终端，包括：

   处理器，用于读取存储器中的程序，执行下列过程：

   按照特定多项式生成S-PSS序列，并根据S-PSS序列产生S-PSS同步信号；

   收发机，用于在处理器的控制下接收和发送数据，执行下列过程：

   发送S-PSS同步信号；

   其中：

   所述按照特定多项式生成S-PSS序列包括如下方式之一或者其组合：

   按照公式d _PSS(n)＝1-2x(m)生成S-PSS序列d _PSS(n)其中，x(m)是基于多项式x(i+7)＝(x(i+4)+x(i))mod2生成的，m＝(n+CS)mod127且0≤n＜127，n是第一种序列编号，m是根据n和CS生成的第二种序列编号，i是第三种序列编号，CS是循环移位，且CS是不等于0、43及86的正整数；或，

   按照公式d _PSS(n)＝1-2x(m)生成S-PSS序列d _PSS(n)其中，x(m)是基于多项式x(i+7)＝(x(i+1)+x(i))mod2生成的，m＝(n+CS)mod127且0≤n＜127，n是第一种序列编号，m是根据n和CS生成的第二种序列编号，i是第三种序列编号，CS是循环移位；或，

   按照公式d _PSS(n)＝d _u(n)生成S-PSS序列d _PSS(n)，其中：

   

   u是根序列索引号，且0≤u＜127；或，

   在与空口DL-PSS所占用的频率资源不同的频率资源上发送S-PSS同步信号，所述空口下行主同步信号DL-PSS是由基站发送给终端的，所述直通链路主同步信号S-PSS是由终端发送给终端的。
6. 如权利要求5所述的终端，其中，在x(m)是基于多项式x(i+7)＝(x(i+4)+x(i))mod2生成的时，m按如下方式之一取值：

   m＝(n+43×N _ID ⁽²⁾+d1)mod127，CS＝43×N _ID ⁽²⁾+d1，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d1为正整数；或，

   m＝(n+(43+d2)×N _ID ⁽²⁾+d3)mod127，CS＝(43+d2)×N _ID ⁽²⁾+d3，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d2和d3为正整数；或，

   m＝(n+(43-d4)×N _ID ⁽²⁾+d5)mod127，CS＝(43-d4)×N _ID ⁽²⁾+d5，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d4和d5为正整数；或，

   m＝(n+43×(N _ID ⁽²⁾+d6))mod127，CS＝43×(N _ID ⁽²⁾+d6)，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d6为正整数；或，

   m＝(n+43×{N1,N2})mod127，CS＝43×{N1,N2}，其中N1,N2是与直通链路主同步序列的两个索引号N _ID ⁽²⁾对应，并且N1和N2对应直通链路主同步信号所使用的m序列的两个循环移位；或，

   m＝(n+X1)mod127，CS＝{X1}，X1与直通链路主同步序列的一个索引号N _ID ⁽²⁾对应，并且X1对应直通链路主同步信号所使用的m序列的一个循环移位；或，

   m＝(n+{X2,X3})mod127，CS＝{X2,X3}，X2和X3分别与直通链路主同步信号序列的两个索引号N _ID ⁽²⁾对应，并且X2和X3分别对应直通链路主同步信号所使用的m序列的两个循环移位；或，

   m＝(n+{X4,X5,X6})mod127，CS＝{X4,X5,X6}，X4,X5和X6分别与直通链路主同步信号序列的三个索引号N _ID ⁽²⁾对应，并且X4、X5和X6分别对应直通链路主同步信号所使用的m序列的三个循环移位。
7. 如权利要求5所述的终端，其中，在x(m)是基于多项式 x(i+7)＝(x(i+1)+x(i))mod2生成的时，m按如下方式之一取值：

   m＝(n+43×N _ID ⁽²⁾+d1)mod127，CS＝43×N _ID ⁽²⁾+d1，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d1为正整数；或，

   m＝(n+(43+d2)×N _ID ⁽²⁾+d3)mod127，CS＝(43+d2)×N _ID ⁽²⁾+d3，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d2和d3为正整数；或，

   m＝(n+(43-d4)×N _ID ⁽²⁾+d5)mod127，CS＝(43-d4)×N _ID ⁽²⁾+d5，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d4和d5为正整数；或，

   m＝(n+43×(N _ID ⁽²⁾+d6))mod127，CS＝43×(N _ID ⁽²⁾+d6)，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d6为正整数；或，

   m＝(n+43×{N1,N2})mod127，CS＝43×{N1,N2}，其中N1,N2是与直通链路主同步序列的两个索引号N _ID ⁽²⁾对应，并且N1和N2对应直通链路主同步信号所使用的m序列的两个循环移位；或，

   m＝(n+X1)mod127，CS＝{X1}，X1与直通链路主同步序列的一个索引号N _ID ⁽²⁾对应，并且X1对应直通链路主同步信号所使用的m序列的一个循环移位；或，

   m＝(n+{X2,X3})mod127，CS＝{X2,X3}，X2和X3分别与直通链路主同步信号序列的两个索引号N _ID ⁽²⁾对应，并且X2和X3分别对应直通链路主同步信号所使用的m序列的两个循环移位；或，

   m＝(n+{X4,X5,X6})mod127，CS＝{X4,X5,X6}，X4,X5和X6分别与直通链路主同步信号序列的三个索引号N _ID ⁽²⁾对应，并且X4、X5和X6分别对应直通链路主同步信号所使用的m序列的三个循环移位；或，

   m＝(n+d6×N _ID ⁽²⁾)mod127，CS＝d6×N _ID ⁽²⁾，其中N _ID ⁽²⁾是直通链路主同步信号序列索引号，d6为正整数。
8. 如权利要求5所述的终端，其中，所述频率资源包括以下资源之一或者其组合：子载波、资源块、BWP、载波、频带。
9. 一种同步信号发送装置，包括：

   同步信号生成模块，用于按照特定多项式生成S-PSS序列，并根据S-PSS序列产生S-PSS同步信号；

   发送模块，用于发送S-PSS同步信号；

   其中：

   所述按照特定多项式生成S-PSS序列包括如下方式之一或者其组合：

   按照公式d _PSS(n)＝1-2x(m)生成S-PSS序列d _PSS(n)其中，x(m)是基于多项式x(i+7)＝(x(i+4)+x(i))mod2生成的，m＝(n+CS)mod127且0≤n＜127，n是第一种序列编号，m是根据n和CS生成的第二种序列编号，i是第三种序列编号，CS是循环移位，且CS是不等于0、43及86的正整数；或，

   按照公式d _PSS(n)＝1-2x(m)生成S-PSS序列d _PSS(n)其中，x(m)是基于多项式x(i+7)＝(x(i+1)+x(i))mod2生成的，m＝(n+CS)mod127且0≤n＜127，n是第一种序列编号，m是根据n和CS生成的第二种序列编号，i是第三种序列编号，CS是循环移位；或，

   按照公式d _PSS(n)＝d _u(n)生成S-PSS序列d _PSS(n)，其中：

   

   u是根序列索引号，且0≤u＜127；或，

   在与空口DL-PSS所占用的频率资源不同的频率资源上发送S-PSS同步信号，所述空口下行主同步信号DL-PSS是由基站发送给终端的，所述直通链路主同步信号S-PSS是由终端发送给终端的。
10. 一种计算机可读存储介质，其上存储有计算机程序，其中，该计算机程序被处理器执行时实现如权利要求1至4中任一项所述同步信号发送方法的步骤。

Images