KR20220020971A

KR20220020971A - 동기화 신호의 송신 방법, 단말, 장치 및 저장 매체

Info

Publication number: KR20220020971A
Application number: KR1020227001633A
Authority: KR
Inventors: 샤오타오 런; 루이 자오
Original assignee: 다탕 모바일 커뮤니케이션즈 이큅먼트 코포레이션 리미티드
Priority date: 2019-07-05
Filing date: 2020-06-30
Publication date: 2022-02-21
Also published as: BR112021025502A2; CN112188446B; CN112188446A; TWI753475B; EP3996396A1; WO2021004335A1; EP3996396A4; US20220361124A1; TW202106081A

Abstract

본 개시는 동기화 신호의 송신 방법, 단말, 장치 및 저장 매체를 제공하며, 공식 d_PSS(n)=1-2x(m) 또는 d_PSS(n)= d_u(n)에 따라 사이드링크 프라이머리 동기화 신호 시퀀스 d_PSS(n)을 생성하고, 또한 사이드링크 프라이머리 동기화 신호 시퀀스에 기초하여 사이드링크 프라이머리 동기화 신호를 생성하는 단계; 사이드링크 프라이머리 동기화 신호를 송신하는 단계; 또는 엔알 다운링크 프라이머리 동기화 신호와 상이한 주파수 자원 상에서 사이드링크 프라이머리 동기화 신호를 송신하는 단계; 를 포함한다.

Description

동기화 신호의 송신 방법, 단말, 장치 및 저장 매체

본 출원은 2019년 7월 5일 중국 특허청에 제출한, 출원번호 제201910603816.6호의 우선권을 주장하며, 그 전체 내용을 참조로서 본 출원에 원용한다.

본 개시는 무선 통신 기술 분야에 관한 것으로, 특히 동기화 신호의 송신 방법, 단말 및 장치, 저장 매체에 관한 것이다.

관련 NR(New Radio) V2X(지능형 인터넷 차량 기술, Vehicle-to-Everything; 차량 인터넷) 통신에서, 단말과 단말 사이에 동기화를 확립하려면, 먼저 단말이 사이드링크 상에서 동기화 신호를 송신하는 것을 필요로 하며, 관련 기술에서 사이드링크 프라이머리 동기화 신호(Sidelink Primary Synchronization Signal, S-PSS로 약칭) 시퀀스는 하나의 새로운 m 시퀀스를 사용한다.

관련 기술의 부족점은: 해당 새로운 m 시퀀스를 사용할 때, 가상 경고 또는 오검출 문제가 발생되며, 진일보하여, 동기 검출 확률의 감소 및 동기 시간 지연의 증가를 초래한다.

본 개시는 m 시퀀스를 사용할 때 발생되는 가상 경고 또는 오검출 문제를 해결하기 위한 동기화 신호의 송신 방법, 단말 및 장치, 저장 매체를 제공한다.

본 개시의 일부 실시예는 동기화 신호의 송신 방법을 제공하며,

특정 다항식에 따라 S-PSS 시퀀스를 생성하고, 또한 상기 S-PSS 시퀀스에 기초하여 S-PSS 동기화 신호를 생성하는 단계; 및

S-PSS를 송신하는 단계; 를 포함하며, 그 중,

상기 특정 다항식에 따라 S-PSS 시퀀스를 생성하는 것은 다음 방식 중 하나 또는 이들의 조합을 포함하며, 구체적으로:

공식 d_PSS(n)=1-2x(m)에 따라 S-PSS 시퀀스 d_PSS(n)를 생성하며, 그 중, x(m)은 다항식 x(i+7)=(x(i+4)+x(i))mod2에 기초하여 생성된 것이며, m=(n+CS)mod127이고 또한 0≤n＜127이며, n은 제1 시퀀스 번호이고, m은 n과 CS에 기초하여 생성된 제2 시퀀스 번호이며, i는 제3 시퀀스 번호이며, CS는 순환 시프트이고, 또한 CS는 0, 43 및 86과 동일하지 않은 양의 정수이며; 또는,

공식 d_PSS(n)=1-2x(m)에 따라 S-PSS 시퀀스 d_PSS(n)를 생성하며, 그 중, x(m)은 다항식 x(i+7)=(x(i+1)+x(i))mod2에 기초하여 생성된 것이며, m=(n+CS)mod127이고 또한 0≤n＜127이며, n은 제1 시퀀스 번호이고, m은 n과 CS에 기초하여 생성된 제2 시퀀스 번호이며, i는 제3 시퀀스 번호이며, CS는 순환 시프트이며; 또는,

공식 d_PSS(n)= d_u(n)에 따라 S-PSS 시퀀스 d_PSS(n)를 생성하며, 그 중:

u는 루트 시퀀스 인덱스 번호이고, 또한 0≤u＜127이며; 또는,

엔알 다운링크 프라이머리 동기화 신호(DL-PSS)가 점용하는 주파수 자원과 상이한 주파수 자원 상에서 S-PSS를 송신하며, 상기 엔알 다운링크 프라이머리 동기화 신호(DL-PSS)는 기지국이 단말에 송신한 것이며, 상기 사이드링크 프라이머리 동기화 신호(S-PSS)는 단말이 단말에 송신한 것이다.

실시예에서, x(m)은 다항식 x(i+7)=(x(i+4)+x(i))mod2에 기초하여 생성된 것일 때, m은 다음 방식 중 하나에 따른 값이며, 구체적으로:

m=(n+43ХN_ID ⁽²⁾+d1)mod127, CS=43ХN_ID ⁽²⁾+d1, 그 중, N_ID ⁽²⁾는 사이드링크 프라이머리 동기화 신호 시퀀스 인덱스 번호이고, d1는 양의 정수이며; 또는,

m=(n+(43+d2)ХN_ID ⁽²⁾+d3)mod127, CS=(43+d2)ХN_ID ⁽²⁾+d3, 그 중, N_ID ⁽²⁾는사이드링크 프라이머리 동기화 신호 시퀀스 인덱스 번호이고, d2와 d3은 양의 정수이며; 또는,

m=(n+(43-d4)ХN_ID ⁽²⁾+d5)mod127, CS=(43-d4)ХN_ID ⁽²⁾+d5, 그 중, N_ID ⁽²⁾는사이드링크 프라이머리 동기화 신호 시퀀스 인덱스 번호이고, d4와 d5는 양의 정수이며; 또는,

m=(n+43Х(N_ID ⁽²⁾+d6))mod127, CS=43Х(N_ID ⁽²⁾+d6), 그 중, N_ID ⁽²⁾는 사이드링크 프라이머리 동기화 신호 시퀀스 인덱스 번호이고, d6은 양의 정수이며; 또는,

m=(n+43Х{N1,N2})mod127, CS=43Х{N1,N2}, 그 중, N1, N2는 사이드링크 프라이머리 동기화 신호 시퀀스의 2개의 인덱스 번호 N_ID ⁽²⁾에 대응하고, 또한 N1과 N2는 사이드링크 프라이머리 동기화 신호가 사용한 m 시퀀스의 2개의 순환 시프트에 대응하며; 또는,

m=(n+X1)mod127, CS={X1}, X1은 사이드링크 프라이머리 동기화 신호 시퀀스의 하나의 인덱스 번호 N_ID ⁽²⁾에 대응하고, 또한 X1은 사이드링크 프라이머리 동기화 신호가 사용한 m 시퀀스의 하나의 순환 시프트에 대응하며; 또는,

m=(n+{X2,X3})mod127, CS={X2,X3}, X2와 X3은 각각 사이드링크 프라이머리 동기화 신호 시퀀스의 2개의 인덱스 번호 N_ID ⁽²⁾에 대응하고, 또한 X2와 X3은 각각 사이드링크 프라이머리 동기화 신호가 사용한 m 시퀀스의 2개의 순환 시프트에 대응하며; 또는,

m=(n+{X4,X5,X6})mod127, CS={X4,X5,X6}, X4, X5와 X6은 각각 사이드링크 프라이머리 동기화 신호 시퀀스의 3개의 인덱스 번호 N_ID ⁽²⁾에 대응하고, 또한 X4, X5와 X6은 각각 사이드링크 프라이머리 동기화 신호가 사용한 m 시퀀스의 3개의 순환 시프트에 대응한다,

실시예에서, x(m)은 다항식 x(i+7)=(x(i+1)+x(i))mod2에 기초하여 생성된 것일 때, m은 다음 방식 중 하나에 따른 값이며, 구체적으로:

m=(n+{X4,X5,X6})mod127, CS={X4,X5,X6}, X4, X5와 X6은 각각 사이드링크 프라이머리 동기화 신호 시퀀스의 3개의 인덱스 번호 N_ID ⁽²⁾에 대응하고, 또한 X4, X5와 X6은 각각 사이드링크 프라이머리 동기화 신호가 사용한 m 시퀀스의 3개의 순환 시프트에 대응하며; 또는,

m=(n+d6ХN_ID ⁽²⁾)mod127, CS=d6ХN_ID ⁽²⁾, 그 중, N_ID ⁽²⁾는 사이드링크 프라이머리 동기화 신호 시퀀스 인덱스 번호이고, d6은 양의 정수이다.

실시예에서, 상기 주파수 자원은: 서브 캐리어, 자원 블록, 부분 대역폭(BWP), 캐리어, 주파수 대역 중 하나 또는 이들의 조합을 포함한다.

본 개시의 일부 실시예는 단말을 제공하며,

프로그램을 판독하기 위한 것이며,

특정 다항식에 따라 S-PSS 시퀀스를 생성하고, 또한 상기 S-PSS 시퀀스에 기초하여 S-PSS 동기화 신호를 생성하는 단계를 실행하는 프로세서; 및

프로세서의 제어 하에 데이터를 수신 및 송신하기 위한 것이며,

상기 S-PSS 동기화 신호를 송신하는 단계를 실행하는 수신기; 를 포함하며,

그 중:

u는 루트 시퀀스 인덱스 번호이고, 또한 0≤u＜127이며; 또는,

m=(n+43ХN_ID ⁽²⁾+d1)mod127, CS=43ХN_ID ⁽²⁾+d1, 그 중, N_ID ⁽²⁾는 사이드링크 프라이머리 동기화 신호 시퀀스이고, d1는 양의 정수이며; 또는,

m=(n+(43+d2)ХN_ID ⁽²⁾+d3)mod127, CS=(43+d2)ХN_ID ⁽²⁾+d3, 그 중, N_ID ⁽²⁾는사이드링크 프라이머리 동기화 신호 시퀀스이고, d2와 d3은 양의 정수이며; 또는,

m=(n+(43-d4)ХN_ID ⁽²⁾+d5)mod127, CS=(43-d4)ХN_ID ⁽²⁾+d5, 그 중, N_ID ⁽²⁾는사이드링크 프라이머리 동기화 신호 시퀀스이고, d4와 d5는 양의 정수이며; 또는,

m=(n+43Х(N_ID ⁽²⁾+d6))mod127, CS=43Х(N_ID ⁽²⁾+d6), 그 중, N_ID ⁽²⁾는 사이드링크 프라이머리 동기화 신호 시퀀스이고, d6은 양의 정수이며; 또는,

m=(n+{X4,X5,X6})mod127, CS={X4,X5,X6}, X4, X5와 X6은 각각 사이드링크 프라이머리 동기화 신호 시퀀스의 3개의 인덱스 번호 N_ID ⁽²⁾에 대응하고, 또한 X4, X5와 X6은 각각 사이드링크 프라이머리 동기화 신호가 사용한 m 시퀀스의 3개의 순환 시프트에 대응한다.

실시예에서, 상기 주파수 자원은: 서브 캐리어, 자원 블록, BWP, 캐리어, 주파수 대역 중 하나 또는 이들의 조합을 포함한다.

본 개시의 일부 실시예는 동기화 신호 송신 장치를 제공하며,

특정 다항식에 따라 사이드링크 프라이머리 동기화 신호(S-PSS) 시퀀스를 생성하고, 또한 상기 S-PSS 시퀀스에 기초하여 S-PSS 동기화 신호를 생성하기 위한 동기화 신호 생성 모듈; 및

상기 S-PSS 동기화 신호를 송신하기 위한 송신 모듈; 을 포함하며, 그 중,

u는 루트 시퀀스 인덱스 번호이고, 또한 0≤u＜127이며; 또는,

본 개시의 일부 실시예는 컴퓨터 판독가능 저장 매체를 제공하며, 컴퓨터 프로그램이 저장되어 있으며, 해당 컴퓨터 프로그램은 프로세서에 의해 실행될 때 상기 동기화 신호의 송신 방법의 단계를 구현한다.

본 개시의 유익한 효과는 다음과 같다:

본 개시의 일부 실시예가 제공하는 기술방안에서, 순환 시프트를 사용하고, 더 구체적으로, CS는 0, 43 및 86과 동일하지 않은 양의 정수이며; 또는, 직접 시퀀스를 통해 DL-PSS와 낮은 상관을 유지하며; 또는, 엔알 DL-PSS가 점용하는 주파수 자원과 상이한 주파수 자원 상에서 S-PSS를 송신하기에, 사이드링크 동기화 신호와 NR 다운링크 동기화 신호 간에 낮은 상관 특성을 유지할 수 있게 하며, 따라서 동기화 신호 검출에서의 가상 경고 또는 오검출 문제를 피면하여, 사이드링크 동기화 신호 검출의 성공률을 제고시키고, 사이드링크 동기화 확립 시간 지연을 감소시킨다.

여기서 설명되는 도면은 본 개시에 대한 진일보 이해를 제공하기 위한 것이고, 본 개시의 일부분을 구성하며, 본 개시의 예시적 실시예 및 설명은 본 개시를 해석하기 위한 것이고, 본 개시에 대한 부당한 한정을 구성하지 않는다. 도면에서:
도 1은 본 개시의 일부 실시예의 사이드링크 동기화 신호와 다운링크 동기화 신호 오검출 개략도이다.
도 2는 본 개시의 일부 실시예의 낮은 상관 동기화 신호를 사용한 후 사이드링크 동기화 신호와 다운링크 동기화 신호 개략도이다.
도 3은 본 개시의 일부 실시예의 동기화 신호의 송신 방법 실시예 흐름 개략도이다.
도 4는 본 개시의 일부 실시예의 단말 구조 개략도이다.

기지국과 단말 간의 엔알 통신이든, 단말과 단말과 단말 간의 통신이든, 제어 정보와 데이터 정보의 교환을 목적으로 하는 통신을 진행하기 전에, 통신 쌍방의 시간 기준과 주파수 기준이 일치한 것을 보장하기 위하여, 즉, 심볼과 서브캐리어의 개시 위치는 약속된 것이기에, 통신 쌍방의 동기화를 필요로 한다.

관련 기술에서 사이드링크 프라이머리 동기화 신호(Sidelink Primary Synchronization Signal, S-PSS로 약칭) 시퀀스는 하나의 새로운 m 시퀀스를 사용한다.

그러나, 해당 m 시퀀스는 다운링크 프라이머리 동기화 신호(Downlink Primary Synchronization Signal, DL-PSS로 약칭함)와의 낮은 상관 특성을 효과적으로 보장할 수 없으며, 사이드링크 프라이머리 동기화 신호(S-PSS)와 다운링크 프라이머리 동기화 신호(DL-PSS) 간의 상호관계수가 비교적 높은 경우, NR 기기에 있어서든, NR V2X 기기에 있어서든, 초기 액세스 시 선험적 정보가 부족하여, 동기화 신호의 소스를 알지 못하기에, 가상 경고 또는 오검출 문제가 발생되며, 따라서 동기 검출 확률의 감소 및 동기 시간 지연의 증가를 초래한다.

아래에 구체적인 실시예를 들어 설명하기로 한다.

도 1은 사이드링크 동기화 신호와 다운링크 동기화 신호 오검출 개략도이며, 도면에 도시된 바와 같이, 단말 1은 사이드링크 동기화 신호를 송신할 때, 만약 다운링크 동기화 신호와의 상호관계수가 비교적 높은 동기 시퀀스를 사용하면, 기지국 커버리지 내에 위치한 단말 3에 있어서, 단말 3은 사이드링크 동기화 신호를 다운링크 동기화 신호로 오인하고, 또한 동기화 신호 검출을 진행하며, 따라서 단말 3의 동기 검출 확률의 감소 및 동기 시간 지연의 증가를 초래한다.

이를 토대로, 본 개시의 일부 실시예에서는 사이드링크(Sidelink)를 위한 동기화 신호의 송신 방안을 제시하였으며, 방안에서, 송신단은 본 개시의 일부 실시예에서 제기된 동기화 신호 시퀀스에 기초하여 방안을 생성하고, 사이드링크 동기화 신호 시퀀스를 확정하며, 또한 2개의 기기 사이에 동기화를 확립할 수 있다.. 본 개시의 일부 실시예에서 제공되는 방안은 사이드링크 동기화 신호와 NR 다운링크 동기화 신호 간에 낮은 상관 특성을 유지할 수 있게 하며, 따라서 동기화 신호 검출에서의 가상 경고 또는 오검출 문제를 피면하여, 사이드링크 동기화 신호 검출의 성공률을 제고시키고, 사이드링크 동기화 확립 시간 지연을 감소시킨다.

본 개시의 일부 실시예에서 제공되는 기술방안을 사용한 후, 관련 기술에 비해, 송신단은 방안에 제시된 동기화 신호 시퀀스의 생성 방안에 기초하여, 사이드링크 동기화 신호 시퀀스를 확정하고, 또한 2개의 기기 사이에 동기화를 확립할 수 있다. 본 개시의 일부 실시예에서 제공되는 방안은 사이드링크 동기화 신호와 NR 다운링크 동기화 신호 간에 낮은 상관 특성을 유지할 수 있게 하며, 따라서 동기화 신호 검출에서의 가상 경고 또는 오검출 문제를 피면하여, 사이드링크 동기화 신호 검출의 성공률을 제고시키고, 사이드링크 동기화 확립 시간 지연을 감소시킨다.

도 2는 낮은 상관 동기화 신호를 사용한 후 사이드링크 동기화 신호와 다운링크 동기화 신호 개략도이며, 도 2에 도시된 바와 같이, 단말 1(송신단)은 단말 2(수신단)에 사이드링크 프라이머리 동기화 신호(S-PSS)를 송신하고, 또한 사이드링크 프라이머리 동기화 신호(S-PSS)와 다운링크 프라이머리 동기화 신호(DL-PSS)는 낮은 상관을 유지하며, 단말 2는 수신한 사이드링크 프라이머리 동기화 신호(S-PSS)에 기초하여 단말 1과 동기화를 확립하며, 그 후, 단말 2는 단말 1과 사이드링크 데이터 통신을 진행할 수 있다. 또한, S-PSS와 DL-PSS 간의 낮은 상관 특성은 단말 3이 가상 경고 또는 오검출 문제가 발생하는 것을 초래하지 않는다.

아래에 도면을 결부시켜 본 개시의 구체적인 실시형태에 대해 설명하기로 한다.

도 3은 동기화 신호의 송신 방법 실시예 흐름 개략도이며, 도면에 도시된 바와 같이 이하 단계를 포함한다:

단계 301, 특정 다항식에 따라 사이드링크 프라이머리 동기화 신호(S-PSS) 시퀀스를 생성하고, 또한 상기 S-PSS 시퀀스에 기초하여 S-PSS 동기화 신호를 생성하며;

단계 302, S-PSS를 송신한다.

그 중, 상기 특정 다항식에 따라 S-PSS 시퀀스를 생성하는 것은 다음 방식 중 하나 또는 이들의 조합을 포함하며, 구체적으로:

u는 루트 시퀀스 인덱스 번호이고, 또한 0≤u＜127이며; 또는,

아래에 상술한 4가지 방식에 대해 각각 설명하기로 한다.

1. 상기 다항식에 대해 순환 시프트 처리를 진행한 후 S-PSS 시퀀스를 생성할 때, 공식 d_PSS(n)=1-2x(m)에 따라 S-PSS 시퀀스 d_PSS(n)를 생성하며, 그 중, x(m)은 다항식 x(i+7)=(x(i+4)+x(i))mod2에 기초하여 생성된 것이며, m=(n+CS)mod127이고 또한 0≤n＜127이며, CS는 0, 43 및 86과 동일하지 않은 양의 정수이다.

해당 방식 하에서, 사이드링크 프라이머리 동기화 신호(S-PSS)와 NR 다운링크 프라이머리 동기화 신호(DL-PSS)가 상이한 순환 시프트를 사용하는 것으로 구분한 후, 그들 간의 상호관계수는 주파수 오프셋이 증가함에 따라 변화하고, 심지어 동기 검출의 성공률에 영향을 미치나; 사이드링크 프라이머리 동기화 신호(S-PSS) 시퀀스를 생성할 때, 사용한 생성 특정 다항식과 NR 다운링크 프라이머리 동기화 신호(DL-PSS)가 사용한 다항식은 동일하며, S-PSS과 DL-PSS 간의 시퀀스의 멀티플렉싱은 표준화 작업량은 감소시키고, 단말 구현 복잡도를 감소시킬 수 있다.

구체적인 실시예에서, x(m)은 다항식 x(i+7)=(x(i+4)+x(i))mod2에 기초하여 생성된 것이며, m=(n+CS)mod127이고 또한 0≤n＜127일 때, m은 다음 방식 중 하나에 따른 값이며, 구체적으로:

(1) m=(n+43ХN_ID ⁽²⁾+d1)mod127, 즉 CS=43ХN_ID ⁽²⁾+d1, 그 중, N_ID ⁽²⁾는 사이드링크 프라이머리 동기화 신호 시퀀스 인덱스 번호이고, d1는 양의 정수이며; 구체적으로, d1=20이다.

실시예 1:

사이드링크 프라이머리 동기화 신호(S-PSS)가 사용한 d_PSS(n)은 공식 d_PSS(n)=1-2x(m)에 따라 생성되며, 그 중:

x(m)은 다항식 x(i+7)=(x(i+4)+x(i))mod2에 기초하여 생성되고, m=(n+43ХN_ID ⁽²⁾+d1)mod127, 즉 CS=43ХN_ID ⁽²⁾+d1이며, 그 중 N_ID ⁽²⁾는 사이드링크 프라이머리 동기화 신호 시퀀스 인덱스 번호이고, d1는 양의 정수이며, 예컨대, d1=20이며, 따라서 만약 사이드링크 프라이머리 동기화 신호가 2개의 동기 시퀀스를 포함하면, N_ID ⁽²⁾={0,1}이고, CS={20,63}이다. 다운링크 동기화 신호와 높은 상호관계성이 생기는 것을 피면하기 위하여, CS는 0, 43 및 86과 동일하지 않은 2개의 양의 정수이다.

(2) m=(n+(43+d2)ХN_ID ⁽²⁾+d3)mod127, 즉 CS=(43+d2)ХN_ID ⁽²⁾+d3, 그 중, N_ID ⁽²⁾는사이드링크 프라이머리 동기화 신호 시퀀스 인덱스 번호이고, d2와 d3은 양의 정수이며; 구체적으로, 예컨대, d2=20, d3=10이다.

실시예 2:

x(m)은 다항식 x(i+7)=(x(i+4)+x(i))mod2에 기초하여 생성되고, m=(n+(43+d2)ХN_ID ⁽²⁾+d3)mod127, 즉 CS=(43+d2)ХN_ID ⁽²⁾+d3이며, 그 중, N_ID ⁽²⁾는사이드링크 프라이머리 동기화 신호 시퀀스 인덱스 번호이고, d2와 d3은 양의 정수이며, 예컨대, d2=20, d3=10이며, 따라서 만약 사이드링크 프라이머리 동기화 신호가 2개의 동기 시퀀스를 포함하면, N_ID ⁽²⁾={0,1}이고, CS={10,73}이다. 다운링크 동기화 신호과 높은 상호관계성이 생기는 것을 피면하기 위하여, CS는 0, 43 및 86과 동일하지 않은 2개의 양의 정수이다.

(3) m=(n+(43-d4)ХN_ID ⁽²⁾+d5)mod127, 즉 CS=(43-d4)ХN_ID ⁽²⁾+d5, 그 중, N_ID ⁽²⁾는사이드링크 프라이머리 동기화 신호 시퀀스 인덱스 번호이고, d4와 d5는 양의 정수이며; 구체적으로, 예컨대, d4=20, d5=10이다.

실시예 3:

x(m)은 다항식 x(i+7)=(x(i+4)+x(i))mod2에 기초하여 생성되고, m=(n+(43-d4)ХN_ID ⁽²⁾+d5)mod127, 즉 CS=(43-d4)ХN_ID ⁽²⁾+d5이며, 그 중, N_ID ⁽²⁾는사이드링크 프라이머리 동기화 신호 시퀀스 인덱스 번호이고, d4와 d5는 양의 정수이며, 예컨대, d4=20, d5=10이며, 따라서 만약 사이드링크 프라이머리 동기화 신호가 2개의 동기 시퀀스를 포함하면, N_ID ⁽²⁾={0,1}이고, CS={10,23}이다. 다운링크 동기화 신호과 높은 상호관계성이 생기는 것을 피면하기 위하여, CS는 0, 43 및 86과 동일하지 않은 2개의 양의 정수이다.

(4) m=(n+43Х(N_ID ⁽²⁾+d6))mod127, 즉 CS=43Х(N_ID ⁽²⁾+d6), 그 중, N_ID ⁽²⁾는 사이드링크 프라이머리 동기화 신호 시퀀스 인덱스 번호이고, d6은 양의 정수이며; 구체적으로, 예컨대, d6=3이다.

실시예 4:

x(m)은 다항식 x(i+7)=(x(i+4)+x(i))mod2에 기초하여 생성되고, m=(n+43Х(N_ID ⁽²⁾+d6))mod127, CS=43Х(N_ID ⁽²⁾+d6), 그 중, N_ID ⁽²⁾는 사이드링크 프라이머리 동기화 신호 시퀀스 인덱스 번호이고, d6은 양의 정수이며, 예컨대, d6=3이며, 따라서 만약 사이드링크 프라이머리 동기화 신호가 2개의 동기 시퀀스를 포함하면, N_ID ⁽²⁾={0,1}이고, CS={129,172}이다. 다운링크 동기화 신호과 높은 상호관계성이 생기는 것을 피면하기 위하여, CS는 0, 43 및 86과 동일하지 않은 2개의 양의 정수이다.

(5) m=(n+43Х{N1,N2})mod127, 즉 CS=43Х{N1,N2}, 그 중, N1, N2는 사이드링크 프라이머리 동기화 신호 시퀀스의 2개의 인덱스 번호 N_ID ⁽²⁾에 대응한다.

실시예 5:

x(m)은 다항식 x(i+7)=(x(i+4)+x(i))mod2에 기초하여 생성되고, m=(n+43Х{N1,N2})mod127, 즉 CS=43Х{N1,N2}, 그 중, N1, N2는 사이드링크 프라이머리 동기화 신호 시퀀스의 2개의 인덱스 번호 N_ID ⁽²⁾에 대응하고, 또한 N1과 N2는 사이드링크 프라이머리 동기화 신호가 사용한 m 시퀀스의 2개의 순환 시프트에 대응한다. 따라서 만약 N1=4, N2=7이면, 사이드링크 프라이머리 동기화 신호는 2개의 동기 시퀀스를 포함하며, CS={172,301}이다. 다운링크 동기화 신호과 높은 상호관계성이 생기는 것을 피면하기 위하여, CS는 0, 43 및 86과 동일하지 않은 2개의 양의 정수이다.

(6) m=(n+X1)mod127, 즉 CS={X1}, X1은 사이드링크 프라이머리 동기화 신호 시퀀스의 하나의 인덱스 번호 N_ID ⁽²⁾에 대응하고, 또한 X1은 사이드링크 프라이머리 동기화 신호가 사용한 m 시퀀스의 하나의 순환 시프트에 대응한다.

실시예 6:

x(m)은 다항식 x(i+7)=(x(i+4)+x(i))mod2에 기초하여 생성되고, m=(n+X1)mod127, 즉 CS={X1}, X1은 사이드링크 프라이머리 동기화 신호 시퀀스의 하나의 인덱스 번호 N_ID ⁽²⁾에 대응하고, 또한 X1은 사이드링크 프라이머리 동기화 신호가 사용한 m 시퀀스의 하나의 순환 시프트에 대응한다. 따라서 만약 X1=60이면, 사이드링크 프라이머리 동기화 신호는 하나의 동기 시퀀스를 포함하며, CS={60}이다. 다운링크 동기화 신호과 높은 상호관계성이 생기는 것을 피면하기 위하여, CS는 0, 43 및 86과 동일하지 않은 2개의 양의 정수이다.

(7) m=(n+{X2,X3})mod127, 즉 CS={X2,X3}, X2와 X3은 각각 사이드링크 프라이머리 동기화 신호 시퀀스의 2개의 인덱스 번호 N_ID ⁽²⁾에 대응하고, 또한 X2와 X3은 각각 사이드링크 프라이머리 동기화 신호가 사용한 m 시퀀스의 2개의 순환 시프트에 대응한다.

실시예 7:

x(m)은 다항식 x(i+7)=(x(i+4)+x(i))mod2에 기초하여 생성되고, m=(n+{X2,X3})mod127, CS={X2,X3}, X2와 X3은 각각 사이드링크 프라이머리 동기화 신호 시퀀스의 2개의 인덱스 번호 N_ID ⁽²⁾에 대응한다. 따라서 만약 X2=20, X3=60이면, 사이드링크 프라이머리 동기화 신호는 2개의 동기 시퀀스를 포함하며, CS={20,60}이다. 다운링크 동기화 신호과 높은 상호관계성이 생기는 것을 피면하기 위하여, CS는 0, 43 및 86과 동일하지 않은 2개의 양의 정수이다.

(8) m=(n+{X4,X5,X6})mod127, 즉 CS={X4,X5,X6}, X4, X5와 X6은 각각 사이드링크 프라이머리 동기화 신호 시퀀스의 3개의 인덱스 번호 N_ID ⁽²⁾에 대응하고, 또한 X4, X5와 X6은 각각 사이드링크 프라이머리 동기화 신호가 사용한 m 시퀀스의 3개의 순환 시프트에 대응한다.

실시예 8:

x(m)은 다항식 x(i+7)=(x(i+4)+x(i))mod2에 기초하여 생성되고, m=(n+{X4,X5,X6})mod127, CS={X4,X5,X6}, X4, X5와 X6은 각각 사이드링크 프라이머리 동기화 신호 시퀀스의 3개의 인덱스 번호 N_ID ⁽²⁾에 대응한다. 따라서 만약 X4=20, X5=60, X6=100이면, 사이드링크 프라이머리 동기화 신호는 3개의 동기 시퀀스를 포함하며, CS={20, 60, 100}이다. 다운링크 동기화 신호과 높은 상호관계성이 생기는 것을 피면하기 위하여, CS는 0, 43 및 86과 동일하지 않은 2개의 양의 정수이다.

2. 상기 다항식과 상이한 다항식을 사용하여 S-PSS 시퀀스를 생성할 때, 공식 d_PSS(n)=1-2x(m)에 따라 S-PSS 시퀀스 d_PSS(n)를 생성하며, 그 중, x(m)은 다항식 x(i+7)=(x(i+1)+x(i))mod2에 기초하여 생성된 것이다.

해당 방식 하에서, S-PSS가 DL-PSS의 시퀀스를 멀티플렉싱할 수 없어, 표준화 작업량과 단말 구현 복잡도가 증가하였으나; 이러한 사이드링크 프라이머리 동기화 신호(S-PSS) 시퀀스를 생성하는 방식에서, 사용한 생성 특정 다항식과 NR 다운링크 프라이머리 동기화 신호(DL-PSS)가 사용한 다항식은 상이하고 또한 낮은 상관을 유지하며, 따라서 그들 간의 상호관계수는 고주파수 오프셋 경우에 여전히 낮기에, 동기 검출의 성공률을 제고시킬 수 있다.

구체적인 실시예에서, x(m)은 다항식 x(i+7)=(x(i+1)+x(i))mod2에 기초하여 생성된 것이며, m=(n+CS)mod127이고 또한 0≤n＜127일 때, m은 다음 방식 중 하나에 따른 값이며, 구체적으로:

실시예 9:

x(m)은 다항식 x(i+7)=(x(i+1)+x(i))mod2에 기초하여 생성되고, m=(n+43ХN_ID ⁽²⁾+d1)mod127, 즉 CS=43ХN_ID ⁽²⁾+d1이며, 그 중 N_ID ⁽²⁾는 사이드링크 프라이머리 동기화 신호 시퀀스 인덱스 번호이고, d1는 양의 정수이며, 예컨대, d1=20이며, 따라서 만약 사이드링크 프라이머리 동기화 신호가 2개의 동기 시퀀스를 포함하면, N_ID ⁽²⁾={0,1}이고, CS={20,63}이다.

실시예 10:

x(m)은 다항식 x(i+7)=(x(i+1)+x(i))mod2에 기초하여 생성되고, m=(n+(43+d2)ХN_ID ⁽²⁾+d3)mod127, 즉 CS=(43+d2)ХN_ID ⁽²⁾+d3이며, 그 중, N_ID ⁽²⁾는사이드링크 프라이머리 동기화 신호 시퀀스 인덱스 번호이고, d2와 d3은 양의 정수이며, 예컨대, d2=20, d3=10이며, 따라서 만약 사이드링크 프라이머리 동기화 신호가 2개의 동기 시퀀스를 포함하면, N_ID ⁽²⁾={0,1}이고, CS={10,73}이다.

실시예 11:

x(m)은 다항식 x(i+7)=(x(i+1)+x(i))mod2에 기초하여 생성되고, m=(n+(43-d4)ХN_ID ⁽²⁾+d5)mod127, 즉 CS=(43-d4)ХN_ID ⁽²⁾+d5이며, 그 중, N_ID ⁽²⁾는사이드링크 프라이머리 동기화 신호 시퀀스 인덱스 번호이고, d4와 d5는 양의 정수이며, 예컨대, d4=20, d5=10이며, 따라서 만약 사이드링크 프라이머리 동기화 신호가 2개의 동기 시퀀스를 포함하면, N_ID ⁽²⁾={0,1}이고, CS={10,23}이다.

실시예 12:

x(m)은 다항식 x(i+7)=(x(i+1)+x(i))mod2에 기초하여 생성되고, m=(n+43Х(N_ID ⁽²⁾+d6))mod127, CS=43Х(N_ID ⁽²⁾+d6), 그 중, N_ID ⁽²⁾는 사이드링크 프라이머리 동기화 신호 시퀀스 인덱스 번호이고, d6은 양의 정수이며, 예컨대, d6=3이며, 따라서 만약 사이드링크 프라이머리 동기화 신호가 2개의 동기 시퀀스를 포함하면, N_ID ⁽²⁾={0,1}이고, CS={129,172}이다. 다운링크 동기화 신호과 높은 상호관계성이 생기는 것을 피면하기 위하여, CS는 0, 43 및 86과 동일하지 않은 2개의 양의 정수이다.

실시예 13:

x(m)은 다항식 x(i+7)=(x(i+1)+x(i))mod2에 기초하여 생성되고, m=(n+43Х{N1,N2})mod127, 즉 CS=43Х{N1,N2}, 그 중, N1, N2는 사이드링크 프라이머리 동기화 신호 시퀀스의 2개의 인덱스 번호 N_ID ⁽²⁾에 대응하고, 또한 N1과 N2는 사이드링크 프라이머리 동기화 신호가 사용한 m 시퀀스의 2개의 순환 시프트에 대응한다. 따라서 만약 N1=4, N2=7이면, 사이드링크 프라이머리 동기화 신호는 2개의 동기 시퀀스를 포함하며, CS={172,301}이다. 다운링크 동기화 신호과 높은 상호관계성이 생기는 것을 피면하기 위하여, CS는 0, 43 및 86과 동일하지 않은 2개의 양의 정수이다.

실시예 14:

x(m)은 다항식 x(i+7)=(x(i+1)+x(i))mod2에 기초하여 생성되고, m=(n+X1)mod127, 즉 CS={X1}, X1은 사이드링크 프라이머리 동기화 신호 시퀀스의 하나의 인덱스 번호 N_ID ⁽²⁾에 대응하고, 또한 X1은 사이드링크 프라이머리 동기화 신호가 사용한 m 시퀀스의 하나의 순환 시프트에 대응한다. 따라서 만약 X1=60이면, 사이드링크 프라이머리 동기화 신호는 하나의 동기 시퀀스를 포함하며, CS={60}이다.

실시예 15:

x(m)은 다항식 x(i+1)=(x(i+1)+x(i))mod2에 기초하여 생성되고, m=(n+{X2,X3})mod127, CS={X2,X3}, X2와 X3은 각각 사이드링크 프라이머리 동기화 신호 시퀀스의 2개의 인덱스 번호 N_ID ⁽²⁾에 대응한다. 따라서 만약 X2=20, X3=60이면, 사이드링크 프라이머리 동기화 신호는 2개의 동기 시퀀스를 포함하며, CS={20,60}이다.

실시예 16:

x(m)은 다항식 x(i+1)=(x(i+1)+x(i))mod2에 기초하여 생성되고, m=(n+{X4,X5,X6})mod127, CS={X4,X5,X6}, X4, X5와 X6은 각각 사이드링크 프라이머리 동기화 신호 시퀀스의 3개의 인덱스 번호 N_ID ⁽²⁾에 대응한다. 따라서 만약 X4=20, X5=60, X6=100이면, 사이드링크 프라이머리 동기화 신호는 3개의 동기 시퀀스를 포함하며, CS={20, 60, 100}이다.

(9) m=(n+d6ХN_ID ⁽²⁾)mod127, 즉 CS=d6ХN_ID ⁽²⁾, 그 중, N_ID ⁽²⁾는 사이드링크 프라이머리 동기화 신호 시퀀스 인덱스 번호이고, d6은 양의 정수이며; 구체적으로, 예컨대, d6=43이다.

실시예 17:

x(m)은 다항식 x(i+1)=(x(i+1)+x(i))mod2에 기초하여 생성되고, m=(n+d6ХN_ID ⁽²⁾)mod127, 즉 CS=d6ХN_ID ⁽²⁾, 그 중, N_ID ⁽²⁾는 사이드링크 프라이머리 동기화 신호 시퀀스 인덱스 번호이고, d6은 양의 정수이며, 예컨대, d6=43이다. 따라서 만약 사이드링크 프라이머리 동기화 신호가 2개의 동기 시퀀스를 포함하면, N_ID ⁽²⁾={0,1}, CS={0,43}이다.

3. 상기 다항식을 토대로 ZC 시퀀스를 생성한 후, 상기 ZC 시퀀스를 S-PSS 시퀀스로 할 때, 공식 d_PSS(n)= d_u(n)에 따라 S-PSS 시퀀스 d_PSS(n)를 생성하며, 그 중:

u는 루트 시퀀스 인덱스 번호이고, 또한 0≤u＜127이다.

해당 방식 하에서, 해당 공식을 사용하여 생성한 시퀀스는 ZC(Zadoff-Chu) 시퀀스이며, ZC 시퀀스의 도플러 오프셋에 대한 저항도가 m 시퀀스보다 약간 작아, 동기 검출의 성공률에 영향을 줄 수 있으나; 이러한 사이드링크 프라이머리 동기화 신호(S-PSS) 시퀀스를 생성하는 방안이 사용한 생성 공식과 LTE(장기 진화, Long Term Evolution) 다운링크 프라이머리 동기화 신호(DL-PSS)가 사용한 공식은 동일하고, S-PSS와 LTE DL-PSS 간의 시퀀스의 멀티플렉싱은 표준화 작업량은 감소시키고, 단말 구현 복잡도를 감소시킬 수 있다.

실시예 18:

사이드링크 프라이머리 동기화 신호(S-PSS)가 사용한 d_PSS(n)은 공식 d_PSS(n)=d_u(n)에 따라 생성되며, 그 중:

u는 루트 시퀀스 인덱스 번호이고, 또한 0≤u＜127이다.

위의 공식에서의 u는 U1, U2로 설정할 수 있다. U1과 U2는 각각 사이드링크 프라이머리 동기화 신호 시퀀스의 2개의 인덱스 번호 N_ID ⁽²⁾에 대응한다. 따라서 U1=52, U2=74이면, 사이드링크 프라이머리 동기화 신호는 2개의 동기 시퀀스를 포함하며, u={52，74}이다.

4. 엔알 DL-PSS가 점용하는 주파수 자원과 상이한 주파수 자원 상에서 S-PSS를 송신한다.

해당 방식 하에서, 이러한 방안은 전용 캐리어의 시나리오에만 사용되고, 즉 사이드링크와 엔알 링크가 상이한 캐리어를 사용하는 시나리오이며, 응용 시나리오로 하여금 제한을 받게 되는것을 고려하였으나; 이러한 사이드링크 프라이머리 동기화 신호(S-PSS) 구성 방안은, 상이한 주파수 영역 자원을 통해 사이드링크 동기화 신호와 엔알 다운링크 동기화 신호의 낮은 상관성을 유지함으로써, 복잡한 시퀀스 설계를 진행할 필요가 없어, 표준화 작업량은 감소시키고, 단말 구현 복잡도를 감소시킬 수 있다.

구체적인 실시예에서, 상기 주파수 자원은: 서브 캐리어, 자원 블록, BWP(Bandwidth part, 부분 대역폭), 캐리어, 주파수 대역 중 하나 또는 이들의 조합을 포함한다.

실시예 19:

사이드링크 프라이머리 동기화 신호(S-PSS)가 사용한 주파수 자원과 엔알 동기화 신호가 사용한 주파수 자원을 상이하며, 여기서 상기 상이한 주파수 자원은 상이한 서브 캐리어, 자원 블록, BWP, 캐리어 또는 주파수 대역을 포함한다. 즉, 상이한 주파수 영역 자원을 통해 사이드링크 동기화 신호와 엔알 다운링크 동기화 신호를 구분하며, 따라서 사이드링크 동기화 신호와 엔알 다운링크 동기화 신호의 낮은 상관성을 유지한다.

동일한 발명의 구상에 기초하여, 본 개시의 일부 실시예는 동기화 신호 송신 장치, 단말, 컴퓨터 판독가능 저장 매체를 더 제공하며, 이러한 기기가 문제를 해결하는 원리와 방법은 비슷하기에, 이러한 기기의 실시예는 방법의 실시예를 참조할 수 있으며, 중복된 바는 더이상 기술하지 않기로 한다.

본 개시의 일부 실시예가 제공하는 기술방안을 실시할 때, 다음 방식에 따라 실시할 수 있다.

도 4는 단말 구조 개략도이며, 도면에 도시된 바와 같이, 단말은:

프로그램(420)을 판독하기 위한 것이며,

특정 다항식에 따라 S-PSS 시퀀스를 생성하고, 또한 상기 S-PSS 시퀀스에 기초하여 S-PSS 동기화 신호를 생성하는 단계를 실행하는 프로세서(400); 및

프로세서(400)의 제어 하에 데이터를 수신 및 송신하기 위한 것이며,

S-PSS를 송신하는 단계를 실행하는 수신기(410); 를 포함하며,

그 중:

u는 루트 시퀀스 인덱스 번호이고, 또한 0≤u＜127이며; 또는,

그 중, 도 4에서, 버스 아키텍처는 임의의 수량의 서로 연결된 버스와 브릿지를 포함할 수 있으며, 구체적으로, 프로세서(400)에 의해 대표되는 하나 또는 복수 개의 프로세서와 메모리(420)에 의해 대표되는 메모리의 각종 회로를 함께 연결한다. 버스 아키텍처는 또한 주변 기기, 전압 안정기 및 파워 관리 회로 등과 같은 각종 기타 회로를 함께 연결할 수 있는데, 이들은 모두 해당 기술분야에 공지된 것이므로, 본문에서는 더이상 이에 대해 진일보하여 기술하지 않기로 한다. 버스 인터페이스는 인터페이스를 제공한다. 송수신기(410)는 복수 개의 소자일 수 있는바, 수신기 및 송신기를 포함하여, 전송 매체 상에서 각종 기타 장치와 통신하기 위한 유닛을 제공한다. 상이한 사용자 기기에 있어서, 사용자 인터페이스(430)는 또한 기기에 외접 또는 내접할 수 있는 인터페이스일 수 있고, 접속된 기기들은 키패드, 디스플레이, 스피커, 마이크, 조이스틱 등을 포함하지만 이에 한정하지 않는다.

프로세서(400)는 버스 아키텍처의 관리 및 통상의 처리를 책임지고, 메모리(420)는 프로세서(400)가 조작을 수행할 때 사용되는 데이터를 저장할 수 있다.

u는 루트 시퀀스 인덱스 번호이고, 또한 0≤u＜127이며; 또는,

본 개시의 일부 실시예는 컴퓨터 판독가능 저장 매체를 더 제공하며, 컴퓨터 프로그램이 저장되어 있으며, 해당 컴퓨터 프로그램은 프로세서에 의해 실행될 때 상기 동기화 신호의 송신 방법의 단계를 구현한다.

구체적으로, 컴퓨터 프로그램은,

S-PSS를 송신하는 단계; 를 실행하며, 그 중,

u는 루트 시퀀스 인덱스 번호이고, 또한 0≤u＜127이며; 또는,

엔알 DL-PSS가 점용하는 주파수 자원과 상이한 주파수 자원 상에서 S-PSS를 송신하며, 상기 엔알 다운링크 프라이머리 동기화 신호(DL-PSS)는 기지국이 단말에 송신한 것이며, 상기 사이드링크 프라이머리 동기화 신호(S-PSS)는 단말이 단말에 송신한 것이다.

구체적 실시예는 상술한 동기화 신호의 송신 방법의 실시예를 참조할 수 있다.

설명의 편이를 위해, 상기 장치의 각 부분을 기능에 따라 여러가지 모듈 또는 유닛으로 나누어 각각 설명하기로 한다. 물론, 본 개시를 실시할 때 각 모듈 또는 유닛의 기능이 하나 또는 복수개의 소프트웨어 또는 하드웨어 중에서 구현도록 할 수 있다.

상술한 바를 종합하면, 본 개시의 일부 실시예가 제공하는 기술방안에서, 제1 기기는 제2 기기에 동기화 신호를 송신하며;

동기화 신호가 사용한 시퀀스 d_PSS(n)은 공식 d_PSS(n)=1-2x(m)에 따라 생성되며, 그 중, x(m)은 다항식 x(i+7)=(x(i+4)+x(i))mod2에 기초하여 생성된 것이며, m=(n+CS)mod127이고 또한 0≤n＜127이며, n은 제1 시퀀스 번호이고, m은 n과 CS에 기초하여 생성된 제2 시퀀스 번호이며, i는 제3 시퀀스 번호이며, CS는 순환 시프트이고, 또한 CS는 0, 43 및 86과 동일하지 않은 양의 정수이며;

또는, 상기 제1 동기화 신호가 사용한 시퀀스는 공식 d_PSS(n)= d_u(n)에 따라 생성되며, 그 중:

u는 루트 시퀀스 인덱스 번호이고, 또한 0≤u＜127이며;

또는, 동기화 신호가 사용한 주파수 자원과 엔알 동기화 신호가 사용한 주파수 자원은 상이하다.

그 후, 제1 기기와 제2 기기는 상기 동기화 신호에 기초하여 동기화를 확립할 수 있다.

해당 방안은 V2X 시스템의 사이드링크 통신에 사용될 수 있다.

해당 방안에서, 송신단은 본 개시의 일부 실시예에서 제시된 동기화 신호 시퀀스의 생성 방안에 기초하여, 사이드링크 동기화 신호 시퀀스를 확정하고, 또한 2개의 기기 간에 동기화를 확립할 수 있다. 본 개시의 일부 실시예가 제공하는 기술방안은 사이드링크 동기화 신호와 NR 다운링크 동기화 신호 간에 낮은 상관 특성을 유지할 수 있게 하기에, 따라서 동기화 신호 검출에서의 가상 경고 또는 오검출 문제를 피면하여, 사이드링크 동기화 신호 검출의 성공률을 제고시키고, 사이드링크 동기화 확립 시간 지연을 감소시킨다.

해당 기술분야의 통상의 지식을 가진 자들은, 본 개시의 실시예는 방법, 시스템 또는 컴퓨터 프로그램 제품으로 제공 될 수 있음을 이해하여야 한다. 따라서, 본 개시의 실시예는 완전히 하드웨어 실시예, 소프트웨어 실시예 또는 소프트웨어 및 하드웨어를 결합한 실시예의 형태를 취할수 있다. 또한, 본 개시의 실시예는 하나 또는 복수개의 컴퓨터 사용 가능 프로그램 코드를 포함한 컴퓨터 사용 가능 저장 매체(디스크 메모리, CD-ROM, 광학메모리 등을 포함하지만 이에 한정하지 않음) 상에서 실시한 컴퓨터 프로그램 제품 형태를 취할수 있다.

본 개시는 본 개시의 일부 실시예에 따른 방법, 기기(시스템) 및 컴퓨터 프로그램 제품의 플로우 차트 및/또는 블록도를 참조하여 기술된다. 컴퓨터 프로그램 명령에 의해 플로우 차트 및/또는 블록도 중의 각 플로우 및/또는 블록, 및 플로우 차트 및/또는 블록도의 플로우 및/또는 블록의 결합을 실현할 수 있음을 이해하여야 한다. 이러한 컴퓨터 프로그램 명령은, 하나의 기계를 생성하기 위한 범용 컴퓨터, 전용 컴퓨터, 임베딩 프로세서 또는 다른 프로그램 가능한 데이터 처리 기기의 프로세서에 제공될 수 있으며, 컴퓨터 또는 기타 프로그램 가능한 데이터 처리 기기의 프로세서를 통해 실행되는 명령이 플로우 차트에서의 하나 또는 복수의 플로우 및/또는 블록도에서의 하나 또는 복수개의 블록에 지정된 기능을 구현하기 위한 장치를 생성하도록 한다.

이러한 컴퓨터 프로그램 명령은 또한 컴퓨터 또는 기타 프로그램 가능한 데이터 처리 기기를 특정 방식으로 작업하도록 인도할 수 있는 컴퓨터 판독 가능 메모리에 저장되어, 해당 컴퓨터 판독 가능 메모리에 저장된 명령이 명령 장치의 제조품을 생성하고, 해당 명령 장치는 플로우 차트의 하나 또는 복수의 플로우 및/또는 블록도의 하나 또는 복수의 블록에 지정된 기능을 실현한다.

이러한 컴퓨터 프로그램 명령은 또한 컴퓨터 또는 기타 프로그램 가능한 데이터 처리 기기 상에 탑재되어, 컴퓨터 또는 기타 프로그램 가능한 기기 상에서 일련의 조작 단계를 수행하여 컴퓨터가 구현하는 처리를 생성하고, 따라서 컴퓨터 또는 기타 프로그램 가능한 데이터 처리 사용자 기기 상에서 수행하는 명령은 플로우 차트의 하나 또는 복수의 플로우 및/또는 블록도의 하나 또는 복수의 블록에 지정된 기능을 실현하기 위한 단계를 제공한다.

본 개시의 일부 실시예에서 설명된 실시예들은 하드웨어, 소프트웨어, 펌웨어, 중간 소자, 마이크로코드 또는 이들의 조합으로 구현될 수도 있음을 이해할 것이다. 하드웨어 구현에 있어서, 각각의 모듈, 유닛, 서브유닛, 또는 서브모듈 등은 하나 또는 복수개의 전용 집적 회로(Application Specific Integrated Circuits, ASIC), 디지털 신호 프로세서(DigitalSignalProcessing, DSP), 디지털 신호 처리 기기(DSPDevice, DSPD), 프로그램 가능한 로직 기기(Programmable Logic Device, PLD), 필드 프로그램 가능한 게이트 어레이(Field-ProgrammableGateArray, FPGA), 범용 프로세서, 제어기, 마이크로 제어기, 마이크로 프로세서, 본 개시의 기능을 수행하기 위한 기타 전자 유닛들 또는 이들의 조합에서 구현될 수 있다.

소프트웨어의 구현에 있어서, 본 개시의 일부 실시예에 따른 기능을 위한 모듈(예컨대, 과정, 함수 등)을 수행함으로써 본 개시의 일부 실시예에 따른 기술을 실현할 수 있다. 소프트웨어 코드는 메모리에 저장될 수 있고 또한 프로세서에 의해 수행될 수 있다. 메모리는 프로세서 내부 또는 프로세서 외부에서 구현될 수 있다.

따라서, 본 개시의 목적은 또한 임의의 컴퓨팅 장치상에서 하나의 프로그램 또는 프로그램의 그룹을 실행함으로써 달성될 수 있다. 상기 컴퓨터 장치는 공지된 범용 장치일 수 있다. 따라서 본 개시의 목적은 또한 단지 상기 방법 또는 장치를 구현하는 프로그램 코드를 포함하는 프로그램 제품을 제공함으로써 달성될 수 있다. 즉, 이러한 프로그램 제품 또는 이러한 프로그램 제품을 포함하는 저장 매체도 본 개시를 구성한다. 상기 저장 매체는 임의의 공지된 저장 매체 또는 차후에 개발 될 임의의 저장 매체일 수 있음은 자명한것이다. 더 지적해야 할 것은, 본 개시의 장치 및 방법에서, 각 부품 또는 단계들이 분해 및/ 또는 재결부될 수 있음을 주목할 필요가 있다. 이러한 분해 및/또는 재결부는 본 개시의 등가 방안으로 간주되어야 한다. 또한, 상술한 일련의 처리를 실행하는 단계는 자연적으로 설명한 순서로 시간의 순서로 수행될 수 있으나, 반드시 시간의 순서로 수행 될 필요는 없다. 어떤 단계들은 병렬 또는 서로 독립적으로 수행될 수 있다.

해당 기술 분야에서 통상의 지식을 가진 자라면 본 개시의 정신 및 범위를 벗어나지 않는 전제하에 여러가지 변동과 변형을 진행할수 있음은 자명한 것이다. 따라서, 본 개시의 이러한 변동과 변형이 모두 본 개시의 청구범위 및 등가 기술의 범위 내에 포함되는 경우, 본 개시는 또한 이러한 변동 및 변형을 포함하는 것으로 의도된다.

Claims

동기화 신호의 송신 방법에 있어서,
특정 다항식에 따라 사이드링크 프라이머리 동기화 신호(S-PSS) 시퀀스를 생성하고, 또한 상기 S-PSS 시퀀스에 기초하여 S-PSS 동기화 신호를 생성하는 단계; 및
상기 S-PSS 동기화 신호를 송신하는 단계; 를 포함하며,
상기 특정 다항식에 따라 S-PSS 시퀀스를 생성하는 것은 다음 방식 중 하나 또는 이들의 조합을 포함하며, 구체적으로:
공식 d_PSS(n)=1-2x(m)에 따라 S-PSS 시퀀스 d_PSS(n)를 생성하며, x(m)은 다항식 x(i+7)=(x(i+4)+x(i))mod2에 기초하여 생성된 것이며, m=(n+CS)mod127이고 또한 0≤n＜127이며, n은 제1 시퀀스 번호이고, m은 n과 CS에 기초하여 생성된 제2 시퀀스 번호이며, i는 제3 시퀀스 번호이며, CS는 순환 시프트이고, 또한 CS는 0, 43 및 86과 동일하지 않은 양의 정수이며; 또는,
공식 d_PSS(n)=1-2x(m)에 따라 S-PSS 시퀀스 d_PSS(n)를 생성하며, x(m)은 다항식 x(i+7)=(x(i+1)+x(i))mod2에 기초하여 생성된 것이며, m=(n+CS)mod127이고 또한 0≤n＜127이며, n은 제1 시퀀스 번호이고, m은 n과 CS에 기초하여 생성된 제2 시퀀스 번호이며, i는 제3 시퀀스 번호이며, CS는 순환 시프트이며; 또는,
공식 d_PSS(n)= d_u(n)에 따라 S-PSS 시퀀스 d_PSS(n)를 생성하며,

u는 루트 시퀀스 인덱스 번호이고, 또한 0≤u＜127이며; 또는,
엔알 다운링크 프라이머리 동기화 신호(DL-PSS)가 점용하는 주파수 자원과 상이한 주파수 자원 상에서 S-PSS를 송신하며, 상기 엔알 다운링크 프라이머리 동기화 신호(DL-PSS)는 기지국이 단말에 송신한 것이며, 상기 사이드링크 프라이머리 동기화 신호(S-PSS)는 단말이 단말에 송신한 것인 동기화 신호의 송신 방법.
제1항에 있어서,
x(m)은 다항식 x(i+7)=(x(i+4)+x(i))mod2에 기초하여 생성된 것일 때, m은 다음 방식 중 하나에 따른 값이며, 구체적으로:
m=(n+43ХN_ID ⁽²⁾+d1)mod127, CS=43ХN_ID ⁽²⁾+d1, 그 중, N_ID ⁽²⁾는 사이드링크 프라이머리 동기화 신호 시퀀스 인덱스 번호이고, d1는 양의 정수이며; 또는,
m=(n+(43+d2)ХN_ID ⁽²⁾+d3)mod127, CS=(43+d2)ХN_ID ⁽²⁾+d3, 그 중, N_ID ⁽²⁾는사이드링크 프라이머리 동기화 신호 시퀀스 인덱스 번호이고, d2와 d3은 양의 정수이며; 또는,
m=(n+(43-d4)ХN_ID ⁽²⁾+d5)mod127, CS=(43-d4)ХN_ID ⁽²⁾+d5, 그 중, N_ID ⁽²⁾는사이드링크 프라이머리 동기화 신호 시퀀스 인덱스 번호이고, d4와 d5는 양의 정수이며; 또는,
m=(n+43Х(N_ID ⁽²⁾+d6))mod127, CS=43Х(N_ID ⁽²⁾+d6), 그 중, N_ID ⁽²⁾는 사이드링크 프라이머리 동기화 신호 시퀀스 인덱스 번호이고, d6은 양의 정수이며; 또는,
m=(n+43Х{N1,N2})mod127, CS=43Х{N1,N2}, 그 중, N1, N2는 사이드링크 프라이머리 동기화 신호 시퀀스의 2개의 인덱스 번호 N_ID ⁽²⁾에 대응하고, 또한 N1과 N2는 사이드링크 프라이머리 동기화 신호가 사용한 m 시퀀스의 2개의 순환 시프트에 대응하며; 또는,
m=(n+X1)mod127, CS={X1}, X1은 사이드링크 프라이머리 동기화 신호 시퀀스의 하나의 인덱스 번호 N_ID ⁽²⁾에 대응하고, 또한 X1은 사이드링크 프라이머리 동기화 신호가 사용한 m 시퀀스의 하나의 순환 시프트에 대응하며; 또는,
m=(n+{X2,X3})mod127, CS={X2,X3}, X2와 X3은 각각 사이드링크 프라이머리 동기화 신호 시퀀스의 2개의 인덱스 번호 N_ID ⁽²⁾에 대응하고, 또한 X2와 X3은 각각 사이드링크 프라이머리 동기화 신호가 사용한 m 시퀀스의 2개의 순환 시프트에 대응하며; 또는,
m=(n+{X4,X5,X6})mod127, CS={X4,X5,X6}, X4, X5와 X6은 각각 사이드링크 프라이머리 동기화 신호 시퀀스의 3개의 인덱스 번호 N_ID ⁽²⁾에 대응하고, 또한 X4, X5와 X6은 각각 사이드링크 프라이머리 동기화 신호가 사용한 m 시퀀스의 3개의 순환 시프트에 대응하는 동기화 신호의 송신 방법.
제1항에 있어서,
x(m)은 다항식 x(i+7)=(x(i+1)+x(i))mod2에 기초하여 생성된 것일 때, m은 다음 방식 중 하나에 따른 값이며, 구체적으로:
m=(n+43ХN_ID ⁽²⁾+d1)mod127, CS=43ХN_ID ⁽²⁾+d1, 그 중, N_ID ⁽²⁾는 사이드링크 프라이머리 동기화 신호 시퀀스 인덱스 번호이고, d1는 양의 정수이며; 또는,
m=(n+(43+d2)ХN_ID ⁽²⁾+d3)mod127, CS=(43+d2)ХN_ID ⁽²⁾+d3, 그 중, N_ID ⁽²⁾는사이드링크 프라이머리 동기화 신호 시퀀스 인덱스 번호이고, d2와 d3은 양의 정수이며; 또는,
m=(n+(43-d4)ХN_ID ⁽²⁾+d5)mod127, CS=(43-d4)ХN_ID ⁽²⁾+d5, 그 중, N_ID ⁽²⁾는사이드링크 프라이머리 동기화 신호 시퀀스 인덱스 번호이고, d4와 d5는 양의 정수이며; 또는,
m=(n+43Х(N_ID ⁽²⁾+d6))mod127, CS=43Х(N_ID ⁽²⁾+d6), 그 중, N_ID ⁽²⁾는 사이드링크 프라이머리 동기화 신호 시퀀스 인덱스 번호이고, d6은 양의 정수이며; 또는,
m=(n+43Х{N1,N2})mod127, CS=43Х{N1,N2}, 그 중, N1, N2는 사이드링크 프라이머리 동기화 신호 시퀀스의 2개의 인덱스 번호 N_ID ⁽²⁾에 대응하고, 또한 N1과 N2는 사이드링크 프라이머리 동기화 신호가 사용한 m 시퀀스의 2개의 순환 시프트에 대응하며; 또는,
m=(n+X1)mod127, CS={X1}, X1은 사이드링크 프라이머리 동기화 신호 시퀀스의 하나의 인덱스 번호 N_ID ⁽²⁾에 대응하고, 또한 X1은 사이드링크 프라이머리 동기화 신호가 사용한 m 시퀀스의 하나의 순환 시프트에 대응하며; 또는,
m=(n+{X2,X3})mod127, CS={X2,X3}, X2와 X3은 각각 사이드링크 프라이머리 동기화 신호 시퀀스의 2개의 인덱스 번호 N_ID ⁽²⁾에 대응하고, 또한 X2와 X3은 각각 사이드링크 프라이머리 동기화 신호가 사용한 m 시퀀스의 2개의 순환 시프트에 대응하며; 또는,
m=(n+{X4,X5,X6})mod127, CS={X4,X5,X6}, X4, X5와 X6은 각각 사이드링크 프라이머리 동기화 신호 시퀀스의 3개의 인덱스 번호 N_ID ⁽²⁾에 대응하고, 또한 X4, X5와 X6은 각각 사이드링크 프라이머리 동기화 신호가 사용한 m 시퀀스의 3개의 순환 시프트에 대응하며; 또는,
m=(n+d6ХN_ID ⁽²⁾)mod127, CS=d6ХN_ID ⁽²⁾, 그 중, N_ID ⁽²⁾는 사이드링크 프라이머리 동기화 신호 시퀀스 인덱스 번호이고, d6은 양의 정수인 동기화 신호의 송신 방법.
제1항에 있어서,
상기 주파수 자원은: 서브 캐리어, 자원 블록, 부분 대역폭(BWP), 캐리어, 주파수 대역 중 하나 또는 이들의 조합을 포함하는 동기화 신호의 송신 방법.
단말에 있어서,
메모리 중의 프로그램을 판독하여,
특정 다항식에 따라 S-PSS 시퀀스를 생성하고, 또한 상기 S-PSS 시퀀스에 기초하여 S-PSS 동기화 신호를 생성하는 단계를 실행하는 프로세서; 및
프로세서의 제어 하에 데이터를 수신 및 송신하며,
상기 S-PSS 동기화 신호를 송신하는 단계를 실행하는 송수신기; 를 포함하며,
상기 특정 다항식에 따라 S-PSS 시퀀스를 생성하는 것은 다음 방식 중 하나 또는 이들의 조합을 포함하며, 구체적으로:
공식 d_PSS(n)=1-2x(m)에 따라 S-PSS 시퀀스 d_PSS(n)를 생성하며, 그 중, x(m)은 다항식 x(i+7)=(x(i+4)+x(i))mod2에 기초하여 생성된 것이며, m=(n+CS)mod127이고 또한 0≤n＜127이며, n은 제1 시퀀스 번호이고, m은 n과 CS에 기초하여 생성된 제2 시퀀스 번호이며, i는 제3 시퀀스 번호이며, CS는 순환 시프트이고, 또한 CS는 0, 43 및 86과 동일하지 않은 양의 정수이며; 또는,
공식 d_PSS(n)=1-2x(m)에 따라 S-PSS 시퀀스 d_PSS(n)를 생성하며, 그 중, x(m)은 다항식 x(i+7)=(x(i+1)+x(i))mod2에 기초하여 생성된 것이며, m=(n+CS)mod127이고 또한 0≤n＜127이며, n은 제1 시퀀스 번호이고, m은 n과 CS에 기초하여 생성된 제2 시퀀스 번호이며, i는 제3 시퀀스 번호이며, CS는 순환 시프트이며; 또는,
공식 d_PSS(n)= d_u(n)에 따라 S-PSS 시퀀스 d_PSS(n)를 생성하며, 그 중:

u는 루트 시퀀스 인덱스 번호이고, 또한 0≤u＜127이며; 또는,
엔알 다운링크 프라이머리 동기화 신호(DL-PSS)가 점용하는 주파수 자원과 상이한 주파수 자원 상에서 S-PSS를 송신하며, 상기 엔알 다운링크 프라이머리 동기화 신호(DL-PSS)는 기지국이 단말에 송신한 것이며, 상기 사이드링크 프라이머리 동기화 신호(S-PSS)는 단말이 단말에 송신한 것인 단말.
제5항에 있어서,
x(m)은 다항식 x(i+7)=(x(i+4)+x(i))mod2에 기초하여 생성된 것일 때, m은 다음 방식 중 하나에 따른 값이며, 구체적으로:
m=(n+43ХN_ID ⁽²⁾+d1)mod127, CS=43ХN_ID ⁽²⁾+d1, 그 중, N_ID ⁽²⁾는 사이드링크 프라이머리 동기화 신호 시퀀스이고, d1는 양의 정수이며; 또는,
m=(n+(43+d2)ХN_ID ⁽²⁾+d3)mod127, CS=(43+d2)ХN_ID ⁽²⁾+d3, 그 중, N_ID ⁽²⁾는사이드링크 프라이머리 동기화 신호 시퀀스이고, d2와 d3은 양의 정수이며; 또는,
m=(n+(43-d4)ХN_ID ⁽²⁾+d5)mod127, CS=(43-d4)ХN_ID ⁽²⁾+d5, 그 중, N_ID ⁽²⁾는사이드링크 프라이머리 동기화 신호 시퀀스이고, d4와 d5는 양의 정수이며; 또는,
m=(n+43Х(N_ID ⁽²⁾+d6))mod127, CS=43Х(N_ID ⁽²⁾+d6), 그 중, N_ID ⁽²⁾는 사이드링크 프라이머리 동기화 신호 시퀀스이고, d6은 양의 정수이며; 또는,
m=(n+43Х{N1,N2})mod127, CS=43Х{N1,N2}, 그 중, N1, N2는 사이드링크 프라이머리 동기화 신호 시퀀스의 2개의 인덱스 번호 N_ID ⁽²⁾에 대응하고, 또한 N1과 N2는 사이드링크 프라이머리 동기화 신호가 사용한 m 시퀀스의 2개의 순환 시프트에 대응하며; 또는,
m=(n+X1)mod127, CS={X1}, X1은 사이드링크 프라이머리 동기화 신호 시퀀스의 하나의 인덱스 번호 N_ID ⁽²⁾에 대응하고, 또한 X1은 사이드링크 프라이머리 동기화 신호가 사용한 m 시퀀스의 하나의 순환 시프트에 대응하며; 또는,
m=(n+{X2,X3})mod127, CS={X2,X3}, X2와 X3은 각각 사이드링크 프라이머리 동기화 신호 시퀀스의 2개의 인덱스 번호 N_ID ⁽²⁾에 대응하고, 또한 X2와 X3은 각각 사이드링크 프라이머리 동기화 신호가 사용한 m 시퀀스의 2개의 순환 시프트에 대응하며; 또는,
m=(n+{X4,X5,X6})mod127, CS={X4,X5,X6}, X4, X5와 X6은 각각 사이드링크 프라이머리 동기화 신호 시퀀스의 3개의 인덱스 번호 N_ID ⁽²⁾에 대응하고, 또한 X4, X5와 X6은 각각 사이드링크 프라이머리 동기화 신호가 사용한 m 시퀀스의 3개의 순환 시프트에 대응하는 단말.
제5항에 있어서,
x(m)은 다항식 x(i+7)=(x(i+1)+x(i))mod2에 기초하여 생성된 것일 때, m은 다음 방식 중 하나에 따른 값이며, 구체적으로:
m=(n+43ХN_ID ⁽²⁾+d1)mod127, CS=43ХN_ID ⁽²⁾+d1, 그 중, N_ID ⁽²⁾는 사이드링크 프라이머리 동기화 신호 시퀀스 인덱스 번호이고, d1는 양의 정수이며; 또는,
m=(n+(43+d2)ХN_ID ⁽²⁾+d3)mod127, CS=(43+d2)ХN_ID ⁽²⁾+d3, 그 중, N_ID ⁽²⁾는사이드링크 프라이머리 동기화 신호 시퀀스 인덱스 번호이고, d2와 d3은 양의 정수이며; 또는,
m=(n+(43-d4)ХN_ID ⁽²⁾+d5)mod127, CS=(43-d4)ХN_ID ⁽²⁾+d5, 그 중, N_ID ⁽²⁾는사이드링크 프라이머리 동기화 신호 시퀀스 인덱스 번호이고, d4와 d5는 양의 정수이며; 또는,
m=(n+43Х(N_ID ⁽²⁾+d6))mod127, CS=43Х(N_ID ⁽²⁾+d6), 그 중, N_ID ⁽²⁾는 사이드링크 프라이머리 동기화 신호 시퀀스 인덱스 번호이고, d6은 양의 정수이며; 또는,
m=(n+43Х{N1,N2})mod127, CS=43Х{N1,N2}, 그 중, N1, N2는 사이드링크 프라이머리 동기화 신호 시퀀스의 2개의 인덱스 번호 N_ID ⁽²⁾에 대응하고, 또한 N1과 N2는 사이드링크 프라이머리 동기화 신호가 사용한 m 시퀀스의 2개의 순환 시프트에 대응하며; 또는,
m=(n+X1)mod127, CS={X1}, X1은 사이드링크 프라이머리 동기화 신호 시퀀스의 하나의 인덱스 번호 N_ID ⁽²⁾에 대응하고, 또한 X1은 사이드링크 프라이머리 동기화 신호가 사용한 m 시퀀스의 하나의 순환 시프트에 대응하며; 또는,
m=(n+{X2,X3})mod127, CS={X2,X3}, X2와 X3은 각각 사이드링크 프라이머리 동기화 신호 시퀀스의 2개의 인덱스 번호 N_ID ⁽²⁾에 대응하고, 또한 X2와 X3은 각각 사이드링크 프라이머리 동기화 신호가 사용한 m 시퀀스의 2개의 순환 시프트에 대응하며; 또는,
m=(n+{X4,X5,X6})mod127, CS={X4,X5,X6}, X4, X5와 X6은 각각 사이드링크 프라이머리 동기화 신호 시퀀스의 3개의 인덱스 번호 N_ID ⁽²⁾에 대응하고, 또한 X4, X5와 X6은 각각 사이드링크 프라이머리 동기화 신호가 사용한 m 시퀀스의 3개의 순환 시프트에 대응하며; 또는,
m=(n+d6ХN_ID ⁽²⁾)mod127, CS=d6ХN_ID ⁽²⁾, 그 중, N_ID ⁽²⁾는 사이드링크 프라이머리 동기화 신호 시퀀스 인덱스 번호이고, d6은 양의 정수인 단말.
제5항에 있어서,
상기 주파수 자원은: 서브 캐리어, 자원 블록, BWP, 캐리어, 주파수 대역 중 하나 또는 이들의 조합을 포함하는 단말.
동기화 신호 송신 장치에 있어서,
특정 다항식에 따라 사이드링크 프라이머리 동기화 신호(S-PSS) 시퀀스를 생성하고, 또한 상기 S-PSS 시퀀스에 기초하여 S-PSS 동기화 신호를 생성하기 위한 동기화 신호 생성 모듈; 및
상기 S-PSS 동기화 신호를 송신하기 위한 송신 모듈; 을 포함하며,
상기 특정 다항식에 따라 S-PSS 시퀀스를 생성하는 것은 다음 방식 중 하나 또는 이들의 조합을 포함하며, 구체적으로:
공식 d_PSS(n)=1-2x(m)에 따라 S-PSS 시퀀스 d_PSS(n)를 생성하며, 그 중, x(m)은 다항식 x(i+7)=(x(i+4)+x(i))mod2에 기초하여 생성된 것이며, m=(n+CS)mod127이고 또한 0≤n＜127이며, n은 제1 시퀀스 번호이고, m은 n과 CS에 기초하여 생성된 제2 시퀀스 번호이며, i는 제3 시퀀스 번호이며, CS는 순환 시프트이고, 또한 CS는 0, 43 및 86과 동일하지 않은 양의 정수이며; 또는,
공식 d_PSS(n)=1-2x(m)에 따라 S-PSS 시퀀스 d_PSS(n)를 생성하며, 그 중, x(m)은 다항식 x(i+7)=(x(i+1)+x(i))mod2에 기초하여 생성된 것이며, m=(n+CS)mod127이고 또한 0≤n＜127이며, n은 제1 시퀀스 번호이고, m은 n과 CS에 기초하여 생성된 제2 시퀀스 번호이며, i는 제3 시퀀스 번호이며, CS는 순환 시프트이며; 또는,
공식 d_PSS(n)= d_u(n)에 따라 S-PSS 시퀀스 d_PSS(n)를 생성하며, 그 중:

u는 루트 시퀀스 인덱스 번호이고, 또한 0≤u＜127이며; 또는,
엔알 다운링크 프라이머리 동기화 신호(DL-PSS)가 점용하는 주파수 자원과 상이한 주파수 자원 상에서 S-PSS를 송신하며, 상기 엔알 다운링크 프라이머리 동기화 신호(DL-PSS)는 기지국이 단말에 송신한 것이며, 상기 사이드링크 프라이머리 동기화 신호(S-PSS)는 단말이 단말에 송신한 것인 동기화 신호 송신 장치.
컴퓨터 판독가능 저장 매체에 있어서,
컴퓨터 프로그램이 저장되어 있으며, 상기 컴퓨터 프로그램이 프로세서에 의해 실행될 때, 제1항 내지 제4항 중 어느 한 항에 따른 동기화 신호의 송신 방법의 단계를 구현하는 컴퓨터 판독가능 저장 매체.