TWI753475B - 同步信號發送方法、終端及裝置、電腦可讀存儲介質 - Google Patents

同步信號發送方法、終端及裝置、電腦可讀存儲介質 Download PDF

Info

Publication number
TWI753475B
TWI753475B TW109122341A TW109122341A TWI753475B TW I753475 B TWI753475 B TW I753475B TW 109122341 A TW109122341 A TW 109122341A TW 109122341 A TW109122341 A TW 109122341A TW I753475 B TWI753475 B TW I753475B
Authority
TW
Taiwan
Prior art keywords
sequence
synchronization signal
pss
link
mod127
Prior art date
Application number
TW109122341A
Other languages
English (en)
Other versions
TW202106081A (zh
Inventor
任曉濤
趙銳
Original Assignee
大陸商大唐移動通信設備有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商大唐移動通信設備有限公司 filed Critical 大陸商大唐移動通信設備有限公司
Publication of TW202106081A publication Critical patent/TW202106081A/zh
Application granted granted Critical
Publication of TWI753475B publication Critical patent/TWI753475B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W4/00—Services specially adapted for wireless communication networks; Facilities therefor
    • H04W4/70—Services for machine-to-machine communication [M2M] or machine type communication [MTC]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/001—Synchronization between nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/0007—Code type
    • H04J13/0022—PN, e.g. Kronecker
    • H04J13/0025—M-sequences
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/001—Synchronization between nodes
    • H04W56/0015—Synchronization between nodes one node acting as a reference for the others
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J11/00—Orthogonal multiplex systems, e.g. using WALSH codes
    • H04J11/0069—Cell search, i.e. determining cell identity [cell-ID]
    • H04J11/0073—Acquisition of primary synchronisation channel, e.g. detection of cell-ID within cell-ID group
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/0007—Code type
    • H04J13/0055—ZCZ [zero correlation zone]
    • H04J13/0059—CAZAC [constant-amplitude and zero auto-correlation]
    • H04J13/0062—Zadoff-Chu
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J11/00—Orthogonal multiplex systems, e.g. using WALSH codes
    • H04J2011/0096—Network synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W4/00—Services specially adapted for wireless communication networks; Facilities therefor
    • H04W4/30—Services specially adapted for particular environments, situations or purposes
    • H04W4/40—Services specially adapted for particular environments, situations or purposes for vehicles, e.g. vehicle-to-pedestrians [V2P]
    • H04W4/46—Services specially adapted for particular environments, situations or purposes for vehicles, e.g. vehicle-to-pedestrians [V2P] for vehicle-to-vehicle communication [V2V]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/001—Synchronization between nodes
    • H04W56/002—Mutual synchronization

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Databases & Information Systems (AREA)
  • Power Engineering (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

本發明公開了一種同步信號發送方法、終端及裝置、電腦可讀存儲介質，包括：按照公式dPSS (n)=1-2x(m)或dPSS (n)= du (n)生成直通鏈路主同步信號序列dPSS (n)，並根據直通鏈路主同步信號序列產生直通鏈路主同步信號；發送直通鏈路主同步信號；或在與空中介面下行主同步信號不同的頻率資源上發送直通鏈路主同步信號。

Description

同步信號發送方法、終端及裝置、電腦可讀存儲介質
本發明屬於無線通訊技術領域，特別關於一種同步信號發送方法、終端及裝置、電腦可讀存儲介質。
在相關NR （New Radio，新空中介面）V2X（智慧網聯汽車技術，Vehicle-to-Everything；車聯網）通信中，終端與終端之間要建立同步，首先需要終端在直通鏈路上發送同步信號，相關技術中直通鏈路主同步信號序列S-PSS（直通鏈路主同步信號，Sidelink Primary Synchronization Signal）使用的是一種新的m序列。
相關技術的不足在於：在採用該新的m序列時，會出現虛警或誤檢問題，進一步的，還會導致了同步檢測概率降低以及同步時延增加。
本發明提供了一種同步信號發送方法、終端及裝置、電腦可讀存儲介質，用以解決在採用m序列時出現的虛警或誤檢問題。
本發明的一些實施例中提供了一種同步信號發送方法，包括： 按照特定多項式生成S-PSS序列，並根據S-PSS序列產生S-PSS同步信號； 發送S-PSS同步信號；其中： 該按照特定多項式生成S-PSS序列包括如下方式之一或者其組合： 按照公式dPSS (n)=1-2x(m)生成S-PSS序列dPSS (n) 其中，x(m)是基於多項式x(i+7)=(x(i+4)+x(i))mod2生成的，m=(n+CS)mod127且0≤n＜127，n是第一種序列編號，m是根據n和CS生成的第二種序列編號，i是第三種序列編號，CS是循環移位，且CS是不等於0、43及86的正整數；或， 按照公式dPSS (n)=1-2x(m)生成S-PSS序列dPSS (n) 其中，x(m)是基於多項式x(i+7)=(x(i+1)+x(i))mod2生成的，m=(n+CS)mod127且0≤n＜127，n是第一種序列編號，m是根據n和CS生成的第二種序列編號，i是第三種序列編號，CS是循環移位；或， 按照公式dPSS (n)= du (n)生成S-PSS序列dPSS (n)，其中：
Figure 02_image001
u是根序列索引號，且0≤u＜127；或， 在與空中介面DL-PSS所佔用的頻率資源不同的頻率資源上發送S-PSS同步信號，該空中介面下行主同步信號DL-PSS是由基地台發送給終端的，該直通鏈路主同步信號S-PSS是由終端發送給終端的。
實施中，在x(m)是基於多項式x(i+7)=(x(i+4)+x(i))mod2生成的時，m按如下方式之一取值： m=(n+43×NID (2) +d1)mod127，即CS=43×NID (2) +d1，其中NID (2) 是直通鏈路主同步信號序列索引號，d1為正整數；或， m=(n+(43+d2)×NID (2) +d3)mod127，即CS=(43+d2)×NID (2) +d3，其中NID (2) 是直通鏈路主同步信號序列索引號，d2和d3為正整數；或， m=(n+(43-d4)×NID (2) +d5)mod127，即CS=(43-d4)×NID (2) +d5，其中NID (2) 是直通鏈路主同步信號序列索引號，d4和d5為正整數；或， m=(n+43×(NID (2) +d6))mod127，即CS=43×(NID (2) +d6)，其中NID (2) 是直通鏈路主同步信號序列索引號，d6為正整數；或， m=(n+43×{N1,N2})mod127，即CS=43×{N1,N2}，其中N1,N2是與直通鏈路主同步序列的兩個索引號NID (2) 對應，並且N1和N2對應直通鏈路主同步信號所使用的m序列的兩個循環移位；或， m=(n+X1)mod127，即CS={X1}，X1與直通鏈路主同步序列的一個索引號NID (2) 對應，並且X1對應直通鏈路主同步信號所使用的m序列的一個循環移位；或， m=(n+{X2,X3})mod127，即CS={X2,X3}，X2和X3分別與直通鏈路主同步信號序列的兩個索引號NID (2) 對應，並且X2和X3分別對應直通鏈路主同步信號所使用的m序列的兩個循環移位；或， m=(n+{X4,X5,X6})mod127，即CS={X4,X5,X6}，X4,X5和X6分別與直通鏈路主同步信號序列的三個索引號NID (2) 對應，並且X4、X5和X6分別對應直通鏈路主同步信號所使用的m序列的三個循環移位。
實施中，在x(m)是基於多項式x(i+7)=(x(i+1)+x(i))mod2生成的時，m按如下方式之一取值： m=(n+43×NID (2) +d1)mod127，即CS=43×NID (2) +d1，其中NID (2) 是直通鏈路主同步信號序列索引號，d1為正整數；或， m=(n+(43+d2)×NID (2) +d3)mod127，即CS=(43+d2)×NID (2) +d3，其中NID (2) 是直通鏈路主同步信號序列索引號，d2和d3為正整數；或， m=(n+(43-d4)×NID (2) +d5)mod127，即CS=(43-d4)×NID (2) +d5，其中NID (2) 是直通鏈路主同步信號序列索引號，d4和d5為正整數；或， m=(n+43×(NID (2) +d6))mod127，即CS=43×(NID (2) +d6)，其中NID (2) 是直通鏈路主同步信號序列索引號，d6為正整數；或， m=(n+43×{N1,N2})mod127，即CS=43×{N1,N2}，其中N1,N2是與直通鏈路主同步序列的兩個索引號NID (2) 對應，並且N1和N2對應直通鏈路主同步信號所使用的m序列的兩個循環移位；或， m=(n+X1)mod127，即CS={X1}，X1與直通鏈路主同步序列的一個索引號NID (2) 對應，並且X1對應直通鏈路主同步信號所使用的m序列的一個循環移位；或， m=(n+{X2,X3})mod127，即CS={X2,X3}，X2和X3分別與直通鏈路主同步信號序列的兩個索引號NID (2) 對應，並且X2和X3分別對應直通鏈路主同步信號所使用的m序列的兩個循環移位；或， m=(n+{X4,X5,X6})mod127，即CS={X4,X5,X6}，X4,X5和X6分別與直通鏈路主同步信號序列的三個索引號NID (2) 對應，並且X4、X5和X6分別對應直通鏈路主同步信號所使用的m序列的三個循環移位；或， m=(n+d6×NID (2) )mod127，即CS=d6×NID (2) ，其中NID (2) 是直通鏈路主同步信號序列索引號，d6為正整數。
實施中，該頻率資源包括以下資源之一或者其組合：子載波、資源塊、BWP、載波、頻帶。
本發明的一些實施例中提供了一種終端，包括： 處理器，用於讀取記憶體中的程式，執行下列過程： 按照特定多項式生成S-PSS序列，並根據S-PSS序列產生S-PSS同步信號； 收發機，用於在處理器的控制下接收和發送資料，執行下列過程： 發送S-PSS同步信號； 其中： 該按照特定多項式生成S-PSS序列包括如下方式之一或者其組合： 按照公式dPSS (n)=1-2x(m)生成S-PSS序列dPSS (n) 其中，x(m)是基於多項式x(i+7)=(x(i+4)+x(i))mod2生成的，m=(n+CS)mod127且0≤n＜127，n是第一種序列編號，m是根據n和CS生成的第二種序列編號，i是第三種序列編號，CS是循環移位，且CS是不等於0、43及86的正整數；或， 按照公式dPSS (n)=1-2x(m)生成S-PSS序列dPSS (n) 其中，x(m)是基於多項式x(i+7)=(x(i+1)+x(i))mod2生成的，m=(n+CS)mod127且0≤n＜127，n是第一種序列編號，m是根據n和CS生成的第二種序列編號，i是第三種序列編號，CS是循環移位；或， 按照公式dPSS (n)= du (n)生成S-PSS序列dPSS (n)，其中：
Figure 02_image001
u是根序列索引號，且0≤u＜127；或， 在與空中介面DL-PSS所佔用的頻率資源不同的頻率資源上發送S-PSS同步信號，該空中介面下行主同步信號DL-PSS是由基地台發送給終端的，該直通鏈路主同步信號S-PSS是由終端發送給終端的。
實施中，在x(m)是基於多項式x(i+7)=(x(i+4)+x(i))mod2生成的時，m按如下方式之一取值： m=(n+43×NID (2) +d1)mod127，即CS=43×NID (2) +d1，其中NID (2) 是直通鏈路主同步信號序列索引號，d1為正整數；或， m=(n+(43+d2)×NID (2) +d3)mod127，即CS=(43+d2)×NID (2) +d3，其中NID (2) 是直通鏈路主同步信號序列索引號，d2和d3為正整數；或， m=(n+(43-d4)×NID (2) +d5)mod127，即CS=(43-d4)×NID (2) +d5，其中NID (2) 是直通鏈路主同步信號序列索引號，d4和d5為正整數；或， m=(n+43×(NID (2) +d6))mod127，即CS=43×(NID (2) +d6)，其中NID (2) 是直通鏈路主同步信號序列索引號，d6為正整數；或， m=(n+43×{N1,N2})mod127，即CS=43×{N1,N2}，其中N1,N2是與直通鏈路主同步序列的兩個索引號NID (2) 對應，並且N1和N2對應直通鏈路主同步信號所使用的m序列的兩個循環移位；或， m=(n+X1)mod127，即CS={X1}，X1與直通鏈路主同步序列的一個索引號NID (2) 對應，並且X1對應直通鏈路主同步信號所使用的m序列的一個循環移位；或， m=(n+{X2,X3})mod127，即CS={X2,X3}，X2和X3分別與直通鏈路主同步信號序列的兩個索引號NID (2) 對應，並且X2和X3分別對應直通鏈路主同步信號所使用的m序列的兩個循環移位；或， m=(n+{X4,X5,X6})mod127，即CS={X4,X5,X6}，X4,X5和X6分別與直通鏈路主同步信號序列的三個索引號NID (2) 對應，並且X4、X5和X6分別對應直通鏈路主同步信號所使用的m序列的三個循環移位。
實施中，在x(m)是基於多項式x(i+7)=(x(i+1)+x(i))mod2生成的時，m按如下方式之一取值： m=(n+43×NID (2) +d1)mod127，即CS=43×NID (2) +d1，其中NID (2) 是直通鏈路主同步信號序列索引號，d1為正整數；或， m=(n+(43+d2)×NID (2) +d3)mod127，即CS=(43+d2)×NID (2) +d3，其中NID (2) 是直通鏈路主同步信號序列索引號，d2和d3為正整數；或， m=(n+(43-d4)×NID (2) +d5)mod127，即CS=(43-d4)×NID (2) +d5，其中NID (2) 是直通鏈路主同步信號序列索引號，d4和d5為正整數；或， m=(n+43×(NID (2) +d6))mod127，即CS=43×(NID (2) +d6)，其中NID (2) 是直通鏈路主同步信號序列索引號，d6為正整數；或， m=(n+43×{N1,N2})mod127，即CS=43×{N1,N2}，其中N1,N2是與直通鏈路主同步序列的兩個索引號NID (2) 對應，並且N1和N2對應直通鏈路主同步信號所使用的m序列的兩個循環移位；或， m=(n+X1)mod127，即CS={X1}，X1與直通鏈路主同步序列的一個索引號NID (2) 對應，並且X1對應直通鏈路主同步信號所使用的m序列的一個循環移位；或， m=(n+{X2,X3})mod127，即CS={X2,X3}，X2和X3分別與直通鏈路主同步信號序列的兩個索引號NID (2) 對應，並且X2和X3分別對應直通鏈路主同步信號所使用的m序列的兩個循環移位；或， m=(n+{X4,X5,X6})mod127，即CS={X4,X5,X6}，X4,X5和X6分別與直通鏈路主同步信號序列的三個索引號NID (2) 對應，並且X4、X5和X6分別對應直通鏈路主同步信號所使用的m序列的三個循環移位；或， m=(n+d6×NID (2) )mod127，即CS=d6×NID (2) ，其中NID (2) 是直通鏈路主同步信號序列索引號，d6為正整數。
實施中，該頻率資源包括以下資源之一或者其組合：子載波、資源塊、BWP、載波、頻帶。
本發明的一些實施例中提供了一種同步信號發送裝置，包括： 同步信號生成模組，用於按照特定多項式生成S-PSS序列，並根據S-PSS序列產生S-PSS同步信號； 發送模組，用於發送S-PSS同步信號； 其中： 該按照特定多項式生成S-PSS序列包括如下方式之一或者其組合： 按照公式dPSS (n)=1-2x(m)生成S-PSS序列dPSS (n) 其中，x(m)是基於多項式x(i+7)=(x(i+4)+x(i))mod2生成的，m=(n+CS)mod127且0≤n＜127，n是第一種序列編號，m是根據n和CS生成的第二種序列編號，i是第三種序列編號，CS是循環移位，且CS是不等於0、43及86的正整數；或， 按照公式dPSS (n)=1-2x(m)生成S-PSS序列dPSS (n) 其中，x(m)是基於多項式x(i+7)=(x(i+1)+x(i))mod2生成的，m=(n+CS)mod127且0≤n＜127，n是第一種序列編號，m是根據n和CS生成的第二種序列編號，i是第三種序列編號，CS是循環移位；或， 按照公式dPSS (n)= du (n)生成S-PSS序列dPSS (n)，其中：
Figure 02_image001
u是根序列索引號，且0≤u＜127；或， 在與空中介面DL-PSS所佔用的頻率資源不同的頻率資源上發送S-PSS同步信號，該空中介面下行主同步信號DL-PSS是由基地台發送給終端的，該直通鏈路主同步信號S-PSS是由終端發送給終端的。
本發明的一些實施例中提供了一種電腦可讀存儲介質，其上存儲有電腦程式，該電腦程式被處理器執行時實現如上述同步信號發送方法的步驟。
本發明有益效果如下： 在本發明的一些實施例提供的技術方案中，由於採用了循環移位，更具體的，CS是不等於0、43及86的正整數；或，直接通過序列與DL-PSS保持低相關；或，在與空中介面DL-PSS所佔用的頻率資源不同的頻率資源上發送S-PSS同步信號。因此可以使得直通鏈路同步信號與NR下行同步信號之間保持低相關特性，從而避免了同步信號檢測中的虛警或誤檢問題，提升了直通鏈路同步信號檢測的成功率，縮短了直通鏈路同步建立的時延。
為利 貴審查委員了解本發明之技術特徵、內容與優點及其所能達到之功效，茲將本發明配合附圖及附件，並以實施例之表達形式詳細說明如下，而其中所使用之圖式，其主旨僅為示意及輔助說明書之用，未必為本發明實施後之真實比例與精準配置，故不應就所附之圖式的比例與配置關係解讀、侷限本發明於實際實施上的申請範圍，合先敘明。
在本發明的描述中，需要理解的是，術語「中心」、「橫向」、「上」、「下」、「左」、「右」、「頂」、「底」、「內」、「外」等指示的方位或位置關係為基於圖式所示的方位或位置關係，僅是為了便於描述本發明和簡化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構造和操作，因此不能理解為對本發明的限制。
無論是基地台與終端之間的空中介面通信，還是終端與終端之間的直通通信，在進行以交換控制與資料資訊為目的的通信之前，為了保證通信雙方的時間基準與頻率基準是對齊的，即符號與子載波的起始位置是約定好的，需要通信雙方進行同步。
相關技術中直通鏈路主同步信號序列S-PSS（直通鏈路主同步信號，Sidelink Primary Synchronization Signal）使用的是一種新的m序列。
但是，該m序列並不能有效保證與下行主同步信號DL-PSS（下行主同步信號，Downlink Primary Synchronization Signal）之間的低相關特性，在直通鏈路主同步信號S-PSS與下行主同步信號DL-PSS之間互相關係數較高的情況下，無論對於NR空中介面設備，還是NR V2X設備，由於它們在初始接取時缺乏先驗資訊，並不知道同步信號的來源，所以都會出現虛警或誤檢問題，從而導致了同步檢測概率降低以及同步時延增加。
下面以具體實例來進行說明。
圖1為直通鏈路同步信號與下行同步信號誤檢示意圖，如圖所示，終端1在發送直通鏈路同步信號時，如果使用了與下行同步信號互相關係數較高的同步序列，對於處於基地台覆蓋內的終端3來說，終端3會將直通鏈路同步信號誤認為是下行同步信號，並且進行同步信號檢測，從而導致了終端3的同步檢測概率降低與同步時延增加。
基於此，本發明的一些實施例中將提出一種用於直通鏈路（Sidelink）的同步信號的發送方案，在方案中，發送端可以根據本發明的一些實施例中給出的同步信號序列的生成方案，確定直通鏈路同步信號序列，並在兩個設備之間建立同步。由於本發明的一些實施例中提供的方案可以使得直通鏈路同步信號與NR下行同步信號之間保持低相關特性，從而也就避免了同步信號檢測中的虛警或誤檢問題，提升了直通鏈路同步信號檢測的成功率，縮短了直通鏈路同步建立的時延。
採用本發明的一些實施例提供的技術方案後，相對於相關技術，發送端可以根據方案給出的同步信號序列的生成方案，確定直通鏈路同步信號序列，並在兩個設備之間建立同步。由於本發明提供的方法可以使得直通鏈路同步信號與NR下行同步信號之間保持低相關特性，從而避免了同步信號檢測中的虛警或誤檢問題，提升了直通鏈路同步信號檢測的成功率，縮短了直通鏈路同步建立的時延。
圖2為採用低相關同步信號後直通鏈路同步信號與下行同步信號示意圖，如圖2所示，終端1（發送端）向終端2（接收端）發送直通鏈路同步信號S-PSS，並且直通鏈路同步信號S-PSS與下行同步信號DL-PSS保持低相關，終端2根據收到的直通鏈路同步信號S-PSS，與終端1之間建立同步，然後終端2就可以與終端1之間進行直通鏈路資料通信了。並且由於S-PSS與DL-PSS之間的低相關特性，不會導致終端3出現虛警或誤檢問題。
下面結合附圖對本發明的具體實施方式進行說明。
圖3為同步信號發送方法實施流程示意圖，如圖所示，可以包括： 步驟301：按照特定多項式生成S-PSS序列，並根據S-PSS序列產生S-PSS同步信號； 步驟302：發送S-PSS同步信號。
其中：該按照特定多項式生成S-PSS序列包括如下方式之一或者其組合： 按照公式dPSS (n)=1-2x(m)生成S-PSS序列dPSS (n) 其中，x(m)是基於多項式x(i+7)=(x(i+4)+x(i))mod2生成的，m=(n+CS)mod127且0≤n＜127，n是第一種序列編號，m是根據n和CS生成的第二種序列編號，i是第三種序列編號，CS是循環移位，且CS是不等於0、43及86的正整數；或， 按照公式dPSS (n)=1-2x(m)生成S-PSS序列dPSS (n) 其中，x(m)是基於多項式x(i+7)=(x(i+1)+x(i))mod2生成的，m=(n+CS)mod127且0≤n＜127，n是第一種序列編號，m是根據n和CS生成的第二種序列編號，i是第三種序列編號，CS是循環移位；或， 按照公式dPSS (n)= du (n)生成S-PSS序列dPSS (n)，其中：
Figure 02_image001
u是根序列索引號，且0≤u＜127；或， 在與空中介面DL-PSS所佔用的頻率資源不同的頻率資源上發送S-PSS同步信號，該空中介面下行主同步信號DL-PSS是由基地台發送給終端的，該直通鏈路主同步信號S-PSS是由終端發送給終端的。
下面對上述四種方式分別進行說明。
一、在對該多項式進行循環移位處理後生成S-PSS序列時，按照公式dPSS (n)=1-2x(m)生成S-PSS序列dPSS (n)，其中，x(m)是基於多項式x(i+7)=(x(i+4)+x(i))mod2生成的，m=(n+CS)mod127且0≤n＜127，且CS是不等於0、43及86的一個或多個正整數。
所述方式下，即使在直通鏈路主同步信號S-PSS與NR下行主同步信號DL-PSS使用不同的循環移位來區分後，它們之間的互相關係數會隨著頻偏的增加而變化，甚至影響同步檢測的成功率；但是生成直通鏈路主同步信號S-PSS序列時，使用的生成特定多項式與NR下行主同步信號DL-PSS序列所使用的多項式相同，S-PSS與DL-PSS之間序列的複用可以減少標準化工作量，降低終端實現複雜度。
具體實施中，在x(m)是基於多項式x(i+7)=(x(i+4)+x(i))mod2生成的，m=(n+CS)mod127且0≤n＜127時，m按如下方式之一取值： （1）m=(n+43×NID (2) +d1)mod127，即CS=43×NID (2) +d1，其中NID (2) 是直通鏈路主同步信號序列索引號，d1為正整數；具體的，例如d1=20。
實施例1： 直通鏈路主同步信號S-PSS所使用的序列dPSS (n)是按照公式dPSS (n)=1-2x(m)生成，其中： x(m)是基於多項式x(i+7)=(x(i+4)+x(i))mod2生成，而m=(n+43×NID (2) +d1)mod127，即CS=43×NID (2) +d1，其中NID (2) 是直通鏈路主同步信號序列索引號，d1為正整數，比如d1=20，這樣如果直通鏈路主同步信號包括有兩個同步序列，那麼NID (2) ={0,1}，循環移位CS={20,63}。為了避免與下行同步信號產生高互相關性，CS是不等於0、43及86的兩個正整數。
（2）m=(n+(43+d2)×NID (2) +d3)mod127，即CS=(43+d2)×NID (2) +d3，其中NID (2) 是直通鏈路主同步信號序列索引號，d2和d3為正整數；具體的，例如d2=20，d3=10。
實施例2： 直通鏈路主同步信號S-PSS所使用的序列dPSS (n)是按照公式dPSS (n)=1-2x(m)生成，其中： x(m)是基於多項式x(i+7)=(x(i+4)+x(i))mod2生成，而m=(n+(43+d2)×NID (2) +d3)mod127，即CS=(43+d2)×NID (2) +d3，其中NID (2) 是直通鏈路主同步信號序列索引號，d2和d3為正整數，比如d2=20，d3=10，這樣如果直通鏈路主同步信號包括有兩個同步序列，那麼NID (2) ={0,1}，循環移位CS={10,73}。為了避免與下行同步信號產生高互相關性，CS是不等於0、43及86的兩個正整數。
（3）m=(n+(43-d4)×NID (2) +d5)mod127，即CS=(43-d4)×NID (2) +d5，其中NID (2) 是直通鏈路主同步信號序列索引號，d4和d5為正整數；具體的，例如d4=20，d5=10。
實施例3： 直通鏈路主同步信號S-PSS所使用的序列dPSS (n)是按照公式dPSS (n)=1-2x(m)生成，其中： x(m)是基於多項式x(i+7)=(x(i+4)+x(i))mod2生成，而m=(n+(43-d4)×NID (2) +d5)mod127，即CS=(43-d4)×NID (2) +d5，其中NID (2) 是直通鏈路主同步信號序列索引號，d4和d5為正整數，比如d4=20，d5=10，這樣如果直通鏈路主同步信號包括有兩個同步序列，那麼NID (2) ={0,1}，循環移位CS={10,23}。為了避免與下行同步信號產生高互相關性，CS是不等於0、43及86的兩個正整數。
（4）m=(n+43×(NID (2) +d6))mod127，即CS=43×(NID (2) +d6)，其中NID (2) 是直通鏈路主同步信號序列索引號，d6為正整數；具體的，例如d6=3。
實施例4： 直通鏈路主同步信號S-PSS所使用的序列dPSS (n)是按照公式dPSS (n)=1-2x(m)生成，其中： x(m)是基於多項式x(i+7)=(x(i+4)+x(i))mod2生成，而m=(n+43×(NID (2) +d6))mod127，即CS=43×(NID (2) +d6)，其中NID (2) 是直通鏈路主同步信號序列索引號，d6為正整數，比如d6=3，這樣如果直通鏈路主同步信號包括有兩個同步序列，那麼NID (2) ={0,1}，循環移位CS={129,172}。為了避免與下行同步信號產生高互相關性，CS是不等於0、43及86的兩個正整數。
（5）m=(n+43×{N1,N2})mod127，即CS=43×{N1,N2}，其中N1,N2是與直通鏈路主同步序列的兩個索引號NID (2) 對應。
實施例5： 直通鏈路主同步信號S-PSS所使用的序列dPSS (n)是按照公式dPSS (n)=1-2x(m)生成，其中： x(m)是基於多項式x(i+7)=(x(i+4)+x(i))mod2生成，而m=(n+43×{N1,N2})mod127，即CS=43×{N1,N2}，其中N1,N2是與直通鏈路主同步序列的兩個索引號NID (2) 對應，並且N1和N2對應直通鏈路主同步信號所使用的m序列的兩個循環移位。這樣如果N1=4，N2=7，那麼直通鏈路主同步信號包括有兩個同步序列，那麼循環移位CS={172, 301}。為了避免與下行同步信號產生高互相關性，CS是不等於0、43及86的兩個正整數。
（6）m=(n+X1)mod127，即CS={X1}，X1與直通鏈路主同步序列的一個索引號NID (2) 對應，並且X1對應直通鏈路主同步信號所使用的m序列的一個循環移位。
實施例6： 直通鏈路主同步信號S-PSS所使用的序列dPSS (n)是按照公式dPSS (n)=1-2x(m)生成，其中： x(m)是基於多項式x(i+7)=(x(i+4)+x(i))mod2生成，而m=(n+X1)mod127，即CS={X1}，X1與直通鏈路主同步序列的一個索引號NID (2) 對應，並且X1對應直通鏈路主同步信號所使用的m序列的一個循環移位。這樣如果X1=60，直通鏈路主同步信號包括有一個同步序列，那麼循環移位CS={60}。為了避免與下行同步信號產生高互相關性，CS是不等於0、43及86的兩個正整數。
（7）m=(n+{X2,X3})mod127，即CS={X2,X3}，X2和X3分別與直通鏈路主同步信號序列的兩個索引號NID (2) 對應，並且X2和X3分別對應直通鏈路主同步信號所使用的m序列的兩個循環移位。
實施例7： 直通鏈路主同步信號S-PSS所使用的序列dPSS (n)是按照公式dPSS (n)=1-2x(m)生成，其中： x(m)是基於多項式x(i+7)=(x(i+4)+x(i))mod2生成，而m=(n+{X2,X3})mod127，即CS={X2,X3}，X2和X3分別與直通鏈路主同步信號序列的兩個索引號NID (2) 對應。這樣如果X2=20,X3=60，直通鏈路主同步信號包括有兩個同步序列，那麼循環移位CS={20，60}。為了避免與下行同步信號產生高互相關性，CS是不等於0、43及86的兩個正整數。
（8）m=(n+{X4,X5,X6})mod127，即CS={X4,X5,X6}，X4,X5和X6分別與直通鏈路主同步信號序列的三個索引號NID (2) 對應，並且X4、X5和X6分別對應直通鏈路主同步信號所使用的m序列的三個循環移位。
實施例8： 直通鏈路主同步信號S-PSS所使用的序列dPSS (n)是按照公式dPSS (n)=1-2x(m)生成，其中： x(m)是基於多項式x(i+7)=(x(i+4)+x(i))mod2生成，而m=(n+{X4,X5,X6})mod127，即CS={X4,X5,X6}，X4,X5和X6分別與直通鏈路主同步信號序列的三個索引號NID (2) 對應。這樣如果X4=20,X5=60,X6=100，直通鏈路主同步信號包括有三個同步序列，那麼循環移位CS={20，60，100}。為了避免與下行同步信號產生高互相關性，CS是不等於0、43及86的兩個正整數。
二、在使用與該多項式不同的多項式生成S-PSS序列時，按照公式dPSS (n)=1-2x(m)生成S-PSS序列dPSS (n)，其中，x(m)是基於多項式x(i+7)=(x(i+1)+x(i))mod2生成的。
所述方式下，即使S-PSS無法複用DL-PSS的序列，增加了標準化工作量與終端實現複雜度；但是這種生成直通鏈路主同步信號S-PSS序列的方式，所使用的生成特定多項式與NR下行主同步信號DL-PSS序列所使用的多項式不同並且保持了低相關，這樣它們之間的互相關係數在高頻偏情況下仍然很低，從而能夠提高了同步檢測的成功率。
具體實施中，在x(m)是基於多項式x(i+7)=(x(i+1)+x(i))mod2生成的，m=(n+CS)mod127且0≤n＜127時，m按如下方式之一取值： （1）m=(n+43×NID (2) +d1)mod127，即CS=43×NID (2) +d1，其中NID (2) 是直通鏈路主同步信號序列索引號，d1為正整數；具體的，例如d1=20。
實施例9： 直通鏈路主同步信號S-PSS所使用的序列dPSS (n)是按照公式dPSS (n)=1-2x(m)生成，其中： x(m)是基於多項式x(i+7)=(x(i+1)+x(i))mod2生成，而m=(n+43×NID (2) +d1)mod127，即CS=43×NID (2) +d1，其中NID (2) 是直通鏈路主同步信號序列索引號，d1為正整數，比如d1=20，這樣如果直通鏈路主同步信號包括有兩個同步序列，那麼NID (2) ={0,1}，循環移位CS={20,63}。
（2）m=(n+(43+d2)×NID (2) +d3)mod127，即CS=(43+d2)×NID (2) +d3，其中NID (2) 是直通鏈路主同步信號序列索引號，d2和d3為正整數；具體的，例如d2=20，d3=10。
實施例10： 直通鏈路主同步信號S-PSS所使用的序列dPSS (n)是按照公式dPSS (n)=1-2x(m)生成，其中： x(m)是基於多項式x(i+7)=(x(i+1)+x(i))mod2生成，而m=(n+(43+d2)×NID (2) +d3)mod127，即CS=(43+d2)×NID (2) +d3，其中NID (2) 是直通鏈路主同步信號序列索引號，d2和d3為正整數，比如d2=20，d3=10，這樣如果直通鏈路主同步信號包括有兩個同步序列，那麼NID (2) ={0,1}，循環移位CS={10,73}。
（3）m=(n+(43-d4)×NID (2) +d5)mod127，即CS=(43-d4)×NID (2) +d5，其中NID (2) 是直通鏈路主同步信號序列索引號，d4和d5為正整數；具體的，例如d4=20，d5=10。
實施例11： 直通鏈路主同步信號S-PSS所使用的序列dPSS (n)是按照公式dPSS (n)=1-2x(m)生成，其中： x(m)是基於多項式x(i+7)=(x(i+1)+x(i))mod2生成，而m=(n+(43-d4)×NID (2) +d5)mod127，即CS=(43-d4)×NID (2) +d5，其中NID (2) 是直通鏈路主同步信號序列索引號，d4和d5為正整數，比如d4=20，d5=10，這樣如果直通鏈路主同步信號包括有兩個同步序列，那麼NID (2) ={0,1}，循環移位CS={10,23}。
（4）m=(n+43×(NID (2) +d6))mod127，即CS=43×(NID (2) +d6)，其中NID (2) 是直通鏈路主同步信號序列索引號，d6為正整數；具體的，例如d6=3。
實施例12： 直通鏈路主同步信號S-PSS所使用的序列dPSS (n)是按照公式dPSS (n)=1-2x(m)生成，其中： x(m)是基於多項式x(i+7)=(x(i+1)+x(i))mod2生成，而m=(n+43×(NID (2) +d6))mod127，即CS=43×(NID (2) +d6)，其中NID (2) 是直通鏈路主同步信號序列索引號，d6為正整數，比如d6=3，這樣如果直通鏈路主同步信號包括有兩個同步序列，那麼NID (2) ={0,1}，循環移位CS={129,172}。為了避免與下行同步信號產生高互相關性，CS是不等於0、43及86的兩個正整數。
（5）m=(n+43×{N1,N2})mod127，即CS=43×{N1,N2}，其中N1,N2是與直通鏈路主同步序列的兩個索引號NID (2) 對應。
實施例13： 直通鏈路主同步信號S-PSS所使用的序列dPSS (n)是按照公式dPSS (n)=1-2x(m)生成，其中： x(m)是基於多項式x(i+7)=(x(i+1)+x(i))mod2生成，而m=(n+43×{N1,N2})mod127，即CS=43×{N1,N2}，其中N1,N2是與直通鏈路主同步序列的兩個索引號NID (2) 對應，並且N1和N2對應直通鏈路主同步信號所使用的m序列的兩個循環移位。這樣如果N1=4，N2=7，那麼直通鏈路主同步信號包括有兩個同步序列，那麼循環移位CS={172, 301}。為了避免與下行同步信號產生高互相關性，CS是不等於0、43及86的兩個正整數。
（6）m=(n+X1)mod127，即CS={X1}，X1與直通鏈路主同步序列的一個索引號NID (2) 對應，並且X1對應直通鏈路主同步信號所使用的m序列的一個循環移位。
實施例14： 直通鏈路主同步信號S-PSS所使用的序列dPSS (n)是按照公式dPSS (n)=1-2x(m)生成，其中： x(m)是基於多項式x(i+7)=(x(i+1)+x(i))mod2生成，而m=(n+X1)mod127，即CS={X1}，X1與直通鏈路主同步序列的一個索引號NID (2) 對應，並且X1對應直通鏈路主同步信號所使用的m序列的一個循環移位。這樣如果X1=60，直通鏈路主同步信號包括有一個同步序列，那麼循環移位CS={60}。
（7）m=(n+{X2,X3})mod127，即CS={X2,X3}，X2和X3分別與直通鏈路主同步信號序列的兩個索引號NID (2) 對應，並且X2和X3分別對應直通鏈路主同步信號所使用的m序列的兩個循環移位。
實施例15： 直通鏈路主同步信號S-PSS所使用的序列dPSS (n)是按照公式dPSS (n)=1-2x(m)生成，其中： x(m)是基於多項式x(i+7)=(x(i+1)+x(i))mod2生成，而m=(n+{X2,X3})mod127，即CS={X2,X3}，X2和X3分別與直通鏈路主同步信號序列的兩個索引號NID (2) 對應。這樣如果X2=20,X3=60，直通鏈路主同步信號包括有兩個同步序列，那麼循環移位CS={20，60}。
（8）m=(n+{X4,X5,X6})mod127，即CS={X4,X5,X6}，X4,X5和X6分別與直通鏈路主同步信號序列的三個索引號NID (2) 對應，並且X4、X5和X6分別對應直通鏈路主同步信號所使用的m序列的三個循環移位。
實施例16： 直通鏈路主同步信號S-PSS所使用的序列dPSS (n)是按照公式dPSS (n)=1-2x(m)生成，其中： x(m)是基於多項式x(i+7)=(x(i+1)+x(i))mod2生成，而m=(n+{X4,X5,X6})mod127，即CS={X4,X5,X6}，X4,X5和X6分別與直通鏈路主同步信號序列的三個索引號NID (2) 對應。這樣如果X4=20,X5=60,X6=100，直通鏈路主同步信號包括有三個同步序列，那麼循環移位CS={20，60，100}。
（9）m=(n+d6×NID (2) )mod127，即CS=d6×NID (2) ，其中NID (2) 是直通鏈路主同步信號序列索引號，d6為正整數；具體的，例如d6=43。
實施例17： 直通鏈路主同步信號S-PSS所使用的序列dPSS (n)是按照公式dPSS (n)=1-2x(m)生成，其中： x(m)是基於多項式x(i+7)=(x(i+1)+x(i))mod2生成，而m=(n+d6×NID (2) )mod127，即CS=d6×NID (2) ，其中NID (2) 是直通鏈路主同步信號序列索引號，d6為正整數，比如d6=43。這樣如果直通鏈路主同步信號包括有兩個同步序列，那麼NID (2) ={0,1}，循環移位CS={0,43}，那麼循環移位CS={0，43}。
三、在以該多項式為基礎生成ZC序列後，以該ZC序列作為S-PSS序列時，按照公式dPSS (n)= du (n)生成S-PSS序列dPSS (n)，其中：
Figure 02_image001
u是根序列索引號，且0≤u＜127。
所述方式下，使用該公式生成的序列是一種ZC（Zadoff-Chu）序列，即使考慮到ZC序列對多普勒頻移的抵抗度略差於m序列，可能會影響同步檢測的成功率；但是這種生成直通鏈路主同步信號S-PSS序列的方案，所使用的生成公式與LTE（長期演進，Long Term Evolution）下行主同步信號DL-PSS序列所使用的公式相同，S-PSS與LTE DL-PSS之間序列的複用可以減少標準化工作量，降低終端實現複雜度。
實施例18： 直通鏈路主同步信號S-PSS所使用的序列dPSS (n)是按照公式dPSS (n)= du (n)生成，其中：
Figure 02_image001
u是根序列索引號，且0≤u＜127。
上面公式中的u可以設為U1,U2。U1和U2分別與直通鏈路主同步信號序列的兩個索引號NID (2) 對應。這樣如果U1=52,U2=74，直通鏈路主同步信號包括有兩個同步序列，那麼根序列索引號u={52，74}。
四、在與空中介面DL-PSS所佔用的頻率資源不同的頻率資源上發送S-PSS同步信號。
所述方式下，即使考慮到這種方案只能用於專用載波的場景，即直通鏈路和空中介面鏈路使用不同的載波的場景，使得應用場景受限；但是這種直通鏈路主同步信號S-PSS配置方案，可以通過不同的頻域資源來保持了直通鏈路同步信號與空中介面下行同步信號的低相關性，而不需要進行複雜的序列設計，減少了標準化工作量，降低終端實現複雜度。
具體實施中，該頻率資源可以包括以下資源之一或者其組合：子載波、資源塊、BWP（Bandwidth part，部分頻寬）、載波、頻帶。
實施例19： 直通鏈路主同步信號S-PSS所使用的頻率資源與空中介面同步信號所使用的頻率資源不同，此處所述不同的頻率資源包括有不同的子載波、資源塊、BWP、載波或頻帶。也就是說，通過不同的頻域資源來區分直通鏈路同步信號與空中介面下行同步信號，進而保持了直通鏈路同步信號與空中介面下行同步信號的低相關性。
基於同一發明構思，本發明的一些實施例中還提供了一種同步信號發送裝置、終端、電腦可讀存儲介質，由於這些設備解決問題的原理與方法相似，因此這些設備的實施可以參見方法的實施，重複之處不再贅述。
在實施本發明的一些實施例提供的技術方案時，可以按如下方式實施。
圖4為終端結構示意圖，如圖所示，終端包括： 處理器400，用於讀取記憶體420中的程式，執行下列過程： 按照特定多項式生成S-PSS序列，並根據S-PSS序列產生S-PSS同步信號； 收發機410，用於在處理器400的控制下接收和發送資料，執行下列過程： 發送S-PSS同步信號； 其中： 該按照特定多項式生成S-PSS序列包括如下方式之一或者其組合： 按照公式dPSS (n)=1-2x(m)生成S-PSS序列dPSS (n) 其中，x(m)是基於多項式x(i+7)=(x(i+4)+x(i))mod2生成的，m=(n+CS)mod127且0≤n＜127，n是第一種序列編號，m是根據n和CS生成的第二種序列編號，i是第三種序列編號，CS是循環移位，CS是不等於0、43及86的正整數；或， 按照公式dPSS (n)=1-2x(m)生成S-PSS序列dPSS (n) 其中，x(m)是基於多項式x(i+7)=(x(i+1)+x(i))mod2生成的，m=(n+CS)mod127且0≤n＜127，n是第一種序列編號，m是根據n和CS生成的第二種序列編號，i是第三種序列編號，CS是循環移位；或， 按照公式dPSS (n)= du (n)生成S-PSS序列dPSS (n)，其中：
Figure 02_image001
u是根序列索引號，且0≤u＜127；或， 在與空中介面DL-PSS所佔用的頻率資源不同的頻率資源上發送S-PSS同步信號，該空中介面下行主同步信號DL-PSS是由基地台發送給終端的，該直通鏈路主同步信號S-PSS是由終端發送給終端的。
實施中，在x(m)是基於多項式x(i+7)=(x(i+4)+x(i))mod2生成的時，m按如下方式之一取值： m=(n+43×NID (2) +d1)mod127，即CS=43×NID (2) +d1，其中NID (2) 是直通鏈路主同步信號序列索引號，d1為正整數；或， m=(n+(43+d2)×NID (2) +d3)mod127，即CS=(43+d2)×NID (2) +d3，其中NID (2) 是直通鏈路主同步信號序列索引號，d2和d3為正整數；或， m=(n+(43-d4)×NID (2) +d5)mod127，即CS=(43-d4)×NID (2) +d5，其中NID (2) 是直通鏈路主同步信號序列索引號，d4和d5為正整數；或， m=(n+43×(NID (2) +d6))mod127，即CS=43×(NID (2) +d6)，其中NID (2) 是直通鏈路主同步信號序列索引號，d6為正整數；或， m=(n+43×{N1,N2})mod127，即CS=43×{N1,N2}，其中N1,N2是與直通鏈路主同步序列的兩個索引號NID (2) 對應，並且N1和N2對應直通鏈路主同步信號所使用的m序列的兩個循環移位；或， m=(n+X1)mod127，即CS={X1}，X1與直通鏈路主同步序列的一個索引號NID (2) 對應，並且X1對應直通鏈路主同步信號所使用的m序列的一個循環移位；或， m=(n+{X2,X3})mod127，即CS={X2,X3}，X2和X3分別與直通鏈路主同步信號序列的兩個索引號NID (2) 對應，並且X2和X3分別對應直通鏈路主同步信號所使用的m序列的兩個循環移位；或， m=(n+{X4,X5,X6})mod127，即CS={X4,X5,X6}，X4,X5和X6分別與直通鏈路主同步信號序列的三個索引號NID (2) 對應，並且X4、X5和X6分別對應直通鏈路主同步信號所使用的m序列的三個循環移位。
實施中，在x(m)是基於多項式x(i+7)=(x(i+1)+x(i))mod2生成的時，m按如下方式之一取值： m=(n+43×NID (2) +d1)mod127，即CS=43×NID (2) +d1，其中NID (2) 是直通鏈路主同步信號序列索引號，d1為正整數；或， m=(n+(43+d2)×NID (2) +d3)mod127，即CS=(43+d2)×NID (2) +d3，其中NID (2) 是直通鏈路主同步信號序列索引號，d2和d3為正整數；或， m=(n+(43-d4)×NID (2) +d5)mod127，即CS=(43-d4)×NID (2) +d5，其中NID (2) 是直通鏈路主同步信號序列索引號，d4和d5為正整數；或， m=(n+43×(NID (2) +d6))mod127，即CS=43×(NID (2) +d6)，其中NID (2) 是直通鏈路主同步信號序列索引號，d6為正整數；或， m=(n+43×{N1,N2})mod127，即CS=43×{N1,N2}，其中N1,N2是與直通鏈路主同步序列的兩個索引號NID (2) 對應，並且N1和N2對應直通鏈路主同步信號所使用的m序列的兩個循環移位；或， m=(n+X1)mod127，即CS={X1}，X1與直通鏈路主同步序列的一個索引號NID (2) 對應，並且X1對應直通鏈路主同步信號所使用的m序列的一個循環移位；或， m=(n+{X2,X3})mod127，即CS={X2,X3}，X2和X3分別與直通鏈路主同步信號序列的兩個索引號NID (2) 對應，並且X2和X3分別對應直通鏈路主同步信號所使用的m序列的兩個循環移位；或， m=(n+{X4,X5,X6})mod127，即CS={X4,X5,X6}，X4,X5和X6分別與直通鏈路主同步信號序列的三個索引號NID (2) 對應，並且X4、X5和X6分別對應直通鏈路主同步信號所使用的m序列的三個循環移位；或， m=(n+d6×NID (2) )mod127，即CS=d6×NID (2) ，其中NID (2) 是直通鏈路主同步信號序列索引號，d6為正整數。
實施中，該頻率資源包括以下資源之一或者其組合：子載波、資源塊、BWP、載波、頻帶。
其中，在圖4中，匯流排架構可以包括任意數量的互聯的匯流排和橋，具體由處理器400代表的一個或多個處理器和記憶體420代表的記憶體的各種電路連結在一起。匯流排架構還可以將諸如週邊設備、穩壓器和功率管理電路等之類的各種其他電路連結在一起，這些都是本領域所公知的，因此，本發明不再對其進行進一步描述。匯流排介面提供介面。收發機410可以是多個元件，即包括發送機和接收機，提供用於在傳輸介質上與各種其他裝置通信的單元。針對不同的使用者設備，使用者介面430還可以是能夠外接內接需要設備的介面，連接的設備包括但不限於小鍵盤、顯示器、揚聲器、麥克風、操縱桿等。
處理器400負責管理匯流排架構和通常的處理，記憶體420可以存儲處理器400在執行操作時所使用的資料。
本發明的一些實施例中提供了一種同步信號發送裝置，包括： 同步信號生成模組，用於按照特定多項式生成S-PSS序列，並根據S-PSS序列產生S-PSS同步信號； 發送模組，用於發送S-PSS同步信號； 其中： 該按照特定多項式生成S-PSS序列包括如下方式之一或者其組合： 按照公式dPSS (n)=1-2x(m)生成S-PSS序列dPSS (n) 其中，x(m)是基於多項式x(i+7)=(x(i+4)+x(i))mod2生成的，m=(n+CS)mod127且0≤n＜127，n是第一種序列編號，m是根據n和CS生成的第二種序列編號，i是第三種序列編號，CS是循環移位，CS是不等於0、43及86的正整數；或， 按照公式dPSS (n)=1-2x(m)生成S-PSS序列dPSS (n) 其中，x(m)是基於多項式x(i+7)=(x(i+1)+x(i))mod2生成的，m=(n+CS)mod127且0≤n＜127，n是第一種序列編號，m是根據n和CS生成的第二種序列編號，i是第三種序列編號，CS是循環移位；或， 按照公式dPSS (n)= du (n)生成S-PSS序列dPSS (n)，其中：
Figure 02_image001
u是根序列索引號，且0≤u＜127；或， 在與空中介面DL-PSS所佔用的頻率資源不同的頻率資源上發送S-PSS同步信號，該空中介面下行主同步信號DL-PSS是由基地台發送給終端的，該直通鏈路主同步信號S-PSS是由終端發送給終端的。
本發明的一些實施例中還提供了一種電腦可讀存儲介質，其上存儲有電腦程式，所述電腦程式被處理器執行時實現上述同步信號發送方法的步驟。 具體的，是執行如下方法的電腦程式： 按照特定多項式生成S-PSS序列，並根據S-PSS序列產生S-PSS同步信號； 發送S-PSS同步信號；其中： 該按照特定多項式生成S-PSS序列包括如下方式之一或者其組合： 按照公式dPSS (n)=1-2x(m)生成S-PSS序列dPSS (n) 其中，x(m)是基於多項式x(i+7)=(x(i+4)+x(i))mod2生成的，m=(n+CS)mod127且0≤n＜127，n是第一種序列編號，m是根據n和CS生成的第二種序列編號，i是第三種序列編號，CS是循環移位，且CS是不等於0、43及86的正整數；或， 按照公式dPSS (n)=1-2x(m)生成S-PSS序列dPSS (n) 其中，x(m)是基於多項式x(i+7)=(x(i+1)+x(i))mod2生成的，m=(n+CS)mod127且0≤n＜127，n是第一種序列編號，m是根據n和CS生成的第二種序列編號，i是第三種序列編號，CS是循環移位；或， 按照公式dPSS (n)= du (n)生成S-PSS序列dPSS (n)，其中：
Figure 02_image001
u是根序列索引號，且0≤u＜127；或， 在與空中介面DL-PSS所佔用的頻率資源不同的頻率資源上發送S-PSS同步信號，該空中介面下行主同步信號DL-PSS是由基地台發送給終端的，該直通鏈路主同步信號S-PSS是由終端發送給終端的。
實施中，在x(m)是基於多項式x(i+7)=(x(i+4)+x(i))mod2生成的時，m按如下方式之一取值： m=(n+43×NID (2) +d1)mod127，即CS=43×NID (2) +d1，其中NID (2) 是直通鏈路主同步信號序列索引號，d1為正整數；或， m=(n+(43+d2)×NID (2) +d3)mod127，即CS=(43+d2)×NID (2) +d3，其中NID (2) 是直通鏈路主同步信號序列索引號，d2和d3為正整數；或， m=(n+(43-d4)×NID (2) +d5)mod127，即CS=(43-d4)×NID (2) +d5，其中NID (2) 是直通鏈路主同步信號序列索引號，d4和d5為正整數；或， m=(n+43×(NID (2) +d6))mod127，即CS=43×(NID (2) +d6)，其中NID (2) 是直通鏈路主同步信號序列索引號，d6為正整數；或， m=(n+43×{N1,N2})mod127，即CS=43×{N1,N2}，其中N1,N2是與直通鏈路主同步序列的兩個索引號NID (2) 對應，並且N1和N2對應直通鏈路主同步信號所使用的m序列的兩個循環移位；或， m=(n+X1)mod127，即CS={X1}，X1與直通鏈路主同步序列的一個索引號NID (2) 對應，並且X1對應直通鏈路主同步信號所使用的m序列的一個循環移位；或， m=(n+{X2,X3})mod127，即CS={X2,X3}，X2和X3分別與直通鏈路主同步信號序列的兩個索引號NID (2) 對應，並且X2和X3分別對應直通鏈路主同步信號所使用的m序列的兩個循環移位；或， m=(n+{X4,X5,X6})mod127，即CS={X4,X5,X6}，X4,X5和X6分別與直通鏈路主同步信號序列的三個索引號NID (2) 對應，並且X4、X5和X6分別對應直通鏈路主同步信號所使用的m序列的三個循環移位。
實施中，在x(m)是基於多項式x(i+7)=(x(i+1)+x(i))mod2生成的時，m按如下方式之一取值： m=(n+43×NID (2) +d1)mod127，即CS=43×NID (2) +d1，其中NID (2) 是直通鏈路主同步信號序列索引號，d1為正整數；或， m=(n+(43+d2)×NID (2) +d3)mod127，即CS=(43+d2)×NID (2) +d3，其中NID (2) 是直通鏈路主同步信號序列索引號，d2和d3為正整數；或， m=(n+(43-d4)×NID (2) +d5)mod127，即CS=(43-d4)×NID (2) +d5，其中NID (2) 是直通鏈路主同步信號序列索引號，d4和d5為正整數；或， m=(n+43×(NID (2) +d6))mod127，即CS=43×(NID (2) +d6)，其中NID (2) 是直通鏈路主同步信號序列索引號，d6為正整數；或， m=(n+43×{N1,N2})mod127，即CS=43×{N1,N2}，其中N1,N2是與直通鏈路主同步序列的兩個索引號NID (2) 對應，並且N1和N2對應直通鏈路主同步信號所使用的m序列的兩個循環移位；或， m=(n+X1)mod127，即CS={X1}，X1與直通鏈路主同步序列的一個索引號NID (2) 對應，並且X1對應直通鏈路主同步信號所使用的m序列的一個循環移位；或， m=(n+{X2,X3})mod127，即CS={X2,X3}，X2和X3分別與直通鏈路主同步信號序列的兩個索引號NID (2) 對應，並且X2和X3分別對應直通鏈路主同步信號所使用的m序列的兩個循環移位；或， m=(n+{X4,X5,X6})mod127，即CS={X4,X5,X6}，X4,X5和X6分別與直通鏈路主同步信號序列的三個索引號NID (2) 對應，並且X4、X5和X6分別對應直通鏈路主同步信號所使用的m序列的三個循環移位；或， m=(n+d6×NID (2) )mod127，即CS=d6×NID (2) ，其中NID (2) 是直通鏈路主同步信號序列索引號，d6為正整數。
實施中，該頻率資源包括以下資源之一或者其組合：子載波、資源塊、BWP、載波、頻帶。
具體實施可以參見上述同步信號發送方法的實施。
為了描述的方便，以上所述裝置的各部分以功能分為各種模組或單元分別描述。當然，在實施本發明時可以把各模組或單元的功能在同一個或多個軟體或硬體中實現。
綜上所述，本發明的一些實施例提供的技術方案中，第一設備向第二設備發送同步信號； 同步信號所使用的序列dPSS (n)是按照公式dPSS (n)=1-2x(m)生成，其中： x(m)是基於多項式x(i+7)=(x(i+4)+x(i))mod2或者基於多項式x(i+7)=(x(i+1)+x(i))mod2生成，而m=(n+CS)mod127且0≤n＜127。當使用多項式x(i+7)=(x(i+4)+x(i))mod2生成序列時，CS是不等於0、43及86的一個或多個正整數； 或者，該第一同步信號所使用的序列是按照公式dPSS (n)=du (n)生成，其中：
Figure 02_image001
u是根序列索引號，且0≤u＜127。
或者，同步信號所使用的頻率資源與空中介面同步信號所使用的頻率資源不同。
然後第一設備與第二設備可以根據該同步信號建立同步。
所述方案可以使用在V2X系統的Sidelink直通鏈路通信中。
所述方案中，發送端可以根據本發明的一些實施例中給出的同步信號序列的生成方案，確定直通鏈路同步信號序列，並在兩個設備之間建立同步。由於本發明的一些實施例中提供的方案可以使得直通鏈路同步信號與NR下行同步信號之間保持低相關特性，從而避免了同步信號檢測中的虛警或誤檢問題，提升了直通鏈路同步信號檢測的成功率，縮短了直通鏈路同步建立的時延。
本領域內的技術人員應明白，本發明的實施例可提供為方法、系統、或電腦程式產品。因此，本發明可採用完全硬體實施例、完全軟體實施例、或結合軟體和硬體方面的實施例的形式。而且，本發明可採用在一個或多個其中包含有電腦可用程式碼的電腦可用存儲介質（包括但不限於磁碟記憶體和光學記憶體等）上實施的電腦程式產品的形式。
本發明是參照根據本發明的一些實施例的方法、設備（系統）、和電腦程式產品的流程圖和／或方框圖來描述的。應理解可由電腦程式指令實現流程圖和／或方框圖中的每一流程和／或方框、以及流程圖和／或方框圖中的流程和／或方框的結合。可提供這些電腦程式指令到通用電腦、專用電腦、嵌入式處理機或其他可程式設計資料處理設備的處理器以產生一個機器，使得通過電腦或其他可程式設計資料處理設備的處理器執行的指令產生用於實現在流程圖一個流程或多個流程和／或方框圖一個方框或多個方框中指定的功能的裝置。
這些電腦程式指令也可存儲在能引導電腦或其他可程式設計資料處理設備以特定方式工作的電腦可讀記憶體中，使得存儲在所述電腦可讀記憶體中的指令產生包括指令裝置的製造品，所述指令裝置實現在流程圖一個流程或多個流程和／或方框圖一個方框或多個方框中指定的功能。
這些電腦程式指令也可裝載到電腦或其他可程式設計資料處理設備上，使得在電腦或其他可程式設計設備上執行一系列操作步驟以產生電腦實現的處理，從而在電腦或其他可程式設計設備上執行的指令提供用於實現在流程圖一個流程或多個流程和／或方框圖一個方框或多個方框中指定的功能的步驟。
可以理解的是，本發明的一些實施例描述的這些實施例可以用硬體、軟體、固件、中介軟體、微程式或其組合來實現。對於硬體實現，模組、單元、子模組、子單元等可以實現在一個或多個專用積體電路（Application Specific Integrated Circuits，ASIC）、數位訊號處理器（Digital Signal Processing，DSP）、數位信號處理設備（DSP Device，DSPD）、可程式設計邏輯裝置（Programmable Logic Device，PLD）、現場可程式設計閘陣列（Field-Programmable Gate Array，FPGA）、通用處理器、控制器、微控制器、微處理器、用於執行本發明所述功能的其它電子單元或其組合中。
對於軟體實現，可通過執行本發明的一些實施例所述功能的模組（例如過程、函數等）來實現本發明的一些實施例所述的技術。軟體代碼可存儲在記憶體中並通過處理器執行。記憶體可以在處理器中或在處理器外部實現。
因此，本發明的目的還可以通過在任何計算裝置上運行一個程式或者一組程式來實現。所述計算裝置可以是公知的通用裝置。因此，本發明的目的也可 以僅僅通過提供包含實現所述方法或者裝置的程式碼的程式產品來實現。也就是說，這樣的程式產品也構成本發明，並且存儲有這樣的程式產品的存儲介質也構成本發明。顯然，所述存儲介質可以是任何公知的存儲介質或者將來所開發出來的任何存儲介質。還需要指出的是，在本發明的裝置和方法中，顯然，各部件或各步驟是可以分解和/或重新組合的。這些分解和/或重新組合應視為本發明的等效方案。並且，執行上述系列處理的步驟可以自然地按照說明的順序按時間循序執行，但是並不需要一定按照時間循序執行。某些步驟可以並行或彼此獨立地執行。
以上僅為本發明之較佳實施例，並非用來限定本發明之實施範圍，如果不脫離本發明之精神和範圍，對本發明進行修改或者等同替換，均應涵蓋在本發明申請專利範圍的保護範圍當中。
1:終端 2:終端 3:終端 400:處理器 410:收發機 420:記憶體 430:使用者介面 301-302:步驟
圖1為本發明的一些實施例中直通鏈路同步信號與下行同步信號誤檢示意圖； 圖2為本發明的一些實施例中採用低相關同步信號後直通鏈路同步信號與下行同步信號示意圖； 圖3為本發明的一些實施例中同步信號發送方法實施流程示意圖；以及 圖4為本發明的一些實施例中終端結構示意圖。
301-302:步驟

Claims (10)

  1. 一種同步信號發送方法，包括：按照特定多項式生成直通鏈路主同步信號S-PSS序列，並根據該S-PSS序列產生S-PSS同步信號；發送該S-PSS同步信號；其中：該按照特定多項式生成S-PSS序列包括如下方式之一或者其組合：按照公式dPSS(n)=1-2x(m)生成S-PSS序列dPSS(n)其中，x(m)是基於多項式x(i+7)=(x(i+4)+x(i))mod2生成的，m=(n+CS)mod127且0
    Figure 109122341-A0305-02-0039-1
    n<127，n是第一種序列編號，m是根據n和CS生成的第二種序列編號，i是第三種序列編號，CS是循環移位，且CS是不等於0、43及86的正整數；或，按照公式dPSS(n)=1-2x(m)生成S-PSS序列dPSS(n)其中，x(m)是基於多項式x(i+7)=(x(i+1)+x(i))mod2生成的，m=(n+CS)mod127且0
    Figure 109122341-A0305-02-0039-2
    n<127，n是第一種序列編號，m是根據n和CS生成的第二種序列編號，i是第三種序列編號，CS是循環移位；或，在與空中介面下行主同步信號DL-PSS所佔用的頻率資源不同的頻率資源上發送S-PSS同步信號，該空中介面下行主同步信號DL-PSS是由基地台發送給終端的，該直通鏈路主同步信號S-PSS是由終端發送給終端的。
  2. 如申請專利範圍第1項所述之同步信號發送方法，其中，在x(m)是基於多項式x(i+7)=(x(i+4)+x(i))mod2生成的時，m按如下方式之一取值： m=(n+43×NID (2)+d1)mod127，CS=43×NID (2)+d1，其中NID (2)是直通鏈路主同步信號序列索引號，d1為正整數；或，m=(n+(43+d2)×NID (2)+d3)mod127，CS=(43+d2)×NID (2)+d3，其中NID (2)是直通鏈路主同步信號序列索引號，d2和d3為正整數；或，m=(n+(43-d4)×NID (2)+d5)mod127，CS=(43-d4)×NID (2)+d5，其中NID (2)是直通鏈路主同步信號序列索引號，d4和d5為正整數；或，m=(n+43×(NID (2)+d6))mod127，CS=43×(NID (2)+d6)，其中NID (2)是直通鏈路主同步信號序列索引號，d6為正整數；或，m=(n+43×{N1,N2})mod127，CS=43×{N1,N2}，其中N1,N2是與直通鏈路主同步序列的兩個索引號NID (2)對應，並且N1和N2對應直通鏈路主同步信號所使用的m序列的兩個循環移位；或，m=(n+X1)mod127，CS={X1}，X1與直通鏈路主同步序列的一個索引號NID (2)對應，並且X1對應直通鏈路主同步信號所使用的m序列的一個循環移位；或，m=(n+{X2,X3})mod127，CS={X2,X3}，X2和X3分別與直通鏈路主同步信號序列的兩個索引號NID (2)對應，並且X2和X3分別對應直通鏈路主同步信號所使用的m序列的兩個循環移位；或，m=(n+{X4,X5,X6})mod127，CS={X4,X5,X6}，X4,X5和X6分別與直通鏈路主同步信號序列的三個索引號NID (2)對應，並且X4、X5和X6分別對應直通鏈路主同步信號所使用的m序列的三個循環移位。
  3. 如申請專利範圍第1項所述之同步信號發送方法，其中，在x(m)是 基於多項式x(i+7)=(x(i+1)+x(i))mod2生成的時，m按如下方式之一取值：m=(n+43×NID (2)+d1)mod127，CS=43×NID (2)+d1，其中NID (2)是直通鏈路主同步信號序列索引號，d1為正整數；或，m=(n+(43+d2)×NID (2)+d3)mod127，CS=(43+d2)×NID (2)+d3，其中NID (2)是直通鏈路主同步信號序列索引號，d2和d3為正整數；或，m=(n+(43-d4)×NID (2)+d5)mod127，CS=(43-d4)×NID (2)+d5，其中NID (2)是直通鏈路主同步信號序列索引號，d4和d5為正整數；或，m=(n+43×(NID (2)+d6))mod127，CS=43×(NID (2)+d6)，其中NID (2)是直通鏈路主同步信號序列索引號，d6為正整數；或，m=(n+43×{N1,N2})mod127，CS=43×{N1,N2}，其中N1,N2是與直通鏈路主同步序列的兩個索引號NID (2)對應，並且N1和N2對應直通鏈路主同步信號所使用的m序列的兩個循環移位；或，m=(n+X1)mod127，CS={X1}，X1與直通鏈路主同步序列的一個索引號NID (2)對應，並且X1對應直通鏈路主同步信號所使用的m序列的一個循環移位；或，m=(n+{X2,X3})mod127，CS={X2,X3}，X2和X3分別與直通鏈路主同步信號序列的兩個索引號NID (2)對應，並且X2和X3分別對應直通鏈路主同步信號所使用的m序列的兩個循環移位；或，m=(n+{X4,X5,X6})mod127，CS={X4,X5,X6}，X4,X5和X6分別與直通鏈路主同步信號序列的三個索引號NID (2)對應，並且X4、X5和X6分別對應直通鏈路主同步信號所使用的m序列的三個循環 移位；或，m=(n+d6×NID (2))mod127，CS=d6×NID (2)，其中NID (2)是直通鏈路主同步信號序列索引號，d6為正整數。
  4. 如申請專利範圍第1項所述之同步信號發送方法，其中，該頻率資源包括以下資源之一或者其組合：子載波、資源塊、BWP、載波、頻帶。
  5. 一種終端，包括：處理器，用於讀取記憶體中的程式，執行下列過程：按照特定多項式生成S-PSS序列，並根據S-PSS序列產生S-PSS同步信號；收發機，用於在處理器的控制下接收和發送資料，執行下列過程：發送S-PSS同步信號；其中：該按照特定多項式生成S-PSS序列包括如下方式之一或者其組合：按照公式dPSS(n)=1-2x(m)生成S-PSS序列dPSS(n)其中，x(m)是基於多項式x(i+7)=(x(i+4)+x(i))mod2生成的，m=(n+CS)mod127且0
    Figure 109122341-A0305-02-0042-3
    n<127，n是第一種序列編號，m是根據n和CS生成的第二種序列編號，i是第三種序列編號，CS是循環移位，且CS是不等於0、43及86的正整數；或，按照公式dPSS(n)=1-2x(m)生成S-PSS序列dPSS(n)其中，x(m)是基於多項式x(i+7)=(x(i+1)+x(i))mod2生成的，m=(n+CS)mod127且0
    Figure 109122341-A0305-02-0042-4
    n<127，n是第一種序列編號，m是根據n和CS生成的第二種序 列編號，i是第三種序列編號，CS是循環移位；或，在與空中介面DL-PSS所佔用的頻率資源不同的頻率資源上發送S-PSS同步信號，該空中介面下行主同步信號DL-PSS是由基地台發送給終端的，該直通鏈路主同步信號S-PSS是由終端發送給終端的。
  6. 如申請專利範圍第5項所述之終端，其中，在x(m)是基於多項式x(i+7)=(x(i+4)+x(i))mod2生成的時，m按如下方式之一取值：m=(n+43×NID (2)+d1)mod127，CS=43×NID (2)+d1，其中NID (2)是直通鏈路主同步信號序列索引號，d1為正整數；或，m=(n+(43+d2)×NID (2)+d3)mod127，CS=(43+d2)×NID (2)+d3，其中NID (2)是直通鏈路主同步信號序列索引號，d2和d3為正整數；或，m=(n+(43-d4)×NID (2)+d5)mod127，CS=(43-d4)×NID (2)+d5，其中NID (2)是直通鏈路主同步信號序列索引號，d4和d5為正整數；或，m=(n+43×(NID (2)+d6))mod127，CS=43×(NID (2)+d6)，其中NID (2)是直通鏈路主同步信號序列索引號，d6為正整數；或，m=(n+43×{N1,N2})mod127，CS=43×{N1,N2}，其中N1,N2是與直通鏈路主同步序列的兩個索引號NID (2)對應，並且N1和N2對應直通鏈路主同步信號所使用的m序列的兩個循環移位；或，m=(n+X1)mod127，CS={X1}，X1與直通鏈路主同步序列的一個索引號NID (2)對應，並且X1對應直通鏈路主同步信號所使用的m序列的一個循環移位；或，m=(n+{X2,X3})mod127，CS={X2,X3}，X2和X3分別與直通鏈路 主同步信號序列的兩個索引號NID (2)對應，並且X2和X3分別對應直通鏈路主同步信號所使用的m序列的兩個循環移位；或，m=(n+{X4,X5,X6})mod127，CS={X4,X5,X6}，X4,X5和X6分別與直通鏈路主同步信號序列的三個索引號NID (2)對應，並且X4、X5和X6分別對應直通鏈路主同步信號所使用的m序列的三個循環移位。
  7. 如申請專利範圍第5項所述之終端，其中，在x(m)是基於多項式x(i+7)=(x(i+1)+x(i))mod2生成的時，m按如下方式之一取值：m=(n+43×NID (2)+d1)mod127，CS=43×NID (2)+d1，其中NID (2)是直通鏈路主同步信號序列索引號，d1為正整數；或，m=(n+(43+d2)×NID (2)+d3)mod127，CS=(43+d2)×NID (2)+d3，其中NID (2)是直通鏈路主同步信號序列索引號，d2和d3為正整數；或，m=(n+(43-d4)×NID (2)+d5)mod127，CS=(43-d4)×NID (2)+d5，其中NID (2)是直通鏈路主同步信號序列索引號，d4和d5為正整數；或，m=(n+43×(NID (2)+d6))mod127，CS=43×(NID (2)+d6)，其中NID (2)是直通鏈路主同步信號序列索引號，d6為正整數；或，m=(n+43×{N1,N2})mod127，CS=43×{N1,N2}，其中N1,N2是與直通鏈路主同步序列的兩個索引號NID (2)對應，並且N1和N2對應直通鏈路主同步信號所使用的m序列的兩個循環移位；或，m=(n+X1)mod127，CS={X1}，X1與直通鏈路主同步序列的一個索引號NID (2)對應，並且X1對應直通鏈路主同步信號所使用的m序列的一個循環移位；或， m=(n+{X2,X3})mod127，CS={X2,X3}，X2和X3分別與直通鏈路主同步信號序列的兩個索引號NID (2)對應，並且X2和X3分別對應直通鏈路主同步信號所使用的m序列的兩個循環移位；或，m=(n+{X4,X5,X6})mod127，CS={X4,X5,X6}，X4,X5和X6分別與直通鏈路主同步信號序列的三個索引號NID (2)對應，並且X4、X5和X6分別對應直通鏈路主同步信號所使用的m序列的三個循環移位；或，m=(n+d6×NID (2))mod127，CS=d6×NID (2)，其中NID (2)是直通鏈路主同步信號序列索引號，d6為正整數。
  8. 如申請專利範圍第5項所述之終端，其中，該頻率資源包括以下資源之一或者其組合：子載波、資源塊、BWP、載波、頻帶。
  9. 一種同步信號發送裝置，包括：同步信號生成模組，用於按照特定多項式生成S-PSS序列，並根據S-PSS序列產生S-PSS同步信號；發送模組，用於發送S-PSS同步信號；其中：該按照特定多項式生成S-PSS序列包括如下方式之一或者其組合：按照公式dPSS(n)=1-2x(m)生成S-PSS序列dPSS(n)其中，x(m)是基於多項式x(i+7)=(x(i+4)+x(i))mod2生成的，m=(n+CS)mod127且0
    Figure 109122341-A0305-02-0045-5
    n<127，n是第一種序列編號，m是根據n和CS生成的第二種序列編號，i是第三種序列編號，CS是循環移位，且CS是不等於0、43及86的正整數；或， 按照公式dPSS(n)=1-2x(m)生成S-PSS序列dPSS(n)其中，x(m)是基於多項式x(i+7)=(x(i+1)+x(i))mod2生成的，m=(n+CS)mod127且0
    Figure 109122341-A0305-02-0046-6
    n<127，n是第一種序列編號，m是根據n和CS生成的第二種序列編號，i是第三種序列編號，CS是循環移位；或，在與空中介面DL-PSS所佔用的頻率資源不同的頻率資源上發送S-PSS同步信號，該空中介面下行主同步信號DL-PSS是由基地台發送給終端的，該直通鏈路主同步信號S-PSS是由終端發送給終端的。
  10. 一種電腦可讀存儲介質，其上存儲有電腦程式，其中，該電腦程式被處理器執行時實現如申請專利範圍第1至4項所述之同步信號發送方法的步驟。
TW109122341A 2019-07-05 2020-07-02 同步信號發送方法、終端及裝置、電腦可讀存儲介質 TWI753475B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201910603816.6 2019-07-05
CN201910603816.6A CN112188446B (zh) 2019-07-05 2019-07-05 一种同步信号发送方法、终端及装置、存储介质

Publications (2)

Publication Number Publication Date
TW202106081A TW202106081A (zh) 2021-02-01
TWI753475B true TWI753475B (zh) 2022-01-21

Family

ID=73915200

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109122341A TWI753475B (zh) 2019-07-05 2020-07-02 同步信號發送方法、終端及裝置、電腦可讀存儲介質

Country Status (7)

Country Link
US (1) US20220361124A1 (zh)
EP (1) EP3996396A4 (zh)
KR (1) KR20220020971A (zh)
CN (1) CN112188446B (zh)
BR (1) BR112021025502A2 (zh)
TW (1) TWI753475B (zh)
WO (1) WO2021004335A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113794547B (zh) * 2021-08-16 2024-05-07 中科苏州微电子产业技术研究院 一种多路信号同步方法、系统、电子设备及计算机可读存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018084636A1 (en) * 2016-11-03 2018-05-11 Samsung Electronics Co., Ltd. Method and apparatus for synchronization signal design
WO2019105394A1 (en) * 2017-11-28 2019-06-06 Guangdong Oppo Mobile Telecommunications Corp., Ltd. Synchronization transmission carrier selection

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101515824A (zh) * 2007-11-26 2009-08-26 美国博通公司 一种处理信号的方法和信号处理系统
CN101841507B (zh) * 2009-03-20 2015-01-28 中兴通讯股份有限公司 主同步信道序列的生成方法、装置及其多天线发送方法
US9451570B2 (en) * 2012-08-29 2016-09-20 Alcatel Lucent Device discovery for device-to-device communication
US9456330B2 (en) * 2013-08-09 2016-09-27 Alcatel Lucent Two-stage device-to-device (D2D) discovery procedures
EP3050267B1 (en) * 2013-11-01 2022-07-20 Huawei Technologies Co., Ltd. Transmitter, receiver and method for generating synchronisation signals
EP3066875B1 (en) * 2013-11-08 2019-10-30 Nokia Solutions and Networks Oy Synchronization signal design for device to device operation
WO2015163728A1 (ko) * 2014-04-24 2015-10-29 엘지전자 주식회사 무선 통신 시스템에서 d2d통신을 위한 동기화 신호 송신 방법 및 이를 위한 장치
EP3133881B1 (en) * 2014-05-04 2019-03-20 Huawei Technologies Co., Ltd. Synchronization signal transceiving method, apparatus and device
US20160212721A1 (en) * 2015-01-16 2016-07-21 Sharp Laboratories Of America, Inc. Method and apparatus for selecting a synchronization signal source for sidelink communcations
US10904848B2 (en) * 2015-07-09 2021-01-26 Lg Electronics Inc. Synchronization method of user equipment in wireless communication system and user equipment using method
CN107534945B (zh) * 2015-08-10 2020-06-02 华为技术有限公司 一种d2d同步方法及用户设备、网络设备
EP3358775B1 (en) * 2015-10-01 2021-12-01 LG Electronics Inc. Method and terminal for transmitting reference signals in d2d communication
CN108476482B (zh) * 2016-01-20 2021-02-26 华为技术有限公司 一种同步信息的发送方法及装置
KR102467752B1 (ko) * 2016-04-01 2022-11-16 주식회사 아이티엘 V2x 통신에서 동기화 방법 및 장치
KR102424349B1 (ko) * 2016-09-30 2022-07-21 엘지전자 주식회사 무선 통신 시스템에서 동기 신호를 송수신하는 방법 및 이를 위한 장치
CN115277337A (zh) * 2017-03-03 2022-11-01 苹果公司 用于同步信号的传输的方法、基站及介质
WO2018188009A1 (zh) * 2017-04-13 2018-10-18 南通朗恒通信技术有限公司 一种被用于无线通信的用户设备、基站中的方法和装置
US10797842B2 (en) * 2017-04-14 2020-10-06 Qualcomm Incorporated Multiplexing broadcast channels with synchronization signals in new radio
US10763984B2 (en) * 2017-08-18 2020-09-01 Qualcomm Incorporated Frequency division multiplexing synchronization signals (SS) for wideband operation
US11025456B2 (en) * 2018-01-12 2021-06-01 Apple Inc. Time domain resource allocation for mobile communication
CN110830211A (zh) * 2018-08-10 2020-02-21 华为技术有限公司 一种同步信号的传输方法和装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018084636A1 (en) * 2016-11-03 2018-05-11 Samsung Electronics Co., Ltd. Method and apparatus for synchronization signal design
WO2019105394A1 (en) * 2017-11-28 2019-06-06 Guangdong Oppo Mobile Telecommunications Corp., Ltd. Synchronization transmission carrier selection

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Huawei, HiSilicon, "Sidelink synchronization mechanisms for NR V2X", R1-1906012, 3GPP TSG RAN WG1 Meeting 97, Reno, USA, May 13-17, 2019; *
LG Electronics, "Discussion on NR sidelink synchronization mechanism", R1-1907016, 3GPP TSG RAN WG1 97 Meeting, Reno, 13th – 17th May, 2019 *
Nokia, Nokia Shanghai Bell, "Discussion on NR V2X Sidelink Synchronization mechanism", R1-1906077, 3GPP TSG-RAN WG1 Meeting 97, Reno, USA, 12th– 17thMay, 2019; *

Also Published As

Publication number Publication date
TW202106081A (zh) 2021-02-01
EP3996396A1 (en) 2022-05-11
EP3996396A4 (en) 2022-08-03
BR112021025502A2 (pt) 2022-02-01
KR20220020971A (ko) 2022-02-21
WO2021004335A1 (zh) 2021-01-14
US20220361124A1 (en) 2022-11-10
CN112188446A (zh) 2021-01-05
CN112188446B (zh) 2022-04-08

Similar Documents

Publication Publication Date Title
WO2019196666A1 (zh) 一种定位参考信号传输方法及装置
WO2019096291A1 (zh) 信息发送、接收方法及装置
CN105684324B (zh) 用于传输同步信号的系统和方法
US8332541B2 (en) Methods and apparatus for communicating and/or using discovery information
WO2020164449A1 (zh) 信息传输方法、装置及设备
CN107888238B (zh) 一种用于随机接入的ue、基站中的方法和装置
TW201924437A (zh) 一種資源配置方法及裝置、電腦存儲介質
CN111865857B (zh) 一种同步信号块的传输方法和装置
CN111465022B (zh) 一种信号发送、接收方法及设备
CN110149294A (zh) 同步信号块的传输方法、通信装置及通信设备
TW202042579A (zh) 啟動與停用配置的方法、網路設備及終端
WO2018137688A1 (zh) 一种rs生成、接收方法及终端、基站
TWI753475B (zh) 同步信號發送方法、終端及裝置、電腦可讀存儲介質
US20210336727A1 (en) Harq process id determination method and apparatus, terminal, and medium
US11412536B2 (en) Method and apparatus of determining downlink control channel resource, user equipment and base station
WO2022067825A1 (zh) 通信方法及装置
WO2019028903A1 (zh) 一种上行信号的传输方法及设备
US11889444B2 (en) Synchronization signal transmission method and terminal device
WO2017156711A1 (zh) 信号发送的方法和基站
CN109150437B (zh) 一种pbch符号映射方法及装置
CN109150462B (zh) 一种pbch专属解调参考信号传输方法及装置
WO2023202667A1 (zh) 一种参考信号传输方法、装置及存储介质
CN111756509B (zh) 一种传输公共信号块的方法和装置
US20220217689A1 (en) Method for determining unavailable resource, terminal device and network device
CN116634418A (zh) 通信方法、通信装置和系统