WO2020258583A1 - 显示面板以及显示装置 - Google Patents
显示面板以及显示装置 Download PDFInfo
- Publication number
- WO2020258583A1 WO2020258583A1 PCT/CN2019/110047 CN2019110047W WO2020258583A1 WO 2020258583 A1 WO2020258583 A1 WO 2020258583A1 CN 2019110047 W CN2019110047 W CN 2019110047W WO 2020258583 A1 WO2020258583 A1 WO 2020258583A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- switch
- signal
- pixel
- group
- test signal
- Prior art date
Links
- 238000012360 testing method Methods 0.000 claims abstract description 215
- 230000005540 biological transmission Effects 0.000 claims abstract description 159
- 238000011056 performance test Methods 0.000 claims description 44
- 239000000463 material Substances 0.000 claims description 12
- 239000010410 layer Substances 0.000 description 65
- 239000011229 interlayer Substances 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
Definitions
- the present invention relates to the field of display technology, in particular to the manufacture of display devices, and in particular to display panels and display devices.
- COG Chip on Glass
- the driver IC is located on the display
- ACF Anisotropic Conductive Film (anisotropic conductive film) binds the driver IC directly to the display, realizing the light and thin characteristics of small and medium-sized display panels.
- the driver IC is crimped to the terminal area 001 located in the non-display area of the display panel 000 through the ACF.
- the terminal area 001 includes a test circuit 002, and the test circuit 002 It generally includes a first switch and a second switch arranged up and down. Since the first switch and the second switch are arranged in two rows, they occupy a large space, which is not conducive to the narrow frame design of the display panel 000.
- the purpose of the present invention is to provide a display panel and a display device, by arranging the first switch and the second switch in the switch group in parallel and in the same row along the second direction;
- the second switch is arranged in two rows, which is not conducive to the narrow frame design of the display panel.
- An embodiment of the present invention provides a display panel, the display panel including a display area and a non-display area arranged around the display area;
- the non-display area includes a test circuit, and the test circuit includes:
- a plurality of signal lines are arranged parallel to each other along a first direction, and the signal lines are used to transmit test signals;
- a plurality of switch groups are arranged in the same row along the second direction, and each switch group includes a first switch and a second switch sequentially arranged along the second direction, the first switch and the second switch Are arranged parallel to each other and in the same row along the second direction, wherein the second direction and the first direction are perpendicular to each other;
- a plurality of transmission line groups the transmission line group is arranged opposite to the corresponding switch group, and the transmission line group connects the signal line and the corresponding switch group for transmitting the test signal on the signal line to The corresponding switch group;
- the display area includes a plurality of pixel groups, the pixel groups are arranged parallel to each other along the second direction, and each pixel group includes a first pixel and a second pixel sequentially arranged along the second direction, the first pixel And the second pixel are arranged in parallel to each other along the second direction; the test signal passes through the switch group to perform a performance test on the corresponding first pixel and the second pixel, or the test signal passes through the switch group The performance test of the corresponding first pixel or second pixel is performed.
- the multiple signal lines include:
- a first signal line where the first signal line is used to transmit a first test signal
- a second signal line, the second signal line is used to transmit a second test signal
- a third signal line, the third signal line is used to transmit a third test signal
- the first test signal and the third test signal are used to perform a performance test on the first pixel, and the second test signal and the third test signal are used to perform a performance test on the second pixel.
- the first switch and the second switch both include an input terminal, an output terminal, and a control terminal located between the input terminal and the output terminal, wherein the first switch and the output terminal The second switch shares the same input terminal;
- the input end of the first switch is used to transmit the first test signal on the first signal line
- the input end of the second switch is used to transmit the second test signal on the second signal line signal
- the control terminal of the first switch is used to transmit the third test signal on the third signal line to control the conduction between the input terminal and the output terminal of the corresponding first switch, and the second The control terminal of the switch is used to transmit the third test signal on the third signal line to control the conduction between the input terminal and the output terminal of the corresponding second switch;
- the output terminal of the first switch When the input terminal and the output terminal of the first switch are turned on, the output terminal of the first switch is used to output the corresponding first test signal to the corresponding first pixel.
- the input of the second switch When the terminal and the output terminal are turned on, the output terminal of the second switch is used to output the corresponding second test signal to the corresponding second pixel.
- the plurality of transmission line groups include a plurality of first transmission line groups and second transmission line groups arranged alternately in parallel along the second direction, and the first transmission line groups are arranged opposite to the switch groups of odd columns, The second transmission line group is arranged relative to the switch group of the even-numbered column;
- the first transmission line group includes:
- a first transmission line which connects the first signal line and the input terminal of the corresponding odd-numbered column switch group for transmitting the first test signal on the first signal line to the corresponding Switch group of odd columns;
- the second transmission line connects the third signal line and the two control terminals of the corresponding odd-numbered column switch group for transmitting the third test signal on the third signal line to all The corresponding odd column switch group;
- the second transmission line group includes:
- a third transmission line which connects the second signal line and the input end of the corresponding even-numbered column switch group for transmitting the second test signal on the second signal line to the corresponding Even-numbered column switch group;
- a fourth transmission line which connects the third signal line and the two control terminals of the corresponding even-numbered column switch group for transmitting the third test signal on the third signal line to all Describe the corresponding even column switch group.
- the two output ends of the switch group of the odd-numbered column are respectively connected to two first pixels adjacent to the second pixel of the corresponding pixel group for passing the first test signal,
- the third test signal performs a performance test on the corresponding two first pixels;
- the two output terminals of the switch group of the even-numbered column are respectively connected to two second pixels adjacent to the first pixel of the corresponding pixel group for passing the second test signal and the third test signal pair.
- the performance test of the two corresponding second pixels is performed.
- the first switch and the second switch both include an input terminal, an output terminal, and a control terminal located between the input terminal and the output terminal;
- the input end of the first switch is used to transmit the first test signal on the first signal line
- the input end of the second switch is used to transmit the second test signal on the second signal line signal
- the control terminal of the first switch is used to transmit the third test signal on the third signal line to control the conduction between the input terminal and the output terminal of the corresponding first switch, and the second The control terminal of the switch is used to transmit the third test signal on the third signal line to control the conduction between the input terminal and the output terminal of the corresponding second switch;
- the output terminal of the first switch When the input terminal and the output terminal of the first switch are turned on, the output terminal of the first switch is used to output the corresponding first test signal to the corresponding first pixel.
- the input of the second switch When the terminal and the output terminal are turned on, the output terminal of the second switch is used to output the corresponding second test signal to the corresponding second pixel.
- each of the transmission line groups includes:
- a fifth transmission line which connects the first signal line and the input end of the first switch of the corresponding switch group for transmitting the first test signal on the first signal line to all The first switch of the corresponding switch group;
- a sixth transmission line which connects the third signal line and the control terminal of the first switch of the corresponding switch group, for transmitting the third test signal on the third signal line to all The first switch of the corresponding switch group;
- a seventh transmission line which connects the second signal line and the input end of the second switch of the corresponding switch group for transmitting the second test signal on the second signal line to the corresponding The second switch of the switch group;
- An eighth transmission line which connects the third signal line with the control terminal of the second switch of the corresponding switch group, and is used to transmit the third test signal on the third signal line to the corresponding The second switch of the switch group.
- the output terminal of the first switch of the switch group is connected to the first pixel in the corresponding pixel group for passing the first test signal and the third test signal pair corresponding to the first pixel.
- the output terminal of the second switch of the switch group is connected to the second pixel in the corresponding pixel group, so as to perform a performance test on the corresponding second pixel through the second test signal and the third test signal.
- control terminal, the second transmission line and the fourth transmission line are made of the same material.
- control terminal, the sixth transmission line, and the eighth transmission line are made of the same material.
- An embodiment of the present invention also provides a display device, the display device includes a display panel, and the display panel includes a display area and a non-display area arranged around the display area;
- the non-display area includes a test circuit, and the test circuit includes:
- a plurality of signal lines are arranged parallel to each other along a first direction, and the signal lines are used to transmit test signals;
- a plurality of switch groups are arranged in the same row along the second direction, and each switch group includes a first switch and a second switch sequentially arranged along the second direction, the first switch and the second switch Are arranged parallel to each other and in the same row along the second direction, wherein the second direction and the first direction are perpendicular to each other;
- a plurality of transmission line groups the transmission line group is arranged opposite to the corresponding switch group, and the transmission line group connects the signal line and the corresponding switch group for transmitting the test signal on the signal line to The corresponding switch group;
- the display area includes a plurality of pixel groups, the pixel groups are arranged parallel to each other along the second direction, and each pixel group includes a first pixel and a second pixel sequentially arranged along the second direction, the first pixel And the second pixel are arranged in parallel to each other along the second direction; the test signal passes through the switch group to perform a performance test on the corresponding first pixel and the second pixel, or the test signal passes through the switch group The performance test of the corresponding first pixel or second pixel is performed.
- the multiple signal lines include:
- a first signal line where the first signal line is used to transmit a first test signal
- a second signal line, the second signal line is used to transmit a second test signal
- a third signal line, the third signal line is used to transmit a third test signal
- the first test signal and the third test signal are used to perform a performance test on the first pixel, and the second test signal and the third test signal are used to perform a performance test on the second pixel.
- the first switch and the second switch both include an input terminal, an output terminal, and a control terminal located between the input terminal and the output terminal, wherein the first switch and the output terminal The second switch shares the same input terminal;
- the input end of the first switch is used to transmit the first test signal on the first signal line
- the input end of the second switch is used to transmit the second test signal on the second signal line signal
- the control terminal of the first switch is used to transmit the third test signal on the third signal line to control the conduction between the input terminal and the output terminal of the corresponding first switch, and the second The control terminal of the switch is used to transmit the third test signal on the third signal line to control the conduction between the input terminal and the output terminal of the corresponding second switch;
- the output terminal of the first switch When the input terminal and the output terminal of the first switch are turned on, the output terminal of the first switch is used to output the corresponding first test signal to the corresponding first pixel.
- the input of the second switch When the terminal and the output terminal are turned on, the output terminal of the second switch is used to output the corresponding second test signal to the corresponding second pixel.
- the plurality of transmission line groups include a plurality of first transmission line groups and second transmission line groups arranged alternately in parallel along the second direction, and the first transmission line groups are arranged opposite to the switch groups of odd columns, The second transmission line group is arranged relative to the switch group of the even-numbered column;
- the first transmission line group includes:
- a first transmission line which connects the first signal line and the input terminal of the corresponding odd-numbered column switch group for transmitting the first test signal on the first signal line to the corresponding Switch group of odd columns;
- the second transmission line connects the third signal line and the two control terminals of the corresponding odd-numbered column switch group for transmitting the third test signal on the third signal line to all The corresponding odd column switch group;
- the second transmission line group includes:
- a third transmission line which connects the second signal line and the input end of the corresponding even-numbered column switch group for transmitting the second test signal on the second signal line to the corresponding Even-numbered column switch group;
- a fourth transmission line which connects the third signal line and the two control terminals of the corresponding even-numbered column switch group for transmitting the third test signal on the third signal line to all Describe the corresponding even column switch group.
- the two output ends of the switch group of the odd-numbered column are respectively connected to two first pixels adjacent to the second pixel of the corresponding pixel group for passing the first test signal,
- the third test signal performs a performance test on the corresponding two first pixels;
- the two output terminals of the switch group of the even-numbered column are respectively connected to two second pixels adjacent to the first pixel of the corresponding pixel group for passing the second test signal and the third test signal pair.
- the performance test of the two corresponding second pixels is performed.
- the first switch and the second switch both include an input terminal, an output terminal, and a control terminal located between the input terminal and the output terminal;
- the input end of the first switch is used to transmit the first test signal on the first signal line
- the input end of the second switch is used to transmit the second test signal on the second signal line signal
- the control terminal of the first switch is used to transmit the third test signal on the third signal line to control the conduction between the input terminal and the output terminal of the corresponding first switch, and the second The control terminal of the switch is used to transmit the third test signal on the third signal line to control the conduction between the input terminal and the output terminal of the corresponding second switch;
- the output terminal of the first switch When the input terminal and the output terminal of the first switch are turned on, the output terminal of the first switch is used to output the corresponding first test signal to the corresponding first pixel.
- the input of the second switch When the terminal and the output terminal are turned on, the output terminal of the second switch is used to output the corresponding second test signal to the corresponding second pixel.
- each of the transmission line groups includes:
- a fifth transmission line which connects the first signal line and the input end of the first switch of the corresponding switch group for transmitting the first test signal on the first signal line to all The first switch of the corresponding switch group;
- a sixth transmission line which connects the third signal line and the control terminal of the first switch of the corresponding switch group, for transmitting the third test signal on the third signal line to all The first switch of the corresponding switch group;
- a seventh transmission line which connects the second signal line and the input end of the second switch of the corresponding switch group for transmitting the second test signal on the second signal line to the corresponding The second switch of the switch group;
- An eighth transmission line which connects the third signal line with the control terminal of the second switch of the corresponding switch group, and is used to transmit the third test signal on the third signal line to the corresponding The second switch of the switch group.
- the output terminal of the first switch of the switch group is connected to the first pixel in the corresponding pixel group for passing the first test signal and the third test signal pair corresponding to the first pixel.
- the output terminal of the second switch of the switch group is connected to the second pixel in the corresponding pixel group, so as to perform a performance test on the corresponding second pixel through the second test signal and the third test signal.
- control terminal, the second transmission line and the fourth transmission line are made of the same material.
- control terminal, the sixth transmission line, and the eighth transmission line are made of the same material.
- the present invention provides a display panel and a display device.
- the display panel and the display device include a display area and a non-display area arranged around the display area, and the test circuit in the non-display area includes a second direction parallel to each other and
- the first switch and the second switch in the switch group are arranged parallel to each other and in the same row along the second direction, so as to reduce the length of the first switch in the non-display area.
- the direction of the space thereby increasing the screen-to-body ratio of the display panel, is conducive to the narrow frame design of the display panel.
- FIG. 1 is a schematic top view of a conventional display panel.
- FIG. 2 is a schematic top view of a display panel provided by an embodiment of the invention.
- FIG 3 is a schematic top view of a test circuit and pixel group of a display panel provided by an embodiment of the present invention.
- FIG. 4 is a schematic top view of another test circuit and pixel group of a display panel provided by an embodiment of the present invention.
- FIG. 5 is a schematic top view of the first switch/second switch provided by an embodiment of the present invention.
- FIG. 6 is a schematic cross-sectional view of a display panel provided by an embodiment of the present invention.
- the present invention provides a display device including the display panel in the following embodiments.
- the display panel 00 provided by the present invention includes a display area 20 and a non-display area 10 arranged around the display area 20, the non-display area 10 includes a test circuit 100, and the display area 20 includes a plurality of A pixel group 200.
- the test circuit 100 includes a plurality of signal lines 101, a plurality of switch groups 102, and a plurality of transmission line groups 103.
- the plurality of signal lines 101 are arranged parallel to each other along the first direction 01 to form a signal line group 1014, and the signal line group 1014 is used for transmitting test signals.
- the switch groups 102 are arranged in the same row along the second direction 02, and each switch group 102 includes a first switch 1021, a second switch 1022 arranged in sequence along the second direction 02, and the first switch 1021 and The second switches 1022 are arranged in parallel and in the same row along the second direction 02, wherein the second direction 02 and the first direction 01 are perpendicular to each other.
- the plurality of switch groups 102 may be arranged parallel to each other along the second direction 02, which can save the space of the non-display area 10 in the second direction 02.
- first direction 01 and the second direction 02 are for convenience of description and refer to the arrow direction in Fig. 3-4, that is, the first direction 01 is the vertical upward direction in Fig. 3-4.
- the second direction 02 is the horizontal rightward direction in Figs. 3-4, but in the embodiment of the present invention, the first direction 01 and the second direction 02 only need to be perpendicular to each other, and the direction is not limited to Fig. 3 -4 directions.
- the transmission line group 103 is arranged opposite to the corresponding switch group 102, and the transmission line group 103 connects the signal line 101 and the corresponding switch group 102.
- the switch group 102 is used to transmit the test signal on the signal line 101 to the corresponding switch group 102.
- the transmission line group 103 and the switch group 102 have a one-to-one correspondence relationship, wherein the transmission line group 103 may be arranged between the signal line group 1014 and the switch group 102, and further, each A transmission line group 103 can be arranged between the signal line group 1014 and the corresponding switch group 102 to facilitate the connection between the signal line 101 and the corresponding switch group 102.
- the pixel groups 200 are arranged parallel to each other along the second direction 02, and each pixel group 200 includes a first pixel 201 and a second pixel 202 arranged in sequence along the second direction 02, so The first pixel 201 and the second pixel 202 are arranged parallel to each other along the second direction 02; the test signal is used to perform a performance test on the corresponding first pixel 201 and the second pixel 202 through the switch group 102, or The test signal performs a performance test on the corresponding first pixel or second pixel through the switch group.
- the first pixel 201 and the second pixel 202 may be arranged in parallel to each other and in different rows along the second direction 02.
- the first pixel 201 and the second pixel 202 may be arranged in two rows. .
- the adjacent ones The first pixel 201 and the second pixel 202 in the pixel group 200 may be arranged symmetrically. It can be understood that, at this time, the first pixel 201 and the second pixel 202 in each pixel group 200 are alternately arranged up and down, so in the second direction 02, the pixels in the same pixel group 200 An intersection can be set between the first pixel 201 and the second pixel 202 to save the space of the display area 20, so that more pixel groups 200 are provided in the display area 20 to improve the resolution of the display panel. rate.
- all The first pixels 201 may be parallel to each other and arranged in the same row along the second direction 02, and all the second pixels 202 may also be arranged parallel to each other and in the same row along the second direction 02. It can be understood that at this time, any adjacent first pixel 201 and second pixel 202 are alternately arranged up and down, so in the second direction 02, adjacent first pixel 201 and The second pixels 202 may be provided with intersections to save the space of the display area 20, so that more pixel groups 200 are arranged in the display area 20 to improve the resolution of the display panel.
- the pixel group 200 includes one of the first pixel 201 and one of the second pixel 202, since the first pixel in the same pixel group 200 A pixel 201 and a second pixel 202 are arranged in rows up and down. For the same pixel group 200, the distribution of the first pixel 201 and the second pixel 202 can be made more uniform, and the display uniformity of the display panel can be improved. degree.
- the signal line group 1014 includes a first signal line 1011, a second signal line 1012, and a third signal line 1013.
- the first signal line 1011 is used to transmit a first test signal
- the second signal line 1012 is used to transmit a second test signal
- the third signal line 1013 is used to transmit a third test signal
- a test signal and a third test signal are used to perform a performance test on the first pixel 201
- the second test signal and a third test signal are used to perform a performance test on the second pixel 202.
- first signal line 1011, the second signal line 1012, and the third signal line 1013 only need to be arranged parallel to each other along the first direction 01.
- the order of arrangement is not restricted.
- the first switch 1021 and the second switch 1022 each include an input terminal, an output terminal, and a control terminal located between the input terminal and the output terminal, wherein the first switch 1021 It shares the same input terminal with the second switch 1022.
- the input end of the first switch 1021 is used to transmit the first test signal on the first signal line 1011, and the input end of the second switch 1022 is used to transmit the second signal line 1012.
- the second test signal; the control terminal of the first switch 1021 is used to transmit the third test signal on the third signal line 1013 to control the input terminal and output terminal of the corresponding first switch 1021
- the control terminal of the second switch 1022 is used to transmit the third test signal on the third signal line 1013 to control the corresponding input terminal and output terminal of the second switch 1022.
- the output terminal of the first switch 1021 is used to output the corresponding first test signal to the corresponding first pixel 201
- the output terminal of the second switch 1022 is used to output the corresponding second test signal to the corresponding second pixel 202.
- the first switch 1021 may include a first output terminal 1026, a first control terminal 1027, and an input terminal 1023 that are sequentially arranged along the second direction 02
- the second switch 1022 includes the input terminal 1023, the second control terminal 1028, and the second output terminal 1029 sequentially arranged along the second direction 02.
- the plurality of transmission line groups 103 includes a plurality of first transmission line groups 1031 and a second transmission line group 1032 arranged alternately in parallel along the second direction, and the first transmission line group 1031 is arranged opposite to the switch group 102 of odd-numbered columns, and the second transmission line group 1032 is arranged opposite to the switch group 102 of even-numbered columns.
- transmission line group 103 is the transmission line group of the odd group, it is defined as the first transmission line group 1031, and if the transmission line group 103 is the transmission line group of the even group, it is defined as the second transmission line group.
- Transmission line group 1032 if the transmission line group 103 is the transmission line group of the odd group, it is defined as the first transmission line group 1031, and if the transmission line group 103 is the transmission line group of the even group, it is defined as the second transmission line group.
- Transmission line group 1032 Transmission line group 1032.
- the first transmission line group 1031 includes a first transmission line 10311 and a second transmission line 10312.
- the first transmission line 10311 connects the first signal line 1011 and the input terminal 1023 of the corresponding odd-numbered column switch group 102 for transmitting the first test signal on the first signal line 1011 to the Corresponding odd column switch group 102; that is, the second transmission line 10312 connects the third signal line 1013 with the first control terminal 1027 and the second control terminal 1028 of the corresponding odd column switch group 102 for connecting the The third test signal on the third signal line 1013 is transmitted to the corresponding odd column switch group 102.
- the second transmission line group 1032 includes a third transmission line 10321,
- the fourth transmission line 10322 The third transmission line 10321 connects the second signal line 1012 with the input terminal 1023 of the corresponding even-numbered column switch group 102, and is used to transmit the second test signal on the second signal line 1012 to the The corresponding even-numbered column switch group 102; the fourth transmission line 10322 connects the third signal line 1013 with the first control terminal 1027 and the second control terminal 1028 of the corresponding even-numbered column switch group 102 for connecting the first The third test signal on the three signal line 1013 is transmitted to the corresponding even column switch group 102.
- the first output terminal 1026 and the second output terminal 1029 of the switch group 102 of the odd-numbered column are respectively connected to two adjacent second pixels 202 of the corresponding pixel group 200.
- the first pixel 201 that is, the first output terminal 1026 and the second output terminal 1029 of the switch group 102 of the odd-numbered column are respectively connected to the two first pixels 201 adjacent to the second pixel 202 of the corresponding pixel group 200 to Used to perform performance tests on the two corresponding first pixels 201 through the first test signal and the third test signal;
- the first output terminal 1026 and the second output terminal of the even-numbered column switch group 102 1029 are respectively connected to the two second pixels 202 adjacent to the first pixel 201 of the corresponding pixel group 200, that is, the first output end 1026 and the second output end 1029 of the even-numbered column switch group 102 are respectively connected to the corresponding pixels
- the two adjacent two second pixels 202 of the first pixel 201 of the group 200 are used to perform a performance test on the
- the switch group 102 in the first column may include: the switch group 102 in the first column, the switch group 102 in the second column, the switch group 102 in the third column, etc., and the switch group 102 located above the switch group 102.
- the first group of pixels 200, the second group of pixels 200, the third group of pixels 200, etc., wherein the number and positions of the pixel groups 200 may correspond to the number and positions of the switch groups 102 one-to-one.
- the first output terminal 1026 and the second output terminal 1029 of the switch group 102 of the first column may be respectively connected to two first pixels adjacent to the second pixel 202 of the first pixel group 200 201, that is, the first output terminal 1026 is connected to the first pixel 201 of the corresponding first pixel group 200, and the second output terminal 1029 is connected to the first pixel 201 of the corresponding second pixel group 200 ;
- the first output terminal 1026 and the second output terminal 1029 of the switch group 102 of the second column may be respectively connected to two second pixels 202 adjacent to the first pixel 201 of the second pixel group 200 That is, the first output terminal 1026 is connected to the second pixel 202 of the corresponding first pixel group 200, and the second output terminal 1029 is connected to the second pixel 202 of the corresponding second pixel group 200.
- the first test signal sequentially passes through the first signal line 1011, the first transmission line 10311, the input terminal 1023 of the odd-numbered column switch group 102
- the third test signal sequentially passes through the third signal Line 1013, the second transmission line 10312, the first control terminal 1027, the second control terminal 1028 of the switch group 102 of the odd number column; so that the first output terminal 1026, the second control terminal 1028 of the switch group 102 of the odd number column
- the two output terminals 1029 output the same electrical signal to perform performance tests on the corresponding two first pixels 201.
- the second test signal sequentially passes through the second signal line 1012, the third transmission line 10321, and the input terminal 1023 of the even-numbered column switch group 102
- the third test signal sequentially passes through the third signal Line 1013, the fourth transmission line 10322, the first control terminal 1027 and the second control terminal 1028 of the switch group 102 of the even number column; so that the first output terminal 1026, the second control terminal 1028 of the switch group 102 of the even number column
- the two output terminals 1029 output the same electrical signal to perform performance tests on the corresponding two second pixels 202.
- the first switch 1021 and the second switch 1022 each include an input terminal, an output terminal, and a control terminal located between the input terminal and the output terminal.
- the difference between this embodiment and the first embodiment in FIG. 3 is that the first switch 1021 and the second switch 1022 are set independently of each other and do not share the same input Therefore, the relative position of the first input terminal 1041 in the first switch 1021 and the first output terminal 1042 in this embodiment and the second input terminal 1043 and the second output terminal 1044 in the second switch 1022
- the relative position is not limited, as long as the first input terminal 1041 and the first output terminal 1042 are respectively located on both sides of the first control terminal 1045, and the second input terminal 1043 and the second output terminal 1044 are respectively located at the second Both sides of the control terminal 1046 are sufficient.
- each transmission line group 103 includes a fifth transmission line 1035, a sixth transmission line 1036, a seventh transmission line 1037, and an eighth transmission line 1038.
- the fifth transmission line 1035 connects the first signal line 1011 to the first input terminal 1041 of the first switch 1021 of the corresponding switch group 102, so as to connect the first signal line 1011 to the first input terminal 1041 A test signal is transmitted to the first switch 1021 of the corresponding switch group 102;
- the sixth transmission line 1036 connects the third signal line 1013 with the first control terminal 1045 of the first switch 1021 of the corresponding switch group 102, Is used to transmit the third test signal on the third signal line 1013 to the first switch 1021 of the corresponding switch group 102;
- the seventh transmission line 1037 connects the second signal line 1012 with the corresponding
- the second input terminal 1043 of the second switch 1022 of the switch group 102 is used to transmit the second test signal on the second signal line 1012 to the second switch 1022 of the corresponding switch group 102;
- the eighth transmission line 1038 connects the third signal line 1013 with the second control terminal 1046 of the second switch 1022 of the corresponding switch group 102 for transmitting the third
- the first output terminal 1042 of the first switch 1021 of the switch group 102 is connected to the first pixel 201 in the corresponding pixel group 200 for passing through the first pixel 201
- the test signal and the third test signal control the performance test of the corresponding first pixel 201
- the second output terminal 1044 of the second switch 1022 of the switch group 102 is connected to the second pixel 202 in the corresponding pixel group 200 , In order to perform a performance test on the corresponding second pixel 202 through the second test signal and the third test signal.
- the switch group 102 in the first column may include: the switch group 102 in the first column, the switch group 102 in the second column, the switch group 102 in the third column, etc., and the switch group 102 located above the switch group 102.
- the position of the first switch 1021 in the same switch group 102 corresponds to the position of the first pixel 201 in the corresponding pixel group 200, and the position of the second switch 1022 in the same switch group 102 corresponds to the position of the corresponding pixel group 200
- the position of the second pixel 202 corresponds.
- the first test signal sequentially passes through the first signal line 1011, the fifth transmission line 1035, the first input terminal 1041 of the first switch 1021 of the switch group 102, and the third test signal sequentially passes through all The third signal line 1013, the sixth transmission line 1036, the first control terminal 1045 of the first switch 1021 of the switch group 102; so that the first output terminal 1042 of the first switch 1021 of the switch group 102 An electrical signal is output to perform a performance test on the first pixel 201 of the corresponding pixel group 200.
- the second test signal sequentially passes through the second signal line 1012, the seventh transmission line 1037, the second input terminal 1043 of the second switch 1022 of the switch group 102, and the third test signal sequentially passes through all The third signal line 1013, the eighth transmission line 1038, the second control terminal 1046 of the second switch 1022 of the switch group 102; so that the second output terminal 1044 of the second switch 1022 of the switch group 102 An electrical signal is output to perform a performance test on the second pixel 202 of the corresponding pixel group 200.
- FIG. 5 it is an enlarged view of a top view of the first switch 1021 or the second switch 1022.
- the first switch 1021 and the second switch 1022 may be a thin film transistor in nature.
- the terminal 1023 and the first output terminal 1042 may be the source and drain of the thin film transistor respectively, or may be the drain and the source of the thin film transistor respectively, and the first control terminal 1027 of the first switch 1021 may be a thin film transistor. ⁇ Grid.
- at least one of the first switch 1021 and the second switch 1022 may also be other three-terminal switching elements such as triode devices.
- the first switch 1021 and the second switch 1022 is essentially a thin film transistor, in an embodiment, as shown in FIG. 6, it is a cross-sectional view of the display panel 00, and the display panel 00 includes a substrate layer 301, a light shielding layer 302, a buffer layer 303, a gate insulating layer 304, an active layer 305, an interlayer insulating layer 306, a gate layer 307, and a source layer 308 and a drain layer 308.
- the light-shielding layer 302 is provided in a part of the substrate layer 301, and the upper surface of the light-shielding layer 302 is in the same layer as the upper surface of the substrate layer 30; the buffer layer 303 is located in the substrate layer 301
- the gate insulating layer 304 is provided on the buffer layer 303; the active layer 305 is provided in a portion of the gate insulating layer 304, and the lower surface of the gate insulating layer 304 and the The lower surface of the active layer 305 is in the same layer;
- the interlayer insulating layer 306 is disposed on the gate insulating layer 304;
- the gate layer 307 is disposed in the part of the interlayer insulating layer 306 , And the lower surface of the gate layer 307 and the lower surface of the interlayer insulating layer 306 are in the same layer; the source layer 308 and the drain layer 308 are disposed on the interlayer insulating layer 306, and The source layer 308 and the drain layer 308 are respectively
- through holes are provided on the interlayer insulating layer 306 and part of the gate insulating layer 304 309.
- the source layer 308 and the drain layer 308 are connected to the active layer 305 through the through holes 309, and the number of the through holes 309 can be set according to actual conditions.
- the source layer 308 and the drain layer 308 can be made of the same material in the same layer.
- the gate layer 307 is a film layer formed by patterning.
- the gate layer 307 may include a plurality of the first control terminals 1027 and a plurality of the second control terminals 1028;
- the source layer 308 and the drain layer 308 may be a one-time patterned film layer.
- the source layer 308 and the drain layer 308 may include multiple input terminals 1023 and multiple The first output terminal 1026 and a plurality of the second output terminals 1029.
- the gate layer 307 may include a plurality of the first control terminals 1045 and a plurality of the second control terminals 1046; the source layer 308 and the drain layer 308 may be disposable
- the film layer formed by patterning, with reference to FIG. 4, the source layer 308 and the drain layer 308 include a plurality of the first input terminals 1041, a plurality of the second input terminals 1043, and a plurality of the first output terminals A terminal 1042 and a plurality of the second output terminals 1044.
- the second control terminal 1028 need to be connected to the second transmission line 10312 and the fourth transmission line 10322. Therefore, the first control terminal 1027, the second control terminal 1028, the second transmission line 10312, The fourth transmission line 10322 is made of the same conductive material, that is, it can be integrally formed; as shown in FIG. 4, since the first control terminal 1045 and the second control terminal 1046 need to be connected to the sixth transmission line 1036, the The eight transmission lines 1038 are connected, so the first control terminal 1045, the second control terminal 1046, the sixth transmission line 1036, and the eighth transmission line 1038 can be made of the same conductive material, that is, they can be integrally formed.
- the input terminal 1023 since the input terminal 1023 needs to be connected to the first transmission line 10311 and part of the third transmission line 10321, the input terminal 1023, the first transmission line 10311, and part of the third transmission line 10321 can be connected to each other.
- the three transmission lines 10321 are made of the same conductive material, which can be integrally formed; as shown in FIG. 4, since the first input end 1041 and the second input end 1043 need to be connected to the fifth transmission line 1035 and part of the seventh transmission line 1037 Connection; Therefore, the first input terminal 1041, the second input terminal 1043, the fifth transmission line 1035, part of the seventh transmission line 1037 can be made of the same conductive material, that is, can be integrally formed.
- the first signal line 1011, the second signal line 1012, and the third signal line 1013 can be made of the same material in the same layer because there is no intersection.
- the signal lines in the signal line group 1014, the transmission lines in the transmission line group 103, and the connecting lines used to connect the switch group 102 and the pixel group 200 should be prepared in accordance with:
- the two or more wires at the intersection of the lines should be prepared in different layers to avoid the cross wires being prepared in the same layer that cause the crossed wires to communicate with each other and interfere with signal transmission; further, in order to reduce the number of layers of wires to be prepared, the preparation can be divided into two layers. Wires, and the two layers are made of different materials to prepare the above-mentioned wires, so that the number of layers and materials of the wires at the intersection are different.
- the present invention provides a display panel and a display device.
- the display panel and the display device include a display area and a non-display area arranged around the display area.
- the circuit includes a plurality of switch groups arranged parallel to each other and in the same row along the second direction.
- the first switch and the second switch in the switch group are arranged parallel to each other and in the same row along the second direction to reduce the The space along the first direction in the non-display area, thereby increasing the screen-to-body ratio of the display panel, is beneficial to the narrow frame design of the display panel.
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
一种显示面板，包括显示区(20)和设置在显示区(20)周围的非显示区(10)，非显示区(10)内的测试电路(100)包括沿第一方向平行设置的多条信号线(101)、沿第二方向同排设置的多个开关组(102)、连接信号线(101)与多个传输线组(103)，显示区(20)包括沿第二方向平行设置的多个像素组(200)，第二方向与第一方向相互垂直，每个开关组(102)包括沿第二方向同排设置的第一开关(1021)、第二开关(1022)。
Description
本发明涉及显示技术领域，尤其涉及显示器件的制造，具体涉及显示面板以及显示装置。
目前，COG(Chip on Glass，驱动IC位于显示屏上)技术，即通过ACF(Anisotropic
Conductive Film，各向异性导电薄膜)将驱动IC直接绑定在显示屏上，实现了中小尺寸显示面板轻薄的特点。
现有技术中，如图1所示，COG技术中将驱动IC通过ACF压接在位于显示面板000非显示区内的端子区001，所述端子区001包括测试电路002，所述测试电路002中一般包含上下排列的第一开关和第二开关，由于第一开关和第二开关排列成两排，占用空间较大，不利于显示面板000的窄边框设计。
综上所述，有必要提供可以提高面板的屏占比的显示面板以及显示装置，以实现显示面板的窄边框设计。
本发明的目的在于提供显示面板以及显示装置，通过将所述开关组中的第一开关、第二开关沿所述第二方向相互平行且同排设置；以解决现有的因第一开关和第二开关排列成两排而带来的不利于显示面板的窄边框设计的问题。
为解决上述问题，本发明提供的技术方案如下：
本发明实施例提供一种显示面板，所述显示面板包括显示区和设置在所述显示区周围的非显示区；
所述非显示区包括测试电路，所述测试电路包括：
多条信号线，所述多条信号线沿第一方向相互平行设置，所述信号线用于传递测试信号；
多个开关组，所述开关组沿第二方向同排设置，每个开关组包括沿所述第二方向依次设置的第一开关、第二开关，所述第一开关和所述第二开关沿所述第二方向相互平行且同排设置，其中所述第二方向与所述第一方向相互垂直；
多个传输线组，所述传输线组与对应的开关组相对设置，所述传输线组连接所述信号线与所述对应的开关组，以用于将所述信号线上的所述测试信号传输至所述对应的开关组；
所述显示区包括多个像素组，所述像素组沿所述第二方向相互平行设置，每个像素组包括沿所述第二方向依次设置第一像素、第二像素，所述第一像素和所述第二像素沿所述第二方向相互平行设置；所述测试信号通过所述开关组对对应的第一像素和第二像素进行性能测试，或者所述测试信号通过所述开关组对对应的第一像素或第二像素进行性能测试。
在一实施例中，所述多条信号线包括：
第一信号线，所述第一信号线用于传递第一测试信号；
第二信号线，所述第二信号线用于传递第二测试信号；
第三信号线，所述第三信号线用于传递第三测试信号；
其中，所述第一测试信号、第三测试信号用于对所述第一像素进行性能测试，所述第二测试信号、第三测试信号用于对所述第二像素进行性能测试。
在一实施例中，所述第一开关和所述第二开关均包括输入端、输出端以及位于所述输入端和所述输出端之间的控制端，其中所述第一开关和所述第二开关共用同一个所述输入端；
所述第一开关的输入端用于传递所述第一信号线上的所述第一测试信号，所述第二开关的输入端用于传递所述第二信号线上的所述第二测试信号；
所述第一开关的控制端用于传递所述第三信号线上的所述第三测试信号，以控制对应的第一开关的输入端和输出端之间的导通情况，所述第二开关的控制端用于传递所述第三信号线上的所述第三测试信号，以控制对应的第二开关的输入端和输出端之间的导通情况；
当所述第一开关的输入端和输出端之间导通时，所述第一开关的输出端用于输出对应的第一测试信号至对应的第一像素，当所述第二开关的输入端和输出端之间导通时，所述第二开关的输出端用于输出对应的第二测试信号至对应的第二像素。
在一实施例中，所述多个传输线组包括多个沿所述第二方向交替平行设置的第一传输线组、第二传输线组，所述第一传输线组与奇数列的开关组相对设置，所述第二传输线组与偶数列的开关组相对设置；
所述第一传输线组包括：
第一传输线，所述第一传输线连接所述第一信号线与对应的奇数列开关组的输入端，以用于将所述第一信号线上的所述第一测试信号传输至所述对应的奇数列开关组；
第二传输线，所述第二传输线连接所述第三信号线与对应的奇数列开关组的两个控制端，以用于将所述第三信号线上的所述第三测试信号传输至所述对应的奇数列开关组；
所述第二传输线组包括：
第三传输线，所述第三传输线连接所述第二信号线与对应的偶数列开关组的输入端，以用于将所述第二信号线上的所述第二测试信号传输至所述对应的偶数列开关组；
第四传输线，所述第四传输线连接所述第三信号线与对应的偶数列开关组的两个控制端，以用于将所述第三信号线上的所述第三测试信号传输至所述对应的偶数列开关组。
在一实施例中，所述奇数列的开关组的两个输出端分别连接与对应的像素组的第二像素相邻的两个第一像素，以用于通过所述第一测试信号、所述第三测试信号对对应的所述两个第一像素进行性能测试；
所述偶数列的开关组的两个输出端分别连接与对应的像素组的第一像素相邻的两个第二像素，以用于通过所述第二测试信号、所述第三测试信号对对应的所述两个第二像素进行性能测试。
在一实施例中，所述第一开关和所述第二开关均包括输入端、输出端以及位于所述输入端和所述输出端之间的控制端；
所述第一开关的输入端用于传递所述第一信号线上的所述第一测试信号，所述第二开关的输入端用于传递所述第二信号线上的所述第二测试信号；
所述第一开关的控制端用于传递所述第三信号线上的所述第三测试信号，以控制对应的第一开关的输入端和输出端之间的导通情况，所述第二开关的控制端用于传递所述第三信号线上的所述第三测试信号，以控制对应的第二开关的输入端和输出端之间的导通情况；
当所述第一开关的输入端和输出端之间导通时，所述第一开关的输出端用于输出对应的第一测试信号至对应的第一像素，当所述第二开关的输入端和输出端之间导通时，所述第二开关的输出端用于输出对应的第二测试信号至对应的第二像素。
在一实施例中，每一所述传输线组包括：
第五传输线，所述第五传输线连接所述第一信号线与对应的开关组的第一开关的输入端，以用于将所述第一信号线上的所述第一测试信号传输至所述对应的开关组的第一开关；
第六传输线，所述第六传输线连接所述第三信号线与对应的开关组的第一开关的控制端，以用于将所述第三信号线上的所述第三测试信号传输至所述对应的开关组的第一开关；
第七传输线，所述第七传输线连接所述第二信号线与对应的开关组的第二开关的输入端，以用于将所述第二信号线上的所述第二测试信号传输至对应的开关组的第二开关；
第八传输线，所述第八传输线连接所述第三信号线与对应的开关组的第二开关的控制端，以用于将所述第三信号线上的所述第三测试信号传输至对应的开关组的第二开关。
在一实施例中，所述开关组的第一开关的输出端与对应的像素组中的第一像素连接，以用于通过所述第一测试信号、所述第三测试信号对对应的第一像素进行性能测试；
所述开关组的第二开关的输出端与对应的像素组中的第二像素连接，以用于通过所述第二测试信号、所述第三测试信号对对应的第二像素进行性能测试。
在一实施例中，所述控制端、所述第二传输线以及所述第四传输线的组成材料相同。
在一实施例中，所述控制端、所述第六传输线以及所述第八传输线的组成材料相同。
本发明实施例还提供一种显示装置，所述显示装置包括显示面板，所述显示面板包括显示区和设置在所述显示区周围的非显示区；
所述非显示区包括测试电路，所述测试电路包括：
多条信号线，所述多条信号线沿第一方向相互平行设置，所述信号线用于传递测试信号；
多个开关组，所述开关组沿第二方向同排设置，每个开关组包括沿所述第二方向依次设置的第一开关、第二开关，所述第一开关和所述第二开关沿所述第二方向相互平行且同排设置，其中所述第二方向与所述第一方向相互垂直；
多个传输线组，所述传输线组与对应的开关组相对设置，所述传输线组连接所述信号线与所述对应的开关组，以用于将所述信号线上的所述测试信号传输至所述对应的开关组；
所述显示区包括多个像素组，所述像素组沿所述第二方向相互平行设置，每个像素组包括沿所述第二方向依次设置第一像素、第二像素，所述第一像素和所述第二像素沿所述第二方向相互平行设置；所述测试信号通过所述开关组对对应的第一像素和第二像素进行性能测试，或者所述测试信号通过所述开关组对对应的第一像素或第二像素进行性能测试。
在一实施例中，所述多条信号线包括：
第一信号线，所述第一信号线用于传递第一测试信号；
第二信号线，所述第二信号线用于传递第二测试信号；
第三信号线，所述第三信号线用于传递第三测试信号；
其中，所述第一测试信号、第三测试信号用于对所述第一像素进行性能测试，所述第二测试信号、第三测试信号用于对所述第二像素进行性能测试。
在一实施例中，所述第一开关和所述第二开关均包括输入端、输出端以及位于所述输入端和所述输出端之间的控制端，其中所述第一开关和所述第二开关共用同一个所述输入端；
所述第一开关的输入端用于传递所述第一信号线上的所述第一测试信号，所述第二开关的输入端用于传递所述第二信号线上的所述第二测试信号；
所述第一开关的控制端用于传递所述第三信号线上的所述第三测试信号，以控制对应的第一开关的输入端和输出端之间的导通情况，所述第二开关的控制端用于传递所述第三信号线上的所述第三测试信号，以控制对应的第二开关的输入端和输出端之间的导通情况；
当所述第一开关的输入端和输出端之间导通时，所述第一开关的输出端用于输出对应的第一测试信号至对应的第一像素，当所述第二开关的输入端和输出端之间导通时，所述第二开关的输出端用于输出对应的第二测试信号至对应的第二像素。
在一实施例中，所述多个传输线组包括多个沿所述第二方向交替平行设置的第一传输线组、第二传输线组，所述第一传输线组与奇数列的开关组相对设置，所述第二传输线组与偶数列的开关组相对设置；
所述第一传输线组包括：
第一传输线，所述第一传输线连接所述第一信号线与对应的奇数列开关组的输入端，以用于将所述第一信号线上的所述第一测试信号传输至所述对应的奇数列开关组；
第二传输线，所述第二传输线连接所述第三信号线与对应的奇数列开关组的两个控制端，以用于将所述第三信号线上的所述第三测试信号传输至所述对应的奇数列开关组；
所述第二传输线组包括：
第三传输线，所述第三传输线连接所述第二信号线与对应的偶数列开关组的输入端，以用于将所述第二信号线上的所述第二测试信号传输至所述对应的偶数列开关组；
第四传输线，所述第四传输线连接所述第三信号线与对应的偶数列开关组的两个控制端，以用于将所述第三信号线上的所述第三测试信号传输至所述对应的偶数列开关组。
在一实施例中，所述奇数列的开关组的两个输出端分别连接与对应的像素组的第二像素相邻的两个第一像素，以用于通过所述第一测试信号、所述第三测试信号对对应的所述两个第一像素进行性能测试；
所述偶数列的开关组的两个输出端分别连接与对应的像素组的第一像素相邻的两个第二像素，以用于通过所述第二测试信号、所述第三测试信号对对应的所述两个第二像素进行性能测试。
在一实施例中，所述第一开关和所述第二开关均包括输入端、输出端以及位于所述输入端和所述输出端之间的控制端；
所述第一开关的输入端用于传递所述第一信号线上的所述第一测试信号，所述第二开关的输入端用于传递所述第二信号线上的所述第二测试信号；
所述第一开关的控制端用于传递所述第三信号线上的所述第三测试信号，以控制对应的第一开关的输入端和输出端之间的导通情况，所述第二开关的控制端用于传递所述第三信号线上的所述第三测试信号，以控制对应的第二开关的输入端和输出端之间的导通情况；
当所述第一开关的输入端和输出端之间导通时，所述第一开关的输出端用于输出对应的第一测试信号至对应的第一像素，当所述第二开关的输入端和输出端之间导通时，所述第二开关的输出端用于输出对应的第二测试信号至对应的第二像素。
在一实施例中，每一所述传输线组包括：
第五传输线，所述第五传输线连接所述第一信号线与对应的开关组的第一开关的输入端，以用于将所述第一信号线上的所述第一测试信号传输至所述对应的开关组的第一开关；
第六传输线，所述第六传输线连接所述第三信号线与对应的开关组的第一开关的控制端，以用于将所述第三信号线上的所述第三测试信号传输至所述对应的开关组的第一开关；
第七传输线，所述第七传输线连接所述第二信号线与对应的开关组的第二开关的输入端，以用于将所述第二信号线上的所述第二测试信号传输至对应的开关组的第二开关；
第八传输线，所述第八传输线连接所述第三信号线与对应的开关组的第二开关的控制端，以用于将所述第三信号线上的所述第三测试信号传输至对应的开关组的第二开关。
在一实施例中，所述开关组的第一开关的输出端与对应的像素组中的第一像素连接，以用于通过所述第一测试信号、所述第三测试信号对对应的第一像素进行性能测试；
所述开关组的第二开关的输出端与对应的像素组中的第二像素连接，以用于通过所述第二测试信号、所述第三测试信号对对应的第二像素进行性能测试。
在一实施例中，所述控制端、所述第二传输线以及所述第四传输线的组成材料相同。
在一实施例中，所述控制端、所述第六传输线以及所述第八传输线的组成材料相同。
本发明提供了显示面板以及显示装置，所述显示面板以及显示装置包括显示区和设置在所述显示区周围的非显示区，所述非显示区内的测试电路包括沿第二方向相互平行且同排设置的多个开关组，通过将所述开关组中的第一开关、第二开关沿所述第二方向相互平行且同排设置，以减少所述非显示区内沿所述第一方向的空间，从而提高显示面板的屏占比，有利于显示面板的窄边框设计。
下面通过附图来对本发明进行进一步说明。需要说明的是，下面描述中的附图仅仅是用于解释说明本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有的显示面板的俯视示意图。
图2为本发明实施例提供的显示面板的俯视示意图。
图3为本发明实施例提供的显示面板的一种测试电路以及像素组的俯视示意图。
图4为本发明实施例提供的显示面板的另一种测试电路以及像素组的俯视示意图。
图5为本发明实施例提供的第一开关/第二开关的俯视示意图。
图6为本发明实施例提供的显示面板的截面示意图。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“上”、“下”、“表面”、“垂直”等指示的方位或位置关系为基于附图所示的方位或位置关系，其中，“上”只是表面在物体上方，具体指代正上方、斜上方、上表面都可以，只要居于物体水平之上即可，而“表面”则是指代两个物体相互直接接触，以上方位或位置关系仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
另外，还需要说明的是，附图提供的仅仅是和本发明关系比较密切的结构和步骤，省略了一些与发明关系不大的细节，目的在于简化附图，使发明点一目了然，而不是表明实际中装置和方法就是和附图一模一样，不作为实际中装置和方法的限制。
本发明提供一种显示装置，所述显示装置包括以下实施例中的显示面板。
如图2所示，本发明提供的显示面板00包括显示区20和设置在所述显示区20周围的非显示区10，所述非显示区10包括测试电路100，所述显示区20包括多个像素组200。
如图3-4所示，所述测试电路100包括多条信号线101、多个开关组102以及多个传输线组103。
其中，所述多条信号线101沿第一方向01相互平行设置，构成信号线组1014，所述信号线组1014用于传递测试信号。
其中，所述开关组102沿第二方向02且同排设置，每个开关组102包括沿所述第二方向02依次设置的第一开关1021、第二开关1022，所述第一开关1021和所述第二开关1022沿所述第二方向02相互平行且同排设置，其中所述第二方向02与所述第一方向01相互垂直。
进一步的，所述多个开关组102可以沿所述第二方向02相互平行设置，可以节省所述非显示区10在所述第二方向02的空间。
需要注意的是，所述第一方向01、第二方向02为方便描述，就指代附图3-4中的箭头方向，即第一方向01为附图3-4中垂直向上的方向，第二方向02为附图3-4中水平向右的方向，但是在本发明的实施例中，第一方向01、第二方向02只要满足相互垂直即可，方向并不限制于附图3-4中的方向。
其中，所述传输线组103与对应的开关组102相对设置，所述传输线组103连接所述信号线101与所述对应的
开关组102，以用于将所述信号线101上的所述测试信号传输至所述对应的开关组102。
可以理解的，所述传输线组103与所述开关组102是一一对应的关系，其中所述传输线组103可以设置在所述信号线组1014与所述开关组102之间，进一步的，每一所述传输线组103可以设置在所述信号线组1014与对应的开关组102之间，方便连接所述信号线101与所述对应的开关组102。
如图3-4所示，所述像素组200沿所述第二方向02相互平行设置，每个像素组200包括沿所述第二方向02依次设置第一像素201、第二像素202，所述第一像素201和所述第二像素202沿所述第二方向02相互平行设置；所述测试信号通过所述开关组102对对应的第一像素201和第二像素202进行性能测试，或者所述测试信号通过所述开关组对对应的第一像素或第二像素进行性能测试。
其中，所述第一像素201和所述第二像素202可以沿所述第二方向02相互平行且不同排设置，例如所述第一像素201和所述第二像素202可以分为两排设置。
在一实施例中，如图3所示，在所述第一像素201和所述第二像素202沿所述第二方向02相互平行且分为两排设置的前提下，相邻的所述像素组200中的第一像素201、第二像素202可以呈对称设置。可以理解是，此时每一所述像素组200中的第一像素201、第二像素202都是上下交替设置的，因此在沿所述第二方向02上，同一所述像素组200中的第一像素201和第二像素202之间都可以设置有交集，以节省所述显示区20的空间，以至于在所述显示区20设置更多的所述像素组200，提高显示面板的分辨率。
进一步的，在一实施例中，如图4所示，在所述第一像素201和所述第二像素202沿所述第二方向02相互平行且分为两排设置的前提下，所有的所述第一像素201可以沿所述第二方向02相互平行且同排设置，以及所有的所述第二像素202也可以沿所述第二方向02相互平行且同排设置。可以理解是，此时任一相邻的所述第一像素201和所述第二像素202都是上下交替设置的，因此在沿所述第二方向02上，相邻的第一像素201和第二像素202之间都可以设置有交集，以节省所述显示区20的空间，以至于在所述显示区20设置更多的所述像素组200，提高显示面板的分辨率。
可以理解的，在图3-4的实施例中，在所述像素组200包括一个所述第一像素201和一个所述第二像素202的前提下，由于同一所述像素组200中的第一像素201和第二像素202上下分排设置，对于同一所述像素组200而言，可以使得所述第一像素201和所述第二像素202的分布更加均匀，提高显示面板的显示的均匀度。
在一实施例中，如图3-4所示，所述信号线组1014包括第一信号线1011、第二信号线1012以及第三信号线1013。
其中，所述第一信号线1011用于传递第一测试信号，所述第二信号线1012用于传递第二测试信号，所述第三信号线1013用于传递第三测试信号；所述第一测试信号、第三测试信号用于对所述第一像素201进行性能测试，所述第二测试信号、第三测试信号用于对所述第二像素202进行性能测试。
需要注意的是，所述第一信号线1011、第二信号线1012以及第三信号线1013只需要满足沿所述第一方向01相互平行设置即可，至于所述三条信号线101的相对位置关系，即排列先后顺序不做限制。
在一实施例中，所述第一开关1021和所述第二开关1022均包括输入端、输出端以及位于所述输入端和所述输出端之间的控制端，其中所述第一开关1021和所述第二开关1022共用同一个所述输入端。
其中，所述第一开关1021的输入端用于传递所述第一信号线1011上的所述第一测试信号，所述第二开关1022的输入端用于传递所述第二信号线1012上的所述第二测试信号；所述第一开关1021的控制端用于传递所述第三信号线1013上的所述第三测试信号，以控制对应的第一开关1021的输入端和输出端之间的导通情况，所述第二开关1022的控制端用于传递所述第三信号线1013上的所述第三测试信号，以控制对应的第二开关1022的输入端和输出端之间的导通情况；当所述第一开关1021的输入端和输出端之间导通时，所述第一开关1021的输出端用于输出对应的第一测试信号至对应的第一像素201，当所述第二开关1022的输入端和输出端之间导通时，所述第二开关1022的输出端用于输出对应的第二测试信号至对应的第二像素202。
具体的，如图3所示，所述第一开关1021可以包括沿所述第二方向02依次设置的第一输出端1026、第一控制端1027、所述输入端1023，所述第二开关1022包括沿所述第二方向02依次设置的所述输入端1023、第二控制端1028、第二输出端1029。
可以理解的，将所述第一开关1021和所述第二开关1022设置成为以上对称模式，可以使得所述第一开关1021和所述第二开关1022共用同一个所述输入端1023，可以节省所述非显示区10的空间，以至于在所述非显示区10还可以设置其他器件，提高所述非显示区10的利用率；以及可以减少一个所述输入端1023以及对应的传输线组103中的某些传输线的制备成本。
在一实施例中，如图3所示，所述多个传输线组103包括多个沿所述第二方向交替平行设置的第一传输线组1031、第二传输线组1032，所述第一传输线组1031与奇数列的开关组102相对设置，所述第二传输线组1032与偶数列的开关组102相对设置。
可以理解的，所述传输线组103若为第奇数组的传输线组，则定义为所述第一传输线组1031，所述传输线组103若为第偶数组的传输线组，则定义为所述第二传输线组1032。
其中，所述第一传输线组1031包括第一传输线10311、第二传输线10312。所述第一传输线10311连接所述第一信号线1011与对应的奇数列开关组102的输入端1023，以用于将所述第一信号线1011上的所述第一测试信号传输至所述对应的奇数列开关组102；即所述第二传输线10312连接所述第三信号线1013与对应的奇数列开关组102的第一控制端1027、第二控制端1028，以用于将所述第三信号线1013上的所述第三测试信号传输至所述对应的奇数列开关组102。
其中，所述第二传输线组1032包括第三传输线10321、
第四传输线10322。所述第三传输线10321连接所述第二信号线1012与对应的偶数列开关组102的输入端1023，以用于将所述第二信号线1012上的所述第二测试信号传输至所述对应的偶数列开关组102；所述第四传输线10322连接所述第三信号线1013与对应的偶数列开关组102的第一控制端1027、第二控制端1028，以用于将所述第三信号线1013上的所述第三测试信号传输至所述对应的偶数列开关组102。
在一实施例中，如图3所示，所述奇数列的开关组102的第一输出端1026、第二输出端1029分别连接与对应的像素组200的第二像素202相邻的两个第一像素201，即所述奇数列的开关组102的第一输出端1026、第二输出端1029分别连接与对应的像素组200的第二像素202相邻的两个第一像素201，以用于通过所述第一测试信号、所述第三测试信号对对应的所述两个第一像素201进行性能测试；所述偶数列的开关组102的第一输出端1026、第二输出端1029分别连接与对应的像素组200的第一像素201相邻的两个第二像素202，即所述偶数列的开关组102的第输出端1026、第二输出端1029分别连接与对应的像素组200的第一像素201相邻的两个第二像素202，以用于通过所述第二测试信号、所述第三测试信号对对应的所述两个第二像素202进行性能测试。
可以理解的，沿所述第二方向02上可以包括：第一列的开关组102、第二列的开关组102、第三列的开关组102等等，以及位于所述开关组102上方的第一组像素组200、第二组像素组200、第三组像素组200等等，其中所述像素组200的数量和位置可以与所述开关组102的数量和位置一一对应。
具体的，例如所述第一列的开关组102的第一输出端1026、第二输出端1029可以分别连接与所述第一组像素组200的第二像素202相邻的两个第一像素201，即所述第一输出端1026与对应的第一组像素组200的第一像素201相连接、所述第二输出端1029与对应的第二组像素组200的第一像素201相连接；又例如所述第二列的开关组102的第一输出端1026、第二输出端1029可以分别连接与所述第二组像素组200的第一像素201相邻的两个第二像素202，即所述第一输出端1026与对应的第一组像素组200的第二像素202相连接、所述第二输出端1029与对应的第二组像素组200的第二像素202相连接。
综合以上实施例可知，本方案中测试信号的信号流如下：
所述第一测试信号依次通过所述第一信号线1011、所述第一传输线10311、所述奇数列的开关组102的输入端1023，以及所述第三测试信号依次通过所述第三信号线1013、所述第二传输线10312、所述奇数列的开关组102的第一控制端1027、第二控制端1028；以至于在所述奇数列的开关组102的第一输出端1026、第二输出端1029输出相同的电信号，以对对应的两个第一像素201进行性能测试。
所述第二测试信号依次通过所述第二信号线1012、所述第三传输线10321、所述偶数列的开关组102的输入端1023，以及所述第三测试信号依次通过所述第三信号线1013、所述第四传输线10322、所述偶数列的开关组102的第一控制端1027、第二控制端1028；以至于在所述偶数列的开关组102的第一输出端1026、第二输出端1029输出相同的电信号，以对对应的两个第二像素202进行性能测试。
在一实施例中，所述第一开关1021和所述第二开关1022均包括输入端、输出端以及位于所述输入端和所述输出端之间的控制端。
其中，关于所述第一开关1021和所述第二开关1022的输入端、输出端以及控制端的功能请参考前文“所述第一开关1021和所述第二开关1022共用同一个所述输入端”段落的说明。
可以理解的，如图4所示，本实施例与图3的实施例一其中区别在于，所述第一开关1021和所述第二开关1022是相互独立设置的，没有共用同一个所述输入端；因此本实施例中所述第一开关1021中的第一输入端1041、第一输出端1042的相对位置以及所述第二开关1022中的第二输入端1043、第二输出端1044的相对位置不做限制，只需满足所述第一输入端1041、第一输出端1042分别位于第一控制端1045两侧，以及所述第二输入端1043、第二输出端1044分别位于第二控制端1046两侧即可。
在一实施例中，如图4所示，每一所述传输线组103包括第五传输线1035、第六传输线1036、第七传输线1037、第八传输线1038。
其中，所述第五传输线1035连接所述第一信号线1011与对应的开关组102的第一开关1021的第一输入端1041，以用于将所述第一信号线1011上的所述第一测试信号传输至所述对应的开关组102的第一开关1021；所述第六传输线1036连接所述第三信号线1013与对应的开关组102的第一开关1021的第一控制端1045，以用于将所述第三信号线1013上的所述第三测试信号传输至所述对应的开关组102的第一开关1021；所述第七传输线1037连接所述第二信号线1012与对应的开关组102的第二开关1022的第二输入端1043，以用于将所述第二信号线1012上的所述第二测试信号传输至对应的开关组102的第二开关1022；所述第八传输线1038连接所述第三信号线1013与对应的开关组102的第二开关1022的第二控制端1046，以用于将所述第三信号线1013上的所述第三测试信号传输至对应的开关组102的第二开关1022。
在一实施例中，如图4所示，所述开关组102的第一开关1021的第一输出端1042与对应的像素组200中的第一像素201连接，以用于通过所述第一测试信号、所述第三测试信号控制对对应的第一像素201进行性能测试；所述开关组102的第二开关1022的第二输出端1044与对应的像素组200中的第二像素202连接，以用于通过所述第二测试信号、所述第三测试信号对对应的第二像素202进行性能测试。
可以理解的，沿所述第二方向02上可以包括：第一列的开关组102、第二列的开关组102、第三列的开关组102等等，以及位于所述开关组102上方的第一组像素组200、第二组像素组200、第三组像素组200等等，其中所述像素组200的数量和位置可以与所述开关组102的数量和位置一一对应；进一步的，同一开关组102中的第一开关1021的位置和对应的像素组200中的第一像素201的位置相对应，同一开关组102中的第二开关1022的位置和对应的像素组200中的第二像素202的位置相对应。
可以理解的，图4的实施例和图3的实施例相比较，虽然开关组102的制备上成本较高、并且占用的非显示区100的水平空间较多；但是对于所述开关组102与对应的像素组200连接关系而言，大大简化，可以提高光罩的制备效率以及减少走线的成本。
综合以上实施例可知，本方案中测试信号的信号流如下：
所述第一测试信号依次通过所述第一信号线1011、所述第五传输线1035、所述开关组102的第一开关1021的第一输入端1041，以及所述第三测试信号依次通过所述第三信号线1013、所述第六传输线1036、所述开关组102的第一开关1021的第一控制端1045；以至于在所述开关组102的第一开关1021的第一输出端1042输出电信号，以对对应的像素组200的第一像素201进行性能测试。
所述第二测试信号依次通过所述第二信号线1012、所述第七传输线1037、所述开关组102的第二开关1022的第二输入端1043，以及所述第三测试信号依次通过所述第三信号线1013、所述第八传输线1038、所述开关组102的第二开关1022的第二控制端1046；以至于在所述开关组102的第二开关1022的第二输出端1044输出电信号，以对对应的像素组200的第二像素202进行性能测试。
在一实施例中，如图5所示，为一所述第一开关1021或者一所述第二开关1022的俯视图放大图。其中，所述第一开关1021和所述第二开关1022中至少一个的本质可以为薄膜晶体管，进一步的，以图3中的所述第一开关1021为例，所述第一开关1021的输入端1023和第一输出端1042可以分别为薄膜晶体管的源极、漏极或者可以分别为所述薄膜晶体管的漏极、源极，所述第一开关1021的第一控制端1027可以为薄膜晶体管的栅极。可以理解的，所述第一开关1021和所述第二开关1022中至少一个的本质也可以为三极管器件等其他三端开关元件。
当所述第一开关1021和所述第二开关1022中至少一个的本质为薄膜晶体管时，在一实施例中，如图6所示，为所述显示面板00的截面图，所述显示面板00的包括衬底层301、遮光层302、缓冲层303、栅极绝缘层304、有源层305、层间绝缘层306、栅极层307以及源极层308、漏极层308。
其中，所述遮光层302设置在部分所述衬底层301中，并且所述遮光层302的上表面与所述衬底层30的上表面处于同一层；所述缓冲层303位于所述衬底层301上；所述栅极绝缘层304设于所述缓冲层303上；所述有源层305设置在部分所述栅极绝缘层304中，并且所述栅极绝缘层304的下表面与所述有源层305的下表面处于同一层；所述层间绝缘层306设于所述栅极绝缘层304上；所述栅极层307设于所述设置在部分所述层间绝缘层306中，并且所述栅极层307的下表面与所述层间绝缘层306的下表面处于同一层；所述源极层308、漏极层308设于所述层间绝缘层306上，并且所述源极层308、漏极层308分别设于所述栅极层307两侧，结合图5所示，在所述层间绝缘层306以及部分所述栅极绝缘层304上设有通孔309，所述源极层308、漏极层308通过所述通孔309以连接至所述有源层305，所述通孔309的数量可以根据实际情况进行设置。
其中，所述源极层308、漏极层308可以在同层采用相同的材料制备。
可以理解的，所述栅极层307为图案化形成的膜层，结合图3，所述栅极层307可以包括多个所述第一控制端1027和多个所述第二控制端1028；所述源极层308、漏极层308可以为一次性图案化形成的膜层，结合图3，所述源极层308、漏极层308可以包括多个所述输入端1023、多个所述第一输出端1026和多个所述第二输出端1029。
同理，结合图4，所述栅极层307可以包括多个所述第一控制端1045和多个所述第二控制端1046；所述源极层308、漏极层308可以为一次性图案化形成的膜层，结合图4，所述源极层308、漏极层308包括多个所述第一输入端1041、多个所述第二输入端1043、多个所述第一输出端1042和多个所述第二输出端1044。
可以理解的，如图3所示，由于所述第一控制端1027
和所述第二控制端1028需要与所述第二传输线10312、所述第四传输线10322连接，因此，可以将所述第一控制端1027、所述第二控制端1028、第二传输线10312、第四传输线10322采用同一种导电材料制备，即可以一体成型；如图4所示，由于所述第一控制端1045和所述第二控制端1046需要与所述第六传输线1036、所述第八传输线1038连接，因此可以将所述第一控制端1045、所述第二控制端1046、第六传输线1036以及第八传输线1038采用同一种导电材料制备，即可以一体成型。
同理，如图3所示，由于所述输入端1023需要与所述第一传输线10311、部分的第三传输线10321连接，因此，可以将所述输入端1023、第一传输线10311、部分的第三传输线10321采用同一种导电材料制备，即可以一体成型；如图4所示，由于所述第一输入端1041、第二输入端1043需要与所述第五传输线1035、部分的第七传输线1037连接；因此，可以将所述第一输入端1041、第二输入端1043、第五传输线1035、部分的第七传输线1037采用同一种导电材料制备，即可以一体成型。
在一实施例中，如图3-4所示，所述第一信号线1011、第二信号线1012以及第三信号线1013由于没有交集，可以同层采用相同的材料制备。
需要注意的是，所述信号线组1014内的信号线、所述传输线组103内的传输线以及用于连接所述开关组102与所述像素组200之间连接线在制备上应该遵循：在线路交叉处的两条或者多条导线应该在不同层进行制备，避免在同层制备导致交叉的导线相互连通，干扰信号传输；进一步的，为了减少制备导线的层数，可以分成两层制备上述导线，且两层采用不同材料制备上述导线，确保交叉处的导线的层数以及材料不同即可。
本发明的有益效果为：本发明提供了一种显示面板以及显示装置，所述显示面板以及显示装置包括显示区和设置在所述显示区周围的非显示区，所述非显示区内的测试电路包括沿第二方向相互平行且同排设置的多个开关组，通过将所述开关组中的第一开关、第二开关沿所述第二方向相互平行且同排设置，以减少所述非显示区内沿所述第一方向的空间，从而提高显示面板的屏占比，有利于显示面板的窄边框设计。
以上对本发明实施例所提供的一种显示面板以及包含所述显示面板的显示装置的结构进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。
Claims (20)
- 一种显示面板，其中，所述显示面板包括显示区和设置在所述显示区周围的非显示区；所述非显示区包括测试电路，所述测试电路包括：多条信号线，所述多条信号线沿第一方向相互平行设置，所述信号线用于传递测试信号；多个开关组，所述开关组沿第二方向同排设置，每个开关组包括沿所述第二方向依次设置的第一开关、第二开关，所述第一开关和所述第二开关沿所述第二方向相互平行且同排设置，其中所述第二方向与所述第一方向相互垂直；多个传输线组，所述传输线组与对应的开关组相对设置，所述传输线组连接所述信号线与所述对应的开关组，以用于将所述信号线上的所述测试信号传输至所述对应的开关组；所述显示区包括多个像素组，所述像素组沿所述第二方向相互平行设置，每个像素组包括沿所述第二方向依次设置第一像素、第二像素，所述第一像素和所述第二像素沿所述第二方向相互平行设置；所述测试信号通过所述开关组对对应的第一像素和第二像素进行性能测试，或者所述测试信号通过所述开关组对对应的第一像素或第二像素进行性能测试。
- 如权利要求1所述的显示面板，其中，所述多条信号线包括：第一信号线，所述第一信号线用于传递第一测试信号；第二信号线，所述第二信号线用于传递第二测试信号；第三信号线，所述第三信号线用于传递第三测试信号；其中，所述第一测试信号、第三测试信号用于对所述第一像素进行性能测试，所述第二测试信号、第三测试信号用于对所述第二像素进行性能测试。
- 如权利要求2所述的显示面板，其中，所述第一开关和所述第二开关均包括输入端、输出端以及位于所述输入端和所述输出端之间的控制端，其中所述第一开关和所述第二开关共用同一个所述输入端；所述第一开关的输入端用于传递所述第一信号线上的所述第一测试信号，所述第二开关的输入端用于传递所述第二信号线上的所述第二测试信号；所述第一开关的控制端用于传递所述第三信号线上的所述第三测试信号，以控制对应的第一开关的输入端和输出端之间的导通情况，所述第二开关的控制端用于传递所述第三信号线上的所述第三测试信号，以控制对应的第二开关的输入端和输出端之间的导通情况；当所述第一开关的输入端和输出端之间导通时，所述第一开关的输出端用于输出对应的第一测试信号至对应的第一像素，当所述第二开关的输入端和输出端之间导通时，所述第二开关的输出端用于输出对应的第二测试信号至对应的第二像素。
- 如权利要求3所述的显示面板，其中，所述多个传输线组包括多个沿所述第二方向交替平行设置的第一传输线组、第二传输线组，所述第一传输线组与奇数列的开关组相对设置，所述第二传输线组与偶数列的开关组相对设置；所述第一传输线组包括：第一传输线，所述第一传输线连接所述第一信号线与对应的奇数列开关组的输入端，以用于将所述第一信号线上的所述第一测试信号传输至所述对应的奇数列开关组；第二传输线，所述第二传输线连接所述第三信号线与对应的奇数列开关组的两个控制端，以用于将所述第三信号线上的所述第三测试信号传输至所述对应的奇数列开关组；所述第二传输线组包括：第三传输线，所述第三传输线连接所述第二信号线与对应的偶数列开关组的输入端，以用于将所述第二信号线上的所述第二测试信号传输至所述对应的偶数列开关组；第四传输线，所述第四传输线连接所述第三信号线与对应的偶数列开关组的两个控制端，以用于将所述第三信号线上的所述第三测试信号传输至所述对应的偶数列开关组。
- 如权利要求4所述的显示面板，其中：所述奇数列的开关组的两个输出端分别连接与对应的像素组的第二像素相邻的两个第一像素，以用于通过所述第一测试信号、所述第三测试信号对对应的所述两个第一像素进行性能测试；所述偶数列的开关组的两个输出端分别连接与对应的像素组的第一像素相邻的两个第二像素，以用于通过所述第二测试信号、所述第三测试信号对对应的所述两个第二像素进行性能测试。
- 如权利要求2所述的显示面板，其中，所述第一开关和所述第二开关均包括输入端、输出端以及位于所述输入端和所述输出端之间的控制端；所述第一开关的输入端用于传递所述第一信号线上的所述第一测试信号，所述第二开关的输入端用于传递所述第二信号线上的所述第二测试信号；所述第一开关的控制端用于传递所述第三信号线上的所述第三测试信号，以控制对应的第一开关的输入端和输出端之间的导通情况，所述第二开关的控制端用于传递所述第三信号线上的所述第三测试信号，以控制对应的第二开关的输入端和输出端之间的导通情况；当所述第一开关的输入端和输出端之间导通时，所述第一开关的输出端用于输出对应的第一测试信号至对应的第一像素，当所述第二开关的输入端和输出端之间导通时，所述第二开关的输出端用于输出对应的第二测试信号至对应的第二像素。
- 如权利要求6所述的显示面板，其中，每一所述传输线组包括：第五传输线，所述第五传输线连接所述第一信号线与对应的开关组的第一开关的输入端，以用于将所述第一信号线上的所述第一测试信号传输至所述对应的开关组的第一开关；第六传输线，所述第六传输线连接所述第三信号线与对应的开关组的第一开关的控制端，以用于将所述第三信号线上的所述第三测试信号传输至所述对应的开关组的第一开关；第七传输线，所述第七传输线连接所述第二信号线与对应的开关组的第二开关的输入端，以用于将所述第二信号线上的所述第二测试信号传输至对应的开关组的第二开关；第八传输线，所述第八传输线连接所述第三信号线与对应的开关组的第二开关的控制端，以用于将所述第三信号线上的所述第三测试信号传输至对应的开关组的第二开关。
- 如权利要求7所述的显示面板，其中：所述开关组的第一开关的输出端与对应的像素组中的第一像素连接，以用于通过所述第一测试信号、所述第三测试信号对对应的第一像素进行性能测试；所述开关组的第二开关的输出端与对应的像素组中的第二像素连接，以用于通过所述第二测试信号、所述第三测试信号对对应的第二像素进行性能测试。
- 如权利要求4所述的显示面板，其中，所述控制端、所述第二传输线以及所述第四传输线的组成材料相同。
- 如权利要求7所述的显示面板，其中，所述控制端、所述第六传输线以及所述第八传输线的组成材料相同。
- 一种显示装置，其中，所述显示装置包括显示面板，其中，所述显示面板包括显示区和设置在所述显示区周围的非显示区；所述非显示区包括测试电路，所述测试电路包括：多条信号线，所述多条信号线沿第一方向相互平行设置，所述信号线用于传递测试信号；多个开关组，所述开关组沿第二方向同排设置，每个开关组包括沿所述第二方向依次设置的第一开关、第二开关，所述第一开关和所述第二开关沿所述第二方向相互平行且同排设置，其中所述第二方向与所述第一方向相互垂直；多个传输线组，所述传输线组与对应的开关组相对设置，所述传输线组连接所述信号线与所述对应的开关组，以用于将所述信号线上的所述测试信号传输至所述对应的开关组；所述显示区包括多个像素组，所述像素组沿所述第二方向相互平行设置，每个像素组包括沿所述第二方向依次设置第一像素、第二像素，所述第一像素和所述第二像素沿所述第二方向相互平行设置；所述测试信号通过所述开关组对对应的第一像素和第二像素进行性能测试，或者所述测试信号通过所述开关组对对应的第一像素或第二像素进行性能测试。
- 如权利要求11所述的显示装置，其中，所述多条信号线包括：第一信号线，所述第一信号线用于传递第一测试信号；第二信号线，所述第二信号线用于传递第二测试信号；第三信号线，所述第三信号线用于传递第三测试信号；其中，所述第一测试信号、第三测试信号用于对所述第一像素进行性能测试，所述第二测试信号、第三测试信号用于对所述第二像素进行性能测试。
- 如权利要求12所述的显示装置，其中，所述第一开关和所述第二开关均包括输入端、输出端以及位于所述输入端和所述输出端之间的控制端，其中所述第一开关和所述第二开关共用同一个所述输入端；所述第一开关的输入端用于传递所述第一信号线上的所述第一测试信号；所述第二开关的输入端用于传递所述第二信号线上的所述第二测试信号；所述第一开关的控制端用于传递所述第三信号线上的所述第三测试信号，以控制对应的第一开关的输入端和输出端之间的导通情况，所述第二开关的控制端用于传递所述第三信号线上的所述第三测试信号，以控制对应的第二开关的输入端和输出端之间的导通情况；当所述第一开关的输入端和输出端之间导通时，所述第一开关的输出端用于输出对应的第一测试信号至对应的第一像素，当所述第二开关的输入端和输出端之间导通时，所述第二开关的输出端用于输出对应的第二测试信号至对应的第二像素。
- 如权利要求13所述的显示装置，其中，所述多个传输线组包括多个沿所述第二方向交替平行设置的第一传输线组、第二传输线组，所述第一传输线组与奇数列的开关组相对设置，所述第二传输线组与偶数列的开关组相对设置；所述第一传输线组包括：第一传输线，所述第一传输线连接所述第一信号线与对应的奇数列开关组的输入端，以用于将所述第一信号线上的所述第一测试信号传输至所述对应的奇数列开关组；第二传输线，所述第二传输线连接所述第三信号线与对应的奇数列开关组的两个控制端，以用于将所述第三信号线上的所述第三测试信号传输至所述对应的奇数列开关组；所述第二传输线组包括：第三传输线，所述第三传输线连接所述第二信号线与对应的偶数列开关组的输入端，以用于将所述第二信号线上的所述第二测试信号传输至所述对应的偶数列开关组；第四传输线，所述第四传输线连接所述第三信号线与对应的偶数列开关组的两个控制端，以用于将所述第三信号线上的所述第三测试信号传输至所述对应的偶数列开关组。
- 如权利要求14所述的显示装置，其中：所述奇数列的开关组的两个输出端分别连接与对应的像素组的第二像素相邻的两个第一像素，以用于通过所述第一测试信号、所述第三测试信号对对应的所述两个第一像素进行性能测试；所述偶数列的开关组的两个输出端分别连接与对应的像素组的第一像素相邻的两个第二像素，以用于通过所述第二测试信号、所述第三测试信号对对应的所述两个第二像素进行性能测试。
- 如权利要求12所述的显示装置，其中，所述第一开关和所述第二开关均包括输入端、输出端以及位于所述输入端和所述输出端之间的控制端；所述第一开关的输入端用于传递所述第一信号线上的所述第一测试信号，所述第二开关的输入端用于传递所述第二信号线上的所述第二测试信号；所述第一开关的控制端用于传递所述第三信号线上的所述第三测试信号，以控制对应的第一开关的输入端和输出端之间的导通情况，所述第二开关的控制端用于传递所述第三信号线上的所述第三测试信号，以控制对应的第二开关的输入端和输出端之间的导通情况；当所述第一开关的输入端和输出端之间导通时，所述第一开关的输出端用于输出对应的第一测试信号至对应的第一像素，当所述第二开关的输入端和输出端之间导通时，所述第二开关的输出端用于输出对应的第二测试信号至对应的第二像素。
- 如权利要求16所述的显示装置，其中，每一所述传输线组包括：第五传输线，所述第五传输线连接所述第一信号线与对应的开关组的第一开关的输入端，以用于将所述第一信号线上的所述第一测试信号传输至所述对应的开关组的第一开关；第六传输线，所述第六传输线连接所述第三信号线与对应的开关组的第一开关的控制端，以用于将所述第三信号线上的所述第三测试信号传输至所述对应的开关组的第一开关；第七传输线，所述第七传输线连接所述第二信号线与对应的开关组的第二开关的输入端，以用于将所述第二信号线上的所述第二测试信号传输至对应的开关组的第二开关；第八传输线，所述第八传输线连接所述第三信号线与对应的开关组的第二开关的控制端，以用于将所述第三信号线上的所述第三测试信号传输至对应的开关组的第二开关。
- 如权利要求17所述的显示装置，其中：所述开关组的第一开关的输出端与对应的像素组中的第一像素连接，以用于通过所述第一测试信号、所述第三测试信号对对应的第一像素进行性能测试；所述开关组的第二开关的输出端与对应的像素组中的第二像素连接，以用于通过所述第二测试信号、所述第三测试信号对对应的第二像素进行性能测试。
- 如权利要求14所述的显示装置，其中，所述控制端、所述第二传输线以及所述第四传输线的组成材料相同。
- 如权利要求17所述的显示装置，其中，所述控制端、所述第六传输线以及所述第八传输线的组成材料相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/623,717 US11373565B2 (en) | 2019-06-25 | 2019-10-09 | Display panel including test circuit in non-display area and display device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910553063.2 | 2019-06-25 | ||
| CN201910553063.2A CN110223991A (zh) | 2019-06-25 | 2019-06-25 | 显示面板以及显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2020258583A1 true WO2020258583A1 (zh) | 2020-12-30 |
Family
ID=67814737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/CN2019/110047 WO2020258583A1 (zh) | 2019-06-25 | 2019-10-09 | 显示面板以及显示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11373565B2 (zh) |
| CN (1) | CN110223991A (zh) |
| WO (1) | WO2020258583A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110223991A (zh) * | 2019-06-25 | 2019-09-10 | 武汉华星光电技术有限公司 | 显示面板以及显示装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7298165B2 (en) * | 2006-01-20 | 2007-11-20 | Chunghwa Picture Tubes, Ltd. | Active device array substrate, liquid crystal display panel and examining methods thereof |
| CN103163670A (zh) * | 2011-12-19 | 2013-06-19 | 上海中航光电子有限公司 | 一种液晶显示装置的检测开关 |
| CN106154664A (zh) * | 2016-08-15 | 2016-11-23 | 武汉华星光电技术有限公司 | 具有检测功能的液晶显示面板 |
| CN108205228A (zh) * | 2018-01-03 | 2018-06-26 | 上海天马有机发光显示技术有限公司 | 显示面板和显示装置 |
| CN208621887U (zh) * | 2018-08-24 | 2019-03-19 | 昆山龙腾光电有限公司 | 阵列基板、显示面板和显示装置 |
| CN110223991A (zh) * | 2019-06-25 | 2019-09-10 | 武汉华星光电技术有限公司 | 显示面板以及显示装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100662989B1 (ko) * | 2004-08-20 | 2006-12-28 | 삼성에스디아이 주식회사 | 검사회로부를 구비하는 표시장치 |
| KR100840090B1 (ko) * | 2007-08-17 | 2008-06-20 | 삼성에스디아이 주식회사 | 유기전계발광 표시장치 및 그의 모기판 |
| KR20160102644A (ko) | 2015-02-23 | 2016-08-31 | 삼성전자주식회사 | 불량 검출 방법과 이를 운용하는 디스플레이 모듈 및 전자 장치 |
| CN108700786B (zh) * | 2016-02-10 | 2021-01-08 | 夏普株式会社 | 有源矩阵基板及显示面板 |
| CN106875879B (zh) * | 2017-04-24 | 2020-05-22 | 上海天马有机发光显示技术有限公司 | 一种显示面板、电子设备以及测试方法 |
| CN107683020A (zh) * | 2017-10-17 | 2018-02-09 | 京东方科技集团股份有限公司 | 一种显示面板、其检测方法、柔性电路板及显示装置 |
| CN108122804B (zh) * | 2017-12-15 | 2019-12-03 | 武汉华星光电半导体显示技术有限公司 | Tft阵列基板全接触式测试线路 |
-
2019
- 2019-06-25 CN CN201910553063.2A patent/CN110223991A/zh active Pending
- 2019-10-09 US US16/623,717 patent/US11373565B2/en active Active
- 2019-10-09 WO PCT/CN2019/110047 patent/WO2020258583A1/zh active Application Filing
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7298165B2 (en) * | 2006-01-20 | 2007-11-20 | Chunghwa Picture Tubes, Ltd. | Active device array substrate, liquid crystal display panel and examining methods thereof |
| CN103163670A (zh) * | 2011-12-19 | 2013-06-19 | 上海中航光电子有限公司 | 一种液晶显示装置的检测开关 |
| CN106154664A (zh) * | 2016-08-15 | 2016-11-23 | 武汉华星光电技术有限公司 | 具有检测功能的液晶显示面板 |
| CN108205228A (zh) * | 2018-01-03 | 2018-06-26 | 上海天马有机发光显示技术有限公司 | 显示面板和显示装置 |
| CN208621887U (zh) * | 2018-08-24 | 2019-03-19 | 昆山龙腾光电有限公司 | 阵列基板、显示面板和显示装置 |
| CN110223991A (zh) * | 2019-06-25 | 2019-09-10 | 武汉华星光电技术有限公司 | 显示面板以及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11373565B2 (en) | 2022-06-28 |
| CN110223991A (zh) | 2019-09-10 |
| US20210343203A1 (en) | 2021-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109407436B (zh) | 阵列基板 | |
| WO2014013945A1 (ja) | 表示装置 | |
| WO2014132799A1 (ja) | 表示装置 | |
| CN109521611A (zh) | 显示面板和显示装置 | |
| CN105372894A (zh) | 一种阵列基板及液晶显示装置 | |
| US11217609B1 (en) | Array substrate, motherboard of array substrate, display panel, and method for forming display panel | |
| JPH05150263A (ja) | アクテイブマトリツクス型液晶表示素子 | |
| WO2017016170A1 (zh) | 阵列基板及其驱动方法、制作方法及相应的显示装置 | |
| US20190102012A1 (en) | Array substrate, manufacturing method thereof and touch display panel | |
| CN105977264A (zh) | 双栅阵列基板及其制作方法、显示面板、显示装置 | |
| WO2021227112A1 (zh) | 阵列基板、具有该阵列基板的显示面板及显示装置 | |
| CN116736587A (zh) | 显示基板以及显示装置 | |
| JP6989696B2 (ja) | Ｐｓｖａ液晶ディスプレイパネル製造用セット | |
| WO2020258583A1 (zh) | 显示面板以及显示装置 | |
| CN116819838A (zh) | 显示面板、显示装置及其制作方法 | |
| CN110176464A (zh) | 阵列基板及其制作方法与显示装置 | |
| WO2021258869A1 (zh) | 显示面板及显示装置 | |
| CN103091885B (zh) | 一种液晶显示面板及制备方法 | |
| WO2022083347A1 (zh) | 一种阵列基板、显示装置 | |
| KR102524242B1 (ko) | 디스플레이 장치 | |
| WO2023221214A1 (zh) | 触控显示面板及显示装置 | |
| WO2022088077A1 (zh) | 显示模组 | |
| CN105762111A (zh) | 显示基板及其制造方法和显示装置 | |
| WO2017028415A1 (zh) | 阵列基板及其制作方法以及相应的显示面板和显示装置 | |
| WO2024087117A1 (zh) | 阵列基板及其制作方法、显示面板、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 19934894 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 19934894 Country of ref document: EP Kind code of ref document: A1 |