WO2020250079A1 - 金属酸化物、および金属酸化物を有するトランジスタ - Google Patents

金属酸化物、および金属酸化物を有するトランジスタ Download PDF

Info

Publication number
WO2020250079A1
WO2020250079A1 PCT/IB2020/055157 IB2020055157W WO2020250079A1 WO 2020250079 A1 WO2020250079 A1 WO 2020250079A1 IB 2020055157 W IB2020055157 W IB 2020055157W WO 2020250079 A1 WO2020250079 A1 WO 2020250079A1
Authority
WO
WIPO (PCT)
Prior art keywords
oxide
insulator
layer
oxygen
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/IB2020/055157
Other languages
English (en)
French (fr)
Inventor
金川朋賢
高橋正弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2021525401A priority Critical patent/JPWO2020250079A5/ja
Priority to US17/616,426 priority patent/US20220238718A1/en
Priority to CN202080041170.8A priority patent/CN113906570A/zh
Priority to KR1020217041266A priority patent/KR20220020829A/ko
Publication of WO2020250079A1 publication Critical patent/WO2020250079A1/ja
Anticipated expiration legal-status Critical
Priority to JP2025146899A priority patent/JP2025179177A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3224—Materials thereof being Group IIB-VIA semiconductors
    • H10P14/3226—Oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3234—Materials thereof being oxide semiconducting materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3424—Deposited materials, e.g. layers characterised by the chemical composition being Group IIB-VIA materials
    • H10P14/3426—Oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3434—Deposited materials, e.g. layers characterised by the chemical composition being oxide semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3442—N-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3446—Transition metal elements; Rare earth elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/48—Insulating materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3248—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3256—Microstructure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure

Definitions

  • One aspect of the present invention relates to a metal oxide and a transistor having a metal oxide. Further, one aspect of the present invention relates to a semiconductor device and a method for manufacturing the semiconductor device. Further, one aspect of the present invention relates to semiconductor wafers, modules, and electronic devices.
  • the semiconductor device refers to all devices that can function by utilizing the semiconductor characteristics.
  • a semiconductor element such as a transistor, a semiconductor circuit, an arithmetic unit, and a storage device are one aspect of a semiconductor device. It may be said that a display device (liquid crystal display device, light emission display device, etc.), projection device, lighting device, electro-optical device, power storage device, storage device, semiconductor circuit, image pickup device, electronic device, and the like have a semiconductor device.
  • One aspect of the present invention is not limited to the above technical fields.
  • One aspect of the invention disclosed in the present specification and the like relates to a product, a method, or a manufacturing method.
  • one aspect of the invention relates to a process, machine, manufacture, or composition (composition of matter).
  • transistors are widely applied to electronic devices such as integrated circuits (ICs) and image display devices (also simply referred to as display devices).
  • ICs integrated circuits
  • image display devices also simply referred to as display devices.
  • Silicon-based semiconductor materials are widely known as semiconductor thin films applicable to transistors, but oxide semiconductors are attracting attention as other materials.
  • Non-Patent Document 1 In oxide semiconductors, CAAC (c-axis aligned crystalline) structures and nc (nanocrystalline) structures that are neither single crystal nor amorphous have been found (see Non-Patent Document 1 and Non-Patent Document 2).
  • Non-Patent Document 1 and Non-Patent Document 2 disclose a technique for manufacturing a transistor using an oxide semiconductor having a CAAC structure.
  • One aspect of the present invention is to provide a novel metal oxide. Another object of one aspect of the present invention is to provide a new transistor. Another object of one aspect of the present invention is to provide a semiconductor device having a large on-current. Another object of one aspect of the present invention is to provide a semiconductor device having high frequency characteristics. Another object of one aspect of the present invention is to provide a semiconductor device having good reliability. Another object of one aspect of the present invention is to provide a semiconductor device having good electrical characteristics.
  • Another object of one aspect of the present invention is to provide a semiconductor device capable of retaining data for a long period of time. Another object of one aspect of the present invention is to provide a semiconductor device having a high information writing speed. Another object of one aspect of the present invention is to provide a semiconductor device capable of suppressing power consumption.
  • One aspect of the present invention is a metal oxide having crystals.
  • the crystal has a structure in which a first layer, a second layer, and a third layer are laminated.
  • the first layer, the second layer, and the third layer are each substantially parallel to the surface to be formed of the metal oxide.
  • the first layer has a first metal and oxygen.
  • the second layer has a second metal and oxygen.
  • the third layer has a third metal and oxygen.
  • the first layer has an octahedral structure.
  • the second layer has a trigonal bipyramidal structure or a tetrahedral structure.
  • the third layer has a trigonal bipyramidal structure or a tetrahedral structure.
  • the octahedral structure of the first layer has a first metal atom in the center and an oxygen atom at the apex.
  • the trigonal bipyramidal structure or tetrahedral structure of the second layer has a second metal atom in the center and an oxygen atom at the apex.
  • the trigonal bipyramidal structure or tetrahedral structure of the third layer has a third metal atom in the center and an oxygen atom at the apex.
  • the valence of the first metal is the same as the valence of the second metal.
  • the valence of the first metal is different from the valence of the third metal.
  • one aspect of the present invention is a metal oxide having crystals.
  • the crystal has a structure in which a first layer, a second layer, and a third layer are laminated.
  • the first layer, the second layer, and the third layer are each substantially parallel to the surface to be formed of the metal oxide.
  • Each of the first layer and the second layer has a first metal, a second metal, and oxygen.
  • the third layer has a third metal and oxygen.
  • the first layer has an octahedral structure.
  • the second layer has a trigonal bipyramidal structure or a tetrahedral structure.
  • the third layer has a trigonal bipyramidal structure or a tetrahedral structure.
  • the octahedral structure of the first layer has an atom of the first metal or a second metal in the center and an atom of oxygen at the apex.
  • the trigonal bipyramidal structure or tetrahedral structure of the second layer has a first metal atom or a second metal atom in the center and an oxygen atom at the apex.
  • the trigonal bipyramidal structure or tetrahedral structure of the third layer has a third metal atom in the center and an oxygen atom at the apex.
  • the valence of the first metal is the same as the valence of the second metal.
  • the valence of the first metal is different from the valence of the third metal.
  • the crystal preferably has a YbFe 2 O 4 type structure or a Yb 2 Fe 3 O 7 type structure.
  • the first metal is indium
  • the second metal is gallium
  • the third metal is zinc
  • another aspect of the present invention is a transistor having the metal oxide described above in the channel forming region.
  • a novel metal oxide can be provided. Further, according to one aspect of the present invention, a novel transistor can be provided. Further, according to one aspect of the present invention, it is possible to provide a semiconductor device having a large on-current. Further, according to one aspect of the present invention, it is possible to provide a semiconductor device having high frequency characteristics. Further, according to one aspect of the present invention, it is possible to provide a semiconductor device having good reliability. Further, according to one aspect of the present invention, it is possible to provide a semiconductor device having good electrical characteristics.
  • a semiconductor device capable of retaining data for a long period of time. Further, according to one aspect of the present invention, it is possible to provide a semiconductor device having a high information writing speed. Further, according to one aspect of the present invention, it is possible to provide a semiconductor device capable of suppressing power consumption.
  • FIG. 1 is a cross-sectional view of a transistor according to an aspect of the present invention.
  • 2A to 2C are views for explaining a crystal contained in a metal oxide according to an aspect of the present invention.
  • FIG. 3A is a diagram illustrating a crystal contained in a metal oxide, which is one aspect of the present invention.
  • 3B to 3D are views for explaining the polyhedron of the crystal.
  • FIG. 4A is a diagram illustrating a calculation model.
  • FIG. 4B is a diagram illustrating the number of Ga atoms.
  • FIG. 4C is a diagram illustrating the electron density at the lower end of the conduction band.
  • FIG. 4D is a diagram showing a map of LDOS.
  • 5A and 5B are diagrams for explaining the calculation model.
  • FIG. 6A to 6D are diagrams for explaining the calculation model.
  • FIG. 7A is a diagram showing a map of LDOS.
  • FIG. 7B is a diagram illustrating the density of states.
  • 8A and 8B are diagrams illustrating the number of Ga atoms.
  • 8C and 8D are diagrams showing maps of LDOS.
  • 9A and 9B are diagrams illustrating the number of Ga atoms.
  • 9C and 9D are diagrams showing maps of LDOS.
  • 10A and 10B are diagrams for explaining the transmittance.
  • FIG. 11 is a diagram illustrating the transmittance and the differentiation of the Fermi distribution function.
  • FIG. 12 is a diagram illustrating the transmitted electron density.
  • 13A to 13D are diagrams for explaining the transmitted electron density.
  • 14A to 14D are cross-sectional views illustrating a film forming method.
  • 15A to 15D are cross-sectional views of a metal oxide according to an aspect of the present invention.
  • 16A to 16D are cross-sectional views illustrating a film forming method.
  • 17A to 17C are cross-sectional views illustrating a film forming method.
  • 18A and 18B are a top view and a cross-sectional view illustrating the film forming apparatus.
  • 19A to 19C are cross-sectional views illustrating a film forming apparatus.
  • 20A to 20C are views for explaining the film forming method.
  • FIG. 21A is a top view of the semiconductor device.
  • 21B to 21D are cross-sectional views of the semiconductor device.
  • 22A and 22B are diagrams for explaining the calculation model.
  • FIG. 23A to 23F are diagrams for explaining the trajectory of hydrogen.
  • FIG. 24 is a diagram showing a route for hydrogen in oxygen deficiency to escape from oxygen deficiency.
  • 25A and 25B are diagrams for explaining the transition of energy.
  • 26A to 26G are diagrams for explaining the atomic structure.
  • 27A to 27G are diagrams for explaining the atomic structure.
  • FIG. 28 is a histogram of activation energy.
  • FIG. 29A is a top view of the semiconductor device. 29B to 29D are cross-sectional views of the semiconductor device.
  • FIG. 30A is a top view showing a method for manufacturing a semiconductor device.
  • 30B to 30D are cross-sectional views showing a method of manufacturing a semiconductor device.
  • 31A is a top view showing a method for manufacturing a semiconductor device.
  • 31B to 31D are cross-sectional views showing a method of manufacturing a semiconductor device.
  • FIG. 32A is a top view showing a method for manufacturing a semiconductor device.
  • 32B to 32D are cross-sectional views showing a method of manufacturing a semiconductor device.
  • FIG. 33A is a top view showing a method for manufacturing a semiconductor device.
  • 33B to 33D are cross-sectional views showing a method of manufacturing a semiconductor device.
  • FIG. 34A is a top view showing a method for manufacturing a semiconductor device.
  • 34B to 34D are cross-sectional views showing a method of manufacturing a semiconductor device.
  • FIG. 35A is a top view showing a method for manufacturing a semiconductor device.
  • FIG. 35B to 35D are cross-sectional views showing a method of manufacturing a semiconductor device.
  • FIG. 36A is a top view showing a method for manufacturing a semiconductor device.
  • 36B to 36D are cross-sectional views showing a method of manufacturing a semiconductor device.
  • FIG. 37A is a top view showing a method for manufacturing a semiconductor device.
  • 37B to 37D are cross-sectional views showing a method of manufacturing a semiconductor device.
  • FIG. 38A is a top view showing a method for manufacturing a semiconductor device.
  • 38B to 38D are cross-sectional views showing a method of manufacturing a semiconductor device.
  • FIG. 39A is a top view showing a method for manufacturing a semiconductor device.
  • 39B to 39D are cross-sectional views showing a method of manufacturing a semiconductor device.
  • FIG. 39A is a top view showing a method for manufacturing a semiconductor device.
  • 39B to 39D are cross-sectional views showing a method of manufacturing a semiconductor device.
  • 40A is a top view showing a method for manufacturing a semiconductor device.
  • 40B to 40D are cross-sectional views showing a method of manufacturing a semiconductor device.
  • FIG. 41A is a top view showing a method for manufacturing a semiconductor device.
  • 41B to 41D are cross-sectional views showing a method of manufacturing a semiconductor device.
  • FIG. 42A is a top view showing a method for manufacturing a semiconductor device.
  • 42B to 42D are cross-sectional views showing a method of manufacturing a semiconductor device.
  • FIG. 43A is a top view of the semiconductor device.
  • 43B to 43D are cross-sectional views of the semiconductor device.
  • 44A and 44B are cross-sectional views of the semiconductor device.
  • FIG. 45 is a cross-sectional view showing the configuration of the storage device.
  • FIG. 45 is a cross-sectional view showing the configuration of the storage device.
  • FIG. 46 is a cross-sectional view showing the configuration of the storage device.
  • FIG. 47A is a block diagram showing a configuration example of the storage device.
  • FIG. 47B is a schematic view showing a configuration example of the storage device.
  • 48A to 48H are circuit diagrams showing a configuration example of the storage device.
  • FIG. 49A is a block diagram of the semiconductor device.
  • FIG. 49B is a schematic view of the semiconductor device.
  • 50A and 50B are diagrams illustrating an example of an electronic component.
  • 51A to 51E are schematic views of a storage device.
  • 52A to 52H are diagrams showing electronic devices.
  • the size, layer thickness, or area may be exaggerated for clarity. Therefore, it is not necessarily limited to that scale.
  • the drawings schematically show ideal examples, and are not limited to the shapes or values shown in the drawings. For example, in an actual manufacturing process, layers, resist masks, etc. may be unintentionally reduced due to processing such as etching, but they may not be reflected in the figure for the sake of easy understanding. Further, in the drawings, the same reference numerals may be used in common between different drawings for the same parts or parts having similar functions, and the repeated description thereof may be omitted. Further, when referring to the same function, the hatch pattern may be the same and no particular sign may be added.
  • a top view also referred to as a "plan view”
  • a perspective view the description of some components may be omitted.
  • some hidden lines may be omitted.
  • the ordinal numbers attached as the first, second, etc. are used for convenience, and do not indicate the process order or the stacking order. Therefore, for example, the "first” can be appropriately replaced with the “second” or “third” for explanation.
  • the ordinal numbers described in the present specification and the like may not match the ordinal numbers used to specify one aspect of the present invention.
  • X and Y are connected, the case where X and Y are electrically connected and the case where X and Y function. It is assumed that the case where X and Y are directly connected and the case where X and Y are directly connected are disclosed in the present specification and the like. Therefore, it is not limited to the predetermined connection relationship, for example, the connection relationship shown in the figure or text, and other than the connection relationship shown in the figure or text, it is assumed that the connection relationship is disclosed in the figure or text.
  • X and Y are assumed to be objects (for example, devices, elements, circuits, wirings, electrodes, terminals, conductive films, layers, etc.).
  • a transistor is an element having at least three terminals including a gate, a drain, and a source. It also has a region (hereinafter, also referred to as a channel forming region) in which a channel is formed between the drain (drain terminal, drain region or drain electrode) and the source (source terminal, source region or source electrode). A current can flow between the source and the drain through the channel formation region.
  • the channel formation region means a region in which a current mainly flows.
  • source and drain functions may be interchanged when transistors with different polarities are used or when the direction of current changes during circuit operation. Therefore, in the present specification and the like, the terms source and drain may be used interchangeably.
  • the channel length is, for example, the source in the top view of the transistor, the region where the semiconductor (or the portion where the current flows in the semiconductor when the transistor is on) and the gate electrode overlap each other, or the channel formation region.
  • the channel length does not always take the same value in all regions. That is, the channel length of one transistor may not be fixed to one value. Therefore, in the present specification, the channel length is set to any one value, the maximum value, the minimum value, or the average value in the channel formation region.
  • the channel width is, for example, the channel length direction in the region where the semiconductor (or the portion where the current flows in the semiconductor when the transistor is on) and the gate electrode overlap each other in the top view of the transistor, or the channel formation region. Refers to the length of the channel formation region in the vertical direction with reference to. In one transistor, the channel width does not always take the same value in all regions. That is, the channel width of one transistor may not be fixed to one value. Therefore, in the present specification, the channel width is set to any one value, the maximum value, the minimum value, or the average value in the channel formation region.
  • the channel width in the region where the channel is actually formed (hereinafter, also referred to as “effective channel width”) and the channel width shown in the top view of the transistor. (Hereinafter, also referred to as “apparent channel width”) and may be different.
  • the effective channel width may be larger than the apparent channel width, and the influence thereof may not be negligible.
  • the proportion of the channel forming region formed on the side surface of the semiconductor may be large. In that case, the effective channel width is larger than the apparent channel width.
  • channel width may refer to the apparent channel width.
  • channel width may refer to an effective channel width.
  • the channel length, channel width, effective channel width, apparent channel width, and the like can be determined by analyzing a cross-sectional TEM image or the like.
  • the semiconductor impurities are, for example, other than the main components constituting the semiconductor.
  • an element having a concentration of less than 0.1 atomic% can be said to be an impurity. Due to the inclusion of impurities, for example, the defect level density of the semiconductor may increase or the crystallinity may decrease.
  • the impurities that change the characteristics of the semiconductor include, for example, Group 1 elements, Group 2 elements, Group 13 elements, Group 14 elements, Group 15 elements, and oxide semiconductors.
  • transition metals other than the main component such as hydrogen, lithium, sodium, silicon, boron, phosphorus, carbon, and nitrogen. Water may also function as an impurity. Further, for example, by mixing of impurities, it may (may be referred to as V O.) Oxygen vacancies in the oxide semiconductor is formed.
  • silicon oxide is composed of silicon oxide having a higher oxygen content than nitrogen.
  • silicon nitride has a higher nitrogen content than oxygen in its composition.
  • the term “insulator” can be paraphrased as an insulating film or an insulating layer.
  • the term “conductor” can be rephrased as a conductive film or a conductive layer.
  • semiconductor can be paraphrased as a semiconductor film or a semiconductor layer.
  • parallel means a state in which two straight lines are arranged at an angle of -10 degrees or more and 10 degrees or less. Therefore, the case of -5 degrees or more and 5 degrees or less is also included.
  • approximately parallel means a state in which two straight lines are arranged at an angle of -30 degrees or more and 30 degrees or less.
  • vertical means a state in which two straight lines are arranged at an angle of 80 degrees or more and 100 degrees or less. Therefore, the case of 85 degrees or more and 95 degrees or less is also included.
  • approximately vertical means a state in which two straight lines are arranged at an angle of 60 degrees or more and 120 degrees or less.
  • a metal oxide is a metal oxide in a broad sense. Metal oxides are classified into oxide insulators, oxide conductors (including transparent oxide conductors), oxide semiconductors (also referred to as Oxide Semiconductor or simply OS) and the like. For example, when a metal oxide is used in the semiconductor layer of a transistor, the metal oxide may be referred to as an oxide semiconductor. That is, when it is described as an OS transistor, it can be rephrased as a transistor having a metal oxide or an oxide semiconductor.
  • a metal oxide having nitrogen may also be collectively referred to as a metal oxide. Further, a metal oxide having nitrogen may be referred to as a metal oxynitride.
  • normally off means that when a potential is not applied to the gate or a ground potential is applied to the gate, the drain current per 1 ⁇ m of the channel width flowing through the transistor is 1 ⁇ 10 ⁇ at room temperature. It means that it is 20 A or less, 1 ⁇ 10 -18 A or less at 85 ° C, or 1 ⁇ 10 -16 A or less at 125 ° C.
  • FIG. 1 is a cross-sectional view of a transistor 10 having a metal oxide, which is one aspect of the present invention, in the channel length direction.
  • the transistor 10 is arranged on an oxide 230 arranged on a substrate (not shown), an insulator 250 arranged on the oxide 230, and an insulator 250. It has a conductor 260 and the like. Further, the oxide 230 has a region 234 that functions as a region (hereinafter, also referred to as a channel formation region) in which a channel of the transistor 10 is formed, and a region 231a and a region 231b that function as a source region or a drain region. Have.
  • the insulator 250 functions as a gate insulator. Further, the conductor 260 functions as a gate electrode.
  • a conductor that functions as a source electrode or a drain electrode may be provided so as to be in contact with the oxide 230.
  • a partially low resistance region is formed between the oxide 230 and the conductor or near the surface of the oxide 230. May be formed.
  • oxygen deficiency, impurities (hydrogen, nitrogen, metal elements, etc.) that have entered the oxygen deficiency may function as donors, and the carrier concentration may increase.
  • at least a part of the low resistance region is included in the region 231a or the region 231b that functions as a source region or a drain region.
  • the transistor can control the resistance of the channel portion by the potential applied to the gate. That is, the continuity (transistor is on) and non-conductivity (transistor is off) between the source and the drain can be controlled by the potential applied to the gate.
  • a metal oxide hereinafter, also referred to as an oxide semiconductor that functions as a semiconductor in the semiconductor layer including the channel forming region.
  • the metal oxide that functions as a semiconductor preferably has a band gap of 2 eV or more, and more preferably 2.5 eV or more. As described above, by using a metal oxide having a large bandgap, the off-current of the transistor can be reduced.
  • a transistor using an oxide semiconductor in the channel formation region has an extremely small leakage current (off current) in a non-conducting state, so that a semiconductor device with low power consumption can be provided.
  • Oxide semiconductors are divided into single crystal oxide semiconductors and other non-single crystal oxide semiconductors.
  • Examples of the non-single crystal oxide semiconductor include CAAC-OS (c-axis aligned cristalline oxide semiconductor), polycrystal oxide semiconductor, nc-OS (nanocrystalline oxide semiconductor), and pseudoamorphous oxide semiconductor (a-lique).
  • OS aminophous-like oxide semiconductor) and amorphous oxide semiconductors.
  • a metal oxide that increases the on-current of the transistor in the channel formation region of the transistor.
  • the carrier flows from the source to the drain via the channel forming region. Therefore, the on-current of the transistor can be increased by providing a channel forming region in which carriers can easily flow in the channel length direction.
  • a metal oxide is composed of a plurality of metal elements
  • one of the scattering factors contributing to carrier transmission is the randomness of the arrangement of metal atoms at the cation site (so-called cation disorder). Therefore, in order to increase the mobility of the metal oxide used in the transistor, it is preferable that the cation disorder of the metal oxide is reduced.
  • the crystal preferably has a crystal structure in which a first layer, a second layer, and a third layer are laminated. That is, the crystal has a layered crystal structure (also referred to as a layered crystal or a layered structure). At this time, the direction of the c-axis of the crystal is the direction in which the first layer, the second layer, and the third layer are laminated.
  • the metal oxide having the crystal includes, for example, a single crystal oxide semiconductor, CAAC-OS described later, and the like.
  • the c-axis of the crystal is oriented in the normal direction with respect to the surface to be formed or the surface of the film of the metal oxide.
  • the first layer to the third layer are arranged substantially parallel to the surface to be formed or the surface of the film of the metal oxide. That is, the first layer to the third layer spread in the channel length direction.
  • the first layer has an octahedral structure in which the metal atom of the first layer is present at the center and the oxygen atom is present at the apex.
  • the second layer has a trigonal bipyramidal or tetrahedral structure in which the metal atom of the second layer is present at the center and the oxygen atom is present at the apex.
  • the third layer has a trigonal bipyramidal or tetrahedral structure in which the metal atom of the third layer is present at the center and the oxygen atom is present at the apex.
  • Examples of the crystal structure of the crystal include a YbFe 2 O 4 type structure, a Yb 2 Fe 3 O 7 type structure, and a modified structure thereof.
  • each of the first layer to the third layer is preferably composed of one metal element or a plurality of metal elements having the same valence and oxygen. It is preferable that the valences of one or more metal elements constituting the first layer and the valences of one or more metal elements constituting the second layer are the same. Further, the first layer and the second layer may have the same metal element. Further, it is preferable that the valences of one or more metal elements constituting the first layer and the valences of one or more metal elements constituting the third layer are different.
  • the cation disorder of the metal oxide can be reduced and the mobility of the metal oxide can be increased. Therefore, by using the metal oxide in the channel forming region of the transistor, the on-current of the transistor is increased, and the electrical characteristics of the transistor can be improved.
  • the cation disorder of the metal oxide having crystals will be described later.
  • the metal oxide preferably contains at least indium or zinc. In particular, it preferably contains indium and zinc. In addition to them, it is preferable that a metal element having the same valence as indium or zinc is contained. Examples of the metal element include aluminum, gallium, and yttrium. Further, one or more kinds selected from iron, cobalt, nickel, lanthanum, cerium, neodymium, magnesium, calcium and the like may be contained.
  • the metal oxide is an In-M-Zn oxide having indium (In), element M, and zinc (Zn).
  • the element M is aluminum, gallium, yttrium, or the like.
  • Other elements applicable to element M include iron, cobalt, nickel, lanthanum, cerium, neodymium, magnesium, calcium and the like.
  • the element M a plurality of the above-mentioned elements may be combined in some cases.
  • the metal oxide is an In-M-Zn oxide
  • the atomic arrangement in the crystal of the metal oxide will be described.
  • FIGS. 2A to 2C are diagrams showing the atomic arrangement in the crystal of the oxide 230. 2A to 2C are also enlarged views of the region 51 of the oxide 230 shown in FIG.
  • the element M is a + trivalent metal element.
  • the element M is described as M 3+ for convenience.
  • the atom is represented by a sphere (circle), and the bond between the metal atom (In, M 3+ , or Zn) and the oxygen atom (O) is represented by a line.
  • the c-axis (c-axis) direction in the crystal structure of In—M—Zn oxide is indicated by an arrow. Further, the ab plane direction in the crystal structure of the In—M—Zn oxide is a direction perpendicular to the c-axis direction indicated by the arrow in FIGS. 2A to 2C.
  • the crystals of the oxide 230 consist of a layer 21 having indium (In) and oxygen, a layer 31 having element M and oxygen, and a layer 41 having zinc (Zn) and oxygen, in that order. , Repeatedly laminated.
  • the layer 21 corresponds to the first layer
  • the layer 31 corresponds to the second layer
  • the layer 41 corresponds to the third layer.
  • each of the layer 21, layer 31, and layer 41 of the crystal is composed of one metal element and oxygen to reduce the cation disorder and reduce the metal oxide. Mobility can be increased.
  • the stacking order of the layers 21, the layers 31, and the layers 41 is not limited to the stacking order shown in FIG. 2A, and the stacking order of the layers 31 and the layers 41 located between the two layers 21 does not matter.
  • layer 21, layer 41, and layer 31 may be repeatedly laminated in this order, or as shown in FIG. 2B, layer 21, layer 41, layer 31, layer 21, layer 31, and layer 41 are repeated in this order. It may be laminated.
  • the crystal of the oxide 230 includes a layer 22 having indium, an element M and oxygen, a layer 32 having indium, an element M and oxygen, and a layer 41 having zinc and oxygen. They are repeatedly laminated in order.
  • the layer 22 corresponds to the first layer
  • the layer 32 corresponds to the second layer.
  • the stacking order of the layers 22, the layers 32, and the layers 41 is the same as the stacking order of the layers 21, the layers 31, and the layers 41, and the stacking order of the layers 32 and the layers 41 located between the two layers 22 is not limited. Absent.
  • the atomic number ratio of indium to the element M in the layer 22 is preferably larger than the atomic number ratio of indium to the element M in the layer 32. This facilitates the formation of crystals in the In-M-Zn oxide.
  • FIGS. 2A to 2C the atomic arrangement in the crystal is represented by a sphere (circle) and a line.
  • the atomic arrangement in the crystal is displayed as a polyhedron.
  • FIG. 3A is a view showing the atomic arrangement in the crystal shown in FIG. 2A as a polyhedron.
  • the polyhedron of the layer 21 is shown in FIG. 3B
  • the polyhedron that the layer 31 can have is shown in FIG. 3C
  • the polyhedron that the layer 41 can have is shown in FIG. 3D.
  • the polyhedron shown in FIG. 3B has an octahedral structure.
  • the octahedral structure has an indium atom at the center and an oxygen atom at the apex.
  • the octahedral structure shares a ridge.
  • an atom of the element M may be present at the center of the octahedral structure.
  • the polyhedron shown in FIG. 3C has a trigonal bipyramidal structure.
  • the trigonal bipyramidal structure has an atom of element M or an atom of zinc in the center and an atom of oxygen at the apex.
  • the polyhedron shown in FIG. 3D has a tetrahedral structure.
  • the tetrahedral structure has a zinc atom at the center and an oxygen atom at the apex.
  • the trigonal bipyramidal structure shares a ridge.
  • the trigonal bipyramidal structure shares vertices.
  • the tetrahedral structure shares vertices. Indium atoms may be present at the center of the trigonal bipyramidal structure.
  • Layer 21 and layer 31 or layer 41 share vertices. Further, the layer 31 and the layer 41 share vertices or ridges.
  • the composition of oxide 230 is not limited to this.
  • Oxide 230 is crystalline, for example, having a composition formula of In (1 + ⁇ ) M (1- ⁇ ) O 3 (ZnO) m ( ⁇ is a real number greater than 0 and less than 1 and m is a positive number).
  • In—M—Zn oxide may be used.
  • m is a real number larger than 0 and smaller than 1
  • a part of the layers located between the two existing layers 21 may be composed of only the layer 31.
  • m is a real number larger than 1
  • a part of the layers located between the two existing layers 21 may be composed of the layer 31 and two or more layers 41. is there.
  • the In-M-Zn oxide containing a + trivalent metal element (element Ma) and a + divalent metal element (element Mb) as the element M is oxygen with either one or both of indium and element Ma.
  • the path through which carriers that is, the wave function of the conduction band
  • carriers also called conduction electrons
  • the wave function of the conduction band is important.
  • the wave function of the conduction band is localized, carrier transmission is suppressed and mobility is reduced. Therefore, the first-principles calculation in this section is performed focusing on the distribution of the valence of the cation and the localization of the wave function of the conduction band in the crystal structure of the In-Ga-Zn oxide.
  • the crystal structure has a layered structure shown in FIG. 2A, and the cation site of the layer located between the layers having In and O has a Ga valence of +3 or a valence of +2.
  • Zn is arranged.
  • Figure 4A shows the calculation model.
  • the c-axis direction of the calculation model is represented by a solid arrow.
  • the b-axis direction of the calculation model is indicated by a broken line arrow.
  • the a-axis direction of the calculation model is the c-axis direction represented by the solid arrow and the direction perpendicular to the b-axis direction represented by the broken arrow.
  • the a-c plane is in the direction perpendicular to the b-axis direction indicated by the broken line arrow.
  • the number of atoms arranged in the calculation model is 288.
  • FIG. 4B shows the number of Ga atoms in the ac plane.
  • the horizontal axis is the coordinates along the b-axis
  • the vertical axis is the number of Ga atoms in the ac plane.
  • the calculation model shows a region in which Ga atoms are aggregated in the ac plane (a region in which the number of Ga atoms is 2 in FIG. 4B) and a Zn in the ac plane.
  • a region where atoms are aggregated (a region in which the number of Ga atoms is 0 in FIG. 4B) is provided.
  • the first-principles calculation software VASP Vienna Ab initio simulation Package
  • the calculation conditions are shown in Table 1.
  • the potential generated by the Projector Augmented Wave (PAW) method was used for the electronic state pseudopotential, and GGA-PBE (Generialized-Gradient-Approximation-Perdew-Burke-Ernzerhof) was used for the functional.
  • PAW Projector Augmented Wave
  • GGA-PBE Generialized-Gradient-Approximation-Perdew-Burke-Ernzerhof
  • the wave function at the lower end of the conduction band obtained by the above calculation is projected along the b-axis.
  • the square of the absolute value of the wave function at the lower end of the conduction band projected along the b-axis is calculated.
  • the square of the absolute value of the wave function is sometimes called the electron density.
  • FIG. 4C shows the electron density at the lower end of the conduction band projected along the b-axis direction.
  • the horizontal axis is the coordinates [nm] along the b-axis
  • the vertical axis is the electron density (Electron Density) [a.]
  • the electron density at the lower end of the conduction band is localized around the region where Ga atoms are aggregated. That is, the wave function at the lower end of the conduction band is localized in the region where Ga atoms are aggregated. In other words, it is suggested that conduction electrons are localized in the region where Ga atoms are aggregated.
  • LDOS local density of states
  • E energy
  • x, y, and z are coordinates
  • ⁇ is the blur width
  • ⁇ is the wave function
  • ⁇ is the eigenvalue
  • Figure 4D shows the calculated LDOS map.
  • the horizontal axis is the coordinates [nm] along the b-axis
  • the vertical axis is the energy [eV]. Specifically, the darker the color (black), the larger the LDOS value, and the lighter the color (white), the smaller the LDOS value.
  • the upper end of the valence band is located on the low energy side among the energy values at which the LDOS value changes significantly.
  • the energy value at the upper end of the valence band is located near 0 eV.
  • the lower end of the conduction band is located on the high energy side among the energy values at which the LDOS value changes significantly.
  • the energy value at the lower end of the conduction band is located near 1.5 eV.
  • the lower end of the conduction band is recessed toward the low energy side in the region where Ga atoms are aggregated.
  • the conduction band also called a band
  • the bending of the band is saturated from the agglutination region of Ga to the region with less Ga (more Zn), and after that (the value on the horizontal axis is near 0 nm or around 5 nm), a flat band is formed. It can be seen that it is forming.
  • Ga having a large valence is localized (the valence is biased), so that the electrostatic potential is inclined. Then, it is presumed that the localization of the wave function at the lower end of the conduction band (localization of conduction electrons) occurs when an electric field is applied and the band bends.
  • Ga atoms agglutinate (the valences are biased), causing band bending (localization of conduction electrons), which is a scattering source of electrical conduction. It occurs and is suggested to cause a decrease in mobility. Therefore, by suppressing the aggregation of Ga atoms, it is possible to suppress the decrease in mobility.
  • FIG. 5A shows a calculation model different from the calculation model used for the above calculation.
  • the calculation model shown in FIG. 5A is a crystal model of IGZO composed of In, Ga, Zn, and O.
  • Region 901 corresponds to the channel formation region
  • region 902 corresponds to one of the source and drain regions
  • region 903 corresponds to the other of the source and drain regions.
  • the a-axis direction is the direction from the region 902 to the region 903, and the c-axis direction is a layer composed of In and O (sometimes referred to as an InO layer). ), And the b-axis direction is the direction perpendicular to the a-axis direction and the c-axis direction.
  • model 1A to model 1E a calculation model in which the region 902 and the region 903 are common and the arrangement of the cations in the region 901 is different is prepared.
  • the area 901 of model 1A is shown in FIG. 5B
  • the area 901 of model 1B is shown in FIG. 6A
  • the area 901 of model 1C is shown in FIG. 6B
  • the area 901 of model 1D is shown in FIG. 6C
  • model 1E Region 901 is illustrated in FIG. 6D.
  • the region 911a shown in FIG. 5B is a region in the model 1A where the cation arrangement is exchanged.
  • Regions 912a and 913a are fixed layers in model 1A.
  • the fixed layer corresponds to the electrode region (region 902 or region 903) in the conduction calculation.
  • the model 1A has an arrangement in which the Ga atoms are not biased with respect to the a-axis and the c-axis.
  • the region 911b shown in FIG. 6A is a region in the model 1B where the cation arrangement is exchanged. Regions 912b and 913b are fixed layers in model 1B. In the region 911b, the cation arrangement of the region surrounded by the dotted line in FIG. 6A is different from that of the region 911a. Specifically, the region 911b has an arrangement in which Ga and Zn at the same location in the region 911a are interchanged in the region surrounded by the dotted line in FIG. 6A. That is, model 1B has an arrangement in which Ga atoms are biased with respect to the a-axis.
  • the region 911c shown in FIG. 6B is a region in the model 1C where the cation arrangement is exchanged. Regions 912c and 913c are fixed layers in model 1C. In the region 911c, the cation arrangement of the two regions surrounded by the dotted line in FIG. 6B is different from that of the region 911a. Specifically, the region 911c has an arrangement in which Ga and Zn at the same location in the region 911a are interchanged in each of the two regions surrounded by the dotted line in FIG. 6A. That is, the model 1C has an arrangement in which the Ga atoms are not biased with respect to the a-axis and the c-axis.
  • the region 911d shown in FIG. 6C is a region in the model 1D where the cation arrangement is exchanged. Regions 912d and 913d are fixed layers in model 1D.
  • the region 911d differs from the region 911a in the cation arrangement of the region surrounded by the dotted line and the region surrounded by the broken line in FIG. 6C. Specifically, the region 911d has an arrangement in which the cation of the region 911a corresponding to the region surrounded by the dotted line in FIG. 6C and the cation of the region 911a corresponding to the region surrounded by the broken line in FIG. 6C are interchanged. That is, the model 1D has a biased arrangement of Ga atoms with respect to the c-axis.
  • the region 911e shown in FIG. 6D is a region in the model 1E where the cation arrangement is exchanged. Regions 912e and 913e are fixed layers in model 1E.
  • the region 911e differs from the region 911a in the cation arrangement of the region surrounded by the dotted line and the region surrounded by the broken line in FIG. 6D.
  • the region 911e has an arrangement in which the cation of the region 911a corresponding to the region surrounded by the dotted line in FIG. 6D and the cation of the region 911a corresponding to the region surrounded by the broken line in FIG. 6D are interchanged. That is, the model 1E has an arrangement in which the Ga atom is biased with respect to the a axis.
  • the DFT + U method is applied in the first-principles calculation.
  • on-site Coulomb U parameters (U-parameters) are set for each of the atoms (In, Ga, Zn, O in the case of IGZO) constituting the calculation model.
  • the U parameter of the metal atom (In, Ga, Zn) is set to 10 eV
  • the U parameter of the oxygen atom is set to 20 eV.
  • the value of the band gap obtained by calculation can be set to a value close to the actually measured band gap.
  • FIG. 7A shows a map of LDOS calculated for model 1A.
  • the horizontal axis is the coordinates [nm] in the a-axis direction
  • the vertical axis is the energy [eV].
  • E F shown in FIG. 7A is a Fermi energy.
  • FIG. 7B shows the density of states calculated for model 1A.
  • the horizontal axis is the density of states [states / eV] and the vertical axis is the energy [eV].
  • E F shown in FIG. 7B is a Fermi energy
  • E VBM is the energy of a valence band upper end
  • E CBM is the energy of the conduction band minimum.
  • FIG. 8A shows the number of Ga atoms in the bc plane in model 1B. Further, FIG. 8B shows the number of Ga atoms in the bc plane in the model 1C. Further, FIG. 9A shows the number of Ga atoms in the bc plane in the model 1D. Further, FIG. 9B shows the number of Ga atoms in the bc plane in the model 1E.
  • the horizontal axis corresponds to the coordinates in the a-axis direction, and the vertical axis represents the number of Ga atoms in the bc plane.
  • the model 1B and the model 1E have an arrangement in which the Ga atom is biased with respect to the a axis. Further, as shown in FIGS. 8B and 9A, the models 1C and 1D have an arrangement in which the Ga atoms are not biased with respect to the a-axis.
  • FIG. 8C shows a map of LDOS calculated for model 1B. Further, FIG. 8D shows a map of LDOS calculated for model 1C. Further, FIG. 9C shows a map of LDOS calculated for model 1D. Further, FIG. 9D shows a map of LDOS calculated for model 1E.
  • the horizontal axis is the coordinates [nm] in the a-axis direction, and the vertical axis is the energy [eV]. Specifically, the darker the color (black), the larger the LDOS value, and the lighter the color (white), the smaller the LDOS value.
  • the arrangement of Ga atoms biased with respect to the a-axis forms an electric dipole due to the difference between the valence of Ga (+3 valence) and the valence of Zn (+2 valence), and the electrostatic potential. Is presumed to tilt. At this time, the lower end of the conduction band moves up and down, and the conduction of carriers (mainly electrons in the case of IGZO) is hindered. Therefore, it is presumed that carrier scattering occurs in the real space. On the other hand, the arrangement of Ga atoms without bias with respect to the a-axis suggests that carrier scattering does not occur.
  • the conductance and transmittance are calculated by performing the conduction calculation based on the first principle using the non-equilibrium Green's function (NEGF) method.
  • NEGF non-equilibrium Green's function
  • Conductance is the reciprocal of electrical resistance and is an index that indicates the ease with which electricity can flow.
  • the conductance G is calculated by the following formula.
  • the conductance G can be calculated by calculating the transmittance T (E) in the energy E.
  • the transmittance T (E) in the energy E may be simply referred to as the transmittance T.
  • the transmittance T (E) in the energy E is calculated by the following formula.
  • ⁇ L (E) and ⁇ R (E) are self-energy in energy E
  • G (E) is Green's function in energy E.
  • the DFT + U method is applied in the first-principles calculation.
  • the U parameter of the metal atom In, Ga, Zn
  • the U parameter of the oxygen atom is set to 3.7 eV.
  • the value of the band gap obtained by calculation can be set to a value close to the actually measured band gap.
  • FIGS. 10A and 10B The spectra of the transmittances of models 1A to 1E obtained by calculation using the NEGF method are shown in FIGS. 10A and 10B.
  • FIG. 10A is a spectrum of the transmittance of each model near the band gap
  • FIG. 10B is a spectrum of the transmittance of each model at the lower end of the conduction band and its vicinity.
  • the horizontal axis is energy [eV]
  • the vertical axis is transmittance T.
  • the transmittance of model 1A is the highest among models 1A to 1E. It can also be seen that the transmittance of model 1E is the lowest. It can be seen that the transmittances of the model 1C and the model 1D at the lower end of the conduction band and its vicinity are almost the same as the transmittance of the model 1A.
  • FIG. 11 shows the transmittance spectrum of model 1A and the shape obtained by differentiating the Fermi distribution function.
  • the horizontal axis is energy [eV]
  • the first vertical axis (vertical axis on the left side) is the transmittance T
  • the second vertical axis (vertical axis on the right side) is the differentiation of the Fermi distribution function [/ eV]. ].
  • the solid line shown in FIG. 11 is the spectrum of the transmittance of the model 1A
  • the dotted line shown in FIG. 11 is a shape obtained by differentiating the Fermi distribution function.
  • the Fermi distribution function is calculated assuming that the carrier concentration is 6 ⁇ 10 20 cm -3 and the electron temperature is 300 K.
  • Table 4 shows the conducted conductance calculated for each of the models 1A to 1E.
  • model 1A is the largest and the conductance of model 1E is the smallest.
  • the conductance of the model 1C and the model 1D is almost the same as the conductance of the model 1A.
  • FIGS. 12 and 13A to 13D show the transmitted electron densities in models 1A to 1E.
  • the surfaces shown in mesh in FIGS. 12 and 13A to 13D are equal surface surfaces of electron density, having a carrier concentration of 6 ⁇ 10 20 cm -3 and an isosurface level of 22 nm -3. Is.
  • the InO layer has a continuous transmitted electron density. Further, it is confirmed that the transmitted electron density exists around the Ga atom as compared with the Zn atom. Therefore, it is presumed that the Ga atom contributes more to carrier transport than the Zn atom. It is also confirmed that the transmitted electron density derived from the s orbital of the O atom exists. Therefore, it is presumed that the conduction of the s orbital of the O atom cannot be ignored.
  • model 1B although carriers are scattered in and near the region where the band is curved, some carriers are transmitted. From FIG. 13B, carrier scattering is not clearly observed in model 1C. From FIG. 13C, it is suggested that in model 1D, the carrier selectively conducts the position of the Ga atom. From FIGS. 9D and 13D, it can be seen that in model 1E, carrier scattering occurs in and near the region where the band is curved, and the carriers are hardly transmitted.
  • the transmittance decreases due to the irregular arrangement of cations (Ga, Zn). It can be seen that this tendency is particularly remarkable in a structure in which the number of Ga atoms is biased with respect to the conduction direction. In addition, it can be seen that the band is greatly bent in the structure in which the transmittance is significantly reduced. Moreover, it can be seen that the main conduction paths exist in In and Ga, which have high valences. In addition, it can be seen that the transmittance is greatly reduced in the region where the band is curved and in the vicinity thereof.
  • a method for forming a metal oxide As a method for forming a metal oxide, a sputtering method, a chemical vapor deposition (CVD) method, a molecular beam epitaxy (MBE) method, a pulsed laser deposition (PLD) method, and a pulse laser deposition (PLD) method are used. There is an atomic layer deposition (ALD: Atomic Layer Deposition) method and the like.
  • the ALD method can be used as a method for forming a metal oxide.
  • the ALD method utilizes the characteristics of the precursor molecules or the atoms contained in the precursor to deposit atoms layer by layer, enabling ultra-thin film formation and formation into a structure with a high aspect ratio. It has the effects of being possible, being able to form a film with few defects such as pinholes, being able to form a film with excellent coverage, and being able to form a film at a low temperature.
  • the ALD method also includes a plasma ALD (PEALD: Plasma Enhanced ALD) method, which is a film formation method using plasma. By using plasma, it is possible to form a film at a lower temperature, which may be preferable.
  • Some precursors used in the ALD method contain elements such as carbon and chlorine.
  • the film provided by the ALD method may contain a large amount of elements such as carbon and chlorine as compared with the film provided by other film forming methods.
  • the quantification of these elements can be performed using X-ray photoelectron spectroscopy (XPS: X-ray Photoelectron Spectroscopy).
  • the ALD method is a film forming method in which a film is formed by a reaction on the surface of an object to be treated, unlike a film forming method in which particles emitted from a target or the like are deposited. Therefore, it is a film forming method that is not easily affected by the shape of the object to be treated and has good step coverage.
  • the ALD method has excellent step covering property and excellent thickness uniformity, and is therefore suitable for covering the surface of an opening having a high aspect ratio.
  • the ALD method since the ALD method has a relatively slow film formation rate, it may be preferable to use it in combination with another film formation method such as a CVD method having a high film formation rate.
  • the composition of the obtained film can be controlled by the amount of the raw material gas introduced.
  • a film having an arbitrary composition can be formed depending on the amount of the raw material gas introduced and the number of times of introduction (also referred to as the number of pulses).
  • a film having a continuously changed composition can be formed by changing the raw material gas while forming the film.
  • ALD apparatus a film forming apparatus using the ALD method (hereinafter, also referred to as an ALD apparatus) that can be used for forming the metal oxide of one aspect of the present invention, and a film forming method using the ALD method will be described.
  • the deposition apparatus using the ALD method alternately introduces the first raw material gas (also called precursor, precursor, metal precursor) and the second raw material gas (also called reactant, reactor, non-metal precursor) into the chamber. Then, the film is formed by repeating the introduction of these raw material gases.
  • the introduction of the raw material gas can be switched, for example, by switching each switching valve (also referred to as a high-speed valve).
  • an inert gas such as nitrogen (N 2 ) or argon (Ar) may be introduced into the chamber together with the raw material gas as a carrier gas.
  • the first raw material gas is introduced into the chamber (see FIG. 14A), and the precursor 601 is adsorbed on the substrate surface (first step).
  • the precursor 601 is adsorbed on the surface of the substrate, the self-stop mechanism of the surface chemical reaction acts, and the precursor is not further adsorbed on the layer of the precursor on the substrate (see FIG. 14B).
  • the appropriate range of the substrate temperature on which the self-stop mechanism of the surface chemical reaction acts is also called ALD Window.
  • the ALD window is determined by the temperature characteristics, vapor pressure, decomposition temperature, etc. of the precursor, but is 100 ° C. or higher and 500 ° C.
  • a Reactant 602 for example, an oxidizing agent (ozone (O 3 ), oxygen (O 2 ), water (H 2 O), and their plasma, radicals, ions, etc.) is chambered. (See FIG.
  • ozone, oxygen, or water when used as a reactor or an oxidizing agent, these are not limited to gas and molecular states, but are plasma states and radical states. , And those in the ionic state are also included.
  • a radical ALD device or a plasma ALD device described later When forming a film using an oxidizing agent in a plasma state, a radical state, or an ionic state, a radical ALD device or a plasma ALD device described later may be used.
  • water as an oxidizing agent to remove carbon contained in the precursor. Hydrogen contained in water reacts with carbon contained in the precursor, and carbon can be efficiently released from the precursor. On the other hand, when it is desired to reduce hydrogen contained in the formed film as much as possible, it is preferable to use ozone or oxygen containing no hydrogen as an oxidizing agent.
  • ozone or oxygen containing no hydrogen as an oxidizing agent.
  • water by introducing water into the chamber as the first oxidant, carbon contained in the precursor is removed, and then vacuum exhaust is performed, and ozone and oxygen containing no hydrogen are introduced into the chamber as the second oxidant. The hydrogen may be removed and vacuum exhaust may be performed. Then, the first step to the fourth step are repeated until a desired film thickness is obtained.
  • the second source gas may be introduced into the chamber and then the first source gas may be introduced into the chamber. That is, the third step is performed first, then the fourth step is performed, then the first step, the second step, the third step, and the fourth step are performed, and then the first step to the fourth step are repeated.
  • the film may be formed with. Further, the film may be formed by repeating the third step and the fourth step a plurality of times and then repeating the first step to the fourth step.
  • the film formation atmosphere in the chamber can be controlled.
  • an oxygen atmosphere can be created in the chamber by introducing an oxidizing agent.
  • the oxygen concentration in the formed film can be increased, which is preferable.
  • oxygen can be supplied to the insulator and oxide that are the base of the film.
  • the semiconductor device formed by using such a method has good characteristics and can obtain high reliability.
  • the introduction of the second raw material gas in the third step and the introduction of the vacuum exhaust or the inert gas in the fourth step may be repeated a plurality of times. That is, after repeating the first step, the second step, the third step, the fourth step, the third step, the fourth step, and the third step and the fourth step, the first step and the second step are performed. You may.
  • O 3 and O 2 may be introduced as oxidizing agents in the third step, vacuum exhaust may be performed in the fourth step, and this step may be repeated a plurality of times.
  • H 2 O may be used as the oxidizing agent in the first third step
  • O 3 may be used as the oxidizing agent in the second and subsequent third steps.
  • the amount of water molecules desorbed is 1.0 ⁇ 10 13 membrane / cm 2 in the range of surface temperature of 100 ° C. or higher and 700 ° C. or lower or 100 ° C. or higher and 500 ° C. or lower in TDS analysis.
  • a film having a size of 1.0 ⁇ 10 16 molecule / cm 2 or less, preferably 1.0 ⁇ 10 13 molecule / cm 2 or more and 3.0 ⁇ 10 15 molecule / cm 2 or less can be formed.
  • the first layer can be formed on the surface of the substrate, and by performing the first step to the fourth step again, the second layer can be laminated on the first layer. ..
  • the first step to the fourth step a plurality of times until the film has a desired thickness while controlling the gas introduction, a thin film having excellent step covering property can be formed. Since the thickness of the thin film can be adjusted by the number of repetitions, the film thickness can be precisely adjusted, which is suitable for manufacturing a fine transistor.
  • the film formed by the above method may have a layered structure. Further, when the film formed by the above method has a crystal structure, the c-axis of the film is oriented in a direction substantially parallel to the normal direction of the surface to be formed. That is, the c-axis of the film is oriented perpendicular to the surface to be filmed.
  • a crystal structure may be referred to as a CAAC structure
  • an oxide semiconductor (metal oxide) having a CAAC structure may be referred to as CAAC-OS.
  • ALD method it is possible to form a metal oxide having a CAAC structure.
  • the ALD method is a film formation method performed by reacting a precursor and a reactor using thermal energy.
  • the temperature required for the reaction of the precursor and the reactor is determined by their temperature characteristics, vapor pressure, decomposition temperature and the like, but is 100 ° C. or higher and 500 ° C. or lower, preferably 200 ° C. or higher and 400 ° C. or lower.
  • the ALD method in which the plasma-excited reactor is also introduced into the chamber as the third raw material gas to perform the treatment may be called the plasma ALD method.
  • a plasma generator is provided at the introduction portion of the third raw material gas.
  • ICP Inductively coupled plasma
  • the ALD method in which the reaction of the precursor and the reactor is performed by thermal energy is sometimes called a thermal ALD method.
  • a plasma-excited reactor is introduced in the third step to form a film.
  • the film formation is performed by repeating the first step to the fourth step and at the same time introducing a plasma-excited reactor (second reactor).
  • the reactor introduced in the third step is called the first reactor.
  • the same material as the above-mentioned oxidizing agent can be used as the second reactorant used for the third raw material gas. That is, plasma-excited ozone, oxygen, and water can be used as the second reactor. Further, as the second reactor, a nitriding agent may be used in addition to the oxidizing agent.
  • nitriding agent nitrogen (N 2 ) or ammonia (NH 3 ) can be used. Further, a mixed gas of nitrogen (N 2 ) and hydrogen (H 2 ) can be used as the nitriding agent. For example, a mixed gas of 5% nitrogen (N 2 ) and 95% hydrogen (H 2 ) can be used as the nitriding agent.
  • a nitride film such as a metal nitride film can be formed by forming a film while introducing plasma-excited nitrogen or ammonia.
  • argon (Ar) or nitrogen (N 2 ) may be used as the carrier gas of the second reactor. It is preferable to use a carrier gas such as argon or nitrogen because the plasma can be easily discharged and a second plasma-excited reactor can be easily generated.
  • nitrogen is used as the carrier gas, nitrogen may be mixed in the film and the desired film quality may not be obtained. In this case, it is preferable to use argon as the carrier gas.
  • the ALD method can form an extremely thin film with a uniform film thickness.
  • the surface coverage is high even for surfaces with irregularities.
  • the plasma ALD method it is possible to form a film at a lower temperature than the thermal ALD method.
  • the plasma ALD method can form a film even at 100 ° C. or lower without lowering the film forming rate.
  • not only an oxidizing agent but also many reactors such as a nitride can be used, so that not only oxides but also many kinds of films such as nitrides, fluorides and metals can be formed. Can be done.
  • plasma can be generated in a state away from the substrate like ICP or the like. By generating plasma in this way, plasma damage can be suppressed.
  • a film, an oxide film, or a nitride film containing an atom contained in the first raw material gas as one component can be formed.
  • a plurality of precursors may be prepared for each metal and sequentially introduced into the chamber.
  • In-M-Zn oxide When forming In-M-Zn oxide as a metal oxide, a raw material gas containing a first precursor containing indium is introduced into the chamber, and excess raw material gas is exhausted (purged). Next, as a reactor, an oxidant is introduced into the chamber and excess reactor is exhausted. Next, the raw material gas containing the second precursor containing the element M is introduced into the chamber, and the excess raw material gas is exhausted (purged). Next, as a reactor, an oxidant is introduced into the chamber and excess reactor is exhausted. Next, a raw material gas containing a third precursor containing zinc is introduced into the chamber, and excess raw material gas is exhausted (purged). Next, as a reactor, an oxidant is introduced into the chamber and excess reactor is exhausted. By repeating the above steps, a metal oxide containing a layer containing indium, a layer containing the element M, and a layer containing zinc can be formed.
  • the order of introducing the raw material gas is not limited to the above. After the introduction of the raw material gas containing the first precursor, the raw material gas containing the third precursor may be introduced, and then the raw material gas containing the second precursor may be introduced, depending on the required properties of the membrane. Can be decided as appropriate. Further, after the introduction of each raw material gas, the excess raw material gas can be exhausted, the reactor can be introduced, and the exhaust can be appropriately performed.
  • the metal oxide is not limited to In—M—Zn oxide. As described above, the metal oxide preferably contains at least indium or zinc, and particularly preferably contains indium and zinc. Further, the type of metal contained in the metal oxide may be two types or four or more types.
  • introduction of a raw material gas The order is not limited to the above.
  • m is a real number larger than 0 and less than 1
  • the reactor After the introduction of each raw material gas, the excess raw material gas can be exhausted, the reactor can be introduced, and the exhaust can be appropriately performed.
  • m is a real number larger than 1
  • the raw material gas containing the second precursor is introduced after the introduction of the raw material gas containing the first precursor, and the raw material gas containing the third precursor is introduced a plurality of times.
  • a step of introducing a raw material gas containing a first precursor may be performed.
  • the order of introduction of the raw material gas containing the second precursor and the raw material gas containing the third precursor is not limited to the above. Further, after the introduction of each raw material gas, the excess raw material gas can be exhausted, the reactor can be introduced, and the exhaust can be appropriately performed.
  • the atomic number ratio of the metal contained in the metal oxide can be controlled by adjusting the number of times the raw material gas containing the precursor containing the desired metal is introduced into the chamber and the film formation temperature. For example, when it is desired to increase the atomic number ratio of the element M to indium or zinc, a raw material gas containing a second precursor containing the element M is introduced into the chamber, the excess raw material gas is exhausted, and the reactor is used. After introducing the oxidant into the chamber and exhausting the excess reactorant, the raw material gas containing the second precursor containing the element M is introduced into the chamber again, the excess raw material gas is exhausted, and the oxidant is used as the reactor in the chamber. It can be introduced into the chamber and the excess reactor can be exhausted.
  • a plurality of precursors may be introduced into the chamber.
  • a raw material gas containing a first precursor and a second precursor is introduced into the chamber, excess raw material gas is exhausted, and a reactor is introduced into the chamber.
  • Exhaust the excess Reactant introduce the raw material gas containing the first precursor and the second precursor into the chamber, exhaust the excess raw material gas, introduce the Reactant into the chamber, exhaust the excess Reactant,
  • the metal oxide containing the In-M-Zn oxide is discharged. May be formed.
  • the combination of precursors to be introduced into the above chamber assumes the case where the valence of the element M is +3 valence, but when the valence of the element M is +2 valence, the second precursor and the second precursor. It is advisable to introduce the raw material gas containing the precursor of No. 3 into the chamber.
  • the raw material gas containing different precursors may be continuously introduced into the chamber.
  • the reactor is not introduced into the chamber, and then the raw material gas containing the second precursor is introduced into the chamber.
  • Exhaust the excess source gas introduce the reactor into the chamber, exhaust the excess reactor, introduce the source gas containing the first precursor into the chamber, exhaust the excess source gas, and then introduce the reactor into the chamber.
  • the raw material gas containing the second precursor is introduced into the chamber, the excess raw material gas is exhausted, the reactor is introduced into the chamber, the excess reactor is exhausted, and the raw material gas containing the third precursor is exhausted.
  • the order and combination of precursors continuously introduced into the chamber are not limited to the above. After introducing the raw material gas containing the second precursor into the chamber, the raw material gas containing the first precursor may be introduced into the chamber. Further, the order and combination of the precursors continuously introduced into the chamber described above assume that the valence of the element M is +3 valence, but when the valence of the element M is +2 valence, After introducing the raw material gas containing the second precursor into the chamber, it is preferable to introduce the raw material gas containing the third precursor into the chamber without introducing the reactor.
  • a metal oxide may be formed by using a precursor containing a plurality of metals. For example, metal oxidation using a precursor containing indium and an element M having a valence of +3 in one molecule, a precursor containing an element M having a valence of +2 valence in one molecule, and zinc. You may form an object.
  • CAAC-OS is an oxide semiconductor having a plurality of crystal regions, the plurality of crystal regions having the c-axis oriented in a specific direction.
  • the specific direction is the thickness direction of the CAAC-OS film, the normal direction of the surface to be formed of the CAAC-OS film, or the normal direction of the surface of the CAAC-OS film.
  • the crystal region is a region having periodicity in the atomic arrangement. When the atomic arrangement is regarded as a lattice arrangement, the crystal region is also a region in which the lattice arrangement is aligned. Further, the CAAC-OS has a region in which a plurality of crystal regions are connected in the ab plane direction, and the region may have distortion.
  • the strain refers to a region in which a plurality of crystal regions are connected in which the orientation of the lattice arrangement changes between a region in which the lattice arrangement is aligned and a region in which another grid arrangement is aligned.
  • CAAC-OS is an oxide semiconductor that is c-axis oriented and not clearly oriented in the ab plane direction.
  • Each of the plurality of crystal regions is composed of one or a plurality of minute crystals (crystals having a maximum diameter of less than 10 nm).
  • the maximum diameter of the crystal region is less than 10 nm.
  • the size of the crystal region may be about several tens of nm.
  • CAAC-OS has indium (In) and oxygen. It tends to have a layered crystal structure (also referred to as a layered structure) in which a layer (hereinafter, In layer) and a layer having elements M, zinc (Zn), and oxygen (hereinafter, (M, Zn) layer) are laminated. There is. Indium and element M can be replaced with each other. Therefore, the (M, Zn) layer may contain indium. In addition, the In layer may contain the element M. In addition, Zn may be contained in the In layer.
  • the layered structure is observed as a lattice image in, for example, a high-resolution TEM image.
  • the position of the peak indicating the c-axis orientation may vary depending on the type and composition of the metal elements constituting CAAC-OS.
  • a plurality of bright spots are observed in the electron diffraction pattern of the CAAC-OS film. Note that a certain spot and another spot are observed at point-symmetrical positions with the spot of the incident electron beam passing through the sample (also referred to as a direct spot) as the center of symmetry.
  • the lattice arrangement in the crystal region is based on a hexagonal lattice, but the unit lattice is not limited to a regular hexagon and may be a non-regular hexagon. Further, in the above strain, it may have a lattice arrangement such as a pentagon or a heptagon.
  • a clear grain boundary cannot be confirmed even in the vicinity of strain. That is, it can be seen that the formation of grain boundaries is suppressed by the distortion of the lattice arrangement. This is because CAAC-OS can tolerate distortion because the arrangement of oxygen atoms is not dense in the ab plane direction and the bond distance between atoms changes due to substitution of metal atoms. It is thought that this is the reason.
  • CAAC-OS for which no clear crystal grain boundary is confirmed, is one of the crystalline oxides having a crystal structure suitable for the semiconductor layer of the transistor.
  • a configuration having Zn is preferable.
  • In-Zn oxide and In-Ga-Zn oxide are more suitable than In oxide because they can suppress the generation of grain boundaries.
  • CAAC-OS is an oxide semiconductor with high crystallinity and no clear grain boundaries can be confirmed. Therefore, it can be said that CAAC-OS is unlikely to cause a decrease in electron mobility due to grain boundaries. Further, since the crystallinity of the oxide semiconductor may be lowered due to the mixing of impurities or the generation of defects, CAAC-OS can be said to be an oxide semiconductor having few impurities and defects (oxygen deficiency, etc.). Therefore, the oxide semiconductor having CAAC-OS has stable physical properties. Therefore, the oxide semiconductor having CAAC-OS is resistant to heat and has high reliability. CAAC-OS is also stable against high temperatures in the manufacturing process (so-called thermal budget). Therefore, if CAAC-OS is used for the OS transistor, the degree of freedom in the manufacturing process can be expanded.
  • the oxide semiconductor as a transistor, a transistor with high field effect mobility can be realized. Moreover, a highly reliable transistor can be realized.
  • the carrier concentration of the oxide semiconductor is 1 ⁇ 10 17 cm -3 or less, preferably 1 ⁇ 10 15 cm -3 or less, more preferably 1 ⁇ 10 13 cm -3 or less, and more preferably 1 ⁇ 10 11 cm ⁇ . It is 3 or less, more preferably less than 1 ⁇ 10 10 cm -3 , and more than 1 ⁇ 10 -9 cm -3 .
  • the impurity concentration in the oxide semiconductor film may be lowered to lower the defect level density.
  • a low impurity concentration and a low defect level density is referred to as high-purity intrinsic or substantially high-purity intrinsic.
  • An oxide semiconductor having a low carrier concentration may be referred to as a high-purity intrinsic or substantially high-purity intrinsic oxide semiconductor.
  • the trap level density may also be low.
  • the charge captured at the trap level of the oxide semiconductor takes a long time to disappear, and may behave as if it were a fixed charge. Therefore, a transistor in which a channel forming region is formed in an oxide semiconductor having a high trap level density may have unstable electrical characteristics.
  • Impurities include hydrogen, nitrogen, alkali metals, alkaline earth metals, iron, nickel, silicon and the like.
  • the concentration of silicon and carbon in the oxide semiconductor and the concentration of silicon and carbon near the interface with the oxide semiconductor are set to 2. ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 17 atoms / cm 3 or less.
  • the oxide semiconductor contains an alkali metal or an alkaline earth metal
  • defect levels may be formed and carriers may be generated. Therefore, a transistor using an oxide semiconductor containing an alkali metal or an alkaline earth metal tends to have a normally-on characteristic. Therefore, the concentration of the alkali metal or alkaline earth metal in the oxide semiconductor obtained by SIMS is set to 1 ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 16 atoms / cm 3 or less.
  • the nitrogen concentration in the oxide semiconductor obtained by SIMS is less than 5 ⁇ 10 19 atoms / cm 3 , preferably 5 ⁇ 10 18 atoms / cm 3 or less, and more preferably 1 ⁇ 10 18 atoms / cm 3 or less. , More preferably 5 ⁇ 10 17 atoms / cm 3 or less.
  • hydrogen contained in an oxide semiconductor reacts with oxygen bonded to a metal atom to become water, which may form an oxygen deficiency.
  • oxygen deficiency When hydrogen enters the oxygen deficiency, electrons that are carriers may be generated.
  • a part of hydrogen may be combined with oxygen that is bonded to a metal atom to generate an electron as a carrier. Therefore, a transistor using an oxide semiconductor containing hydrogen tends to have a normally-on characteristic. Therefore, it is preferable that hydrogen in the oxide semiconductor is reduced as much as possible.
  • the hydrogen concentration obtained by SIMS is less than 1 ⁇ 10 20 atoms / cm 3 , preferably less than 1 ⁇ 10 19 atoms / cm 3 , more preferably 5 ⁇ 10 18 atoms / cm. Less than 3 , more preferably less than 1 ⁇ 10 18 atoms / cm 3 .
  • the ALD method it is possible to form a film on a structure having a high aspect ratio, and it is possible to form a film having excellent coverage on the side surface of the structure.
  • a metal oxide having a CAAC structure can be easily formed regardless of the orientation of the surface to be deposited. For example, even if the structure has a convex shape or a concave shape, the metal oxide can be formed with good coverage on the upper surface, the bottom surface, the side surface, and the inclined surface of the structure. That is, a metal oxide having a substantially constant film thickness in the normal direction can be formed on each surface to be filmed.
  • the ratio of the minimum film thickness to the maximum film thickness is 0.5 or more and 1 or less, preferably 0.7 or more and 1 or less. More preferably, it can be 0.9 or more and 1 or less.
  • the metal oxide has crystals, its c-axis is oriented in a direction substantially parallel to the normal direction of each surface to be filmed. That is, the c-axis is oriented perpendicular to each surface to be filmed.
  • FIG. 15A is a diagram showing an oxide 230 having an In—M—Zn oxide formed in the structure 50.
  • the structure refers to an element constituting a semiconductor device such as a transistor.
  • the structure 50 includes conductors such as a substrate, a gate electrode, a source electrode, and a drain electrode, an insulator such as a gate insulating film, an interlayer insulating film, and an underlying insulating film, and a semiconductor such as a metal oxide or silicon. ..
  • FIG. 15A shows a case where the film-deposited surface of the structure 50 is arranged parallel to the substrate (or the substrate, not shown).
  • FIG. 15B is an enlarged view of the region 53 which is a part of the oxide 230 in FIG. 15A.
  • 15B shows a state in which a layer containing indium (In), a layer containing the element M, and a layer containing zinc (Zn) are laminated on the upper surface or the bottom surface of the structure 50.
  • the layer containing indium is arranged parallel to the film-forming surface of the structure 50
  • the layer containing the element M is arranged parallel to the film-forming surface of the structure 50
  • zinc is further placed on the layer.
  • the containing layer is arranged parallel to the film-forming surface of the structure 50. That is, the ab surface of the oxide 230 is substantially parallel to the surface to be formed of the structure 50, and the c-axis (c-axis) of the oxide 230 is the surface to be formed of the structure 50. Approximately parallel to the normal direction.
  • FIG. 15C shows a case where the film-deposited surface of the structure 50 is arranged perpendicular to the substrate (or the substrate, not shown).
  • FIG. 15D is an enlarged view of the region 54 which is a part of the oxide 230 in FIG. 15C.
  • FIG. 15D shows a state in which a layer containing indium (In), a layer containing element M, and a layer containing zinc (Zn) are laminated on the side surface of the structure 50.
  • the layer containing indium is arranged parallel to the film-forming surface of the structure 50, and the layer containing the element M is arranged parallel to the film-forming surface of the structure 50, and zinc is further placed on the layer.
  • the containing layer is arranged parallel to the film-forming surface of the structure 50. That is, the ab surface of the oxide 230 is substantially parallel to the surface to be formed of the structure 50, and the c-axis (c-axis) of the oxide 230 is the surface to be formed of the structure 50. Approximately parallel to
  • 16A to 17C show an example in which the layer 21 containing indium is formed, the layer 31 containing the element M is formed on the layer 21, and the layer 41 containing zinc is further formed on the layer 31.
  • the form of is not limited to this.
  • One of the layers 31 and 41 may be formed, the layer 21 may be formed on the layer 21, and the other of the layers 31 and 41 may be further formed on the layer 21.
  • one of the layer 31 and the layer 41 may be formed, the other of the layer 31 and the layer 41 may be formed on the layer 31, and the layer 21 may be further formed on the other.
  • a raw material gas containing a precursor containing indium is introduced into the chamber, and the precursor is adsorbed on the surface of the structure 50 (see FIG. 16A).
  • the raw material gas includes a carrier gas such as argon or nitrogen in addition to the precursor.
  • the precursor containing indium triethyl indium, tris (2,2,6,6-tetramethyl-3,5-heptaneic acid) indium, cyclopentadienyl indium and the like can be used.
  • the inside of the chamber is purged to discharge excess precursors and reaction products from the chamber.
  • the oxidizing agent introduced into the chamber as a reactor is reacted with the adsorbed precursor to release components other than indium while adsorbing indium on the substrate, thereby forming the layer 21 composed of indium and oxygen.
  • Form see FIG. 16B.
  • Ozone, oxygen, water and the like can be used as the oxidizing agent.
  • the inside of the chamber is purged to expel excess reactors, reaction products, etc. from the chamber.
  • the raw material gas containing the precursor containing the element M is introduced into the chamber, and the precursor is adsorbed on the layer 21 (see FIG. 16C).
  • the raw material gas includes a carrier gas such as argon or nitrogen in addition to the precursor.
  • gallium trimethylgallium, triethylgallium, gallium trichloride, tris (dimethylamide) gallium, gallium (III) acetylacetonate, and tris (2,2,6,6-tetra) are used as the precursor containing gallium.
  • Methyl-3,5-heptandioic acid) gallium, dimethylchlorogallium, diethylchlorogallium and the like can be used.
  • the inside of the chamber is purged to discharge excess precursors and reaction products from the chamber.
  • the oxidizing agent introduced into the chamber as a reactor is reacted with the adsorbed precursor, and the components other than the element M are separated while the element M is adsorbed on the substrate, whereby the element M and oxygen are composed.
  • Layer 31 is formed (see FIG. 16D). At this time, a part of oxygen constituting the layer 41 may be adsorbed on the layer 31.
  • the inside of the chamber is purged to expel excess reactors, reaction products, etc. from the chamber.
  • a raw material gas containing a zinc-containing precursor is introduced into the chamber, and the precursor is adsorbed on the layer 31 (see FIG. 17A). At this time, a part of the layer 41 composed of zinc and oxygen may be formed.
  • the raw material gas includes a carrier gas such as argon or nitrogen in addition to the precursor.
  • a carrier gas such as argon or nitrogen
  • the zinc-containing precursor dimethylzinc, diethylzinc, bis (2,2,6,6-tetramethyl-3,5-heptaneic acid) zinc and the like can be used.
  • the inside of the chamber is purged to discharge excess precursors and reaction products from the chamber.
  • the oxidant introduced into the chamber as a reactor is reacted with the adsorbed precursor to release the components other than zinc while adsorbing zinc on the substrate, thereby forming the layer 41 composed of zinc and oxygen. Form (see FIG. 17B).
  • the inside of the chamber is purged to expel excess reactors, reaction products, etc. from the chamber.
  • the layer 21 is formed again on the layer 41 by the method described above (see FIG. 17C).
  • the oxide 230 can be formed on the substrate or the structure.
  • some of the above precursors contain one or both of carbon and chlorine.
  • Membranes formed using carbon-containing precursors may contain carbon.
  • the film formed by using the chlorine-containing precursor may contain chlorine.
  • a metal oxide having a CAAC structure in which the c-axis (c-axis) is oriented substantially parallel to the normal direction of the surface to be deposited is formed. can do.
  • FIG. 18A is a schematic view of a multi-chamber type film forming apparatus 4000
  • FIG. 18B is a cross-sectional view of an ALD apparatus that can be used in the film forming apparatus 4000.
  • the film forming apparatus 4000 includes a loading / unloading chamber 4002, a loading / unloading chamber 4004, a transport chamber 4006, a film forming chamber 4008, a film forming chamber 4009, a film forming chamber 4010, and a transport arm 4014.
  • the carry-in / carry-out chamber 4002, the carry-in / carry-out chamber 4004, the film-forming chamber 4008, the film-forming chamber 4009, and the film-forming chamber 4010 are independently connected to the transport chamber 4006, respectively.
  • the carry-in / carry-out chamber 4002, the carry-in / carry-out chamber 4004, the transport chamber 4006, and the film forming chamber 4008 to the film forming chamber 4010 use an inert gas (nitrogen gas or the like) whose dew point is controlled in order to prevent the adhesion of moisture. It is preferable to keep the filling, and it is desirable to maintain the reduced pressure.
  • an inert gas nitrogen gas or the like
  • an ALD device can be used in the film forming chamber 4008 to the film forming chamber 4010.
  • a film forming apparatus other than the ALD apparatus may be used in any of the film forming chambers 4008 to 4010.
  • Examples of the film forming apparatus that can be used in the film forming chamber 4008 to 4010 include a sputtering apparatus, a plasma CVD (PECVD: Plasma Enhanced CVD) apparatus, a thermal CVD (TCVD: Thermal CVD) apparatus, and an optical CVD (Photo) apparatus.
  • PECVD Plasma Enhanced CVD
  • TCVD Thermal CVD
  • Photo optical CVD
  • CVD optical CVD
  • CVD chemical vapor deposition
  • MCVD Metal CVD
  • MOCVD Metal Organic CVD
  • an apparatus having a function other than the film forming apparatus may be provided in any one or more of the film forming chambers 4008 and 4010.
  • the device include a heating device (typically a vacuum heating device) and a plasma generator (typically a ⁇ -wave plasma generator).
  • the film forming chamber 4008 is an ALD device
  • the film forming chamber 4009 is a PECVD device
  • the film forming chamber 4010 is a metal CVD device
  • the film forming chamber 4008 is used as a metal oxide
  • the film forming chamber 4009 is used as a gate insulating film.
  • a functional insulating film and a conductive film that functions as a gate electrode can be formed in the film forming chamber 4010.
  • the metal oxide, the insulating film on the metal oxide, and the conductive film on the metal oxide can be continuously formed without being exposed to the atmosphere.
  • the film forming apparatus 4000 has a structure including a carry-in / carry-out chamber 4002, a carry-in / carry-out chamber 4004, and a film forming chamber 4008 to a film forming chamber 4010, but one aspect of the present invention is not limited to this.
  • the film forming apparatus 4000 may have four or more film forming chambers. Further, the film forming apparatus 4000 may be of a single-wafer type or a batch type of forming a plurality of substrates at once.
  • the ALD apparatus includes a film forming chamber (chamber 4020), a raw material supply unit 4021 (raw material supply unit 4021a, and a raw material supply unit 4021b), a raw material supply unit 4031, a high-speed valve 4022a as an introduction amount controller, and a high-speed valve. It has a 4022b, a raw material introduction port 4023 (raw material introduction port 4023a, and a raw material introduction port 4023b), a raw material introduction port 4033, a raw material discharge port 4024, and an exhaust device 4025.
  • the raw material introduction port 4023a, the raw material introduction port 4023b, and the raw material introduction port 4033 installed in the chamber 4020 are connected to the raw material supply unit 4021a, the raw material supply unit 4021b, and the raw material supply unit 4031, respectively, via a supply pipe or a valve.
  • the raw material discharge port 4024 is connected to the exhaust device 4025 via a discharge pipe, a valve, or a pressure regulator.
  • the plasma generator 4028 is preferably an ICP type plasma generator using a coil 4029 connected to a high frequency power supply.
  • the high frequency power supply can output power having a frequency of 10 kHz or more and 100 MHz or less, preferably 1 MHz or more and 60 MHz or less, and more preferably 10 MHz or more and 60 MHz or less. For example, it is possible to output electric power having frequencies of 13.56 MHz and 60 MHz. Since the plasma ALD method can form a film without lowering the film forming rate even at a low temperature, it is preferable to use it in a single-wafer film forming apparatus having low film forming efficiency.
  • the substrate holder 4026 there is a substrate holder 4026 inside the chamber, and the substrate 4030 is placed on the substrate holder 4026.
  • the substrate holder 4026 may be provided with a mechanism to which a constant potential or high frequency is applied. Alternatively, the substrate holder 4026 may be floating or may be grounded.
  • a heater 4027 is provided on the outer wall of the chamber, and the temperature inside the chamber 4020, the substrate holder 4026, and the surface of the substrate 4030 can be controlled.
  • the heater 4027 preferably can control the temperature of the surface of the substrate 4030 to 100 ° C. or higher and 500 ° C. or lower, and more preferably 200 ° C. or higher and 400 ° C. or lower. It is preferable that the temperature of the heater 4027 itself can be set to 100 ° C. or higher and 500 ° C. or lower.
  • the raw material supply unit 4021a, the raw material supply unit 4021b, and the raw material supply unit 4031 form a raw material gas from a solid raw material or a liquid raw material by a vaporizer or a heating means.
  • the raw material supply unit 4021a, the raw material supply unit 4021b, and the raw material supply unit 4031 may be configured to supply a gaseous raw material gas.
  • FIG. 18B shows an example in which two raw material supply units 4021 and one raw material supply unit 4031 are provided, but the present embodiment is not limited to this.
  • One or three or more raw material supply units 4021 may be provided.
  • two or more raw material supply units 4031 may be provided.
  • the high-speed valve 4022a and the high-speed valve 4022b can be precisely controlled with time, and the supply of the raw material gas supplied from the raw material supply unit 4021a and the raw material gas supplied from the raw material supply unit 4021b is controlled. ing.
  • the substrate 4030 is carried onto the substrate holder 4026, the chamber 4020 is sealed, and then the substrate 4030 is heated to a desired temperature (for example, 100 ° C. or higher and 500 ° C. or lower, preferably 100 ° C. or higher) by the heater 4027. 200 ° C or higher and 400 ° C or lower), the supply of the raw material gas supplied from the raw material supply unit 4021a, the exhaust by the exhaust device 4025, the supply of the raw material gas supplied from the raw material supply unit 4031, and the exhaust by the exhaust device 4025.
  • a thin film is formed on the surface of the substrate by repeating.
  • the raw material gas supplied from the raw material supply unit 4021b may be further supplied and the exhaust gas may be exhausted by the exhaust device 4025.
  • the temperature of the heater 4027 may be appropriately determined according to the film type to be formed, the raw material gas, the desired film quality, the substrate, and the heat resistance of the film or element provided therein.
  • the temperature of the heater 4027 may be set to 200 ° C. or higher and 300 ° C. or lower for film formation, or 300 ° C. or higher and 500 ° C. or lower may be set for film formation.
  • a metal oxide can be formed by appropriately selecting the raw materials (volatile organometallic compounds and the like) used in the raw material supply unit 4021 and the raw material supply unit 4031.
  • a film forming apparatus provided with at least three raw material supply units 4021 and at least one raw material supply unit 4031 should be used. Is preferable.
  • a precursor containing indium may be supplied from the first raw material supply unit 4021, a precursor containing gallium may be supplied from the second raw material supply unit 4021, and a precursor containing zinc may be supplied from the third raw material supply unit 4021.
  • a precursor containing indium may be supplied from the first raw material supply unit 4021
  • a precursor containing gallium may be supplied from the second raw material supply unit 4021
  • a precursor containing zinc may be supplied from the third raw material supply unit 4021. preferable.
  • At least two raw material supply units 4021 may be provided.
  • the above-mentioned precursors can be used as the precursor containing indium, the precursor containing gallium, and the precursor containing zinc.
  • the reactorant is supplied from the raw material supply unit 4031.
  • an oxidizing agent containing at least one of ozone, oxygen and water can be used.
  • 19A to 19C describe different configurations of the ALD apparatus that can be used in the film forming apparatus 4000. It should be noted that detailed description of the same configuration as the ALD apparatus shown in FIG. 18B and its function may be omitted.
  • FIG. 19A is a schematic view showing one aspect of the plasma ALD apparatus.
  • the plasma ALD apparatus 4100 has a reaction chamber 4120 and a plasma generation chamber 4111 provided above the reaction chamber 4120.
  • the reaction chamber 4120 can be called a chamber.
  • the reaction chamber 4120 and the plasma generation chamber 4111 can be collectively referred to as a chamber.
  • the reaction chamber 4120 has a raw material introduction port 4123 and a raw material discharge port 4124, and the plasma generation chamber 4111 has a raw material introduction port 4133.
  • the plasma generation device 4128 can apply a high frequency such as RF or a microwave to the gas introduced into the plasma generation chamber 4111 to generate the plasma 4131 in the plasma generation chamber 4111.
  • microwaves having a frequency of 2.45 GHz are typically used. Plasma generated by using such microwaves may be referred to as ECR (Electron Cyclotron Resonance) plasma.
  • the reaction chamber 4120 has a substrate holder 4126, on which the substrate 4130 is arranged.
  • the raw material gas introduced from the raw material introduction port 4123 is decomposed by the heat from the heater provided in the reaction chamber 4120 and deposited on the substrate 4130. Further, the raw material gas introduced from the raw material introduction port 4133 is put into a plasma state by the plasma generator 4128.
  • the raw material gas in the plasma state recombines with electrons and other molecules before reaching the surface of the substrate 4130, becomes a radical state, and reaches the substrate 4130.
  • a radical ALD Radical-Enhanced ALD
  • the plasma ALD apparatus 4100 shows a configuration in which the plasma generation chamber 4111 is provided above the reaction chamber 4120, but the present embodiment is not limited to this.
  • the plasma generation chamber 4111 may be provided adjacent to the side surface of the reaction chamber 4120.
  • FIG. 19B is a schematic view showing one aspect of the plasma ALD apparatus.
  • the plasma ALD apparatus 4200 has a chamber 4220.
  • the chamber 4220 has an electrode 4213, a raw material discharge port 4224, and a substrate holder 4226, and the substrate 4230 is arranged on the substrate holder 4226.
  • the electrode 4213 has a raw material introduction port 4223 and a shower head 4214 that supplies the introduced raw material gas into the chamber 4220.
  • a power supply 4215 capable of applying a high frequency through a capacitor 4217 is connected to the electrode 4213.
  • the substrate holder 4226 may be provided with a mechanism to which a constant potential or high frequency is applied. Alternatively, the substrate holder 4226 may be floating or may be grounded.
  • the electrode 4213 and the substrate holder 4226 function as an upper electrode and a lower electrode for generating plasma 4231, respectively.
  • the raw material gas introduced from the raw material introduction port 4223 is decomposed by the heat from the heater provided in the chamber 4220 and deposited on the substrate 4230.
  • the raw material gas introduced from the raw material introduction port 4223 is in a plasma state between the electrode 4213 and the substrate holder 4226.
  • the raw material gas in the plasma state is incident on the substrate 4230 due to the potential difference (also referred to as an ion sheath) generated between the plasma 4231 and the substrate 4230.
  • FIG. 19C is a schematic view showing one aspect of the plasma ALD device different from that of FIG. 19B.
  • the plasma ALD apparatus 4300 has a chamber 4320.
  • the chamber 4320 has an electrode 4313, a raw material discharge port 4324, and a substrate holder 4326, and the substrate 4330 is arranged on the substrate holder 4326.
  • the electrode 4313 has a raw material introduction port 4323 and a shower head 4314 that supplies the introduced raw material gas into the chamber 4320.
  • a power supply 4315 capable of applying a high frequency through a capacitor 4317 is connected to the electrode 4313.
  • the substrate holder 4326 may be provided with a mechanism to which a constant potential or high frequency is applied. Alternatively, the substrate holder 4326 may be floating or may be grounded.
  • the electrode 4313 and the substrate holder 4326 function as an upper electrode and a lower electrode for generating plasma 4331, respectively.
  • the plasma ALD device 4300 differs from the plasma ALD device 4200 in that it has a mesh 4319 in which a power supply 4321 capable of applying a high frequency via a capacitor 4322 is connected between the electrode 4313 and the substrate holder 4326. By providing the mesh 4319, the plasma 4231 can be separated from the substrate 4130.
  • the raw material gas introduced from the raw material introduction port 4323 is decomposed by the heat from the heater provided in the chamber 4320 and deposited on the substrate 4330. Alternatively, the raw material gas introduced from the raw material introduction port 4323 is in a plasma state between the electrode 4313 and the substrate holder 4326.
  • the raw material gas in the plasma state is charged with the mesh 4319 and reaches the substrate 4130 in an electrically neutral state such as radicals. Therefore, it is possible to perform a film formation in which the incident of ions and the damage caused by plasma are suppressed.
  • FIG. 20A shows a film formation sequence using the ALD apparatus shown in FIG. 18B.
  • the substrate 4030 is set in the substrate holder 4026 in the chamber 4020 (step S101).
  • the temperature of the heater 4027 is adjusted (step S102).
  • the substrate 4030 is held on the substrate holder 4026 so that the temperature of the substrate 4030 is uniform in the substrate surface (step S103).
  • the film is formed by the above-mentioned first to fourth steps. That is, the first raw material gas and the second raw material gas are alternately introduced into the chamber 4020, and a film is formed on the substrate 4030 (step S104). Further, a process for creating an oxygen atmosphere inside the chamber 4020 may be performed between steps S103 and S104.
  • oxygen can be added to the substrate 4030 and the film provided on the substrate 4030 by creating an oxygen atmosphere inside the chamber 4020. Further, hydrogen may be desorbed from the substrate 4030 before film formation and the film provided on the substrate 4030. Among substrate 4030, or hydrogen in the film, in the substrate 4030, or react with added oxygen in the film, it may become with water (H 2 O) which separates from the substrate 4030 or membrane.
  • H 2 O water
  • FIG. 20B shows a specific example of the film formation sequence. According to steps S101 to S103 above, the substrate 4030 is set in the substrate holder 4026, the temperature of the heater 4027 is adjusted, and the substrate 4030 is held.
  • the first raw material gas and the second raw material gas are alternately introduced to form a film on the substrate 4030 (step S104).
  • the introduction of the first raw material gas and the second raw material gas is performed in a pulsed manner.
  • FIG. 20B the introduction of the first raw material gas and the second raw material gas is shown as ON, and the period during which the raw material gas is not introduced is shown as OFF.
  • the pulse time for introducing the first raw material gas into the chamber 4020 is preferably 0.1 seconds or more and 1 second or less, and more preferably 0.1 seconds or more and 0.5 seconds or less.
  • the period during which the first raw material gas is not introduced is 1 second or more and 15 seconds or less, preferably 1 second or more and 5 seconds or less.
  • the pulse time for introducing the second raw material gas into the chamber 4020 is preferably 0.1 seconds or more and 30 seconds or less, and more preferably 0.3 seconds or more and 15 seconds or less.
  • the period during which the second raw material gas is not introduced, that is, the time for exhausting the inside of the chamber 4020 is 1 second or more and 15 seconds or less, preferably 1 second or more and 5 seconds or less.
  • the gas exhaust (the fourth step) is set to one cycle (1 cycle), and by repeating this, a film having a desired film thickness is formed.
  • a second raw material gas may be introduced into the chamber 4020.
  • the second source gas it is preferable to introduce one or more selected from ozone (O 3 ), oxygen (O 2 ), and water (H 2 O), which function as an oxidizing agent.
  • ozone (O 3 ) and oxygen (O 2 ) are used as the second raw material gas.
  • the second raw material gas is preferably introduced in a pulse shape as in the method shown in step S104, but one aspect of the present invention is not limited to this.
  • the second source gas may be introduced continuously. During the period when the second raw material gas is not introduced, the inside of the chamber 4020 is exhausted.
  • the pulse time for introducing the second raw material gas into the chamber 4020 is preferably 0.1 seconds or more and 30 seconds or less, and more preferably 0.3 seconds or more and 15 seconds or less.
  • the period during which the second raw material gas is not introduced, that is, the time for exhausting the inside of the chamber 4020 is 1 second or more and 15 seconds or less, preferably 1 second or more and 5 seconds or less.
  • step S101 If it is not necessary to adjust the temperature of the heater 4027 after setting the substrate 4030 (step S101), it may be omitted. Further, if it is not necessary to create an oxygen atmosphere inside the chamber 4020 after holding the substrate 4030 (step S103), it may be omitted.
  • FIG. 20C shows an example of a sequence in the case of forming a film using a plurality of types of raw material gases containing a precursor.
  • the raw material gas containing the precursor is used as the first raw material gas
  • the raw material gas containing the oxidizing agent is used as the second raw material gas.
  • the substrate 4030 is set in the substrate holder 4026, the temperature of the heater 4027 is adjusted, and the substrate 4030 is held.
  • the first raw material gas, the second raw material gas, the third raw material gas, the second raw material gas, the fourth raw material gas, and the second raw material gas are sequentially introduced and formed on the substrate 4030.
  • Filming is performed (step S104).
  • the introduction of the first raw material gas to the fourth raw material gas is performed in a pulsed manner.
  • FIG. 20C the introduction of the first raw material gas to the fourth raw material gas is shown as ON, and the period during which the raw material gas is not introduced is shown as OFF. During the period when neither the first raw material gas to the fourth raw material gas is introduced, the inside of the chamber 4020 is exhausted.
  • the pulse time for introducing the first raw material gas, the third raw material gas, and the fourth raw material gas into the chamber 4020 is preferably 0.1 seconds or more and 1 second or less, and 0.1 seconds or more and 0.5. More preferably, it is less than a second. Further, the period during which the first raw material gas, the third raw material gas, and the fourth raw material gas are not introduced, that is, the time for exhausting the inside of the chamber 4020 is 1 second or more and 15 seconds or less, preferably 1 second or more. It should be 5 seconds or less.
  • the pulse time for introducing the second raw material gas into the chamber 4020 is preferably 0.1 seconds or more and 30 seconds or less, and more preferably 0.3 seconds or more and 15 seconds or less. The period during which the second raw material gas is not introduced, that is, the time for exhausting the inside of the chamber 4020 is 1 second or more and 15 seconds or less, preferably 1 second or more and 5 seconds or less.
  • the film formation is performed by introducing the first raw material gas, exhausting the first raw material gas, introducing the second raw material gas, exhausting the second raw material gas, introducing the third raw material gas, and introducing the third raw material gas.
  • introduction of second source gas, exhaust of second source gas, introduction of fourth source gas, exhaust of fourth source gas, introduction of second source gas, exhaust of second source gas One cycle (1 cycle) is performed, and by repeating this, a film having a desired film thickness is formed.
  • the first source gas contains a precursor containing indium
  • the third source gas contains a precursor containing gallium
  • the fourth source gas contains a precursor containing zinc
  • the sequence shown in FIG. 20C shows In-. Ga—Zn oxide can be formed.
  • the order of introducing the first raw material gas, the third raw material gas, and the fourth raw material gas is not limited to this.
  • the number of times of introduction of the first raw material gas, the third raw material gas, and the fourth raw material gas in one cycle (1 cycle) is not limited to one.
  • a film having a high concentration of metal elements contained in the raw material gas can be formed. That is, the atomic number ratio of the formed film can be controlled by changing the number of times each gas is introduced.
  • the first raw material gas, the third raw material gas, the fourth raw material gas, or two kinds of raw material gases selected from these raw material gases may be introduced into the chamber 4020 at the same time.
  • 21A to 21D will be used to describe the configuration of the semiconductor device including the transistor 200 having the metal oxide described in the previous embodiment.
  • 21A to 21D are a top view and a cross-sectional view of a semiconductor device including the transistor 200.
  • FIG. 21A is a top view of the semiconductor device.
  • 21B to 21D are cross-sectional views of the semiconductor device.
  • FIG. 21B is a cross-sectional view of the portion shown by the alternate long and short dash line of A1-A2 in FIG. 21A, and is also a cross-sectional view of the transistor 200 in the channel length direction.
  • 21C is a cross-sectional view of the portion shown by the alternate long and short dash line of A3-A4 in FIG.
  • 21A is also a cross-sectional view of the transistor 200 in the channel width direction.
  • 21D is a cross-sectional view of the portion shown by the alternate long and short dash line in FIG. 21A.
  • some elements are omitted for the purpose of clarifying the figure.
  • the semiconductor device of one aspect of the present invention includes an insulator 212 on a substrate (not shown), an insulator 214 on the insulator 212, a transistor 200 on the insulator 214, and an insulator 280 on the transistor 200. It has an insulator 282 on the insulator 280, an insulator 283 on the insulator 282, and an insulator 284 on the insulator 283.
  • the insulator 212, the insulator 214, the insulator 280, the insulator 282, the insulator 283, and the insulator 284 function as an interlayer film. It also has a conductor 240a and a conductor 240b that are electrically connected to the transistor 200 and function as plugs.
  • the insulator 241a is provided in contact with the side surface of the conductor 240a, and the insulator 241b is provided in contact with the side surface of the conductor 240b. Further, on the insulator 284, the conductor 240a, and the conductor 240b, a conductor 246a which is electrically connected to the conductor 240a and functions as a wiring is provided, and is electrically connected to the conductor 240b. , A conductor 246b that functions as wiring is provided. Further, an insulator 286 is provided on the conductor 246a, the conductor 246b, and the insulator 284.
  • the insulator 241a is provided in contact with the inner wall of the opening such as the insulator 280, the insulator 282, the insulator 283, and the insulator 284, and the first conductor of the conductor 240a is provided in contact with the side surface of the insulator 241a. Further, a second conductor of the conductor 240a is provided inside. Further, the insulator 241b is provided in contact with the inner wall of the opening such as the insulator 280, the insulator 282, the insulator 283, and the insulator 284, and the first conductor of the conductor 240b is in contact with the side surface of the insulator 241b. A second conductor of the conductor 240b is provided inside.
  • the height of the upper surface of the conductor 240a (conductor 240b) and the height of the upper surface of the insulator 284 in the region overlapping the conductor 246a (conductor 246b) can be made about the same.
  • the transistor 200 shows a configuration in which the first conductor of the conductor 240a and the conductor 240b and the second conductor of the conductor 240 are laminated, but the present invention is not limited to this. Absent.
  • the conductor 240a and the conductor 240b may be provided as a single layer or a laminated structure of three or more layers. When the structure has a laminated structure, an ordinal number may be given in the order of formation to distinguish them.
  • the transistor 200 is an insulator 216 on the insulator 214 and a conductor 205 (conductor 205a, and a conductor 205a) arranged to be embedded in the insulator 214 and / or the insulator 216.
  • Conductor 205b) insulator 216 on insulator 216, insulator 222 on insulator 205, insulator 224 on insulator 222, oxide 230a on insulator 224, oxide 230b on oxide 230a.
  • It has a side surface of an object 230a, a side surface of an oxide 230b, a side surface of a conductor 242a, an upper surface of a conductor 242a, a side surface of a conductor 242b, and an insulator 254 in contact with the upper surface of the conductor 242b.
  • the oxide 230c is in contact with the side surface of the oxide 243a, the side surface of the oxide 243b, the side surface of the conductor 242a, and the side surface of the conductor 242b.
  • the insulator 282 is in contact with the upper surfaces of the conductor 260, the insulator 250, the oxide 230d, the oxide 230c, and the insulator 280, respectively.
  • the insulator 280 is provided with an opening that reaches the oxide 230b. Oxide 230c, oxide 230d, insulator 250, and conductor 260 are arranged in the opening. Further, in the channel length direction of the transistor 200, the conductor 260, the insulator 250, the oxide 230d, and the oxide 230c are provided between the conductor 242a and the oxide 243a and the conductor 242b and the oxide 243b. ing.
  • the insulator 250 has a region in contact with the side surface of the conductor 260 and a region in contact with the bottom surface of the conductor 260.
  • the oxide 230c has a region in contact with the oxide 230b, a region overlapping the side surface of the conductor 260 via the oxide 230d and the insulator 250, and the conductor 260 via the oxide 230d and the insulator 250. It has an area that overlaps with the bottom surface of the.
  • the oxide 230 is arranged on the oxide 230a arranged on the insulator 224, the oxide 230b arranged on the oxide 230a, and the oxide 230b, and at least a part of the oxide 230 is formed on the oxide 230b. It is preferable to have an oxide 230c in contact with the oxide 230c and an oxide 230d arranged on the oxide 230c.
  • the transistor 200 shows a configuration in which the oxide 230 is laminated with four layers of the oxide 230a, the oxide 230b, the oxide 230c, and the oxide 230d, but the present invention is not limited to this. ..
  • a three-layer structure of the oxide 230a, the oxide 230b, and the oxide 230d, or a laminated structure of five or more layers may be provided, or the oxide 230a, the oxide 230b, the oxide 230c, and the oxide 230d may be provided. Each may have a laminated structure.
  • the conductor 260 functions as a first gate (also referred to as a top gate) electrode, and the conductor 205 functions as a second gate (also referred to as a back gate) electrode.
  • the insulator 250, the insulator 224, and the insulator 222 function as a gate insulator.
  • the conductor 242a functions as one of the source and the drain, and the conductor 242b functions as the other of the source and the drain.
  • the oxide 230 functions as a channel forming region.
  • the oxide 230 has a region 234 (not shown) that functions as a channel forming region of the transistor 200 and a region 236 (not shown) that functions as a source region or a drain region that is provided so as to sandwich the region 234. , Have. At least part of the region 234 overlaps with the conductor 260.
  • a conductor 242a and a conductor 242b are provided on the oxide 230b, and a region having a lower resistance is formed in the vicinity of the conductor 242a and the conductor 242b in the region 236.
  • the region 236 that functions as a source region or a drain region is a region in which the carrier concentration is increased due to low oxygen concentration, impurities such as hydrogen, nitrogen, metal elements, etc., and the resistance is lowered. That is, the region 236 is a region having a high carrier concentration and a low resistance as compared with the region 234. Further, the region 234 functioning as a channel forming region is a region having a low carrier concentration and a high resistance due to a higher oxygen concentration, a lower impurity concentration, and the like than the region 236. Further, even if a region is formed between the region 234 and the region 236 in which the oxygen concentration is equal to or higher than the oxygen concentration in the region 236 and equal to or lower than the oxygen concentration in the region 234. Good.
  • the transistor 200 may use the metal oxide described in the previous embodiment for the oxide 230 (oxide 230a, oxide 230b, oxide 230c, and oxide 230d) containing the channel forming region.
  • the oxide 230 preferably has a laminated structure of a plurality of oxide layers having different chemical compositions. Further, the oxide 230 preferably has a laminated structure of a plurality of oxide layers having a common element (main component) other than oxygen.
  • the ratio of the number of elements M to In in the metal oxide used for the oxide 230a or 230d is the number of atoms of the element M to In in the metal oxide used for the oxide 230b or 230c. It is preferably larger than the ratio.
  • the larger the atomic number ratio of the element M to In the easier it is to suppress the diffusion of impurities or oxygen. Therefore, by having the oxide 230a under the oxide 230b, it is possible to suppress the diffusion of impurities into the oxide 230b from the structure formed below the oxide 230a. Further, by having the oxide 230d on the oxide 230c, it is possible to suppress the diffusion of impurities into the oxide 230c from the structure formed above the oxide 230d.
  • the atomic number ratio of In to the element M in the metal oxide used for the oxide 230b or 230c is the atomic number ratio of In to the element M in the metal oxide used for the oxide 230a or the oxide 230d. It is preferably larger.
  • the main path of the carrier is the interface between the oxide 230b, the oxide 230c or its vicinity, for example, the oxide 230b and the oxide 230c.
  • the oxide 230b and the oxide 230c have a common element (main component) other than oxygen, the defect level density at the interface between the oxide 230b and the oxide 230c can be lowered. Therefore, the influence of interfacial scattering on carrier conduction is small, and a high on-current can be obtained.
  • the ratio of the atomic number of indium to the main component metal element in the oxide 230c is the number of indium atoms to the main component metal element in the oxide 230b. It is preferably larger than the ratio.
  • the lower end of the conduction band of the oxide 230c must be separated from the vacuum level from the lower ends of the conduction bands of the oxide 230a, the oxide 230b, and the oxide 230d.
  • the electron affinity of the oxide 230c is preferably greater than the electron affinity of the oxides 230a, 230b, and 230d.
  • the oxide 230b and the oxide 230c have crystalline properties, respectively.
  • the oxide 230b and the oxide 230c it is preferable to use the metal oxide described in the previous embodiment.
  • the oxide 230d may have a crystalline structure.
  • the metal oxide has a property of easily moving oxygen in the direction perpendicular to the c-axis of the crystal possessed by the metal oxide. Therefore, the oxygen contained in the oxide 230c can be efficiently supplied to the oxide 230b.
  • the above metal oxide is a metal oxide having a highly crystalline and dense structure and having few impurities and defects (oxygen deficiency, etc.).
  • the metal oxide is heat-treated at a temperature at which the metal oxide does not polycrystallize (for example, 400 ° C. or higher and 600 ° C. or lower), so that the metal oxide is more crystalline and dense. Can be structured. In this way, by further increasing the density of the metal oxide, the diffusion of impurities or oxygen in the metal oxide can be further reduced.
  • the transistor using the oxide semiconductor tends to fluctuate in electrical characteristics and may have poor reliability.
  • the hydrogen of oxygen vacancies near defects containing the hydrogen to the oxygen deficiency (hereinafter, may be referred to as V O H defect.)
  • V O H defect The hydrogen of oxygen vacancies near defects containing the hydrogen to the oxygen deficiency
  • the transistor has a normal-on characteristic (a characteristic that a channel exists even if a voltage is not applied to the gate electrode and a current flows through the transistor). It is easy to become. Therefore, it is preferable that impurities and oxygen deficiency are reduced as much as possible in the channel forming region in the oxide semiconductor.
  • the channel forming region in the oxide semiconductor has a reduced carrier concentration and is i-shaped (intrinsicized) or substantially i-shaped.
  • an insulator containing oxygen desorbed by heating (hereinafter, may be referred to as excess oxygen) is provided in the vicinity of the oxide semiconductor, and heat treatment is performed to remove the oxide semiconductor from the insulator.
  • the configuration may be such that oxygen can be supplied to the. Thereby, the oxygen deficiency contained in the channel forming region in the oxide semiconductor can be repaired by the supplied oxygen. Further, by reacting with hydrogen supplied oxygen remained in the oxide semiconductor, removing the hydrogen as H 2 O (to dehydration) can. Thus, it is possible to prevent the V O H defect is formed in an oxide semiconductor.
  • the carrier concentration in the source region or the drain region may decrease, which may cause a decrease in the on-current of the transistor 200 or a decrease in the field effect mobility. is there. Further, the oxygen supplied to the source region or the drain region varies in the surface of the substrate, which causes variations in the characteristics of the semiconductor device having the transistor.
  • the region 234 that functions as a channel forming region preferably has a reduced carrier concentration and is i-shaped or substantially i-shaped, but functions as a source region or a drain region.
  • the region 236 has a high carrier concentration and is preferably n-shaped. That is, it is preferable to supply oxygen to the region 234 of the oxide semiconductor so that an excessive amount of oxygen is not supplied to the region 236.
  • V O H defect a defect that contains hydrogen to an oxygen vacancy
  • the oxide semiconductor is preferably diffusion of V O H defects is suppressed.
  • V O H defects in the case of diffusing as V O H defects, hydrogen desorbed diffusion of oxygen deficiency, there is a case of diffusion by entering the other oxygen deficiency.
  • the metal oxide used for the oxide 230b by increasing the crystallinity of the metal oxide used for the oxide 230b, it is possible to suppress the desorption or diffusion of hydrogen in the oxygen deficiency from the oxygen deficiency. Therefore, it is possible to suppress the diffusion of the V O H defects from the source region or the drain region, the channel forming region. Therefore, in the oxide semiconductor, an i-typed or substantially i-shaped region and an n-typed region can be retained. Therefore, it is possible to manufacture a semiconductor device having a transistor having good reliability. In addition, a semiconductor device with little variation in transistor characteristics can be manufactured. The desorption of hydrogen in oxygen deficiency from diffusion or oxygen deficiency in the metal oxide will be described later.
  • oxygen can be injected into the insulator 224. Then, the oxygen injected into the insulator 224 is supplied to the oxide 230b via the oxide 230c. As a result, oxygen can be selectively supplied to the oxide 230c that occupies most of the region 234 and the region of the oxide 230b that is in contact with the oxide 230c.
  • the metal oxide described in the previous embodiment as the oxide 230b, it is possible to reduce the diffusion of impurities and oxygen in the oxide 230b. Therefore, it is possible to reduce the diffusion of oxygen supplied to the region 234 of the oxide 230b into the region 236 of the oxide 230b.
  • a part of the excess oxygen diffused in the oxide 230c also diffuses in the oxide 230d. Since oxygen is less likely to diffuse in the oxide 230d than in the oxide 230c, the diffusion of oxygen into the insulator 250 is relatively suppressed. As a result, it is possible to suppress the oxidation of the conductor 260 via the insulator 250.
  • oxygen is selectively supplied to the region 234 of the oxide semiconductor to form the region 234 i-type or substantially i-type, and to the region 236 that functions as a source region or a drain region. It is possible to suppress diffused oxygen and maintain the n-type of region 236. As a result, fluctuations in the electrical characteristics of the transistor 200 can be suppressed, and fluctuations in the electrical characteristics of the transistor 200 can be suppressed within the substrate surface.
  • a model of single crystal In-Ga-Zn oxide As a calculation model, prepare a model of single crystal In-Ga-Zn oxide and a model of amorphous In-Ga-Zn oxide.
  • the model of single crystal In-Ga-Zn oxide will be referred to as c-IGZO model
  • the model of amorphous In-Ga-Zn oxide will be referred to as a-IGZO model.
  • the a-IGZO model is created by using the melt-quench method.
  • the c-IGZO model is composed of 56 atoms, and the a-IGZO model is composed of 84 atoms.
  • the density of the a-IGZO model is 5.8 g / cm 3 .
  • one oxygen atom is replaced with one hydrogen atom for each of the c-IGZO model and the a-IGZO model.
  • c-IGZO model, and each of the a-IGZO model with defective hydrogen is located in the oxygen vacancy (V O H defect, or may be referred to as H O defect.).
  • V O H defects Including V O H defects, c-IGZO model, and the a-IGZO model, shown in FIGS 22A and 22B,.
  • the first-principles electronic state calculation package VASP was used for the first-principles molecular dynamics calculation.
  • the calculation conditions are shown in Table 5.
  • the potential generated by the PAW method was used for the electronic state pseudopotential, and GGA-PBE was used for the functional.
  • the grid of k points was set to 1 ⁇ 1 ⁇ 1.
  • the lattice vector (axis length and angle between axes) of the calculation model is fixed. That is, the first-principles molecular dynamics calculation is performed under constant conditions (NVT ensemble) of the number of particles (N), volume (V), and temperature (T). Further, in the first-principles molecular dynamics calculation, Nose-Hoover thermostat is used as a method for controlling the temperature.
  • FIGS. 23A to 23F The loci of hydrogen during molecular dynamics calculations are shown in FIGS. 23A to 23F.
  • Figure 23A through FIG. 23C in the c-IGZO model including a V O H defect is a diagram showing a locus of hydrogen initio molecular dynamics during the calculation.
  • FIGS. 23D to FIG. 23F is in a-IGZO model including a V O H defect is a diagram showing a locus of hydrogen initio molecular dynamics during the calculation.
  • FIGS. 23A and 23D are diagrams showing the loci of hydrogen in the calculation of first-principles molecular dynamics when the temperature is set to 600 ° C. Further, FIGS.
  • FIGS. 23B and 23E are diagrams showing the loci of hydrogen in the calculation of first-principles molecular dynamics when the temperature is set to 800 ° C. Further, FIGS. 23C and 23F are diagrams showing the loci of hydrogen in the calculation of first-principles molecular dynamics when the temperature is set to 1000 ° C.
  • c-IGZO model including a V O H defects as described in ⁇ calculation condition 1 >>, and c-IGZO model including a V O H defects, although the composition and density are the same, of the atoms that constitute The numbers are different.
  • c-IGZO model including a V O H defect is composed of 112 atoms.
  • a-IGZO model including a V O H defects as described in ⁇ calculation condition 1 >> uses a-IGZO model including a V O H defects.
  • the first-principles electronic state calculation package VASP was used, and the NEB (Nudged Elastic Band) method, which is a chemical reaction route search method, was used.
  • the NEB method is a method for finding the state in which the required energy is the lowest among the states connecting the two states from the initial state and the final state.
  • the activation energy is the difference between the maximum energy in the pathway and the energy of the most stable structure on the pathway.
  • FIG. 24 in the c-IGZO model including a V O H defect, showing the paths in which the hydrogen in the oxygen vacancy is released from the oxygen deficiency.
  • the c-IGZO model including a V O H defective performed for the four paths shown by the arrows in FIG. 24 (path A to path D), the calculations aid of NEB method.
  • FIGS. 25A and 25B show the transition of energy in the process of desorbing hydrogen in oxygen deficiency from oxygen deficiency obtained by the calculation using the NEB method.
  • Figure 25A the V O H path c-IGZO model having defects C (see FIG. 24) illustrates a variation of the energy.
  • FIG. 25B in a-IGZO model including a V O H defect is a diagram of a route, showing a change in the energy.
  • the horizontal axis is the reaction coordinates and the vertical axis is the energy (eV).
  • FIGS. 26A to 26G The atomic structure in the reaction coordinates of the numbers shown on the horizontal axis of FIG. 25A is shown in FIGS. 26A to 26G.
  • 26A to 26G are atomic structures at the reaction coordinates of the numbers 1 to 7 shown on the horizontal axis of FIG. 25A, respectively.
  • the atomic structures in the reaction coordinates of the numbers shown on the horizontal axis of FIG. 25B are shown in FIGS. 27A to 27G.
  • 27A to 27G are atomic structures at the reaction coordinates of numbers 1 to 7 shown on the horizontal axis of FIG. 25B, respectively.
  • the a-IGZO model including a V O H defects, oxygen trapping hydrogen, by approaching the hydrogen, the behavior that assists elimination of hydrogen from oxygen deficiency confirmed was done. Therefore, in comparison with c-IGZO model including a V O H defect, in a-IGZO model including a V O H defects, the de-activation energy regarding separation of hydrogen from the oxygen deficiency is estimated to decrease.
  • reaction frequency ⁇ was calculated from the calculated activation energy and the following formula.
  • E a is the activation energy
  • k B is the Boltzmann constant
  • T is the absolute temperature
  • ⁇ is the frequency factor
  • the calculated reaction frequency ⁇ is shown in Table 6.
  • the reaction frequency ⁇ is calculated assuming that the frequency factor ⁇ is 10 13 s -1 and the absolute temperature T is 125 ° C.
  • Table 7 shows the activation energies of each of the four paths (paths A to D) indicated by the arrows in FIG. 24.
  • a-IGZO model including a V O H defects the 45 paths of the histogram of the activation energy, shown in Figure 28.
  • the horizontal axis is the activation energy E a (eV)
  • the vertical axis is the number of routes (Number of structures).
  • the average value of the activation energy E a is 0.75 eV
  • the minimum value of the activation energy E a is 0.25 eV.
  • the oxide 230d preferably contains at least one of the metal elements constituting the metal oxide used in the oxide 230c, and more preferably contains all the metal elements.
  • the metal elements constituting the metal oxide used in the oxide 230c, and more preferably contains all the metal elements.
  • In-M-Zn oxide, In-Zn oxide, or indium oxide is used as the oxide 230c
  • In-M-Zn oxide, M-Zn oxide, or element M is used as the oxide 230d.
  • Oxides may be used. As a result, the defect level density at the interface between the oxide 230c and the oxide 230d can be lowered.
  • the oxide 230d is more preferably a metal oxide that suppresses the diffusion or permeation of oxygen than the oxide 230c.
  • the atomic number ratio of In to the metal element as the main component is smaller than the atomic number ratio of In to the metal element as the main component in the metal oxide used for the oxide 230c.
  • the insulator 250 functions as a gate insulator, if In is mixed in the insulator 250 or the like, the characteristics of the transistor become poor. Therefore, by providing the oxide 230d between the oxide 230c and the insulator 250, it is possible to provide a highly reliable semiconductor device.
  • the lower end of the conduction band changes gently.
  • the lower end of the conduction band at the junction of the oxide 230a, the oxide 230b, the oxide 230c, and the oxide 230d is continuously changed or continuously bonded.
  • the defect quasi of the mixed layer formed at the interface between the oxide 230a and the oxide 230b, the interface between the oxide 230b and the oxide 230c, and the interface between the oxide 230c and the oxide 230d It is advisable to lower the position density.
  • the oxide 230a and the oxide 230b, the oxide 230b and the oxide 230c, and the oxide 230c and the oxide 230d have a common element other than oxygen as a main component, so that the defect level density is low.
  • a mixed layer can be formed.
  • the oxide 230b is an In-M-Zn oxide
  • the oxides 230a, 230c, and 230d are In-M-Zn oxide, M-Zn oxide, and element M oxide. In—Zn oxide, indium oxide and the like may be used.
  • M: Zn 1: 3: 4 [atomic number ratio] or a composition in the vicinity thereof
  • M: Zn 2: 1 [atomic number ratio] or a composition in the vicinity thereof
  • the composition in the vicinity includes a range of ⁇ 30% of the desired atomic number ratio.
  • gallium it is preferable to use gallium as the element M.
  • the oxide 230a, the oxide 230b, the oxide 230c, and the oxide 230d As described above, the interface between the oxide 230a and the oxide 230b, the interface between the oxide 230b and the oxide 230c, and the oxide The defect level density at the interface between the 230c and the oxide 230d can be lowered. Therefore, the influence of interfacial scattering on carrier conduction is reduced, and the transistor 200 can obtain a large on-current and high frequency characteristics.
  • the oxide 230c is arranged so as to cover the inner wall (side wall and bottom surface) of the groove.
  • the depth of the groove portion of the oxide 230b is substantially the same as the film thickness of the oxide 230c.
  • the upper surface of the oxide 230c in the region overlapping the oxide 230b is arranged so as to be substantially aligned with the interface between the oxide 230b and the oxide 243a or the oxide 243b.
  • the difference between the height of the interface between the oxide 230b and the oxide 243a or the oxide 243b and the height of the interface between the oxide 230c and the oxide 230d is the oxide.
  • the film thickness is preferably 230c or less, and more preferably half or less of the oxide film thickness of 230c.
  • the transistor to reduce the influence of defects and impurities, such as V O H, it is possible to form a channel in the oxide 230c. As a result, good electrical characteristics can be imparted to the transistor. Further, it is possible to provide a semiconductor device having less variation in transistor characteristics and good reliability.
  • FIG. 21B shows a configuration in which the side surface of the opening into which the conductor 260 or the like is embedded is substantially perpendicular to the surface to be formed of the oxide 230b, including the groove portion of the oxide 230b.
  • the aspect is not limited to this.
  • the bottom of the opening may have a U-shape having a gently curved surface.
  • the c-axis of the crystal of the metal oxide described in the previous embodiment is oriented in a direction substantially perpendicular to the surface to be formed or the surface of the oxide 230c in contact with the oxide 230d. It is preferable to have. Therefore, it has a region in which the crystal layer is extended so as to be substantially parallel to the bottom surface and the side surface of the opening. It is more preferable that the oxide 230d also has the same crystal structure as the oxide 230c.
  • a curved surface may be provided between the side surface of the oxide 230b and the upper surface of the oxide 230b in a cross-sectional view of the transistor 200 in the channel width direction. That is, the end of the side surface and the end of the upper surface may be curved (hereinafter, also referred to as a round shape).
  • the radius of curvature on the curved surface is larger than 0 nm and smaller than the film thickness of the oxide 230b in the region overlapping the conductor 242a or the conductor 242b, or the region on the upper surface of the oxide 230b that does not have the curved surface. It is preferably smaller than half the length of. Specifically, the radius of curvature on the curved surface is larger than 0 nm and 20 nm or less, preferably 1 nm or more and 15 nm or less, and more preferably 2 nm or more and 10 nm or less. With such a shape, the coverage of the insulator 250 and the conductor 260, which will be formed in a later step, on the groove can be improved.
  • the oxide 230c may be provided for each transistor 200. That is, the oxide 230c of the transistor 200 and the oxide 230c of the transistor 200 adjacent to the transistor 200 do not have to be in contact with each other. Further, the oxide 230c of the transistor 200 and the oxide 230c of the transistor 200 adjacent to the transistor 200 may be separated from each other. In other words, the oxide 230c may not be arranged between the transistor 200 and the transistor 200 adjacent to the transistor 200.
  • the oxide 230c is independently provided on the transistors 200 by the above configuration. Therefore, it is possible to suppress the occurrence of a parasitic transistor between the transistor 200 and the transistor 200 adjacent to the transistor 200, and to suppress the occurrence of a leak path along the conductor 260. Therefore, it is possible to provide a semiconductor device having good electrical characteristics and capable of miniaturization or high integration.
  • L 1 is made larger than 0 nm.
  • the value of the ratio of L 1 (L 1 / L 2) for L 2 is preferably greater than 0 less than 1, more preferably 0.1 to 0.9, more preferably 0.2 to 0.8 Is.
  • L 2 may be the distance between the side ends of the oxide 230b of the transistor 200 facing each other and the side ends of the oxide 230b of the transistor 200 adjacent to the transistor 200.
  • oxides 230c is a transistor 200, the positional deviation of the arrangement that are not regions between the transistors 200 adjacent to the transistor 200 Even if it occurs, the oxide 230c of the transistor 200 and the oxide 230c of the transistor 200 adjacent to the transistor 200 can be separated from each other.
  • the transistor 200 by increasing the ratio of L 1 to the above L 2 (L 1 / L 2 ), the transistor 200, even by narrowing the interval between the transistor 200 adjacent to the transistor 200, the width of the minimum feature size It can be secured, and the semiconductor device can be further miniaturized or highly integrated.
  • each of the conductor 260 and the insulator 250 may be commonly used between adjacent transistors 200. That is, the conductor 260 of the transistor 200 has a region continuously provided with the conductor 260 of the transistor 200 adjacent to the transistor 200. Further, the insulator 250 of the transistor 200 has a region continuously provided with the insulator 250 of the transistor 200 adjacent to the transistor 200.
  • the oxide 230d has a region in contact with the insulator 224 between the transistor 200 and the transistor 200 adjacent to the transistor 200.
  • the oxide 230d of the transistor 200 may be configured to be separated from the oxide 230d of the transistor 200 adjacent to the transistor 200.
  • the insulator 250 has a region in contact with the insulator 224 between the transistor 200 and the transistor 200 adjacent to the transistor 200.
  • Insulator 212, insulator 214, insulator 254, insulator 282, insulator 283, insulator 284, and insulator 286 have impurities such as water and hydrogen from the substrate side or from above the transistor 200. It preferably functions as a barrier insulating film that suppresses diffusion to 200. Therefore, the insulator 212, the insulator 214, the insulator 254, the insulator 282, the insulator 283, the insulator 284, and the insulator 286 are hydrogen atoms, hydrogen molecules, water molecules, nitrogen atoms, nitrogen molecules, and nitrogen oxide molecules.
  • an insulating material N 2 O, NO, NO 2, etc.
  • an insulating material having a function of suppressing the diffusion of oxygen for example, at least one oxygen atom, oxygen molecule, etc.
  • the barrier insulating film refers to an insulating film having a barrier property.
  • the barrier property is defined as a function of suppressing the diffusion of the corresponding substance (also referred to as low permeability).
  • the corresponding substance has a function of capturing and fixing (also called gettering).
  • the insulator 212 it is preferable to use silicon nitride or the like as the insulator 212, the insulator 283, and the insulator 284, and aluminum oxide or the like as the insulator 214, the insulator 254, and the insulator 282.
  • impurities such as water and hydrogen from diffusing from the substrate side to the transistor 200 side via the insulator 212 and the insulator 214.
  • oxygen contained in the insulator 224 or the like from diffusing toward the substrate side via the insulator 212 and the insulator 214.
  • the transistor 200 is made of the insulator 212, the insulator 214, the insulator 254, the insulator 282, the insulator 283, and the insulator 284 having a function of suppressing the diffusion of impurities such as water and hydrogen and oxygen. It is preferable to have a structure that surrounds it.
  • the resistivity of the insulator 212, the insulator 284, and the insulator 286 it may be preferable to reduce the resistivity of the insulator 212, the insulator 284, and the insulator 286.
  • the insulator 286 can alleviate the charge-up of the conductor 205, the conductor 242a, the conductor 242b, the conductor 260, the conductor 246a, or the conductor 246b.
  • the resistivity of the insulator 212, the insulator 284, and the insulator 286 is preferably 1 ⁇ 10 10 ⁇ cm or more and 1 ⁇ 10 15 ⁇ cm or less.
  • the insulator 283 or the insulator 284 does not necessarily have to be provided.
  • the insulator 216 and the insulator 280 have a lower dielectric constant than the insulator 214.
  • a material having a low dielectric constant as an interlayer film, it is possible to reduce the parasitic capacitance generated between the wirings.
  • the conductor 205 may function as a second gate electrode.
  • the threshold voltage (Vth) of the transistor 200 can be controlled by changing the potential applied to the conductor 205 independently of the potential applied to the conductor 260 without interlocking with it.
  • Vth threshold voltage
  • the conductor 205 is arranged so as to overlap the oxide 230 and the conductor 260.
  • the conductor 205 may be provided larger than the size of the region that does not overlap with the conductor 242a and the conductor 242b of the oxide 230.
  • the conductor 205 is also stretched in a region outside the end portion of the oxide 230a and the oxide 230b intersecting the channel width direction. That is, it is preferable that the conductor 205 and the conductor 260 are superimposed via an insulator on the outside of the side surface of the oxide 230 in the channel width direction.
  • the channel forming region of the oxide 230 is electrically surrounded by the electric field of the conductor 260 that functions as the first gate electrode and the electric field of the conductor 205 that functions as the second gate electrode. Can be done.
  • the structure of the transistor that electrically surrounds the channel forming region by the electric fields of the first gate electrode and the second gate electrode is referred to as a slurried channel (S-channel) structure.
  • the transistor having the S-channel structure represents the structure of the transistor that electrically surrounds the channel formation region by the electric fields of one and the other of the pair of gate electrodes.
  • the S-channel structure disclosed in the present specification and the like is different from the Fin type structure and the planar type structure.
  • the conductor 205 is stretched to function as wiring.
  • the present invention is not limited to this, and a conductor that functions as wiring may be provided under the conductor 205. Further, it is not always necessary to provide one conductor 205 for each transistor. For example, the conductor 205 may be shared by a plurality of transistors.
  • the conductor 205 shows a configuration in which the conductor 205a and the conductor 205b are laminated, but the present invention is not limited to this.
  • the conductor 205 may be provided as a single layer or a laminated structure having three or more layers. When the structure has a laminated structure, an ordinal number may be given in the order of formation to distinguish them.
  • the conductor 205a is a hydrogen atom, a hydrogen molecule, a water molecule, a nitrogen atom, a nitrogen molecule, nitric oxide molecule (N 2 O, NO, etc. NO 2), the function of suppressing the diffusion of impurities such as copper atoms It is preferable to use a conductive material having. Alternatively, it is preferable to use a conductive material having a function of suppressing the diffusion of oxygen (for example, at least one oxygen atom, oxygen molecule, etc.).
  • the conductor 205a By using a conductive material having a function of suppressing the diffusion of oxygen for the conductor 205a, it is possible to prevent the conductor 205b from being oxidized and the conductivity from being lowered.
  • the conductive material having a function of suppressing the diffusion of oxygen for example, tantalum, tantalum nitride, ruthenium, ruthenium oxide and the like are preferably used. Therefore, as the conductor 205a, the conductive material may be a single layer or a laminated material.
  • the conductor 205a may be a laminate of tantalum, tantalum nitride, ruthenium, or ruthenium oxide and titanium or titanium nitride.
  • the conductor 205b it is preferable to use a conductive material containing tungsten, copper, or aluminum as a main component.
  • a conductive material containing tungsten, copper, or aluminum as a main component.
  • the conductor 205b is shown as a single layer, it may have a laminated structure, for example, titanium or titanium nitride may be laminated with the conductive material.
  • the insulator 222 has a function of suppressing the diffusion of hydrogen (for example, at least one hydrogen atom, hydrogen molecule, etc.). Further, the insulator 222 preferably has a function of suppressing the diffusion of oxygen (for example, at least one oxygen atom, oxygen molecule, etc.). For example, the insulator 222 preferably has a function of suppressing the diffusion of one or both of hydrogen and oxygen more than the insulator 224.
  • the insulator 222 it is preferable to use an insulator containing oxides of one or both of aluminum and hafnium, which are insulating materials.
  • the insulator it is preferable to use aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate) and the like.
  • the insulator 222 releases oxygen from the oxide 230 to the substrate side and diffuses impurities such as hydrogen from the peripheral portion of the transistor 200 to the oxide 230. Functions as a layer that suppresses.
  • the insulator 222 it is possible to suppress the diffusion of impurities such as hydrogen into the inside of the transistor 200 and suppress the generation of oxygen deficiency in the oxide 230. Further, it is possible to suppress the conductor 205 from reacting with the oxygen contained in the insulator 224 and the oxide 230.
  • aluminum oxide, bismuth oxide, germanium oxide, niobium oxide, silicon oxide, titanium oxide, tungsten oxide, yttrium oxide, and zirconium oxide may be added to the insulator.
  • these insulators may be nitrided.
  • the insulator 222 may be used by laminating silicon oxide, silicon nitride or silicon nitride on these insulators.
  • the insulator 222 includes, for example, aluminum oxide, hafnium oxide, tantalum oxide, zirconium oxide, lead zirconate titanate (PZT), strontium titanate (SrTIO 3 ), (Ba, Sr) TiO 3 (BST) and the like. Insulators containing so-called high-k materials may be used in single layers or in layers. As the miniaturization and high integration of transistors progress, problems such as leakage current may occur due to the thinning of the gate insulator. By using a high-k material for an insulator that functions as a gate insulator, it is possible to reduce the gate potential during transistor operation while maintaining the physical film thickness.
  • the insulator 224 in contact with the oxide 230 desorbs oxygen by heating.
  • silicon oxide, silicon nitride, or the like may be appropriately used for the insulator 224.
  • an oxide material in which a part of oxygen is desorbed by heating in other words, an insulator material having an excess oxygen region.
  • An oxide film that desorbs oxygen by heating is an oxide film in which the amount of desorbed oxygen molecules is 1.0 ⁇ 10 18 molecules / cm 3 or more, preferably 1.0 ⁇ 10 19 molecules, as determined by TDS (Thermal Desolation Spectropy) analysis.
  • the surface temperature of the film during the TDS analysis is preferably in the range of 100 ° C. or higher and 700 ° C. or lower, or 100 ° C. or higher and 400 ° C. or lower.
  • one or more of heat treatment, microwave treatment, and RF treatment may be performed in a state where the insulator having the excess oxygen region and the oxide 230 are in contact with each other.
  • this treatment water or hydrogen in the oxide 230 can be removed.
  • a part of hydrogen may be diffused or captured (also referred to as gettering) in the conductor 242a and the conductor 242b.
  • the microwave processing for example, it is preferable to use an apparatus having a power source for generating high-density plasma or an apparatus having a power source for applying RF to the substrate side.
  • an apparatus having a power source for generating high-density plasma for example, by using a gas containing oxygen and using a high-density plasma, high-density oxygen radicals can be generated, and by applying RF to the substrate side, the oxygen radicals generated by the high-density plasma can be generated.
  • the pressure may be 133 Pa or more, preferably 200 Pa or more, and more preferably 400 Pa or more.
  • oxygen and argon are used as the gas to be introduced into the apparatus for performing microwave treatment, and the oxygen flow rate ratio (O 2 / (O 2 + Ar)) is 50% or less, preferably 10% or more and 30. It is recommended to use less than%.
  • the heat treatment may be performed, for example, at 100 ° C. or higher and 450 ° C. or lower, more preferably 350 ° C. or higher and 400 ° C. or lower.
  • the heat treatment is performed in an atmosphere of nitrogen gas or an inert gas, or an atmosphere containing 10 ppm or more, 1% or more, or 10% or more of an oxidizing gas.
  • the heat treatment is preferably performed in an oxygen atmosphere. As a result, oxygen can be supplied to the oxide 230 to reduce oxygen deficiency. Further, the heat treatment may be performed in a reduced pressure state.
  • the heat treatment may be performed in an atmosphere containing 10 ppm or more, 1% or more, or 10% or more of an oxidizing gas in order to supplement the desorbed oxygen after heat treatment in an atmosphere of nitrogen gas or an inert gas.
  • the heat treatment may be performed in an atmosphere containing 10 ppm or more, 1% or more, or 10% or more of the oxidizing gas, and then the heat treatment may be continuously performed in an atmosphere of nitrogen gas or an inert gas.
  • the oxygen deficiency in the oxide 230 can be repaired by the supplied oxygen. Further, since the oxygen supplied to the hydrogen remaining in the oxide 230 is reacted to remove the hydrogen as H 2 O (to dehydration) can. Thus, the hydrogen remained in the oxide 230 can be prevented from recombine V O H is formed by oxygen vacancies.
  • the insulator 222 and the insulator 224 may have a laminated structure of two or more layers.
  • the laminated structure is not limited to the same material, and may be a laminated structure made of different materials.
  • Oxide 243a and oxide 243b may be provided on the oxide 230b.
  • Oxide 243a and oxide 243b preferably have a function of suppressing oxygen permeation.
  • an oxide 243a (oxide 243b) having a function of suppressing oxygen permeation between a conductor 242a (conductor 242b) that functions as a source electrode or a drain electrode and an oxide 230b the conductor 242a It is preferable because the electric resistance between (conductor 242b) and oxide 230b is reduced. With such a configuration, the electrical characteristics of the transistor 200 and the reliability of the transistor 200 can be improved. If the electrical resistance between the conductor 242a (conductor 242b) and the oxide 230b can be sufficiently reduced, the oxide 243a (oxide 243b) may not be provided.
  • a metal oxide having an element M may be used as the oxide 243a and the oxide 243b.
  • the element M aluminum, gallium, yttrium, or tin may be used.
  • Oxide 243a and oxide 243b preferably have a higher concentration of element M than oxide 230b.
  • gallium oxide may be used as the oxide 243a and the oxide 243b.
  • a metal oxide such as In—M—Zn oxide may be used.
  • the atomic number ratio of the element M to In is larger than the atomic number ratio of the element M to In in the metal oxide used for the oxide 230b.
  • the film thickness of the oxide 243a and the oxide 243b is preferably 0.5 nm or more and 5 nm or less, more preferably 1 nm or more and 3 nm or less, and further preferably 1 nm or more and 2 nm or less. Further, the oxides 243a and 243b are preferably crystalline. When the oxides 243a and 243b are crystalline, the release of oxygen in the oxide 230 can be suitably suppressed. For example, as the oxide 243a and the oxide 243b, if the crystal structure is hexagonal or the like, the release of oxygen in the oxide 230 may be suppressed.
  • the conductor 242a is provided on the oxide 243a, and the conductor 242b is provided on the oxide 243b.
  • the conductor 242a and the conductor 242b function as a source electrode or a drain electrode of the transistor 200, respectively.
  • Examples of the conductors 242a and 242b include nitrides containing tantalum, nitrides containing titanium, nitrides containing molybdenum, nitrides containing tungsten, nitrides containing tantalum and aluminum, and nitrides containing titanium and aluminum. It is preferable to use a thing or the like. In one aspect of the invention, tantalum-containing nitrides are particularly preferred. Further, for example, ruthenium oxide, ruthenium nitride, an oxide containing strontium and ruthenium, an oxide containing lanthanum and nickel, and the like may be used. These materials are preferable because they are conductive materials that are difficult to oxidize or materials that maintain conductivity even when oxygen is absorbed.
  • a curved surface may be provided between the side surface of the conductor 242a (conductor 242b) and the upper surface of the conductor 242a (conductor 242b). That is, the side edge and the top edge may be curved.
  • the curved surface has, for example, a radius of curvature of 3 nm or more and 10 nm or less, preferably 5 nm or more and 6 nm or less at each end of the conductor 242a and the conductor 242b.
  • the conductor 242a (conductor 242b) is in contact with the oxide 230b or the oxide 230c, so that the oxygen in the oxide 230b or the oxide 230c becomes conductive. It may diffuse to the body 242a (conductor 242b) and oxidize the conductor 242a (conductor 242b). It is highly probable that the conductivity of the conductor 242a and the conductor 242b will decrease due to the oxidation of the conductor 242a and the conductor 242b.
  • the diffusion of oxygen in the oxide 230b or the oxide 230c to the conductor 242a and the conductor 242b is paraphrased as the conductor 242a and the conductor 242b absorbing the oxygen in the oxide 230b or the oxide 230c. be able to.
  • oxygen in the oxide 230b or the oxide 230c diffuses into the conductor 242a and the conductor 242b, so that between the conductor 242a and the oxide 230b and between the conductor 242b and the oxide 230b, Alternatively, a layer may be formed between the conductor 242a and the oxide 230c, and between the conductor 242b and the oxide 230c. Since the layer contains more oxygen than the conductor 242a or the conductor 242b, it is presumed that the layer has insulating properties.
  • the three-layer structure of the conductor 242a or the conductor 242b, the layer, and the oxide 230b or the oxide 230c can be regarded as a three-layer structure composed of a metal, an insulator, and a semiconductor
  • MIS Metal
  • It can be regarded as a -Insulator-Semiconductor) structure or a diode junction structure mainly composed of a MIS structure.
  • hydrogen contained in the oxide 230b, the oxide 230c, etc. may diffuse into the conductor 242a or the conductor 242b.
  • the hydrogen contained in the oxide 230b, the oxide 230c, etc. is easily diffused into the conductor 242a or the conductor 242b, and the diffused hydrogen. May combine with the nitrogen contained in the conductor 242a or the conductor 242b. That is, hydrogen contained in the oxide 230b, the oxide 230c, and the like may be absorbed by the conductor 242a or the conductor 242b.
  • the insulator 254 includes a side surface of the oxide 230a, a side surface of the oxide 230b, a side surface of the oxide 243a, a side surface of the oxide 243b, a side surface of the conductor 242a, an upper surface of the conductor 242a, a side surface of the conductor 242b, and a conductor. It is provided so as to cover the upper surface of 242b.
  • the insulator 254 preferably has a function of suppressing the diffusion of oxygen.
  • the insulator 254 preferably has a function of suppressing the diffusion of oxygen more than the insulator 280.
  • an insulator containing an oxide of one or both of aluminum and hafnium may be formed.
  • the insulator 254 is formed with aluminum oxide or hafnium oxide in an atmosphere containing oxygen by a bias sputtering method.
  • the bias sputtering method is a method of sputtering while applying RF power to a substrate.
  • the potential of the substrate becomes a negative potential (referred to as a bias potential) with respect to the plasma potential, and + ions in the plasma are accelerated by this bias potential and injected into the substrate.
  • the bias potential can be controlled by the magnitude of the RF power applied to the substrate. Therefore, oxygen can be injected into the insulator 224 by forming aluminum oxide or hafnium oxide in an atmosphere containing oxygen by the bias sputtering method.
  • the amount of oxygen injected into the insulator 224 can be controlled by the magnitude of the RF power applied to the substrate.
  • the RF power 0.31 W / cm 2 or more, preferably 0.62 W / cm 2 or more, more preferably may be applied to 1.86W / cm 2 or more bias to the substrate. That is, the amount of oxygen suitable for the characteristics of the transistor can be changed and injected by the RF power when the insulator 254 is formed.
  • an amount of oxygen suitable for improving the reliability of the transistor can be injected.
  • the RF frequency is preferably 10 MHz or higher. Typically, it is 13.56 MHz.
  • the amount of oxygen injected into the insulator 224 can be controlled by adjusting the RF power applied to the substrate, so that the amount of oxygen injected into the insulator 224 can be optimized.
  • the insulator 254 has a function of injecting oxygen into the underlying film, but the insulator 254 itself has a function of suppressing the permeation of oxygen. Therefore, when the insulator 280 is formed on the insulator 254 in a later step and oxygen is diffused from the insulator 280, the oxide 230a, the oxide 230b, the oxide 243a and the oxide 243b are formed from the insulator 280. It is possible to prevent oxygen from directly diffusing into the oxide layer and the conductive layer as the conductor 242a and the conductor 242b.
  • the oxide 230a, the oxide 230b, the oxide 243a, the oxide 243b, the conductor 242a, and the conductor 242b can be separated from the insulator 280. Therefore, it is possible to suppress the direct diffusion of oxygen from the insulator 280 into the oxide 230a, the oxide 230b, the oxide 243a, the oxide 243b, the conductor 242a, and the conductor 242b. This can prevent excess oxygen from being supplied to the source and drain regions of the oxide 230 and reducing the carrier concentration in the source and drain regions. Further, it is possible to prevent the conductors 242a and 242b from being excessively oxidized to increase the resistivity and reduce the on-current.
  • the insulator 250 is preferably arranged in contact with at least a part of the oxide 230d.
  • the insulator 250 includes silicon oxide, silicon nitride, silicon nitride, silicon nitride, silicon oxide added with fluorine, silicon oxide added with carbon, silicon oxide added with carbon and nitrogen, silicon oxide having pores, and the like. Can be used. In particular, silicon oxide and silicon nitride are preferable because they are heat-stable.
  • the insulator 250 is preferably formed by using an insulator that releases oxygen by heating.
  • an insulator that releases oxygen by heating as an insulator 250 in contact with at least a part of the oxide 230d, oxygen can be effectively supplied to the channel forming region of the oxide 230, and the oxide 230 can be provided with oxygen. Oxygen deficiency in the channel formation region can be reduced. Therefore, it is possible to provide a transistor in which fluctuations in electrical characteristics are suppressed, stable electrical characteristics are realized, and reliability is improved.
  • the concentration of impurities such as water and hydrogen in the insulator 250 is reduced.
  • the film thickness of the insulator 250 is preferably 1 nm or more and 20 nm or less.
  • the insulator 250 is shown as a single layer in FIGS. 21B and 21C, it may have a laminated structure of two or more layers.
  • the lower layer of the insulator 250 is formed by using an insulator that releases oxygen by heating, and the upper layer of the insulator 250 has a function of suppressing the diffusion of oxygen. It is preferable to form using an insulator having. With such a configuration, oxygen contained in the lower layer of the insulator 250 can be suppressed from diffusing into the conductor 260. That is, it is possible to suppress a decrease in the amount of oxygen supplied to the oxide 230.
  • the lower layer of the insulator 250 can be provided by using a material that can be used for the insulator 250 described above, and the upper layer of the insulator 250 can be provided by using the same material as the insulator 222.
  • an insulating material which is a high-k material having a high relative permittivity may be used for the upper layer of the insulator 250.
  • the gate insulator By forming the gate insulator into a laminated structure of the lower layer of the insulator 250 and the upper layer of the insulator 250, it is possible to obtain a laminated structure that is stable against heat and has a high relative permittivity. Therefore, it is possible to reduce the gate potential applied during transistor operation while maintaining the physical film thickness of the gate insulator.
  • the equivalent oxide film thickness (EOT) of an insulator that functions as a gate insulator can be thinned.
  • a thing or a metal oxide that can be used as the oxide 230 can be used.
  • the distance between the conductor 260 and the oxide 230 can be maintained due to the physical thickness of the insulator 250, so that the conductor 260 and the oxide 230 can be maintained. Leakage current between and can be suppressed. Further, the physical distance between the conductor 260 and the oxide 230 and the electric field strength applied from the conductor 260 to the oxide 230 can be easily and appropriately adjusted.
  • a metal oxide may be provided between the insulator 250 and the conductor 260.
  • the metal oxide preferably suppresses the diffusion of oxygen from the insulator 250 to the conductor 260.
  • the diffusion of oxygen from the insulator 250 to the conductor 260 is suppressed. That is, it is possible to suppress a decrease in the amount of oxygen supplied to the oxide 230.
  • the oxidation of the conductor 260 by oxygen of the insulator 250 can be suppressed.
  • the metal oxide has a function as a part of the first gate electrode.
  • a metal oxide that can be used as the oxide 230 can be used as the metal oxide.
  • the conductor 260a by forming the conductor 260a into a film by a sputtering method, the electric resistance value of the metal oxide can be lowered to form a conductor. This can be called an OC (Oxide Conductor) electrode.
  • the conductor 260 preferably has a conductor 260a and a conductor 260b arranged on the conductor 260a.
  • the conductor 260a is preferably arranged so as to wrap the bottom surface and the side surface of the conductor 260b.
  • the upper surface of the conductor 260 is arranged substantially in agreement with the upper surface of the insulator 250, the upper surface of the oxide 230d, and the upper surface of the oxide 230c.
  • the conductor 260 is shown as a two-layer structure of the conductor 260a and the conductor 260b, but it may be a single-layer structure or a laminated structure of three or more layers.
  • the conductor 260a it is preferable to use a conductive material having a function of suppressing the diffusion of impurities such as hydrogen atom, hydrogen molecule, water molecule, nitrogen atom, nitrogen molecule, nitrogen oxide molecule and copper atom.
  • impurities such as hydrogen atom, hydrogen molecule, water molecule, nitrogen atom, nitrogen molecule, nitrogen oxide molecule and copper atom.
  • a conductive material having a function of suppressing the diffusion of oxygen for example, at least one oxygen atom, oxygen molecule, etc.
  • the conductor 260a has a function of suppressing the diffusion of oxygen, it is possible to prevent the conductor 260b from being oxidized by the oxygen contained in the insulator 250 and the conductivity from being lowered.
  • the conductive material having a function of suppressing the diffusion of oxygen for example, tantalum, tantalum nitride, ruthenium, ruthenium oxide and the like are preferably used.
  • the conductor 260 also functions as wiring, it is preferable to use a conductor having high conductivity.
  • a conductor having high conductivity for example, as the conductor 260b, a conductive material containing tungsten, copper, or aluminum as a main component can be used.
  • the conductor 260b may have a laminated structure, for example, a laminated structure of titanium or titanium nitride and the conductive material.
  • the conductor 260 is self-aligned so as to fill the opening formed in the insulator 280 or the like.
  • the conductor 260 can be reliably arranged in the region between the conductor 242a and the conductor 242b without aligning the conductor 260.
  • the bottom surface of the region of the conductor 260 in which the conductor 260 and the oxide 230b do not overlap is lower than the bottom surface of the oxide 230b in the channel width direction of the transistor 200.
  • the conductor 260 which functions as a gate electrode, covers the side surface and the upper surface of the channel forming region of the oxide 230b via an insulator 250 or the like, so that the electric field of the conductor 260 is covered with the channel forming region of the oxide 230b. It becomes easier to act on the whole. Therefore, the on-current of the transistor 200 can be increased and the frequency characteristics can be improved.
  • the insulator 280 is provided on the insulator 254. Further, the upper surface of the insulator 280 may be flattened.
  • the concentration of impurities such as water and hydrogen in the insulator 280 is reduced.
  • the insulator 280 preferably has a low hydrogen concentration and an excess oxygen region or an excess oxygen, and may be provided by using the same material as the insulator 216, for example.
  • the insulator 280 may have a structure in which the above materials are laminated. For example, a laminated structure of silicon oxide formed by a sputtering method and silicon nitride formed by a CVD method laminated on the insulator 280. do it. Further, silicon nitride may be further laminated on the silicon nitride.
  • the insulator 282 or the insulator 283 preferably functions as a barrier insulating film that suppresses impurities such as water and hydrogen from diffusing into the insulator 280 from above. Further, the insulator 282 or the insulator 283 preferably functions as a barrier insulating film that suppresses the permeation of oxygen.
  • an insulator such as aluminum oxide, silicon nitride, or silicon nitride may be used as the insulator 282, and silicon nitride having a high blocking property against hydrogen may be used as the insulator 283.
  • a conductive material containing tungsten, copper, or aluminum is preferable to use as a main component.
  • each of the conductor 240a and the conductor 240b may have a laminated structure.
  • the conductor in contact with the insulator 284, the insulator 283, the insulator 282, the insulator 280, and the insulator 254 contains impurities such as water and hydrogen.
  • a conductive material having a function of suppressing permeation For example, tantalum, tantalum nitride, titanium, titanium nitride, ruthenium, ruthenium oxide and the like are preferably used.
  • the conductive material having a function of suppressing the permeation of impurities such as water and hydrogen may be used in a single layer or in a laminated state.
  • impurities such as water and hydrogen contained in the layer above the insulator 284 can be suppressed from being mixed into the oxide 230 through the conductor 240a and the conductor 240b.
  • an insulator such as silicon nitride, aluminum oxide, or silicon nitride may be used. Since the insulator 241a and the insulator 241b are provided in contact with the insulator 254, impurities such as water and hydrogen contained in the insulator 280 and the like are prevented from being mixed into the oxide 230 through the conductor 240a and the conductor 240b. It can be suppressed.
  • silicon nitride is suitable because it has a high blocking property against hydrogen. Further, it is possible to prevent oxygen contained in the insulator 280 from being absorbed by the conductor 240a and the conductor 240b.
  • the conductor 246a which is in contact with the upper surface of the conductor 240a and functions as wiring, and the conductor 246b which is in contact with the upper surface of the conductor 240b and functions as wiring may be arranged.
  • the conductor 246a and the conductor 246b it is preferable to use a conductive material containing tungsten, copper, or aluminum as a main component.
  • the conductor 246a and the conductor 246b may each have a laminated structure, and may be, for example, a laminated structure of titanium or titanium nitride and the conductive material.
  • the conductor may be formed so as to be embedded in an opening provided in the insulator.
  • the insulator 286 is provided on the conductor 246a, the conductor 246b, and the insulator 284.
  • the upper surface of the conductor 246a, the side surface of the conductor 246a, the upper surface of the conductor 246b, and the side surface of the conductor 246b are in contact with the insulator 286, and the lower surface of the conductor 246a and the lower surface of the conductor 246b are insulated. It comes into contact with the body 284. That is, each of the conductors 246a and 246b can be wrapped with the insulator 284 and the insulator 286, respectively.
  • an insulator substrate for example, an insulator substrate, a semiconductor substrate, or a conductor substrate may be used.
  • the insulator substrate include a glass substrate, a quartz substrate, a sapphire substrate, a stabilized zirconia substrate (yttria-stabilized zirconia substrate, etc.), a resin substrate, and the like.
  • the semiconductor substrate include a semiconductor substrate made of silicon and germanium, and a compound semiconductor substrate made of silicon carbide, silicon germanium, gallium arsenide, indium phosphide, zinc oxide, and gallium oxide.
  • the conductor substrate includes a graphite substrate, a metal substrate, an alloy substrate, and a conductive resin substrate.
  • a substrate having a metal nitride a substrate having a metal oxide, and the like.
  • a substrate in which a conductor or a semiconductor is provided in an insulator substrate a substrate in which a conductor or an insulator is provided in a semiconductor substrate, a substrate in which a semiconductor or an insulator is provided in a conductor substrate, and the like.
  • those substrates provided with elements may be used.
  • Elements provided on the substrate include capacitive elements, resistance elements, switch elements, light emitting elements, storage elements, and the like.
  • Insulator examples include oxides, nitrides, oxide nitrides, nitride oxides, metal oxides, metal oxide nitrides, and metal nitride oxides having insulating properties.
  • the material may be selected according to the function of the insulator.
  • Examples of the insulator having a high specific dielectric constant include gallium oxide, hafnium oxide, zirconium oxide, oxides having aluminum and hafnium, nitrides having aluminum and hafnium, oxides having silicon and hafnium, silicon and hafnium. There are nitrides having oxides, or nitrides having silicon and hafnium.
  • Examples of insulators having a low relative permittivity include silicon oxide, silicon nitride, silicon nitride, silicon nitride, silicon nitride with fluorine added, silicon oxide with carbon added, silicon oxide with carbon and nitrogen added, and empty. There are silicon oxide having holes, resin, and the like.
  • the electric characteristics of the transistor can be stabilized by surrounding the transistor using the metal oxide with an insulator having a function of suppressing the permeation of impurities such as hydrogen and oxygen.
  • the insulator having a function of suppressing the permeation of impurities such as hydrogen and oxygen include boron, carbon, nitrogen, oxygen, fluorine, magnesium, aluminum, silicon, phosphorus, chlorine, argon, gallium, germanium, yttrium, and zirconium. Insulators containing, lanthanum, neodymium, hafnium, or tantalum may be used in single layers or in layers.
  • an insulator having a function of suppressing the permeation of impurities such as hydrogen and oxygen
  • Metal oxides such as tantalum oxide and metal nitrides such as aluminum nitride, silicon nitride and silicon nitride can be used.
  • the insulator that functions as a gate insulator is preferably an insulator having a region containing oxygen that is desorbed by heating.
  • the oxygen deficiency of the oxide 230 can be compensated.
  • Conductors include aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, indium, ruthenium, iridium, strontium, and lanthanum. It is preferable to use a metal element selected from the above, an alloy containing the above-mentioned metal element as a component, an alloy in which the above-mentioned metal element is combined, or the like.
  • tantalum nitride, titanium nitride, tungsten, a nitride containing titanium and aluminum, a nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, an oxide containing strontium and ruthenium, an oxide containing lanthanum and nickel, and the like are used. Is preferable.
  • tantalum nitride, titanium nitride, nitrides containing titanium and aluminum, nitrides containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxides containing strontium and ruthenium, and oxides containing lanthanum and nickel are difficult to oxidize.
  • a plurality of conductive layers formed of the above materials may be laminated and used.
  • a laminated structure may be formed in which the above-mentioned material containing a metal element and a conductive material containing oxygen are combined.
  • a laminated structure may be formed in which the above-mentioned material containing a metal element and a conductive material containing nitrogen are combined.
  • a laminated structure may be formed in which the above-mentioned material containing a metal element, a conductive material containing oxygen, and a conductive material containing nitrogen are combined.
  • the conductor functioning as the gate electrode shall have a laminated structure in which the above-mentioned material containing a metal element and a conductive material containing oxygen are combined. Is preferable.
  • a conductive material containing oxygen may be provided on the channel forming region side.
  • a conductor that functions as a gate electrode it is preferable to use a conductive material containing a metal element and oxygen contained in a metal oxide in which a channel is formed.
  • the above-mentioned conductive material containing a metal element and nitrogen may be used.
  • a conductive material containing nitrogen such as titanium nitride and tantalum nitride may be used.
  • indium tin oxide, indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, indium zinc oxide, and silicon were added.
  • Indium tin oxide may be used.
  • indium gallium zinc oxide containing nitrogen may be used.
  • FIG. 29A shows a top view of the semiconductor device.
  • FIG. 29B is a cross-sectional view corresponding to the portion shown by the alternate long and short dash line of A1-A2 in FIG. 29A.
  • FIG. 29C is a cross-sectional view corresponding to the portion shown by the alternate long and short dash line of A3-A4 in FIG. 29A.
  • FIG. 29D is a cross-sectional view corresponding to the portion shown by the alternate long and short dash line in FIG. 29A of A5-A6.
  • some elements are omitted for the sake of clarity.
  • the same reference numerals are added to the structures having the same functions as the structures constituting the semiconductor devices shown in ⁇ Semiconductor device configuration example>.
  • the constituent material of the semiconductor device the material described in detail in ⁇ Semiconductor device configuration example> can be used.
  • the semiconductor device shown in FIGS. 29A to 29D is a modification of the semiconductor device shown in FIGS. 21A to 21D.
  • the semiconductor device shown in FIGS. 29A to 29D has a different shape of the insulator 283 from the semiconductor device shown in FIGS. 21A to 21D. It is also different from having an insulator 287 and an insulator 274. Another difference is that it does not have an insulator 284.
  • the insulator 214, the insulator 216, the insulator 222, the insulator 224, the insulator 254, the insulator 280, and the insulator 282 are patterned. Further, the insulator 287 and the insulator 283 have a structure that covers the insulator 214, the insulator 216, the insulator 222, the insulator 224, the insulator 254, the insulator 280, and the insulator 282.
  • the insulator 287 insulates the upper surface of the insulator 282, the side surface of the insulator 282, the side surface of the insulator 280, the side surface of the insulator 254, the side surface of the insulator 224, and the side surface of the insulator 222. It is in contact with the side surface of the body 216, the side surface of the insulator 214, and the upper surface of the insulator 212, and the insulator 283 is in contact with the upper surface and the side surface of the insulator 287.
  • the oxide 230, the insulator 214, the insulator 216, the insulator 222, the insulator 224, the insulator 254, the insulator 280, and the insulator 282 become the insulator 287, the insulator 283, and the insulator 212. Is isolated from the outside. In other words, the transistor 200 is arranged in a region sealed by the insulator 287 and the insulator 283 and the insulator 212.
  • insulator 214, insulator 282, and insulator 287 are formed using a material having a function of capturing hydrogen and fixing hydrogen, and insulator 212 and insulator 283 suppress diffusion to hydrogen and oxygen. It is preferable to form it using a material having a function of forming.
  • aluminum oxide can be used as the insulator 214, the insulator 282, and the insulator 287.
  • silicon nitride can be used as the insulator 212 and the insulator 283.
  • the configuration in which the insulator 212, the insulator 287, and the insulator 283 are provided as a single layer is shown, but the present invention is not limited to this.
  • the insulator 212, the insulator 287, and the insulator 283 may each be provided as a laminated structure of two or more layers.
  • the insulator 287 does not have to be provided.
  • the transistor 200 is arranged in the region sealed by the insulator 212 and the insulator 283.
  • the insulator 274 functions as an interlayer film.
  • the insulator 274 preferably has a lower dielectric constant than the insulator 214.
  • the insulator 274 can be provided, for example, by using the same material as the insulator 280.
  • FIGS. 29A to 29D a method of manufacturing the semiconductor device according to one aspect of the present invention shown in FIGS. 29A to 29D will be described with reference to FIGS. 30A to 42D.
  • 30A, 31A, 32A, 33A, 34A, 35A, 36A, 37A, 38A, 39A, 40A, 41A, and 42A show top views.
  • 32A, 33A, 34A, 35A, 36A, 37A, 38A, 39A, 40A, 41A, and 42A are cross-sectional views corresponding to the portions indicated by the alternate long and short dash lines of A1-A2. It is also a cross-sectional view of the transistor 200 in the channel length direction.
  • 32A, 33A, 34A, 35A, 36A, 37A, 38A, 39A, 40A, 41A, and 42A are cross-sectional views corresponding to the portions indicated by the alternate long and short dash lines of A3-A4. It is also a cross-sectional view of the transistor 200 in the channel width direction. 30D, 31D, 32D, 33D, 34D, 35D, 36D, 37D, 38D, 39D, 40D, 41D, and 42D, respectively.
  • 32A, 33A, 34A, 35A, 36A, 37A, 38A, 39A, 40A, 41A, and 42A are cross-sectional views of the portions shown by the alternate long and short dash lines of A5-A6. Clarification of the figures in the top views of FIGS. 30A, 31A, 32A, 33A, 34A, 35A, 36A, 37A, 38A, 39A, 40A, 41A, and 42A. Some elements are omitted for the sake of.
  • a substrate (not shown) is prepared, and an insulator 212 is formed on the substrate.
  • the film formation of the insulator 212 can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the CVD method can be classified into a plasma CVD (PECVD: Plasma Enhanced CVD) method using plasma, a thermal CVD (TCVD: Thermal CVD) method using heat, an optical CVD (Photo CVD) method using light, and the like. .. Further, it can be divided into a metal CVD (MCVD: Metal CVD) method and an organometallic CVD (MOCVD: Metal organic CVD) method depending on the raw material gas used.
  • PECVD Plasma Enhanced CVD
  • TCVD Thermal CVD
  • Photo CVD Photo CVD
  • MCVD Metal CVD
  • MOCVD Metal organic CVD
  • the plasma CVD method can obtain a high quality film at a relatively low temperature. Further, since the thermal CVD method does not use plasma, it is a film forming method capable of reducing plasma damage to the object to be processed. For example, wiring, electrodes, elements (transistors, capacitive elements, etc.) and the like included in a semiconductor device may be charged up by receiving electric charges from plasma. At this time, the accumulated electric charge may destroy the wiring, electrodes, elements, and the like included in the semiconductor device. On the other hand, in the case of the thermal CVD method that does not use plasma, such plasma damage does not occur, so that the yield of the semiconductor device can be increased. Further, in the thermal CVD method, plasma damage does not occur during film formation, so that a film having few defects can be obtained.
  • a thermal ALD (Thermal ALD) method in which the reaction of the precursor and the reactor is performed only by thermal energy, a PEALD (Plasma Enhanced ALD) method using a plasma excited reactor, or the like can be used.
  • the ALD method utilizes the self-regulating properties of atoms and allows atoms to be deposited layer by layer, so ultra-thin film formation is possible, and film formation into structures with a high aspect ratio is possible. It has the effects of being able to form a film with few defects such as holes, being able to form a film with excellent coverage, and being able to form a film at a low temperature.
  • the PEALD (Plasma Enhanced ALD) method it may be preferable to form a film at a lower temperature by using plasma.
  • Some precursors used in the ALD method contain impurities such as carbon. Therefore, the film provided by the ALD method may contain a large amount of impurities such as carbon as compared with the film provided by other film forming methods.
  • the quantification of impurities can be performed using XPS.
  • the CVD method and the ALD method are different from the film forming method in which particles emitted from a target or the like are deposited, and are film forming methods in which a film is formed by a reaction on the surface of an object to be treated. Therefore, it is a film forming method that is not easily affected by the shape of the object to be treated and has good step coverage.
  • the ALD method has excellent step covering property and excellent thickness uniformity, and is therefore suitable for covering the surface of an opening having a high aspect ratio.
  • the ALD method since the ALD method has a relatively slow film formation rate, it may be preferable to use it in combination with another film formation method such as a CVD method having a high film formation rate.
  • the composition of the obtained film can be controlled by the flow rate ratio of the raw material gas.
  • a film having an arbitrary composition can be formed depending on the flow rate ratio of the raw material gas.
  • a film having a continuously changed composition can be formed by changing the flow rate ratio of the raw material gas while forming the film.
  • silicon nitride is formed as the insulator 212 by a sputtering method.
  • an insulator such as silicon nitride that does not easily allow copper to permeate as the insulator 212, even if a metal such as copper that easily diffuses is used for the conductor in the layer below the insulator 212 (not shown).
  • an insulator such as silicon nitride that is difficult for impurities such as water and hydrogen to permeate it is possible to suppress the diffusion of impurities such as water and hydrogen contained in the layer below the insulator 212.
  • the insulator 214 is formed on the insulator 212.
  • the film formation of the insulator 214 can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • aluminum oxide is used as the insulator 214.
  • the hydrogen concentration of the insulator 214 is preferably lower than the hydrogen concentration of the insulator 212.
  • silicon nitride as the insulator 212 by a sputtering method, silicon nitride having a low hydrogen concentration can be formed. Further, by using aluminum oxide for the insulator 214, the hydrogen concentration can be made lower than that of the insulator 212.
  • the transistor 200 is formed on the insulator 214 in the subsequent step.
  • the film close to the transistor 200 preferably has a relatively low hydrogen concentration, and the film having a relatively high hydrogen concentration is remote from the transistor 200. It is preferable to arrange them.
  • the insulator 216 is formed on the insulator 214.
  • the film formation of the insulator 216 can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • silicon oxide or silicon nitride is used as the insulator 216.
  • the insulator 216 is formed by a film forming method using a gas in which hydrogen atoms are reduced or removed. Thereby, the hydrogen concentration of the insulator 216 can be reduced.
  • an opening is formed in the insulator 216 to reach the insulator 214.
  • the opening also includes, for example, a groove or a slit. Further, the region where the opening is formed may be referred to as an opening. Wet etching may be used to form the openings, but dry etching is preferable for microfabrication.
  • the insulator 214 it is preferable to select an insulator that functions as an etching stopper film when the insulator 216 is etched to form a groove. For example, when silicon oxide or silicon nitride nitride is used for the insulator 216 forming the groove, silicon nitride, aluminum oxide, or hafnium oxide may be used for the insulator 214.
  • a capacitively coupled plasma (CCP: Capacitively Coupled Plasma) etching apparatus having parallel plate type electrodes can be used.
  • the capacitively coupled plasma etching apparatus having the parallel plate type electrodes may be configured to apply a high frequency voltage to one of the parallel plate type electrodes.
  • a plurality of different high frequency voltages may be applied to one of the parallel plate type electrodes.
  • a high frequency voltage having the same frequency may be applied to each of the parallel plate type electrodes.
  • a high frequency voltage having a different frequency may be applied to each of the parallel plate type electrodes.
  • a dry etching apparatus having a high-density plasma source can be used.
  • the dry etching apparatus having a high-density plasma source for example, an ICP etching apparatus or the like can be used.
  • a conductive film to be the conductor 205a is formed. It is desirable that the conductive film contains a conductor having a function of suppressing the permeation of oxygen.
  • a conductor having a function of suppressing the permeation of oxygen For example, tantalum nitride, tungsten nitride, titanium nitride and the like can be used. Alternatively, it can be a laminated film of a conductor having a function of suppressing oxygen permeation and a tantalum, tungsten, titanium, molybdenum, aluminum, copper or molybdenum tungsten alloy.
  • the film formation of the conductive film can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the conductive film to be the conductor 205a has a multilayer structure.
  • a tantalum nitride film is formed by a sputtering method, and a titanium nitride film is laminated on the tantalum nitride film.
  • a metal nitride film as the lower layer of the conductor 205b, even if a easily diffusible metal such as copper is used as the conductive film to be the conductor 205b described later, the metal diffuses out from the conductor 205a. Can be prevented.
  • a conductive film to be the conductor 205b is formed.
  • the film formation of the conductive film can be performed by using a plating method, a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • a low resistance conductive material such as copper is formed as the conductive film.
  • a part of the conductive film to be the conductor 205a and a part of the conductive film to be the conductor 205b are removed, and the insulator 216 is exposed.
  • the conductor 205a and the conductor 205b remain only in the opening.
  • the conductor 205 having a flat upper surface can be formed (see FIGS. 30A to 30D).
  • a part of the insulator 216 may be removed by the CMP treatment.
  • the conductor 205 is formed so as to be embedded in the opening of the insulator 216, but one aspect of the present invention is not limited to this.
  • a conductor 205 is formed on the insulator 214, an insulator 216 is formed on the insulator 205, and the insulator 216 is subjected to CMP treatment to remove a part of the insulator 216 and to remove the conductor.
  • the surface of 205 may be exposed.
  • the insulator 222 is formed on the insulator 216 and the conductor 205.
  • an insulator containing an oxide of one or both of aluminum and hafnium may be formed. Insulators containing oxides of one or both of aluminum and hafnium have barrier properties against oxygen, hydrogen, and water. Since the insulator 222 has a barrier property against hydrogen and water, hydrogen and water contained in the structure provided around the transistor 200 are suppressed from diffusing into the inside of the transistor 200 through the insulator 222. , The formation of oxygen deficiency in the oxide 230 can be suppressed.
  • the film formation of the insulator 222 can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the heat treatment may be carried out at 250 ° C. or higher and 650 ° C. or lower, preferably 300 ° C. or higher and 500 ° C. or lower, and more preferably 320 ° C. or higher and 450 ° C. or lower.
  • the heat treatment is performed in an atmosphere of nitrogen gas or an inert gas, or an atmosphere containing 10 ppm or more, 1% or more, or 10% or more of an oxidizing gas.
  • the oxygen gas may be set to about 20%.
  • the heat treatment may be performed in a reduced pressure state.
  • the heat treatment is performed in an atmosphere of nitrogen gas or an inert gas, and then the heat treatment is performed in an atmosphere containing 10 ppm or more, 1% or more, or 10% or more of an oxidizing gas to supplement the desorbed oxygen. You may.
  • the gas used in the above heat treatment is highly purified.
  • the amount of water contained in the gas used in the heat treatment may be 1 ppb or less, preferably 0.1 ppb or less, and more preferably 0.05 ppb or less.
  • the treatment is performed at a temperature of 400 ° C. for 1 hour with the flow rate of nitrogen gas as 4 slm and the flow rate of oxygen gas as 1 slm.
  • impurities such as water and hydrogen contained in the insulator 222 can be removed.
  • the heat treatment can be performed at a timing such as after the film formation of the insulator 224 is performed.
  • the insulator 224 is formed on the insulator 222.
  • the film formation of the insulator 224 can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • silicon oxide or silicon nitride is formed as the insulator 224 by the CVD method.
  • the insulator 224 is preferably formed by a film forming method using a gas in which hydrogen atoms have been reduced or removed. Thereby, the hydrogen concentration of the insulator 224 can be reduced. Since the insulator 224 becomes an insulator 224 that comes into contact with the oxide 230a in a later step, it is preferable that the hydrogen concentration is reduced in this way.
  • plasma treatment containing oxygen may be performed in a reduced pressure state.
  • the plasma treatment containing oxygen for example, it is preferable to use an apparatus having a power source for generating high-density plasma using microwaves.
  • the substrate side may have a power supply for applying RF (Radio Frequency).
  • RF Radio Frequency
  • high-density plasma high-density oxygen radicals can be generated, and by applying RF to the substrate side, oxygen radicals generated by high-density plasma can be efficiently guided into the insulator 224. it can.
  • plasma treatment containing oxygen may be performed to supplement the desorbed oxygen. Impurities such as water and hydrogen contained in the insulator 224 can be removed by appropriately selecting the conditions for the plasma treatment. In that case, the heat treatment does not have to be performed.
  • CMP treatment may be performed until the insulator 224 is reached.
  • the surface of the insulator 224 can be flattened and smoothed.
  • a part of the insulator 224 may be polished by the CMP treatment to reduce the film thickness of the insulator 224, but the film thickness may be adjusted when the insulator 224 is formed.
  • oxygen can be added to the insulator 224 by forming aluminum oxide on the insulator 224 by a sputtering method.
  • the oxide film 230A and the oxide film 230B are formed in this order on the insulator 224 (see FIGS. 30A to 30D). It is preferable that the oxide film 230A and the oxide film 230B are continuously formed without being exposed to the atmospheric environment. By forming the film without opening it to the atmosphere, it is possible to prevent impurities or moisture from the atmospheric environment from adhering to the oxide film 230A and the oxide film 230B, and the vicinity of the interface between the oxide film 230A and the oxide film 230B. Can be kept clean.
  • the oxide film 230A and the oxide film 230B can be formed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the oxide film 230A and the oxide film 230B are formed by a sputtering method
  • oxygen or a mixed gas of oxygen and a rare gas is used as the sputtering gas.
  • excess oxygen in the oxide film formed can be increased.
  • the above oxide film is formed by a sputtering method
  • the above In—M—Zn oxide target or the like can be used.
  • the proportion of oxygen contained in the sputtering gas may be 70% or more, preferably 80% or more, and more preferably 100%.
  • the oxide film 230B is formed by a sputtering method, if the ratio of oxygen contained in the sputtering gas is more than 30% and 100% or less, preferably 70% or more and 100% or less, the oxygen excess type oxidation is performed. A physical semiconductor is formed. Transistors using oxygen-rich oxide semiconductors in the channel formation region can obtain relatively high reliability. However, one aspect of the present invention is not limited to this.
  • the oxide film 230B is formed by a sputtering method and the ratio of oxygen contained in the sputtering gas is 1% or more and 30% or less, preferably 5% or more and 20% or less, an oxygen-deficient oxide semiconductor is formed. To. A transistor using an oxygen-deficient oxide semiconductor in the channel formation region can obtain a relatively high field-effect mobility. Further, the crystallinity of the oxide film can be improved by forming a film while heating the substrate.
  • the metal oxide film described in the previous embodiment is formed by the ALD method described in the previous embodiment.
  • an oxide film 243A is formed on the oxide film 230B (see FIGS. 30A to 30D).
  • the oxide film 243A can be formed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the atomic number ratio of Ga to In is preferably larger than the atomic number ratio of Ga to In in the oxide film 230B.
  • the insulator 222, the insulator 224, the oxide film 230A, the oxide film 230B, and the oxide film 243A without exposing them to the atmosphere.
  • a multi-chamber type film forming apparatus may be used.
  • the heat treatment may be performed in a temperature range in which the oxide film 230A, the oxide film 230B, and the oxide film 243A do not crystallize, and may be performed at 250 ° C. or higher and 650 ° C. or lower, preferably 400 ° C. or higher and 600 ° C. or lower.
  • the heat treatment is performed in an atmosphere of nitrogen gas or an inert gas, or an atmosphere containing 10 ppm or more, 1% or more, or 10% or more of an oxidizing gas.
  • the oxygen gas may be set to about 20%.
  • the heat treatment may be performed in a reduced pressure state.
  • the heat treatment is performed in an atmosphere of nitrogen gas or an inert gas, and then the heat treatment is performed in an atmosphere containing 10 ppm or more, 1% or more, or 10% or more of an oxidizing gas to supplement the desorbed oxygen. You may.
  • the gas used in the above heat treatment is highly purified.
  • the amount of water contained in the gas used in the heat treatment may be 1 ppb or less, preferably 0.1 ppb or less, and more preferably 0.05 ppb or less.
  • the treatment after performing the treatment at a temperature of 550 ° C. for 1 hour in a nitrogen atmosphere, the treatment is continuously performed at a temperature of 550 ° C. for 1 hour in an oxygen atmosphere.
  • impurities such as water and hydrogen in the oxide film 230A, the oxide film 230B, and the oxide film 243A can be removed.
  • the heat treatment can improve the crystallinity of the oxide film 230B to obtain a denser and more dense structure. As a result, the diffusion of oxygen or impurities in the oxide film 230B can be suppressed.
  • a conductive film 242A is formed on the oxide film 243A (see FIGS. 30A to 30D).
  • the film formation of the conductive film 242A can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the heat treatment may be performed before the film formation of the conductive film 242A.
  • the heat treatment may be carried out under reduced pressure to continuously form a conductive film 242A without exposing it to the atmosphere. By performing such a treatment, water and hydrogen adsorbed on the surface of the oxide film 243A and the like are removed, and the water concentration and the hydrogen concentration in the oxide film 230A, the oxide film 230B, and the oxide film 243A are further increased. It can be reduced.
  • the temperature of the heat treatment is preferably 100 ° C. or higher and 400 ° C. or lower. In the present embodiment, the temperature of the heat treatment is set to 200 ° C.
  • the oxide film 230A, the oxide film 230B, the oxide film 243A, and the conductive film 242A are processed into an island shape by using a lithography method to form an oxide 230a, an oxide 230b, an oxide layer 243B, and a conductive layer 242B.
  • a dry etching method or a wet etching method can be used for the processing. Processing by the dry etching method is suitable for microfabrication.
  • the processing of the oxide film 230A, the oxide film 230B, the oxide film 243A, and the conductive film 242A may be performed under different conditions. In this step, the film thickness of the region that does not overlap with the oxide 230a of the insulator 224 may be reduced (see FIGS. 31A to 31D).
  • the oxide 230a, the oxide 230b, the oxide layer 243B, and the conductive layer 242B are formed so that at least a part thereof overlaps with the conductor 205. Further, it is preferable that the side surfaces of the oxide 230a, the oxide 230b, the oxide layer 243B, and the conductive layer 242B are substantially perpendicular to the upper surface of the insulator 222. Since the side surfaces of the oxide 230a, the oxide 230b, the oxide layer 243B, and the conductive layer 242B are substantially perpendicular to the upper surface of the insulator 222, the area is reduced and the height is increased when a plurality of transistors 200 are provided. It is possible to increase the density.
  • the angle formed by the side surfaces of the oxide 230a, the oxide 230b, the oxide layer 243B, and the conductive layer 242B and the upper surface of the insulator 222 may be low.
  • the covering property of the insulator 254 and the like can be improved and defects such as voids can be reduced in the subsequent steps.
  • the curved surface has, for example, a radius of curvature of 3 nm or more and 10 nm or less, preferably 5 nm or more and 6 nm or less at the end of the conductive layer 242B.
  • the insulator 254 is formed on the insulator 224, the oxide 230a, the oxide 230b, the oxide layer 243B, and the conductive layer 242B (see FIGS. 32B to 32D).
  • the film formation of the insulator 254 can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • aluminum oxide is formed as the insulator 254 by a sputtering method.
  • an insulating film to be the insulator 280 is formed on the insulator 254.
  • the film formation of the insulating film can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • a silicon oxide film may be formed by using a sputtering method, and a silicon oxide film may be formed on the silicon oxide film by using a PEALD method or a thermal ALD method.
  • the insulating film is formed by a film forming method using a gas in which hydrogen atoms are reduced or removed. Thereby, the hydrogen concentration of the insulator 280 can be reduced.
  • heat treatment may be performed before the film formation of the insulating film.
  • the heat treatment may be carried out under reduced pressure to continuously form the insulating film without exposing it to the atmosphere.
  • water and hydrogen adsorbed on the surface of the insulator 254 and the like are removed, and further, in the oxide 230a, in the oxide 230b, in the oxide layer 243B, and in the insulator 224.
  • the water concentration and hydrogen concentration can be reduced.
  • the above-mentioned heat treatment conditions can be used for the heat treatment.
  • the insulating film is subjected to CMP treatment to form an insulator 280 having a flat upper surface (see FIGS. 32B to 32D).
  • CMP treatment Similar to the insulator 224, aluminum oxide may be formed on the insulator 280 by, for example, a sputtering method, and CMP may be performed until the aluminum oxide reaches the insulator 280.
  • microwave processing may be performed.
  • the microwave treatment is preferably performed in an atmosphere containing oxygen and under reduced pressure.
  • the hydrogen concentration in the oxide 230b and the oxide 230a can be reduced.
  • a part of hydrogen may be gettered to the conductive layer 242B via the insulator 254.
  • the heat treatment may be performed while maintaining the reduced pressure state after the microwave treatment.
  • hydrogen in the insulator 280, the oxide 230b, and the oxide 230a can be efficiently removed.
  • the heat treatment temperature is preferably 300 ° C. or higher and 500 ° C. or lower.
  • the film quality of the insulator 280 by modifying the film quality of the insulator 280 by performing microwave treatment, it is possible to suppress the diffusion of hydrogen, water, impurities and the like. Therefore, it is possible to prevent hydrogen, water, impurities, etc. from diffusing into the oxide 230 through the insulator 280 by a post-process after forming the insulator 280, heat treatment, or the like.
  • a part of the insulator 280, a part of the insulator 254, a part of the conductive layer 242B, and a part of the oxide layer 243B are processed to form an opening reaching the oxide 230b.
  • the opening is preferably formed so as to overlap the conductor 205.
  • a conductor 242a, a conductor 242b, an oxide 243a, and an oxide 243b are formed (see FIGS. 33A to 33D).
  • the upper part of the oxide 230b is removed.
  • a groove is formed in the oxide 230b.
  • the groove may be formed in the opening forming step, or may be formed in a step different from the opening forming step.
  • the processing of a part of the insulator 280, a part of the insulator 254, a part of the conductive layer 242B, a part of the oxide layer 243B, and a part of the oxide 230b is performed by a dry etching method or a wet etching method. Can be used. Processing by the dry etching method is suitable for microfabrication. Further, the processing may be performed under different conditions. For example, a part of the insulator 280 is processed by a dry etching method, a part of the insulator 254 is processed by a wet etching method, and a part of the oxide layer 243B, a part of the conductive layer 242B, and the oxide 230b are processed. A part may be processed by a dry etching method. Further, the processing of a part of the oxide layer 243B and a part of the conductive layer 242B and the processing of a part of the oxide 230b may be performed under different conditions.
  • the power density of the bias power is preferably to 0.03 W / cm 2 or more, more preferably between 0.06 W / cm 2 or more.
  • the dry etching processing time may be appropriately set according to the depth of the groove portion.
  • impurities adhering to or diffused inside the surface such as oxide 230a and oxide 230b.
  • the impurities include a component contained in the insulator 280, the insulator 254, and the conductive layer 242B, a component contained in a member used in the apparatus used for forming the opening, and a gas or liquid used for etching. Examples include those caused by the components contained in.
  • the impurities include aluminum, silicon, tantalum, fluorine, chlorine and the like.
  • the cleaning method include wet cleaning using a cleaning liquid, plasma treatment using plasma, cleaning by heat treatment, and the like, and the above cleanings may be appropriately combined.
  • the cleaning treatment may deepen the groove.
  • the cleaning treatment may be performed using an aqueous solution obtained by diluting ammonia water, oxalic acid, phosphoric acid, hydrofluoric acid or the like with carbonated water or pure water, pure water, carbonated water or the like.
  • ultrasonic cleaning may be performed using these aqueous solutions, pure water, or carbonated water.
  • these washings may be appropriately combined.
  • a commercially available aqueous solution obtained by diluting hydrofluoric acid with pure water may be referred to as diluted hydrofluoric acid
  • a commercially available aqueous solution obtained by diluting ammonia water with pure water may be referred to as diluted ammonia water.
  • concentration, temperature, etc. of the aqueous solution may be appropriately adjusted depending on the impurities to be removed, the configuration of the semiconductor device to be washed, and the like.
  • the ammonia concentration of the diluted ammonia water may be 0.01% or more and 5% or less, preferably 0.1% or more and 0.5% or less.
  • the hydrogen fluoride concentration of the diluted hydrofluoric acid may be 0.01 ppm or more and 100 ppm or less, preferably 0.1 ppm or more and 10 ppm or less.
  • a frequency of 200 kHz or higher, preferably 900 kHz or higher for ultrasonic cleaning it is preferable to use a frequency of 200 kHz or higher, preferably 900 kHz or higher for ultrasonic cleaning. By using this frequency, damage to the oxide 230b and the like can be reduced.
  • the above cleaning treatment may be performed a plurality of times, and the cleaning liquid may be changed for each cleaning treatment.
  • a treatment using diluted hydrofluoric acid or diluted aqueous ammonia may be performed as the first cleaning treatment
  • a treatment using pure water or carbonated water may be performed as the second cleaning treatment.
  • wet cleaning is performed using diluted hydrofluoric acid, and then wet cleaning is performed using pure water or carbonated water.
  • impurities adhering to or diffused inside the surface such as oxide 230a and oxide 230b can be removed. Further, the crystallinity of the oxide 230c formed on the oxide 230b can be enhanced.
  • the heat treatment may be performed after the etching or the cleaning.
  • the heat treatment may be performed at 100 ° C. or higher and 450 ° C. or lower, preferably 350 ° C. or higher and 400 ° C. or lower.
  • the heat treatment is performed in an atmosphere of nitrogen gas or an inert gas, or an atmosphere containing 10 ppm or more, 1% or more, or 10% or more of an oxidizing gas.
  • the heat treatment is preferably performed in an oxygen atmosphere. Thereby, oxygen can be supplied to the oxide 230a and the oxide 230b to reduce the oxygen deficiency.
  • the crystallinity of the oxide 230b can be improved, and the crystallinity of the oxide 230c formed in the groove portion of the oxide 230b can also be improved.
  • the heat treatment may be performed in a reduced pressure state.
  • the heat treatment may be continuously performed in a nitrogen atmosphere without being exposed to the atmosphere.
  • the oxide film 230C is formed.
  • the heat treatment may be performed before the oxide film 230C is formed, and it is preferable that the heat treatment is performed under reduced pressure to continuously form the oxide film 230C without exposing to the atmosphere. Further, the heat treatment is preferably performed in an atmosphere containing oxygen. By performing such a treatment, it is possible to remove the water and hydrogen adsorbed on the surface of the oxide 230b and the like, and further reduce the water concentration and the hydrogen concentration in the oxide 230a and the oxide 230b.
  • the temperature of the heat treatment is preferably 100 ° C. or higher and 400 ° C. or lower. In the present embodiment, the temperature of the heat treatment is set to 200 ° C.
  • the oxide film 230C is at least the inner wall of the groove formed in the oxide 230b, a part of the side surface of the oxide 243a, a part of the side surface of the oxide 243b, a part of the side surface of the conductor 242a, and the conductor 242b. It is preferable that it is provided so as to be in contact with a part of the side surface of the insulator 254, a part of the side surface of the insulator 254, and a part of the side surface of the insulator 280.
  • the conductor 242a (conductor 242b) is surrounded by the oxide 243a (oxide 243b), the insulator 254, and the oxide film 230C, so that the conductivity due to the oxidation of the conductor 242a (conductor 242b) in the subsequent steps Can be suppressed.
  • the film formation of the oxide film 230C can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the oxide film 230C may be formed by using the same film forming method as the oxide film 230A or the oxide film 230B according to the characteristics required for the oxide film 230C.
  • the oxide film 230C When the oxide film 230C is formed by a sputtering method, a part of oxygen contained in the sputtering gas may be supplied to the oxide 230a and the oxide 230b. Alternatively, when the oxide film 230C is formed, a part of oxygen contained in the sputtering gas may be supplied to the insulator 280. Therefore, the proportion of oxygen contained in the sputtering gas of the oxide film 230C may be 70% or more, preferably 80% or more, and more preferably 100%. Further, by forming the oxide film 230C in such an atmosphere containing a large amount of oxygen, the oxide film 230C can be easily converted into CAAC-OS.
  • the oxide film 230C is formed while heating the substrate. At this time, by setting the substrate temperature to 200 ° C. or higher, oxygen deficiency in the oxide film 230C and the oxide 230b can be reduced. By forming a film while heating the substrate, the crystallinity of the oxide film 230C and the oxide 230b can be improved.
  • the metal oxide described in the previous embodiment is formed as the oxide film 230C by the ALD method described in the previous embodiment.
  • a part of the oxide film 230C is selectively removed by a lithography method (see FIGS. 34A, 34C and 34D).
  • a part of the oxide film 230C may be removed by a wet etching method or the like.
  • a part of the oxide film 230C located between the transistors 200 adjacent to each other in the channel width direction can be removed.
  • the surface of the insulator 224 and the surface of the insulator 280 are exposed in the region where a part of the oxide film 230C is removed by the above step. At this time, the film thickness of the insulator 224 and the film thickness of the insulator 280 in the region may be reduced. In addition, the insulator 224 in the region may be removed to expose the surface of the insulator 222.
  • an oxide film 230D is formed (see FIGS. 35A to 35D).
  • the oxide film 230D can be formed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the oxide film 230D may be formed by using the same film forming method as the oxide film 230A or the oxide film 230B according to the characteristics required for the oxide film 230D.
  • the proportion of oxygen contained in the sputtering gas of the oxide film 230D may be 70% or more, preferably 80% or more, and more preferably 100%.
  • an insulating film 250A is formed (see FIGS. 35A to 35D).
  • the heat treatment may be performed before the film formation of the insulating film 250A, and the heat treatment may be performed under reduced pressure to continuously form the insulating film 250A without exposure to the atmosphere. Further, the heat treatment is preferably performed in an atmosphere containing oxygen. By performing such a treatment, water and hydrogen adsorbed on the surface of the oxide film 230D and the like are removed, and further, water content in the oxide 230a, the oxide 230b, the oxide film 230C, and the oxide film 230D is removed. The concentration and hydrogen concentration can be reduced.
  • the temperature of the heat treatment is preferably 100 ° C. or higher and 400 ° C. or lower.
  • the insulating film 250A can be formed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like. Further, the insulating film 250A is preferably formed by a film forming method using a gas in which hydrogen atoms have been reduced or removed. Thereby, the hydrogen concentration of the insulating film 250A can be reduced. Since the insulating film 250A becomes an insulator 250 in contact with the oxide 230d in a later step, it is preferable that the hydrogen concentration is reduced in this way.
  • microwave treatment may be performed in an atmosphere containing oxygen and under reduced pressure.
  • the hydrogen concentration in the insulating film 250A, the oxide film 230D, the oxide film 230C, the oxide 230b, and the oxide 230a can be reduced.
  • a part of hydrogen may be gettered on the conductor 242a and the conductor 242b.
  • the oxide 230a, in the oxide 230b, the oxide film 230C, and the V O in the oxide film 230D can repair or compensate.
  • the heat treatment may be performed while maintaining the reduced pressure state after the microwave treatment.
  • hydrogen in the insulating film 250A, the oxide film 230D, the oxide film 230C, the oxide 230b, and the oxide 230a can be efficiently removed.
  • a part of hydrogen may be gettered on the conductor 242a and the conductor 242b.
  • the step of performing the heat treatment may be repeated a plurality of times while maintaining the reduced pressure state after the microwave treatment. By repeating the heat treatment, hydrogen in the insulating film 250A, the oxide film 230D, the oxide film 230C, the oxide 230b, and the oxide 230a can be removed more efficiently.
  • the heat treatment temperature is preferably 300 ° C. or higher and 500 ° C. or lower.
  • the film quality of the insulating film 250A by modifying the film quality of the insulating film 250A by performing microwave treatment, it is possible to suppress the diffusion of hydrogen, water, impurities and the like. Therefore, hydrogen, water, impurities, etc. are diffused to the oxide 230b, the oxide 230a, etc. through the insulator 250 by a post-process such as a film formation of a conductive film to be a conductor 260 or a post-treatment such as a heat treatment. It can be suppressed.
  • a post-process such as a film formation of a conductive film to be a conductor 260 or a post-treatment such as a heat treatment. It can be suppressed.
  • the conductive film 260A and the conductive film 260B are formed in this order (see FIGS. 36A to 36D).
  • the film formation of the conductive film 260A and the conductive film 260B can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the conductive film 260A is formed by using the ALD method
  • the conductive film 260B is formed by using the CVD method.
  • the oxide film 230C, the oxide film 230D, the insulating film 250A, the conductive film 260A, and the conductive film 260B are polished until the insulator 280 is exposed, thereby causing the oxide 230c, the oxide 230d, and the insulator. 250 and conductor 260 (conductor 260a, and conductor 260b) are formed (see FIGS. 37A-37D).
  • the oxide 230c is arranged so as to cover a part of the inner wall (side wall and bottom surface) of the opening reaching the oxide 230b and the groove portion of the oxide 230b.
  • the oxide 230d is arranged so as to cover the opening and the inner wall of the groove via the oxide 230c.
  • the insulator 250 is arranged so as to cover the inner wall of the opening and the groove portion via the oxide 230c and the oxide 230d.
  • the conductor 260 is arranged so as to embed the opening and the groove through the oxide 230c, the oxide 230d, and the insulator 250.
  • heat treatment may be performed.
  • the treatment is carried out in a nitrogen atmosphere at a temperature of 400 ° C. for 1 hour.
  • the heat treatment the water concentration and the hydrogen concentration in the insulator 250 and the insulator 280 can be reduced.
  • the insulator 282 may be continuously formed without being exposed to the atmosphere.
  • the insulator 282 is formed on the oxide 230c, the oxide 230d, the insulator 250, the conductor 260, and the insulator 280 (see FIGS. 38B to 38D).
  • the film formation of the insulator 282 can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • oxygen can be added to the insulator 280 while forming the film.
  • the insulator 282 it is preferable to form the insulator 282 while heating the substrate. Further, by forming the insulator 282 in contact with the upper surface of the conductor 260, it is possible to suppress the oxygen contained in the insulator 280 from being absorbed by the conductor 260 in the subsequent heat treatment, which is preferable. ..
  • a portion is processed to form an opening that reaches the insulator 212 (see FIGS. 39A-39D).
  • the opening may be formed so as to surround the transistor 200.
  • the opening may be formed so as to surround a plurality of transistors 200.
  • the side surface of the insulator 282, the side surface of the insulator 280, the side surface of the insulator 254, the side surface of the insulator 224, the side surface of the insulator 222, the side surface of the insulator 216, and the side surface of the insulator 214 are exposed. To do.
  • a dry etching method or a wet etching method can be used for processing. Processing by the dry etching method is suitable for microfabrication. Further, the processing may be performed under different conditions. In this step, the film thickness of the region overlapping the opening of the insulator 212 may be reduced.
  • the insulator 282, the insulator 280, the insulator 254, the insulator 224, the insulator 222, the insulator 216, and the insulator 214 are covered to form the insulator 287 (see FIGS. 40B to 40D). ..
  • the film formation of the insulator 287 can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the insulator 287 may have multiple layers. For example, aluminum oxide may be formed on the aluminum oxide by a sputtering method, and silicon nitride may be formed on the aluminum oxide by a sputtering method. As shown in FIGS.
  • the insulator 287 is in contact with the insulator 212 at the bottom surface of the opening. That is, the upper surface and the side surface of the transistor 200 are wrapped in the insulator 287, and the lower surface is wrapped in the insulator 212.
  • the transistor 200 By wrapping the transistor 200 with the insulator 287 and the insulator 212 having high barrier properties in this way, it is possible to prevent water and hydrogen from entering from the outside.
  • the insulator 283 may be formed on the insulator 287 (see FIGS. 40B to 40D).
  • the insulator 283 is preferably formed by a film forming method having a high film property.
  • the film formation of the insulator 283 can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like. Further, it is preferable to use the same material as the insulator 212 for the insulator 283.
  • the insulator 283 may be formed by a CVD method using a compound gas that does not contain hydrogen atoms or has a low content of hydrogen atoms.
  • an insulating film to be the insulator 274 is formed on the insulator 283.
  • the film formation of the insulating film can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • a sputtering method e.g., a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the insulating film is formed by the above-mentioned film forming method using a gas in which hydrogen atoms are reduced or removed. Thereby, the hydrogen concentration of the insulating film can be reduced.
  • the insulating film to be the insulator 274 is subjected to CMP treatment to form the insulator 274 having a flat upper surface (see FIGS. 40B to 40D).
  • heat treatment may be performed.
  • the treatment is carried out in a nitrogen atmosphere at a temperature of 400 ° C. for 1 hour.
  • oxygen added by the film formation of the insulator 282 can be diffused to the insulator 280, and further supplied to the oxide 230a and the oxide 230b via the oxide 230c.
  • the heat treatment is not limited to after the formation of the insulator 274, but may be performed after the film formation of the insulator 282, the film formation of the insulator 283, and the like.
  • the insulator 254, the insulator 280, the insulator 282, the insulator 287, and the insulator 283 are formed with an opening reaching the conductor 242a and an opening reaching the conductor 242b (see FIGS. 41A and 41B). ).
  • the opening may be formed by using a lithography method.
  • the shape of the opening is circular in the top view, but the shape is not limited to this.
  • the opening may have a substantially circular shape such as an ellipse, a polygonal shape such as a quadrangle, or a polygonal shape such as a quadrangle with rounded corners when viewed from above.
  • an insulating film to be the insulator 241a and the insulator 241b is formed, and the insulating film is anisotropically etched to form the insulator 241a and the insulator 241b.
  • the film formation of the insulating film can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the insulating film it is preferable to use an insulating film having a function of suppressing the permeation of oxygen.
  • the anisotropic etching of the insulating film to be the insulator 241a and the insulator 241b for example, a dry etching method or the like may be used.
  • a dry etching method or the like By providing the insulator 241a and the insulator 241b on the side wall portion of the opening, it is possible to suppress the permeation of oxygen from the outside and prevent the oxidation of the conductor 240a and the conductor 240b to be formed next. Further, it is possible to prevent impurities such as water and hydrogen from diffusing from the conductor 240a and the conductor 240b to the outside.
  • a conductive film to be a conductor 240a and a conductor 240b is formed. It is desirable that the conductive film has a laminated structure containing a conductor having a function of suppressing the permeation of impurities such as water and hydrogen.
  • a film such as tantalum nitride or titanium nitride may be laminated with a film such as tungsten, molybdenum, or copper.
  • the film formation of the conductive film can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • a part of the conductive film to be the conductor 240a and the conductor 240b is removed, and the upper surfaces of the insulator 283 and the insulator 274 are exposed.
  • the conductor 240a and the conductor 240b having a flat upper surface can be formed by leaving the conductive film only in the opening (see FIGS. 41A and 41B).
  • a part of the upper surface of the insulator 283 and a part of the upper surface of the insulator 274 may be removed by the CMP treatment.
  • a conductive film to be a conductor 246a and a conductor 246b is formed.
  • the film formation of the conductive film can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the conductive film to be the conductor 246a and the conductor 246b is processed by a lithography method to form the conductor 246a in contact with the upper surface of the conductor 240a and the conductor 246b in contact with the upper surface of the conductor 240b.
  • a part of the insulator 283 in the region where the conductor 246a and the conductor 246b and the insulator 283 do not overlap may be removed (see FIGS. 42A and 42B).
  • the insulator 286 is formed on the conductor 246a, the conductor 246b, and the insulator 283 (see FIGS. 29A to 29D).
  • the film formation of the insulator 286 can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the insulator 286 may have multiple layers. For example, silicon nitride may be formed on the silicon nitride by using a sputtering method, and silicon nitride may be formed on the silicon nitride by using a CVD method.
  • the semiconductor device having the transistor 200 shown in FIGS. 29A to 29D can be manufactured.
  • the transistor 200 can be manufactured by using the method for manufacturing the semiconductor device shown in the present embodiment.
  • FIG. 43A shows a top view of a semiconductor device having a transistor 200A.
  • FIG. 43B is a cross-sectional view corresponding to the portion shown by the alternate long and short dash line of A1-A2 in FIG. 43A.
  • FIG. 43C is a cross-sectional view corresponding to the portion shown by the alternate long and short dash line of A3-A4 in FIG. 43A.
  • FIG. 43D is a cross-sectional view corresponding to the portion shown by the alternate long and short dash line in FIG. 43A.
  • some elements are omitted for the sake of clarity.
  • the same reference numerals are given to the structures having the same functions as the structures constituting the semiconductor devices shown in ⁇ Semiconductor device configuration example> and ⁇ Semiconductor device modification 1>. I will add it. In this item as well, the materials described in detail in ⁇ Semiconductor device configuration example> and ⁇ Semiconductor device modification 1> can be used as the constituent materials of the semiconductor device.
  • the semiconductor device shown in FIGS. 43A to 43D is a modification of the semiconductor device shown in FIGS. 29A to 29D.
  • the semiconductor device shown in FIGS. 43A to 43D is different from the semiconductor device shown in FIGS. 29A to 29D in that it has an insulator 271a and an insulator 271b. It is also different that it does not have oxide 230c and oxide 230d.
  • an insulator 271a is provided between the conductor 242a and the insulator 254, and an insulator 271b is provided between the conductor 242b and the insulator 254.
  • the insulator 271a and the insulator 271b have a function of suppressing the diffusion of oxygen. This makes it possible to suppress the absorption of excess oxygen contained in the insulator 280 by the conductors 242a and 242b that function as source electrodes or drain electrodes. Further, by suppressing the oxidation of the conductor 242a and the conductor 242b, it is possible to suppress an increase in the contact resistance between the transistor and the wiring. Therefore, good electrical characteristics and reliability can be given to the transistor 200A.
  • the insulator 271a and the insulator 271b can be provided, for example, by using the same material as the insulator 254.
  • the insulating layer to be the insulator 271a and the insulator 271b and the conductive layer provided on the insulating layer function as a mask of the conductive film 242A.
  • the end portion where the side surface and the upper surface intersect is angular.
  • the cross-sectional area of the conductor 242a (conductor 242b) becomes larger than when the end portion has a curved surface. ..
  • the resistance of the conductor 242a and the conductor 242b is reduced, so that the on-current of the transistor 200A can be increased.
  • the oxide 230c and the oxide 230d are not provided, it is possible to suppress the generation of a parasitic transistor between the transistor 200A and the transistor 200A adjacent to the transistor 200A, along the conductor 260. It is possible to suppress the occurrence of leak paths. Therefore, it is possible to provide a semiconductor device having good electrical characteristics and capable of miniaturization or high integration.
  • the transistor 200 according to one aspect of the present invention is provided, which is different from the ones shown in the above ⁇ Semiconductor device configuration example> and the above ⁇ Semiconductor device modification>.
  • An example of a semiconductor device will be described.
  • the same reference numerals are given to the structures having the same functions as the structures constituting the semiconductor devices (see FIGS. 29A to 29D) shown in ⁇ Modified examples of semiconductor devices>. I will add it.
  • the constituent material of the transistor 200 the materials described in detail in ⁇ Semiconductor device configuration example> and ⁇ Semiconductor device modification> can be used.
  • FIGS. 44A and 44B show a configuration in which a plurality of transistors (transistors 200_1 to 200_n) are comprehensively sealed with an insulator 287, an insulator 283, and an insulator 212.
  • the plurality of transistors appear to be arranged in the channel length direction, but the present invention is not limited to this.
  • the plurality of transistors may be arranged in the channel width direction or may be arranged in a matrix. Further, depending on the design, they may be arranged without regularity.
  • a portion where the insulator 287 and the insulator 283 and the insulator 212 are in contact with each other outside the plurality of transistors (transistors 200_1 to 200_n) (hereinafter, may be referred to as a sealing portion 265). Is formed.
  • the sealing portion 265 is formed so as to surround a plurality of transistors (also referred to as transistor groups). With such a structure, a plurality of transistors can be wrapped by the insulator 287, the insulator 283, and the insulator 212. Therefore, a plurality of transistor groups surrounded by the sealing portion 265 are provided on the substrate.
  • a dicing line (sometimes referred to as a scribe line, a dividing line, or a cutting line) may be provided on the sealing portion 265. Since the substrate is divided at the dicing line, the transistor group surrounded by the sealing portion 265 is taken out as one chip.
  • FIG. 44A an example in which a plurality of transistors (transistors 200_1 to 200_n) are surrounded by one sealing portion 265 is shown, but the present invention is not limited to this.
  • a plurality of transistors may be surrounded by a plurality of sealing portions.
  • a plurality of transistors are surrounded by a sealing portion 265a, and further surrounded by an outer sealing portion 265b.
  • a dicing line may be provided on the sealing portion 265a or the sealing portion 265b, or a dicing line may be provided between the sealing portion 265a and the sealing portion 265b.
  • the present invention it is possible to provide a semiconductor device having little variation in transistor characteristics. Further, according to one aspect of the present invention, it is possible to provide a semiconductor device having good reliability. Further, according to one aspect of the present invention, it is possible to provide a semiconductor device having good electrical characteristics. Further, according to one aspect of the present invention, it is possible to provide a semiconductor device having a large on-current. Further, according to one aspect of the present invention, it is possible to provide a semiconductor device capable of miniaturization or high integration.
  • FIG. 45 shows an example of a semiconductor device (storage device) according to one aspect of the present invention.
  • the transistor 200 is provided above the transistor 300, and the capacitive element 100 is provided above the transistor 300 and the transistor 200.
  • the transistor 200 the transistor 200 described in the previous embodiment can be used.
  • the transistor 200 is a transistor in which a channel is formed in a semiconductor layer having an oxide semiconductor. Since the transistor 200 has a small off-current, it is possible to retain the stored contents for a long period of time by using the transistor 200 as a storage device. That is, since the refresh operation is not required or the frequency of the refresh operation is extremely low, the power consumption of the storage device can be sufficiently reduced.
  • the wiring 1001 is electrically connected to the source of the transistor 300, and the wiring 1002 is electrically connected to the drain of the transistor 300. Further, the wiring 1003 is electrically connected to one of the source and drain of the transistor 200, the wiring 1004 is electrically connected to the first gate of the transistor 200, and the wiring 1006 is electrically connected to the second gate of the transistor 200. It is connected to the. The gate of the transistor 300 and the other of the source and drain of the transistor 200 are electrically connected to one of the electrodes of the capacitive element 100, and the wiring 1005 is electrically connected to the other of the electrodes of the capacitive element 100. ..
  • the storage devices shown in FIG. 45 can form a memory cell array by arranging them in a matrix.
  • the transistor 300 is provided on the substrate 311 and functions as a conductor 316 that functions as a gate, an insulator 315 that functions as a gate insulator, a semiconductor region 313 that is a part of the substrate 311 and a low that functions as a source region or a drain region. It has a resistance region 314a and a low resistance region 314b.
  • the transistor 300 may be either a p-channel type or an n-channel type.
  • the semiconductor region 313 (a part of the substrate 311) on which the channel is formed has a convex shape. Further, the side surface and the upper surface of the semiconductor region 313 are provided so as to be covered with the conductor 316 via the insulator 315.
  • the conductor 316 may be made of a material that adjusts the work function. Since such a transistor 300 utilizes the convex portion of the semiconductor substrate, it is also called a FIN type transistor. It should be noted that an insulator that is in contact with the upper portion of the convex portion and functions as a mask for forming the convex portion may be provided. Further, although the case where a part of the semiconductor substrate is processed to form a convex portion is shown here, the SOI substrate may be processed to form a semiconductor film having a convex shape.
  • transistor 300 shown in FIG. 45 is an example, and the transistor 300 is not limited to its structure, and an appropriate transistor may be used according to the circuit configuration and the driving method.
  • the capacitive element 100 is provided above the transistor 200.
  • the capacitive element 100 has a conductor 110 that functions as a first electrode, a conductor 120 that functions as a second electrode, and an insulator 130 that functions as a dielectric.
  • the insulator 130 it is preferable to use an insulator that can be used as the insulator 286 shown in the above embodiment.
  • the conductor 112 provided on the conductor 240 and the conductor 110 can be formed at the same time.
  • the conductor 112 has a function as a plug or wiring that electrically connects to the capacitance element 100, the transistor 200, or the transistor 300.
  • the conductor 112 and the conductor 110 have a single-layer structure, but the structure is not limited to this, and a laminated structure of two or more layers may be used.
  • a conductor having a barrier property and a conductor having a high adhesion to a conductor having a high conductivity may be formed between a conductor having a barrier property and a conductor having a high conductivity.
  • the insulator 130 includes, for example, silicon oxide, silicon nitride, silicon nitride, silicon nitride, aluminum oxide, aluminum nitride, aluminum nitride, aluminum nitride, hafnium oxide, hafnium oxide, hafnium nitride, hafnium nitride. Or the like may be used, and it can be provided in a laminated or single layer.
  • the capacitance element 100 can secure a sufficient capacitance by having an insulator having a high dielectric constant (high-k), and by having an insulator having a large dielectric strength, the dielectric strength is improved and the capacitance is improved.
  • the electrostatic breakdown of the element 100 can be suppressed.
  • high-k materials materials having a high specific dielectric constant
  • examples of high-k materials include gallium oxide, hafnium oxide, zirconium oxide, oxides having aluminum and hafnium, nitride nitrides having aluminum and hafnium, silicon, and the like. There are oxides with hafnium, nitrides with silicon and hafnium, or nitrides with silicon and hafnium.
  • silicon oxide, silicon nitride, silicon nitride, silicon nitride, silicon oxide with fluorine, silicon oxide with carbon added, carbon and nitrogen are used as materials with high dielectric strength (materials with low relative permittivity).
  • silicon oxide, silicon oxide with pores or resin and the like are added.
  • a wiring layer provided with an interlayer film, wiring, a plug, etc. may be provided between the structures. Further, a plurality of wiring layers can be provided according to the design.
  • the conductor having a function as a plug or wiring may collectively give a plurality of structures the same reference numerals. Further, in the present specification and the like, the wiring and the plug electrically connected to the wiring may be integrated. That is, a part of the conductor may function as a wiring, and a part of the conductor may function as a plug.
  • an insulator 320, an insulator 322, an insulator 324, and an insulator 326 are laminated in this order on the transistor 300 as an interlayer film. Further, the insulator 320, the insulator 322, the insulator 324, and the insulator 326 are embedded with a capacitance element 100, a conductor 328 electrically connected to the transistor 200, a conductor 330, and the like. The conductor 328 and the conductor 330 function as plugs or wirings.
  • the insulator that functions as an interlayer film may function as a flattening film that covers the uneven shape below the insulator.
  • the upper surface of the insulator 322 may be flattened by a flattening treatment using a chemical mechanical polishing (CMP) method or the like in order to improve the flatness.
  • CMP chemical mechanical polishing
  • a wiring layer may be provided on the insulator 326 and the conductor 330.
  • the insulator 350, the insulator 352, and the insulator 354 are laminated in this order.
  • a conductor 356 is formed on the insulator 350, the insulator 352, and the insulator 354. The conductor 356 functions as a plug or wiring.
  • the insulator 210, the insulator 212, the insulator 214, and the insulator 216 are embedded with a conductor 218, a conductor (conductor 205) constituting the transistor 200, and the like.
  • the conductor 218 has a function as a plug or wiring for electrically connecting to the capacitance element 100 or the transistor 300.
  • an insulator 150 is provided on the conductor 120 and the insulator 130.
  • the insulator 217 is provided in contact with the side surface of the conductor 218 that functions as a plug.
  • the insulator 217 is provided in contact with the inner wall of the opening formed in the insulator 210, the insulator 212, the insulator 214, and the insulator 216. That is, the insulator 217 is provided between the conductor 218 and the insulator 210, the insulator 212, the insulator 214, and the insulator 216. Since the conductor 205 can be formed in parallel with the conductor 218, the insulator 217 may be formed in contact with the side surface of the conductor 205.
  • an insulator such as silicon nitride, aluminum oxide, or silicon nitride may be used. Since the insulator 217 is provided in contact with the insulator 212, the insulator 214, and the insulator 222, impurities such as water or hydrogen from the insulator 210 or the insulator 216 or the like are mixed into the oxide 230 through the conductor 218. Can be suppressed.
  • silicon nitride is suitable because it has a high blocking property against hydrogen. Further, it is possible to prevent oxygen contained in the insulator 210 or the insulator 216 from being absorbed by the conductor 218.
  • the insulator 217 can be formed in the same manner as the insulator 241a and the insulator 241b.
  • the PEALD method may be used to form a silicon nitride film, and anisotropic etching may be used to form an opening reaching the conductor 356.
  • Examples of the insulator that can be used as the interlayer film include oxides, nitrides, oxide nitrides, nitride oxides, metal oxides, metal oxide nitrides, and metal nitride oxides having insulating properties.
  • the material may be selected according to the function of the insulator.
  • the insulator 150, the insulator 210, the insulator 352, the insulator 354, and the like have an insulator having a low relative permittivity.
  • the insulator may have silicon nitride, silicon nitride, silicon oxide added with fluorine, silicon oxide added with carbon, silicon oxide added with carbon and nitrogen, silicon oxide or resin having pores, and the like.
  • the insulator may be silicon oxide, silicon nitride, silicon nitride, silicon nitride, silicon oxide added with fluorine, silicon oxide added with carbon, silicon oxide added with carbon and nitrogen, or silicon oxide having pores.
  • silicon oxide and silicon nitride are thermally stable, they can be combined with a resin to form a laminated structure that is thermally stable and has a low relative permittivity.
  • the resin include polyester, polyolefin, polyamide (nylon, aramid, etc.), polyimide, polycarbonate, acrylic, and the like.
  • a transistor using an oxide semiconductor can stabilize the electrical characteristics of the transistor by surrounding it with an insulator having a function of suppressing the permeation of impurities such as hydrogen and oxygen. Therefore, as the insulator 214, the insulator 212, the insulator 350, and the like, an insulator having a function of suppressing the permeation of impurities such as hydrogen and oxygen may be used.
  • Examples of the insulator having a function of suppressing the permeation of impurities such as hydrogen and oxygen include boron, carbon, nitrogen, oxygen, fluorine, magnesium, aluminum, silicon, phosphorus, chlorine, argon, gallium, germanium, yttrium, and zirconium. Insulators containing, lanthanum, neodymium, hafnium or tantalum may be used in single layers or in layers.
  • an insulator having a function of suppressing the permeation of impurities such as hydrogen and oxygen aluminum oxide, magnesium oxide, gallium oxide, germanium oxide, yttrium oxide, zirconium oxide, lanthanum oxide, neodymium oxide, hafnium oxide or Metal oxides such as tantalum oxide, silicon nitride or silicon nitride can be used.
  • Conductors that can be used for wiring and plugs include aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, and indium.
  • a material containing one or more metal elements selected from ruthenium and the like can be used.
  • a semiconductor having high electric conductivity typified by polycrystalline silicon containing an impurity element such as phosphorus, and silicide such as nickel silicide may be used.
  • the conductor 328, the conductor 330, the conductor 356, the conductor 218, the conductor 112, and the like include a metal material, an alloy material, a metal nitride material, a metal oxide material, and the like formed of the above materials.
  • a metal material such as tungsten or molybdenum that has both heat resistance and conductivity, and it is particularly preferable to use tungsten.
  • it is preferably formed of a low resistance conductive material such as aluminum or copper. Wiring resistance can be reduced by using a low resistance conductive material.
  • an insulator having an excess oxygen region may be provided in the vicinity of the oxide semiconductor. In that case, it is preferable to provide an insulator having a barrier property between the insulator having the excess oxygen region and the conductor provided in the insulator having the excess oxygen region.
  • an insulator 241 between the insulator 224 and the insulator 280 having excess oxygen and the conductor 240 By providing the insulator 241 in contact with the insulator 222, the insulator 282, the insulator 287, and the insulator 283, the insulator 224 and the transistor 200 are sealed by the insulator having a barrier property. It can be a structure.
  • the insulator 241 it is possible to suppress the excess oxygen contained in the insulator 224 and the insulator 280 from being absorbed by the conductor 240. Further, by having the insulator 241, it is possible to suppress the diffusion of hydrogen, which is an impurity, to the transistor 200 via the conductor 240.
  • an insulating material having a function of suppressing the diffusion of impurities such as water and hydrogen and oxygen it is preferable to use silicon nitride, silicon nitride oxide, aluminum oxide or hafnium oxide.
  • silicon nitride is preferable because it has a high blocking property against hydrogen.
  • metal oxides such as magnesium oxide, gallium oxide, germanium oxide, yttrium oxide, zirconium oxide, lanthanum oxide, neodymium oxide, and tantalum oxide can be used.
  • the transistor 200 is preferably sealed with an insulator 212, an insulator 214, an insulator 282, an insulator 287, and an insulator 283. With such a configuration, it is possible to reduce the mixing of hydrogen contained in the insulator 274, the insulator 150 and the like into the insulator 280 and the like.
  • the conductor 240 penetrates through the insulator 283, the insulator 287, and the insulator 282, and the conductor 218 penetrates through the insulator 214 and the insulator 212.
  • the insulator 241 penetrates. It is provided in contact with the conductor 240, and the insulator 217 is provided in contact with the conductor 218. Thereby, hydrogen mixed in the insulator 212, the insulator 214, the insulator 282, the insulator 287, and the insulator 283 can be reduced through the conductor 240 and the conductor 218.
  • the transistor 200 is more reliably sealed by the insulator 212, the insulator 214, the insulator 282, the insulator 287, the insulator 283, the insulator 241 and the insulator 217, and is included in the insulator 274 and the like. It is possible to reduce the mixing of impurities such as hydrogen from the outside.
  • the insulator 216, the insulator 224, the insulator 280, the insulator 250, and the insulator 274 are formed by a film forming method using a gas in which hydrogen atoms are reduced or removed, as shown in the previous embodiment. It is preferably formed. Thereby, the hydrogen concentration of the insulator 216, the insulator 224, the insulator 280, the insulator 250, and the insulator 274 can be reduced.
  • the hydrogen concentration of the silicon-based insulating film in the vicinity of the transistor 200 can be reduced, and the hydrogen concentration of the oxide 230 can be reduced.
  • a dicing line (sometimes referred to as a scribe line, a division line, or a cutting line) provided when a plurality of semiconductor devices are taken out in a chip shape by dividing a large-area substrate into semiconductor elements will be described. ..
  • a dividing method for example, there is a case where a groove (dicing line) for dividing a semiconductor element is first formed on a substrate, then the dicing line is cut, and the semiconductor device is divided (divided) into a plurality of semiconductor devices.
  • the region where the insulator 287 and the insulator 212 are in contact overlap with the dicing line That is, in the vicinity of the region serving as the dicing line provided on the outer edge of the memory cell having the plurality of transistors 200, the insulator 282, the insulator 280, the insulator 254, the insulator 224, the insulator 222, the insulator 216, and the insulator.
  • An opening is provided in 214.
  • the insulator 212 and the insulator 287 are in contact with each other at the openings provided in the insulator 282, the insulator 280, the insulator 254, the insulator 224, the insulator 222, the insulator 216, and the insulator 214.
  • the insulator 282, the insulator 280, the insulator 254, the insulator 224, the insulator 222, the insulator 216, and the insulator 214 may be provided with openings so that the insulator 212 and the insulator 287 are in contact with each other.
  • the insulator 212 and the insulator 287 may be formed by using the same material and the same method. By providing the insulator 212 and the insulator 287 with the same material and the same method, the adhesion can be improved. For example, it is preferable to use silicon nitride.
  • the transistor 200 can be wrapped by the insulator 212, the insulator 214, the insulator 282, the insulator 287, and the insulator 283. Since at least one of the insulator 212, the insulator 214, the insulator 282, the insulator 287, and the insulator 283 has a function of suppressing the diffusion of oxygen, hydrogen, and water, it is shown in the present embodiment.
  • impurities such as hydrogen or water are mixed and diffused into the transistor 200 from the side surface direction of the divided substrate even if the substrate is processed into a plurality of chips. You can prevent that.
  • the structure can prevent the excess oxygen of the insulator 280 and the insulator 224 from diffusing to the outside. Therefore, the excess oxygen of the insulator 280 and the insulator 224 is efficiently supplied to the oxide in which the channel is formed in the transistor 200.
  • the oxygen can reduce the oxygen deficiency of the oxide in which the channel is formed in the transistor 200.
  • the oxide in which the channel is formed in the transistor 200 can be made into an oxide semiconductor having a low defect level density and stable characteristics. That is, it is possible to suppress fluctuations in the electrical characteristics of the transistor 200 and improve reliability.
  • the shape of the capacitance element 100 is a planar type, but the storage device shown in the present embodiment is not limited to this.
  • the shape of the capacitance element 100 may be a cylinder type.
  • the storage device shown in FIG. 46 has the same configuration as the semiconductor device shown in FIG. 45 in the configuration below the insulator 150.
  • the insulator 150 is provided on the insulator 130, and the insulator 142 is provided on the insulator 150. An opening is formed in the insulator 150 and the insulator 142.
  • the capacitive element 100 shown in FIG. 46 has a conductor 115, an insulator 145 on the conductor 115 and the insulator 142, and a conductor 125 on the insulator 145.
  • a conductor 115, the insulator 145, and the conductor 125 is arranged in the opening.
  • the conductor 115 functions as a lower electrode of the capacitance element 100
  • the conductor 125 functions as an upper electrode of the capacitance element 100
  • the insulator 145 functions as a dielectric of the capacitance element 100.
  • the capacitance element 100 has a configuration in which the upper electrode and the lower electrode face each other with a dielectric sandwiched not only on the bottom surface but also on the side surface at the openings of the insulator 150 and the insulator 142, and the capacitance per unit area.
  • the capacity can be increased. Therefore, the deeper the depth of the opening, the larger the capacitance of the capacitance element 100 can be.
  • An insulator 152 is provided on the conductor 125 and the insulator 145.
  • an insulator that can be used for the insulator 280 may be used.
  • the insulator 142 preferably functions as an etching stopper when forming an opening of the insulator 150, and an insulator that can be used for the insulator 214 may be used.
  • the shape of the openings formed in the insulator 150 and the insulator 142 as viewed from above may be a quadrangle, a polygonal shape other than the quadrangle, or a polygonal shape with curved corners. , It may be a circular shape including an ellipse.
  • it is preferable that the area where the opening and the transistor 200 overlap is large. With such a configuration, the occupied area of the semiconductor device having the capacitance element 100 and the transistor 200 can be reduced.
  • the conductor 115 is arranged in contact with the insulator 142 and the opening formed in the insulator 150. It is preferable that the upper surface of the conductor 115 substantially coincides with the upper surface of the insulator 142. Further, the lower surface of the conductor 115 is in contact with the conductor 110 through the opening of the insulator 130.
  • the conductor 115 is preferably formed by using an ALD method, a CVD method, or the like, and for example, a conductor that can be used for the conductor 205 may be used.
  • the insulator 145 is arranged so as to cover the conductor 115 and the insulator 142.
  • the insulator 145 includes, for example, silicon oxide, silicon nitride, silicon nitride, silicon nitride, zirconium oxide, aluminum oxide, aluminum oxide, aluminum nitride, aluminum nitride, hafnium oxide, hafnium oxide, hafnium oxide, and nitride.
  • Hafnium or the like may be used, and it can be provided in a laminated or single layer.
  • an insulating film in which zirconium oxide, aluminum oxide, and zirconium oxide are laminated in this order can be used.
  • a material having a large dielectric strength such as silicon nitride or a material having a high dielectric constant (high-k) for the insulator 145.
  • a laminated structure of a material having a large dielectric strength and a high dielectric constant (high-k) material may be used.
  • high-k materials materials having a high specific dielectric constant
  • examples of high-k materials include gallium oxide, hafnium oxide, zirconium oxide, oxides having aluminum and hafnium, nitride nitrides having aluminum and hafnium, silicon, and the like.
  • oxides having hafnium, nitrides having silicon and hafnium, and nitrides having silicon and hafnium By using such a high-k material, it is possible to sufficiently secure the capacitance of the capacitance element 100 even if the insulator 145 is thickened. By increasing the thickness of the insulator 145, the leakage current generated between the conductor 115 and the conductor 125 can be suppressed.
  • silicon oxide, silicon nitride, silicon nitride, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, and vacancies are used as materials having a large dielectric strength.
  • silicon oxide, resin, etc. an insulating film laminated in the order of silicon nitride formed by the ALD method, silicon oxide formed by the PEALD method, and silicon nitride formed by the ALD method can be used.
  • the conductor 125 is arranged so as to fill the openings formed in the insulator 142 and the insulator 150. Further, the conductor 125 is electrically connected to the wiring 1005 via the conductor 140 and the conductor 153.
  • the conductor 125 is preferably formed by using an ALD method, a CVD method, or the like, and for example, a conductor that can be used for the conductor 205 may be used.
  • the conductor 153 is provided on the insulator 154 and is covered with the insulator 156.
  • a conductor that can be used for the conductor 112 may be used, and as the insulator 156, an insulator that can be used for the insulator 152 may be used.
  • the conductor 153 is in contact with the upper surface of the conductor 140, and functions as a terminal of the capacitive element 100, the transistor 200, or the transistor 300.
  • a transistor using an oxide as a semiconductor (hereinafter, may be referred to as an OS transistor) according to one aspect of the present invention.
  • a storage device to which a capacitive element is applied (hereinafter, may be referred to as an OS memory device) will be described.
  • the OS memory device is a storage device having at least a capacitance element and an OS transistor that controls charging / discharging of the capacitance element. Since the off-current of the OS transistor is extremely small, the OS memory device has excellent holding characteristics and can function as a non-volatile memory.
  • FIG. 47A shows an example of the configuration of the OS memory device.
  • the storage device 1400 has a peripheral circuit 1411 and a memory cell array 1470.
  • the peripheral circuit 1411 includes a row circuit 1420, a column circuit 1430, an output circuit 1440, and a control logic circuit 1460.
  • the column circuit 1430 includes, for example, a column decoder, a precharge circuit, a sense amplifier, a writing circuit, and the like.
  • the precharge circuit has a function of precharging the wiring.
  • the sense amplifier has a function of amplifying a data signal read from a memory cell.
  • the wiring is the wiring connected to the memory cell of the memory cell array 1470, and will be described in detail later.
  • the amplified data signal is output to the outside of the storage device 1400 as a data signal RDATA via the output circuit 1440.
  • the row circuit 1420 has, for example, a row decoder, a word line driver circuit, and the like, and can select a row to be accessed.
  • a low power supply voltage (VSS), a high power supply voltage (VDD) for the peripheral circuit 1411, and a high power supply voltage (VIL) for the memory cell array 1470 are supplied to the storage device 1400 from the outside as power supply voltages. Further, a control signal (CE, WE, RE), an address signal ADDR, and a data signal WDATA are input to the storage device 1400 from the outside.
  • the address signal ADDR is input to the row decoder and column decoder, and the data signal WDATA is input to the write circuit.
  • the control logic circuit 1460 processes control signals (CE, WE, RE) input from the outside to generate control signals for row decoders and column decoders.
  • the control signal CE is a chip enable signal
  • the control signal WE is a write enable signal
  • the control signal RE is a read enable signal.
  • the signal processed by the control logic circuit 1460 is not limited to this, and other control signals may be input as needed.
  • the memory cell array 1470 has a plurality of memory cell MCs arranged in a matrix and a plurality of wirings.
  • the number of wires connecting the memory cell array 1470 and the row circuit 1420 is determined by the configuration of the memory cell MC, the number of memory cell MCs in a row, and the like. Further, the number of wirings connecting the memory cell array 1470 and the column circuit 1430 is determined by the configuration of the memory cell MC, the number of memory cell MCs in one row, and the like.
  • FIG. 47A shows an example in which the peripheral circuit 1411 and the memory cell array 1470 are formed on the same plane
  • the present embodiment is not limited to this.
  • the memory cell array 1470 may be provided so as to overlap a part of the peripheral circuit 1411.
  • a sense amplifier may be provided so as to overlap under the memory cell array 1470.
  • FIGS. 48A to 48H An example of a memory cell configuration applicable to the above-mentioned memory cell MC will be described with reference to FIGS. 48A to 48H.
  • [DOSRAM] 48A to 48C show examples of circuit configurations of DRAM memory cells.
  • a DRAM using a memory cell of a 1OS transistor and 1 capacitance element type may be referred to as a DOSRAM (Dynamic Oxide Semiconductor Random Access Memory).
  • the memory cell 1471 shown in FIG. 48A includes a transistor M1 and a capacitive element CA.
  • the transistor M1 has a gate (sometimes called a top gate) and a back gate.
  • the first terminal of the transistor M1 is connected to the first terminal of the capacitive element CA, the second terminal of the transistor M1 is connected to the wiring BIL, the gate of the transistor M1 is connected to the wiring WOL, and the back gate of the transistor M1. Is connected to the wiring BGL.
  • the second terminal of the capacitive element CA is connected to the wiring CAL.
  • the wiring BIL functions as a bit line
  • the wiring WOL functions as a word line.
  • the wiring CAL functions as wiring for applying a predetermined potential to the second terminal of the capacitive element CA. It is preferable to apply a low level potential to the wiring CAL when writing and reading data.
  • the wiring BGL functions as wiring for applying a potential to the back gate of the transistor M1.
  • the threshold voltage of the transistor M1 can be increased or decreased by applying an arbitrary potential to the wiring BGL.
  • the transistor M1 of the memory cell 1471 shown in FIG. 48A corresponds to the transistor 200.
  • the memory cell MC is not limited to the memory cell 1471, and the circuit configuration can be changed.
  • the memory cell MC may have a configuration in which the back gate of the transistor M1 is connected to the wiring WOL instead of the wiring BGL, as in the memory cell 1472 shown in FIG. 48B.
  • the memory cell MC may be a memory cell composed of a transistor having a single gate structure, that is, a transistor M1 having no back gate, as in the memory cell 1473 shown in FIG. 48C.
  • a transistor 200 can be used as the transistor M1 and a capacitance element 100 can be used as the capacitance element CA.
  • an OS transistor as the transistor M1
  • the leakage current of the transistor M1 can be made very small. That is, since the written data can be held by the transistor M1 for a long time, the frequency of refreshing the memory cells can be reduced. Alternatively, the memory cell refresh operation can be eliminated. Further, since the leak current is very small, multi-valued data or analog data can be held in the memory cell 1471, the memory cell 1472, and the memory cell 1473.
  • the sense amplifier is provided so as to overlap under the memory cell array 1470 as described above, the bit line can be shortened. As a result, the bit line capacity is reduced, and the holding capacity of the memory cell can be reduced.
  • FIGS. 48D to 48G show a circuit configuration example of a gain cell type memory cell having two transistors and one capacitance element.
  • the memory cell 1474 shown in FIG. 48D includes a transistor M2, a transistor M3, and a capacitance element CB.
  • the transistor M2 has a top gate (sometimes referred to simply as a gate) and a back gate.
  • NOSRAM Nonvolatile Oxide Semiconductor RAM
  • the first terminal of the transistor M2 is connected to the first terminal of the capacitive element CB, the second terminal of the transistor M2 is connected to the wiring WBL, the gate of the transistor M2 is connected to the wiring WOL, and the back gate of the transistor M2. Is connected to the wiring BGL.
  • the second terminal of the capacitive element CB is connected to the wiring CAL.
  • the first terminal of the transistor M3 is connected to the wiring RBL, the second terminal of the transistor M3 is connected to the wiring SL, and the gate of the transistor M3 is connected to the first terminal of the capacitive element CB.
  • the wiring WBL functions as a write bit line
  • the wiring RBL functions as a read bit line
  • the wiring WOL functions as a word line.
  • the wiring CAL functions as wiring for applying a predetermined potential to the second terminal of the capacitance element CB. It is preferable to apply a low level potential to the wiring CAL during data writing, data retention, and data reading.
  • the wiring BGL functions as wiring for applying an electric potential to the back gate of the transistor M2.
  • the threshold voltage of the transistor M2 can be increased or decreased by applying an arbitrary potential to the wiring BGL.
  • the memory cell 1474 shown in FIG. 48D corresponds to the storage device shown in FIG. 45. That is, the transistor M2 is in the transistor 200, the capacitive element CB is in the capacitive element 100, the transistor M3 is in the transistor 300, the wiring WBL is in the wiring 1003, the wiring WOL is in the wiring 1004, the wiring BGL is in the wiring 1006, and the wiring CAL is in the wiring 1006.
  • the wiring RBL corresponds to the wiring 1002
  • the wiring SL corresponds to the wiring 1001.
  • the memory cell MC is not limited to the memory cell 1474, and the circuit configuration can be appropriately changed.
  • the memory cell MC may have a configuration in which the back gate of the transistor M2 is connected to the wiring WOL instead of the wiring BGL, as in the memory cell 1475 shown in FIG. 48E.
  • the memory cell MC may be a memory cell composed of a transistor having a single gate structure, that is, a transistor M2 having no back gate, as in the memory cell 1476 shown in FIG. 48F.
  • the memory cell MC may have a configuration in which the wiring WBL and the wiring RBL are combined as one wiring BIL, as in the memory cell 1477 shown in FIG. 48G.
  • a transistor 200 can be used as the transistor M2
  • a transistor 300 can be used as the transistor M3
  • a capacitance element 100 can be used as the capacitance element CB.
  • OS transistor an OS transistor
  • the leakage current of the transistor M2 can be made very small.
  • the written data can be held by the transistor M2 for a long time, so that the frequency of refreshing the memory cells can be reduced.
  • the memory cell refresh operation can be eliminated.
  • the leak current is very small, multi-valued data or analog data can be held in the memory cell 1474. The same applies to the memory cells 1475 to 1477.
  • the transistor M3 may be a transistor having silicon in the channel forming region (hereinafter, may be referred to as a Si transistor).
  • the conductive type of the Si transistor may be an n-channel type or a p-channel type.
  • the Si transistor may have higher field effect mobility than the OS transistor. Therefore, a Si transistor may be used as the transistor M3 that functions as a readout transistor. Further, by using a Si transistor for the transistor M3, the transistor M2 can be provided by stacking the transistor M3 on the transistor M3, so that the occupied area of the memory cell can be reduced and the storage device can be highly integrated.
  • the transistor M3 may be an OS transistor.
  • an OS transistor is used for the transistor M2 and the transistor M3, the circuit can be configured by using only the n-type transistor in the memory cell array 1470.
  • FIG. 48H shows an example of a gain cell type memory cell having a 3-transistor and 1-capacity element.
  • the memory cell 1478 shown in FIG. 48H includes transistors M4 to M6 and a capacitive element CC.
  • the capacitive element CC is appropriately provided.
  • the memory cell 1478 is electrically connected to the wiring BIL, the wiring RWL, the wiring WWL, the wiring BGL, and the wiring GNDL.
  • Wiring GNDL is a wiring that gives a low level potential. Note that the memory cell 1478 may be electrically connected to the wiring RBL and the wiring WBL instead of the wiring BIL.
  • Transistor M4 is an OS transistor having a back gate, and the back gate is electrically connected to the wiring BGL.
  • the back gate and the gate of the transistor M4 may be electrically connected to each other. Alternatively, the transistor M4 does not have to have a back gate.
  • the transistor M5 and the transistor M6 may be an n-channel Si transistor or a p-channel Si transistor, respectively.
  • the transistor M4 to the transistor M6 may be an OS transistor.
  • the memory cell array 1470 can be configured by using only n-type transistors.
  • the transistor 200 can be used as the transistor M4
  • the transistor 300 can be used as the transistor M5 and the transistor M6, and the capacitance element 100 can be used as the capacitance element CC.
  • the leakage current of the transistor M4 can be made very small.
  • the configurations of the peripheral circuit 1411, the memory cell array 1470, and the like shown in the present embodiment are not limited to the above.
  • the arrangement or function of these circuits and the wiring, circuit elements, etc. connected to the circuits may be changed, deleted, or added as necessary.
  • FIGS. 49A and 49B An example of a chip 1200 on which the semiconductor device of the present invention is mounted is shown with reference to FIGS. 49A and 49B.
  • a plurality of circuits (systems) are mounted on the chip 1200.
  • a technique for integrating a plurality of circuits (systems) on one chip in this way may be referred to as a system on chip (SoC).
  • SoC system on chip
  • the chip 1200 includes a CPU 1211, GPU 1212, one or more analog arithmetic units 1213, one or more memory controllers 1214, one or more interfaces 1215, one or more network circuits 1216, and the like.
  • the chip 1200 is provided with a bump (not shown) and is connected to the first surface of the printed circuit board (Printed Circuit Board: PCB) 1201 as shown in FIG. 49B. Further, a plurality of bumps 1202 are provided on the back surface of the first surface of the PCB 1201 and are connected to the motherboard 1203.
  • a bump not shown
  • PCB printed circuit Board
  • the motherboard 1203 may be provided with a storage device such as a DRAM 1221 and a flash memory 1222.
  • a storage device such as a DRAM 1221 and a flash memory 1222.
  • the DOSRAM shown in the previous embodiment can be used for the DRAM 1221.
  • the NO SRAM shown in the above embodiment can be used for the flash memory 1222.
  • the CPU 1211 preferably has a plurality of CPU cores.
  • the GPU 1212 preferably has a plurality of GPU cores.
  • the CPU 1211 and the GPU 1212 may each have a memory for temporarily storing data.
  • a memory common to the CPU 1211 and the GPU 1212 may be provided on the chip 1200.
  • the above-mentioned NOSRAM or DOSRAM can be used.
  • GPU1212 is suitable for parallel calculation of a large amount of data, and can be used for image processing and product-sum calculation. By providing the GPU 1212 with an image processing circuit using the oxide semiconductor of the present invention and a product-sum calculation circuit, image processing and product-sum calculation can be executed with low power consumption.
  • the wiring between the CPU 1211 and the GPU 1212 can be shortened, and the data transfer from the CPU 1211 to the GPU 1212, the data transfer between the memory of the CPU 1211 and the GPU 1212, And, after the calculation by the GPU 1212, the calculation result can be transferred from the GPU 1212 to the CPU 1211 at high speed.
  • the analog arithmetic unit 1213 has one or both of an A / D (analog / digital) conversion circuit and a D / A (digital / analog) conversion circuit. Further, the product-sum calculation circuit may be provided in the analog calculation unit 1213.
  • the memory controller 1214 has a circuit that functions as a controller of the DRAM 1221 and a circuit that functions as an interface of the flash memory 1222.
  • the interface 1215 has an interface circuit with an externally connected device such as a display device, a speaker, a microphone, a camera, and a controller.
  • the controller includes a mouse, a keyboard, a game controller, and the like.
  • USB Universal Serial Bus
  • HDMI registered trademark
  • High-Definition Multimedia Interface High-Definition Multimedia Interface
  • the network circuit 1216 has a circuit for a network such as a LAN (Local Area Network). It may also have a circuit for network security.
  • a network such as a LAN (Local Area Network). It may also have a circuit for network security.
  • the above circuit (system) can be formed on the chip 1200 by the same manufacturing process. Therefore, even if the number of circuits required for the chip 1200 increases, it is not necessary to increase the manufacturing process, and the chip 1200 can be manufactured at low cost.
  • the PCB 1201, the DRAM 1221 provided with the chip 1200 having the GPU 1212, and the motherboard 1203 provided with the flash memory 1222 can be referred to as the GPU module 1204.
  • the GPU module 1204 Since the GPU module 1204 has a chip 1200 using SoC technology, its size can be reduced. Further, since it is excellent in image processing, it is suitable for use in portable electronic devices such as smartphones, tablet terminals, laptop PCs, and portable (take-out) game machines.
  • a deep neural network (DNN), a convolutional neural network (CNN), a recurrent neural network (RNN), a self-encoder, a deep Boltzmann machine (DBM), and a deep belief network (DEM) are provided by a product-sum calculation circuit using GPU1212. Since a method such as DBN) can be executed, the chip 1200 can be used as an AI chip, or the GPU module 1204 can be used as an AI system module.
  • the present embodiment shows an example of an electronic component and an electronic device in which the storage device and the like shown in the above embodiment are incorporated.
  • FIG. 50A shows a perspective view of the electronic component 700 and the substrate on which the electronic component 700 is mounted (mounting substrate 704).
  • the electronic component 700 shown in FIG. 50A has a storage device 720 in the mold 711. In FIG. 50A, a part is omitted in order to show the inside of the electronic component 700.
  • the electronic component 700 has a land 712 on the outside of the mold 711. The land 712 is electrically connected to the electrode pad 713, and the electrode pad 713 is electrically connected to the storage device 720 by a wire 714.
  • the electronic component 700 is mounted on, for example, the printed circuit board 702. A plurality of such electronic components are combined and each is electrically connected on the printed circuit board 702 to complete the mounting board 704.
  • the storage device 720 has a drive circuit layer 721 and a storage circuit layer 722.
  • FIG. 50B shows a perspective view of the electronic component 730.
  • the electronic component 730 is an example of SiP (System in package) or MCM (Multi Chip Module).
  • the electronic component 730 is provided with an interposer 731 on a package substrate 732 (printed circuit board), and a semiconductor device 735 and a plurality of storage devices 720 are provided on the interposer 731.
  • the electronic component 730 shows an example in which the storage device 720 is used as a wideband memory (HBM: High Bandwidth Memory). Further, as the semiconductor device 735, an integrated circuit (semiconductor device) such as a CPU, GPU, or FPGA can be used.
  • HBM High Bandwidth Memory
  • the package substrate 732 a ceramic substrate, a plastic substrate, a glass epoxy substrate, or the like can be used.
  • the interposer 731 a silicon interposer, a resin interposer, or the like can be used.
  • the interposer 731 has a plurality of wirings and has a function of electrically connecting a plurality of integrated circuits having different terminal pitches.
  • the plurality of wirings are provided in a single layer or multiple layers.
  • the interposer 731 has a function of electrically connecting the integrated circuit provided on the interposer 731 to the electrode provided on the package substrate 732.
  • the interposer may be referred to as a "rewiring board” or an "intermediate board”.
  • a through electrode may be provided on the interposer 731, and the integrated circuit and the package substrate 732 may be electrically connected using the through electrode.
  • TSV Three Silicon Via
  • interposer 731 It is preferable to use a silicon interposer as the interposer 731. Since it is not necessary to provide an active element in the silicon interposer, it can be manufactured at a lower cost than an integrated circuit. On the other hand, since the wiring of the silicon interposer can be formed by a semiconductor process, it is easy to form fine wiring, which is difficult with a resin interposer.
  • the interposer on which the HBM is mounted is required to form fine and high-density wiring. Therefore, it is preferable to use a silicon interposer as the interposer on which the HBM is mounted.
  • the reliability is unlikely to decrease due to the difference in the expansion coefficient between the integrated circuit and the interposer. Further, since the surface of the silicon interposer is high, poor connection between the integrated circuit provided on the silicon interposer and the silicon interposer is unlikely to occur. In particular, in a 2.5D package (2.5-dimensional mounting) in which a plurality of integrated circuits are arranged side by side on an interposer, it is preferable to use a silicon interposer.
  • a heat sink may be provided so as to be overlapped with the electronic component 730.
  • the heat sink it is preferable that the heights of the integrated circuits provided on the interposer 731 are the same.
  • the heights of the storage device 720 and the semiconductor device 735 are the same.
  • an electrode 733 may be provided on the bottom of the package substrate 732.
  • FIG. 50B shows an example in which the electrode 733 is formed of solder balls. By providing solder balls in a matrix on the bottom of the package substrate 732, BGA (Ball Grid Array) mounting can be realized. Further, the electrode 733 may be formed of a conductive pin. PGA (Pin Grid Array) mounting can be realized by providing conductive pins in a matrix on the bottom of the package substrate 732.
  • the electronic component 730 can be mounted on another substrate by using various mounting methods, not limited to BGA and PGA.
  • BGA Band-GPU
  • PGA Stimble Pin Grid Array
  • LGA Land Grid Array
  • QFP Quad Flat Package
  • QFJ Quad Flat J-leaded package
  • QFN QuadFNeged method using QFN (QuadNeg) be able to.
  • the semiconductor device shown in the above embodiment is, for example, a storage device for various electronic devices (for example, information terminals, computers, smartphones, electronic book terminals, digital cameras (including video cameras), recording / playback devices, navigation systems, etc.).
  • the computer includes a tablet computer, a notebook computer, a desktop computer, and a large computer such as a server system.
  • the semiconductor device shown in the above embodiment is applied to various removable storage devices such as a memory card (for example, an SD card), a USB memory, and an SSD (solid state drive).
  • 51A to 51E schematically show some configuration examples of the removable storage device.
  • the semiconductor device shown in the above embodiment is processed into a packaged memory chip and used for various storage devices and removable memories.
  • FIG. 51A is a schematic diagram of a USB memory.
  • the USB memory 1100 has a housing 1101, a cap 1102, a USB connector 1103, and a board 1104.
  • the substrate 1104 is housed in the housing 1101.
  • a memory chip 1105 and a controller chip 1106 are attached to the substrate 1104.
  • the semiconductor device shown in the previous embodiment can be incorporated into the memory chip 1105 or the like.
  • FIG. 51B is a schematic view of the appearance of the SD card
  • FIG. 51C is a schematic view of the internal structure of the SD card.
  • the SD card 1110 has a housing 1111 and a connector 1112 and a substrate 1113.
  • the substrate 1113 is housed in the housing 1111.
  • a memory chip 1114 and a controller chip 1115 are attached to the substrate 1113.
  • the capacity of the SD card 1110 can be increased.
  • a wireless chip having a wireless communication function may be provided on the substrate 1113.
  • data on the memory chip 1114 can be read and written by wireless communication between the host device and the SD card 1110.
  • the semiconductor device shown in the previous embodiment can be incorporated into the memory chip 1114 or the like.
  • FIG. 51D is a schematic view of the appearance of the SSD
  • FIG. 51E is a schematic view of the internal structure of the SSD.
  • the SSD 1150 has a housing 1151, a connector 1152 and a substrate 1153.
  • the substrate 1153 is housed in the housing 1151.
  • a memory chip 1154, a memory chip 1155, and a controller chip 1156 are attached to the substrate 1153.
  • the memory chip 1155 is a work memory of the controller chip 1156, and for example, a DOSRAM chip may be used.
  • the capacity of the SSD 1150 can be increased.
  • the semiconductor device shown in the previous embodiment can be incorporated into the memory chip 1154 or the like.
  • the semiconductor device according to one aspect of the present invention can be used for a processor such as a CPU or GPU, or a chip.
  • 52A to 52H show specific examples of an electronic device including a processor such as a CPU or GPU or a chip according to one aspect of the present invention.
  • the GPU or chip according to one aspect of the present invention can be mounted on various electronic devices.
  • electronic devices include relatively large screens such as television devices, monitors for desktop or notebook information terminals, digital signage (electronic signage), and large game machines such as pachinko machines.
  • digital cameras, digital video cameras, digital photo frames, electronic book readers, mobile phones, portable game machines, personal digital assistants, sound reproduction devices, and the like can be mentioned.
  • artificial intelligence can be mounted on the electronic device.
  • the electronic device of one aspect of the present invention may have an antenna.
  • the display unit can display images, information, and the like.
  • the antenna may be used for non-contact power transmission.
  • the electronic device of one aspect of the present invention includes sensors (force, displacement, position, velocity, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemical substance, voice, time, hardness, electric field, current, It may have the ability to measure voltage, power, radiation, flow rate, humidity, gradient, vibration, odor or infrared rays).
  • the electronic device of one aspect of the present invention can have various functions. For example, a function to display various information (still images, moving images, text images, etc.) on the display unit, a touch panel function, a function to display a calendar, date or time, a function to execute various software (programs), wireless communication. It can have a function, a function of reading a program or data recorded on a recording medium, and the like. 52A to 52H show examples of electronic devices.
  • FIG. 52A illustrates a mobile phone (smartphone) which is a kind of information terminal.
  • the information terminal 5100 has a housing 5101 and a display unit 5102, and as an input interface, a touch panel is provided in the display unit 5102 and buttons are provided in the housing 5101.
  • the information terminal 5100 can execute an application using artificial intelligence by applying the chip of one aspect of the present invention.
  • Examples of the application using artificial intelligence include an application that recognizes a conversation and displays the conversation content on the display unit 5102, and recognizes characters and figures input by the user on the touch panel provided in the display unit 5102.
  • Examples include an application displayed on the display unit 5102, an application for performing biometric authentication such as a fingerprint and a voice print, and the like.
  • FIG. 52B shows a notebook type information terminal 5200.
  • the notebook-type information terminal 5200 includes a main body 5201 of the information terminal, a display unit 5202, and a keyboard 5203.
  • the notebook-type information terminal 5200 can execute an application using artificial intelligence by applying the chip of one aspect of the present invention.
  • applications using artificial intelligence include design support software, text correction software, and menu automatic generation software. Further, by using the notebook type information terminal 5200, it is possible to develop a new artificial intelligence.
  • a smartphone and a notebook-type information terminal are taken as examples of electronic devices, which are shown in FIGS. 52A and 52B, respectively, but information terminals other than the smartphone and the notebook-type information terminal can be applied.
  • information terminals other than smartphones and notebook-type information terminals include PDAs (Personal Digital Assistants), desktop-type information terminals, workstations, and the like.
  • FIG. 52C shows a portable game machine 5300, which is an example of a game machine.
  • the portable game machine 5300 has a housing 5301, a housing 5302, a housing 5303, a display unit 5304, a connection unit 5305, an operation key 5306, and the like.
  • the housing 5302 and the housing 5303 can be removed from the housing 5301.
  • the connection unit 5305 provided in the housing 5301 to another housing (not shown)
  • the video output to the display unit 5304 can be output to another video device (not shown). it can.
  • the housing 5302 and the housing 5303 can each function as operation units. This allows a plurality of players to play the game at the same time.
  • the chips shown in the previous embodiment can be incorporated into the chips provided on the substrates of the housing 5301, the housing 5302, and the housing 5303.
  • FIG. 52D shows a stationary game machine 5400, which is an example of a game machine.
  • a controller 5402 is connected to the stationary game machine 5400 wirelessly or by wire.
  • a low power consumption game machine can be realized by applying the GPU or chip of one aspect of the present invention to a game machine such as a portable game machine 5300 or a stationary game machine 5400. Further, since the heat generation from the circuit can be reduced due to the low power consumption, the influence of the heat generation on the circuit itself, the peripheral circuit, and the module can be reduced.
  • the portable game machine 5300 having artificial intelligence can be realized.
  • expressions such as the progress of the game, the behavior of creatures appearing in the game, and the phenomena that occur in the game are defined by the program that the game has, but by applying artificial intelligence to the handheld game machine 5300.
  • Expressions that are not limited to game programs are possible. For example, it is possible to express the content of questions asked by the player, the progress of the game, the timing of events in the game, the behavior of the characters appearing in the game, etc., without being limited to the program of the game. ..
  • the game player can be constructed anthropomorphically by artificial intelligence. Therefore, by setting the opponent as a game player by artificial intelligence, even one player can play the game. You can play the game.
  • FIGS. 52C and 52D a portable game machine and a stationary game machine are illustrated as examples of the game machine, but the game machine to which the GPU or chip of one aspect of the present invention is applied is not limited to this.
  • Examples of the game machine to which the GPU or chip of one aspect of the present invention is applied include an arcade game machine installed in an entertainment facility (game center, amusement park, etc.), a throwing machine for batting practice installed in a sports facility, and the like. Can be mentioned.
  • the GPU or chip of one aspect of the present invention can be applied to a large computer.
  • FIG. 52E is a diagram showing a supercomputer 5500, which is an example of a large computer.
  • FIG. 52F is a diagram showing a rack-mounted computer 5502 included in the supercomputer 5500.
  • the supercomputer 5500 has a rack 5501 and a plurality of rack mount type computers 5502.
  • the plurality of computers 5502 are stored in the rack 5501. Further, the computer 5502 is provided with a plurality of substrates 5504, and the GPU or chip described in the above embodiment can be mounted on the substrate.
  • the supercomputer 5500 is a large computer mainly used for scientific and technological calculations. In scientific and technological calculations, it is necessary to process a huge amount of calculations at high speed, so power consumption is high and the heat generated by the chip is large.
  • the GPU or chip of one aspect of the present invention to the supercomputer 5500, a supercomputer having low power consumption can be realized. Further, since the heat generation from the circuit can be reduced due to the low power consumption, the influence of the heat generation on the circuit itself, the peripheral circuit, and the module can be reduced.
  • a supercomputer is illustrated as an example of a large computer, but the large computer to which the GPU or chip of one aspect of the present invention is applied is not limited to this.
  • Examples of the large-scale computer to which the GPU or chip of one aspect of the present invention is applied include a computer (server) that provides services and a large-scale general-purpose computer (mainframe).
  • the GPU or chip of one aspect of the present invention can be applied to a moving vehicle and around the driver's seat of the vehicle.
  • FIG. 52G is a diagram showing the periphery of the windshield in the interior of an automobile, which is an example of a moving body.
  • the display panel 5701 attached to the dashboard, the display panel 5702, the display panel 5703, and the display panel 5704 attached to the pillar are shown.
  • the display panel 5701 to the display panel 5703 can provide various other information by displaying a speedometer, a tachometer, a mileage, a fuel gauge, a gear status, an air conditioner setting, and the like.
  • the display items and layout displayed on the display panel can be appropriately changed according to the user's preference, and the design can be improved.
  • the display panel 5701 to 5703 can also be used as a lighting device.
  • the field of view (blind spot) blocked by the pillars can be complemented. That is, by displaying the image from the image pickup device provided on the outside of the automobile, the blind spot can be supplemented and the safety can be enhanced. In addition, by projecting an image that complements the invisible part, safety confirmation can be performed more naturally and without discomfort.
  • the display panel 5704 can also be used as a lighting device.
  • the GPU or chip of one aspect of the present invention can be applied as a component of artificial intelligence, for example, the chip can be used in an automatic driving system of an automobile. In addition, the chip can be used in a system for road guidance, danger prediction, and the like.
  • the display panel 5701 to the display panel 5704 may be configured to display information such as road guidance and danger prediction.
  • moving objects may include trains, monorails, ships, flying objects (helicopters, unmanned aerial vehicles (drones), airplanes, rockets), etc., and the chip of one aspect of the present invention is applied to these moving objects. Therefore, a system using artificial intelligence can be provided.
  • FIG. 52H shows an electric refrigerator / freezer 5800, which is an example of an electric appliance.
  • the electric refrigerator / freezer 5800 has a housing 5801, a refrigerator door 5802, a freezer door 5803, and the like.
  • the electric refrigerator / freezer 5800 having artificial intelligence can be realized.
  • the electric refrigerator-freezer 5800 has a function of automatically generating a menu based on the ingredients stored in the electric refrigerator-freezer 5800 and the expiration date of the ingredients, and is stored in the electric refrigerator-freezer 5800. It can have a function of automatically adjusting the temperature according to the food material.
  • electric refrigerators and freezers have been described as an example of electric appliances
  • other electric appliances include, for example, vacuum cleaners, microwave ovens, microwave ovens, rice cookers, water heaters, IH cookers, water servers, air conditioners and air conditioners. Examples include washing machines, dryers, and audiovisual equipment.
  • the electronic device described in the present embodiment the function of the electronic device, the application example of artificial intelligence, its effect, etc. can be appropriately combined with the description of other electronic devices.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

新規の金属酸化物を提供する。 金属酸化物は、結晶を有し、結晶は、第１の層と、第２の層と、第３の層と、が積層された構造を 有し、第１の層、第２の層、および第３の層は、それぞれ金属酸化物の被形成面と概略平行であり、 第１の層は、第１の金属と、酸素と、を有し、第２の層は、第２の金属と、酸素と、を有し、第３ の層は、第３の金属と、酸素と、を有し、第１の層は、八面体形構造を有し、第２の層は、三方両 錐形構造または四面体形構造を有し、第３の層は、三方両錐形構造または四面体形構造を有し、前 記第１の層が有する、八面体形構造は、中心に第１の金属の原子を有し、第２の層が有する、三方 両錐形構造または四面体形構造は、中心に第２の金属の原子を有し、第３の層が有する、三方両錐 形構造または四面体形構造は、中心に第３の金属の原子を有し、第１の金属の価数は、第２の金属 の価数と同じであり、第１の金属の価数は、第３の金属の価数と異なる。

Description

金属酸化物、および金属酸化物を有するトランジスタ
　本発明の一態様は、金属酸化物、および金属酸化物を有するトランジスタに関する。また、本発明の一態様は、半導体装置、および半導体装置の作製方法に関する。また、本発明の一態様は、半導体ウエハ、モジュール、および電子機器に関する。
　なお、本明細書等において半導体装置とは、半導体特性を利用することで機能し得る装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置、電子機器などは、半導体装置を有すると言える場合がある。
　なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
　絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。当該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する。）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
　酸化物半導体において、単結晶でも非晶質でもない、ＣＡＡＣ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ）構造およびｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）構造が見出されている（非特許文献１及び非特許文献２参照）。
　非特許文献１および非特許文献２では、ＣＡＡＣ構造を有する酸化物半導体を用いてトランジスタを作製する技術が開示されている。
Ｓ．Ｙａｍａｚａｋｉ　ｅｔ　ａｌ．，"ＳＩＤ　Ｓｙｍｐｏｓｉｕｍ　Ｄｉｇｅｓｔ　ｏｆ　Ｔｅｃｈｎｉｃａｌ　Ｐａｐｅｒｓ"，２０１２，ｖｏｌｕｍｅ　４３，ｉｓｓｕｅ　１，ｐ．１８３−１８６ Ｓ．Ｙａｍａｚａｋｉ　ｅｔ　ａｌ．，"Ｊａｐａｎｅｓｅ　Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ"，２０１４，ｖｏｌｕｍｅ　５３，Ｎｕｍｂｅｒ　４Ｓ，ｐ．０４ＥＤ１８−１−０４ＥＤ１８−１０
　本発明の一態様は、新規の金属酸化物を提供することを課題の一つとする。また、本発明の一態様は、新規のトランジスタを提供することを課題の一つとする。また、本発明の一態様は、オン電流が大きい半導体装置を提供することを課題の一つとする。また、本発明の一態様は、高い周波数特性を有する半導体装置を提供することを課題の一つとする。また、本発明の一態様は、信頼性が良好な半導体装置を提供することを課題の一つとする。また、本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。
　また、本発明の一態様は、長期間においてデータの保持が可能な半導体装置を提供することを課題の一つとする。また、本発明の一態様は、情報の書き込み速度が速い半導体装置を提供することを課題の一つとする。また、本発明の一態様は、消費電力を抑えることができる半導体装置を提供することを課題の一つとする。
　なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
　本発明の一態様は、結晶を有する金属酸化物である。結晶は、第１の層と、第２の層と、第３の層と、が積層された構造を有する。第１の層、第２の層、および第３の層は、それぞれ金属酸化物の被形成面と概略平行である。第１の層は、第１の金属と、酸素と、を有する。第２の層は、第２の金属と、酸素と、を有する。第３の層は、第３の金属と、酸素と、を有する。第１の層は、八面体形構造を有する。第２の層は、三方両錐形構造または四面体形構造を有する。第３の層は、三方両錐形構造または四面体形構造を有する。第１の層が有する、八面体形構造は、中心に第１の金属の原子が存在し、頂点に酸素の原子が存在する。第２の層が有する、三方両錐形構造または四面体形構造は、中心に第２の金属の原子が存在し、頂点に酸素の原子が存在する。第３の層が有する、三方両錐形構造または四面体形構造は、中心に第３の金属の原子が存在し、頂点に酸素の原子が存在する。第１の金属の価数は、第２の金属の価数と同じである。第１の金属の価数は、第３の金属の価数と異なる。
　また、本発明の一態様は、結晶を有する金属酸化物である。結晶は、第１の層と、第２の層と、第３の層と、が積層された構造を有する。第１の層、第２の層、および第３の層は、それぞれ金属酸化物の被形成面と概略平行である。第１の層、第２の層のそれぞれは、第１の金属と、第２の金属と、酸素と、を有する。第３の層は、第３の金属と、酸素と、を有する。第１の層は、八面体形構造を有する。第２の層は、三方両錐形構造または四面体形構造を有する。第３の層は、三方両錐形構造または四面体形構造を有する。第１の層が有する、八面体形構造は、中心に第１の金属または第２の金属の原子が存在し、頂点に酸素の原子が存在する。第２の層が有する、三方両錐形構造または四面体形構造は、中心に第１の金属の原子または第２の金属の原子が存在し、頂点に酸素の原子が存在する。第３の層が有する、三方両錐形構造または四面体形構造は、中心に第３の金属の原子が存在し、頂点に酸素の原子が存在する。第１の金属の価数は、第２の金属の価数と同じである。第１の金属の価数は、第３の金属の価数と異なる。
　上記金属酸化物において、結晶は、ＹｂＦｅ２Ｏ４型構造、または、Ｙｂ２Ｆｅ３Ｏ７型構造を有することが好ましい。
　また、上記金属酸化物において、第１の金属は、インジウムであり、第２の金属は、ガリウムであり、第３の金属は、亜鉛であることが好ましい。
　また、本発明の他の一態様は、上記に記載の金属酸化物を、チャネル形成領域に有する、トランジスタである。
　本発明の一態様により、新規の金属酸化物を提供することができる。また、本発明の一態様により、新規のトランジスタを提供することができる。また、本発明の一態様により、オン電流が大きい半導体装置を提供することができる。また、本発明の一態様により、高い周波数特性を有する半導体装置を提供することができる。また、本発明の一態様により、信頼性が良好な半導体装置を提供することができる。また、本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。
　また、本発明の一態様により、長期間においてデータの保持が可能な半導体装置を提供することができる。また、本発明の一態様により、情報の書き込み速度が速い半導体装置を提供することができる。また、本発明の一態様により、消費電力を抑えることができる半導体装置を提供することができる。
　なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
図１は、本発明の一態様に係るトランジスタの断面図である。
図２Ａ乃至図２Ｃは、本発明の一態様である金属酸化物が有する結晶を説明する図である。
図３Ａは、本発明の一態様である金属酸化物が有する結晶を説明する図である。図３Ｂ乃至図３Ｄは、結晶が有する多面体を説明する図である。
図４Ａは、計算モデルを説明する図である。図４Ｂは、Ｇａ原子の数を説明する図である。図４Ｃは、伝導帯下端の電子密度を説明する図である。図４Ｄは、ＬＤＯＳのマップを示す図である。
図５Ａ、図５Ｂは、計算モデルを説明する図である。
図６Ａ乃至図６Ｄは、計算モデルを説明する図である。
図７Ａは、ＬＤＯＳのマップを示す図である。図７Ｂは、状態密度を説明する図である。
図８Ａ、図８Ｂは、Ｇａ原子の数を説明する図である。図８Ｃ、図８Ｄは、ＬＤＯＳのマップを示す図である。
図９Ａ、図９Ｂは、Ｇａ原子の数を説明する図である。図９Ｃ、図９Ｄは、ＬＤＯＳのマップを示す図である。
図１０Ａ、図１０Ｂは、透過率を説明する図である。
図１１は、透過率、およびフェルミ分布関数の微分を説明する図である。
図１２は、透過電子密度を説明する図である。
図１３Ａ乃至図１３Ｄは、透過電子密度を説明する図である。
図１４Ａ乃至図１４Ｄは、成膜方法を説明する断面図である。
図１５Ａ乃至図１５Ｄは、本発明の一態様である金属酸化物の断面図である。
図１６Ａ乃至図１６Ｄは、成膜方法を説明する断面図である。
図１７Ａ乃至図１７Ｃは、成膜方法を説明する断面図である。
図１８Ａ、図１８Ｂは、成膜装置を説明する上面図および断面図である。
図１９Ａ乃至図１９Ｃは、成膜装置を説明する断面図である。
図２０Ａ乃至図２０Ｃは、成膜方法を説明する図である。
図２１Ａは、半導体装置の上面図である。図２１Ｂ乃至図２１Ｄは、半導体装置の断面図である。
図２２Ａ、図２２Ｂは、計算モデルを説明する図である。
図２３Ａ乃至図２３Ｆは、水素の軌跡を説明する図である。
図２４は、酸素欠損中の水素が酸素欠損から脱離する経路を示す図である。
図２５Ａ、図２５Ｂは、エネルギーの推移を説明する図である。
図２６Ａ乃至図２６Ｇは、原子構造を説明する図である。
図２７Ａ乃至図２７Ｇは、原子構造を説明する図である。
図２８は、活性化エネルギーのヒストグラムである。
図２９Ａは、半導体装置の上面図である。図２９Ｂ乃至図２９Ｄは、半導体装置の断面図である。
図３０Ａは、半導体装置の作製方法を示す上面図である。図３０Ｂ乃至図３０Ｄは、半導体装置の作製方法を示す断面図である。
図３１Ａは、半導体装置の作製方法を示す上面図である。図３１Ｂ乃至図３１Ｄは、半導体装置の作製方法を示す断面図である。
図３２Ａは、半導体装置の作製方法を示す上面図である。図３２Ｂ乃至図３２Ｄは、半導体装置の作製方法を示す断面図である。
図３３Ａは、半導体装置の作製方法を示す上面図である。図３３Ｂ乃至図３３Ｄは、半導体装置の作製方法を示す断面図である。
図３４Ａは、半導体装置の作製方法を示す上面図である。図３４Ｂ乃至図３４Ｄは、半導体装置の作製方法を示す断面図である。
図３５Ａは、半導体装置の作製方法を示す上面図である。図３５Ｂ乃至図３５Ｄは、半導体装置の作製方法を示す断面図である。
図３６Ａは、半導体装置の作製方法を示す上面図である。図３６Ｂ乃至図３６Ｄは、半導体装置の作製方法を示す断面図である。
図３７Ａは、半導体装置の作製方法を示す上面図である。図３７Ｂ乃至図３７Ｄは、半導体装置の作製方法を示す断面図である。
図３８Ａは、半導体装置の作製方法を示す上面図である。図３８Ｂ乃至図３８Ｄは、半導体装置の作製方法を示す断面図である。
図３９Ａは、半導体装置の作製方法を示す上面図である。図３９Ｂ乃至図３９Ｄは、半導体装置の作製方法を示す断面図である。
図４０Ａは、半導体装置の作製方法を示す上面図である。図４０Ｂ乃至図４０Ｄは、半導体装置の作製方法を示す断面図である。
図４１Ａは、半導体装置の作製方法を示す上面図である。図４１Ｂ乃至図４１Ｄは、半導体装置の作製方法を示す断面図である。
図４２Ａは、半導体装置の作製方法を示す上面図である。図４２Ｂ乃至図４２Ｄは、半導体装置の作製方法を示す断面図である。
図４３Ａは、半導体装置の上面図である。図４３Ｂ乃至図４３Ｄは、半導体装置の断面図である。
図４４Ａおよび図４４Ｂは、半導体装置の断面図である。
図４５は、記憶装置の構成を示す断面図である。
図４６は、記憶装置の構成を示す断面図である。
図４７Ａは、記憶装置の構成例を示すブロック図である。図４７Ｂは、記憶装置の構成例を示す模式図である。
図４８Ａ乃至図４８Ｈは、記憶装置の構成例を示す回路図である。
図４９Ａは半導体装置のブロック図である。図４９Ｂは、半導体装置の模式図である。
図５０Ａおよび図５０Ｂは、電子部品の一例を説明する図である。
図５１Ａ乃至図５１Ｅは、記憶装置の模式図である。
図５２Ａ乃至図５２Ｈは、電子機器を示す図である。
　以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
　また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお、図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層やレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするため、図に反映しないことがある。また、図面において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
　また、特に上面図（「平面図」ともいう。）や斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
　また、本明細書等において、第１、第２等として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
　また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。したがって、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
　例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接的に接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に開示されているものとする。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
　また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネルが形成される領域（以下、チャネル形成領域ともいう。）を有しており、チャネル形成領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
　また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができる場合がある。
　なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネル形成領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネル形成領域における、いずれか一の値、最大値、最小値または平均値とする。
　チャネル幅とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネル形成領域における、チャネル長方向を基準として垂直方向のチャネル形成領域の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネル形成領域における、いずれか一の値、最大値、最小値または平均値とする。
　なお、本明細書等において、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、「実効的なチャネル幅」ともいう。）と、トランジスタの上面図において示されるチャネル幅（以下、「見かけ上のチャネル幅」ともいう。）と、が異なる場合がある。例えば、ゲート電極が半導体の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。
　このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
　本明細書では、単にチャネル幅と記載した場合には、見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅などは、断面ＴＥＭ像などを解析することなどによって、値を決定することができる。
　なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体の欠陥準位密度が高くなることや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、酸化物半導体の主成分以外の遷移金属などがあり、例えば、水素、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。なお、水も不純物として機能する場合がある。また、例えば不純物の混入によって、酸化物半導体に酸素欠損（ＶＯと表記する場合がある。）が形成される場合がある。
　なお、本明細書等において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものである。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものである。
　また、本明細書等において、「絶縁体」という用語を、絶縁膜または絶縁層と言い換えることができる。また、「導電体」という用語を、導電膜または導電層と言い換えることができる。また、「半導体」という用語を、半導体膜または半導体層と言い換えることができる。
　また、本明細書等において、「平行」とは、二つの直線が−１０度以上１０度以下の角度で配置されている状態をいう。したがって、−５度以上５度以下の場合も含まれる。また、「概略平行」とは、二つの直線が−３０度以上３０度以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０度以上１００度以下の角度で配置されている状態をいう。したがって、８５度以上９５度以下の場合も含まれる。また、「概略垂直」とは、二つの直線が６０度以上１２０度以下の角度で配置されている状態をいう。
　本明細書等において、金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む。）、酸化物半導体（Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう。）などに分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳトランジスタと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
　なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ　ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
　また、本明細書等において、ノーマリーオフとは、ゲートに電位を印加しない、またはゲートに接地電位を与えたときに、トランジスタに流れるチャネル幅１μｍあたりのドレイン電流が、室温において１×１０−２０Ａ以下、８５℃において１×１０−１８Ａ以下、または１２５℃において１×１０−１６Ａ以下であることをいう。
（実施の形態１）
　本実施の形態では、図１乃至図２０Ｃを用いて、トランジスタの半導体層に適用可能な金属酸化物、およびその形成方法について説明する。
　図１は、本発明の一態様である金属酸化物を有するトランジスタ１０のチャネル長方向の断面図である。
　図１に示すように、トランジスタ１０は、基板（図示せず。）の上に配置された酸化物２３０と、酸化物２３０の上に配置された絶縁体２５０と、絶縁体２５０の上に配置された導電体２６０と、を有する。また、酸化物２３０は、トランジスタ１０のチャネルが形成される領域（以下、チャネル形成領域ともいう。）として機能する領域２３４と、ソース領域またはドレイン領域として機能する、領域２３１ａおよび領域２３１ｂと、を有する。絶縁体２５０は、ゲート絶縁体として機能する。また、導電体２６０は、ゲート電極として機能する。
　また、酸化物２３０に接するように、ソース電極やドレイン電極として機能する導電体を設けてもよい。このとき、当該導電体に含まれる元素が、酸化物２３０の酸素を吸収する機能を有する場合、酸化物２３０と当該導電体の間、または酸化物２３０の表面近傍に、部分的に低抵抗領域が形成される場合がある。この場合、当該低抵抗領域では、酸素欠損、酸素欠損に入り込んだ不純物（水素、窒素、金属元素等）などがドナーとして機能し、キャリア濃度が増加する場合がある。また、当該低抵抗領域の少なくとも一部は、ソース領域またはドレイン領域として機能する、領域２３１ａまたは領域２３１ｂに含まれる。
　トランジスタは、ゲートに印加する電位によって、チャネル部の抵抗を制御することができる。すなわち、ゲートに印加する電位によって、ソースとドレインとの間の導通（トランジスタがオン状態）・非導通（トランジスタがオフ状態）を制御することができる。
　トランジスタは、チャネル形成領域を含む半導体層に、半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。
　また、半導体として機能する金属酸化物は、バンドギャップが２ｅＶ以上であることが好ましく、２．５ｅＶ以上であることがより好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
　チャネル形成領域に酸化物半導体を用いたトランジスタは、非導通状態においてリーク電流（オフ電流）が極めて小さいため、低消費電力の半導体装置を提供できる。
　酸化物半導体（金属酸化物）は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ　ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
　トランジスタのチャネル形成領域には、当該トランジスタのオン電流が大きくなる金属酸化物を用いることが好ましい。当該トランジスタのオン電流を大きくするには、当該トランジスタに用いる金属酸化物の移動度を高くするとよい。金属酸化物の移動度を高くするには、キャリア（ｎチャネル型トランジスタの場合は、電子）の伝送を向上させる、または、キャリアの伝送に寄与する散乱因子を低減する必要がある。なお、キャリアは、チャネル形成領域を介して、ソースからドレインに流れる。よって、キャリアがチャネル長方向に流れやすいチャネル形成領域を設けることで、トランジスタのオン電流を大きくすることができる。
　金属酸化物が複数の金属元素で構成される場合、キャリアの伝送に寄与する散乱因子の一つとして、カチオンサイトにおける金属原子の配置のランダムさ（所謂カチオンディスオーダー）がある。よって、当該トランジスタに用いる金属酸化物の移動度を高くするには、金属酸化物のカチオンディスオーダーが低減されていることが好ましい。
　そこで、チャネル形成領域を含む金属酸化物に、結晶を有する金属酸化物（結晶性の金属酸化物ともいう。）を用いることが好ましい。さらに、当該結晶は、第１の層と、第２の層と、第３の層とが積層された結晶構造を有することが好ましい。つまり、当該結晶は、層状の結晶構造（層状結晶、層状構造ともいう。）を有する。このとき、当該結晶のｃ軸の向きは、第１の層と、第２の層と、第３の層とが積層される方向となる。当該結晶を有する金属酸化物には、例えば、単結晶酸化物半導体、後述するＣＡＡＣ−ＯＳなどが含まれる。
　また、上記結晶のｃ軸は、金属酸化物の被形成面または膜表面に対する法線方向に配向することが好ましい。これにより、第１の層乃至第３の層は、金属酸化物の被形成面または膜表面に対して、概略平行に配置される。つまり、第１の層乃至第３の層は、チャネル長方向に広がる。
　また、第１の層は、当該第１の層の有する金属の原子が中心に存在し、酸素の原子が頂点に存在する八面体形の構造を有する。また、第２の層は、当該第２の層の有する金属の原子が中心に存在し、酸素の原子が頂点に存在する三方両錐形または四面体形の構造を有する。また、第３の層は、当該第３の層の有する金属の原子が中心に存在し、酸素の原子が頂点に存在する三方両錐形または四面体形の構造を有する。
　上記結晶の結晶構造として、例えば、ＹｂＦｅ２Ｏ４型構造、Ｙｂ２Ｆｅ３Ｏ７型構造、これらの変形型構造などがある。
　さらに、第１の層乃至第３の層のそれぞれは、一の金属元素、または、価数が同じである複数の金属元素と、酸素とで構成されることが好ましい。なお、第１の層を構成する一または複数の金属元素の価数と、第２の層を構成する一または複数の金属元素の価数と、は同じであることが好ましい。また、第１の層と、第２の層とは、同じ金属元素を有してもよい。また、第１の層を構成する一または複数の金属元素の価数と、第３の層を構成する一または複数の金属元素の価数と、は異なることが好ましい。
　上記構成にすることで、金属酸化物のカチオンディスオーダーを低減し、当該金属酸化物の移動度を高くすることができる。よって、当該金属酸化物をトランジスタのチャネル形成領域に用いることで、トランジスタのオン電流が大きくなり、当該トランジスタの電気特性を向上させることができる。なお、結晶を有する金属酸化物のカチオンディスオーダーについては、後述する。
　金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、インジウムまたは亜鉛の価数と同じ価数を有する金属元素が含まれていることが好ましい。当該金属元素として、例えば、アルミニウム、ガリウム、イットリウムなどがある。また、鉄、コバルト、ニッケル、ランタン、セリウム、ネオジム、マグネシウム、カルシウムなどから選ばれた一種、または複数種が含まれていてもよい。
　ここでは、金属酸化物が、インジウム（Ｉｎ）、元素Ｍ、および亜鉛（Ｚｎ）を有するＩｎ−Ｍ−Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムなどとする。元素Ｍに適用可能なそのほかの元素としては、鉄、コバルト、ニッケル、ランタン、セリウム、ネオジム、マグネシウム、カルシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
　ここで、金属酸化物がＩｎ−Ｍ−Ｚｎ酸化物である場合の、当該金属酸化物が有する結晶中の原子配列について、説明する。
　図２Ａ乃至図２Ｃは、酸化物２３０が有する結晶中の原子配列を示す図である。なお、図２Ａ乃至図２Ｃは、図１に示す酸化物２３０の領域５１の拡大図でもある。ここで、図２Ａ乃至図２Ｃに示す酸化物２３０の組成はＩｎ：Ｍ：Ｚｎ＝１：１：１［原子数比］であり、結晶構造はＹｂＦｅ２Ｏ４型構造とする。また、元素Ｍは、＋３価の金属元素とする。なお、図２Ａ乃至図２Ｃでは、元素Ｍを、便宜上Ｍ３＋と記載する。また、図２Ａ乃至図２Ｃでは、原子を球（丸）で表し、金属原子（Ｉｎ、Ｍ３＋、またはＺｎ）と酸素原子（Ｏ）の結合を線で表している。
　図２Ａ乃至図２Ｃにおいて、Ｉｎ−Ｍ−Ｚｎ酸化物の結晶構造におけるｃ軸（ｃ−ａｘｉｓ）方向は矢印で表す。また、Ｉｎ−Ｍ−Ｚｎ酸化物の結晶構造におけるａ−ｂ面方向は、図２Ａ乃至図２Ｃ中の矢印で表すｃ軸方向と垂直の方向である。
　図２Ａに示すように、酸化物２３０が有する結晶は、インジウム（Ｉｎ）と酸素とを有する層２１、元素Ｍと酸素とを有する層３１、亜鉛（Ｚｎ）と酸素とを有する層４１が順に、繰り返し積層されている。ここで、層２１は、上記第１の層に相当し、層３１は、上記第２の層に相当し、層４１は、上記第３の層に相当する。
　図２Ａに示すように、上記結晶が有する、層２１、層３１、層４１のそれぞれが、一の金属元素と、酸素とで構成されることで、カチオンディスオーダーを低減し、当該金属酸化物の移動度を高くすることができる。
　なお、層２１、層３１、層４１の積層順は、図２Ａに示す積層順に限られず、２つの層２１の間に位置する層３１、および層４１の積層順は問わない。例えば、層２１、層４１、層３１が順に、繰り返し積層されてもよいし、図２Ｂに示すように、層２１、層４１、層３１、層２１、層３１、層４１の順で、繰り返し積層されてもよい。
　また、図２Ｃに示すように、酸化物２３０が有する結晶は、インジウムと元素Ｍと酸素とを有する層２２、インジウムと元素Ｍと酸素とを有する層３２、亜鉛と酸素とを有する層４１が順に、繰り返し積層されている。ここで、層２２は、上記第１の層に相当し、層３２は、上記第２の層に相当する。また、層２２、層３２、層４１の積層順は、層２１、層３１、層４１の積層順と同様に、２つの層２２の間に位置する層３２、および層４１の積層順は問わない。
　また、インジウムのイオン半径が元素Ｍのイオン半径よりも大きい場合、層２２における、元素Ｍに対するインジウムの原子数比は、層３２における、元素Ｍに対するインジウムの原子数比よりも大きいことが好ましい。これにより、Ｉｎ−Ｍ−Ｚｎ酸化物中に、結晶を形成しやすくなる。
　図２Ａ乃至図２Ｃでは、結晶中の原子配列を、球（丸）と線で表現している。次に、結晶中の原子配列を、多面体で表示する。図３Ａは、図２Ａに示す結晶中の原子配列を、多面体で表示した図である。なお、層２１が有する多面体を、図３Ｂに示し、層３１が有しうる多面体を、図３Ｃに示し、層４１が有しうる多面体を、図３Ｄに示す。
　図３Ｂに示す多面体は、八面体形構造である。当該八面体形構造は、中心にインジウムの原子を有し、頂点に酸素の原子を有する構造である。層２１では、当該八面体形構造が稜共有している。なお、当該八面体形構造の中心に、元素Ｍの原子が存在する場合がある。
　また、図３Ｃに示す多面体は、三方両錐形構造である。当該三方両錐形構造は、中心に元素Ｍの原子または亜鉛の原子を有し、頂点に酸素の原子を有する構造である。また、図３Ｄに示す多面体は、四面体形構造である。当該四面体形構造は、中心に亜鉛の原子を有し、頂点に酸素の原子を有する構造である。層３１および層４１のそれぞれでは、当該三方両錐形構造が稜共有している。または、当該三方両錐形構造が頂点共有している。または、当該四面体形構造が頂点共有している。なお、当該三方両錐形構造の中心に、インジウムの原子が存在する場合がある。
　層２１と、層３１または層４１とは、頂点共有している。また、層３１と層４１とは、頂点共有、または、稜共有している。
　図２Ａ乃至図２Ｃ、および図３Ａでは、酸化物２３０として、組成がＩｎ：Ｍ：Ｚｎ＝１：１：１［原子数比］の、結晶性のＩｎ−Ｍ−Ｚｎ酸化物を例示したが、酸化物２３０の組成は、これに限られない。酸化物２３０は、例えば、組成式がＩｎ（１＋α）Ｍ（１−α）Ｏ３（ＺｎＯ）ｍ（αは０より大きく１より小さい実数、ｍは正の数）で表される、結晶性のＩｎ−Ｍ−Ｚｎ酸化物でもよい。なお、ｍが０より大きく１より小さい実数である場合、複数存在する、２つの層２１の間に位置する層のうち、一部は、層３１のみで構成されることがある。また、ｍが１よりも大きい実数である場合、複数存在する、２つの層２１の間に位置する層のうち、一部は、層３１と、２以上の層４１とで構成されることがある。
　また、元素Ｍとして、価数の異なる元素を組み合わせてもよい。例えば、元素Ｍとして、＋３価の金属元素（元素Ｍａ）と、＋２価の金属元素（元素Ｍｂ）とを含むＩｎ−Ｍ−Ｚｎ酸化物は、インジウムおよび元素Ｍａのいずれか一または双方と酸素とを有する第１の層、インジウムおよび元素Ｍａのいずれか一または双方と酸素とを有する第２の層、元素Ｍｂと亜鉛と酸素とを有する第３の層が順に、繰り返し積層された結晶を有することが好ましい。これにより、カチオンディスオーダーを低減し、当該金属酸化物の移動度を高くすることができる。
＜金属酸化物におけるカチオンのランダム配置の影響＞
　本項では、金属酸化物におけるカチオンのランダム配置の影響について、第一原理計算の結果を用いて説明する。
　なお、キャリアの伝送に関するメカニズムを調査する上で、キャリア（伝導電子ともいう）が通る経路、すなわち伝導帯の波動関数が重要となる。例えば、伝導帯の波動関数が局在化すると、キャリアの伝送が抑制され、移動度が低下する。そこで、本項の第一原理計算は、Ｉｎ−Ｇａ−Ｚｎ酸化物の結晶構造における、カチオンの価数の分布と伝導帯の波動関数の局在化に着目して、行われている。
　第一原理計算に用いる計算モデルとして、Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物の結晶構造を用意する。なお、当該結晶構造は、図２Ａに示す層状構造を有し、ＩｎとＯとを有する層の間に位置する層のカチオンサイトには、価数が＋３価のＧａ、または価数が＋２価のＺｎが配置される。
　図４Ａに、計算モデルを示す。図４Ａにおいて、計算モデルのｃ軸方向は、実線の矢印で表す。また、計算モデルのｂ軸方向は、破線の矢印で表す。また、計算モデルのａ軸方向は、実線の矢印で表すｃ軸方向、および、破線の矢印で表すｂ軸方向と垂直の方向である。このとき、ａ−ｃ面は、破線の矢印で表すｂ軸方向と垂直の方向となる。なお、計算モデルに配置されている原子の数は、２８８個である。
　図４Ｂに、ａ−ｃ面内のＧａ原子の数を示す。図４Ｂでは、横軸は、ｂ軸に沿った座標であり、縦軸は、ａ−ｃ面内のＧａ原子の数である。図４Ｂに示すように、計算モデルには、ａ−ｃ面内にＧａ原子が凝集している領域（図４Ｂにおいて、Ｇａ原子の数が２である領域）と、ａ−ｃ面内にＺｎ原子が凝集している領域（図４Ｂにおいて、Ｇａ原子の数が０である領域）が設けられている。
　図４Ａに示す計算モデルを用いて、第一原理計算を行い、伝導帯の波動関数を算出する。なお、計算には、第一原理計算ソフトウェアＶＡＳＰ（Ｖｉｅｎｎａ　Ａｂ　ｉｎｉｔｉｏ　ｓｉｍｕｌａｔｉｏｎ　Ｐａｃｋａｇｅ）を用いた。計算条件を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　電子状態擬ポテンシャルにはＰｒｏｊｅｃｔｏｒ　Ａｕｇｍｅｎｔｅｄ　Ｗａｖｅ（ＰＡＷ）法により生成されたポテンシャルを、汎関数にはＧＧＡ−ＰＢＥ（Ｇｅｎｅｒａｌｉｚｅｄ−Ｇｒａｄｉｅｎｔ−Ａｐｐｒｏｘｉｍａｔｉｏｎ−Ｐｅｒｄｅｗ−Ｂｕｒｋｅ−Ｅｒｎｚｅｒｈｏｆ）を用いた。
　次に、上記計算で得られる、伝導帯下端の波動関数を、ｂ軸に沿って射影する。そして、ｂ軸に沿って射影された伝導帯下端の波動関数の絶対値の二乗を算出する。なお、波動関数の絶対値の二乗を、電子密度と呼ぶことがある。
　図４Ｃに、ｂ軸方向に沿って射影された伝導帯下端の電子密度を示す。図４Ｃでは、横軸は、ｂ軸に沿った座標（Ｃｏｏｒｄｉｎａｔｅ）［ｎｍ］であり、縦軸は、ｂ軸方向に沿って射影された伝導帯下端の電子密度（Ｅｌｅｃｔｒｏｎ　Ｄｅｎｓｉｔｙ）［ａ．ｕ．］である。図４Ｃに示すように、Ｇａ原子が凝集している領域を中心に、伝導帯下端の電子密度が局在化する様子が見られる。つまり、Ｇａ原子が凝集している領域で、伝導帯下端の波動関数が局在化する。言い換えると、Ｇａ原子が凝集している領域で、伝導電子が局在化することが示唆される。
　次に、実空間に射影した状態密度を算出する。なお、実空間に射影した状態密度は、局所状態密度（Ｌｏｃａｌ　Ｄｅｎｓｉｔｙ　ｏｆ　Ｓｔａｔｅｓ：ＬＤＯＳ）ともいう。ＬＤＯＳは、以下の式から算出される。
Figure JPOXMLDOC01-appb-M000002
　ここで、Ｅはエネルギーであり、ｘ、ｙ、およびｚは座標であり、σはぼかし幅であり、ψは波動関数であり、εは固有値である。
　図４Ｄに、算出したＬＤＯＳのマップを示す。図４Ｄでは、横軸は、ｂ軸に沿った座標（Ｃｏｏｒｄｉｎａｔｅ）［ｎｍ］であり、縦軸は、エネルギー（Ｅｎｅｒｇｙ）［ｅＶ］である。具体的には、色が濃い（黒い）ほど、ＬＤＯＳの値が大きく、色が淡い（白い）ほど、ＬＤＯＳの値が小さい。
　なお、図４Ｄにおいて、価電子帯上端は、ＬＤＯＳの値が大きく変化するエネルギーの値のうち、低エネルギー側に位置する。例えば、横軸の値が０ｎｍにおいて、価電子帯上端は、エネルギーの値が０ｅＶ付近に位置する。また、伝導帯下端は、ＬＤＯＳの値が大きく変化するエネルギーの値のうち、高エネルギー側に位置する。例えば、横軸の値が０ｎｍにおいて、伝導帯下端は、エネルギーの値が１．５ｅＶ付近に位置する。
　図４Ｄより、Ｇａ原子が凝集している領域で、伝導帯下端が低エネルギー側に窪んでいる様子が観察される。言い換えると、伝導電子が局在化する領域で、伝導帯（バンドともいう。）が大きく曲がっている様子が観察される。また、バンドの曲がりは、Ｇａの凝集領域からＧａの少ない（Ｚｎの多い）領域までで飽和しており、それ以降（横軸の値が、０ｎｍ近傍、または５ｎｍ近傍）では、フラットなバンドを形成している様子が見られる。
　したがって、ＩｎとＯとを有する層の間に位置する層において、価数の大きいＧａが局在する（価数の偏りが生じる）ことで、静電ポテンシャルの傾きが生じる。そして、電場がかかりバンドが曲がることで、伝導帯下端の波動関数の局在化（伝導電子の局在化）が起こると推測される。
　以上より、異なる価数が配置されうるカチオンサイトにおいて、Ｇａ原子が凝集する（価数の偏りが生じる）ことで、電気伝導の散乱源である、バンドの曲がり（伝導電子の局在化）が起こり、移動度の低下を引き起こすことが示唆される。よって、Ｇａ原子の凝集を抑えることで、移動度の低下を抑制することができる。
　次に、上述した計算モデルとは異なる計算モデルについて、以下で説明する。
　上述した計算に用いた計算モデルとは異なる計算モデルを図５Ａに示す。図５Ａに示す計算モデルは、Ｉｎ、Ｇａ、Ｚｎ、およびＯで構成されたＩＧＺＯの結晶モデルである。領域９０１は、チャネル形成領域に対応し、領域９０２は、ソース領域およびドレイン領域の一方に対応し、領域９０３は、ソース領域およびドレイン領域の他方に対応する。
　なお、図５Ａに示すように、本計算に関する計算モデルにおいて、ａ軸方向は、領域９０２から領域９０３に向かう方向とし、ｃ軸方向は、ＩｎおよびＯからなる層（ＩｎＯ層と呼ぶ場合がある）に対して垂直な方向とし、ｂ軸方向は、ａ軸方向およびｃ軸方向に垂直の方向とする。
　ここでは、領域９０２および領域９０３が共通で、領域９０１のカチオンの配置が異なる計算モデル（モデル１Ａ乃至モデル１Ｅ）を用意する。モデル１Ａの領域９０１を図５Ｂに図示し、モデル１Ｂの領域９０１を図６Ａに図示し、モデル１Ｃの領域９０１を図６Ｂに図示し、モデル１Ｄの領域９０１を図６Ｃに図示し、モデル１Ｅの領域９０１を図６Ｄに図示する。
　図５Ｂに示す領域９１１ａは、モデル１Ａにおける、カチオン配置を入れ替える領域である。領域９１２ａおよび領域９１３ａは、モデル１Ａにおける固定層である。固定層とは、伝導計算での電極領域（領域９０２または領域９０３）に対応する。また、図５Ｂに示すように、モデル１Ａは、Ｇａ原子がａ軸およびｃ軸に対して偏りのない配置を有する。
　図６Ａに示す領域９１１ｂは、モデル１Ｂにおける、カチオン配置を入れ替える領域である。領域９１２ｂおよび領域９１３ｂは、モデル１Ｂにおける固定層である。領域９１１ｂは、図６Ａに点線で囲まれる領域のカチオン配置が、領域９１１ａの同箇所と異なる。具体的には、領域９１１ｂは、図６Ａに点線で囲まれる領域において、領域９１１ａの同箇所のＧａとＺｎとが入れ替えられた配置を有する。つまり、モデル１Ｂは、Ｇａ原子がａ軸に対して偏りのある配置を有する。
　図６Ｂに示す領域９１１ｃは、モデル１Ｃにおける、カチオン配置を入れ替える領域である。領域９１２ｃおよび領域９１３ｃは、モデル１Ｃにおける固定層である。領域９１１ｃは、図６Ｂに点線で囲まれる２つの領域のカチオン配置が、領域９１１ａの同箇所と異なる。具体的には、領域９１１ｃは、図６Ａに点線で囲まれる２つの領域のそれぞれにおいて、領域９１１ａの同箇所のＧａとＺｎとが入れ替えられた配置を有する。つまり、モデル１Ｃは、Ｇａ原子がａ軸およびｃ軸に対して偏りのない配置を有する。
　図６Ｃに示す領域９１１ｄは、モデル１Ｄにおける、カチオン配置を入れ替える領域である。領域９１２ｄおよび領域９１３ｄは、モデル１Ｄにおける固定層である。領域９１１ｄは、図６Ｃに点線で囲まれる領域および破線で囲まれる領域のカチオン配置が、領域９１１ａと異なる。具体的には、領域９１１ｄは、図６Ｃに点線で囲まれる領域に対応する領域９１１ａのカチオンと、図６Ｃに破線で囲まれる領域に対応する領域９１１ａのカチオンとが入れ替えられた配置を有する。つまり、モデル１Ｄは、Ｇａ原子がｃ軸に対して偏りのある配置を有する。
　図６Ｄに示す領域９１１ｅは、モデル１Ｅにおける、カチオン配置を入れ替える領域である。領域９１２ｅおよび領域９１３ｅは、モデル１Ｅにおける固定層である。領域９１１ｅは、図６Ｄに点線で囲まれる領域および破線で囲まれる領域のカチオン配置が、領域９１１ａと異なる。具体的には、領域９１１ｅは、図６Ｄに点線で囲まれる領域に対応する領域９１１ａのカチオンと、図６Ｄに破線で囲まれる領域に対応する領域９１１ａのカチオンとが入れ替えられた配置を有する。つまり、モデル１Ｅは、Ｇａ原子がａ軸に対して偏りのある配置を有する。
　モデル１Ａ乃至モデル１Ｅを用いて、第一原理計算を行い、状態密度およびＬＤＯＳを算出する。なお、計算には、密度汎関数理論（ＤＦＴ）に基づく電子状態計算が可能な、第一原理計算ソフトウェアＶＡＳＰを用いる。計算条件を表２に示す。
Figure JPOXMLDOC01-appb-T000003
　ここでは、第一原理計算において、ＤＦＴ＋Ｕ法を適用する。ＤＦＴ＋Ｕ法では、計算モデルを構成する原子（ＩＧＺＯである場合、Ｉｎ、Ｇａ、Ｚｎ、Ｏ）のそれぞれに対して、オンサイト・クーロンのＵパラメータ（Ｕ−ｐａｒａｍｅｔｅｒｓ）を設定する。表２に示すように、第一原理計算ソフトウェアとしてＶＡＳＰを用いる場合、金属原子（Ｉｎ、Ｇａ、Ｚｎ）のＵパラメータを１０ｅＶに設定し、酸素原子のＵパラメータを２０ｅＶに設定する。これにより、計算で得られるバンドギャップの値が、実測のバンドギャップに近い値にすることができる。
　図７Ａに、モデル１Ａに対して算出したＬＤＯＳのマップを示す。図７Ａでは、横軸はａ軸方向の座標［ｎｍ］であり、縦軸はエネルギー［ｅＶ］である。具体的には、色が濃い（黒い）ほど、ＬＤＯＳの値が大きく、色が淡い（白い）ほど、ＬＤＯＳの値が小さい。図７Ａに示すＥＦは、フェルミエネルギーである。
　図７Ａより、領域９１１ａにおいて、バンドはほとんど曲がらないことが確認される。よって、ａ軸方向（キャリアの伝導方向）に対してＧａの原子数に偏りがない構造であるモデル１Ａでは、フラットなバンドが得られる。
　図７Ｂに、モデル１Ａに対して算出した状態密度を示す。図７Ｂでは、横軸は状態密度［ｓｔａｔｅｓ／ｅＶ］であり、縦軸はエネルギー［ｅＶ］である。図７Ｂに示すＥＦは、フェルミエネルギーであり、ＥＶＢＭは価電子帯上端のエネルギーであり、ＥＣＢＭは、伝導帯下端のエネルギーである。
　図８Ａに、モデル１Ｂにおける、ｂ−ｃ面内のＧａ原子の数を示す。また、図８Ｂに、モデル１Ｃにおける、ｂ−ｃ面内のＧａ原子の数を示す。また、図９Ａに、モデル１Ｄにおける、ｂ−ｃ面内のＧａ原子の数を示す。また、図９Ｂに、モデル１Ｅにおける、ｂ−ｃ面内のＧａ原子の数を示す。図８Ａ、図８Ｂ、図９Ａ、および図９Ｂでは、横軸はａ軸方向の座標に相当し、縦軸はｂ−ｃ面内のＧａ原子の数である。
　図８Ａ、および図９Ｂに示すように、モデル１Ｂ、およびモデル１Ｅは、Ｇａ原子がａ軸に対して偏りのある配置を有する。また、図８Ｂ、および図９Ａに示すように、モデル１Ｃ、およびモデル１Ｄは、Ｇａ原子がａ軸に対して偏りのない配置を有する。
　図８Ｃに、モデル１Ｂに対して算出したＬＤＯＳのマップを示す。また、図８Ｄに、モデル１Ｃに対して算出したＬＤＯＳのマップを示す。また、図９Ｃに、モデル１Ｄに対して算出したＬＤＯＳのマップを示す。また、図９Ｄに、モデル１Ｅに対して算出したＬＤＯＳのマップを示す。図８Ｃ、図８Ｄ、図９Ｃ、および図９Ｄでは、横軸はａ軸方向の座標［ｎｍ］であり、縦軸はエネルギー［ｅＶ］である。具体的には、色が濃い（黒い）ほど、ＬＤＯＳの値が大きく、色が淡い（白い）ほど、ＬＤＯＳの値が小さい。
　図８Ｃ、図９Ｄより、モデル１Ｂおよびモデル１Ｅでは、バンドの曲がりが確認される。また、図８Ｄより、モデル１Ｃでは、僅かにバンドが曲がることが確認される。また、図９Ｃより、モデル１Ｄでは、バンドはほとんど曲がらないことが確認される。
　以上より、Ｇａ原子がａ軸に対して偏りのある配置になることで、Ｇａの価数（＋３価）とＺｎの価数（＋２価）の違いによる電気双極子が形成され、静電ポテンシャルが傾くと推測される。このとき、伝導帯下端が上下し、キャリア（ＩＧＺＯの場合は主に電子）の伝導が妨げられる。よって、実空間内でキャリアの散乱が生じると推測される。他方、Ｇａ原子がａ軸に対して偏りのない配置になることで、キャリア散乱を起こさないことが示唆される。
　次に、キャリアの散乱について、第一原理計算の結果を用いて説明する。具体的には、領域９０２に接する固定層（領域９１２ａ乃至領域９１２ｅ）から領域９０３に接する固定層（領域９１３ａ乃至領域９１３ｅ）へ流れるキャリアが、カチオン配置を入れ替える領域（領域９１１ａ乃至領域９１１ｅ）にて散乱されるかについて調査する。このとき、キャリアの伝導方向はａ軸に沿った方向である。
　ここでは、非平衡グリーン関数（ＮＥＧＦ）法を用いた、第一原理に基づいた伝導計算を行い、コンダクタンスおよび透過率を算出する。
　コンダクタンスは電気抵抗の逆数であり、電気の流れやすさを表す指標である。コンダクタンスＧは以下の式より算出される。
Figure JPOXMLDOC01-appb-M000004
　上式において、Ｅはエネルギーであり、Ｔ（Ｅ）はエネルギーＥにおける透過率であり、ｆ（Ｅ）はフェルミ分布関数であり、μＣは化学ポテンシャルである。つまり、エネルギーＥにおける透過率Ｔ（Ｅ）を算出することで、コンダクタンスＧを算出することができる。以降では、エネルギーＥにおける透過率Ｔ（Ｅ）を、単に、透過率Ｔと呼ぶ場合がある。
　エネルギーＥにおける透過率Ｔ（Ｅ）は、以下の式より算出される。
Figure JPOXMLDOC01-appb-M000005
　上式において、ΣＬ（Ｅ）、およびΣＲ（Ｅ）は、エネルギーＥにおける自己エネルギーであり、Ｇ（Ｅ）は、エネルギーＥにおけるグリーン関数である。
　モデル１Ａ乃至モデル１Ｅを用いて、第一原理計算を行い、透過率およびコンダクタンスを算出する。なお、計算には、ＤＦＴに基づく計算プログラムソフトＯｐｅｎＭＸを用いる。計算条件を表３に示す。
Figure JPOXMLDOC01-appb-T000006
　ここでは、第一原理計算において、ＤＦＴ＋Ｕ法を適用する。表３に示すように、第一原理計算ソフトウェアとしてＯｐｅｎＭＸを使用する場合、金属原子（Ｉｎ、Ｇａ、Ｚｎ）のＵパラメータを１０ｅＶに設定し、酸素原子のＵパラメータを３．７ｅＶに設定する。これにより、計算で得られるバンドギャップの値が、実測のバンドギャップに近い値にすることができる。
　ＮＥＧＦ法を用いた計算で得られた、モデル１Ａ乃至モデル１Ｅの透過率のスペクトルを図１０Ａ、および図１０Ｂに示す。図１０Ａは、バンドギャップ付近の各モデルの透過率のスペクトルであり、図１０Ｂは、伝導帯下端およびその近傍の各モデルの透過率のスペクトルである。図１０Ａ、および図１０Ｂでは、横軸はエネルギー［ｅＶ］であり、縦軸は透過率Ｔである。
　図１０Ａ、および図１０Ｂより、モデル１Ａ乃至モデル１Ｅの中で、モデル１Ａの透過率が最も高いことが分かる。また、モデル１Ｅの透過率が最も低いことが分かる。なお、伝導帯下端およびその近傍における、モデル１Ｃ、およびモデル１Ｄの透過率は、モデル１Ａの透過率とほぼ同じであることが分かる。
　上記の結果と、上述したバンドの曲がりに関する計算結果とを考慮すると、バンドが大きく曲がった構造で、透過率が大きく低下することが分かる。したがって、カチオンの価数が伝導方向に偏ることで、キャリアが散乱されやすいことが示唆される。別言すると、カチオンの価数の、伝導方向の偏りを小さくすることで、電子移動度の低下を抑制することができることが示唆される。
　図１１に、モデル１Ａの透過率のスペクトル、およびフェルミ分布関数を微分して得られる形状を示す。図１１では、横軸はエネルギー［ｅＶ］であり、第１縦軸（左側の縦軸）は透過率Ｔであり、第２縦軸（右側の縦軸）はフェルミ分布関数の微分［／ｅＶ］である。図１１に示す実線は、モデル１Ａの透過率のスペクトルであり、図１１に示す点線は、フェルミ分布関数を微分して得られる形状である。なお、フェルミ分布関数は、キャリア濃度を６×１０２０ｃｍ−３とし、電子温度を３００Ｋとして算出している。
　モデル１Ａ乃至モデル１Ｅのそれぞれに対して算出したコンダクタンスを表４に示す。
Figure JPOXMLDOC01-appb-T000007
　表４より、モデル１Ａのコンダクタンスが最も大きく、モデル１Ｅのコンダクタンスが最も小さい。なお、モデル１Ｃ、およびモデル１Ｄのコンダクタンスは、モデル１Ａのコンダクタンスとほぼ同じである。
　図１２、ならびに図１３Ａ乃至図１３Ｄに、モデル１Ａ乃至モデル１Ｅにおける透過電子密度を示す。図１２、ならびに図１３Ａ乃至図１３Ｄにメッシュで示す面は、キャリア濃度が６×１０２０ｃｍ−３であり、等値面レベルが２２ｎｍ−３である、電子密度（ｅｌｅｃｔｒｏｎ　ｄｅｎｓｉｔｙ）の等値表面である。
　図１２より、ＩｎＯ層に、連続的な透過電子密度が存在することが確認される。また、Ｚｎ原子と比較して、Ｇａ原子の周りに透過電子密度が存在することが確認される。よって、Ｇａ原子は、キャリア輸送への寄与がＺｎ原子よりも大きいと推測される。また、Ｏ原子のｓ軌道由来の透過電子密度が存在することが確認される。よって、Ｏ原子のｓ軌道の伝導は無視できないと推測される。
　図８Ｃ、および図１３Ａより、モデル１Ｂでは、バンドが湾曲した領域およびその近傍でキャリアの散乱が生じるものの、一部のキャリアは透過していることが分かる。図１３Ｂより、モデル１Ｃでは、キャリアの散乱は明確には観察されない。図１３Ｃより、モデル１Ｄでは、キャリアは、Ｇａ原子の位置を選択的に伝導することが示唆される。図９Ｄ、および図１３Ｄより、モデル１Ｅでは、バンドが湾曲した領域およびその近傍でキャリアの散乱が生じ、キャリアはほとんど透過しないことが分かる。
　以上より、カチオン（Ｇａ、Ｚｎ）の不規則配列によって、透過率が減少することが分かる。特に伝導方向に対してＧａの原子数に偏りがある構造において、その傾向が顕著であることが分かる。また、透過率の顕著な低下が見られた構造では、バンドが大きく曲がっていることが分かる。また、価数の高いＩｎおよびＧａに主な伝導経路が存在していることが分かる。また、バンドが湾曲した領域およびその近傍で透過率が大きく低下していることが分かる。
　以上が、金属酸化物におけるカチオンのランダム配置の影響についての説明である。
　金属酸化物を成膜する方法として、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ　Ｂｅａｍ　Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ　Ｌａｓｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法などがある。
　上記の、カチオンディスオーダーが低減された結晶性の金属酸化物を形成するには、一層ずつ原子を堆積することが好ましい。例えば、金属酸化物の形成方法として、ＡＬＤ法を用いることができる。
　ＡＬＤ法は、プリカーサ分子、あるいはプリカーサに含まれる原子の自己制御性を利用し、一層ずつ原子を堆積することができるので、極薄の成膜が可能、アスペクト比の高い構造への成膜が可能、ピンホールなどの欠陥の少ない成膜が可能、被覆性に優れた成膜が可能、および低温での成膜が可能、などの効果がある。また、ＡＬＤ法には、プラズマを利用した成膜方法であるプラズマＡＬＤ（ＰＥＡＬＤ：Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　ＡＬＤ）法も含まれる。プラズマを利用することで、より低温での成膜が可能となり好ましい場合がある。なお、ＡＬＤ法で用いるプリカーサには炭素や塩素などの元素を含むものがある。このため、ＡＬＤ法により設けられた膜は、他の成膜法により設けられた膜と比較して、炭素や塩素などの元素を多く含む場合がある。なお、これらの元素の定量は、Ｘ線光電子分光法（ＸＰＳ：Ｘ−ｒａｙ　Ｐｈｏｔｏｅｌｅｃｔｒｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて行うことができる。
　ＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
　ＡＬＤ法は、原料ガスの導入量によって、得られる膜の組成を制御することができる。例えば、ＡＬＤ法では、原料ガスの導入量や導入回数（パルス回数ともいう）によって、任意の組成の膜を成膜することができる。また、例えば、ＡＬＤ法では、成膜しながら原料ガスを変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスを変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間を要さない分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
＜ＡＬＤ装置およびＡＬＤ法を用いた成膜方法＞
　ここで、本発明の一態様の金属酸化物の形成に用いることができるＡＬＤ法を利用した成膜装置（以下、ＡＬＤ装置ともいう。）、およびＡＬＤ法を用いた成膜方法について説明する。
　ＡＬＤ法を利用した成膜装置は、第１の原料ガス（前駆体、プリカーサ、金属プリカーサとも呼ぶ）と第２の原料ガス（反応剤、リアクタント、非金属プリカーサとも呼ぶ）を交互にチャンバーに導入し、これらの原料ガスの導入を繰り返すことで成膜を行う。なお、原料ガスの導入の切り替えは、例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて行うことができる。また、原料ガス導入の際、窒素（Ｎ２）やアルゴン（Ａｒ）などの不活性ガスをキャリアガスとして原料ガスと一緒にチャンバーに導入してもよい。キャリアガスを用いることで、原料ガスの揮発性が低い、あるいは蒸気圧が低い場合でも、原料ガスが配管内部やバルブ内部に吸着することを抑制し、原料ガスをチャンバーに導入することが可能になる。また、形成される膜の均一性も向上し、好ましい。
　ＡＬＤ法を用いた成膜方法の一例を、図１４Ａ乃至図１４Ｄを用いて説明する。まず、第１の原料ガスをチャンバーに導入し（図１４Ａ参照）、基板表面にプリカーサ６０１を吸着させる（第１ステップ）。ここで、プリカーサ６０１が基板表面に吸着することにより、表面化学反応の自己停止機構が作用し、基板上のプリカーサの層の上にさらにプリカーサが吸着することはない（図１４Ｂ参照）。なお、表面化学反応の自己停止機構が作用する基板温度の適正範囲をＡＬＤ　Ｗｉｎｄｏｗとも呼ぶ。ＡＬＤ　Ｗｉｎｄｏｗは、プリカーサの温度特性、蒸気圧、分解温度などによって決まるが、１００℃以上５００℃以下、好ましくは、２００℃以上４００℃以下とする。次に、真空排気によって、余剰なプリカーサや反応生成物などをチャンバーから排出する（第２ステップ）。また、真空排気を行う代わりに不活性ガス（アルゴン、窒素など）などをチャンバーに導入し、余剰なプリカーサや反応生成物などをチャンバーから排出してもよい。第２ステップは、パージとも呼ばれる。次に、第２の原料ガスとして、リアクタント６０２（例えば、酸化剤（オゾン（Ｏ３）、酸素（Ｏ２）、水（Ｈ２Ｏ）、およびこれらのプラズマ、ラジカル、イオンなど））をチャンバーに導入し（図１４Ｃ参照）、基板表面に吸着したプリカーサ６０１と反応させて、膜の構成分子を基板に吸着させたままプリカーサ６０１に含まれる成分の一部を離脱させる（第３ステップ）（図１４Ｄ参照）。次に、真空排気または不活性ガスの導入によって、余剰なリアクタント６０２や反応生成物などをチャンバーから排出する（第４ステップ）。
　なお、以降の本明細書の記載において、特段の記載がない限り、リアクタント、または酸化剤としてオゾン、酸素、水を用いる場合、これらは、ガスや分子の状態に限らず、プラズマ状態、ラジカル状態、およびイオン状態のものも含むものとする。プラズマ状態、ラジカル状態、あるいはイオン状態の酸化剤を用いて成膜する場合、後述するラジカルＡＬＤ装置や、プラズマＡＬＤ装置を用いれば良い。
　プリカーサに含まれる炭素を除去するには、酸化剤として水を用いることが好ましい。水に含まれる水素が、プリカーサに含まれる炭素と反応して、炭素を効率よくプリカーサから離脱させることができる。一方、形成される膜中に含まれる水素を極力減らしたい場合は、酸化剤として、水素を含まないオゾンや酸素を用いることが好ましい。また、第１の酸化剤として、水をチャンバーに導入することで、プリカーサに含まれる炭素を除去した後、真空排気を行い、第２の酸化剤として水素を含まないオゾンや酸素をチャンバーに導入して水素を除去し、真空排気を行ってもよい。その後、所望の膜厚が得られるまで第１ステップから第４ステップを繰り返し行う。
　なお、上記の説明では、第１の原料ガスをチャンバーに導入してから、第２の原料ガスをチャンバーに導入する例を示したが、本発明の一態様はこれに限らない。第２の原料ガスをチャンバーに導入してから、第１の原料ガスをチャンバーに導入してもよい。つまり、初めに第３ステップを行い、続けて第４ステップを行い、以降第１ステップ、第２ステップ、第３ステップ、および第４ステップを行い、以降第１ステップ乃至第４ステップを繰り返し行うことで成膜を行ってもよい。さらに、第３ステップ、および第４ステップを複数回繰り返してから、第１ステップ乃至第４ステップを繰り返し行うことで成膜を行ってもよい。
　このように、第１ステップの前に、第３ステップ、および第４ステップを１回ずつ、あるいは複数回行うことは、チャンバー内の成膜雰囲気を制御できるため好ましい。例えば、第３ステップとして、酸化剤を導入することで、チャンバー内は酸素雰囲気とすることができる。酸素雰囲気で成膜を開始すると、形成される膜中の酸素濃度を高くでき、好ましい。さらに、当該膜の下地となる絶縁体や酸化物にも酸素を供給できる。このような方法を用いて形成された半導体装置は、良好な特性を有し、高い信頼性を得ることができる。
　また、第１ステップ、および第２ステップの後に、第３ステップにおける第２の原料ガスの導入と、第４ステップにおける真空排気または不活性ガスの導入を複数回繰り返し行ってもよい。つまり、第１ステップ、第２ステップ、第３ステップ、第４ステップ、第３ステップ、第４ステップと、第３ステップおよび第４ステップを繰り返し行った後に、第１ステップ、および第２ステップを行ってもよい。
　例えば、第３ステップで酸化剤としてＯ３、およびＯ２を導入し、第４ステップで真空排気を行い、この工程を複数回繰り返してもよい。
　また、第３ステップおよび第４ステップを繰り返す場合、必ずしも同じ種類の原料ガスの導入を繰り返す必要はない。例えば、１回目の第３ステップで酸化剤としてＨ２Ｏを用い、２回目以降の第３ステップで酸化剤としてＯ３を用いてもよい。
　このようにして、チャンバー内で酸化剤の導入と真空排気（または不活性ガスの導入）を短時間で複数回繰り返すことで、基板表面に吸着したプリカーサから、余分な水素原子、炭素原子、塩素原子などをより確実に取り除き、チャンバーの外に排除することができる。また、酸化剤の種類を２種類に増やすことにより、基板表面に吸着したプリカーサから、余分な水素原子などをより多く取り除くことができる。このように、成膜中に水素原子が膜中に取り込まれないようにすることにより形成した膜に含まれる水、水素などを低減することができる。
　このような方法を用いることにより、ＴＤＳ分析にて１００℃以上７００℃以下または１００℃以上５００℃以下の表面温度の範囲で、水分子の脱離量が１．０×１０１３ｍｏｌｅｃｕｌｅ／ｃｍ２以上１．０×１０１６ｍｏｌｅｃｕｌｅ／ｃｍ２以下、好ましくは１．０×１０１３ｍｏｌｅｃｕｌｅ／ｃｍ２以上３．０×１０１５ｍｏｌｅｃｕｌｅ／ｃｍ２以下となる膜を形成することができる。
　このようにして、基板表面に第１の層を成膜することができ、第１ステップ乃至第４ステップを再び行うことで、第１の層の上に第２の層を積層することができる。第１ステップ乃至第４ステップを、ガス導入を制御しつつ、膜が所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なトランジスタを作製する場合に適している。
　また、上記方法で形成された膜は層状の構造を有する場合がある。さらに、上記方法で形成された膜が結晶構造を有する場合、該膜のｃ軸は、被成膜面の法線方向と概略平行な方向に配向する。すなわち、該膜のｃ軸は、被成膜面に対して垂直に配向する。詳細は後述するが、本明細書では、このような結晶構造をＣＡＡＣ構造と称し、ＣＡＡＣ構造を有する酸化物半導体（金属酸化物）を、ＣＡＡＣ−ＯＳと称する場合がある。ＡＬＤ法を用いることで、ＣＡＡＣ構造を有する金属酸化物を形成することが可能である。
　ＡＬＤ法は、熱エネルギーを用いてプリカーサ、およびリアクタントを反応させて行う成膜方法である。プリカーサ、およびリアクタントの反応に必要な温度は、それらの温度特性、蒸気圧、分解温度などによって決まるが、１００℃以上５００℃以下、好ましくは２００℃以上４００℃以下とする。さらに、上記のプリカーサ、およびリアクタントの反応に加え、第３の原料ガスとして、プラズマ励起されたリアクタントもチャンバーに導入することで処理を行うＡＬＤ法をプラズマＡＬＤ法と呼ぶことがある。この場合、第３の原料ガスの導入部には、プラズマ生成装置が設けられる。プラズマの生成には、誘導結合プラズマ（Ｉｎｄｕｃｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ：ＩＣＰ）を用いることができる。またこれに対して、プリカーサ及びリアクタントの反応を熱エネルギーで行うＡＬＤ法を熱ＡＬＤ法と呼ぶことがある。
　プラズマＡＬＤ法では、第３ステップにおいてプラズマ励起されたリアクタントを導入して成膜を行う。あるいは、第１ステップ乃至第４ステップを繰り返し行うと同時に、プラズマ励起されたリアクタント（第２のリアクタント）を導入することで、成膜が行われる。この場合、第３ステップで導入されるリアクタントを第１のリアクタントと呼ぶ。プラズマＡＬＤ法において、第３の原料ガスに用いる第２のリアクタントは、上記酸化剤と同様の材料を用いることができる。すなわち、第２のリアクタントとして、プラズマ励起されたオゾン、酸素、および水を用いることができる。また、第２のリアクタントとして、酸化剤の他に、窒化剤を用いてもよい。窒化剤としては、窒素（Ｎ２）やアンモニア（ＮＨ３）を用いることができる。また、窒素（Ｎ２）と水素（Ｈ２）の混合ガスを窒化剤として用いることができる。例えば、窒素（Ｎ２）５％、水素（Ｈ２）９５％の混合ガスを窒化剤として用いることができる。プラズマ励起された窒素やアンモニアを導入しながら成膜を行うことで、金属窒化膜などの窒化膜を形成することができる。
　また、第２のリアクタントのキャリアガスとして、アルゴン（Ａｒ）や窒素（Ｎ２）を用いてもよい。アルゴンや窒素などのキャリアガスを用いることで、プラズマの放電が容易になり、プラズマ励起された第２のリアクタントが容易に生成されるため、好ましい。なお、プラズマＡＬＤ法を用いて金属酸化膜などの酸化膜を形成する場合、キャリアガスに窒素を用いると、膜中に窒素が混入し、所望の膜質が得られない場合がある。この場合キャリアガスとして、アルゴンを用いることが好ましい。
　ＡＬＤ法は、極めて薄い膜を均一な膜厚で成膜することができる。また、凹凸を有する面に対しても、表面被覆率が高い。
　また、プラズマＡＬＤ法により成膜することで、熱ＡＬＤ法に比べてさらに低温での成膜が可能となる。プラズマＡＬＤ法は、例えば、１００℃以下でも成膜速度を低下させずに成膜することができる。また、プラズマＡＬＤ法では、酸化剤だけでなく、窒化剤など多くのリアクタントを用いることができるので、酸化物だけでなく、窒化物、フッ化物、金属など多くの種類の膜を成膜することができる。
　また、プラズマＡＬＤ法を行う場合には、ＩＣＰなどのように基板から離れた状態でプラズマを発生させることもできる。このようにプラズマを発生させることにより、プラズマダメージを抑えることができる。
　以上の方法により、第１の原料ガスに含まれる原子を一成分とする膜、酸化膜、または窒化膜を形成することができる。
　一方、金属酸化物として、複数の金属を含む膜を形成する場合、金属毎に複数のプリカーサを用意し、チャンバーに順次導入すればよい。
　金属酸化物として、Ｉｎ−Ｍ−Ｚｎ酸化物を形成する場合、インジウムを含む第１のプリカーサを含む原料ガスをチャンバーに導入し、余分な原料ガスを排気（パージ）する。次に、リアクタントとして、酸化剤をチャンバーに導入し、余分なリアクタントを排気する。次に、元素Ｍを含む第２のプリカーサを含む原料ガスをチャンバーに導入し、余分な原料ガスを排気（パージ）する。次に、リアクタントとして、酸化剤をチャンバーに導入し、余分なリアクタントを排気する。次に、亜鉛を含む第３のプリカーサを含む原料ガスをチャンバーに導入し、余分な原料ガスを排気（パージ）する。次に、リアクタントとして、酸化剤をチャンバーに導入し、余分なリアクタントを排気する。以上の工程を繰り返すことで、インジウムを含む層と、元素Ｍを含む層と、亜鉛を含む層とを含む金属酸化物を形成することができる。
　なお、原料ガスの導入順序は、上記に限定されない。第１のプリカーサを含む原料ガスの導入後に、第３のプリカーサを含む原料ガスを導入し、その後第２のプリカーサを含む原料ガスを導入してもよく、求められる膜の性質に応じて実施者が適宜決めることができる。また、各原料ガスの導入後に、余分な原料ガスの排気、リアクタントの導入、および排気を適宜行うことができる。なお、金属酸化物は、Ｉｎ−Ｍ−Ｚｎ酸化物に限らない。上述した通り、金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましく、特にインジウムおよび亜鉛を含むことが好ましい。また、金属酸化物に含まれる金属の種類は２種類でもよいし、４種類以上でもよい。
　また、上記は、組成がＩｎ：Ｍ：Ｚｎ＝１：１：１［原子数比］のＩｎ−Ｍ−Ｚｎ酸化物を形成する例を示したが、組成式がＩｎ（１＋α）Ｍ（１−α）Ｏ３（ＺｎＯ）ｍ（αは０より大きく１より小さい実数、ｍは正の数）で表される、結晶性のＩｎ−Ｍ−Ｚｎ酸化物を形成する場合、原料ガスの導入順序は上記に限定されない。ｍが０より大きく１より小さい実数である場合、第１のプリカーサを含む原料ガスの導入後に、第２のプリカーサを含む原料ガスを導入し、その後第１のプリカーサを含む原料ガスを導入する工程を行う場合がある。なお、各原料ガスの導入後に、余分な原料ガスの排気、リアクタントの導入、および排気を適宜行うことができる。また、ｍが１よりも大きい実数である場合、第１のプリカーサを含む原料ガスの導入後に、第２のプリカーサを含む原料ガスを導入し、第３のプリカーサを含む原料ガスを複数回導入し、その後第１のプリカーサを含む原料ガスを導入する工程を行う場合がある。なお、第２のプリカーサを含む原料ガスおよび第３のプリカーサを含む原料ガスの導入順序は上記に限定されない。また、各原料ガスの導入後に、余分な原料ガスの排気、リアクタントの導入、および排気を適宜行うことができる。
　また、金属酸化物に含まれる金属の原子数比は、所望の金属を含むプリカーサを含む原料ガスのチャンバーへの導入回数や、成膜温度の調整により制御できる。例えば、インジウムや亜鉛に対して、元素Ｍの原子数比を大きくしたい場合は、元素Ｍを含む第２のプリカーサを含む原料ガスをチャンバーに導入し、余分な原料ガスを排気し、リアクタントとして、酸化剤をチャンバーに導入し、余分なリアクタントを排気した後、再度元素Ｍを含む第２のプリカーサを含む原料ガスをチャンバーに導入し、余分な原料ガスを排気し、リアクタントとして、酸化剤をチャンバーに導入し、余分なリアクタントを排気すればよい。
　また、複数のプリカーサをチャンバーに導入してもよく、例えば、第１のプリカーサ、および第２のプリカーサを含む原料ガスをチャンバーに導入し、余分な原料ガスを排気し、リアクタントをチャンバーに導入し、余分なリアクタントを排気し、第１のプリカーサ、および第２のプリカーサを含む原料ガスをチャンバーに導入し、余分な原料ガスを排気し、リアクタントをチャンバーに導入し、余分なリアクタントを排気し、第３のプリカーサを含む原料ガスをチャンバーに導入し、余分な原料ガスを排気し、リアクタントをチャンバーに導入し、余分なリアクタントを排気することで、Ｉｎ−Ｍ−Ｚｎ酸化物を含む金属酸化物を形成してもよい。なお、上記のチャンバーに導入するプリカーサの組み合わせは、元素Ｍの価数が＋３価である場合を想定しているが、元素Ｍの価数が＋２価である場合、第２のプリカーサ、および第３のプリカーサを含む原料ガスをチャンバーに導入するとよい。
　また、異なるプリカーサを含む原料ガスを連続してチャンバーに導入してもよい。例えば、第１のプリカーサを含む原料ガスをチャンバーに導入し、余分な原料ガスを排気した後、チャンバーへリアクタントの導入を行わず、続けて第２のプリカーサを含む原料ガスをチャンバーに導入し、余分な原料ガスを排気し、リアクタントをチャンバーに導入し、余分なリアクタントを排気し、第１のプリカーサを含む原料ガスをチャンバーに導入し、余分な原料ガスを排気した後、チャンバーへリアクタントの導入を行わず、続けて第２のプリカーサを含む原料ガスをチャンバーに導入し、余分な原料ガスを排気し、リアクタントをチャンバーに導入し、余分なリアクタントを排気し、第３のプリカーサを含む原料ガスをチャンバーに導入し、余分な原料ガスを排気し、リアクタントをチャンバーに導入し、余分なリアクタントを排気することで、Ｉｎ−Ｍ−Ｚｎ酸化物を含む金属酸化物を形成してもよい。なお、チャンバーに連続して導入するプリカーサの順序、および組み合わせは上記に限定されない。第２のプリカーサを含む原料ガスをチャンバーに導入した後、第１のプリカーサを含む原料ガスをチャンバーに導入してもよい。また、上記の、チャンバーに連続して導入するプリカーサの順序、および組み合わせは、元素Ｍの価数が＋３価である場合を想定しているが、元素Ｍの価数が＋２価である場合、第２のプリカーサを含む原料ガスをチャンバーに導入した後、リアクタントの導入を行わずに、第３のプリカーサを含む原料ガスをチャンバーに導入するとよい。
　また、複数の金属を含むプリカーサを用いて金属酸化物を形成してもよい。例えば、１分子中に、インジウムと、価数が＋３価である元素Ｍとを含むプリカーサ、１分子中に価数が＋２価である元素Ｍと、亜鉛とを含むプリカーサなどを用いて金属酸化物を形成してもよい。
　以下では、上述のＣＡＡＣ−ＯＳの詳細について、説明を行う。
［ＣＡＡＣ−ＯＳ］
　ＣＡＡＣ−ＯＳは、複数の結晶領域を有し、当該複数の結晶領域はｃ軸が特定の方向に配向している酸化物半導体である。なお、特定の方向とは、ＣＡＡＣ−ＯＳ膜の厚さ方向、ＣＡＡＣ−ＯＳ膜の被形成面の法線方向、またはＣＡＡＣ−ＯＳ膜の表面の法線方向である。また、結晶領域とは、原子配列に周期性を有する領域である。なお、原子配列を格子配列とみなすと、結晶領域とは、格子配列の揃った領域でもある。さらに、ＣＡＡＣ−ＯＳは、ａ−ｂ面方向において複数の結晶領域が連結する領域を有し、当該領域は歪みを有する場合がある。なお、歪みとは、複数の結晶領域が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。つまり、ＣＡＡＣ−ＯＳは、ｃ軸配向し、ａ−ｂ面方向には明らかな配向をしていない酸化物半導体である。
　なお、上記複数の結晶領域のそれぞれは、１つまたは複数の微小な結晶（最大径が１０ｎｍ未満である結晶）で構成される。結晶領域が１つの微小な結晶で構成されている場合、当該結晶領域の最大径は１０ｎｍ未満となる。また、結晶領域が多数の微小な結晶で構成されている場合、当該結晶領域の大きさは、数十ｎｍ程度となる場合がある。
　また、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、スズ、チタンなどから選ばれた一種、または複数種）において、ＣＡＡＣ−ＯＳは、インジウム（Ｉｎ）、及び酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛（Ｚｎ）、及び酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能である。よって、（Ｍ，Ｚｎ）層にはインジウムが含まれる場合がある。また、Ｉｎ層には元素Ｍが含まれる場合がある。なお、Ｉｎ層にはＺｎが含まれる場合もある。当該層状構造は、例えば、高分解能ＴＥＭ像において、格子像として観察される。
　ＣＡＡＣ−ＯＳ膜に対し、例えば、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ−ｏｆ−ｐｌａｎｅ　ＸＲＤ測定では、ｃ軸配向を示すピークが２θ＝３１°またはその近傍に検出される。なお、ｃ軸配向を示すピークの位置（２θの値）は、ＣＡＡＣ−ＯＳを構成する金属元素の種類、組成などにより変動する場合がある。
　また、例えば、ＣＡＡＣ−ＯＳ膜の電子線回折パターンにおいて、複数の輝点（スポット）が観測される。なお、あるスポットと別のスポットとは、試料を透過した入射電子線のスポット（ダイレクトスポットともいう。）を対称中心として、点対称の位置に観測される。
　上記特定の方向から結晶領域を観察した場合、当該結晶領域内の格子配列は、六方格子を基本とするが、単位格子は正六角形とは限らず、非正六角形である場合がある。また、上記歪みにおいて、五角形、七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属原子が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
　なお、明確な結晶粒界が確認される結晶構造は、いわゆる多結晶（ｐｏｌｙｃｒｙｓｔａｌ）と呼ばれる。結晶粒界は、再結合中心となり、キャリアが捕獲されトランジスタのオン電流の低下、電界効果移動度の低下などを引き起こす可能性が高い。よって、明確な結晶粒界が確認されないＣＡＡＣ−ＯＳは、トランジスタの半導体層に好適な結晶構造を有する結晶性の酸化物の一つである。なお、ＣＡＡＣ−ＯＳを構成するには、Ｚｎを有する構成が好ましい。例えば、Ｉｎ−Ｚｎ酸化物、及びＩｎ−Ｇａ−Ｚｎ酸化物は、Ｉｎ酸化物よりも結晶粒界の発生を抑制できるため好適である。
　ＣＡＡＣ−ＯＳは、結晶性が高く、明確な結晶粒界が確認されない酸化物半導体である。よって、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ−ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ＯＳトランジスタにＣＡＡＣ−ＯＳを用いると、製造工程の自由度を広げることが可能となる。
＜酸化物半導体を有するトランジスタ＞
　続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
　上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
　トランジスタには、キャリア濃度の低い酸化物半導体を用いることが好ましい。例えば、酸化物半導体のキャリア濃度は１×１０１７ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下、さらに好ましくは１×１０１３ｃｍ−３以下、より好ましくは１×１０１１ｃｍ−３以下、さらに好ましくは１×１０１０ｃｍ−３未満であり、１×１０−９ｃｍ−３以上である。なお、酸化物半導体膜のキャリア濃度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性又は実質的に高純度真性と言う。なお、キャリア濃度の低い酸化物半導体を、高純度真性又は実質的に高純度真性な酸化物半導体と呼ぶ場合がある。
　また、高純度真性又は実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
　また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
　従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
＜不純物＞
　ここで、酸化物半導体中における各不純物の影響について説明する。
　酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
　また、酸化物半導体にアルカリ金属又はアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属又はアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属又はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
　また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。または、酸化物半導体において、窒素が含まれると、トラップ準位が形成される場合がある。この結果、トランジスタの電気特性が不安定となる場合がある。このため、ＳＩＭＳにより得られる酸化物半導体中の窒素濃度を、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下にする。
　また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満にする。
　不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
　前述したとおり、ＡＬＤ法では、アスペクト比の高い構造への成膜が可能であり、構造体の側面に対しても被覆性に優れた成膜が可能である。ＡＬＤ法を用いることで、被成膜面の向きによらず、容易にＣＡＡＣ構造を有する金属酸化物を形成することができる。例えば、構造体が凸型形状や、凹型形状を有しているとしても、構造体の上面、底面、側面、および傾斜を有する面に対して被覆性よく金属酸化物を形成することができる。すなわち、それぞれの被成膜面において、法線方向に概略一定の膜厚を有する金属酸化物を形成することができる。構造体の上面、底面、側面、および傾斜を有する面それぞれに形成された金属酸化物において、最大膜厚に対する最小膜厚の比を０．５以上１以下、好ましくは０．７以上１以下、より好ましくは、０．９以上１以下とすることができる。このとき、金属酸化物が結晶を有する場合、そのｃ軸は、それぞれの被成膜面の法線方向と概略平行な方向に配向する。すなわち、ｃ軸は、それぞれの被成膜面に対して垂直に配向する。
　図１５Ａは、構造体５０に形成されたＩｎ−Ｍ−Ｚｎ酸化物を有する酸化物２３０を示す図である。ここで、構造体とは、トランジスタなどの半導体装置を構成する要素を指す。構造体５０として、基板、ゲート電極、ソース電極、およびドレイン電極などの導電体、ゲート絶縁膜、層間絶縁膜、下地絶縁膜等の絶縁体、金属酸化物やシリコンなどの半導体、などが含まれる。図１５Ａでは、構造体５０の被成膜面が基板（あるいは基体、図示しない。）に対して平行に配置される場合を示している。図１５Ｂは、図１５Ａにおける酸化物２３０の一部である領域５３の拡大図である。図１５Ｂでは、構造体５０の上面、あるいは底面にインジウム（Ｉｎ）を含む層と、元素Ｍを含む層と、亜鉛（Ｚｎ）を含む層とが積層されている様子を示している。インジウムを含む層は、構造体５０の被成膜面に平行に配置され、その上に元素Ｍを含む層が、構造体５０の被成膜面に平行に配置され、さらにその上に亜鉛を含む層が、構造体５０の被成膜面に平行に配置されている。すなわち、酸化物２３０のａ−ｂ面は、構造体５０の被成膜面に対して概略平行であり、酸化物２３０のｃ軸（ｃ−ａｘｉｓ）は、構造体５０の被成膜面の法線方向と概略平行である。
　図１５Ｃでは、構造体５０の被成膜面が基板（あるいは基体、図示しない。）に対して垂直に配置される場合を示している。図１５Ｄは、図１５Ｃにおける酸化物２３０の一部である領域５４の拡大図である。図１５Ｄでは、構造体５０の側面にインジウム（Ｉｎ）を含む層と、元素Ｍを含む層と、亜鉛（Ｚｎ）を含む層とが積層されている様子を示している。インジウムを含む層は、構造体５０の被成膜面に平行に配置され、その上に元素Ｍを含む層が、構造体５０の被成膜面に平行に配置され、さらにその上に亜鉛を含む層が、構造体５０の被成膜面に平行に配置されている。すなわち、酸化物２３０のａ−ｂ面は、構造体５０の被成膜面に対して概略平行であり、酸化物２３０のｃ軸（ｃ−ａｘｉｓ）は、構造体５０の被成膜面の法線方向と概略平行である。
　ここで図１６Ａ乃至図１７Ｃを用いて、Ｉｎ−Ｍ−Ｚｎ酸化物を有する酸化物２３０の形成方法の詳細を示す。なお、図１６Ａ乃至図１７Ｃでは、インジウムを含む層２１を形成し、その上に元素Ｍを含む層３１を形成し、さらにその上に亜鉛を含む層４１を形成する例を示すが、本実施の形態はこれに限らない。層３１および層４１の一方を形成し、その上に層２１を形成し、さらにその上に層３１および層４１の他方を形成してもよい。または、層３１および層４１の一方を形成し、その上に層３１および層４１の他方を形成し、さらにその上に層２１を形成してもよい。
　まず、インジウムを含むプリカーサを含む原料ガスをチャンバーに導入し、構造体５０の表面にプリカーサを吸着させる（図１６Ａ参照。）。ここで、原料ガスには、プリカーサの他に、アルゴンや窒素などのキャリアガスが含まれる。インジウムを含むプリカーサとして、トリエチルインジウム、トリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオン酸）インジウム、シクロペンタジエニルインジウムなどを用いることができる。次に、チャンバー内をパージして、余剰なプリカーサや反応生成物などをチャンバーから排出する。
　次に、リアクタントとしてチャンバーに導入した酸化剤を、吸着したプリカーサと反応させて、インジウムを基板に吸着させたままインジウム以外の成分を離脱させることで、インジウムと酸素とで構成される層２１を形成する（図１６Ｂ参照。）。酸化剤として、オゾン、酸素、水などを用いることができる。次に、チャンバー内をパージして、余分なリアクタントや反応生成物などをチャンバーから排出する。
　次に、元素Ｍを含むプリカーサを含む原料ガスをチャンバーに導入し、層２１上にプリカーサを吸着させる（図１６Ｃ参照。）。原料ガスには、プリカーサの他に、アルゴンや窒素などのキャリアガスが含まれる。元素Ｍとしてガリウムを用いる場合、ガリウムを含むプリカーサとして、トリメチルガリウム、トリエチルガリウム、三塩化ガリウム、トリス（ジメチルアミド）ガリウム、ガリウム（ＩＩＩ）アセチルアセトナート、トリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオン酸）ガリウム、ジメチルクロロガリウム、ジエチルクロロガリウムなどを用いることができる。次に、チャンバー内をパージして、余剰なプリカーサや反応生成物などをチャンバーから排出する。
　次に、リアクタントとしてチャンバーに導入した酸化剤を、吸着したプリカーサと反応させて、元素Ｍを基板に吸着させたまま元素Ｍ以外の成分を離脱させることで、元素Ｍと酸素とで構成される層３１を形成する（図１６Ｄ参照。）。このとき、層４１を構成する酸素の一部が層３１の上に吸着する場合がある。次に、チャンバー内をパージして、余分なリアクタントや反応生成物などをチャンバーから排出する。
　次に、亜鉛を含むプリカーサを含む原料ガスをチャンバーに導入し、層３１上にプリカーサを吸着させる（図１７Ａ参照。）。このとき、亜鉛と酸素とで構成される層４１の一部が形成される場合がある。原料ガスには、プリカーサの他に、アルゴンや窒素などのキャリアガスが含まれる。亜鉛を含むプリカーサとして、ジメチル亜鉛、ジエチル亜鉛、ビス（２，２，６，６−テトラメチル−３，５−ヘプタンジオン酸）亜鉛などを用いることができる。次に、チャンバー内をパージして、余剰なプリカーサや反応生成物などをチャンバーから排出する。
　次に、リアクタントとしてチャンバーに導入した酸化剤を、吸着したプリカーサと反応させて、亜鉛を基板に吸着させたまま亜鉛以外の成分を離脱させることで、亜鉛と酸素とで構成される層４１を形成する（図１７Ｂ参照。）。次に、チャンバー内をパージして、余分なリアクタントや反応生成物などをチャンバーから排出する。なお、次の層２１を形成するまでの間に、層３１および層４１のそれぞれの形成を複数回行うことで、２つの層２１の間に、所望の原子数、層数、および厚さを有する、層３１と層４１との積層を形成してもよい。
　次に、層４１上に再度、上述した方法で層２１を形成する（図１７Ｃ参照。）。以上の方法を繰り返すことで、基板、あるいは構造体上に酸化物２３０を形成することができる。
　なお、上記プリカーサには、金属元素の他に、炭素および塩素の一方または両方を含むものがある。炭素を含むプリカーサを用いて形成された膜には炭素が含まれる場合がある。また、塩素を含むプリカーサを用いて形成された膜には塩素が含まれる場合がある。
　以上のように、ＡＬＤ法を用いて酸化物２３０を形成することで、被成膜面の法線方向と概略平行にｃ軸（ｃ−ａｘｉｓ）が配向したＣＡＡＣ構造を有する金属酸化物を形成することができる。
　ここで、ＡＬＤ法を用いて成膜することが可能な装置の一例として、成膜装置４０００の構成について、図１８Ａ及び図１８Ｂを用いて説明する。図１８Ａは、マルチチャンバー型の成膜装置４０００の模式図であり、図１８Ｂは、成膜装置４０００に用いることができるＡＬＤ装置の断面図である。
＜成膜装置の構成例＞
　成膜装置４０００は、搬入搬出室４００２と、搬入搬出室４００４と、搬送室４００６と、成膜室４００８と、成膜室４００９と、成膜室４０１０と、搬送アーム４０１４と、を有する。ここで、搬入搬出室４００２、搬入搬出室４００４、成膜室４００８、成膜室４００９、および成膜室４０１０は、搬送室４００６とそれぞれ独立に接続されている。これにより、成膜室４００８、成膜室４００９、および成膜室４０１０において大気に曝すことなく、連続成膜を行うことができ、膜中に不純物が混入するのを防ぐことができる。また、基板と膜の界面、および各膜の界面の汚染は低減され、清浄な界面が得られる。
　なお、搬入搬出室４００２、搬入搬出室４００４、搬送室４００６、および成膜室４００８乃至成膜室４０１０は、水分の付着などを防ぐため、露点が管理された不活性ガス（窒素ガス等）を充填させておくことが好ましく、減圧を維持させることが望ましい。
　また、成膜室４００８乃至成膜室４０１０には、ＡＬＤ装置を用いることができる。また、成膜室４００８乃至成膜室４０１０のいずれかにＡＬＤ装置以外の成膜装置を用いる構成としてもよい。成膜室４００８乃至成膜室４０１０に用いることができる成膜装置としては、例えば、スパッタリング装置、プラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　ＣＶＤ）装置、熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ　ＣＶＤ）装置、光ＣＶＤ（Ｐｈｏｔｏ　ＣＶＤ）装置、金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ　ＣＶＤ）装置、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　ＣＶＤ）装置などがある。また、成膜室４００８乃至成膜室４０１０のいずれか１つまたは複数に、成膜装置以外の機能を有する装置を設けても構わない。当該装置としては、例えば、加熱装置（代表的には、真空加熱装置）、プラズマ発生装置（代表的には、μ波プラズマ発生装置）などが挙げられる。
　例えば、成膜室４００８をＡＬＤ装置とし、成膜室４００９をＰＥＣＶＤ装置とし、成膜室４０１０を金属ＣＶＤ装置とした場合、成膜室４００８で金属酸化物、成膜室４００９でゲート絶縁膜として機能する絶縁膜、成膜室４０１０でゲート電極として機能する導電膜を形成することができる。このとき、金属酸化物と、その上の絶縁膜と、その上の導電膜を、大気に曝すことなく、連続で形成することができる。
　また、成膜装置４０００は、搬入搬出室４００２、搬入搬出室４００４、および成膜室４００８乃至成膜室４０１０を有する構成としているが、本発明の一態様はこれに限られるものではない。成膜装置４０００の成膜室を４個以上にする構成としてもよい。また、成膜装置４０００は枚葉式としてもよいし、複数の基板を一括で成膜するバッチ式にしてもよい。
＜ＡＬＤ装置＞
　次に、成膜装置４０００に用いることができるＡＬＤ装置の構成について、図１８Ｂを用いて説明する。ＡＬＤ装置は、成膜室（チャンバー４０２０）と、原料供給部４０２１（原料供給部４０２１ａ、および原料供給部４０２１ｂ）と、原料供給部４０３１と、導入量制御器である高速バルブ４０２２ａ、および高速バルブ４０２２ｂと、原料導入口４０２３（原料導入口４０２３ａ、および原料導入口４０２３ｂ）と、原料導入口４０３３と、原料排出口４０２４と、排気装置４０２５とを有する。チャンバー４０２０内に設置される原料導入口４０２３ａ、原料導入口４０２３ｂ、および原料導入口４０３３は供給管やバルブを介して原料供給部４０２１ａ、原料供給部４０２１ｂ、および原料供給部４０３１とそれぞれ接続されており、原料排出口４０２４は、排出管やバルブや圧力調整器を介して排気装置４０２５と接続されている。
　また、図１８Ｂに示すようにチャンバー４０２０にプラズマ発生装置４０２８を接続することにより、熱ＡＬＤ法に加えて、プラズマＡＬＤ法で成膜を行うことができる。プラズマ発生装置４０２８は、高周波電源に接続されたコイル４０２９を用いるＩＣＰ型のプラズマ発生装置とするのが好ましい。高周波電源は、１０ｋＨｚ以上１００ＭＨｚ以下、好ましくは１ＭＨｚ以上６０ＭＨｚ以下、より好ましくは１０ＭＨｚ以上６０ＭＨｚ以下の周波数を持った電力を出力することができる。例えば、１３．５６ＭＨｚ、６０ＭＨｚの周波数を持った電力を出力することができる。プラズマＡＬＤ法では、低温でも成膜レートを落とさず成膜ができるので、成膜効率の低い枚葉式の成膜装置で用いるとよい。
　チャンバー内部には基板ホルダ４０２６があり、その基板ホルダ４０２６上に基板４０３０を配置する。基板ホルダ４０２６には、一定の電位、または高周波が印加される機構が設けられていてもよい。または、基板ホルダ４０２６は、フローティングでもよいし、接地されていてもよい。また、チャンバー外壁には、ヒータ４０２７が設けられており、チャンバー４０２０内部、基板ホルダ４０２６、および基板４０３０表面などの温度を制御することができる。ヒータ４０２７は、基板４０３０表面の温度を１００℃以上５００℃以下に制御できることが好ましく、２００℃以上４００℃以下に制御できることがより好ましい。ヒータ４０２７自体の温度は１００℃以上５００℃以下に設定できることが好ましい。
　原料供給部４０２１ａ、原料供給部４０２１ｂ、および原料供給部４０３１では、気化器や加熱手段などによって固体の原料や液体の原料から原料ガスを形成する。または、原料供給部４０２１ａ、原料供給部４０２１ｂ、および原料供給部４０３１は、気体の原料ガスを供給する構成としてもよい。
　また、図１８Ｂでは、原料供給部４０２１を２つ、原料供給部４０３１を１つ設けている例を示しているが本実施の形態はこれに限定されない。原料供給部４０２１を１つ、または３つ以上設けてもよい。また原料供給部４０３１を２つ以上設けてもよい。また、高速バルブ４０２２ａ、および高速バルブ４０２２ｂは時間で精密に制御することができ、原料供給部４０２１ａから供給される原料ガスと原料供給部４０２１ｂから供給される原料ガスの供給を制御する構成となっている。
　図１８Ｂに示す成膜装置では、基板４０３０を基板ホルダ４０２６上に搬入し、チャンバー４０２０を密閉状態とした後、ヒータ４０２７により基板４０３０を所望の温度（例えば、１００℃以上５００℃以下、好ましくは２００℃以上４００℃以下）とし、原料供給部４０２１ａから供給される原料ガスの供給と、排気装置４０２５による排気と、原料供給部４０３１から供給される原料ガスの供給と、排気装置４０２５による排気とを繰り返すことで薄膜を基板表面に形成する。また、該薄膜の形成において、さらに原料供給部４０２１ｂから供給される原料ガスの供給と、排気装置４０２５による排気とを行ってもよい。ヒータ４０２７の温度は、形成される膜種、原料ガス、所望の膜質、基板や、そこの設けられている膜や素子の耐熱性に応じて適宜決定すればよい。例えば、ヒータ４０２７の温度を２００℃以上３００℃以下に設定して成膜してもよいし、３００℃以上５００℃以下に設定して成膜してもよい。
　ヒータ４０２７を用いて基板４０３０を加熱しながら成膜することで、後工程で必要な基板４０３０の加熱処理を省略することができる。すなわち、ヒータ４０２７が設けられたチャンバー４０２０、または成膜装置４０００を用いることで、基板４０３０上の膜の形成と、基板４０３０の加熱処理を兼ねることができる。
　図１８Ｂに示す成膜装置では、原料供給部４０２１、および原料供給部４０３１で用いる原料（揮発性有機金属化合物など）を適宜選択することにより、金属酸化物を形成することができる。金属酸化物として、インジウム、ガリウム、亜鉛を含むＩｎ−Ｇａ−Ｚｎ酸化物を形成する場合、少なくとも３つの原料供給部４０２１と、少なくとも１つの原料供給部４０３１が設けられた成膜装置を用いることが好ましい。第１の原料供給部４０２１からインジウムを含むプリカーサが供給され、第２の原料供給部４０２１からガリウムを含むプリカーサが供給され、第３の原料供給部４０２１から亜鉛を含むプリカーサが供給されることが好ましい。金属酸化物の形成に、インジウムおよびガリウムを含むプリカーサを用いる場合、原料供給部４０２１は、少なくとも２つ設けられればよい。インジウムを含むプリカーサ、ガリウムを含むプリカーサ、および亜鉛を含むプリカーサとして、それぞれ前述したプリカーサを用いることができる。
　また、原料供給部４０３１からは、リアクタントが供給される。リアクタントとして、オゾン、酸素、水の少なくとも１つを含む酸化剤を用いることができる。
　図１９Ａ乃至図１９Ｃは、成膜装置４０００に用いることができるＡＬＤ装置の異なる構成について説明する。なお、図１８Ｂに示したＡＬＤ装置と同様の構成や、その機能については詳細な説明を省略する場合がある。
　図１９ＡはプラズマＡＬＤ装置の一態様を示す模式図である。プラズマＡＬＤ装置４１００は、反応室４１２０と、反応室４１２０上部に設けられたプラズマ生成室４１１１とを有する。反応室４１２０は、チャンバーと呼ぶことができる。または、反応室４１２０とプラズマ生成室４１１１とを合わせてチャンバーと呼ぶことができる。反応室４１２０は、原料導入口４１２３と、原料排出口４１２４とを有し、プラズマ生成室４１１１は、原料導入口４１３３を有する。また、プラズマ生成装置４１２８によりＲＦ等の高周波や、マイクロ波をプラズマ生成室４１１１に導入されたガスに印加し、プラズマ生成室４１１１内にプラズマ４１３１を生成することができる。マイクロ波を用いてプラズマ４１３１を生成する場合、代表的には周波数２．４５ＧＨｚのマイクロ波が用いられる。このようなマイクロ波を用いて生成されたプラズマをＥＣＲ（Ｅｌｅｃｔｒｏｎ　Ｃｙｃｌｏｔｒｏｎ　Ｒｅｓｏｎａｎｃｅ）プラズマと呼ぶ場合がある。
　また、反応室４１２０は、基板ホルダ４１２６を有し、その上に基板４１３０が配置される。原料導入口４１２３から導入された原料ガスは、反応室４１２０に設けられたヒータからの熱により分解され、基板４１３０上に堆積する。また、原料導入口４１３３から導入された原料ガスは、プラズマ生成装置４１２８によりプラズマ状態となる。プラズマ状態となった原料ガスは、基板４１３０表面に到達するまでに電子や他の分子と再結合し、ラジカル状態となり基板４１３０に到達する。このように、ラジカルを利用して成膜を行うＡＬＤ装置を、ラジカルＡＬＤ（Ｒａｄｉｃａｌ−Ｅｎｈａｎｃｅｄ　ＡＬＤ）装置と呼ぶ場合もある。また、プラズマＡＬＤ装置４１００では、プラズマ生成室４１１１を反応室４１２０の上部に設ける構成を示しているが、本実施の形態はこれに限定されない。プラズマ生成室４１１１を反応室４１２０の側面に隣接して設けてもよい。
　図１９ＢはプラズマＡＬＤ装置の一態様を示す模式図である。プラズマＡＬＤ装置４２００は、チャンバー４２２０を有する。チャンバー４２２０は、電極４２１３、原料排出口４２２４、および基板ホルダ４２２６を有し、基板ホルダ４２２６の上に基板４２３０が配置される。電極４２１３は、原料導入口４２２３と、導入された原料ガスをチャンバー４２２０内に供給するシャワーヘッド４２１４とを有する。また、電極４２１３には、コンデンサ４２１７を介して高周波を印加できる電源４２１５が接続されている。基板ホルダ４２２６には、一定の電位、または高周波が印加される機構が設けられていてもよい。または、基板ホルダ４２２６は、フローティングでもよいし、接地されていてもよい。電極４２１３、および基板ホルダ４２２６は、それぞれプラズマ４２３１を生成するための上部電極、および下部電極として機能する。原料導入口４２２３から導入された原料ガスは、チャンバー４２２０に設けられたヒータからの熱により分解され、基板４２３０上に堆積する。または、原料導入口４２２３から導入された原料ガスは、電極４２１３、および基板ホルダ４２２６の間でプラズマ状態となる。プラズマ状態となった原料ガスは、プラズマ４２３１と基板４２３０の間に生じる電位差（イオンシースともいう）により基板４２３０に入射する。
　図１９Ｃは、図１９Ｂとは異なるプラズマＡＬＤ装置の一態様を示す模式図である。プラズマＡＬＤ装置４３００は、チャンバー４３２０を有する。チャンバー４３２０は、電極４３１３、原料排出口４３２４、および基板ホルダ４３２６を有し、基板ホルダ４３２６の上に基板４３３０が配置される。電極４３１３は、原料導入口４３２３と、導入された原料ガスをチャンバー４３２０内に供給するシャワーヘッド４３１４とを有する。また、電極４３１３には、コンデンサ４３１７を介して高周波を印加できる電源４３１５が接続されている。基板ホルダ４３２６には、一定の電位、または高周波が印加される機構が設けられていてもよい。または、基板ホルダ４３２６は、フローティングでもよいし、接地されていてもよい。電極４３１３、および基板ホルダ４３２６は、それぞれプラズマ４３３１を生成するための上部電極、および下部電極として機能する。プラズマＡＬＤ装置４３００は、電極４３１３と基板ホルダ４３２６の間に、コンデンサ４３２２を介して高周波を印加できる電源４３２１が接続されたメッシュ４３１９を有している点で、プラズマＡＬＤ装置４２００と異なる。メッシュ４３１９を設けることで、基板４１３０からプラズマ４２３１を離すことができる。原料導入口４３２３から導入された原料ガスは、チャンバー４３２０に設けられたヒータからの熱により分解され、基板４３３０上に堆積する。または、原料導入口４３２３から導入された原料ガスは、電極４３１３、および基板ホルダ４３２６の間でプラズマ状態となる。プラズマ状態となった原料ガスは、メッシュ４３１９により電荷が除去され、ラジカルなどの電気的に中性な状態で基板４１３０に到達する。このため、イオンの入射やプラズマによる損傷が抑制された成膜を行うことができる。
＜成膜シーケンス＞
　図２０Ａに、図１８Ｂに示すＡＬＤ装置を用いた成膜シーケンスを示す。まず、チャンバー４０２０内の基板ホルダ４０２６に基板４０３０をセットする（ステップＳ１０１）。次に、ヒータ４０２７の温度調節を行う（ステップＳ１０２）。次に、基板４０３０の温度が基板面内で一様になるように、基板４０３０を基板ホルダ４０２６上で保持する（ステップＳ１０３）。次に、前述の第１ステップ乃至第４ステップにより、成膜を行う。すなわち、チャンバー４０２０に第１の原料ガス、および第２の原料ガスを交互に導入し、基板４０３０上に成膜を行う（ステップＳ１０４）。また、ステップＳ１０３とステップＳ１０４の間に、チャンバー４０２０内部を酸素雰囲気にする処理を行ってもよい。基板４０３０のセット、および保持後に、チャンバー４０２０内部を酸素雰囲気とすることで、基板４０３０、および基板４０３０上に設けられた膜に酸素を添加できる場合がある。また、成膜前の基板４０３０、および基板４０３０上に設けられた膜から水素を脱離できる場合がある。基板４０３０中、または膜中の水素が、基板４０３０中、または膜中に添加された酸素と反応し、水（Ｈ２Ｏ）となって基板４０３０、または膜から離脱する場合がある。
　図２０Ｂは、上記成膜シーケンスの具体例を示している。上記のステップＳ１０１乃至ステップＳ１０３に従って、基板４０３０を基板ホルダ４０２６にセットし、ヒータ４０２７の温度調整、および基板４０３０の保持を行う。
　次に、第１の原料ガス、および第２の原料ガスを交互に導入し、基板４０３０上に成膜を行う（ステップＳ１０４）。第１の原料ガス、および第２の原料ガスの導入は、それぞれパルス状に行われる。図２０Ｂでは、第１の原料ガス、および第２の原料ガスの導入をそれぞれＯＮで示し、原料ガスが導入されていない期間をＯＦＦで示している。第１の原料ガス、および第２の原料ガスが、いずれも導入されていない期間では、チャンバー４０２０内を排気する。チャンバー４０２０に第１の原料ガスを導入するパルス時間は、０．１秒以上１秒以下とするのが好ましく、０．１秒以上０．５秒以下とするのがより好ましい。また、第１の原料ガスが導入されていない期間、すなわちチャンバー４０２０内を排気する時間は、１秒以上１５秒以下、好ましくは、１秒以上５秒以下とする。チャンバー４０２０に第２の原料ガスを導入するパルス時間は、０．１秒以上３０秒以下とするのが好ましく、０．３秒以上１５秒以下とするのがより好ましい。また、第２の原料ガスが導入されていない期間、すなわちチャンバー４０２０内を排気する時間は、１秒以上１５秒以下、好ましくは、１秒以上５秒以下とする。
　成膜は、第１の原料ガスの導入（上記第１ステップ）、第１の原料ガスの排気（上記第２ステップ）、第２の原料ガスの導入（上記第３ステップ）、第２の原料ガスの排気（上記第４ステップ）を１サイクル（１ｃｙｃｌｅ）とし、これを繰り返すことで、所望の膜厚を有する膜が形成される。
　また、ステップＳ１０３とステップＳ１０４の間に、チャンバー４０２０内部を酸素雰囲気にする処理を行う場合、チャンバー４０２０に第２の原料ガスを導入してもよい。第２の原料ガスとして、酸化剤として機能する、オゾン（Ｏ３）、酸素（Ｏ２）、および水（Ｈ２Ｏ）から選ばれた一、または複数を導入するのが好ましい。本実施の形態では、第２の原料ガスとして、オゾン（Ｏ３）、および酸素（Ｏ２）を用いる。このとき、第２の原料ガスは、ステップＳ１０４に示す方法と同様にパルス状に導入されることが好ましいが、本発明の一態様はこれに限らない。第２の原料ガスは、連続的に導入されてもよい。第２の原料ガスが導入されていない期間では、チャンバー４０２０内を排気する。チャンバー４０２０に第２の原料ガスを導入するパルス時間は、０．１秒以上３０秒以下とするのが好ましく、０．３秒以上１５秒以下とするのがより好ましい。また、第２の原料ガスが導入されていない期間、すなわちチャンバー４０２０内を排気する時間は、１秒以上１５秒以下、好ましくは、１秒以上５秒以下とする。チャンバー４０２０に酸化剤などの第２の原料ガスを導入することで、基板４０３０、または基板４０３０上に設けられた膜は、酸化剤などの第２の原料ガスに曝される。
　なお、基板４０３０のセット（ステップＳ１０１）後に、ヒータ４０２７の温度調節が不要な場合は省略してもよい。また、基板４０３０の保持（ステップＳ１０３）後に、チャンバー４０２０内部を酸素雰囲気にする必要が無い場合は、省略してもよい。
　図２０Ｃは、プリカーサを含む原料ガスを複数種類用いて成膜する場合のシーケンスの例を示す。図２０Ｃでは、プリカーサを含む原料ガスを、第１の原料ガス、第３の原料ガス、および第４の原料ガスとし、酸化剤を含む原料ガスを第２の原料ガスとしている。上記のステップＳ１０１乃至ステップＳ１０３に従って、基板４０３０を基板ホルダ４０２６にセットし、ヒータ４０２７の温度調整、および基板４０３０の保持を行う。
　次に、第１の原料ガス、第２の原料ガス、第３の原料ガス、第２の原料ガス、第４の原料ガス、および第２の原料ガスを順次導入して、基板４０３０上に成膜を行う（ステップＳ１０４）。第１の原料ガス乃至第４の原料ガスの導入は、それぞれパルス状に行われる。図２０Ｃでは、第１の原料ガス乃至第４の原料ガスの導入をそれぞれＯＮで示し、原料ガスが導入されていない期間をＯＦＦで示している。第１の原料ガス乃至第４の原料ガスが、いずれも導入されていない期間では、チャンバー４０２０内を排気する。チャンバー４０２０に第１の原料ガス、第３の原料ガス、および第４の原料ガスを導入するパルス時間は、０．１秒以上１秒以下とするのが好ましく、０．１秒以上０．５秒以下とするのがより好ましい。また、第１の原料ガス、第３の原料ガス、および第４の原料ガスが導入されていない期間、すなわちチャンバー４０２０内を排気する時間は、１秒以上１５秒以下、好ましくは、１秒以上５秒以下とする。チャンバー４０２０に第２の原料ガスを導入するパルス時間は、０．１秒以上３０秒以下とするのが好ましく、０．３秒以上１５秒以下とするのがより好ましい。また、第２の原料ガスが導入されていない期間、すなわちチャンバー４０２０内を排気する時間は、１秒以上１５秒以下、好ましくは、１秒以上５秒以下とする。
　成膜は、第１の原料ガスの導入、第１の原料ガスの排気、第２の原料ガスの導入、第２の原料ガスの排気、第３の原料ガスの導入、第３の原料ガスの排気、第２の原料ガスの導入、第２の原料ガスの排気、第４の原料ガスの導入、第４の原料ガスの排気、第２の原料ガスの導入、第２の原料ガスの排気を１サイクル（１ｃｙｃｌｅ）とし、これを繰り返すことで、所望の膜厚を有する膜が形成される。
　例えば、第１の原料ガスがインジウムを含むプリカーサを含み、第３の原料ガスがガリウムを含むプリカーサを含み、第４の原料ガスが亜鉛を含むプリカーサを含む場合、図２０Ｃに示すシーケンスによりＩｎ−Ｇａ−Ｚｎ酸化物を形成することができる。
　なお、図２０Ｃに示すシーケンスにおいて、第１の原料ガス、第３の原料ガス、および第４の原料ガスの導入順序は、これに限定されない。また、１サイクル（１ｃｙｃｌｅ）中の第１の原料ガス、第３の原料ガス、および第４の原料ガスの導入回数は１回とは限らない。ある原料ガスを、１サイクル（１ｃｙｃｌｅ）中に複数回導入することで、その原料ガスに含まれる金属元素の濃度が高い膜を形成することができる。すなわち、それぞれのガスの導入回数を変えることで、形成される膜の原子数比を制御することができる。また、第１の原料ガス、第３の原料ガス、および第４の原料ガス、あるいはこれら原料ガスから選ばれた２種類の原料ガスを同時にチャンバー４０２０に導入してもよい。
　本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態２）
　本実施の形態では、図２１Ａ乃至図４４Ｂを用いて、先の実施の形態で説明した金属酸化物を有するトランジスタを含む半導体装置の一例、およびその作製方法について説明する。
＜半導体装置の構成例＞
　図２１Ａ乃至図２１Ｄを用いて、先の実施の形態で説明した金属酸化物を有するトランジスタ２００を含む半導体装置の構成を説明する。図２１Ａ乃至図２１Ｄは、トランジスタ２００を含む半導体装置の上面図および断面図である。図２１Ａは、当該半導体装置の上面図である。また、図２１Ｂ乃至図２１Ｄは、当該半導体装置の断面図である。ここで、図２１Ｂは、図２１ＡにＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、図２１Ｃは、図２１ＡにＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。また、図２１Ｄは、図２１ＡにＡ５−Ａ６の一点鎖線で示す部位の断面図である。なお、図２１Ａの上面図では、図の明瞭化のために一部の要素を省いている。
　本発明の一態様の半導体装置は、基板（図示せず）上の絶縁体２１２と、絶縁体２１２上の絶縁体２１４と、絶縁体２１４上のトランジスタ２００と、トランジスタ２００上の絶縁体２８０と、絶縁体２８０上の絶縁体２８２と、絶縁体２８２上の絶縁体２８３と、絶縁体２８３上の絶縁体２８４と、を有する。絶縁体２１２、絶縁体２１４、絶縁体２８０、絶縁体２８２、絶縁体２８３、および絶縁体２８４は層間膜として機能する。また、トランジスタ２００と電気的に接続し、プラグとして機能する、導電体２４０ａおよび導電体２４０ｂを有する。なお、導電体２４０ａの側面に接して絶縁体２４１ａが設けられ、導電体２４０ｂの側面に接して絶縁体２４１ｂが設けられる。また、絶縁体２８４上、導電体２４０ａ上、および導電体２４０ｂ上には、導電体２４０ａと電気的に接続し、配線として機能する導電体２４６ａが設けられ、導電体２４０ｂと電気的に接続し、配線として機能する導電体２４６ｂが設けられる。また、導電体２４６ａ上、導電体２４６ｂ上、および絶縁体２８４上には、絶縁体２８６が設けられる。
　絶縁体２８０、絶縁体２８２、絶縁体２８３、絶縁体２８４などの開口の内壁に接して絶縁体２４１ａが設けられ、絶縁体２４１ａの側面に接して導電体２４０ａの第１の導電体が設けられ、さらに内側に導電体２４０ａの第２の導電体が設けられている。また、絶縁体２８０、絶縁体２８２、絶縁体２８３、絶縁体２８４などの開口の内壁に接して絶縁体２４１ｂが設けられ、絶縁体２４１ｂの側面に接して導電体２４０ｂの第１の導電体が設けられ、さらに内側に導電体２４０ｂの第２の導電体が設けられている。ここで、導電体２４０ａ（導電体２４０ｂ）の上面の高さと、導電体２４６ａ（導電体２４６ｂ）と重なる領域の、絶縁体２８４の上面の高さと、は同程度にできる。なお、トランジスタ２００では、導電体２４０ａおよび導電体２４０ｂのそれぞれの第１の導電体および導電体２４０の第２の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２４０ａおよび導電体２４０ｂのそれぞれを単層、または３層以上の積層構造として設ける構成にしてもよい。構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。
［トランジスタ２００］
　図２１Ａ乃至図２１Ｄに示すように、トランジスタ２００は、絶縁体２１４上の絶縁体２１６と、絶縁体２１４および／または絶縁体２１６に埋め込まれるように配置された導電体２０５（導電体２０５ａ、および導電体２０５ｂ）と、絶縁体２１６上、および導電体２０５上の絶縁体２２２と、絶縁体２２２上の絶縁体２２４と、絶縁体２２４上の酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上の、酸化物２４３ａ、酸化物２４３ｂ、および酸化物２３０ｃと、酸化物２４３ａ上の導電体２４２ａと、酸化物２４３ｂ上の導電体２４２ｂと、酸化物２３０ｃ上の酸化物２３０ｄと、酸化物２３０ｄ上の絶縁体２５０と、絶縁体２５０上に位置し、酸化物２３０ｃの一部と重なる導電体２６０（導電体２６０ａ、および導電体２６０ｂ）と、絶縁体２２４の上面、酸化物２３０ａの側面、酸化物２３０ｂの側面、導電体２４２ａの側面、導電体２４２ａの上面、導電体２４２ｂの側面、および導電体２４２ｂの上面と接する絶縁体２５４と、を有する。また、酸化物２３０ｃは、酸化物２４３ａの側面、酸化物２４３ｂの側面、導電体２４２ａの側面、および導電体２４２ｂの側面と接する。また、絶縁体２８２は、導電体２６０、絶縁体２５０、酸化物２３０ｄ、酸化物２３０ｃ、および絶縁体２８０のそれぞれの上面と接する。
　絶縁体２８０には、酸化物２３０ｂに達する開口が設けられる。当該開口内に、酸化物２３０ｃ、酸化物２３０ｄ、絶縁体２５０、および導電体２６０が配置されている。また、トランジスタ２００のチャネル長方向において、導電体２４２ａおよび酸化物２４３ａと、導電体２４２ｂおよび酸化物２４３ｂと、の間に導電体２６０、絶縁体２５０、酸化物２３０ｄ、および酸化物２３０ｃが設けられている。絶縁体２５０は、導電体２６０の側面と接する領域と、導電体２６０の底面と接する領域と、を有する。また、酸化物２３０ｃは、酸化物２３０ｂと接する領域と、酸化物２３０ｄおよび絶縁体２５０を介して、導電体２６０の側面と重なる領域と、酸化物２３０ｄおよび絶縁体２５０を介して、導電体２６０の底面と重なる領域と、を有する。
　酸化物２３０は、絶縁体２２４の上に配置された酸化物２３０ａと、酸化物２３０ａの上に配置された酸化物２３０ｂと、酸化物２３０ｂの上に配置され、少なくとも一部が酸化物２３０ｂに接する酸化物２３０ｃと、酸化物２３０ｃの上に配置された酸化物２３０ｄと、を有することが好ましい。
　なお、トランジスタ２００では、酸化物２３０が、酸化物２３０ａ、酸化物２３０ｂ、酸化物２３０ｃ、および酸化物２３０ｄの４層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物２３０ｂの単層、酸化物２３０ａと酸化物２３０ｂの２層構造、酸化物２３０ｂと酸化物２３０ｃの２層構造、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの３層構造、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｄの３層構造、または５層以上の積層構造を設ける構成にしてもよいし、酸化物２３０ａ、酸化物２３０ｂ、酸化物２３０ｃ、および酸化物２３０ｄのそれぞれが積層構造を有していてもよい。
　導電体２６０は、第１のゲート（トップゲートともいう。）電極として機能し、導電体２０５は、第２のゲート（バックゲートともいう。）電極として機能する。また、絶縁体２５０、絶縁体２２４、および絶縁体２２２は、ゲート絶縁体として機能する。また、導電体２４２ａは、ソースまたはドレインの一方として機能し、導電体２４２ｂは、ソースまたはドレインの他方として機能する。また、酸化物２３０はチャネル形成領域として機能する。
　酸化物２３０は、トランジスタ２００のチャネル形成領域として機能する領域２３４（図示せず。）と、領域２３４を挟むように設けられる、ソース領域またはドレイン領域として機能する領域２３６（図示せず。）と、を有する。領域２３４は、少なくとも一部が導電体２６０と重畳している。酸化物２３０ｂ上には、導電体２４２ａおよび導電体２４２ｂが設けられており、領域２３６の導電体２４２ａ近傍および導電体２４２ｂ近傍に、より低抵抗な領域が形成されている。
　ソース領域またはドレイン領域として機能する領域２３６は、酸素濃度が低い、水素、窒素、金属元素などの不純物を含む、などによりキャリア濃度が増加し、低抵抗化した領域である。すなわち、領域２３６は、領域２３４と比較して、キャリア濃度が高く、低抵抗な領域である。また、チャネル形成領域として機能する領域２３４は、領域２３６よりも、酸素濃度が高い、不純物濃度が低い、などにより、キャリア濃度が低く、高抵抗な領域である。また、領域２３４と領域２３６の間に、酸素濃度が、領域２３６の酸素濃度と同等、またはそれよりも高く、領域２３４の酸素濃度と同等、またはそれよりも低い、領域が形成されていてもよい。
　トランジスタ２００は、チャネル形成領域を含む酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、酸化物２３０ｃ、および酸化物２３０ｄ）に、先の実施の形態で説明した金属酸化物を用いるとよい。
　酸化物２３０は、化学組成が異なる複数の酸化物層の積層構造を有することが好ましい。また、酸化物２３０は、酸素以外に共通の元素を有する（主成分とする）複数の酸化物層の積層構造を有することが好ましい。
　具体的には、酸化物２３０ａまたは酸化物２３０ｄに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ｂまたは酸化物２３０ｃに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。Ｉｎに対する元素Ｍの原子数比が大きくなるほど、不純物または酸素の拡散を抑制しやすくなる。よって、酸化物２３０ｂ下に酸化物２３０ａを有することで、酸化物２３０ａよりも下方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。また、酸化物２３０ｃ上に酸化物２３０ｄを有することで、酸化物２３０ｄよりも上方に形成された構造物から、酸化物２３０ｃへの不純物の拡散を抑制することができる。
　別言すると、酸化物２３０ｂまたは酸化物２３０ｃに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比が、酸化物２３０ａまたは酸化物２３０ｄに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。このとき、キャリアの主たる経路は、酸化物２３０ｂ、酸化物２３０ｃまたはその近傍、例えば、酸化物２３０ｂと酸化物２３０ｃとの界面になる。また、酸化物２３０ｂ、および酸化物２３０ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、酸化物２３０ｂと酸化物２３０ｃとの界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
　なお、酸化物２３０ｃをキャリアの主たる経路とするには、酸化物２３０ｃにおいて、主成分である金属元素に対するインジウムの原子数比が、酸化物２３０ｂにおける、主成分である金属元素に対するインジウムの原子数比より大きいことが好ましい。インジウムの含有量が多い金属酸化物をチャネル形成領域に用いることで、トランジスタのオン電流を増大することができる。よって、このような構成にすることで、酸化物２３０ｃをキャリアの主たる経路とすることができる。
　また、酸化物２３０ｃをキャリアの主たる経路とするには、酸化物２３０ｃの伝導帯下端は、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｄの伝導帯下端より真空準位から離れていることが好ましい。言い換えると、酸化物２３０ｃの電子親和力は、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｄの電子親和力より大きいことが好ましい。
　酸化物２３０ｂおよび酸化物２３０ｃは、それぞれ結晶性を有することが好ましい。特に、酸化物２３０ｂおよび酸化物２３０ｃとして、先の実施の形態で説明した金属酸化物を用いることが好ましい。また、酸化物２３０ｄが結晶性を有する構成にしてもよい。
　上記金属酸化物を、酸化物２３０ｂおよび酸化物２３０ｃに用いることで、酸化物２３０ｂおよび酸化物２３０ｃ中のチャネルが形成される領域で、不純物、および酸素欠損の低減を図ることができる。これにより、電気特性の変動が抑制され、安定した電気特性を実現するとともに、信頼性を向上させたトランジスタを提供することができる。
　また、ソース電極またはドレイン電極による、酸化物２３０ｂからの酸素の引き抜きを抑制することができる。これにより、熱処理を行っても、酸化物２３０ｂから酸素が引き抜かれることを低減できるので、トランジスタ２００は、製造工程における高い温度（所謂サーマルバジェット）に対して安定である。
　また、上記金属酸化物は、上記金属酸化物が有する結晶のｃ軸と垂直方向に酸素を移動させやすい性質を有する。したがって、酸化物２３０ｃが有する酸素を、酸化物２３０ｂに効率的に供給することができる。
　上記金属酸化物は、結晶性の高い、緻密な構造を有しており、不純物や欠陥（酸素欠損など）が少ない金属酸化物である。特に、金属酸化物の形成後に、金属酸化物が多結晶化しない程度の温度（例えば、４００℃以上６００℃以下）で加熱処理することで、上記金属酸化物をより結晶性の高い、緻密な構造にすることができる。このようにして、上記金属酸化物の密度をより高めることで、上記金属酸化物中の不純物または酸素の拡散をより低減することができる。
　酸化物半導体を用いたトランジスタは、酸化物半導体中のチャネル形成領域に不純物および酸素欠損が存在すると、電気特性が変動しやすく、信頼性が悪くなる場合がある。また、酸素欠損近傍の水素が、酸素欠損に水素が入った欠陥（以下、ＶＯＨ欠陥と呼ぶ場合がある。）を形成し、キャリアとなる電子を生成する場合がある。このため、酸化物半導体中のチャネル形成領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性（ゲート電極に電圧を印加しなくてもチャネルが存在し、トランジスタに電流が流れる特性）となりやすい。したがって、酸化物半導体中のチャネル形成領域では、不純物、および酸素欠損はできる限り低減されていることが好ましい。言い換えると、酸化物半導体中のチャネル形成領域は、キャリア濃度が低減され、ｉ型化（真性化）または実質的にｉ型化されていることが好ましい。
　これに対して、酸化物半導体の近傍に、加熱により脱離する酸素（以下、過剰酸素と呼ぶ場合がある。）を含む絶縁体を設け、熱処理を行うことで、当該絶縁体から酸化物半導体に酸素を供給できる構成にすればよい。これにより、酸化物半導体中のチャネル形成領域に含まれる酸素欠損を、供給された酸素により修復することができる。さらに、供給された酸素が酸化物半導体中に残存した水素と反応することで、当該水素をＨ２Ｏとして除去する（脱水化する）ことができる。これにより、酸化物半導体にＶＯＨ欠陥が形成されるのを抑制することができる。
　しかしながら、ソース領域またはドレイン領域に過剰な量の酸素が供給されると、ソース領域またはドレイン領域のキャリア濃度が低減し、トランジスタ２００のオン電流の低下、または電界効果移動度の低下を引き起こすおそれがある。さらに、ソース領域またはドレイン領域に供給される酸素が基板面内でばらつくことで、トランジスタを有する半導体装置の特性にばらつきが生じることになる。
　よって、酸化物半導体中において、チャネル形成領域として機能する領域２３４は、キャリア濃度が低減され、ｉ型化または実質的にｉ型化されていることが好ましいが、ソース領域またはドレイン領域として機能する領域２３６は、キャリア濃度が高く、ｎ型化していることが好ましい。つまり、酸化物半導体の領域２３４に酸素を供給し、領域２３６には過剰な量の酸素が供給されないようにすることが好ましい。
　上述したように、酸素欠損に水素が入った欠陥（ＶＯＨ欠陥）は、キャリアとなる電子を生成する場合がある。よって、酸化物半導体は、ＶＯＨ欠陥の拡散が抑制されていることが好ましい。なお、ＶＯＨ欠陥は、ＶＯＨ欠陥として拡散する場合と、酸素欠損から脱離した水素が拡散し、他の酸素欠損内に入ることで拡散する場合とがある。
　例えば、酸化物２３０ｂに用いる金属酸化物の結晶性を高くすることで、酸素欠損中の水素が酸素欠損から脱離するまたは拡散するのを抑制することができる。よって、ソース領域、またはドレイン領域からチャネル形成領域へのＶＯＨ欠陥の拡散を抑制することができる。よって、酸化物半導体中において、ｉ型化または実質的にｉ型化した領域と、ｎ型化した領域と、を保持することができる。したがって、信頼性が良好なトランジスタを有する半導体装置を作製することができる。また、トランジスタ特性のばらつきが少ない半導体装置を作製することができる。なお、金属酸化物における、酸素欠損中の水素の、拡散または酸素欠損からの脱離については後述する。
　また、例えば、絶縁体２５４を、スパッタリング法を用いて成膜することで、絶縁体２２４に酸素を注入できる。そして、絶縁体２２４に注入された酸素を、酸化物２３０ｃを介して、酸化物２３０ｂに供給させる。これにより、領域２３４の大部分を占める酸化物２３０ｃ、および酸化物２３０ｂの酸化物２３０ｃに接する領域に選択的に酸素を供給することができる。
　また、酸化物２３０ｂとして、先の実施の形態で説明した金属酸化物を用いることで、酸化物２３０ｂ中の、不純物、および酸素の拡散を低減することができる。よって、酸化物２３０ｂの領域２３４に供給された酸素が、酸化物２３０ｂの領域２３６に拡散するのを低減することができる。
　また、酸化物２３０ｃに拡散した過剰酸素の一部は、酸化物２３０ｄにも拡散する。酸化物２３０ｄは、酸化物２３０ｃと比較して酸素が拡散しにくいので、絶縁体２５０への酸素の拡散は比較的抑制されている。これにより、絶縁体２５０を介して導電体２６０が酸化するのを抑制することができる。
　以上のようにして、酸化物半導体の領域２３４に選択的に酸素を供給して、領域２３４のｉ型化または実質的にｉ型化を図り、且つソース領域またはドレイン領域として機能する領域２３６に拡散する酸素を抑制し、領域２３６のｎ型化を維持することができる。これにより、トランジスタ２００の電気特性の変動を抑制し、基板面内でトランジスタ２００の電気特性がばらつくのを抑制することができる。
＜酸素欠損中の水素の拡散または酸素欠損からの脱離＞
　本項では、金属酸化物における、酸素欠損中の水素の拡散または酸素欠損からの脱離について、計算を用いて評価する。具体的には、第一原理分子動力学計算、および、化学反応経路探索手法を援用した第一原理計算を用いる。
＜＜計算モデル１＞＞
　ここでは、第一原理分子動力学計算に用いる計算モデルについて説明する。
　計算モデルとして、単結晶のＩｎ−Ｇａ−Ｚｎ酸化物のモデル、およびアモルファス状態のＩｎ−Ｇａ−Ｚｎ酸化物のモデルを用意する。以降では、単結晶のＩｎ−Ｇａ−Ｚｎ酸化物のモデルをｃ−ＩＧＺＯモデルと表記し、アモルファス状態のＩｎ−Ｇａ−Ｚｎ酸化物のモデルをａ−ＩＧＺＯモデルと表記する。なお、ａ−ＩＧＺＯモデルは、ｍｅｌｔ−ｑｕｅｎｃｈ法を用いて作成している。
　ｃ−ＩＧＺＯモデル、およびａ−ＩＧＺＯモデルの組成は、Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４［原子数比］である。また、ｃ−ＩＧＺＯモデルは、５６個の原子で構成され、ａ−ＩＧＺＯモデルは、８４個の原子で構成される。また、ａ−ＩＧＺＯモデルの密度は、５．８ｇ／ｃｍ３である。
　次に、ｃ−ＩＧＺＯモデル、およびａ−ＩＧＺＯモデルのそれぞれに対して、１個の酸素原子を１個の水素原子で置換する。置換した後の、ｃ−ＩＧＺＯモデル、およびａ−ＩＧＺＯモデルのそれぞれは、酸素欠損中に水素が位置する欠陥（ＶＯＨ欠陥、またはＨＯ欠陥と呼ぶ場合がある。）を有する。
　ＶＯＨ欠陥を含む、ｃ−ＩＧＺＯモデル、およびａ−ＩＧＺＯモデルを、それぞれ図２２Ａ、および図２２Ｂに示す。
　以上が、計算モデルについての説明である。
＜＜計算条件１＞＞
　次に、第一原理分子動力学計算の計算条件について説明する。
　第一原理分子動力学計算には、第一原理電子状態計算パッケージＶＡＳＰを用いた。計算条件を表５に示す。
Figure JPOXMLDOC01-appb-T000008
　電子状態擬ポテンシャルにはＰＡＷ法により生成されたポテンシャルを、汎関数にはＧＧＡ−ＰＢＥを用いた。また、ｋ点のグリッドは、１×１×１とした。
　なお、計算モデルの格子ベクトル（軸の長さ、および軸間の角度）は固定されている。つまり、第一原理分子動力学計算は、粒子数（Ｎ）、体積（Ｖ）、温度（Ｔ）が一定の条件（ＮＶＴアンサンブル）で行われる。また、第一原理分子動力学計算では、温度を制御するための手法として、Ｎｏｓｅ−Ｈｏｏｖｅｒ　ｔｈｅｒｍｏｓｔａｔが用いられる。
　ＶＯＨ欠陥を含むｃ−ＩＧＺＯモデル、およびＶＯＨ欠陥を含むａ−ＩＧＺＯモデルのそれぞれに対して、温度を６００℃、８００℃、または１０００℃に設定し、シミュレーション時間を５０ｐ（＝５×１０−１１）秒間に設定して、第一原理分子動力学計算を行う。
＜＜酸素欠損中の水素の拡散＞＞
　第一原理分子動力学計算中の水素の軌跡を、図２３Ａ乃至図２３Ｆに示す。図２３Ａ乃至図２３Ｃは、ＶＯＨ欠陥を含むｃ−ＩＧＺＯモデルでの、第一原理分子動力学計算中の水素の軌跡を示す図である。また、図２３Ｄ乃至図２３Ｆは、ＶＯＨ欠陥を含むａ−ＩＧＺＯモデルでの、第一原理分子動力学計算中の水素の軌跡を示す図である。なお、図２３Ａ、および図２３Ｄは、温度を６００℃に設定したときの、第一原理分子動力学計算中の水素の軌跡を示す図である。また、図２３Ｂ、および図２３Ｅは、温度を８００℃に設定したときの、第一原理分子動力学計算中の水素の軌跡を示す図である。また、図２３Ｃ、および図２３Ｆは、温度を１０００℃に設定したときの、第一原理分子動力学計算中の水素の軌跡を示す図である。
　図２３Ａ乃至図２３Ｃより、ＶＯＨ欠陥を含むｃ−ＩＧＺＯモデルでは、いずれの温度においても、酸素欠損中の水素は酸素欠損内に留まり、酸素欠損から脱離する挙動は観察されなかった。
　一方、図２３Ｄ乃至図２３Ｆより、ＶＯＨ欠陥を含むａ−ＩＧＺＯモデルでは、いずれの温度においても、酸素欠損中の水素は酸素欠損から脱離し、モデル内を拡散する挙動が観察された。また、酸素欠損から脱離した水素は、格子酸素に結合し、拡散している挙動が確認された。
　したがって、金属酸化物の結晶性を高くすることで、酸素欠損中の水素は、酸素欠損から脱離しにくくなることが示唆される。
＜＜計算モデル２＞＞
　次に、化学反応経路探索手法を援用した第一原理計算に用いる計算モデルについて説明する。
　計算モデルとして、ＶＯＨ欠陥を含む、ｃ−ＩＧＺＯモデルおよびａ−ＩＧＺＯモデルを用意する。
　なお、ＶＯＨ欠陥を含むｃ−ＩＧＺＯモデルは、＜＜計算条件１＞＞で説明した、ＶＯＨ欠陥を含むｃ−ＩＧＺＯモデルと、組成および密度は同じであるが、構成する原子の数が異なる。具体的には、ＶＯＨ欠陥を含むｃ−ＩＧＺＯモデルは、１１２個の原子で構成される。
　また、ＶＯＨ欠陥を含むａ−ＩＧＺＯモデルは、＜＜計算条件１＞＞で説明した、ＶＯＨ欠陥を含むａ−ＩＧＺＯモデルを使用する。
＜＜計算条件２＞＞
　次に、化学反応経路探索手法を援用した第一原理計算の計算条件について説明する。
　第一原理計算には、第一原理電子状態計算パッケージＶＡＳＰを用い、化学反応経路探索手法であるＮＥＢ（Ｎｕｄｇｅｄ　Ｅｌａｓｔｉｃ　Ｂａｎｄ）法を援用した。ＮＥＢ法とは初期状態と最終状態からその２つの状態を結ぶ状態の中で必要なエネルギーが最も低くなる状態を探しだす手法である。活性化エネルギーは、経路内の最大エネルギーと、経路上で最も安定な構造のエネルギーとの差とする。
　ＮＥＢ法を援用した第一原理計算には、表５に示す計算条件を用いた。なお、ｋ点のグリッドは、ＶＯＨ欠陥を含むｃ−ＩＧＺＯモデルでは２×２×３とし、ＶＯＨ欠陥を含むａ−ＩＧＺＯモデルでは２×２×２とした。
　図２４に、ＶＯＨ欠陥を含むｃ−ＩＧＺＯモデルにおける、酸素欠損中の水素が酸素欠損から脱離する経路を示す。ＶＯＨ欠陥を含むｃ−ＩＧＺＯモデルでは、図２４に矢印で示す４つの経路（経路Ａ乃至経路Ｄ）に対して、ＮＥＢ法を援用した計算を行う。
　なお、アモルファス状態においては、構造に任意性があるため、ＮＥＢ法を援用した計算を行うことは困難である。そこで、ＶＯＨ欠陥を含むａ−ＩＧＺＯモデルに対する、温度を６００℃に設定して行われた、第一原理分子動力学計算において、酸素欠損中の水素が酸素欠損から脱離する前の原子構造を初期状態とし、酸素欠損中の水素が酸素欠損から脱離した後の原子構造を最終状態とする。初期状態の原子構造、および最終状態の原子構造を用いて、ＮＥＢ法を援用した計算を行う。本計算では、初期状態の原子構造および最終状態の原子構造を４５組用意する。つまり、ＶＯＨ欠陥を含むａ−ＩＧＺＯモデルでは、４５の経路に対して、ＮＥＢ法を援用した計算を行う。
＜＜活性化エネルギー＞＞
　ＮＥＢ法を援用した計算で得られた、酸素欠損中の水素が酸素欠損から脱離する過程における、エネルギーの推移を、図２５Ａおよび図２５Ｂに示す。図２５Ａは、ＶＯＨ欠陥を含むｃ−ＩＧＺＯモデルの経路Ｃ（図２４参照）における、エネルギーの推移を示す図である。また、図２５Ｂは、ＶＯＨ欠陥を含むａ−ＩＧＺＯモデルでの、ある経路における、エネルギーの推移を示す図である。図２５Ａ、および図２５Ｂにおいて、横軸は反応座標であり、縦軸はエネルギー（ｅＶ）である。
　図２５Ａ、および図２５Ｂより、酸素欠損中の水素が、酸素欠損から脱離するのに必要なエネルギー（活性化エネルギー）は、ＶＯＨ欠陥を含むｃ−ＩＧＺＯモデルの経路Ｃでは１．５０ｅＶであり、ＶＯＨ欠陥を含むａ−ＩＧＺＯモデルでは０．８５ｅＶであった。
　図２５Ａの横軸に示す数字の反応座標における、原子構造を図２６Ａ乃至図２６Ｇに示す。図２６Ａ乃至図２６Ｇはそれぞれ、図２５Ａの横軸に示す数字１乃至７の反応座標における、原子構造である。また、図２５Ｂの横軸に示す数字の反応座標における、原子構造を図２７Ａ乃至図２７Ｇに示す。図２７Ａ乃至図２７Ｇはそれぞれ、図２５Ｂの横軸に示す数字１乃至７の反応座標における、原子構造である。
　図２７Ａ乃至図２７Ｇより、ＶＯＨ欠陥を含むａ−ＩＧＺＯモデルでは、水素を捕獲する酸素が、当該水素に接近することで、酸素欠損からの水素の脱離をアシストしている挙動が確認された。よって、ＶＯＨ欠陥を含むｃ−ＩＧＺＯモデルと比べて、ＶＯＨ欠陥を含むａ−ＩＧＺＯモデルでは、酸素欠損からの水素の脱離に関する活性化エネルギーが低下していると推定される。
　次に、算出した活性化エネルギーと、以下の式より、反応頻度Γを算出した。
Figure JPOXMLDOC01-appb-M000009
　上記の式において、Ｅａは活性化エネルギーであり、ｋＢはボルツマン定数であり、Ｔは絶対温度であり、νは頻度因子である。
　算出した反応頻度Γを、表６に示す。なお、反応頻度Γは、頻度因子νを１０１３ｓ−１と仮定し、絶対温度Ｔを１２５℃として算出している。
Figure JPOXMLDOC01-appb-T000010
　表６に示す反応頻度Γの値より、ＶＯＨ欠陥を含むａ−ＩＧＺＯモデルでは、１２５℃において、酸素欠損からの水素の脱離が生じやすいことが分かる。一方、ＶＯＨ欠陥を含むｃ−ＩＧＺＯモデルでは、１２５℃において、酸素欠損からの水素の脱離が生じにくいことが分かる。また、ＶＯＨ欠陥を含むｃ−ＩＧＺＯモデルは、１２５℃において、ＶＯＨ欠陥を含むａ−ＩＧＺＯモデルよりも酸素欠損からの水素の脱離が生じにくいことが分かる。したがって、金属酸化物の結晶性を高くすることで、酸素欠損中の水素は、酸素欠損から脱離しにくくなることが示唆される。
　図２４に矢印で示す４つの経路（経路Ａ乃至経路Ｄ）それぞれの活性化エネルギーを、表７に示す。
Figure JPOXMLDOC01-appb-T000011
　表７より、ＶＯＨ欠陥を含むｃ−ＩＧＺＯモデルでは、経路Ａ乃至経路Ｄの中で、経路Ｃの活性化エネルギーが最も小さいことが分かる。
　ＶＯＨ欠陥を含むａ−ＩＧＺＯモデルにおける、４５の経路の活性化エネルギーのヒストグラムを、図２８に示す。図２８において、横軸は活性化エネルギーＥａ（ｅＶ）であり、縦軸は経路の数（Ｎｕｍｂｅｒ　ｏｆ　ｓｔｒｕｃｔｕｒｅｓ）である。ＶＯＨ欠陥を含むａ−ＩＧＺＯモデルでの４５の経路において、活性化エネルギーＥａの平均値は０．７５ｅＶであり、活性化エネルギーＥａの最小値は０．２５ｅＶである。
　表７、および図２８より、ＶＯＨ欠陥を含むａ−ＩＧＺＯモデルにおける、酸素欠損中の水素が、酸素欠損から脱離するのに必要なエネルギー（活性化エネルギー）は、ＶＯＨ欠陥を含むｃ−ＩＧＺＯモデルよりも、非常に小さいことが分かる。
　以上より、金属酸化物の結晶性を高くすることで、酸素欠損中の水素の脱離を抑制することができる。よって、結晶性の高い金属酸化物を酸化物２３０に用いることで、ソース領域、またはドレイン領域からチャネル形成領域への水素の拡散を抑制することができる。よって、酸化物半導体中において、ｉ型化または実質的にｉ型化した領域と、ｎ型化した領域と、を保持することができる。したがって、信頼性が良好なトランジスタを有する半導体装置を作製することができる。また、トランジスタ特性のばらつきが少ない半導体装置を作製することができる。また、微細化が可能な半導体装置を提供することができる。
　以上が、金属酸化物における、酸素欠損中の水素の、拡散または酸素欠損からの脱離についての説明である。
　酸化物２３０ｄは、酸化物２３０ｃに用いられる金属酸化物を構成する金属元素の少なくとも一つを含むことが好ましく、当該金属元素を全て含むことがより好ましい。例えば、酸化物２３０ｃとして、Ｉｎ−Ｍ−Ｚｎ酸化物、Ｉｎ−Ｚｎ酸化物、または酸化インジウムを用い、酸化物２３０ｄとして、Ｉｎ−Ｍ−Ｚｎ酸化物、Ｍ−Ｚｎ酸化物、または元素Ｍの酸化物を用いるとよい。これにより、酸化物２３０ｃと酸化物２３０ｄとの界面における欠陥準位密度を低くすることができる。
　また、酸化物２３０ｄは、酸化物２３０ｃより、酸素の拡散または透過を抑制する金属酸化物であることが好ましい。絶縁体２５０と酸化物２３０ｃとの間に酸化物２３０ｄを設けることで、絶縁体２８０に含まれる酸素が、絶縁体２５０に拡散するのを抑制することができる。したがって、当該酸素は、酸化物２３０ｃを介して、酸化物２３０ｂに効率的に供給することができる。
　また、酸化物２３０ｄに用いる金属酸化物において、主成分である金属元素に対するＩｎの原子数比を、酸化物２３０ｃに用いる金属酸化物における、主成分である金属元素に対するＩｎの原子数比より小さくすることで、Ｉｎが絶縁体２５０側に拡散するのを抑制することができる。絶縁体２５０は、ゲート絶縁体として機能するため、Ｉｎが絶縁体２５０などに混入した場合、トランジスタの特性不良となる。したがって、酸化物２３０ｃと絶縁体２５０との間に酸化物２３０ｄを設けることで、信頼性の高い半導体装置を提供することが可能となる。
　ここで、酸化物２３０ａ、酸化物２３０ｂ、酸化物２３０ｃ、および酸化物２３０ｄの接合部において、伝導帯下端はなだらかに変化する。換言すると、酸化物２３０ａ、酸化物２３０ｂ、酸化物２３０ｃ、および酸化物２３０ｄの接合部における伝導帯下端は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物２３０ａと酸化物２３０ｂとの界面、酸化物２３０ｂと酸化物２３０ｃとの界面、および酸化物２３０ｃと酸化物２３０ｄとの界面に形成される混合層の欠陥準位密度を低くするとよい。
　具体的には、酸化物２３０ａと酸化物２３０ｂ、酸化物２３０ｂと酸化物２３０ｃ、酸化物２３０ｃと酸化物２３０ｄが、酸素以外に共通の元素を主成分として有することで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物２３０ｂがＩｎ−Ｍ−Ｚｎ酸化物の場合、酸化物２３０ａ、酸化物２３０ｃ、および酸化物２３０ｄとして、Ｉｎ−Ｍ−Ｚｎ酸化物、Ｍ−Ｚｎ酸化物、元素Ｍの酸化物、Ｉｎ−Ｚｎ酸化物、酸化インジウムなどを用いてもよい。
　具体的には、酸化物２３０ａとして、Ｉｎ：Ｍ：Ｚｎ＝１：３：４［原子数比］もしくはその近傍の組成、またはＩｎ：Ｍ：Ｚｎ＝１：１：０．５［原子数比］もしくはその近傍の組成の金属酸化物を用いればよい。また、酸化物２３０ｂ、および酸化物２３０ｃとして、Ｉｎ：Ｍ：Ｚｎ＝１：１：１［原子数比］もしくはその近傍の組成、またはＩｎ：Ｍ：Ｚｎ＝４：２：３［原子数比］もしくはその近傍の組成の金属酸化物を用いればよい。また、酸化物２３０ｄとして、Ｉｎ：Ｍ：Ｚｎ＝１：３：４［原子数比］もしくはその近傍の組成、Ｍ：Ｚｎ＝２：１［原子数比］もしくはその近傍の組成、またはＭ：Ｚｎ＝２：５［原子数比］もしくはその近傍の組成の金属酸化物、または、元素Ｍの酸化物を用いればよい。なお、近傍の組成とは、所望の原子数比の±３０％の範囲を含む。また、元素Ｍとして、ガリウムを用いることが好ましい。
　酸化物２３０ａ、酸化物２３０ｂ、酸化物２３０ｃ、および酸化物２３０ｄを上述の構成とすることで、酸化物２３０ａと酸化物２３０ｂとの界面、酸化物２３０ｂと酸化物２３０ｃとの界面、および酸化物２３０ｃと酸化物２３０ｄとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ２００は大きいオン電流、および高い周波数特性を得ることができる。
　また、トランジスタのチャネル長方向の断面視において、酸化物２３０ｂに溝部を設け、当該溝部に、ＣＡＡＣ−ＯＳを有する酸化物２３０ｃを埋め込むことが好ましい。このとき、酸化物２３０ｃは、当該溝部の内壁（側壁、および底面）を覆うように配置される。
　また、トランジスタのチャネル長方向の断面視において、酸化物２３０ｂの溝部の深さは、酸化物２３０ｃの膜厚と概略一致することが好ましい。言い換えると、酸化物２３０ｂと重なる領域の酸化物２３０ｃの上面が、酸化物２３０ｂと酸化物２４３ａまたは酸化物２４３ｂとの界面と概略一致して配置されることが好ましい。例えば、絶縁体２２２の底面を基準としたとき、酸化物２３０ｂと酸化物２４３ａまたは酸化物２４３ｂとの界面の高さと、酸化物２３０ｃと酸化物２３０ｄとの界面の高さの差が、酸化物２３０ｃの膜厚以下であることが好ましく、酸化物２３０ｃの膜厚の半分以下であることがより好ましい。
　上記構成にすることで、トランジスタにおいて、ＶＯＨなどの欠陥や不純物の影響を低減して、チャネルを酸化物２３０ｃに形成することができる。これにより、トランジスタに良好な電気特性を付与することができる。さらに、トランジスタ特性のばらつきが少なく、信頼性が良好な半導体装置を提供することができる。
　なお、図２１Ｂでは、導電体２６０等を埋め込む開口の側面が、酸化物２３０ｂの溝部も含めて、酸化物２３０ｂの被形成面に対して概略垂直である構成について示したが、本発明の一態様はこれに限られるものではない。当該開口の底部が緩やかな曲面を有する、Ｕ字型の形状となってもよい。
　ここで、酸化物２３０ｃにおいて、先の実施の形態で説明した金属酸化物が有する結晶のｃ軸は、酸化物２３０ｃの、被形成面または酸化物２３０ｄと接する面に概略垂直な方向を向いていることが好ましい。よって、上記開口の底面および側面に対して概略平行になるように結晶の層が伸長した領域を有する。なお、酸化物２３０ｄも酸化物２３０ｃと同様の結晶構造を有するとより好ましい。
　また、図２１Ｃに示すように、トランジスタ２００のチャネル幅方向の断面視において、酸化物２３０ｂの側面と酸化物２３０ｂの上面との間に、湾曲面を有してもよい。つまり、当該側面の端部と当該上面の端部は、湾曲してもよい（以下、ラウンド状ともいう。）。
　上記湾曲面での曲率半径は、０ｎｍより大きく、導電体２４２ａまたは導電体２４２ｂと重なる領域の酸化物２３０ｂの膜厚より小さい、または、酸化物２３０ｂの上面の、上記湾曲面を有さない領域の長さの半分より小さいことが好ましい。上記湾曲面での曲率半径は、具体的には、０ｎｍより大きく２０ｎｍ以下、好ましくは１ｎｍ以上１５ｎｍ以下、さらに好ましくは２ｎｍ以上１０ｎｍ以下とする。このような形状にすることで、後の工程で形成する絶縁体２５０および導電体２６０の、当該溝部への被覆性を高めることができる。また、酸化物２３０ｂの上面の、上記湾曲面を有さない領域の長さの減少を防ぎ、トランジスタ２００のオン電流、移動度の低下を抑制することができる。したがって、良好な電気特性を有する半導体装置を提供することができる。
　なお、酸化物２３０ｃは、トランジスタ２００毎に設けてもよい。つまり、トランジスタ２００の酸化物２３０ｃと、当該トランジスタ２００に隣接するトランジスタ２００の酸化物２３０ｃと、は、接しなくてもよい。また、トランジスタ２００の酸化物２３０ｃと、当該トランジスタ２００に隣接するトランジスタ２００の酸化物２３０ｃと、を、離隔してもよい。別言すると、酸化物２３０ｃが、トランジスタ２００と、当該トランジスタ２００に隣接するトランジスタ２００との間に配置されない構成としてもよい。
　複数のトランジスタ２００がチャネル幅方向に配置されている半導体装置において、上記構成にすることで、トランジスタ２００に酸化物２３０ｃがそれぞれ独立して設けられる。よって、トランジスタ２００と、当該トランジスタ２００に隣接するトランジスタ２００との間に、寄生トランジスタが生じるのを抑制し、導電体２６０に沿ったリークパスが生じるのを抑制することができる。したがって、良好な電気特性を有し、かつ、微細化または高集積化が可能な半導体装置を提供することができる。
　例えば、トランジスタ２００のチャネル幅方向において、互いに向かい合う、トランジスタ２００の酸化物２３０ｃの側端部と、当該トランジスタ２００に隣接するトランジスタ２００の酸化物２３０ｃの側端部との距離をＬ１として表すと、Ｌ１を０ｎｍよりも大きくする。また、トランジスタ２００のチャネル幅方向において、互いに向かい合う、トランジスタ２００の酸化物２３０ａの側端部と、当該トランジスタ２００に隣接するトランジスタ２００の酸化物２３０ａの側端部との距離をＬ２として表すと、Ｌ２に対するＬ１の比（Ｌ１／Ｌ２）の値は、好ましくは０より大きく１未満、より好ましくは０．１以上０．９以下、さらに好ましくは０．２以上０．８以下である。なお、Ｌ２は、互いに向かい合う、トランジスタ２００の酸化物２３０ｂの側端部と、当該トランジスタ２００に隣接するトランジスタ２００の酸化物２３０ｂの側端部との距離であってもよい。
　上記のＬ２に対するＬ１の比（Ｌ１／Ｌ２）を小さくすることで、酸化物２３０ｃが、トランジスタ２００と、当該トランジスタ２００に隣接するトランジスタ２００との間に配置されない領域の位置ずれが生じても、トランジスタ２００の酸化物２３０ｃと、当該トランジスタ２００に隣接するトランジスタ２００の酸化物２３０ｃと、を、離隔することができる。
　また、上記のＬ２に対するＬ１の比（Ｌ１／Ｌ２）を大きくすることで、トランジスタ２００と、当該トランジスタ２００に隣接するトランジスタ２００との間隔を狭めても、最小加工寸法の幅を確保することができ、半導体装置のさらなる微細化または高集積化を図ることができる。
　なお、導電体２６０、絶縁体２５０のそれぞれは、隣接するトランジスタ２００間で共通して用いられてもよい。つまり、トランジスタ２００の導電体２６０は、当該トランジスタ２００に隣接するトランジスタ２００の導電体２６０と連続して設けられた領域を有する。また、トランジスタ２００の絶縁体２５０は、当該トランジスタ２００に隣接するトランジスタ２００の絶縁体２５０と連続して設けられた領域を有する。
　また、上記構成とすることで、酸化物２３０ｄは、トランジスタ２００と、当該トランジスタ２００に隣接するトランジスタ２００との間に、絶縁体２２４に接する領域を有する。なお、トランジスタ２００の酸化物２３０ｄは、当該トランジスタ２００に隣接するトランジスタ２００の酸化物２３０ｄと、離隔する構成にしてもよい。このとき、絶縁体２５０は、トランジスタ２００と、当該トランジスタ２００に隣接するトランジスタ２００との間に、絶縁体２２４に接する領域を有する。
　絶縁体２１２、絶縁体２１４、絶縁体２５４、絶縁体２８２、絶縁体２８３、絶縁体２８４、および絶縁体２８６は、水、水素などの不純物が、基板側から、または、トランジスタ２００の上方からトランジスタ２００に拡散するのを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体２１２、絶縁体２１４、絶縁体２５４、絶縁体２８２、絶縁体２８３、絶縁体２８４、および絶縁体２８６は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい。
　なお、本明細書において、バリア絶縁膜とは、バリア性を有する絶縁膜のことを指す。本明細書において、バリア性とは、対応する物質の拡散を抑制する機能（透過性が低いともいう）とする。または、対応する物質を、捕獲、および固着する（ゲッタリングともいう）機能とする。
　例えば、絶縁体２１２、絶縁体２８３、および絶縁体２８４として、窒化シリコンなどを用い、絶縁体２１４、絶縁体２５４、および絶縁体２８２として、酸化アルミニウムなどを用いることが好ましい。これにより、水、水素などの不純物が絶縁体２１２、および絶縁体２１４を介して、基板側からトランジスタ２００側に拡散するのを抑制することができる。または、絶縁体２２４などに含まれる酸素が、絶縁体２１２、および絶縁体２１４を介して、基板側に拡散するのを抑制することができる。この様に、トランジスタ２００を、水、水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁体２１２、絶縁体２１４、絶縁体２５４、絶縁体２８２、絶縁体２８３、および絶縁体２８４で取り囲む構造とすることが好ましい。
　また、絶縁体２１２、絶縁体２８４、および絶縁体２８６の抵抗率を低くすることが好ましい場合がある。例えば、絶縁体２１２、絶縁体２８４、および絶縁体２８６の抵抗率を概略１×１０１３Ωｃｍとすることで、半導体装置作製工程のプラズマ等を用いる処理において、絶縁体２１２、絶縁体２８４、および絶縁体２８６が、導電体２０５、導電体２４２ａ、導電体２４２ｂ、導電体２６０、導電体２４６ａ、または導電体２４６ｂのチャージアップを緩和することができる場合がある。絶縁体２１２、絶縁体２８４、および絶縁体２８６の抵抗率は、好ましくは、１×１０１０Ωｃｍ以上１×１０１５Ωｃｍ以下とする。
　なお、絶縁体２８３または絶縁体２８４は、必ずしも設けなくてもよい。
　また、絶縁体２１６、および絶縁体２８０は、絶縁体２１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２１６、および絶縁体２８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンなどを適宜用いればよい。
　導電体２０５は、第２のゲート電極として機能する場合がある。その場合、導電体２０５に印加する電位を、導電体２６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ２００のしきい値電圧（Ｖｔｈ）を制御することができる。特に、導電体２０５に負の電位を印加することにより、トランジスタ２００のＶｔｈをより大きくし、オフ電流を低減することが可能となる。したがって、導電体２０５に負の電位を印加したほうが、印加しない場合よりも、導電体２６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
　導電体２０５は、酸化物２３０、および導電体２６０と、重なるように配置する。
　なお、導電体２０５は、図２１Ａに示すように、酸化物２３０の導電体２４２ａおよび導電体２４２ｂと重ならない領域の大きさよりも、大きく設けるとよい。特に、図２１Ｃに示すように、導電体２０５は、酸化物２３０ａおよび酸化物２３０ｂのチャネル幅方向と交わる端部よりも外側の領域においても、延伸していることが好ましい。つまり、酸化物２３０のチャネル幅方向における側面の外側において、導電体２０５と、導電体２６０とは、絶縁体を介して重畳していることが好ましい。当該構成を有することで、第１のゲート電極として機能する導電体２６０の電界と、第２のゲート電極として機能する導電体２０５の電界によって、酸化物２３０のチャネル形成領域を電気的に取り囲むことができる。本明細書において、第１のゲート電極、および第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ　ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
　なお、本明細書等において、Ｓ−ｃｈａｎｎｅｌ構造のトランジスタとは、一対のゲート電極の一方および他方の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を表す。また、本明細書等で開示するＳ−ｃｈａｎｎｅｌ構造は、Ｆｉｎ型構造およびプレーナ型構造とは異なる。Ｓ−ｃｈａｎｎｅｌ構造を採用することで、短チャネル効果に対する耐性を高める、別言すると短チャネル効果が発生し難いトランジスタとすることができる。
　また、図２１Ｃに示すように、導電体２０５は延伸させて、配線としても機能させている。ただし、これに限られることなく、導電体２０５の下に、配線として機能する導電体を設ける構成にしてもよい。また、導電体２０５は、必ずしも各トランジスタに一個ずつ設ける必要はない。例えば、導電体２０５を複数のトランジスタで共有する構成にしてもよい。
　なお、トランジスタ２００では、導電体２０５は、導電体２０５ａと導電体２０５ｂとを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２０５は、単層、または３層以上の積層構造として設ける構成にしてもよい。構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。
　ここで、導電体２０５ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
　導電体２０５ａに、酸素の拡散を抑制する機能を有する導電性材料を用いることにより、導電体２０５ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、酸化ルテニウムなどを用いることが好ましい。したがって、導電体２０５ａとしては、上記導電性材料を単層または積層とすればよい。例えば、導電体２０５ａは、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウムと、チタンまたは窒化チタンとの積層としてもよい。
　また、導電体２０５ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。なお、導電体２０５ｂを単層で図示したが、積層構造としてもよく、例えば、チタンまたは窒化チタンと、当該導電性材料との積層としてもよい。
　絶縁体２２２は、水素（例えば、水素原子、水素分子などの少なくとも一）の拡散を抑制する機能を有することが好ましい。また、絶縁体２２２は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２２２は、絶縁体２２４よりも水素および酸素の一方または双方の拡散を抑制する機能を有することが好ましい。
　絶縁体２２２は、絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。当該絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体２２２を形成した場合、絶縁体２２２は、酸化物２３０から基板側への酸素の放出や、トランジスタ２００の周辺部から酸化物２３０への水素等の不純物の拡散を抑制する層として機能する。よって、絶縁体２２２を設けることで、水素等の不純物が、トランジスタ２００の内側へ拡散することを抑制し、酸化物２３０中の酸素欠損の生成を抑制することができる。また、導電体２０５が、絶縁体２２４や、酸化物２３０が有する酸素と反応することを抑制することができる。
　または、上記絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。または、これらの絶縁体を窒化処理してもよい。また、絶縁体２２２は、これらの絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
　また、絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いてもよい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
　酸化物２３０と接する絶縁体２２４は、加熱により酸素を脱離することが好ましい。例えば、絶縁体２２４は、酸化シリコン、酸化窒化シリコンなどを適宜用いればよい。酸素を含む絶縁体を酸化物２３０に接して設けることにより、酸化物２３０中の酸素欠損を低減し、トランジスタ２００の信頼性を向上させることができる。
　絶縁体２２４として、具体的には、加熱により一部の酸素が脱離する酸化物材料、別言すると、過剰酸素領域を有する絶縁体材料を用いることが好ましい。加熱により酸素を脱離する酸化膜とは、ＴＤＳ（Ｔｈｅｒｍａｌ　Ｄｅｓｏｒｐｔｉｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素分子の脱離量が１．０×１０１８ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、好ましくは１．０×１０１９ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、または３．０×１０２０ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上である酸化膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
　また、上記過剰酸素領域を有する絶縁体と、酸化物２３０とが接した状態で加熱処理、マイクロ波処理、またはＲＦ処理のいずれか一または複数の処理を行っても良い。当該処理を行うことで、酸化物２３０中の水、または水素を除去することができる。また、水素の一部は、導電体２４２ａおよび導電体２４２ｂに拡散または捕獲（ゲッタリングともいう）される場合がある。
　上記マイクロ波処理は、例えば、高密度プラズマを発生させる電源を有する装置、または、基板側にＲＦを印加する電源を有する装置を用いると好適である。例えば、酸素を含むガスを用い、且つ高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで、高密度プラズマによって生成された酸素ラジカルを、効率よく酸化物２３０、または酸化物２３０近傍の絶縁体中に導入することができる。また、上記マイクロ波処理は、圧力を１３３Ｐａ以上、好ましくは２００Ｐａ以上、さらに好ましくは４００Ｐａ以上とすればよい。また、マイクロ波処理を行う装置内に導入するガスとしては、例えば、酸素と、アルゴンとを用い、酸素流量比（Ｏ２／（Ｏ２＋Ａｒ））が５０％以下、好ましくは１０％以上３０％以下で行うとよい。
　また、トランジスタ２００の作製工程中において、酸化物２３０の表面が露出した状態で、加熱処理を行うと好適である。当該加熱処理は、例えば、１００℃以上４５０℃以下、より好ましくは３５０℃以上４００℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。例えば、加熱処理は酸素雰囲気で行うことが好ましい。これにより、酸化物２３０に酸素を供給して、酸素欠損の低減を図ることができる。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、脱離した酸素を補うために、酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で行ってもよい。または、酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で加熱処理した後に、連続して窒素ガスもしくは不活性ガスの雰囲気で加熱処理を行っても良い。
　なお、酸化物２３０に加酸素化処理を行うことで、酸化物２３０中の酸素欠損を、供給された酸素により修復させることができる。さらに、酸化物２３０中に残存した水素に供給された酸素が反応することで、当該水素をＨ２Ｏとして除去する（脱水化する）ことができる。これにより、酸化物２３０中に残存していた水素が酸素欠損に再結合してＶＯＨが形成されるのを抑制することができる。
　なお、絶縁体２２２、および絶縁体２２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
　酸化物２４３ａおよび酸化物２４３ｂを、酸化物２３０ｂ上に設けてもよい。
　酸化物２４３ａおよび酸化物２４３ｂは、酸素の透過を抑制する機能を有することが好ましい。ソース電極やドレイン電極として機能する導電体２４２ａ（導電体２４２ｂ）と酸化物２３０ｂとの間に酸素の透過を抑制する機能を有する酸化物２４３ａ（酸化物２４３ｂ）を配置することで、導電体２４２ａ（導電体２４２ｂ）と、酸化物２３０ｂとの間の電気抵抗が低減されるので好ましい。このような構成とすることで、トランジスタ２００の電気特性およびトランジスタ２００の信頼性を向上させることができる。なお、導電体２４２ａ（導電体２４２ｂ）と酸化物２３０ｂの間の電気抵抗を十分低減できる場合、酸化物２４３ａ（酸化物２４３ｂ）を設けない構成にしてもよい。
　酸化物２４３ａおよび酸化物２４３ｂとして、元素Ｍを有する金属酸化物を用いてもよい。特に、元素Ｍは、アルミニウム、ガリウム、イットリウム、または錫を用いるとよい。酸化物２４３ａおよび酸化物２４３ｂは、酸化物２３０ｂよりも元素Ｍの濃度が高いことが好ましい。また、酸化物２４３ａおよび酸化物２４３ｂとして、酸化ガリウムを用いてもよい。また、酸化物２４３ａおよび酸化物２４３ｂとして、Ｉｎ−Ｍ−Ｚｎ酸化物等の金属酸化物を用いてもよい。具体的には、酸化物２４３ａおよび酸化物２４３ｂに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物２４３ａおよび酸化物２４３ｂの膜厚は、０．５ｎｍ以上５ｎｍ以下が好ましく、より好ましくは１ｎｍ以上３ｎｍ以下、さらに好ましくは１ｎｍ以上２ｎｍ以下である。また、酸化物２４３ａおよび酸化物２４３ｂは、結晶性を有すると好ましい。酸化物２４３ａおよび酸化物２４３ｂが結晶性を有する場合、酸化物２３０中の酸素の放出を好適に抑制することが出来る。例えば、酸化物２４３ａおよび酸化物２４３ｂとしては、六方晶などの結晶構造であれば、酸化物２３０中の酸素の放出を抑制できる場合がある。
　導電体２４２ａは酸化物２４３ａ上に設けられ、導電体２４２ｂは酸化物２４３ｂ上に設けられる。導電体２４２ａおよび導電体２４２ｂは、それぞれトランジスタ２００のソース電極またはドレイン電極として機能する。
　導電体２４２ａおよび導電体２４２ｂとしては、例えば、タンタルを含む窒化物、チタンを含む窒化物、モリブデンを含む窒化物、タングステンを含む窒化物、タンタルおよびアルミニウムを含む窒化物、チタンおよびアルミニウムを含む窒化物などを用いることが好ましい。本発明の一態様においては、タンタルを含む窒化物が特に好ましい。また、例えば、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いてもよい。これらの材料は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。
　導電体２４２ａ（導電体２４２ｂ）の側面と導電体２４２ａ（導電体２４２ｂ）の上面との間に、湾曲面を有する場合がある。つまり、側面の端部と上面の端部は、湾曲している場合がある。湾曲面は、例えば、導電体２４２ａおよび導電体２４２ｂのそれぞれの端部において、曲率半径が、３ｎｍ以上１０ｎｍ以下、好ましくは、５ｎｍ以上６ｎｍ以下とする。端部に角を有さないことで、以降の成膜工程における膜の被覆性が向上する。
　なお、酸化物２４３ａ（酸化物２４３ｂ）を設けない場合、導電体２４２ａ（導電体２４２ｂ）と、酸化物２３０ｂまたは酸化物２３０ｃとが接することで、酸化物２３０ｂまたは酸化物２３０ｃ中の酸素が導電体２４２ａ（導電体２４２ｂ）へ拡散し、導電体２４２ａ（導電体２４２ｂ）が酸化することがある。導電体２４２ａおよび導電体２４２ｂが酸化することで、導電体２４２ａおよび導電体２４２ｂの導電率が低下する蓋然性が高い。なお、酸化物２３０ｂまたは酸化物２３０ｃ中の酸素が導電体２４２ａおよび導電体２４２ｂへ拡散することを、導電体２４２ａおよび導電体２４２ｂが酸化物２３０ｂまたは酸化物２３０ｃ中の酸素を吸収する、と言い換えることができる。
　また、酸化物２３０ｂまたは酸化物２３０ｃ中の酸素が導電体２４２ａおよび導電体２４２ｂへ拡散することで、導電体２４２ａと酸化物２３０ｂとの間、および、導電体２４２ｂと酸化物２３０ｂとの間、または、導電体２４２ａと酸化物２３０ｃとの間、および、導電体２４２ｂと酸化物２３０ｃとの間に層が形成される場合がある。当該層は、導電体２４２ａまたは導電体２４２ｂよりも酸素を多く含むため、当該層は絶縁性を有すると推定される。このとき、導電体２４２ａまたは導電体２４２ｂと、当該層と、酸化物２３０ｂまたは酸化物２３０ｃとの３層構造は、金属−絶縁体−半導体からなる３層構造とみなすことができ、ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造、またはＭＩＳ構造を主としたダイオード接合構造とみることができる。
　なお、酸化物２３０ｂ、酸化物２３０ｃなどに含まれる水素が、導電体２４２ａまたは導電体２４２ｂに拡散する場合がある。特に、導電体２４２ａおよび導電体２４２ｂに、タンタルを含む窒化物を用いることで、酸化物２３０ｂ、酸化物２３０ｃなどに含まれる水素は、導電体２４２ａまたは導電体２４２ｂに拡散しやすく、拡散した水素は、導電体２４２ａまたは導電体２４２ｂが有する窒素と結合することがある。つまり、酸化物２３０ｂ、酸化物２３０ｃなどに含まれる水素は、導電体２４２ａまたは導電体２４２ｂに吸い取られる場合がある。
　絶縁体２５４は、酸化物２３０ａの側面、酸化物２３０ｂの側面、酸化物２４３ａの側面、酸化物２４３ｂの側面、導電体２４２ａの側面、導電体２４２ａの上面、導電体２４２ｂの側面、および導電体２４２ｂの上面を覆って設けられる。
　絶縁体２５４は、酸素の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２５４は、絶縁体２８０よりも酸素の拡散を抑制する機能を有することが好ましい。絶縁体２５４としては、例えば、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。
　また、絶縁体２５４は、バイアススパッタリング法によって、酸素を含む雰囲気にて酸化アルミニウム、または酸化ハフニウムを成膜することが好ましい。バイアススパッタリング法とは、基板にＲＦ電力を印加しながらスパッタリングする方法である。基板にＲＦ電力を印加することで、基板の電位はプラズマ電位に対して負電位（バイアス電位と言う。）となり、プラズマ中の＋イオンは、このバイアス電位に加速されて基板に注入される。バイアス電位は、基板に印加するＲＦ電力の大きさによって制御することができる。従って、バイアススパッタリング法によって、酸素を含む雰囲気にて酸化アルミニウム、または酸化ハフニウムを成膜することで絶縁体２２４に酸素を注入することができる。
　なお、バイアススパッタリング法では、基板に印加するＲＦ電力の大きさによって、絶縁体２５４の下地となる絶縁体２２４へ注入する酸素量を制御することができる。たとえば、ＲＦ電力としては、０．３１Ｗ／ｃｍ２以上、好ましくは０．６２Ｗ／ｃｍ２以上、さらに好ましくは１．８６Ｗ／ｃｍ２以上のバイアスを基板に印加すればよい。つまり、絶縁体２５４を成膜する際のＲＦ電力によって、トランジスタの特性に適する酸素量を変化させて注入することができる。また、トランジスタの信頼性向上に適する酸素量を注入することができる。また、ＲＦの周波数は、１０ＭＨｚ以上が好ましい。代表的には、１３．５６ＭＨｚである。ＲＦの周波数が高いほど基板へ与えるダメージを小さくすることができる。したがって、基板に印加するＲＦ電力を調整することで、絶縁体２２４に注入する酸素量を制御できるので、絶縁体２２４に注入する酸素量を最適化できる。
　以上のように、絶縁体２５４は、下地となる膜へ酸素を注入する機能を有するが、絶縁体２５４自体は、酸素の透過を抑制する機能を有する。従って、のちの工程で絶縁体２５４上に絶縁体２８０を形成し、絶縁体２８０から酸素を拡散させたときに、絶縁体２８０から、酸化物２３０ａ、酸化物２３０ｂ、酸化物２４３ａおよび酸化物２４３ｂとなる酸化物層、ならびに、導電体２４２ａおよび導電体２４２ｂとなる導電層に、酸素が直接拡散するのを防ぐことができる。
　上記のような絶縁体２５４を設けることで、酸化物２３０ａ、酸化物２３０ｂ、酸化物２４３ａ、酸化物２４３ｂ、導電体２４２ａ、および導電体２４２ｂを、絶縁体２８０から離隔することができる。よって、酸化物２３０ａ、酸化物２３０ｂ、酸化物２４３ａ、酸化物２４３ｂ、導電体２４２ａ、および導電体２４２ｂに、絶縁体２８０から酸素が直接拡散するのを抑制することができる。これにより、酸化物２３０のソース領域およびドレイン領域に過剰な酸素が供給されて、ソース領域およびドレイン領域のキャリア濃度が低減するのを防ぐことができる。また、導電体２４２ａおよび導電体２４２ｂが過剰に酸化されて抵抗率が増大し、オン電流が低減するのを抑制することができる。
　絶縁体２５０は、酸化物２３０ｄの少なくとも一部に接して配置することが好ましい。絶縁体２５０には、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンなどを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
　絶縁体２５０は、絶縁体２２４と同様に、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。加熱により酸素が放出される絶縁体を、絶縁体２５０として、酸化物２３０ｄの少なくとも一部に接して設けることにより、酸化物２３０のチャネル形成領域に効果的に酸素を供給し、酸化物２３０のチャネル形成領域の酸素欠損を低減することができる。したがって、電気特性の変動が抑制され、安定した電気特性を実現するとともに、信頼性を向上させたトランジスタを提供することができる。また、絶縁体２２４と同様に、絶縁体２５０中の水、水素などの不純物濃度が低減されていることが好ましい。絶縁体２５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
　なお、図２１Ｂおよび図２１Ｃでは、絶縁体２５０を単層で図示したが、２層以上の積層構造としてもよい。絶縁体２５０を２層の積層構造とする場合、絶縁体２５０の下層は、加熱により酸素が放出される絶縁体を用いて形成し、絶縁体２５０の上層は、酸素の拡散を抑制する機能を有する絶縁体を用いて形成することが好ましい。このような構成にすることで、絶縁体２５０の下層に含まれる酸素が、導電体２６０へ拡散するのを抑制することができる。つまり、酸化物２３０へ供給する酸素量の減少を抑制することができる。また、絶縁体２５０の下層に含まれる酸素による導電体２６０の酸化を抑制することができる。例えば、絶縁体２５０の下層は、上述した絶縁体２５０に用いることができる材料を用いて設け、絶縁体２５０の上層は、絶縁体２２２と同様の材料を用いて設けることができる。
　なお、絶縁体２５０の下層に酸化シリコンや酸化窒化シリコンなどを用いる場合、絶縁体２５０の上層は、比誘電率が高いｈｉｇｈ−ｋ材料である絶縁性材料を用いてもよい。ゲート絶縁体を、絶縁体２５０の下層と絶縁体２５０の上層との積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、ゲート絶縁体の物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
　絶縁体２５０の上層として、具体的には、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、マグネシウムなどから選ばれた一種、もしくは二種以上が含まれた金属酸化物、または酸化物２３０として用いることができる金属酸化物を用いることができる。特に、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いることが好ましい。
　絶縁体２５０を２層の積層構造とすることで、絶縁体２５０の物理的な厚みにより、導電体２６０と、酸化物２３０との間の距離を保たれるため、導電体２６０と酸化物２３０との間のリーク電流を抑制することができる。また、導電体２６０と酸化物２３０との間の物理的な距離、および導電体２６０から酸化物２３０へかかる電界強度を、容易に適宜調整することができる。
　また、絶縁体２５０と導電体２６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体２５０から導電体２６０への酸素の拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体２５０から導電体２６０への酸素の拡散が抑制される。つまり、酸化物２３０へ供給する酸素量の減少を抑制することができる。また、絶縁体２５０の酸素による導電体２６０の酸化を抑制することができる。
　なお、上記金属酸化物は、第１のゲート電極の一部としての機能を有することが好ましい。例えば、酸化物２３０として用いることができる金属酸化物を、上記金属酸化物として用いることができる。その場合、導電体２６０ａをスパッタリング法で成膜することで、上記金属酸化物の電気抵抗値を低下させて導電体とすることができる。これをＯＣ（Ｏｘｉｄｅ　Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
　上記金属酸化物を有することで、導電体２６０からの電界の影響を弱めることなく、トランジスタ２００のオン電流の向上を図ることができる。
　導電体２６０は、導電体２６０ａと、導電体２６０ａの上に配置された導電体２６０ｂと、を有することが好ましい。例えば、導電体２６０ａは、導電体２６０ｂの底面および側面を包むように配置されることが好ましい。また、図２１Ｂおよび図２１Ｃに示すように、導電体２６０の上面は、絶縁体２５０の上面、酸化物２３０ｄの上面、および酸化物２３０ｃの上面と略一致して配置される。なお、図２１Ｂおよび図２１Ｃでは、導電体２６０は、導電体２６０ａと導電体２６０ｂの２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
　導電体２６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
　また、導電体２６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体２５０に含まれる酸素により、導電体２６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、酸化ルテニウムなどを用いることが好ましい。
　また、導電体２６０は、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、導電体２６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２６０ｂは積層構造としてもよく、例えば、チタンまたは窒化チタンと上記導電性材料との積層構造としてもよい。
　また、トランジスタ２００では、導電体２６０は、絶縁体２８０などに形成されている開口を埋めるように自己整合的に形成される。導電体２６０をこのように形成することにより、導電体２４２ａと導電体２４２ｂとの間の領域に、導電体２６０を位置合わせすることなく確実に配置することができる。
　また、図２１Ｃに示すように、トランジスタ２００のチャネル幅方向において、導電体２６０の、導電体２６０と酸化物２３０ｂとが重ならない領域の底面は、酸化物２３０ｂの底面より低いことが好ましい。ゲート電極として機能する導電体２６０が、絶縁体２５０などを介して、酸化物２３０ｂのチャネル形成領域の側面および上面を覆う構成とすることで、導電体２６０の電界を酸化物２３０ｂのチャネル形成領域全体に作用させやすくなる。よって、トランジスタ２００のオン電流を増大させ、周波数特性を向上させることができる。絶縁体２２２の底面を基準としたとき、酸化物２３０ａおよび酸化物２３０ｂと、導電体２６０とが、重ならない領域における導電体２６０の底面の高さと、酸化物２３０ｂの底面の高さと、の差は、０ｎｍ以上１００ｎｍ以下、好ましくは、３ｎｍ以上５０ｎｍ以下、より好ましくは、５ｎｍ以上２０ｎｍ以下とする。
　絶縁体２８０は、絶縁体２５４上に設けられる。また、絶縁体２８０の上面は、平坦化されていてもよい。
　また、絶縁体２８０中の水、水素などの不純物濃度は低減されていることが好ましい。また、絶縁体２８０は、水素濃度が低く、過剰酸素領域または過剰酸素を有することが好ましく、例えば、絶縁体２１６と同様の材料を用いて設けてもよい。また、絶縁体２８０は、上記の材料が積層された構造でもよく、例えば、スパッタリング法で成膜した酸化シリコンと、その上に積層されたＣＶＤ法で成膜された酸化窒化シリコンの積層構造とすればよい。また、さらに上に窒化シリコンを積層してもよい。
　絶縁体２８２または絶縁体２８３は、水、水素などの不純物が、上方から絶縁体２８０に拡散するのを抑制するバリア絶縁膜として機能することが好ましい。また、絶縁体２８２または絶縁体２８３は、酸素の透過を抑制するバリア絶縁膜として機能することが好ましい。絶縁体２８２および絶縁体２８３としては、例えば、酸化アルミニウム、窒化シリコン、窒化酸化シリコンなどの絶縁体を用いればよい。例えば、絶縁体２８２として、酸素に対してブロッキング性が高い酸化アルミニウムを用い、絶縁体２８３として、水素に対してブロッキング性が高い窒化シリコンを用いればよい。
　導電体２４０ａおよび導電体２４０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。
　また、導電体２４０ａおよび導電体２４０ｂのそれぞれは積層構造としてもよい。導電体２４０ａおよび導電体２４０ｂのそれぞれを積層構造とする場合、絶縁体２８４、絶縁体２８３、絶縁体２８２、絶縁体２８０、および絶縁体２５４と接する導電体には、水、水素などの不純物の透過を抑制する機能を有する導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、酸化ルテニウムなどを用いることが好ましい。また、水、水素などの不純物の透過を抑制する機能を有する導電性材料は、単層または積層で用いてもよい。また、絶縁体２８４より上層に含まれる水、水素などの不純物が、導電体２４０ａおよび導電体２４０ｂを通じて酸化物２３０に混入するのを抑制することができる。
　絶縁体２４１ａおよび絶縁体２４１ｂとしては、例えば、窒化シリコン、酸化アルミニウム、窒化酸化シリコンなどの絶縁体を用いればよい。絶縁体２４１ａおよび絶縁体２４１ｂは、絶縁体２５４に接して設けられるので、絶縁体２８０などに含まれる水、水素などの不純物が、導電体２４０ａおよび導電体２４０ｂを通じて酸化物２３０に混入するのを抑制することができる。特に、窒化シリコンは水素に対するブロッキング性が高いので好適である。また、絶縁体２８０に含まれる酸素が導電体２４０ａおよび導電体２４０ｂに吸収されるのを防ぐことができる。
　また、導電体２４０ａの上面に接して配線として機能する導電体２４６ａ、および導電体２４０ｂの上面に接して配線として機能する導電体２４６ｂを配置してもよい。導電体２４６ａおよび導電体２４６ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２４６ａおよび導電体２４６ｂはそれぞれ、積層構造としてもよく、例えば、チタンまたは窒化チタンと上記導電性材料との積層としてもよい。なお、当該導電体は、絶縁体に設けられた開口に埋め込むように形成してもよい。
　絶縁体２８６は、導電体２４６ａ上、導電体２４６ｂ上、および絶縁体２８４上に設けられる。これにより、導電体２４６ａの上面、導電体２４６ａの側面、導電体２４６ｂの上面、および導電体２４６ｂの側面は、絶縁体２８６と接し、導電体２４６ａの下面、および導電体２４６ｂの下面は、絶縁体２８４と接する。つまり、導電体２４６ａおよび導電体２４６ｂのそれぞれは、絶縁体２８４、および絶縁体２８６で包まれる構成とすることができる。この様な構成とすることで、外方からの酸素の透過を抑制し、導電体２４６ａおよび導電体２４６ｂの酸化を防止することができる。また、導電体２４６ａおよび導電体２４６ｂから、水、水素などの不純物が外部に拡散することを防ぐことができるので好ましい。
＜半導体装置の構成材料＞
　以下では、半導体装置に用いることができる構成材料について説明する。
＜＜基板＞＞
　トランジスタ２００を形成する基板としては、例えば、絶縁体基板、半導体基板、または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムを材料とした半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
＜＜絶縁体＞＞
　絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
　例えば、トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、ｈｉｇｈ−ｋ材料を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
　また、比誘電率の高い絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、またはシリコンおよびハフニウムを有する窒化物などがある。
　また、比誘電率が低い絶縁体としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などがある。
　また、金属酸化物を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム、またはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどの金属酸化物、窒化アルミニウム、窒化酸化シリコン、窒化シリコンなどの金属窒化物を用いることができる。
　また、ゲート絶縁体として機能する絶縁体は、加熱により脱離する酸素を含む領域を有する絶縁体であることが好ましい。例えば、加熱により脱離する酸素を含む領域を有する酸化シリコンまたは酸化窒化シリコンを酸化物２３０と接する構造とすることで、酸化物２３０が有する酸素欠損を補償することができる。
＜＜導電体＞＞
　導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
　また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
　なお、トランジスタのチャネル形成領域に酸化物を用いる場合において、ゲート電極として機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
　特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。
＜半導体装置の変形例＞
　以下では、図２９Ａ乃至図２９Ｄを用いて、本発明の一態様である半導体装置の一例について説明する。
　図２９Ａは半導体装置の上面図を示す。また、図２９Ｂは、図２９ＡにＡ１−Ａ２の一点鎖線で示す部位に対応する断面図である。また、図２９Ｃは、図２９ＡにＡ３−Ａ４の一点鎖線で示す部位に対応する断面図である。また、図２９Ｄは、図２９ＡにＡ５−Ａ６の一点鎖線で示す部位に対応する断面図である。図２９Ａの上面図では、図の明瞭化のために一部の要素を省いている。
　なお、図２９Ａ乃至図２９Ｄに示す半導体装置において、＜半導体装置の構成例＞に示した半導体装置を構成する構造と同機能を有する構造には、同符号を付記する。なお、本項目においても、半導体装置の構成材料については＜半導体装置の構成例＞で詳細に説明した材料を用いることができる。
＜＜半導体装置の変形例１＞＞
　図２９Ａ乃至図２９Ｄに示す半導体装置は、図２１Ａ乃至図２１Ｄに示した半導体装置の変形例である。図２９Ａ乃至図２９Ｄに示す半導体装置は、図２１Ａ乃至図２１Ｄに示した半導体装置とは、絶縁体２８３の形状が異なる。また、絶縁体２８７、および絶縁体２７４を有することが異なる。また、絶縁体２８４を有さないことが異なる。
　図２９Ａ乃至図２９Ｄに示す半導体装置では、絶縁体２１４、絶縁体２１６、絶縁体２２２、絶縁体２２４、絶縁体２５４、絶縁体２８０、および絶縁体２８２がパターニングされている。また、絶縁体２８７、および絶縁体２８３は、絶縁体２１４、絶縁体２１６、絶縁体２２２、絶縁体２２４、絶縁体２５４、絶縁体２８０、および絶縁体２８２を覆う構造になっている。つまり、絶縁体２８７は、絶縁体２８２の上面と、絶縁体２８２の側面と、絶縁体２８０の側面と、絶縁体２５４の側面と、絶縁体２２４の側面と、絶縁体２２２の側面と、絶縁体２１６の側面と、絶縁体２１４の側面と、絶縁体２１２の上面とに接し、絶縁体２８３は、絶縁体２８７の上面および側面に接する。これにより、酸化物２３０、絶縁体２１４、絶縁体２１６、絶縁体２２２、絶縁体２２４、絶縁体２５４、絶縁体２８０、および絶縁体２８２は、絶縁体２８７および絶縁体２８３と、絶縁体２１２とによって、外部から隔離される。別言すると、トランジスタ２００は、絶縁体２８７および絶縁体２８３と絶縁体２１２とで封止された領域内に配置される。
　例えば、絶縁体２１４、絶縁体２８２、および絶縁体２８７を、水素を捕獲および水素を固着する機能を有する材料を用いて形成し、絶縁体２１２、および絶縁体２８３を水素および酸素に対する拡散を抑制する機能を有する材料を用いて形成すると好ましい。代表的には、絶縁体２１４、絶縁体２８２、および絶縁体２８７としては、酸化アルミニウムを用いることができる。また、代表的には、絶縁体２１２、および絶縁体２８３としては、窒化シリコンを用いることができる。
　上記構成にすることで、上記封止された領域外に含まれる水素が、上記封止された領域内に混入することを抑制することができる。したがって、トランジスタ中の低い水素濃度を保持することができる。
　また、図２９Ａ乃至図２９Ｄに示すトランジスタ２００では、絶縁体２１２、絶縁体２８７、および絶縁体２８３を、単層として設ける構成について示しているが、本発明はこれに限られるものではない。例えば、絶縁体２１２、絶縁体２８７、および絶縁体２８３のそれぞれを２層以上の積層構造として設ける構成にしてもよい。
　また、絶縁体２８７は、設けなくてもよい。当該構成にすることで、トランジスタ２００は、絶縁体２１２と絶縁体２８３とで封止された領域内に配置される。当該構造にすることで、当該封止された領域外に含まれる水素が、当該封止された領域内に混入することをより抑制することができる。したがって、トランジスタ中の低い水素濃度をより保持することができる。
　絶縁体２７４は、層間膜として機能する。絶縁体２７４は、絶縁体２１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。絶縁体２７４は、例えば、絶縁体２８０と同様の材料を用いて設けることができる。
＜半導体装置の作製方法＞
　次に、図２９Ａ乃至図２９Ｄに示す、本発明の一態様である半導体装置の作製方法を、図３０Ａ乃至図４２Ｄを用いて説明する。
　図３０Ａ、図３１Ａ、図３２Ａ、図３３Ａ、図３４Ａ、図３５Ａ、図３６Ａ、図３７Ａ、図３８Ａ、図３９Ａ、図４０Ａ、図４１Ａ、および図４２Ａは上面図を示す。また、図３０Ｂ、図３１Ｂ、図３２Ｂ、図３３Ｂ、図３４Ｂ、図３５Ｂ、図３６Ｂ、図３７Ｂ、図３８Ｂ、図３９Ｂ、図４０Ｂ、図４１Ｂ、および図４２Ｂはそれぞれ、図３０Ａ、図３１Ａ、図３２Ａ、図３３Ａ、図３４Ａ、図３５Ａ、図３６Ａ、図３７Ａ、図３８Ａ、図３９Ａ、図４０Ａ、図４１Ａ、および図４２ＡにＡ１−Ａ２の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、図３０Ｃ、図３１Ｃ、図３２Ｃ、図３３Ｃ、図３４Ｃ、図３５Ｃ、図３６Ｃ、図３７Ｃ、図３８Ｃ、図３９Ｃ、図４０Ｃ、図４１Ｃ、および図４２Ｃはそれぞれ、図３０Ａ、図３１Ａ、図３２Ａ、図３３Ａ、図３４Ａ、図３５Ａ、図３６Ａ、図３７Ａ、図３８Ａ、図３９Ａ、図４０Ａ、図４１Ａ、および図４２ＡにＡ３−Ａ４の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。また、図３０Ｄ、図３１Ｄ、図３２Ｄ、図３３Ｄ、図３４Ｄ、図３５Ｄ、図３６Ｄ、図３７Ｄ、図３８Ｄ、図３９Ｄ、図４０Ｄ、図４１Ｄ、および図４２Ｄはそれぞれ、図３０Ａ、図３１Ａ、図３２Ａ、図３３Ａ、図３４Ａ、図３５Ａ、図３６Ａ、図３７Ａ、図３８Ａ、図３９Ａ、図４０Ａ、図４１Ａ、および図４２ＡにＡ５−Ａ６の一点鎖線で示す部位の断面図である。なお、図３０Ａ、図３１Ａ、図３２Ａ、図３３Ａ、図３４Ａ、図３５Ａ、図３６Ａ、図３７Ａ、図３８Ａ、図３９Ａ、図４０Ａ、図４１Ａ、および図４２Ａの上面図では、図の明瞭化のために一部の要素を省いている。
　まず、基板（図示しない。）を準備し、当該基板上に絶縁体２１２を成膜する。絶縁体２１２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
　なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ　ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ　ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ　ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　ＣＶＤ）法に分けることができる。
　プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
　また、ＡＬＤ法としては、プリカーサ及びリアクタントの反応を熱エネルギーのみで行う熱ＡＬＤ（Ｔｈｅｒｍａｌ　ＡＬＤ）法、プラズマ励起されたリアクタントを用いるＰＥＡＬＤ（Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　ＡＬＤ）法などを用いることができる。
　また、ＡＬＤ法は、原子の性質である自己制御性を利用し、一層ずつ原子を堆積することができるので、極薄の成膜が可能、アスペクト比の高い構造への成膜が可能、ピンホールなどの欠陥の少ない成膜が可能、被覆性に優れた成膜が可能、低温での成膜が可能、などの効果がある。ＰＥＡＬＤ（Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　ＡＬＤ）法では、プラズマを利用することで、より低温での成膜が可能となり好ましい場合がある。なお、ＡＬＤ法で用いるプリカーサには炭素などの不純物を含むものがある。このため、ＡＬＤ法により設けられた膜は、他の成膜法により設けられた膜と比較して、炭素などの不純物を多く含む場合がある。なお、不純物の定量は、ＸＰＳを用いて行うことができる。
　ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
　ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間を要さない分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
　本実施の形態では、絶縁体２１２として、スパッタリング法によって窒化シリコンを成膜する。このように、絶縁体２１２として、窒化シリコンなどの銅が透過しにくい絶縁体を用いることにより、絶縁体２１２より下層（図示せず。）の導電体に銅など拡散しやすい金属を用いても、当該金属が絶縁体２１２を介して上方に拡散するのを抑制することができる。また、窒化シリコンのように水、水素などの不純物が透過しにくい絶縁体を用いることにより、絶縁体２１２より下層に含まれる水、水素などの不純物の拡散を抑制することができる。
　次に、絶縁体２１２上に絶縁体２１４を成膜する。絶縁体２１４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２１４として、酸化アルミニウムを用いる。
　絶縁体２１４の水素濃度は、絶縁体２１２の水素濃度より低いことが好ましい。絶縁体２１２としてスパッタリング法によって窒化シリコンを成膜することで、水素濃度が低い窒化シリコンを形成することができる。また、絶縁体２１４を酸化アルミニウムとすることで、絶縁体２１２よりも水素濃度を低くすることができる。
　この後の工程にて絶縁体２１４上に、トランジスタ２００を形成するが、トランジスタ２００に近接する膜は、水素濃度が比較的低いことが好ましく、水素濃度が比較的高い膜は、トランジスタ２００から遠隔して配置することが好ましい。
　次に、絶縁体２１４上に絶縁体２１６を成膜する。絶縁体２１６の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２１６として、酸化シリコンまたは酸化窒化シリコンを用いる。また、絶縁体２１６は、水素原子が低減または除去されたガスを用いた成膜方法で成膜することが好ましい。これにより、絶縁体２１６の水素濃度を低減することができる。
　次に、絶縁体２１６に絶縁体２１４に達する開口を形成する。開口とは、例えば、溝やスリットなども含まれる。また、開口が形成された領域を指して開口部とする場合がある。開口の形成はウェットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。また、絶縁体２１４は、絶縁体２１６をエッチングして溝を形成する際のエッチングストッパ膜として機能する絶縁体を選択することが好ましい。例えば、溝を形成する絶縁体２１６に酸化シリコンまたは酸化窒化シリコンを用いた場合は、絶縁体２１４は窒化シリコン、酸化アルミニウム、酸化ハフニウムを用いるとよい。
　ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電圧を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電圧を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電圧を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電圧を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、ＩＣＰエッチング装置などを用いることができる。
　開口の形成後に、導電体２０５ａとなる導電膜を成膜する。該導電膜は、酸素の透過を抑制する機能を有する導電体を含むことが望ましい。たとえば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。または、酸素の透過を抑制する機能を有する導電体と、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。該導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
　本実施の形態では、導電体２０５ａとなる導電膜を多層構造とする。まず、スパッタリング法によって窒化タンタル膜を成膜し、当該窒化タンタル膜の上に窒化チタン膜を積層する。このような金属窒化膜を導電体２０５ｂの下層に用いることにより、後述する導電体２０５ｂとなる導電膜として銅などの拡散しやすい金属を用いても、当該金属が導電体２０５ａから外に拡散するのを防ぐことができる。
　次に、導電体２０５ｂとなる導電膜を成膜する。該導電膜の成膜は、メッキ法、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。本実施の形態では、該導電膜として、銅などの低抵抗導電性材料を成膜する。
　次に、ＣＭＰ処理を行うことで、導電体２０５ａとなる導電膜の一部、および導電体２０５ｂとなる導電膜の一部を除去し、絶縁体２１６を露出する。その結果、開口部のみに、導電体２０５ａおよび導電体２０５ｂが残存する。これにより、上面が平坦な、導電体２０５を形成することができる（図３０Ａ乃至図３０Ｄ参照。）。なお、当該ＣＭＰ処理により、絶縁体２１６の一部が除去される場合がある。
　なお、上記においては、導電体２０５を絶縁体２１６の開口に埋め込むように形成したが、本発明の一態様はこれに限られるものではない。例えば、絶縁体２１４上に導電体２０５を形成し、導電体２０５上に絶縁体２１６を成膜し、絶縁体２１６にＣＭＰ処理を行うことで、絶縁体２１６の一部を除去し、導電体２０５の表面を露出させればよい。
　次に、絶縁体２１６、および導電体２０５上に絶縁体２２２を成膜する。絶縁体２２２として、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体は、酸素、水素、および水に対するバリア性を有する。絶縁体２２２が、水素および水に対するバリア性を有することで、トランジスタ２００の周辺に設けられた構造体に含まれる水素、および水が、絶縁体２２２を通じてトランジスタ２００の内側へ拡散することが抑制され、酸化物２３０中の酸素欠損の生成を抑制することができる。
　絶縁体２２２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
　続いて、加熱処理を行うと好ましい。加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下、さらに好ましくは３２０℃以上４５０℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。例えば、窒素ガスと酸素ガスの混合雰囲気で加熱処理をする場合、酸素ガスを２０％程度にすればよい。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で加熱処理を行ってもよい。
　また、上記加熱処理で用いるガスは、高純度化されていることが好ましい。例えば、上記加熱処理で用いるガスに含まれる水分量が１ｐｐｂ以下、好ましくは０．１ｐｐｂ以下、より好ましくは０．０５ｐｐｂ以下にすればよい。高純度化されたガスを用いて加熱処理を行うことで、絶縁体２２２などに水分等が取り込まれることを可能な限り防ぐことができる。
　本実施の形態では、加熱処理として、絶縁体２２２の成膜後に、窒素ガスの流量を４ｓｌｍ、酸素ガスの流量を１ｓｌｍとして、４００℃の温度で１時間の処理を行う。当該加熱処理によって、絶縁体２２２に含まれる水、水素などの不純物を除去することなどができる。また、絶縁体２２２として、ハフニウムを含む酸化物を用いる場合、当該加熱処理によって、絶縁体２２２の結晶性を向上させることができる。また、加熱処理は、絶縁体２２４の成膜後などのタイミングで行うこともできる。
　次に、絶縁体２２２上に絶縁体２２４を成膜する。絶縁体２２４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２２４として、ＣＶＤ法によって酸化シリコンまたは酸化窒化シリコンを成膜する。絶縁体２２４は、水素原子が低減または除去されたガスを用いた成膜方法で成膜することが好ましい。これにより、絶縁体２２４の水素濃度を低減することができる。絶縁体２２４は、後の工程で酸化物２３０ａと接する絶縁体２２４となるので、このように水素濃度が低減されていることが好適である。
　ここで、絶縁体２２４に過剰酸素領域を形成するために、減圧状態で酸素を含むプラズマ処理を行ってもよい。酸素を含むプラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。または、基板側にＲＦ（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ）を印加する電源を有してもよい。高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで、高密度プラズマによって生成された酸素ラジカルを効率よく絶縁体２２４内に導くことができる。または、この装置を用いて不活性ガスを含むプラズマ処理を行った後に、脱離した酸素を補うために酸素を含むプラズマ処理を行ってもよい。なお、当該プラズマ処理の条件を適宜選択することにより、絶縁体２２４に含まれる水、水素などの不純物を除去することができる。その場合、加熱処理は行わなくてもよい。
　ここで、絶縁体２２４上に、例えば、スパッタリング法によって、酸化アルミニウムを成膜した後、絶縁体２２４に達するまで、ＣＭＰ処理を行ってもよい。当該ＣＭＰ処理を行うことで絶縁体２２４表面の平坦化および平滑化を行うことができる。当該酸化アルミニウムを絶縁体２２４上に配置してＣＭＰ処理を行うことで、ＣＭＰ処理の終点検出が容易となる。また、ＣＭＰ処理によって、絶縁体２２４の一部が研磨されて、絶縁体２２４の膜厚が薄くなることがあるが、絶縁体２２４の成膜時に膜厚を調整すればよい。絶縁体２２４表面の平坦化および平滑化を行うことで、後に成膜する酸化物の被覆率の悪化を防止し、半導体装置の歩留りの低下を防ぐことができる場合がある。また、絶縁体２２４上に、スパッタリング法によって、酸化アルミニウムを成膜することにより、絶縁体２２４に酸素を添加することができるので好ましい。
　次に、絶縁体２２４上に、酸化膜２３０Ａ、酸化膜２３０Ｂを順に成膜する（図３０Ａ乃至図３０Ｄ参照。）。なお、酸化膜２３０Ａ、および酸化膜２３０Ｂは、大気環境にさらさずに連続して成膜することが好ましい。大気開放せずに成膜することで、酸化膜２３０Ａ上、および酸化膜２３０Ｂ上に大気環境からの不純物または水分が付着することを防ぐことができ、酸化膜２３０Ａと酸化膜２３０Ｂとの界面近傍を清浄に保つことができる。
　酸化膜２３０Ａ、および酸化膜２３０Ｂの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
　例えば、酸化膜２３０Ａ、および酸化膜２３０Ｂをスパッタリング法によって成膜する場合は、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の過剰酸素を増やすことができる。また、上記の酸化膜をスパッタリング法によって成膜する場合は、上記のＩｎ−Ｍ−Ｚｎ酸化物ターゲットなどを用いることができる。
　特に、酸化膜２３０Ａの成膜時に、スパッタリングガスに含まれる酸素の一部が絶縁体２２４に供給される場合がある。したがって、当該スパッタリングガスに含まれる酸素の割合は７０％以上、好ましくは８０％以上、より好ましくは１００％とすればよい。
　また、酸化膜２３０Ｂをスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を、３０％を超えて１００％以下、好ましくは７０％以上１００％以下として成膜すると、酸素過剰型の酸化物半導体が形成される。酸素過剰型の酸化物半導体をチャネル形成領域に用いたトランジスタは、比較的高い信頼性が得られる。ただし、本発明の一態様はこれに限定されない。酸化膜２３０Ｂをスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を１％以上３０％以下、好ましくは５％以上２０％以下として成膜すると、酸素欠乏型の酸化物半導体が形成される。酸素欠乏型の酸化物半導体をチャネル形成領域に用いたトランジスタは、比較的高い電界効果移動度が得られる。また、基板を加熱しながら成膜を行うことによって、当該酸化膜の結晶性を向上させることができる。
　本実施の形態では、酸化膜２３０Ａ、および酸化膜２３０Ｂとして、先の実施の形態で説明したＡＬＤ法によって、先の実施の形態で説明した金属酸化物膜を成膜する。
　次に、酸化膜２３０Ｂ上に酸化膜２４３Ａを成膜する（図３０Ａ乃至図３０Ｄ参照）。酸化膜２４３Ａの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。酸化膜２４３Ａは、Ｉｎに対するＧａの原子数比が、酸化膜２３０ＢのＩｎに対するＧａの原子数比より大きいことが好ましい。本実施の形態では、酸化膜２４３Ａを、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］の酸化物ターゲットを用いて成膜する。
　なお、絶縁体２２２、絶縁体２２４、酸化膜２３０Ａ、酸化膜２３０Ｂ、および酸化膜２４３Ａを、大気に暴露することなく成膜することが好ましい。例えば、マルチチャンバー方式の成膜装置を用いればよい。
　次に、加熱処理を行うことが好ましい。加熱処理は、酸化膜２３０Ａ、酸化膜２３０Ｂ、および酸化膜２４３Ａが多結晶化しない温度範囲で行えばよく、２５０℃以上６５０℃以下、好ましくは４００℃以上６００℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。例えば、窒素ガスと酸素ガスの混合雰囲気で加熱処理をする場合、酸素ガスを２０％程度にすればよい。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で加熱処理を行ってもよい。
　また、上記加熱処理で用いるガスは、高純度化されていることが好ましい。例えば、上記加熱処理で用いるガスに含まれる水分量が１ｐｐｂ以下、好ましくは０．１ｐｐｂ以下、より好ましくは０．０５ｐｐｂ以下にすればよい。高純度化されたガスを用いて加熱処理を行うことで、酸化膜２３０Ａ、酸化膜２３０Ｂ、酸化膜２４３Ａなどに水分等が取り込まれることを可能な限り防ぐことができる。
　本実施の形態では、加熱処理として、窒素雰囲気にて５５０℃の温度で１時間の処理を行った後に、連続して酸素雰囲気にて５５０℃の温度で１時間の処理を行う。当該加熱処理によって、酸化膜２３０Ａ中、酸化膜２３０Ｂ中、および酸化膜２４３Ａ中の水、水素などの不純物を除去することなどができる。さらに、当該加熱処理によって、酸化膜２３０Ｂの結晶性を向上させ、より密度の高い、緻密な構造にすることができる。これにより、酸化膜２３０Ｂ中における、酸素または不純物の拡散を抑制することができる。
　次に、酸化膜２４３Ａ上に導電膜２４２Ａを成膜する（図３０Ａ乃至図３０Ｄ参照。）。導電膜２４２Ａの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。なお、導電膜２４２Ａの成膜前に、加熱処理を行ってもよい。当該加熱処理は、減圧下で行い、大気に暴露することなく、連続して導電膜２４２Ａを成膜してもよい。このような処理を行うことによって、酸化膜２４３Ａの表面などに吸着している水分および水素を除去し、さらに酸化膜２３０Ａ中、酸化膜２３０Ｂ中、および酸化膜２４３Ａ中の水分濃度および水素濃度を低減させることができる。加熱処理の温度は、１００℃以上４００℃以下が好ましい。本実施の形態では、加熱処理の温度を２００℃とする。
　次に、リソグラフィー法を用いて、酸化膜２３０Ａ、酸化膜２３０Ｂ、酸化膜２４３Ａ、および導電膜２４２Ａを島状に加工して、酸化物２３０ａ、酸化物２３０ｂ、酸化物層２４３Ｂ、および導電層２４２Ｂを形成する。また、当該加工はドライエッチング法やウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。また、酸化膜２３０Ａ、酸化膜２３０Ｂ、酸化膜２４３Ａ、および導電膜２４２Ａの加工は、それぞれ異なる条件で行ってもよい。なお、当該工程において、絶縁体２２４の酸化物２３０ａと重ならない領域の膜厚が薄くなることがある（図３１Ａ乃至図３１Ｄ参照。）。
　ここで、酸化物２３０ａ、酸化物２３０ｂ、酸化物層２４３Ｂ、および導電層２４２Ｂは、少なくとも一部が導電体２０５と重なるように形成する。また、酸化物２３０ａ、酸化物２３０ｂ、酸化物層２４３Ｂ、および導電層２４２Ｂの側面は、絶縁体２２２の上面に対し、概略垂直であることが好ましい。酸化物２３０ａ、酸化物２３０ｂ、酸化物層２４３Ｂ、および導電層２４２Ｂの側面が、絶縁体２２２の上面に対し、概略垂直であることで、複数のトランジスタ２００を設ける際に、小面積化、高密度化が可能となる。または、酸化物２３０ａ、酸化物２３０ｂ、酸化物層２４３Ｂ、および導電層２４２Ｂの側面と、絶縁体２２２の上面とのなす角が低い角度になる構成にしてもよい。この様な形状とすることで、これより後の工程において、絶縁体２５４などの被覆性が向上し、鬆などの欠陥を低減することができる。
　また、導電層２４２Ｂの側面と導電層２４２Ｂの上面との間に、湾曲面を有する。つまり、当該側面の端部と当該上面の端部は、湾曲していることが好ましい。湾曲面は、例えば、導電層２４２Ｂの端部において、曲率半径が、３ｎｍ以上１０ｎｍ以下、好ましくは、５ｎｍ以上６ｎｍ以下とする。端部に角を有さないことで、以降の成膜工程における膜の被覆性が向上する。
　次に、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、酸化物層２４３Ｂ、および導電層２４２Ｂの上に、絶縁体２５４を成膜する（図３２Ｂ乃至図３２Ｄ参照。）。絶縁体２５４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２５４として、スパッタリング法によって、酸化アルミニウムを成膜する。
　次に、絶縁体２５４の上に、絶縁体２８０となる絶縁膜を成膜する。当該絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。例えば、当該絶縁膜として、スパッタリング法を用いて酸化シリコン膜を成膜し、その上にＰＥＡＬＤ法または熱ＡＬＤ法を用いて酸化シリコン膜を成膜すればよい。また、当該絶縁膜は、水素原子が低減または除去されたガスを用いた成膜方法で成膜することが好ましい。これにより、絶縁体２８０の水素濃度を低減することができる。なお、当該絶縁膜の成膜前に、加熱処理を行ってもよい。加熱処理は、減圧下で行い、大気に暴露することなく、連続して当該絶縁膜を成膜してもよい。このような処理を行うことによって、絶縁体２５４の表面などに吸着している水分および水素を除去し、さらに酸化物２３０ａ中、酸化物２３０ｂ中、酸化物層２４３Ｂ中、および絶縁体２２４中の水分濃度および水素濃度を低減させることができる。また、加熱処理は、上述した加熱処理条件を用いることができる。
　次に、上記絶縁膜にＣＭＰ処理を行い、上面が平坦な絶縁体２８０を形成する（図３２Ｂ乃至図３２Ｄ参照。）。なお、絶縁体２２４と同様に、絶縁体２８０上に、例えば、スパッタリング法によって、酸化アルミニウムを成膜し、該酸化アルミニウムを絶縁体２８０に達するまで、ＣＭＰを行ってもよい。
　ここで、マイクロ波処理を行ってもよい。マイクロ波処理は、酸素を含む雰囲気下、および減圧下にて行うことが好ましい。マイクロ波処理を行うことにより、酸化物２３０ｂ、および酸化物２３０ａ中の水素濃度を低減することができる。また、水素の一部は、絶縁体２５４を介して、導電層２４２Ｂにゲッタリングされる場合がある。また、酸化物２３０ａ中、酸化物２３０ｂ中のＶＯを修復または補填することができる。
　また、マイクロ波処理後に減圧状態を保ったままで、加熱処理を行ってもよい。このような処理を行うことで、絶縁体２８０中、酸化物２３０ｂ中、および酸化物２３０ａ中の水素を効率よく除去することができる。なお、加熱処理温度は、３００℃以上５００℃以下とすることが好ましい。
　また、マイクロ波処理を行うことにより、絶縁体２８０の膜質を改質することで、水素、水、不純物などの拡散を抑制することができる。したがって、絶縁体２８０形成以降の後工程、または熱処理などにより、絶縁体２８０を介して、水素、水、不純物などが、酸化物２３０へ拡散することを抑制することができる。
　次に、絶縁体２８０の一部、絶縁体２５４の一部、導電層２４２Ｂの一部、および酸化物層２４３Ｂの一部を加工して、酸化物２３０ｂに達する開口を形成する。当該開口は、導電体２０５と重なるように形成することが好ましい。当該開口の形成によって、導電体２４２ａ、導電体２４２ｂ、酸化物２４３ａ、および酸化物２４３ｂを形成する（図３３Ａ乃至図３３Ｄ参照。）。
　上記開口を形成する際に、酸化物２３０ｂの上部が除去される。酸化物２３０ｂの一部が除去されることで、酸化物２３０ｂに溝部が形成される。当該溝部の深さによっては、当該溝部を、上記開口の形成工程で形成してもよいし、上記開口の形成工程と異なる工程で形成してもよい。
　また、絶縁体２８０の一部、絶縁体２５４の一部、導電層２４２Ｂの一部、酸化物層２４３Ｂの一部、および酸化物２３０ｂの一部の加工は、ドライエッチング法、またはウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。また、当該加工は、それぞれ異なる条件で行ってもよい。例えば、絶縁体２８０の一部をドライエッチング法で加工し、絶縁体２５４の一部をウェットエッチング法で加工し、酸化物層２４３Ｂの一部、導電層２４２Ｂの一部、および酸化物２３０ｂの一部をドライエッチング法で加工してもよい。また、酸化物層２４３Ｂの一部および導電層２４２Ｂの一部の加工と、酸化物２３０ｂの一部の加工とは、異なる条件で行ってもよい。
　ここで、ドライエッチング法を用いて、酸化物２３０ｂの一部を除去して、溝部を形成する際に、バイアス電力を強くして処理することが好ましい。例えば、バイアス電力の電力密度を、０．０３Ｗ／ｃｍ２以上にするのが好ましく、０．０６Ｗ／ｃｍ２以上にするのがより好ましい。また、ドライエッチング処理時間は、溝部の深さに合わせて適宜設定すればよい。
　ここで、酸化物２３０ａ、酸化物２３０ｂなどの表面に付着または内部に拡散した不純物を除去することが好ましい。当該不純物としては、絶縁体２８０、絶縁体２５４、および導電層２４２Ｂに含まれる成分、上記開口を形成する際に用いられる装置に使われている部材に含まれる成分、エッチングに使用するガスまたは液体に含まれる成分などに起因したものが挙げられる。当該不純物としては、例えば、アルミニウム、シリコン、タンタル、フッ素、塩素などがある。
　上記の不純物などを除去するために、洗浄処理を行う。洗浄方法としては、洗浄液など用いたウェット洗浄、プラズマを用いたプラズマ処理、熱処理による洗浄などがあり、上記洗浄を適宜組み合わせて行ってもよい。なお、当該洗浄処理によって、上記溝部が深くなる場合がある。
　ウェット洗浄としては、アンモニア水、シュウ酸、リン酸、フッ化水素酸などを炭酸水または純水で希釈した水溶液、純水、炭酸水などを用いて洗浄処理を行ってもよい。または、これらの水溶液、純水、または炭酸水を用いた超音波洗浄を行ってもよい。または、これらの洗浄を適宜組み合わせて行ってもよい。
　なお、本明細書等では、市販のフッ化水素酸を純水で希釈した水溶液を希釈フッ化水素酸と呼び、市販のアンモニア水を純水で希釈した水溶液を希釈アンモニア水と呼ぶ場合がある。また、当該水溶液の濃度、温度などは、除去したい不純物、洗浄される半導体装置の構成などによって、適宜調整すればよい。希釈アンモニア水のアンモニア濃度は０．０１％以上５％以下、好ましくは０．１％以上０．５％以下とすればよい。また、希釈フッ化水素酸のフッ化水素濃度は０．０１ｐｐｍ以上１００ｐｐｍ以下、好ましくは０．１ｐｐｍ以上１０ｐｐｍ以下とすればよい。
　なお、超音波洗浄には、２００ｋＨｚ以上、好ましくは９００ｋＨｚ以上の周波数を用いることが好ましい。当該周波数を用いることで、酸化物２３０ｂなどへのダメージを低減することができる。
　また、上記洗浄処理を複数回行ってもよく、洗浄処理毎に洗浄液を変更してもよい。例えば、第１の洗浄処理として希釈フッ化水素酸、または希釈アンモニア水を用いた処理を行い、第２の洗浄処理として純水、または炭酸水を用いた処理を行ってもよい。
　上記洗浄処理として、本実施の形態では、希釈フッ化水素酸を用いてウェット洗浄を行い、続いて純水、または炭酸水を用いてウェット洗浄を行う。当該洗浄処理を行うことで、酸化物２３０ａ、酸化物２３０ｂなどの表面に付着または内部に拡散した不純物を除去することができる。さらに、酸化物２３０ｂ上に形成される酸化物２３０ｃの結晶性を高めることができる。
　これまでのドライエッチングなどの加工、または上記洗浄処理によって、上記開口と重なり、かつ酸化物２３０ｂと重ならない領域の、絶縁体２２４の膜厚が、酸化物２３０ｂと重なる領域の、絶縁体２２４の膜厚より薄くなる場合がある。
　上記エッチング後、または上記洗浄後に加熱処理を行ってもよい。加熱処理は、１００℃以上４５０℃以下、好ましくは３５０℃以上４００℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。例えば、加熱処理は酸素雰囲気で行うことが好ましい。これにより、酸化物２３０ａおよび酸化物２３０ｂに酸素を供給して、酸素欠損の低減を図ることができる。また、このような熱処理を行うことで、酸化物２３０ｂの結晶性を向上させ、酸化物２３０ｂの溝部に形成される酸化物２３０ｃの結晶性も向上させることができる。また、加熱処理は減圧状態で行ってもよい。または、酸素雰囲気で加熱処理した後に、大気に露出せずに連続して窒素雰囲気で加熱処理を行ってもよい。
　次に、酸化膜２３０Ｃを成膜する。酸化膜２３０Ｃの成膜前に加熱処理を行ってもよく、当該加熱処理は、減圧下で行い、大気に暴露することなく、連続して酸化膜２３０Ｃを成膜することが好ましい。また、当該加熱処理は、酸素を含む雰囲気で行うことが好ましい。このような処理を行うことによって、酸化物２３０ｂの表面などに吸着している水分および水素を除去し、さらに酸化物２３０ａ中および酸化物２３０ｂ中の水分濃度および水素濃度を低減させることができる。加熱処理の温度は、１００℃以上４００℃以下が好ましい。本実施の形態では、加熱処理の温度を２００℃とする。
　ここで、酸化膜２３０Ｃは、少なくとも酸化物２３０ｂに形成された溝部の内壁、酸化物２４３ａの側面の一部、酸化物２４３ｂの側面の一部、導電体２４２ａの側面の一部、導電体２４２ｂの側面の一部、絶縁体２５４の側面の一部、および絶縁体２８０の側面の一部と接するように設けられることが好ましい。導電体２４２ａ（導電体２４２ｂ）は、酸化物２４３ａ（酸化物２４３ｂ）、絶縁体２５４、および酸化膜２３０Ｃに囲まれることで、以降の工程において導電体２４２ａ（導電体２４２ｂ）の酸化による導電率の低下を抑制することができる。
　酸化膜２３０Ｃの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。酸化膜２３０Ｃに求める特性に合わせて、酸化膜２３０Ａ、または酸化膜２３０Ｂと同様の成膜方法を用いて、酸化膜２３０Ｃを成膜すればよい。
　酸化膜２３０Ｃをスパッタリング法により成膜する場合、スパッタリングガスに含まれる酸素の一部が酸化物２３０ａおよび酸化物２３０ｂに供給される場合がある。または、酸化膜２３０Ｃの成膜時に、スパッタリングガスに含まれる酸素の一部が絶縁体２８０に供給される場合がある。したがって、酸化膜２３０Ｃのスパッタリングガスに含まれる酸素の割合は７０％以上、好ましくは８０％以上、より好ましくは１００％とすればよい。また、このように酸素を多く含む雰囲気で酸化膜２３０Ｃを成膜することで、酸化膜２３０ＣをＣＡＡＣ−ＯＳ化しやすくなる。
　酸化膜２３０Ｃの成膜は、基板を加熱しながら行うことが好ましい。このとき、基板温度を２００℃以上にすることで、酸化膜２３０Ｃ中および酸化物２３０ｂ中の酸素欠損を低減することができる。基板を加熱しながら成膜することで、酸化膜２３０Ｃおよび酸化物２３０ｂの結晶性の向上を図ることができる。
　本実施の形態では、酸化膜２３０Ｃとして、先の実施の形態で説明したＡＬＤ法によって、先の実施の形態で説明した金属酸化物を成膜する。
　次に、リソグラフィー法により、酸化膜２３０Ｃの一部を選択的に除去する（図３４Ａ、図３４Ｃおよび図３４Ｄ参照。）。なお、酸化膜２３０Ｃの一部は、ウェットエッチング法などを用いて除去するとよい。本工程により、チャネル幅方向に隣接するトランジスタ２００の間に位置する酸化膜２３０Ｃの一部を除去することができる。
　なお、上記工程により、酸化膜２３０Ｃの一部が除去された領域では、絶縁体２２４の表面、絶縁体２８０の表面が露出する。このとき、当該領域の、絶縁体２２４の膜厚および絶縁体２８０の膜厚が薄くなる場合がある。また、当該領域の絶縁体２２４が除去され、絶縁体２２２の表面が露出する場合がある。
　次に、酸化膜２３０Ｄを成膜する（図３５Ａ乃至図３５Ｄ参照）。酸化膜２３０Ｄの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。酸化膜２３０Ｄに求める特性に合わせて、酸化膜２３０Ａ、または酸化膜２３０Ｂと同様の成膜方法を用いて、酸化膜２３０Ｄを成膜すればよい。本実施の形態では、酸化膜２３０Ｄとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］の酸化物ターゲットを用いて成膜する。
　酸化膜２３０Ｄの成膜時に、スパッタリングガスに含まれる酸素の一部が酸化膜２３０Ｃに供給される場合がある。または、酸化膜２３０Ｄの成膜時に、スパッタリングガスに含まれる酸素の一部が絶縁体２８０に供給される場合がある。したがって、酸化膜２３０Ｄのスパッタリングガスに含まれる酸素の割合は７０％以上、好ましくは８０％以上、より好ましくは１００％とすればよい。
　次に絶縁膜２５０Ａを成膜する（図３５Ａ乃至図３５Ｄ参照）。絶縁膜２５０Ａの成膜前に加熱処理を行ってもよく、当該加熱処理は、減圧下で行い、大気に暴露することなく、連続して絶縁膜２５０Ａを成膜してもよい。また、当該加熱処理は、酸素を含む雰囲気で行うことが好ましい。このような処理を行うことによって、酸化膜２３０Ｄの表面などに吸着している水分および水素を除去し、さらに酸化物２３０ａ中、酸化物２３０ｂ中、酸化膜２３０Ｃ中、および酸化膜２３０Ｄ中の水分濃度および水素濃度を低減させることができる。加熱処理の温度は、１００℃以上４００℃以下が好ましい。
　絶縁膜２５０Ａは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて成膜することができる。また、絶縁膜２５０Ａは、水素原子が低減または除去されたガスを用いた成膜方法で成膜することが好ましい。これにより、絶縁膜２５０Ａの水素濃度を低減することができる。絶縁膜２５０Ａは、後の工程で酸化物２３０ｄと接する絶縁体２５０となるので、このように水素濃度が低減されていることが好適である。
　ここで、絶縁膜２５０Ａを成膜後に、酸素を含む雰囲気下、および減圧下にて、マイクロ波処理を行ってもよい。マイクロ波処理を行うことで、絶縁膜２５０Ａ中、酸化膜２３０Ｄ中、酸化膜２３０Ｃ中、酸化物２３０ｂ中、および酸化物２３０ａ中の水素濃度を低減することができる。また、水素の一部は、導電体２４２ａおよび導電体２４２ｂにゲッタリングされる場合がある。また、酸化物２３０ａ中、酸化物２３０ｂ中、酸化膜２３０Ｃ中、および酸化膜２３０Ｄ中のＶＯを修復または補填することができる。
　また、マイクロ波処理後に減圧状態を保ったままで、加熱処理を行ってもよい。このような処理を行うことで、絶縁膜２５０Ａ中、酸化膜２３０Ｄ中、酸化膜２３０Ｃ中、酸化物２３０ｂ中、および酸化物２３０ａ中の水素を効率よく除去することができる。また、水素の一部は、導電体２４２ａおよび導電体２４２ｂにゲッタリングされる場合がある。または、マイクロ波処理後に減圧状態を保ったままで、加熱処理を行うステップを複数回繰り返して行ってもよい。加熱処理を繰り返し行うことで、絶縁膜２５０Ａ中、酸化膜２３０Ｄ中、酸化膜２３０Ｃ中、酸化物２３０ｂ中、および酸化物２３０ａ中の水素をさらに効率よく除去することができる。なお、加熱処理温度は、３００℃以上５００℃以下とすることが好ましい。
　また、マイクロ波処理を行うことにより、絶縁膜２５０Ａの膜質を改質することで、水素、水、不純物等の拡散を抑制することができる。従って、導電体２６０となる導電膜の成膜などの後工程、または熱処理などの後処理により、絶縁体２５０を介して、水素、水、不純物等が、酸化物２３０ｂ、酸化物２３０ａなどへ拡散することを抑制することができる。
　次に、導電膜２６０Ａ、導電膜２６０Ｂを順に成膜する（図３６Ａ乃至図３６Ｄ参照。）。導電膜２６０Ａおよび導電膜２６０Ｂの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。本実施の形態では、ＡＬＤ法を用いて、導電膜２６０Ａを成膜し、ＣＶＤ法を用いて導電膜２６０Ｂを成膜する。
　次に、ＣＭＰ処理によって、酸化膜２３０Ｃ、酸化膜２３０Ｄ、絶縁膜２５０Ａ、導電膜２６０Ａ、および導電膜２６０Ｂを絶縁体２８０が露出するまで研磨することによって、酸化物２３０ｃ、酸化物２３０ｄ、絶縁体２５０、および導電体２６０（導電体２６０ａ、および導電体２６０ｂ）を形成する（図３７Ａ乃至図３７Ｄ参照。）。これにより、酸化物２３０ｃは、酸化物２３０ｂに達する開口および酸化物２３０ｂの溝部の内壁（側壁、および底面）の一部を覆うように配置される。また、酸化物２３０ｄは、酸化物２３０ｃを介して、上記開口および上記溝部の内壁を覆うように配置される。また、絶縁体２５０は、酸化物２３０ｃおよび酸化物２３０ｄを介して、上記開口および上記溝部の内壁を覆うように配置される。また、導電体２６０は、酸化物２３０ｃ、酸化物２３０ｄ、および絶縁体２５０を介して、上記開口および上記溝部を埋め込むように配置される。
　次に、加熱処理を行ってもよい。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行う。当該加熱処理によって、絶縁体２５０および絶縁体２８０中の水分濃度および水素濃度を低減させることができる。なお、上記加熱処理後、大気に曝すことなく連続して、絶縁体２８２の成膜を行ってもよい。
　次に、酸化物２３０ｃ上、酸化物２３０ｄ上、絶縁体２５０上、導電体２６０上、および絶縁体２８０上に、絶縁体２８２を形成する（図３８Ｂ乃至図３８Ｄ参照。）。絶縁体２８２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。絶縁体２８２としては、例えば、スパッタリング法によって、酸化アルミニウムを成膜することが好ましい。スパッタリング法を用いて、酸素を含む雰囲気で絶縁体２８２の成膜を行うことで、成膜しながら、絶縁体２８０に酸素を添加することができる。このとき、基板加熱を行いながら、絶縁体２８２を成膜することが好ましい。また、導電体２６０の上面に接して、絶縁体２８２を形成することで、この後の加熱処理において、絶縁体２８０が有する酸素が導電体２６０へ吸収されることを抑制することができるので好ましい。
　次に、絶縁体２８２の一部、絶縁体２８０の一部、絶縁体２５４の一部、絶縁体２２４の一部、絶縁体２２２の一部、絶縁体２１６の一部、および絶縁体２１４の一部を加工して、絶縁体２１２に達する開口を形成する（図３９Ａ乃至図３９Ｄ参照。）。当該開口は、トランジスタ２００が囲まれるように形成される場合がある。または、当該開口は、複数のトランジスタ２００が囲まれるように形成される場合がある。よって、当該開口において、絶縁体２８２の側面、絶縁体２８０の側面、絶縁体２５４の側面、絶縁体２２４の側面、絶縁体２２２の側面、絶縁体２１６の側面、および絶縁体２１４の側面が露出する。
　絶縁体２８２の一部、絶縁体２８０の一部、絶縁体２５４の一部、絶縁体２２４の一部、絶縁体２２２の一部、絶縁体２１６の一部、および絶縁体２１４の一部の加工は、ドライエッチング法、またはウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。また、当該加工は、それぞれ異なる条件で行ってもよい。なお、当該工程において、絶縁体２１２の上記開口と重なる領域の膜厚が薄くなることがある。
　次に、絶縁体２８２、絶縁体２８０、絶縁体２５４、絶縁体２２４、絶縁体２２２、絶縁体２１６、および絶縁体２１４を覆って、絶縁体２８７を形成する（図４０Ｂ乃至図４０Ｄ参照。）。絶縁体２８７の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。また、絶縁体２８７は、多層としてもよい。例えば、スパッタリング法を用いて酸化アルミニウムを成膜し、当該酸化アルミニウム上に、スパッタリング法を用いて窒化シリコンを成膜してもよい。図４０Ｂ乃至図４０Ｄに示すように、絶縁体２８７は、上記開口の底面において、絶縁体２１２と接する。つまり、トランジスタ２００は、上面及び側面が絶縁体２８７に、下面が絶縁体２１２に包み込まれることになる。このように、バリア性の高い絶縁体２８７および絶縁体２１２でトランジスタ２００を包み込むことで、外部から水分、および水素が侵入するのを防止することができる。
　次に、絶縁体２８７上に絶縁体２８３を形成してもよい（図４０Ｂ乃至図４０Ｄ参照。）。なお、絶縁体２８３は、被膜性が高い成膜方法を用いて成膜することが好ましい。例えば、絶縁体２８３の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。また、絶縁体２８３は、絶縁体２１２と同じ材料を用いることが好ましい。
　具体的には、ＣＶＤ法を用いて窒化シリコンを成膜するとよい。特に、絶縁体２８３は、水素原子を含まない、または水素原子の含有量が少ない、化合物ガスを用いてＣＶＤ法により成膜するとよい。
　次に絶縁体２８３上に、絶縁体２７４となる絶縁膜を成膜する。当該絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。例えば、ＣＶＤ法を用いて酸化シリコンを成膜するとよい。また、当該絶縁膜は、上述の水素原子が低減または除去されたガスを用いた成膜方法で成膜することが好ましい。これにより、当該絶縁膜の水素濃度を低減することができる。
　続いて、絶縁体２７４となる絶縁膜にＣＭＰ処理を行い、上面が平坦な絶縁体２７４を形成する（図４０Ｂ乃至図４０Ｄ参照。）。
　次に、加熱処理を行ってもよい。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行う。当該加熱処理によって、絶縁体２８２の成膜によって添加された酸素を絶縁体２８０へ拡散させ、さらに酸化物２３０ｃを介して、酸化物２３０ａ、および酸化物２３０ｂへ供給することができる。なお、当該加熱処理は、絶縁体２７４の形成後に限らず、絶縁体２８２の成膜後、絶縁体２８３の成膜後などに行ってもよい。
　次に、絶縁体２５４、絶縁体２８０、絶縁体２８２、絶縁体２８７、および絶縁体２８３に、導電体２４２ａに達する開口、および導電体２４２ｂに達する開口を形成する（図４１Ａおよび図４１Ｂ参照。）。当該開口の形成は、リソグラフィー法を用いて行えばよい。なお、図４１Ａで当該開口の形状は、上面視において円形状にしているが、これに限られるものではない。例えば、当該開口が、上面視において、楕円などの略円形状、四角形などの多角形状、四角形等の多角形の角部を丸めた形状になっていてもよい。
　次に、絶縁体２４１ａおよび絶縁体２４１ｂとなる絶縁膜を成膜し、当該絶縁膜を異方性エッチングして絶縁体２４１ａおよび絶縁体２４１ｂを形成する。（図４１Ａおよび図４１Ｂ参照。）。当該絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。当該絶縁膜としては、酸素の透過を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、ＡＬＤ法を用いて、酸化アルミニウム膜を成膜することが好ましい。または、ＰＥＡＬＤ法を用いて、窒化シリコン膜を成膜することが好ましい。窒化シリコンは水素に対するブロッキング性が高いので好ましい。
　また、絶縁体２４１ａおよび絶縁体２４１ｂとなる絶縁膜の異方性エッチングとしては、例えばドライエッチング法などを用いればよい。開口の側壁部に絶縁体２４１ａおよび絶縁体２４１ｂを設けることで、外方からの酸素の透過を抑制し、次に形成する導電体２４０ａおよび導電体２４０ｂの酸化を防止することができる。また、導電体２４０ａおよび導電体２４０ｂから、水、水素などの不純物が外部に拡散することを防ぐことができる。
　次に、導電体２４０ａおよび導電体２４０ｂとなる導電膜を成膜する。当該導電膜は、水、水素など不純物の透過を抑制する機能を有する導電体を含む積層構造とすることが望ましい。たとえば、窒化タンタル、窒化チタンなどの膜と、タングステン、モリブデン、銅などの膜との積層とすることができる。当該導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
　次に、ＣＭＰ処理を行うことで、導電体２４０ａおよび導電体２４０ｂとなる導電膜の一部を除去し、絶縁体２８３および絶縁体２７４の上面を露出する。その結果、開口のみに、当該導電膜が残存することで、上面が平坦な導電体２４０ａおよび導電体２４０ｂを形成することができる（図４１Ａおよび図４１Ｂ参照。）。なお、当該ＣＭＰ処理により、絶縁体２８３の上面の一部および絶縁体２７４の上面の一部が除去される場合がある。
　次に、導電体２４６ａおよび導電体２４６ｂとなる導電膜を成膜する。当該導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
　次に、導電体２４６ａおよび導電体２４６ｂとなる導電膜をリソグラフィー法によって加工し、導電体２４０ａの上面と接する導電体２４６ａ、および導電体２４０ｂの上面と接する導電体２４６ｂを形成する。この時、導電体２４６ａおよび導電体２４６ｂと、絶縁体２８３とが重ならない領域の絶縁体２８３の一部が除去されることがある（図４２Ａおよび図４２Ｂ参照。）。
　次に、導電体２４６ａ上、導電体２４６ｂ上、および絶縁体２８３上に、絶縁体２８６を成膜する（図２９Ａ乃至図２９Ｄ参照。）。絶縁体２８６の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。また、絶縁体２８６は、多層としてもよい。例えば、スパッタリング法を用いて、窒化シリコンを成膜し、当該窒化シリコン上に、ＣＶＤ法を用いて窒化シリコンを成膜してもよい。
　以上により、図２９Ａ乃至図２９Ｄに示すトランジスタ２００を有する半導体装置を作製することができる。図３０Ａ乃至図４２Ｄに示すように、本実施の形態に示す半導体装置の作製方法を用いることで、トランジスタ２００を作製することができる。
＜半導体装置の変形例２＞
　以下では、図４３Ａ乃至図４３Ｄを用いて、本実施の形態における半導体装置の一例について説明する。
　図４３Ａはトランジスタ２００Ａを有する半導体装置の上面図を示す。また、図４３Ｂは、図４３ＡにＡ１−Ａ２の一点鎖線で示す部位に対応する断面図である。また、図４３Ｃは、図４３ＡにＡ３−Ａ４の一点鎖線で示す部位に対応する断面図である。また、図４３Ｄは、図４３ＡにＡ５−Ａ６の一点鎖線で示す部位に対応する断面図である。図４３Ａの上面図では、図の明瞭化のために一部の要素を省いている。
　なお、図４３Ａ乃至図４３Ｄに示す半導体装置において、＜半導体装置の構成例＞および＜半導体装置の変形例１＞に示した半導体装置を構成する構造と同機能を有する構造には、同符号を付記する。なお、本項目においても、半導体装置の構成材料については＜半導体装置の構成例＞および＜半導体装置の変形例１＞で詳細に説明した材料を用いることができる。
　図４３Ａ乃至図４３Ｄに示す半導体装置は、図２９Ａ乃至図２９Ｄに示した半導体装置の変形例である。図４３Ａ乃至図４３Ｄに示す半導体装置は、図２９Ａ乃至図２９Ｄに示した半導体装置とは、絶縁体２７１ａ、および絶縁体２７１ｂを有することが異なる。また、酸化物２３０ｃ、および酸化物２３０ｄを有さないことが異なる。
　図４３Ａ乃至図４３Ｄに示す半導体装置では、導電体２４２ａと絶縁体２５４との間に絶縁体２７１ａが設けられ、導電体２４２ｂと絶縁体２５４との間に絶縁体２７１ｂが設けられている。
　ここで、絶縁体２７１ａ、および絶縁体２７１ｂは、酸素の拡散を抑制する機能を有することが好ましい。これにより、ソース電極またはドレイン電極として機能する導電体２４２ａおよび導電体２４２ｂによる、絶縁体２８０が有する過剰酸素の吸収を抑制することができる。また、導電体２４２ａ、および導電体２４２ｂの酸化を抑制することで、トランジスタと配線とのコンタクト抵抗の増加を抑制することができる。よって、トランジスタ２００Ａに良好な電気特性および信頼性を与えることができる。絶縁体２７１ａ、および絶縁体２７１ｂは、例えば、絶縁体２５４と同様の材料を用いて設けることができる。
　また、図４３Ａ乃至図４３Ｄに示す半導体装置の作製方法において、絶縁体２７１ａおよび絶縁体２７１ｂとなる絶縁層と、当該絶縁層上に設けた導電層とを、導電膜２４２Ａのマスクとして機能させることで、導電体２４２ａおよび導電体２４２ｂのそれぞれは、側面と上面が交わる端部が角状となる。導電体２４２ａ（導電体２４２ｂ）の側面と上面が交わる端部で角状になることで、当該端部が曲面を有する場合に比べて、導電体２４２ａ（導電体２４２ｂ）の断面積が大きくなる。これにより、導電体２４２ａおよび導電体２４２ｂの抵抗が低減されるので、トランジスタ２００Ａのオン電流を大きくすることができる。
　また、酸化物２３０ｃ、および酸化物２３０ｄを設けない構成にすることで、トランジスタ２００Ａと、当該トランジスタ２００Ａに隣接するトランジスタ２００Ａとの間に、寄生トランジスタが生じるのを抑制し、導電体２６０に沿ったリークパスが生じるのを抑制することができる。したがって、良好な電気特性を有し、かつ、微細化または高集積化が可能な半導体装置を提供することができる。
＜半導体装置の応用例＞
　以下では、図４４Ａおよび図４４Ｂを用いて、先の＜半導体装置の構成例＞および先の＜半導体装置の変形例＞で示したものとは異なる、本発明の一態様に係るトランジスタ２００を有する半導体装置の一例について説明する。なお、図４４Ａおよび図４４Ｂに示す半導体装置において、＜半導体装置の変形例＞に示した半導体装置（図２９Ａ乃至図２９Ｄ参照。）を構成する構造と同機能を有する構造には、同符号を付記する。なお、本項目において、トランジスタ２００の構成材料については＜半導体装置の構成例＞および＜半導体装置の変形例＞で詳細に説明した材料を用いることができる。
　図４４Ａおよび図４４Ｂに、複数のトランジスタ（トランジスタ２００＿１乃至トランジスタ２００＿ｎ）を、絶縁体２８７および絶縁体２８３と絶縁体２１２とで、包括して封止した構成について示す。なお、図４４Ａおよび図４４Ｂにおいて、複数のトランジスタは、チャネル長方向に並んでいるように見えるが、これにかぎられるものではない。複数のトランジスタは、チャネル幅方向に並んでいてもよいし、マトリクス状に配置されていてもよい。また、設計に応じて、規則性を持たずに配置されていてもよい。
　図４４Ａに示すように、複数のトランジスタ（トランジスタ２００＿１乃至トランジスタ２００＿ｎ）の外側において、絶縁体２８７および絶縁体２８３と絶縁体２１２とが接する部分（以下、封止部２６５と呼ぶ場合がある。）が形成されている。封止部２６５は、複数のトランジスタ（トランジスタ群ともいう。）を囲むように形成されている。このような構造にすることで、複数のトランジスタを絶縁体２８７および絶縁体２８３と絶縁体２１２とで包み込むことができる。よって封止部２６５に囲まれたトランジスタ群が、基板上に複数設けられることになる。
　また、封止部２６５に重ねてダイシングライン（スクライブライン、分断ライン、又は切断ラインと呼ぶ場合がある）を設けてもよい。上記基板はダイシングラインにおいて分断されるので、封止部２６５に囲まれたトランジスタ群が１チップとして取り出されることになる。
　また、図４４Ａでは、複数のトランジスタ（トランジスタ２００＿１乃至トランジスタ２００＿ｎ）を一つの封止部２６５で囲む例について示したが、これに限られるものではない。図４４Ｂに示すように、複数のトランジスタを複数の封止部で囲む構成にしてもよい。図４４Ｂでは、複数のトランジスタを封止部２６５ａで囲み、さらに外側の封止部２６５ｂでも囲む構成にしている。
　このように、複数の封止部で複数のトランジスタ（トランジスタ２００＿１乃至トランジスタ２００＿ｎ）を囲む構成にすることで、絶縁体２８７と絶縁体２１２が接する部分が増えるので、絶縁体２８７と絶縁体２１２との密着性をより向上させることができる。これにより、より確実に複数のトランジスタを封止することができる。
　この場合、封止部２６５ａまたは封止部２６５ｂに重ねてタイシングラインを設けてもよいし、封止部２６５ａと封止部２６５ｂの間にダイシングラインを設けてもよい。
　本発明の一態様により、トランジスタ特性のばらつきが少ない半導体装置を提供することができる。また、本発明の一態様により、信頼性が良好な半導体装置を提供することができる。また、本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。また、本発明の一態様により、オン電流が大きい半導体装置を提供することができる。また、本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。
　以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態３）
　本実施の形態では、半導体装置の一形態を、図４５および図４６を用いて説明する。
［記憶装置１］
　本発明の一態様に係る半導体装置（記憶装置）の一例を図４５に示す。本発明の一態様の半導体装置では、トランジスタ２００はトランジスタ３００の上方に設けられ、容量素子１００はトランジスタ３００、およびトランジスタ２００の上方に設けられている。なお、トランジスタ２００として、先の実施の形態で説明したトランジスタ２００を用いることができる。
　トランジスタ２００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ２００は、オフ電流が小さいため、これを記憶装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため、記憶装置の消費電力を十分に低減することができる。
　図４５に示す半導体装置において、配線１００１はトランジスタ３００のソースと電気的に接続され、配線１００２はトランジスタ３００のドレインと電気的に接続されている。また、配線１００３はトランジスタ２００のソースおよびドレインの一方と電気的に接続され、配線１００４はトランジスタ２００の第１のゲートと電気的に接続され、配線１００６はトランジスタ２００の第２のゲートと電気的に接続されている。そして、トランジスタ３００のゲート、およびトランジスタ２００のソースおよびドレインの他方は、容量素子１００の電極の一方と電気的に接続され、配線１００５は容量素子１００の電極の他方と電気的に接続されている。
　また、図４５に示す記憶装置は、マトリクス状に配置することで、メモリセルアレイを構成することができる。
＜トランジスタ３００＞
　トランジスタ３００は、基板３１１上に設けられ、ゲートとして機能する導電体３１６、ゲート絶縁体として機能する絶縁体３１５、基板３１１の一部からなる半導体領域３１３、およびソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、および低抵抗領域３１４ｂを有する。トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
　ここで、図４５に示すトランジスタ３００はチャネルが形成される半導体領域３１３（基板３１１の一部）が凸形状を有する。また、半導体領域３１３の側面および上面を、絶縁体３１５を介して、導電体３１６が覆うように設けられている。なお、導電体３１６は仕事関数を調整する材料を用いてもよい。このようなトランジスタ３００は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。
　なお、図４５に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
＜容量素子１００＞
　容量素子１００は、トランジスタ２００の上方に設けられる。容量素子１００は、第１の電極として機能する導電体１１０と、第２の電極として機能する導電体１２０と、誘電体として機能する絶縁体１３０とを有する。ここで、絶縁体１３０は、上記実施の形態に示す絶縁体２８６として用いることができる絶縁体を用いることが好ましい。
　また、例えば、導電体２４０上に設けた導電体１１２と、導電体１１０は、同時に形成することができる。なお、導電体１１２は、容量素子１００、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。
　図４５では、導電体１１２、および導電体１１０は単層構造を示したが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
　また、絶縁体１３０は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。
　例えば、絶縁体１３０には、酸化窒化シリコンなどの絶縁耐力が大きい材料と、高誘電率（ｈｉｇｈ−ｋ）材料との積層構造を用いることが好ましい。当該構成により、容量素子１００は、高誘電率（ｈｉｇｈ−ｋ）の絶縁体を有することで、十分な容量を確保でき、絶縁耐力が大きい絶縁体を有することで、絶縁耐力が向上し、容量素子１００の静電破壊を抑制することができる。
　なお、高誘電率（ｈｉｇｈ−ｋ）材料（高い比誘電率の材料）としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などがある。
　一方、絶縁耐力が大きい材料（低い比誘電率の材料）としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などがある。
＜配線層＞
　各構造体の間には、層間膜、配線、およびプラグ等が設けられた配線層が設けられていてもよい。また、配線層は、設計に応じて複数層設けることができる。ここで、プラグまたは配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
　例えば、トランジスタ３００上には、層間膜として、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には容量素子１００、またはトランジスタ２００と電気的に接続する導電体３２８、および導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０はプラグ、または配線として機能する。
　また、層間膜として機能する絶縁体は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
　絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図４５において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、プラグ、または配線として機能する。
　同様に、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６には、導電体２１８、及びトランジスタ２００を構成する導電体（導電体２０５）等が埋め込まれている。なお、導電体２１８は、容量素子１００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。さらに、導電体１２０、および絶縁体１３０上には、絶縁体１５０が設けられている。
　ここで、上記実施の形態に示す絶縁体２４１ａおよび絶縁体２４１ｂと同様に、プラグとして機能する導電体２１８の側面に接して絶縁体２１７が設けられる。絶縁体２１７は、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６に形成された開口の内壁に接して設けられている。つまり、絶縁体２１７は、導電体２１８と、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６と、の間に設けられている。なお、導電体２０５は導電体２１８と並行して形成することができるので、導電体２０５の側面に接して絶縁体２１７が形成される場合もある。
　絶縁体２１７としては、例えば、窒化シリコン、酸化アルミニウム、または窒化酸化シリコンなどの絶縁体を用いればよい。絶縁体２１７は、絶縁体２１２、絶縁体２１４、および絶縁体２２２に接して設けられるので、絶縁体２１０または絶縁体２１６などから水または水素などの不純物が、導電体２１８を通じて酸化物２３０に混入するのを抑制することができる。特に、窒化シリコンは水素に対するブロッキング性が高いので好適である。また、絶縁体２１０または絶縁体２１６に含まれる酸素が導電体２１８に吸収されるのを防ぐことができる。
　絶縁体２１７は、絶縁体２４１ａおよび絶縁体２４１ｂと同様の方法で形成することができる。例えば、ＰＥＡＬＤ法を用いて、窒化シリコンを成膜し、異方性エッチングを用いて導電体３５６に達する開口を形成すればよい。
　層間膜として用いることができる絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
　例えば、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
　例えば、絶縁体１５０、絶縁体２１０、絶縁体３５２、および絶縁体３５４等には、比誘電率の低い絶縁体を有することが好ましい。例えば、当該絶縁体は、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂との積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。
　また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。従って、絶縁体２１４、絶縁体２１２および絶縁体３５０等には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。
　水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
　配線、プラグに用いることができる導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
　例えば、導電体３２８、導電体３３０、導電体３５６、導電体２１８、および導電体１１２等としては、上記の材料で形成される金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが特に好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
＜酸化物半導体が設けられた層の配線、またはプラグ＞
　なお、トランジスタ２００に、酸化物半導体を用いる場合、酸化物半導体の近傍に過剰酸素領域を有する絶縁体が設けることがある。その場合、該過剰酸素領域を有する絶縁体と、該過剰酸素領域を有する絶縁体に設ける導電体との間に、バリア性を有する絶縁体を設けることが好ましい。
　例えば、図４５では、過剰酸素を有する絶縁体２２４および絶縁体２８０と、導電体２４０との間に、絶縁体２４１を設けるとよい。絶縁体２４１と、絶縁体２２２、絶縁体２８２、絶縁体２８７、および絶縁体２８３とが接して設けられることで、絶縁体２２４、およびトランジスタ２００は、バリア性を有する絶縁体により、封止する構造とすることができる。
　つまり、絶縁体２４１を設けることで、絶縁体２２４および絶縁体２８０が有する過剰酸素が、導電体２４０に吸収されることを抑制することができる。また、絶縁体２４１を有することで、不純物である水素が、導電体２４０を介して、トランジスタ２００へ拡散することを抑制することができる。
　なお、絶縁体２４１としては、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、窒化シリコン、窒化酸化シリコン、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。特に、窒化シリコンは水素に対するブロッキング性が高いため好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物などを用いることができる。
　また、上記実施の形態と同様に、トランジスタ２００は、絶縁体２１２、絶縁体２１４、絶縁体２８２、絶縁体２８７、および絶縁体２８３で封止されることが好ましい。このような構成とすることで、絶縁体２７４、絶縁体１５０などに含まれる水素が絶縁体２８０などに混入するのを低減することができる。
　ここで、絶縁体２８３、絶縁体２８７、および絶縁体２８２には導電体２４０が、絶縁体２１４、および絶縁体２１２には導電体２１８が貫通しているが、上記の通り、絶縁体２４１が導電体２４０に接して設けられ、絶縁体２１７が導電体２１８に接して設けられている。これにより、導電体２４０および導電体２１８を介して、絶縁体２１２、絶縁体２１４、絶縁体２８２、絶縁体２８７、および絶縁体２８３の内側に混入する水素を低減することができる。このようにして、絶縁体２１２、絶縁体２１４、絶縁体２８２、絶縁体２８７、絶縁体２８３、絶縁体２４１、および絶縁体２１７でトランジスタ２００をより確実に封止し、絶縁体２７４等に含まれる水素などの不純物が外側から混入するのを低減することができる。
　また、絶縁体２１６、絶縁体２２４、絶縁体２８０、絶縁体２５０、および絶縁体２７４は、先の実施の形態に示すように、水素原子が低減または除去されたガスを用いた成膜方法で形成されることが好ましい。これにより、絶縁体２１６、絶縁体２２４、絶縁体２８０、絶縁体２５０、および絶縁体２７４の水素濃度を低減することができる。
　このようにして、トランジスタ２００近傍のシリコン系絶縁膜の水素濃度を低減し、酸化物２３０の水素濃度を低減することができる。
＜ダイシングライン＞
　以下では、大面積基板を半導体素子ごとに分断することによって、複数の半導体装置をチップ状で取り出す場合に設けられるダイシングライン（スクライブライン、分断ライン、又は切断ラインと呼ぶ場合がある）について説明する。分断方法としては、例えば、まず、基板に半導体素子を分断するための溝（ダイシングライン）を形成した後、ダイシングラインにおいて切断し、複数の半導体装置に分断（分割）する場合がある。
　ここで、例えば、図４５に示すように、絶縁体２８７と、絶縁体２１２とが接する領域がダイシングラインと重なるように設計することが好ましい。つまり、複数のトランジスタ２００を有するメモリセルの外縁に設けられるダイシングラインとなる領域近傍において、絶縁体２８２、絶縁体２８０、絶縁体２５４、絶縁体２２４、絶縁体２２２、絶縁体２１６、および絶縁体２１４に開口を設ける。
　つまり、絶縁体２８２、絶縁体２８０、絶縁体２５４、絶縁体２２４、絶縁体２２２、絶縁体２１６、および絶縁体２１４に設けた上記開口において、絶縁体２１２と、絶縁体２８７とが接する。また、絶縁体２８２、絶縁体２８０、絶縁体２５４、絶縁体２２４、絶縁体２２２、絶縁体２１６、および絶縁体２１４に開口を設け、絶縁体２１２と絶縁体２８７が接する構成にしてもよい。例えば、このとき、絶縁体２１２と、絶縁体２８７とを同材料及び同方法を用いて形成してもよい。絶縁体２１２、および絶縁体２８７を、同材料、および同方法で設けることで、密着性を高めることができる。例えば、窒化シリコンを用いることが好ましい。
　当該構造により、絶縁体２１２、絶縁体２１４、絶縁体２８２、絶縁体２８７、および絶縁体２８３で、トランジスタ２００を包み込むことができる。絶縁体２１２、絶縁体２１４、絶縁体２８２、絶縁体２８７、および絶縁体２８３の少なくとも一は、酸素、水素、及び水の拡散を抑制する機能を有しているため、本実施の形態に示す半導体素子が形成された回路領域ごとに、基板を分断することにより、複数のチップに加工しても、分断した基板の側面方向から、水素又は水などの不純物が混入し、トランジスタ２００に拡散することを防ぐことができる。
　また、当該構造により、絶縁体２８０、および絶縁体２２４の過剰酸素が外部に拡散することを防ぐことができる。従って、絶縁体２８０、および絶縁体２２４の過剰酸素は、効率的にトランジスタ２００におけるチャネルが形成される酸化物に供給される。当該酸素により、トランジスタ２００におけるチャネルが形成される酸化物の酸素欠損を低減することができる。これにより、トランジスタ２００におけるチャネルが形成される酸化物を欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
　なお、図４５に示す記憶装置では、容量素子１００の形状をプレーナ型としたが、本実施の形態に示す記憶装置はこれに限られるものではない。たとえば、図４６に示すように、容量素子１００の形状をシリンダ型にしてもよい。なお、図４６に示す記憶装置は、絶縁体１５０より下の構成は、図４５に示す半導体装置と同様である。
　絶縁体１３０上に絶縁体１５０が設けられ、絶縁体１５０上に絶縁体１４２が設けられている。なお、絶縁体１５０および絶縁体１４２に開口が形成されている。
　図４６に示す容量素子１００は、導電体１１５と、導電体１１５および絶縁体１４２上の絶縁体１４５と、絶縁体１４５上の導電体１２５と、を有する。ここで、上記開口の中に導電体１１５、絶縁体１４５、および導電体１２５の少なくとも一部が配置される。
　導電体１１５は容量素子１００の下部電極として機能し、導電体１２５は容量素子１００の上部電極として機能し、絶縁体１４５は、容量素子１００の誘電体として機能する。容量素子１００は、絶縁体１５０および絶縁体１４２の開口において、底面だけでなく、側面においても上部電極と下部電極とが誘電体を挟んで対向する構成となっており、単位面積当たりの静電容量を大きくすることができる。よって、当該開口の深さを深くするほど、容量素子１００の静電容量を大きくすることができる。このように容量素子１００の単位面積当たりの静電容量を大きくすることにより、半導体装置の微細化または高集積化を推し進めることができる。
　導電体１２５および絶縁体１４５上には、絶縁体１５２が設けられている。
　絶縁体１５２は、絶縁体２８０に用いることができる絶縁体を用いればよい。また、絶縁体１４２は、絶縁体１５０の開口を形成するときのエッチングストッパとして機能することが好ましく、絶縁体２１４に用いることができる絶縁体を用いればよい。
　絶縁体１５０および絶縁体１４２に形成された開口を上面から見た形状は、四角形としてもよいし、四角形以外の多角形状としてもよいし、多角形状において角部を湾曲させた形状としてもよいし、楕円を含む円形状としてもよい。ここで、上面視において、当該開口とトランジスタ２００の重なる面積が大きい方が好ましい。このような構成にすることにより、容量素子１００とトランジスタ２００を有する半導体装置の占有面積を低減することができる。
　導電体１１５は、絶縁体１４２、および絶縁体１５０に形成された開口に接して配置される。導電体１１５の上面は、絶縁体１４２の上面と略一致することが好ましい。また、導電体１１５の下面は、絶縁体１３０の開口を介して導電体１１０に接する。導電体１１５は、ＡＬＤ法またはＣＶＤ法などを用いて成膜することが好ましく、例えば、導電体２０５に用いることができる導電体を用いればよい。
　絶縁体１４５は、導電体１１５および絶縁体１４２を覆うように配置される。例えば、ＡＬＤ法またはＣＶＤ法などを用いて絶縁体１４５を成膜することが好ましい。絶縁体１４５は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ジルコニウム、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。例えば、絶縁体１４５として、酸化ジルコニウム、酸化アルミニウム、酸化ジルコニウムの順番で積層された絶縁膜を用いることができる。
　また、絶縁体１４５には、酸化窒化シリコンなどの絶縁耐力が大きい材料、または高誘電率（ｈｉｇｈ−ｋ）材料を用いることが好ましい。または、絶縁耐力が大きい材料と高誘電率（ｈｉｇｈ−ｋ）材料の積層構造を用いてもよい。
　なお、高誘電率（ｈｉｇｈ−ｋ）材料（高い比誘電率の材料）としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する窒化物などがある。このようなｈｉｇｈ−ｋ材料を用いることで、絶縁体１４５を厚くしても容量素子１００の静電容量を十分確保することができる。絶縁体１４５を厚くすることにより、導電体１１５と導電体１２５の間に生じるリーク電流を抑制することができる。
　一方、絶縁耐力が大きい材料としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、樹脂などがある。例えば、ＡＬＤ法を用いて成膜した窒化シリコン、ＰＥＡＬＤ法を用いて成膜した酸化シリコン、ＡＬＤ法を用いて成膜した窒化シリコンの順番で積層された絶縁膜を用いることができる。このような、絶縁耐力が大きい絶縁体を用いることで、絶縁耐力が向上し、容量素子１００の静電破壊を抑制することができる。
　導電体１２５は、絶縁体１４２および絶縁体１５０に形成された開口を埋めるように配置される。また、導電体１２５は、導電体１４０、および導電体１５３を介して配線１００５と電気的に接続している。導電体１２５は、ＡＬＤ法またはＣＶＤ法などを用いて成膜することが好ましく、例えば、導電体２０５に用いることができる導電体を用いればよい。
　また、導電体１５３は、絶縁体１５４上に設けられており、絶縁体１５６に覆われている。導電体１５３は、導電体１１２に用いることができる導電体を用いればよく、絶縁体１５６は、絶縁体１５２に用いることができる絶縁体を用いればよい。ここで、導電体１５３は導電体１４０の上面に接しており、容量素子１００、トランジスタ２００、またはトランジスタ３００の端子として機能する。
　以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態４）
　本実施の形態では、図４７Ａ、図４７Ｂおよび図４８Ａ乃至図４８Ｈを用いて、本発明の一態様に係る、酸化物を半導体に用いたトランジスタ（以下、ＯＳトランジスタと呼ぶ場合がある。）、および容量素子が適用されている記憶装置（以下、ＯＳメモリ装置と呼ぶ場合がある。）について説明する。ＯＳメモリ装置は、少なくとも容量素子と、容量素子の充放電を制御するＯＳトランジスタを有する記憶装置である。ＯＳトランジスタのオフ電流は極めて小さいので、ＯＳメモリ装置は優れた保持特性をもち、不揮発性メモリとして機能させることができる。
＜記憶装置の構成例＞
　図４７ＡにＯＳメモリ装置の構成の一例を示す。記憶装置１４００は、周辺回路１４１１、およびメモリセルアレイ１４７０を有する。周辺回路１４１１は、行回路１４２０、列回路１４３０、出力回路１４４０、およびコントロールロジック回路１４６０を有する。
　列回路１４３０は、例えば、列デコーダ、プリチャージ回路、センスアンプ、書き込み回路等を有する。プリチャージ回路は、配線をプリチャージする機能を有する。センスアンプは、メモリセルから読み出されたデータ信号を増幅する機能を有する。なお、上記配線は、メモリセルアレイ１４７０が有するメモリセルに接続されている配線であり、詳しくは後述する。増幅されたデータ信号は、出力回路１４４０を介して、データ信号ＲＤＡＴＡとして記憶装置１４００の外部に出力される。また、行回路１４２０は、例えば、行デコーダ、ワード線ドライバ回路等を有し、アクセスする行を選択することができる。
　記憶装置１４００には、外部から電源電圧として低電源電圧（ＶＳＳ）、周辺回路１４１１用の高電源電圧（ＶＤＤ）、メモリセルアレイ１４７０用の高電源電圧（ＶＩＬ）が供給される。また、記憶装置１４００には、制御信号（ＣＥ、ＷＥ、ＲＥ）、アドレス信号ＡＤＤＲ、データ信号ＷＤＡＴＡが外部から入力される。アドレス信号ＡＤＤＲは、行デコーダおよび列デコーダに入力され、データ信号ＷＤＡＴＡは書き込み回路に入力される。
　コントロールロジック回路１４６０は、外部から入力される制御信号（ＣＥ、ＷＥ、ＲＥ）を処理して、行デコーダ、列デコーダの制御信号を生成する。制御信号ＣＥは、チップイネーブル信号であり、制御信号ＷＥは、書き込みイネーブル信号であり、制御信号ＲＥは、読み出しイネーブル信号である。コントロールロジック回路１４６０が処理する信号は、これに限定されるものではなく、必要に応じて、他の制御信号を入力すればよい。
　メモリセルアレイ１４７０は、行列状に配置された、複数個のメモリセルＭＣと、複数の配線を有する。なお、メモリセルアレイ１４７０と行回路１４２０とを接続している配線の数は、メモリセルＭＣの構成、一列に有するメモリセルＭＣの数などによって決まる。また、メモリセルアレイ１４７０と列回路１４３０とを接続している配線の数は、メモリセルＭＣの構成、一行に有するメモリセルＭＣの数などによって決まる。
　なお、図４７Ａにおいて、周辺回路１４１１とメモリセルアレイ１４７０を同一平面上に形成する例について示したが、本実施の形態はこれに限られるものではない。例えば、図４７Ｂに示すように、周辺回路１４１１の一部の上に、メモリセルアレイ１４７０が重なるように設けられてもよい。例えば、メモリセルアレイ１４７０の下に重なるように、センスアンプを設ける構成にしてもよい。
　図４８Ａ乃至図４８Ｈに上述のメモリセルＭＣに適用できるメモリセルの構成例について説明する。
［ＤＯＳＲＡＭ］
　図４８Ａ乃至図４８Ｃに、ＤＲＡＭのメモリセルの回路構成例を示す。本明細書等において、１ＯＳトランジスタ１容量素子型のメモリセルを用いたＤＲＡＭを、ＤＯＳＲＡＭ（Ｄｙｎａｍｉｃ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）と呼ぶ場合がある。図４８Ａに示す、メモリセル１４７１は、トランジスタＭ１と、容量素子ＣＡと、を有する。なお、トランジスタＭ１は、ゲート（トップゲートと呼ぶ場合がある。）、及びバックゲートを有する。
　トランジスタＭ１の第１端子は、容量素子ＣＡの第１端子と接続され、トランジスタＭ１の第２端子は、配線ＢＩＬと接続され、トランジスタＭ１のゲートは、配線ＷＯＬと接続され、トランジスタＭ１のバックゲートは、配線ＢＧＬと接続されている。容量素子ＣＡの第２端子は、配線ＣＡＬと接続されている。
　配線ＢＩＬは、ビット線として機能し、配線ＷＯＬは、ワード線として機能する。配線ＣＡＬは、容量素子ＣＡの第２端子に所定の電位を印加するための配線として機能する。データの書き込み時、及び読み出し時において、配線ＣＡＬには、低レベル電位を印加するのが好ましい。配線ＢＧＬは、トランジスタＭ１のバックゲートに電位を印加するための配線として機能する。配線ＢＧＬに任意の電位を印加することによって、トランジスタＭ１のしきい値電圧を増減することができる。
　ここで、図４８Ａに示すメモリセル１４７１の、トランジスタＭ１はトランジスタ２００に対応している。
　また、メモリセルＭＣは、メモリセル１４７１に限定されず、回路構成の変更を行うことができる。例えば、メモリセルＭＣは、図４８Ｂに示すメモリセル１４７２のように、トランジスタＭ１のバックゲートが、配線ＢＧＬでなく、配線ＷＯＬと接続される構成にしてもよい。また、例えば、メモリセルＭＣは、図４８Ｃに示すメモリセル１４７３のように、シングルゲート構造のトランジスタ、つまりバックゲートを有さないトランジスタＭ１で構成されたメモリセルとしてもよい。
　上記実施の形態に示す半導体装置をメモリセル１４７１等に用いる場合、トランジスタＭ１としてトランジスタ２００を用い、容量素子ＣＡとして容量素子１００を用いることができる。トランジスタＭ１としてＯＳトランジスタを用いることによって、トランジスタＭ１のリーク電流を非常に小さくすることができる。つまり、書き込んだデータをトランジスタＭ１によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。または、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に小さいため、メモリセル１４７１、メモリセル１４７２、メモリセル１４７３に対して多値データ、又はアナログデータを保持することができる。
　また、ＤＯＳＲＡＭにおいて、上記のように、メモリセルアレイ１４７０の下に重なるように、センスアンプを設ける構成にすると、ビット線を短くすることができる。これにより、ビット線容量が小さくなり、メモリセルの保持容量を低減することができる。
［ＮＯＳＲＡＭ］
　図４８Ｄ乃至図４８Ｇに、２トランジスタ１容量素子のゲインセル型のメモリセルの回路構成例を示す。図４８Ｄに示す、メモリセル１４７４は、トランジスタＭ２と、トランジスタＭ３と、容量素子ＣＢと、を有する。なお、トランジスタＭ２は、トップゲート（単にゲートと呼ぶ場合がある。）、及びバックゲートを有する。本明細書等において、トランジスタＭ２にＯＳトランジスタを用いたゲインセル型のメモリセルを有する記憶装置を、ＮＯＳＲＡＭ（Ｎｏｎｖｏｌａｔｉｌｅ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　ＲＡＭ）と呼ぶ場合がある。
　トランジスタＭ２の第１端子は、容量素子ＣＢの第１端子と接続され、トランジスタＭ２の第２端子は、配線ＷＢＬと接続され、トランジスタＭ２のゲートは、配線ＷＯＬと接続され、トランジスタＭ２のバックゲートは、配線ＢＧＬと接続されている。容量素子ＣＢの第２端子は、配線ＣＡＬと接続されている。トランジスタＭ３の第１端子は、配線ＲＢＬと接続され、トランジスタＭ３の第２端子は、配線ＳＬと接続され、トランジスタＭ３のゲートは、容量素子ＣＢの第１端子と接続されている。
　配線ＷＢＬは、書き込みビット線として機能し、配線ＲＢＬは、読み出しビット線として機能し、配線ＷＯＬは、ワード線として機能する。配線ＣＡＬは、容量素子ＣＢの第２端子に所定の電位を印加するための配線として機能する。データの書き込み時、データ保持の最中、データの読み出し時において、配線ＣＡＬには、低レベル電位を印加するのが好ましい。配線ＢＧＬは、トランジスタＭ２のバックゲートに電位を印加するための配線として機能する。配線ＢＧＬに任意の電位を印加することによって、トランジスタＭ２のしきい値電圧を増減することができる。
　ここで、図４８Ｄに示すメモリセル１４７４は、図４５に示す記憶装置に対応している。つまり、トランジスタＭ２はトランジスタ２００に、容量素子ＣＢは容量素子１００に、トランジスタＭ３はトランジスタ３００に、配線ＷＢＬは配線１００３に、配線ＷＯＬは配線１００４に、配線ＢＧＬは配線１００６に、配線ＣＡＬは配線１００５に、配線ＲＢＬは配線１００２に、配線ＳＬは配線１００１に対応している。
　また、メモリセルＭＣは、メモリセル１４７４に限定されず、回路の構成を適宜変更することができる。例えば、メモリセルＭＣは、図４８Ｅに示すメモリセル１４７５のように、トランジスタＭ２のバックゲートが、配線ＢＧＬでなく、配線ＷＯＬと接続される構成にしてもよい。また、例えば、メモリセルＭＣは、図４８Ｆに示すメモリセル１４７６のように、シングルゲート構造のトランジスタ、つまりバックゲートを有さないトランジスタＭ２で構成されたメモリセルとしてもよい。また、例えば、メモリセルＭＣは、図４８Ｇに示すメモリセル１４７７のように、配線ＷＢＬと配線ＲＢＬを一本の配線ＢＩＬとしてまとめた構成であってもよい。
　上記実施の形態に示す半導体装置をメモリセル１４７４等に用いる場合、トランジスタＭ２としてトランジスタ２００を用い、トランジスタＭ３としてトランジスタ３００を用い、容量素子ＣＢとして容量素子１００を用いることができる。トランジスタＭ２としてＯＳトランジスタを用いることによって、トランジスタＭ２のリーク電流を非常に小さくすることができる。これにより、書き込んだデータをトランジスタＭ２によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。または、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に小さいため、メモリセル１４７４に多値データ、又はアナログデータを保持することができる。メモリセル１４７５乃至メモリセル１４７７も同様である。
　なお、トランジスタＭ３は、チャネル形成領域にシリコンを有するトランジスタ（以下、Ｓｉトランジスタと呼ぶ場合がある）であってもよい。Ｓｉトランジスタの導電型は、ｎチャネル型としてもよいし、ｐチャネル型としてもよい。Ｓｉトランジスタは、ＯＳトランジスタよりも電界効果移動度が高くなる場合がある。よって、読み出しトランジスタとして機能するトランジスタＭ３として、Ｓｉトランジスタを用いてもよい。また、トランジスタＭ３にＳｉトランジスタを用いることで、トランジスタＭ３の上に積層してトランジスタＭ２を設けることができるので、メモリセルの占有面積を低減し、記憶装置の高集積化を図ることができる。
　また、トランジスタＭ３はＯＳトランジスタであってもよい。トランジスタＭ２およびトランジスタＭ３にＯＳトランジスタを用いた場合、メモリセルアレイ１４７０をｎ型トランジスタのみを用いて回路を構成することができる。
　また、図４８Ｈに３トランジスタ１容量素子のゲインセル型のメモリセルの一例を示す。図４８Ｈに示すメモリセル１４７８は、トランジスタＭ４乃至トランジスタＭ６、および容量素子ＣＣを有する。容量素子ＣＣは適宜設けられる。メモリセル１４７８は、配線ＢＩＬ、配線ＲＷＬ、配線ＷＷＬ、配線ＢＧＬ、および配線ＧＮＤＬに電気的に接続されている。配線ＧＮＤＬは低レベル電位を与える配線である。なお、メモリセル１４７８を、配線ＢＩＬに代えて、配線ＲＢＬ、配線ＷＢＬに電気的に接続してもよい。
　トランジスタＭ４は、バックゲートを有するＯＳトランジスタであり、バックゲートは配線ＢＧＬに電気的に接続されている。なお、トランジスタＭ４のバックゲートとゲートとを互いに電気的に接続してもよい。あるいは、トランジスタＭ４はバックゲートを有さなくてもよい。
　なお、トランジスタＭ５、トランジスタＭ６はそれぞれ、ｎチャネル型Ｓｉトランジスタまたはｐチャネル型Ｓｉトランジスタでもよい。或いは、トランジスタＭ４乃至トランジスタＭ６がＯＳトランジスタでもよい。この場合、メモリセルアレイ１４７０をｎ型トランジスタのみを用いて回路を構成することができる。
　上記実施の形態に示す半導体装置をメモリセル１４７８に用いる場合、トランジスタＭ４としてトランジスタ２００を用い、トランジスタＭ５、トランジスタＭ６としてトランジスタ３００を用い、容量素子ＣＣとして容量素子１００を用いることができる。トランジスタＭ４としてＯＳトランジスタを用いることによって、トランジスタＭ４のリーク電流を非常に小さくすることができる。
　なお、本実施の形態に示す、周辺回路１４１１、メモリセルアレイ１４７０等の構成は、上記に限定されるものではない。これらの回路、および当該回路に接続される配線、回路素子等の、配置または機能は、必要に応じて、変更、削除、または追加してもよい。
　本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態５）
　本実施の形態では、図４９Ａおよび図４９Ｂを用いて、本発明の半導体装置が実装されたチップ１２００の一例を示す。チップ１２００には、複数の回路（システム）が実装されている。このように、複数の回路（システム）を一つのチップに集積する技術を、システムオンチップ（Ｓｙｓｔｅｍ　ｏｎ　Ｃｈｉｐ：ＳｏＣ）と呼ぶ場合がある。
　図４９Ａに示すように、チップ１２００は、ＣＰＵ１２１１、ＧＰＵ１２１２、一または複数のアナログ演算部１２１３、一または複数のメモリコントローラ１２１４、一または複数のインターフェース１２１５、一または複数のネットワーク回路１２１６等を有する。
　チップ１２００には、バンプ（図示しない）が設けられ、図４９Ｂに示すように、プリント基板（Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ　Ｂｏａｒｄ：ＰＣＢ）１２０１の第１の面と接続する。また、ＰＣＢ１２０１の第１の面の裏面には、複数のバンプ１２０２が設けられており、マザーボード１２０３と接続する。
　マザーボード１２０３には、ＤＲＡＭ１２２１、フラッシュメモリ１２２２等の記憶装置が設けられていてもよい。例えば、ＤＲＡＭ１２２１に先の実施の形態に示すＤＯＳＲＡＭを用いることができる。また、例えば、フラッシュメモリ１２２２に先の実施の形態に示すＮＯＳＲＡＭを用いることができる。
　ＣＰＵ１２１１は、複数のＣＰＵコアを有することが好ましい。また、ＧＰＵ１２１２は、複数のＧＰＵコアを有することが好ましい。また、ＣＰＵ１２１１、およびＧＰＵ１２１２は、それぞれ一時的にデータを格納するメモリを有していてもよい。または、ＣＰＵ１２１１、およびＧＰＵ１２１２に共通のメモリが、チップ１２００に設けられていてもよい。該メモリには、前述したＮＯＳＲＡＭや、ＤＯＳＲＡＭを用いることができる。また、ＧＰＵ１２１２は、多数のデータの並列計算に適しており、画像処理や積和演算に用いることができる。ＧＰＵ１２１２に、本発明の酸化物半導体を用いた画像処理回路や、積和演算回路を設けることで、画像処理、および積和演算を低消費電力で実行することが可能になる。
　また、ＣＰＵ１２１１、およびＧＰＵ１２１２が同一チップに設けられていることで、ＣＰＵ１２１１およびＧＰＵ１２１２間の配線を短くすることができ、ＣＰＵ１２１１からＧＰＵ１２１２へのデータ転送、ＣＰＵ１２１１、およびＧＰＵ１２１２が有するメモリ間のデータ転送、およびＧＰＵ１２１２での演算後の、ＧＰＵ１２１２からＣＰＵ１２１１への演算結果の転送を高速に行うことができる。
　アナログ演算部１２１３はＡ／Ｄ（アナログ／デジタル）変換回路、およびＤ／Ａ（デジタル／アナログ）変換回路の一、または両方を有する。また、アナログ演算部１２１３に上記積和演算回路を設けてもよい。
　メモリコントローラ１２１４は、ＤＲＡＭ１２２１のコントローラとして機能する回路、およびフラッシュメモリ１２２２のインターフェースとして機能する回路を有する。
　インターフェース１２１５は、表示装置、スピーカー、マイクロフォン、カメラ、コントローラなどの外部接続機器とのインターフェース回路を有する。コントローラとは、マウス、キーボード、ゲーム用コントローラなどを含む。このようなインターフェースとして、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ　Ｓｅｒｉａｌ　Ｂｕｓ）、ＨＤＭＩ（登録商標）（Ｈｉｇｈ−Ｄｅｆｉｎｉｔｉｏｎ　Ｍｕｌｔｉｍｅｄｉａ　Ｉｎｔｅｒｆａｃｅ）などを用いることができる。
　ネットワーク回路１２１６は、ＬＡＮ（Ｌｏｃａｌ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）などのネットワーク用の回路を有する。また、ネットワークセキュリティー用の回路を有してもよい。
　チップ１２００には、上記回路（システム）を同一の製造プロセスで形成することが可能である。そのため、チップ１２００に必要な回路の数が増えても、製造プロセスを増やす必要が無く、チップ１２００を低コストで作製することができる。
　ＧＰＵ１２１２を有するチップ１２００が設けられたＰＣＢ１２０１、ＤＲＡＭ１２２１、およびフラッシュメモリ１２２２が設けられたマザーボード１２０３は、ＧＰＵモジュール１２０４と呼ぶことができる。
　ＧＰＵモジュール１２０４は、ＳｏＣ技術を用いたチップ１２００を有しているため、そのサイズを小さくすることができる。また、画像処理に優れていることから、スマートフォン、タブレット端末、ラップトップＰＣ、携帯型（持ち出し可能な）ゲーム機などの携帯型電子機器に用いることが好適である。また、ＧＰＵ１２１２を用いた積和演算回路により、ディープニューラルネットワーク（ＤＮＮ）、畳み込みニューラルネットワーク（ＣＮＮ）、再帰型ニューラルネットワーク（ＲＮＮ）、自己符号化器、深層ボルツマンマシン（ＤＢＭ）、深層信念ネットワーク（ＤＢＮ）などの手法を実行することができるため、チップ１２００をＡＩチップ、またはＧＰＵモジュール１２０４をＡＩシステムモジュールとして用いることができる。
　本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態６）
　本実施の形態は、上記実施の形態に示す記憶装置などが組み込まれた電子部品および電子機器の一例を示す。
＜電子部品＞
　まず、記憶装置７２０が組み込まれた電子部品の例を、図５０Ａおよび図５０Ｂを用いて説明を行う。
　図５０Ａに電子部品７００および電子部品７００が実装された基板（実装基板７０４）の斜視図を示す。図５０Ａに示す電子部品７００は、モールド７１１内に記憶装置７２０を有している。図５０Ａは、電子部品７００の内部を示すために、一部を省略している。電子部品７００は、モールド７１１の外側にランド７１２を有する。ランド７１２は電極パッド７１３と電気的に接続され、電極パッド７１３は記憶装置７２０とワイヤ７１４によって電気的に接続されている。電子部品７００は、例えばプリント基板７０２に実装される。このような電子部品が複数組み合わされて、それぞれがプリント基板７０２上で電気的に接続されることで実装基板７０４が完成する。
　記憶装置７２０は、駆動回路層７２１と、記憶回路層７２２と、を有する。
　図５０Ｂに電子部品７３０の斜視図を示す。電子部品７３０は、ＳｉＰ（Ｓｙｓｔｅｍ　ｉｎ　ｐａｃｋａｇｅ）またはＭＣＭ（Ｍｕｌｔｉ　Ｃｈｉｐ　Ｍｏｄｕｌｅ）の一例である。電子部品７３０は、パッケージ基板７３２（プリント基板）上にインターポーザ７３１が設けられ、インターポーザ７３１上に半導体装置７３５、および複数の記憶装置７２０が設けられている。
　電子部品７３０では、記憶装置７２０を広帯域メモリ（ＨＢＭ：Ｈｉｇｈ　Ｂａｎｄｗｉｄｔｈ　Ｍｅｍｏｒｙ）として用いる例を示している。また、半導体装置７３５は、ＣＰＵ、ＧＰＵ、ＦＰＧＡなどの集積回路（半導体装置）を用いることができる。
　パッケージ基板７３２は、セラミック基板、プラスチック基板、ガラスエポキシ基板などを用いることができる。インターポーザ７３１は、シリコンインターポーザ、樹脂インターポーザなどを用いることができる。
　インターポーザ７３１は、複数の配線を有し、端子ピッチの異なる複数の集積回路を電気的に接続する機能を有する。複数の配線は、単層または多層で設けられる。また、インターポーザ７３１は、インターポーザ７３１上に設けられた集積回路をパッケージ基板７３２に設けられた電極と電気的に接続する機能を有する。これらのことから、インターポーザを「再配線基板」または「中間基板」と呼ぶ場合がある。また、インターポーザ７３１に貫通電極を設けて、当該貫通電極を用いて集積回路とパッケージ基板７３２を電気的に接続する場合もある。また、シリコンインターポーザでは、貫通電極として、ＴＳＶ（Ｔｈｒｏｕｇｈ　Ｓｉｌｉｃｏｎ　Ｖｉａ）を用いることも出来る。
　インターポーザ７３１としてシリコンインターポーザを用いることが好ましい。シリコンインターポーザでは能動素子を設ける必要が無いため、集積回路よりも低コストで作製することができる。一方で、シリコンインターポーザの配線形成は半導体プロセスで行なうことができるため、樹脂インターポーザでは難しい微細配線の形成が容易である。
　ＨＢＭでは、広いメモリバンド幅を実現するために多くの配線を接続する必要がある。このため、ＨＢＭを実装するインターポーザには、微細かつ高密度の配線形成が求められる。よって、ＨＢＭを実装するインターポーザには、シリコンインターポーザを用いることが好ましい。
　また、シリコンインターポーザを用いたＳｉＰやＭＣＭなどでは、集積回路とインターポーザ間の膨張係数の違いによる信頼性の低下が生じにくい。また、シリコンインターポーザは表面の平坦性が高いため、シリコンインターポーザ上に設ける集積回路とシリコンインターポーザ間の接続不良が生じにくい。特に、インターポーザ上に複数の集積回路を横に並べて配置する２．５Ｄパッケージ（２．５次元実装）では、シリコンインターポーザを用いることが好ましい。
　また、電子部品７３０と重ねてヒートシンク（放熱板）を設けてもよい。ヒートシンクを設ける場合は、インターポーザ７３１上に設ける集積回路の高さを揃えることが好ましい。例えば、本実施の形態に示す電子部品７３０では、記憶装置７２０と半導体装置７３５の高さを揃えることが好ましい。
　電子部品７３０を他の基板に実装するため、パッケージ基板７３２の底部に電極７３３を設けてもよい。図５０Ｂでは、電極７３３を半田ボールで形成する例を示している。パッケージ基板７３２の底部に半田ボールをマトリクス状に設けることで、ＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）実装を実現できる。また、電極７３３を導電性のピンで形成してもよい。パッケージ基板７３２の底部に導電性のピンをマトリクス状に設けることで、ＰＧＡ（Ｐｉｎ　Ｇｒｉｄ　Ａｒｒａｙ）実装を実現できる。
　電子部品７３０は、ＢＧＡおよびＰＧＡに限らず様々な実装方法を用いて他の基板に実装することができる。例えば、ＳＰＧＡ（Ｓｔａｇｇｅｒｅｄ　Ｐｉｎ　Ｇｒｉｄ　Ａｒｒａｙ）、ＬＧＡ（Ｌａｎｄ　Ｇｒｉｄ　Ａｒｒａｙ）、ＱＦＰ（Ｑｕａｄ　Ｆｌａｔ　Ｐａｃｋａｇｅ）、ＱＦＪ（Ｑｕａｄ　Ｆｌａｔ　Ｊ−ｌｅａｄｅｄ　ｐａｃｋａｇｅ）、またはＱＦＮ（Ｑｕａｄ　Ｆｌａｔ　Ｎｏｎ−ｌｅａｄｅｄ　ｐａｃｋａｇｅ）などの実装方法を用いることができる。
　本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態７）
　本実施の形態では、先の実施の形態に示す半導体装置を用いた記憶装置の応用例について説明する。先の実施の形態に示す半導体装置は、例えば、各種電子機器（例えば、情報端末、コンピュータ、スマートフォン、電子書籍端末、デジタルカメラ（ビデオカメラも含む）、録画再生装置、ナビゲーションシステムなど）の記憶装置に適用できる。なお、ここで、コンピュータとは、タブレット型のコンピュータ、ノート型のコンピュータ、デスクトップ型のコンピュータの他、サーバシステムのような大型のコンピュータを含むものである。または、先の実施の形態に示す半導体装置は、メモリカード（例えば、ＳＤカード）、ＵＳＢメモリ、ＳＳＤ（ソリッド・ステート・ドライブ）等の各種のリムーバブル記憶装置に適用される。図５１Ａ乃至図５１Ｅにリムーバブル記憶装置の幾つかの構成例を模式的に示す。例えば、先の実施の形態に示す半導体装置は、パッケージングされたメモリチップに加工され、様々なストレージ装置、リムーバブルメモリに用いられる。
　図５１ＡはＵＳＢメモリの模式図である。ＵＳＢメモリ１１００は、筐体１１０１、キャップ１１０２、ＵＳＢコネクタ１１０３および基板１１０４を有する。基板１１０４は、筐体１１０１に収納されている。例えば、基板１１０４には、メモリチップ１１０５、コントローラチップ１１０６が取り付けられている。メモリチップ１１０５などに先の実施の形態に示す半導体装置を組み込むことができる。
　図５１ＢはＳＤカードの外観の模式図であり、図５１Ｃは、ＳＤカードの内部構造の模式図である。ＳＤカード１１１０は、筐体１１１１、コネクタ１１１２および基板１１１３を有する。基板１１１３は筐体１１１１に収納されている。例えば、基板１１１３には、メモリチップ１１１４、コントローラチップ１１１５が取り付けられている。基板１１１３の裏面側にもメモリチップ１１１４を設けることで、ＳＤカード１１１０の容量を増やすことができる。また、無線通信機能を備えた無線チップを基板１１１３に設けてもよい。これによって、ホスト装置とＳＤカード１１１０間の無線通信によって、メモリチップ１１１４のデータの読み出し、書き込みが可能となる。メモリチップ１１１４などに先の実施の形態に示す半導体装置を組み込むことができる。
　図５１ＤはＳＳＤの外観の模式図であり、図５１Ｅは、ＳＳＤの内部構造の模式図である。ＳＳＤ１１５０は、筐体１１５１、コネクタ１１５２および基板１１５３を有する。基板１１５３は筐体１１５１に収納されている。例えば、基板１１５３には、メモリチップ１１５４、メモリチップ１１５５、コントローラチップ１１５６が取り付けられている。メモリチップ１１５５はコントローラチップ１１５６のワークメモリであり、例えばＤＯＳＲＡＭチップを用いればよい。基板１１５３の裏面側にもメモリチップ１１５４を設けることで、ＳＳＤ１１５０の容量を増やすことができる。メモリチップ１１５４などに先の実施の形態に示す半導体装置を組み込むことができる。
　本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態８）
　本発明の一態様に係る半導体装置は、ＣＰＵやＧＰＵなどのプロセッサ、またはチップに用いることができる。図５２Ａ乃至図５２Ｈに、本発明の一態様に係るＣＰＵやＧＰＵなどのプロセッサ、またはチップを備えた電子機器の具体例を示す。
＜電子機器・システム＞
　本発明の一態様に係るＧＰＵまたはチップは、様々な電子機器に搭載することができる。電子機器の例としては、例えば、テレビジョン装置、デスクトップ型またはノート型の情報端末用などのモニタ、デジタルサイネージ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｇｅ：電子看板）、パチンコ機などの大型ゲーム機、などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、電子ブックリーダー、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。また、本発明の一態様に係るＧＰＵまたはチップを電子機器に設けることにより、電子機器に人工知能を搭載することができる。
　本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
　本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有していてもよい。
　本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。図５２Ａ乃至図５２Ｈに、電子機器の例を示す。
［情報端末］
　図５２Ａには、情報端末の一種である携帯電話（スマートフォン）が図示されている。情報端末５１００は、筐体５１０１と、表示部５１０２と、を有しており、入力用インターフェースとして、タッチパネルが表示部５１０２に備えられ、ボタンが筐体５１０１に備えられている。
　情報端末５１００は、本発明の一態様のチップを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、会話を認識してその会話内容を表示部５１０２に表示するアプリケーション、表示部５１０２に備えるタッチパネルに対してユーザが入力した文字、図形などを認識して、表示部５１０２に表示するアプリケーション、指紋や声紋などの生体認証を行うアプリケーションなどが挙げられる。
　図５２Ｂには、ノート型情報端末５２００が図示されている。ノート型情報端末５２００は、情報端末の本体５２０１と、表示部５２０２と、キーボード５２０３と、を有する。
　ノート型情報端末５２００は、先述した情報端末５１００と同様に、本発明の一態様のチップを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、設計支援ソフトウェア、文章添削ソフトウェア、献立自動生成ソフトウェアなどが挙げられる。また、ノート型情報端末５２００を用いることで、新規の人工知能の開発を行うことができる。
　なお、上述では、電子機器としてスマートフォン、およびノート型情報端末を例として、それぞれ図５２Ａ、図５２Ｂに図示したが、スマートフォン、およびノート型情報端末以外の情報端末を適用することができる。スマートフォン、およびノート型情報端末以外の情報端末としては、例えば、ＰＤＡ（Ｐｅｒｓｏｎａｌ　Ｄｉｇｉｔａｌ　Ａｓｓｉｓｔａｎｔ）、デスクトップ型情報端末、ワークステーションなどが挙げられる。
［ゲーム機］
　図５２Ｃは、ゲーム機の一例である携帯ゲーム機５３００を示している。携帯ゲーム機５３００は、筐体５３０１、筐体５３０２、筐体５３０３、表示部５３０４、接続部５３０５、操作キー５３０６等を有する。筐体５３０２、および筐体５３０３は、筐体５３０１から取り外すことが可能である。筐体５３０１に設けられている接続部５３０５を別の筐体（図示せず）に取り付けることで、表示部５３０４に出力される映像を、別の映像機器（図示せず）に出力することができる。このとき、筐体５３０２、および筐体５３０３は、それぞれ操作部として機能することができる。これにより、複数のプレイヤーが同時にゲームを行うことができる。筐体５３０１、筐体５３０２、および筐体５３０３の基板に設けられているチップなどに先の実施の形態に示すチップを組み込むことができる。
　また、図５２Ｄは、ゲーム機の一例である据え置き型ゲーム機５４００を示している。据え置き型ゲーム機５４００には、無線または有線でコントローラ５４０２が接続されている。
　携帯ゲーム機５３００、据え置き型ゲーム機５４００などのゲーム機に本発明の一態様のＧＰＵまたはチップを適用することによって、低消費電力のゲーム機を実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、およびモジュールへの影響を少なくすることができる。
　更に、携帯ゲーム機５３００に本発明の一態様のＧＰＵまたはチップを適用することによって、人工知能を有する携帯ゲーム機５３００を実現することができる。
　本来、ゲームの進行、ゲーム上に登場する生物の言動、ゲーム上で発生する現象などの表現は、そのゲームが有するプログラムによって定められているが、携帯ゲーム機５３００に人工知能を適用することにより、ゲームのプログラムに限定されない表現が可能になる。例えば、プレイヤーが問いかける内容、ゲームの進行状況、ゲーム中のイベントが発生するタイミング、ゲーム上に登場する人物の言動、等をゲームのプログラムに限定されずに変化させて表現することが可能となる。
　また、携帯ゲーム機５３００で複数のプレイヤーが必要なゲームを行う場合、人工知能によって擬人的にゲームプレイヤーを構成することができるため、対戦相手を人工知能によるゲームプレイヤーとすることによって、１人でもゲームを行うことができる。
　図５２Ｃ、図５２Ｄでは、ゲーム機の一例として携帯ゲーム機、および据え置き型ゲーム機を図示しているが、本発明の一態様のＧＰＵまたはチップを適用するゲーム機はこれに限定されない。本発明の一態様のＧＰＵまたはチップを適用するゲーム機としては、例えば、娯楽施設（ゲームセンター、遊園地など）に設置されるアーケードゲーム機、スポーツ施設に設置されるバッティング練習用の投球マシンなどが挙げられる。
［大型コンピュータ］
　本発明の一態様のＧＰＵまたはチップは、大型コンピュータに適用することができる。
　図５２Ｅは、大型コンピュータの一例である、スーパーコンピュータ５５００を示す図である。図５２Ｆは、スーパーコンピュータ５５００が有するラックマウント型の計算機５５０２を示す図である。
　スーパーコンピュータ５５００は、ラック５５０１と、複数のラックマウント型の計算機５５０２と、を有する。なお、複数の計算機５５０２は、ラック５５０１に格納されている。また、計算機５５０２には、複数の基板５５０４が設けられ、当該基板上に上記実施の形態で説明したＧＰＵまたはチップを搭載することができる。
　スーパーコンピュータ５５００は、主に科学技術計算に利用される大型コンピュータである。科学技術計算では、膨大な演算を高速に処理する必要があるため、消費電力が高く、チップの発熱が大きい。スーパーコンピュータ５５００に本発明の一態様のＧＰＵまたはチップを適用することによって、低消費電力のスーパーコンピュータを実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、およびモジュールへの影響を少なくすることができる。
　図５２Ｅ、図５２Ｆでは、大型コンピュータの一例としてスーパーコンピュータを図示しているが、本発明の一態様のＧＰＵまたはチップを適用する大型コンピュータはこれに限定されない。本発明の一態様のＧＰＵまたはチップを適用する大型コンピュータとしては、例えば、サービスを提供するコンピュータ（サーバー）、大型汎用コンピュータ（メインフレーム）などが挙げられる。
［移動体］
　本発明の一態様のＧＰＵまたはチップは、移動体である自動車、および自動車の運転席周辺に適用することができる。
　図５２Ｇは、移動体の一例である自動車の室内におけるフロントガラス周辺を示す図である。図５２Ｇでは、ダッシュボードに取り付けられた表示パネル５７０１、表示パネル５７０２、表示パネル５７０３の他、ピラーに取り付けられた表示パネル５７０４を図示している。
　表示パネル５７０１乃至表示パネル５７０３は、スピードメーターやタコメーター、走行距離、燃料計、ギア状態、エアコンの設定などを表示することで、その他様々な情報を提供することができる。また、表示パネルに表示される表示項目やレイアウトなどは、ユーザの好みに合わせて適宜変更することができ、デザイン性を高めることが可能である。表示パネル５７０１乃至表示パネル５７０３は、照明装置として用いることも可能である。
　表示パネル５７０４には、自動車の外側に設けられた撮像装置（図示しない。）からの映像を映し出すことによって、ピラーで遮られた視界（死角）を補完することができる。すなわち、自動車の外側に設けられた撮像装置からの画像を表示することによって、死角を補い、安全性を高めることができる。また、見えない部分を補完する映像を映すことによって、より自然に違和感なく安全確認を行うことができる。表示パネル５７０４は、照明装置として用いることもできる。
　本発明の一態様のＧＰＵまたはチップは人工知能の構成要素として適用できるため、例えば、当該チップを自動車の自動運転システムに用いることができる。また、当該チップを道路案内、危険予測などを行うシステムに用いることができる。表示パネル５７０１乃至表示パネル５７０４には、道路案内、危険予測などの情報を表示する構成としてもよい。
　なお、上述では、移動体の一例として自動車について説明しているが、移動体は自動車に限定されない。例えば、移動体としては、電車、モノレール、船、飛行体（ヘリコプター、無人航空機（ドローン）、飛行機、ロケット）なども挙げることができ、これらの移動体に本発明の一態様のチップを適用して、人工知能を利用したシステムを付与することができる。
［電化製品］
　図５２Ｈは、電化製品の一例である電気冷凍冷蔵庫５８００を示している。電気冷凍冷蔵庫５８００は、筐体５８０１、冷蔵室用扉５８０２、冷凍室用扉５８０３等を有する。
　電気冷凍冷蔵庫５８００に本発明の一態様のチップを適用することによって、人工知能を有する電気冷凍冷蔵庫５８００を実現することができる。人工知能を利用することによって電気冷凍冷蔵庫５８００は、電気冷凍冷蔵庫５８００に保存されている食材、その食材の消費期限などを基に献立を自動生成する機能や、電気冷凍冷蔵庫５８００に保存されている食材に合わせた温度に自動的に調節する機能などを有することができる。
　電化製品の一例として電気冷凍冷蔵庫について説明したが、その他の電化製品としては、例えば、掃除機、電子レンジ、電子オーブン、炊飯器、湯沸かし器、ＩＨ調理器、ウォーターサーバ、エアーコンディショナーを含む冷暖房器具、洗濯機、乾燥機、オーディオビジュアル機器などが挙げられる。
　本実施の形態で説明した電子機器、その電子機器の機能、人工知能の応用例、その効果などは、他の電子機器の記載と適宜組み合わせることができる。
　本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
１０：トランジスタ、２１：層、２２：層、３１：層、３２：層、４１：層、５０：構造体、５１：領域、５３：領域、５４：領域、１００：容量素子、１１０：導電体、１１２：導電体、１１５：導電体、１２０：導電体、１２５：導電体、１３０：絶縁体、１４０：導電体、１４２：絶縁体、１４５：絶縁体、１５０：絶縁体、１５２：絶縁体、１５３：導電体、１５４：絶縁体、１５６：絶縁体、２００：トランジスタ、２００＿ｎ：トランジスタ、２００＿１：トランジスタ、２００Ａ：トランジスタ、２０５：導電体、２０５ａ：導電体、２０５ｂ：導電体、２１０：絶縁体、２１２：絶縁体、２１４：絶縁体、２１６：絶縁体、２１７：絶縁体、２１８：導電体、２２２：絶縁体、２２４：絶縁体、２３０：酸化物、２３０ａ：酸化物、２３０Ａ：酸化膜、２３０ｂ：酸化物、２３０Ｂ：酸化膜、２３０ｃ：酸化物、２３０Ｃ：酸化膜、２３０ｄ：酸化物、２３０Ｄ：酸化膜、２３１ａ：領域、２３１ｂ：領域、２３４：領域、２３６：領域、２４０：導電体、２４０ａ：導電体、２４０ｂ：導電体、２４１：絶縁体、２４１ａ：絶縁体、２４１ｂ：絶縁体、２４２ａ：導電体、２４２Ａ：導電膜、２４２ｂ：導電体、２４２Ｂ：導電層、２４３ａ：酸化物、２４３Ａ：酸化膜、２４３ｂ：酸化物、２４３Ｂ：酸化物層、２４６ａ：導電体、２４６ｂ：導電体、２５０：絶縁体、２５０Ａ：絶縁膜、２５４：絶縁体、２６０：導電体、２６０ａ：導電体、２６０Ａ：導電膜、２６０ｂ：導電体、２６０Ｂ：導電膜、２６５：封止部、２６５ａ：封止部、２６５ｂ：封止部、２７１ａ：絶縁体、２７１ｂ：絶縁体、２７４：絶縁体、２８０：絶縁体、２８２：絶縁体、２８３：絶縁体、２８４：絶縁体、２８６：絶縁体、２８７：絶縁体、３００：トランジスタ、３１１：基板、３１３：半導体領域、３１４ａ：低抵抗領域、３１４ｂ：低抵抗領域、３１５：絶縁体、３１６：導電体、３２０：絶縁体、３２２：絶縁体、３２４：絶縁体、３２６：絶縁体、３２８：導電体、３３０：導電体、３５０：絶縁体、３５２：絶縁体、３５４：絶縁体、３５６：導電体、６０１：プリカーサ、６０２：リアクタント、７００：電子部品、７０２：プリント基板、７０４：実装基板、７１１：モールド、７１２：ランド、７１３：電極パッド、７１４：ワイヤ、７２０：記憶装置、７２１：駆動回路層、７２２：記憶回路層、７３０：電子部品、７３１：インターポーザ、７３２：パッケージ基板、７３３：電極、７３５：半導体装置、９０１：領域、９０２：領域、９０３：領域、９１１ａ：領域、９１１ｂ：領域、９１１ｃ：領域、９１１ｄ：領域、９１１ｅ：領域、９１２ａ：領域、９１２ｂ：領域、９１２ｃ：領域、９１２ｄ：領域、９１２ｅ：領域、９１３ａ：領域、９１３ｂ：領域、９１３ｃ：領域、９１３ｄ：領域、９１３ｅ：領域、１００１：配線、１００２：配線、１００３：配線、１００４：配線、１００５：配線、１００６：配線、１１００：ＵＳＢメモリ、１１０１：筐体、１１０２：キャップ、１１０３：ＵＳＢコネクタ、１１０４：基板、１１０５：メモリチップ、１１０６：コントローラチップ、１１１０：ＳＤカード、１１１１：筐体、１１１２：コネクタ、１１１３：基板、１１１４：メモリチップ、１１１５：コントローラチップ、１１５０：ＳＳＤ、１１５１：筐体、１１５２：コネクタ、１１５３：基板、１１５４：メモリチップ、１１５５：メモリチップ、１１５６：コントローラチップ、１２００：チップ、１２０１：ＰＣＢ、１２０２：バンプ、１２０３：マザーボード、１２０４：ＧＰＵモジュール、１２１１：ＣＰＵ、１２１２：ＧＰＵ、１２１３：アナログ演算部、１２１４：メモリコントローラ、１２１５：インターフェース、１２１６：ネットワーク回路、１２２１：ＤＲＡＭ、１２２２：フラッシュメモリ、１４００：記憶装置、１４１１：周辺回路、１４２０：行回路、１４３０：列回路、１４４０：出力回路、１４６０：コントロールロジック回路、１４７０：メモリセルアレイ、１４７１：メモリセル、１４７２：メモリセル、１４７３：メモリセル、１４７４：メモリセル、１４７５：メモリセル、１４７６：メモリセル、１４７７：メモリセル、１４７８：メモリセル、４０００：成膜装置、４００２：搬入搬出室、４００４：搬入搬出室、４００６：搬送室、４００８：成膜室、４００９：成膜室、４０１０：成膜室、４０１４：搬送アーム、４０２０：チャンバー、４０２１：原料供給部、４０２１ａ：原料供給部、４０２１ｂ：原料供給部、４０２２ａ：高速バルブ、４０２２ｂ：高速バルブ、４０２３：原料導入口、４０２３ａ：原料導入口、４０２３ｂ：原料導入口、４０２４：原料排出口、４０２５：排気装置、４０２６：基板ホルダ、４０２７：ヒータ、４０２８：プラズマ発生装置、４０２９：コイル、４０３０：基板、４０３１：原料供給部、４０３３：原料導入口、４１００：プラズマＡＬＤ装置、４１１１：プラズマ生成室、４１２０：反応室、４１２３：原料導入口、４１２４：原料排出口、４１２６：基板ホルダ、４１２８：プラズマ生成装置、４１３０：基板、４１３１：プラズマ、４１３３：原料導入口、４２００：プラズマＡＬＤ装置、４２１３：電極、４２１４：シャワーヘッド、４２１５：電源、４２１７：コンデンサ、４２２０：チャンバー、４２２３：原料導入口、４２２４：原料排出口、４２２６：基板ホルダ、４２３０：基板、４２３１：プラズマ、４３００：プラズマＡＬＤ装置、４３１３：電極、４３１４：シャワーヘッド、４３１５：電源、４３１７：コンデンサ、４３１９：メッシュ、４３２０：チャンバー、４３２１：電源、４３２２：コンデンサ、４３２３：原料導入口、４３２４：原料排出口、４３２６：基板ホルダ、４３３０：基板、４３３１：プラズマ、５１００：情報端末、５１０１：筐体、５１０２：表示部、５２００：ノート型情報端末、５２０１：本体、５２０２：表示部、５２０３：キーボード、５３００：携帯ゲーム機、５３０１：筐体、５３０２：筐体、５３０３：筐体、５３０４：表示部、５３０５：接続部、５３０６：操作キー、５４００：据え置き型ゲーム機、５４０２：コントローラ、５５００：スーパーコンピュータ、５５０１：ラック、５５０２：計算機、５５０４：基板、５７０１：表示パネル、５７０２：表示パネル、５７０３：表示パネル、５７０４：表示パネル、５８００：電気冷凍冷蔵庫、５８０１：筐体、５８０２：冷蔵室用扉、５８０３：冷凍室用扉

Claims (5)

  1. 　結晶を有する金属酸化物であって、
    　前記結晶は、第１の層と、第２の層と、第３の層と、が積層された構造を有し、
    　前記第１の層、前記第２の層、および前記第３の層は、それぞれ前記金属酸化物の被形成面と概略平行であり、
    　前記第１の層は、第１の金属と、酸素と、を有し、
    　前記第２の層は、第２の金属と、酸素と、を有し、
    　前記第３の層は、第３の金属と、酸素と、を有し、
    　前記第１の層は、八面体形構造を有し、
    　前記第２の層は、三方両錐形構造または四面体形構造を有し、
    　前記第３の層は、三方両錐形構造または四面体形構造を有し、
    　前記第１の層が有する、前記八面体形構造は、中心に前記第１の金属の原子が存在し、頂点に酸素の原子が存在し、
    　前記第２の層が有する、前記三方両錐形構造または前記四面体形構造は、中心に前記第２の金属の原子が存在し、頂点に酸素の原子が存在し、
    　前記第３の層が有する、前記三方両錐形構造または前記四面体形構造は、中心に前記第３の金属の原子が存在し、頂点に酸素の原子が存在し、
    　前記第１の金属の価数は、前記第２の金属の価数と同じであり、
    　前記第１の金属の価数は、前記第３の金属の価数と異なる、
    　金属酸化物。
  2. 　結晶を有する金属酸化物であって、
    　前記結晶は、第１の層と、第２の層と、第３の層と、が積層された構造を有し、
    　前記第１の層、前記第２の層、および前記第３の層は、それぞれ前記金属酸化物の被形成面と概略平行であり、
    　前記第１の層、前記第２の層のそれぞれは、第１の金属と、第２の金属と、酸素と、を有し、
    　前記第３の層は、第３の金属と、酸素と、を有し、
    　前記第１の層は、八面体形構造を有し、
    　前記第２の層は、三方両錐形構造または四面体形構造を有し、
    　前記第３の層は、三方両錐形構造または四面体形構造を有し、
    　前記第１の層が有する、前記八面体形構造は、中心に前記第１の金属または前記第２の金属の原子が存在し、頂点に酸素の原子が存在し、
    　前記第２の層が有する、前記三方両錐形構造または前記四面体形構造は、中心に前記第１の金属の原子または前記第２の金属の原子が存在し、頂点に酸素の原子が存在し、
    　前記第３の層が有する、前記三方両錐形構造または前記四面体形構造は、中心に前記第３の金属の原子が存在し、頂点に酸素の原子が存在し、
    　前記第１の金属の価数は、前記第２の金属の価数と同じであり、
    　前記第１の金属の価数は、前記第３の金属の価数と異なる、
    　金属酸化物。
  3. 　請求項１または請求項２において、
    　前記結晶は、ＹｂＦｅ２Ｏ４型構造、または、Ｙｂ２Ｆｅ３Ｏ７型構造を有する、
    　金属酸化物。
  4. 　請求項１乃至請求項３のいずれか一において、
    　前記第１の金属は、インジウムであり、
    　前記第２の金属は、ガリウムであり、
    　前記第３の金属は、亜鉛である、
    　金属酸化物。
  5. 　請求項１乃至請求項４のいずれか一項に記載の金属酸化物を、チャネル形成領域に有する、
    　トランジスタ。
PCT/IB2020/055157 2019-06-12 2020-06-01 金属酸化物、および金属酸化物を有するトランジスタ Ceased WO2020250079A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2021525401A JPWO2020250079A5 (ja) 2020-06-01 金属酸化物およびトランジスタ
US17/616,426 US20220238718A1 (en) 2019-06-12 2020-06-01 Metal oxide and transistor including metal oxide
CN202080041170.8A CN113906570A (zh) 2019-06-12 2020-06-01 金属氧化物以及包含金属氧化物的晶体管
KR1020217041266A KR20220020829A (ko) 2019-06-12 2020-06-01 금속 산화물, 및 금속 산화물을 가지는 트랜지스터
JP2025146899A JP2025179177A (ja) 2019-06-12 2025-09-04 金属酸化物

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2019-109490 2019-06-12
JP2019109490 2019-06-12
JP2019123682 2019-07-02
JP2019-123682 2019-07-02
JP2019-157820 2019-08-30
JP2019157820 2019-08-30
JP2019194248 2019-10-25
JP2019-194248 2019-10-25

Publications (1)

Publication Number Publication Date
WO2020250079A1 true WO2020250079A1 (ja) 2020-12-17

Family

ID=73781876

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2020/055157 Ceased WO2020250079A1 (ja) 2019-06-12 2020-06-01 金属酸化物、および金属酸化物を有するトランジスタ

Country Status (5)

Country Link
US (1) US20220238718A1 (ja)
JP (1) JP2025179177A (ja)
KR (1) KR20220020829A (ja)
CN (1) CN113906570A (ja)
WO (1) WO2020250079A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7352058B2 (ja) * 2017-11-01 2023-09-28 セントラル硝子株式会社 炭化ケイ素単結晶の製造方法
WO2025184829A1 (zh) * 2024-03-06 2025-09-12 华南理工大学 一种半导体氧化物薄膜及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012134467A (ja) * 2010-11-30 2012-07-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2014194076A (ja) * 2013-02-28 2014-10-09 Semiconductor Energy Lab Co Ltd スパッタリングターゲットの製造方法、酸化物膜の成膜方法、及びトランジスタ
JP2018116274A (ja) * 2017-01-16 2018-07-26 株式会社半導体エネルギー研究所 表示装置
JP2018180436A (ja) * 2017-04-20 2018-11-15 株式会社半導体エネルギー研究所 表示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11201503709SA (en) * 2011-05-13 2015-07-30 Semiconductor Energy Lab Semiconductor device
US9762246B2 (en) * 2011-05-20 2017-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a storage circuit having an oxide semiconductor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012134467A (ja) * 2010-11-30 2012-07-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2014194076A (ja) * 2013-02-28 2014-10-09 Semiconductor Energy Lab Co Ltd スパッタリングターゲットの製造方法、酸化物膜の成膜方法、及びトランジスタ
JP2018116274A (ja) * 2017-01-16 2018-07-26 株式会社半導体エネルギー研究所 表示装置
JP2018180436A (ja) * 2017-04-20 2018-11-15 株式会社半導体エネルギー研究所 表示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KIMIZUKA, NOBORU, SIRATORI, KIITI: "YbFe2O4 Type of Compounds with a Layered Structure", NIHON KESSHO GAKKAISHI, vol. 26, no. 6, 1984, pages 334 - 342 *

Also Published As

Publication number Publication date
CN113906570A (zh) 2022-01-07
US20220238718A1 (en) 2022-07-28
JP2025179177A (ja) 2025-12-09
KR20220020829A (ko) 2022-02-21
JPWO2020250079A1 (ja) 2020-12-17

Similar Documents

Publication Publication Date Title
JP7678789B2 (ja) 金属酸化物の成膜方法
JPWO2019234561A1 (ja) 半導体装置、および半導体装置の作製方法
KR102959193B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP7640472B2 (ja) 半導体装置、および半導体装置の作製方法
WO2021019334A1 (ja) 半導体装置
WO2020201870A1 (ja) 半導体装置、および半導体装置の作製方法
WO2020201873A1 (ja) 半導体装置の作製方法
WO2021009620A1 (ja) 半導体装置、および半導体装置の作製方法
JP7808724B2 (ja) 半導体装置の作製方法
JP2025179177A (ja) 金属酸化物
JP2025069295A (ja) 半導体装置
JP2025075041A (ja) 金属酸化物の形成方法
JP2025164843A (ja) 記憶装置
WO2021084369A1 (ja) 半導体装置
JP2026050481A (ja) 半導体装置の作製方法
WO2020250083A1 (ja) 半導体装置、および半導体装置の作製方法
WO2021090116A1 (ja) 半導体装置およびその作製方法
JP2026020220A (ja) 金属酸化物の製造方法
WO2022038453A1 (ja) 絶縁膜の改質方法、および半導体装置の作製方法
US20220157992A1 (en) A semiconductor device and a method for manufacturing the semiconductor device
WO2022043809A1 (ja) 半導体装置の作製方法
WO2021130600A1 (ja) 半導体装置、半導体装置の作製方法
WO2021090115A1 (ja) 半導体装置
JP2026020276A (ja) 半導体装置の作製方法
WO2022038447A1 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20823267

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021525401

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20823267

Country of ref document: EP

Kind code of ref document: A1

WWR Wipo information: refused in national office

Ref document number: 1020217041266

Country of ref document: KR