WO2020225856A1 - カスコード型電力増幅器 - Google Patents

カスコード型電力増幅器 Download PDF

Info

Publication number
WO2020225856A1
WO2020225856A1 PCT/JP2019/018293 JP2019018293W WO2020225856A1 WO 2020225856 A1 WO2020225856 A1 WO 2020225856A1 JP 2019018293 W JP2019018293 W JP 2019018293W WO 2020225856 A1 WO2020225856 A1 WO 2020225856A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
transistor
power amplifier
type power
signal
Prior art date
Application number
PCT/JP2019/018293
Other languages
English (en)
French (fr)
Inventor
哲也 平間
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2019/018293 priority Critical patent/WO2020225856A1/ja
Publication of WO2020225856A1 publication Critical patent/WO2020225856A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion

Definitions

  • the present invention relates to a cascode type power amplifier.
  • cascode type power amplifier two transistors are cascode connected (see, for example, Patent Document 1).
  • Such a cascode type power amplifier is designed so that the stability coefficient k is close to 1 in order to maximize the gain.
  • the cascode type power amplifier generally has a high gain and the stability coefficient k tends to be small. Oscillation may occur when the stability coefficient k becomes smaller than 1 due to variations such as manufacturing variations. As a countermeasure, it is conceivable to reduce the current flowing through the amplifier to reduce the gain. Redesigning and manufacturing is required because reducing the current until oscillation is suppressed significantly reduces gain and linearity.
  • the present invention has been made to solve the above-mentioned problems, and an object thereof is to obtain a cascode type power amplifier capable of suppressing oscillation while suppressing a decrease in gain and linearity.
  • the cascode type power amplifier according to the present invention has a cascode-connected first and second transistor, a reference terminal connected to the source or emitter of the first transistor, and a gate or base of the first transistor.
  • the signal wiring connected between the drain or collector of the second transistor and the source or emitter of the second transistor, the first reference wiring separated from the signal wiring, and the signal extending along the signal wiring.
  • a high-frequency passive element having a wiring, a second reference wiring which is separated from the first reference wiring, and a switch connected between the first reference wiring and the second reference wiring. It is characterized in that the characteristic impedance of the high frequency passive element is changed by turning the switch on / off.
  • the high frequency passive element extends along the signal wiring connected between the first transistor and the second transistor, the first reference wiring separated from the signal wiring, and the signal wiring. It has a signal wiring, a second reference wiring that is separated from the first reference wiring, and a switch that is connected between the first reference wiring and the second reference wiring.
  • the characteristic impedance of the high-frequency passive element is changed by turning the switch on / off. As a result, it is not necessary to reduce the current, so that oscillation can be suppressed while suppressing a decrease in gain and linearity.
  • FIG. It is a circuit diagram which shows the cascode type power amplifier which concerns on Embodiment 1.
  • FIG. It is sectional drawing which shows the high frequency passive element which concerns on Embodiment 1.
  • FIG. It is sectional drawing which shows the high frequency passive element which concerns on Embodiment 1.
  • FIG. It is a figure which shows the characteristic of a general cascode type power amplifier. It is a figure which shows the characteristic of the cascode type power amplifier in which k ⁇ 1. It is a figure which shows the characteristic of the cascode type power amplifier which reduced the current. It is a figure which shows the characteristic of the cascode type power amplifier which concerns on Embodiment 1.
  • FIG. It is a figure which shows the characteristic of the cascode type power amplifier which concerns on Embodiment 1.
  • FIG. It is a figure which shows the characteristic of the cascode type power amplifier which concerns on Embodiment 1.
  • FIG. It is a figure which shows the characteristic of the cascode type power amplifier which concerns on Embodiment 1.
  • FIG. It is a figure which shows the characteristic of the cascode type power amplifier which concerns on Embodiment 1.
  • FIG. It is sectional drawing which shows the high frequency passive element which concerns on Embodiment 2. It is sectional drawing which shows the high frequency passive element which concerns on Embodiment 3. It is sectional drawing which shows the high frequency passive element which concerns on Embodiment 4.
  • FIG. It is sectional drawing which shows the high frequency passive element which concerns on Embodiment 5.
  • the cascode type power amplifier according to the embodiment will be described with reference to the drawings.
  • the same or corresponding components may be designated by the same reference numerals and the description may be omitted.
  • FIG. 1 is a circuit diagram showing a cascode type power amplifier according to the first embodiment.
  • the first transistor Q1 and the second transistor Q2 are cascode-connected.
  • the first transistor Q1 and the second transistor Q2 are NMOS transistors, but are not limited to these, and other FETs, bipolar transistors, or the like may be used.
  • the gate, source, and drain are paraphrased as base, emitter, and collector, respectively, in the following description.
  • the low potential reference terminal VSS is connected to the source of the first transistor Q1.
  • the RF signal input terminal RFIN into which the RF signal is input and the shunt resistor R1 are connected to the gate of the first transistor Q1.
  • the bias terminal Vb2 to which the bias is applied is connected to the gate of the second transistor Q2 via the resistor R2.
  • the capacitance C1 is connected between the bias terminal Vb2 and the reference terminal VSS2.
  • the RF signal output terminal RFOUT is connected to the drain of the second transistor Q2. Further, the drain of the second transistor Q2 is also connected to the high potential power supply terminal VDD via the load Z of the amplifier.
  • the load Z is, for example, a microstrip line or an inductor located inside or outside the chip.
  • a high-frequency passive element LN1 capable of adjusting the characteristic impedance from the outside of the cascode type power amplifier is connected between the drain of the first transistor Q1 and the source of the second transistor Q2.
  • FIG. 2 and 3 are cross-sectional views showing a high-frequency passive element according to the first embodiment.
  • FIG. 2 is a cross-sectional view in a direction perpendicular to the extending direction of the signal wiring S1
  • FIG. 3 is a cross-sectional view taken along the extending direction of the signal wiring S1.
  • the high-frequency passive element LN1 is a microstrip line having a variable characteristic impedance.
  • the signal wiring S1 is connected between the drain of the first transistor Q1 and the source of the second transistor Q2.
  • the first reference wiring G1 extends along the signal wiring S1 and faces the signal wiring S1 via the dielectric D. Both ends, portions or the entire surface of the first reference wiring G1 are connected to a node having a stable potential such as the reference terminal VSS.
  • the second reference wiring G2 faces the signal wiring S1 and the first reference wiring G1 via the dielectric D so as to be separated from each other.
  • the second reference wiring G2 is arranged between the signal wiring S1 and the first reference wiring G1.
  • the second reference wiring G2 extends along the signal wiring S1 in order to reduce the loss.
  • the switch SW is connected between the first reference wiring G1 and the second reference wiring G2. Specifically, both ends or arbitrary positions of the second reference wiring G2 are connected to the first reference wiring G1 via the switch SW.
  • the switch SW By turning the switch SW on / off, the reference plane of the signal transmitted through the signal wiring S1 is switched to either the first reference wiring G1 or the second reference wiring G2, and the height of the signal wiring S1 and the reference plane is increased. change.
  • the characteristic impedance of the high-frequency passive element LN1 is changed, so that the impedance matching between the first transistor Q1 and the second transistor Q2 can be adjusted and changed from the outside after manufacturing. Therefore, oscillation can be suppressed while suppressing a decrease in gain.
  • FIG. 4 is a diagram showing the characteristics of a general cascode type power amplifier.
  • the cascode type power amplifier generally has a high gain and tends to have a small stability coefficient k.
  • FIG. 5 is a diagram showing the characteristics of the cascode type power amplifier in which k ⁇ 1. Depending on the sample, k ⁇ 1 and oscillation may occur due to variations such as manufacturing variations. As a countermeasure, it is conceivable to reduce the current flowing through the amplifier to reduce the gain.
  • FIG. 6 is a diagram showing the characteristics of a cascode type power amplifier with reduced current. If the current is reduced until the oscillation is suppressed, the decrease in gain becomes large and the desired gain cannot be obtained, so that redesign and manufacturing are required.
  • FIG. 7 is a diagram showing the characteristics of the cascode type power amplifier according to the first embodiment.
  • the linearity will also decrease.
  • the gain can be changed while maintaining the linearity when not oscillating.
  • FIG. 9 shows a case where the current is reduced as compared with FIG. When the gain compression drops to 3.6 dB, the output power drops significantly from 10.9 dB to 5.1 dB.
  • FIG. 10 shows a case where the switch SW is turned on and the distance between the signal wiring S1 and the reference plane is brought close to reduce the characteristic impedance in the present embodiment. In this case, since the current is not reduced, the transconductance gm of the first transistor Q1 does not decrease, and the output power is 11.1 dB, which is almost the same as the case of FIG.
  • the high-frequency passive element LN1 faces the signal wiring S1 connected between the first transistor Q1 and the second transistor Q2 at a distance from the signal wiring S1.
  • the first reference wiring G1, the second reference wiring G2 extending along the signal wiring S1 and facing the signal wiring S1 and the first reference wiring G1, the first reference wiring G1 and the second reference It has a switch SW connected to the wiring G2.
  • the switch SW By turning the switch SW on / off, the characteristic impedance of the high-frequency passive element LN1 is changed. As a result, it is not necessary to reduce the current, so that oscillation can be suppressed while suppressing a decrease in gain and linearity.
  • the characteristics of the amplifier can be adjusted by connecting two places in the middle of the inductor with the source and drain of the FET and applying an appropriate voltage to the gate to electrically change the line length.
  • the FET when the FET is on, the internal resistance of the FET is added to the signal line, so that the gain is greatly reduced.
  • the FET when the FET is off, the internal capacitance between the source and the drain causes an AC short circuit, and the RF characteristic deteriorates.
  • the switch SW is connected to the first reference wiring G1 and the second reference wiring G2 instead of the signal wiring S1. Therefore, since the resistor and the capacitance are not added to the signal wiring S1, the gain and the RF characteristic are not deteriorated.
  • FIG. 11 is a cross-sectional view showing a high-frequency passive element according to the second embodiment.
  • the second reference wiring G2 is arranged on the opposite side of the signal wiring S1 from the first reference wiring G1.
  • the switch SW By turning on / off the switch SW, whether the reference surface of the signal transmitted through the signal wiring S1 is a combination of the first reference wiring G1 and the second reference wiring G2 or only the first reference wiring G1. Switch. That is, the strip line and the microstrip line are switched, or the switch SW is turned on to change the distance d between the reference plane in which G1 and G2 are combined and the signal wiring S1. As a result, the characteristic impedance of the high-frequency passive element LN1 is changed, so that the same effect as that of the first embodiment can be obtained.
  • the change in characteristic impedance is large due to the on / off of SW.
  • the interval d2 changes to the same extent as the interval d1, and when the interval d2 becomes larger than the interval d1, the change becomes smaller.
  • FIG. 12 is a cross-sectional view showing a high frequency passive element according to the third embodiment.
  • the first reference wiring G1 is arranged on both sides of the signal wiring S1, and the second reference wiring G2 is arranged between them.
  • the high-frequency passive element LN1 is a coplanar line having a variable characteristic impedance.
  • the signal wiring S1 is connected between the drain of the first transistor Q1 and the source of the second transistor Q2. Both ends, portions or the entire surface of the first reference wiring G1 are connected to a node having a stable potential such as the reference terminal VSS.
  • the second reference wiring G2 is connected to the first reference wiring G1 at both ends or at an arbitrary position via the switch SW.
  • the reference plane of the signal transmitted through the signal wiring S1 is switched between the first reference wiring G1 and the second reference wiring G2. Therefore, the distance between the signal wiring S1 of the coplanar line and the reference plane changes. As a result, the characteristic impedance of the high-frequency passive element LN1 is changed, so that the same effect as that of the first embodiment can be obtained.
  • FIG. 13 is a cross-sectional view showing a high frequency passive element according to the fourth embodiment.
  • the second reference wiring G2 is provided only in a part of the signal wiring S1 in the extending direction.
  • the change may be too large and the deterioration of the gain may be too large.
  • the change range of the characteristic impedance is limited, the deterioration of the gain can be reduced.
  • Other configurations and effects are the same as in the first embodiment.
  • the configuration of the present embodiment may be combined with the configuration of the second or third embodiment.
  • FIG. 14 is a cross-sectional view showing a high frequency passive element according to the fifth embodiment.
  • the second reference wiring G2 is divided into a plurality of parts along the extending direction of the signal wiring S1. Both ends or arbitrary positions of the divided parts G2-1, G2-2, G2-3 of the second reference wiring G2 are individually connected to the first reference wiring G1 via switches SW1, SW2, SW3, respectively. ing.
  • the amount of change in the characteristic impedance can be adjusted by dividing the second reference wiring G2 into a plurality of parts. For example, when divided into three, eight adjustments are possible by combining the switches SW1, SW2, and SW3 on / off. As a result, it is possible to finely adjust the oscillation stop and the suppression of gain deterioration.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

第１のトランジスタ（Ｑ１）と第２のトランジスタ（Ｑ２）がカスコード接続されている。高周波受動素子（ＬＮ１）は、第１のトランジスタ（Ｑ１）のドレイン又はコレクタと第２のトランジスタ（Ｑ２）のソース又はエミッタとの間に接続された信号配線（Ｓ１）と、信号配線（Ｓ１）と離間して対向した第１の基準配線（Ｇ１）と、信号配線（Ｓ１）に沿って延び信号配線（Ｓ１）及び第１の基準配線（Ｇ１）と離間して対向した第２の基準配線（Ｇ２）と、第１の基準配線（Ｇ１）と第２の基準配線（Ｇ２）との間に接続されたスイッチ（ＳＷ）とを有する。スイッチ（ＳＷ）をオン／オフすることで高周波受動素子（ＬＮ１）の特性インピーダンスが変更される。

Description

カスコード型電力増幅器
　本発明は、カスコード型電力増幅器に関する。
　カスコード型電力増幅器では２のトランジスタがカスコード接続されている（例えば、特許文献１参照）。このようなカスコード型電力増幅器は利得を最大にするために安定係数ｋが１近くになるように設計される。
日本特開平１１－０６８４７４号公報
　カスコード型電力増幅器は一般に利得が高く、安定係数ｋが小さくなりやすい。製造ばらつき等のばらつきにより安定係数ｋが１より小さくなると、発振が起こり得る。この対策として増幅器に流れる電流を減らし利得を落とすことが考えられる。発振を抑制するまで電流を減らすと利得と線形性が大きく低下するため、再設計及び製造が必要となる。
　本発明は、上述のような課題を解決するためになされたもので、その目的は利得と線形性の低下を抑えながら発振を抑制することができるカスコード型電力増幅器を得るものである。
　本発明に係るカスコード型電力増幅器は、カスコード接続された第１及び第２のトランジスタと、前記第１のトランジスタのソース又はエミッタに接続された基準端子と、前記第１のトランジスタのゲート又はベースに接続されたＲＦ信号入力端子と、前記第２のトランジスタのゲート又はベースに接続されたバイアス端子と、前記第２のトランジスタのドレイン又はコレクタに接続されたＲＦ信号出力端子と、前記第１のトランジスタのドレイン又はコレクタと前記第２のトランジスタのソース又はエミッタとの間に接続された信号配線と、前記信号配線と離間して対向した第１の基準配線と、前記信号配線に沿って延び前記信号配線及び前記第１の基準配線と離間して対向した第２の基準配線と、前記第１の基準配線と前記第２の基準配線との間に接続されたスイッチとを有する高周波受動素子とを備え、前記スイッチをオン／オフすることで前記高周波受動素子の特性インピーダンスが変更されることを特徴とする。
　本発明では、高周波受動素子は、第１のトランジスタと第２のトランジスタとの間に接続された信号配線と、信号配線と離間して対向した第１の基準配線と、信号配線に沿って延び信号配線及び第１の基準配線と離間して対向した第２の基準配線と、第１の基準配線と第２の基準配線との間に接続されたスイッチとを有する。スイッチをオン／オフすることで高周波受動素子の特性インピーダンスが変更される。これにより、電流を減らす必要が無くなるため、利得と線形性の低下を抑えながら発振を抑制することができる。
実施の形態１に係るカスコード型電力増幅器を示す回路図である。 実施の形態１に係る高周波受動素子を示す断面図である。 実施の形態１に係る高周波受動素子を示す断面図である。 一般的なカスコード型電力増幅器の特性を示す図である。 ｋ＜１となったカスコード型電力増幅器の特性を示す図である。 電流を減らしたカスコード型電力増幅器の特性を示す図である。 実施の形態１に係るカスコード型電力増幅器の特性を示す図である。 実施の形態１に係るカスコード型電力増幅器の特性を示す図である。 実施の形態１に係るカスコード型電力増幅器の特性を示す図である。 実施の形態１に係るカスコード型電力増幅器の特性を示す図である。 実施の形態２に係る高周波受動素子を示す断面図である。 実施の形態３に係る高周波受動素子を示す断面図である。 実施の形態４に係る高周波受動素子を示す断面図である。 実施の形態５に係る高周波受動素子を示す断面図である。
　実施の形態に係るカスコード型電力増幅器について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
　図１は、実施の形態１に係るカスコード型電力増幅器を示す回路図である。第１のトランジスタＱ１と第２のトランジスタＱ２がカスコード接続されている。なお、第１のトランジスタＱ１及び第２のトランジスタＱ２はＮＭＯＳトランジスタであるが、これに限らず他のＦＥＴ又はバイポーラトランジスタ等でもよい。バイポーラトランジスタの場合には以下の説明においてゲート、ソース、ドレインはそれぞれベース、エミッタ、コレクタに言い換えられる。
　低電位の基準端子ＶＳＳが第１のトランジスタＱ１のソースに接続されている。ＲＦ信号が入力されるＲＦ信号入力端子ＲＦＩＮとシャント抵抗Ｒ１が第１のトランジスタＱ１のゲートに接続されている。
　バイアスが印加されるバイアス端子Ｖｂ２が抵抗Ｒ２を介して第２のトランジスタＱ２のゲートに接続されている。バイアス端子Ｖｂ２と基準端子ＶＳＳ２との間に容量Ｃ１が接続されている。ＲＦ信号出力端子ＲＦＯＵＴが第２のトランジスタＱ２のドレインに接続されている。また、第２のトランジスタＱ２のドレインは増幅器の負荷Ｚを介して高電位の電源端子ＶＤＤにも接続されている。負荷Ｚはチップ内部又は外部にある例えばマイクロストリップ線路又はインダクタなどである。第１のトランジスタＱ１のドレインと第２のトランジスタＱ２のソースとの間に、カスコード型電力増幅器の外部から特性インピーダンスを調整できる高周波受動素子ＬＮ１が接続されている。
　図２及び図３は、実施の形態１に係る高周波受動素子を示す断面図である。図２は信号配線Ｓ１の延在方向に対して垂直方向の断面図、図３は信号配線Ｓ１の延在方向に沿った断面図である。高周波受動素子ＬＮ１は特性インピーダンスが可変なマイクロストリップ線路である。
　信号配線Ｓ１は第１のトランジスタＱ１のドレインと第２のトランジスタＱ２のソースとの間に接続されている。第１の基準配線Ｇ１が信号配線Ｓ１に沿って延び、誘電体Ｄを介して信号配線Ｓ１と離間して対向している。第１の基準配線Ｇ１の両端、部分又は全面が例えば基準端子ＶＳＳなどの電位の安定したノードと接続されている。第２の基準配線Ｇ２が誘電体Ｄを介して信号配線Ｓ１及び第１の基準配線Ｇ１と離間して対向している。第２の基準配線Ｇ２は、信号配線Ｓ１と第１の基準配線Ｇ１との間に配置されている。ロスを小さくするため第２の基準配線Ｇ２は信号配線Ｓ１に沿って延びる。
　スイッチＳＷが第１の基準配線Ｇ１と第２の基準配線Ｇ２との間に接続されている。具体的には、第２の基準配線Ｇ２の両端又は任意の位置がスイッチＳＷを介して第１の基準配線Ｇ１に接続されている。スイッチＳＷをオン／オフすることで、信号配線Ｓ１を伝わる信号の基準面を第１の基準配線Ｇ１と第２の基準配線Ｇ２のどちらかに切り替わり、信号配線Ｓ１と基準面との高さが変わる。これにより、高周波受動素子ＬＮ１の特性インピーダンスが変更されるため、第１のトランジスタＱ１と第２のトランジスタＱ２のインピーダンス整合を製造後に外部から調整・変更することができる。よって、利得の低下を抑えながら発振を抑制することができる。
　図４は、一般的なカスコード型電力増幅器の特性を示す図である。カスコード型電力増幅器は一般に利得が高く、安定係数ｋが小さくなりやすい。図５は、ｋ＜１となったカスコード型電力増幅器の特性を示す図である。製造ばらつき等のばらつきによりサンプルによってはｋ＜１となり発振が起こり得る。この対策として増幅器に流れる電流を減らし利得を落とすことが考えられる。図６は、電流を減らしたカスコード型電力増幅器の特性を示す図である。発振を抑制するまで電流を減らすと利得の低下が大きくなり、所望の利得を得られなくなるため、再設計及び製造が必要となる。
　図７は、実施の形態１に係るカスコード型電力増幅器の特性を示す図である。高周波受動素子ＬＮ１の特性インピーダンスを変えることで第１のトランジスタＱ１と第２のトランジスタＱ２のインピーダンス整合を変更することができる。これにより、電流を減らす必要が無くなるため、利得と線形性の低下を抑えながら発振を抑制することができる。即ち、回路本来の利得特性と線形性を可能な限り維持することができる。
　また、発振していない時に利得を低下させるために電流を減らすと、線形性も低下してしまう。これに対して、本実施の形態では、発振していない時に線形性を維持しながら利得を変更することができる。
　図８から図１０は、実施の形態１に係るカスコード型電力増幅器の特性を示す図である。利得圧縮は、入力電力が小さく利得が平坦なときの値Ｇａｉｎ０から利得Ｇａｉｎを引いた値である（Ｇａｉｎ０－Ｇａｉｎ）。例えば、図８で入力電力が－２０ｄＢｍ程度の時、利得は平坦でＧａｉｎ０＝１５．５ｄＢである。入力が－１ｄＢｍの時、利得は低下しＧａｉｎ＝１１．９ｄＢとなり、利得圧縮は１５．５－１１．９＝３．６ｄＢになる。一般に入力電力が大きくなると利得が下がるので、利得圧縮は大きくなる。即ち、利得圧縮は線形性の低下を示す指標である。
　図９は図８に比べて電流を減らした場合である。利得圧縮が３．６ｄＢまで低下する際に出力電力が１０．９ｄＢから５．１ｄＢに大きく低下する。これに対して、図１０は本実施の形態でスイッチＳＷをオンにして信号配線Ｓ１と基準面の間隔を近づけて特性インピーダンスを小さくした場合である。この場合、電流を減らさないので第１のトランジスタＱ１の相互コンダクタンスｇｍが低下せず、出力電力は１１．１ｄＢとなり図８の場合とほぼ変わらない。
　以上説明したように、本実施の形態では、高周波受動素子ＬＮ１は、第１のトランジスタＱ１と第２のトランジスタＱ２との間に接続された信号配線Ｓ１と、信号配線Ｓ１と離間して対向した第１の基準配線Ｇ１と、信号配線Ｓ１に沿って延び信号配線Ｓ１及び第１の基準配線Ｇ１と離間して対向した第２の基準配線Ｇ２と、第１の基準配線Ｇ１と第２の基準配線Ｇ２との間に接続されたスイッチＳＷとを有する。スイッチＳＷをオン／オフすることで高周波受動素子ＬＮ１の特性インピーダンスが変更される。これにより、電流を減らす必要が無くなるため、利得と線形性の低下を抑えながら発振を抑制することができる。
　また、カスコード接続された２つのトランジスタの間にインダクタを挿入したカスコード型電力増幅器は従来から存在する。例えば、このインダクタの途中２か所をＦＥＴのソースとドレインとで接続しゲートに適切な電圧を与えて線路長を電気的に変えることで増幅器の特性を調整することができる。しかし、ＦＥＴがオンの時に信号線にＦＥＴの内部抵抗が追加されるため利得が大きく低下する。また、ＦＥＴがオフの時にソース・ドレイン間の内部容量によりＡＣ的に短絡してＲＦ特性が低下する。オン時の内部抵抗を低減するためにＦＥＴサイズを大きくすると、逆にオフ時の内部容量が大きくなり短絡が激しくなるといったトレードオフが存在し、両立が困難である。特に数十ＧＨｚ以上のミリ波領域では顕著である。一方、本実施の形態では、スイッチＳＷは信号配線Ｓ１ではなく第１の基準配線Ｇ１と第２の基準配線Ｇ２に接続されている。従って、信号配線Ｓ１に抵抗及び容量を追加しないため、利得及びＲＦ特性の低下を招くことがない。
実施の形態２．
　図１１は、実施の形態２に係る高周波受動素子を示す断面図である。第２の基準配線Ｇ２は、信号配線Ｓ１に対して第１の基準配線Ｇ１とは反対側に配置されている。
　スイッチＳＷをオン／オフすることで、信号配線Ｓ１を伝わる信号の基準面を第１の基準配線Ｇ１と第２の基準配線Ｇ２を合成したものとするか第１の基準配線Ｇ１のみとするか切り替える。即ち、ストリップ線路とマイクロストリップ線路とを切り替えるか、又は、スイッチＳＷをオンしてＧ１とＧ２を合成した基準面と信号配線Ｓ１の間隔ｄを変える。これにより、高周波受動素子ＬＮ１の特性インピーダンスが変更されるため、実施の形態１と同様の効果を得ることができる。
　信号配線Ｓ１と第１の基準配線Ｇ１の間隔をｄ１、信号配線Ｓ１と第２の基準配線Ｇ２の間隔をｄ２とすると、信号配線Ｓ１と第２の基準配線Ｇ２が近く間隔ｄ２が小さいほどスイッチＳＷのオン／オフによる特性インピーダンスの変化が大きい。間隔ｄ２が間隔ｄ１と同程度まで変化があり、間隔ｄ２が間隔ｄ１より大きくなると変化が小さくなる。
実施の形態３．
　図１２は、実施の形態３に係る高周波受動素子を示す断面図である。誘電体Ｄの上面において、信号配線Ｓ１の両側に第１の基準配線Ｇ１が配置され、それらの間に第２の基準配線Ｇ２が配置されている。高周波受動素子ＬＮ１は特性インピーダンスが可変なコプレーナ線路である。
　実施の形態１と同様に、信号配線Ｓ１は第１のトランジスタＱ１のドレインと第２のトランジスタＱ２のソースとの間に接続されている。第１の基準配線Ｇ１の両端、部分又は全面が例えば基準端子ＶＳＳなどの電位の安定したノードと接続されている。第２の基準配線Ｇ２は両端又は任意の位置でスイッチＳＷを介して第１の基準配線Ｇ１に接続されている。
　スイッチＳＷをオン／オフすることで信号配線Ｓ１を伝わる信号の基準面を第１の基準配線Ｇ１とするか第２の基準配線Ｇ２とするか切り替える。従って、コプレーナ線路の信号配線Ｓ１と基準面との間隔が変わる。これにより、高周波受動素子ＬＮ１の特性インピーダンスが変更されるため、実施の形態１と同様の効果を得ることができる。
実施の形態４．
　図１３は、実施の形態４に係る高周波受動素子を示す断面図である。第２の基準配線Ｇ２は、信号配線Ｓ１の延在方向の一部だけに設けられている。実施の形態１～３のように信号配線Ｓ１全体で特性インピーダンスを変更した場合、変化が大きすぎて利得の劣化が大きくなり過ぎる可能性がある。これに対して、本実施の形態では特性インピーダンスの変更範囲を限定するため、利得の劣化を小さくすることができる。その他の構成及び効果は実施の形態１と同様である。なお、本実施の形態の構成を実施の形態２又は３の構成に組み合わせてもよい。
実施の形態５．
　図１４は、実施の形態５に係る高周波受動素子を示す断面図である。第２の基準配線Ｇ２は、信号配線Ｓ１の延在方向に沿って複数に分割されている。第２の基準配線Ｇ２の分割された各部Ｇ２－１，Ｇ２－２，Ｇ２－３の両端又は任意の位置がそれぞれスイッチＳＷ１，ＳＷ２，ＳＷ３を介して個別に第１の基準配線Ｇ１に接続されている。
　実施の形態１～３のように特性インピーダンスの調整が２択しかない場合、変化量が大き過ぎ又は小さ過ぎて利得の劣化が大き過ぎ又は小さ過ぎて発振が止まらない可能性もある。これに対して、本実施の形態では第２の基準配線Ｇ２を複数に分割することで特性インピーダンスの変化量を調整することができる。例えば３分割した場合、スイッチＳＷ１，ＳＷ２，ＳＷ３のオン／オフの組み合わせにより８通りの調整が可能になる。これにより、発振停止と利得劣化の抑制とを細かく調整することができる。
Ｇ１　第１の基準配線、Ｇ２　第２の基準配線、ＬＮ１　高周波受動素子、Ｑ１　第１のトランジスタ、Ｑ２　第２のトランジスタ、ＲＦＩＮ　ＲＦ信号入力端子、ＲＦＯＵＴ　ＲＦ信号出力端子、Ｓ１　信号配線、ＳＷ，ＳＷ１，ＳＷ２，ＳＷ３　スイッチ、Ｖｂ２　バイアス端子、ＶＳＳ，ＶＳＳ２　基準端子

Claims (7)

  1. 　カスコード接続された第１及び第２のトランジスタと、
    　前記第１のトランジスタのソース又はエミッタに接続された基準端子と、
    　前記第１のトランジスタのゲート又はベースに接続されたＲＦ信号入力端子と、
    　前記第２のトランジスタのゲート又はベースに接続されたバイアス端子と、
    　前記第２のトランジスタのドレイン又はコレクタに接続されたＲＦ信号出力端子と、
    　前記第１のトランジスタのドレイン又はコレクタと前記第２のトランジスタのソース又はエミッタとの間に接続された信号配線と、前記信号配線と離間して対向した第１の基準配線と、前記信号配線に沿って延び前記信号配線及び前記第１の基準配線と離間して対向した第２の基準配線と、前記第１の基準配線と前記第２の基準配線との間に接続されたスイッチとを有する高周波受動素子とを備え、
    　前記スイッチをオン／オフすることで前記高周波受動素子の特性インピーダンスが変更されることを特徴とするカスコード型電力増幅器。
  2. 　前記第２の基準配線は、前記信号配線と前記第１の基準配線との間に配置されていることを特徴とする請求項１に記載のカスコード型電力増幅器。
  3. 　前記第２の基準配線は、前記信号配線に対して前記第１の基準配線とは反対側に配置されていることを特徴とする請求項１に記載のカスコード型電力増幅器。
  4. 　前記高周波受動素子はマイクロストリップ線路であることを特徴とする請求項１～３の何れか１項に記載のカスコード型電力増幅器。
  5. 　前記高周波受動素子はコプレーナ線路であることを特徴とする請求項２に記載のカスコード型電力増幅器。
  6. 　前記第２の基準配線は前記信号配線の延在方向の一部だけに設けられていることを特徴とする請求項１～５の何れか１項に記載のカスコード型電力増幅器。
  7. 　前記第２の基準配線は複数の部分に分割され、前記複数の部分がそれぞれ複数の前記スイッチを介して個別に前記第１の基準配線に接続されていることを特徴とする請求項１～５の何れか１項に記載のカスコード型電力増幅器。
PCT/JP2019/018293 2019-05-07 2019-05-07 カスコード型電力増幅器 WO2020225856A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/018293 WO2020225856A1 (ja) 2019-05-07 2019-05-07 カスコード型電力増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/018293 WO2020225856A1 (ja) 2019-05-07 2019-05-07 カスコード型電力増幅器

Publications (1)

Publication Number Publication Date
WO2020225856A1 true WO2020225856A1 (ja) 2020-11-12

Family

ID=73050694

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/018293 WO2020225856A1 (ja) 2019-05-07 2019-05-07 カスコード型電力増幅器

Country Status (1)

Country Link
WO (1) WO2020225856A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02500238A (ja) * 1987-07-29 1990-01-25 富士通株式会社 カスコード構成の高速電子回路
JPH1079608A (ja) * 1996-09-03 1998-03-24 Atr Kodenpa Tsushin Kenkyusho:Kk 方向性結合器
JP2003068571A (ja) * 2001-08-27 2003-03-07 Nec Corp 可変コンデンサおよび可変インダクタ並びにそれらを備えた高周波回路モジュール
JP2003197758A (ja) * 2001-12-27 2003-07-11 Toshiba Corp マイクロ波集積回路
JP2011199338A (ja) * 2010-03-17 2011-10-06 New Japan Radio Co Ltd 増幅器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02500238A (ja) * 1987-07-29 1990-01-25 富士通株式会社 カスコード構成の高速電子回路
JPH1079608A (ja) * 1996-09-03 1998-03-24 Atr Kodenpa Tsushin Kenkyusho:Kk 方向性結合器
JP2003068571A (ja) * 2001-08-27 2003-03-07 Nec Corp 可変コンデンサおよび可変インダクタ並びにそれらを備えた高周波回路モジュール
JP2003197758A (ja) * 2001-12-27 2003-07-11 Toshiba Corp マイクロ波集積回路
JP2011199338A (ja) * 2010-03-17 2011-10-06 New Japan Radio Co Ltd 増幅器

Similar Documents

Publication Publication Date Title
US7633337B2 (en) Feedback-type variable gain amplifier and method of controlling the same
JP4206589B2 (ja) 分布増幅器
EP1400012B1 (en) Distributed circular geometry power amplifier architecture
US6472941B2 (en) Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies
KR102256958B1 (ko) 증폭 회로
US7479830B2 (en) Differential amplifier using body-source cross coupling
US9419563B2 (en) RF amplifier
US20210067104A1 (en) Amplifier circuit
JP2001237672A (ja) 能動インダクタ
KR102133926B1 (ko) 낮은 위상 변화를 갖는 광대역 가변 이득 증폭기
JP3504472B2 (ja) 半導体装置
US7248119B2 (en) Broadband amplifier with improved noise figure and distortion characteristics
CN116888888A (zh) 用于高可靠性应用的高效双驱动功率放大器
WO2018179087A1 (ja) ダイオードリニアライザ
WO2020225856A1 (ja) カスコード型電力増幅器
CN111541428A (zh) 高频放大电路及半导体装置
WO2021117375A1 (ja) 増幅回路
CN114362681A (zh) 两级宽带低噪声高线性放大器
JP7336448B2 (ja) 分布型増幅器
JP5642048B2 (ja) 電力増幅器
WO2023243068A1 (ja) 帰還型増幅器
JP6036564B2 (ja) 可変インダクタ回路及び高周波回路
KR20010002982A (ko) 매칭회로를 내장한 저잡음증폭기
WO2022145183A1 (ja) 増幅器
JPH11205055A (ja) 可変利得差動増幅回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19928193

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19928193

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP