KR20010002982A - 매칭회로를 내장한 저잡음증폭기 - Google Patents

Abstract

본 발명은 저잡음증폭기에 관한 것으로, 종래의 저잡음증폭기는 주파수 매칭을 위하여 입력 및 출력측 외부에서 인덕터 및 캐패시터 등을 부착하여 조정하여야 하기 때문에 외부소자 추가 및 조정으로 인한 무선 단말기 제작 단가의 상승을 초래하는 문제가 있었다.

이에 본 발명은 저잡음증폭기 칩의 제작 공정과 일치하는 단층의 폴리실리콘으로 제작되는 EEPROM, 미세 조정 캐패시터 및 디코더 블록으로 구성된 미세 매칭회로를 저잡음증폭기 칩 내부의 입력 및 출력측에 내장하여, 저잡음증폭기를 포함한 무선 단말기를 제작할 때 미세 주파수 조정이 필요한 경우는 EEPROM의 프로그램 및 소거를 통한 미세 조정 캐패시터의 숫자를 조정하여 주파수 매칭이 가능하게 하였다.

따라서 본 발명은 무선 단말기를 제작할 때 저잡음증폭기 외부에 다수의 외부 매칭 소자의 추가 및 조정을 불필요하게 하였고, 저잡음증폭기를 단말기에 실장한 상태에서 전기적으로 EEPROM의 프로그램 및 소거를 통하여 간편하게 미세 주파수 조정을 가능하게 하여 경제성을 높일 수 있는 효과가 있다.

Description

매칭회로를 내장한 저잡음증폭기{Matching Circuit Embedded in Low Noise Amplifier}

본 발명은 저잡음증폭기(Low Noise Amplifier)에 관한 것으로, 외부의 미세 매칭회로 없이 반도체칩 내부에서 EEPROM 및 캐패시터를 이용하여 전기적으로 주파수 미세 매칭을 할 수 있는 저잡음증폭기에 관한 것이다.

저잡음증폭기는 이동통신 단말기 등에 들어가는 중요한 핵심 블록으로 안테나 및 듀플랙서를 통과한 아주 미소한 신호를 잡음의 영향을 최대한 줄이면서 증폭하여 믹서에 공급해주는 회로이다.

종래의 저잡음증폭기는 도 1에 도시한 바와 같이, 외부에서 입력 신호의 주파수 미세 조정을 해주는 외장의 입력 미세 매칭회로(1)과, 미세 신호를 잡음 없이 증폭해주는 저잡음증폭기 칩(2)과, 증폭된 출력 신호를 외부에서 동작 주파수에 미세 조정해주는 외장의 미세 매칭회로(3)로 구성된다. 상기 저잡음증폭기 칩(2)은 트랜지스터(M1)(M2)로 구성된 캐스코드 증폭회로와 입력 주파수 매칭을 위한 인덕터(Lg)(Ls)로 구성되어 있다. 상기 캐스코드 증폭회로는 트랜지스터(M1)의 공통소스 증폭기와 트랜지스터(M2)의 공통게이트 증폭기로 구성되어, 트랜지스터(M1)의 게이트-드레인간의 기생 캐패시터에 의한 밀러 캐패시터를 줄여주기 때문에 주파수 특성이 우수하여 주로 고주파 증폭기로 많이 사용된다. 상기 저잡음증폭기 칩(2)내부의 인덕터(Lg)(Ls)는 트랜지스터(M1)의 게이트-소스 캐패시터와 함께 입력 신호를 동작 주파수에 매칭해준다. 그러나 반도체 칩 내부에서 제작되는 인덕터(Lg)(Ls)는 공정에 따라 조금씩 오차를 일어키기 때문에 완전한 매칭이 불가능하다. 이를 해결하기 위하여 저잡음증폭기 칩(2)의 외부에 별도로 외장의 입력 미세 매칭회로(1)과 외장의 출력 미세 매칭회로(3)을 부착한다. 상기 외장의 입력 미세 매칭회로(1)은 고주파 입력단(RFin)과 저잡음증폭기 칩(2)의 입력단 사이에 연결되도록 구성되어, 원하는 주파수의 입력 신호에 동조시켜 잡음의 영향을 최대한 줄여줄뿐만 아니라, 입력신호를 반사없이 최대한 저잡음증폭기 칩(2)의 입력단으로 전달해준다. 상기 외장의 출력 미세 매칭회로(3)은 고주파 입력단(RFin)과 마찬가지로 저잡음증폭기 칩(2)의 출력을 최대한 다음단인 믹서에 전달되게 하기위해 동작 주파수에 동조시키는 역할을 한다.

종래의 이러한 저잡음증폭기는 별도로 외부의 입력 및 출력 미세 매칭회로 들을 필요로 하기 때문에 매칭 인덕터 및 캐패시터의 추가로 인한 가격 상승과 같은 단점이 있었다.

본 발명은 상기한 바와 같이 종래 기술의 문제점을 해결하기 위한 것으로서,

외부의 미세 매칭회로를 EEPROM 및 캐패시터를 이용하여 저잡음증폭기 칩 내부에 내장함으로서 이동통신 단말기 제작시 추가적인 매칭을 불필요하게 만든 것이다.

본 발명의 또 다른 특징은 동작 주파수 매칭을 위한 EEPROM 및 캐패시터를 반도체 공정의 변화 없이 간단하게 제작하는 것이다. 저잡음증폭기 칩은 주로 폴리실리콘 한 층만을 가지는 CMOS 공정으로 제작되고, EEPROM은 주로 폴리실리콘 두 층으로 제작되기 때문에, 두 공정을 결합하는 것은 반도체 제작 단가의 상승을 가져온다. 본 발명은 이러한 단점을 해결하기 위하여 한 층의 폴리실리콘만으로 EEPROM을 제작하여 미세 매칭회로를 구성하는 것이다.

도 1은 종래 기술에 따른 저잡음증폭기의 회로도.

도 2는 본 발명에 따른 매칭회로를 내장한 저잡음증폭기의 회로도.

도 3은 본 발명에 따른 EEPROM 및 디코더를 포함한 매칭회로 구성도.

도 4는 본 발명에 따른 단층의 폴리실리콘으로 구성된 EEPROM 단면도.

***도면의 주요 부분에 대한 부호의 설명***

1: 외장의 입력 미세 매칭회로 2: 저잡음증폭기 칩

3: 외장의 출력 미세 매칭회로 4: 내장의 입력 미세 매칭회로

5: 내장의 출력 미세 매칭회로 6: 매칭회로를 내장한 저잡음증폭기 칩

7: 디코더 M1, M2: MOS 트랜지스터

Mee1 ∼ Mee8: EEPROM Lg, Ls, Ld: 인덕터

Cg: 매칭용 미세 캐패시터 C1 ∼ C8: 디코더 출력

B1 ∼ B3: 디코더 입력

상기한 바와 같은 본 발명의 목적을 달성하기 위한 매칭회로를 내장한 저잡음증폭기는 도 2에 도시한 바와 같이, 인덕터(Lg)(Ls)로 구성된 입력 매칭회로와, 좀더 미세한 입력 주파수 조정을 위한 내장의 입력 미세 매칭회로(4)와, 아주 작은 고주파 신호를 잡음없이 증폭시키는 트랜지스터(M1)(M2)로 구성된 캐스코드 증폭회로와, 인덕터(Ld)로 구성된 출력 매칭회로와, 좀더 미세한 출력 주파수 조정을 위한 내장의 출력 미세 매칭회로(5)로 구성된다.

상기 입력측의 주파수 매칭은 내부 인덕터(Lg)와, 내장의 입력 미세 매칭회로(4)와, 트랜지스터(M1)의 게이트-소스 캐패시터와, 내부 인덕터(Ls)로 구성되어, 동작 주파수에 매칭이 된다. 즉, 저잡음증폭기 칩(6)의 입력측(RFin)에서 보면 입력 임피던스의 허수 부분은 없어지고 50옴의 실수 성분만 나타나므로, 정확하게 안테나로부터 전달된 입력 소스의 출력 저항 50옴과 전력 매칭이 일어나 입력 신호가 최대한 저잡음증폭기 칩(6)으로 전달된다.

상기 트랜지스터(M1)(M2)로 구성된 캐스코드 증폭회로는 트랜지스터(M1)의 공통소스 증폭기와 트랜지스터(M2)의 공통게이트 증폭기로 구성되어, 트랜지스터(M1)의 부하 임피던스, 즉 트랜지스터(M2)의 입력 임피던스가 작기 때문에 공통 소스 증폭기(M1)의 전압 이득이 작다. 따라서 트랜지스터(M1)의 게이트-드레인간의 기생 캐패시터에 의한 트랜지스터(M1)의 게이트에서의 밀러 캐패시터를 줄여주기 때문에 주파수 특성이 아주 우수하다. 트랜지스터(M1)의 소신호 전류가 바로 트랜지스터(M2)로 전달되어 소신호 이득은 공통소스 증폭기와 동일하다.

상기 출력측의 주파수 매칭은 내부 인덕터(Ld)와, 내장의 출력 미세 매칭회로(5)와, 트랜지스터(M2)의 드레인-기판간의 기생 캐패시터로 구성되어, 동작 주파수에서 매칭이 일어난다. 주파수 매칭, 즉 공진이 되면 출력에서의 부하 임피이던스는 인덕터(Ld)의 유효 병렬 저항으로만 나타나기 때문에, 이 캐스코드 증폭기의 소신호 전압 이득은 트랜지스터(M1)의 트랜스컨덕턴스와 출력 부하인 인덕터(Ld)의 유효 병렬저항의 곱으로 표시되어 높은 소신호 전압 이득을 실현한다. 또한 동작주파수에서 공진되기 때문에 다른 주파수에서는 전압 이득이 매우 낮으므로 잡음은 최대한 억제된다.

상기 내장의 입력 및 출력 미세 매칭회로(4)(5)는 도 3에서와 같이 미세 조정 캐패시터(Cg)와, EEPROM(Mg1∼Mg8)과, 디코더 블록으로 구성된다. 미세 조정 캐패시터(Cg)는 도 2의 트랜지스터(M1)의 게이트-소스 캐패시터보다 훨씬 작게하여 미세한 주파수 조정이 가능하게 한다.

상기 도 3의 EEPROM 및 디코더를 포함한 매칭회로의 EEPROM 프로그램 동작은 다음과 같다. EEPROM의 프로그램을 위하여 EEPROM의 컨트롤게이트에는 약 12V 정도의 전압(Vp)와, 드레인에는 약 7V 정도의 전압(Vd)를 인가한다. 디코더는 EEPROM의 프로그램 드레인 접압(Vd)가 컨트롤 입력신호(B1)(B2)(B3)의 선택에 의해 EEPROM의 드레인으로 연결되도록 구성된다. 예를 들어 EEPROM(Mg2)를 프로그램하고 싶으면 컨트롤 입력신호를 조절하여 Vd의 전압을 디코더 출력(C2)로 전달되게 하면 EEPROM(Mg2)는 채널 고온 전자가 발생하여 EEPROM(Mg2)의 문턱전압은 상승한다. 디코더의 다른 출력(C1)(C3 ∼ C8)들은 영의 전압을 유지하게 하여, EEPROM(Mg1)(Mg3∼Mg8)은 채널 고온 전자가 발생하지 않고 따라서 문턱 전압의 변화는 없고 원래의 낮은 문턱전압을 유지하게 한다.

상기 도 3의 EEPROM 및 디코더를 포함한 매칭회로의 동작 주파수에서의 매칭 동작은 다음과 같다. EEPROM의 컨트롤게이트에는 약 3.3V 정도의 낮은 전압(Vp)이 인가되며, 디코더의 출력(C1 ∼ C8)들은 모두 아무런 연결이 안된 플로팅 상태이다. 만약 EEPROM(Mg2)만 프로그램되어 문턱전압이 높고, 다른 EEPROM(Mg1)(Mg3∼Mg8)은 원래의 낮은 문턱 전압을 유지하는 경우, EEPROM(Mg2)는 오프 상태로 캐패시터 Cg는 접지와 연결이 안되며, EEPROM(Mg1)(Mg3∼Mg8)는 온 상태가 되어 캐패시터 Cg를 접지에 연결하여 총 7*Cg의 캐패시터가 접지와 연결된다. 따라서 이 7*Cg의 캐패시터, 내부 인덕터(Lg)(Ls), 트랜지스터(M1)의 게이트-소스 캐패시터들이 동작주파수에서 매칭이 일어난다. 만약 매칭이 안 될 경우 EEPROM들을 프로그램 혹은 소거를 하여 접지와 연결된 캐패시터의 개수를 조절하면 된다.

EEPROM들은 도 4와 같이 저잡음증폭기 칩이 제작되는 일반적인 CMOS공정과 일치하게 폴리실리콘 1층으로만 구성된다. 소스, 드레인, p형 기판 및 폴리실리콘 게이트로 구성된 n채널 MOS 트랜지스터와 n-well로 연결된 컨트롤 게이트로 구성된다. 폴리실리콘 게이트는 트랜지스터와 컨트롤 게이트사이에만 연결되며 외부 연결은 없다. 이 구조는 수직의 적층형 EEPROM 구조를 단층의 폴리실리콘 게이트를 이용하여 수평으로 펼쳐 놓은 것으로, 적층형 EEPROM 구조보다 면적이 증가하지만, 제작 단가가 적게 들기 때문에 적은 용량의 메모리를 필요로 하는 본 발명의 매칭회로 내장의 저잡음 증폭기 등에는 적합하다.

본 발명에 따라 저잡음 증폭기에 EEPROM 및 캐패시터에 의한 미세 매칭회로를 내장하게 되면, 휴대용 이동통신 단말기의 제작시 외부에 별도의 매칭 회로가 필요 없고, EEPROM을 사용하여 전기적으로 주파수 매칭을 실행하기 때문에 종래의 인덕터와 같은 수동소자를 조절하는 것보다 훨씬 간편하게 주파수 매칭을 할 수 있으며, 또한 이중 폴리실리콘을 필요로 하는 전용 EEPROM의 공정을 사용하지 않고 표준 CMOS 공정을 사용하기 때문에 저잡음증폭기 제작 비용을 절약할 수 있다.

Claims (3)

1. 외장의 미세 매칭회로 없이 반도체칩 내부에서 EEPROM 및 캐패시터를 이용하여 전기적으로 주파수 매칭을 하는 저잡음증폭기에 있어서,

   안테나에서 들어온 입력 신호를 동작주파수에서 매칭시키기 위하여 인덕터 Lg, 내장의 입력 미세 매칭회로, 트랜지스터 M1 및 인덕터 Ls로 구성된 입력 매칭회로와;

   입력에서 매칭된 신호를 증폭시키기 위하여 트랜지스터 M1의 공통소스 증폭기와 트랜지스터 M2의 공통게이트 증폭기로 구성된 캐스코드 증폭회로와;

   증폭된 신호를 동조시키기 위하여 인덕터 Ld, 트랜지스터 M2, 내장의 출력 미세 매칭회로로 구성된 출력 매칭회로를 내장한 것을 특징으로 하는 매칭회로를 내장한 저잡음증폭기.
2. 제1항에 있어서 내장의 미세 매칭회로는 미세 조정 캐패시터 Cg, EEPROM(Mg1∼Mg8), 디코더 블록으로 구성된 것을 특징으로 하는 매칭회로를 내장한 저잡음증폭기.
3. 제2항에 있어서 EEPROM은 저잡음증폭기 칩이 제작되는 일반적인 CMOS공정과 일치하게 폴리실리콘 단층으로만 구성되는 것을 특징으로 하는 매칭회로를 내장한 저잡음증폭기.