WO2020199326A1 - 多路复用电路 - Google Patents

多路复用电路 Download PDF

Info

Publication number
WO2020199326A1
WO2020199326A1 PCT/CN2019/088004 CN2019088004W WO2020199326A1 WO 2020199326 A1 WO2020199326 A1 WO 2020199326A1 CN 2019088004 W CN2019088004 W CN 2019088004W WO 2020199326 A1 WO2020199326 A1 WO 2020199326A1
Authority
WO
WIPO (PCT)
Prior art keywords
switch
unit
selection
multiplexing
switch unit
Prior art date
Application number
PCT/CN2019/088004
Other languages
English (en)
French (fr)
Inventor
郑力华
Original Assignee
武汉华星光电技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 武汉华星光电技术有限公司 filed Critical 武汉华星光电技术有限公司
Priority to US16/488,941 priority Critical patent/US11074886B2/en
Publication of WO2020199326A1 publication Critical patent/WO2020199326A1/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed

Definitions

  • the present disclosure relates to the field of display technology, and in particular to a multiplexing circuit.
  • the frame rate of the current display is generally 60HZ, that is, the picture of the display is refreshed 60 times per second, so that the picture seen by the human eye is dynamic and smooth.
  • the display needs to be down-frequency displayed. For example, the frame rate is reduced from 60HZ to 30HZ.
  • you need to increase the frame rate of the display for example, increase the frame rate from 60HZ to 90HZ or 120HZ to make the picture smoother. Therefore, a dynamic frame rate display technology is proposed to enable the display to change the display frame rate in different scenes.
  • the one-to-three multiplexing technology is a technology that uses one data line to charge three sub-pixels using the principle of time division multiplexing.
  • the one-to-three multiplexing technology can reduce two-thirds of the source line routing and reduce the fan-out space of the source line. In turn, the lower frame of the display screen is reduced to realize a narrow frame design.
  • the value of the transistor channel width-length ratio in the multiplexing circuit of the low frame rate display is usually designed to be small.
  • the value of the transistor channel width-length ratio in the multiplexing circuit must be changed to a larger design, but this will cause the low frame rate display to flicker and the power consumption is higher than the original low frame rate Display design.
  • the multiplexing circuit of the existing drive circuit design of the low frame rate display is compatible with the high frame rate display, the low frame rate display screen will flicker and the power consumption is higher than the original low frame rate display design.
  • the present disclosure provides a multiplexing circuit including a first multiplexing unit, a first control line, and a second control line.
  • the first multiplexing unit is used for receiving the signal of the first output terminal of the source driving circuit of the display, and used for transmitting the signal to the pixels of the display.
  • the first multiplexing unit includes a first switch unit for transmitting the signal to the first sub-pixel of the first pixel of the display.
  • the first switch unit includes a first switch and a second switch. Both the first switch and the second switch are electrically connected between the first output terminal and the first sub-pixel of the first pixel.
  • the first control line is electrically connected to the first switch for controlling the opening and closing of the first switch.
  • the second control line is electrically connected to the second switch for controlling the opening and closing of the second switch.
  • the first switch and the second switch are used for simultaneously turning on or turning on only one of them to transmit the signal to the first sub-pixel of the first pixel.
  • the first switch unit further includes a first selection switch.
  • the first selection switch is electrically connected between the first control line and the second control line for controlling the opening and closing of the second switch.
  • the multiplexing circuit further includes a first selection signal line for controlling the opening and closing of the first selection switch.
  • the multiplexing circuit further includes a first selection switch.
  • the first selection switch is electrically connected between the first control line and the second control line for controlling the opening and closing of the second switch.
  • the multiplexing circuit further includes a first selection signal line for controlling the opening and closing of the first selection switch.
  • the multiplexing circuit further includes a second multiplexing unit.
  • the second multiplexing unit is used for receiving the signal of the second output terminal of the source driving circuit of the display, and used for transmitting the signal to the pixels of the display.
  • the second multiplexing unit includes a first switch unit for transmitting the signal to the first sub-pixel of the second pixel of the display.
  • the first switch unit of the second multiplexing unit includes a first switch and a second switch. Both the first switch and the second switch of the second multiplexing unit are electrically connected between the first output terminal and the first sub-pixel of the second pixel.
  • the first selection switch is electrically connected to the second switch of the second multiplexing unit for controlling the opening and closing of the second switch of the second multiplexing unit.
  • the first switch unit further includes a third switch.
  • the third switch is electrically connected between the first output terminal and the first sub-pixel of the first pixel.
  • the first switch, the second switch, and the third switch are used to simultaneously turn on or turn on the first switch, the second switch, or only the first switch to transmit the signal to all Said first sub-pixel of said first pixel.
  • the multiplexing circuit further includes a third control line.
  • the third control line is electrically connected to the third switch for controlling the opening and closing of the third switch.
  • the first switch unit further includes a first selection switch and a second selection switch.
  • the first selection switch is electrically connected between the first control line and the second control line for controlling the opening and closing of the second switch.
  • the second selection switch is electrically connected between the first control line and the third control line to control the opening and closing of the third switch.
  • the multiplexing circuit further includes a first selection signal line and a second selection signal line. The first selection signal line is used to control the opening and closing of the first selection switch. The second selection signal line is used to control the opening and closing of the second selection switch.
  • the multiplexing circuit further includes a first selection switch and a second selection switch.
  • the first selection switch is electrically connected between the first control line and the second control line for controlling the opening and closing of the second switch.
  • the second selection switch is electrically connected between the first control line and the third control line to control the opening and closing of the third switch.
  • the multiplexing circuit further includes a first selection signal line and a second selection signal line. The first selection signal line is used to control the opening and closing of the first selection switch. The second selection signal line is used to control the opening and closing of the second selection switch.
  • the multiplexing circuit further includes a second multiplexing unit.
  • the second multiplexing unit is used for receiving the signal of the second output terminal of the source driving circuit of the display, and used for transmitting the signal to the pixels of the display.
  • the second multiplexing unit includes a first switch unit for transmitting the signal to the first sub-pixel of the second pixel of the display.
  • the first switch unit of the second multiplexing unit includes a first switch, a second switch, and a third switch. The first switch, the second switch, and the third switch of the second multiplexing unit are all electrically connected to the first output terminal and the first sub-pixel of the second pixel between.
  • the first selection switch is electrically connected to the second switch of the second multiplexing unit for controlling the opening and closing of the second switch of the second multiplexing unit.
  • the second selection switch is electrically connected to the third switch of the second multiplexing unit for controlling the opening and closing of the third switch of the second multiplexing unit.
  • the first multiplexing unit further includes a second switch unit and a third switch unit.
  • the second switch unit is used for transmitting the signal to the second sub-pixel of the first pixel of the display.
  • the third switch unit is used for transmitting the signal to the third sub-pixel of the first pixel of the display.
  • Each of the second switch unit and the third switch unit includes two switches. Both the first switch of the second switch unit and the second switch of the second switch unit are electrically connected between the first output terminal and the second sub-pixel of the first pixel.
  • the first switch of the second switch unit and the second switch of the second switch unit are used to simultaneously turn on or turn on separately to transmit the signal to the second switch of the first pixel Sub-pixel.
  • Both the first switch of the third switch unit and the second switch of the third switch unit are electrically connected between the first output terminal and the third sub-pixel of the first pixel.
  • the first switch of the third switch unit and the second switch of the third switch unit are used to simultaneously turn on or turn on separately to transmit the signal to the third switch of the first pixel Sub-pixel.
  • each switch unit has at least two controllable switches, which can be turned on at the same time or separately to turn on the signal Transmit to the sub-pixels to realize the selection of the appropriate transistor channel width-to-length ratio when displaying at different frame rates to improve the display quality of the picture. Will not cause low-frequency flicker of the screen and save power.
  • Figure 1 shows a schematic diagram of the structure of an existing multiplexing circuit
  • FIG. 2 shows a schematic diagram of signal timing of the multiplexing circuit of FIG. 1;
  • Fig. 3 shows a schematic structural diagram of a multiplexing circuit according to an embodiment of the present disclosure
  • FIG. 4 shows a schematic diagram of signal timing of an embodiment of the multiplexing circuit of FIG. 3;
  • FIG. 5 shows a schematic diagram of signal timing of another embodiment of the multiplexing circuit of FIG. 3;
  • Fig. 6 shows a schematic structural diagram of a multiplexing circuit according to an embodiment of the present disclosure
  • FIG. 7 shows a schematic diagram of signal timing of an embodiment of the multiplexing circuit of FIG. 6;
  • FIG. 8 shows a schematic diagram of signal timing of another embodiment of the multiplexing circuit of FIG. 6;
  • FIG. 9 shows a schematic diagram of signal timing of another embodiment of the multiplexing circuit of FIG. 6;
  • FIG. 10 shows a schematic structural diagram of a multiplexing circuit according to an embodiment of the present disclosure
  • FIG. 11 shows a schematic structural diagram of a multiplexing circuit according to an embodiment of the present disclosure
  • FIG. 12 shows a schematic structural diagram of a multiplexing circuit according to an embodiment of the present disclosure
  • FIG. 13 shows a schematic diagram of signal timing of an embodiment of the multiplexing circuit of FIGS. 10-12;
  • FIG. 14 shows a schematic diagram of signal timing of another embodiment of the multiplexing circuit of FIGS. 10-12;
  • FIG. 15 shows a schematic structural diagram of a multiplexing circuit according to an embodiment of the present disclosure
  • FIG. 16 shows a schematic diagram of signal timing of an embodiment of the multiplexing circuit of FIG. 15;
  • FIG. 17 shows a schematic diagram of signal timing of another embodiment of the multiplexing circuit of FIG. 15;
  • FIG. 18 shows a schematic structural diagram of a multiplexing circuit according to an embodiment of the present disclosure
  • FIG. 19 shows a schematic structural diagram of a multiplexing circuit according to an embodiment of the present disclosure.
  • FIG. 20 shows a schematic structural diagram of a multiplexing circuit according to an embodiment of the present disclosure
  • FIG. 21 shows a schematic structural diagram of a multiplexing circuit according to an embodiment of the present disclosure.
  • FIG. 22 shows a schematic structural diagram of a multiplexing circuit according to an embodiment of the present disclosure.
  • the present disclosure provides a multiplexing circuit 1000, including a first multiplexing unit 1100, a first control line Mux_R1, and a second control line Mux_R2.
  • the first multiplexing unit 1100 is used to receive the signal from the first output terminal D1+ of the source driving circuit of the display, and is used to transmit the signal to the pixel 300 of the display.
  • the first multiplexing unit 1100 includes a first switch unit 1110 for transmitting the signal to the first sub-pixel R+ of the first pixel of the display.
  • the first switch unit 1110 includes a first switch T1-1 and a second switch T1-2. The first switch T1-1 and the second switch T1-2 are electrically connected between the first output terminal D1+ and the first sub-pixel R+ of the first pixel.
  • the first control line Mux_R1 is electrically connected to the first switch T1-1 for controlling the opening and closing of the first switch T1-1.
  • the second control line Mux_R2 is electrically connected to the second switch T1-2 for controlling the opening and closing of the second switch T1-2.
  • the first switch T1-1 and the second switch T1-2 are used to simultaneously turn on, or only turn on the first switch T1-1 or only turn on the second switch T1-2 to transmit the signal To the first sub-pixel R+ of the first pixel.
  • the first multiplexing unit 1100 further includes a second switch unit 1120 and a third switch unit 1130.
  • the second switch unit 1120 is used to transmit the signal to the second sub-pixel G- of the display.
  • the third switch unit 1130 is used to transmit the signal to the third sub-pixel B+ of the display.
  • the second switch unit 1120 and the third switch unit 1130 each include two switches.
  • the first switch T2-1 of the second switch unit 1120 and the second switch T2-2 of the second switch unit 1120 are both electrically connected to the first output terminal D1+ and the second sub Between pixels G-.
  • the first switch T2-1 of the second switch unit 1120 and the second switch T2-2 of the second switch unit 1120 are used to turn on simultaneously or to turn on separately to transmit the signal to the The second sub-pixel G-.
  • the first switch T3-1 of the third switch unit 1130 and the second switch T3-2 of the third switch unit 1130 are electrically connected between the first output terminal D1+ and the third sub-pixel B+ .
  • the first switch T3-1 of the third switch unit 1130 and the second switch T3-2 of the third switch unit 1130 are used to simultaneously turn on or turn on separately to transmit the signal to the The third sub-pixel B+.
  • the third control line Mux_G1 is electrically connected to the first switch T2-1 of the second switch unit 1120 for controlling the opening and closing of the first switch T2-1.
  • the fourth control line Mux_G2 is electrically connected to the second switch T2-2 of the second switch unit 1120 for controlling the opening and closing of the second switch T2-2.
  • the fifth control line Mux_B1 is electrically connected to the first switch T3-1 of the third switch unit 1130 for controlling the opening and closing of the first switch T3-1.
  • the sixth control line Mux_B2 is electrically connected to the second switch T3-2 of the third switch unit 1130 for controlling the opening and closing of the second switch T3-2.
  • the second multiplexing unit 1200 is similar to the first multiplexing unit 1100.
  • the second multiplexing unit 1200 includes three switch units respectively corresponding to different sub-pixels, and each switch unit includes two switches.
  • the signal of the first output terminal D1+ is electrically opposite to the signal of the second output terminal D2-. Specifically, this arrangement can reduce crosstalk between signals, but the present disclosure is not limited to this.
  • the first sub-pixel R+ of the first pixel is a red sub-pixel.
  • the second sub-pixel G- of the first pixel is a green sub-pixel.
  • the third sub-pixel B+ of the first pixel is a blue sub-pixel.
  • this disclosure is not limited to this. The arrangement, number and color of sub-pixels can be adjusted according to actual conditions.
  • the signal of the first sub-pixel R+ is electrically opposite to the signal of the second sub-pixel G-.
  • the signal of the second sub-pixel G- is electrically opposite to the signal of the third sub-pixel B+.
  • the switch is, for example, a P-channel MOSFET or an N-channel MOSFET, or a thin film transistor. This disclosure is not limited to this.
  • the number of sub-pixels and the number of multiplexing units are only examples, and the present invention is not limited thereto.
  • the first switch unit 1110' further includes a third switch T1-3.
  • the third switch T1-3 is electrically connected between the first output terminal D1+ and the first sub-pixel R+.
  • the first switch T1-1, the second switch T1-2, and the third switch T1-3 are used to turn on at the same time or separately to transmit the signal to the first sub-pixel R+.
  • the multiplexing circuit 1000' further includes a first control line Mux_R1, a second control line Mux_R2, and a third control line Mux_R3.
  • the first control line Mux_R1 is electrically connected to the first switch T1-1 for controlling the opening and closing of the first switch T1-1.
  • the second control line Mux_R2 is electrically connected to the second switch T1-2 for controlling the opening and closing of the second switch T1-2.
  • the third control line Mux_R3 is electrically connected to the third switch T1-3 for controlling the opening and closing of the third switch T1-3.
  • the first multiplexing unit 1100' and the second multiplexing unit 1200' of the multiplexing circuit 1000' each include three switch units, and each switch unit includes three switches .
  • Each switch unit corresponds to a sub-pixel.
  • the switch units corresponding to the red sub-pixels R+ and R- are controlled by three control lines Mux_R1, Mux_R2, and Mux_R3.
  • the switch units corresponding to the green sub-pixels G- and G+ are controlled by three control lines Mux_G1, Mux_G2, and Mux_G3.
  • the switch units corresponding to the blue sub-pixels B+ and B- are controlled by three control lines Mux_B1, Mux_B2, and Mux_B3.
  • the switch is, for example, a P-channel MOSFET or an N-channel MOSFET, or a thin film transistor. This disclosure is not limited to this.
  • the number of sub-pixels and the number of multiplexing units are only examples, and the present invention is not limited thereto.
  • the multiplexing circuit 1000' provides signals in the manner shown in FIG. 7, and only one switch in each switch unit is turned on. status.
  • the advantage is that it will not cause low-frequency flicker of the picture and save power.
  • the multiplexing circuit 1000' provides signals in the manner shown in FIG. 8, and two switches in each switch unit are turned on.
  • the state provides a larger aspect ratio equivalently.
  • the multiplexing circuit 1000' provides signals in the manner shown in FIG. 9, and three switches in each switch unit are in an on state Provides a larger aspect ratio equivalently.
  • the first switch unit 2110 further includes a first selection switch TS1.
  • the first selection switch TS1 is electrically connected between the first control line Mux_R and the second control line Mux_R2 for controlling the opening and closing of the second switch T1-2.
  • the multiplexing circuit 2000 further includes a first selection signal line Mux_S for controlling the opening and closing of the first selection switch TS1.
  • each multiplexing unit includes three switch units, and each switch unit corresponds to a selection switch.
  • the switch is, for example, a P-channel MOSFET or an N-channel MOSFET, or a thin film transistor. This disclosure is not limited to this.
  • the number of sub-pixels and the number of multiplexing units are only examples, and the present invention is not limited thereto.
  • the multiplexing circuit 2000' further includes a first selection switch TS1.
  • the first selection switch TS1 is electrically connected between the first control line Mux_R and the second control line Mux_R2 for controlling the opening and closing of the second switch T1-2.
  • the multiplexing circuit 2000' also includes a first selection signal line Mux_S for controlling the opening and closing of the first selection switch TS1.
  • the multiplexing circuit 2000' further includes a second multiplexing unit 2200'.
  • the second multiplexing unit 2200' is used to receive the signal from the second output terminal D2- of the source driving circuit of the display, and to transmit the signal to the pixels of the display.
  • the second multiplexing unit 2200' includes a first switch unit 2210' for transmitting the signal to the first sub-pixel R- of the second pixel of the display.
  • the first switch unit 2210' of the second multiplexing unit 2200' includes a first switch T4-1 and a second switch T4-2.
  • the first switch T4-1 and the second switch T4-2 of the second multiplexing unit 2200' are both electrically connected to the second output terminal D2- and the second pixel of the Between the first sub-pixel R-.
  • the first selection switch TS1 is electrically connected to the second switch T4-2 of the second multiplexing unit 2200' for controlling the second switch T4-2 of the second multiplexing unit 2200' Opening and closing of switch T4-2.
  • the multiplexing circuit 2000' is a simplification of the multiplexing circuit 2000, and only the first multiplexing unit 2100' has select switches TS1, TS2, and TS3, and the second The multiplexing unit 2200' and the first multiplexing unit 2100' share the selection switches TS1, TS2, and TS3.
  • the advantage is to reduce the number of selector switches, reduce cost and circuit wiring area, and increase circuit density.
  • the switch is, for example, a P-channel MOSFET or an N-channel MOSFET, or a thin film transistor. This disclosure is not limited to this.
  • the number of sub-pixels and the number of multiplexing units are only examples, and the present invention is not limited thereto.
  • the multiplexing circuit 2000 is a simplification of the multiplexing circuit 2000'.
  • the selector switches TS1, TS2, and TS3 of the multiplexing circuit 2000' The first multiplexing unit 2100' is removed and concentrated together. The advantage is to reduce the circuit area and increase the density of the circuit.
  • the switch is, for example, a P-channel MOSFET or an N-channel MOSFET, or a thin film transistor. This disclosure is not limited to this.
  • the number of sub-pixels and the number of multiplexing units are only examples, and the present invention is not limited thereto.
  • the multiplexing circuits 2000, 2000', and 2000" provide signals in the manner shown in FIG. 13, and each switch unit only There is a switch in the on state.
  • the advantage is that it will not cause low-frequency flickering of the screen and save power.
  • the multiplexing circuits 2000, 2000', and 2000" provide signals in the manner shown in FIG. 14, and each switch unit has The two switches are turned on to provide a larger aspect ratio equivalently.
  • the first switch unit 3110 further includes a first selection switch TS1-1 and a second selection switch TS2-1.
  • the first selection switch TS1-1 is electrically connected between the first control line Mux_R and the second control line Mux_R2 for controlling the opening and closing of the second switch T1-2.
  • the second selection switch TS2-1 is electrically connected between the first control line Mux_R and the third control line Mux_R3 for controlling the opening and closing of the third switch T1-3.
  • the multiplexing circuit 3000 further includes a first selection signal line Mux_S1 and a second selection signal line Mux_S2.
  • the first selection signal line Mux_S1 is used to control the opening and closing of the first selection switch TS1-1.
  • the second selection signal line Mux_S2 is used to control the opening and closing of the second selection switch TS2-1.
  • the switch is, for example, a P-channel MOSFET or an N-channel MOSFET, or a thin film transistor. This disclosure is not limited to this.
  • the number of sub-pixels and the number of multiplexing units are only examples, and the present invention is not limited thereto.
  • the multiplexing circuit 3000' further includes a second multiplexing unit 3200'.
  • the second multiplexing unit 3200' is used to receive the signal from the second output terminal D2- of the source driving circuit of the display, and to transmit the signal to the pixels of the display.
  • the second multiplexing unit 3200' includes a first switch unit 3210' for transmitting the signal to the first sub-pixel R- of the second pixel of the display.
  • the first switch unit 3210' of the second multiplexing unit 3200' includes a first switch T4-1, a second switch T4-2, and a third switch T4-3.
  • the first switch T4-1, the second switch T4-2, and the third switch T4-3 of the second multiplexing unit 3200' are all electrically connected to the second output terminal D2- Between the first sub-pixel R- of the second pixel.
  • the first selection switch TS1-1 is electrically connected to the second switch T4-2 of the second multiplexing unit 3200' for controlling the second multiplexing unit 3200' The opening and closing of the second switch T4-2.
  • the second selection switch TS2-1 is electrically connected to the third switch T4-3 of the second multiplexing unit 3200' for controlling the second multiplexing unit 3200' The opening and closing of the third switch T4-3.
  • the multiplexing circuit 3000' is a simplification of the multiplexing circuit 3000, and only the first multiplexing unit 3100' has first selection switches TS1-1, TS1- 2 and TS1-3 and the second selection switches TS2-1, TS2-2 and TS2-3, the second multiplexing unit 3200' and the first multiplexing unit 3100' share the first Selection switches TS1-1, TS1-2, and TS1-3 and second selection switches TS2-1, TS2-2, and TS2-3.
  • the advantage is to reduce the number of selector switches, reduce cost and circuit area, and increase circuit density.
  • the switch is, for example, a P-channel MOSFET or an N-channel MOSFET, or a thin film transistor. This disclosure is not limited to this.
  • the number of sub-pixels and the number of multiplexing units are only examples, and the present invention is not limited thereto.
  • the multiplexing circuit 3000" further includes a first selection switch TS1-1 and a second selection switch TS2-1.
  • the first selection switch TS1- 1 is electrically connected between the first control line Mux_R and the second control line Mux_R2 to control the opening and closing of the second switch T1-2.
  • the second selector switch TS2-1 is electrically connected to the The first control line Mux_R and the third control line Mux_R3 are used to control the opening and closing of the third switch TS1-3.
  • the multiplexing circuit 3000" also includes a first selection signal line Mux_S1 and The second selection signal line Mux_S2.
  • the first selection signal line Mux_S1 is used to control the opening and closing of the first selection switch TS1-1.
  • the second selection signal line Mux_S2 is used to control the opening and closing of the second selection switch TS2-1.
  • the multiplexing circuit 3000" is a simplification of the multiplexing circuit 3000'.
  • the first selection switches TS1-1, TS1-2, and TS1 of the multiplexing circuit 3000' -3 and the second selection switches TS2-1, TS2-2, and TS2-3 are removed from the first multiplexing unit 3100' and assembled together.
  • the advantage is that the circuit area is reduced and the circuit density is increased.
  • the switch is, for example, a P-channel MOSFET or an N-channel MOSFET, or a thin film transistor. This disclosure is not limited to this.
  • the number of sub-pixels and the number of multiplexing units are only examples, and the present invention is not limited thereto.
  • the multiplexing circuits 3000, 3000', and 3000" provide signals in the manner shown in FIG. 16, and each switch unit has Both switches are on.
  • the multiplexing circuits 3000, 3000', and 3000" provide signals in the manner shown in FIG. 17, and each switch unit has three Both switches are turned on to provide a larger aspect ratio equivalently.
  • the multiplexing circuits 3000, 3000', and 3000" may have only one switch in each switch unit in the on state, similar to the multiplexing circuit. Illustrated by circuit 2000. The advantage is that it will not cause low-frequency flicker of the picture and save power.
  • the multiplexing circuit of an embodiment of the present disclosure may also be a one-to-two multiplexing circuit, one-to-four multiplexing circuit, one-to-six multiplexing circuit, and so on.
  • the multiplexing circuit of an embodiment of the present disclosure is a one-to-two multiplexing circuit 4000, which includes a first switch unit 4110 and a second switch unit 4120.
  • the multiplexing circuit 4000 may also include three switches for each switch unit of the multiplexing circuit 1000'. Either as the multiplexing circuit 2000 includes a selection switch, or as the multiplexing circuit 2000' or 2000" with a simplified circuit. This disclosure will not be repeated.
  • the multiplexing circuit 4000 can also be like the multiplexing circuit 3000.
  • Each switch unit of the multiplexing circuit 3000 includes three switches and two selection switches. Or it has a simplified circuit like the multiplexing circuit 3000' or 3000". This disclosure will not be repeated.
  • the multiplexing circuit of an embodiment of the present disclosure is a pair of four multiplexing circuit 5000, including a first switch unit 5110, a second switch unit 5120, a third switch unit 5130, and a fourth switch unit 5110. Switch unit 5140.
  • the multiplexing circuit 5000 may also include three switches in each switch unit of the multiplexing circuit 1000'. Either as the multiplexing circuit 2000 includes a selection switch, or as the multiplexing circuit 2000' or 2000" with a simplified circuit. This disclosure will not be repeated.
  • the multiplexing circuit 5000 can also be like the multiplexing circuit 3000.
  • Each switch unit includes three switches and two selection switches. Or it has a simplified circuit like the multiplexing circuit 3000' or 3000". This disclosure will not be repeated.
  • the multiplexing circuit of an embodiment of the present disclosure is a one-to-six multiplexing circuit 6000, including a first switch unit 6110, a second switch unit 6120, a third switch unit 6130, and a fourth switch unit 6110.
  • the multiplexing circuit 6000 may also include three switches in each switch unit of the multiplexing circuit 1000'. Either as the multiplexing circuit 2000 includes a selection switch, or as the multiplexing circuit 2000' or 2000" with a simplified circuit. This disclosure will not be repeated.
  • the multiplexing circuit 6000 can also be like the multiplexing circuit 3000.
  • Each switch unit of the multiplexing circuit 3000 includes three switches and two selection switches. Or it has a simplified circuit like the multiplexing circuit 3000' or 3000". This disclosure will not be repeated.
  • each switch unit there are at least two controllable switches in each switch unit, which can be turned on at the same time or separately to transmit the signal to the sub-pixels, so as to achieve different frame rates.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

一种多路复用电路（1000）。所述多路复用电路（1000）包括第一多路复用单元（1100）。所述第一多路复用单元（1100）用以接收显示器的源极驱动电路的第一输出端（D+）的讯号，并用以向所述显示器的画素（300）传送所述讯号。所述第一多路复用单元（1100）包括第一开关单元（1110）用以向所述显示器的第一画素的第一子画素（R+）传送所述讯号。所述第一开关单元（1110）包括第一开关（T1-1）及第二开关（T1-2）。所述第一开关（T1-1）及所述第二开关（T1-2）均电连接于所述第一输出端（D+）与所述第一画素的所述第一子画素（R+）之间。所述第一开关（T1-1）及所述第二开关（T1-2）用以同时开启或仅开启其中之一以将所述讯号传送至所述第一画素的所述第一子画素（R+）。

Description

多路复用电路 技术领域
本揭示涉及显示技术领域，特别涉及一种多路复用电路。
 背景技术
目前的显示器的帧频一般为60HZ，即每秒内显示器的画面刷新60次，使人眼看到的画面是动态流畅的。在某些应用场景下，例如待机时，为了节省显示器的功耗，需要显示器降频显示。例如将帧频从60HZ降为30HZ。在另外一些场景下，例如显示动画时，需要提高显示器的帧频，例如将帧频从60HZ上升为90HZ或120HZ，从而使画面更为流畅。因此，提出了动态帧频显示技术以使显示器于不同的场景，变换显示帧频。
另外，现有的显示器一般使用一对一多路复用或一对三多路复用技术。参照图1及图2，一对三多路复用技术是用一条数据线采用分时复用的原理给3个子画素充电的技术。对于同一个屏幕而言，相比于一对一多路复用技术，采用一对三多路复用技术可减少三分之二源极线走线，减小源极线扇出的空间，进而减小显示屏幕的下边框，实现窄边框设计。
按照现有的驱动电路设计，低帧频显示器的多路复用电路里的晶体管通道宽长比的值通常设计的较小。若要兼容高帧频显示，多路复用电路里的晶体管通道宽长比的值必要变更设计的较大，但是这样反而会导致低帧频显示画面闪烁并且功耗高于原始的低帧频显示器设计。
 技术问题
现有驱动电路设计低帧频显示器的多路复用电路若要兼容高帧频显示，会导致低帧频显示画面闪烁并且功耗高于原始的低帧频显示器设计。
 技术解决方案
为解决上述技术问题，本揭示提供一种多路复用电路，包括第一多路复用单元、第一控制线以及第二控制线。所述第一多路复用单元用以接收显示器的源极驱动电路的第一输出端的讯号，并用以向所述显示器的画素传送所述讯号。所述第一多路复用单元包括第一开关单元用以向所述显示器的第一画素的第一子画素传送所述讯号。所述第一开关单元包括第一开关及第二开关。所述第一开关及所述第二开关均电连接于所述第一输出端与所述第一画素的所述第一子画素之间。所述第一控制线电连接至所述第一开关，用以控制所述第一开关的启闭。所述第二控制线电连接至所述第二开关，用以控制所述第二开关的启闭。所述第一开关及所述第二开关用以同时开启或仅开启其中之一以将所述讯号传送至所述第一画素的所述第一子画素。
于本揭示其中的一实施例中，所述的第一开关单元还包括第一选择开关。所述第一选择开关电连接于所述第一控制线与所述第二控制线之间，用以控制所述第二开关的启闭。所述多路复用电路还包括第一选择讯号线，用以控制所述第一选择开关的启闭。
于本揭示其中的一实施例中，所述的多路复用电路还包括第一选择开关。所述第一选择开关电连接于所述第一控制线与所述第二控制线之间，用以控制所述第二开关的启闭。所述多路复用电路还包括第一选择讯号线，用以控制所述第一选择开关的启闭。
于本揭示其中的一实施例中，所述的多路复用电路还包括第二多路复用单元。所述第二多路复用单元用以接收所述显示器的所述源极驱动电路的第二输出端的讯号，并用以向所述显示器的所述画素传送所述讯号。所述第二多路复用单元包括第一开关单元用以向所述显示器的第二画素的第一子画素传送所述讯号。所述第二多路复用单元的所述第一开关单元包括第一开关以及第二开关。所述第二多路复用单元的所述第一开关以及所述第二开关均电连接于所述第一输出端与所述第二画素的所述第一子画素之间。所述第一选择开关电连接于所述第二多路复用单元的所述第二开关，用以控制所述第二多路复用单元的所述第二开关的启闭。
于本揭示其中的一实施例中，所述的第一开关单元还包括第三开关。所述第三开关电连接于所述第一输出端与所述第一画素的所述第一子画素之间。所述第一开关、所述第二开关以及所述第三开关用以同时开启或开启所述第一开关、所述第二开关或仅开启所述第一开关以将所述讯号传送至所述第一画素的所述第一子画素。
于本揭示其中的一实施例中，所述的多路复用电路还包括第三控制线。所述第三控制线电连接至所述第三开关，用以控制所述第三开关的启闭。
于本揭示其中的一实施例中，所述的第一开关单元还包括第一选择开关以及第二选择开关。所述第一选择开关电连接于所述第一控制线与所述第二控制线之间，用以控制所述第二开关的启闭。所述第二选择开关电连接于所述第一控制线与所述第三控制线之间，用以控制所述第三开关的启闭。所述多路复用电路还包括第一选择讯号线以及第二选择讯号线。所述第一选择讯号线用以控制所述第一选择开关的启闭。所述第二选择讯号线用以控制所述第二选择开关的启闭。
于本揭示其中的一实施例中，所述的多路复用电路还包括第一选择开关以及第二选择开关。所述第一选择开关电连接于所述第一控制线与所述第二控制线之间，用以控制所述第二开关的启闭。所述第二选择开关电连接于所述第一控制线与所述第三控制线之间，用以控制所述第三开关的启闭。所述多路复用电路还包括第一选择讯号线以及第二选择讯号线。所述第一选择讯号线用以控制所述第一选择开关的启闭。所述第二选择讯号线用以控制所述第二选择开关的启闭。
于本揭示其中的一实施例中，所述的多路复用电路还包括第二多路复用单元。所述第二多路复用单元用以接收所述显示器的所述源极驱动电路的第二输出端的讯号，并用以向所述显示器的所述画素传送所述讯号。所述第二多路复用单元包括第一开关单元用以向所述显示器的第二画素的第一子画素传送所述讯号。所述第二多路复用单元的所述第一开关单元包括第一开关、第二开关以及第三开关。所述第二多路复用单元的所述第一开关、所述第二开关以及所述第三开关均电连接于所述第一输出端与所述第二画素的所述第一子画素之间。所述第一选择开关电连接于所述第二多路复用单元的所述第二开关，用以控制所述第二多路复用单元的所述第二开关的启闭。所述第二选择开关电连接于所述第二多路复用单元的所述第三开关，用以控制所述第二多路复用单元的所述第三开关的启闭。
于本揭示其中的一实施例中，所述的第一多路复用单元还包括第二开关单元以及第三开关单元。所述第二开关单元用以向所述显示器的所述第一画素的第二子画素传送所述讯号。所述第三开关单元用以向所述显示器的所述第一画素的第三子画素传送所述讯号。所述第二开关单元与所述第三开关单元均包括两个开关。所述第二开关单元的第一开关以及所述第二开关单元的第二开关均电连接于所述第一输出端与所述第一画素的所述第二子画素之间。所述第二开关单元的所述第一开关以及所述第二开关单元的所述第二开关用以同时开启或各别开启以将所述讯号传送至所述第一画素的所述第二子画素。所述第三开关单元的第一开关及所述第三开关单元的第二开关均电连接于所述第一输出端与所述第一画素的所述第三子画素之间。所述第三开关单元的所述第一开关以及所述第三开关单元的所述第二开关用以同时开启或各别开启以将所述讯号传送至所述第一画素的所述第三子画素。
 有益效果
相较于现有技术，为解决上述技术问题，本揭示提供的多路复用电路中，每一开关单元中至少有两个可控开关，可选择同时开启或各别开启以将所述讯号传送至子画素，实现在不同帧频显示时，可选择合适的晶体管通道宽长比，提高画面的显示品质。不会造成画面的低频闪烁且较省电。
 附图说明
图1显示一现有的多路复用电路的结构示意图；
图2显示图1的多路复用电路的讯号时序示意图；
图3显示根据本揭示的一实施例的多路复用电路的结构示意图；
图4显示图3的多路复用电路的一实施例的讯号时序示意图；
图5显示图3的多路复用电路的另一实施例的讯号时序示意图；
图6显示根据本揭示的一实施例的多路复用电路的结构示意图；
图7显示图6的多路复用电路的一实施例的讯号时序示意图；
图8显示图6的多路复用电路的另一实施例的讯号时序示意图；
图9显示图6的多路复用电路的又一实施例的讯号时序示意图；
图10显示根据本揭示的一实施例的多路复用电路的结构示意图；
图11显示根据本揭示的一实施例的多路复用电路的结构示意图；
图12显示根据本揭示的一实施例的多路复用电路的结构示意图；
图13显示图10-12的多路复用电路的一实施例的讯号时序示意图；
图14显示图10-12的多路复用电路的另一实施例的讯号时序示意图；
图15显示根据本揭示的一实施例的多路复用电路的结构示意图；
图16显示图15的多路复用电路的一实施例的讯号时序示意图；
图17显示图15的多路复用电路的另一实施例的讯号时序示意图；
图18显示根据本揭示的一实施例的多路复用电路的结构示意图；
图19显示根据本揭示的一实施例的多路复用电路的结构示意图；
图20显示根据本揭示的一实施例的多路复用电路的结构示意图；
图21显示根据本揭示的一实施例的多路复用电路的结构示意图；及
图22显示根据本揭示的一实施例的多路复用电路的结构示意图。
 本发明的最佳实施方式
以下各实施例的说明是参考附加的图式，用以例示本揭示可用以实施的特定实施例。
为了让本揭示的上述及其他目的、特征、优点能更明显易懂，下文将特举本揭示优选实施例，并配合所附图式，作详细说明如下。再者，本揭示所提到的方向用语，例如上、下、顶、底、前、后、左、右、内、外、侧层、周围、中央、水平、横向、垂直、纵向、轴向、径向、最上层或最下层等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本揭示，而非用以限制本揭示。
在图中，结构相似的单元是以相同标号表示。
参照图3，本揭示提供一种多路复用电路1000，包括第一多路复用单元1100、第一控制线Mux_R1以及第二控制线Mux_R2。所述第一多路复用单元1100用以接收显示器的源极驱动电路的第一输出端D1+的讯号，并用以向所述显示器的画素300传送所述讯号。所述第一多路复用单元1100包括第一开关单元1110用以向所述显示器的第一画素的第一子画素R+传送所述讯号。所述第一开关单元1110包括第一开关T1-1及第二开关T1-2。所述第一开关T1-1及所述第二开关T1-2均电连接于所述第一输出端D1+与所述第一画素的所述第一子画素R+之间。所述第一控制线Mux_R1电连接至所述第一开关T1-1，用以控制所述第一开关T1-1的启闭。所述第二控制线Mux_R2电连接至所述第二开关T1-2，用以控制所述第二开关T1-2的启闭。所述第一开关T1-1及所述第二开关T1-2用以同时开启、或仅开启所述第一开关T1-1或仅开启所述第二开关T1-2以将所述讯号传送至所述第一画素的所述第一子画素R+。
参照图3，于本揭示其中的一实施例中，所述的第一多路复用单元1100还包括第二开关单元1120以及第三开关单元1130。所述第二开关单元1120用以向所述显示器的第二子画素G-传送所述讯号。所述第三开关单元1130用以向所述显示器的第三子画素B+传送所述讯号。所述第二开关单元1120与所述第三开关单元1130均包括两个开关。所述第二开关单元1120的所述第一开关T2-1以及所述第二开关单元1120的所述第二开关T2-2均电连接于所述第一输出端D1+与所述第二子画素G-之间。所述第二开关单元1120的所述第一开关T2-1以及所述第二开关单元1120的所述第二开关T2-2用以同时开启或各别开启以将所述讯号传送至所述第二子画素G-。所述第三开关单元1130的第一开关T3-1及所述第三开关单元1130的第二开关T3-2均电连接于所述第一输出端D1+与所述第三子画素B+之间。所述第三开关单元1130的所述第一开关T3-1以及所述第三开关单元1130的所述第二开关T3-2用以同时开启或各别开启以将所述讯号传送至所述第三子画素B+。
具体的，第三控制线Mux_G1电连接至所述第二开关单元1120的所述第一开关T2-1，用以控制所述第一开关T2-1的启闭。第四控制线Mux_G2电连接至所述第二开关单元1120的所述第二开关T2-2，用以控制所述第二开关T2-2的启闭。第五控制线Mux_B1电连接至所述第三开关单元1130的所述第一开关T3-1，用以控制所述第一开关T3-1的启闭。第六控制线Mux_B2电连接至所述第三开关单元1130的所述第二开关T3-2，用以控制所述第二开关T3-2的启闭。
具体的，所述第二多路复用单元1200类似所述第一多路复用单元1100。所述第二多路复用单元1200包含三个开关单元分别对应至不同的子画素，每个开关单元中包含两个开关。
于本揭示其中的一实施例中，所述的多路复用电路1000，其中，所述第一输出端D1+的讯号与所述第二输出端D2-的讯号电性相反。具体的，此种安排方式可降低讯号间的串扰，但本揭示不限于此。
具体的，所述第一画素的第一子画素R+为红色子画素。所述第一画素的第二子画素G-为绿色子画素。所述第一画素的第三子画素B+为蓝色子画素。但本揭示不限于此。子画素的排列方式、数目与颜色可依实际情况调整。
具体的，第一子画素R+的讯号与第二子画素G-的讯号电性相反。第二子画素G-的讯号与第三子画素B+的讯号电性相反。此种安排方式可降低讯号间的串扰，但本揭示不限于此。
具体的，所述开关例如是P通道金氧半场效晶体管或是N通道金氧半场效晶体管，或是薄膜晶体管。本揭示不限于此。
具体的，子画素的数目与多路复用单元的数目仅为示例，本发明不限于此。
参照图4，具体的，在需要较小的开关晶体管通道宽长比时，以图4所示的方式提供信号，每一开关单元中仅有一个开关处于开启状态。优点是不会造成画面的低频闪烁且较省电。
参照图5，具体的，在需要较大的开关晶体管通道宽长比时，以图5所示的方式提供信号，每一开关单元中有两个开关处于开启状态以等效提供较大的宽长比。
参照图6，于本揭示其中的一实施例中，所述的第一开关单元1110’还包括第三开关T1-3。所述第三开关T1-3电连接于所述第一输出端D1+与所述第一子画素R+之间。所述第一开关T1-1、所述第二开关T1-2以及所述第三开关T1-3用以同时开启或各别开启以将所述讯号传送至所述第一子画素R+。
于本揭示其中的一实施例中，所述的多路复用电路1000’还包括第一控制线Mux_R1、第二控制线Mux_R2以及第三控制线Mux_R3。所述第一控制线Mux_R1电连接至所述第一开关T1-1，用以控制所述第一关T1-1的启闭。所述第二控制线Mux_R2电连接至所述第二开关T1-2，用以控制所述第二开关T1-2的启闭。所述第三控制线Mux_R3电连接至所述第三开关T1-3，用以控制所述第三开关T1-3的启闭。
具体的，所述的多路复用电路1000’的所述第一多路复用单元1100’与第二多路复用单元1200’均包括三个开关单元，每个开关单元包括三个开关。每个开关单元各别对应至一个子画素。
具体的，对应至红色子画素R+及R-的开关单元由三条控制线Mux_R1、Mux_R2、Mux_R3来控制。对应至绿色子画素G-及G+的开关单元由三条控制线Mux_G1、Mux_G2、Mux_G3来控制。对应至蓝色子画素B+及B-的开关单元由三条控制线Mux_B1、Mux_B2、Mux_B3来控制。
具体的，所述开关例如是P通道金氧半场效晶体管或是N通道金氧半场效晶体管，或是薄膜晶体管。本揭示不限于此。
具体的，子画素的数目与多路复用单元的数目仅为示例，本发明不限于此。
参照图7，具体的，在需要较小的开关晶体管通道宽长比时，所述多路复用电路1000’以图7所示的方式提供信号，每一开关单元中仅有一个开关处于开启状态。优点是不会造成画面的低频闪烁且较省电。
参照图8，具体的，在需要较大的开关晶体管通道宽长比时，所述多路复用电路1000’以图8所示的方式提供信号，每一开关单元中有两个开关处于开启状态以等效提供较大的宽长比。
参照图9，具体的，在需要更大的开关晶体管通道宽长比时，所述多路复用电路1000’以图9所示的方式提供信号，每一开关单元中有三个开关处于开启状态以等效提供更大的宽长比。
参照图10，于本揭示其中的一实施例中，所述的第一开关单元2110还包括第一选择开关TS1。所述第一选择开关TS1电连接于所述第一控制线Mux_R与所述第二控制线Mux_R2之间，用以控制所述第二开关T1-2的启闭。所述多路复用电路2000还包括第一选择讯号线Mux_S，用以控制所述第一选择开关TS1的启闭。
具体的，每一多路复用单元包含三个开关单元，每一开关单元对应至一选择开关。
具体的，所述开关例如是P通道金氧半场效晶体管或是N通道金氧半场效晶体管，或是薄膜晶体管。本揭示不限于此。
具体的，子画素的数目与多路复用单元的数目仅为示例，本发明不限于此。
参照图11，于本揭示其中的一实施例中，所述的多路复用电路2000’还包括第一选择开关TS1。所述第一选择开关TS1电连接于所述第一控制线Mux_R与所述第二控制线Mux_R2之间，用以控制所述第二开关T1-2的启闭。所述多路复用电路2000’还包括第一选择讯号线Mux_S，用以控制所述第一选择开关TS1的启闭。
于本揭示其中的一实施例中，所述的多路复用电路2000’还包括第二多路复用单元2200’。所述第二多路复用单元2200’用以接收所述显示器的所述源极驱动电路的第二输出端D2-的讯号，并用以向所述显示器的所述画素传送所述讯号。所述第二多路复用单元2200’包括第一开关单元2210’用以向所述显示器的第二画素的第一子画素R-传送所述讯号。所述第二多路复用单元2200’的所述第一开关单元2210’包括第一开关T4-1以及第二开关T4-2。所述第二多路复用单元2200’的所述第一开关T4-1以及所述第二开关T4-2均电连接于所述第二输出端D2-与所述第二画素的所述第一子画素R-之间。所述第一选择开关TS1电连接于所述第二多路复用单元2200’的所述第二开关T4-2，用以控制所述第二多路复用单元2200’的所述第二开关T4-2的启闭。
具体的，参照图11，多路复用电路2000’为多路复用电路2000的简化，仅有所述第一多路复用单元2100’具有选择开关TS1、TS2及TS3，所述第二多路复用单元2200’与所述第一多路复用单元2100’共享所述选择开关TS1、TS2及TS3。优点是减少选择开关的数目，降低成本与电路布线面积，提高电路密度。
具体的，所述开关例如是P通道金氧半场效晶体管或是N通道金氧半场效晶体管，或是薄膜晶体管。本揭示不限于此。
具体的，子画素的数目与多路复用单元的数目仅为示例，本发明不限于此。
参照图12，具体的，所述的多路复用电路2000”为所述多路复用电路2000’的简化。将所述多路复用电路2000’的选择开关TS1、TS2及TS3从所述第一多路复用单元2100’中移出并集中在一起。优点是缩小电路面积。提高电路的密度。
具体的，所述开关例如是P通道金氧半场效晶体管或是N通道金氧半场效晶体管，或是薄膜晶体管。本揭示不限于此。
具体的，子画素的数目与多路复用单元的数目仅为示例，本发明不限于此。
参照图13，具体的，在需要较小的开关晶体管通道宽长比时，所述多路复用电路2000、2000’以及2000”以图13所示的方式提供信号，每一开关单元中仅有一个开关处于开启状态。优点是不会造成画面的低频闪烁且较省电。
参照图14，具体的，在需要较大的开关晶体管通道宽长比时，所述多路复用电路2000、2000’以及2000”以图14所示的方式提供信号，每一开关单元中有两个开关处于开启状态以等效提供较大的宽长比。
参照图15，于本揭示其中的一实施例中，所述的第一开关单元3110还包括第一选择开关TS1-1以及第二选择开关TS2-1。所述第一选择开关TS1-1电连接于所述第一控制线Mux_R与所述第二控制线Mux_R2之间，用以控制所述第二开关T1-2的启闭。所述第二选择开关TS2-1电连接于所述第一控制线Mux_R与所述第三控制线Mux_R3之间，用以控制所述第三开关T1-3的启闭。所述多路复用电路3000还包括第一选择讯号线Mux_S1以及第二选择讯号线Mux_S2。所述第一选择讯号线Mux_S1用以控制所述第一选择开关TS1-1的启闭。所述第二选择讯号线Mux_S2用以控制所述第二选择开关TS2-1的启闭。
具体的，所述开关例如是P通道金氧半场效晶体管或是N通道金氧半场效晶体管，或是薄膜晶体管。本揭示不限于此。
具体的，子画素的数目与多路复用单元的数目仅为示例，本发明不限于此。
参照图18，于本揭示其中的一实施例中，所述的多路复用电路3000’还包括第二多路复用单元3200’。所述第二多路复用单元3200’用以接收所述显示器的所述源极驱动电路的第二输出端D2-的讯号，并用以向所述显示器的所述画素传送所述讯号。所述第二多路复用单元3200’包括第一开关单元3210’用以向所述显示器的第二画素的第一子画素R-传送所述讯号。所述第二多路复用单元3200’的所述第一开关单元3210’包括第一开关T4-1、第二开关T4-2以及第三开关T4-3。所述第二多路复用单元3200’的所述第一开关T4-1、所述第二开关T4-2以及所述第三开关T4-3均电连接于所述第二输出端D2-与所述第二画素的所述第一子画素R-之间。所述第一选择开关TS1-1电连接于所述第二多路复用单元3200’的所述第二开关T4-2，用以控制所述第二多路复用单元3200’的所述第二开关T4-2的启闭。所述第二选择开关TS2-1电连接于所述第二多路复用单元3200’的所述第三开关T4-3，用以控制所述第二多路复用单元3200’的所述第三开关T4-3的启闭。
具体的，所述的多路复用电路3000’为所述的多路复用电路3000的简化，仅有所述第一多路复用单元3100’具有第一选择开关TS1-1、TS1-2及TS1-3与第二选择开关TS2-1、TS2-2及TS2-3，所述第二多路复用单元3200’与所述第一多路复用单元3100’共享所述第一选择开关TS1-1、TS1-2及TS1-3与第二选择开关TS2-1、TS2-2及TS2-3。优点是减少选择开关的数目，降低成本与电路面积，提高电路密度。
具体的，所述开关例如是P通道金氧半场效晶体管或是N通道金氧半场效晶体管，或是薄膜晶体管。本揭示不限于此。
具体的，子画素的数目与多路复用单元的数目仅为示例，本发明不限于此。
参照图19，于本揭示其中的一实施例中，所述的多路复用电路3000”还包括第一选择开关TS1-1以及第二选择开关TS2-1。所述第一选择开关TS1-1电连接于所述第一控制线Mux_R与所述第二控制线Mux_R2之间，用以控制所述第二开关T1-2的启闭。所述第二选择开关TS2-1电连接于所述第一控制线Mux_R与所述第三控制线Mux_R3之间，用以控制所述第三开关TS1-3的启闭。所述多路复用电路3000”还包括第一选择讯号线Mux_S1以及第二选择讯号线Mux_S2。所述第一选择讯号线Mux_S1用以控制所述第一选择开关TS1-1的启闭。所述第二选择讯号线Mux_S2用以控制所述第二选择开关TS2-1的启闭。
具体的，所述的多路复用电路3000”为所述多路复用电路3000’的简化。将所述多路复用电路3000’的第一选择开关TS1-1、TS1-2及TS1-3与第二选择开关TS2-1、TS2-2及TS2-3从所述第一多路复用单元3100’中移出并集中在一起。优点是缩小电路面积。提高电路的密度。
具体的，所述开关例如是P通道金氧半场效晶体管或是N通道金氧半场效晶体管，或是薄膜晶体管。本揭示不限于此。
具体的，子画素的数目与多路复用单元的数目仅为示例，本发明不限于此。
参照图16，具体的，在需要较大的开关晶体管通道宽长比时，所述多路复用电路3000、3000’以及3000”以图16所示的方式提供信号，每一开关单元中有两个开关处于开启状态。
参照图17，具体的，在需要更大的开关晶体管通道宽长比时，所述多路复用电路3000、3000’以及3000”以图17所示的方式提供信号，每一开关单元中有三个开关处于开启状态以等效提供更大的宽长比。
具体的，在需要较小的开关晶体管通道宽长比时，所述多路复用电路3000、3000’以及3000”可以每一开关单元中仅有一个开关处于开启状态，类似所述多路复用电路2000的说明。优点是不会造成画面的低频闪烁且较省电。
具体的，虽然上述多路复用电路均以一对三多用电路为例，但本揭示不限制复用的数目。本揭示一实施例的多路复用电路亦可以是一对二多路复用电路、一对四多路复用电路、一对六多路复用电路等。
具体的，参照图20，本揭示一实施例的多路复用电路为一对二多路复用电路4000，包含第一开关单元4110以及第二开关单元4120。所述多路复用电路4000亦可如多路复用电路1000’每一个开关单元包含三个开关。或是如同多路复用电路2000包含选择开关，或是如同多路复用电路2000’或2000”具有化简的电路。本揭示不再赘述。
具体的，所述多路复用电路4000亦可如多路复用电路3000每一个开关单元包含三个开关及两个选择开关。或是如同多路复用电路3000’或3000”具有化简的电路。本揭示不再赘述。
具体的，参照图21，本揭示一实施例的多路复用电路为一对四多路复用电路5000，包含第一开关单元5110、第二开关单元5120、第三开关单元5130以及第四开关单元5140。所述多路复用电路5000亦可如多路复用电路1000’每一个开关单元包含三个开关。或是如同多路复用电路2000包含选择开关，或是如同多路复用电路2000’或2000”具有化简的电路。本揭示不再赘述。
具体的，所述多路复用电路5000亦可如多路复用电路3000每一个开关单元包含三个开关及两个选择开关。或是如同多路复用电路3000’或3000”具有化简的电路。本揭示不再赘述。
具体的，参照图22，本揭示一实施例的多路复用电路为一对六多路复用电路6000，包含第一开关单元6110、第二开关单元6120、第三开关单元6130、第四开关单元6140、第五开关单元6150以及第六开关单元6160。所述多路复用电路6000亦可如多路复用电路1000’每一个开关单元包含三个开关。或是如同多路复用电路2000包含选择开关，或是如同多路复用电路2000’或2000”具有化简的电路。本揭示不再赘述。
具体的，所述多路复用电路6000亦可如多路复用电路3000每一个开关单元包含三个开关及两个选择开关。或是如同多路复用电路3000’或3000”具有化简的电路。本揭示不再赘述。
由于本揭示的实施例的多路复用电路中，每一开关单元中至少有两个可控开关，可选择同时开启或各别开启以将所述讯号传送至子画素，实现在不同帧频显示时，可选择合适的晶体管通道宽长比，提高画面的显示品质。不会造成画面的低频闪烁且较省电。
尽管已经相对于一个或多个实现方式示出并描述了本揭示，但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本揭示包括所有这样的修改和变型，并且仅由所附权利要求的范围限制。特别地关于由上述组件执行的各种功能，用于描述这样的组件的术语旨在对应于执行所述组件的指定功能（例如其在功能上是等价的）的任意组件（除非另外指示），即使在结构上与执行本文所示的本说明书的示范性实现方式中的功能的公开结构不等同。此外，尽管本说明书的特定特征已经相对于若干实现方式中的仅一个被公开，但是这种特征可以与如可以对给定或特定应用而言是期望和有利的其他实现方式的一个或多个其他特征组合。而且，就术语“包括”、“具有”、“含有”或其变形被用在具体实施方式或权利要求中而言，这样的术语旨在以与术语“包含”相似的方式包括。
以上仅是本揭示的优选实施方式，应当指出，对于本领域普通技术人员，在不脱离本揭示原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本揭示的保护范围。

Claims (19)

  1. 一种多路复用电路，其特征在于，包括第一多路复用单元、第一控制线以及第二控制线，所述第一多路复用单元用以接收显示器的源极驱动电路的第一输出端的讯号，并用以向所述显示器的画素传送所述讯号，其中，所述第一多路复用单元包括第一开关单元用以向所述显示器的第一画素的第一子画素传送所述讯号，所述第一开关单元包括第一开关及第二开关，所述第一开关及所述第二开关均电连接于所述第一输出端与所述第一画素的所述第一子画素之间，所述第一控制线电连接至所述第一开关，用以控制所述第一开关的启闭，所述第二控制线电连接至所述第二开关，用以控制所述第二开关的启闭，所述第一开关及所述第二开关用以同时开启或仅开启其中之一以将所述讯号传送至所述第一画素的所述第一子画素。
  2. 如权利要求1所述的多路复用电路，其特征在于，所述第一开关单元还包括第一选择开关，其中，所述第一选择开关电连接于所述第一控制线与所述第二控制线之间，用以控制所述第二开关的启闭，所述多路复用电路还包括第一选择讯号线，用以控制所述第一选择开关的启闭。
  3. 如权利要求1所述的多路复用电路，其特征在于，所述的多路复用电路还包括第一选择开关，其中，所述第一选择开关电连接于所述第一控制线与所述第二控制线之间，用以控制所述第二开关的启闭，所述多路复用电路还包括第一选择讯号线，用以控制所述第一选择开关的启闭。
  4. 如权利要求3所述的多路复用电路，其特征在于，所述多路复用电路还包括第二多路复用单元，其中，所述第二多路复用单元用以接收所述显示器的所述源极驱动电路的第二输出端的讯号，并用以向所述显示器的所述画素传送所述讯号，其中，所述第二多路复用单元包括第一开关单元用以向所述显示器的第二画素的第一子画素传送所述讯号，所述第二多路复用单元的所述第一开关单元包括第一开关以及第二开关，所述第二多路复用单元的所述第一开关以及所述第二开关均电连接于所述第一输出端与所述第二画素的所述第一子画素之间，其中，所述第一选择开关电连接于所述第二多路复用单元的所述第二开关，用以控制所述第二多路复用单元的所述第二开关的启闭。
  5. 如权利要求1所述的多路复用电路，其特征在于，所述第一开关单元还包括第三开关，其中，所述第三开关电连接于所述第一输出端与所述第一画素的所述第一子画素之间，所述第一开关、所述第二开关以及所述第三开关用以同时开启或开启所述第一开关、所述第二开关或仅开启所述第一开关以将所述讯号传送至所述第一画素的所述第一子画素。
  6. 如权利要求5所述的多路复用电路，其特征在于，所述多路复用电路还包括第三控制线，其中，所述第三控制线电连接至所述第三开关，用以控制所述第三开关的启闭。
  7. 如权利要求6所述的多路复用电路，其特征在于，所述第一开关单元还包括第一选择开关以及第二选择开关，其中，所述第一选择开关电连接于所述第一控制线与所述第二控制线之间，用以控制所述第二开关的启闭，所述第二选择开关电连接于所述第一控制线与所述第三控制线之间，用以控制所述第三开关的启闭，所述多路复用电路还包括第一选择讯号线以及第二选择讯号线，其中，所述第一选择讯号线用以控制所述第一选择开关的启闭，所述第二选择讯号线用以控制所述第二选择开关的启闭。
  8. 如权利要求6所述的多路复用电路，其特征在于，所述多路复用电路还包括第一选择开关以及第二选择开关，其中，所述第一选择开关电连接于所述第一控制线与所述第二控制线之间，用以控制所述第二开关的启闭，所述第二选择开关电连接于所述第一控制线与所述第三控制线之间，用以控制所述第三开关的启闭，所述多路复用电路还包括第一选择讯号线以及第二选择讯号线，其中，所述第一选择讯号线用以控制所述第一选择开关的启闭，所述第二选择讯号线用以控制所述第二选择开关的启闭。
  9. 如权利要求6所述的多路复用电路，其特征在于，所述多路复用电路还包括第二多路复用单元，其中，所述第二多路复用单元用以接收所述显示器的所述源极驱动电路的第二输出端的讯号，并用以向所述显示器的所述画素传送所述讯号，其中，所述第二多路复用单元包括第一开关单元用以向所述显示器的第二画素的第一子画素传送所述讯号，所述第二多路复用单元的所述第一开关单元包括第一开关、第二开关以及第三开关，所述第二多路复用单元的所述第一开关、所述第二开关以及所述第三开关均电连接于所述第一输出端与所述第二画素的所述第一子画素之间，其中，所述第一选择开关电连接于所述第二多路复用单元的所述第二开关，用以控制所述第二多路复用单元的所述第二开关的启闭，所述第二选择开关电连接于所述第二多路复用单元的所述第三开关，用以控制所述第二多路复用单元的所述第三开关的启闭。
  10. 如权利要求1所述的多路复用电路，其特征在于，所述第一多路复用单元还包括第二开关单元以及第三开关单元，其中，所述第二开关单元用以向所述显示器的所述第一画素的第二子画素传送所述讯号，所述第三开关单元用以向所述显示器的所述第一画素的第三子画素传送所述讯号，所述第二开关单元与所述第三开关单元均包括两个开关，所述第二开关单元的第一开关以及所述第二开关单元的第二开关均电连接于所述第一输出端与所述第一画素的所述第二子画素之间，所述第二开关单元的所述第一开关以及所述第二开关单元的所述第二开关用以同时开启或各别开启以将所述讯号传送至所述第一画素的所述第二子画素，所述第三开关单元的第一开关及所述第三开关单元的第二开关均电连接于所述第一输出端与所述第一画素的所述第三子画素之间，所述第三开关单元的所述第一开关以及所述第三开关单元的所述第二开关用以同时开启或各别开启以将所述讯号传送至所述第一画素的所述第三子画素。
  11.      如权利要求10所述的多路复用电路，其特征在于，所述第一多路复用单元还包括所述第二开关单元的第一控制线以及第二控制线以及所述第三开关单元的第一控制线以及第二控制线，所述第二开关单元的所述第一控制线电连接至所述第二开关单元的所述第一开关，用以控制所述第二开关单元的所述第一开关的启闭，所述第二开关单元的所述第二控制线电连接至所述第二开关单元的所述第二开关，用以控制所述第二开关单元的所述第二开关的启闭，所述第三开关单元的所述第一控制线电连接至所述第三开关单元的所述第一开关，用以控制所述第三开关单元的所述第一开关的启闭，所述第三开关单元的所述第二控制线电连接至所述第三开关单元的所述第二开关，用以控制所述第三开关单元的所述第二开关的启闭。
  12.     如权利要求11所述的多路复用电路，其特征在于，所述第一开关单元、所述第二开关单元以及所述第三开关单元均包括一个第一选择开关，其中，所述第一开关单元的所述第一选择开关电连接于所述第一开关单元的所述第一控制线与所述第一开关单元的所述第二开关之间，用以控制所述第一开关单元的所述第二开关的启闭，所述第二开关单元的所述第一选择开关电连接于所述第二开关单元的所述第一控制线与所述第二开关单元的所述第二开关之间，用以控制所述第二开关单元的所述第二开关的启闭，所述第三开关单元的所述第一选择开关电连接于所述第三开关单元的所述第一控制线与所述第三开关单元的所述第二开关之间，用以控制所述第三开关单元的所述第二开关的启闭，所述多路复用电路还包括第一选择讯号线，用以控制所述第一开关单元的所述第一选择开关、所述第二开关单元的所述第一选择开关、以及所述第三开关单元的所述第一选择开关的启闭。
  13. 如权利要求11所述的多路复用电路，其特征在于，所述的多路复用电路还包括三个第一选择开关，其中一个所述第一选择开关电连接于所述第一开关单元的所述第一控制线与所述第一开关单元的所述第二控制线之间，用以控制所述第一开关单元的所述第二开关的启闭，另一个所述第一选择开关电连接于所述第二开关单元的所述第一控制线与所述第二开关单元的所述第二控制线之间，用以控制所述第二开关单元的所述第二开关的启闭，再一个所述第一选择开关电连接于所述第三开关单元的所述第一控制线与所述第三开关单元的所述第二控制线之间，用以控制所述第三开关单元的所述第二开关的启闭，所述多路复用电路还包括第一选择讯号线，用以控制所述三个第一选择开关的启闭。
  14. 如权利要求13所述的多路复用电路，其特征在于，所述多路复用电路还包括第二多路复用单元，其中，所述第二多路复用单元用以接收所述显示器的所述源极驱动电路的第二输出端的讯号，并用以向所述显示器的所述画素传送所述讯号，其中，所述第二多路复用单元包括第一开关单元用以向所述显示器的第二画素的第一子画素传送所述讯号，所述第二多路复用单元的所述第一开关单元包括第一开关以及第二开关，所述第二多路复用单元的所述第一开关以及所述第二开关均电连接于所述第一输出端与所述第二画素的所述第一子画素之间，其中，所述第一选择开关电连接于所述第二多路复用单元的所述第二开关，用以控制所述第二多路复用单元的所述第二开关的启闭，所述第二多路复用单元的所述第一开关单元的所述第二开关与所述第一多路复用单元的所述第一开关单元的所述第二开关共享一个所述第一选择开关。
  15.     如权利要求11所述的多路复用电路，其特征在于，所述第一开关单元还包括第三开关，其中，所述第一开关单元的所述第三开关电连接于所述第一输出端与所述第一画素的所述第一子画素之间，所述第一开关单元的所述第一开关、所述第一开关单元的所述第二开关以及所述第一开关单元的所述第三开关用以同时开启或开启所述第一开关单元的所述第一开关、所述第一开关单元的所述第二开关或仅开启所述第一开关单元的所述第一开关以将所述讯号传送至所述第一画素的所述第一子画素，所述第二开关单元还包括第三开关，其中，所述第二开关单元的所述第三开关电连接于所述第一输出端与所述第一画素的所述第二子画素之间，所述第二开关单元的所述第一开关、所述第二开关单元的所述第二开关以及所述第二开关单元的所述第三开关用以同时开启或开启所述第二开关单元的所述第一开关、所述第二开关单元的所述第二开关或仅开启所述第二开关单元的所述第一开关以将所述讯号传送至所述第一画素的所述第二子画素，所述第三开关单元还包括第三开关，其中，所述第三开关单元的所述第三开关电连接于所述第一输出端与所述第一画素的所述第三子画素之间，所述第三开关单元的所述第一开关、所述第三开关单元的所述第二开关以及所述第三开关单元的所述第三开关用以同时开启或开启所述第三开关单元的所述第一开关、所述第三开关单元的所述第二开关或仅开启所述第三开关单元的所述第一开关以将所述讯号传送至所述第一画素的所述第三子画素。
  16. 如权利要求15所述的多路复用电路，其特征在于，所述第一多路复用单元还包括还包括所述第一开关单元的第三控制线、所述第二开关单元的第三控制线以及所述第三开关单元的第三控制线，其中，所述第一开关单元的所述第三控制线电连接至所述第一开关单元的所述第三开关，用以控制所述第一开关单元的所述第三开关的启闭，所述第二开关单元的所述第三控制线电连接至所述第二开关单元的所述第三开关，用以控制所述第二开关单元的所述第三开关的启闭，所述第三开关单元的所述第三控制线电连接至所述第三开关单元的所述第三开关，用以控制所述第三开关单元的所述第三开关的启闭。
  17.     如权利要求16所述的多路复用电路，其特征在于，所述第一开关单元还包括第一选择开关以及第二选择开关，其中，所述第一开关单元的所述第一选择开关电连接于所述第一开关单元的所述第一控制线与所述第一开关单元的所述第二开关之间，用以控制所述第一开关单元的所述第二开关的启闭，所述第一开关单元的所述第二选择开关电连接于所述第一开关单元的所述第一控制线与所述第一开关单元的所述第三开关之间，用以控制所述第一开关单元的所述第三开关的启闭，所述第二开关单元还包括第一选择开关以及第二选择开关，其中，所述第二开关单元的所述第一选择开关电连接于所述第二开关单元的所述第一控制线与所述第二开关单元的所述第二开关之间，用以控制所述第二开关单元的所述第二开关的启闭，所述第二开关单元的所述第二选择开关电连接于所述第二开关单元的所述第一控制线与所述第二开关单元的所述第三开关之间，用以控制所述第二开关单元的所述第三开关的启闭，所述第三开关单元还包括第一选择开关以及第二选择开关，其中，所述第三开关单元的所述第一选择开关电连接于所述第三开关单元的所述第一控制线与所述第三开关单元的所述第二开关之间，用以控制所述第三开关单元的所述第二开关的启闭，所述第三开关单元的所述第二选择开关电连接于所述第三开关单元的所述第一控制线与所述第三开关单元的所述第三开关之间，用以控制所述第三开关单元的所述第三开关的启闭，所述多路复用电路还包括第一选择讯号线以及第二选择讯号线，其中，所述第一选择讯号线用以控制所述第一开关单元的所述第一选择开关、所述第二开关单元的所述第一选择开关、以及所述第三开关单元的所述第一选择开关的启闭，所述第二选择讯号线用以控制所述第一开关单元的所述第二选择开关、所述第二开关单元的所述第二选择开关、以及所述第三开关单元的所述第二选择开关的启闭。
  18.     如权利要求16所述的多路复用电路，其特征在于，所述多路复用电路还包括三个第一选择开关以及三个第二选择开关，其中一个所述第一选择开关电连接于所述第一开关单元的所述第一控制线与所述第一开关单元的所述第二控制线之间，用以控制所述第一开关单元的所述第二开关的启闭，一个所述第二选择开关电连接于所述第一开关单元的所述第一控制线与所述第一开关单元的所述第三控制线之间，用以控制所述第一开关单元的所述第三开关的启闭，另一个所述第一选择开关电连接于所述第二开关单元的所述第一控制线与所述第二开关单元的所述第二控制线之间，用以控制所述第二开关单元的所述第二开关的启闭，另一个所述第二选择开关电连接于所述第二开关单元的所述第一控制线与所述第二开关单元的所述第三控制线之间，用以控制所述第二开关单元的所述第三开关的启闭，再一个所述第一选择开关电连接于所述第三开关单元的所述第一控制线与所述第三开关单元的所述第二控制线之间，用以控制所述第三开关单元的所述第二开关的启闭，再一个所述第二选择开关电连接于所述第三开关单元的所述第一控制线与所述第三开关单元的所述第三控制线之间，用以控制所述第三开关单元的所述第三开关的启闭，所述多路复用电路还包括第一选择讯号线以及第二选择讯号线，其中，所述第一选择讯号线用以控制所述第一开关单元的所述第一选择开关、所述第二开关单元的所述第一选择开关、以及所述第三开关单元的所述第一选择开关的启闭，所述第二选择讯号线用以控制所述第一开关单元的所述第二选择开关、所述第二开关单元的所述第二选择开关、以及所述第三开关单元的所述第二选择开关的启闭。
  19.     如权利要求16所述的多路复用电路，其特征在于，所述多路复用电路还包括第二多路复用单元，其中，所述第二多路复用单元用以接收所述显示器的所述源极驱动电路的第二输出端的讯号，并用以向所述显示器的所述画素传送所述讯号，其中，所述第二多路复用单元包括第一开关单元用以向所述显示器的第二画素的第一子画素传送所述讯号，所述第二多路复用单元的所述第一开关单元包括第一开关、第二开关以及第三开关，所述第二多路复用单元的所述第一开关单元的所述第一开关、所述第二开关以及所述第三开关均电连接于所述第一输出端与所述第二画素的所述第一子画素之间，其中，所述第一选择开关电连接于所述第二多路复用单元的所述第二开关，用以控制所述第二多路复用单元的所述第二开关的启闭，所述第二选择开关电连接于所述第二多路复用单元的所述第三开关，用以控制所述第二多路复用单元的所述第三开关的启闭，所述第二多路复用单元的所述第一开关单元的所述第二开关与所述第一多路复用单元的所述第一开关单元的所述第二开关共享一个所述第一选择开关，所述第二多路复用单元的所述第一开关单元的所述第三开关与所述第一多路复用单元的所述第一开关单元的所述第三开关共享一个所述第二选择开关。
PCT/CN2019/088004 2019-04-03 2019-05-22 多路复用电路 WO2020199326A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/488,941 US11074886B2 (en) 2019-04-03 2019-05-22 Multiplexing circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201910264035.9A CN110335561B (zh) 2019-04-03 2019-04-03 多路复用电路
CN201910264035.9 2019-04-03

Publications (1)

Publication Number Publication Date
WO2020199326A1 true WO2020199326A1 (zh) 2020-10-08

Family

ID=68139226

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2019/088004 WO2020199326A1 (zh) 2019-04-03 2019-05-22 多路复用电路

Country Status (3)

Country Link
US (1) US11074886B2 (zh)
CN (1) CN110335561B (zh)
WO (1) WO2020199326A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110047418A (zh) * 2019-04-29 2019-07-23 武汉华星光电技术有限公司 显示器驱动装置
CN110853562A (zh) * 2019-11-14 2020-02-28 武汉华星光电技术有限公司 一种显示面板及显示装置
CN111986608B (zh) * 2020-08-20 2021-11-02 武汉华星光电技术有限公司 多路分配器及具有该多路分配器的显示面板
CN111951727B (zh) 2020-08-25 2022-10-18 昆山国显光电有限公司 显示面板及显示装置
KR20220092124A (ko) * 2020-12-24 2022-07-01 엘지디스플레이 주식회사 레벨 쉬프터 및 표시 장치
CN113140177A (zh) * 2021-04-26 2021-07-20 武汉华星光电技术有限公司 一种多路复用电路、显示面板以及显示面板的驱动方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102769768A (zh) * 2011-05-06 2012-11-07 乐金显示有限公司 图像显示装置
US20130176538A1 (en) * 2012-01-11 2013-07-11 Delta Electronics, Inc. Multi-view autostereoscopic display
CN106531096A (zh) * 2016-11-28 2017-03-22 武汉华星光电技术有限公司 Rgbw四基色显示面板的驱动方法
CN109102770A (zh) * 2018-08-23 2018-12-28 上海深实微系统科技有限公司 一种面向高性能计算的低功耗低带宽显示面板驱动芯片

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100666646B1 (ko) * 2005-09-15 2007-01-09 삼성에스디아이 주식회사 유기전계발광표시장치 및 유기전계발광표시장치의 구동방법
US8836679B2 (en) * 2012-08-06 2014-09-16 Au Optronics Corporation Display with multiplexer feed-through compensation and methods of driving same
KR101473844B1 (ko) * 2012-09-28 2014-12-17 엘지디스플레이 주식회사 유기발광 표시장치
TWI496130B (zh) * 2013-03-13 2015-08-11 Au Optronics Corp 顯示器及其中之信號傳送方法
US9190005B2 (en) * 2014-03-05 2015-11-17 Innolux Corporation Display panel
CN105469765B (zh) * 2016-01-04 2018-03-30 武汉华星光电技术有限公司 多路复用型显示驱动电路
TWI575501B (zh) * 2016-02-22 2017-03-21 友達光電股份有限公司 多工器及其驅動方法
CN105810173B (zh) 2016-05-31 2018-08-14 武汉华星光电技术有限公司 多路复用型显示驱动电路
CN106935217B (zh) * 2017-03-23 2019-03-15 武汉华星光电技术有限公司 多路输出选择电路及显示装置
KR102409349B1 (ko) * 2017-11-16 2022-06-14 엘지디스플레이 주식회사 표시장치
CN108877637B (zh) * 2018-08-31 2023-11-07 武汉华星光电技术有限公司 显示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102769768A (zh) * 2011-05-06 2012-11-07 乐金显示有限公司 图像显示装置
US20130176538A1 (en) * 2012-01-11 2013-07-11 Delta Electronics, Inc. Multi-view autostereoscopic display
CN106531096A (zh) * 2016-11-28 2017-03-22 武汉华星光电技术有限公司 Rgbw四基色显示面板的驱动方法
CN109102770A (zh) * 2018-08-23 2018-12-28 上海深实微系统科技有限公司 一种面向高性能计算的低功耗低带宽显示面板驱动芯片

Also Published As

Publication number Publication date
US11074886B2 (en) 2021-07-27
CN110335561A (zh) 2019-10-15
US20200335059A1 (en) 2020-10-22
CN110335561B (zh) 2021-03-16

Similar Documents

Publication Publication Date Title
WO2020199326A1 (zh) 多路复用电路
CN105810173B (zh) 多路复用型显示驱动电路
US8564627B2 (en) Image display device and method of driving image display device
US8717338B2 (en) Display drive circuit
US7511694B2 (en) Source driver that generates from image data an interpolated output signal for use by a flat panel display and methods thereof
CN100361186C (zh) 液晶投影仪
CN101093657B (zh) 显示装置及其驱动方法
CN1332517C (zh) 光发射器
CN107450244B (zh) 液晶显示装置
JP2011237768A (ja) 画素構造、表示装置及び電子機器
WO2009001579A1 (ja) カラー表示装置の駆動制御回路および駆動制御方法
US20080252625A1 (en) Display method with interlacing reversal scan and device thereof
CN101872582A (zh) 液晶显示装置及其驱动方法
CN108181770A (zh) 一种显示面板及显示装置
JP2013073238A (ja) 立体映像表示装置及び方法
CN110534065A (zh) 显示面板及其驱动方法、显示模组
US10417963B2 (en) Electro-optical apparatus, electronic apparatus, and method for driving electro-optical apparatus
KR102379778B1 (ko) 표시장치 및 이의 구동방법
US9875704B2 (en) Liquid crystal display panel and pixel cell circuit solving color shift problem
US11847975B2 (en) Data driver and display device including the same
US10360869B2 (en) Liquid crystal panel driving circuit and liquid crystal display device
JP2012242452A (ja) 表示装置
CN106683609B (zh) 一种像素驱动电路及其驱动方法、显示装置
WO2015107723A1 (ja) 表示装置
US20070263257A1 (en) Hybrid frame rate control method and architecture for a display

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19922837

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19922837

Country of ref document: EP

Kind code of ref document: A1