WO2020181948A1 - 阵列基板及其制作方法、和显示装置 - Google Patents

阵列基板及其制作方法、和显示装置 Download PDF

Info

Publication number
WO2020181948A1
WO2020181948A1 PCT/CN2020/075033 CN2020075033W WO2020181948A1 WO 2020181948 A1 WO2020181948 A1 WO 2020181948A1 CN 2020075033 W CN2020075033 W CN 2020075033W WO 2020181948 A1 WO2020181948 A1 WO 2020181948A1
Authority
WO
WIPO (PCT)
Prior art keywords
photoresist
area
display area
reserved
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2020/075033
Other languages
English (en)
French (fr)
Inventor
周国庆
王超
赵生伟
吕景萍
谢霖
常志强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to US16/957,354 priority Critical patent/US11569275B2/en
Publication of WO2020181948A1 publication Critical patent/WO2020181948A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Definitions

  • the present disclosure relates to the field of display technology, and in particular to an array substrate, a manufacturing method thereof, and a display device.
  • the border area of the display device is provided with a fan-out area.
  • the current fan-out area has a larger area due to the larger gate pitch (Gate Pitch) inside.
  • the present disclosure provides a manufacturing method of an array substrate, the method including:
  • the first photoresist remaining portion and the second photoresist remaining portion are stripped to obtain a first metal pattern located in the wiring area and a second metal pattern located in the display area, and the period size of the first metal pattern Less than the period size of the second metal pattern, wherein the photoresist removal part is the photoresist except for the first photoresist remaining part and the second photoresist remaining part Photoresist part.
  • the step of forming the metal layer on the base substrate includes:
  • a second metal layer is formed on the original polysilicon structure layer.
  • the method further includes:
  • P+ ions are implanted into the polysilicon structure of the original polysilicon structure layer in the first conversion area to convert it into a source-drain doped polysilicon structure, wherein the orthographic projection of the first conversion area on the base substrate It does not coincide with the orthographic projection of the remaining portion of the second photoresist on the base substrate.
  • the method further includes: implanting P+ ions into the polysilicon structure of the original polysilicon structure layer in the second conversion region to convert it into a drain lightly doped polysilicon structure, wherein the second conversion
  • the orthographic projection of the region on the base substrate is located between the orthographic projection of the first conversion region on the base substrate and the orthographic projection of the second photoresist remaining portion on the base substrate .
  • the mask is used to expose the photoresist, so that the amount of light acting on the first photoresist part is smaller than the amount of light acting on the second photoresist part, forming the first photoresist in the routing area.
  • the steps of the photoresist retaining portion and the second photoresist retaining portion located in the display area include:
  • the exposure amount when the first photoresist part is exposed is smaller than the exposure amount when the second photoresist part is exposed.
  • the step of exposing the first photoresist part by using a first mask to form the first photoresist remaining part located in the wiring area includes:
  • the first mask includes a first opaque pattern corresponding to the display area and a second opaque pattern corresponding to the first photoresist reserved area ;
  • the first photoresist remaining portion in the wiring area and the photoresist in the display area are formed.
  • the step of using a second mask to expose the second photoresist portion to form a second photoresist remaining portion in the display area includes:
  • the second mask includes a third opaque pattern corresponding to the wiring area, and a fourth opaque pattern corresponding to the second photoresist reserved area Graphics
  • the second photoresist remaining portion in the display area and the photoresist in the wiring area are formed.
  • the mask is used to expose the photoresist, so that the amount of light acting on the first photoresist part is smaller than the amount of light acting on the second photoresist part, forming the first photoresist in the routing area.
  • the steps of the photoresist retaining portion and the second photoresist retaining portion located in the display area include:
  • the gray tone mask includes opaque patterns located in the wiring area and the display area, located in the wiring area and in the Part of the light-transmitting pattern outside the opaque pattern, and the light-transmitting pattern located in the display area and outside the opaque pattern;
  • the step of coating photoresist on the metal layer includes:
  • a photoresist is coated on the metal layer, wherein the thickness of the photoresist corresponding to the first photoresist reserved area is greater than the thickness of the photoresist in other areas.
  • the step of etching off the metal part corresponding to the photoresist removal part in the metal layer includes:
  • the present disclosure also provides an array substrate, which is manufactured by the manufacturing method of the array substrate as described above.
  • the present disclosure also provides an array substrate including a first metal pattern located in a wiring area and a second metal pattern located in a display area, and the period size of the first metal pattern is smaller than that of the 80% of the period size of the second metal pattern.
  • the period size of the first metal pattern is the sum of the width of one gate line in the wiring area and the distance between adjacent gate lines; and the period size of the second metal pattern is the The sum of the width of a grid line in the display area and the spacing between adjacent grid lines.
  • the array substrate further includes:
  • An original polysilicon structure layer which is arranged between the base substrate of the display area and the second metal pattern;
  • the source and drain doped polysilicon structures are arranged on both sides of the polysilicon structure layer;
  • the drain lightly doped polysilicon structure is arranged between the polysilicon structure layer and the source and drain doped polysilicon structure.
  • the present disclosure also provides a display device including the array substrate as described above.
  • a mask is used to expose the photoresist, so that the amount of light acting on the first photoresist part in the routing area is smaller than the second photoresist part acting on the display area
  • the second metal pattern for the display area can be prevented from breaking the first metal pattern with a smaller width during the exposure adjustment process, so that the periodic size of the first metal pattern in the wiring area can be made more Small, facilitating the development of a narrow frame of the display device. Therefore, the technical solution provided by the present disclosure can facilitate the development of a narrow frame of the display device.
  • FIG. 1 is a schematic diagram of the structure of the gate line in the wiring area of the display device in the related art
  • FIG. 2 is a flowchart of a manufacturing method of an array substrate provided by an embodiment of the disclosure
  • FIG. 3 is a schematic diagram of the period size of gate lines in an embodiment of the disclosure.
  • FIG. 4 is a schematic diagram of the structure of the gate line in the wiring area manufactured by a manufacturing method of an array substrate provided by an embodiment of the present disclosure
  • FIG. 5 is a schematic diagram of film layer changes during another manufacturing method of an array substrate provided by an embodiment of the disclosure.
  • FIG. 6 is a schematic diagram of film layer changes during another manufacturing method of an array substrate provided by an embodiment of the disclosure.
  • the Gate Pitch in order to satisfy the exposure accuracy of the display (AA) area and the wiring area at the same time, the Gate Pitch cannot be significantly reduced, resulting in a larger frame width of the display device, which is not conducive to the development of a narrow frame of the display device.
  • the width of the gate pattern in the wiring area is smaller than the width of the gate pattern in the display area, that is, after exposure, the wiring area is used to form the gate line
  • the width of the first photoresist is smaller than the width of the second photoresist used to form gate lines in the display area.
  • the gate line structure in the wiring area in the related art is shown in FIG. 1.
  • the amount of light that acts on the photoresist on the trace area is equal to the amount of light that acts on the photoresist on the display area.
  • the wider first photoresist does not break, it may cause the narrower second photoresist to break, and the narrower the second photoresist, the higher the probability of breakage, which will cause failure
  • a grid pattern with a smaller width is formed in the wiring area. Therefore, the manufacturing method of the array substrate in the related art cannot create a grid pattern with a smaller width in the wiring area.
  • the embodiments of the present disclosure provide an array substrate, a manufacturing method thereof, and a display device, which can form a grid pattern with a smaller width in the wiring area, which facilitates the development of a narrow frame of the display device.
  • FIG. 2 is a flowchart of a manufacturing method of an array substrate provided by an embodiment of the present disclosure.
  • the manufacturing method of the array substrate includes:
  • Step 201 forming a metal layer on a base substrate.
  • Step 202 Coating photoresist on the metal layer, and exposing the photoresist using a mask, so that the amount of light acting on the first photoresist part is less than the amount of light acting on the second photoresist part , Forming a first photoresist reserved portion located in the wiring area and a second photoresist reserved portion located in the display area, the width of the first photoresist reserved portion is smaller than the width of the second photoresist reserved portion , The first photoresist part is located in the wiring area, and the second photoresist part is located in the display area.
  • Step 203 After etching away the metal part corresponding to the photoresist removal part in the metal layer, peel off the first photoresist remaining part and the second photoresist remaining part to obtain the second photoresist part located in the wiring area.
  • a metal pattern and a second metal pattern located in the display area the period size of the first metal pattern is smaller than the period size of the second metal pattern, wherein the photoresist removal part is removed from the photoresist The photoresist portion other than the first photoresist remaining portion and the second photoresist remaining portion.
  • a mask is used to expose the photoresist, so that the amount of light acting on the first photoresist portion in the wiring area is smaller than the amount of light acting on the second photoresist portion in the display area In this way, it is possible to prevent the second metal pattern in the display area from breaking the first metal pattern with a smaller width during the exposure adjustment process, so that the periodic size of the first metal pattern in the wiring area can be made smaller, It is convenient for the development of the narrow frame of the display device. Therefore, the technical solution provided by the present disclosure can facilitate the development of a narrow frame of the display device.
  • the aforementioned base substrate may be a flexible substrate, such as a polyimide film, or a rigid base substrate, such as a quartz substrate or a glass substrate.
  • the metal layer may be formed on the base substrate by deposition, specifically physical deposition or chemical deposition, which is not limited in the embodiment of the present disclosure.
  • the metal layer covers the wiring area and the display area of the base substrate.
  • the amount of light acting on the first photoresist part and the second photoresist part is different, that is, the first photoresist part and the second photoresist part receive different amounts of exposure during the exposure process, It may be that the first photoresist part and the second photoresist part are separately exposed, and the exposure amount for the first photoresist part is less than the exposure amount for the second photoresist part.
  • each exposure A special mask is required in the process, and a total of two masks are used; it can also be used to block the amount of light that would be received by the first photoresist part during one exposure, resulting in the first photoresist Part of the received exposure is less than the exposure received by the second photoresist. In this case, only a special mask is required.
  • the period size of the first metal pattern is the sum of the width a of one gate line in the wiring area and the distance b between adjacent gate lines;
  • the period size of the metal pattern is the sum of the width of one gate line in the display area and the space between adjacent gate lines.
  • Etching the metal part corresponding to the photoresist removal part in the metal layer may be completed by a wet etching process or a dry etching process, which is not limited.
  • the mask is used to expose the photoresist so that the amount of light acting on the first photoresist part is less than the amount of light acting on the second photoresist part, forming
  • the steps of the first photoresist remaining part in the line area and the second photoresist remaining part in the display area include:
  • the exposure amount when the first photoresist part is exposed is smaller than the exposure amount when the second photoresist part is exposed.
  • the first photoresist remaining part and the second photoresist remaining part are respectively formed by two exposures.
  • the first photoresist remaining part can be formed first and then the second photoresist remaining part is formed.
  • the second photoresist remaining portion may be formed first and then the first photoresist remaining portion may be formed.
  • the step of exposing the first photoresist part by using the first mask to form the first photoresist remaining part in the wiring area includes:
  • the first mask includes a first opaque pattern corresponding to the display area and a second opaque pattern corresponding to the first photoresist reserved area ;
  • the first photoresist remaining portion in the wiring area and the photoresist in the display area are formed.
  • the first mask covers both the wiring area and the display area, wherein the first opaque pattern corresponds to the first photoresist reserved area of the wiring area, and the second opaque pattern corresponds to the entire display area .
  • the first mask is used to expose the photoresist, no matter whether the second photoresist reserved portion has been formed in the display area or not, it can be ensured that the photoresist in the display area is not affected by the exposure. Therefore, under the condition that the photoresist in the display area does not change, the first photoresist remaining portion is formed in the wiring area.
  • the step of using a second mask to expose the second photoresist portion to form the second photoresist remaining portion in the display area includes:
  • the second mask includes a third opaque pattern corresponding to the wiring area, and a fourth opaque pattern corresponding to the second photoresist reserved area Graphics
  • the second photoresist remaining portion in the display area and the photoresist in the wiring area are formed.
  • the second mask covers both the wiring area and the display area, wherein the third opaque pattern corresponds to all the wiring areas, and the fourth opaque pattern corresponds to the second photoresist reserved area in the display area .
  • the second mask is used to expose the photoresist, regardless of whether the first photoresist reserved portion has been formed in the routing area, it can be ensured that the photoresist in the display area is not affected by the exposure. Therefore, under the condition that the photoresist in the wiring area does not change, the second photoresist remaining portion is formed in the display area.
  • LTPS Low Temperature Poly-Silicon
  • excimer lasers need to be used in the manufacturing process of LTPS display devices
  • Light converts amorphous silicon a-Si into polysilicon structure P-Si at about 400 degrees Celsius.
  • the silicon crystal arrangement of P-Si is more orderly than that of a-Si, which increases the electron mobility by more than 100 times.
  • the metal layer 5011 in the wiring area covers the base substrate 502, and the metal layer 5012 in the display area covers the original polysilicon structure layer 503 on the base substrate 502;
  • the metal layer 5011 in the line area is coated with photoresist 5041, the pattern area on the metal layer 5012 in the display area is coated with photoresist 5042, and the second mask is used for exposure with a stronger exposure; after that, the display is etched away In the exposed metal part of the region, the width of the remaining second metal pattern 5013 is smaller than the width of the photoresist 5042; after that, P+ ions are implanted into the original polysilicon structure layer 503 in the polysilicon structure P-Si in the first conversion area to make It is converted into a source-drain-doped polysilicon structure P-Si505, wherein the orthographic projection of the first conversion area on the base substrate 502 and the orthographic projection of the photoresist 5042 in the display area on the base substrate 502
  • the original polysilicon structure layer 503 is in the second conversion area of the polysilicon structure P-Si implanted P + ions to convert it into the drain lightly doped polysilicon structure 506, where the second conversion area is on the base substrate
  • the orthographic projection on 502 is located between the orthographic projection of the first conversion area on the base substrate 502 and the orthographic projection of the photoresist 5042 in the display area on the base substrate 502; after that, the metal layer 5011 in the wiring area Coat photoresist 5043 in the pattern area, and fill the display area with photoresist 5044, and use the first mask to perform a weaker exposure exposure; after that, etch away the exposed metal parts in the wiring area, leaving the second A metal pattern 5014; finally, the photoresist 5043 in the display area and the photoresist 5044 in the wiring area are stripped to obtain a first metal pattern 5014 in the wiring area, a second metal pattern 5013 in the display area, and source and drain
  • the metal layer is exposed twice, wherein the exposure amount when exposing the first photoresist part is less than the exposure amount when exposing the second photoresist part, so that it can be formed
  • the width of the first photoresist reserved portion is narrower than that in the related art, so that the first metal pattern with a narrower width can be formed, which facilitates the development of a narrower frame of the display device.
  • the mask is used to expose the photoresist, so that the amount of light acting on the first photoresist part is less than the amount of light acting on the second photoresist part, forming a
  • the step of arranging the first photoresist reserved portion in the wiring area and the second photoresist reserved portion in the display area includes:
  • the gray tone mask includes opaque patterns located in the wiring area and the display area, located in the wiring area and in the Part of the light-transmitting pattern outside the opaque pattern, and the light-transmitting pattern located in the display area and outside the opaque pattern;
  • the gray tone mask can be used to adjust the light transmittance characteristics, so that the amount of light acting on the first photoresist part is less than the amount of light acting on the second photoresist part. Then, a first photoresist remaining portion and a second photoresist remaining portion are formed.
  • the gray tone mask covers both the trace area and the display area during the exposure process.
  • the opaque pattern corresponds to the first photoresist reserved area of the trace area and the second photoresist reserved area of the display area, partially transparent
  • the light pattern corresponds to the area outside the first photoresist reserved area in the routing area
  • the light-transmitting pattern corresponds to the area outside the second photoresist reserved area in the display area.
  • the partially light-transmitting pattern can block part of the light amount of the photoresist originally acting on the area outside the first photoresist reserved area in the routing area, so as to avoid the large amount of light causing the metal covered by the first photoresist reserved part to be exposed , To avoid disconnection of the first metal pattern obtained subsequently.
  • the first photoresist retention portion corresponding to the opaque pattern and the remaining portion of the photoresist portion corresponding to the light transmission pattern are formed on the metal layer in the wiring area; the corresponding non-transmitting pattern is formed on the metal layer in the display area.
  • the second photoresist remaining portion of the light-transmitting pattern and the photoresist removal portion corresponding to the light-transmitting pattern are formed on the metal layer in the wiring area.
  • the process of converting the original polysilicon structure P-Si into the source and drain doped polysilicon structure P-Si and the drain lightly doped polysilicon structure P-Si is combined with the gate line formation process Description:
  • the metal layer 6011 in the wiring area covers the base substrate 602, and the metal layer 6012 in the display area covers the original polysilicon structure layer 603 on the base substrate;
  • the metal layer of the area is coated with photoresist 6041, and the pattern area on the metal layer of the display area is coated with photoresist 6042, and the gray-tone mask is used for exposure with stronger exposure.
  • the gray-tone mask is in the exposure process It will block part of the amount of light received by the photoresist 6041 in the original routing area; then, the exposed metal part in the display area is etched away, and the width of the remaining second metal pattern 6013 is smaller than the width of the photoresist; P+ ions are implanted into the polysilicon structure P-Si of the original polysilicon structure layer 603 in the first conversion region to convert it into the source and drain doped polysilicon structure P-Si605, wherein the first conversion region is on the positive side of the base substrate 602
  • the projection does not coincide with the orthographic projection of the photoresist 6042 in the display area on the base substrate; after that, the metal part and photoresist in the non-patterned area in the wiring area are etched away, leaving only the metal layer and light in the patterned area.
  • Resist finally, strip the photoresist in the wiring area and the display area, leaving the first metal pattern 6014 and the photoresist above, and in the original polysilicon structure layer 603 in the second conversion area (the second conversion area in the liner
  • the orthographic projection on the base substrate is located between the orthographic projection of the first conversion area on the base substrate and the orthographic projection of the photoresist in the display area on the base substrate).
  • the P-Si polysilicon structure is implanted with P+ ions to make it Converted to the drain lightly doped polysilicon structure P-Si606, the first metal pattern 6014 in the wiring area, the second metal pattern 6013 in the display area, the source and drain doped polysilicon structure P-Si605 and the drain light Doped polysilicon structure P-Si606.
  • the light transmittance can be adjusted, and the first photoresist retaining portion and the second photoresist retaining portion can be formed in one exposure process, and the width of the first metal pattern In the smaller case, the production efficiency of the display substrate can also be improved.
  • the step of coating photoresist on the metal layer includes:
  • a photoresist is coated on the metal layer, wherein the thickness of the photoresist corresponding to the first metal pattern is greater than the thickness of the photoresist in other regions.
  • the wiring area is coated with photoresist, wherein the thickness of the photoresist corresponding to the first metal pattern is greater than the thickness of the photoresist in other areas.
  • the thickness of the photoresist corresponding to the first metal pattern is greater than the thickness of the photoresist in other regions, so that the exposure of the first metal pattern area is less, so that the first metal pattern and part of the photoresist above are retained .
  • the step of etching away the metal part corresponding to the photoresist removal part in the metal layer includes:
  • part of the photoresist remains in the partially reserved area of the photoresist, and the remaining photoresist needs to be ashed before the metal layer in the partially reserved area of the photoresist is etched, so as to ensure the first photoresist The area outside the remaining portion of the resist and the second remaining portion of the photoresist is etched cleanly.
  • the present disclosure also provides an array substrate, which is manufactured by the manufacturing method of the array substrate as described above.
  • the present disclosure also provides an array substrate.
  • the array substrate includes a first metal pattern located in a wiring area and a second metal pattern located in a display area.
  • the period size of the first metal pattern is smaller than that of the second metal pattern 80% of the cycle size.
  • the width of the first metal pattern in the wiring area produced by the above-mentioned manufacturing method of the array substrate will not be affected by the exposure of the second metal pattern. Therefore, the width of the first metal pattern can be reduced by reducing the exposure of the first metal pattern.
  • the present disclosure also provides a display device including the above-mentioned display panel.
  • the display device can be a display, a mobile phone, a tablet computer, a television, a wearable electronic device, a navigation display device, and the like.
  • the method of the above embodiments can be implemented by means of software plus the necessary general hardware platform. Of course, it can also be implemented by hardware, but in many cases the former is better. ⁇
  • the technical solution of the present disclosure essentially or the part that contributes to the related technology can be embodied in the form of a software product, and the computer software product is stored in a storage medium (such as ROM/RAM, magnetic disk, optical disk). ) Includes several instructions to make a terminal (which can be a mobile phone, a computer, a server, an air conditioner, or a network device, etc.) execute the method described in each embodiment of the present disclosure.

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本公开提供一种阵列基板及其制作方法、和显示装置，其中，所述方法包括：在衬底基板上形成金属层；在金属层上涂覆光刻胶，利用掩膜板对光刻胶进行曝光，使得作用于第一光刻胶部分的光量小于作用于第二光刻胶部分的光量，形成位于走线区域的第一光刻胶保留部分和位于显示区域的第二光刻胶保留部分；刻蚀掉所述金属层中对应光刻胶去除部分的金属部分后，剥离所述第一光刻胶保留部分和所述第二光刻胶保留部分，得到位于走线区域的第一金属图案和位于显示区域的第二金属图案，所述第一金属图案的周期尺寸小于所述第二金属图案的周期尺寸。

Description

阵列基板及其制作方法、和显示装置
相关申请的交叉引用
本公开主张在2019年3月11日在中国提交的中国专利申请号No.201910180171.X的优先权，其全部内容通过引用包含于此。
技术领域
本公开涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、和显示装置。
背景技术
显示装置的边框区域设置有走线(Fan-out)区，然而，目前的Fan-out区因为内部的栅线间距(Gate Pitch)较大导致Fan-out区的面积较大。
发明内容
一方面，本公开提供了一种阵列基板的制作方法，所述方法包括：
在衬底基板上形成金属层；
在所述金属层上涂覆光刻胶；
利用掩膜板对所述光刻胶进行曝光，使得作用于第一光刻胶部分的光量小于作用于第二光刻胶部分的光量，形成位于走线区域的第一光刻胶保留部分和位于显示区域的第二光刻胶保留部分，其中，所述第一光刻胶保留部分的宽度小于所述第二光刻胶保留部分的宽度，所述第一光刻胶部分位于所述走线区域，并且所述第二光刻胶部分位于所述显示区域；
刻蚀掉所述金属层中对应光刻胶去除部分的金属部分；
剥离所述第一光刻胶保留部分和所述第二光刻胶保留部分，得到位于走线区域的第一金属图案和位于显示区域的第二金属图案，所述第一金属图案的周期尺寸小于所述第二金属图案的周期尺寸，其中，所述光刻胶去除部分为所述光刻胶中除所述第一光刻胶保留部分和所述第二光刻胶保留部分之外的光刻胶部分。
可选地，在所述衬底基板上形成所述金属层的步骤包括：
在所述走线区域的衬底基板上形成第一金属层；
在所述显示区域的衬底基板上形成原始多晶硅结构层，并且
在所述原始多晶硅结构层上形成第二金属层。
可选地，所述方法还包括：
将P+离子注入所述原始多晶硅结构层处于第一转换区域内的多晶硅结构，使其转换为源漏极掺杂多晶硅结构，其中，所述第一转换区域在所述衬底基板上的正投影与所述第二光刻胶保留部分在所述衬底基板上的正投影不重合。
可选地，所述方法还包括：将P+离子注入所述原始多晶硅结构层处于第二转换区域内的多晶硅结构，使其转换为漏极轻掺杂多晶硅结构，其中，所述第二换转区域在所述衬底基板上的正投影位于所述第一转换区域在所述衬底基板上的正投影与所述第二光刻胶保留部分在所述衬底基板上的正投影之间。
可选地，所述利用掩膜板对所述光刻胶进行曝光，使得作用于第一光刻胶部分的光量小于作用于第二光刻胶部分的光量，形成位于走线区域的第一光刻胶保留部分和位于显示区域的第二光刻胶保留部分的步骤，包括：
采用第一掩膜板对所述第一光刻胶部分进行曝光，形成位于走线区域的第一光刻胶保留部分；
采用第二掩膜板对所述第二光刻胶部分进行曝光，形成位于显示区域的第二光刻胶保留部分；
其中，对所述第一光刻胶部分进行曝光时的曝光量小于对所述第二光刻胶部分进行曝光时的曝光量。
可选地，所述采用第一掩膜板对所述第一光刻胶部分进行曝光，形成位于走线区域的第一光刻胶保留部分的步骤，包括：
利用第一掩膜板对所述光刻胶进行曝光，所述第一掩膜板包括有对应显示区域的第一不透光图形、对应第一光刻胶保留区域的第二不透光图形；
显影后形成位于走线区域的第一光刻胶保留部分和所述显示区域的光刻胶。
可选地，所述采用第二掩膜板对所述第二光刻胶部分进行曝光，形成位于显示区域的第二光刻胶保留部分的步骤，包括：
利用第二掩膜板对所述光刻胶进行曝光，所述第二掩膜板包括有对应走线区域的第三不透光图形、对应第二光刻胶保留区域的第四不透光图形；
显影后形成位于显示区域的第二光刻胶保留部分和所述走线区域的光刻胶。
可选地，所述利用掩膜板对所述光刻胶进行曝光，使得作用于第一光刻胶部分的光量小于作用于第二光刻胶部分的光量，形成位于走线区域的第一光刻胶保留部分和位于显示区域的第二光刻胶保留部分的步骤，包括：
利用灰色调掩膜板对所述金属层上的光刻胶进行曝光，所述灰色调掩膜板包括有位于走线区域和显示区域的不透光图形、位于走线区域内且在所述不透光图形之外的部分透光图形、以及位于显示区域内且在所述不透光图形之外的透光图形；
显影后，形成对应显示区域中除第二光刻胶保留区域之外区域的光刻胶去除部分、对应走线区域中除第一光刻胶保留区域之外区域的光刻胶部分保留部分、对应走线区域中所述第一光刻胶保留区域的第一光刻胶保留部分、以及对应显示区域中所述第二光刻胶保留区域的第二光刻胶保留部分。
可选地，所述在所述金属层上涂覆光刻胶的步骤，包括：
在所述金属层上涂覆光刻胶，其中，对应所述第一光刻胶保留区域的光刻胶的厚度大于其他区域的光刻胶的厚度。
可选地，所述刻蚀掉所述金属层中对应光刻胶去除部分的金属部分的步骤，包括：
刻蚀掉对应所述光刻胶去除部分的金属层；
灰化掉光刻胶部分保留部分，并刻蚀掉对应所述光刻胶部分保留部分的金属层。
另一方面，本公开还提供了一种阵列基板，所述阵列基板由如上所述的阵列基板的制作方法制作而成。
再一方面，本公开还提供了一种阵列基板，所述阵列基板包括位于走线区域的第一金属图案和位于显示区域的第二金属图案，所述第一金属图案的 周期尺寸小于所述第二金属图案的周期尺寸的80％。
可选地，所述第一金属图案的周期尺寸为所述走线区域的一根栅线的宽度与相邻栅线之间间距的和；并且所述第二金属图案的周期尺寸为所述显示区域的一根栅线的宽度与相邻栅线之间间距的和。
可选地，所述阵列基板还包括：
衬底基板；
原始多晶硅结构层，其布置在所述显示区域的衬底基板与所述第二金属图案之间；
源漏极掺杂多晶硅结构，其布置在所述多晶硅结构层的两侧；以及
漏极轻掺杂多晶硅结构，其布置在所述多晶硅结构层与所述源漏极掺杂多晶硅结构之间。
又一方面，本公开还提供了一种显示装置，包括如上所述的阵列基板。
本公开提供的技术方案中，利用掩膜板对所述光刻胶进行曝光，使得作用于走线区域内的第一光刻胶部分的光量小于作用于显示区域内的第二光刻胶部分的光量，这样，能够避免针对显示区域的第二金属图案在曝光调整过程中造成宽度较小的第一金属图案出现断裂的发生，使得走线区域的第一金属图案的周期尺寸能够制作得更小，便于显示装置的窄边框化的发展。因此，本公开提供的技术方案能够便于显示装置的窄边框化的发展。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对本公开实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为相关技术中显示装置的走线区域内栅线的结构示意图；
图2为本公开实施例提供的一种阵列基板的制作方法的流程图；
图3为本公开实施例中栅线周期尺寸的示意图；
图4为通过本公开实施例提供的一种阵列基板的制作方法制作得到的走线区域中栅线的结构示意图；
图5为本公开实施例提供的另一种阵列基板的制作方法过程中膜层的变化示意图；
图6为本公开实施例提供的另一种阵列基板的制作方法过程中膜层的变化示意图。
具体实施方式
下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
在相关技术中，为了同时满足显示(AA)区域与走线区的曝光精度，无法明显缩小Gate Pitch，从而导致显示装置的边框宽度较大，不利于发展显示装置窄边框化的潮流。
以制作栅线为例，为了窄边框化的发展，制作的走线区域的栅线图案的宽度要小于显示区域的栅线图案的宽度，即在曝光后，走线区域用于形成栅线的第一光刻胶的宽度小于显示区域用于形成栅线的第二光刻胶的宽度，相关技术中走线区域的栅线结构如图1所示。但是相关技术中，利用掩膜板对所述光刻胶进行曝光时，作用于走线区域上的光刻胶的光量等于作用于显示区域上的光刻胶的光量，这样，在曝光量较大不会造成较宽的第一光刻胶断线的情况下，可能会造成较窄的第二光刻胶断线，且第二光刻胶越窄断线的几率越高，进而造成无法在走线区域形成宽度较小的栅线图案。因此，相关技术中阵列基板的制作方法无法在走线区域制作出宽度较小的栅线图案。
本公开的实施例针对上述问题，提供一种阵列基板及其制作方法、和显示装置，能够在走线区域形成宽度较小的栅线图案，便于显示装置的窄边框化的发展。
请参阅图2，图2为本公开一实施例提供的阵列基板的制作方法流程图。所述阵列基板的制作方法，包括：
步骤201：在衬底基板上形成金属层。
步骤202：在所述金属层上涂覆光刻胶，利用掩膜板对所述光刻胶进行 曝光，使得作用于第一光刻胶部分的光量小于作用于第二光刻胶部分的光量，形成位于走线区域的第一光刻胶保留部分和位于显示区域的第二光刻胶保留部分，所述第一光刻胶保留部分的宽度小于所述第二光刻胶保留部分的宽度，所述第一光刻胶部分位于所述走线区域，所述第二光刻胶部分位于所述显示区域。
步骤203：刻蚀掉所述金属层中对应光刻胶去除部分的金属部分后，剥离所述第一光刻胶保留部分和所述第二光刻胶保留部分，得到位于走线区域的第一金属图案和位于显示区域的第二金属图案，所述第一金属图案的周期尺寸小于所述第二金属图案的周期尺寸，其中，所述光刻胶去除部分为所述光刻胶中除所述第一光刻胶保留部分和所述第二光刻胶保留部分之外的光刻胶部分。
本公开实施例中，利用掩膜板对所述光刻胶进行曝光，使得作用于走线区域内的第一光刻胶部分的光量小于作用于显示区域内的第二光刻胶部分的光量，这样，能够避免针对显示区域的第二金属图案在曝光调整过程中造成宽度较小的第一金属图案出现断裂的发生，使得走线区域的第一金属图案的周期尺寸能够制作得更小，便于显示装置的窄边框化的发展。因此，本公开提供的技术方案能够便于显示装置的窄边框化的发展。
上述衬底基板可以是柔性衬底，比如聚酰亚胺薄膜；也可以是刚性衬底基板，比如石英基板或玻璃基板。
金属层可以是通过沉积的方式形成在衬底基板上，具体采用物理沉积或是化学沉积，本公开实施例对此不作限定。金属层覆盖在衬底基板的走线区域和显示区域。
在曝光过程中作用在第一光刻胶部分和第二光刻胶部分的光量是不同的，即第一光刻胶部分和第二光刻胶部分在曝光过程中接收到的曝光量不同，可以是分别对第一光刻胶部分和第二光刻胶部分分别进行曝光，针对第一光刻胶部分的曝光量小于针对第二光刻胶部分的曝光量，这种情况下每次曝光过程中需要使用到一种特制的掩膜板，共计使用两次掩膜板；也可以是在一次曝光过程中通过阻挡原本第一光刻胶部分会接收的部分光量，造成第一光刻胶部分接收到的曝光量小于第二光刻胶部分接收到的曝光量，这种情况下总 共只需要使用到一种特制的掩膜板。
从而在较大的光量对显示区域的第二光刻胶部分进行曝光的情况下，只有较小的光量对走线区域的第一光刻胶部分进行曝光，不会造成宽度较窄的第一光刻胶部分遮盖的第一金属图案发生断线，从而能够制作出周期尺寸较小的金属图案，通过本公开实施例制作的栅线结构如图3所示。
需要说明的是，以栅线为例：如图4所示，第一金属图案的周期尺寸为走线区域一根栅线的宽度a以及与相邻栅线之间间距b的和；第二金属图案的周期尺寸为显示区域一根栅线的宽度以及与相邻栅线之间间距的和。
刻蚀所述金属层中对应光刻胶去除部分的金属部分可以是通过湿刻蚀工艺来完成的，也可以是通过干刻蚀工艺完成的，对此不作限定。
在一些可选的实施例中，所述利用掩膜板对所述光刻胶进行曝光，使得作用于第一光刻胶部分的光量小于作用于第二光刻胶部分的光量，形成位于走线区域的第一光刻胶保留部分和位于显示区域的第二光刻胶保留部分的步骤，包括：
采用第一掩膜板对所述第一光刻胶部分进行曝光，形成位于走线区域的第一光刻胶保留部分；
采用第二掩膜板对所述第二光刻胶部分进行曝光，形成位于显示区域的第二光刻胶保留部分；
其中，对所述第一光刻胶部分进行曝光时的曝光量小于对所述第二光刻胶部分进行曝光时的曝光量。
本实施例中，采用两次曝光的方式分别形成第一光刻胶保留部分和第二光刻胶保留部分，可以是先形成第一光刻胶保留部分后再形成第二光刻胶保留部分，也可以是先形成第二光刻胶保留部分后再形成第一光刻胶保留部分。
其中，在一可选的实施方式中，所述采用第一掩膜板对所述第一光刻胶部分进行曝光，形成位于走线区域的第一光刻胶保留部分的步骤，包括：
利用第一掩膜板对所述光刻胶进行曝光，所述第一掩膜板包括有对应显示区域的第一不透光图形、对应第一光刻胶保留区域的第二不透光图形；
显影后形成位于走线区域的第一光刻胶保留部分和所述显示区域的光刻胶。
本实施方式中，第一掩膜板同时覆盖走线区域和显示区域，其中，第一不透光图案对应走线区域的第一光刻胶保留区域，第二不透光图案对应全部显示区域。利用第一掩膜板对光刻胶进行曝光时，无论显示区域是否已经形成第二光刻胶保留部分，均可以保证显示区域内的光刻胶不受到曝光影响。从而，在显示区域的光刻胶不发生变化的情况下，在走线区域形成第一光刻胶保留部分。
在另一可选的实施例中，所述采用第二掩膜板对所述第二光刻胶部分进行曝光，形成位于显示区域的第二光刻胶保留部分的步骤，包括：
利用第二掩膜板对所述光刻胶进行曝光，所述第二掩膜板包括有对应走线区域的第三不透光图形、对应第二光刻胶保留区域的第四不透光图形；
显影后形成位于显示区域的第二光刻胶保留部分和所述走线区域的光刻胶。
本实施方式中，第二掩膜板同时覆盖走线区域和显示区域，其中，第三不透光图案对应全部走线区域，第四不透光图案对应显示区域内第二光刻胶保留区域。利用第二掩膜板对光刻胶进行曝光时，无论走线区域是否已经形成第一光刻胶保留部分，均可以保证显示区域内的光刻胶不受到曝光影响。从而，在走线区域的光刻胶不发生变化的情况下，在显示区域形成第二光刻胶保留部分。
以显示装置为具有高速响应、高分辨率、更轻薄和高开口率等优点的低温多晶硅(Low Temperature Poly-Silicon，简称LTPS)显示装置为例，在LTPS显示装置制造过程中需要利用准分子镭射光在400摄氏度左右将非晶硅a-Si转换为多晶硅结构P-Si，P-Si的硅结晶排列较a-Si有次序，使得电子移动率提高100倍以上。后续再对两处多晶硅结构P-Si注入两次P+离子，得到源漏极掺杂多晶硅结构P-Si和漏极轻掺杂多晶硅结构P-Si，特此将多晶硅结构P-Si转换为源漏极掺杂多晶硅结构P-Si和漏极轻掺杂多晶硅结构P-Si的过程与栅线形成过程结合进行说明：
如图5所示，在金属层形成后，走线区域的金属层5011覆盖衬底基板502，显示区域的金属层5012覆盖在衬底基板502上的原始多晶硅结构层503上；之后，在走线区域的金属层5011涂满光刻胶5041，在显示区域的金属 层5012上的图形区域涂覆光刻胶5042，并利用第二掩膜板进行较强曝光量的曝光；之后，刻蚀掉显示区域中被曝光的金属部分，保留的第二金属图案5013的宽度小于光刻胶5042的宽度；之后，将P+离子注入原始多晶硅结构层503处于第一转换区域内的多晶硅结构P-Si，使其转换为源漏极掺杂多晶硅结构P-Si505，其中，第一转换区域在衬底基板502上的正投影与显示区域内的光刻胶5042在衬底基板502上的正投影不重合；之后，刻蚀掉部分显示区域的光刻胶5042，使得显示区域的光刻胶5042的宽度与保留的金属图案5013的宽度一致后，剥离走线区域的光刻胶5041和显示区域的光刻胶5042；之后，在原始多晶硅结构层503处于第二转换区域的多晶硅结构P-Si注入P+离子，使其转换为漏极轻掺杂多晶硅结构506，其中，第二换转区域在衬底基板502上的正投影位于第一转换区域在衬底基板502上的正投影与显示区域内的光刻胶5042在衬底基板502上的正投影之间；之后，在走线区域的金属层5011的图形区域涂覆光刻胶5043，在显示区域涂满光刻胶5044，并利用第一掩膜板进行较弱曝光量的曝光；之后，刻蚀掉走线区域中被曝光的金属部分，保留第一金属图案5014；最后，剥离显示区域的光刻胶5043和走线区域的光刻胶5044，得到位于走线区域的第一金属图案5014、位于显示区域的第二金属图案5013、以及源漏极掺杂多晶硅结构P-Si505和漏极轻掺杂多晶硅结构P-Si506。
本实施例中，对金属层进行两次曝光，其中，对所述第一光刻胶部分进行曝光时的曝光量小于对所述第二光刻胶部分进行曝光时的曝光量，使得能够形成宽度相较于相关技术中更窄的第一光刻胶保留部分，以便于形成宽度更窄的第一金属图形，便于显示装置的窄边框化的发展。
在另一可选的实施例中，所述利用掩膜板对所述光刻胶进行曝光，使得作用于第一光刻胶部分的光量小于作用于第二光刻胶部分的光量，形成位于走线区域的第一光刻胶保留部分和位于显示区域的第二光刻胶保留部分的步骤，包括：
利用灰色调掩膜板对所述金属层上的光刻胶进行曝光，所述灰色调掩膜板包括有位于走线区域和显示区域的不透光图形、位于走线区域内且在所述不透光图形之外的部分透光图形、以及位于显示区域内且在所述不透光图形 之外的透光图形；
显影后，形成对应显示区域中除第二光刻胶保留区域之外区域的光刻胶去除部分、对应走线区域中除第一光刻胶保留区域之外区域的光刻胶部分保留部分、对应走线区域中所述第一光刻胶保留区域的第一光刻胶保留部分、以及对应显示区域中所述第二光刻胶保留区域的第二光刻胶保留部分。
本实施例中，仅一次曝光，在曝光过程中借助灰色调掩膜板能够调节透光率的特性，使得作用于第一光刻胶部分的光量小于作用于第二光刻胶部分的光量，进而形成第一光刻胶保留部分和第二光刻胶保留部分。
灰色调掩膜板在曝光过程中同时覆盖走线区域和显示区域，其中，不透光图形对应走线区域的第一光刻胶保留区域和显示区域的第二光刻胶保留区域，部分透光图形对应走线区域内在第一光刻胶保留区域外的区域，透光图形对应显示区域内第二光刻胶保留区域外的区域。
部分透光图形能够阻挡原本作用于走线区域内在第一光刻胶保留区域外的区域的光刻胶的部分光量，从而能够避免较大光量造成第一光刻胶保留部分覆盖的金属被曝光，避免后续得到的第一金属图案发生断线。
显影后，在走线区域的金属层上形成对应不透光图形的第一光刻胶保留部、以及对应部分透光图形的光刻胶部分保留部分；在显示区域的金属层上形成对应不透光图形的第二光刻胶保留部分、以及对应透光图形的光刻胶去除部分。
同样以显示装置为LTPS显示装置为例，将原始多晶硅结构P-Si转换为源漏极掺杂多晶硅结构P-Si和漏极轻掺杂多晶硅结构P-Si的过程与栅线形成过程结合进行说明：
如图6所示，在金属层形成后，走线区域的金属层6011覆盖衬底基板602，显示区域的金属层6012覆盖在衬底基板上的原始多晶硅结构层603上；之后，在走线区域的金属层涂满光刻胶6041，在显示区域的金属层上的图形区域涂覆光刻胶6042，并利用灰色调掩膜板进行较强曝光量的曝光，灰色调掩膜板在曝光过程中会遮挡原本走线区域的光刻胶6041会接收的部分光量；之后，刻蚀掉显示区域中被曝光的金属部分，保留的第二金属图案6013的宽度小于光刻胶的宽度；之后，将P+离子注入原始多晶硅结构层603处于第一 转换区域内的多晶硅结构P-Si，使其转换为源漏极掺杂多晶硅结构P-Si605，其中，第一转换区域在衬底基板602上的正投影与显示区域内的光刻胶6042在衬底基板上的正投影不重合；之后，刻蚀掉走线区域中非图案区域的金属部分和光刻胶，仅保留图案区域的金属层和光刻胶；最后，剥离走线区域和显示区域的光刻胶，保留第一金属图案6014和上方的光刻胶，并在原始多晶硅结构层603处于第二转换区域(第二换转区域在衬底基板上的正投影位于第一转换区域在衬底基板上的正投影与显示区域内的光刻胶在衬底基板上的正投影之间)的多晶硅结构P-Si注入P+离子，使其转换为漏极轻掺杂多晶硅结构P-Si606，得到位于走线区域的第一金属图案6014、位于显示区域的第二金属图案6013、以及源漏极掺杂多晶硅结构P-Si605和漏极轻掺杂多晶硅结构P-Si606。
本实施例中，借助灰色调掩膜板能够调节透光率的特性，能够在一次曝光工艺中形成第一光刻胶保留部分和第二光刻胶保留部分，在实现第一金属图案的宽度更小的情况下，还能够提高显示基板的制作效率。
进一步地，所述在所述金属层上涂覆光刻胶的步骤，包括：
在所述金属层上涂覆光刻胶，其中，对应所述第一金属图案的光刻胶的厚度大于其他区域的光刻胶的厚度。
在曝光时走线区域涂覆有光刻胶，其中，对应所述第一金属图案的光刻胶的厚度大于其他区域的光刻胶的厚度。通过对第一金属图案对应的光刻胶的厚度大于其他区域的光刻胶的厚度，从而第一金属图案区域的曝光量较少，从而第一金属图案和上方的部分光刻胶被保留下来。
进一步地，所述刻蚀掉所述金属层中对应光刻胶去除部分的金属部分的步骤，包括：
刻蚀掉对应所述光刻胶去除部分的金属层；
灰化掉光刻胶部分保留部分，并刻蚀掉对应所述光刻胶部分保留部分的金属层。
本实施例中，在光刻胶部分保留区域还存留有部分光刻胶，需要在刻蚀掉光刻胶部分保留区域的金属层之前先灰化存留的光刻胶，从而能够确保第一光刻胶保留部分和第二光刻胶保留部分之外的区域刻蚀干净。
本公开还提供了一种阵列基板，所述阵列基板由如上所述的阵列基板的制作方法制作而成。
本公开还提供了一种阵列基板，所述阵列基板包括位于走线区域的第一金属图案和位于显示区域的第二金属图案，所述第一金属图案的周期尺寸小于所述第二金属图案的周期尺寸的80％。
通过上述阵列基板的制作方法制作得到的位于走线区域的第一金属图案的宽度不会受到第二金属图案曝光的影响，因此能够通过降低针对第一金属图案的曝光量，制作得到宽度更小的第一金属图案。
本公开还提供一种显示装置，包括上述的显示面板。
显示装置可以是显示器、手机、平板电脑、电视机、可穿戴电子设备、导航显示设备等。
由于显示装置本体的结构是相关技术，其中，显示面板的结构在上述实施例中已进行详细说明，因此，本实施例中对于具体的显示面板的结构不再赘述。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本公开的技术方案本质上或者说对相关技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端(可以是手机，计算机，服务器，空调器，或者网络设备等)执行本公开各个实施例所述的方法。
上面结合附图对本公开的实施例进行了描述，但是本公开并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的， 本领域的普通技术人员在本公开的启示下，在不脱离本公开宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本公开的保护之内。

Claims (15)

  1. 一种阵列基板的制作方法，所述方法包括：
    在衬底基板上形成金属层；
    在所述金属层上涂覆光刻胶；
    利用掩膜板对所述光刻胶进行曝光，使得作用于第一光刻胶部分的光量小于作用于第二光刻胶部分的光量，形成位于走线区域的第一光刻胶保留部分和位于显示区域的第二光刻胶保留部分，其中，所述第一光刻胶保留部分的宽度小于所述第二光刻胶保留部分的宽度，所述第一光刻胶部分位于所述走线区域，并且所述第二光刻胶部分位于所述显示区域；
    刻蚀掉所述金属层中对应光刻胶去除部分的金属部分；
    剥离所述第一光刻胶保留部分和所述第二光刻胶保留部分，得到位于走线区域的第一金属图案和位于显示区域的第二金属图案，所述第一金属图案的周期尺寸小于所述第二金属图案的周期尺寸，其中，所述光刻胶去除部分为所述光刻胶中除所述第一光刻胶保留部分和所述第二光刻胶保留部分之外的光刻胶部分。
  2. 根据权利要求1所述的方法，其中，在所述衬底基板上形成所述金属层的步骤包括：
    在所述走线区域的衬底基板上形成第一金属层；
    在所述显示区域的衬底基板上形成原始多晶硅结构层，并且
    在所述原始多晶硅结构层上形成第二金属层。
  3. 根据权利要求2所述的方法，其中，所述方法还包括：
    将P+离子注入所述原始多晶硅结构层处于第一转换区域内的多晶硅结构，使其转换为源漏极掺杂多晶硅结构，其中，所述第一转换区域在所述衬底基板上的正投影与所述第二光刻胶保留部分在所述衬底基板上的正投影不重合。
  4. 根据权利要求3所述的方法，其中，所述方法还包括：
    将P+离子注入所述原始多晶硅结构层处于第二转换区域内的多晶硅结构，使其转换为漏极轻掺杂多晶硅结构，其中，所述第二换转区域在所述衬 底基板上的正投影位于所述第一转换区域在所述衬底基板上的正投影与所述第二光刻胶保留部分在所述衬底基板上的正投影之间。
  5. 根据权利要求1所述的方法，其中，所述利用掩膜板对所述光刻胶进行曝光，使得作用于第一光刻胶部分的光量小于作用于第二光刻胶部分的光量，形成位于走线区域的第一光刻胶保留部分和位于显示区域的第二光刻胶保留部分的步骤，包括：
    采用第一掩膜板对所述第一光刻胶部分进行曝光，形成位于走线区域的第一光刻胶保留部分；
    采用第二掩膜板对所述第二光刻胶部分进行曝光，形成位于显示区域的第二光刻胶保留部分；
    其中，对所述第一光刻胶部分进行曝光时的曝光量小于对所述第二光刻胶部分进行曝光时的曝光量。
  6. 根据权利要求5所述的方法，其中，所述采用第一掩膜板对所述第一光刻胶部分进行曝光，形成位于走线区域的第一光刻胶保留部分的步骤，包括：
    利用第一掩膜板对所述光刻胶进行曝光，所述第一掩膜板包括有对应显示区域的第一不透光图形和对应第一光刻胶保留区域的第二不透光图形；
    显影后形成位于走线区域的第一光刻胶保留部分和所述显示区域的光刻胶。
  7. 根据权利要求5所述的方法，其中，所述采用第二掩膜板对所述第二光刻胶部分进行曝光，形成位于显示区域的第二光刻胶保留部分的步骤，包括：
    利用第二掩膜板对所述光刻胶进行曝光，所述第二掩膜板包括有对应走线区域的第三不透光图形和对应第二光刻胶保留区域的第四不透光图形；
    显影后形成位于显示区域的第二光刻胶保留部分和所述走线区域的光刻胶。
  8. 根据权利要求1所述的方法，其中，所述利用掩膜板对所述光刻胶进行曝光，使得作用于第一光刻胶部分的光量小于作用于第二光刻胶部分的光量，形成位于走线区域的第一光刻胶保留部分和位于显示区域的第二光刻胶 保留部分的步骤，包括：
    利用灰色调掩膜板对所述金属层上的光刻胶进行曝光，所述灰色调掩膜板包括有位于走线区域和显示区域的不透光图形、位于走线区域内且在所述不透光图形之外的部分透光图形、以及位于显示区域内且在所述不透光图形之外的透光图形；
    显影后，形成对应显示区域中除第二光刻胶保留区域之外区域的光刻胶去除部分、对应走线区域中除第一光刻胶保留区域之外区域的光刻胶部分保留部分、对应走线区域中所述第一光刻胶保留区域的第一光刻胶保留部分、以及对应显示区域中所述第二光刻胶保留区域的第二光刻胶保留部分。
  9. 根据权利要求8所述的方法，其中，所述在所述金属层上涂覆光刻胶的步骤，包括：
    在所述金属层上涂覆光刻胶，其中，对应所述第一光刻胶保留区域的光刻胶的厚度大于其他区域的光刻胶的厚度。
  10. 根据权利要求8所述的方法，其中，所述刻蚀掉所述金属层中对应光刻胶去除部分的金属部分的步骤，包括：
    刻蚀掉对应所述光刻胶去除部分的金属层；
    灰化掉光刻胶部分保留部分，并刻蚀掉对应所述光刻胶部分保留部分的金属层。
  11. 一种阵列基板，所述阵列基板由权利要求1-10中任一项所述的阵列基板的制作方法制作而成。
  12. 一种阵列基板，所述阵列基板包括位于走线区域的第一金属图案和位于显示区域的第二金属图案，所述第一金属图案的周期尺寸小于所述第二金属图案的周期尺寸的80％。
  13. 根据权利要求12所述的阵列基板，其中，所述第一金属图案的周期尺寸为所述走线区域的一根栅线的宽度与相邻栅线之间间距的和；并且所述第二金属图案的周期尺寸为所述显示区域的一根栅线的宽度与相邻栅线之间间距的和。
  14. 根据权利要求12或13所述的阵列基板，其中，所述阵列基板还包括：
    衬底基板；
    原始多晶硅结构层，其布置在所述显示区域的衬底基板与所述第二金属图案之间；
    源漏极掺杂多晶硅结构，其布置在所述多晶硅结构层的两侧；以及
    漏极轻掺杂多晶硅结构，其布置在所述多晶硅结构层与所述源漏极掺杂多晶硅结构之间。
  15. 一种显示装置，包括如权利要求11-14中任一项所述的阵列基板。
PCT/CN2020/075033 2019-03-11 2020-02-13 阵列基板及其制作方法、和显示装置 Ceased WO2020181948A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/957,354 US11569275B2 (en) 2019-03-11 2020-02-13 Array substrate, method for preparing the same, and display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201910180171.X 2019-03-11
CN201910180171.XA CN109920801B (zh) 2019-03-11 2019-03-11 阵列基板及其制作方法、和显示装置

Publications (1)

Publication Number Publication Date
WO2020181948A1 true WO2020181948A1 (zh) 2020-09-17

Family

ID=66964108

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2020/075033 Ceased WO2020181948A1 (zh) 2019-03-11 2020-02-13 阵列基板及其制作方法、和显示装置

Country Status (3)

Country Link
US (1) US11569275B2 (zh)
CN (1) CN109920801B (zh)
WO (1) WO2020181948A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109920801B (zh) 2019-03-11 2022-02-01 京东方科技集团股份有限公司 阵列基板及其制作方法、和显示装置
CN111710605B (zh) * 2020-06-19 2021-02-19 扬州国宇电子有限公司 一种半导体台面金属剥离方法
CN116466509A (zh) * 2023-04-27 2023-07-21 鄂尔多斯市源盛光电有限责任公司 液晶显示面板的制备方法、液晶显示面板以及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105206621A (zh) * 2015-08-31 2015-12-30 京东方科技集团股份有限公司 一种构图方法、阵列基板及显示装置
CN107068692A (zh) * 2017-04-20 2017-08-18 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法
US20180004080A1 (en) * 2015-02-05 2018-01-04 Samsung Display Co., Ltd. Photomask layouts and methods of forming patterns using the same
CN109920801A (zh) * 2019-03-11 2019-06-21 京东方科技集团股份有限公司 阵列基板及其制作方法、和显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7088323B2 (en) * 2000-12-21 2006-08-08 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method for fabricating the same
CN105093807B (zh) 2015-09-16 2024-01-23 京东方科技集团股份有限公司 一种掩模板及其制备方法和曝光系统
CN107170753B (zh) 2017-05-10 2020-04-07 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN107818988A (zh) * 2017-09-27 2018-03-20 武汉华星光电半导体显示技术有限公司 柔性显示面板及其制作方法
CN108538855B (zh) * 2018-03-30 2020-06-30 深圳市华星光电半导体显示技术有限公司 一种阵列基板的制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180004080A1 (en) * 2015-02-05 2018-01-04 Samsung Display Co., Ltd. Photomask layouts and methods of forming patterns using the same
CN105206621A (zh) * 2015-08-31 2015-12-30 京东方科技集团股份有限公司 一种构图方法、阵列基板及显示装置
CN107068692A (zh) * 2017-04-20 2017-08-18 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法
CN109920801A (zh) * 2019-03-11 2019-06-21 京东方科技集团股份有限公司 阵列基板及其制作方法、和显示装置

Also Published As

Publication number Publication date
US11569275B2 (en) 2023-01-31
CN109920801A (zh) 2019-06-21
CN109920801B (zh) 2022-02-01
US20210375956A1 (en) 2021-12-02

Similar Documents

Publication Publication Date Title
CN103199060B (zh) 一种薄膜晶体管阵列基板及其制作方法及显示装置
CN104617102B (zh) 阵列基板及阵列基板制造方法
CN106206456B (zh) 一种阵列基板的制作方法、阵列基板及显示装置
KR20140004078A (ko) 박막 트랜지스터와 이를 제조하기 위한 마스크, 어레이 기판 및 디스플레이 장치
CN102842587B (zh) 阵列基板及其制作方法、显示装置
CN103165529B (zh) 一种阵列基板的制备方法
CN106024813B (zh) 一种低温多晶硅tft阵列基板的制作方法及相应装置
WO2020181948A1 (zh) 阵列基板及其制作方法、和显示装置
CN104635416A (zh) 一种掩膜板及阵列基板的制造方法
CN108962948A (zh) 一种阵列基板及其制作方法
WO2017020480A1 (zh) 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
CN100511653C (zh) 薄膜晶体管及其应用的显示元件的制造方法
CN102723309A (zh) 一种阵列基板及其制造方法和显示装置
JP2014140033A (ja) 薄膜トランジスタ及びアレイ基板の製造方法
US10236361B2 (en) Method for forming mask pattern, thin film transistor and method for forming the same, and display device
TWI330407B (en) Method of manufacturing thin film transistor and display device applied with the same
WO2019179128A1 (zh) 阵列基板的制造方法、阵列基板、显示面板和显示装置
CN104576526B (zh) 一种阵列基板及其制备方法和显示装置
JP3612525B2 (ja) 薄膜半導体装置の製造方法及びそのレジストパターン形成方法
WO2019052108A1 (zh) 阵列基板的制造方法
TW437097B (en) Manufacturing method for thin film transistor
CN109119428B (zh) Tft基板的制作方法
CN107195689B (zh) 一种薄膜晶体管及其制作方法、oled显示面板
CN111446264B (zh) 阵列基板及其制造方法
US6558992B2 (en) Method to fabricate flat panel display

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20770575

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20770575

Country of ref document: EP

Kind code of ref document: A1