WO2020162667A1 - 반도체 제조 공정에 있어서 실리콘 또는 실리콘 화합물 패턴을 형성하기 위한 신규 방법 - Google Patents

반도체 제조 공정에 있어서 실리콘 또는 실리콘 화합물 패턴을 형성하기 위한 신규 방법 Download PDF

Info

Publication number
WO2020162667A1
WO2020162667A1 PCT/KR2020/000841 KR2020000841W WO2020162667A1 WO 2020162667 A1 WO2020162667 A1 WO 2020162667A1 KR 2020000841 W KR2020000841 W KR 2020000841W WO 2020162667 A1 WO2020162667 A1 WO 2020162667A1
Authority
WO
WIPO (PCT)
Prior art keywords
pattern
silicon
layer
forming
compound
Prior art date
Application number
PCT/KR2020/000841
Other languages
English (en)
French (fr)
Inventor
이수진
김기홍
이승훈
이승현
Original Assignee
영창케미칼 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 영창케미칼 주식회사 filed Critical 영창케미칼 주식회사
Priority to US17/423,334 priority Critical patent/US11488834B2/en
Priority to EP20752033.9A priority patent/EP3923316A4/en
Priority to JP2021539454A priority patent/JP7191234B2/ja
Priority to CN202080012482.6A priority patent/CN113424299A/zh
Publication of WO2020162667A1 publication Critical patent/WO2020162667A1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D7/00—Compositions of detergents based essentially on non-surface-active compounds
    • C11D7/50—Solvents
    • C11D7/5004—Organic solvents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D7/00—Compositions of detergents based essentially on non-surface-active compounds
    • C11D7/50—Solvents
    • C11D7/5004—Organic solvents
    • C11D7/5013—Organic solvents containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0277—Electrolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D2111/00—Cleaning compositions characterised by the objects to be cleaned; Cleaning compositions characterised by non-standard cleaning or washing processes
    • C11D2111/10—Objects to be cleaned
    • C11D2111/14—Hard surfaces
    • C11D2111/22—Electronic devices, e.g. PCBs or semiconductors

Definitions

  • the present invention is a silicon comprising a cleaning method using a cleaning solution to prevent lifting of the pattern by removing foreign substances remaining under the polymer during dry etching in a process of forming a fine pattern using an organic carbon film in a semiconductor manufacturing process. Or it relates to a novel method for forming a silicon compound pattern.
  • a pattern was formed on a semiconductor substrate using an i-line light source having a wavelength of 365 nm, but a light source of a smaller wavelength band was required to form a finer pattern.
  • pattern collapse occurs as the pattern aspect ratio of the photoresist increases, making it difficult to implement a pattern with a large aspect ratio. Has become.
  • the pattern collapse if the thickness of the photoresist is lowered, it does not sufficiently function as a mask for the substrate in the subsequent dry etching process. For this reason, the required to implement the pattern You will not be able to create a pattern as deep as the depth.
  • an organic carbon film material called a hardmask such as an amorphous carbon layer (ACL), spin on carbon (SOC) or spin on hardmask (SOH) is used.
  • ACL amorphous carbon layer
  • SOC spin on carbon
  • SOH spin on hardmask
  • an SOC layer, an organic carbon film is coated on a silicon oxide substrate layer, a SiON layer, an inorganic film, is deposited by chemical vapor deposition, and a photoresist is coated and exposed thereon to perform patterning.
  • the SiON layer is etched with halogen plasma using the patterned photoresist, and then the organic carbon layer is etched with oxygen plasma, and the oxide layer, which is the substrate layer, is etched using halogen plasma.
  • a'poly layer (poly layer) or other compound layer (B film)' is deposited on this pattern by chemical vapor deposition and the final substrate layer is deposited using halogen plasma. It is etched.
  • the aspect ratio of the pattern is higher, and a problem arises in a pattern that can be implemented by a dry etching process.
  • lifting occurs during a subsequent film process due to foreign substances generated by fumes and residues of the organic carbon film polymer generated during the dry etching process.
  • the inventor of the present invention conducted a study on the development of a new process in order to solve the problems occurring in the current process, and as a result of the study, a finer pattern could be formed by adding a wet cleaning process after dry etching. I came to develop a technology that I have.
  • the present invention is to form a hard mask pattern including a novel cleaning method to prevent pattern lifting by removing foreign substances remaining under the polymer during dry etching in a process of forming a fine pattern using an organic carbon film in a semiconductor manufacturing process. It is about a novel method for
  • the present invention relates to a method of forming a pattern using a cleaning process using a cleaning solution in order to solve a lifting problem caused by impurities remaining under the pattern remaining after the etching process of a silicon or silicon compound layer to form a desired pattern.
  • a cleaning process using a cleaning solution in order to solve a lifting problem caused by impurities remaining under the pattern remaining after the etching process of a silicon or silicon compound layer to form a desired pattern.
  • an organic layer and an inorganic layer are sequentially laminated to an appropriate thickness on the object to be etched.
  • an organic carbon layer containing a large amount of carbon is coated,
  • the SiON layer is deposited by chemical vapor deposition, and then a photoresist is coated thereon to perform patterning.
  • the SiON layer is etched with halogen plasma using the patterned photoresist, and then the organic carbon layer is etched with oxygen plasma, and the oxide layer, which is the substrate layer, is etched using halogen plasma.
  • a poly layer or other compound layer is deposited on this pattern by chemical vapor deposition, and the final substrate layer is etched using halogen plasma to create a pattern to be formed.
  • a cleaning process is performed using a new cleaning solution to remove foreign substances present under the pattern to form a desired fine pattern.
  • organic carbon film refers to a film having a carbon content of 30% to 100% that can be applied onto a wafer by spin coating or chemical physical vapor deposition.
  • the spin coating thickness of SOC capable of spin coating among the organic carbon film layers is not particularly limited, but may be applied in a thickness of 100 ⁇ to 30,000 ⁇ , and a bake process may be performed at a temperature of 150°C to 400°C for 1 minute to 5 minutes. .
  • the layer that can be formed by the chemical or physical vapor deposition method may be formed in a thickness of 100 ⁇ to 10,000 ⁇ at a pressure of 0.01 to 10 torr using plasma in a deposition equipment.
  • the cleaning solution is composed of 1 to 100% by weight of a material capable of washing away polymer residues, 0 to 99% by weight of a solvent, 0 to 3% by weight of a surfactant, and 0 to 10% by weight of an alkali compound.
  • one or more selected from alcohol-based solvents, amide-based solvents, ketone-based solvents, ester-based and hydrocarbon-based solvents can be used.
  • the selectable solvent is not particularly limited as long as the organic carbon film and the inorganic film pattern are not dissolved, and a solution containing a general organic solvent may be used.
  • Selectable surfactants may be selected from the group consisting of anionic, nonionic, cationic, and amphoteric surfactants alone or a mixture thereof.
  • selectable alkali compound those selected from amines and ammonium hydroxides can be used.
  • the cleaning method of the cleaning solution includes spinning the wafer at a speed of 0 to 1,000 rpm, spraying the wafer at a speed of 1 to 200 mL/s for at least 1 second, allowing it to stand for at least 0 seconds, and then spin drying.
  • the poly layer (Poly layer) or other compound layer that can be formed by the chemical or physical vapor deposition method may be formed in a thickness of 100 ⁇ to 10,000 ⁇ at a pressure of 0.01 to 10 torr using plasma in a deposition equipment.
  • the method of forming a fine pattern by a new cleaning method according to the present invention is to form an organic carbon film layer and a SiON layer on a silicon oxide substrate layer to form a pattern to be formed by primary dry etching, and a poly layer (poly layer) or Other compound layers are deposited by chemical vapor deposition to form a pattern by secondary dry etching.
  • the organic carbon film remains under the pattern during the first dry etching, and the pattern is defective due to the lifting caused by the residue by fumes.
  • a cleaning process is added after the first dry etching to remove the residue remaining in the lower layer of the pattern.
  • Remnants remaining in the lower layer of the pattern are removed, thereby solving the problem that the pattern is lifted when depositing a poly layer or other compound layer, thereby forming a silicon or silicon compound pattern having a desired high aspect ratio. will be.
  • the present invention relates to a novel cleaning method for forming a desired pattern without lifting by performing a cleaning process in order to remove organic carbon film residues and fume residues remaining under the pattern in order to form a fine silicon pattern during a semiconductor manufacturing process. .
  • the method of forming a fine pattern by the novel cleaning method in the present invention includes forming an organic carbon film layer on a substrate layer, depositing a SiON layer by chemical vapor deposition, coating a photoresist thereon, and exposing to form a mask; Etching a pattern to be formed by first dry etching using the mask; Cleaning the substrate using a cleaning solution; And depositing a poly layer (poly layer) or other compound layer on the substrate by a chemical vapor deposition method and secondary dry etching to form a pattern.
  • the organic carbon film layer refers to a carbon content of 30% to 100%, and the method of forming the film layer may be spin coating, chemical or physical vapor deposition.
  • the spin coating thickness of SOC capable of spin coating among the organic carbon film layers is not particularly limited, but may be applied in a thickness of 100 ⁇ to 30,000 ⁇ , and a baking process may be performed at a temperature of 150°C to 400°C for 1 minute to 5 minutes. .
  • the SiON layer that can be formed by the chemical or physical vapor deposition method may be formed in a thickness of 100 ⁇ to 10,000 ⁇ at a pressure of 0.01 to 10 torr using plasma in a deposition equipment.
  • the cleaning solution is composed of 1 to 100% by weight of a material capable of removing polymer impurities, 0 to 99% by weight of a solvent, 0 to 3% by weight of a surfactant, and 0 to 10% by weight of an alkali compound.
  • selectable polymer impurity-removable material one or more selected from alcohol-based solvents, amide-based solvents, ketone-based solvents, ester-based and hydrocarbon-based solvents may be used.
  • the selectable solvent is not particularly limited as long as the organic carbon film and the inorganic film pattern are not dissolved, and a solution containing a general organic solvent may be used.
  • Selectable surfactants may be selected from the group consisting of anionic, nonionic, cationic, and amphoteric surfactants alone or a mixture thereof.
  • selectable alkali compound those selected from amines and ammonium hydroxides can be used.
  • the cleaning method of the cleaning solution includes spinning the wafer at a speed of 0 to 1,000 rpm, spraying the wafer at a speed of 1 to 200 mL/s for at least 1 second, allowing it to stand for at least 0 seconds, and then spin drying.
  • the poly layer (Poly layer) or other compound layer that can be formed by the chemical or physical vapor deposition method may be formed in a thickness of 100 ⁇ to 10,000 ⁇ at a pressure of 0.01 to 10 torr using plasma in a deposition equipment.
  • the spin coating thickness of SOC capable of spin coating among the organic carbon film layers is not particularly limited, but may be applied in a thickness of 100 ⁇ to 30,000 ⁇ , and a baking process may be performed at a temperature of 150°C to 400°C for 1 minute to 5 minutes. .
  • the SiON layer that can be formed by the chemical or physical vapor deposition method may be formed in a thickness of 100 ⁇ to 10,000 ⁇ at a pressure of 0.01 to 10 torr using plasma in a deposition equipment.
  • Patterning is formed using the formed mask, and a first dry etching is performed using an etching gas capable of etching the deposited film.
  • the first dry-etched substrate is treated with a cleaning solution.
  • the cleaning solution used in the cleaning process is composed of 1 to 100% by weight of a substance capable of washing polymer residues, 0 to 99% by weight of a solvent, 0 to 3% by weight of a surfactant, and 0 to 10% by weight of an alkali compound.
  • the cleaning method of the cleaning solution includes spinning the wafer at a speed of 0 to 1,000 rpm, spraying the wafer at a speed of 1 to 200 mL/s for at least 1 second, allowing it to stand for at least 0 seconds, and then spin drying.
  • a poly layer or other compound layer that can be formed by a chemical or physical vapor deposition method is deposited on the substrate.
  • the poly layer can be formed in a thickness of 100 ⁇ to 10000 ⁇ at a pressure of 0.01 to 10 torr using plasma in a deposition equipment.
  • the pattern of the layer is completed by secondary dry etching using an etching gas capable of etching the deposited layer. And by washing with a cleaning solution, the lifting phenomenon is prevented and the desired pattern is completed.
  • a layer of SOC spin on carbon; a polymer solution mainly composed of carbon
  • a bake process is performed at 400°C for 3 minutes
  • the SiON layer an inorganic film
  • chemical vapor phase After evaporation to a thickness of 300 ⁇ , a photoresist for KrF was coated to a thickness of 2,000 ⁇ , and then exposed at 24mj with a Nikon 204B KrF exposure equipment to form a mask having a pattern of 200nm size.
  • the film deposited using the formed mask was first dry-etched to the oxide layer as the substrate layer using an etching gas, and then 80% isopropyl alcohol, 17.9% ethylene glycol, and tetraethylammonium hydride were applied to the first dry-etched substrate. After proceeding the process by coating with a cleaning solution containing 2% of lockside and 0.1% of polyoxyethylene lauryl ester in the spraying amount shown in Table 1, the poly layer was deposited to a thickness of 300 ⁇ by chemical vapor deposition, followed by secondary dry etching. To complete the pattern formation process.
  • a pattern formation process was completed by performing the same process as in Example 1, except that the process was carried out by coating with the injection amount shown in Table 1.
  • a pattern formation process was completed by performing the same process as in Example 1, except that the process was carried out by coating with the injection amount shown in Table 1.
  • a pattern formation process was completed by performing the same process as in Example 1, except that the process of applying the cleaning solution by a spin coating method was not performed.
  • Example 3 when the injection amount was 40 mL, the evaluation value for the presence or absence of lifting was 8, indicating a more preferable result.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본원 발명은 반도체 제조 공정 중 종횡비가 큰 미세 실리콘 패턴을 구현하기 위한 공정을 제공하기 위한 목적을 갖는 것으로서, 미세 실리콘 패턴을 형성하기 위하여 패턴 하부에 남아 있는 유기탄소막 불순물 및 흄에 의한 불순물을 제거하기 위하여 세정공정을 진행함으로서 리프팅 없이 원하는 패턴을 형성하는 신규의 세정 방법에 관한 것으로, 미세 패턴 형성 방법을 제공하는 효과를 나타내는 것이다.

Description

반도체 제조 공정에 있어서 실리콘 또는 실리콘 화합물 패턴을 형성하기 위한 신규 방법
본원 발명은 반도체 제조 공정에서 유기탄소막을 이용하여 미세 패턴을 형성하는 공정에서 폴리머 건식 식각 시 하부에 잔존하는 이물질을 제거하여 패턴의 리프팅(Lifting)을 방지하기 위하여 세정액을 이용한 세정 방법을 포함하는 실리콘 또는 실리콘 화합물 패턴을 형성하기 위한 신규한 방법에 관한 것이다.
근래 반도체 디바이스의 소형화 및 집적화에 수반하여 미세패턴의 구현이 요구되고 있으며, 이러한 미세패턴을 형성하는 방법으로는 노광장비의 개발 또는 추가적인 공정의 도입을 통한 포토레지스트 패턴의 미세화가 효율적이다.
반도체를 제조하는 공정에 있어서, 과거에는 365nm 파장의 i-line 광원을 이용하여 반도체 기판에 패턴을 형성하였으나 더 미세한 패턴을 형성하기 위해 더 작은 파장대의 광원을 필요로 하게 되었다.
실제로 KrF(248nm)를 시작으로 ArF(198nm), EUV(extreme ultra violet-극자외선, 13.5nm) 광원을 이용한 리소그래피(lithography), ArF 리소그래피의 이중 노광(더블 패터닝 리소그래피) 기술이 개발되어, 현재 상용화되었거나 상용화 중에 있으며 이를 이용하여 더 미세한 패턴을 구현할 수 있게 되었다.
종횡비(aspect ratio)가 큰 미세화 패턴을 구현하기 위해서 기존처럼 두꺼운 두께(>500nm)의 포토레지스트를 사용하게 되면 포토레지스트의 패턴 종횡비가 높아지면서 패턴 붕괴가 발생하게 되므로 큰 종횡비를 가지는 패턴 구현에 장애가 되고 있다. 패턴 붕괴와 관련하여, 포토레지스트의 두께를 낮추면, 후속 건식 식각(Dry etch) 공정에서 기판(substrate)에 대한 마스크(mask)로서의 역할을 충분히 하지 못하게 되므로, 이러한 이유로 인하여 패턴을 구현하기 위해서 요구되는 깊이만큼 깊은 패턴을 만들 수 없게 된다.
이런 문제를 해결하기 위하여 무정형 탄소막(ACL: amorphous carbon layer)이나 SOC(spin on carbon) 또는 SOH(spin on hardmask) 등의 하드마스크(Hardmask)라는 유기탄소막 재료를 사용하여 공정을 진행하고 있다.
식각이 진행될 막을 형성한 후 플라즈마를 이용한 선택적 건식 식각을 통하여 패턴을 형성하는 방법을 적용한다.
공정 순서를 간략하게 보면 실리콘 옥사이드 기판층 위에 유기탄소막인 SOC 층을 코팅하고, 무기막인 SiON층을 화학기상증착법으로 증착하고, 그 위에 포토레지스트를 코팅 및 노광하여 패터닝을 진행한다. 패터닝된 포토레지스트를 이용하여 SiON층을 할로겐 플라즈마로 식각한 다음, 산소 플라즈마로 유기탄소막층을 식각하고, 기판층인 옥사이드(Oxide)층을 할로겐 플라즈마를 이용하여 식각하게 된다. '옥사이드층(A 필름)'을 할로겐 플라즈마로 식각한 다음, 이 패턴에 '폴리층(Poly층) 또는 기타 화합물층(B 필름)'을 화학기상증착법으로 증착하고 최종 기판층을 할로겐 플라즈마를 이용하여 식각하게 된다.
미세화 패턴을 구현하기 위하여 하드마스크를 도입하는 공정에서 패턴이 미세화 되어감에 따라 패턴의 종횡비가 더 높아지고 있으며, 이로 인하여 건식 식각 공정으로 구현할 수 있는 패턴에 문제가 발생되고 있다. 건식식각 공정 중에 발생되는 유기탄소막 폴리머의 잔존물 및 흄에 의해 발생되는 이물질에 의하여 후속 막 공정 진행시에 리프팅이 발생하는 문제가 있다.
본원 발명의 발명자는 현재의 공정상에 발생하는 문제를 해결하기 위해 신규 공정 개발에 대한 연구를 수행하였으며, 연구 수행 결과 건식 식각(Dry etch) 후에 습식 세정 공정을 추가하여 더 미세한 패턴을 형성할 수 있는 기술을 개발하게 되었다.
본원 발명은 반도체 제조 공정에서 유기탄소막을 이용하여 미세 패턴을 형성하는 공정에서 폴리머 건식 식각 시 하부에 잔존하는 이물질을 제거하여 패턴 리프팅을 방지하기 위한 신규한 세정 방법을 포함하는 하드마스크 패턴을 형성하기 위한 신규한 방법에 관한 것이다.
본원 발명은 원하는 패턴을 형성하기 위하여 실리콘 또는 실리콘 화합물 층의 식각 공정 후에 남아 있는 패턴 하부에 잔존하는 불순물로 인하여 발생하는 리프팅 문제를 해결하기 위하여 세정액을 이용한 세정공정을 사용하여 패턴을 형성하는 방법에 관한 것이다.
보다 자세하게는 반도체 제조 공정 중 옥사이드 또는 실리콘, 실리콘 화합물 층의 식각 공정에 있어서, 식각 대상물에 유기막과 무기막을 차례대로 적절한 두께로 적층하는데, 먼저 탄소가 다량 함유되어 있는 유기탄소막층을 코팅하고, 그리고 SiON층을 화학기상증착법으로 증착한 다음, 그 위에 포토레지스트를 코팅하여 패터닝을 진행한다. 패터닝된 포토레지스트를 이용하여 SiON층을 할로겐 플라즈마로 식각한 다음, 산소 플라즈마로 유기탄소막층을 식각하고, 기판층인 옥사이드층을 할로겐 플라즈마를 이용하여 식각한다. 옥사이드층을 할로겐 플라즈마로 식각한 다음, 이 패턴에 폴리층(Poly층) 또는 기타 화합물층을 화학기상증착법으로 증착하고 최종 기판층을 할로겐 플라즈마를 이용하여 식각하여 형성하고자 하는 패턴을 만든다.
미세 패턴을 형성하기 위하여 유기탄소막 코팅 후에 옥사이드 또는 실리콘, 실리콘 화합물 층을 증착하여 건식 식각을 통하여 패턴을 형성할 때 패턴 하부에 유기탄소막층에 의한 폴리머 이물질 및 흄에 의한 잔존물이 남아서 무기막 증착시에 리프팅이 발생되는 문제가 발생한다.
이와 같은 리프팅이 발생되는 문제를 해결하기 위하여 신규의 세정액을 사용하여 세정 공정을 진행함으로서 패턴 하부에 존재하는 이물질을 제거하여 원하는 미세패턴을 형성한다.
여기서, 유기탄소막이라 함은 스핀 코팅이나 화학적 물리적 증착 방법으로 웨이퍼 상에 도포가 가능한 탄소 함유량이 30% 내지 100%인 막질을 의미한다.
상기 유기탄소막층 중 스핀 코팅이 가능한 SOC의 스핀 도포 두께는 특별히 한정되지 않으나, 100Å 내지 30,000Å 두께로 도포될 수 있고, 150℃ 내지 400℃의 온도에서 1분 내지 5분간 베이크 공정을 진행할 수 있다.
상기 화학적 또는 물리적 증착 방법으로 형성 가능한 층은 증착장비에서 플라즈마를 이용하여 0.01 내지 10 torr의 압력으로 100Å 내지 10,000Å의 두께로 형성할 수 있다.
상기 세정액은 폴리머 잔존물을 씻어낼 수 있는 물질 1내지 100 중량%, 용매 0 내지 99 중량%, 계면활성제 0 내지 3 중량%, 알칼리 화합물 0 내지 10 중량%로 이루어진다.
선택 가능한 폴리머 잔존물을 씻어낼 수 있는 물질로는 알콜계 용제, 아미드계 용제, 케톤계 용제, 에스테르계 및 탄화 수소계 용제로부터 선택되는 1종 이상을 사용할 수 있다.
선택 가능한 용매로는 유기탄소막과 무기막 패턴을 용해하지 않으면 특별히 제한이 없고 일반적인 유기 용제를 포함하는 용액을 사용할 수 있다.
선택 가능한 계면활성제는 음이온성, 비이온성, 양이온성, 양쪽성 계면활성제로 단독 혹은 이들의 혼합물로 구성된 군에서 선택되는 것을 사용할 수 있다.
선택 가능한 알칼리 화합물은 아민류 및 암모늄 수산화물로부터 선택되는 것을 사용할 수 있다.
상기 세정액의 세정 방법은 웨이퍼를 0 내지 1,000rpm의 속도로 회전시키면서, 1 내지 200mL/s의 속도로 1초 이상 분사하고 0초 이상 정치하고, 이후 스핀 드라이(spin dry) 과정으로 이루어진다.
상기 화학적 또는 물리적 증착 방법으로 형성 가능한 폴리층(Poly층) 또는 기타 화합물층은 증착장비에서 플라즈마를 이용하여 0.01 내지 10 torr의 압력으로 100Å내지 10,000Å의 두께로 형성할 수 있다.
본원 발명에 따른 신규의 세정방법으로 미세 패턴을 형성하는 방법은 실리콘 옥사이드 기판층 위에 유기탄소막층과 SiON층을 형성하여 1차 건식 식각하여 형성하고자 하는 패턴을 형성하고, 폴리층(Poly층) 또는 기타 화합물층을 화학기상증착법으로 증착하여 2차 건식 식각하여 패턴을 형성한다.
폴리층(Poly층) 또는 기타 화합물층 증착 시에 1차 건식 식각 시에 패턴 하부에 남는 유기탄소막 잔존물과 흄에 의한 잔존물에 의하여 리프팅이 발생하여 패턴에 불량이 발생하게 된다. 이를 해결하기 위하여 1차 건식 식각 후에 세정공정을 추가하여 패턴 하부 층에 남아 있는 잔존물을 제거한다.
패턴 하부 층에 남아 있는 잔존물이 제거됨으로써 폴리층(Poly층) 또는 기타 화합물층 증착 시에 패턴이 리프팅되는 문제가 해결되어 원하는 높은 종횡비(high aspect ratio)를 갖는 실리콘 또는 실리콘 화합물 패턴을 형성할 수 있는 것이다.
이하, 본원 발명을 보다 상세히 설명한다.
본원 발명은 반도체 제조 공정 중 미세 실리콘 패턴을 형성하기 위하여 패턴 하부에 남아 있는 유기탄소막 잔존물 및 흄에 의한 잔존물을 제거하기 위하여 세정공정을 진행함으로서 리프팅 없이 원하는 패턴을 형성하는 신규의 세정 방법에 관한 것이다.
본원 발명에서의 신규의 세정방법으로 미세패턴을 형성하는 방법은 기판층 위에 유기 탄소막층을 형성하고 SiON층을 화학기상증착법으로 증착하고 그 위에 포토레지스트를 코팅하고 노광하여 마스크를 형성하는 단계; 상기 마스크를 이용하여 1차 건식 식각하여 형성하고자 하는 패턴을 식각하는 단계; 상기 기판에 세정액을 사용하여 세정하는 단계; 및 상기 기판에 폴리층(Poly층) 또는 기타 화합물층을 화학기상증착법으로 증착하고 2차 건식 식각하는 단계에 의해 패턴이 형성된다.
유기탄소막층이라 함은 탄소 함유량이 30% 내지 100%인 것으로 막 층을 형성하는 방법은 스핀코팅, 화학적 또는 물리적 증착 방법 모두 가능하다.
상기 유기탄소막층 중 스핀 코팅이 가능한 SOC의 스핀 도포 두께는 특별히 한정되지 않으나, 100Å 내지 30,000Å 두께로 도포될 수 있고, 150℃ 내지 400℃의 온도에서 1분 내지 5분간 베이크 공정을 진행할 수 있다.
상기 화학적 또는 물리적 증착 방법으로 형성 가능한 SiON층은 증착장비에서 플라즈마를 이용하여 0.01 내지 10 torr의 압력으로 100Å 내지 10,000Å의 두께로 형성할 수 있다.
상기 세정액은 폴리머 불순물을 제거할 수 있는 물질 1내지 100 중량%, 용매 0 내지 99 중량%, 계면활성제 0 내지 3 중량%, 알칼리 화합물 0 내지 10 중량%로 이루어진다.
선택 가능한 폴리머 불순물 제거 가능 물질로는 알콜계 용제, 아미드계 용제, 케톤계 용제, 에스테르계 및 탄화 수소계 용제로부터 선택되는 1종 이상을 사용할 수 있다.
선택 가능한 용매로는 유기탄소막과 무기막 패턴을 용해하지 않으면 특별히 제한이 없고 일반적인 유기 용제를 포함하는 용액을 사용할 수 있다.
선택 가능한 계면활성제는 음이온성, 비이온성, 양이온성, 양쪽성 계면활성제로 단독 혹은 이들의 혼합물로 구성된 군에서 선택되는 것을 사용할 수 있다.
선택 가능한 알칼리 화합물은 아민류 및 암모늄 수산화물로부터 선택되는 것을 사용할 수 있다.
상기 세정액의 세정 방법은 웨이퍼를 0 내지 1,000rpm의 속도로 회전시키면서, 1 내지 200mL/s의 속도로 1초 이상 분사하고 0초 이상 정치하고, 이후 스핀 드라이(spin dry) 과정으로 이루어진다.
상기 화학적 또는 물리적 증착 방법으로 형성 가능한 폴리층(Poly층) 또는 기타 화합물층은 증착장비에서 플라즈마를 이용하여 0.01 내지 10 torr의 압력으로 100Å 내지 10,000Å의 두께로 형성할 수 있다.
본원 발명의 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본원 발명의 바람직한 실시예를 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 수 있다.
상기 유기탄소막층 중 스핀 코팅이 가능한 SOC의 스핀 도포 두께는 특별히 한정되지 않으나, 100Å 내지 30,000Å 두께로 도포될 수 있고, 150℃ 내지 400℃의 온도에서 1분 내지 5분간 베이크 공정을 진행할 수 있다.
상기 화학적 또는 물리적 증착 방법으로 형성 가능한 SiON층은 증착장비에서 플라즈마를 이용하여 0.01 내지 10 torr의 압력으로 100Å 내지 10,000Å의 두께로 형성할 수 있다.
상기 형성된 마스크를 이용하여 패터닝을 형성하고, 증착된 막을 식각할 수 있는 식각 가스를 이용하여 1차 건식 식각을 실시한다.
다음, 1차 건식 식각된 기판을 세정액으로 처리한다.
상기 세정 공정에 사용하는 세정액은 폴리머 잔존물을 씻어낼 수 있는 물질 1내지 100 중량%, 용매 0 내지 99 중량%, 계면활성제 0 내지 3 중량%, 알칼리 화합물 0 내지 10 중량%로 이루어진다.
상기 세정액의 세정 방법은 웨이퍼를 0 내지 1,000rpm의 속도로 회전시키면서, 1 내지 200mL/s의 속도로 1초 이상 분사하고 0초 이상 정치하고, 이후 스핀 드라이(spin dry) 과정으로 이루어진다.
다음, 상기 기판에 화학적 또는 물리적 증착 방법으로 형성 가능한 폴리층(Poly층) 또는 기타 화합물층을 증착한다. Poly층은 증착장비에서 플라즈마를 이용하여 0.01 내지 10 torr의 압력으로 100Å 내지 10000Å의 두께로 형성할 수 있다.
상기 증착된 막을 식각할 수 있는 식각 가스를 이용하여 2차 건식 식각하여 막의 패턴을 완성한다. 그리고 세정액을 이용하여 세정함으로서 리프팅 현상을 방지하여 원하는 패턴을 완성한다.
이상에서 본원 발명의 바람직한 실시 방법을 구체적으로 기술하였다.
아래에서는 본원 발명의 바람직한 실시예 및 비교예를 설명한다. 그러나 하기한 실시예는 본원 발명의 바람직한 일 실시예일 뿐 본원 발명이 하기한 실시예에 한정되는 것은 아니다.
실시예 1 ~ 10 및 비교예 1 ~ 2
실시예 1
패터닝된 기판층 위에 유기탄소막인 SOC(spin on carbon; 주로 탄소로 이루어진 중합체 수용액)층을 1,000Å으로 코팅하고, 400℃의 온도에서 3분간 베이크 공정을 진행하며, 무기막인 SiON층을 화학기상증착법으로 300Å 두께로 증착한 후, KrF용 포토레지스트를 2,000Å 두께로 코팅한 다음, 니콘 204B KrF 노광 장비로 24mj에서 노광하여 200nm 크기의 패턴을 가지는 마스크를 형성하였다. 상기 형성된 마스크를 이용하여 증착된 막을 식각 가스를 이용하여 기판층인 옥사이드층까지 1차 건식 식각을 실시한 다음, 1차 건식 식각된 기판에 아이소프로필알콜 80%, 에틸렌글리콜 17.9%, 테트라에틸암모늄하이드록사이드 2%, 폴리옥시에틸렌라우릴에스터 0.1%가 함유된 세정액으로 표 1에 기재된 분사량으로 도포하여 공정을 진행한 후에, Poly층을 화학기상증착법으로 300Å 두께로 증착한 후 2차 건식 식각을 실시하여 패턴 형성 공정을 완성하였다.
실시예 2 내지 10
표 1에 기재된 분사량으로 도포하여 공정을 진행한 것을 제외하고는, 실시예 1과 동일하게 공정을 수행하여 패턴 형성 공정을 완성하였다.
비교예 1 내지 비교예 2
표 1에 기재된 분사량으로 도포하여 공정을 진행한 것을 제외하고는, 실시예 1과 동일하게 공정을 수행하여 패턴 형성 공정을 완성하였다.
표 1에 기재된 것처럼 세정액을 스핀 도포 방식으로 도포하는 공정을 진행하지 않은 것을 제외하고는, 실시예 1과 동일하게 공정을 수행하여 패턴 형성 공정을 완성하였다.
특성 측정
상기 실시예 1 내지 10 및 비교예 1 내지 2에 대하여 리프팅 유무를 평가하여 그 결과를 리프팅 유무 평가 값으로 나타내었다. 리프팅 유무 평가 값에 대한 기준은 다음과 같다
<리프팅 유무 평가 값>
0 : 100% 리프팅 생성
1 : 90% 리프팅 생성
2 : 80% 리프팅 생성
3 : 70% 리프팅 생성
4 : 60% 리프팅 생성
5 : 50% 리프팅 생성
6 : 40% 리프팅 생성
7 : 30% 리프팅 생성
8 : 20% 리프팅 생성
9 : 10% 리프팅 생성
10: 0% 리프팅 생성
　 분사량(mL) 리프팅 생성 유무 평가 값
실시예 1 20 4
실시예 2 30 6
실시예 3 40 8
실시예 4 50 10
실시예 5 100 10
실시예 6 150 10
실시예 7 200 10
실시예 8 210 10
실시예 9 220 10
실시예 10 300 10
비교예 1 - 0
비교예 2 10 1
위 표 1에 나타난 바와 같이, 첫째, 비교예 1~비교예 2에서 분사량이 0~10mL인 경우에는 리프팅 생성 유무 평가 값이 0~1로서 매우 불량한 결과를 나타내었다.
둘째, 실시예 1 내지 2에서 분사량이 20~30mL인 경우에는 리프팅 생성 유무 평가 값이 4~6으로서 바람직한 결과를 나타내었다.
셋째, 실시예 3에서 분사량이 40mL인 경우에는 리프팅 생성 유무 평가 값이 8로서 더욱 바람직한 결과를 나타내었다.
넷째, 실시예 4 내지 10에서 분사량이 50~300mL인 경우에는 리프팅 생성 유무 평가 값이 모두 10으로서 가장 바람직한 결과를 나타내었다.

Claims (12)

  1. 반도체 제조 공정 중 실리콘 또는 실리콘 화합물 층에 실리콘 옥사이드 패턴 존재 하에 폴리층 또는 기타의 화합물층을 증착하는 공정에 있어서,
    i) 패터닝 된 실리콘 옥사이드 위에 유기막과 무기막을 차례대로 적층하고 패턴 형성을 위한 포토레지스트를 도포한 후 노광과 현상을 거쳐 포토레지스트 패턴을 형성하는 단계;
    ii) 상기 마스크를 이용하여 식각이 가능한 가스로 건식 식각을 실시하여 식각하는 단계;
    iii) 폴리층 또는 기타의 화합물층 증착 전에 상기 식각 공정에 의해 발생된 불순물에 의하여 발생하는 리프팅을 방지하기 위하여 유기막이 남아 있는 패턴 웨이퍼를 세정액을 이용하여 세정하는 단계; 및
    iv) 폴리층 또는 기타의 화합물층을 증착 후 건식 식각을 진행하는 단계;로 이루어진 실리콘 또는 실리콘 화합물 패턴을 형성하는 방법.
  2. 제1항에 있어서, 세정액을 이용하여 세정하는 단계는, 웨이퍼를 0 내지 1,000rpm의 속도로 회전시키면서, 1 내지 200mL/s의 속도로 1초~200초 분사하고 0~180초 정치한 후, 스핀드라이(spin dry) 공정으로 이루어지는 것을 특징으로 하는 실리콘 또는 실리콘 화합물 패턴을 형성하는 방법.
  3. 제2항에 있어서, 세정하는 단계는, 세정액을 20 내지 300mL의 분사량으로 분사하는 것을 특징으로 하는 실리콘 또는 실리콘 화합물 패턴을 형성하는 방법.
  4. 제3항에 있어서, 세정하는 단계는, 세정액을 40 내지 300mL의 분사량으로 분사하는 것을 특징으로 하는 실리콘 또는 실리콘 화합물 패턴을 형성하는 방법.
  5. 제4항에 있어서, 세정하는 단계는, 세정액을 50 내지 300mL의 분사량으로 분사하는 것을 특징으로 하는 실리콘 또는 실리콘 화합물 패턴을 형성하는 방법.
  6. 제1항에 있어서, 식각 대상물에 유기막과 무기막을 적층하는 방법은 코팅하거나 화학적 또는 물리적으로 증착하는 방법인 것을 특징으로 하는 실리콘 또는 실리콘 화합물 패턴을 형성하는 방법.
  7. 제6항에 있어서, 식각 대상물에 적층하는 유기막은 탄소 함유량이 30% 내지 100%인 것을 특징으로 하는 실리콘 또는 실리콘 화합물 패턴을 형성하는 방법.
  8. 제1항에 있어서, 패턴 형성을 위한 광원은 13.5nm, 198nm, 248nm, 365nm 파장을 갖는 것과 E-beam을 포함하는 것을 특징으로 하는 실리콘 또는 실리콘 화합물 패턴을 형성하는 방법.
  9. 제1항에 있어서, 패턴을 형성한 뒤 건식 식각에 사용하는 가스는 아르곤, 질소를 비롯한 불활성 가스; 불소 원자가 1개 이상 포함된 분자로 이루어진 가스; 또는 산소 가스로부터 선택되는 1종 또는 2종이상의 가스를 혼합한 것을 특징으로 하는 실리콘 또는 실리콘 화합물 패턴을 형성하는 방법.
  10. 제1항에 있어서, 세정액은 폴리머 잔존물을 씻어낼 수 있는 물질 1 내지 100중량%, 용매 0 내지 99중량%, 계면활성제 0 내지 3중량%, 알칼리 화합물 0 내지 10 중량%로 이루어지는 것을 사용하는 것을 특징으로 하는 실리콘 또는 실리콘 화합물 패턴을 형성하는 방법.
  11. 제10항에 있어서, 폴리머 잔존물을 제거하는 물질로는 알콜계 용제, 아미드계 용제, 케톤계 용제, 에스테르계 용제 또는 탄화 수소계 용제로부터 선택되는 1종 또는 2종이상의 혼합물인 것을 특징으로 하는 실리콘 또는 실리콘 화합물 패턴을 형성하는 방법.
  12. 제10항에 있어서, 알칼리 화합물은 아민류 또는 암모늄 수산화물로부터 선택되는 1종 또는 2종이상의 혼합물인 것을 특징으로 하는 실리콘 또는 실리콘 화합물 패턴을 형성하는 방법.
PCT/KR2020/000841 2019-02-08 2020-01-17 반도체 제조 공정에 있어서 실리콘 또는 실리콘 화합물 패턴을 형성하기 위한 신규 방법 WO2020162667A1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US17/423,334 US11488834B2 (en) 2019-02-08 2020-01-17 Method for forming silicon or silicon compound pattern in semiconductor manufacturing process
EP20752033.9A EP3923316A4 (en) 2019-02-08 2020-01-17 NEW METHOD FOR FORMING A SILICON OR SILICON COMPOUND PATTERN IN A SEMICONDUCTOR FABRICATION METHOD
JP2021539454A JP7191234B2 (ja) 2019-02-08 2020-01-17 半導体製造プロセスにおけるシリコン又はシリコン化合物のパターンを形成するための新規方法
CN202080012482.6A CN113424299A (zh) 2019-02-08 2020-01-17 在半导体制造工艺中用于形成硅或硅化合物图案的新方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0014849 2019-02-08
KR1020190014849A KR102029127B1 (ko) 2019-02-08 2019-02-08 반도체 제조 공정에 있어서 실리콘 또는 실리콘 화합물 패턴을 형성하기 위한 신규 방법

Publications (1)

Publication Number Publication Date
WO2020162667A1 true WO2020162667A1 (ko) 2020-08-13

Family

ID=68422394

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/000841 WO2020162667A1 (ko) 2019-02-08 2020-01-17 반도체 제조 공정에 있어서 실리콘 또는 실리콘 화합물 패턴을 형성하기 위한 신규 방법

Country Status (7)

Country Link
US (1) US11488834B2 (ko)
EP (1) EP3923316A4 (ko)
JP (1) JP7191234B2 (ko)
KR (1) KR102029127B1 (ko)
CN (1) CN113424299A (ko)
TW (1) TWI733314B (ko)
WO (1) WO2020162667A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102029127B1 (ko) 2019-02-08 2019-10-07 영창케미칼 주식회사 반도체 제조 공정에 있어서 실리콘 또는 실리콘 화합물 패턴을 형성하기 위한 신규 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6864556B1 (en) * 2002-07-31 2005-03-08 Advanced Micro Devices, Inc. CVD organic polymer film for advanced gate patterning
KR20070036201A (ko) * 2005-09-29 2007-04-03 주식회사 하이닉스반도체 하드마스크를 이용한 반도체소자의 식각 방법
KR100766755B1 (ko) * 2003-09-12 2007-10-15 마이크론 테크놀로지 인코포레이티드 반도체 소자에서의 투명 비결정질 탄소 구조체
KR20120117678A (ko) * 2011-04-15 2012-10-24 도쿄엘렉트론가부시키가이샤 액 처리 방법, 액 처리 장치 및 기억 매체
JP2016216367A (ja) * 2015-05-14 2016-12-22 信越化学工業株式会社 有機膜材料、有機膜形成方法、パターン形成方法、及び化合物
KR102029127B1 (ko) * 2019-02-08 2019-10-07 영창케미칼 주식회사 반도체 제조 공정에 있어서 실리콘 또는 실리콘 화합물 패턴을 형성하기 위한 신규 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004146594A (ja) * 2002-10-24 2004-05-20 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
US7122484B2 (en) * 2004-04-28 2006-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Process for removing organic materials during formation of a metal interconnect
US7429536B2 (en) * 2005-05-23 2008-09-30 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
JP2009075285A (ja) * 2007-09-20 2009-04-09 Fujifilm Corp 半導体デバイスの剥離液、及び、剥離方法
JP5453361B2 (ja) * 2011-08-17 2014-03-26 信越化学工業株式会社 ケイ素含有レジスト下層膜形成用組成物、及びパターン形成方法
CN110225667B (zh) * 2013-09-11 2023-01-10 花王株式会社 树脂掩模层用洗涤剂组合物及电路基板的制造方法
JP6459759B2 (ja) * 2014-05-26 2019-01-30 信越化学工業株式会社 パターン形成方法及びシュリンク剤
US9852923B2 (en) * 2015-04-02 2017-12-26 Applied Materials, Inc. Mask etch for patterning
KR101598826B1 (ko) * 2015-08-28 2016-03-03 영창케미칼 주식회사 에칭 내성이 우수한 i-선용 네가티브형 포토레지스트 조성물
US11130724B2 (en) * 2015-12-25 2021-09-28 Mitsubishi Gas Chemical Company, Inc. Compound, resin, composition, resist pattern formation method, and circuit pattern formation method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6864556B1 (en) * 2002-07-31 2005-03-08 Advanced Micro Devices, Inc. CVD organic polymer film for advanced gate patterning
KR100766755B1 (ko) * 2003-09-12 2007-10-15 마이크론 테크놀로지 인코포레이티드 반도체 소자에서의 투명 비결정질 탄소 구조체
KR20070036201A (ko) * 2005-09-29 2007-04-03 주식회사 하이닉스반도체 하드마스크를 이용한 반도체소자의 식각 방법
KR20120117678A (ko) * 2011-04-15 2012-10-24 도쿄엘렉트론가부시키가이샤 액 처리 방법, 액 처리 장치 및 기억 매체
JP2016216367A (ja) * 2015-05-14 2016-12-22 信越化学工業株式会社 有機膜材料、有機膜形成方法、パターン形成方法、及び化合物
KR102029127B1 (ko) * 2019-02-08 2019-10-07 영창케미칼 주식회사 반도체 제조 공정에 있어서 실리콘 또는 실리콘 화합물 패턴을 형성하기 위한 신규 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3923316A4 *

Also Published As

Publication number Publication date
KR102029127B1 (ko) 2019-10-07
JP7191234B2 (ja) 2022-12-16
TW202046379A (zh) 2020-12-16
EP3923316A4 (en) 2022-11-02
TWI733314B (zh) 2021-07-11
JP2022516645A (ja) 2022-03-01
US11488834B2 (en) 2022-11-01
EP3923316A1 (en) 2021-12-15
US20220102158A1 (en) 2022-03-31
CN113424299A (zh) 2021-09-21

Similar Documents

Publication Publication Date Title
WO2018212604A1 (ko) 유기물 희생층 기판을 이용한 초극자외선용 펠리클의 제조방법
WO2018070785A1 (ko) 고내에치성 스핀 온 카본 하드마스크 조성물 및 이를 이용한 패턴화 방법
CN1831654B (zh) 光致抗蚀剂剥离液组合物以及光致抗蚀剂的剥离方法
WO2020209527A1 (ko) 고두께 스핀 온 카본 하드마스크 조성물 및 이를 이용한 패턴화 방법
KR100335011B1 (ko) 레지스트 제거용 조성물
WO2016133301A1 (ko) 블록 공중합체 자기 조립 패턴의 습식 식각 방법
WO2020162667A1 (ko) 반도체 제조 공정에 있어서 실리콘 또는 실리콘 화합물 패턴을 형성하기 위한 신규 방법
WO2021054541A1 (ko) 구리 박막의 건식 식각방법
WO2020032398A1 (ko) 유무기 하이브리드 포토레지스트 공정액 조성물
US20010005638A1 (en) Method for removing photoresist layer
WO2015137617A1 (ko) 기판의 건조 방법
KR100779037B1 (ko) 티에프티 엘시디용 칼라 레지스트 박리액 조성물
WO2017222275A1 (ko) 포토레지스트 패턴 축소 조성물과 패턴 축소 방법
WO2019109445A1 (zh) Tft 阵列基板的制作方法及显示装置的制作方法
WO2023200300A1 (ko) 오존가스를 이용한 펠리클 소재용 그래핀박막의 제조방법
KR20120036030A (ko) 네가티브 포토레지스트 잔류물 제거용 조성물 및 이를 이용한 세정방법
WO2017191929A1 (ko) 네가톤 포토레지스트를 이용한 패터닝 공정에서 lwr 개선 방법과 조성물
WO2019240397A1 (ko) 극자외선 리소그래피용 공정액 조성물 및 이를 이용하는 패턴 형성 방법
WO2022191429A1 (ko) 실리콘 함유막의 다중 적층체의 식각 방법 및 이를 포함하는 반도체 디바이스의 제조방법
KR19980021248A (ko) 반도체소자 미세패턴 형성방법
WO2021010609A1 (ko) 리소그래피용 공정액 조성물 및 이를 사용한 패턴 형성 방법
WO2019146936A1 (ko) 반도체 제조 공정에 있어서 미세 실리콘 패턴을 형성하기 위한 신규 식각방법
KR20010113396A (ko) 암모늄 플로라이드를 함유하는 포토레지스트 리무버 조성물
JP3034090B2 (ja) パターン形成方法
WO2020138710A1 (ko) 극자외선 리소그래피용 공정액 및 이를 사용한 패턴 형성 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20752033

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021539454

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020752033

Country of ref document: EP

Effective date: 20210908