WO2020149000A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2020149000A1
WO2020149000A1 PCT/JP2019/045324 JP2019045324W WO2020149000A1 WO 2020149000 A1 WO2020149000 A1 WO 2020149000A1 JP 2019045324 W JP2019045324 W JP 2019045324W WO 2020149000 A1 WO2020149000 A1 WO 2020149000A1
Authority
WO
WIPO (PCT)
Prior art keywords
potential
source
period
drain
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2019/045324
Other languages
English (en)
French (fr)
Inventor
富谷　央
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Publication of WO2020149000A1 publication Critical patent/WO2020149000A1/ja
Priority to US17/368,963 priority Critical patent/US11587522B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/3413—Details of control of colour illumination sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0235—Field-sequential colour display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0237—Switching ON and OFF the backlight within one frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current

Definitions

  • the present invention relates to a display device.
  • a liquid crystal display device in which pixels are controlled so that light of multiple colors is transmitted from the same pixel at different timings (for example, Patent Document 1).
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide a display device with higher image quality and capable of suppressing shortening of life due to direct current flowing through liquid crystal.
  • a display device is provided with a liquid crystal display panel in which liquid crystal is sealed between two substrates facing each other and a potential difference which is provided in the liquid crystal display panel and controls alignment of the liquid crystal.
  • Two electrodes, a switching element whose one of a source and a drain is connected to one of the two electrodes, and a potential which is connected to the gate of the switching element to open and close between the source and the drain of the switching element The scanning line, the signal line connected to the other of the source and the drain, and the relative potential level of the potential of one of the two electrodes and the potential of the other of the two electrodes are inverted in a predetermined cycle.
  • a scanning circuit for applying any one of a first potential, a second potential, and a third potential to the scanning line, the first potential being a potential for opening the source-drain,
  • the second potential is a potential closing the source-drain,
  • the third potential is a potential closing the source-drain and lower than the second potential, and the predetermined period
  • the source-drain is opened and closed a plurality of times inside the scanning circuit, and the scanning circuit is configured such that the other of the two electrodes is set to a potential relatively lower than one during the period in which the source-drain is closed.
  • the potential of the scanning line is switched from the second potential to the third potential.
  • FIG. 1 is a schematic circuit diagram showing the main configuration of the display device.
  • FIG. 2 is a schematic sectional view of the liquid crystal display panel.
  • FIG. 3 is a timing chart showing an example of the flow of field sequential control.
  • FIG. 4 is a graph showing an example of transistor characteristics of the switching element.
  • FIG. 5 is a timing chart showing a drive waveform of a row of pixels that is finally in a writing period in scanning related to pixel driving of the liquid crystal display panel according to the comparative example.
  • FIG. 6 is a timing chart showing the transition of the potential applied to the pixel electrode of the pixel to which the drive waveform shown in FIG. 5 is applied.
  • FIG. 7 is a timing chart showing the potential obtained by subtracting the VCOM drive signal from the potential shown in FIG. FIG.
  • FIG. 8 is a timing chart showing drive waveforms of rows of pixels that are in a writing period first in scanning of the display device of the first embodiment.
  • FIG. 9 is a timing chart showing the drive waveforms of the pixel rows that become the last writing period in the scan of the display device of the first embodiment.
  • FIG. 10 is a timing chart showing the transition of the potential applied to the pixel electrode of the pixel to which the drive waveform shown in FIG. 8 is applied.
  • FIG. 11 is a timing chart showing the transition of the potential applied to the pixel electrode of the pixel to which the drive waveform shown in FIG. 9 is applied.
  • FIG. 12 is a timing chart showing the potential obtained by subtracting the VCOM drive signal from the potential shown in FIG. FIG.
  • FIG. 13 is a timing chart showing the potential obtained by subtracting the VCOM drive signal from the potential shown in FIG.
  • FIG. 14 is a timing chart showing drive waveforms of rows of pixels which are first in the writing period in the scanning of the second embodiment.
  • FIG. 15 is a timing chart showing the drive waveforms of the pixel rows that finally become the writing period in the scanning of the second embodiment.
  • FIG. 16 is a timing chart showing the transition of the potential applied to the pixel electrode of the pixel to which the drive waveform shown in FIG. 14 is applied.
  • FIG. 17 is a timing chart showing the transition of the potential applied to the pixel electrode of the pixel to which the drive waveform shown in FIG. 15 is applied.
  • FIG. 18 is a timing chart showing the potential obtained by subtracting the VCOM drive signal from the potential shown in FIG.
  • FIG. 19 is a timing chart showing the potential obtained by subtracting the VCOM drive signal from the potential shown in FIG.
  • FIG. 20 is a schematic diagram showing a configuration example of the light source device.
  • FIG. 1 is a schematic circuit diagram showing the main configuration of the display device 100.
  • the display device 100 includes a liquid crystal display panel P and a light source device L.
  • the liquid crystal display panel P includes a display unit 7, a signal output circuit 8, a scanning circuit 9, a VCOM drive circuit 10, a timing controller 13, and a power supply circuit 14.
  • a display surface one surface of the liquid crystal display panel P facing the display unit 7
  • the other surface will be referred to as a back surface.
  • the display unit 7 has a plurality of pixels Pix arranged in a matrix.
  • the pixel Pix includes the switching element 1 and two electrodes. In FIG. 1 and FIG. 2 described later, the pixel electrode 2 and the common electrode 6 are illustrated as two electrodes.
  • FIG. 2 is a schematic sectional view of the liquid crystal display panel P.
  • the liquid crystal display panel P has two substrates facing each other and the liquid crystal 3 sealed between the two substrates.
  • one of the two substrates will be referred to as a first substrate 30, and the other will be referred to as a second substrate 20.
  • the first substrate 30 includes a translucent glass substrate 35, a pixel electrode 2 laminated on the second substrate 20 side of the glass substrate 35, and an insulation laminated on the second substrate 20 side so as to cover the pixel electrode 2. And a layer 55.
  • the pixel electrode 2 is provided individually for each pixel Pix.
  • the second substrate 20 includes a translucent glass substrate 21, a common electrode 6 laminated on the first substrate 30 side of the glass substrate 21, and an insulation laminated on the first substrate 30 side so as to cover the common electrode 6. And a layer 56.
  • the common electrode 6 has a plate-like or film-like shape shared by the plurality of pixels Pix.
  • the liquid crystal 3 of Embodiment 1 is a polymer dispersed liquid crystal. Specifically, the liquid crystal 3 includes a bulk 51 and fine particles 52. The orientation of the fine particles 52 changes according to the potential difference between the pixel electrode 2 and the common electrode 6 within the bulk 51. By controlling the electric potential of the pixel electrode 2 individually for each pixel Pix, at least either the degree of light transmission or the degree of dispersion is controlled for each pixel Pix.
  • the pixel electrode 2 and the common electrode 6 face each other so as to sandwich the liquid crystal 3, but the liquid crystal display panel P has the pixel electrode 2 and the common electrode 6 on one substrate.
  • the orientation of the liquid crystal 3 may be controlled by the electric field generated and provided by the pixel electrode 2 and the common electrode 6.
  • the liquid crystal 3 may be a liquid crystal other than the polymer dispersed liquid crystal.
  • the switching element 1 is a switching element using a semiconductor such as a thin film transistor (TFT).
  • TFT thin film transistor
  • One of the source and the drain of the switching element 1 is connected to one of the two electrodes (pixel electrode 2).
  • the other of the source and the drain of the switching element 1 is connected to the signal line 4.
  • the gate of the switching element 1 is connected to the scanning line 5.
  • the scanning line 5 gives a potential for opening and closing between the source and drain of the switching element 1 under the control of the scanning circuit 9.
  • the scanning circuit 9 controls the potential. Details of the potential control by the scanning circuit 9 will be described later.
  • the plurality of signal lines 4 are arranged along one of the arrangement directions of the pixels Pix (row direction).
  • the signal line 4 extends along the other (column direction) of the arrangement directions of the pixels Pix.
  • the signal line 4 is shared by the switching elements 1 of the plurality of pixels Pix arranged in the column direction.
  • the plurality of scanning lines 5 are arranged along the column direction.
  • the scanning line 5 extends along the row direction.
  • the scanning line 5 is shared by the switching elements 1 of the plurality of pixels Pix arranged in the row direction.
  • the common electrode 6 is connected to the VCOM drive circuit 10.
  • the VCOM drive circuit 10 applies a reference potential to the common electrode 6.
  • the signal output circuit 8 outputs a pixel signal to the signal line 4 at a timing when the scanning circuit 9 gives a potential (first potential) that functions as a drive signal to the scanning line 5.
  • the storage capacitor formed between the electrode 6 and the liquid crystal (fine particles 52) which is a capacitive load is charged.
  • the voltage of the pixel Pix becomes a voltage corresponding to the pixel signal.
  • the liquid crystal (fine particles 52) which is the storage capacitor and the capacitive load, holds the pixel signal.
  • the orientation of the liquid crystal (fine particles 52) is controlled according to the electric field generated by the voltage of each pixel Pix and the voltage of the common electrode 6.
  • a light source device L is arranged beside the liquid crystal display panel P.
  • the light source device L includes a light source 11 and a light source drive circuit 12.
  • the light source 11 includes a first light source 11R that emits red light, a second light source 11G that emits green light, and a third light source 11B that emits blue light.
  • the first light source 11R, the second light source 11G, and the third light source 11B each emit light under the control of the light source drive circuit 12.
  • the first light source 11R, the second light source 11G, and the third light source 11B of the first embodiment are light sources using light emitting elements such as light emitting diodes (LEDs: Light Emitting Diodes), but are not limited thereto.
  • the light source drive circuit 12 controls the light emission timing of the first light source 11R, the second light source 11G, and the third light source 11B under the control of the timing controller 13.
  • the light source device L is arranged on the side of the liquid crystal display panel P, and the light from the light source 11 is emitted from the side of the liquid crystal display panel P. It may be arranged on the back side of.
  • the timing controller 13 controls the operation timing of the signal output circuit 8, the scanning circuit 9, the VCOM drive circuit 10, and the light source drive circuit 12. In the first embodiment, field sequential control is performed.
  • FIG. 3 is a timing chart showing an example of the flow of field sequential control.
  • FIG. 3 exemplifies a schematic timing chart of two frame periods.
  • the timing chart of FIG. 3 includes information indicating frame signal output, field signal output, drive signal switching, common potential switching, and lighting timings of the first light source 11R, the second light source 11G, and the third light source 11B.
  • the switching of the drive signal indicates the switching of the potential of the scanning line 5.
  • Switching of the common potential indicates switching of the potential of the common electrode 6.
  • the frame signal is a signal indicating the start timing of each frame period.
  • a frame signal is output at the start of the period FL1 of the first frame, at the start of the period FL2 of the second frame, and at the start of the period of the next frame (third frame) following the end of the second frame. Is shown to be done.
  • the field signal is a signal indicating the start timing of the field period included in each frame period.
  • One frame period includes a number of field periods corresponding to the number of colors of light emitted by the light source 11.
  • Each field period includes a pixel signal writing period and a pixel signal holding period by the storage capacitor.
  • Writing (R+) in FIG. 3 is a writing period of the first field period FI11.
  • Hold (R+) is a hold period of the first field period FI11.
  • Writing (G+) is a writing period of the second field period FI12.
  • Hold (G+) is a hold period of the second field period FI12.
  • Writing (B+) is a writing period of the third field period FI13.
  • Hold (B+) is a hold period of the third field period FI13.
  • the writing (R-) is a writing period of the first field period FI21.
  • Hold (R-) is a hold period of the first field period FI21.
  • Writing (G-) is a writing period of the second field period FI22.
  • Hold (G-) is a hold period of the second field period FI22.
  • Writing (B-) is a writing period of the third field period FI23.
  • Hold (B-) is a hold period of the third field period FI23.
  • the writing period included in a plurality of field periods in one frame period is a period in which pixel signals corresponding to gradation values of different colors are written.
  • the pixel signal corresponding to the gradation value of "r1" is written in the writing period of the first field period FI11.
  • the pixel signal corresponding to the gradation value of “g1” is written in the writing period of the second field period FI12.
  • the pixel signal corresponding to the gradation value of “b1” is written in the writing period of the third field period FI13.
  • the holding period included in the plurality of field periods in one frame period is a period in which pixel signals corresponding to gradation values of different colors are held.
  • the light sources of a plurality of colors included in the light source 11 are controlled so as to be turned on within the holding period of the corresponding field period.
  • the first light source 11R is a red light source
  • the second light source 11G is a green light source
  • the third light source 11B is a blue light source.
  • the first light source 11R is turned on during the holding period of the first field period F11.
  • red scattered light corresponding to the voltage corresponding to the grayscale value (r1) of red (R) written in the writing period of the first field period F11 is emitted.
  • the second light source 11G is turned on in the second field period F12.
  • green scattered light corresponding to the voltage corresponding to the gradation value (g1) of green (G) written in the writing period of the second field period F12 is emitted.
  • the third light source 11B is turned on in the third field period F13.
  • blue scattered light corresponding to the voltage corresponding to the grayscale value (b1) of blue (B) written in the writing period of the third field period F13 is emitted.
  • the writing and holding of the R, G, and B pixel signals and the illumination by the light from the corresponding color light source are included in one frame period, so that the RGB image data is converted into one frame period.
  • Corresponding color reproduction takes place. The color reproduction is performed by the same mechanism in and after the period FL2 of the second frame.
  • the field period frequency is the frame period frequency multiplied by the number of colors of light emitted by the light source 11.
  • the frequency of the frame period is, for example, 60 Hz, but the frequency is not limited to this, and may be 120 Hz or another frequency.
  • the frequency of the field period of the first embodiment is 180 Hz, but the frequency of the field period is appropriately changed according to the frequency of the frame period and the number of colors of light emitted by the light source 11. It is possible.
  • the writing period and the holding period are illustrated as periods that are apparently about the same, but in reality, the holding period is longer than the writing period.
  • inversion drive is performed in which the relative high and low potentials of one of the two electrodes and the other of the electrodes are inverted in a predetermined cycle.
  • the VCOM drive circuit 10 is configured such that the common potential is a negative ( ⁇ ) potential in the first frame period FL1 and the common potential is a positive (+) potential in the second frame period FL2. Control the potential of 6.
  • the pixel signal is written so that the potential of the pixel electrode 2 becomes positive (+) in the period FL1 of the first frame, and the potential of the pixel electrode 2 becomes negative (-) in the period FL2 of the second frame.
  • the pixel signal is written so as to have the potential of (1).
  • the reference numerals in parentheses in the description of the drive signals shown in FIG. 3 indicate combinations of colors and potentials of RGB gradation values corresponding to the pixel signals to be written.
  • the electric potential of the pixel electrode 2 is set to correspond to the inversion driving.
  • the signal output circuit 8 outputs a pixel signal for inversion driving to the signal line 4. That is, the signal output circuit 8 outputs the pixel signal such that the voltage between the pixel electrode 2 and the common electrode 6 has the same amplitude and the polarities are different according to the timing of the inversion driving of the common electrode 6.
  • the VCOM drive circuit 10 switches the potential of the common electrode 6 for the inversion drive.
  • the timing controller 13 synchronizes the switching timing of the potential of the pixel electrode 2 by the inversion driving circuit and the switching timing of the potential of the common electrode 6 by the VCOM driving circuit 10 in the frame period cycle.
  • the potential of the pixel electrode 2 is relatively higher than the common electrode 6 in the first frame period FL1, and the potential of the pixel electrode 2 is higher than the common electrode 6 in the second frame period FL2.
  • the inversion drive is performed for each frame period so as to be relatively low, this is merely a specific control example of the inversion drive method and is not limited to this.
  • the potential levels of the pixel electrode 2 and the common electrode 6 may be inverted in units of a plurality of frame periods.
  • the image signal (RGB data) that is the source of the pixel signal is input to the liquid crystal display panel P via the input circuit 15 included in an external image output device, for example.
  • the input circuit 15 outputs a signal indicating the gradation value of each color of red (R), green (G), and blue (B) of each pixel Pix to the signal output circuit 8 based on the image signal.
  • the input circuit 15 outputs to the timing controller 13 a control signal such as a synchronization signal synchronized with the signal input timing to the signal output circuit 8.
  • the timing controller 13 controls the operations of the signal output circuit 8, the scanning circuit 9, the VCOM drive circuit 10, and the like based on the signal input from the input circuit 15.
  • the input circuit 15 may be provided in the liquid crystal display panel P.
  • the input circuit 15 may be provided as one function of a DDIC (Display Driver Integrated Circuit) designed to integrate other circuits such as the timing controller 13.
  • DDIC Display Driver Integrated Circuit
  • the scanning circuit 9 of the first embodiment performs scanning for shifting the driving timing of the pixels Pix in each row in units of scanning lines 5. Therefore, the timing of the writing period varies depending on the row of the pixels Pix. Further, within one field period, a writing period is set between the timing of the row of the pixels Pix which becomes the writing period first in the scanning and the timing of the row of the pixels Pix which becomes the writing period last in the scanning. The difference between the timings is the maximum.
  • FIG. 4 is a graph showing an example of the thin film transistor TFT characteristics of the switching element 1.
  • the vertical axis (Id[A]) in FIG. 4 indicates the magnitude of the leak current of the switching element 1.
  • the horizontal axis (Vgs [V]) in FIG. 4 indicates the voltage applied between the gate and the source of the switching element 1 between the drain and the source.
  • the switching element 1 is an N-type MOS transistor
  • the positive direction on the horizontal axis is when the gate potential is higher than the source potential
  • the negative direction on the horizontal axis is when the gate potential is lower than the source potential. is there.
  • FIG. 1 is an N-type MOS transistor
  • the graph in Fig. 4 shows that the leakage current increases as the distance from the origin in the lower left corner increases.
  • the switching element 1 is in an ON state in which the source-drain is opened by applying a positive voltage to the gate. Further, the switching element 1 is turned off by closing the source-drain by applying a negative voltage to the gate.
  • the switching element 1 has a characteristic that the leak current increases logarithmically when the negative voltage applied to the gate increases.
  • the leakage current increases as the source-drain voltage of the switching element 1 increases.
  • FIG. 5 is a timing chart showing a drive waveform of a row of the pixels Pix which is the last writing period in the scan related to the pixel drive of the liquid crystal display panel.
  • the timing and potential of the first potential pulse 404 shown in FIG. 5 are similar to the timing and potential of the first potential pulse 1104 shown in FIG.
  • FIG. 6 is a timing chart showing the transition of the potential applied to the pixel electrode 2 of the pixel Pix to which the drive waveform shown in FIG. 5 is applied.
  • FIG. 6 illustrates the potential transition 601 when the gradation degree of the pixel Pix is the highest (white raster) and the potential transition 602 when the gradation degree of the pixel Pix is the lowest (black raster).
  • FIG. 6 illustrates the potential transition 601 when the gradation degree of the pixel Pix is the highest (white raster) and the potential transition 602 when the gradation degree of the pixel Pix is the lowest (black raster).
  • FIG. 7 is a timing chart showing the potential obtained by subtracting the VCOM drive signal 301 from the potential shown in FIG.
  • the voltage transitions 801 and 802 shown in FIG. 7 are obtained by subtracting the potential transition of the VCOM drive signal 301 from the potential transitions 601 and 602. That is, it is a voltage waveform between the common electrode 6 and the pixel electrode 2.
  • a period 803 corresponding to the period of the peak 603 shown in FIG. 11 is added.
  • the generation period and the degree of change of the leakage current differ depending on the position of the pixel Pix in the row direction. For this reason, a phenomenon in which the degree of change in luminance varies depending on the position of the pixel Pix in the row direction and the luminance becomes uneven depending on the position of the pixel Pix in the row direction is visually recognized.
  • the gate closing voltage (OFF voltage) after the first timing T1 remains at the third potential V3. Therefore, the difference between the third potential V3 and the first potential V1 of the first potential pulse 404 is larger than the difference between the second potential V2 and the first potential V1 of the first potential pulse 404, so that the voltage increase 804 is generated. Let This voltage increase 804 may cause flicker.
  • the potential of the pixel electrode 2 connected to the switching element 1 is greatly shaken in the positive and negative directions by the inversion drive.
  • the voltage increase 804 when the pixel electrode has a relatively low potential becomes large, and even if the potential control of the common electrode 6 facing the pixel electrode 2 is also used, the suppression of DC current and the suppression of flicker are insufficient.
  • the influence of the DC current and the flicker is greater in the pixel connected to the scan line 5 in which the order in which the drive signal is applied from the scan circuit 9 is relatively later.
  • FIG. 8 is a timing chart showing the drive waveforms of the rows of the pixels Pix in the first writing period in the scan of the display device 100 of the first embodiment.
  • FIG. 9 is a timing chart showing a drive waveform of the row of the pixels Pix which is the last writing period in the scan of the display device 100 of the first embodiment. 8 and 9, and FIGS. 5, 14 and 15 described later, etc., in the timing charts showing the drive waveforms, when the VCOM drive signal 301 corresponding to the waveform of the common potential and the gradation degree of the pixel Pix are the highest (white Relative pixel signal potentials 302 and relative potentials such as the pixel signal potentials 303 when the pixel Pix has the lowest gradation (black raster) are shown.
  • the potential of the pixel signal potential 302 and the potential of the VCOM drive signal 301 are larger than the potential of the pixel signal potential 303.
  • the potential (source voltage) that can be set in the pixel electrode 2 in the timing charts showing the drive waveforms is, for example, in the range of 0 [V] to 15 [V] in FIGS. It is within.
  • the plus (+) potential of the common electrode 6 is a positive potential that is higher than 15 [V] and lower than a first potential V1 described later.
  • the negative (-) potential of the common electrode 6 is a negative potential that is lower than 0 [V] and higher than a second potential V2 described later.
  • the reference potential given to the common electrode 6 by the VCOM drive circuit 10 is either the plus (+) potential of the common electrode 6 or the minus ( ⁇ ) potential of the common electrode 6.
  • the VCOM drive circuit 10 outputs the VCOM drive signal 301 so as to switch the potential of the common electrode 6 according to the timing of the inversion drive.
  • the potential of the common electrode 6 is switched from minus ( ⁇ ) to plus (+) at the first timing T1. Further, the potential of the common electrode 6 is switched from plus (+) to minus (-) at the second timing T2.
  • the timing at which the potential of the common electrode 6 is switched by the inversion driving is common regardless of the position of the pixel Pix.
  • the timing of the writing period of the pixel Pix that is, the timing when the first potential V1 that opens between the source and the drain of the switching element 1 of the pixel Pix is applied to the gate of the switching element 1 is in the column direction of the pixel Pix. It depends on the position (position of pixel row).
  • the application timing T3 (see FIG. 8) of the first potential V1 in the row of the pixel Pix which becomes the writing period first and the writing period last.
  • the waveform of the last scanning line 5 is shown in FIG.
  • the timing at which the first potential V1 is applied to the gate of the switching element 1 occurs periodically. That is, the time difference (for example, the time difference DT) caused by the position of the pixel Pix in the row direction occurs regardless of the color of the field period.
  • a plurality of colors for example, red (R), green (G), and blue (B)
  • the source-drain of the switching element 1 is opened and closed a plurality of times according to the gradation output. Therefore, the first potential pulse 1004 and the first potential pulse 1104 are generated a number of times corresponding to the number of colors (for example, 3) between the first timing T1 and the second timing T2 corresponding to one frame period, and the switching element is generated.
  • the source-drain of 1 is opened and closed.
  • the scanning circuit 9 applies the second potential V2 or the third potential V3 to the gate of the switching element 1 regardless of the position of the pixel Pix in the row direction during the period other than the timing when the first potential V1 is applied.
  • the second potential V2 and the third potential V3 are potentials that close between the source and the drain.
  • the third potential V3 is lower than the second potential V2.
  • the scanning circuit 9 of the first embodiment applies the third potential V3 to the gate of the switching element 1 during the period when the potential of the common electrode 6 is negative ( ⁇ ). Further, the scanning circuit 9 applies the second potential V2 to the gate of the switching element 1 while the potential of the common electrode 6 is positive (+).
  • the scanning circuit 9 sets the potential of the scanning line 5 to the second potential at a timing when the common electrode 6 is set to have a relatively lower potential than the pixel electrode 2 during the period in which the source and the drain are closed.
  • the potential V2 is switched to the third potential V3.
  • the potential of the scanning line 5 is set to the third potential V3 at the timing when the common electrode 6 is set to a potential relatively higher than that of the pixel electrode 2 within the period in which the source-drain is closed.
  • the first potential V1 is, for example, 25 [V].
  • the first potential V1 is set so that the switching element 1 can surely open the source-drain with respect to the maximum potential (for example, 15 [V]) given to the pixel electrode 2 of the pixel Pix.
  • the second potential V2 is ⁇ 7 [V], for example.
  • the third potential V3 is ⁇ 22 [V], for example.
  • the second potential V2 and the third potential V3 are set with a margin so that the switching element 1 is sufficiently turned off with respect to the minimum potential (for example, 0 [V]) given to the pixel electrode 2 of the pixel Pix. To be done. That is, the third potential V3 is set with a margin such that the switching element 1 is sufficiently turned off according to the negative ( ⁇ ) potential of the common electrode 6.
  • the second potential V2 is set so that the difference from the negative ( ⁇ ) potential becomes smaller.
  • the plus (+) potential and the minus ( ⁇ ) potential of the common electrode 6 may be adjusted so that the DC voltage applied to the liquid crystal 3 is as small as possible in order to prolong the life of the liquid crystal 3 and suppress flicker. desirable.
  • the first potential V1, the second potential V2, and the third potential V3 are generated by, for example, the power supply circuit 14 (see FIG. 1).
  • the power supply circuit 14 receives supply of electric power W from the outside and supplies potentials corresponding to each of the first potential V1, the second potential V2, and the third potential V3 to the scanning circuit 9.
  • the power supply circuit 14 may generate a potential suitable for the operation of each component included in the display device 100 to supply power to each component.
  • the scanning circuit 9 may have a function of receiving power supply from the outside and generating the first potential V1, the second potential V2, and the third potential V3.
  • FIG. 10 is a timing chart showing the transition of the potential applied to the pixel electrode 2 of the pixel Pix to which the drive waveform shown in FIG. 8 is applied.
  • FIG. 10 illustrates the potential transition 1201 when the gradation degree of the pixel Pix is the highest (white raster) and the potential transition 1202 when the gradation degree of the pixel Pix is the lowest (black raster).
  • FIG. 11 is a timing chart showing the transition of the potential applied to the pixel electrode 2 of the pixel Pix to which the drive waveform shown in FIG. 9 is applied.
  • FIG. 10 illustrates the potential transition 1201 when the gradation degree of the pixel Pix is the highest (white raster) and the potential transition 1202 when the gradation degree of the pixel Pix is the lowest (black raster).
  • FIG. 11 is a timing chart showing the transition of the potential applied to the pixel electrode 2 of the pixel Pix to which the drive waveform shown in FIG. 9 is applied.
  • FIG. 11 illustrates the potential transition 1301 when the gradation degree of the pixel Pix is the highest (white raster) and the potential transition 1302 when the gradation degree of the pixel Pix is the lowest (black raster). That is, the pixel Pix connected to the first scanning line 5 when the scanning line 5 is sequentially scanned from one side (for example, the upper side in FIG. 1) to the other direction (for example, the lower side in FIG. 1).
  • FIG. 11 shows the transition of the potential applied to the pixel electrode 2 of the pixel electrode 2 of the pixel Pix connected to the last scanning line 5 in FIG.
  • the first potential V1 (first potential pulse 1004) is applied to the gate of the switching element 1 of the pixel Pix having the pixel electrode 2, and the signal line A pixel signal is applied from 4 to the pixel electrode 2.
  • the potential applied to the pixel electrode 2 becomes a potential according to the pixel signal.
  • the potential of the common electrode 6 changes due to capacitive coupling between the common electrode 6 and the pixel electrode 2 at the first timing T1. Accordingly, the pixel potential is rising (1303, 1304). Further, at the second timing T2, the pixel potential drops according to the fluctuation of the potential of the common electrode 6 due to the capacitive coupling between the common electrode 6 and the pixel electrode 2 (1305, 1306).
  • the first potential V1 (first potential pulse 1104) is applied to the gate of the switching element 1 of the pixel Pix having the pixel electrode 2, and the signal line A pixel signal is applied from 4 to the pixel electrode 2.
  • the potential applied to the pixel electrode 2 becomes a potential according to the pixel signal.
  • the period in which the potential stays high at peaks 1303 and 1304 is longer than that at peaks 1203 and 1204.
  • the period in which the potential stays low at peaks 1305 and 1306 is longer than that at peaks 1205 and 1206. This is because the timing at which the first potential V1 is applied to the gate of the switching element 1 differs depending on the position of the pixel Pix in the row direction.
  • the duration of the peaks 1203, 1204, 1205, and 1206 is the shortest in the row of the pixel Pix which is the first writing period in the scan. Further, in the row of the pixel Pix which is the last writing period in the scan, the duration of the peaks 1303, 1304, 1305 and 1306 is the longest.
  • the potential of the pixel electrode 2 that stays high at peaks 1303 and 1304 and the potential of the pixel electrode 2 that stays low at peaks 1305 and 1306 hardly change until the end of the peak.
  • this is the period when the potential of the common electrode 6 is positive (+), the second potential V2 is applied to the gate of the switching element 1 and the potential of the common electrode 6 is negative ( ⁇ ),
  • the switching element is switched by switching the potential of the common electrode 6. This is because the difference between the potential of the gate of No. 1 and the potential of the common electrode 6 is controlled so as not to be larger than necessary.
  • FIG. 12 is a timing chart showing the potential obtained by subtracting the VCOM drive signal 301 from the potential shown in FIG.
  • Voltage transitions 1401 and 1402 shown in FIG. 12 are obtained by subtracting the potential transition of the VCOM drive signal 301 from the potential transitions 1201 and 1202. That is, it is a voltage waveform between the common electrode 6 and the pixel electrode 2.
  • a period 1403 corresponding to the period of the peak 1203 shown in FIG. 10 is added.
  • FIG. 13 is a timing chart showing the potential obtained by subtracting the VCOM drive signal 301 from the potential shown in FIG.
  • the voltage transitions 1501 and 1502 shown in FIG. 13 are obtained by subtracting the potential transition of the VCOM drive signal 301 from the potential transitions 1301 and 1302. That is, it is a voltage waveform between the common electrode 6 and the pixel electrode 2.
  • a period 1503 corresponding to the period of the peak 1303 shown in FIG. 11 is added.
  • the potentials shown in FIGS. 12 and 13 substantially indicate the voltage (holding voltage) between the pixel electrode 2 and the common electrode 6 that acts on the liquid crystal 3 of the pixel Pix.
  • the holding voltage in the period 1403 shown in FIG. 12 (corresponding to 1203 in FIG. 10) is almost the same as the holding voltage before the period 1403 shown by the voltage transition 1401.
  • the holding voltage in the period 1503 shown in FIG. 13 (corresponding to 1303 in FIG. 11) is almost the same as the holding voltage before the period 1503 shown by the voltage transition 1501.
  • a slight voltage increase 1504 occurs at the timing corresponding to the first first potential pulse 1104 after the first timing T1, but within the range of the voltage change indicated by the voltage transition 1501. It is insignificant and does not substantially affect the translucency of the pixel Pix, that is, the brightness.
  • the occurrence of flicker due to the voltage increase 1504 can be suppressed. Further, with such a slight voltage increase 1504, the generation of a direct current to the liquid crystal 3 of the pixel Pix is at a level at which there is substantially no problem, and shortening of the life of the liquid crystal 3 due to the voltage increase 1504 can be suppressed.
  • the first embodiment as described above, it is possible to suppress the occurrence of the phenomenon in which the luminance becomes uneven depending on the position of the pixel Pix in the row direction. Further, according to the first embodiment, it is possible to suppress the occurrence of flicker and the shortening of the life of the liquid crystal 3. Therefore, according to the first embodiment, it is possible to suppress the shortening of the life due to the direct current flowing through the liquid crystal 3 with higher image quality.
  • the timing at which the light source 11 that illuminates the liquid crystal display panel P is turned on is the holding period, that is, the potential holding period of the pixel electrode 2 set during a plurality of times when the source-drain of the switching element 1 is opened. Is. Accordingly, by illuminating the liquid crystal display panel P with light of different colors in each of a plurality of field periods within one frame period, each pixel Pix can perform output corresponding to a gradation value of a plurality of colors.
  • the light source 11 also includes a first light source 11R, a second light source 11G, and a third light source 11B.
  • red (R) is selected among the gradation values of red (R), green (G), and blue (B) according to RGB data. It includes a writing period of a corresponding pixel signal, a writing period of a pixel signal corresponding to green (G), and a writing period of a pixel signal corresponding to blue (B). This allows each pixel Pix to perform an output corresponding to the RGB gradation value.
  • the display device according to the second embodiment is the same as the display device 100 according to the first embodiment, except for the matters noted with reference to FIGS. 14 to 19.
  • FIG. 14 is a timing chart showing the drive waveforms of the rows of the pixels Pix in the writing period first in the scanning of the second embodiment.
  • FIG. 15 is a timing chart showing the drive waveforms of the row of the pixels Pix which finally becomes the writing period in the scanning of the second embodiment. That is, the waveform of the first scanning line 5 when the scanning line 5 is sequentially scanned from one side (for example, the upper side of FIG. 1) to the other side (for example, the lower side of FIG. 1) in the arrangement direction is shown in FIG. The waveform of the last scanning line 5 is shown in FIG.
  • the gate of the switching element 1 is connected to the first gate electrode of the switching element 1 like the scanning circuit 9 of the first embodiment. 2 potential V2 is applied. Further, the scanning circuit 9 of the second embodiment switches the potential applied to the gate of the switching element 1 from the second potential V2 to the third potential V3 at the timing when the potential of the common electrode 6 switches from plus (+) to minus ( ⁇ ). However, after the first potential pulses 1604 and 1704 generated thereafter, the potential applied to the gate of the switching element 1 is set to the second potential V2.
  • the scanning circuit 9 changes the potential of the scanning line 5 to the second potential at the timing when the common electrode 6 is set to a relatively lower potential than the pixel electrode 2 during the period in which the source-drain is closed.
  • the potential V2 is switched to the third potential V3.
  • the potential of the scanning line 5 that was the third potential V3 before the timing of switching the source-drain between the closed state and the open state is closed after the timing.
  • the second potential V2 is set when the state is set.
  • FIG. 16 is a timing chart showing the transition of the potential applied to the pixel electrode 2 of the pixel Pix to which the drive waveform shown in FIG. 14 is applied.
  • the potential transition 1801 when the gradation degree of the pixel Pix is the highest (white raster) and the potential transition 1802 when the gradation degree of the pixel Pix is the lowest (black raster) are illustrated.
  • FIG. 17 is a timing chart showing the transition of the potential applied to the pixel electrode 2 of the pixel Pix to which the drive waveform shown in FIG. 15 is applied.
  • the potential transition 1901 when the gradation degree of the pixel Pix is the highest (white raster) and the potential transition 1902 when the gradation degree of the pixel Pix is the lowest (black raster) are illustrated.
  • FIG. 18 is a timing chart showing the potential obtained by subtracting the VCOM drive signal 301 from the potential shown in FIG. That is, it is a voltage waveform between the common electrode 6 and the pixel electrode 2.
  • the voltage transitions 2001 and 2002 shown in FIG. 18 are obtained by subtracting the potential transition of the VCOM drive signal 301 from the potential transitions 1801 and 1802.
  • a period 2003 corresponding to the period of the peak 1803 shown in FIG. 16 is added.
  • FIG. 19 is a timing chart showing the potential obtained by subtracting the VCOM drive signal 301 from the potential shown in FIG.
  • the voltage transitions 2101 and 2102 shown in FIG. 19 are obtained by subtracting the potential transition of the VCOM drive signal 301 from the potential transitions 1901 and 1902. That is, it is a voltage waveform between the common electrode 6 and the pixel electrode 2.
  • a period 2103 corresponding to the period of the peak 1903 shown in FIG. 17 is added.
  • the potential of the pixel electrode 2 is switched from the second potential V2 to the third potential V3 at the timing when the potential of the common electrode 6 is switched from plus (+) to minus ( ⁇ ), so that the common electrode before and after the timing is changed.
  • the voltage between 6 and the gate of the switching element 1 is maintained at a high level to keep the source-drain closed state of the switching element 1. That is, it is possible to suppress a malfunction of the switching element 1 in which the source-drain of the switching element 1 is unintentionally opened due to the voltage between the common electrode 6 and the gate of the switching element 1 becoming low after the timing. There is.
  • the potential for closing the gate is the second potential V2. That is, in the second embodiment, except for the potential difference between the gate closing potential (third potential V3) after the timing and the first potential V1 once, the gate closing potential (second potential V2) at the other timings and the gate closing potential (second potential V2) at the other timings are excluded.
  • the potential difference from the one potential V1 can be made smaller. Therefore, the amount by which the holding voltage of the pixel Pix shifts to the negative voltage side can be reduced as compared with the first embodiment. Thereby, the DC balance of the liquid crystal 3 can be further improved.
  • the period during which the potential of the scanning line 5 is the second potential V2 is longer than that in the first embodiment.
  • the potential spike generated by the parasitic capacitance between the potential of the scanning line 5 and the source potential (the potential of the pixel electrode 2) based on the pixel signal is reduced.
  • the spike 1807 in FIG. 16 the spike 1907 in FIG. 17, the spike 2007 in FIG. 18, the spike 2107 in FIG. 19, the spike 1207 in FIG. 10, the spike 1307 in FIG. 11, the spike 1407 in FIG. Is smaller than the spike 1507.
  • the combination of light sources of a plurality of colors included in the light source 11 is not limited to the combination of red (R), green (G), and blue (B).
  • the light source 11 may have a light source corresponding to each of the three colors of a combination of cyan, magenta, and yellow.
  • FIG. 20 is a schematic diagram showing a configuration example of the light source device LA.
  • the light source device L (or the light source device LA) only needs to be able to illuminate the liquid crystal display panel P, and its specific arrangement can be changed as appropriate.
  • a plurality of colors such as a first light source 11R, a second light source 11G, and a third light source 11B are provided on the light emitting surface of the light source 11 that illuminates the liquid crystal display panel P from the back side.
  • the light source may be directly arranged, or as shown in FIG. 20, the multicolor light source 11M is arranged laterally with respect to the light guide plate LGP provided on the back surface of the liquid crystal display panel P. Good.
  • the multicolor light source 11M includes, for example, a light source corresponding to each of the three colors of a combination of the above-mentioned first light source 11R, second light source 11G and third light source 11B or a combination of cyan, magenta and yellow, and within one frame period. It is controlled to emit different colors of light in each field period.
  • the concrete numerical values including the first electric potential V1, the second electric potential V2, the third electric potential V3, and other electric potentials illustrated above are merely examples, and the present invention is not limited to these, and two positive and negative values and a relative value. Can be appropriately changed within a range that maintains the relative relationship of.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

表示装置は、対向する２枚の基板の間に液晶が封入された液晶表示パネルと、液晶表示パネルに設けられて液晶の配向を制御するための電位差が与えられる２つの電極と、ソース又はドレインの一方が２つの電極の一方と接続されるスイッチング素子と、スイッチング素子のゲートと接続されてスイッチング素子のソース－ドレイン間を開閉するための電位が与えられる走査線と、ソース又はドレインの他方と接続される信号線と、２つの電極の一方の電位と２つの電極の他方の電位との相対的な電位の高低を所定周期で反転させる反転駆動部と、走査線に第１電位、第２電位又は第３電位のいずれかを与える走査回路とを備える。

Description

表示装置
　本発明は、表示装置に関する。
　同一画素から複数色の光をそれぞれ異なるタイミングで透過させるように画素を制御する液晶表示装置が知られている（例えば、特許文献１）。
特開２０１０－０９７４２０号公報
　液晶表示装置では、液晶に直流電流が流れると液晶の寿命の短縮化やフリッカの発生等の問題が生じる。このため、当該直流電流をできるだけ抑制できるよう、液晶を挟んで対向する２つの電極間の電位差を調整する方法が求められている。
　本発明は、上記の課題に鑑みてなされたもので、より高画質で、液晶を流れる直流電流に起因する寿命の短縮化を抑制できる表示装置を提供することを目的とする。
　本発明の一態様による表示装置は、対向する２枚の基板の間に液晶が封入された液晶表示パネルと、前記液晶表示パネルに設けられて前記液晶の配向を制御するための電位差が与えられる２つの電極と、ソース又はドレインの一方が前記２つの電極の一方と接続されるスイッチング素子と、前記スイッチング素子のゲートと接続されて前記スイッチング素子のソース－ドレイン間を開閉するための電位が与えられる走査線と、前記ソース又は前記ドレインの他方と接続される信号線と、前記２つの電極の一方の電位と前記２つの電極の他方の電位との相対的な電位の高低を所定周期で反転させる反転駆動部と、前記走査線に第１電位、第２電位又は第３電位のいずれかを与える走査回路とを備え、前記第１電位は、前記ソース－ドレイン間を開通する電位であり、前記第２電位は、前記ソース－ドレイン間を閉鎖する電位であり、前記第３電位は、前記ソース－ドレイン間を閉鎖する電位であって前記第２電位よりも低い電位であり、前記所定周期内に前記ソース－ドレイン間が複数回開閉され、前記走査回路は、前記ソース－ドレイン間を閉鎖する期間内、前記２つの電極の他方が一方よりも相対的に低電位にされるタイミングで前記走査線の電位を前記第２電位から前記第３電位に切り替える。
図１は、表示装置の主要構成を示す模式的な回路図である。 図２は、液晶表示パネルの概略断面図である。 図３は、フィールドシーケンシャル制御の流れの一例を示すタイミングチャートである。 図４は、スイッチング素子のトランジスタ特性の一例を示すグラフである。 図５は、比較例による液晶表示パネルの画素駆動に係る走査において最後に書込期間になる画素の行の駆動波形を示すタイミングチャートである。 図６は、図５で示す駆動波形が与えられる画素の画素電極に与えられる電位の遷移を示すタイミングチャートである。 図７は、図６に示す電位からＶＣＯＭ駆動信号を差し引いた電位を示すタイミングチャートである。 図８は、実施形態１の表示装置の走査において最初に書込期間になる画素の行の駆動波形を示すタイミングチャートである。 図９は、実施形態１の表示装置の走査において最後に書込期間になる画素の行の駆動波形を示すタイミングチャートである。 図１０は、図８で示す駆動波形が与えられる画素の画素電極に与えられる電位の遷移を示すタイミングチャートである。 図１１は、図９で示す駆動波形が与えられる画素の画素電極に与えられる電位の遷移を示すタイミングチャートである。 図１２は、図１０に示す電位からＶＣＯＭ駆動信号を差し引いた電位を示すタイミングチャートである。 図１３は、図１１に示す電位からＶＣＯＭ駆動信号を差し引いた電位を示すタイミングチャートである。 図１４は、実施形態２の走査において最初に書込期間になる画素の行の駆動波形を示すタイミングチャートである。 図１５は、実施形態２の走査において最後に書込期間になる画素の行の駆動波形を示すタイミングチャートである。 図１６は、図１４で示す駆動波形が与えられる画素の画素電極に与えられる電位の遷移を示すタイミングチャートである。 図１７は、図１５で示す駆動波形が与えられる画素の画素電極に与えられる電位の遷移を示すタイミングチャートである。 図１８は、図１６に示す電位からＶＣＯＭ駆動信号を差し引いた電位を示すタイミングチャートである。 図１９は、図１７に示す電位からＶＣＯＭ駆動信号を差し引いた電位を示すタイミングチャートである。 図２０は、光源装置の構成例を示す模式図である。
　以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
（実施形態１）
　図１は、表示装置１００の主要構成を示す模式的な回路図である。表示装置１００は、液晶表示パネルＰと、光源装置Ｌとを備える。液晶表示パネルＰは、表示部７と、信号出力回路８と、走査回路９と、ＶＣＯＭ駆動回路１０と、タイミングコントローラ１３と、電源回路１４とを備える。以下、表示部７が面する液晶表示パネルＰの一面を表示面とし、他面を背面とする。
　表示部７には、複数の画素Ｐｉｘがマトリクス状に配置されている。画素Ｐｉｘは、スイッチング素子１と、２つの電極とを含む。図１及び後述する図２では、２つの電極として、画素電極２と、共通電極６とを図示している。
　図２は、液晶表示パネルＰの概略断面図である。液晶表示パネルＰは、対向する２枚の基板と、当該２枚の基板の間に封入された液晶３を有する。以下、当該２枚の基板の一方を第１基板３０とし、他方を第２基板２０とする。
　第１基板３０は、透光性のガラス基板３５と、ガラス基板３５の第２基板２０側に積層された画素電極２と、画素電極２を覆うように第２基板２０側に積層された絶縁層５５とを含む。画素電極２は、画素Ｐｉｘ毎に個別に設けられる。第２基板２０は、透光性のガラス基板２１と、ガラス基板２１の第１基板３０側に積層された共通電極６と、共通電極６を覆うように第１基板３０側に積層された絶縁層５６とを含む。共通電極６は、複数の画素Ｐｉｘで共有される板状又は膜状の形状を有する。
　実施形態１の液晶３は、高分子分散型液晶である。具体的には、液晶３は、バルク５１と、微粒子５２とを含む。微粒子５２は、バルク５１内で画素電極２と共通電極６との電位差に応じて配向が変化する。画素Ｐｉｘ毎に画素電極２の電位が個別に制御されることで、画素Ｐｉｘ毎に少なくとも透光及び分散のいずれかの度合いが制御される。
　図２を参照して説明した実施形態１では、画素電極２と共通電極６は、液晶３を挟むように対向するが、液晶表示パネルＰは、１つの基板に画素電極２と共通電極６が設けられて画素電極２と共通電極６によって発生する電界によって液晶３の配向が制御される構成であってもよい。また、液晶３は高分子分散型液晶以外の液晶でもよい。
　次に、画素電極２及び共通電極６の電位を制御する仕組みについて説明する。図１に示すようにスイッチング素子１は、例えば薄膜トランジスタ（ＴＦＴ：Thin　Film　Transistor）等、半導体を用いたスイッチング素子である。スイッチング素子１のソース又はドレインの一方は、２つの電極の一方（画素電極２）と接続される。スイッチング素子１のソース又はドレインの他方が信号線４と接続される。スイッチング素子１のゲートは、走査線５と接続される。走査線５は、走査回路９の制御下で、スイッチング素子１のソース－ドレイン間を開閉するための電位を与える。当該電位の制御は、走査回路９が行う。走査回路９による電位の制御の詳細については後述する。
　図１に示す例では、複数の信号線４は、画素Ｐｉｘの並び方向のうち一方（行方向）に沿って並ぶ。信号線４は、画素Ｐｉｘの並び方向のうち他方（列方向）に沿って延出する。信号線４は、列方向に並ぶ複数の画素Ｐｉｘのスイッチング素子１で共有される。複数の走査線５は、列方向に沿って並ぶ。走査線５は、行方向に沿って延出する。走査線５は、行方向に並ぶ複数の画素Ｐｉｘのスイッチング素子１で共有される。
　共通電極６は、ＶＣＯＭ駆動回路１０と接続される。ＶＣＯＭ駆動回路１０は、共通電極６に基準電位を与える。走査回路９が走査線５に対して駆動信号として機能する電位（第１電位）を与えるタイミングで、信号出力回路８が信号線４に対して画素信号を出力することで、画素電極２と共通電極６との間に形成された蓄積容量と容量性負荷である液晶（微粒子５２）を充電する。これによって、画素Ｐｉｘの電圧は画素信号に対応した電圧となる。第１電位の印加の完了後、蓄積容量と容量性負荷である液晶（微粒子５２）は画素信号を保持する。液晶（微粒子５２）の配向は、各画素Ｐｉｘの電圧と共通電極６の電圧によって生じる電界に応じて制御される。
　図２に示すように、液晶表示パネルＰの側方には、光源装置Ｌが配置されている。光源装置Ｌは、光源１１と、光源駆動回路１２とを備える。光源１１は、赤色の光を発する第１光源１１Ｒと、緑色の光を発する第２光源１１Ｇと、青色の光を発する第３光源１１Ｂと、を有する。第１光源１１Ｒ、第２光源１１Ｇ、第３光源１１Ｂはそれぞれ、光源駆動回路１２の制御下で発光する。実施形態１の第１光源１１Ｒ、第２光源１１Ｇ及び第３光源１１Ｂは、例えば発光ダイオード（ＬＥＤ：Light　Emitting　Diode）のような発光素子を用いた光源であるが、これに限られるものでなく、発光タイミングを制御可能な光源であればよい。光源駆動回路１２は、タイミングコントローラ１３の制御下で第１光源１１Ｒ、第２光源１１Ｇ、第３光源１１Ｂの発光タイミングを制御する。なお、図２に示す例では、光源装置Ｌが液晶表示パネルＰの側方に配置され、光源１１からの光が液晶表示パネルＰの側方から照射されるが、光源１１は、表示装置１００の背面側に配置されていてもよい。
　タイミングコントローラ１３は、信号出力回路８、走査回路９、ＶＣＯＭ駆動回路１０及び光源駆動回路１２の動作タイミングを制御する。実施形態１では、フィールドシーケンシャル制御が行われる。
　図３はフィールドシーケンシャル制御の流れの一例を示すタイミングチャートである。図３では２フレーム期間の概略的なタイミングチャートを例示している。図３のタイミングチャートは、フレーム信号の出力、フィールド信号の出力、駆動信号の切り替わり、共通電位の切り替わり、第１光源１１Ｒ、第２光源１１Ｇ及び第３光源１１Ｂの点灯タイミングを示す情報を含む。駆動信号の切り替わりは、走査線５の電位の切り替わりを示す。共通電位の切り替わりは、共通電極６の電位の切り替わりを示す。
　フレーム信号は、各フレーム期間の開始タイミングを示す信号である。図３では、１フレーム目の期間ＦＬ１の開始時と、２フレーム目の期間ＦＬ２の開始時、２フレーム目が終了した後に続く次のフレーム（３フレーム目）の期間の開始時にフレーム信号が出力されることを示している。
　フィールド信号は、各フレーム期間に含まれるフィールド期間の開始タイミングを示す信号である。１フレーム期間は、光源１１が発する光の色数に対応する数のフィールド期間を含む。図３では、１フレーム目の期間ＦＬ１に含まれる第１フィールド期間ＦＩ１１、第２フィールド期間ＦＩ１２及び第３フィールド期間ＦＩ１３、２フレーム目の期間ＦＬ２に含まれる第１フィールド期間ＦＩ２１、第２フィールド期間ＦＩ２２及び第３フィールド期間ＦＩ２３ならびに２フレーム目が終了した後に続く次のフレーム（３フレーム目）の期間の第１フィールド期間の開始時にフィールド信号が出力されることを示している。
　各フィールド期間は、画素信号の書込期間と、蓄積容量による画素信号の保持期間とを含む。図３における書込（Ｒ＋）は、第１フィールド期間ＦＩ１１の書込期間である。保持（Ｒ＋）は、第１フィールド期間ＦＩ１１の保持期間である。書込（Ｇ＋）は、第２フィールド期間ＦＩ１２の書込期間である。保持（Ｇ＋）は、第２フィールド期間ＦＩ１２の保持期間である。書込（Ｂ＋）は、第３フィールド期間ＦＩ１３の書込期間である。保持（Ｂ＋）は、第３フィールド期間ＦＩ１３の保持期間である。書込（Ｒ－）は、第１フィールド期間ＦＩ２１の書込期間である。保持（Ｒ－）は、第１フィールド期間ＦＩ２１の保持期間である。書込（Ｇ－）は、第２フィールド期間ＦＩ２２の書込期間である。保持（Ｇ－）は、第２フィールド期間ＦＩ２２の保持期間である。書込（Ｂ－）は、第３フィールド期間ＦＩ２３の書込期間である。保持（Ｂ－）は、第３フィールド期間ＦＩ２３の保持期間である。
　１フレームの期間における複数のフィールド期間に含まれる書込期間は、それぞれ異なる色の階調値に対応する画素信号が書き込まれる期間である。例えば、１フレーム目の画素信号をＲＧＢの階調値で表した場合に（Ｒ，Ｇ，Ｂ）＝（ｒ１，ｇ１，ｂ１）であるとする。この場合、第１フィールド期間ＦＩ１１の書込期間に「ｒ１」の階調値に対応する画素信号が書き込まれる。また、第２フィールド期間ＦＩ１２の書込期間に「ｇ１」の階調値に対応する画素信号が書き込まれる。また、第３フィールド期間ＦＩ１３の書込期間に「ｂ１」の階調値に対応する画素信号が書き込まれる。１フレームの期間における複数のフィールド期間に含まれる保持期間は、それぞれ異なる色の階調値に対応する画素信号が保持される期間である。
　光源１１が有する複数の色の光源（例えば、第１光源１１Ｒ、第２光源１１Ｇ及び第３光源１１Ｂ）は、対応するフィールド期間の保持期間内に点灯するよう制御される。例えば、第１光源１１Ｒは赤色の光源、第２光源１１Ｇは緑色の光源、第３光源１１Ｂは青色の光源とされる。例えば、１フレーム目の期間ＦＬ１において、第１光源１１Ｒは、第１フィールド期間Ｆ１１の保持期間に点灯する。これによって、第１フィールド期間Ｆ１１の書込期間に書き込まれた赤（Ｒ）の階調値（ｒ１）に対応する電圧に応じた赤色の散乱光が放出される。また、１フレーム目の期間ＦＬ１において、第２光源１１Ｇは、第２フィールド期間Ｆ１２に点灯する。これによって、第２フィールド期間Ｆ１２の書込期間に書き込まれた緑（Ｇ）の階調値（ｇ１）に対応する電圧に応じた緑色の散乱光が放出される。また、１フレーム目の期間ＦＬ１において、第３光源１１Ｂは、第３フィールド期間Ｆ１３に点灯する。これによって、第３フィールド期間Ｆ１３の書込期間に書き込まれた青（Ｂ）の階調値（ｂ１）に対応する電圧に応じた青色の散乱光が放出される。このように、１フレーム期間内にＲ，Ｇ，Ｂの画素信号の書込と保持及び対応する色の光源からの光による照明とが含まれることによって、１フレーム期間内にＲＧＢの画像データに対応する色再現が行われる。２フレーム目の期間ＦＬ２以降についても、同様の仕組みで色再現が行われる。
　フィールド期間の周波数は、フレーム期間の周波数に光源１１が発する光の色数を乗じたものである。実施形態１では、フレーム期間の周波数は、例えば６０Ｈｚであるが、これに限られるものでなく、１２０Ｈｚであってもよいし、他の周波数であってもよい。また、フレーム期間の周波数が６０Ｈｚである場合、実施形態１のフィールド期間の周波数は１８０Ｈｚであるが、フィールド期間の周波数は、フレーム期間の周波数及び光源１１が発する光の色数に応じて適宜変更可能である。
　また、図３では、書込期間と保持期間が見かけ上同じ程度の期間として図示されているが、実際には、保持期間は、書込期間よりも長い期間である。
　液晶を利用する液晶表示パネルＰでは、２つの電極の一方の電位と他方の電位との相対的な電位の高低を所定周期で反転させる反転駆動が行われる。図３では、１フレーム目の期間ＦＬ１に共通電位がマイナス（－）の電位とされ、２フレーム目の期間ＦＬ２に共通電位がプラス（＋）の電位とされるようＶＣＯＭ駆動回路１０が共通電極６の電位を制御する。これに対応して、１フレーム目の期間ＦＬ１に画素電極２の電位がプラス（＋）の電位となるよう画素信号が書き込まれ、２フレーム目の期間ＦＬ２に画素電極２の電位がマイナス（－）の電位となるよう画素信号が書き込まれる。図３に示す駆動信号の記載における括弧内の符号は、書き込まれる画素信号に対応するＲＧＢの階調値の色と電位との組み合わせを示している。
　実施形態１では、画素Ｐｉｘでは、反転駆動に対応するための画素電極２の電位が行われる。具体的には、信号出力回路８が信号線４に対して反転駆動のための画素信号を出力する。すなわち、信号出力回路８は、共通電極６が反転駆動されるタイミングに応じて、画素電極２と共通電極６との間の電圧が振幅を同じくして、極性が異なるよう画素信号を出力する。また、ＶＣＯＭ駆動回路１０が反転駆動のための共通電極６の電位の切替を行う。そして、タイミングコントローラ１３が、フレーム期間周期で、反転駆動回路による画素電極２の電位の切替タイミングとＶＣＯＭ駆動回路１０による共通電極６の電位の切替タイミングとを同期させる。これらが実施形態１の反転駆動部として機能する。
　図３に示す例では、１フレーム目の期間ＦＬ１に画素電極２の電位が共通電極６に対して相対的に高くなり、２フレーム目の期間ＦＬ２に画素電極２の電位が共通電極６に対して相対的に低くなるようフレーム期間単位で反転駆動が行われているが、これはあくまで反転駆動方式の具体的な制御例であってこれに限られるものでない。例えば、複数フレーム期間単位で画素電極２と共通電極６の電位の高低を反転するようにしてもよい。
　なお、画素信号の元になる画像信号（ＲＧＢデータ）は、例えば外部の画像出力装置が有する入力回路１５を介して液晶表示パネルＰに入力される。入力回路１５は、画像信号に基づいて各画素Ｐｉｘの赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各々の色の階調値を示す信号を信号出力回路８に出力する。また、入力回路１５は、信号出力回路８に対する信号入力タイミングに同期した同期信号その他の制御信号をタイミングコントローラ１３に出力する。タイミングコントローラ１３は、入力回路１５から入力される信号に基づいて信号出力回路８、走査回路９、ＶＣＯＭ駆動回路１０等の動作を制御する。なお、入力回路１５は、液晶表示パネルＰに設けられてもよい。また、入力回路１５は、タイミングコントローラ１３等の他の回路を統合するよう設計されたＤＤＩＣ（Display　Driver　Integrated　Circuit）の一機能として設けられてもよい。
　実施形態１の走査回路９は、走査線５単位で各行の画素Ｐｉｘの駆動タイミングをシフトさせる走査を行う。このため、画素Ｐｉｘの行によって書込期間のタイミングが異なる。また、１つのフィールド期間内では、走査において最初に書込期間になる画素Ｐｉｘの行のタイミングと、走査において最後に書込期間になる画素Ｐｉｘの行のタイミングとの間で書込期間になるタイミング同士の差が最大になる。
　図４は、スイッチング素子１の薄膜トランジスタＴＦＴ特性の一例を示すグラフである。図４の縦軸（Ｉｄ［Ａ］）は、スイッチング素子１リーク電流の大きさを示す。図４の横軸（Ｖｇｓ［Ｖ］）は、スイッチング素子１のドレイン―ソース間の１のゲート―ソース間に与えられる電圧を示す。スイッチング素子１をＮ型ＭＯＳトランジスタとしたとき、横軸の正の方向はゲート電位がソース電位に対して高い場合であり、横軸の負の方向はゲート電位がソース電位に対して低い場合である。図４では、スイッチング素子１のソース－ドレイン間電圧（Ｖｄｓ）が０．１［Ｖ］の場合の一点鎖線グラフ、スイッチング素子１のソース－ドレイン間電圧が５［Ｖ］の場合の破線グラフ及びスイッチング素子１のソース－ドレイン間電圧が１０［Ｖ］の場合の線グラフを例示している。
　図４のグラフは、左下の原点から遠ざかるほど、リーク電流が大きいことを示している。スイッチング素子１は、ゲートに正の電圧が与えられることでソース－ドレイン間が開通するオン状態になる。また、スイッチング素子１は、ゲートに負の電圧が与えられることでソース－ドレイン間が閉鎖するオフ状態になる。ここで、スイッチング素子１は、ゲートに与えられる負の電圧が大きくなると、対数的にリーク電流が多くなるという特性を有する。また、スイッチング素子１のソース－ドレイン間の電圧が大きくなるほど、リーク電流も大きくなる特性を有する。
　図５は、液晶表示パネルの画素駆動に係る走査において最後に書込期間になる画素Ｐｉｘの行の駆動波形を示すタイミングチャートである。図５に示す第１電位パルス４０４のタイミング及び電位は、図９に示す第１電位パルス１１０４のタイミング及び電位と同様である。図６は、図５で示す駆動波形が与えられる画素Ｐｉｘの画素電極２に与えられる電位の遷移を示すタイミングチャートである。図６では、画素Ｐｉｘの階調度が最高である場合（白ラスター）の電位遷移６０１と画素Ｐｉｘの階調度が最低である場合（黒ラスター）の電位遷移６０２とを例示している。図７は、図６に示す電位からＶＣＯＭ駆動信号３０１を差し引いた電位を示すタイミングチャートである。図７に示す電圧遷移８０１，８０２は、電位遷移６０１，６０２からＶＣＯＭ駆動信号３０１の電位遷移を差し引いたものである。すなわち、共通電極６と画素電極２間の電圧波形である。図１３では、図１１に示すピーク６０３の期間に対応する期間８０３を付している。
　図５に示す例では、第１電位Ｖ１が与えられるタイミング以外の期間、第３電位Ｖ３のみが与えられている。このようなスイッチング素子１のゲート電位制御では、反転駆動後のピーク６０３の期間に信号線４の電位（画素電極２に与えられている電位）が走査線５の電位に比して著しく低いことに起因し、スイッチング素子１のソース－ドレイン間のリーク電流が多くなる。係るリーク電流の多さによって、ピーク６０３の電位変化及び期間８０３の電圧変化が示すように、第１タイミングＴ１後に第１電位パルス４０４がスイッチング素子１のゲートに与えられるまでの間における保持電圧の変化がより大きくなる。すなわち、画素Ｐｉｘの行方向の位置によってリーク電流の発生期間及び変化の度合いに差が生じる。このため、画素Ｐｉｘの行方向の位置によって輝度の変化の度合いに差が生じ、画素Ｐｉｘの行方向の位置によって輝度が不均一になる現象が視認される。
　また、図５に示す例では、第１タイミングＴ１の後のゲートの閉鎖電圧（オフ電圧）が第３電位Ｖ３のままである。このため、第３電位Ｖ３と第１電位パルス４０４の第１電位Ｖ１との差が第２電位Ｖ２と第１電位パルス４０４の第１電位Ｖ１との差よりも大きいことによって電圧上昇８０４を発生させる。この電圧上昇８０４は、フリッカを生じさせる場合がある。
　このように、反転駆動によって、スイッチング素子１と接続される画素電極２の電位が正負に大きく揺さぶられる。これによって画素電極が相対的に低電位になった場合の電圧上昇８０４が大きくなり、画素電極２と対向する共通電極６の電位制御を併用しても直流電流の抑制及びフリッカの抑制が不十分になっていた。特に、図５を参照して説明したように、走査回路９から駆動信号が与えられる順番が相対的により後回しになる走査線５と接続されている画素では、直流電流及びフリッカの影響がより大きかった。言い換えれば、画素Ｐｉｘが接続される走査線５の並び方向の位置によって、液晶表示装置の表示画面内における点灯の仕方が不均一になる現象が視認されるという問題が生じていた。これらの問題によって、液晶表示装置の画質及び寿命に問題が生じていた。
　図８は、実施形態１の表示装置１００の走査において最初に書込期間になる画素Ｐｉｘの行の駆動波形を示すタイミングチャートである。図９は、実施形態１の表示装置１００の走査において最後に書込期間になる画素Ｐｉｘの行の駆動波形を示すタイミングチャートである。図８及び図９ならびに後述する図５、図１４及び図１５等、駆動波形を示すタイミングチャートでは、共通電位の波形に対応するＶＣＯＭ駆動信号３０１、画素Ｐｉｘの階調度が最高である場合（白ラスター）の画素信号電位３０２、画素Ｐｉｘの階調度が最低である場合（黒ラスター）の画素信号電位３０３等の相対的な電位の高低を示している。なお、画素信号電位３０２による電位は、画素信号電位３０３による電位に比してＶＣＯＭ駆動信号３０１との電位差が大きい。
　なお、図８及び図９ならびに後述する図１４及び図１５等、駆動波形を示すタイミングチャートにおいて画素電極２に設定可能な電位（ソース電圧）は、例えば０［Ｖ］から１５［Ｖ］の範囲内である。このようなソース電圧に対して、共通電極６のプラス（＋）電位は、１５［Ｖ］を上回り、かつ、後述する第１電位Ｖ１を下回る正の電位である。また、共通電極６のマイナス（－）電位は、０［Ｖ］を下回り、かつ、後述する第２電位Ｖ２を上回る負の電位である。ＶＣＯＭ駆動回路１０が共通電極６に与える基準電位は、当該共通電極６のプラス（＋）電位又は共通電極６のマイナス（－）電位のいずれかである。
　ＶＣＯＭ駆動回路１０は、反転駆動のタイミングに応じて共通電極６の電位を切り替えるようにＶＣＯＭ駆動信号３０１を出力する。図８、図９等で示す例では、第１タイミングＴ１で共通電極６の電位がマイナス（－）からプラス（＋）に切り替わっている。また、第２タイミングＴ２で共通電極６の電位がプラス（＋）からマイナス（－）に切り替わっている。反転駆動によって共通電極６の電位が切り替わるタイミングは、画素Ｐｉｘの位置に関わらず共通である。
　一方、画素Ｐｉｘの書込期間のタイミング、すなわち、画素Ｐｉｘが有するスイッチング素子１のソース－ドレイン間を開通する第１電位Ｖ１がスイッチング素子１のゲートに与えられるタイミングは、画素Ｐｉｘの列方向の位置（画素行の位置）によって異なる。同一フレーム期間の同一フィールド期間（例えば、第１フィールド期間Ｆ１１）において最初に書込期間になる画素Ｐｉｘの行における第１電位Ｖ１の印加タイミングＴ３（図８参照）と、最後に書込期間になる画素Ｐｉｘの行における第１電位Ｖ１の印加タイミングＴ４（図８参照）との間には、時間差ＤＴがある。すなわち、走査線５を並び方向の一方（例えば、図１の上側）から他方（例えば、図１の下方）に順に走査していくときの一番最初の走査線５の波形が図８で一番最後の走査線５の波形が図９である。
　なお、図８の第１電位パルス１００４及び図９の第１電位パルス１１０４が示すように、スイッチング素子１のゲートに第１電位Ｖ１が与えられるタイミングは周期的に生じる。すなわち、画素Ｐｉｘの行方向の位置によって生じる時間差（例えば、時間差ＤＴ）は、どの色のフィールド期間であるかに関わらず生じる。
　実施形態１では、図３を参照して説明したように、所定周期（例えば、１フレーム期間）内に、複数の色（例えば、赤（Ｒ）、緑（Ｇ）及び青（Ｂ））の階調出力に対応してスイッチング素子１のソース－ドレイン間が複数回開閉される。このため、１フレーム期間に対応する第１タイミングＴ１と第２タイミングＴ２の間に、第１電位パルス１００４及び第１電位パルス１１０４が色数（例えば、３）に対応した回数発生してスイッチング素子１のソース－ドレイン間を開閉している。
　走査回路９は、第１電位Ｖ１が与えられるタイミング以外の期間、画素Ｐｉｘの行方向の位置に関わらず、スイッチング素子１のゲートに第２電位Ｖ２又は第３電位Ｖ３を与える。第２電位Ｖ２及び第３電位Ｖ３は、ソース－ドレイン間を閉鎖する電位である。また、第３電位Ｖ３は、第２電位Ｖ２よりも低い電位である。図８及び図９に示すように、実施形態１の走査回路９は、共通電極６の電位がマイナス（－）である期間、スイッチング素子１のゲートに第３電位Ｖ３を与える。また、走査回路９は、共通電極６の電位がプラス（＋）である期間、スイッチング素子１のゲートに第２電位Ｖ２を与える。このように、実施形態１の走査回路９は、ソース－ドレイン間を閉鎖する期間内、共通電極６が画素電極２よりも相対的に低電位にされるタイミングで走査線５の電位を第２電位Ｖ２から第３電位Ｖ３に切り替える。また、実施形態１の走査回路９は、ソース－ドレイン間を閉鎖する期間内、共通電極６が画素電極２よりも相対的に高電位にされるタイミングで走査線５の電位を第３電位Ｖ３から第２電位Ｖ２に切り替える。
　第１電位Ｖ１は、例えば２５［Ｖ］である。第１電位Ｖ１は、画素Ｐｉｘの画素電極２に与えられる最大電位（例えば、１５［Ｖ］）に対して、スイッチング素子１がソース－ドレイン間を確実に開放可能になるよう設定される。第２電位Ｖ２は、例えば－７［Ｖ］である。第３電位Ｖ３は、例えば－２２［Ｖ］である。第２電位Ｖ２及び第３電位Ｖ３は、画素Ｐｉｘの画素電極２に与えられる最小電位（例えば、０［Ｖ］）に対して、スイッチング素子１が十分にオフになるようにマージンを持って設定される。すなわち、第３電位Ｖ３は、共通電極６のマイナス（－）の電位に応じてスイッチング素子１が十分にオフになるようにマージンを持って設定される。また、スイッチング素子１が十分にオフになるようにマージンを持った範囲内で、第２電位Ｖ２と共通電極６のプラス（＋）の電位との差と、第３電位Ｖ３と共通電極６のマイナス（－）の電位との差がより小さくなるよう第２電位Ｖ２が設定される。
　また、共通電極６のプラス（＋）の電位及びマイナス（－）の電位は、液晶３の長寿命化とフリッカの抑制のため、液晶３にかかるＤＣ電圧ができるだけ小さくなるよう調整されることが望ましい。
　第１電位Ｖ１、第２電位Ｖ２及び第３電位Ｖ３は、例えば電源回路１４（図１参照）によって生成される。電源回路１４は、外部から電力Ｗの供給を受けて第１電位Ｖ１、第２電位Ｖ２及び第３電位Ｖ３の各々に対応する電位を走査回路９に供給する。図示しないが、電源回路１４は、表示装置１００が備える各構成の動作に適した電位を生成して各構成に電力供給を行ってもよい。走査回路９は、外部からの電力供給を受けて第１電位Ｖ１、第２電位Ｖ２及び第３電位Ｖ３を生成する機能を備えていてもよい。
　図１０は、図８で示す駆動波形が与えられる画素Ｐｉｘの画素電極２に与えられる電位の遷移を示すタイミングチャートである。図１０では、画素Ｐｉｘの階調度が最高である場合（白ラスター）の電位遷移１２０１と画素Ｐｉｘの階調度が最低である場合（黒ラスター）の電位遷移１２０２とを例示している。図１１は、図９で示す駆動波形が与えられる画素Ｐｉｘの画素電極２に与えられる電位の遷移を示すタイミングチャートである。図１１では、画素Ｐｉｘの階調度が最高である場合（白ラスター）の電位遷移１３０１と画素Ｐｉｘの階調度が最低である場合（黒ラスター）の電位遷移１３０２とを例示している。すなわち、走査線５を並び方向の一方（例えば、図１の上側）から他方（例えば、図１の下方）に順に走査していくときの一番最初の走査線５と接続されている画素Ｐｉｘの画素電極２に与えられる電位の遷移が図１０で一番最後の走査線５と接続されている画素Ｐｉｘの画素電極２に与えられる電位の遷移が図１１である。
　図１０に示す電位遷移１２０１，１２０２では、反転駆動によって共通電極６の電位がマイナス（－）からプラス（＋）に切り替わる第１タイミングＴ１で共通電極６と画素電極２との間の容量結合により共通電極６の電位の変動に応じて画素電位が上昇している（１２０３，１２０４）。また、図１０に示す電位遷移１２０１，１２０２では、反転駆動によって共通電極６の電位がプラス（＋）からマイナス（－）に切り替わる第２タイミングＴ２で共通電極６と画素電極２との間の容量結合により共通電極６の電位の変動に応じて画素電位が降下している（１２０５，１２０６）。これらの電圧上昇（１２０３，１２０４）及び電圧降下（１２０５，１２０６）の後に画素電極２を有する画素Ｐｉｘのスイッチング素子１のゲートに第１電位Ｖ１（第１電位パルス１００４）が与えられ、信号線４から画素電極２に画素信号が与えられる。これによって、画素電極２に与えられる電位は、画素信号に応じた電位となる。
　図１１に示す電位遷移１３０１，１３０２では、図１０に示す電位遷移１２０１，１２０２と同様、第１タイミングＴ１で共通電極６と画素電極２との間の容量結合により共通電極６の電位の変動に応じて画素電位が上昇している（１３０３，１３０４）。また、第２タイミングＴ２で共通電極６と画素電極２との間の容量結合により共通電極６の電位の変動に応じて画素電位が降下している（１３０５，１３０６）。これらの電圧上昇（１３０３，１３０４）及び電圧降下（１３０５，１３０６）の後に画素電極２を有する画素Ｐｉｘのスイッチング素子１のゲートに第１電位Ｖ１（第１電位パルス１１０４）が与えられ、信号線４から画素電極２に画素信号が与えられる。これによって、画素電極２に与えられる電位は、画素信号に応じた電位となる。ここで、ピーク１３０３，１３０４で電位が高留まりする期間は、ピーク１２０３，１２０４よりも長い。また、ピーク１３０５，１３０６で電位が低留まりする期間は、ピーク１２０５，１２０６よりも長い。これは、画素Ｐｉｘの行方向の位置によって、スイッチング素子１のゲートに第１電位Ｖ１が与えられるタイミングが異なるためである。従って、走査において最初に書込期間になる画素Ｐｉｘの行において、ピーク１２０３，１２０４，１２０５，１２０６の継続期間が最短になる。また、走査において最後に書込期間になる画素Ｐｉｘの行において、ピーク１３０３，１３０４，１３０５，１３０６の継続期間が最長になる。
　実施形態１では、ピーク１３０３，１３０４で高留まりする画素電極２の電位及びピーク１３０５，１３０６で低留まりする画素電極２の電位が、ピークの終了までほとんど変化しない。これは、上述のように、共通電極６の電位がプラス（＋）である期間、スイッチング素子１のゲートに第２電位Ｖ２が与えられ、共通電極６の電位がマイナス（－）である期間、スイッチング素子１のゲートに第３電位Ｖ３が与えられるようにスイッチング素子１のゲートの電位と共通電極６の電位の電位との関係が制御されることで、共通電極６の電位の切替によってスイッチング素子１のゲートの電位と共通電極６の電位の電位との差異が必要以上に大きくならないよう制御されることによる。仮に、スイッチング素子１のゲートの電位と共通電極６の電位の電位との差異が必要以上に大きくなった場合、スイッチング素子１のソース－ドレイン間のリーク電流がより多くなって画素電極２の電位を維持することが困難になるが、実施形態１では第２電位Ｖ２と第３電位Ｖ３との使い分けによってこのようなリーク電流の増加を抑制している。
　図１２は、図１０に示す電位からＶＣＯＭ駆動信号３０１を差し引いた電位を示すタイミングチャートである。図１２に示す電圧遷移１４０１，１４０２は、電位遷移１２０１，１２０２からＶＣＯＭ駆動信号３０１の電位遷移を差し引いたものである。すなわち、共通電極６と画素電極２間の電圧波形である。図１２では、図１０に示すピーク１２０３の期間に対応する期間１４０３を付している。図１３は、図１１に示す電位からＶＣＯＭ駆動信号３０１を差し引いた電位を示すタイミングチャートである。図１３に示す電圧遷移１５０１，１５０２は、電位遷移１３０１，１３０２からＶＣＯＭ駆動信号３０１の電位遷移を差し引いたものである。すなわち、共通電極６と画素電極２間の電圧波形である。図１３では、図１１に示すピーク１３０３の期間に対応する期間１５０３を付している。
　図１２及び図１３に示す電位は、実質的に画素Ｐｉｘの液晶３に働く画素電極２－共通電極６間の電圧（保持電圧）を示している。ここで、図１２に示す期間１４０３（図１０の１２０３に対応）の保持電圧は、電圧遷移１４０１が示す期間１４０３以前の保持電圧とほとんど変わらない。同様に、図１３に示す期間１５０３（図１１の１３０３に対応）の保持電圧は、電圧遷移１５０１が示す期間１５０３以前の保持電圧とほとんど変わらない。このように、実施形態１によれば、第１タイミングＴ１とその直後の第１電位Ｖ１のタイミングとの関係、すなわち、画素Ｐｉｘの行方向の位置によって、保持電圧に大きな差異が生じることを抑制することができる。従って、画素Ｐｉｘの行方向の位置によって輝度が不均一になる現象の発生を抑制することができる。また、図１３では、第１タイミングＴ１の後の最初の第１電位パルス１１０４に対応するタイミングで電圧上昇１５０４がごくわずかに発生しているが、電圧遷移１５０１が示す電圧の変化の範囲内において微々たるものであり、画素Ｐｉｘの透光性、すなわち輝度には実質的に影響しない。すなわち、電圧上昇１５０４によるフリッカの発生を抑制することができる。また、このようなごくわずかな電圧上昇１５０４では、画素Ｐｉｘの液晶３に対する直流電流の発生も実質的に問題ないレベルであり、電圧上昇１５０４による液晶３の寿命短縮を抑制することができる。
　実施形態１によれば、上述のように、画素Ｐｉｘの行方向の位置によって輝度が不均一になる現象の発生を抑制することができる。また、実施形態１によれば、フリッカの発生及び液晶３の寿命短縮を抑制することができる。従って、実施形態１によれば、より高画質で、液晶３を流れる直流電流に起因する寿命の短縮化を抑制できる。
　また、液晶表示パネルＰを照明する光源１１が点灯するタイミングは、保持期間、すなわち、スイッチング素子１のソース－ドレイン間が開通される複数回のタイミング間に設定される画素電極２の電位保持期間である。これによって、１フレーム期間内の複数のフィールド期間の各々で異なる色の光で液晶表示パネルＰを照明することで、各画素Ｐｉｘで複数の色の階調値に対応する出力を行える。
　また、光源１１は、第１光源１１Ｒと、第２光源１１Ｇと、第３光源１１Ｂとを含む。また、１フレーム期間内にソース－ドレイン間が開通される複数回の開通期間は、ＲＧＢデータによる赤（Ｒ），緑（Ｇ），青（Ｂ）の階調値のうち赤（Ｒ）に対応した画素信号の書き込み期間と、緑（Ｇ）に対応した画素信号の書き込み期間と、青（Ｂ）に対応した画素信号の書き込み期間とを含む。これによって、各画素ＰｉｘでＲＧＢの階調値に対応する出力を行える。
（実施形態２）
　次に、実施形態２の表示装置について、図１４から図１９を参照して説明する。図１４から図１９を参照して特筆する事項を除いて、実施形態２の表示装置は、実施形態１の表示装置１００と同様である。
　図１４は、実施形態２の走査において最初に書込期間になる画素Ｐｉｘの行の駆動波形を示すタイミングチャートである。図１５は、実施形態２の走査において最後に書込期間になる画素Ｐｉｘの行の駆動波形を示すタイミングチャートである。すなわち、走査線５を並び方向の一方（例えば、図１の上側）から他方（例えば、図１の下方）に順に走査していくときの一番最初の走査線５の波形が図１４で一番最後の走査線５の波形が図１５である。
　図１４及び図１５に示すように、実施形態２の走査回路９は、共通電極６の電位がプラス（＋）である期間、実施形態１の走査回路９と同様、スイッチング素子１のゲートに第２電位Ｖ２を与える。また、実施形態２の走査回路９は、共通電極６の電位がプラス（＋）からマイナス（－）に切り替わるタイミングでスイッチング素子１のゲートに与える電位を第２電位Ｖ２から第３電位Ｖ３に切り替えるが、その後に発生する第１電位パルス１６０４，１７０４の後、スイッチング素子１のゲートに与える電位を第２電位Ｖ２にする。このように、実施形態２の走査回路９は、ソース－ドレイン間を閉鎖する期間内、共通電極６が画素電極２よりも相対的に低電位にされるタイミングで走査線５の電位を第２電位Ｖ２から第３電位Ｖ３に切り替える。また、実施形態２の走査回路９は、ソース－ドレイン間を閉鎖状態から開通状態にするタイミングの前に第３電位Ｖ３だった走査線５の電位を、当該タイミングの後にソース－ドレイン間を閉鎖状態にする場合に第２電位Ｖ２にする。
　図１６は、図１４で示す駆動波形が与えられる画素Ｐｉｘの画素電極２に与えられる電位の遷移を示すタイミングチャートである。図１６では、画素Ｐｉｘの階調度が最高である場合（白ラスター）の電位遷移１８０１と画素Ｐｉｘの階調度が最低である場合（黒ラスター）の電位遷移１８０２とを例示している。図１７は、図１５で示す駆動波形が与えられる画素Ｐｉｘの画素電極２に与えられる電位の遷移を示すタイミングチャートである。図１７では、画素Ｐｉｘの階調度が最高である場合（白ラスター）の電位遷移１９０１と画素Ｐｉｘの階調度が最低である場合（黒ラスター）の電位遷移１９０２とを例示している。
　図１８は、図１６に示す電位からＶＣＯＭ駆動信号３０１を差し引いた電位を示すタイミングチャートである。すなわち、共通電極６と画素電極２間の電圧波形である。図１８に示す電圧遷移２００１，２００２は、電位遷移１８０１，１８０２からＶＣＯＭ駆動信号３０１の電位遷移を差し引いたものである。図１８では、図１６に示すピーク１８０３の期間に対応する期間２００３を付している。図１９は、図１７に示す電位からＶＣＯＭ駆動信号３０１を差し引いた電位を示すタイミングチャートである。図１９に示す電圧遷移２１０１，２１０２は、電位遷移１９０１，１９０２からＶＣＯＭ駆動信号３０１の電位遷移を差し引いたものである。すなわち、共通電極６と画素電極２間の電圧波形である。図１９では、図１７に示すピーク１９０３の期間に対応する期間２１０３を付している。
　実施形態２では、共通電極６の電位がプラス（＋）からマイナス（－）に切り替わるタイミングで画素電極２の電位を第２電位Ｖ２から第３電位Ｖ３に切り替えることで、当該タイミング前後における共通電極６とスイッチング素子１のゲートとの間の電圧を高レベルで維持してスイッチング素子１のソース－ドレイン間の閉鎖状態を保持している。すなわち、当該タイミング後に共通電極６とスイッチング素子１のゲートとの間の電圧が低くなることによって意図せずスイッチング素子１のソース－ドレイン間が開放されてしまうスイッチング素子１の誤作動を抑制している。そのうえで、実施形態２では、当該タイミング後にスイッチング素子１のゲートに第１電位Ｖ１が与えられた後にはゲートを閉鎖するための電位を第２電位Ｖ２としている。すなわち、実施形態２では、当該タイミング後のゲート閉鎖電位（第３電位Ｖ３）と１回の第１電位Ｖ１との電位差を除いて、他のタイミングのゲート閉鎖電位（第２電位Ｖ２）と第１電位Ｖ１との電位差をより小さくすることができる。このため、画素Ｐｉｘの保持電圧が負の電圧側にシフトする量を実施形態１よりも低減することができる。これによって、液晶３のＤＣバランスをより改善できる。また、実施形態２では、走査線５の電位が第２電位Ｖ２である期間が実施形態１よりも長い。これによって、走査線５の電位と画素信号に基づいたソース電位（画素電極２の電位）との間の寄生容量により発生する電位のスパイクが小さくなる。具体的には、図１６のスパイク１８０７、図１７のスパイク１９０７、図１８のスパイク２００７、図１９のスパイク２１０７が、図１０のスパイク１２０７、図１１のスパイク１３０７、図１２のスパイク１４０７、図１３のスパイク１５０７よりも小さくなる。
　なお、光源１１が有する複数の色の光源の組み合わせは、赤（Ｒ）、緑（Ｇ）及び青（Ｂ）の組み合わせに限られるものでない。例えば、光源１１は、シアン、マゼンタ及びイエローの組み合わせによる３色の各々に対応する光源を有していてもよい。
　図２０は、光源装置ＬＡの構成例を示す模式図である。光源装置Ｌ（又は光源装置ＬＡ）は、液晶表示パネルＰを照明可能であればよく、その具体的な配置については適宜変更可能である。例えば、図１で模式的に示すように、液晶表示パネルＰを背面側から照明する光源１１の発光面において、第１光源１１Ｒ、第２光源１１Ｇ、第３光源１１Ｂのような複数の色の光源が直接配置されていてもよいし、図２０に示すように、液晶表示パネルＰの背面に設けられた導光板ＬＧＰに対して多色光源１１Ｍが側方に配置された構成を採用してもよい。多色光源１１Ｍは、例えば上述の第１光源１１Ｒ、第２光源１１Ｇ及び第３光源１１Ｂの組み合わせ又はシアン、マゼンタ及びイエローの組み合わせによる３色の各々に対応する光源を含み、１フレーム期間内の各フィールド期間で異なる色の光を発するよう制御される。
　また、上記で例示した第１電位Ｖ１、第２電位Ｖ２、第３電位Ｖ３その他の電位を含む具体的な数値はあくまで一例であってこれに限られるものでなく、正負及び相対する２つの値の相対的な関係を維持する範囲内で適宜変更可能である。
　また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
１　スイッチング素子
２　画素電極
３　液晶
４　信号線
５　走査線
５２　微粒子
６　共通電極
７　表示部
８　信号出力回路
９　走査回路
１０　ＶＣＯＭ駆動回路
１１　光源
１１Ｒ　第１光源
１１Ｇ　第２光源
１１Ｂ　第３光源
１２　光源駆動回路
１３　タイミングコントローラ
１４　電源回路
１００　表示装置
Ｐ　液晶表示パネル
Ｌ，ＬＡ　光源装置

Claims (10)

  1. 　対向する２枚の基板の間に液晶が封入された液晶表示パネルと、
    　前記液晶表示パネルに設けられて前記液晶の配向を制御するための電位差が与えられる２つの電極と、
    　ソース又はドレインの一方が前記２つの電極の一方と接続されるスイッチング素子と、
    　前記スイッチング素子のゲートと接続されて前記スイッチング素子のソース－ドレイン間を開閉するための電位が与えられる走査線と、
    　前記ソース又は前記ドレインの他方と接続される信号線と、
    　前記２つの電極の一方の電位と前記２つの電極の他方の電位との相対的な電位の高低を所定周期で反転させる反転駆動部と、
    　前記走査線に第１電位、第２電位又は第３電位のいずれかを与える走査回路とを備え、
    　前記第１電位は、前記ソース－ドレイン間を開通する電位であり、
    　前記第２電位は、前記ソース－ドレイン間を閉鎖する電位であり、
    　前記第３電位は、前記ソース－ドレイン間を閉鎖する電位であって前記第２電位よりも低い電位であり、
    　前記所定周期内に前記ソース－ドレイン間が複数回開閉され、
    　前記走査回路は、前記ソース－ドレイン間を閉鎖する期間内、前記２つの電極の他方が一方よりも相対的に低電位にされるタイミングで前記走査線の電位を前記第２電位から前記第３電位に切り替える
    　表示装置。
  2. 　前記走査回路は、前記ソース－ドレイン間を閉鎖する期間内、前記２つの電極の他方が一方よりも相対的に高電位にされるタイミングで前記走査線の電位を前記第３電位から前記第２電位に切り替える
    　請求項１に記載の表示装置。
  3. 　前記走査回路は、前記ソース－ドレイン間を閉鎖状態から開通状態にするタイミングの前に前記第３電位だった前記走査線の電位を、当該タイミングの後に前記ソース－ドレイン間を閉鎖状態にする場合に前記第２電位にする
    　請求項１に記載の表示装置。
  4. 　前記液晶表示パネルを照明する光源が点灯するタイミングは、前記ソース－ドレイン間が開通される複数回のタイミング間に設定される前記２つの電極の一方の電位保持期間である
    　請求項１から３のいずれか一項に記載の表示装置。
  5. 　前記光源は、第１色の光源と、第２色の光源と、第３色の光源とを含む
    　請求項４に記載の表示装置。
  6. 　前記第１色、前記第２色及び前記第３色の組み合わせは、赤、緑及び青の組み合わせ又はシアン、マゼンタ及びイエローの組み合わせである
    　請求項５に記載の表示装置。
  7. 　前記所定周期内に前記ソース－ドレイン間が開通される複数回の開通期間は、前記第１色に対応した画素信号の書き込み期間と、前記第２色に対応した画素信号の書き込み期間と、前記第３色に対応した画素信号の書き込み期間とを含む
    　請求項５又は６に記載の表示装置。
  8. 　前記光源は、前記液晶表示パネルで画像が表示される表示面の反対側に設けられる
    　請求項４から７のいずれか一項に記載の表示装置。
  9. 　前記光源は、前記液晶表示パネルの側方に設けられる
    　請求項４から７のいずれか一項に記載の表示装置。
  10. 　前記液晶は、高分子分散型液晶である
    　請求項１から９のいずれか一項に記載の表示装置。
PCT/JP2019/045324 2019-01-17 2019-11-19 表示装置 Ceased WO2020149000A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/368,963 US11587522B2 (en) 2019-01-17 2021-07-07 Display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-006365 2019-01-17
JP2019006365A JP2020115179A (ja) 2019-01-17 2019-01-17 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/368,963 Continuation US11587522B2 (en) 2019-01-17 2021-07-07 Display device

Publications (1)

Publication Number Publication Date
WO2020149000A1 true WO2020149000A1 (ja) 2020-07-23

Family

ID=71613770

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/045324 Ceased WO2020149000A1 (ja) 2019-01-17 2019-11-19 表示装置

Country Status (3)

Country Link
US (1) US11587522B2 (ja)
JP (1) JP2020115179A (ja)
WO (1) WO2020149000A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7333701B2 (ja) * 2019-03-08 2023-08-25 日東電工株式会社 高分子分散型液晶装置及び高分子分散型液晶パネルの駆動方法
WO2021022540A1 (zh) * 2019-08-08 2021-02-11 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示装置
JP2022012974A (ja) 2020-07-02 2022-01-18 三菱重工業株式会社 廃棄物処理システム及び廃棄物処理方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0277722A (ja) * 1988-09-14 1990-03-16 Hitachi Ltd 液晶表示装置
JPH0451116A (ja) * 1990-06-19 1992-02-19 Nec Corp アクティブマトリクス液晶表示パネルの駆動方法
JPH05346571A (ja) * 1992-06-16 1993-12-27 Toshiba Corp 液晶表示装置
JP2002287708A (ja) * 2001-03-27 2002-10-04 Semiconductor Energy Lab Co Ltd 液晶表示装置及びその駆動方法
JP2006171084A (ja) * 2004-12-13 2006-06-29 Nippon Hoso Kyokai <Nhk> 液晶表示装置および液晶表示装置の駆動方法
JP2018120024A (ja) * 2017-01-23 2018-08-02 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006317873A (ja) * 2005-05-16 2006-11-24 Sharp Corp フリッカを抑制した液晶表示装置
US8803787B2 (en) * 2007-09-18 2014-08-12 Japan Display Inc. Liquid crystal display apparatus
KR101475298B1 (ko) * 2007-09-21 2014-12-23 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 구비하는 표시 장치의 구동 방법
TWI383365B (zh) * 2008-03-14 2013-01-21 Chunghwa Picture Tubes Ltd 彩色序列式顯示器之驅動方法
JP5111327B2 (ja) 2008-10-16 2013-01-09 株式会社ジャパンディスプレイウェスト 表示撮像装置および電子機器
US20120320018A1 (en) * 2010-02-25 2012-12-20 Sharp Kabushiki Kaisha Liquid-crystal panel drive method and liquid-crystal display device
WO2013154039A1 (ja) * 2012-04-13 2013-10-17 シャープ株式会社 液晶表示装置およびその駆動方法
US9214120B2 (en) * 2012-09-12 2015-12-15 Panasonic Liquid Crystal Display Co., Ltd. Display device
CN103472644B (zh) * 2013-09-25 2015-11-25 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板
JP2018128641A (ja) * 2017-02-10 2018-08-16 株式会社ジャパンディスプレイ 表示装置及び調光装置
US10121443B2 (en) * 2017-02-13 2018-11-06 Innolux Corporation Display panel and display device
CN110675831A (zh) * 2018-07-03 2020-01-10 夏普株式会社 显示装置及显示方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0277722A (ja) * 1988-09-14 1990-03-16 Hitachi Ltd 液晶表示装置
JPH0451116A (ja) * 1990-06-19 1992-02-19 Nec Corp アクティブマトリクス液晶表示パネルの駆動方法
JPH05346571A (ja) * 1992-06-16 1993-12-27 Toshiba Corp 液晶表示装置
JP2002287708A (ja) * 2001-03-27 2002-10-04 Semiconductor Energy Lab Co Ltd 液晶表示装置及びその駆動方法
JP2006171084A (ja) * 2004-12-13 2006-06-29 Nippon Hoso Kyokai <Nhk> 液晶表示装置および液晶表示装置の駆動方法
JP2018120024A (ja) * 2017-01-23 2018-08-02 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
JP2020115179A (ja) 2020-07-30
US20210335312A1 (en) 2021-10-28
US11587522B2 (en) 2023-02-21

Similar Documents

Publication Publication Date Title
CN111833802B (zh) 显示装置
US7233304B1 (en) Liquid crystal display apparatus
US6329971B2 (en) Display system having electrode modulation to alter a state of an electro-optic layer
KR101303538B1 (ko) 액정표시장치와 그 구동방법
CN220105999U (zh) 显示设备
US11587522B2 (en) Display device
US20070070024A1 (en) Liquid crystal display device
US11587519B1 (en) Display device
CN100437732C (zh) 场序液晶显示器及其驱动方法
CN1110031C (zh) 利用电极调制改变电光层状态的显示方法和系统
US11735132B2 (en) Display device writes a same image to a predetermined number of lines
CN101645250B (zh) 液晶显示器
US11289032B2 (en) Display device
US9082356B2 (en) Liquid crystal display apparatus and method of driving the same
KR101869823B1 (ko) 액정 표시장치와 이의 구동방법
KR101510885B1 (ko) 백라이트 유닛의 광원 구동장치 및 방법
US11443702B2 (en) Display device and display system
JP2020160182A (ja) 表示装置
JP2007512564A (ja) 電気泳動ディスプレイにおいて輝度を改善する方法及び装置
KR102686165B1 (ko) 표시장치 및 그 구동방법
KR20110056710A (ko) 수평 전계형 액정표시장치 및 그 구동방법
JP4780124B2 (ja) 液晶表示装置およびヘッドアップディスプレイ
US20080284717A1 (en) Electro-optical device, method for driving the same, and electronic machine
KR100612337B1 (ko) 박막 트랜지스터 액정 표시 장치 및 그의 구동방법
JP2006126346A (ja) 液晶表示装置及びその駆動方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19910207

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19910207

Country of ref document: EP

Kind code of ref document: A1