JP2018128641A - 表示装置及び調光装置 - Google Patents

Abstract

【課題】より高精度にローカルディミングを行うことができる表示装置等を提供する。
【解決手段】表示装置は、画像表示パネル３０と、画像表示パネル３０の表示領域を背面から照明する光源装置５０と、光源装置５０から表示領域を経て出力される光量を調節する調光部とを備え、調光部は、表示領域を平面視した場合に表示領域に重畳する位置に配置されて光の透過率を変更可能に設けられた調光領域を有する調光パネル８０と、透過率を制御する回路部とを有し、調光領域は、複数の領域に分割され、複数の領域の各々は、第１電極と、液晶層を挟んで第１電極と対向する位置に設けられる第２電極とを有し、回路部は、シフトレジスタと、保持部と、諧調電圧設定部とを有し、階調電圧設定部と複数の第１電極の各々は諧調電圧設定部の出力部に接続されている。
【選択図】図３

Description

本発明は、表示装置及び調光装置に関する。

表示出力される画像に求められる明るさに応じてバックライトから照射される光の強さを変化させるようにバックライトの駆動制御を行う所謂ローカルディミング機能を備えた液晶表示装置が知られている（例えば特許文献１）。

特開２０１３−１６１０５３号公報

しかしながら、従来のバックライトの駆動制御では、バックライトが有する光源から光が届く範囲を限定するものでなかった。このため、不要な光がもたらされる範囲が発生することがあった。

本発明は、上記の課題に鑑みてなされたもので、より高精度にローカルディミングを行うことができる表示装置及び調光装置を提供することを目的とする。

本発明の一態様による表示装置は、複数の画素が設けられた表示領域を有する表示パネルと、前記表示パネルの前記表示領域を背面から照明するバックライトと、前記バックライトから表示領域を経て出力される光量を調節する調光部とを備え、前記調光部は、前記表示領域を平面視した場合に表示領域に重畳する位置に配置されて光の透過率を変更可能に設けられた調光領域を有する調光パネルと、前記透過率を制御する回路部とを有し、前記調光領域は、複数の領域に分割され、前記複数の領域の各々は、第１電極と、液晶層を挟んで前記第１電極と対向する位置に設けられる第２電極とを有し、前記回路部は、複数の前記第１電極の各々の電位を制御するための電気信号が入力され、複数の順序回路が直列に接続されたシフトレジスタと、前記順序回路の各々の出力が接続された保持部と、前記保持部の出力部が接続された諧調電圧設定部と、を有し、前記階調電圧設定部と複数の前記第１電極の各々は前記諧調電圧設定部の出力部に接続されている。

図１は、本発明の実施形態１に係る表示装置の主要構成例を示す図である。 図２は、信号処理部の機能構成例を示すブロック図である。 図３は、画像表示パネル、調光パネル、光源装置の位置関係の一例を示す図である。 図４は、画像表示パネルの画素配列の一例を示す図である。 図５は、画像表示パネルの概略断面構造の一例を示す断面図である。 図６は、表示領域と表示分割領域との関係の一例を示す図である。 図７は、光源装置の主要構成の一例を示す図である。 図８は、調光部の主要構成の一例を示す図である。 図９は、調光パネルの概略断面構造の一例を示す断面図である。 図１０は、回路部の主要構成例及び回路部と調光パネルとの電気的接続関係例を概略的に示す図である。 図１１は、１つの第１電極の電位を制御するための２ビット信号を構成する２つの１ビット信号の組と、第１電極の電位との対応関係の一例を示す表図である。 図１２は、第１電極の電位と第２電極の電位との関係の一例を示す図である。 図１３は、第１信号、第２信号、第３信号の入力タイミングと、回路部からの出力電位の反転タイミングと、第２電極の電位の反転タイミングとの関係の一例を示すタイミングチャートである。 図１４は、信号処理部の処理の流れの一例を示すフローチャートである。 図１５は、調光パネルを採用しない場合の光量分布の一例を示す図である。 図１６は、本発明の実施形態２に係る表示装置の主要構成例を示す図である。 図１７は、高分子分散型液晶パネルの構成例を示す模式図である。 図１８は、実施形態３に係る調光部の主要構成の一例を示す図である。 図１９は、実施形態３に係る表示出力タイミングと調光タイミングとの関係の一例を示すタイミングチャートである。

以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

（実施形態１）
図１は、本発明の実施形態１に係る表示装置１の主要構成例を示す図である。実施形態１の表示装置１は、信号処理部１０、表示部２０、光源装置５０及び調光部７０を備える。信号処理部１０は、外部の制御装置２から入力される入力信号ＩＰに基づいた各種の出力を行う。入力信号ＩＰは、表示装置１に画像を表示出力させるためのデータとして機能する信号であり、例えばＲＧＢ画像信号である。信号処理部１０は、入力信号ＩＰに基づいて生成された出力画像信号ＯＰを表示部２０に出力する。また、信号処理部１０は、入力信号ＩＰに基づいて生成されたローカルディミング信号ＤＩを調光部７０に出力する。また、信号処理部１０は、入力信号ＩＰが入力されると、光源装置５０を動作させる光源駆動信号ＢＬを光源装置５０に出力する。

図２は、信号処理部１０の機能構成例を示すブロック図である。信号処理部１０は、例えばＦＰＧＡ（Field-Programmable Gate Array）のような集積回路である。信号処理部１０は、例えば、画像解析部１１、調光制御部１２、調光バッファ１３、補正部１４、画像バッファ１５、同期部１６及び光源制御部１７を有する。信号処理部１０は、入力信号ＩＰに基づいて、集積回路に実装されたこれらの機能に応じた各種の処理を行う。

表示部２０は、画像表示パネル３０及び画像表示パネル駆動部４０を有する。画像表示パネル３０は、複数の画素４８が設けられた表示領域ＯＡを有する。複数の画素４８は、例えばマトリクス状に配置されている。実施形態１の画像表示パネル３０は、液晶画像表示パネルである。画像表示パネル駆動部４０は、信号出力回路４１及び走査回路４２を有する。信号出力回路４１は、出力画像信号ＯＰに応じて複数の画素４８を駆動する。走査回路４２は、マトリクス状に配置された複数の画素４８を所定行（例えば、１行）単位で走査する駆動信号を出力する。画素４８は、駆動信号が出力されたタイミングで出力画像信号ＯＰに応じた階調値の出力が行われるよう駆動される。

調光部７０は、光源装置５０から照射されて表示領域ＯＡを経て出力される光量を調節する。調光部７０は、調光パネル８０及び回路部９０を有する。調光パネル８０は、表示領域ＯＡを平面視した場合に表示領域ＯＡに重畳する位置に配置されて光の透過率を変更可能に設けられた調光領域ＤＡを有する。回路部９０は、調光領域ＤＡによる光の透過率を制御する。

図３は、画像表示パネル３０、調光パネル８０、光源装置５０の位置関係の一例を示す図である。実施形態１では、図３に例示するように、画像表示パネル３０、調光パネル８０、光源装置５０が積層されている。具体的には、光源装置５０から光が出力される照射面側に調光パネル８０が積層されている。また、調光パネル８０を挟んで光源装置５０の反対側に画像表示パネル３０が積層されている。光源装置５０から照射された光は、調光パネル８０の調光領域ＤＡで光量を調節されて画像表示パネル３０を照明する。画像表示パネル３０は、光源装置５０が位置する背面側から照明されて、その反対側（表示面側）に画像を表示出力する。このように、光源装置５０は、画像表示パネル３０の表示領域ＯＡを背面から照明するバックライトとして機能する。また、実施形態１では、調光パネル８０は、画像表示パネル３０と光源装置５０との間に位置する。以下、画像表示パネル３０、調光パネル８０、光源装置５０が積層される方向をＺ方向とする。また、Ｚ方向に直交する２方向をＸ方向及びＹ方向とする。Ｘ方向とＹ方向は直交する。複数の画素４８は、Ｘ方向とＹ方向に沿ってマトリクス状に並ぶ。

なお、画像表示パネル３０は、アレイ基板３０ａと、アレイ基板３０ａに対して表示面側に位置してアレイ基板３０ａと対向する対向基板３０ｂとを有する。後述するように、アレイ基板３０ａと対向基板３０ｂとの間には液晶層ＬＣ１が配置されている（図５参照）。アレイ基板３０ａの背面側には偏光板３０ｃが設けられている。対向基板３０ｂの表示面側には偏光板３０ｄが設けられている。また、調光パネル８０は、第１基板８０ａと、第１基板８０ａに対して表示面側に位置して第１基板８０ａと対向する第２基板８０ｂとを有する。後述するように、第１基板８０ａと第２基板８０ｂとの間には液晶層ＬＣ２が配置されている（図９参照）。第１基板８０ａの背面側には偏光板８０ｃが設けられている。第２基板８０ｂの表示面側には偏光板８０ｄが設けられている。

図４は、画像表示パネル３０の画素配列の一例を示す図である。図４に例示するように、画素４８は、例えば、第１副画素４９Ｒと、第２副画素４９Ｇと、第３副画素４９Ｂと、第４副画素４９Ｗとを有する。第１副画素４９Ｒは、第１原色（例えば、赤色）を表示する。第２副画素４９Ｇは、第２原色（例えば、緑色）を表示する。第３副画素４９Ｂは、第３原色（例えば、青色）を表示する。第４副画素４９Ｗは、第４の色（具体的には白色）を表示する。このように、画像表示パネル３０に行列状に配列された画素４８は、第１の色を表示する第１副画素４９Ｒ、第２の色を表示する第２副画素４９Ｇ、第３の色を表示する第３副画素４９Ｂ及び第４の色を表示する第４副画素４９Ｗを含む。第１の色、第２の色、第３の色及び第４の色は、第１原色、第２原色、第３原色及び白色に限られず、補色など色が異なっていればよい。第４の色を表示する第４副画素４９Ｗは、同じ光源点灯量で照射された場合、第１の色を表示する第１副画素４９Ｒ、第２の色を表示する第２副画素４９Ｇ、第３の色を表示する第３副画素４９Ｂよりも明るいことが好ましい。以下の説明において、第１副画素４９Ｒと、第２副画素４９Ｇと、第３副画素４９Ｂと、第４副画素４９Ｗとをそれぞれ区別する必要がない場合、副画素４９という。

表示装置１は、より具体的には、透過型のカラー液晶表示装置である。図４に例示するように、画像表示パネル３０は、カラー液晶表示パネルであり、第１副画素４９Ｒと画像観察者との間に第１原色を通過させる第１カラーフィルタが配置され、第２副画素４９Ｇと画像観察者との間に第２原色を通過させる第２カラーフィルタが配置され、第３副画素４９Ｂと画像観察者との間に第３原色を通過させる第３カラーフィルタが配置されている。また、画像表示パネル３０は、第４副画素４９Ｗと画像観察者との間にカラーフィルタが配置されていない。この場合には、第４副画素４９Ｗに大きな段差が生じることとなる。このため、第４副画素４９Ｗには、カラーフィルタの代わりに透明な樹脂層が備えられていてもよい。これにより、第４副画素４９Ｗに大きな段差が生じることを抑制することができる。

信号出力回路４１は、信号線ＤＴＬによって画像表示パネル３０と電気的に接続されている。画像表示パネル駆動部４０は、走査回路４２によって、画像表示パネル３０における副画素４９を選択し、副画素４９の動作（光透過率）を制御するためのスイッチング素子（例えば、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor））のオン（ＯＮ）及びオフ（ＯＦＦ）を制御する。走査回路４２は、走査線ＳＣＬによって画像表示パネル３０と電気的に接続されている。実施形態１では、走査線ＳＣＬがＸ方向に沿い、信号線ＤＴＬがＹ方向に沿っているが、これは走査線ＳＣＬ及び信号線ＤＴＬの延設方向の一例であってこれに限られるものでなく、適宜変更可能である。

図５は、画像表示パネル３０の概略断面構造の一例を示す断面図である。アレイ基板３０ａは、ガラス基板等の画素基板２１の上方に設けられたフィルタ膜２６と、フィルタ膜２６の上方に設けられた対向電極２３と、対向電極２３の上に接して設けられた絶縁膜２４と、絶縁膜２４の上の画素電極２２と、アレイ基板３０ａの最上面側に設けられた第１配向膜２８とを有する。対向基板３０ｂは、ガラス基板等の対向画素基板３１と、対向画素基板３１の下面に設けられた第２配向膜３８と、上面に設けられた偏光板３５とを含む。アレイ基板３０ａと対向基板３０ｂとはシール部２９を介して固定されている。アレイ基板３０ａ、対向基板３０ｂ、及びシール部２９によって囲まれた空間には、液晶層ＬＣ１が封止されている。液晶層ＬＣ１は、印加される電界に応じて配向方向が変化する液晶分子を含む。液晶層ＬＣ１は、電界の状態に応じて液晶層ＬＣ１内部を通過する光を変調するものである。液晶層ＬＣ１の液晶分子の方向が、画素電極２２と対向電極２３との間で印加される電界によって変化し、液晶層ＬＣ１を通過する光の透過量が変化する。複数の副画素４９はそれぞれ、画素電極２２を有する。複数の副画素４９の動作（光透過率）を個別に制御するための複数のスイッチング素子は、画素電極２２と電気的に接続されている。

図６は、表示領域ＯＡと表示分割領域との関係の一例を示す図である。表示領域ＯＡは、複数の表示分割領域ＰＡを有する。複数の表示分割領域ＰＡの全てを合わせた領域が表示領域ＯＡである。図６に示す表示領域ＯＡは、Ｘ方向に沿って設定されたｘ１，ｘ２，…，ｘ９の座標とＹ方向に沿って設定されたｙ１，ｙ２，ｙ３，ｙ４の座標の組み合わせに対応した計３６の座標の各々に対応する位置に個別に設けられた表示分割領域ＰＡを有する。表示領域ＯＡが有する表示分割領域ＰＡの数及び配置は、後述する調光パネル８０が有する第１電極８１の数及び配置に対応している。表示分割領域ＰＡの各々には、１以上の画素４８が配置されている。

図７は、光源装置５０の主要構成の一例を示す図である。光源装置５０は、表示領域ＯＡを平面視した場合に表示領域ＯＡの側方に位置するサイドライトを有する。図７に示す例では、Ｘ−Ｙ平面視で表示領域ＯＡに対応する位置に設けられた導光板ＬＡに対して、Ｙ方向の両端側でＸ方向に沿って並ぶ複数の光源５１が設けられている。光源５１は、例えば白色光を発する発光ダイオード（ＬＥＤ：Light Emitting Diode）であるが、これに限られるものでなく、適宜変更可能である。光源５１からの光は、導光板ＬＡに導かれて表示領域ＯＡ全体を背面側から照明する。図７では、Ｙ方向の一端側及び他端側の各々でＸ方向に沿って一列に並ぶ光源５１の数が９であり、計１８の光源５１が配置されているが、これは光源５１の数及び配置の一例であってこれに限られるものでなく、適宜変更可能である。例えば、光源装置５０は、平面視した場合に表示領域ＯＡの直下に設けられたＬＥＤ等の光源を有する所謂直下型バックライトであってもよい。

図７では、導光板ＬＡと表示領域ＯＡとの対応関係を示す目的で、複数の表示分割領域ＰＡの各々の座標に対応する複数の光源領域ＧＡを模式的に示している。光源５１が点灯する場合、導光板ＬＡによって光が誘導されることで、複数の光源領域ＧＡの各々は、略同一の光量を各々の位置に対応する表示分割領域ＰＡの背面側から照射する。すなわち、実施形態１の光源装置５０は、複数の表示分割領域ＰＡの各々で必要とされる光量に対応した光量の制御を行わず、所定の出力で発光する。複数の表示分割領域ＰＡの各々で必要とされる光量に対応した光量の制御に関する機能は、調光部７０が有する。

図８は、調光部７０の主要構成の一例を示す図である。図９は、調光パネル８０の概略断面構造の一例を示す断面図である。調光パネル８０は、調光領域ＤＡに設けられた複数の第１電極８１を有する。図８に示す調光パネル８０は、Ｘ方向に沿って設定されたｘ１，ｘ２，…，ｘ９の座標とＹ方向に沿って設定されたｙ１，ｙ２，ｙ３，ｙ４の座標の組み合わせに対応した計３６の座標の各々に対応する位置に個別に設けられた第１電極８１を有する。複数の第１電極８１の各々は、配線８６を介して回路部９０と接続されている。回路部９０は、ローカルディミング信号ＤＩに応じて第１電極８１の電位を個別に制御することで、第１電極８１が個別に設けられた複数の領域ＬＤの各々における光の透過率を個別に制御する。このように、調光領域ＤＡは、個別に光の透過率を制御可能な複数の領域ＬＤに分割される。ここで、上述した表示分割領域ＰＡの数及び配置は、第１電極８１の数及び配置に対応していることから、複数の表示分割領域ＰＡの各々の位置は、複数の領域ＬＤの各々の位置に対応していることになる。調光領域ＤＡは、平面視で表示領域ＯＡ全体をカバーするように設けられ、導光板ＬＡに導かれて表示領域ＯＡ全体を背面側から照明する光の透過率を複数の領域ＬＤの各々で個別に制御可能に設けられている。

調光部７０は、例えばＴＦＴにより構成されたスイッチＳＷを有する。スイッチＳＷは、第１基板８０ａの第１透明基板８３に実装されたチャネル８４、ソース８５ａ、ドレイン８５ｂ及びゲート８５ｃを有する。ソース８５ａには、回路部９０が提供する所定の出力電位（後述するＦＲＰ，ｘＦＲＰ，ＦＲＰ２又はＦＲＰ３のいずれか）が与えられる。ドレイン８５ｂは、配線８６と電気的に接続されている。スイッチＳＷは、ゲート８５ｃに対する信号の有無に応じて、ドレイン電流を第１電極８１に流すか否かを切り替える。なお、図９では、模式的に１つのスイッチＳＷと１つの第１電極８１との電気的な接続関係を例示しているが、実際には全ての第１電極８１が個別の配線８６を介して個別のスイッチＳＷのドレイン８５ｂと接続されている。

複数の領域ＬＤの各々は、第１電極８１と、液晶層ＬＣ２を挟んで第１電極８１と対向する位置に設けられる第２電極８２とを有する。具体的には、第１基板８０ａは、第１透明基板８３、チャネル８４に積層された第１絶縁層８７ａ、第１絶縁層８７ａに積層されたゲート８５ｃに積層された第２絶縁層８７ｂ、ソース８５ａ及びドレイン８５ｂに積層された第３絶縁層８７ｃ及び第３絶縁層８７ｃに積層された複数の第１電極８１を有する。また、第２基板８０ｂは、第２透明基板８８及び第２基板８０ｂに積層された第２電極８２を有する。第１基板８０ａと第２基板８０ｂは、第１電極８１が設けられた面と第２電極８２が設けられた面とを対向させるように配置されている。第１電極８１が設けられた面と第２電極８２が設けられた面の間には、液晶層ＬＣ２が設けられている。また、第１基板８０ａと第２基板８０ｂとの間には、液晶層ＬＣ２を封止するためのシール材８９が設けられている。第１透明基板８３及び第２透明基板８８は、例えばガラス基板である。第１電極８１及び第２電極８２ならびに配線８６は、例えば酸化インジウムスズ（ＩＴＯ：Indium Tin Oxide）等を用いた透光性を有する電極である。

実施形態１の第２電極８２は、複数の領域ＬＤで共有される構造を有する。具体的には、第２電極８２は、複数の領域ＬＤを横断して調光領域ＤＡ全体をカバーするよう設けられた平膜状の電極である。複数の領域ＬＤで共有される第２電極８２の電位（例えば、ｘＦＲＰ）に対して複数の領域ＬＤの各々の第１電極８１の電位が個別に制御されることで、複数の領域ＬＤの各々における液晶のねじれ具合が個別に制御される。これによって、複数の領域ＬＤの各々における光の透過率が個別に制御される。

実施形態１の調光パネル８０は、ねじれネマティック（ＴＮ：Twisted Nematic）方式の液晶パネルであり、非通電時に光を最高の透過率で透過させる（ノーマリーホワイト）。これは調光パネル８０の具体的形態の一例であってこれに限られるものでない。調光パネル８０は、他の方式の液晶パネルでもよく、ノーマリーブラックであってもよい。また、上述した第２電極８２の形態は、あくまで第２電極８２の具体的形態の一例であってこれに限られるものでなく、適宜変更可能である。例えば、第２電極８２は、第１電極８１と同様に複数の領域ＬＤの各々に個別に設けられてもよい。この場合、個別に設けられた第２電極８２の各々の電位は同一タイミングにおいて同一の電位となるよう制御される。

複数の領域ＬＤの各々の透過率の制御に係る電気信号が取り扱われる回路部９０は、例えば調光部７０のうち、調光領域ＤＡが位置しない調光パネル８０の額縁領域にチップオングラス（ＣＯＧ：Chip On Glass）等の方法で実装され、配線８６を介して複数の第１電極８１の各々と接続されている。このように、複数の領域ＬＤの各々の透過率を個別に制御するための回路を調光領域ＤＡの外側に設けることで、調光領域ＤＡにおける光の最大透過率をより高めやすくなる。

図１０は、回路部９０の主要構成例及び回路部９０と調光パネル８０との電気的接続関係例を概略的に示す図である。回路部９０は、シフトレジスタ９１、ＳＲＡＭ（Static Random Access Memory）９２、マルチプレクサ９３及び電位生成部９４を有する。

シフトレジスタ９１は、複数の第１電極８１の各々の電位を制御するための電気信号が入力され、複数の順序回路（例えば、レジスタＦ１_１，Ｆ１_２，Ｆ１_３，Ｆ１_４，Ｆ１_５，Ｆ１_６等のレジスタ）が直列に接続された構成である。ＳＲＡＭ９２は、順序回路の各々の出力が接続された構成であり、シフトレジスタ９１から出力される電気信号を電位の制御タイミングまで保持する。ＳＲＡＭ９２は、実施形態１における保持部として機能する。ＳＲＡＭ９２は、この電気信号を保持し、電位の制御タイミングで同時に出力する。ＳＲＡＭ９２は、第１電極８１の数に対応する数の保持回路（例えば、レジスタＦ２_１，Ｆ２_２，Ｆ２_３，Ｆ２_４，Ｆ２_５，Ｆ２_６等のレジスタ）を有する。より具体的な例を挙げると、第１電極８１の数をＮとすると、シフトレジスタ９１及びＳＲＡＭ９２が有するレジスタの数は、２Ｎである。第１実施形態では、Ｎ＝３６であるが、これはＮの具体的な値の一例であってこれに限られるものでない。Ｎは、２以上の自然数である。

図１０では、シフトレジスタ９１が有するレジスタの一部として、レジスタＦ１_１，Ｆ１_２，Ｆ１_３，Ｆ１_４，Ｆ１_５，Ｆ１_６のみ符号を付して例示しているが、実際には、シフトレジスタ９１は、２Ｎ個のレジスタを有する。また、図１０では、ＳＲＡＭ９２が有するレジスタの一部として、レジスタＦ２_１，Ｆ２_２，Ｆ２_３，Ｆ２_４，Ｆ２_５，Ｆ２_６のみ符号を付して例示しているが、実際には、ＳＲＡＭ９２は、２Ｎ個のレジスタを有する。以下、シフトレジスタ９１が有するレジスタを区別しない場合、レジスタＦ１と記載することがある。また、ＳＲＡＭ９２が有するレジスタを区別しない場合、レジスタＦ２と記載することがある。レジスタＦ１，Ｆ２は、例えばフリップフロップ回路で構成され、１ビットの情報を保持可能なレジスタである。

ローカルディミング信号ＤＩは、第１信号ＤＡＴＡ、第２信号ＣＬＫ、第３信号ＯＥを含む（図８参照）。第１信号ＤＡＴＡは、Ｎ個の第１電極８１の各々の電位を個別に制御するための信号である。第２信号ＣＬＫは、シフトレジスタ９１が有する複数のレジスタＦ１間での情報の移動（シフト）タイミングを制御するための所謂クロック信号である。第３信号ＯＥは、ＳＲＡＭ９２からマルチプレクサ９３に対して行われる情報の出力タイミングを制御するための信号（アウトプットイネーブル信号）である。

実施形態１の第１信号ＤＡＴＡは、１つの第１電極８１の電位を制御するための２ビット信号を構成する２つの１ビット信号の組が、第１電極８１の数（Ｎ）だけ連続するシリアル形式の電気信号である。実施形態１のシフトレジスタ９１は、この第１信号ＤＡＴＡに対応して設けられており、レジスタＦ１の各々が１つの入力に対して２つの出力を並行して行うよう接続された直列入力並列出力（ＳＩＰＯ：Serial-In，Parallel-Out）の構成を有する。より具体的には、レジスタＦ１のうち入力側の最上流に位置するレジスタＦ１_１の出力は、その下流側に位置するレジスタＦ１_２の入力と、ＳＲＡＭ９２のレジスタＦ２_１の入力に接続されている。第２信号ＣＬＫのハイ／ロウの切り替わりタイミングに応じて、レジスタＦ１_１に入力された１ビットの情報は、レジスタＦ１_２とレジスタＦ２_１にシフトする。また、レジスタＦ１_２の出力は、その下流側に位置するレジスタＦ１_３の入力と、ＳＲＡＭ９２のレジスタＦ２_２の入力に接続されている。第２信号ＣＬＫのハイ／ロウの切り替わりタイミングに応じて、レジスタＦ１_２に入力された１ビットの情報は、レジスタＦ１_３とレジスタＦ２_２にシフトする。すなわち、レジスタＦ１_ｎに入力された１ビットの情報は、レジスタＦ１_ｎ＋１とレジスタＦ２_ｎにシフトする。ｎの範囲は、１≦ｎ≦２Ｎである。なお、ｎ＝２Ｎの場合、レジスタＦ１_ｎ＋１に対応するレジスタＦ１は存在しないことから、この場合のレジスタＦ１_ｎ＋１への出力は無効になる。第１信号ＤＡＴＡの入力によって図示しない最下流のレジスタＦ２に対する１ビットの情報のシフトが行われたタイミングで、ＳＲＡＭ９２によるＮ個の第１電極８１の各々の電位を制御するための２ビット信号の保持が完了する。すなわち、レジスタＦ２_ｎは、最後にレジスタＦ１_ｎに入力された１ビットの情報を保持する。このように、シフトレジスタ９１が有する複数のレジスタの各々の出力は、ＳＲＡＭ９２が有する複数のレジスタの各々の入力に接続されている。ＳＲＡＭ９２が有する複数のレジスタの各々の出力は、マルチプレクサ９３を介して複数の第１電極８１の各々に接続されている。

マルチプレクサ９３は、保持部の出力部が接続された構成であり、実施形態１における諧調電圧設定部として機能する。具体的には、マルチプレクサ９３は、論理回路部９３ａと、出力部として機能する複数のスイッチ（例えば第１スイッチＳＷ１、第２スイッチＳＷ２、第３スイッチＳＷ３及び第４スイッチＳＷ４）を有する。マルチプレクサ９３は、ＳＲＡＭ９２から出力された電気信号に応じて複数のスイッチのいずれかを開く。階調電圧設定部（例えば、マルチプレクサ９３）と複数の第１電極８１の各々は諧調電圧設定部の出力部（例えば第１スイッチＳＷ１、第２スイッチＳＷ２、第３スイッチＳＷ３及び第４スイッチＳＷ４を有する複数のスイッチ）に接続されている。具体的には、論理回路部９３ａは、２つの１ビットの信号の組が示すパターンに応じていずれか１つのみが正出力を行う４つの論理ゲートを有する構成である。４つの論理ゲートのうち１つを構成する回路は、２つの１ビットの信号がともにハイ（Ｈｉｇｈ：Ｈ）を示す場合に第１スイッチＳＷ１に正出力を行い、第１スイッチＳＷ１を開く。４つの論理ゲートのうち別の１つを構成する回路は、２つの１ビットの信号のうち一方（１段目）がハイ（Ｈ）であり、他方（２段目）がロウ（Ｌ：Ｌｏｗ）を示す場合に第２スイッチＳＷ２に正出力を行い、第２スイッチＳＷ２を開く。４つの論理ゲートのうち別の１つを構成する回路は、２つの１ビットの信号のうち他方（２段目）がロウ（Ｌ）であり、一方（１段目）がハイ（Ｈ）を示す場合に第３スイッチＳＷ３に正出力を行い、第３スイッチＳＷ３を開く。４つの論理ゲートのうち１つを構成する別の回路は、２つの１ビットの信号がともにロウ（Ｌ）を示す場合に第４スイッチＳＷ４に正出力を行い、第４スイッチＳＷ４を開く。第１スイッチＳＷ１、第２スイッチＳＷ２、第３スイッチＳＷ３及び第４スイッチＳＷ４の具体的構成は、上述のスイッチＳＷと同様である。

電位生成部９４は、調光領域ＤＡが有する複数の領域ＬＤの各々で個別に設定可能な光の透過率の階調数に基づいた１以上の電位（例えば、ＦＲＰ，ＦＲＰ２及びＦＲＰ３の３つの異なる電位）を生成する回路である。電位生成部９４が生成した電位のうち１つ（例えば、ＦＲＰ）は、そのまま用いられるとともに正負反転回路によって正負を反転された電位（ｘＦＲＰ）として用いられる。ｘＦＲＰは、極性及び電圧レベルがＦＲＰの反転信号である。すなわち、ｘＦＲＰのハイ／ローの電位差はＦＲＰのハイ／ローの電位差と同じであるが、極性が逆になっている。図１０に示す例では、第１スイッチＳＷ１のゲートの電位がＦＲＰである。また、第２スイッチＳＷ２のゲートの電位がｘＦＲＰである。また、第３スイッチＳＷ３のゲートの電位がＦＲＰ２である。また、第４スイッチＳＷ４のゲートの電位がＦＲＰ３である。第１スイッチＳＷ１、第２スイッチＳＷ２、第３スイッチＳＷ３及び第４スイッチＳＷ４のドレインは、配線８６を介して第１電極８１と電気的に接続されている。すなわち、第３信号ＯＥの出力タイミングに応じてＳＲＡＭ９２からの出力が行われると、複数のスイッチのいずれかが開き、開いたスイッチのゲートの電位に応じた電位となるよう第１電極８１の電位が制御される。

また、正負反転回路の出力は、第２電極８２にも接続されている。すなわち、第２電極８２の電位は、正負反転回路の出力によって正負を反転された電位（ｘＦＲＰ）である。

図１１は、１つの第１電極８１の電位を制御するための２ビット信号を構成する２つの１ビット信号の組と、第１電極８１の電位との対応関係の一例を示す表図である。２ビット信号を構成する２つの１ビット信号はそれぞれハイ（Ｈ）／ロウ（Ｌ）を区別するための２値（例えば、１／０）のいずれかの値を取る。実施形態１では、１つの第１電極８１の電位を示す２ビット信号を保持するために用いられる２つのレジスタＦ１のうち、下流側のレジスタＦ１を１段目とし、上流側のレジスタＦ１を２段目とする。具体例を挙げると、図１０に示す（Ｎ）の第１電極８１の電位を示す２ビット信号を保持するために用いられる２つのレジスタＦ１は、１段目がＦ１_２であり、２段目がＦ１_１である。また、（Ｎ−１）の第１電極８１の電位を示す２ビット信号を保持するために用いられる２つのレジスタＦ１は、１段目がＦ１_４であり、２段目がＦ１_３である。また、（Ｎ−２）の第１電極８１の電位を示す２ビット信号を保持するために用いられる２つのレジスタＦ１は、１段目がＦ１_６であり、２段目がＦ１_５である。以降、図示しないが、より下流側に位置するレジスタＦ１は、より先に入力された２ビット信号が示す電位に対応する第１電極８１のために用いられる。なお、シフトレジスタ９１は先に入力されたシリアルデータがより下流側のレジスタＦ１に保持されるので、最初（１番目）に入力された２ビット信号は、最も下流側に位置する２つのレジスタＦ１によって保持される。図１０に示す（Ｎ），（Ｎ−１），（Ｎ−２）はそれぞれ、シリアルデータに含まれるＮ個の第１電極８１に対応するＮ個の２ビット信号の組のうち、何番目に対応するかを示している。例えば、（Ｎ）は、Ｎ個のうち最後（Ｎ番目）を示す。なお、図８に例示する座標におけるどの第１電極８１を何番目とするかは任意である。

図１１に例示するように、１段目及び２段目が共にハイ（Ｈ）である場合、第１スイッチＳＷ１が開くので（図１０参照）、第１電極８１の電位はＦＲＰになる。また、１段目がハイ（Ｈ）であり、２段目がロウ（Ｌ）である場合、第２スイッチＳＷ２が開くので、第１電極８１の電位はｘＦＲＰになる。また、１段目がロウ（Ｌ）であり、２段目がハイ（Ｈ）である場合、第３スイッチＳＷ３が開くので、第１電極８１の電位はＦＲＰ２になる。また、１段目及び２段目が共にロウ（Ｌ）である場合、第４スイッチＳＷ４が開くので（図１０参照）、第１電極８１の電位はＦＲＰ３になる。

図１１に示す２ビット信号のデータ形式と第１電極８１の電位との対応関係はあくまで一例であってこれに限られるものでなく、適宜変更可能である。また、マルチプレクサ９３は、例えばデコーダ等、他の回路に置換可能である。その場合、シフトレジスタ９１及びＳＲＡＭ９２に入力されるデータは当該デコーダによるデコードに対応するエンコード方式でデータをエンコードするエンコーダが出力したデータになる。

図１２は、第１電極８１の電位と第２電極８２の電位との関係の一例を示す図である。図１２に例示するように、ＦＲＰと、ｘＦＲＰと、ＦＲＰ２と、ＦＲＰ３とはパルスの立ち上がり時の電位がそれぞれ異なるパルス信号である。具体的には、ＦＲＰのパルスの立ち上がり時の電位と立ち下がり時の電位を基準とすると、ｘＦＲＰは、ＦＲＰの立ち上がり時の電位と立ち下がり時の電位が反転している。また、ＦＲＰ２は、ＦＲＰよりも立ち上がり時の電位が低く、かつ、立ち下がり時の電位が高い。また、ＦＲＰ３は、ＦＲＰ及びＦＲＰ２よりも立ち上がり時の電位が低く、かつ、立ち下がり時の電位が高い。また、実施形態１では、ＦＲＰの立ち下がり時の電位は、０［Ｖ］であるものとする。

実施形態１では、第２電極８２の電位は、ｘＦＲＰである。ここで、第１電極８１が取り得る電位であるＦＲＰ，ｘＦＲＰ，ＦＲＰ２，ＦＲＰ３の各々パルスの立ち上がり時の電位とその時の第２電極８２の電位（ｘＦＲＰ）との差（電位差）を考えると、電位差が大きい順に、ＦＲＰ，ＦＲＰ２，ＦＲＰ３，ｘＦＲＰの順になる。ここで、複数の領域ＬＤの各々の透過率を決める第１電極８１と第２電極８２との間の液晶層ＬＣ２のねじれ具合は、第１電極８１と第２電極８２との電位差に応じる。よって、第１電極８１が取り得る電位を３以上（例えば、ＦＲＰ，ＦＲＰ２，ＦＲＰ３，ｘＦＲＰの４電位）とすることで、透過率を多階調とすることができる。実施形態１では、調光パネル８０がＴＮ方式であり、ノーマリーホワイトであるので、第１電極８１の電位が第２電極８２の電位と同一であるｘＦＲＰの場合に最高の透過率が得られる。また、第１電極８１の電位がＦＲＰの場合に最低の透過率が得られる。

このように、領域ＬＤの透過率は、最低の透過率と最高の透過率を含む透過率範囲内で設定された３以上の階調（例えば、４階調）を有する。また、シフトレジスタ９１に入力される電気信号（ＤＡＴＡ）は、この３以上の階調のいずれかを示す信号である。また、レジスタＦ１，Ｆ２は、１つの第１電極８１に対して２つ以上（例えば、２つ）設けられる。

シフトレジスタ９１には、複数の領域ＬＤの各々の階調に対応した電気信号（例えば、２ビット信号を構成する２つの１ビット信号の組）が順次入力される。以下の説明では、模式的に、領域ＬＤの透過率に応じて表示分割領域ＰＡに与えられる光量を８ビット（０から２５５）で表す。第１電極８１の電位がｘＦＲＰであり、領域ＬＤが最高の透過率（１）となる場合に表示分割領域ＰＡに与えられる光量を最大の光量（２５５）とする。また、第１電極８１の電位がＦＲＰであり、領域ＬＤが最低の透過率（０）となる場合に表示分割領域ＰＡに与えられる光量を最小の光量（０）とする。また、第１電極８１の電位がＦＲＰ２である場合に表示分割領域ＰＡに与えられる光量を２番目に低い光量とする。また、第１電極８１の電位がＦＲＰ３である場合に表示分割領域ＰＡに与えられる光量を２番目に高い光量とする。

図１３は、第１信号ＤＡＴＡ、第２信号ＣＬＫ、第３信号ＯＥの入力タイミングと、回路部９０からの出力電位の反転タイミングと、第２電極８２の電位の反転タイミングとの関係の一例を示すタイミングチャートである。図１３に例示するように、第１信号ＤＡＴＡは、第２信号ＣＬＫと同期して入力される。また、シフトレジスタ９１は、第２信号ＣＬＫの立ち上がり及び立ち下がりのエッジに対応するタイミングで２ビット信号を取り込む。またシフトレジスタ９１は、当該タイミングで第１信号ＤＡＴＡを順次シフトしていく。図１３では、（Ｎ）の第１電極８１（図１０参照）に対応する２ビット信号を構成する２つの１ビット信号の組に、「２Ｎ−１」、「２Ｎ」を付している。また、「１」、「２」が付された２つの１ビット信号の組は、最初（１番目）に入力される２ビット信号であり、「３」、「４」が付された２つ１ビット信号の組は、最初から２番目に入力される２ビット信号であり、以下同様である。

実施形態１では、シフトレジスタ９１の最終段までデータが送られた後、第３信号ＯＥのパルスにより全てのデータがＳＲＡＭ９２の出力部に出力されその論理が次のＯＥパルスまで保持される。

実施形態１では、第１電極８１及び第２電極８２に印加される電気信号の極性は、所定周期で反転する。具体的には、例えば電位生成部９４が所定周期（例えば、複数の領域ＬＤの各々の透過率の設定（更新）周期と同期した周期）でＦＲＰ，ｘＦＲＰ，ＦＲＰ２及びＦＲＰ３の正負を反転する。より具体的には、電位生成部９４は、図１３に例示するように、第３信号ＯＥが入力されるタイミングよりも前のタイミングにＦＲＰ，ｘＦＲＰ，ＦＲＰ２及びＦＲＰ３の正負を反転し、第３信号ＯＥが入力されるタイミングで第２電極８２の電位（ｘＦＲＰ）の正負が切り替わるようにしている。反転駆動の具体的形態は、行単位（ライン）反転駆動でもよいし、第１電極８１単位（ドット）反転駆動でもよいし、他の反転駆動でもよい。

なお、実施形態１では、フレーム画像の更新周期と同期した複数の領域ＬＤの各々の透過率の設定（更新）周期にブランキング期間（ＢＰ：Blanking Period）が設定されている。ブランキング期間には、表示パネル及び調光パネル８０に設けられているスイッチング素子（例えば、スイッチＳＷ）のリセット等が行われる。

次に、複数の領域ＬＤの各々の透過率の決定方法について、図２を参照して説明する。画像解析部１１は、表示分割領域ＰＡに含まれる複数の画素４８のうち最高階調で駆動される画素４８の階調値を特定する解析処理を行う。画像解析部１１は、複数の表示分割領域ＰＡの各々に対して個別に解析処理を行う。調光制御部１２は、複数の表示分割領域ＰＡの各々において最高階調で駆動される画素４８の階調値に対応する光量が複数の表示分割領域ＰＡの各々に照射されるよう、複数の領域ＬＤの各々の透過率を決定する。

例えば、入力信号ＩＰを構成するＲ，Ｇ，Ｂの各々の信号が８ビット信号である場合、最高階調値は（Ｒ，Ｇ，Ｂ）＝（２５５，２５５，２５５）であり、最低階調値は（Ｒ，Ｇ，Ｂ）＝（０，０，０）である。実施形態１では、表示分割領域ＰＡの全ての画素４８の階調値が（Ｒ，Ｇ，Ｂ）＝（０，０，０）である場合、この表示分割領域ＰＡに必要な光量は最小の光量（０）となり、この表示分割領域ＰＡに対応する位置の領域ＬＤの透過率は最低の透過率（０）となる。また、画素４８の階調値が（Ｒ，Ｇ，Ｂ）＝（０，０，０）を超える画素４８が１つ以上あり、かつ、最高階調で駆動される画素４８の階調値が（Ｒ，Ｇ，Ｂ）＝（６３，６３，６３）以下である場合、この表示分割領域ＰＡに必要な光量は２番目に小さい光量（６３）となり、この表示分割領域ＰＡに対応する位置の領域ＬＤの透過率は２番目に低い透過率（０．２５）となる。また、画素４８の階調値が（Ｒ，Ｇ，Ｂ）＝（６４，０，０）、（Ｒ，Ｇ，Ｂ）＝（０，６４，０）又は（Ｒ，Ｇ，Ｂ）＝（０，０，６４）を超える画素４８が１つ以上あり、かつ、最高階調で駆動される画素４８の階調値が（Ｒ，Ｇ，Ｂ）＝（１２７，１２７，１２７）以下である場合、この表示分割領域ＰＡに必要な光量は２番目に大きい光量（１２７）となり、この表示分割領域ＰＡに対応する位置の領域ＬＤの透過率は２番目に高い透過率（０．５）となる。また、画素４８の階調値が（Ｒ，Ｇ，Ｂ）＝（１２８，０，０）、（Ｒ，Ｇ，Ｂ）＝（０，１２８，０）又は（Ｒ，Ｇ，Ｂ）＝（０，０，１２８）を超える画素４８が１つ以上ある場合、この表示分割領域ＰＡに必要な光量は最大の光量（２５５）となり、この表示分割領域ＰＡに対応する位置の領域ＬＤの透過率は最高の透過率（１）となる。このような表示分割領域ＰＡに必要な光量と領域ＬＤの透過率との関係はあくまで一例であってこれに限られるものでなく、具体的な階調値と光量と透過率との関係は適宜変更可能である。

画像解析部１１は、解析処理の結果を示す情報を調光制御部１２及び補正部１４に出力する。調光制御部１２は、解析処理の結果が示す複数の表示分割領域ＰＡの各々に必要な光量に対応した複数の領域ＬＤの各々の透過率を示す情報を第１信号ＤＡＴＡに反映してローカルディミング信号ＤＩを生成し、調光バッファ１３及び補正部１４に出力する。

次に、複数の領域ＬＤの透過率に応じて行われる出力画像信号ＯＰに関する処理について、図２を参照して説明する。補正部１４は、複数の領域ＬＤの各々の透過率に応じて、複数の表示分割領域ＰＡの各々が有する複数の画素４８の各々の階調値を補正する補正処理を行う。補正処理は、最低の透過率を０とし、最高の透過率を１として、透過率の逆数を階調値に乗じる処理である。

例えば、最高階調で駆動される画素４８の階調値が（Ｒ，Ｇ，Ｂ）＝（１２７，１２７，１２７）である場合、この表示分割領域ＰＡに対応する位置の領域ＬＤの透過率は２番目に高い透過率になるよう制御され、この表示分割領域ＰＡに照射される光量は２番目に大きい光量（１２７）になる。ここで、（Ｒ，Ｇ，Ｂ）＝（１２７，１２７，１２７）の階調値は、この表示分割領域ＰＡに照射される光量が最大の光量（２５５）であることを前提とした光量である。このため、補正を行わずに（Ｒ，Ｇ，Ｂ）＝（１２７，１２７，１２７）の階調値をそのまま出力画像信号ＯＰに反映した場合、この表示分割領域ＰＡに照射される光量が最大の光量よりも小さい光量（２番目に大きい光量（１２７））では、（Ｒ，Ｇ，Ｂ）＝（１２７，１２７，１２７）の階調値に対応した表示出力を行うことができない。そこで、実施形態１では、このような場合、この表示分割領域ＰＡに照射される光量（２番目に大きい光量（１２７））に合わせて（Ｒ，Ｇ，Ｂ）＝（１２７，１２７，１２７）の階調値を補正する事で、最大の光量（２５５）である場合における（Ｒ，Ｇ，Ｂ）＝（１２７，１２７，１２７）の階調値に対応した出力と同様の出力を行うことができるようにする。具体的には、２番目に大きい光量（１２７）が照射される場合における領域ＬＤの透過率は、２番目に高い透過率（０．５）である。この透過率の逆数は、２である。補正部１４は、（Ｒ，Ｇ，Ｂ）＝（１２７，１２７，１２７）の階調値に透過率の逆数（２）を乗じた値でこの階調値を更新する。この場合、補正後の階調値は、（Ｒ，Ｇ，Ｂ）＝（２５４，２５４，２５４）である。階調値が他の値を取る場合、透過率が他の値を取る場合であっても、補正部１４は同様の仕組みで補正処理を行って画素４８の階調値を更新する。

補正部１４は、複数の領域ＬＤの各々の透過率に応じて複数の表示分割領域ＰＡの各々が有する画素４８の階調値を更新する。なお、補正部１４は、透過率が最大の透過率（１）である領域ＬＤに対応する表示分割領域ＰＡについては、補正処理を省略するようにしてもよい。このように、補正部１４は、透過率に応じて、画像表示パネル３０に出力される信号を補正し、出力画像信号に反映する。

また、実施形態１では、画素４８が第４副画素４９Ｗを有しているので、補正部１４は、第４副画素４９Ｗに割り当て可能な階調値を第４副画素４９Ｗに割り当てる変換処理を行い、出力画像信号ＯＰに反映する。例えば、補正部１４は、補正処理後の（Ｒ，Ｇ，Ｂ）＝（２５４，２５４，２５４）の階調値を、（Ｒ，Ｇ，Ｂ，Ｗ）＝（０，０，０，２５４）とする。補正部１４は、補正処理及び変換処理を行って出力画像信号ＯＰを生成し、画像バッファ１５に出力する。

画像バッファ１５及び調光バッファ１３は、例えばＲＡＭ（Random Access Memory）等で構成された記憶領域として機能する構成である。同期部１６は、画像バッファ１５に記憶される出力画像信号ＯＰの元になった入力信号ＩＰの画像フレームと、調光バッファ１３に記憶されるローカルディミング信号ＤＩの元になった入力信号ＩＰの画像フレームとを一致させて同一タイミングで画像バッファ１５、調光バッファ１３から出力させる。これによって、表示領域ＯＡに表示されるフレーム画像と当該フレーム画像の表示出力時に画像表示パネル３０に照射される光量とを整合させることができる。

光源制御部１７は、入力信号ＩＰの入力に応じてローカルディミング信号ＤＩの出力が行われる期間中に光源装置５０を動作させるよう、光源駆動信号ＢＬを光源装置５０に出力する。光源装置５０は、光源駆動信号ＢＬに応じて複数の光源５１を点灯させる。

図１４は、信号処理部１０の処理の流れの一例を示すフローチャートである。画像解析部１１は、解析処理を行い、複数の表示分割領域ＰＡ毎で最大階調となる画素４８を特定する（ステップＳ１）。調光制御部１２は、ステップＳ１で特定された表示分割領域ＰＡ毎の最大階調に応じて、調光領域ＤＡが有する複数の領域ＬＤの各々を表示分割領域ＰＡ毎の最大階調に対応した透過率とする（ステップＳ２）。具体的には、調光制御部１２は、例えば複数の領域ＬＤの各々を表示分割領域ＰＡ毎の最大階調に対応した透過率とするためのローカルディミング信号ＤＩを生成し、調光バッファ１３及び補正部１４に出力する。補正部１４は、調光制御部１２から出力された複数の領域ＬＤの各々の透過率が示す調光領域ＤＡの透過率分布を取得する（ステップＳ３）。補正部１４は、複数の領域ＬＤの各々の透過率に応じて各画素４８の階調値を補正する（ステップＳ４）。

図１５は、調光パネル８０を採用しない場合の光量分布の一例を示す図である。図１５に示すように、１つの光源５１からの光は拡散し、一部が直近の光源領域ＧＡ以外の周囲の光源領域ＧＡにも照射されることがある。このため、仮に調光部７０がない場合、表示分割領域ＰＡの各々に必要な光量に対応した光量の制御が困難になる。一方、実施形態１のように調光部７０が複数の領域ＬＤの各々で透過率を制御することで、このような光源５１からの光の拡散の有無に関わらず、必要な光量を表示分割領域ＰＡの各々に照射することができる。

また、サイドライト方式に代えて、複数の表示分割領域ＰＡの各々の背面側に個別の光源を設ける所謂直下型バックライト方式があるが、一般的に、直下型バックライト方式の光源装置のＺ方向の幅（厚み）は、導光板ＬＡを用いたサイドライト方式の光源装置（例えば、光源装置５０）よりも大幅に大きい。これに対し、実施形態１によれば、光源装置５０の厚みと調光パネル８０の厚みを合わせたとしても、直下型バックライト方式の光源装置の厚みよりも薄くすることができる。

以上説明したように、実施形態１によれば、複数の領域ＬＤの各々で透過率を制御することで個別に光源装置５０からの光量を調節するので、より高精度にローカルディミングを行うことができる。また、回路部９０が、複数の第１電極８１の各々の電位を制御するための電気信号が入力されるシフトレジスタ９１と、シフトレジスタ９１に入力された電気信号を保持して複数の第１電極８１に対して同時に出力する保持部として機能するＳＲＡＭ９２を有するので、複数の領域ＬＤの透過率の設定（更新）タイミングを同時にすることができる。

また、シフトレジスタ９１には、複数の領域ＬＤの各々の階調に対応した電気信号（例えば、２ビット信号を構成する２つの１ビット信号の組）が順次入力されるので、複数のＬＤの数に関わらず、所謂シリアル信号の入力経路を設けることで複数の領域ＬＤの各々の階調を個別に制御することができる。なお、電気信号の具体的形態は２ビット信号に限られるものでなく、１ビット信号であってもよいし３ビット以上の信号であってもよい。シフトレジスタ９１及びＳＲＡＭ９２の具体的構成は、当該電気信号の具体的形態に対応した構成となる。

また、シフトレジスタ９１及びＳＲＡＭ９２が第１電極８１の数に対応する数のレジスタを有し、シフトレジスタ９１が有する複数のレジスタの各々の出力がＳＲＡＭ９２の複数のレジスタの各々の入力に接続され、ＳＲＡＭ９２が有する複数のレジスタの各々の出力が複数の第１電極８１の各々に対応するので、複数の領域ＬＤの各々で透過率を制御するための信号の入出力の仕組みを簡易な構成にすることができる。

また、透過率の階調が３以上であるので、表示出力内容に応じた必要な光量に対応したより柔軟なローカルディミングを行うことができる。

また、透過率に応じて画像表示パネル３０に出力される信号を補正する補正部１４を有するので、ローカルディミングによる光量の制御下でも画像の階調性を確保することができる。

また、表示領域ＯＡが複数の領域ＬＤの各々の位置に対応する複数の表示分割領域ＰＡを有し、補正部１４が複数の領域ＬＤの各々の透過率に応じて複数の表示分割領域ＰＡの各々が有する複数の画素４８の各々の階調値を補正する補正処理を行うので、ローカルディミングによる光量の制御下でも複数の画素４８の各々の表示出力内容の階調性を確保することができる。

また、第１電極８１及び第２電極８２に印加される電気信号の極性が所定周期で反転するので、直流駆動による液晶パネルの劣化を抑制することができ、調光パネル８０の寿命をより長くすることができる。

また、調光パネル８０が画像表示パネル３０と光源装置５０との間に位置するので、画像表示パネル３０と光源装置５０との間で光量を制御することができ、ローカルディミングの精度をより確保しやすくなる。

また、光源装置５０がサイドライト方式であるので、光源装置５０をより薄くすることができる。

（実施形態２）
図１６は、本発明の実施形態２に係る表示装置１００の主要構成例を示す図である。実施形態２に係る表示装置１００は、高分子分散型液晶パネル１１０と、高分子分散型液晶パネル１１０の背面側（後述する第１透光性基板１２０側）に設けられた調光部７０とを有する。

図１７は、高分子分散型液晶パネル１１０の構成例を示す模式図である。図１７に例示するように、第１透光性基板１２０のガラス基板１２１には、透明電極である画素電極１２２と第１配向膜１２３が設けられている。第２透光性基板１３０のガラス基板１３１には、透明電極である共通電極１３２と第２配向膜１３３が設けられている。第１配向膜１２３及び第２配向膜１３３は、例えば、垂直配向膜である。

高分子のモノマー中に液晶を分散させた溶液が第１透光性基板１２０と第２透光性基板１３０との間に封入されている。次に、モノマー及び液晶を第１配向膜１２３及び第２配向膜１３３によって配向させた状態で、紫外線又は熱によってモノマーを重合させ、バルク１４１を形成する。これにより、網目状に形成された高分子のネットワークの隙間に液晶が分散されたリバースモードの高分子分散型の液晶を有する液晶層１４０が形成される。

このように、液晶層１４０は、高分子によって形成されたバルク１４１と、バルク１４１内に分散された複数の微粒子１４２と、を有する。微粒子１４２は、液晶によって形成されている。バルク１４１及び微粒子１４２は、それぞれ光学異方性を有している。

微粒子１４２に含まれる液晶の配向は、画素電極１２２と共通電極１３２との間の電圧差によって制御される。共通電極１３２とした場合、画素電極１２２への印加電圧により、液晶の配向が変化する。液晶の配向が変化することにより、副画素４９を通過する光の散乱の度合が変化する。

実施形態２では、調光部７０が高分子分散型液晶パネル１１０の第１透光性基板１２０側に設けられて、第１透光性基板１２０側で光の透過率を調整することで、高分子分散型液晶パネル１１０の表示領域ＯＡで表示が行われている部分Ｅの表示出力をより鮮明にすることができる。図１６では、部分Ｅに対応する位置の領域ＬＤを他の位置の領域ＬＤよりも暗くすることで、部分Ｅの表示出力内容を強調しているが、部分Ｅに対応する位置の領域ＬＤと他の位置の領域ＬＤの明るさの関係は逆でもよい。

（実施形態３）
図１８は、実施形態３に係る調光部の主要構成の一例を示す図である。図１９は、実施形態３に係る表示出力タイミングと調光タイミングとの関係の一例を示すタイミングチャートである。実施形態３の説明では、実施形態１と同様の構成に実施形態１の説明で用いた符号と同じ符号を付す。

実施形態３では、複数の第１電極８１の各々は、ＴＦＴ素子等のスイッチング素子８１ａを介して配線８６ａと接続されている。スイッチング素子８１ａは、ソースまたはドレインの一方が配線８６ａと接続され、他方が第１電極８１と接続されている。また、スイッチング素子８１ａは、ゲートが走査線８６ｂと接続されている。

配線８６ａの数は、Ｚ方向に直交する２方向のうち一方（例えばＸ方向）に沿う第１電極８１の数（図１８に示す例の場合、９）に対応している。配線８６ａは、Ｚ方向に直交する２方向のうち他方（例えばＹ方向）に沿う第１電極８１で共有されている。図１８に示す例の場合、ｙ１からｙ４の各々の座標に対応する４つの第１電極８１と接続されている４つのスイッチング素子８１ａと１つの配線８６ａとが接続されている。走査線８６ｂの数は、Ｚ方向に直交する２方向のうち他方（例えばＹ方向）に沿う第１電極８１の数（図１８に示す例の場合、４）に対応している。走査線８６ｂは、Ｚ方向に直交する２方向のうち一方（例えばＸ方向）に沿う第１電極８１で共有されている。図１８に示す例の場合、ｘ１からｘ９の各々の座標に対応する９つの第１電極８１と接続されている９つのスイッチング素子８１ａと１つの走査線８６ｂとが接続されている。

また、実施形態３では、実施形態１の回路部９０に代えて回路部９０ａが設けられている。さらに、実施形態３では、走査回路９０ｂが設けられている。回路部９０ａは、シフトレジスタ９１が有する順序回路の数及びＳＲＡＭ９２が有する保持回路の数がＺ方向に直交する２方向のうち一方（例えばＸ方向）に沿う第１電極８１の数（図１８に示す例の場合、９）に対応していることを除いて、回路部９０と同様の構成である。走査回路９０ｂは、画像表示パネル３０で行われる表示出力（又は更新）の走査の進行に応じて、走査線８６ｂに走査信号を順次出力する。スイッチング素子８１ａは、ゲートに走査信号が出力されるタイミングに応じて第１電極８１と配線８６ａとの接続の開閉を切り替える。走査回路９０ｂが走査信号を順次出力する対象とする走査線８６ｂの並び方向及び画像表示パネル３０の走査回路４２が駆動信号を順次出力する対象とする走査線ＳＣＬの並び方向（走査方向）は、Ｚ方向に直交する２方向のうち他方（例えばＹ方向）に沿う。

実施形態３では、画像表示パネル３０で行われる表示出力（又は更新）の走査の進行に応じて、複数の領域ＬＤの透過率の設定（又は更新）が進行する。具体的には、ｙ１の座標に対応する表示分割領域ＰＡの表示出力（又は更新）が完了した後、走査回路９０ｂがｙ１の座標に対応する第１電極８１とスイッチング素子８１ａを介して接続されている走査線８６ａに走査信号を出力する。このとき、回路部９０ａから、ｙ１の座標に対応する調光領域ＤＡに対応する透過率を示す電気信号が配線８６ａに出力される。これによって、ｙ１の座標に対応する調光領域ＤＡに配置されている第１電極８１の電位が、各々の調光領域ＤＡの透過率に対応する電位となるよう制御される。これによって、ｙ１の座標に対応する表示分割領域ＰＡの表示出力（又は更新）が完了した後、ｙ１の座標に対応する調光領域ＤＡの透過率の設定（又は更新）が完了する。具体的には、ｙ１の座標に対応する表示分割領域ＰＡの表示出力（又は更新）が完了した後、ｙ１の座標に対応する調光領域ＤＡに含まれる複数の領域ＬＤの各々と接続されているＴＦＴ（例えば、スイッチング素子８１ａ及びスイッチＳＷ）がＯＮされる。これによって、透過率の階調数に基づいた１以上の電位（例えば、ＦＲＰ，ＦＲＰ２及びＦＲＰ３の３つの異なる電位）が当該複数の領域ＬＤの各々の第１電極８１に与えられる。その後、回路部は当該ＴＦＴをＯＦＦする。当該ＴＦＴがＯＦＦされた後も、次に当該ＴＦＴがＯＮされるまで与えられた電位は保持される。例えば、実施形態３では複数の領域ＬＤの各々において第１電極８１と接続されたコンデンサ等の電位保持部が設けられており、これによって電位が保持される。以後、ｙ２，ｙ３，ｙ４の座標についても同様に、走査方向に沿って、表示分割領域ＰＡの表示出力（又は更新）が完了した後、調光領域ＤＡの透過率の設定（又は更新）が完了する。図１９では、ｙｊ（１≦ｊ≦３）の座標に対応する表示分割領域ＰＡの表示出力（又は更新）が完了した後、ｙ（ｊ＋１）の座標に対応する表示分割領域ＰＡの表示出力（又は更新）が完了する前に調光領域ＤＡの透過率の設定（又は更新）が完了するタイミングチャートを例示している。なお、図１９では、ｙ１，ｙ２，ｙ３，ｙ４の順序で走査が行われているが、順序は逆でもよいし、例えばｙ４，ｙ２，ｙ３，ｙ１のように他の規則性を持っていてもよい。

実施形態３によれば、回路部９０ａが有するシフトレジスタ９１の順序回路の数及びＳＲＡＭ９２が有する保持回路の数をより少なくすることができ、回路部９０ａの回路規模をより小さくしやすくなる。

なお、調光パネル８０の位置は、画像表示パネル３０と光源装置５０との間に限られない。例えば、調光パネル８０の位置は、画像表示パネル３０の表示面側であってもよい。また、同期部１６ならびに画像バッファ１５及び調光バッファ１３は省略可能である。この場合、透過率と表示出力内容との厳密な同期がなされないことがあるが、１フレーム程度のずれであればヒトが視認することは極めて困難であり、実質的な問題にならない。また、第４副画素４９Ｗは省略可能である。この場合、変換処理は省略される。

また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。

１，１００ 表示装置
１０ 信号処理部
１１ 画像解析部
１２ 調光制御部
１３ 調光バッファ
１４ 補正部
１５ 画像バッファ
１６ 同期部
１７ 光源制御部
２０ 表示部
３０ 画像表示パネル
５０ 光源装置
５１ 光源
７０ 調光部
８０ 調光パネル
８１ 第１電極
８２ 第２電極
９１ シフトレジスタ
９２ ＳＲＡＭ
９３ マルチプレクサ
９４ 電位生成部
Ｆ１_１，Ｆ１_２，Ｆ１_３，Ｆ１_４，Ｆ１_５，Ｆ１_６，Ｆ２_１，Ｆ２_２，Ｆ２_３，Ｆ２_４，Ｆ２_５，Ｆ２_６ レジスタ
ＤＡ 調光領域
ＬＡ 導光板
ＬＤ 領域
ＯＡ 表示領域
ＰＡ 表示分割領域

Claims (12)

1. 複数の画素が設けられた表示領域を有する表示パネルと、
   前記表示パネルの前記表示領域を背面から照明するバックライトと、
   前記バックライトから表示領域を経て出力される光量を調節する調光部とを備え、
   前記調光部は、
   前記表示領域を平面視した場合に表示領域に重畳する位置に配置されて光の透過率を変更可能に設けられた調光領域を有する調光パネルと、
   前記透過率を制御する回路部とを有し、
   前記調光領域は、複数の領域に分割され、
   前記複数の領域の各々は、
   第１電極と、
   液晶層を挟んで前記第１電極と対向する位置に設けられる第２電極とを有し、
   前記回路部は、
   複数の前記第１電極の各々の電位を制御するための電気信号が入力され、複数の順序回路が直列に接続されたシフトレジスタと、
   前記順序回路の各々の出力が接続された保持部と、
   前記保持部の出力部が接続された諧調電圧設定部と、を有し、
   前記階調電圧設定部と複数の前記第１電極の各々は前記諧調電圧設定部の出力部に接続された
   表示装置。
2. 前記シフトレジスタには、前記複数の領域の各々の階調に対応した前記電気信号が順次入力される
   請求項１に記載の表示装置。
3. 前記保持部は、前記第１電極の数に対応する数の保持回路を有し、
   前記シフトレジスタが有する複数の順序回路の各々の出力は、前記保持部が有する複数の保持回路の各々の入力に接続され、
   前記保持部が有する複数の保持回路の各々の出力は、複数の前記第１電極の各々に対応する
   請求項１又は２に記載の表示装置。
4. 前記透過率は、最低の透過率と最高の透過率を含む透過率範囲内で設定された３以上の階調を有し、
   前記順序回路は、１つの第１電極に対して２つ以上設けられ、
   前記電気信号は、前記３以上の階調のいずれかを示す信号である
   請求項３に記載の表示装置。
5. 前記透過率に応じて、前記表示パネルに出力される信号を補正する補正部を有する
   請求項４に記載の表示装置。
6. 前記表示領域は、前記複数の領域の各々の位置に対応する複数の表示分割領域を有し、
   前記補正部は、前記複数の領域の各々の透過率に応じて、前記複数の表示分割領域の各々が有する複数の画素の各々の階調値を補正する補正処理を行い、
   前記補正処理は、前記最低の透過率を０とし、前記最高の透過率を１として、前記透過率の逆数を前記階調値に乗じる処理である
   請求項５に記載の表示装置。
7. 前記第１電極及び前記第２電極に印加される電気信号の極性は、所定周期で反転する
   請求項１から６のいずれか一項に記載の表示装置。
8. 前記調光パネルは、前記表示パネルと前記バックライトとの間に位置する
   請求項１から７のいずれか一項に記載の表示装置。
9. 前記バックライトは、
   前記表示領域を平面視した場合に前記表示領域の側方に位置するサイドライトを有する
   請求項１から８のいずれか一項に記載の表示装置。
10. 光の透過率を変更可能に設けられた調光領域を有する調光パネルと、
    前記透過率を制御する回路部とを有し、
    前記調光領域は、複数の領域に分割され、
    前記複数の領域の各々は、
    第１電極と、
    液晶層を挟んで前記第１電極と対向する位置に設けられる第２電極とを有し、
    前記回路部は、
    複数の前記第１電極の各々の電位を制御するための電気信号が入力されるシフトレジスタと、
    前記シフトレジスタから出力される前記電気信号を前記電位の制御タイミングまで保持する保持部とを有する
    表示装置。
11. 複数の画素が設けられた表示領域を有する表示パネルと、
    前記表示パネルの前記表示領域を背面から照明するバックライトと、
    前記バックライトから表示領域を経て出力される光量を調節する調光部とを備え、
    前記調光部は、
    前記表示領域を平面視した場合に表示領域に重畳する位置に配置されて光の透過率を変更可能に設けられた調光領域を有する調光パネルと、
    前記透過率を制御する回路部とを有し、
    前記調光領域は、複数の領域に分割され、
    前記複数の領域の各々は、
    第１電極と、
    液晶層を挟んで前記第１電極と対向する位置に設けられる第２電極とを有し、
    前記回路部は、
    複数の前記第１電極の各々の電位を制御するための電気信号が入力され、複数の順序回路が直列に接続されたシフトレジスタと、
    前記順序回路の各々の出力が接続された保持部と、
    前記保持部の出力部が接続された諧調電圧設定部と、を有し、
    前記階調電圧設定部と複数の前記第１電極の各々は前記諧調電圧設定部の出力部に接続された
    調光装置。
12. 光の透過率を変更可能に設けられた調光領域を有する調光パネルと、
    前記透過率を制御する回路部とを有し、
    前記調光領域は、複数の領域に分割され、
    前記複数の領域の各々は、
    第１電極と、
    液晶層を挟んで前記第１電極と対向する位置に設けられる第２電極とを有し、
    前記回路部は、
    複数の前記第１電極の各々の電位を制御するための電気信号が入力されるシフトレジスタと、
    前記シフトレジスタから出力される前記電気信号を前記電位の制御タイミングまで保持する保持部とを有する
    調光装置。