WO2020137283A1 - 半導体素子 - Google Patents

半導体素子 Download PDF

Info

Publication number
WO2020137283A1
WO2020137283A1 PCT/JP2019/045726 JP2019045726W WO2020137283A1 WO 2020137283 A1 WO2020137283 A1 WO 2020137283A1 JP 2019045726 W JP2019045726 W JP 2019045726W WO 2020137283 A1 WO2020137283 A1 WO 2020137283A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
electrode
semiconductor
region
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2019/045726
Other languages
English (en)
French (fr)
Inventor
伊藤　大介
村田　賢一
利彦 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to CN201980073680.0A priority Critical patent/CN113039652B/zh
Priority to US17/415,119 priority patent/US12154929B2/en
Priority to JP2020562934A priority patent/JP7634991B2/ja
Publication of WO2020137283A1 publication Critical patent/WO2020137283A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/018—Manufacture or treatment of image sensors covered by group H10F39/12 of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/184—Infrared image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8057—Optical shielding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00—Direct bonding of chips, wafers or substrates
    • H10W80/211—Direct bonding of chips, wafers or substrates using auxiliary members, e.g. aids for protecting the bonding area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00—Direct bonding of chips, wafers or substrates
    • H10W80/301—Bonding techniques, e.g. hybrid bonding
    • H10W80/312—Bonding techniques, e.g. hybrid bonding characterised by the direct bonding of electrically conductive pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00—Direct bonding of chips, wafers or substrates
    • H10W80/301—Bonding techniques, e.g. hybrid bonding
    • H10W80/327—Bonding techniques, e.g. hybrid bonding characterised by the direct bonding of insulating parts, e.g. of silicon oxide layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/791—Package configurations characterised by the relative positions of pads or connectors relative to package parts of direct-bonded pads
    • H10W90/792—Package configurations characterised by the relative positions of pads or connectors relative to package parts of direct-bonded pads between multiple chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00—Subject matter not provided for in other groups of this subclass

Definitions

  • the present disclosure relates to a semiconductor element used in, for example, an infrared sensor.
  • Patent Document 1 InGaAs epitaxially grown on a growth substrate made of InP (indium phosphide) is used as a photoelectric conversion layer.
  • InP indium phosphide
  • a first semiconductor element is an element having an element region in which a wiring layer and a first semiconductor layer containing a compound semiconductor material are stacked, and a peripheral region outside the element region.
  • a read circuit board which is provided in the wiring layer and a substrate, and a read circuit board that faces the first semiconductor layer with the wiring layer in between and is electrically connected to the first semiconductor layer through the wiring layer, and is provided in the first semiconductor layer.
  • a first electrode electrically connected, a second electrode facing the first electrode with the first semiconductor layer in between, and an insulating layer provided on the second electrode and having a non-reducing property. It is a thing.
  • an insulating layer having non-reducing property is provided on the second electrode having light transmittance. This improves the adhesion between the second electrode and the insulating layer.
  • a second semiconductor element is an element having an element region in which a wiring layer and a first semiconductor layer containing a compound semiconductor material are stacked, and a peripheral region outside the element region.
  • a read circuit board which is provided in the wiring layer and a substrate, and a read circuit board that faces the first semiconductor layer with the wiring layer in between and is electrically connected to the first semiconductor layer through the wiring layer, and is provided in the first semiconductor layer.
  • An insulating layer and a conductive film containing aluminum (Al) provided above the insulating layer and electrically connected to the second electrode through an opening are provided.
  • a conductive film provided on the insulating layer and electrically connected to the second electrode through an opening provided in the vicinity of the peripheral region of the element region is formed.
  • Aluminum (Al) is used to reduce the thickness of the conductive film.
  • a third semiconductor device has a device region in which a wiring layer and a first semiconductor layer containing a compound semiconductor material are stacked, and a peripheral region outside the device region.
  • An insulating layer which is provided, a conductive film which is provided above the insulating layer and electrically connected to the second electrode through an opening, and a light-shielding film which is provided on the conductive film and is made of a black resist. It is a thing.
  • a third semiconductor element on a conductive film provided on an insulating layer and electrically connected to a second electrode through an opening provided near a peripheral region of an element region. Further, a light-shielding film made of black resist is further provided to reduce the thickness of the conductive film.
  • FIG. 3 is a schematic cross-sectional view illustrating an example of the configuration of the light receiving element according to the first embodiment of the present disclosure. It is a plane schematic diagram showing the schematic structure of the whole light receiving element shown in FIG.
  • FIG. 7 is a schematic cross-sectional view illustrating another example of the configuration of the light receiving element according to the first embodiment of the present disclosure.
  • FIG. 6 is a schematic cross-sectional view showing another configuration example of the configuration of the light receiving element shown in FIG. 3.
  • FIG. 7 is a schematic cross-sectional view illustrating another example of the configuration of the light receiving element according to the first embodiment of the present disclosure.
  • FIG. 7 is a schematic cross-sectional view illustrating another example of the configuration of the light receiving element according to the first embodiment of the present disclosure.
  • FIG. 7 is a schematic cross-sectional view illustrating another example of the configuration of the light receiving element according to the first embodiment of the present disclosure.
  • FIG. 9 is a schematic cross sectional view for illustrating one step in the method for manufacturing the light receiving element shown in FIG. 1. It is a cross-sectional schematic diagram showing the process of following FIG. 7A. It is a cross-sectional schematic diagram showing the process of following FIG. 7B. It is a plane schematic diagram showing an example of the process of FIG. 7C.
  • FIG. 9 is a schematic plan view showing another example (1) of the configuration of the semiconductor layer shown in FIG. 8.
  • FIG. 9 is a schematic plan view showing another example (2) of the configuration of the semiconductor layer shown in FIG. 8.
  • FIG. 10B is a schematic diagram showing a cross-sectional configuration along the line BB shown in FIG. 10A. It is a cross-sectional schematic diagram showing the process of following FIG. 7C.
  • FIG. 11B is a schematic diagram illustrating an example of a planar configuration of the process illustrated in FIG. 11A.
  • FIG. 12D is a schematic diagram illustrating an example of a planar configuration of the process illustrated in FIG. 11B.
  • FIG. 11B is a schematic diagram illustrating another example (1) of the planar configuration of the step illustrated in FIG. 11A.
  • FIG. 12C is a schematic diagram illustrating another example (1) of the planar configuration of the step illustrated in FIG. 11B.
  • FIG. 11B is a schematic diagram illustrating another example (2) of the planar configuration of the process illustrated in FIG. 11A.
  • FIG. 12C is a schematic diagram illustrating another example (2) of the planar configuration of the step illustrated in FIG.
  • FIG. 12C is a schematic sectional view showing another example (1) of the step shown in FIG. 11B.
  • FIG. 12C is a schematic sectional view showing another example (2) of the step shown in FIG. 11B.
  • It is a cross-sectional schematic diagram showing the process of following FIG. 11B.
  • It is a cross-sectional schematic diagram showing the process of following FIG. 17A.
  • It is a cross-sectional schematic diagram showing the process of following FIG. 17B.
  • It is a cross-sectional schematic diagram showing the process of following FIG. 17F.
  • FIG. 17G It is a cross-sectional schematic diagram showing the process of following FIG. 17G. It is a cross-sectional schematic diagram showing the process of following FIG. 17H. It is a cross-sectional schematic diagram showing the process of following FIG. 17I. It is a cross-sectional schematic diagram showing the structure of the light receiving element which concerns on the 2nd Embodiment of this indication. It is a characteristic view showing the relationship between the wavelength and the transmittance in each metal. It is a characteristic view showing the relationship between the wavelength and reflectance in various conductive films. It is a characteristic view showing the relationship between the film thickness of various conductive films and the amount of warpage of a Si substrate.
  • FIG. 11 is a schematic cross-sectional view illustrating another example of the configuration of the light receiving element according to Modification Example 1 of the present disclosure.
  • FIG. 27 is a schematic cross-sectional view for explaining a step of the method for manufacturing the light-receiving element shown in FIG. 26. It is a cross-sectional schematic diagram showing the process of following FIG. 27A.
  • FIG. 28C is a schematic sectional view showing another example (1) of the step shown in FIG. 27B. It is a cross-sectional schematic diagram showing the other example (2) of the process shown in FIG. 27B. It is a cross-sectional schematic diagram showing the process of following FIG. 27B. It is a cross-sectional schematic diagram showing the process of following FIG. 30A.
  • FIG. 10 is a schematic cross-sectional view illustrating a schematic configuration of a light receiving element according to Modification 2 of the present disclosure.
  • FIG. 10 is a schematic cross-sectional view illustrating a schematic configuration of a light receiving element according to Modification 2 of the present disclosure.
  • FIG. 13 is a schematic cross-sectional view for explaining a step of the method for manufacturing the light-receiving element according to Modification 3 of the present disclosure. It is a cross-sectional schematic diagram showing the process of following FIG. 32A.
  • FIG. 33 is a cross-sectional schematic diagram showing a process following on the process shown in FIG. 32B.
  • FIG. 33 is a schematic cross-sectional view showing a process following on the process shown in FIG. 32C.
  • FIG. 33 is a schematic cross-sectional view showing a configuration of a main part of a light-receiving element completed through the steps following FIG. 32E.
  • FIG. 32E It is a cross-sectional schematic diagram (1) which expands and shows a part shown to FIG. 32E. It is a cross-sectional schematic diagram (1) which expands and represents a part shown in FIG. FIG. 34B is a schematic sectional view illustrating another example of the shape of the opening illustrated in FIG. 34A. It is a cross-sectional schematic diagram (2) which expands and shows a part shown to FIG. 32E. It is a cross-sectional schematic diagram (2) which expands and shows a part shown in FIG. FIG. 35B is a schematic sectional view illustrating another example of the shape of the opening illustrated in FIG. 35A. It is a cross-sectional schematic diagram (3) which expands and represents a part shown to FIG. 32E. FIG.
  • FIG. 34 is a schematic cross-sectional view (3) illustrating a part of FIG. 33 in an enlarged manner.
  • FIG. 36B is a schematic sectional view showing another example of the shape of the opening shown in FIG. 36A. It is a cross-sectional schematic diagram (4) which expands and shows a part shown to FIG. 32E.
  • FIG. 13 is a schematic cross-sectional view illustrating an example of the configuration of a light receiving element according to Modification 4 of the present disclosure.
  • FIG. 16 is a schematic cross-sectional view illustrating another example of the configuration of the light receiving element according to Modification 4 of the present disclosure.
  • FIG. 16 is a schematic cross-sectional view illustrating an example of the configuration of a light receiving element according to Modification 5 of the present disclosure.
  • First embodiment (example of light-receiving element having non-reducing layer on second electrode) 1-1. Configuration of light receiving element 1-2. Manufacturing method of light receiving element 1-3. Operation of light receiving element 1-4. Actions and effects 2.
  • Second embodiment (example in which a conductive film is formed using a conductive material containing Al) 3.
  • FIG. 1 schematically illustrates an example of a cross-sectional configuration of a semiconductor element (light receiving element 1) according to the first embodiment of the present disclosure.
  • FIG. 2 schematically shows the overall planar configuration of the light receiving element 1 shown in FIG. Note that FIG. 1 shows a cross-sectional configuration taken along the line II shown in FIG.
  • the light receiving element 1 is applied to, for example, an infrared sensor using a compound semiconductor material such as a III-V semiconductor, and is, for example, a visible region (for example, 380 nm or more and less than 780 nm) to a short infrared region (for example, 780 nm or more).
  • Light having a wavelength of less than 2400 nm has a photoelectric conversion function.
  • the light receiving element 1 is provided with a plurality of light receiving unit regions (pixels P) arranged two-dimensionally, for example.
  • FIG. 1 shows a sectional configuration of a portion corresponding to three pixels P.
  • the light receiving element 1 has a central element region R1 and a peripheral region R2 provided outside the element region R1 and surrounding the element region R1.
  • the light receiving element 1 has a conductive film 15B provided from the element region R1 to the peripheral region R2.
  • the conductive film 15B has an opening in a region facing the central portion of the element region R1.
  • the light receiving element 1 has a laminated structure of an element substrate 10 and a read circuit substrate 20, as shown in FIG.
  • One surface of the element substrate 10 is a light incident surface (light incident surface S1), and the surface opposite to the light incident surface S1 (the other surface) is a joint surface (joint surface S2) with the read circuit board 20. ..
  • the element substrate 10 has a wiring layer 10W, a first electrode 11, a semiconductor layer 10S (first semiconductor layer), a second electrode 15, and passivation films 16A and 16B in this order from a position close to the read circuit substrate 20. There is.
  • the surface of the semiconductor layer 10S facing the wiring layer 10W and the end surface (side surface) are covered with an insulating film 17.
  • the readout circuit board 20 is a so-called ROIC (Readout integrated circuit), and includes the wiring layer 20W and the multilayer wiring layer 22C that are in contact with the bonding surface S2 of the element substrate 10, and the wiring layer 20W and the multilayer wiring layer 22C in between.
  • the element substrate 10 has a semiconductor layer 10S in the element region R1.
  • the region where the semiconductor layer 10S is provided is the element region R1 of the light receiving element 1.
  • a region of the element region R1 exposed from the conductive film 15B (a region facing the opening of the conductive film 15B) is a light receiving region.
  • a region of the element region R1 that is covered with the conductive film 15B near the peripheral region R2 is an OPB (Optical Black) region R1B.
  • the OPB region R1B is provided so as to surround the light receiving region.
  • the OPB region R1B is used to obtain a black level pixel signal.
  • the element substrate 10 has a buried layer 18 together with the insulating film 17 in the peripheral region R2.
  • the wiring layer 10W is provided over the element region R1 and the peripheral region R2, and has a joint surface S2 with the read circuit board 20.
  • the joint surface S2 of the element substrate 10 is provided in the element region R1 and the peripheral region R2.
  • the joint surface S2 of the element region R1 and the joint surface S2 of the peripheral region R2 form the same plane. There is. As will be described later, in the light receiving element 1, by providing the buried layer 18, the bonding surface S2 of the peripheral region R2 is formed.
  • the wiring layer 10W has a contact electrode 19E and a dummy electrode 19ED in, for example, the interlayer insulating films 19A and 19B.
  • the inter-layer insulating film 19B is arranged on the side of the read circuit substrate 20, the inter-layer insulating film 19A is arranged on the side of the first contact layer 12, and the inter-layer insulating films 19A and 19B are laminated.
  • the interlayer insulating films 19A and 19B are made of, for example, an inorganic insulating material. Examples of the inorganic insulating material include silicon nitride (SiN), aluminum oxide (Al 2 O 3 ), silicon oxide (SiO 2 ) and hafnium oxide (HfO 2 ).
  • the interlayer insulating films 19A and 19B may be made of the same inorganic insulating material.
  • the contact electrode 19E is provided in the element region R1, for example.
  • the contact electrode 19E is for electrically connecting the first electrode 11 and the readout circuit substrate 20 and is provided in the element region R1 for each pixel P.
  • Adjacent contact electrodes 19E are electrically separated by the buried layer 18 and the interlayer insulating films 19A and 19B.
  • the contact electrode 19E is made of, for example, a copper (Cu) pad and is exposed on the joint surface S2.
  • the dummy electrode 19ED is provided in the peripheral region R2, for example.
  • the dummy electrode 19ED is connected to the dummy electrode 22ED of the wiring layer 20W described later. By providing the dummy electrode 19ED and the dummy electrode 22ED, the strength of the peripheral region R2 can be improved.
  • the dummy electrode 19ED is formed in the same process as the contact electrode 19E, for example.
  • the dummy electrode 19ED is composed of, for example, a copper (Cu) pad and is exposed on the bonding surface S2.
  • the first electrode 11 provided between the contact electrode 19E and the semiconductor layer 10S has signal charges generated in the photoelectric conversion layer 13 (holes or electrons; hereinafter, for convenience, the signal charge is described as holes).
  • the first electrode 11 is provided so as to fill the opening of the insulating film 17 and is in contact with the semiconductor layer 10S (more specifically, a diffusion region 12A described later).
  • the first electrode 11 is, for example, larger than the opening of the insulating film 17, and a part of the first electrode 11 is provided in the buried layer 18.
  • the upper surface of the first electrode 11 (the surface on the semiconductor layer 10S side) is in contact with the diffusion region 12A, and the lower surface and part of the side surface of the first electrode 11 are in contact with the buried layer 18.
  • the adjacent first electrodes 11 are electrically separated by the insulating film 17 and the buried layer 18.
  • the first electrode 11 is, for example, titanium (Ti), tungsten (W), titanium nitride (TiN), platinum (Pt), gold (Au), germanium (Ge), palladium (Pd), zinc (Zn), nickel. (Ni) and aluminum (Al), or an alloy containing at least one of them.
  • the first electrode 11 may be a single film of such a constituent material or a laminated film in which two or more kinds are combined.
  • the first electrode 11 is composed of a laminated film of titanium and tungsten.
  • the thickness of the first electrode 11 is, for example, several tens nm to several hundreds nm.
  • the semiconductor layer 10S includes, for example, a first contact layer 12, a photoelectric conversion layer 13, and a second contact layer 14 from a position close to the wiring layer 10W.
  • the first contact layer 12, the photoelectric conversion layer 13, and the second contact layer 14 have the same planar shape as each other, and their end faces are arranged at the same position in plan view.
  • the first contact layer 12 is provided, for example, in common to all the pixels P and is arranged between the insulating film 17 and the photoelectric conversion layer 13.
  • the first contact layer 12 is for electrically separating adjacent pixels P, and the first contact layer 12 is provided with, for example, a plurality of diffusion regions 12A.
  • a compound semiconductor material having a bandgap larger than that of the compound semiconductor material forming the photoelectric conversion layer 13 for the first contact layer 12 it is possible to suppress dark current.
  • n-type InP indium phosphide
  • the diffusion regions 12A provided in the first contact layer 12 are arranged apart from each other.
  • the diffusion region 12A is arranged for each pixel P, and the first electrode 11 is connected to each diffusion region 12A.
  • the diffusion region 12A is also provided in the OPB region R1B.
  • the diffusion region 12A is for reading out the signal charges generated in the photoelectric conversion layer 13 for each pixel P, and contains, for example, a p-type impurity. Examples of p-type impurities include Zn (zinc). In this way, the pn junction interface is formed between the diffusion region 12A and the first contact layer 12 other than the diffusion region 12A, and the adjacent pixels P are electrically separated.
  • the diffusion region 12A is provided, for example, in the thickness direction of the first contact layer 12 and is also provided in a part of the photoelectric conversion layer 13 in the thickness direction.
  • the photoelectric conversion layer 13 between the first electrode 11 and the second electrode 15, more specifically, between the first contact layer 12 and the second contact layer 14, is common to all pixels P, for example. It is provided.
  • the photoelectric conversion layer 13 absorbs light having a predetermined wavelength to generate signal charges, and is made of, for example, a compound semiconductor material such as an i-type III-V group semiconductor. Examples of the compound semiconductor material forming the photoelectric conversion layer 13 include InGaAs (indium gallium arsenide), InAsSb (indium arsenide antimony), InAs (indium arsenide), InSb (indium antimony), and HgCdTe (mercury cadmium tellurium). Can be mentioned.
  • the photoelectric conversion layer 13 may be made of Ge (germanium). In the photoelectric conversion layer 13, for example, light having a wavelength in the visible region to the short infrared region is photoelectrically converted.
  • the second contact layer 14 is provided in common to all the pixels P, for example.
  • the second contact layer 14 is provided between the photoelectric conversion layer 13 and the second electrode 15 and is in contact with them.
  • the second contact layer 14 is a region in which charges discharged from the second electrode 15 move, and is made of, for example, a compound semiconductor containing n-type impurities.
  • n-type InP indium phosphide
  • the second electrode 15 is provided, for example, as an electrode common to each pixel P on the second contact layer 14 (on the light incident side) so as to be in contact with the second contact layer 14.
  • the second electrode 15 is for discharging, of the charges generated in the photoelectric conversion layer 13, charges that are not used as signal charges (cathode). For example, when holes are read out from the first electrode 11 as signal charges, for example, electrons can be discharged through the second electrode 15.
  • the second electrode 15 is formed of a conductive film that can transmit incident light such as infrared rays.
  • ITO Indium Tin Oxide
  • ITiO In 2 O 3 —TiO 2
  • the second electrode 15 may be provided in a grid shape so as to partition adjacent pixels P, as in Modification 4 described later. In that case, the second electrode 15 can be made of a conductive material having low light transmittance.
  • the passivation films 16A and 16B cover the second electrode 15 from the light incident surface S1 side.
  • the passivation films 16A and 16B are preferably formed using a material that does not absorb light having a wavelength in the visible region (for example, 380 nm or more and less than 780 nm) to the short infrared region (for example, 780 nm or more and less than 2400 nm).
  • the passivation films 16A and 16B may be formed by using the same material or different materials. Further, the passivation films 16A and 16B may have an antireflection function.
  • the passivation films 16A and 16B can be formed by, for example, an ALD (Atomic Layer Deposition) method, a CVD (Chemical Vapor Deposition) method, a PVD (Physical Vapor Deposition) method, or a coating method.
  • ALD Atomic Layer Deposition
  • CVD Chemical Vapor Deposition
  • PVD Physical Vapor Deposition
  • the passivation film 16A is provided on the second electrode 15 as described above, and extends to the chip end E of the peripheral region R2, for example.
  • the passivation film 16A has an opening 16H in the OPB region R1B. As shown in FIG. 2, the opening 16H is provided, for example, in a frame shape surrounding the light receiving area.
  • the opening 16H may be, for example, a square or circular hole in a plan view.
  • a conductive film 15B described later is electrically connected to the second electrode 15 through the opening 16H of the passivation film 16A.
  • the passivation film 16A is preferably formed using a non-reducing material.
  • a non-reducing material for example, an oxide (M x O y), a nitride (M x N y) and oxynitrides (M x O y N z) and the like.
  • M include silicon (Si), titanium (Ti), hafnium (Hf), zirconium (Zr) and yttrium (Y).
  • x, y, and z are integers of 1 or more.
  • silicon nitride (SiN) it is desirable to use a film forming method that does not use a reducing gas. Examples of such a film forming method include a sputtering method and a coating method.
  • the passivation film 16A may be formed as, for example, a single layer film made of any of the above materials.
  • the single layer film preferably has a film density of 2.0 g/cm 3 or more.
  • the upper limit of the film density is not particularly limited, but is, for example, 8.0 g/cm 3 or less.
  • the film density is defined by mass of thin film/volume (g/cm 3 ) and is determined by, for example, XRR measurement.
  • a sealing function is added to the passivation film 16A.
  • the passivation film 16A may be formed as, for example, a laminated film in which the film 16A1 and the film 16A2 as shown in FIG.
  • the passivation film 16A is a laminated film
  • the film 16A1 that is in direct contact with the second electrode 15 is preferably formed using any of the above materials.
  • the thickness of the film 16A1 is, for example, 0.5 nm or more.
  • the film 16A2 it is preferable to use a material having a high sealing property such as silicon nitride (SiN) or aluminum oxide (Al 2 O 3 ).
  • the passivation film 16A may be a multilayer film in which three or more films 16A1, 16A2, 16A3, 16A4... 16AX are laminated on the second electrode 15.
  • the passivation film 16B is provided so as to cover the passivation film 16A and the conductive film 15B, and, for example, extends to the chip end E of the peripheral region R2 similarly to the passivation film 16A.
  • silicon nitride (SiN), aluminum oxide (Al 2 O 3 ), silicon oxide (SiO 2 ) and tantalum oxide (Ta 2 O 3 ) can be used.
  • the film formation method of silicon nitride (SiN) is not particularly limited, and in addition to the sputtering method and the coating method, the silicon nitride (SiN) film formed by the plasma CVD method using a reducing gas is used. May be used.
  • the insulating film 17 is provided between the first contact layer 12 and the burying layer 18, and is an end surface of the first contact layer 12, an end surface of the photoelectric conversion layer 13, an end surface of the second contact layer 14, and the second electrode 15. Of the passivation film 16 in the peripheral region R2.
  • the insulating film 17 is configured to include an oxide such as silicon oxide (SiO x ) or aluminum oxide (Al 2 O 3 ).
  • the insulating film 17 may be configured by a laminated structure including a plurality of films.
  • the insulating film 17 may be made of a silicon (Si)-based insulating material such as silicon oxynitride (SiON), carbon-containing silicon oxide (SiOC), silicon nitride (SiN), and silicon carbide (SiC).
  • Si silicon
  • SiON silicon oxynitride
  • SiOC carbon-containing silicon oxide
  • SiN silicon nitride
  • SiC silicon carbide
  • the insulating film 17 has a thickness of, for example, several tens nm to several hundreds nm.
  • the conductive film 15B is provided from the OPB region R1B to the through hole H1 in the peripheral region R2.
  • the conductive film 15B is in contact with the second electrode 15 at the opening 16H of the passivation film 16A provided in the OPB region R1B and is also in contact with the wiring (wiring 22CB described later) of the read circuit board 20 through the through hole H1. ..
  • a voltage is supplied from the read circuit board 20 to the second electrode 15 via the conductive film 15B.
  • the conductive film 15B functions as a voltage supply path to the second electrode 15 and also functions as a light shielding film, and forms the OPB region R1B.
  • the conductive film 15B is made of a metal material containing, for example, tungsten (W), aluminum (Al), titanium (Ti), molybdenum (Mo), tantalum (Ta) or copper (Cu).
  • the passivation film 16B may be provided on the conductive film 15B.
  • the adhesive layer B may be provided between the end of the second contact layer 14 and the second electrode 15.
  • the adhesive layer B is used when the light receiving element 1 is formed, as will be described later, and has a role of bonding the semiconductor layer 10S to a temporary substrate (temporary substrate 33 of FIG. 7C described later).
  • the adhesive layer B is made of, for example, tetraethoxysilane (TEOS) or silicon oxide (SiO 2 ).
  • TEOS tetraethoxysilane
  • SiO 2 silicon oxide
  • the adhesive layer B is, for example, provided so as to be wider than the end surface of the semiconductor layer 10S, and is covered with the embedded layer 18 together with the semiconductor layer 10S.
  • An insulating film 17 is provided between the adhesive layer B and the embedded layer 18.
  • the adhesive layer B may be provided over a wide region of the peripheral region R2, and for example, extends from the vicinity of the edge of the semiconductor layer 10S (element region R1) to between the through holes H1 and H2. Good ( Figure 5). Alternatively, the adhesive layer B may extend from the vicinity of the edge of the semiconductor layer 10S (element region R1) to the chip end (chip end E) (FIG. 6).
  • the embedded layer 18 is for filling the step between the temporary substrate (the temporary substrate 33 of FIG. 7C described later) and the semiconductor layer 10S in the manufacturing process of the light receiving element 1. Although the details will be described later, by forming the buried layer 18, occurrence of defects in the manufacturing process due to the step between the semiconductor layer 10S and the temporary substrate 33 can be suppressed.
  • the buried layer 18 in the peripheral region R2 is provided between the wiring layer 10W and the insulating film 17 and between the wiring layer 10W and the passivation film 16, and has a thickness equal to or larger than the thickness of the semiconductor layer 10S, for example. There is.
  • the buried layer 18 is provided so as to surround the semiconductor layer 10S, a region (peripheral region R2) around the semiconductor layer 10S is formed.
  • a bonding surface S2 with the read circuit board 20 can be provided in the peripheral region R2. If the bonding surface S2 is formed in the peripheral region R2, the thickness of the buried layer 18 may be reduced, but the buried layer 18 covers the semiconductor layer 10S in the thickness direction, and the entire end surface of the semiconductor layer 10S is buried.
  • the embedded layer 18 covers the entire end surface of the semiconductor layer 10S with the insulating film 17 interposed therebetween, it is possible to effectively suppress the intrusion of moisture into the semiconductor layer 10S.
  • the buried layer 18 in the element region R1 is provided between the semiconductor layer 10S and the wiring layer 10W so as to cover the first electrode 11.
  • the surface of the buried layer 18 on the bonding surface S2 side is flattened, and the wiring layer 10W is provided on the surface of the flattened buried layer 18 in the peripheral region R2.
  • an inorganic insulating material such as silicon oxide (SiO x ), silicon nitride (SiN), silicon oxynitride (SiON), carbon-containing silicon oxide (SiOC), and silicon carbide (SiC) is used.
  • the wiring layer 10W including the interlayer insulating films 19A and 19B and the contact electrode 19E is formed above the buried layer 18. (FIG. 17D described later).
  • the read circuit board 20 including the wiring layer 20W is bonded to the element substrate 10 including the wiring layer 10W (FIG. 17E described later) to form the light receiving element 1.
  • the contact electrode 19E of the wiring layer 10W and the contact electrode 22E of the wiring layer 20W are connected.
  • the contact electrodes 19E and 22E have, for example, Cu pads, and the contact electrodes 19E and 22E are connected by direct bonding of the Cu pads.
  • the buried layer 18 disposed below the copper film to be polished is required to have a hardness that can withstand the stress during polishing. Further, in order to directly bond the Cu pads of the contact electrodes 19E and 22E to each other, it is necessary to form the element substrate 10 and the read circuit substrate 20 to be extremely flat. Therefore, it is preferable that the buried layer 18 arranged below the copper film has a hardness that can withstand the stress during polishing.
  • the constituent material of the buried layer 18 is preferably a material having a higher hardness than the encapsulant or the organic material arranged around the die in a general semiconductor package.
  • the embedded layer 18 can be formed by depositing this inorganic insulating material by, for example, a CVD (Chemical Vapor Deposition) method, a sputtering method, or a coating method.
  • CVD Chemical Vapor Deposition
  • the buried layer 18 is provided with through holes H1 and H2 penetrating the buried layer 18.
  • the through holes H1 and H2 penetrate the wiring layer 10W together with the buried layer 18 and reach the read circuit board 20.
  • the through holes H1 and H2 have, for example, a quadrangular planar shape, and a plurality of through holes H1 and H2 are provided so as to surround the element region R1 (FIG. 1A).
  • the through hole H1 is provided closer to the element region R1 than the through hole H2, and the sidewall and bottom surface of the through hole H1 are covered with the conductive film 15B.
  • the through hole H1 is for connecting the second electrode 15 (conductive film 15B) and the wiring of the read circuit board 20 (wiring 22CB described later), and the passivation film 16, the embedding layer 18, and the wiring layer 10W. Is provided to penetrate.
  • the through hole H2 is provided closer to the chip end E than the through hole H1, for example.
  • the through hole H2 penetrates the passivation film 16, the buried layer 18, and the wiring layer 10W and reaches a pad electrode (a pad electrode 22P described later) of the read circuit board 20.
  • the outside and the light receiving element 1 are electrically connected to each other through the through hole H2.
  • the through holes H1 and H2 may not reach the read circuit board 20.
  • the through holes H1 and H2 may reach the wiring of the wiring layer 10W, and this wiring may be connected to the wiring 22CB and the pad electrode 22P of the read circuit board 20.
  • the through holes H1 and H2 may penetrate the adhesive layer B (FIGS. 5 and 6).
  • the distance between the first electrode 11 and the second electrode 15 be a distance sufficient for photoelectric conversion and not too far apart. That is, it is preferable to reduce the thickness of the element substrate 10.
  • the distance between the first electrode 11 and the second electrode 15 or the thickness of the element substrate 10 is 10 ⁇ m or less, further 7 ⁇ m or less, and further 5 ⁇ m or less.
  • the semiconductor substrate 21 of the read circuit board 20 faces the element substrate 10 with the wiring layer 20W and the multilayer wiring layer 22C in between.
  • the semiconductor substrate 21 is made of, for example, silicon (Si).
  • a plurality of transistors are provided near the surface of the semiconductor substrate 21 (the surface on the wiring layer 20W side).
  • a read circuit Read Out Circuit
  • the wiring layer 20W has, for example, an interlayer insulating film 22A and an interlayer insulating film 22B in this order from the element substrate 10 side, and these interlayer insulating films 22A and 22B are provided in a laminated manner.
  • the contact electrode 22E and the dummy electrode 22ED are provided in the interlayer insulating film 22A.
  • the multilayer wiring layer 22C is provided to face the element substrate 10 with the wiring layer 20W in between.
  • a pad electrode 22P and a plurality of wirings 22CB are provided in this multilayer wiring layer 22C.
  • the interlayer insulating films 22A and 22B are made of, for example, an inorganic insulating material. Examples of the inorganic insulating material include silicon nitride (SiN), aluminum oxide (Al 2 O 3 ), silicon oxide (SiO 2 ) and hafnium oxide (HfO 2 ).
  • the contact electrode 22E is for electrically connecting the first electrode 11 and the wiring 22CB, and is provided for each pixel P in the element region R1.
  • the contact electrode 22E is in contact with the contact electrode 19E at the joint surface S2 of the element substrate 10.
  • the adjacent contact electrodes 22E are electrically separated by the interlayer insulating film 22A.
  • the dummy electrode 22ED provided in the peripheral region R2 is in contact with the dummy electrode 19ED at the bonding surface S2 of the element substrate 10.
  • the dummy electrode 22ED is formed in the same process as the contact electrode 22E, for example.
  • the contact electrode 22E and the dummy electrode 22ED are made of, for example, copper (Cu) pads, and are exposed on the surface of the read circuit board 20 facing the element substrate 10. That is, for example, CuCu bonding is performed between the contact electrode 19E and the contact electrode 22E and between the dummy electrode 19ED and the dummy electrode 22ED.
  • the wiring 22CB connected to the contact electrode 19E is connected to the transistor provided in the vicinity of the surface of the semiconductor substrate 21, and the first electrode 11 and the readout circuit are connected to each pixel P. ..
  • the wiring 22CB connected to the conductive film 15B via the through hole H1 is connected to, for example, a predetermined potential.
  • one of the charges (for example, holes) generated in the photoelectric conversion layer 13 is read from the first electrode 11 to the readout circuit via the contact electrodes 19E and 22E, and is generated in the photoelectric conversion layer 13.
  • the other of the charges (for example, electrons) is discharged from the second electrode 15 to a predetermined potential via the conductive film 15B.
  • the pad electrode 22P provided in the peripheral region R2 is for electrical connection with the outside.
  • a through hole H2 penetrating the element substrate 10 and reaching the pad electrode 22P is provided in the vicinity of the chip end E of the light receiving element 1, and an electrical connection with the outside is made through the through hole H2.
  • the connection is made, for example, by a method such as wire bond or bump. For example, even if a predetermined potential is supplied from the external terminal arranged in the through hole H2 to the second electrode 15 via the wiring 22CB of the through hole H2 read circuit board 20 and the conductive film 15B. Good.
  • the signal voltage read from the first electrode 11 is read to the read circuit of the semiconductor substrate 21 via the contact electrodes 19E and 22E, and passes through this read circuit.
  • the output may be output to an external terminal arranged in the through hole H2.
  • the signal voltage may be output to an external terminal together with the read circuit, for example, via another circuit included in the read circuit board 20.
  • the other circuits are, for example, a signal processing circuit and an output circuit.
  • the thickness of the read circuit board 20 is preferably larger than the thickness of the element board 10.
  • the thickness of the read circuit board 20 is preferably twice or more, more preferably 5 times or more, and further preferably 10 times or more than the thickness of the element substrate 10.
  • the thickness of the readout circuit board 20 is, for example, 100 ⁇ m or more, 150 ⁇ m or more, or 200 ⁇ m or more.
  • the read circuit board 20 having such a large thickness ensures the mechanical strength of the light receiving element 1.
  • the readout circuit board 20 may include only one layer of the semiconductor substrate 21 forming the circuit, or may further include a substrate such as a support substrate in addition to the semiconductor substrate 21 forming the circuit. Good.
  • the light receiving element 1 can be manufactured, for example, as follows. 7A to 17J show the manufacturing process of the light receiving element 1 in process order.
  • the semiconductor layer 10S is epitaxially grown on the growth substrate 31 made of InP, for example.
  • the growth substrate 31 has a thickness of, for example, several hundred ⁇ m, and the semiconductor layer 10S has a thickness of, for example, several ⁇ m.
  • the adhesive layer B is formed on the semiconductor layer 10S.
  • the diameter of the growth substrate 31 is, for example, 6 inches or less.
  • the semiconductor layer 10S is formed by, for example, epitaxially growing n-type InP forming the first contact layer 12, i-type InGaAs forming the photoelectric conversion layer 13, and n-type InP forming the second contact layer 14 in this order. Let me do it.
  • the semiconductor layer 10S may be formed after forming the buffer layer and the stopper layer on the growth substrate 31, for example.
  • the temporary substrate 33 has, for example, an insulating layer (insulating layer 33IA) and a substrate 33S.
  • the insulating layer 33IA is arranged, for example, between the adhesive layer B and the substrate 33S.
  • the temporary substrate 33 has a diameter larger than that of the growth substrate 31, and the substrate 33S is, for example, a silicon (Si) substrate.
  • the diameter of the temporary substrate 33 is, for example, 8 inches to 12 inches.
  • the small-diameter growth substrate 31 By bonding the small-diameter growth substrate 31 to the large-diameter temporary substrate 33, it becomes possible to use various devices for a large-diameter substrate when forming the element substrate 10.
  • the readout circuit board 20 and the element substrate 10 can be bonded to each other by CuCu, and the pixel P can be miniaturized.
  • the growth substrate 31 may be bonded to the temporary substrate 33 by plasma activation bonding, room temperature bonding, bonding using an adhesive (adhesive bonding), or the like. In this way, for example, the wafer-shaped semiconductor layer 10S is bonded to the temporary substrate 33.
  • the thickness of the temporary substrate 33 is, for example, several hundreds ⁇ m.
  • FIG. 8 and 9 show an example of a planar configuration of the temporary substrate 33 and the semiconductor layer 10S (growth substrate 31).
  • the semiconductor layer 10S in a wafer state smaller than the temporary substrate 33 may be bonded to the temporary substrate 33 in a wafer state (FIG. 8), and the semiconductor layer 10S in a chip state may be separated from the temporary substrate 33 in a wafer state. You may make it join several in the state (FIG. 9).
  • the semiconductor substrate 10S in the wafer state having the same size as the temporary substrate 33 may be bonded to the temporary substrate 33 in the wafer state.
  • 10A shows a planar configuration of the temporary substrate 33 and the semiconductor layer 10S (growth substrate 31), and
  • FIG. 10B shows a sectional configuration taken along the line BB of FIG. 10A.
  • the growth substrate 31 having the semiconductor layer 10S formed thereon is bonded to the temporary substrate 33, the growth substrate 31 is removed as shown in FIG. 11A.
  • the growth substrate 31 can be removed by mechanical grinding, CMP (Chemical Mechanical Polishing), wet etching, dry etching, or the like. At this time, the growth substrate 31 may partially remain. Further, the semiconductor layer 10S may be partially etched.
  • FIG. 11B for example, the semiconductor layer 10S is etched to a predetermined size in accordance with the mark on the temporary substrate 33. As a result, a plurality of semiconductor layers 10S in a chip state are formed.
  • FIG. 11B and subsequent figures show two semiconductor layers 10S among the plurality of semiconductor layers 10S in a chip state.
  • FIG. 12A shows an example of a planar configuration of the semiconductor layer 10S before molding
  • FIG. 12B shows an example of a planar configuration of the semiconductor layer 10S after molding following FIG. 12A
  • 13A shows another example of the planar configuration of the semiconductor layer 10S before molding
  • FIG. 13B shows another example of the planar configuration of the semiconductor layer 10S after molding following FIG. 13A.
  • a plurality of semiconductor layers 10S in a chip state may be molded into a plurality of semiconductor layers 10S in a smaller chip state.
  • the adhesive layer B is etched together with the semiconductor layer 10S, for example.
  • the adhesive layer B may remain wider than the semiconductor layer 10S, and the adhesive layer B may spread around the semiconductor layer 10S (FIG. 11B).
  • the adhesive layer B may be narrower than the semiconductor layer 10S, and a void may be formed between the semiconductor layer 10S and the temporary substrate 33.
  • the adhesive layer B may be etched to the same size as the semiconductor layer 10S.
  • the adhesive layer B may not be etched when the semiconductor layer 10S is etched.
  • a diffusion region 12A is formed in the semiconductor layer 10S for each pixel P. Thereby, element isolation is performed.
  • the insulating film 17 is used as a hard mask. Specifically, after forming the insulating film 17 so as to cover the upper surface (the surface opposite to the bonding surface with the temporary substrate 33) and the side surface of the semiconductor layer 10S, the insulating film 17 that covers the upper surface of the semiconductor layer 10S is etched. To form an opening. After that, vapor phase diffusion of p-type impurities is performed using the insulating film 17 as a hard mask. As a result, the diffusion region 12A is formed in the selective region.
  • the diffusion depth is, for example, several hundreds nm, and the diffusion is substantially isotropic.
  • the diffusion region 12A may be formed by ion implantation or the like using a resist mask.
  • the diffusion region 12A is formed in the semiconductor layer 10S provided on the large-diameter temporary substrate 33, the pixel P can be miniaturized.
  • the first electrode 11 is formed on the semiconductor layer 10S as shown in FIG. 17B.
  • a titanium (Ti)/tungsten (W) laminated film is formed in the opening provided in the insulating film 17 by a CVD method, a PVD method, an ALD method, an evaporation method, or the like, and then the laminated film is formed.
  • the film is formed by patterning using photolithography and etching.
  • the embedded layer 18 is formed on the entire surface of the temporary substrate 33.
  • the buried layer 18 is formed by, for example, depositing an insulating material on the entire surface of the temporary substrate 33 so as to fill the semiconductor layer 10S, and then planarizing the film by CMP (Chemical Mechanical Polishing). Thereby, the buried layer 18 that covers the periphery of the semiconductor layer 10S (peripheral region R2) and the upper surface of the semiconductor layer 10S (the surface farthest from the temporary substrate 33) is formed.
  • CMP Chemical Mechanical Polishing
  • the wiring layer 10W facing the semiconductor layer 10S is formed with the embedded layer 18 in between.
  • the interlayer insulating film 19A and the interlayer insulating film 19B on the buried layer 18 in this order, an opening is formed in a region of the interlayer insulating films 19A and 19B facing the first electrode 11.
  • a copper (Cu) film in the openings of the interlayer insulating films 19A and 19B by a vapor deposition method, a PVD method, a plating method, or the like, the surface of the copper film is polished by, for example, the CMP method, so that the contact electrode 19E. To form.
  • the dummy electrode 19ED is formed in the peripheral region R2 in the same step as the step of forming the contact electrode 19E.
  • the wiring layer 10W is formed on the large-diameter temporary substrate 33, various devices for a large-diameter substrate can be used.
  • the readout circuit board 20 is attached to the temporary substrate 33 with the wiring layer 10W in between. At this time, the wiring layer 20W is formed on the read circuit board 20 in advance.
  • the wiring layer 20W of the read circuit board 20 has a contact electrode 22E and a dummy electrode 22ED.
  • the contact electrode 22E and the dummy electrode of the wiring layer 20W are used.
  • the 22ED and the contact electrode 19E and the dummy electrode 19ED of the wiring layer 10W are CuCu-bonded.
  • a junction surface S2 in which the contact electrode 19E and the contact electrode 22E are joined is formed in the element region R1
  • a junction surface S2 in which the dummy electrode 19ED and the dummy electrode 22ED are joined is formed in the peripheral region R2. It is formed.
  • the peripheral region R2 of the element substrate 10 is also joined to the read circuit substrate 20.
  • the temporary board 33 is removed as shown in FIG. 17F.
  • the temporary substrate 33 can be removed by using, for example, mechanical grinding, wet etching, dry etching, or the like.
  • the adhesive layer B and the like are also removed to expose the surface of the semiconductor layer 10S. At this time, unnecessary layers of the semiconductor layer 10S may be removed. Further, the insulating layer 33IA or the insulating film 17 other than the opening of the semiconductor layer 10S may be partially left, or the buried layer 18 may be dug up to the middle.
  • the second electrode 15 and the passivation are formed on the surface of the semiconductor layer 10S exposed by removing the temporary substrate 33 (the surface opposite to the surface on which the wiring layer 10W is provided).
  • the film 16A is formed in this order.
  • the through hole H1, the conductive film 15B, and the passivation film 16B are formed in this order.
  • the second electrode 15 and the read circuit board 20 are electrically connected.
  • the passivation film 16A provided on the second electrode 15 provided on the light incident surface (surface S1) side of the semiconductor layer 10S is formed using a non-reducing material. It is a thing. By forming the passivation film 16A using a non-reducing material, the adhesion between the second electrode 15 and the passivation film 16A is improved. This will be described below.
  • a wiring (conductive film 15B) for supplying a voltage from the read circuit board 20 to the second electrode 15 which also serves as a light-shielding film in the OPB (Optical Black) region R1B.
  • the conductive film 15B may peel off at the interface between the second electrode 15 and the passivation film 16A due to the stress during the film formation, which causes a reduction in manufacturing yield.
  • the second electrode 15 is made of an oxide transparent electrode material such as ITO
  • the passivation film 16A is made of silicon nitride (SiN). The cause of the peeling at the interface between the second electrode 15 and the passivation film 16A is considered to be low adhesion due to the small reaction between the ITO film surface and SiN.
  • the passivation film 16A directly formed on the second electrode 15 is formed of a non-reducing material, specifically, Si, Ti, Hf, Zr and Y.
  • the oxide, the nitride, or the oxynitride is used.
  • the reactivity between the second electrode 15 and the passivation film 16A is increased, and the adhesion is improved. Therefore, the occurrence of peeling at the interface between the second electrode 15 and the passivation film 16A due to the stress during the formation of the conductive film 15B can be reduced. That is, the manufacturing yield can be improved.
  • the stress at the time of forming the conductive film 15B may cause strain in the semiconductor layer 10S (specifically, the photoelectric conversion layer 13) and deteriorate the suggestion characteristics. Since the passivation film 16A is formed by using a material having high adhesiveness with the electrode 15, it is possible to prevent the implied characteristic from being deteriorated.
  • the passivation film 16A directly provided on the second electrode 15 is formed by using the material having the non-reducing property. Adhesion with the passivation film 16A is improved. Therefore, the occurrence of peeling at the interface between the second electrode 15 and the passivation film 16A is reduced, and the manufacturing yield can be improved. In addition, it is possible to prevent the implied characteristic from deteriorating.
  • FIG. 18 schematically illustrates a cross-sectional configuration of a light receiving element (light receiving element 2) according to the second embodiment of the present disclosure.
  • the light-receiving element 2 is applied to an infrared sensor or the like using a compound semiconductor material such as a III-V group semiconductor as in the first embodiment, and is, for example, in the visible region (for example, 380 nm to 780 nm). Less than) to a short infrared region (for example, 780 nm or more and less than 2400 nm) has a photoelectric conversion function.
  • the light receiving element 2 is formed by using aluminum (Al) to form a conductive film 35B that supplies a voltage from the read circuit board 20 to the second electrode 15.
  • the conductive film 35B is provided from the OPB region R1B to the through hole H1 in the peripheral region R2.
  • the conductive film 35B is in contact with the second electrode 15 at the opening 16H of the passivation film 16 provided in the OPB region R1B, and is also in contact with the wiring (wiring 22CB described later) of the read circuit board 20 through the through hole H1. ..
  • a voltage is supplied from the read circuit board 20 to the second electrode 15 via the conductive film 35B.
  • the conductive film 35B functions as a voltage supply path to the second electrode 15 and also functions as a light shielding film, and forms the OPB region R1B.
  • the conductive film 35B is made of, for example, a material having a low film stress and having a higher light shielding performance than, for example, tungsten (W) in the infrared region. Specifically, it is formed using aluminum (Al).
  • the conductive film 35B is preferably formed, for example, as a laminated film of a barrier metal and an Al film. As a result, it is possible to prevent the oxidation of Al in the opening 16H that is in contact with the second electrode 15.
  • the barrier metal include a single layer film of titanium (Ti) or titanium nitride (TiN), and a laminated film of Ti/TiN.
  • tantalum (Ta), tungsten (W), molybdenum (Mo), or a nitride thereof may be used as the material of the barrier metal.
  • the conductive film 35B preferably further has an antireflection structure on the surface. Specifically, it is preferable to stack a W film having a thickness of, for example, 30 nm on the Al film forming the conductive film 35B. By stacking the W film on the Al film, the generation of ghost is suppressed. If it is difficult to process the Al/W laminated film, a silicon oxide (SiOx) film or a silicon nitride (SiN) film may be formed between the Al film and the W film. If a method other than a metal film can be used, such as providing a light-shielding film 37 made of a black resist on the conductive film 15B as in the third embodiment described later, the antireflection structure may be omitted. I do not care.
  • the passivation film 36 covers the second electrode 15 from the light incident surface S1 side similarly to the passivation films 16A and 16B.
  • the passivation film 36 may have an antireflection function.
  • silicon nitride (SiN), aluminum oxide (Al 2 O 3 ), silicon oxide (SiO 2 ) and tantalum oxide (Ta 2 O 3 ) can be used.
  • Al is used as the conductive film 35B electrically connected to the second electrode through the opening 16H formed in the passivation film 16 in the vicinity of the peripheral region R2 of the device region R1. It is designed to be formed.
  • the conductive film 35B can be thinned. This will be described below.
  • FIG. 19 shows the relationship between the wavelength and the transmittance of various metal films, which is obtained by the transmission spectroscopic measurement of the metal film.
  • the required light shielding performance in the near infrared region (design wavelength 1.5 ⁇ m) is set to ⁇ 120 dB.
  • the required film thickness when various metal films are used as the conductive film 35B using the above mathematical formula (1) for example, the light-shielding performance of the W film at a wavelength of 1500 nm is ⁇ 31 dB at a thickness of 60 nm, and ⁇ 120 dB.
  • the W film needs to have a thickness of 240 nm.
  • the light-shielding performance of the Al film at a wavelength of 1500 nm is ⁇ 81 dB for an Al film having a thickness of 60 nm, and the thickness of the Al film is 90 nm for obtaining a light-shielding performance of ⁇ 120 dB.
  • the Al film can obtain the same light-shielding performance with a thinner thickness.
  • the conductive film 35B is formed by using Al, so that the conductive film 15B is formed by using W as in the first embodiment. It is possible to reduce the thickness of the conductive film 35B as compared with the case. That is, the generation of stress during the formation of the conductive film 35B is reduced. Therefore, the manufacturing yield can be improved. In addition, it is possible to prevent the implied characteristic from deteriorating.
  • a barrier metal is formed between the second electrode 15 and the conductive film 35B in the opening 16H in contact with the second electrode 15 in order to prevent oxidation of Al forming the conductive film 35B. I did it. As a result, oxidation of Al that constitutes the second electrode 15, for example, by an ITO film is prevented, and stable electrical connection with low resistance between the second electrode 15 and the conductive film 35B becomes possible.
  • the W film is laminated as the antireflection structure on the Al film forming the conductive film 35B.
  • FIG. 20 shows the absolute reflectances of the Al single layer film, the W single layer film, and the Al/W laminated film. As compared with the Al single layer film, it can be seen that the reflectance is about the same as that of the W single layer film by forming the Al/W laminated film in which the W film having a thickness of 30 nm is laminated on the Al film. .. Therefore, it is possible to suppress the generation of ghost due to the stray light reflected by the conductive film 35B.
  • Table 1 summarizes the sputtering film forming conditions and film stress of various metal films.
  • Table 2 summarizes each parameter when various conductive films are used as the conductive film 35B.
  • FIG. 21 shows the relationship between the film thickness of various conductive films and the amount of warpage of the Si substrate based on Table 2.
  • Samples 1 and 2 use W as a comparative example, and samples 3 to 5 correspond to the conductive film 35B of the present embodiment.
  • the film thicknesses of W and Al are adjusted so that the total light shielding performance exceeds -120 dB.
  • the stress indicates the value obtained when each conductive film was formed by sputtering using the conditions in Table 1, and is the amount of warpage of a Si substrate of ⁇ 200 mm wafer size generated by combining the stress values of each conductive film. Shows. A negative value for both the stress and the warp amount indicates a compression direction, and a positive value indicates an extension direction. It can be confirmed that the stress is significantly reduced in Samples 3 to 5 using Al, as compared with the conductive films using W in Samples 1 and 2.
  • FIG. 22 schematically illustrates a cross-sectional configuration of a light receiving element (light receiving element 3) according to the third embodiment of the present disclosure.
  • the light receiving element 3 is applied to, for example, an infrared sensor using a compound semiconductor material such as a III-V group semiconductor as in the first embodiment, and is, for example, in the visible region (for example, 380 nm to 780 nm). Less than) to a short infrared region (for example, 780 nm or more and less than 2400 nm) has a photoelectric conversion function.
  • the light-receiving element 3 has a light-shielding film 37 made of, for example, black resist provided on the conductive film 15B.
  • the light shielding film 37 forms the OPB region R1B together with the conductive film 15B.
  • the light shielding film 37 is formed using, for example, a black resist.
  • the end surface (surface 37S) of the light shielding film 37 on the element region R1 side extends, for example, on the element region R1 side of the end surface (surface 15S) of the conductive film 15B on the element region R1 side. In other words, the end surface (surface 15S) of the conductive film 15B on the element region R1 side is covered with the light shielding film 37.
  • the end surface structures of the conductive film 15B and the light shielding film 37 on the element region side are not limited to this. For example, as shown in FIG.
  • the end surface (surface 15S) on the region R1 side may form the same surface.
  • the end surface (surface 15S) of the conductive film 15B on the element region R1 side may be projected to the element region R1 side more than the end surface (surface 37S) of the light shielding film 37 on the element region R1 side.
  • the light-shielding film 37 does not necessarily have to be formed directly on the conductive film 15B, and for example, as shown in FIG. 25, the passivation film 36B is formed between the conductive film 15B and the light-shielding film 37. May be.
  • the light-shielding film 37 made of, for example, black resist is provided above the conductive film 15B, so that the conductive film 15B can be thinned. That is, the generation of stress during the formation of the conductive film 35B is reduced. Therefore, the manufacturing yield can be improved. In addition, it is possible to prevent the implied characteristic from deteriorating. Further, it becomes possible to reduce the occurrence of flare.
  • the passivation film 36 is formed of, for example, silicon nitride (SiN), aluminum oxide (Al 2 O 3 ), silicon oxide (SiO 2 ) and tantalum oxide (Ta). Although an example in which it is formed by using 2 O 3 ) or the like is shown, the invention is not limited to this.
  • the light-receiving element 2 and the light-receiving element 3 are made of oxides, nitrides, or oxynitrides of Si, Ti, Hf, Zr, and Y, respectively, like the passivation film 16A in the first embodiment. It may be formed.
  • the light receiving element 3 may have a configuration in which the passivation film 16 forming the light receiving element 1 and the conductive film 35B forming the light receiving element 2 are combined.
  • FIG. 26 shows a cross-sectional configuration of a main part of the light receiving element (light receiving element 4) according to the first modification of the first to third embodiments.
  • the buried layer 18 includes a first buried layer 18A and a second buried layer 18B that are stacked. Except for this point, the light receiving element 4 has the same configuration and effect as the light receiving element 1.
  • FIG. 26 as an example, a sectional configuration based on the light receiving element 1 shown in FIG. 1 is shown. Further, in FIG. 26, the passivation films 16A and 16B are collectively shown as the passivation film 16 for simplification.
  • the first embedded layer 18A is arranged in the peripheral region R2 and is provided closer to the light incident surface S1 than the second embedded layer 18B is. Specifically, the first burying layer 18A is arranged between the second burying layer 18B and the passivation film 16 and covers the end surface of the semiconductor layer 10S.
  • the second embedded layer 18B is provided over the element region R1 and the peripheral region R2.
  • the second buried layer 18B in the element region R1 is disposed between the wiring layer 10W and the semiconductor layer 10S, and together with the lower surface and the side surface of the first electrode 11, the lower surface of the semiconductor layer 10S (a surface facing the read circuit board 20). ) Is covered.
  • the second buried layer 18B in the peripheral region R2 is arranged between the wiring layer 10W and the first buried layer 18A.
  • the constituent material of the first buried layer 18A and the constituent material of the second buried layer 18B may be the same or different.
  • the thickness of the first buried layer 18A and the thickness of the second buried layer 18B may be the same or different.
  • the insulating film 17 is provided on substantially the same plane over the element region R1 and the peripheral region R2.
  • the insulating film 17 is arranged between the semiconductor layer 10S in the element region R1 and the second buried layer 18B, and is arranged between the first buried layer 18A and the second buried layer 18B in the peripheral region R2. ing.
  • Such a light receiving element 4 can be manufactured, for example, as follows. 27A to 30B show manufacturing steps of the light receiving element 4 in the order of steps.
  • the semiconductor layer 10S on the temporary substrate 33 is formed into a plurality of chip shapes (FIG. 14B).
  • the first embedded layer 18A is formed on the entire surface of the temporary substrate 33.
  • the first embedding layer 18A is formed by, for example, depositing an insulating material on the entire surface of the temporary substrate 33 and then planarizing the insulating material by CMP. As a result, the first embedded layer 18A that covers the periphery of the semiconductor layer 10S is formed. At this time, the upper surface of the semiconductor layer 10S may be exposed from the first embedded layer 18A.
  • the diffusion region 12A is formed in the semiconductor layer 10S using, for example, a mask formed of the insulating film 17.
  • the insulating film 17 is formed on the first embedded layer 18A.
  • the mask for forming the diffusion region 12A may be formed by the first burying layer 18A as shown in FIG. 28, or, as shown in FIG. 29, the first burying layer 18A.
  • the insulating film 17 may be used.
  • the first electrode 11 is formed in the opening of the insulating film 17 as shown in FIG. 30A.
  • the second embedded layer 18B is formed on the first embedded layer 18A so as to cover the first electrode 11.
  • the second burying layer 18B is formed by depositing an insulating material on the entire surface of the temporary substrate 33 and then planarizing the insulating material by CMP. Subsequent steps are the same as those described in the first embodiment (FIGS. 28D to 28J), and the light receiving element 4 is completed.
  • the embedded layer 18 may be configured to have a laminated structure of the first embedded layer 18A and the second embedded layer 18B. Also in this case, the same effect as that of the first embodiment can be obtained.
  • FIG. 31 shows a cross-sectional structure of a main part of the light receiving element (light receiving element 5) according to the second modification of the first to third embodiments.
  • the light receiving element 5 has a color filter layer 41 and an on-chip lens (condensing lens) 42 on the light incident surface S1 of the element substrate 10 (the surface opposite to the surface facing the readout circuit board 20). Except for this point, the light receiving element 5 has the same configuration and effect as the light receiving element 1.
  • FIG. 31 shows a sectional configuration based on the light receiving element 1 shown in FIG. 1 as an example. Further, in FIG. 31, the passivation films 16A and 16B are collectively shown as the passivation film 16 for simplification.
  • the color filter layer 41 and the on-chip lens 42 are provided in this order on the passivation film 16 of the element substrate 10 with the flattening film 16C interposed therebetween.
  • the color filter layer 41 may include an IR (Infrared) filter.
  • the on-chip lens 42 collects the light incident on the light receiving element 1 in the photoelectric conversion layer 13.
  • the on-chip lens 42 is made of, for example, an organic material or silicon oxide (SiO 2 ).
  • SiO 2 silicon oxide
  • the step between the element region R1 of the element substrate 10 and the peripheral region R2 is reduced or eliminated, and the flat light incident surface S1 is provided. Is formed.
  • the on-chip lens 42 can be formed with high accuracy by using, for example, a photolithography process.
  • the color filter layer 41 and the on-chip lens 42 are terminated within the element region R1.
  • the flattening film 16C arranged between the passivation film 16 and the color filter layer 41 is provided, for example, from the element region R1 to the peripheral region R2, and is terminated in the peripheral region R2.
  • the color filter layer 41, the on-chip lens 42, and the flattening film 16C may each be terminated at any position in the element region R1 or the peripheral region R2.
  • the color filter layer 41 and the on-chip lens 42 may be provided on the light incident surface S1 of the element substrate 10. Also in this case, the same effect as that of the first embodiment can be obtained. In addition, the on-chip lens 42 can be easily formed with high accuracy on the light incident surface S1 that is flattened by the embedded layer 18.
  • FIG. 33 shows the manufacturing process of the light receiving element (light receiving element 6 in FIG. 33) according to the third modification of the first to third embodiments in the order of steps.
  • the light receiving element 6 is manufactured by forming a cap layer (cap layer 35 in FIG. 32A) for protecting the semiconductor layer 10S, and then bonding the semiconductor layer 10S to the temporary substrate 33 with the cap layer in between. .. Except for this point, the light-receiving element 6 has the same configuration as the light-receiving element 1, and the operation and effect thereof are also the same.
  • FIG. 33 shows a cross-sectional structure based on the light receiving element 1 shown in FIG. 1 as an example. Further, in FIG. 33, the passivation films 16A and 16B are collectively shown as the passivation film 16 for simplification.
  • the light receiving element 6 can be manufactured using the cap layer 35, for example, as follows.
  • a semiconductor layer 10S and a cap layer 35 made of i-type InGaAs are epitaxially grown in this order on the growth substrate 31.
  • the semiconductor layer 10S for example, a first contact layer 12 made of n-type InP, a photoelectric conversion layer 13 made of i-type or n-type InGaAs, and a second contact layer 14 made of n-type InP are formed in this order. ..
  • the cap layer 35 is for preventing the semiconductor layer 10S and the adhesive layer B for joining the semiconductor layer 10S to the temporary substrate 33 from being in direct contact with each other. If the process is advanced while the adhesive layer B is in contact with the semiconductor layer 10S, the characteristics of the semiconductor layer 10S may deteriorate. Alternatively, the semiconductor layer 10S may be peeled off from the temporary substrate 33. The semiconductor layer 10S may be peeled off from the adhesive layer B. By forming the cap layer 35 between the semiconductor layer 10S and the adhesive layer B, it is possible to suppress such characteristic deterioration and film peeling.
  • the cap layer 35 may be any semiconductor material that can be epitaxially grown on the semiconductor layer 10S (more specifically, the second contact layer 14), and for example, InGaAs or InAsSb can be used.
  • the adhesive layer B containing, for example, silicon oxide (SiO 2 ) is formed on the cap layer 35.
  • the growth substrate 31 is joined to the large-diameter temporary substrate 33 with the adhesive layer B interposed therebetween.
  • the cap layer 35 is interposed between the adhesive layer B and the second contact layer 14.
  • TEOS tetraethoxysilane
  • SiO 2 silicon oxide
  • the growth substrate 31 is removed, the semiconductor layer 10S is molded, the diffusion region 12A is formed by pure substance diffusion, the first electrode 11 is formed and embedded.
  • the layer 18 is formed in this order (see FIGS. 11A to 17C). Thereafter, as shown in FIG. 32C, the wiring layer 10W is formed on the embedded layer 18.
  • the buried layer 18 that fills the step between the semiconductor layer 10S and the temporary substrate 33 is formed, the occurrence of defects in the manufacturing process due to these step can be suppressed. ..
  • the cap layer 35 is interposed between the adhesive layer B and the second contact layer 14 in the steps of removing the growth substrate 31, forming the diffusion region 12A, forming the wiring layer 10W, etc., the semiconductor layer 10S. It is possible to suppress the deterioration of the characteristics and the occurrence of film peeling.
  • the temporary substrate 33 is attached to the read circuit board 20 with the wiring layer 10W interposed therebetween in the same manner as described in the first embodiment (FIG. 32D).
  • the temporary substrate 33, the adhesive layer B, and the cap layer 35 are removed in this order to expose the second contact layer 14.
  • the removal of the temporary substrate 33 is performed in the same manner as described in the first embodiment.
  • the adhesive layer B and the cap layer 35 can be removed by, for example, wet etching.
  • wet etching of the adhesive layer B for example, HF (Hydrogen Fluoride) or BHF (Buffered Hydrogen Fluoride) can be used.
  • a mixed solution of an acid and an oxidizing agent can be used for the wet etching of the cap layer 35.
  • the acid for example, HF, hydrochloric acid (HCl), phosphoric acid (H 3 PO 4 ) or the like can be used, and as the oxidizing agent, for example, hydrogen peroxide water or ozone water can be used.
  • the adhesive layer B and the cap layer 35 can be removed by dry etching, they are preferably removed by wet etching (described later).
  • FIG. 34A is an example of an enlarged view of the portion R shown in FIG. 32E.
  • the area where the adhesive layer B and the cap layer 35 are removed is smaller than the area of the semiconductor layer 10S in plan view, for example.
  • the periphery of the semiconductor layer 10S on the side of the light incident surface S1 the surface opposite to the surface facing the readout circuit substrate 20
  • the cap layer 35 and the adhesive layer on the end portion of the second contact layer 14. B remains.
  • the cap layer 35 may be dented with respect to the adhesive layer B or may be protruded.
  • the light-receiving element 6 is completed in the same manner as described in the first embodiment (see FIGS. 17H to 17J).
  • FIG. 33 shows an example of a cross-sectional structure of a main part of the light-receiving element 6 manufactured in this way.
  • FIG. 34B is an example in which the portion R shown in FIG. 33 is enlarged.
  • the second electrode 15 and the passivation film 16 may be formed with the cap layer 35 and the adhesive layer B remaining.
  • the second electrode 15 contacts the second contact layer 14 and also contacts the cap layer 35 and the adhesive layer B.
  • the embedded layer 18 protrudes toward the light incident surface S1 (opposite the read circuit board 20) side of the semiconductor layer 10S by the thickness of the cap layer 35 and the adhesive layer B.
  • the opening formed by removing the adhesive layer B and the cap layer 35 that is, the opening exposing the second contact layer 14 preferably has a tapered shape as shown in FIG. 34C.
  • the second electrode 15 By forming the second electrode 15 in such a tapered opening, the coverage of the second electrode 15 is improved.
  • the taper-shaped opening is formed by removing the adhesive layer B and the cap layer 35 using wet etching. Therefore, the adhesive layer B and the cap layer 35 are preferably removed by wet etching.
  • FIG. 35A shows another example in which the portion R shown in FIG. 32E is enlarged and FIG. 35B shows the portion R shown in FIG. 33 in an enlarged manner.
  • the area where the adhesive layer B and the cap layer 35 are removed may be the same as the area of the semiconductor layer 10S in plan view, for example.
  • the cap layer 35 on the end of the second contact layer 14 is removed.
  • the upper surface of the second contact layer 14 (the surface on the light incident surface S1 side) and the lower surface of the adhesive layer B (the surface on the read circuit board 20 side) are displaced, A step due to the cap layer 35 is formed between them.
  • the second electrode 15 is in contact with the second contact layer 14 and the adhesive layer B.
  • the opening formed by removing the adhesive layer B and the cap layer 35, that is, the opening exposing the second contact layer 14 preferably has a tapered shape as shown in FIG. 35C.
  • FIG. 36A shows another example in which the portion R shown in FIG. 32E is enlarged and FIG. 36B shows the portion R shown in FIG. 33 in an enlarged manner.
  • the area where the adhesive layer B and the cap layer 35 are removed may be larger than the area of the semiconductor layer 10S in plan view, for example.
  • the cap layer 35 on the end of the second contact layer 14 is removed.
  • a recess 18R due to etching is formed between the end surface of the semiconductor layer 10S and the buried layer 18.
  • the second electrode 15 is in contact with the second contact layer 14, fills the recess 18R, and is in contact with the adhesive layer B.
  • the opening formed by removing the adhesive layer B and the cap layer 35, that is, the opening exposing the second contact layer 14 preferably has a tapered shape as shown in FIG. 36C.
  • the region where the adhesive layer B and the cap layer 35 are removed may be further enlarged so that the adhesive layer B is removed together with the cap layer 35.
  • the buried layer 18 is formed in the same manner as described in the above light receiving element 1, so that the manufacturing process is defective due to the step between the semiconductor layer 10S and the temporary substrate 33. Can be suppressed. Further, since the cap layer 35 is formed, contact between the semiconductor layer 10S (second contact layer 14) and the adhesive layer B can be prevented.
  • the cap layer 35 may remain on the end of the second contact layer 14 (FIGS. 34A to 34C), or the cap layer 35 may be completely removed.
  • a step (FIGS. 35A to 35C) between the upper surface of the second contact layer 14 and the lower surface of the adhesive layer B, or the end surface of the semiconductor layer 10S and the buried portion.
  • a recess 18R (FIGS. 36A to 36D) between the layer 18 and the layer 18 is provided.
  • the embedded layer 18 protrudes toward the light incident surface S1 side of the semiconductor layer 10S by the thickness of the cap layer 35 and the adhesive layer B.
  • Modification 4> 37 and 38 schematically show the cross-sectional configurations of the light receiving elements (light receiving elements 7A and 7B) according to the modified example 4 of the second and third embodiments.
  • the first contact layer 52, the photoelectric conversion layer 53, and the second contact layer 54 form a semiconductor layer 50S common to the plurality of pixels P.
  • the second electrode 55 having a light blocking property is provided between the adjacent pixels P on the incident surface S1 side. Except for this point, the light receiving elements 7A and 7B have the same configuration as that of the light receiving element 1, and the operation and effect thereof are also the same.
  • the element substrate 50 is arranged such that the interlayer insulating films 58B and 58A, the first contact layer 52, the photoelectric conversion layer 53, the second contact layer 54, and the second contact layer 54 from the position close to the read circuit substrate 60. It has two electrodes 55 in this order. Further, a passivation film 59 is provided on the second contact layer 54, the second electrode 55, the buried layer 57, and the through electrode 57V. A wiring layer 50W including the first electrode 51 is provided on the interlayer insulating film 58. The wiring layer 50W has contact electrodes 58EA and 58EB and a dummy electrode 58ED in the interlayer insulating films 58A and 58B.
  • the surface of the semiconductor layer 50S facing the wiring layer 50W and the end surface (side surface) are covered with an insulating film 56.
  • the read circuit board 60 includes a wiring layer 60W that contacts the bonding surface S2 of the element substrate 50, and a semiconductor substrate 61 that faces the element substrate 50 with the wiring layer 60W in between.
  • the second electrode 55 has a structure in which a cap layer 55A and a light shielding film 55B are stacked in this order, and is, for example, a grid pattern between adjacent pixels P on the second contact layer 54 (light incident surface side). It is provided in.
  • the light shielding film 55B can be formed by using an aluminum (Al) film, for example, like the conductive film 35B in the second embodiment.
  • a tungsten (W) film, a copper (Cu) film, a silver (Ag) film, or the like may be used.
  • the light shielding film 55B is preferably laminated on the cap layer 55A via a barrier metal film such as a titanium (Ti) film or a titanium nitride (TiN) film. As a result, ohmic contact is formed between the cap layer 55A and the light shielding film 55B.
  • a barrier metal film such as a titanium (Ti) film or a titanium nitride (TiN) film.
  • a light-shielding film 37 made of, for example, a black resist may be laminated on the light-shielding film 55B near the peripheral region R2 of the element region R1.
  • the second electrode 55 is formed, for example, by patterning the light shielding film 55B by dry etching and then patterning the cap layer 55A by wet etching using the light shielding film 55B as a metal mask.
  • the cross-sectional shape of the cap layer 55A (for example, N+InGaAs layer) patterned in a lattice pattern has a feature that it varies depending on the crystal plane orientation.
  • a 100-face InGaAs/InP crystal is processed into a reverse taper in the (011) plane cross-sectional direction and a forward taper in a direction rotated by 90° with respect to the (011) plane.
  • the readout circuit board 60 is a so-called ROIC (Readout integrated circuit), and the wiring layer 60W in contact with the bonding surface S2 of the element substrate 50 and the wiring layer 60W are placed between the element substrate 50. And a semiconductor substrate 61 facing to.
  • the semiconductor substrate 61 is for supporting the wiring layer 60W, and is made of, for example, silicon (Si).
  • the wiring layer 60W has, for example, contact electrodes 62EA and 62EB, a dummy electrode 62ED, a pixel circuit 62CA, a wiring 62CB, and a pad electrode 62P in an interlayer insulating film 62 (62A and 62B).
  • the interlayer insulating films 62A and 62B are made of, for example, an inorganic insulating material.
  • the inorganic insulating material include silicon nitride (SiN), aluminum oxide (Al 2 O 3 ), silicon oxide (SiO 2 ) and hafnium oxide (HfO 2 ).
  • the interlayer insulating films 62A and 62B may be formed by using different inorganic insulating materials or may be formed by using the same inorganic insulating material.
  • the second electrode 55 has a laminated structure of a cap layer 55A and a light shielding film 55B formed by using, for example, a metal film. As described above, by forming the cap layer 55A and the light shielding film 55B in this order, it is not necessary to form a transparent electrode or thicken the second contact layer 54. Further, damage to the photoelectric conversion portion (specifically, the second contact layer 54) at the time of patterning the light shielding film 55B is reduced. Therefore, the sensitivity can be improved.
  • FIG. 39 schematically shows a cross-sectional structure of the light receiving element (light receiving element 8) according to the modified example 5 of the first to third embodiments.
  • the light receiving element 8 has a laminated structure of an element substrate 10 containing a compound semiconductor material and a semiconductor layer containing silicon (Si) (semiconductor layer 71S, second semiconductor layer). Except for this point, the light receiving element 8 has the same configuration as the light receiving element 1, and the operation and effect are also the same.
  • FIG. 39 shows a cross-sectional structure based on the light receiving element 1 shown in FIG. 1 as an example. Further, in FIG. 39, the passivation films 16A and 16B are collectively shown as the passivation film 16 for simplification.
  • the light receiving element 8 has a wiring layer 71W electrically connected to the semiconductor layer 71S, a semiconductor layer 71S, a color filter layer 41, and an on-chip lens in this order on the light incident surface S1 of the element substrate 10.
  • the semiconductor layer 71S is provided with a photodiode PD having a pn junction for each pixel P.
  • the wiring layer 71W includes a plurality of wirings, and for example, the signal charges generated by the photodiode PD move to the readout circuit substrate 20 for each pixel P by the wiring layer 71W.
  • photoelectric conversion of light having wavelengths in the visible region and the infrared region is performed.
  • light having a wavelength in the visible region enters the semiconductor layer 71S via the on-chip lens 42 and the color filter layer 41, and is photoelectrically converted by the photodiode PD.
  • light having a wavelength in the infrared region passes through the semiconductor layer 71S and is photoelectrically converted by the photoelectric conversion layer 13 of the element substrate 10.
  • the signal charge generated in the photodiode PD and the signal charge generated in the photoelectric conversion layer 13 are read by the read circuit board 20.
  • the buried layer 18 is formed in the same manner as described in the light-receiving elements 1 and 2, so that the manufacturing process is defective due to the step between the semiconductor layer 10S and the temporary substrate 33. Can be suppressed. Further, since the semiconductor layer 71S is laminated on the element substrate 10, one pixel P can photoelectrically convert light having a wavelength in the visible region and an infrared region. Therefore, it is possible to increase the amount of information that can be acquired from one pixel P.
  • the light-receiving element 1 (or the light-receiving elements 1, 2, 3, 4, 5, 6, 7A, 7B, 8 and hereafter, collectively referred to as the light-receiving element 1) described in the above-described embodiments is, for example, Applied.
  • This image sensor is, for example, an infrared image sensor.
  • FIG. 40 shows a schematic configuration of the electronic device 9 (camera) as an example.
  • the electronic device 9 is, for example, a camera capable of shooting a still image or a moving image, and includes an image sensor 9A including the light receiving element 1, an optical system (optical lens) 310, a shutter device 311, an image sensor 9A and a shutter. It has a drive unit 313 that drives the device 311 and a signal processing unit 312.
  • the optical system 310 guides image light (incident light) from a subject to the image sensor 9A.
  • the optical system 310 may be composed of a plurality of optical lenses.
  • the shutter device 311 controls a light irradiation period and a light shielding period for the image sensor 9A.
  • the drive unit 313 controls the transfer operation of the image sensor 9A and the shutter operation of the shutter device 311.
  • the signal processing unit 312 performs various kinds of signal processing on the signal output from the image sensor 9A.
  • the video signal Dout after the signal processing is stored in a storage medium such as a memory or output to a monitor or the like.
  • the light receiving element 1 described in the present embodiment and the like can be applied to the following electronic devices (capsule endoscope and moving body such as a vehicle).
  • Application example 1 (endoscopic surgery system)>
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure may be applied to an endoscopic surgery system.
  • FIG. 41 is a diagram showing an example of a schematic configuration of an endoscopic surgery system to which the technology according to the present disclosure (the present technology) can be applied.
  • FIG. 41 illustrates a situation in which an operator (doctor) 11131 is operating on a patient 11132 on a patient bed 11133 using the endoscopic surgery system 11000.
  • the endoscopic surgery system 11000 includes an endoscope 11100, other surgical tools 11110 such as a pneumoperitoneum tube 11111 and an energy treatment tool 11112, and a support arm device 11120 that supports the endoscope 11100.
  • a cart 11200 on which various devices for endoscopic surgery are mounted.
  • the endoscope 11100 includes a lens barrel 11101 into which a region having a predetermined length from the distal end is inserted into the body cavity of the patient 11132, and a camera head 11102 connected to the base end of the lens barrel 11101.
  • the endoscope 11100 configured as a so-called rigid endoscope having the rigid barrel 11101 is illustrated, but the endoscope 11100 may be configured as a so-called flexible mirror having a flexible barrel. Good.
  • An opening in which an objective lens is fitted is provided at the tip of the lens barrel 11101.
  • a light source device 11203 is connected to the endoscope 11100, and the light generated by the light source device 11203 is guided to the tip of the lens barrel by a light guide extending inside the lens barrel 11101. It is irradiated toward the observation target in the body cavity of the patient 11132 via the lens.
  • the endoscope 11100 may be a direct-viewing endoscope, or may be a perspective or side-viewing endoscope.
  • An optical system and an image pickup device are provided inside the camera head 11102, and reflected light (observation light) from an observation target is condensed on the image pickup device by the optical system.
  • the observation light is photoelectrically converted by the imaging element, and an electric signal corresponding to the observation light, that is, an image signal corresponding to the observation image is generated.
  • the image signal is transmitted as RAW data to a camera control unit (CCU: Camera Control Unit) 11201.
  • CCU Camera Control Unit
  • the CCU 11201 is composed of a CPU (Central Processing Unit), a GPU (Graphics Processing Unit), and the like, and controls the operations of the endoscope 11100 and the display device 11202 in a centralized manner. Further, the CCU 11201 receives the image signal from the camera head 11102, and performs various image processing such as development processing (demosaic processing) on the image signal for displaying an image based on the image signal.
  • image processing such as development processing (demosaic processing)
  • the display device 11202 displays an image based on an image signal subjected to image processing by the CCU 11201 under the control of the CCU 11201.
  • the light source device 11203 is composed of a light source such as an LED (light emitting diode), and supplies irradiation light to the endoscope 11100 when photographing a surgical site or the like.
  • a light source such as an LED (light emitting diode)
  • the input device 11204 is an input interface for the endoscopic surgery system 11000.
  • the user can input various kinds of information and instructions to the endoscopic surgery system 11000 via the input device 11204.
  • the user inputs an instruction to change the imaging conditions (type of irradiation light, magnification, focal length, etc.) by the endoscope 11100.
  • the treatment instrument control device 11205 controls driving of the energy treatment instrument 11112 for cauterization of tissue, incision, sealing of blood vessel, or the like.
  • the pneumoperitoneum device 11206 is used to inflate the body cavity of the patient 11132 through the pneumoperitoneum tube 11111 in order to inflate the body cavity of the patient 11132 for the purpose of securing the visual field by the endoscope 11100 and the working space of the operator.
  • the recorder 11207 is a device capable of recording various information regarding surgery.
  • the printer 11208 is a device capable of printing various types of information regarding surgery in various formats such as text, images, and graphs.
  • the light source device 11203 that supplies irradiation light to the endoscope 11100 when imaging a surgical site can be configured by, for example, an LED, a laser light source, or a white light source configured by a combination thereof.
  • a white light source is formed by a combination of RGB laser light sources
  • the output intensity and output timing of each color (each wavelength) can be controlled with high accuracy, so that the light source device 11203 adjusts the white balance of the captured image. It can be carried out.
  • the laser light from each of the RGB laser light sources is irradiated on the observation target in a time division manner, and the drive of the image pickup device of the camera head 11102 is controlled in synchronization with the irradiation timing so as to correspond to each of the RGB. It is also possible to take the captured image in a time division manner. According to this method, a color image can be obtained without providing a color filter on the image sensor.
  • the drive of the light source device 11203 may be controlled so as to change the intensity of the output light at predetermined time intervals.
  • the drive of the image sensor of the camera head 11102 in synchronization with the timing of changing the intensity of the light to acquire an image in a time-division manner and combining the images, a high dynamic image without so-called blackout and blown-out highlights is obtained. An image of the range can be generated.
  • the light source device 11203 may be configured to be able to supply light in a predetermined wavelength band corresponding to special light observation.
  • special light observation for example, by utilizing the wavelength dependence of the absorption of light in body tissues, by irradiating a narrow band of light as compared with the irradiation light (that is, white light) during normal observation, the mucosal surface layer
  • the so-called narrow band imaging is performed in which a predetermined tissue such as blood vessels is imaged with high contrast.
  • fluorescence observation in which an image is obtained by fluorescence generated by irradiating the excitation light may be performed.
  • the light source device 11203 can be configured to be capable of supplying narrowband light and/or excitation light compatible with such special light observation.
  • FIG. 42 is a block diagram showing an example of the functional configuration of the camera head 11102 and CCU 11201 shown in FIG.
  • the camera head 11102 includes a lens unit 11401, an imaging unit 11402, a driving unit 11403, a communication unit 11404, and a camera head control unit 11405.
  • the CCU 11201 has a communication unit 11411, an image processing unit 11412, and a control unit 11413.
  • the camera head 11102 and the CCU 11201 are communicably connected to each other by a transmission cable 11400.
  • the lens unit 11401 is an optical system provided at the connecting portion with the lens barrel 11101.
  • the observation light taken in from the tip of the lens barrel 11101 is guided to the camera head 11102 and enters the lens unit 11401.
  • the lens unit 11401 is configured by combining a plurality of lenses including a zoom lens and a focus lens.
  • the number of image pickup elements forming the image pickup unit 11402 may be one (so-called single-plate type) or plural (so-called multi-plate type).
  • image signals corresponding to R, G, and B may be generated by the respective image pickup elements, and these may be combined to obtain a color image.
  • the image capturing unit 11402 may be configured to include a pair of image capturing elements for respectively acquiring image signals for the right eye and the left eye corresponding to 3D (dimensional) display.
  • the 3D display enables the operator 11131 to more accurately understand the depth of the living tissue in the operation site.
  • a plurality of lens units 11401 may be provided corresponding to each image pickup element.
  • the image pickup unit 11402 does not necessarily have to be provided on the camera head 11102.
  • the imaging unit 11402 may be provided inside the lens barrel 11101 immediately after the objective lens.
  • the drive unit 11403 is composed of an actuator, and moves the zoom lens and the focus lens of the lens unit 11401 by a predetermined distance along the optical axis under the control of the camera head control unit 11405. Accordingly, the magnification and focus of the image captured by the image capturing unit 11402 can be adjusted appropriately.
  • the communication unit 11404 is composed of a communication device for transmitting and receiving various information to and from the CCU11201.
  • the communication unit 11404 transmits the image signal obtained from the imaging unit 11402 as RAW data to the CCU 11201 via the transmission cable 11400.
  • the communication unit 11404 receives a control signal for controlling the driving of the camera head 11102 from the CCU 11201 and supplies it to the camera head control unit 11405.
  • the control signal includes, for example, information that specifies the frame rate of the captured image, information that specifies the exposure value at the time of capturing, and/or information that specifies the magnification and focus of the captured image. Contains information about the condition.
  • the image capturing conditions such as the frame rate, the exposure value, the magnification, and the focus may be appropriately designated by the user, or may be automatically set by the control unit 11413 of the CCU 11201 based on the acquired image signal. Good. In the latter case, the so-called AE (Auto Exposure) function, AF (Auto Focus) function, and AWB (Auto White Balance) function are installed in the endoscope 11100.
  • AE Auto Exposure
  • AF Auto Focus
  • AWB Auto White Balance
  • the camera head control unit 11405 controls driving of the camera head 11102 based on a control signal from the CCU 11201 received via the communication unit 11404.
  • the communication unit 11411 is composed of a communication device for transmitting and receiving various information to and from the camera head 11102.
  • the communication unit 11411 receives the image signal transmitted from the camera head 11102 via the transmission cable 11400.
  • the communication unit 11411 transmits a control signal for controlling the driving of the camera head 11102 to the camera head 11102.
  • the image signal and the control signal can be transmitted by electric communication, optical communication, or the like.
  • the image processing unit 11412 performs various kinds of image processing on the image signal that is the RAW data transmitted from the camera head 11102.
  • the control unit 11413 performs various controls regarding imaging of a surgical site or the like by the endoscope 11100 and display of a captured image obtained by imaging the surgical site or the like. For example, the control unit 11413 generates a control signal for controlling the driving of the camera head 11102.
  • control unit 11413 causes the display device 11202 to display a captured image of the surgical site or the like based on the image signal subjected to the image processing by the image processing unit 11412.
  • the control unit 11413 may recognize various objects in the captured image using various image recognition techniques.
  • the control unit 11413 detects a surgical instrument such as forceps, a specific living body part, bleeding, and a mist when the energy treatment instrument 11112 is used by detecting the shape and color of the edge of the object included in the captured image. Can be recognized.
  • the control unit 11413 may use the recognition result to superimpose and display various types of surgery support information on the image of the operation unit. By displaying the surgery support information in a superimposed manner and presenting it to the operator 11131, the burden on the operator 11131 can be reduced and the operator 11131 can surely proceed with the surgery.
  • the transmission cable 11400 that connects the camera head 11102 and the CCU 11201 is an electric signal cable that supports electric signal communication, an optical fiber that supports optical communication, or a composite cable of these.
  • wired communication is performed using the transmission cable 11400, but communication between the camera head 11102 and the CCU 11201 may be performed wirelessly.
  • the technology according to the present disclosure can be applied to the imaging unit 11402 among the configurations described above.
  • a clearer image of the surgical site can be obtained, so that the operator can surely confirm the surgical site.
  • the endoscopic surgery system has been described as an example, but the technology according to the present disclosure may be applied to, for example, a microscopic surgery system or the like.
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure is realized as a device mounted on any type of moving body such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility, an airplane, a drone, a ship, and a robot. May be.
  • FIG. 43 is a block diagram showing a schematic configuration example of a vehicle control system which is an example of a mobile body control system to which the technology according to the present disclosure can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, a vehicle exterior information detection unit 12030, a vehicle interior information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, a voice image output unit 12052, and an in-vehicle network I/F (Interface) 12053 are shown as a functional configuration of the integrated control unit 12050.
  • the drive system control unit 12010 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 includes a drive force generation device for generating a drive force of a vehicle such as an internal combustion engine or a drive motor, a drive force transmission mechanism for transmitting the drive force to wheels, and a steering angle of the vehicle. It functions as a steering mechanism for adjusting and a control device such as a braking device for generating a braking force of the vehicle.
  • the body system control unit 12020 controls operations of various devices mounted on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as a head lamp, a back lamp, a brake lamp, a winker, or a fog lamp.
  • radio waves or signals of various switches transmitted from a portable device that substitutes for a key can be input to the body system control unit 12020.
  • the body system control unit 12020 accepts the input of these radio waves or signals and controls the vehicle door lock device, the power window device, the lamp, and the like.
  • the vehicle exterior information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
  • the imaging unit 12031 is connected to the vehicle exterior information detection unit 12030.
  • the vehicle exterior information detection unit 12030 causes the image capturing unit 12031 to capture an image outside the vehicle and receives the captured image.
  • the vehicle exterior information detection unit 12030 may perform object detection processing or distance detection processing such as people, vehicles, obstacles, signs, or characters on the road surface based on the received image.
  • the image pickup unit 12031 is an optical sensor that receives light and outputs an electric signal according to the amount of received light.
  • the imaging unit 12031 can output the electric signal as an image or as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light or invisible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects in-vehicle information.
  • the in-vehicle information detection unit 12040 is connected with, for example, a driver state detection unit 12041 that detects the state of the driver.
  • the driver state detection unit 12041 includes, for example, a camera that captures an image of the driver, and the in-vehicle information detection unit 12040 determines the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated or it may be determined whether or not the driver is asleep.
  • the microcomputer 12051 calculates the control target value of the driving force generation device, the steering mechanism or the braking device based on the information on the inside and outside of the vehicle acquired by the outside information detection unit 12030 or the inside information detection unit 12040, and the drive system control unit.
  • a control command can be output to 12010.
  • the microcomputer 12051 realizes functions of ADAS (Advanced Driver Assistance System) including avoidance or impact mitigation of a vehicle, follow-up traveling based on an inter-vehicle distance, vehicle speed maintenance traveling, a vehicle collision warning, or a vehicle lane departure warning. It is possible to perform cooperative control for the purpose.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generation device, the steering mechanism, the braking device, or the like based on the information around the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, thereby It is possible to perform cooperative control for the purpose of autonomous driving or the like that autonomously travels without depending on the operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information on the outside of the vehicle acquired by the outside information detection unit 12030.
  • the microcomputer 12051 controls the headlamp according to the position of the preceding vehicle or the oncoming vehicle detected by the vehicle exterior information detection unit 12030, and performs cooperative control for the purpose of antiglare such as switching the high beam to the low beam. It can be carried out.
  • the voice image output unit 12052 transmits an output signal of at least one of a voice and an image to an output device capable of visually or audibly notifying information to an occupant of the vehicle or the outside of the vehicle.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are illustrated as output devices.
  • the display unit 12062 may include at least one of an onboard display and a head-up display, for example.
  • FIG. 44 is a diagram showing an example of the installation position of the imaging unit 12031.
  • the image capturing unit 12031 includes image capturing units 12101, 12102, 12103, 12104, and 12105.
  • the image capturing units 12101, 12102, 12103, 12104, and 12105 are provided, for example, at positions such as the front nose of the vehicle 12100, the side mirrors, the rear bumper, the back door, and the upper portion of the windshield inside the vehicle.
  • the image capturing unit 12101 provided on the front nose and the image capturing unit 12105 provided on the upper part of the windshield in the vehicle interior mainly acquire an image in front of the vehicle 12100.
  • the imaging units 12102 and 12103 provided in the side mirrors mainly acquire images of the side of the vehicle 12100.
  • the image capturing unit 12104 provided in the rear bumper or the back door mainly acquires an image behind the vehicle 12100.
  • the imaging unit 12105 provided on the upper part of the windshield inside the vehicle is mainly used for detecting a preceding vehicle, a pedestrian, an obstacle, a traffic signal, a traffic sign, a lane, or the like.
  • FIG. 44 shows an example of the shooting range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided on the side mirrors
  • the imaging range 12114 indicates The imaging range of the imaging part 12104 provided in a rear bumper or a back door is shown. For example, by overlaying the image data captured by the image capturing units 12101 to 12104, a bird's-eye view image of the vehicle 12100 viewed from above can be obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the image capturing units 12101 to 12104 may be a stereo camera including a plurality of image capturing elements, or may be an image capturing element having pixels for phase difference detection.
  • the microcomputer 12051 based on the distance information obtained from the imaging units 12101 to 12104, the distance to each three-dimensional object in the imaging range 12111 to 12114 and the temporal change of this distance (relative speed with respect to the vehicle 12100). By determining, the closest three-dimensional object on the traveling path of the vehicle 12100, which is traveling in the substantially same direction as the vehicle 12100 at a predetermined speed (for example, 0 km/h or more), can be extracted as a preceding vehicle. it can. Further, the microcomputer 12051 can set an inter-vehicle distance to be secured in front of the preceding vehicle in advance, and can perform automatic brake control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. In this way, it is possible to perform cooperative control for the purpose of autonomous driving or the like that autonomously travels without depending on the operation of the driver.
  • automatic brake control including follow-up stop control
  • automatic acceleration control including follow-up start control
  • the microcomputer 12051 uses the distance information obtained from the imaging units 12101 to 12104 to convert three-dimensional object data regarding a three-dimensional object to other three-dimensional objects such as two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, and utility poles. It can be classified, extracted, and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into obstacles visible to the driver of the vehicle 12100 and obstacles difficult to see. Then, the microcomputer 12051 determines the collision risk indicating the risk of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, the microcomputer 12051 outputs the audio through the audio speaker 12061 and the display unit 12062. A driver can be assisted for avoiding a collision by outputting an alarm to the driver and performing forced deceleration or avoidance steering through the drive system control unit 12010.
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not a pedestrian is present in the images captured by the imaging units 12101 to 12104. To recognize such a pedestrian, for example, a procedure of extracting a feature point in an image captured by the image capturing units 12101 to 12104 as an infrared camera, and a pattern matching process on a series of feature points indicating an outline of an object are performed to determine whether the pedestrian is a pedestrian. It is performed by the procedure of determining.
  • the audio image output unit 12052 causes the recognized pedestrian to have a rectangular contour line for emphasis.
  • the display unit 12062 is controlled so as to superimpose and display. Further, the audio image output unit 12052 may control the display unit 12062 to display an icon indicating a pedestrian or the like at a desired position.
  • the technology according to the present disclosure can be applied to the imaging unit 12031 among the configurations described above.
  • the technology according to the present disclosure can be applied to the image capturing unit 12031, a captured image that is easier to see can be obtained, and thus fatigue of the driver can be reduced.
  • the light receiving element 1 described in the present embodiment and the like can be applied to electronic devices such as a surveillance camera, a biometric authentication system, and thermography.
  • the surveillance camera is, for example, a night vision system (night vision).
  • night vision night vision
  • thermography enables non-contact temperature measurement. Thermography can also detect temperature distribution and heat generation.
  • the light receiving element 1 can be applied to an electronic device that detects flame, moisture, gas, or the like.
  • the modified examples 1 to 5 and the application examples and the application examples have been described above, the present disclosure is not limited to the above embodiments and the like, and various modifications may be made. It is possible.
  • the modified examples 1 to 3 and 5 have been described as modified examples of the first embodiment, but can also be applied as modified examples of the second embodiment and the third embodiment.
  • the layer structure of the light receiving element described in the above embodiments and the like is an example, and may further include other layers.
  • the material and thickness of each layer are also examples, and are not limited to the above.
  • the semiconductor layer 10S is configured by the first contact layer 12, the photoelectric conversion layer 13, and the second contact layer 14 has been described, but the semiconductor layer 10S includes the photoelectric conversion layer 13. Good.
  • the first contact layer 12 and the second contact layer 14 may not be provided, or other layers may be included.
  • the signal charge is a hole
  • the signal charge may be an electron
  • the diffusion region may include n-type impurities.
  • the semiconductor element of the present technology may be other than the light receiving element.
  • the semiconductor element of the present technology may be a light emitting element.
  • the present disclosure may have the following configurations.
  • the first present technology having the following configuration, since the insulating layer having non-reducing property is provided on the second electrode having a light transmitting property, the adhesion between the second electrode and the insulating layer is improved.
  • the conductive film provided on the insulating layer and electrically connected to the second electrode through the opening provided near the peripheral region of the element region is made of aluminum (Al). Since it is formed by the above method, the thickness of the conductive film is reduced.
  • a black resist is further formed on the conductive film which is provided on the insulating layer and electrically connected to the second electrode through the opening provided near the peripheral region of the element region.
  • An element substrate having an element region provided by laminating a wiring layer and a first semiconductor layer containing a compound semiconductor material, and a peripheral region outside the element region; A read circuit board that faces the first semiconductor layer with the wiring layer in between and is electrically connected to the first semiconductor layer through the wiring layer; A first electrode provided on the wiring layer and electrically connected to the first semiconductor layer; A second electrode facing the first electrode with the first semiconductor layer in between; A semiconductor element provided on the second electrode and having an insulating layer having a non-reducing property.
  • the insulating layer contains any one of oxide (M x O y ), nitride (M x N y ) and oxynitride (M x O y N z ).
  • M is any one of silicon (Si), titanium (Ti), hafnium (Hf), zirconium (Zr) and yttrium (Y).
  • x, y and z are integers of 1 or more.
  • the insulating layer is formed of an oxide film having a film density of 2.0 g/cm 3 or more and 8.0 g/cm 3 or less.
  • the insulating layer has an opening near the peripheral region of the element region, In any one of (1) to (4) above, further comprising a conductive film electrically connected to the second electrode through the opening in the vicinity of the peripheral region and above the insulating layer.
  • (6) The semiconductor element according to (5), wherein the conductive film is formed using aluminum (Al).
  • the element substrate further has a through hole penetrating to the read circuit substrate in the peripheral region,
  • the said element substrate is a semiconductor element as described in said (13) or (14) which further has a buried layer which surrounds the said 1st semiconductor layer in the said peripheral region.
  • the compound semiconductor material absorbs light having a wavelength in the infrared region.
  • An element substrate having an element region provided by laminating a wiring layer and a first semiconductor layer containing a compound semiconductor material, and a peripheral region outside the element region;
  • a read circuit board that faces the first semiconductor layer with the wiring layer in between and is electrically connected to the first semiconductor layer through the wiring layer;
  • a first electrode provided on the wiring layer and electrically connected to the first semiconductor layer;
  • a second electrode facing the first electrode with the first semiconductor layer in between;
  • An insulating layer provided on the second electrode and having an opening near the peripheral region of the element region;
  • a semiconductor element comprising: a conductive film provided above the insulating layer and including aluminum (Al) electrically connected to the second electrode through the opening.
  • An element substrate having an element region provided by laminating a wiring layer and a first semiconductor layer containing a compound semiconductor material, and a peripheral region outside the element region;
  • a read circuit board that faces the first semiconductor layer with the wiring layer in between and is electrically connected to the first semiconductor layer through the wiring layer;
  • a first electrode provided on the wiring layer and electrically connected to the first semiconductor layer;
  • a second electrode facing the first electrode with the first semiconductor layer in between;
  • An insulating layer provided on the second electrode and having an opening near the peripheral region of the element region;
  • a conductive film which is provided above the insulating layer and which is electrically connected to the second electrode through the opening;
  • a semiconductor element comprising: a light-shielding film made of a black resist and provided on the conductive film.

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本開示の一実施形態の第１の半導体素子は、配線層と化合物半導体材料を含む第１半導体層とが積層して設けられた素子領域、および素子領域の外側の周辺領域を有する素子基板と、配線層を間にして第１半導体層に対向し、配線層を介して第１半導体層に電気的に接続された読出回路基板と、配線層に設けられると共に、第１半導体層に電気的に接続された第１電極と、第１半導体層を間にして第１電極に対向する第２電極と、第２電極上に設けられると共に、非還元性を有する絶縁層とを備える。

Description

半導体素子
　本開示は、例えば赤外線センサ等に用いられる半導体素子に関する。
　近年、赤外領域に感度を有するイメージセンサ（赤外線センサ）が商品化されている。例えば、特許文献１に記載されているように、この赤外線センサに用いられる半導体素子では、例えばＩｎＧａＡｓ（インジウムガリウム砒素）等のIII－Ｖ族半導体を含む光電変換層が用いられ、この光電変換層において、赤外線が吸収されることで電荷が発生する（光電変換が行われる）。
　特許文献１では、ＩｎＰ（インジウムリン）により構成された成長基板上に、エピタキシャル成長させたＩｎＧａＡｓを、光電変換層として用いている。
特表２０１４－５２１２１６号公報
　ところで、このような半導体素子では、製造歩留まりの向上が求められている。
　製造歩留まりを向上させることが可能な半導体素子を提供することが望ましい。
　本開示の一実施の形態に係る第１の半導体素子は、配線層と化合物半導体材料を含む第１半導体層とが積層して設けられた素子領域、および素子領域の外側の周辺領域を有する素子基板と、配線層を間にして第１半導体層に対向し、配線層を介して第１半導体層に電気的に接続された読出回路基板と、配線層に設けられると共に、第１半導体層に電気的に接続された第１電極と、第１半導体層を間にして第１電極に対向する第２電極と、第２電極上に設けられると共に、非還元性を有する絶縁層とを備えたものである。
　本開示の一実施の形態に係る第１の半導体素子では、光透過性を有する第２電極上に、非還元性を有する絶縁層を設けるようにした。これにより、第２電極と絶縁層との密着性が向上する。
　本開示の一実施の形態に係る第２の半導体素子は、配線層と化合物半導体材料を含む第１半導体層とが積層して設けられた素子領域、および素子領域の外側の周辺領域を有する素子基板と、配線層を間にして第１半導体層に対向し、配線層を介して第１半導体層に電気的に接続された読出回路基板と、配線層に設けられると共に、第１半導体層に電気的に接続された第１電極と、第１半導体層を間にして第１電極に対向する第２電極と、第２電極上に設けられると共に、素子領域の周辺領域の近傍に開口を有する絶縁層と、絶縁層の上方に設けられると共に、開口を介して第２電極と電気的に接続されるアルミニウム（Ａｌ）を含む導電膜とを備えたものである。
　本開示の一実施の形態に係る第２の半導体素子では、絶縁層上に設けられ、素子領域の周辺領域近傍に設けられた開口を介して第２電極と電気的に接続される導電膜を、アルミニウム（Ａｌ）を用いて形成することより、導電膜の厚みを削減する。
　本開示の一実施の形態に係る第３の半導体素子は、配線層と化合物半導体材料を含む第１半導体層とが積層して設けられた素子領域、および前記素子領域の外側の周辺領域を有する素子基板と、配線層を間にして第１半導体層に対向し、配線層を介して第１半導体層に電気的に接続された読出回路基板と、配線層に設けられると共に、第１半導体層に電気的に接続された第１電極と、第１半導体層を間にして第１電極に対向する第２電極と、第２電極上に設けられると共に、素子領域の周辺領域の近傍に開口を有する絶縁層と、絶縁層の上方に設けられると共に、開口を介して第２電極と電気的に接続される導電膜と、導電膜上に設けられると共に、ブラックレジストからなる遮光膜とを備えたものである。
　本開示の一実施の形態に係る第３の半導体素子では、絶縁層上に設けられ、素子領域の周辺領域近傍に設けられた開口を介して第２電極と電気的に接続される導電膜上に、さらにブラックレジストからなる遮光膜を設けることにより、導電膜の厚みを削減する。
本開示の第１の実施の形態に係る受光素子の構成の一例を表す断面模式図である。 図１に示した受光素子の全体の概略構成を表す平面模式図である。 本開示の第１の実施の形態に係る受光素子の構成の他の例を表す断面模式図である。 図３に示した受光素子の構成の他の構成例を表す断面模式図である。 本開示の第１の実施の形態に係る受光素子の構成の他の例を表す断面模式図である。 本開示の第１の実施の形態に係る受光素子の構成の他の例を表す断面模式図である。 図１に示した受光素子の製造方法の一工程を説明するための断面模式図である。 図７Ａに続く工程を表す断面模式図である。 図７Ｂに続く工程を表す断面模式図である。 図７Ｃの工程の一例を表す平面模式図である。 図８に示した半導体層の構成の他の例（１）を表す平面模式図である。 図８に示した半導体層の構成の他の例（２）を表す平面模式図である。 図１０Ａに示したＢ－Ｂ線に沿った断面構成を表す模式図である。 図７Ｃに続く工程を表す断面模式図である。 図１１Ａに続く工程を表す断面模式図である。 図１１Ａに示した工程の平面構成の一例を表す模式図である。 図１１Ｂに示した工程の平面構成の一例を表す模式図である。 図１１Ａに示した工程の平面構成の他の例（１）を表す模式図である。 図１１Ｂに示した工程の平面構成の他の例（１）を表す模式図である。 図１１Ａに示した工程の平面構成の他の例（２）を表す模式図である。 図１１Ｂに示した工程の平面構成の他の例（２）を表す模式図である。 図１１Ｂに示した工程の他の例（１）を表す断面模式図である。 図１１Ｂに示した工程の他の例（２）を表す断面模式図である。 図１１Ｂに続く工程を表す断面模式図である。 図１７Ａに続く工程を表す断面模式図である。 図１７Ｂに続く工程を表す断面模式図である。 図１７Ｃに続く工程を表す断面模式図である。 図１７Ｄに続く工程を表す断面模式図である。 図１７Ｅに続く工程を表す断面模式図である。 図１７Ｆに続く工程を表す断面模式図である。 図１７Ｇに続く工程を表す断面模式図である。 図１７Ｈに続く工程を表す断面模式図である。 図１７Ｉに続く工程を表す断面模式図である。 本開示の第２の実施の形態に係る受光素子の構成を表す断面模式図である。 各金属における波長と透過率との関係を表す特性図である。 各種導電膜における波長と反射率との関係を表す特性図である。 各種導電膜の膜厚とＳｉ基板の反り量との関係を表す特性図である。 本開示の第３の実施の形態に係る受光素子の構成の一例を表す断面模式図である。 本開示の第３の実施の形態に係る受光素子の構成の他の例を表す断面模式図である。 本開示の第３の実施の形態に係る受光素子の構成の他の例を表す断面模式図である。 本開示の第３の実施の形態に係る受光素子の構成の他の例を表す断面模式図である。 本開示の変形例１に係る受光素子の構成の他の例を表す断面模式図である。 図２６に示した受光素子の製造方法の一工程を説明するための断面模式図である。 図２７Ａに続く工程を表す断面模式図である。 図２７Ｂに示した工程の他の例（１）を表す断面模式図である。 図２７Ｂに示した工程の他の例（２）を表す断面模式図である。 図２７Ｂに続く工程を表す断面模式図である。 図３０Ａに続く工程を表す断面模式図である。 本開示の変形例２に係る受光素子の概略構成を表す断面模式図である。 本開示の変形例３に係る受光素子の製造方法の一工程を説明するための断面模式図である。 図３２Ａに続く工程を表す断面模式図である。 図３２Ｂに続く工程を表す断面模式図である。 図３２Ｃに続く工程を表す断面模式図である。 図３２Ｄに続く工程を表す断面模式図である。 図３２Ｅに続く工程を経て完成した受光素子の要部の構成を表す断面模式図である。 図３２Ｅに示した一部を拡大して表す断面模式図（１）である。 図３３に示した一部を拡大して表す断面模式図（１）である。 図３４Ａに示した開口の形状の他の例を表す断面模式図である。 図３２Ｅに示した一部を拡大して表す断面模式図（２）である。 図３３に示した一部を拡大して表す断面模式図（２）である。 図３５Ａに示した開口の形状の他の例を表す断面模式図である。 図３２Ｅに示した一部を拡大して表す断面模式図（３）である。 図３３に示した一部を拡大して表す断面模式図（３）である。 図３６Ａに示した開口の形状の他の例を表す断面模式図である。 図３２Ｅに示した一部を拡大して表す断面模式図（４）である。 本開示の変形例４に係る受光素子の構成の一例を表す断面模式図である。 本開示の変形例４に係る受光素子の構成の他の例を表す断面模式図である。 本開示の変形例５に係る受光素子の構成の一例を表す断面模式図である。 撮像素子を用いた電子機器（カメラ）の一例を表す機能ブロック図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下、本開示における実施の形態について、図面を参照して詳細に説明する。以下の説明は本開示の一具体例であって、本開示は以下の態様に限定されるものではない。また、本開示は、各図に示す各構成要素の配置や寸法、寸法比等についても、それらに限定されるものではない。なお、説明する順序は、下記の通りである。
　１．第１の実施の形態（第２電極上に非還元層を有する受光素子の例）
　　　１－１．受光素子の構成
　　　１－２．受光素子の製造方法
　　　１－３．受光素子の動作
　　　１－４．作用・効果
　２．第２の実施の形態（Ａｌを含む導電材料を用いて導電膜を形成した例）
　３．第３の実施の形態（導電膜上にブラックレジストを形成した例）
　４．変形例１
　５．変形例２
　６．変形例３
　７．変形例４
　８．変形例５
　９．適用例１（撮像素子の例）
　１０．適用例２（電子機器の例）
　１１．応用例１（内視鏡手術システムへの応用例）
　１２．応用例２（移動体への応用例）
＜１．第１の実施の形態＞
　図１は、本開示の第１の実施の形態に係る半導体素子（受光素子１）の断面構成の一例を模式的に表したものである。図２は、図１に示した受光素子１の全体の平面構成を模式的に表したものである。なお、図１は、図２に示したＩ－Ｉ線における断面構成を示している。受光素子１は、例えばＩＩＩ－Ｖ族半導体等の化合物半導体材料を用いた赤外線センサ等に適用されるものであり、例えば、可視領域（例えば３８０ｎｍ以上７８０ｎｍ未満）～短赤外領域（例えば７８０ｎｍ以上２４００ｎｍ未満）の波長の光に、光電変換機能を有するものである。この受光素子１には、例えば２次元配置された複数の受光単位領域（画素Ｐ）が設けられている。図１には、３つの画素Ｐに相当する部分の断面構成について示している。
（１－１．受光素子の構成）
　受光素子１は、図２に示したように、中央部の素子領域Ｒ１と、素子領域Ｒ１の外側に設けられ、素子領域Ｒ１を囲む周辺領域Ｒ２とを有している。受光素子１は、素子領域Ｒ１から周辺領域Ｒ２にわたって設けられた導電膜１５Ｂを有している。この導電膜１５Ｂは、素子領域Ｒ１の中央部に対向する領域に開口を有している。
　受光素子１は、図１に示したように、素子基板１０および読出回路基板２０の積層構造を有している。素子基板１０の一方の面は光入射面（光入射面Ｓ１）であり、光入射面Ｓ１と反対の面（他方の面）が、読出回路基板２０との接合面（接合面Ｓ２）である。
　素子基板１０は、読出回路基板２０に近い位置にから、配線層１０Ｗ、第１電極１１、半導体層１０Ｓ（第１半導体層）、第２電極１５およびパッシベーション膜１６Ａ，１６Ｂをこの順に有している。半導体層１０Ｓの配線層１０Ｗとの対向面および端面（側面）は、絶縁膜１７により覆われている。読出回路基板２０は、いわゆるＲＯＩＣ（Readout integrated circuit）であり、素子基板１０の接合面Ｓ２に接する配線層２０Ｗおよび多層配線層２２Ｃと、この配線層２０Ｗおよび多層配線層２２Ｃを間にして素子基板１０に対向する半導体基板２１とを有している。
　素子基板１０は素子領域Ｒ１に半導体層１０Ｓを有している。換言すれば、半導体層１０Ｓが設けられた領域が、受光素子１の素子領域Ｒ１である。素子領域Ｒ１のうち、導電膜１５Ｂから露出された領域（導電膜１５Ｂの開口に対向する領域）が、受光領域である。素子領域Ｒ１のうち、周辺領域Ｒ２近傍の導電膜１５Ｂで覆われた領域は、ＯＰＢ（Optical Black）領域Ｒ１Ｂである。ＯＰＢ領域Ｒ１Ｂは、受光領域を囲むように設けられている。ＯＰＢ領域Ｒ１Ｂは、黒レベルの画素信号を得るために用いられる。素子基板１０は、周辺領域Ｒ２に、絶縁膜１７と共に埋込層１８を有している。周辺領域Ｒ２には、素子基板１０を貫通し、読出回路基板２０に達する貫通孔Ｈ１，Ｈ２が設けられている。受光素子１では、素子基板１０の光入射面Ｓ１から、パッシベーション膜１６Ａ，１６Ｂ、第２電極１５および第２コンタクト層１４を介して半導体層１０Ｓに光が入射するようになっている。半導体層１０Ｓで光電変換された信号電荷は、第１電極１１および配線層１０Ｗを介して移動し、読出回路基板２０で読み出される。以下、各部の構成について説明する。
　配線層１０Ｗは、素子領域Ｒ１および周辺領域Ｒ２にわたって設けられ、読出回路基板２０との接合面Ｓ２を有している。受光素子１では、この素子基板１０の接合面Ｓ２が素子領域Ｒ１および周辺領域Ｒ２に設けられ、例えば素子領域Ｒ１の接合面Ｓ２と周辺領域Ｒ２の接合面Ｓ２とは、同一平面を構成している。後述するように、受光素子１では、埋込層１８を設けることにより周辺領域Ｒ２の接合面Ｓ２が形成される。
　配線層１０Ｗは、例えば層間絶縁膜１９Ａ，１９Ｂ中に、コンタクト電極１９Ｅおよびダミー電極１９ＥＤを有している。例えば、読出回路基板２０側に層間絶縁膜１９Ｂが、第１コンタクト層１２側に層間絶縁膜１９Ａが配置され、これら層間絶縁膜１９Ａ，１９Ｂが積層して設けられている。層間絶縁膜１９Ａ，１９Ｂは、例えば、無機絶縁材料により構成されている。この無機絶縁材料としては、例えば、窒化シリコン（ＳｉＮ），酸化アルミニウム（Ａｌ2Ｏ3），酸化ケイ素（ＳｉＯ2）および酸化ハフニウム（ＨｆＯ2）等が挙げられる。層間絶縁膜１９Ａ，１９Ｂを同一の無機絶縁材料により構成するようにしてもよい。
　コンタクト電極１９Ｅは、例えば、素子領域Ｒ１に設けられている。このコンタクト電極１９Ｅは、第１電極１１と読出回路基板２０とを電気的に接続するためのものであり、素子領域Ｒ１に画素Ｐ毎に設けられている。隣り合うコンタクト電極１９Ｅは、埋込層１８および層間絶縁膜１９Ａ，１９Ｂにより電気的に分離されている。コンタクト電極１９Ｅは、例えば銅（Ｃｕ）パッドにより構成されており、接合面Ｓ２に露出されている。ダミー電極１９ＥＤは、例えば、周辺領域Ｒ２に設けられている。このダミー電極１９ＥＤは、後述の配線層２０Ｗのダミー電極２２ＥＤに接続されている。このダミー電極１９ＥＤおよびダミー電極２２ＥＤを設けることにより、周辺領域Ｒ２の強度を向上させることが可能となる。ダミー電極１９ＥＤは、例えば、コンタクト電極１９Ｅと同一工程で形成されている。ダミー電極１９ＥＤは、例えば銅（Ｃｕ）パッドにより構成されており、接合面Ｓ２に露出されている。
　コンタクト電極１９Ｅと半導体層１０Ｓとの間に設けられた第１電極１１は、光電変換層１３で発生した信号電荷（正孔または電子、以下便宜上、信号電荷が正孔であるとして説明する。）を読み出すための電圧が供給される電極（アノード）であり、素子領域Ｒ１に画素Ｐ毎に設けられている。第１電極１１は、絶縁膜１７の開口を埋め込むように設けられ、半導体層１０Ｓ（より具体的には、後述の拡散領域１２Ａ）に接している。第１電極１１は、例えば、絶縁膜１７の開口よりも大きく、第１電極１１の一部は、埋込層１８に設けられている。即ち、第１電極１１の上面（半導体層１０Ｓ側の面）は、拡散領域１２Ａに接し、第１電極１１の下面および側面の一部は埋込層１８に接している。隣り合う第１電極１１は、絶縁膜１７および埋込層１８により電気的に分離されている。
　第１電極１１は、例えば、チタン（Ｔｉ），タングステン（Ｗ），窒化チタン（ＴｉＮ），白金（Ｐｔ），金（Ａｕ），ゲルマニウム（Ｇｅ），パラジウム（Ｐｄ），亜鉛（Ｚｎ），ニッケル（Ｎｉ）およびアルミニウム（Ａｌ）のうちのいずれかの単体、またはそれらのうちの少なくとも１種を含む合金により構成されている。第１電極１１は、このような構成材料の単膜であってもよく、あるいは、２種以上を組み合わせた積層膜であってもよい。例えば、第１電極１１は、チタンおよびタングステンの積層膜により構成されている。第１電極１１の厚みは、例えば数十ｎｍ～数百ｎｍである。
　半導体層１０Ｓは、例えば、配線層１０Ｗに近い位置から、第１コンタクト層１２、光電変換層１３および第２コンタクト層１４を含んでいる。第１コンタクト層１２、光電変換層１３および第２コンタクト層１４は、互いに同じ平面形状を有し、各々の端面は、平面視で同じ位置に配置されている。
　第１コンタクト層１２は、例えば、全ての画素Ｐに共通して設けられ、絶縁膜１７と光電変換層１３との間に配置されている。第１コンタクト層１２は、隣り合う画素Ｐを電気的に分離するためのものであり、第１コンタクト層１２には、例えば複数の拡散領域１２Ａが設けられている。第１コンタクト層１２に、光電変換層１３を構成する化合物半導体材料のバンドギャップよりも大きなバンドギャップの化合物半導体材料を用いることにより、暗電流を抑えることも可能となる。第１コンタクト層１２には、例えばｎ型のＩｎＰ（インジウムリン）を用いることができる。
　第１コンタクト層１２に設けられた拡散領域１２Ａは、互いに離間して配置されている。拡散領域１２Ａは、画素Ｐ毎に配置され、それぞれの拡散領域１２Ａに第１電極１１が接続されている。ＯＰＢ領域Ｒ１Ｂにも拡散領域１２Ａが設けられている。拡散領域１２Ａは、光電変換層１３で発生した信号電荷を画素Ｐ毎に読み出すためのものであり、例えば、ｐ型不純物を含んでいる。ｐ型不純物としては、例えばＺｎ（亜鉛）等が挙げられる。このように、拡散領域１２Ａと、拡散領域１２Ａ以外の第１コンタクト層１２との間にｐｎ接合界面が形成され、隣り合う画素Ｐが電気的に分離されるようになっている。拡散領域１２Ａは、例えば第１コンタクト層１２の厚み方向に設けられ、光電変換層１３の厚み方向の一部にも設けられている。
　第１電極１１と第２電極１５との間、より具体的には、第１コンタクト層１２と第２コンタクト層１４との間の光電変換層１３は、例えば、全ての画素Ｐに共通して設けられている。この光電変換層１３は、所定の波長の光を吸収して、信号電荷を発生させるものであり、例えば、ｉ型のＩＩＩ－Ｖ族半導体などの化合物半導体材料により構成されている。光電変換層１３を構成する化合物半導体材料としては、例えば、ＩｎＧａＡｓ（インジウムガリウム砒素），ＩｎＡｓＳｂ（インジウム砒素アンチモン），ＩｎＡｓ（インジウム砒素），ＩｎＳｂ（インジムアンチモン）およびＨｇＣｄＴｅ（水銀カドミウムテルル）等が挙げられる。Ｇｅ（ゲルマニウム）により光電変換層１３を構成するようにしてもよい。光電変換層１３では、例えば、可視領域から短赤外領域の波長の光の光電変換がなされるようになっている。
　第２コンタクト層１４は、例えば、全ての画素Ｐに共通して設けられている。この第２コンタクト層１４は、光電変換層１３と第２電極１５との間に設けられ、これらに接している。第２コンタクト層１４は、第２電極１５から排出される電荷が移動する領域であり、例えば、ｎ型の不純物を含む化合物半導体により構成されている。第２コンタクト層１４には、例えば、ｎ型のＩｎＰ（インジウムリン）を用いることができる。
　第２電極１５は、例えば各画素Ｐに共通の電極として、第２コンタクト層１４上（光入射側）に、第２コンタクト層１４に接するように設けられている。第２電極１５は、光電変換層１３で発生した電荷のうち、信号電荷として用いられない電荷を排出するためのものである（カソード）。例えば、正孔が、信号電荷として第１電極１１から読み出される場合には、この第２電極１５を通じて例えば電子を排出することができる。第２電極１５は、例えば赤外線などの入射光を透過可能な導電膜により構成されている。第２電極１５には、例えば、ＩＴＯ（Indium Tin Oxide）またはＩＴｉＯ（Ｉｎ2Ｏ3－ＴｉＯ2）等を用いることができる。第２電極１５は、例えば、後述する変形例４のように、隣り合う画素Ｐを仕切るように、格子状に設けられていてもよい。その場合、第２電極１５には光透過性の低い導電材料を用いることが可能である。
　パッシベーション膜１６Ａ，１６Ｂは、第２電極１５を光入射面Ｓ１側から覆っている。パッシベーション膜１６Ａ，１６Ｂは、可視領域（例えば３８０ｎｍ以上７８０ｎｍ未満）～短赤外領域（例えば７８０ｎｍ以上２４００ｎｍ未満）の波長の光を吸収しない材料を用いて形成することが好ましい。パッシベーション膜１６Ａ，１６Ｂは、同じ材料を用いて形成してもよいし、異なる材料を用いて形成するようにしてもよい。更に、パッシベーション膜１６Ａ，１６Ｂは、反射防止機能を有していてもよい。パッシベーション膜１６Ａ，１６Ｂは、例えばＡＬＤ（Atomic Layer Deposition）法、ＣＶＤ（Chemical Vapor Deposition）法、ＰＶＤ（Physical Vapor Deposition）法または塗布法等により形成することができる。
　パッシベーション膜１６Ａは、上記のように、第２電極１５上に設けられており、例えば、周辺領域Ｒ２のチップ端Ｅまで延在している。パッシベーション膜１６Ａは、ＯＰＢ領域Ｒ１Ｂに開口１６Ｈを有している。開口１６Ｈは、図２に示したように、例えば、受光領域を囲む額縁状に設けられている。開口１６Ｈは、例えば平面視で四角形状または円状の孔であってもよい。このパッシベーション膜１６Ａの開口１６Ｈにより、第２電極１５に、後述する導電膜１５Ｂが電気的に接続されている。
　パッシベーション膜１６Ａは、非還元性を有する材料を用いて形成することが好ましい。非還元性を有する材料としては、例えば、酸化物（ＭxＯy）、窒化物（ＭxＮy）および酸窒化物（ＭxＯyＮz）が挙げられる。Ｍは、ケイ素（Ｓｉ），チタン（Ｔｉ），ハフニウム（Ｈｆ），ジルコニウム（Ｚｒ）およびイットリウム（Ｙ）が挙げられる。ｘ，ｙ，ｚは１以上の整数である。なお、窒化シリコン（ＳｉＮ）に関しては、還元性ガスを用いない成膜方法を用いることが望ましい。そのような成膜方法としては、例えばスパッタ法や塗布法等が挙げられる。パッシベーション膜１６Ａは、例えば、上記いずれかの材料からなる単層膜として形成してもよい。パッシベーション膜１６Ａを単層膜とする場合には、その単層膜は２．０ｇ／ｃｍ3以上の膜密度を有することが好ましい。膜密度の上限は特に問わないが、例えば８．０ｇ／ｃｍ3以下である。なお、膜密度は、薄膜の質量÷体積（ｇ／ｃｍ3）で定義され、例えばＸＲＲ測定によって求められる。これにより、パッシベーション膜１６Ａに封止機能が付加される。パッシベーション膜１６Ａは、例えば、図３に示したような膜１６Ａ１および膜１６Ａ２がこの順に積層された積層膜として形成してもよい。パッシベーション膜１６Ａを積層膜とする場合には、第２電極１５と直接接する膜１６Ａ１は、上記いずれかの材料を用いて形成することが好ましい。膜１６Ａ１の厚みは、例えば０．５ｎｍ以上である。膜１６Ａ２には、例えば窒化シリコン（ＳｉＮ）や酸化アルミニウム（Ａｌ2Ｏ3）などの封止性の高い材料を用いることが好ましい。更に、パッシベーション膜１６Ａは、図４に示したように、第２電極１５上に３層以上の膜１６Ａ１，１６Ａ２，１６Ａ３，１６Ａ４・・・１６ＡＸが積層された多層膜としてもよい。
　パッシベーション膜１６Ｂは、パッシベーション膜１６Ａおよび導電膜１５Ｂを覆うように設けられており、例えば、パッシベーション膜１６Ａと同様に、周辺領域Ｒ２のチップ端Ｅまで延在している。パッシベーション膜１６Ｂには、例えば窒化シリコン（ＳｉＮ），酸化アルミニウム（Ａｌ2Ｏ3），酸化ケイ素（ＳｉＯ2）および酸化タンタル（Ｔａ2Ｏ3）等を用いることができる。なお、パッシベーション膜１６Ｂでは、窒化シリコン（ＳｉＮ）の成膜方法は特に問わず、スパッタ法および塗布法の他に、還元性ガスを用いるプラズマＣＶＤ法を用いて成膜した窒化シリコン（ＳｉＮ）膜を用いても構わない。
　絶縁膜１７は、第１コンタクト層１２と埋込層１８との間に設けられると共に、第１コンタクト層１２の端面、光電変換層１３の端面、第２コンタクト層１４の端面および第２電極１５の端面を覆い、周辺領域Ｒ２ではパッシベーション膜１６に接している。この絶縁膜１７は、例えば、酸化シリコン（ＳｉＯX）または酸化アルミニウム（Ａｌ2Ｏ3）等の酸化物を含んで構成されている。複数の膜からなる積層構造により絶縁膜１７を構成するようにしてもよい。絶縁膜１７は、例えば酸窒化シリコン（ＳｉＯＮ），炭素含有酸化シリコン（ＳｉＯＣ），窒化シリコン（ＳｉＮ）およびシリコンカーバイド（ＳｉＣ）などのシリコン（Ｓｉ）系絶縁材料により構成するようにしてもよい。絶縁膜１７の厚みは、例えば数十ｎｍ～数百ｎｍである。
　導電膜１５Ｂは、ＯＰＢ領域Ｒ１Ｂから周辺領域Ｒ２の貫通孔Ｈ１にわたって設けられている。この導電膜１５Ｂは、ＯＰＢ領域Ｒ１Ｂに設けられたパッシベーション膜１６Ａの開口１６Ｈで第２電極１５に接すると共に、貫通孔Ｈ１を介して読出回路基板２０の配線（後述の配線２２ＣＢ）に接している。これにより、読出回路基板２０から導電膜１５Ｂを介して第２電極１５に電圧が供給されるようになっている。導電膜１５Ｂは、このような第２電極１５への電圧供給経路として機能すると共に、遮光膜としての機能を有し、ＯＰＢ領域Ｒ１Ｂを形成する。導電膜１５Ｂは、例えば、タングステン（Ｗ），アルミニウム（Ａｌ），チタン（Ｔｉ），モリブデン（Ｍｏ），タンタル（Ｔａ）または銅（Ｃｕ）を含む金属材料により構成されている。導電膜１５Ｂ上にパッシベーション膜１６Ｂが設けられていてもよい。
　第２コンタクト層１４の端部と第２電極１５との間に、接着層Ｂが設けられていてもよい。この接着層Ｂは、後述するように、受光素子１を形成する際に用いられるものであり、半導体層１０Ｓを仮基板（後述の図７Ｃの仮基板３３）に接合する役割を担っている。接着層Ｂは、例えばテトラエトキシシラン（ＴＥＯＳ）または酸化シリコン（ＳｉＯ2）等により構成されている。接着層Ｂは、例えば、半導体層１０Ｓの端面よりも拡幅して設けられ、半導体層１０Ｓと共に、埋込層１８に覆われている。接着層Ｂと埋込層１８との間には、絶縁膜１７が設けられている。
　図５および図６は、接着層Ｂの構成の他の例を表している。接着層Ｂは、周辺領域Ｒ２の広い領域にわたって設けられていてもよく、例えば、半導体層１０Ｓ（素子領域Ｒ１）の縁近傍から、貫通孔Ｈ１と貫通孔Ｈ２との間まで延在していてもよい（図５）。あるいは、接着層Ｂは、半導体層１０Ｓ（素子領域Ｒ１）の縁近傍から、チップ端（チップ端Ｅ）まで延在していてもよい（図６）。
　埋込層１８は、受光素子１の製造工程で、仮基板（後述の図７Ｃの仮基板３３）と半導体層１０Ｓとの段差を埋めるためのものである。詳細は後述するが、この埋込層１８を形成することで、半導体層１０Ｓと仮基板３３との段差に起因した製造工程の不具合の発生が抑えられる。
　周辺領域Ｒ２の埋込層１８は、配線層１０Ｗと絶縁膜１７との間、および配線層１０Ｗとパッシベーション膜１６との間に設けられ、例えば、半導体層１０Ｓの厚み以上の厚みを有している。ここでは、この埋込層１８が半導体層１０Ｓを囲んで設けられているので、半導体層１０Ｓの周囲の領域（周辺領域Ｒ２）が形成される。これにより、この周辺領域Ｒ２に読出回路基板２０との接合面Ｓ２を設けることができるようになっている。周辺領域Ｒ２に接合面Ｓ２が形成されていれば、埋込層１８の厚みを小さくしてもよいが、埋込層１８が半導体層１０Ｓを厚み方向にわたって覆い、半導体層１０Ｓの端面全面が埋込層１８に覆われていることが好ましい。埋込層１８が、絶縁膜１７を介して半導体層１０Ｓの端面全面を覆うことにより、半導体層１０Ｓへの水分の浸入を効果的に抑えることができる。素子領域Ｒ１の埋込層１８は、第１電極１１を覆うように、半導体層１０Ｓと配線層１０Ｗとの間に設けられている。
　接合面Ｓ２側の埋込層１８の面は平坦化されており、周辺領域Ｒ２では、この平坦化された埋込層１８の面に配線層１０Ｗが設けられている。埋込層１８には、例えば、酸化シリコン（ＳｉＯX），窒化シリコン（ＳｉＮ），酸窒化シリコン（ＳｉＯＮ），炭素含有酸化シリコン（ＳｉＯＣ）およびシリコンカーバイド（ＳｉＣ）等の無機絶縁材料を用いることができる。
　後述するように、受光素子１を製造する工程では、埋込層１８を形成した後、埋込層１８の上方に、層間絶縁膜１９Ａ，１９Ｂとコンタクト電極１９Ｅとを含む配線層１０Ｗが形成される（後述の図１７Ｄ）。この配線層１０Ｗを含む素子基板１０に、配線層２０Ｗを含む読出回路基板２０が貼り合わされて（後述の図１７Ｅ）受光素子１が形成される。このとき、配線層１０Ｗのコンタクト電極１９Ｅと、配線層２０Ｗのコンタクト電極２２Ｅとが接続される。コンタクト電極１９Ｅ，２２Ｅは、例えばＣｕパッドを有しており、このＣｕパッドの直接接合により、コンタクト電極１９Ｅ，２２Ｅ接続されるようになっている。コンタクト電極１９ＥをＣＭＰ（Chemical Mechanical Polishing）法を用いて形成するとき、研磨対象の銅膜の下方に配置された埋込層１８には、研磨時の応力に耐え得る硬度が求められる。また、コンタクト電極１９Ｅ，２２ＥのＣｕパッド同士を直接接合させるためには、素子基板１０および読出回路基板２０を極めて平坦に形成することが必要である。このため、銅膜の下方に配置される埋込層１８は、研磨時の応力に耐え得る硬度を有していることが好ましい。具体的には、埋込層１８の構成材料は、一般的な半導体パッケージにおいてダイの周囲に配置される封止剤や有機材料よりも硬度が高い材料であることが好ましい。このような高い硬度を有する材料としては、例えば、無機絶縁材料が挙げられる。この無機絶縁材料を、例えばＣＶＤ（Chemical Vapor Deposition）法、スパッタ法あるいはコーティング法で成膜することにより、埋込層１８を形成することができる。
　埋込層１８には、埋込層１８を貫通する貫通孔Ｈ１，Ｈ２が設けられている。この貫通孔Ｈ１，Ｈ２は、埋込層１８と共に、配線層１０Ｗを貫通し、読出回路基板２０に達している。貫通孔Ｈ１，Ｈ２は、例えば、四角形状の平面形状を有し、素子領域Ｒ１を囲むように、各々複数の貫通孔Ｈ１，Ｈ２が設けられている（図１Ａ）。貫通孔Ｈ１は、貫通孔Ｈ２よりも素子領域Ｒ１に近い位置に設けられており、貫通孔Ｈ１の側壁および底面は、導電膜１５Ｂに覆われている。この貫通孔Ｈ１は、第２電極１５（導電膜１５Ｂ）と読出回路基板２０の配線（後述の配線２２ＣＢ）とを接続するためのものであり、パッシベーション膜１６、埋込層１８および配線層１０Ｗを貫通して設けられている。
　貫通孔Ｈ２は、例えば、貫通孔Ｈ１よりもチップ端Ｅに近い位置に設けられている。この貫通孔Ｈ２は、パッシベーション膜１６、埋込層１８および配線層１０Ｗを貫通し、読出回路基板２０のパッド電極（後述のパッド電極２２Ｐ）に達している。この貫通孔Ｈ２を介して、外部と受光素子１との電気的な接続が行われるようになっている。貫通孔Ｈ１，Ｈ２は、読出回路基板２０に達していなくてもよい。例えば、貫通孔Ｈ１，Ｈ２が、配線層１０Ｗの配線に達し、この配線が読出回路基板２０の配線２２ＣＢ、パッド電極２２Ｐに接続されていてもよい。貫通孔Ｈ１，Ｈ２は、接着層Ｂを貫通していてもよい（図５，図６）。
　光電変換層１３で発生した正孔および電子は、第１電極１１および第２電極１５から読み出される。この読出し動作を高速に行うためには、第１電極１１と第２電極１５との間の距離を、光電変換するに足る距離であってかつ離間し過ぎない距離にすることが好ましい。即ち、素子基板１０の厚みを小さくすることが好ましい。例えば、第１電極１１と第２電極１５との間の距離または素子基板１０の厚みは、１０μｍ以下、さらには、７μｍ以下、さらには５μｍ以下である。
　読出回路基板２０の半導体基板２１は、配線層２０Ｗおよび多層配線層２２Ｃを間にして、素子基板１０に対向している。この半導体基板２１は、例えば、シリコン（Ｓｉ）により構成されている。半導体基板２１の表面（配線層２０Ｗ側の面）近傍には、複数のトランジスタが設けられている。例えば、この複数のトランジスタを用いて、画素Ｐ毎に、読出回路（Read Out Circuit）が構成されている。配線層２０Ｗは、例えば、素子基板１０側から、層間絶縁膜２２Ａおよび層間絶縁膜２２Ｂをこの順に有しており、これら層間絶縁膜２２Ａ，２２Ｂは積層して設けられている。例えば、層間絶縁膜２２Ａ中に、コンタクト電極２２Ｅおよびダミー電極２２ＥＤが設けられている。多層配線層２２Ｃは、配線層２０Ｗを間にして素子基板１０に対向して設けられている。例えば、この多層配線層２２Ｃ中に、パッド電極２２Ｐおよび複数の配線２２ＣＢが設けられている。層間絶縁膜２２Ａ，２２Ｂは、例えば、無機絶縁材料により構成されている。この無機絶縁材料としては、例えば、窒化シリコン（ＳｉＮ），酸化アルミニウム（Ａｌ2Ｏ3），酸化ケイ素（ＳｉＯ2）および酸化ハフニウム（ＨｆＯ2）等が挙げられる。
　コンタクト電極２２Ｅは、第１電極１１と配線２２ＣＢとを電気的に接続するためのものであり、素子領域Ｒ１に、画素Ｐ毎に設けられている。このコンタクト電極２２Ｅは、素子基板１０の接合面Ｓ２でコンタクト電極１９Ｅに接している。隣り合うコンタクト電極２２Ｅは、層間絶縁膜２２Ａにより電気的に分離されている。
　周辺領域Ｒ２に設けられたダミー電極２２ＥＤは、素子基板１０の接合面Ｓ２でダミー電極１９ＥＤに接している。このダミー電極２２ＥＤは、例えば、コンタクト電極２２Ｅと同一工程で形成されている。コンタクト電極２２Ｅおよびダミー電極２２ＥＤは、例えば銅（Ｃｕ）パッドにより構成されており、読出回路基板２０の素子基板１０との対向面に露出されている。即ち、コンタクト電極１９Ｅとコンタクト電極２２Ｅとの間、および、ダミー電極１９ＥＤとダミー電極２２ＥＤとの間で例えばＣｕＣｕ接合がなされている。詳細は後述するが、これにより、画素Ｐを微細化することが可能となる。
　コンタクト電極１９Ｅに接続された配線２２ＣＢは、半導体基板２１の表面近傍に設けられたトランジスタに接続されており、画素Ｐ毎に、第１電極１１と読出回路とが接続されるようになっている。貫通孔Ｈ１を介して導電膜１５Ｂに接続された配線２２ＣＢは、例えば所定の電位に接続されている。このように、光電変換層１３で発生した電荷の一方（例えば、正孔）は、第１電極１１から、コンタクト電極１９Ｅ，２２Ｅを介して読出回路に読み出され、光電変換層１３で発生した電荷の他方（例えば、電子）は、第２電極１５から、導電膜１５Ｂを介して、所定の電位に排出されるようになっている。
　周辺領域Ｒ２に設けられたパッド電極２２Ｐは、外部と電気的な接続を行うためのものである。受光素子１のチップ端Ｅ近傍には、素子基板１０を貫通し、パッド電極２２Ｐに達する貫通孔Ｈ２が設けられ、この貫通孔Ｈ２を介して外部と電気的な接続がなされるようになっている。接続は、例えば、ワイヤーボンドまたはバンプ等の方法によりなされる。例えば、貫通孔Ｈ２内に配置された外部端子から、第２電極１５に、貫通孔Ｈ２読出回路基板２０の配線２２ＣＢおよび導電膜１５Ｂを介して所定の電位が供給されるようになっていてもよい。光電変換層１３での光電変換の結果、第１電極１１から読み出された信号電圧が、コンタクト電極１９Ｅ，２２Ｅを介して、半導体基板２１の読出回路に読み出され、この読出回路を経由して貫通孔Ｈ２内に配置された外部端子に出力されるようになっていてもよい。信号電圧は、読出回路と共に、例えば、読出回路基板２０に含まれる他の回路を経由して外部端子に出力されるようになっていてもよい。他の回路とは、例えば、信号処理回路および出力回路等である。
　読出回路基板２０の厚みは、素子基板１０の厚みよりも大きいことが好ましい。例えば、読出回路基板２０の厚みは、素子基板１０の厚みよりも、２倍以上、さらには、５倍以上、さらには、１０倍以上大きいことが好ましい。あるいは、読出回路基板２０の厚みは、例えば、１００μｍ以上、あるいは、１５０μｍ以上、あるいは、２００μｍ以上である。このような大きな厚みを有する読出回路基板２０により、受光素子１の機械強度が確保される。なお、この読出回路基板２０は、回路を形成する半導体基板２１を１層のみ含むものであってもよいし、回路を形成する半導体基板２１の他に、支持基板などの基板をさらに備えていてもよい。
（１－２．受光素子の製造方法）
　受光素子１は、例えば次のようにして製造することができる。図７Ａ～図１７Ｊは、受光素子１の製造工程を工程順に表したものである。
　まず、図７Ａに示したように、例えばＩｎＰからなる成長基板３１上に、半導体層１０Ｓをエピタキシャル成長させる。成長基板３１の厚みは、例えば、数百μｍであり、半導体層１０Ｓの厚みは、例えば、数μｍである。この後、図７Ｂに示したように、半導体層１０Ｓ上に接着層Ｂを成膜する。成長基板３１の口径は、例えば、６インチ以下である。半導体層１０Ｓの形成は、例えば、第１コンタクト層１２を構成するｎ型のＩｎＰ、光電変換層１３を構成するｉ型のＩｎＧａＡｓおよび第２コンタクト層１４を構成するｎ型のＩｎＰをこの順にエピタキシャル成長させて行う。成長基板３１上に、例えばバッファ層およびストッパ層を形成した後に、半導体層１０Ｓを形成するようにしてもよい。
　次に、図７Ｃに示したように、接着層Ｂを間にして、仮基板３３に、半導体層１０Ｓを形成した成長基板３１を接合する。仮基板３３は、例えば、絶縁層（絶縁層３３ＩＡ）と、基板３３Ｓを有している。絶縁層３３ＩＡは、例えば、接着層Ｂと基板３３Ｓとの間に配置されている。仮基板３３には、成長基板３１よりも大きな口径のものを用い、基板３３Ｓには例えば、シリコン（Ｓｉ）基板を用いる。仮基板３３の口径は、例えば８インチ～１２インチである。小口径の成長基板３１を大口径の仮基板３３に接合させることにより、素子基板１０を形成する際に大口径の基板用の種々の装置を用いることが可能となる。これにより、例えば、読出回路基板２０と素子基板１０との接合をＣｕＣｕ接合にし、画素Ｐを微細化することができる。仮基板３３への成長基板３１の接合は、プラズマ活性化接合，常温接合または接着剤を使用した接合（接着剤接合）等により行うようにしてもよい。このように、例えばウェハ状の半導体層１０Ｓを仮基板３３に接合する。仮基板３３の厚みは、例えば、数百μｍである。
　図８および図９は、仮基板３３および半導体層１０Ｓ（成長基板３１）の平面構成の一例を表している。ウェハ状態の仮基板３３に、仮基板３３よりも小さいウェハ状態の半導体層１０Ｓを接合するようにしてもよく（図８）、ウェハ状態の仮基板３３に、チップ状態の半導体層１０Ｓを互いに離間した状態で複数接合するようにしてもよい（図９）。
　あるいは、図１０Ａ，図１０Ｂに示したように、ウェハ状態の仮基板３３に、仮基板３３と同じ大きさのウェハ状態の半導体層１０Ｓを接合するようにしてもよい。図１０Ａは、仮基板３３および半導体層１０Ｓ（成長基板３１）の平面構成を表し、図１０Ｂは、図１０ＡのＢ－Ｂ線に沿った断面構成を表している。
　半導体層１０Ｓを形成した成長基板３１を仮基板３３に接合した後、図１１Ａに示したように、成長基板３１を除去する。成長基板３１の除去は、機械研削，ＣＭＰ（Chemical Mechanical Polishing：化学機械研磨），ウェットエッチングまたはドライエッチング等により行うことができる。このとき、成長基板３１が一部残っていてもよい。また、半導体層１０Ｓが一部エッチングされてもよい。
　続いて、図１１Ｂに示したように、例えば、仮基板３３のマークに合わせて半導体層１０Ｓを所定の大きさにエッチングする。これにより、複数のチップ状態の半導体層１０Ｓが形成される。図１１Ｂ以降は、複数のチップ状態の半導体層１０Ｓのうち、２つの半導体層１０Ｓを図示する。
　図１２Ａは、成形前の半導体層１０Ｓの平面構成の一例を表し、図１２Ｂは、図１２Ａに続く成形後の半導体層１０Ｓの平面構成の一例を表している。図１３Ａは、成形前の半導体層１０Ｓの平面構成の他の例を表し、図１３Ｂは、図１３Ａに続く成形後の半導体層１０Ｓの平面構成の他の例を表している。このように、仮基板３３よりも小さい（図１２Ａ）あるいは仮基板３３と同じ大きさ（図１３Ａ）のウェハ状態の半導体層１０Ｓが、複数のチップ状態の半導体層１０Ｓに成形される。
　あるいは、図１４Ａ，図１４Ｂに示したように、チップ状態の複数の半導体層１０Ｓが、より小さいチップ状態の複数の半導体層１０Ｓに成形されてもよい。
　この半導体層１０Ｓのエッチングの際、接着層Ｂは例えば、半導体層１０Ｓと共に、エッチングされる。接着層Ｂは、半導体層１０Ｓよりも拡幅して残存し、半導体層１０Ｓの周囲に接着層Ｂが広がっていてもよい（図１１Ｂ）。
　あるいは、図１５に示したように、接着層Ｂが、半導体層１０Ｓよりも狭まり、半導体層１０Ｓと仮基板３３との間に空隙が生じていてもよい。接着層Ｂは、半導体層１０Ｓと同じ大きさにエッチングされてもよい。
　図１６に示したように、半導体層１０Ｓのエッチングの際に、接着層Ｂはエッチングされなくてもよい。
　半導体層１０Ｓを成形した後、図１７Ａに示したように、半導体層１０Ｓに、画素Ｐ毎に拡散領域１２Ａを形成する。これにより、素子分離がなされる。拡散領域１２Ａの形成には、例えば、絶縁膜１７をハードマスクとして用いる。具体的には、半導体層１０Ｓの上面（仮基板３３との接合面と反対の面）および側面を覆うように絶縁膜１７を成膜した後、半導体層１０Ｓの上面を覆う絶縁膜１７にエッチングにより開口を形成する。その後、絶縁膜１７をハードマスクとしてｐ型不純物の気相拡散を行う。これにより選択的な領域に拡散領域１２Ａが形成される。拡散深さは、例えば、数百ｎｍであり、略等方拡散される。拡散領域１２Ａは、レジストマスクを用いてイオンインプラテーション等により形成するようにしてもよい。ここでは、大口径の仮基板３３上に設けられた半導体層１０Ｓに拡散領域１２Ａを形成するので、画素Ｐを微細化することが可能となる。
　半導体層１０Ｓに拡散領域１２Ａを設けた後、図１７Ｂに示したように、半導体層１０Ｓ上に、第１電極１１を形成する。例えば、第１電極１１は、絶縁膜１７に設けた開口に、ＣＶＤ法、ＰＶＤ法、ＡＬＤ法または蒸着法等によりチタン（Ｔｉ）／タングステン（Ｗ）の積層膜を成膜した後、この積層膜をフォトリソグラフィおよびエッチングを用いてパターニングすることにより形成する。
　第１電極１１を形成した後、図１７Ｃに示したように、仮基板３３の全面に埋込層１８を形成する。埋込層１８は、例えば、仮基板３３の全面に半導体層１０Ｓを埋め込むように絶縁材料を成膜した後、これをＣＭＰ（Chemical Mechanical Polishing）により平坦化して形成する。これにより、半導体層１０Ｓの周囲（周辺領域Ｒ２）および、半導体層１０Ｓの上面（仮基板３３から最も離れた面）を覆う埋込層１８が形成される。詳細は後述するが、本実施の形態では、このように半導体層１０Ｓと仮基板３３との段差を埋める埋込層１８が形成されるので、これらの段差に起因した製造工程の不具合の発生が抑えられる。
　埋込層１８を形成した後、図１７Ｄに示したように、埋込層１８を間にして半導体層１０Ｓに対向する配線層１０Ｗを形成する。例えば、埋込層１８上に、層間絶縁膜１９Ａおよび層間絶縁膜１９Ｂをこの順に成膜した後、層間絶縁膜１９Ａ，１９Ｂの第１電極１１に対向する領域に開口を形成する。この層間絶縁膜１９Ａ，１９Ｂの開口に、蒸着法，ＰＶＤ法またはメッキ法等により銅（Ｃｕ）膜を成膜した後、例えばＣＭＰ法を用いて銅膜の表面を研磨することによりコンタクト電極１９Ｅを形成する。例えば、このコンタクト電極１９Ｅの形成工程と同一工程で、周辺領域Ｒ２にはダミー電極１９ＥＤを形成する。ここでは、大口径の仮基板３３上に配線層１０Ｗを形成するので、大口径の基板用の種々の装置を用いることが可能となる。
　配線層１０Ｗを形成した後、図１７Ｅに示したように、配線層１０Ｗを間にして、仮基板３３に読出回路基板２０を貼り合わせる。このとき、読出回路基板２０には、予め配線層２０Ｗを形成しておく。読出回路基板２０の配線層２０Ｗは、コンタクト電極２２Ｅ、ダミー電極２２ＥＤを有しており、読出回路基板２０を仮基板３３に貼り合わせる際には、例えば、配線層２０Ｗのコンタクト電極２２Ｅ、ダミー電極２２ＥＤと配線層１０Ｗのコンタクト電極１９Ｅ、ダミー電極１９ＥＤとがＣｕＣｕ接合される。より具体的には、素子領域Ｒ１では、コンタクト電極１９Ｅとコンタクト電極２２Ｅとが接合された接合面Ｓ２が形成され、周辺領域Ｒ２ではダミー電極１９ＥＤとダミー電極２２ＥＤとが接合された接合面Ｓ２が形成される。ここでは、素子基板１０の周辺領域Ｒ２も、読出回路基板２０に接合される。
　仮基板３３に読出回路基板２０を貼り合わせた後、図１７Ｆに示したように、仮基板３３を除去する。仮基板３３は、例えば、機械研削，ウェットエッチングまたはドライエッチング等を用いることにより除去することができる。
　仮基板３３を除去した後、図１７Ｇに示したように、接着層Ｂ等も除去し、半導体層１０Ｓの表面を露出させる。このとき、半導体層１０Ｓの不要な層を除去するようにしてもよい。また、半導体層１０Ｓ開口部以外の絶縁層３３ＩＡまたは絶縁膜１７を一部残すようにしてもよく、あるいは、埋込層１８を途中まで掘り込んでもよい。
　続いて、図１７Ｈに示したように、仮基板３３が除去されることにより露出された半導体層１０Ｓの面（配線層１０Ｗが設けられた面と反対の面）上に第２電極１５およびパッシベーション膜１６Ａをこの順に形成する。その後、図１７Ｉに示したように、貫通孔Ｈ１および導電膜１５Ｂおよびパッシベーション膜１６Ｂをこの順に形成する。これにより、第２電極１５と読出回路基板２０とが電気的に接続される。
　最後に、図１７Ｊに示したように、素子基板１０を貫通し、読出回路基板２０のパッド電極２２Ｐに達する貫通孔Ｈ２を形成する。これにより、図１に示した受光素子１が完成する。
（１－３．受光素子の動作）
　受光素子１では、パッシベーション膜１６Ａ，１６Ｂ、第２電極１５および第２コンタクト層１４を介して、光電変換層１３へ光（例えば可視領域および赤外領域の波長の光）が入射すると、この光が光電変換層１３において吸収される。これにより、光電変換層１３では正孔（ホール）および電子の対が発生する（光電変換される）。このとき、例えば第１電極１１に所定の電圧が印加されると、光電変換層１３に電位勾配が生じ、発生した電荷のうち一方の電荷（例えば正孔）が、信号電荷として拡散領域１２Ａに移動し、拡散領域１２Ａから第１電極１１へ収集される。この信号電荷が、コンタクト電極１９Ｅ，２２Ｅを通じて半導体基板２１に移動し、画素Ｐ毎に読み出される。
（１－４．受光素子の作用・効果）
　本実施の形態の受光素子１は、半導体層１０Ｓの光入射面（面Ｓ１）側に設けられた第２電極１５上に設けられるパッシベーション膜１６Ａを、非還元性を有する材料を用いて形成しものである。非還元性を有する材料を用いてパッシベーション膜１６Ａを形成することにより、第２電極１５とパッシベーション膜１６Ａとの密着性が向上する。以下、これについて説明する。
　パッシベーション膜１６Ａ上には、ＯＰＢ（Optical Black）領域Ｒ１Ｂの遮光膜を兼ねる、読出回路基板２０から第２電極１５に電圧を供給するための配線（導電膜１５Ｂ）が形成される。しかしながら、この導電膜１５Ｂは、その成膜時の応力によって第２電極１５とパッシベーション膜１６Ａとの界面で剥がれを発生させる虞があり、製造歩留まりの低下の原因となる。一般的な受光素子では、第２電極１５はＩＴＯ等の酸化物透明電極材料によって形成され、パッシベーション膜１６Ａは窒化シリコン（ＳｉＮ）によって形成されている。第２電極１５とパッシベーション膜１６Ａとの界面での剥がれの原因としては、ＩＴＯの膜表面とＳｉＮとの反応が少ないことによる密着性の低さが考えられる。
　これに対し、本実施の形態の受光素子１では、第２電極１５上に直接形成されるパッシベーション膜１６Ａを、非還元性を有する材料、具体的には、Ｓｉ，Ｔｉ，Ｈｆ，ＺｒおよびＹ等の酸化物、窒化物あるいは酸窒化物を用いて形成するようにした。これにより、第２電極１５とパッシベーション膜１６Ａとの反応性が高まり、密着性が向上する。よって、導電膜１５Ｂの成膜時における応力による第２電極１５とパッシベーション膜１６Ａとの界面での剥がれの発生が低減されるようになる。即ち、製造歩留まりを向上させることが可能となる。
　また、導電膜１５Ｂの成膜時の応力は、半導体層１０Ｓ（具体的には、光電変換層１３）に歪みを生じさせ、暗示特性を悪化させる虞があるが、上記のように、第２電極１５と密着性の高い材料を用いてパッシベーション膜１６Ａを形成するようにしたので、暗示特性の悪化を防ぐことが可能となる。
　以上説明したように、本実施の形態の受光素子１では、非還元性を有する材料を用いて第２電極１５上に直接設けられるパッシベーション膜１６Ａを形成するようにしたので、第２電極１５とパッシベーション膜１６Ａとの密着性が向上する。よって、第２電極１５とパッシベーション膜１６Ａとの界面での剥がれの発生が低減され、製造歩留まりを向上させることが可能となる。また、暗示特性の悪化を防ぐことが可能となる。
　以下、第２，第３の実施の形態および第１～第３の実施の形態に対する変形例について説明するが、以降の説明において上記第１の実施の形態と同一構成部分については同一符号を付してその説明は適宜省略する。
＜２．第２の実施の形態＞
　図１８は、本開示の第２の実施の形態に係る受光素子（受光素子２）の断面構成を模式的に表したものである。受光素子２は、上記第１の実施の形態と同様に、例えばＩＩＩ－Ｖ族半導体等の化合物半導体材料を用いた赤外線センサ等に適用されるものであり、例えば、可視領域（例えば３８０ｎｍ以上７８０ｎｍ未満）～短赤外領域（例えば７８０ｎｍ以上２４００ｎｍ未満）の波長の光に、光電変換機能を有するものである。受光素子２は、読出回路基板２０から第２電極１５へ電圧を供給する導電膜３５Ｂを、アルミニウム（Ａｌ）を用いて形成したものである。
　導電膜３５Ｂは、ＯＰＢ領域Ｒ１Ｂから周辺領域Ｒ２の貫通孔Ｈ１にわたって設けられている。この導電膜３５Ｂは、ＯＰＢ領域Ｒ１Ｂに設けられたパッシベーション膜１６の開口１６Ｈで第２電極１５に接すると共に、貫通孔Ｈ１を介して読出回路基板２０の配線（後述の配線２２ＣＢ）に接している。これにより、読出回路基板２０から導電膜３５Ｂを介して第２電極１５に電圧が供給されるようになっている。導電膜３５Ｂは、このような第２電極１５への電圧供給経路として機能すると共に、遮光膜としての機能を有し、ＯＰＢ領域Ｒ１Ｂを形成する。
　導電膜３５Ｂは、例えば、膜応力が低く、且つ、赤外領域において、例えばタングステン（Ｗ）よりも遮光性能が高い材料により構成されている。具体的には、アルミニウム（Ａｌ）を用いて形成されている。導電膜３５Ｂは、例えば、バリアメタルとＡｌ膜との積層膜として形成することが好ましい。これにより、第２電極１５と接する開口１６Ｈ内におけるＡｌの酸化を防止することができる。バリアメタルとしては、例えば、チタン（Ｔｉ）または窒化チタン（ＴｉＮ）の単層膜、Ｔｉ／ＴｉＮの積層膜が挙げられる。この他、バリアメタルの材料としては、タンタル（Ｔａ）、タングステン（Ｗ）またはモリブデン（Ｍｏ）、あるいはその窒化物等を用いてもよい。
　導電膜３５Ｂは、さらに、表面に反射防止構造を有することが好ましい。具体的には、導電膜３５Ｂを構成するＡｌ膜上に、例えば３０ｎｍの厚みを有するＷ膜を積層することが好ましい。Ａｌ膜上にＷ膜を積層することにより、ゴーストの発生が抑制される。Ａｌ／Ｗの積層膜の加工が難しい場合には、Ａｌ膜とＷ膜との間に酸化シリコン（ＳｉＯｘ）膜や窒化シリコン（ＳｉＮ）膜を形成するようにしてもよい。なお、後述する第３の実施の形態のように、導電膜１５Ｂ上にブラックレジストからなる遮光膜３７を設ける等、金属膜以外の手法で対応できる場合には、反射防止構造は省略しても構わない。
　パッシベーション膜３６は、上記パッシベーション膜１６Ａ，１６Ｂと同様に、第２電極１５を光入射面Ｓ１側から覆っている。パッシベーション膜３６は、反射防止機能を有していてもよい。パッシベーション膜３６には、例えば窒化シリコン（ＳｉＮ），酸化アルミニウム（Ａｌ2Ｏ3），酸化ケイ素（ＳｉＯ2）および酸化タンタル（Ｔａ2Ｏ3）等を用いることができる。
　本実施の形態の受光素子２は、素子領域Ｒ１の周辺領域Ｒ２近傍において、パッシベーション膜１６に形成された開口１６Ｈを介して第２電極と電気的に接続される導電膜３５Ｂを、Ａｌを用いて形成するようにしたものである。Ａｌを用いて導電膜３５Ｂを形成することにより、導電膜３５Ｂの薄膜化が可能となる。以下、これについて説明する。
　図１９は、金属膜の透過分光測定より求めた、各種金属膜における波長と透過率との関係を表したものである。遮光膜を兼ねる導電膜３５Ｂに求められる遮光性能は以下のようにして求められる。

（数１）必要遮光性能　Ｎ［ｄＢ］＝ｄ［ｎｍ］×Ａ［ｄＢ／ｎｍ］・・・・・（１）

（ｄ：膜厚、Ａ：遮光性能、ｄＢ＝２０LogＴ（Ｔ：透過率））
　例えば、近赤外領域（設計波長１．５μｍ）の必要遮光性能を－１２０ｄＢとする。上記数式（１）を用いて各種金属膜を導電膜３５Ｂとして用いる場合の必要膜厚を求めると、例えば、波長１５００ｎｍでのＷ膜の遮光性能は、６０ｎｍの厚みで－３１ｄＢであり、－１２０ｄＢの遮光性能を得るためには、Ｗ膜では２４０ｎｍの厚みが必要になる。これに対して、波長１５００ｎｍでのＡｌ膜の遮光性能は、６０ｎｍの厚みのＡｌ膜では－８１ｄＢであり、－１２０ｄＢの遮光性能を得るためには、Ａｌ膜では９０ｎｍの厚みとなる。このように、Ｗ膜と比較してＡｌ膜では、より薄い厚みで同程度の遮光性能を得ることができる。
　以上説明したように、本実施の形態の受光素子２では、Ａｌを用いて導電膜３５Ｂを形成するようにしたので、上記第１の実施の形態のようにＷを用いて導電膜１５Ｂを形成した場合と比較して導電膜３５Ｂの薄膜化が可能となる。即ち、導電膜３５Ｂの成膜時における応力の発生が低減される。よって、製造歩留まりを向上させることが可能となる。また、暗示特性の悪化を防ぐことが可能となる。
　また、本実施の形態では、第２電極１５と接する開口１６Ｈ内において、第２電極１５と導電膜３５Ｂとの間に、導電膜３５Ｂを構成するＡｌの酸化を防止するためバリアメタルを形成するようにした。これにより、第２電極１５を構成する、例えばＩＴＯ膜によるＡｌの酸化が防止され、第２電極１５と導電膜３５Ｂとの低抵抗で安定な電気的接続が可能となる。
　更に、本実施の形態では、導電膜３５Ｂを構成するＡｌ膜上に、反射防止構造としてＷ膜を積層するようにした。図２０は、Ａｌ単層膜、Ｗ単層膜およびＡｌ／Ｗ積層膜の絶対反射率を表したものである。Ａｌの単層膜と比較して、Ａｌ膜上に３０ｎｍの厚みのＷ膜を積層したＡｌ／Ｗの積層膜とすることで、Ｗの単層膜と同程度の反射率となることがわかる。よって、導電膜３５Ｂによって反射された迷光によるゴーストの発生が抑えられるようになる。
　表１は、各種金属膜のスパッタ成膜条件および膜応力をまとめたものである。表２は、各種導電膜を導電膜３５Ｂとして用いる場合の各パラメータをまとめたものである。図２１は、表２に基づいた各種導電膜の膜厚とＳｉ基板の反り量との関係を表したものである。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
　サンプル１，２は比較例としてＷを用いたものであり、サンプル３～５は本実施の形態の導電膜３５Ｂに対応するものである。バリアメタル（Ｔｉ）を含む導電膜（サンプル２，４，５）は、合計の遮光性能が－１２０ｄＢを超えるようにＷおよびＡｌの膜厚を調整している。応力は、表１の条件を用いて各導電膜をスパッタ成膜した場合に得られた値を示しており、各導電膜のストレス値から合成されて生じるφ２００ｍｍウェハサイズのＳｉ基板の反り量で示している。ストレスおよび反り量が共に負の値は圧縮の方向、正の値は伸長の方向である。サンプル１，２のＷを用いた導電膜と比較して、Ａｌを用いたサンプル３～５では応力が大幅に低下していることが確認できる。
＜３．第３の実施の形態＞
　図２２は、本開示の第３の実施の形態に係る受光素子（受光素子３）の断面構成を模式的に表したものである。受光素子３は、上記第１の実施の形態と同様に、例えばＩＩＩ－Ｖ族半導体等の化合物半導体材料を用いた赤外線センサ等に適用されるものであり、例えば、可視領域（例えば３８０ｎｍ以上７８０ｎｍ未満）～短赤外領域（例えば７８０ｎｍ以上２４００ｎｍ未満）の波長の光に、光電変換機能を有するものである。受光素子３は、導電膜１５Ｂ上に、例えば、ブラックレジストからなる遮光膜３７が設けられたものである。
　遮光膜３７は、導電膜１５Ｂと共にＯＰＢ領域Ｒ１Ｂを形成するものである。遮光膜３７は、例えば、ブラックレジストを用いて形成されている。遮光膜３７の素子領域Ｒ１側の端面（面３７Ｓ）は、例えば導電膜１５Ｂの素子領域Ｒ１側の端面（面１５Ｓ）よりも素子領域Ｒ１側に延在している。換言すると、導電膜１５Ｂの素子領域Ｒ１側の端面（面１５Ｓ）は、遮光膜３７によって覆われている。導電膜１５Ｂおよび遮光膜３７の素子領域側の端面構造はこれに限らず、例えば、図２３に示したように、遮光膜３７の素子領域Ｒ１側の端面（面３７Ｓ）および導電膜１５Ｂの素子領域Ｒ１側の端面（面１５Ｓ）が同一面を形成していてもよい。あるいは、図２４に示したように、導電膜１５Ｂの素子領域Ｒ１側の端面（面１５Ｓ）が遮光膜３７の素子領域Ｒ１側の端面（面３７Ｓ）よりも素子領域Ｒ１側に張り出していてもよい。また、遮光膜３７は、必ずしも導電膜１５Ｂの直上に形成されている必要はなく、例えば、図２５に示したように、導電膜１５Ｂと遮光膜３７との間にパッシベーション膜３６Ｂが形成されていてもよい。
　以上のように、本実施の形態の受光素子３では、導電膜１５Ｂの上方に、例えば、ブラックレジストからなる遮光膜３７を設けるようにしたので、導電膜１５Ｂの薄膜化が可能となる。即ち、導電膜３５Ｂの成膜時における応力の発生が低減される。よって、製造歩留まりを向上させることが可能となる。また、暗示特性の悪化を防ぐことが可能となる。更に、フレアの発生も低減することが可能となる。
　なお、上記第２の実施の形態および第３の実施の形態では、パッシベーション膜３６を、例えば窒化シリコン（ＳｉＮ），酸化アルミニウム（Ａｌ2Ｏ3），酸化ケイ素（ＳｉＯ2）および酸化タンタル（Ｔａ2Ｏ3）等を用いて形成した例を示したが、これに限らない。上記受光素子２および受光素子３は、それぞれ、上記第１の実施の形態におけるパッシベーション膜１６Ａのように、Ｓｉ，Ｔｉ，Ｈｆ，ＺｒおよびＹ等の酸化物、窒化物あるいは酸窒化物を用いて形成するようにしてもよい。また、例えば、受光素子３は、受光素子１を構成するパッシベーション膜１６と、受光素子２を構成する導電膜３５Ｂとを組み合わせた構成としてもよい。上記第１～第３の実施の形態の構成を組み合わせることにより、製造歩留まりをさらに向上させることが可能となる。また、暗示特性の悪化をより防ぐことが可能となる。
＜４．変形例１＞
　図２６は、上記第１～第３の実施の形態の変形例１に係る受光素子（受光素子４）の要部の断面構成を表したものである。この受光素子４は、埋込層１８が、積層された第１埋込層１８Ａおよび第２埋込層１８Ｂを含んでいる。この点を除き、受光素子４は受光素子１と同様の構成および効果を有している。なお、図２６では、一例として図１に示した受光素子１を基にした断面構成を表している。また、図２６では、簡略化のためパッシベーション膜１６Ａ，１６Ｂはまとめてパッシベーション膜１６として示している。
　第１埋込層１８Ａは、周辺領域Ｒ２に配置され、第２埋込層１８Ｂよりも光入射面Ｓ１側に設けられている。具体的には、第１埋込層１８Ａは、第２埋込層１８Ｂとパッシベーション膜１６との間に配置され、半導体層１０Ｓの端面を覆っている。
　第２埋込層１８Ｂは、素子領域Ｒ１および周辺領域Ｒ２にわたって設けられている。素子領域Ｒ１の第２埋込層１８Ｂは、配線層１０Ｗと半導体層１０Ｓとの間に配置され、第１電極１１の下面および側面と共に、半導体層１０Ｓの下面（読出回路基板２０との対向面）を覆っている。周辺領域Ｒ２の第２埋込層１８Ｂは、配線層１０Ｗと第１埋込層１８Ａとの間に配置されている。第１埋込層１８Ａの構成材料および第２埋込層１８Ｂの構成材料は、同じであってもよく、異なっていてもよい。第１埋込層１８Ａの厚みと第２埋込層１８Ｂの厚みとは同じであってもよく、異なっていてもよい。
　絶縁膜１７は、素子領域Ｒ１および周辺領域Ｒ２にわたって略同一平面上に設けられている。この絶縁膜１７は、素子領域Ｒ１の半導体層１０Ｓと第２埋込層１８Ｂとの間に配置されると共に、周辺領域Ｒ２の第１埋込層１８Ａと第２埋込層１８Ｂとの配置されている。
　このような受光素子４は、例えば次のようにして製造することができる。図２７Ａ～図３０Ｂは、受光素子４の製造工程を工程順に表したものである。
　まず、上記第１の実施の形態で説明したのと同様にして、仮基板３３上の半導体層１０Ｓを複数のチップ形状に成形する（図１４Ｂ）。
　次いで、図２７Ａに示したように、仮基板３３の全面に第１埋込層１８Ａを形成する。第１埋込層１８Ａは、例えば、仮基板３３の全面に半導体層１０Ｓを埋め込むように、絶縁材料を成膜した後、これをＣＭＰにより平坦化して形成する。これにより、半導体層１０Ｓの周囲を覆う第１埋込層１８Ａが形成される。このとき、半導体層１０Ｓの上面が第１埋込層１８Ａから露出されていてもよい。
　第１埋込層１８Ａを形成した後、図２７Ｂに示したように、例えば、絶縁膜１７により形成したマスクを用いて、半導体層１０Ｓに拡散領域１２Ａを形成する。絶縁膜１７は、第１埋込層１８Ａ上に形成される。
　拡散領域１２Ａを形成するためのマスクは、図２８に示したように、第１埋込層１８Ａにより形成するようにしてもよく、あるいは、図２９に示したように、第１埋込層１８Ａおよび絶縁膜１７により形成するようにしてもよい。
　半導体層１０Ｓに拡散領域１２Ａを形成した後、図３０Ａに示したように、絶縁膜１７の開口に第１電極１１を形成する。
　第１電極１１を形成した後、図３０Ｂに示したように、第１電極１１を覆うようにして、第１埋込層１８Ａ上に、第２埋込層１８Ｂを形成する。第２埋込層１８Ｂは、仮基板３３の全面に絶縁材料を成膜した後、これをＣＭＰにより平坦化して形成する。これ以降の工程は、上記第１の実施の形態で説明したのと同様にして（図２８Ｄ～図２８Ｊ）、受光素子４を完成させる。
　本変形例のように、埋込層１８を第１埋込層１８Ａおよび第２埋込層１８Ｂの積層構造により構成するようにしてもよい。この場合にも、上記第１の実施の形態と同等の効果を得ることができる。
＜５．変形例２＞
　図３１は、上記第１～第３の実施の形態の変形例２に係る受光素子（受光素子５）の要部の断面構成を表したものである。この受光素子５は、素子基板１０の光入射面Ｓ１（読出回路基板２０との対向面と反対面）にカラーフィルタ層４１およびオンチップレンズ（集光レンズ）４２を有している。この点を除き、受光素子５は受光素子１と同様の構成および効果を有している。なお、図３１では、一例として図１に示した受光素子１を基にした断面構成を表している。また、図３１では、簡略化のためパッシベーション膜１６Ａ，１６Ｂはまとめてパッシベーション膜１６として示している。
　例えば、受光素子５では、素子基板１０のパッシベーション膜１６上に、平坦化膜１６Ｃを間にして、カラーフィルタ層４１およびオンチップレンズ４２がこの順に設けられている。カラーフィルタ層４１は、ＩＲ（Infrared）フィルタを含んでいてもよい。カラーフィルタ層４１を設けることにより、画素Ｐ毎に対応する波長の受光データを得ることができる。
　オンチップレンズ４２は、受光素子１に入射した光を光電変換層１３に集めるためのものである。オンチップレンズ４２は、例えば有機材料または酸化シリコン（ＳｉＯ2）等により構成されている。受光素子５では、周辺領域Ｒ２に埋込層１８が設けられているので、素子基板１０の素子領域Ｒ１と周辺領域Ｒ２との間の段差が小さくなり、あるいは、無くなり、平坦な光入射面Ｓ１が形成される。これにより、例えばフォトリソグラフィ工程を用いて、高い精度でオンチップレンズ４２を形成することが可能となる。例えば、カラーフィルタ層４１およびオンチップレンズ４２は、素子領域Ｒ１内で終端している。パッシベーション膜１６とカラーフィルタ層４１との間に配置された平坦化膜１６Ｃは、例えば、素子領域Ｒ１から周辺領域Ｒ２にわたって設けられており、周辺領域Ｒ２内で終端されている。カラーフィルタ層４１、オンチップレンズ４２および平坦化膜１６Ｃは、各々、素子領域Ｒ１内、または周辺領域Ｒ２内のいずれの位置で終端されていてもよい。
　本変形例のように、素子基板１０の光入射面Ｓ１にカラーフィルタ層４１およびオンチップレンズ４２を設けるようにしてもよい。この場合にも、上記第１の実施の形態と同等の効果を得ることができる。また、埋込層１８により平坦化された光入射面Ｓ１には、高い精度で容易にオンチップレンズ４２を形成することができる。
＜６．変形例３＞
　図３２Ａ～図３２Ｅは、上記第１～第３の実施の形態の変形例３に係る受光素子（図３３の受光素子６）の製造工程を工程順に表したものである。この受光素子６は、半導体層１０Ｓを保護するためのキャップ層（図３２Ａのキャップ層３５）を形成した後に、このキャップ層を間にして半導体層１０Ｓを仮基板３３に接合し、製造される。この点を除き、受光素子６は、受光素子１と同様の構成を有し、その作用および効果も同様である。なお、図３３では、一例として図１に示した受光素子１を基にした断面構成を表している。また、図３３では、簡略化のためパッシベーション膜１６Ａ，１６Ｂはまとめてパッシベーション膜１６として示している。
　受光素子６は、キャップ層３５を用いて、例えば次のようにして製造することができる。
　まず、図３２Ａに示したように、成長基板３１上に、例えば、半導体層１０Ｓおよびｉ型のＩｎＧａＡｓからなるキャップ層３５をこの順にエピタキシャル成長により形成する。半導体層１０Ｓとしては、例えば、ｎ型のＩｎＰからなる第１コンタクト層１２、ｉ型またはｎ型のＩｎＧａＡｓからなる光電変換層１３およびｎ型のＩｎＰからなる第２コンタクト層１４をこの順に形成する。
　キャップ層３５は、半導体層１０Ｓと、半導体層１０Ｓを仮基板３３に接合するための接着層Ｂとが直に接することを防ぐためのものである。半導体層１０Ｓに接着層Ｂが接したまま、工程を進めると、半導体層１０Ｓの特性が低下するおそれがある。あるいは、仮基板３３から半導体層１０Ｓが剥がれてしまうおそれもある。半導体層１０Ｓが、接着層Ｂから剥がれるおそれもある。半導体層１０Ｓと接着層Ｂとの間にキャップ層３５を形成しておくことにより、このような特性低下および膜剥がれ等の発生を抑えることができる。キャップ層３５は、半導体層１０Ｓ（より具体的には、第２コンタクト層１４）上にエピタキシャル成長可能な半導体材料であればよく、例えばＩｎＧａＡｓまたはＩｎＡｓＳｂ等を用いることができる。
　半導体層１０Ｓ上にキャップ層３５を形成した後、キャップ層３５上に、例えば酸化シリコン（ＳｉＯ2）を含む接着層Ｂを成膜する。
　続いて、図３２Ｂに示したように、この接着層Ｂを間にして、成長基板３１を大口径の仮基板３３に接合する。このとき、接着層Ｂと第２コンタクト層１４との間にキャップ層３５が介在する。接着層Ｂには、例えばテトラエトキシシラン（ＴＥＯＳ）および酸化シリコン（ＳｉＯ2）等を用いることができる。
　次に、上記第１の実施の形態で説明したのと同様にして、成長基板３１の除去、半導体層１０Ｓの成形、純物拡散による拡散領域１２Ａの形成、第１電極１１の形成および埋込層１８の形成をこの順に行う（図１１Ａ～図１７Ｃ参照）。この後、図３２Ｃに示したように、埋込層１８上に配線層１０Ｗを形成する。本実施の形態では、受光素子１と同様に、半導体層１０Ｓと仮基板３３との段差を埋める埋込層１８が形成されるので、これらの段差に起因した製造工程の不具合の発生が抑えられる。また、成長基板３１の除去、拡散領域１２Ａの形成および配線層１０Ｗの形成等の工程で、接着層Ｂと第２コンタクト層１４との間にキャップ層３５が介在しているので、半導体層１０Ｓの特性低下および膜剥がれ等の発生を抑えることができる。
　配線層１０Ｗを形成した後、上記第１の実施の形態で説明したのと同様にして、配線層１０Ｗを間にして仮基板３３を読出回路基板２０に貼り合わせる（図３２Ｄ）。
　次に、図３２Ｅに示したように、仮基板３３、接着層Ｂおよびキャップ層３５をこの順に除去して、第２コンタクト層１４を露出させる。仮基板３３の除去は、上記第１の実施の形態で説明したのと同様に行う。接着層Ｂおよびキャップ層３５は、例えばウェットエッチングにより除去することができる。接着層Ｂのウェットエッチングには、例えばＨＦ（Hydrogen Fluoride）またはＢＨＦ（Buffered Hydrogen Fluoride）等を用いることができる。キャップ層３５のウェットエッチングには、例えば、酸および酸化剤の混合液を用いることができる。酸としては、例えば、ＨＦ，塩酸（ＨＣｌ）またはリン酸（Ｈ3ＰＯ4）等を用いることができ、酸化剤としては、例えば、過酸化水素水またはオゾン水等を用いることができる。接着層Ｂおよびキャップ層３５をドライエッチングにより除去することも可能であるが、ウェットエッチングにより除去することが好ましい（後述）。
　図３４Ａは図３２Ｅに示した部分Ｒを拡大して表した一例である。接着層Ｂおよびキャップ層３５を除去する領域は、例えば、平面視で半導体層１０Ｓの面積よりも小さくする。これにより、半導体層１０Ｓの光入射面Ｓ１側（読出回路基板２０との対向面と反対面）の周縁、より具体的には、第２コンタクト層１４の端部上にキャップ層３５および接着層Ｂが残存する。なお、キャップ層３５は、接着層Ｂに対してへこんでいてもよく、あるいは、突出していてもよい。
　キャップ層３５を除去した後の工程は、上記第１の実施の形態で説明したのと同様にして（図１７Ｈ～図１７Ｊ参照）、受光素子６を完成させる。
　図３３は、このようにして製造した受光素子６の要部の断面構成の一例を表している。
　図３４Ｂは図３３に示した部分Ｒを拡大して表した一例である。このように、キャップ層３５および接着層Ｂが残存した状態で、第２電極１５およびパッシベーション膜１６が形成されてもよい。このとき、第２電極１５は、第２コンタクト層１４に接すると共に、キャップ層３５および接着層Ｂに接する。埋込層１８は、キャップ層３５および接着層Ｂの厚み分、半導体層１０Ｓよりも光入射面Ｓ１（読出回路基板２０と反対）側に突出している。
　接着層Ｂおよびキャップ層３５を除去することにより形成される開口、即ち、第２コンタクト層１４を露出させる開口は、図３４Ｃに示したように、テーパ形状を有していることが好ましい。このようなテーパ形状の開口に、第２電極１５を形成することにより、第２電極１５のカバレッジが向上する。例えば、ウェットエッチングを用いて、接着層Ｂおよびキャップ層３５を除去することにより、テーパ形状の開口が形成される。このため、接着層Ｂおよびキャップ層３５は、ウェットエッチングにより除去することが好ましい。
　図３５Ａは図３２Ｅに示した部分Ｒ、図３５Ｂは図３３に示した部分Ｒをそれぞれ拡大して表した他の例である。このように、接着層Ｂおよびキャップ層３５を除去する領域を、例えば、平面視で半導体層１０Ｓの面積と同じにしてもよい。これにより、第２コンタクト層１４の端部上のキャップ層３５が除去される。このようにして形成された受光素子６には、第２コンタクト層１４の上面（光入射面Ｓ１側の面）と接着層Ｂの下面（読出回路基板２０側の面）との位置がずれ、これらの間にキャップ層３５に起因した段差が形成される。また、第２電極１５は、第２コンタクト層１４に接すると共に、接着層Ｂに接する。
　接着層Ｂおよびキャップ層３５を除去することにより形成される開口、即ち、第２コンタクト層１４を露出させる開口は、図３５Ｃに示したように、テーパ形状を有していることが好ましい。
　図３６Ａは図３２Ｅに示した部分Ｒ、図３６Ｂは図３３に示した部分Ｒをそれぞれ拡大して表したその他の例である。このように、接着層Ｂおよびキャップ層３５を除去する領域を、例えば、平面視で半導体層１０Ｓの面積よりも大きくしてもよい。これにより、第２コンタクト層１４の端部上のキャップ層３５が除去される。このようにして形成された受光素子６には、半導体層１０Ｓの端面と埋込層１８との間にエッチングに起因した凹部１８Ｒが形成される。また、第２電極１５は、第２コンタクト層１４に接すると共に、凹部１８Ｒを埋め、更に、接着層Ｂに接する。
　接着層Ｂおよびキャップ層３５を除去することにより形成される開口、即ち、第２コンタクト層１４を露出させる開口は、図３６Ｃに示したように、テーパ形状を有していることが好ましい。
　図３６Ｄに示したように、接着層Ｂおよびキャップ層３５を除去する領域を更に大きくして、キャップ層３５と共に接着層Ｂを除去するようにしてもよい。
　このような方法で形成した受光素子６も、上記受光素子１で説明したのと同様に、埋込層１８を形成するので、半導体層１０Ｓと仮基板３３との段差に起因した製造工程の不具合の発生を抑えることができる。また、キャップ層３５を形成するので、半導体層１０Ｓ（第２コンタクト層１４）と接着層Ｂとの接触を防ぐことができる。
　受光素子６には、第２コンタクト層１４の端部上にキャップ層３５が残存していてもよく（図３４Ａ～図３４Ｃ）、キャップ層３５が完全に除去されていてもよい。キャップ層３５が完全に除去された受光素子６には、例えば、第２コンタクト層１４の上面と接着層Ｂの下面との段差（図３５Ａ～図３５Ｃ）または、半導体層１０Ｓの端面と埋込層１８との間の凹部１８Ｒ（図３６Ａ～図３６Ｄ）が設けられている。受光素子６では、埋込層１８が、キャップ層３５および接着層Ｂの厚み分、半導体層１０Ｓよりも光入射面Ｓ１側に突出している。
＜７．変形例４＞
　図３７，図３８は、上記第２，第３の実施の形態の変形例４に係る受光素子（受光素子７Ａ，７Ｂ）の断面構成を模式的に表したものである。この受光素子７Ａ，７Ｂは、第１コンタクト層５２、光電変換層５３および第２コンタクト層５４が、複数の画素Ｐに対して共通の半導体層５０Ｓを構成しており、この半導体層５０Ｓの光入射面Ｓ１側の隣り合う複数の画素Ｐの間に、遮光性を有する第２電極５５が設けられている。この点を除き、受光素子７Ａ，７Ｂは、受光素子１と同様の構成を有し、その作用および効果も同様である。
　素子基板５０は、上記第１の実施の形態と同様に、読出回路基板６０に近い位置から、層間絶縁膜５８Ｂ，５８Ａ、第１コンタクト層５２、光電変換層５３、第２コンタクト層５４および第２電極５５をこの順に有している。更に、第２コンタクト層５４、第２電極５５、埋込層５７および貫通電極５７Ｖ上には、パッシベーション膜５９が設けられている。層間絶縁膜５８には、第１電極５１を含む配線層５０Ｗが設けられている。配線層５０Ｗは、層間絶縁膜５８Ａ，５８Ｂ中に、コンタクト電極５８ＥＡ，５８ＥＢ，ダミー電極５８ＥＤを有している。半導体層５０Ｓの配線層５０Ｗとの対向面および端面（側面）は、絶縁膜５６により覆われている。読出回路基板６０は、素子基板５０の接合面Ｓ２に接する配線層６０Ｗと、この配線層６０Ｗを間にして素子基板５０に対向する半導体基板６１とを有している。
　第２電極５５は、キャップ層５５Ａおよび遮光膜５５Ｂがこの順に積層された構成を有し、例えば、第２コンタクト層５４上（光入射面側）の隣り合う画素Ｐの間に、例えば格子状に設けられている。第２電極５５を格子状に設けることにより、電子取り出しの抵抗が低減され、第２コンタクト層５４への低抵抗化の要求が小さくなり、第２コンタクト層５４を薄膜化することが可能となる。遮光膜５５Ｂは、例えば、上記第２の実施の形態における導電膜３５Ｂのように、アルミニウム（Ａｌ）膜を用いて形成することができる。この他、タングステン（Ｗ）膜、銅（Ｃｕ）膜、および銀（Ａｇ）膜等を用いてもよい。遮光膜５５Ｂは、例えば、チタン（Ｔｉ）膜あるいは窒化チタン（ＴｉＮ）膜等のバリアメタル膜を介してキャップ層５５Ａ上に積層されていることが好ましい。これにより、キャップ層５５Ａと遮光膜５５Ｂとの間には、オーミックコンタクトが形成される。
　素子領域Ｒ１の周辺領域Ｒ２近傍の遮光膜５５Ｂ上には、図３８に示したように、例えばブラックレジストからなる遮光膜３７を積層するようにしてもよい。
　第２電極５５は、例えば、遮光膜５５Ｂをドライエッチングでパターニングしたのち、この遮光膜５５Ｂをメタルマスクとして、キャップ層５５Ａをウェットエッチングにてパターニングして形成する。このようにウェットエッチングにてキャップ層５５Ａをパターニングした場合、格子状にパターニングされたキャップ層５５Ａ（例えば、Ｎ＋ＩｎＧａＡｓ層）の断面形状は、結晶面方位により異なる特徴を有する。一般に、１００面のＩｎＧａＡｓ／ＩｎＰ結晶は、（０１１）面断面方向では逆テーパに、（０１１）面に対して９０°回転した方向では順テーパ状に加工される。
　読出回路基板６０は、上記第１の実施の形態と同様に、いわゆるＲＯＩＣ（Readout integrated circuit）であり、素子基板５０の接合面Ｓ２に接する配線層６０Ｗおよび配線層６０Ｗを間にして素子基板５０に対向する半導体基板６１とを有している。半導体基板６１は、配線層６０Ｗを支持するためのものであり、例えば、シリコン（Ｓｉ）により構成されている。配線層６０Ｗは、例えば、層間絶縁膜６２（６２Ａ，６２Ｂ）中に、コンタクト電極６２ＥＡ，６２ＥＢ、ダミー電極６２ＥＤ、画素回路６２ＣＡ、配線６２ＣＢおよびパッド電極６２Ｐを有している。層間絶縁膜６２Ａ，６２Ｂは、例えば、無機絶縁材料により構成されている。この無機絶縁材料としては、例えば、窒化シリコン（ＳｉＮ）、酸化アルミニウム（Ａｌ2Ｏ3）、酸化ケイ素（ＳｉＯ2）および酸化ハフニウム（ＨｆＯ2）等が挙げられる。層間絶縁膜６２Ａ，６２Ｂは、互いに異なる無機絶縁材料を用いて形成してもよいし、同一の無機絶縁材料を用いて形成するようにしてもよい。
　以上のように、隣り合う画素Ｐの間に遮光性を有する第２電極を形成することにより、例えば、上記第２の実施の形態に効果に加えて、隣接画素領域からの光の漏れ込みを低減することが可能となる。また、第２電極５５は、キャップ層５５Ａおよび、例えば金属膜を用いて形成された遮光膜５５Ｂの積層構造を有している。このように、キャップ層５５Ａおよび遮光膜５５Ｂがこの順に積層された構成とすることにより、透明電極の形成や、第２コンタクト層５４の厚膜化が不要となる。また、遮光膜５５Ｂのパターニング時における光電変換部（具体的には、第２コンタクト層５４）へのダメージが低減される。よって、感度を向上させることが可能となる。
＜８．変形例５＞
　図３９は、上記第１～第３の実施の形態の変形例５に係る受光素子（受光素子８）の断面構成を模式的に表したものである。この受光素子８は、化合物半導体材料を含む素子基板１０とシリコン（Ｓｉ）を含む半導体層（半導体層７１Ｓ、第２半導体層）との積層構造を有している。この点を除き、受光素子８は、受光素子１と同様の構成を有し、その作用および効果も同様である。なお、図３９では、一例として図１に示した受光素子１を基にした断面構成を表している。また、図３９では、簡略化のためパッシベーション膜１６Ａ，１６Ｂはまとめてパッシベーション膜１６として示している。
　受光素子８は、素子基板１０の光入射面Ｓ１に、半導体層７１Ｓに電気的に接続された配線層７１Ｗ、半導体層７１Ｓ、カラーフィルタ層４１およびオンチップレンズをこの順に有している。
　半導体層７１Ｓには、画素Ｐ毎にｐｎ接合を有するフォトダイオードＰＤが設けられている。配線層７１Ｗは複数の配線を含んでおり、例えばフォトダイオードＰＤで生成した信号電荷が、この配線層７１Ｗにより画素Ｐ毎に読出回路基板２０に移動するようになっている。
　受光素子８では、例えば、可視領域および赤外領域の波長の光の光電変換がなされる。例えば、可視領域の波長の光は、オンチップレンズ４２およびカラーフィルタ層４１を介して半導体層７１Ｓに入射し、フォトダイオードＰＤで光電変換される。一方、赤外領域の波長の光は、半導体層７１Ｓを透過して、素子基板１０の光電変換層１３で光電変換される。フォトダイオードＰＤで発生した信号電荷および光電変換層１３で発生した信号電荷は、読出回路基板２０で読み出される。
　本実施の形態の受光素子８も、上記受光素子１，２で説明したのと同様に、埋込層１８を形成するので、半導体層１０Ｓと仮基板３３との段差に起因した製造工程の不具合の発生を抑えることができる。また、素子基板１０に半導体層７１Ｓが積層されているので、１つの画素Ｐで、可視領域および赤外領域の波長の光を光電変換することができる。よって、１つの画素Ｐから取得可能な情報量を増やすことが可能となる。
＜９．適用例１＞
　上記実施の形態等において説明した受光素子１（または、受光素子１，２，３，４，５，６，７Ａ，７Ｂ，８、以下、まとめて受光素子１という）は、例えば、撮像素子に適用される。この撮像素子は、例えば赤外線イメージセンサである。
＜１０．適用例２＞
　上述の撮像素子は、例えば赤外領域を撮像可能なカメラなど、様々なタイプの電子機器に適用することができる。図４０に、その一例として、電子機器９（カメラ）の概略構成を示す。この電子機器９は、例えば静止画または動画を撮影可能なカメラであり、受光素子１により構成された撮像素子９Ａと、光学系（光学レンズ）３１０と、シャッタ装置３１１と、撮像素子９Ａおよびシャッタ装置３１１を駆動する駆動部３１３と、信号処理部３１２とを有する。
　光学系３１０は、被写体からの像光（入射光）を撮像素子９Ａへ導くものである。この光学系３１０は、複数の光学レンズから構成されていてもよい。シャッタ装置３１１は、撮像素子９Ａへの光照射期間および遮光期間を制御するものである。駆動部３１３は、撮像素子９Ａの転送動作およびシャッタ装置３１１のシャッタ動作を制御するものである。信号処理部３１２は、撮像素子９Ａから出力された信号に対し、各種の信号処理を行うものである。信号処理後の映像信号Ｄoutは、メモリなどの記憶媒体に記憶されるか、あるいは、モニタ等に出力される。
　更に、本実施の形態等において説明した受光素子１は、下記電子機器（カプセル内視鏡および車両等の移動体）にも適用することが可能である。
＜１１．応用例１（内視鏡手術システム）＞
　本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
　図４１は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
　図４１では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
　内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
　鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
　カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ: Camera Control Unit）１１２０１に送信される。
　ＣＣＵ１１２０１は、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
　表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
　光源装置１１２０３は、例えばＬＥＤ（light emitting diode）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
　入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
　処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
　なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
　また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
　また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Narrow Band Imaging）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ICG）等の試薬を体組織に局注すると共に当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
　図４２は、図４１に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
　カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
　レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
　撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（dimensional）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
　また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
　駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
　通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
　また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
　なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Auto Exposure）機能、ＡＦ（Auto Focus）機能及びＡＷＢ（Auto White Balance）機能が内視鏡１１１００に搭載されていることになる。
　カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
　通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
　また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
　画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
　制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
　また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
　カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
　ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
　以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１１４０２に適用され得る。撮像部１１４０２に本開示に係る技術を適用することにより、より鮮明な術部画像を得ることができるため、術者が術部を確実に確認することが可能になる。
　なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
＜１２．応用例２（移動体）＞
　本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図４３は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図４３に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させると共に、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図４３の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図４４は、撮像部１２０３１の設置位置の例を示す図である。
　図４４では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
　撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図４４には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。撮像部１２０３１に本開示に係る技術を適用することにより、より見やすい撮影画像を得ることができるため、ドライバの疲労を軽減することが可能になる。
　更に、本実施の形態等において説明した受光素子１は、監視カメラ，生体認証システムおよびサーモグラフィ等の電子機器にも適用することが可能である。監視カメラは、例えばナイトビジョンシステム（暗視）のものである。受光素子１を監視カメラに適用することにより、夜間の歩行者および動物等を遠くから認識することが可能となる。また、受光素子１を車載カメラとして適用すると、ヘッドライトや天候の影響を受けにくい。例えば、煙および霧等の影響を受けずに、撮影画像を得ることができる。更に、物体の形状の認識も可能となる。また、サーモグラフィでは、非接触温度測定が可能となる。サーモグラフィでは、温度分布や発熱も検出可能である。加えて、受光素子１は、炎，水分またはガス等を検知する電子機器にも適用可能である。
　以上、第１～第３の実施の形態、変形例１～５および適用例ならびに応用例を挙げて説明したが、本開示内容は上記実施の形態等に限定されるものではなく、種々変形が可能である。例えば、上記変形例１～３，５は、上記第１の実施の形態の変形例として説明したが、第２の実施の形態および第３の実施の形態の変形例としても適用できる。
　また、上記実施の形態等において説明した受光素子の層構成は一例であり、更に他の層を備えていてもよい。また、各層の材料や厚みも一例であって、上述のものに限定されるものではない。例えば、上記実施の形態等では、第１コンタクト層１２、光電変換層１３および第２コンタクト層１４により半導体層１０Ｓを構成する場合について説明したが、半導体層１０Ｓは光電変換層１３を含んでいればよい。例えば、第１コンタクト層１２および第２コンタクト層１４を設けなくてもよく、あるいは、他の層を含んでいてもよい。
　更に、上記実施の形態等では、便宜上、信号電荷が正孔である場合について説明したが、信号電荷は電子であってもよい。例えば、拡散領域がｎ型の不純物を含んでいてもよい。
　加えて、上記実施の形態等では、本技術の半導体素子の一具体例の受光素子を説明したが、本技術の半導体素子は受光素子以外であってもよい。例えば、本技術の半導体素子は、発光素子であってもよい。
　また、上記実施の形態等において説明した効果は一例であり、他の効果であってもよいし、更に他の効果を含んでいてもよい。
　尚、本開示は、以下のような構成であってもよい。以下の構成の第１の本技術によれば、光透過性を有する第２電極上に、非還元性を有する絶縁層を設けるようにしたので、第２電極と絶縁層との密着性が向上する。第２の本技術によれば、絶縁層上に設けられ、素子領域の周辺領域近傍に設けられた開口を介して第２電極と電気的に接続される導電膜を、アルミニウム（Ａｌ）を用いて形成するようにしたので、導電膜の厚みが削減される。第３の本技術によれば、絶縁層上に設けられ、素子領域の周辺領域近傍に設けられた開口を介して第２電極と電気的に接続される導電膜上に、さらにブラックレジストからなる遮光膜を設けるようにしたので、導電膜の厚みが削減される。よって、製造歩留まりを向上させることが可能となる。
（１）
　配線層と化合物半導体材料を含む第１半導体層とが積層して設けられた素子領域、および前記素子領域の外側の周辺領域を有する素子基板と、
　前記配線層を間にして前記第１半導体層に対向し、前記配線層を介して前記第１半導体層に電気的に接続された読出回路基板と、
　前記配線層に設けられると共に、前記第１半導体層に電気的に接続された第１電極と、
　前記第１半導体層を間にして前記第１電極に対向する第２電極と、
　前記第２電極上に設けられると共に、非還元性を有する絶縁層と
　を備えた半導体素子。
（２）
　前記絶縁層は、酸化物（ＭxＯy）、窒化物（ＭxＮy）および酸窒化物（ＭxＯyＮz）のうちのいずれかを含む、前記（１）に記載の半導体素子。
（Ｍは、ケイ素（Ｓｉ），チタン（Ｔｉ），ハフニウム（Ｈｆ），ジルコニウム（Ｚｒ）およびイットリウム（Ｙ）のうちのいずれかである。ｘ，ｙ，ｚは１以上の整数である。）
（３）
　前記絶縁層は、２．０ｇ／ｃｍ3以上８．０ｇ／ｃｍ3以下の膜密度を有する酸化膜によって形成されている、前記（１）または（２）に記載の半導体素子。
（４）
　前記絶縁層は多層構造を有する、前記（１）乃至（３）のうちのいずれかに記載の半導体素子。
（５）
　前記絶縁層は前記素子領域の前記周辺領域の近傍に開口を有し、
　前記周辺領域の近傍において、前記絶縁層の上方に、前記開口を介して前記第２電極と電気的に接続される導電膜をさらに有する、前記（１）乃至（４）のうちのいずれかに記載の半導体素子。
（６）
　前記導電膜は、アルミニウム（Ａｌ）を用いて形成されている、前記（５）に記載の半導体素子。
（７）
　前記開口内において、さらに、前記第２電極と前記導電膜との間にバリアメタルを有する、前記（６）に記載の半導体素子。
（８）
　前記導電膜は、前記素子領域の前記周辺領域の近傍から前記周辺領域にかけて設けられている、前記（５）乃至（７）のうちのいずれかに記載の半導体素子。
（９）
　前記素子基板は、さらに、前記周辺領域に、前記読出回路基板まで貫通する貫通孔を有し、
　前記導電膜は、前記貫通孔を介して前記読出回路基板と電気的に接続されている、前記（５）乃至（８）のうちのいずれかに記載の半導体素子。
（１０）
　前記導電膜は遮光性を有する、前記（５）乃至（９）のうちのいずれかに記載の半導体素子。
（１１）
　前記導電膜の上方にブラックレジストからなる遮光膜をさらに有する、前記（５）乃至（１０）のうちのいずれかに記載の半導体素子。
（１２）
　前記遮光膜の前記素子領域側の端面は、前記導電膜の前記素子領域側の端面よりも前記素子領域側に延在している、前記（１１）に記載の半導体素子。
（１３）
　前記素子基板の前記周辺領域は、前記読出回路基板との接合面を有する、前記（１）乃至（１２）のうちのいずれかに記載の半導体素子。
（１４）
　前記素子基板の前記素子領域は、前記周辺領域の前記接合面と同一平面上で、前記読出回路基板に接合されている、前記（１３）に記載の半導体素子。
（１５）
前記素子基板は、更に、前記周辺領域に前記第１半導体層を囲む埋込層を有する、前記（１３）または（１４）に記載の半導体素子。
（１６）
　前記化合物半導体材料は、赤外領域の波長の光を吸収する、前記（１）乃至（１５）のうちのいずれかに記載の半導体素子。
（１７）
　前記化合物半導体材料は、ＩｎＧａＡｓ，ＩｎＡｓＳｂ，ＩｎＡｓ，ＩｎＳｂおよびＨｇＣｄＴｅのうちのいずれか１つである、前記（１）乃至（１６）のうちのいずれかに記載の半導体素子。
（１８）
　更に、前記第１半導体層の前記読出回路基板との対向面とは反対面側に、オンチップレンズを有する、前記（１）乃至（１７）のうちのいずれかに記載の半導体素子。
（１９）
　配線層と化合物半導体材料を含む第１半導体層とが積層して設けられた素子領域、および前記素子領域の外側の周辺領域を有する素子基板と、
　前記配線層を間にして前記第１半導体層に対向し、前記配線層を介して前記第１半導体層に電気的に接続された読出回路基板と、
　前記配線層に設けられると共に、前記第１半導体層に電気的に接続された第１電極と、
　前記第１半導体層を間にして前記第１電極に対向する第２電極と、
　前記第２電極上に設けられると共に、前記素子領域の前記周辺領域の近傍に開口を有する絶縁層と、
　前記絶縁層の上方に設けられると共に、前記開口を介して前記第２電極と電気的に接続されるアルミニウム（Ａｌ）を含む導電膜と
　を備えた半導体素子。
（２０）
　配線層と化合物半導体材料を含む第１半導体層とが積層して設けられた素子領域、および前記素子領域の外側の周辺領域を有する素子基板と、
　前記配線層を間にして前記第１半導体層に対向し、前記配線層を介して前記第１半導体層に電気的に接続された読出回路基板と、
　前記配線層に設けられると共に、前記第１半導体層に電気的に接続された第１電極と、
　前記第１半導体層を間にして前記第１電極に対向する第２電極と、
　前記第２電極上に設けられると共に、前記素子領域の前記周辺領域の近傍に開口を有する絶縁層と、
　前記絶縁層の上方に設けられると共に、前記開口を介して前記第２電極と電気的に接続される導電膜と、
　前記導電膜上に設けられると共に、ブラックレジストからなる遮光膜と
　を備えた半導体素子。
　本出願は、日本国特許庁において２０１８年１２月２７日に出願された日本特許出願番号２０１８－２４５１８０号を基礎として優先権を主張するものであり、この出願の全ての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (20)

  1. 　配線層と化合物半導体材料を含む第１半導体層とが積層して設けられた素子領域、および前記素子領域の外側の周辺領域を有する素子基板と、
    　前記配線層を間にして前記第１半導体層に対向し、前記配線層を介して前記第１半導体層に電気的に接続された読出回路基板と、
    　前記配線層に設けられると共に、前記第１半導体層に電気的に接続された第１電極と、
    　前記第１半導体層を間にして前記第１電極に対向する第２電極と、
    　前記第２電極上に設けられると共に、非還元性を有する絶縁層と
    　を備えた半導体素子。
  2. 　前記絶縁層は、酸化物（ＭxＯy）、窒化物（ＭxＮy）および酸窒化物（ＭxＯyＮz）のうちのいずれかを含む、請求項１に記載の半導体素子。
    （Ｍは、ケイ素（Ｓｉ），チタン（Ｔｉ），ハフニウム（Ｈｆ），ジルコニウム（Ｚｒ）およびイットリウム（Ｙ）のうちのいずれかである。ｘ，ｙ，ｚは１以上の整数である。）
  3. 　前記絶縁層は、２．０ｇ／ｃｍ3以上８．０ｇ／ｃｍ3以下の膜密度を有する酸化膜によって形成されている、請求項１に記載の半導体素子。
  4. 　前記絶縁層は多層構造を有する、請求項１に記載の半導体素子。
  5. 　前記絶縁層は前記素子領域の前記周辺領域の近傍に開口を有し、
    　前記周辺領域の近傍において、前記絶縁層の上方に、前記開口を介して前記第２電極と電気的に接続される導電膜をさらに有する、請求項１に記載の半導体素子。
  6. 　前記導電膜は、アルミニウム（Ａｌ）を用いて形成されている、請求項５に記載の半導体素子。
  7. 　前記開口内において、さらに、前記第２電極と前記導電膜との間にバリアメタルを有する、請求項６に記載の半導体素子。
  8. 　前記導電膜は、前記素子領域の前記周辺領域の近傍から前記周辺領域にかけて設けられている、請求項５に記載の半導体素子。
  9. 　前記素子基板は、さらに、前記周辺領域に、前記読出回路基板まで貫通する貫通孔を有し、
    　前記導電膜は、前記貫通孔を介して前記読出回路基板と電気的に接続されている、請求項５に記載の半導体素子。
  10. 　前記導電膜は遮光性を有する、請求項５に記載の半導体素子。
  11. 　前記導電膜の上方にブラックレジストからなる遮光膜をさらに有する、請求項５に記載の半導体素子。
  12. 　前記遮光膜の前記素子領域側の端面は、前記導電膜の前記素子領域側の端面よりも前記素子領域側に延在している、請求項１１に記載の半導体素子。
  13. 　前記素子基板の前記周辺領域は、前記読出回路基板との接合面を有する、請求項１に記載の半導体素子。
  14. 　前記素子基板の前記素子領域は、前記周辺領域の前記接合面と同一平面上で、前記読出回路基板に接合されている、請求項１３に記載の半導体素子。
  15. 　前記素子基板は、更に、前記周辺領域に前記第１半導体層を囲む埋込層を有する、請求項１３に記載の半導体素子。
  16. 　前記化合物半導体材料は、赤外領域の波長の光を吸収する、請求項１に記載の半導体素子。
  17. 　前記化合物半導体材料は、ＩｎＧａＡｓ，ＩｎＡｓＳｂ，ＩｎＡｓ，ＩｎＳｂおよびＨｇＣｄＴｅのうちのいずれか１つである、請求項１に記載の半導体素子。
  18. 　更に、前記第１半導体層の前記読出回路基板との対向面とは反対面側に、オンチップレンズを有する、請求項１に記載の半導体素子。
  19. 　配線層と化合物半導体材料を含む第１半導体層とが積層して設けられた素子領域、および前記素子領域の外側の周辺領域を有する素子基板と、
    　前記配線層を間にして前記第１半導体層に対向し、前記配線層を介して前記第１半導体層に電気的に接続された読出回路基板と、
    　前記配線層に設けられると共に、前記第１半導体層に電気的に接続された第１電極と、
    　前記第１半導体層を間にして前記第１電極に対向する第２電極と、
    　前記第２電極上に設けられると共に、前記素子領域の前記周辺領域の近傍に開口を有する絶縁層と、
    　前記絶縁層の上方に設けられると共に、前記開口を介して前記第２電極と電気的に接続されるアルミニウム（Ａｌ）を含む導電膜と
    　を備えた半導体素子。
  20. 　配線層と化合物半導体材料を含む第１半導体層とが積層して設けられた素子領域、および前記素子領域の外側の周辺領域を有する素子基板と、
    　前記配線層を間にして前記第１半導体層に対向し、前記配線層を介して前記第１半導体層に電気的に接続された読出回路基板と、
    　前記配線層に設けられると共に、前記第１半導体層に電気的に接続された第１電極と、
    　前記第１半導体層を間にして前記第１電極に対向する第２電極と、
    　前記第２電極上に設けられると共に、前記素子領域の前記周辺領域の近傍に開口を有する絶縁層と、
    　前記絶縁層の上方に設けられると共に、前記開口を介して前記第２電極と電気的に接続される導電膜と、
    　前記導電膜上に設けられると共に、ブラックレジストからなる遮光膜と
    　を備えた半導体素子。
PCT/JP2019/045726 2018-12-27 2019-11-22 半導体素子 Ceased WO2020137283A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201980073680.0A CN113039652B (zh) 2018-12-27 2019-11-22 半导体元件
US17/415,119 US12154929B2 (en) 2018-12-27 2019-11-22 Semiconductor element
JP2020562934A JP7634991B2 (ja) 2018-12-27 2019-11-22 半導体素子

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018245180 2018-12-27
JP2018-245180 2018-12-27

Publications (1)

Publication Number Publication Date
WO2020137283A1 true WO2020137283A1 (ja) 2020-07-02

Family

ID=71129008

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/045726 Ceased WO2020137283A1 (ja) 2018-12-27 2019-11-22 半導体素子

Country Status (5)

Country Link
US (1) US12154929B2 (ja)
JP (1) JP7634991B2 (ja)
CN (1) CN113039652B (ja)
TW (1) TWI850281B (ja)
WO (1) WO2020137283A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022265059A1 (ja) * 2021-06-16 2022-12-22
WO2023074136A1 (ja) * 2021-10-26 2023-05-04 ソニーセミコンダクタソリューションズ株式会社 半導体装置、機器及び半導体装置の製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021180211A (ja) * 2020-05-11 2021-11-18 パナソニックＩｐマネジメント株式会社 撮像装置
US11991824B2 (en) 2020-08-28 2024-05-21 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
US11894477B2 (en) * 2021-05-17 2024-02-06 Raytheon Company Electrical device with stress buffer layer and stress compensation layer
CN115513274B (zh) * 2021-06-07 2025-12-23 联华电子股份有限公司 避免翘曲的半导体结构及其制作方法
CN115602688A (zh) * 2021-07-09 2023-01-13 欣兴电子股份有限公司（Tw） 异质基板结构及其制作方法
JP2023043671A (ja) * 2021-09-16 2023-03-29 キオクシア株式会社 半導体記憶装置及びその設計方法
JP2024006789A (ja) * 2022-07-04 2024-01-17 キオクシア株式会社 半導体装置及び半導体装置の製造方法
TWI849904B (zh) * 2023-05-15 2024-07-21 友達光電股份有限公司 元件基板及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080067622A1 (en) * 2006-09-15 2008-03-20 Peter Steven Bui High density photodiodes
JP2017022313A (ja) * 2015-07-14 2017-01-26 株式会社東芝 カメラモジュール
WO2018194030A1 (ja) * 2017-04-19 2018-10-25 ソニーセミコンダクタソリューションズ株式会社 半導体素子およびその製造方法、並びに電子機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW548860B (en) * 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5442394B2 (ja) * 2009-10-29 2014-03-12 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP2012094720A (ja) * 2010-10-27 2012-05-17 Sony Corp 固体撮像装置、半導体装置、固体撮像装置の製造方法、半導体装置の製造方法、及び電子機器
JP5921129B2 (ja) * 2011-02-09 2016-05-24 キヤノン株式会社 固体撮像装置、及び固体撮像装置の製造方法
JP2012238648A (ja) * 2011-05-10 2012-12-06 Sony Corp 固体撮像装置及び電子機器
TWI495041B (zh) * 2011-07-05 2015-08-01 新力股份有限公司 半導體裝置、用於半導體裝置之製造方法及電子設備
FR2977982B1 (fr) 2011-07-11 2014-06-20 New Imaging Technologies Sas Matrice de photodiodes ingaas
TW201637190A (zh) * 2015-03-25 2016-10-16 新力股份有限公司 固體攝像裝置及電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080067622A1 (en) * 2006-09-15 2008-03-20 Peter Steven Bui High density photodiodes
JP2017022313A (ja) * 2015-07-14 2017-01-26 株式会社東芝 カメラモジュール
WO2018194030A1 (ja) * 2017-04-19 2018-10-25 ソニーセミコンダクタソリューションズ株式会社 半導体素子およびその製造方法、並びに電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022265059A1 (ja) * 2021-06-16 2022-12-22
WO2022265059A1 (ja) * 2021-06-16 2022-12-22 ソニーセミコンダクタソリューションズ株式会社 光検出装置、光検出装置の製造方法、及び電子機器
WO2023074136A1 (ja) * 2021-10-26 2023-05-04 ソニーセミコンダクタソリューションズ株式会社 半導体装置、機器及び半導体装置の製造方法

Also Published As

Publication number Publication date
JPWO2020137283A1 (ja) 2021-11-11
TWI850281B (zh) 2024-08-01
CN113039652B (zh) 2025-02-25
US20220052099A1 (en) 2022-02-17
CN113039652A (zh) 2021-06-25
JP7634991B2 (ja) 2025-02-25
TW202101732A (zh) 2021-01-01
US12154929B2 (en) 2024-11-26

Similar Documents

Publication Publication Date Title
JP7631384B2 (ja) 半導体素子および電子機器
JP7634991B2 (ja) 半導体素子
JP7660642B2 (ja) 半導体素子
US12484329B2 (en) Semiconductor element and electronic apparatus
JP7524160B2 (ja) 受光素子の製造方法
US20230014646A1 (en) Semiconductor element and electronic apparatus
WO2020137282A1 (ja) 撮像素子および電子機器
JP7653788B2 (ja) 撮像素子および電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19904946

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020562934

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19904946

Country of ref document: EP

Kind code of ref document: A1

WWG Wipo information: grant in national office

Ref document number: 201980073680.0

Country of ref document: CN