WO2020122467A1 - 프로브 카드 및 이의 제조 방법 - Google Patents

프로브 카드 및 이의 제조 방법 Download PDF

Info

Publication number
WO2020122467A1
WO2020122467A1 PCT/KR2019/016336 KR2019016336W WO2020122467A1 WO 2020122467 A1 WO2020122467 A1 WO 2020122467A1 KR 2019016336 W KR2019016336 W KR 2019016336W WO 2020122467 A1 WO2020122467 A1 WO 2020122467A1
Authority
WO
WIPO (PCT)
Prior art keywords
probe pin
probe
anodized film
hole
vertical portion
Prior art date
Application number
PCT/KR2019/016336
Other languages
English (en)
French (fr)
Inventor
안범모
박승호
변성현
Original Assignee
(주)포인트엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)포인트엔지니어링 filed Critical (주)포인트엔지니어링
Priority to US17/312,814 priority Critical patent/US20220050126A1/en
Priority to CN201980081939.6A priority patent/CN113242973A/zh
Publication of WO2020122467A1 publication Critical patent/WO2020122467A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06733—Geometry aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06755—Material aspects
    • G01R1/06761—Material aspects related to layers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07371—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers

Definitions

  • the present invention relates to a probe card for inspecting a pattern formed on a wafer and a method for manufacturing the same.
  • a semiconductor manufacturing process includes a fabrication process for forming a pattern on a wafer, an electrical die sorting (EDS) process for inspecting electrical characteristics of each chip constituting the wafer, and a wafer on which a pattern is formed. It is manufactured through an assembly process to assemble each chip.
  • EDS electrical die sorting
  • the EDS process is performed to determine a defective chip among chips constituting the wafer.
  • an inspection device called a probe card is mainly used to determine defects by applying an electrical signal to chips constituting the wafer and checking the signal from the applied electrical signal.
  • the probe card is provided with a probe pin that contacts the pattern of each chip constituting the wafer and applies an electrical signal.
  • the probe pin is in contact with the electrode pad of each device of the wafer, and a specific current is energized to measure electrical characteristics output at that time.
  • the probe card is guided by a hole through which a probe pin can be inserted and a probe pin inserted into the pin insertion hole.
  • Patent Document 1 is composed of first and second base substrates formed of a synthetic resin-based material, first and second guide members, and probe pins.
  • the first and second guide members of Patent Document 1 are made of a synthetic resin film and a ceramic substrate.
  • a hole separated by a vertical row is formed in the first guide member, and a hole divided by a horizontal row is formed in the second guide member.
  • the first and second guide members are sequentially stacked, and the probe pin is first inserted into the hole of the first guide member and then inserted into the hole of the second guide member. Since the first and second guide members have different directions of holes formed in each of them, rectangular holes are formed while overlapping each other. The probe pin is fixed due to the square hole.
  • the first and second guide members of Patent Document 1 are made of a synthetic resin film and a ceramic substrate and have low transmittance. This causes difficulties in inserting the probe pin into the holes formed in the first and second guide members.
  • Patent Document 1 has differently formed the directions of the holes formed in the first and second guide members to facilitate the insertion of the probe pin, but inserts the probe pin into the hole formed in the material having low transmittance to insert the probe card. Manufacturing efficiency is low in that it is manufactured. As a result, there is a problem that the time and cost of manufacturing the probe card increases.
  • Patent document 2 comprises a probe card substrate provided with a surface wiring layer and a probe pin.
  • a probe card can be manufactured by bonding one surface of a probe terminal to the surface of a surface wiring layer.
  • Patent Document 2 has a hassle that the probe terminals must be individually attached to the surface wiring layer. Due to this, it takes a lot of time for manufacturing, and the efficiency of work may be reduced.
  • Patent Document 2 since one surface of the probe terminal is bonded to the surface wiring layer, the bonding force may be relatively weak. Specifically, in Patent Document 2, the upper surface of the probe terminal is joined to one surface of the surface wiring layer. In other words, Patent Document 2 is a form in which only the upper surface of the probe terminal is supported by one surface of the surface wiring layer. In Patent Document 2, since the surface supporting the probe terminal is only one surface of the surface wiring layer, the bonding force and the fixing force may be weak.
  • the probe terminal of Patent Document 2 is in contact with a terminal of a semiconductor element to check electrical characteristics.
  • errors in electrical property inspection may occur due to relatively weak bonding and fixing forces.
  • a problem may arise in which the alignment of the probe terminals is changed while the bonding force and the fixing force are reduced. This may cause an error in the circuit check function without being able to properly contact the terminal of the semiconductor device.
  • a problem in which the semiconductor device is damaged by contact with other parts of the semiconductor device may be caused.
  • Patent Document 1 Korean Registered Patent No. 10-1255110
  • Patent Document 2 Japanese Patent JP 6151548 B2
  • the present invention has been devised to solve the above-mentioned problems, and a probe card capable of effectively inspecting wafer circuits and a method of manufacturing the same are provided with high manufacturing efficiency due to a structure in which the probe pin is not inserted and high fixing force and bonding force of the probe pin. It is aimed at providing.
  • Probe card includes a probe pin having a horizontal portion and a vertical portion; And a probe pin support member provided with an anodized oxide sheet supporting the horizontal portion on the upper surface and a through hole through which the vertical portion passes.
  • the vertical portion is characterized in that it protrudes more than the lower portion of the probe pin support member.
  • the width of the vertical portion is characterized in that less than the width of the through hole.
  • connection pad is electrically connected to the horizontal portion.
  • the space transformer is characterized by being formed by stacking a plurality of anodized film sheets.
  • a method of manufacturing a probe card includes a first step of etching at least a portion of an anodized film sheet and forming a first hole; A second step of forming a vertical portion by filling a conductive material in the first hole; A third step of forming a horizontal portion on the top surface of the anodized film sheet to be connected to the vertical portion; And a fourth step of etching a portion of the lower surface of the anodized film sheet to protrude the vertical portion and removing the anodized film sheet around the etched vertical portion to form a second hole.
  • the space transformer is characterized by being formed by bonding a plurality of anodized film sheets.
  • the probe card of the present invention and its manufacturing method can easily be provided with a probe pin, it is possible to increase the efficiency of manufacturing the probe card, and has a high effect of reducing the defect rate of contact with a circuit terminal due to high bonding force and fixing force of the probe pin. have.
  • the reliability of the measurement can be improved by being accurately connected to the contact position with the inspection object regardless of the influence of temperature.
  • FIG. 1 schematically shows a probe card according to a first preferred embodiment of the present invention.
  • FIG. 2 is an enlarged view showing a part of a configuration of a probe card.
  • FIG. 3 schematically shows a probe card according to a second preferred embodiment of the present invention.
  • FIG. 4 is a view showing in sequence the manufacturing method of the probe card of the present invention.
  • the probe card 100 of the present invention includes a probe pin 101 contacting a circuit terminal 107a of a wafer (or semiconductor device) and a probe supporting the probe pin 101 described above. It comprises a pin support member 102 and a space transformer (105).
  • the probe card 100 of the present invention can contact the probe pin 101 to the circuit terminal 107a to check the state of a circuit break or short circuit.
  • the probe card 100 is positioned on the wafer 107 on which the circuit to be inspected is formed.
  • the probe card 100 is connected to various external equipments and moves up and down relative to the wafer 107 to check whether a normal circuit is formed.
  • the probe card 100 is shown in a raised state with respect to the wafer 107.
  • the probe pin 101 is composed of a horizontal portion (101a) and a vertical portion (101b).
  • the horizontal portion 101a may have one end joined to the upper portion of the vertical portion 101b. Due to this, the probe pin 101 may be formed in a form in which the upper portion of the vertical portion 101b and one end portion of the horizontal portion 101a are connected.
  • the horizontal portion 101a and the vertical portion 101b may be made of a conductive material. Accordingly, when the probe pin 101 contacts the circuit terminal 107a, the electrical signal applied to the probe card 100 can be transmitted to the wafer 107. Alternatively, a signal output from the wafer 107 may be received.
  • the probe pin 101 may be supported by a probe pin support member 102.
  • the probe pin support member 102 is provided with an anodized film sheet 103 and a through hole 104.
  • the anodized film sheet 103 may be formed of an anodized film having pores formed by anodizing the metal.
  • the pores of the anodic oxide film are formed in a certain arrangement.
  • the anodized film means a film formed by anodizing a metal as a base material, and the pore means a hole formed in the process of forming anodized film by anodizing the metal.
  • the base metal is aluminum (Al) or an aluminum alloy
  • an anodized film made of anodized aluminum (Al 2 O 3 ) is formed on the surface of the base material.
  • the anodized film formed in this way is divided into a barrier layer having no pores formed therein and a porous layer having pores formed therein.
  • the barrier layer is located on top of the base material, and the porous layer is located on top of the barrier layer.
  • the anodized film has pores having a regular arrangement while having a uniform diameter and a vertical shape. Therefore, when the barrier layer is removed, the pores have a vertically penetrated structure.
  • the anodized film has insulating properties.
  • the anodized film sheet 103 has insulating properties.
  • the anodized film sheet 103 may support the probe pin 101 in the configuration of the probe pin support member 102.
  • the anodized film sheet 103 having insulating properties can prevent the phenomenon of being conducted to a configuration other than the probe pin 101.
  • the anodized film has a thermal expansion coefficient of 2 to 3 ppm/°C. Due to this, there may be less deformation due to temperature. For example, the EDS process is performed in a high temperature environment. In this case, the anodized film sheet 103 composed of the anodized film has high thermal durability due to a relatively low coefficient of thermal expansion. Therefore, when the anodized film sheet 103 is used in an EDS process performed in a high temperature environment, it may not be easily deformed. In addition, the anodized film sheet 103 may perform a function of heat insulation. Due to this, it is possible to function to protect the components provided around the probe pin support member 102 from a high temperature environment.
  • the probe pin support member 102 is provided with a through hole 104.
  • the through hole 104 is provided through the top and bottom of the anodized film sheet 103 as above.
  • the vertical portion 101b of the probe pin 101 passes through the through hole 104. In this case, the vertical portion 101b protrudes from the lower portion of the through hole 104.
  • the through hole 104 is formed by penetrating the anodized film sheet 103 of the probe pin support member 102 up and down. Accordingly, the vertical portion 101b may be provided through the through hole 104 to protrude more than the lower portion of the probe pin support member 102.
  • the width of the through hole 104 is formed larger than the width of the vertical portion 101b.
  • the width of the vertical portion 101b is formed smaller than the through hole 104.
  • the vertical portion 101b is a portion in direct contact with the circuit terminal 107a.
  • the connecting portion between the horizontal portion 101a and the vertical portion 101b of the probe pin 101 may be elastically deformed.
  • the width of the through-hole 104 may be formed larger than the width of the vertical portion 101b.
  • FIG. 2 is an enlarged view of a part of the probe pin support member 102.
  • 2(a) is a view showing a state before the probe pin 101 and the circuit terminal 107a are contacted
  • FIG. 2(b) is a state after the probe pin 101 and the circuit terminal 107a are contacted. It is a diagram showing.
  • the probe pin support member 102 supports the horizontal portion 101a of the probe pin 101 on the top surface of the anodized film sheet 103, and the probe pin 101 through the through hole 104
  • the vertical portion 101b is formed smaller than the width of the through hole 104. Therefore, a free space is formed around the vertical portion 101b passing through the through-hole 104. The free space can accommodate elastic deformation of the horizontal portion 101a and the vertical portion 101b.
  • the connecting portion of the horizontal portion 101a and the vertical portion 101b may be a junction portion where one end of the horizontal portion 101a of the probe pin 101 and an upper portion of the vertical portion 101b are joined.
  • the probe pin 101 is in contact with the circuit terminal 107a.
  • the probe pin 101 is elastically deformed while being in contact with the circuit terminal 107a.
  • the vertical portion 101b is in contact with the circuit terminal 107a, the vertical portion 101b and the connection portion of the probe pin 101 are elastically deformed.
  • the through hole 104 may be formed to be larger than the width of the vertical portion 101b in consideration of the elastic deformation of the probe pin 101 as described above when the probe pin 101 contacts the circuit terminal 107a. For this reason, a free space is provided.
  • the vertical portion 101b may be elastically deformed freely in a range of free space.
  • the probe pin when the through hole is formed with the same width as the probe pin, the probe pin may be inserted into the through hole and fixed.
  • This form can damage the circuit terminal because it cannot perform the buffer function when it comes into contact with the circuit terminal.
  • the present invention is formed in a structure that can accommodate free elastic deformation of the probe pin 101 when the probe pin 101 is in contact with the circuit terminal 107a, thereby preventing damage to the circuit terminal 107a. .
  • physical reliability may be increased in the circuit inspection of the wafer 107.
  • the probe pin support member 102 supports the horizontal portion 101a of the probe pin 101 on the top surface of the anodized film sheet 103, and passes the vertical portion 101b through the through hole 104. Can be formed. Further, the probe pin support member 102 may be provided in a form of supporting the probe pin 101 between the horizontal portion 101a and the vertical portion 101b of the probe pin 101.
  • the probe pin support member 102 has a thermal expansion coefficient of 2 to 3 ppm/°C due to the configuration of the anodized film sheet 103.
  • the probe card 100 of the present invention having the probe pin support member 102 may have a fixed position of the probe pin 101 in an EDS process performed in a high temperature environment regardless of a temperature change. As a result, a functional error due to a fixed position error of the probe pin 101 can be prevented.
  • the probe pin support member 102 of the present invention has a thermal expansion rate similar to that of the wafer 107. This can reduce the problem of poor contact between the probe pin 101 and the circuit terminal 107a.
  • a probe pin is provided on a probe card made of a ceramic material composed of an alumina sintered body.
  • a thermal expansion coefficient is different from a wafer made of a silicon material, which causes a problem of poor contact when changing temperature.
  • the thermal expansion coefficient of the probe pin support member 102 of the present invention is 2 to 3 ppm/°C, which is similar to the thermal expansion coefficient of the wafer 107 of 3 ppm/°C.
  • the probe pin support member 102 and the wafer 107 are thermally expanded under the influence of temperature, they may be thermally expanded with a similar thermal expansion coefficient. As a result, even if a predetermined position error occurs in each of the probe pin 101 and the circuit terminals 107a of the wafer 107, it is possible to have a similar position error range. As a result, a problem of poor contact between the probe pin 101 and the circuit terminal 107a due to the contact position error can be reduced.
  • the probe card 100 may include a space transformer 105 having a connection pad 105a.
  • the space transformer 105 may be provided between the PCB substrate 106 and the probe pin support member 102.
  • the space transformer 105 may compensate for a difference between the pitch of the probe pin 101 and the substrate terminal 106a of the PCB substrate 106.
  • the space transformer 105 is positioned above the probe pin support member 102, but may be provided below the PCB substrate 106. In other words, it may be provided between the probe pin support member 102 and the PCB substrate 106.
  • the space transformer 105 has a connection pad 105a at the bottom. Accordingly, when the space transformer 105 is provided on the upper portion of the probe pin support member 102, the connection pad 105a and the horizontal portion 101a of the probe pin 101 can be contacted. The horizontal portion 101a of the probe pin 101 may be in contact with and connected to the connection pad 105a of the space transformer 105. Due to this, the space transformer 105 can be electrically connected to the probe pin 101. The bonding between the connection pad 105a and the horizontal portion 101a can be joined using conventional bonding techniques. In addition, an adhesive layer (not shown) may be provided between the space transformer 105 and the probe pin support member 102 to be joined. The adhesive layer is composed of a thermoplastic resin and can be joined by pressing two upper and lower members while heating.
  • connection pad 105a is provided to correspond to the number of probe pins 101.
  • the connection pad 105a may be collectively bonded to the horizontal portion 101a of the probe pin 101.
  • the probe pin 101 of the present invention is composed of a horizontal portion 101a and a vertical portion 101b and is supported by the probe pin support member 102. In this case, the probe pin 101 can be stably supported on the probe pin support member 102 by the horizontal portion 101a.
  • the probe pin 101 may be formed by a structure that is supported by the probe pin support member 102 and can be joined together with the connection pad 105a.
  • the probe pins had to be joined one by one to the connection pad 105a.
  • the present invention is formed in a structure capable of collectively bonding the probe pin 101 and the connection pad 105a. Accordingly, it is possible to obtain an effect of increasing the efficiency of manufacturing the probe card.
  • connection pad 105a is collectively joined to the horizontal portion 101a of the probe pin 101.
  • the horizontal portion 101a of the probe pin 101 is formed in a form supported by the upper surface of the probe pin support member 102 and supported by the lower surface of the connection pad 105a.
  • the upper and lower surfaces of the horizontal portion 101a are formed to be supported and fixed by separate members.
  • the fixing force and the bonding force are improved by fixing the probe pin 101 in the above manner.
  • one surface of the probe pin was joined to one surface of the connection pad.
  • one contact surface was formed while one surface of the probe pin was contacted with one surface of the connection pad.
  • the bonding force and the fixing force were formed only on one bonding surface as described above.
  • the probe pin is fixed by one bonding surface. Therefore, when the bonding force of the bonding surface is lowered, the fixing force is also lowered. This may change the alignment of the probe pins. In addition, there may be a problem that the probe pin is separated.
  • the upper and lower surfaces of the probe pin 101 are fixedly supported by separate members.
  • connection pad 105a of the space transformer 105 fixes and supports the probe pin 101 on the upper surface of the horizontal portion 101a of the probe pin 101.
  • the probe pin support member 102 fixedly supports the probe pin 101 on the lower surface of the horizontal portion 101a of the probe pin 101. Due to this, the bonding force and the fixing force of the probe pin 101 can be improved.
  • the probe pin 101 can be fixedly supported with high bonding force and fixing force. Due to this, it is possible to prevent a problem in which the position alignment of the probe pin 101 is changed. As a result, the incidence of defective contact between the probe pin 101 and the circuit terminal 107a can be reduced.
  • the present invention can prevent the problem that the prop pin 101 is dropped.
  • the bonding position where the probe pin is fixed since the bonding position where the probe pin is fixed is exposed to the outside, the bonding position becomes a position directly affected by thermal stress by the surrounding thermal environment. A problem occurs in that the probe pins are dropped due to thermal stress.
  • the horizontal portion 101a of the probe pin 101 for fixing the probe pin 101 is located inside the anodized sheet 103, the fixed position of the probe pin 101 Since it is not exposed to the outside, it is possible to minimize the influence of the surrounding thermal environment, thereby solving the peeling problem of the probe pin 101 due to thermal stress.
  • the probe card 100 of the second embodiment is different from the first embodiment in that it includes a space transformer 105' composed of a plurality of anodized film sheets 103.
  • the second embodiment described below will focus on the characteristic components in comparison with the first embodiment, and detailed descriptions of the same or similar components to the first embodiment will be omitted.
  • the probe card 100 of the second embodiment includes a probe pin 101, a probe pin support member 102 and a space transformer 105'.
  • a space transformer 105' is provided on an upper portion of the probe pin support member 102.
  • the space transformer 105 ′ is provided between the PCB substrate 106 and the probe pin support member 102 to compensate for the difference between the pitch of the probe terminal 101 and the substrate terminal 106a of the PCB substrate 106. have.
  • the space transformer 105' included in the probe card 100 of the second embodiment is formed by stacking a plurality of anodized film sheets 103.
  • the space transformer 105' is constructed by stacking three anodized film sheets 103 as an example.
  • the number of the anodized film sheets 103 to be stacked is not limited thereto.
  • the three anodized oxide sheet 103 may be composed of a first anodized oxide sheet, a second anodized oxide sheet and a third anodized oxide sheet from the downward direction in the drawing of FIG. 3.
  • the first to third anode oxide film sheets may be stacked in order.
  • the through-holes of the anodized film sheet 103 may be formed to fill the via conductor 104a therein.
  • the via conductor 104a may be made of at least one of a metal material such as solder, copper, silver, tin, bismuth, indium, chromium, nickel, and titanium, or an alloy material of these metal materials.
  • the via conductor 104a may be formed by filling the through hole with a method such as sputtering, vapor deposition, plating, or filling the conductor paste.
  • the pitch gap is formed so that the via conductor 104a of the first anodized film sheet can be electrically connected to the connection pad 105a.
  • the pitch conductor is formed so that the via conductor 104a of the third anode oxide sheet can be electrically connected to the substrate terminal 106a of the PCB substrate 106.
  • the second anode oxide film sheet is provided with a via conductor 104a to compensate for a difference between the pitch of the via conductor 104a of the first anode oxide sheet and the third anode oxide sheet.
  • An internal wiring layer 109 is formed on the top surface of the first anode oxide film sheet.
  • the internal wiring layer 109 may be electrically connected to the via conductor 104a of the second anode oxide film sheet, which is bonded to the top of the via conductor 104a and is stacked on the first anode oxide film sheet.
  • an internal wiring layer 109 is also formed on the top surface of the second anode oxide film sheet.
  • the inner wiring layer 109 formed on the second anode oxide sheet may be electrically connected to the via conductor 104a of the third anode oxide sheet.
  • the plurality of anodized film sheets 103 may be bonded through the anisotropic conductive material 108.
  • the anisotropic conductive material 108 may be either an anisotropic conductive film (ACF) or an anisotropic conductive adhesive (ACA).
  • ACF anisotropic conductive film
  • ACA anisotropic conductive adhesive
  • the anisotropic conductive material 108 bonding the plurality of anodized film sheets 103 may include conductive particles.
  • the via conductor 104a and the internal wiring layer 109 of the anodized film sheet 103 adjacent to each other through the conductive particles are electrically connected and connected.
  • the plurality of anodized film sheets 103 are made of a thermoplastic resin and can be bonded by an adhesive layer bonding the anodized film sheets 103 adjacent up and down.
  • the thin film conductor layer is made of a metal material such as copper, silver, palladium, gold, platinum, aluminum, chromium, nickel, cobalt or titanium. In addition, it may also be composed of these metal materials and alloy materials.
  • anodized film sheets 103 When a plurality of anodized film sheets 103 are bonded through a thin film conductor layer, they may be formed by a method such as sputtering, vapor deposition, or plating. In this case, trimming processing such as masking or etching may be performed as necessary, so that the via conductor 104a of each anodized film sheet 103 can be electrically connected.
  • a probe pin support member 102 having an anodized film sheet 103 and a through hole 104 is provided below the space transformer 105'.
  • the probe pin support member 102 supports the horizontal portion 101a of the probe pin 101 on the upper surface. Therefore, the connection pad 105a of the space transformer 105' and the horizontal portion 101a may be bonded and electrically connected.
  • the vertical portion 101b of the probe pin 101 passes through the through hole 104.
  • the space transformer 105' is composed of a plurality of anodized film sheets 103.
  • the probe pin support member 102 is also provided with an anodized film sheet 103. Therefore, the coefficient of thermal expansion of the space transformer 105' and the probe pin support member 102 is the same.
  • a wiring board made of a ceramic material composed of a conventional alumina sintered body is manufactured by heating and sintering for about 24 hours at a temperature (about 1600° C.) at which alumina can be sintered. The problem arises.
  • the anodized film sheet 103 stacked in plural according to the present invention does not require a separate sintering process, there is no problem of positional deviation due to warping or plastic shrinkage as in the prior art. Accordingly, the displacement of the space transformer 105' and the probe pin support member 102 is minimized, so that the probe card 100 can be manufactured more reliably.
  • the space transformer 105 ′ and the probe card 100 provided with the probe pin support member 102 may be prevented from peeling at the bonding interface.
  • the bonding interface may be an interface between the upper surface of the horizontal portion 101a and the connection pad 105a bonded.
  • it may be an interface with the anodized film sheet 103 of the probe pin support member 102 bonded to the lower surface of the horizontal portion 101a.
  • a multilayer wiring board is composed of a resin insulating layer and a ceramic substrate to perform a space transformer function.
  • interlayer peeling occurred at the bonding interface between the resin insulating layer and the ceramic substrate by laminating and bonding different materials.
  • the resin insulating layer and the ceramic substrate each have different coefficients of thermal expansion. Therefore, the thermal expansion rate due to the thermal effect in the EDS process is different. This causes stress at the bonding interface between the resin insulating layer and the ceramic substrate. As a result, there is a problem that interlayer peeling occurs.
  • the space transformer 105' and the probe pin support member 102 may be composed of the anodized film sheet 103 to have the same coefficient of thermal expansion. Therefore, the thermal expansion rate due to the influence of temperature in the EDS process is the same. Due to this, the residual stress at the bonding interface is minimized, so that the peeling phenomenon can be prevented.
  • the probe card 100 including the space transformer 105' and the probe pin support member 102 composed of the anodized film sheet 103 can check the circuit terminals 107a in a high temperature environment and a low temperature environment. In this case, the positional deviation from the circuit terminal 107a does not occur.
  • the anodized film sheet 103 constituting the space transformer 105' and the probe pin support member 102 has a coefficient of thermal expansion similar to that of the wafer 107. Therefore, when the probe card 100 performs circuit inspection in a high temperature environment and a low temperature environment, it may have a similar coefficient of thermal expansion. Due to this, positional deviation from the wafer circuit terminal 107a can be prevented. As a result, it is possible to obtain an effect of reducing the defective rate of contact with the circuit terminal 107a.
  • FIG. 4 is a view showing in sequence the manufacturing method of the probe card 100 of the present invention. 4, the probe card 100 according to the first embodiment is exemplarily illustrated.
  • the manufacturing method of the probe card includes the first step (S1) of forming the first hole 110 in the anodized film sheet 103, the second step (S2) of forming the vertical portion 101b, and the horizontal portion 101a. It includes a third step (S3) of forming, a fourth step of forming the second hole 120, and a fifth step (S5) of joining the space transformer 105.
  • an anodized film sheet 103 formed by anodizing a metal is provided.
  • the first hole 110 is formed through etching on the anodized film sheet 103.
  • the first hole 11 may be formed by penetrating the anodized film sheet 103 up and down.
  • the width of the first hole 110 may be arbitrarily formed.
  • the first hole 110 may be etched to form the vertical portion 101b of the probe pin 101.
  • the first hole 110 having a narrow pitch may be etched to the anodized film sheet 103 rather than the pitch interval of the first hole 110 shown in FIG. 4A. Due to this, a narrow pitch probe pin 101 may be provided. As a result, it can be effectively connected to a fine terminal.
  • the first step S1 of forming the first hole 110 in the anodized film sheet 103 is performed.
  • a second step S2 of filling the first hole 110 with a conductive material is performed.
  • the first hole 110 is filled with a conductive material. Due to this, the vertical portion 101b may be formed.
  • the vertical portion 101b is a portion of the probe pin 101 that is in contact with the circuit terminal 107a.
  • the conductive material forming the vertical portion 101b includes, but is not limited to, at least one of metal materials such as solder, copper, silver, tin, bismuth, indium, chromium nickel, and titanium, or alloy materials of these metal materials.
  • the vertical portion 101b may be formed of a conductive material as described above, and may be electrically connected to the circuit terminal 107a.
  • a third step (S3) of forming a horizontal portion (101a) to be connected to the vertical portion (101b) is performed.
  • a horizontal portion 101a is formed on the top surface of the anodized film sheet 103 to be connected to the upper portion of the vertical portion 101b.
  • the horizontal portion 101a may be made of a conductive material like the vertical portion 101b.
  • the horizontal portion 101a may be formed such that one end thereof is connected to the upper portion of the vertical portion 101b.
  • a fourth step S4 of forming the second hole 120 is performed.
  • at least a portion of the anodized film sheet 103 present around the vertical portion 101b is etched vertically. Due to this, the second hole 120 is formed.
  • the second hole 120 may be a through hole 104 through which the vertical portion 101b passes.
  • a part of the lower surface of the anodized film sheet 103 is horizontally etched. Due to this, the vertical portion 101b protrudes from the anodized film sheet 103. The vertical portion 101b may contact the circuit terminal 107a through the protrusion.
  • a fifth step (S5) of bonding the space transformer 105 is performed.
  • a space transformer 105 having a connection pad 105a is provided.
  • the connection pad 105a is joined to the horizontal portion 101a.
  • the connection pads 105a may be joined to the horizontal portion 101a collectively.
  • a space transformer 105 ′ composed of a plurality of anodized film sheets 103 may be provided.
  • the space transformer 105' may be formed by bonding a plurality of anodized film sheets 103.
  • a plurality of anodized film sheets 103 may be provided with via conductors 104a, internal wiring layers 109, and anisotropic conductive materials 108, or thin film conductor layers. Due to this, each of the plurality of anodized film sheets 103 may be electrically connected.
  • the connection pad 105a of the space transformer 105' may be collectively joined to the horizontal portion 101a as shown in FIG. 4(e).
  • the probe card 100 according to the second embodiment may be manufactured by bonding a space transformer 105' composed of a plurality of anodized film sheets 103 to the horizontal portion 101a as described above.
  • the probe card 100 of the present invention is formed by etching the first and second holes 110 and 120 for providing the probe pin 101.
  • the anodized oxide sheet 103 made of the anodized oxide material may chemically form first and second holes 110 and 120 through etching. Therefore, it is easy to form holes with narrow pitches.
  • a hole for providing a probe pin is formed on a substrate made of a ceramic material composed of an alumina sintered body. In this case, the hole is formed through laser processing. Laser processing is a method of thermally deforming a position to form a hole. Therefore, an appropriate separation distance should be considered when forming a hole.
  • the present invention can easily form a hole with a narrow pitch by etching the anodized film sheet 103. Due to this, the pitch spacing of the probe pin 101 can be formed very narrow.
  • the present invention may be provided with a probe pin 101 with a narrow pitch as above. Therefore, it is possible to easily connect the fine terminal of the highly integrated and miniaturized semiconductor element. In other words, the present invention can be provided with a probe pin 101 at a pitch interval suitable for this even if the circuit terminal to be inspected is formed with a narrow pitch.
  • the present invention can be provided with a probe pin 101 with a narrow pitch as above, it can be effectively connected to a fine terminal.
  • the probe pin 101 is provided in a structure that is stably supported. Due to this, the bonding force and the fixing force of the probe pin 101 are improved, so that the defective rate of contact with the circuit terminal 107a can be reduced.
  • the present invention is provided with a configuration having a coefficient of thermal expansion similar to the coefficient of thermal expansion of the inspection object, it is possible to prevent the displacement of the circuit terminal 107a and the probe pin 101. Due to this, the accuracy of the contact position between the circuit terminal 107a and the probe pin 101 can be increased. As a result, the reliability of the measurement can be increased.
  • probe pin support member 103 anodized film sheet
  • PCB board 106a board terminal
  • anisotropic conductive material 109 inner wiring layer

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

본 발명은 웨이퍼의 회로 검사를 수행하는 프로브 카드 및 이의 제조 방법에 관한 것으로서, 특히 프로브 핀을 삽입하는 공정이 제거된 프로브 카드 및 이의 제조 방법에 관한 것이다.

Description

프로브 카드 및 이의 제조 방법
본 발명은 웨이퍼에 형성된 패턴을 검사하는 프로브 카드 및 이의 제조 방법에 관한 것이다.
일반적으로 반도체 제작 공정은 웨이퍼상에 패턴을 형성시키는 패브리케이션(fabrication) 공정과, 웨이퍼를 구성하고 있는 각각의 칩의 전기적 특성을 검사하는 EDS(Electrical Die Sorting: EDS) 공정과, 패턴이 형성된 웨이퍼를 각각의 칩으로 조립하는 어셈블리(assembly) 공정을 통해서 제조된다.
여기서 EDS공정은 웨이퍼를 구성하고 있는 칩들 중에서도 불량칩을 판별하기 위해 수행된다. EDS공정에는 웨이퍼를 구성하는 칩들에 전기적 신호를 인가시켜 인가된 전기적 신호로부터 체크되는 신호에 의해서 불량을 판단하게 되는 프로브 카드라는 검사장치가 주로 사용되고 있다.
프로브 카드는 웨이퍼를 구성하는 각 칩의 패턴과 접촉되어 전기적 신호를 인가하는 프로브 핀이 구비된다. 프로브 핀은 웨이퍼의 각 디바이스의 전극패드에 접촉되어 특정의 전류가 통전되어 그때 출력되는 전기적 특성을 측정한다.
이 경우, 프로브 카드는 프로브 핀을 삽입할 수 있는 홀이 형성되고 핀삽입 홀에 프로브 핀이 삽입되어 가이드 된다.
이러한 프로브 카드에 대한 특허로는 한국등록특허 제10-1255110호(이하, '특허문헌 1')에 기재된 것이 공지되어 있다.
특허문헌 1은 합성수지 계열의 재질로 형성된 제1, 2베이스 기판, 제1, 2가이드 부재 및 프로브 핀을 포함하여 구성된다. 특허문헌 1의 제1, 2가이드 부재는 합성 수지 재질의 필름 및 세라믹 기판으로 이루어진다. 제1가이드 부재에는 세로열로 구분된 홀이 형성되고, 제2가이드 부재에는 가로열로 구분된 홀이 형성된다. 이러한 제1, 2가이드 부재는 순서대로 적층되고, 프로브 핀은 제1가이드 부재의 홀에 먼저 삽입된 후 제2가이드 부재의 홀에 삽입된다. 제1, 2가이드 부재는 각각에 형성되는 홀의 방향이 다르게 형성되므로 서로 겹쳐지면서 사각형 홀이 형성된다. 이러한 사각형 홀로 인해 프로브 핀이 고정된다.
그러나 특허문헌 1의 제1, 2가이드 부재는 합성 수지 재질의 필름 및 세라믹 기판으로 이루어져 투과율이 낮다. 이로 인해 제1, 2가이드 부재에 형성되는 홀에 프로브 핀을 삽입하는데 어려움이 발생하게 된다.
또한, 특허문헌 1은 프로브 핀의 삽입을 용이하게 하기 위하여 제1, 2가이드 부재에 각각 형성되는 홀의 방향을 다르게 형성하였지만, 투과율이 낮은 재질에 형성된 홀에 프로브 핀을 삽입하는 방식으로 프로브 카드를 제조한다는 점에서 제조의 효율이 낮다. 그 결과 프로브 카드 제조의 시간 및 비용이 상승하게 된다는 문제점이 있다.
한편 프로브 핀을 삽입하지 않는 방식의 발명에 대한 특허로는 일본등록특허 JP 6151548 B2(이하, '특허문헌 2'라 한다)에 기재된 것이 공지되어 있다.
특허문헌 2는 표면 배선층이 구비된 프로브 카드용 기판과, 프로브 핀을 포함하여 구성된다. 특허문헌 2는 표면 배선층의 표면에 프로브 단자의 일면을 접합함으로써 프로브 카드를 제조할 수 있다.
그러나 특허문헌 2는 표면 배선층에 프로브 단자를 일일이 부착해야 한다는 번거로움이 있다. 이로 인해 제조를 위한 시간이 많이 소요되어 작업의 효율이 저하될 수 있다.
또한, 특허문헌 2는 프로브 단자의 일면이 표면 배선층에 접합되므로 상대적으로 접합력이 약할 수 있다. 구체적으로 특허문헌 2는 프로브 단자의 상부면이 표면 배선층의 일면과 접합된다. 다시 말해, 특허문헌 2는 프로브 단자의 상부면만이 표면 배선층의 일면에 의해 지지되는 형태이다. 특허문헌 2는 프로브 단자를 지지하는 면이 표면 배선층의 일면 뿐이므로 접합력 및 고정력이 약할 수 있다.
이러한 특허문헌 2의 프로브 단자가 반도체 소자의 단자와 접촉되어 전기 특성을 검사한다. 이 경우, 상대적으로 약한 접합력 및 고정력으로 인해 전기 특성 검사의 오류가 발생할 수 있다. 또한, 접합력 및 고정력이 떨어지면서 프로브 단자의 위치 정렬이 바뀌는 문제가 발생할 수 있다. 이는 반도체 소자의 단자와 제대로 접촉되지 못하면서 회로 점검 기능의 오류를 발생시킬 수 있다. 또한, 반도체 소자의 다른 부분과 접촉되어 반도체 소자가 손상되는 문제가 야기될 수 있다.
[선행기술문헌]
[특허문헌]
(특허문헌 1) 한국등록특허 제10-1255110호
(특허문헌 2) 일본등록특허 JP 6151548 B2
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로서, 프로브 핀을 삽입하지 않는 구조로 인해 제조의 효율성이 높고, 프로브 핀의 고정력 및 접합력이 높아 효과적인 웨이퍼 회로 검사가 가능한 프로브 카드 및 이의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 특징에 따른 프로브 카드는 수평부 및 수직부가 구비된 프로브 핀; 및 상기 수평부를 상면에서 지지하는 양극산화막시트 및 상기 수직부가 통과하는 관통홀이 구비되는 프로브 핀 지지부재;를 포함하는 것을 특징으로 한다.
또한, 상기 수직부는 상기 프로브 핀 지지부재의 하부보다 더 돌출되는 것을 특징으로 한다.
또한, 상기 수직부의 폭은 상기 관통홀의 폭보다 작은 것을 특징으로 한다.
또한, 접속 패드를 구비하는 스페이스 트랜스 포머;를 더 포함하고, 상기 접속 패드는 상기 수평부와 전기적으로 연결되는 것을 특징으로 한다.
또한, 상기 스페이스 트랜스 포머는 복수개의 양극산화막시트가 적층되어 형성되는 것을 특징으로 한다.
본 발명의 다른 특징에 따른 프로브 카드 제조 방법은 양극산화막시트의 적어도 일부를 에칭하고 제1홀을 형성하는 제1단계; 상기 제1홀에 도전성 물질을 충진하여 수직부를 형성하는 제2단계; 상기 수직부와 연결되도록 양극산화막시트 상면에 수평부를 형성하는 제3단계; 상기 양극산화막시트 하면의 일부를 에칭하여 상기 수직부를 돌출시키고, 에칭된 상기 수직부 주변의 상기 양극산화막시트를 제거하여 제2홀을 형성하는 제4단계;를 포함하는 것을 특징으로 한다.
또한, 상기 수평부와 접속 패드를 구비하는 스페이스 트랜드 포머를 접합하는 제5단계;를 더 포함하는 것을 특징으로 한다.
또한, 상기 스페이스 트랜스 포머는 복수개의 양극산화막시트를 접합하여 형성되는 것을 특징으로 한다.
본 발명의 프로브 카드 및 이의 제조 방법은 프로브 핀을 용이하게 구비할 수 있으므로 프로브 카드 제조의 효율을 높일 수 있고, 프로브 핀의 접합력 및 고정력이 높아 회로 단자와의 접촉 불량률을 감소시킬 수 있는 효과가 있다.
또한, 온도의 영향과 관계없이 검사 대상과의 접촉 위치와 정확하게 접속되어 측정의 신뢰성이 향상될 수 있다.
도 1은 본 발명의 바람직한 제1실시 예에 따른 프로브 카드를 개략적으로 도시한 도.
도 2는 프로브 카드의 일부 구성을 확대하여 도시한 도.
도 3은 본 발명의 바람직한 제2실시 예에 따른 프로브 카드를 개략적으로 도시한 도.
도 4는 본 발명의 프로브 카드의 제조 방법을 순서대로 나타낸 도.
이하의 내용은 단지 발명의 원리를 예시한다. 그러므로 당업자는 비록 본 명세서에 명확히 설명되거 도시되지 않았지만 발명의 원리를 구현하고 발명의 개념과 범위에 포함된 다양한 장치를 발명할 수 있는 것이다. 또한, 본 명세서에 열거된 모든 조건부 용어 및 실시 예들은 원칙적으로, 발명의 개념이 이해되도록 하기 위한 목적으로만 명백히 의도되고, 이와 같이 특별히 열거된 실시 예들 및 상태들에 제한적이지 않는 것으로 이해되어야 한다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해질 것이며, 그에 따라 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다.
본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시 도인 단면도 및/또는 사시도들을 참고하여 설명될 것이다. 이러한 도면들에 도시된 부재들 및 영역들의 두께 및 폭 등은 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다.
또한, 도면에 도시된 홀의 개수는 예시적으로 일부만을 도면에 도시한 것이다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다.
다양한 실시예들을 설명함에 있어서, 동일한 기능을 수행하는 구성요소에 대해서는 실시예가 다르더라도 편의상 동일한 명칭 및 동일한 참조번호를 부여하기로 한다. 또한, 이미 다른 실시예에서 설명된 구성 및 작동에 대해서는 편의상 생략하기로 한다.
이하, 본 발명의 바람직한 실시 예들을 첨부 도면을 참조하여 상세히 설명하면 다음과 같다.
도 1은 본 발명의 바람직한 제1실시 예에 따른 프로브 카드(100)를 개략적으로 도시한 도이다. 도 1에 도시된 바와 같이, 본 발명의 프로브 카드(100)는 웨이퍼(또는 반도체 소자)의 회로 단자(107a)와 접촉되는 프로브 핀(101)과, 상기한 프로브 핀(101)을 지지하는 프로브 핀 지지부재(102) 및 스페이스 트랜스 포머(105)를 포함하여 구성된다. 이러한 본 발명의 프로브 카드(100)는 회로 단자(107a)에 프로브 핀(101)을 접촉시켜 회로의 단선이나 쇼트 등의 상태를 점검할 수 있다.
도 1에 도시된 바와 같이, 검사할 회로가 형성된 웨이퍼(107)의 상부에 프로브 카드(100)가 위치한다. 프로브 카드(100)는 외부의 여러 장비와 연결되어 웨이퍼(107)에 대해 승강 운동하여 정상적인 회로의 형성 여부를 확인한다. 도 1에서는 프로브 카드(100)가 웨이퍼(107)에 대해 상승한 상태로 도시된다.
도 1에 도시된 바와 같이, 프로브 핀(101)은 수평부(101a) 및 수직부(101b)로 구성된다. 수평부(101a)는 일단부가 수직부(101b)의 상부와 접합될 수 있다. 이로 인해 프로브 핀(101)은 수직부(101b)의 상부와 수평부(101a)의 일단부가 연결된 형태로 형성될 수 있다.
수평부(101a) 및 수직부(101b)는 도전성 물질로 이루어질 수 있다. 이로 인해 프로브 핀(101)이 회로 단자(107a)에 접촉되었을 경우, 프로브 카드(100)로 인가된 전기적 신호를 웨이퍼(107)에 전달할 수 있다. 또는 웨이퍼(107)로부터 출력된 신호가 수신될 수 있다.
도 1에 도시된 바와 같이, 프로브 핀(101)은 프로브 핀 지지부재(102)에 의해 지지될 수 있다. 프로브 핀 지지부재(102)는 양극산화막시트(103) 및 관통홀(104)이 구비된다.
양극산화막시트(103)는 금속을 양극산화하여 형성된 기공을 갖는 양극산화막으로 구성될 수 있다.
양극산화막의 기공은 일정 배열로 형성된다. 양극산화막은 모재인 금속을 양극산화하여 형성된 막을 의미하고, 기공은 금속을 양극산화하여 양극산화막을 형성하는 과정에서 형성되는 구멍을 의미한다. 예컨대, 모재인 금속이 알루미늄(Al) 또는 알루미늄 합금인 경우, 모재를 양극 산화하면 모재의 표면에 양극산화알루미늄(Al 2O 3) 재질의 양극 산화막이 형성된다. 이와 같이 형성되는 양극산화막은 내부에 기공이 형성되지 않은 배리어층과, 내부에 기공이 형성된 다공층으로 구분된다. 배리어층은 모재의 상부에 위치하고, 다공층은 배리어층의 상부에 위치한다. 이처럼 배리어층과 다공층을 갖는 양극산화막이 표면에 형성된 모재에서, 모재를 제거하게 되면, 양극산화알루미늄(Al 2O 3) 재질의 양극산화막만이 남게 된다.
양극산화막은, 지름이 균일하고, 수직한 형태로 형성되면서 규칙적인 배열을 갖는 기공을 갖게 된다. 따라서, 배리어층을 제거하면, 기공을 상, 하로 수직하게 관통된 구조를 갖게 된다.
이러한 양극산화막은 절연성을 가진다. 다시 말해, 양극산화막시트(103)는 절연성을 가진다. 양극산화막시트(103)는 프로브 핀 지지부재(102)의 구성으로 프로브 핀(101)을 지지할 수 있다. 이 경우, 절연성을 갖는 양극산화막시트(103)는 프로브 핀(101) 외의 다른 구성으로 전도되는 현상을 방지할 수 있다.
양극산화막은 2~3ppm/℃의 열팽창 계수를 갖는다. 이로 인해 온도에 의한 변형이 적을 수 있다. 예컨대, EDS 공정은 고온의 환경에서 수행된다. 이 경우, 양극산화막으로 구성되는 양극산화막시트(103)는 상대적으로 낮은 열팽창 계수로 인해 열 내구성이 높다. 따라서 양극산화막시트(103)가 고온의 환경에서 수행되는 EDS공정에 이용될 경우, 쉽게 변형되지 않을 수 있다. 또한, 양극산화막시트(103)는 단열의 기능을 수행할 수 있다. 이로 인해 프로브 핀 지지부재(102)의 주변에 구비되는 구성들을 고온의 환경으로부터 보호하는 기능을 할 수 있다.
프로브 핀 지지부재(102)는 관통홀(104)이 구비된다. 관통홀(104)은 위와 같은 양극산화막시트(103)의 상, 하를 관통하여 구비된다. 이러한 관통홀(104)에는 프로브 핀(101)의 수직부(101b)가 통과한다. 이 경우, 수직부(101b)는 관통홀(104)의 하부보다 돌출된다. 관통홀(104)은 프로브 핀 지지부재(102)의 양극산화막시트(103)를 상, 하 관통하여 형성된다. 따라서, 수직부(101b)는 프로브 핀 지지부재(102)의 하부보다 더 돌출되게 관통홀(104)을 통과하여 구비될 수 있다.
또한, 관통홀(104)의 폭은 수직부(101b)의 폭보다 크게 형성된다. 다시 말해 수직부(101b)의 폭은 관통홀(104)보다 작게 형성된다. 수직부(101b)는 회로 단자(107a)와 직접 접촉되는 부분이다. 프로브 핀(101)의 수직부(101b)가 회로 단자(107a)와 접촉될 경우, 프로브 핀(101)의 수평부(101a)와 수직부(101b)의 연결부위는 탄성 변형할 수 있다. 이러한 탄성 변형을 고려하여 관통홀(104)의 폭은 수직부(101b)의 폭보다 크게 형성될 수 있다. 이하에서 도 2를 참조하여 구체적으로 설명한다.
도 2는 프로브 핀 지지부재(102)의 일부를 확대하여 도시한 도이다. 도 2(a)는 프로브 핀(101)과 회로 단자(107a)가 접촉되기 전의 상태를 도시한 도이고, 도 2(b)는 프로브 핀(101)과 회로 단자(107a)가 접촉된 후의 상태를 도시한 도이다.
도 2에 도시된 바와 같이, 프로브 핀 지지부재(102)는 양극산화막시트(103) 상면에서 프로브 핀(101)의 수평부(101a)를 지지하고, 관통홀(104)로 프로브 핀(101)의 수직부(101b)를 통과시킨다. 이 경우, 수직부(101b)는 관통홀(104)의 폭보다 작게 형성된다. 따라서, 관통홀(104)을 통과하는 수직부(101b)의 주변에는 여유 공간이 형성되게 된다. 이러한 여유 공간은 수평부(101a) 및 수직부(101b)의 탄성 변형을 수용할 수 있게 된다. 여기서 수평부(101a) 및 수직부(101b)의 연결부위는 프로브 핀(101)의 수평부(101a)의 일단부와 수직부(101b)의 상부가 접합된 접합부위일 수 있다.
도 2(b)에 도시된 바와 같이, 프로브 핀(101)이 회로 단자(107a)에 접촉된다. 프로브 핀(101)은 회로 단자(107a)와 접촉되면서 탄성 변형하게 된다. 구체적으로, 수직부(101b)가 회로 단자(107a)와 접촉되면서 프로브 핀(101)의 수직부(101b) 및 연결부위가 탄성 변형하게 된다. 관통홀(104)은 프로브 핀(101)과 회로 단자(107a)의 접촉 시 위와 같은 프로브 핀(101)의 탄성 변형을 고려하여 수직부(101b)의 폭보다 크게 형성될 수 있다. 이로 인해 여유 공간이 구비된다. 수직부(101b)는 여유 공간의 범위에서 자유롭게 탄성 변형될 수 있다. 예컨대, 관통홀이 프로브 핀과 동일한 폭으로 형성될 경우, 프로브 핀은 관통홀에 삽입되어 고정될 수 있다. 이러한 형태는 회로 단자와의 접촉 시 완충 기능을 수행할 수 없어 회로 단자를 파손시킬 수 있게 된다. 하지만 본 발명은, 프로브 핀(101)과 회로 단자(107a)의 접촉 시 프로브 핀(101)의 자유로운 탄성 변형을 수용할 수 있는 구조로 형성되어 회로 단자(107a)의 파손을 방지할 수 있게 된다. 그 결과 웨이퍼(107)의 회로 점검에 있어서 물리적 신뢰도가 높아질 수 있다.
위와 같이 프로브 핀 지지부재(102)는 양극산화막시트(103)의 상면에서 프로브 핀(101)의 수평부(101a)를 지지하고, 관통홀(104)로 수직부(101b)를 통과시키는 형태로 형성될 수 있다. 또한, 프로브 핀 지지부재(102)는 프로브 핀(101)의 수평부(101a)와 수직부(101b) 사이에서 프로브 핀(101)을 지지하는 형태로 구비될 수 있다.
프로브 핀 지지부재(102)는 양극산화막시트(103)의 구성으로 인해 2~3ppm/℃의 열 팽창 계수를 갖는다. 이와 같은 프로브 핀 지지부재(102)를 구비하는 본 발명의 프로브 카드(100)는 고온의 환경에서 수행되는 EDS 공정에서 프로브 핀(101)의 고정 위치가 온도 변화에 관계없이 일정할 수 있다. 그 결과 프로브 핀(101)의 고정 위치 오차로 인한 기능 오류가 방지될 수 있다.
또한, 본 발명의 프로브 핀 지지부재(102)는 웨이퍼(107)의 열팽창률와 유사한 열팽창률을 갖는다. 이로 인해 프로브 핀(101)과 회로 단자(107a)의 접촉 불량 문제를 감소시킬 수 있다. 종래에는 알루미나 소결체로 구성되는 세라믹 재질로 구성된 프로브 카드에 프로브 핀이 구비되었다. 그러나 알루미나 소결체로 구성되는 세라믹 재질의 경우, 실리콘 재질로 이루어진 웨이퍼와 열팽창률이 달라 온도 변화 시 접촉 불량의 문제를 유발하게 된다. 하지만 본 발명의 프로브 핀 지지부재(102)의 열팽창 계수는 2~3ppm/℃로 웨이퍼(107)의 열팽창 계수 3ppm/℃와 유사하다. 따라서, 온도의 영향으로 프로브 핀 지지부재(102)와 웨이퍼(107)가 열팽창될 경우, 유사한 열팽창률로 열팽창될 수 있다. 이로 인해 프로브 핀(101)과 웨이퍼(107)의 회로 단자(107a) 각각에 소정의 위치 오차가 발생한다고 하더라도 유사한 위치 오차 범위를 가질 수 있게 된다. 그 결과, 접촉 위치 오차로 인한 프로브 핀(101)과 회로 단자(107a)의 접촉 불량 문제가 감소될 수 있게 된다.
다시 도 1을 참조하면, 프로브 카드(100)는 접속 패드(105a)를 구비하는 스페이스 트랜스 포머(105)를 구비할 수 있다. 스페이스 트랜스 포머(105)는 PCB 기판(106)과 프로브 핀 지지부재(102)의 사이에 구비될 수 있다. 이러한 스페이스 트랜스 포머(105)는 PCB 기판(106)의 기판 단자(106a)와 프로브 핀(101)의 피치 간의 차이를 보상해줄 수 있다.
도 1에 도시된 바와 같이, 스페이스 트랜스 포머(105)는 프로브 핀 지지부재(102)의 상부에 위치하되, PCB 기판(106)의 하부에 구비될 수 있다. 다시 말해, 프로브 핀 지지부재(102)와 PCB 기판(106) 사이에 구비될 수 있다.
이러한 스페이스 트랜스 포머(105)는 접속 패드(105a)를 하부에 구비한다. 이로 인해 프로브 핀 지지부재(102)의 상부에 스페이스 트랜스 포머(105)를 구비하였을 때, 접속 패드(105a)와 프로브 핀(101)의 수평부(101a)가 접촉될 수 있게 된다. 스페이스 트랜스 포머(105)의 접속 패드(105a)에는 프로브 핀(101)의 수평부(101a)가 접촉되어 접합될 수 있다. 이로 인해 스페이스 트랜스 포머(105)는 프로브 핀(101)과 전기적으로 연결될 수 있게 된다. 접속 패드(105a)와 수평부(101a)간의 접합은 통상적인 접합 기술을 이용하여 접합될 수 있다. 또한 스페이스 트랜스 포머(105)와 프로브 핀 지지부재(102) 사이에 점착층(미도시)이 구비되어 접합될 수 있다. 점착층은 열가소성 수지로 구성되며 2개의 상, 하 부재를 가열하면서 압착함으로써 접합할 수 있다.
접속 패드(105a)는 프로브 핀(101)의 개수와 대응되게 구비된다. 이러한 접속 패드(105a)는 프로브 핀(101)의 수평부(101a)에 일괄적으로 접합될 수 있다. 종래의 프로브 카드는 스페이스 트랜스 포머의 접속 패드 각각에 프로브 핀을 하나씩 접합해야 한다는 번거로움이 있었다. 하지만 본 발명의 프로브 핀(101)은 수평부(101a) 및 수직부(101b)로 구성되어 프로브 핀 지지부재(102)에 의해 지지된다. 이 경우, 수평부(101a)에 의해 프로브 핀 지지부재(102)에 프로브 핀(101)이 안정적으로 지지될 수 있게 된다. 프로브 핀(101)은 프로브 핀 지지부재(102)에 의해 지지되어 접속 패드(105a)와 일괄적으로 접합될 수 있는 구조로 형성될 수 있다. 종래의 경우, 프로브 핀을 지지하는 부재가 없으므로 접속 패드(105a)에 프로브 핀을 하나씩 접합해야 했다. 하지만 본 발명은 프로브 핀(101)과 접속 패드(105a)를 일괄적으로 접합할 수 있는 구조로 형성된다. 이로 인해 프로브 카드 제조의 효율이 높아지는 효과를 얻을 수 있게 된다.
위와 같이 접속 패드(105a)가 프로브 핀(101)의 수평부(101a)에 일괄적으로 접합된다. 이 경우, 프로브 핀(101)의 수평부(101a)는 프로브 핀 지지부재(102)의 상면에서 지지되고, 접속 패드(105a)의 하면에서 지지되는 형태로 형성된다. 다시 말해, 수평부(101a)의 상, 하면이 별도의 부재에 의해 지지되어 고정되는 형태로 형성된다.
본 발명은 위와 같은 형태로 프로브 핀(101)이 고정됨으로써 고정력 및 접합력이 향상되게 된다. 종래의 경우, 프로브 핀의 일면이 접속 패드의 일면과 접합되었다. 이로 인해 프로브 핀의 일면과 접속 패드의 일면이 접촉되면서 하나의 접합면이 형성되었다. 종래에는 위와 같이 하나의 접합면에서만 접합력 및 고정력이 형성되었다. 그러나 종래의 경우, 하나의 접합면에 의해서 프로브 핀이 고정된다. 따라서, 접합면의 접합력이 저하되면 고정력도 저하되게 된다. 이로 인해 프로브 핀의 위치 정렬이 변화하게 될 수 있다. 또한, 프로브 핀이 분리되는 문제가 발생할 수 있다. 하지만 본 발명은 프로브 핀(101)의 상, 하면이 별도의 부재에 의해 고정 지지된다. 구체적으로 스페이스 트랜스 포머(105)의 접속 패드(105a)가 프로브 핀(101)의 수평부(101a) 상면에서 프로브 핀(101)을 고정 지지한다. 또한, 프로브 핀 지지부재(102)가 프로브 핀(101)의 수평부(101a) 하면에서 프로브 핀(101)을 고정 지지한다. 이로 인해 프로브 핀(101)의 접합력 및 고정력이 향상될 수 있게 된다. 본 발명은 높은 접합력 및 고정력으로 프로브 핀(101)을 고정 지지할 수 있다. 이로 인해 프로브 핀(101)의 위치 정렬이 변화되는 문제를 방지할 수 있다. 그 결과 프로브 핀(101)과 회로 단자(107a)의 접촉 불량 발생률이 감소될 수 있게 된다.
또한, 본 발명은 프로프 핀(101)이 탈락되는 문제를 방지할 수 있다. 종래에는 프로브 핀이 고정되는 접합위치가 외부로 노출되고 해당 접합위치는 주변 열환경에 의해 열적 스트레스를 직접적으로 영향을 받는 위치가 되므로. 열적 스트레스에 의해 프로브 핀이 탈락되는 문제가 발생한다. 하지만 본 발명의 바람직한 실시예에 따르면, 프로브 핀(101)을 고정시키는 프로브 핀(101)의 수평부(101a)가 양극산화막시트(103)의 내부에 위치함에 따라 프로브 핀(101)의 고정위치가 외부로 노출되지 않게 되므로 주변 열환경에 의한 영향을 최소화할 수 있게 되어 열적 스트레스에 의한 프로브 핀(101)의 박리문제를 해결할 수 있게 된다.
이하, 도 3을 참조하여 본 발명의 제2실시 예에 대해 설명한다. 제2실시 예의 프로브 카드(100)는 복수개의 양극산화막시트(103)로 구성된 스페이스 트랜스 포머(105')를 구비한다는 점에서 제1실시 예와 차이가 있다. 이하에서 설명되는 제2실시 예는 제1실시 예와 비교하여 특징적인 구성요소들을 중심으로 설명하겠으며, 제1실시 예와 동일하거나 유사한 구성요소들에 대한 자세한 설명은 생략한다.
도 3은 본 발명의 바람직한 제2실시 예에 따른 프로브 카드(100)를 도시한 도이다. 도 3에 도시된 바와 같이, 제2실시 예의 프로브 카드(100)는 프로브 핀(101), 프로브 핀 지지부재(102) 및 스페이스 트랜스 포머(105')를 포함하여 구성된다.
도 3에 도시된 바와 같이, 프로브 핀 지지부재(102)의 상부에 스페이스 트랜스 포머(105')가 구비된다. 스페이스 트랜스 포머(105')는 PCB 기판(106)과 프로브 핀 지지부재(102) 사이에 구비되어 PCB 기판(106)의 기판 단자(106a)와 프로브 핀(101)의 피치 간의 차이를 보상해줄 수 있다.
제2실시 예의 프로브 카드(100)에 포함된 스페이스 트랜스 포머(105')는 복수개의 양극산화막시트(103)가 적층되어 구성된다. 본 발명에서는 하나의 예로서 스페이스 트랜스 포머(105')가 3개의 양극산화막시트(103)가 적층되어 구성되는 것으로 설명한다. 다만 적층되는 양극산화막시트(103)의 개수는 이에 한정되지 않는다.
3개의 양극산화막시트(103)는 도 3의 도면상 하방향에서부터 제1양극산화막시트, 제2양극산화막시트 및 제3양극산화막시트로 구성될 수 있다. 제1 내지 제3양극산화막시트는 순서대로 적층될 수 있다.
양극산화막시트(103)는 관통홀이 형성되어 내부에 비아 도체(104a)가 충진될 수 있다. 비아 도체(104a)는 솔더, 구리, 은, 주석, 비스무트, 인듐, 크롬, 니켈, 티탄 등의 금속 재료 또는 이들의 금속 재료 합금 재료 중 적어도 하나로 구성될 수 있다. 이러한 비아 도체(104a)는 관통홀에 스퍼터링법, 증착법, 도금법, 도체 페이스트의 충전 등의 방법으로 충진됨으로써 형성될 수 있다.
도 3에 도시된 바와 같이, 제1양극산화막시트의 비아 도체(104a)는 접속 패드(105a)와 전기적으로 연결될 수 있도록 피치 간격이 형성된다. 한편, 제3양극산화막시트의 비아 도체(104a)는 PCB 기판(106)의 기판 단자(106a)와 전기적으로 연결될 수 있도록 피치 간격이 형성된다. 제2양극산화막시트에는 위와 같은 제1양극산화막시트와 제3양극산화막시트의 비아 도체(104a)의 피치 간의 차이를 보상할 수 있도록 비아 도체(104a)가 구비된다. 제1양극산화막시트의 상면에는 내부 배선층(109)이 형성된다. 내부 배선층(109)은 비아 도체(104a)의 상부에 접합되어 제1양극산화막시트의 상부에 적층되는 제2양극산화막시트의 비아 도체(104a)와 전기적으로 연결될 수 있다. 또한, 제2양극산화막시트의 상면에도 내부 배선층(109)이 형성된다. 제2양극산화막시트에 형성된 내부 배선층(109)은 제3양극산화막시트의 비아 도체(104a)와 전기적으로 연결될 수 있다.
복수개의 양극산화막시트(103)는 이방성 전도 물질(108)을 통해 접합될 수 있다. 이방성 전도 물질(108)은 이방성 전도 필름(ACF) 또는 이방성 전도접착제(ACA) 중 하나일 수 있다. 복수개의 양극산화막시트(103)를 접합하는 이방성 전도 물질(108)은 전도성 입자를 포함할 수 있다. 이 경우, 양극산화막시트(103)는 절연성이므로 수평 방향으로는 전기가 흐를 수 없고, 전도성 입자를 통해서 상, 하 방향으로 전기가 흐를 수 있다. 따라서, 전도성 입자를 통해 상, 하로 인접하는 양극산화막시트(103)의 비아 도체(104a) 및 내부 배선층(109)이 전기적으로 접합되어 연결된다.
한편, 복수개의 양극산화막시트(103)는 열가소성 수지로 구성되어 상, 하로 인접하는 양극산화막시트(103)들을 접합하는 점착층에 의해 접합될 수 있다.
한편, 복수개의 양극산화막시트(103)는 박막 도체층을 통해 접합될 수도 있다. 박막 도체층은 구리, 은, 팔라듐, 금, 백금, 알루미늄, 크롬, 니켈, 코발트 또는 티탄 등의 금속 재료로 구성된다. 또한, 이들의 금속 재료 합금 재료로 구성되는 것도 무방하다.
복수개의 양극산화막시트(103)가 박막 도체층을 통해 접합될 경우, 스퍼터링법이나 증착법, 도금법 등의 방법으로 형성될 수 있다. 이 경우, 필요에 따라 마스킹이나 에칭 등의 트리밍 가공을 실시하여 각각의 양극산화막시트(103)의 비아 도체(104a)가 전기적으로 연결되게 할 수 있다.
스페이스 트랜스 포머(105')의 하부에는 양극산화막시트(103) 및 관통홀(104)이 구비된 프로브 핀 지지부재(102)가 구비된다. 프로브 핀 지지부재(102)는 상면에서 프로브 핀(101)의 수평부(101a)를 지지한다. 따라서, 스페이스 트랜스 포머(105')의 접속 패드(105a)와 수평부(101a)가 접합되어 전기적으로 연결될 수 있다. 또한, 관통홀(104)에는 프로브 핀(101)의 수직부(101b)가 통과한다.
전술한 바와 같이 스페이스 트랜스 포머(105')는 복수개의 양극산화막시트(103)로 구성된다. 또한, 프로브 핀 지지부재(102)도 양극산화막시트(103)가 구비된다. 따라서, 스페이스 트랜스 포머(105') 및 프로브 핀 지지부재(102)의 열팽창 계수는 동일하다. 종래 알루미나 소결체로 구성되는 세라믹 재질의 배선기판은, 알루미나가 소결될 수 있는 온도(약 1600 ℃)에서 약 24시간 가열하여 소결함으로써 제작됨에 따라 소결과정에서의 뒤틀림 현상 및 소성수축에 따른 위치 어긋남의 문제가 발생하게 된다. 반면에 본 발명에 따른 복수개로 적층되는 양극산화막시트(103)는 별도의 소결과정이 필요 없기 때문에 종래와 같은 뒤틀림 현상이나 소성수축에 따른 위치 어긋남의 문제가 발생하지 않는다. 이에 따라 스페이스 트랜스 포머(105')와 프로브 핀 지지부재(102)의 위치 어긋남이 최소화되어 보다 신뢰성이 있게 프로브 카드(100)를 제작할 수 있다.
이러한 스페이스 트랜스 포머(105') 및 프로브 핀 지지부재(102)를 구비하는 프로브 카드(100)는 EDS 공정을 수행할 경우, 접합 계면에서의 박리 현상이 방지될 수 있다. 여기서 접합 계면은 수평부(101a)의 상면과 접합된 접속 패드(105a)와의 계면일 수 있다. 또한, 수평부(101a)의 하면과 접합된 프로브 핀 지지부재(102)의 양극산화막시트(103)와의 계면일 수 있다. 종래에는 다층 배선 기판이 수지 절연층 및 세라믹 기판으로 구성되어 스페이스 트랜스 포머의 기능을 수행하였다. 그러나 다층 배선 기판의 경우, 이종의 재질을 적층하여 접합함으로써 수지 절연층과 세라믹 기판의 접합 계면에서 층간 박리 현상이 발생하였다. 수지 절연층 및 세라믹 기판은 각각 다른 열팽창 계수를 갖는다. 그러므로 EDS 공정에서 열영향으로 인한 열팽창률이 다르다. 이로 인해 수지 절연층과 세라믹 기판 사이의 접합 계면에서 응력이 발생하게 된다. 그 결과 층간 박리 현상이 일어난다는 문제점이 있다. 하지만 본 발명은 스페이스 트랜스 포머(105') 및 프로브 핀 지지부재(102)가 양극산화막시트(103)로 구성되어 동일한 열팽창 계수를 가질 수 있다. 따라서, EDS 공정에서 온도의 영향으로 인한 열팽창률이 동일하다. 이로 인해 접합 계면에서의 잔류응력이 최소화되어 박리 현상이 방지될 수 있게 된다.
또한, 양극산화막시트(103)로 구성된 스페이스 트랜스 포머(105') 및 프로브 핀 지지부재(102)를 구비하는 프로브 카드(100)는 고온의 환경 및 저온의 환경에서 회로 단자(107a)를 점검할 경우, 회로 단자(107a)와의 위치 어긋남이 발생하지 않는다. 스페이스 트랜스 포머(105') 및 프로브 핀 지지부재(102)를 구성하는 양극산화막시트(103)는 웨이퍼(107)의 열팽창 계수와 유사한 열팽창 계수를 갖는다. 따라서, 프로브 카드(100)가 고온의 환경 및 저온의 환경에서 회로 점검을 수행할 때, 유사한 열팽창률을 가질 수 있다. 이로 인해 웨이퍼 회로 단자(107a)와의 위치 어긋남이 방지될 수 있다. 그 결과 회로 단자(107a)와의 접촉 불량률이 감소되는 효과를 얻을 수 있게 된다.
도 4는 본 발명의 프로브 카드(100)의 제조 방법을 순서대로 도시한 도이다. 도 4에서는 제1실시 예에 따른 프로브 카드(100)를 예시적으로 도시한다.
프로브 카드의 제조 방법은 양극산화막시트(103)에 제1홀(110)을 형성하는 제1단계(S1), 수직부(101b)를 형성하는 제2단계(S2), 수평부(101a)를 형성하는 제3단계(S3), 제2홀(120)을 형성하는 제4단계 및 스페이스 트랜스 포머(105)를 접합하는 제5단계(S5)를 포함한다.
도 4(a)에 도시된 바와 같이, 금속을 양극산화하여 형성된 양극산화막시트(103)가 구비된다. 그런 다음 양극산화막시트(103)에 에칭을 통해 제1홀(110)이 형성된다. 제1홀(11)은 양극산화막시트(103)를 상, 하 관통하여 형성될 수 있다. 제1홀(110)의 폭은 임의로 형성될 수 있다. 제1홀(110)은 프로브 핀(101)의 수직부(101b)를 형성하기 위하여 에칭될 수 있다. 양극산화막시트(103)에는 도 4(a)에 도시된 제1홀(110)의 피치 간격보다 협피치의 제1홀(110)이 에칭되어 형성될 수 있다. 이로 인해 협피치의 프로브 핀(101)이 구비될 수 있다. 그 결과 미세한 단자와 효과적으로 접속될 수 있다. 위와 같이, 양극산화막시트(103)에 제1홀(110)을 형성하는 제1단계(S1)가 수행된다.
그런 다음, 제1홀(110)에 도전성 물질을 충진하는 제2단계(S2)가 수행된다. 도 4(b)에 도시된 바와 같이, 제1홀(110)에 도전성 물질이 충진된다. 이로 인해 수직부(101b)가 형성될 수 있다. 수직부(101b)는 프로브 핀(101)의 하나의 구성으로서 회로 단자(107a)와 접촉되는 부분이다. 수직부(101b)를 형성하는 도전성 물질은 솔더, 구리, 은, 주석, 비스무트, 인듐, 크롬 니켈, 티탄 등의 금속 재료 또는 이들의 금속 재료 합금 재료 중 적어도 하나를 포함하며 이에 한정되는 것은 아니다. 수직부(101b)는 위와 같은 도전성 물질로 구성되어 회로 단자(107a)와 전기적으로 연결될 수 있다.
그런 다음, 도 4(c)에 도시된 바와 같이, 수직부(101b)와 연결되도록 수평부(101a)를 형성하는 제3단계(S3)가 수행된다. 도 4(c)에 도시된 바와 같이, 양극산화막시트(103)의 상면에 수직부(101b)의 상부와 연결되도록 수평부(101a)가 형성된다. 이러한 수평부(101a)는 수직부(101b)와 같이 도전성 물질로 이루어질 수 있다. 수평부(101a)는 그 일단부가 수직부(101b)의 상부와 연결되도록 형성될 수 있다.
그런 다음 제2홀(120)을 형성하는 제4단계(S4)가 수행된다. 도 4(d)에 도시된 바와 같이, 수직부(101b)의 주변에 존재하는 양극산화막시트(103)의 적어도 일부가 수직적으로 에칭된다. 이로 인해 제2홀(120)이 형성된다. 이러한 제2홀(120)은 수직부(101b)가 통과하는 관통홀(104)일 수 있다. 또한, 양극산화막시트(103)의 하면의 일부가 수평적으로 에칭된다. 이로 인해 수직부(101b)는 양극산화막시트(103)보다 돌출된다. 수직부(101b)는 돌출부를 통해 회로 단자(107a)와 접촉될 수 있다.
그런 다음, 스페이스 트랜스 포머(105)를 접합하는 제5단계(S5)가 수행된다. 도 4(e)에 도시된 바와 같이, 접속 패드(105a)를 구비하는 스페이스 트랜스 포머(105)를 구비한다. 그런 다음, 접속 패드(105a)가 수평부(101a)에 접합된다. 이 경우, 접속 패드(105a)는 수평부(101a)에 일괄 접합될 수 있다.
한편, 제5단계(S5)에서 복수개의 양극산화막시트(103)로 구성된 스페이스 트랜스 포머(105')가 구비될 수 있다. 이 경우, 스페이스 트랜스 포머(105')는 복수개의 양극산화막시트(103)를 접합하여 형성될 수 있다. 복수개의 양극산화막시트(103)에는 비아 도체(104a), 내부 배선층(109) 및 이방성 전도 물질(108, 또는 박막 도체층)이 구비될 수 있다. 이로 인해 복수개의 양극산화막시트(103) 각각이 전기적으로 연결될 수 있다. 이러한 스페이스 트랜스 포머(105')의 접속 패드(105a)는 도 4(e)에 도시된 바와 같이 수평부(101a)에 일괄 접합될 수 있다. 위와 같이 복수개의 양극산화막시트(103)로 구성된 스페이스 트랜스 포머(105')를 수평부(101a)에 접합하여 제2실시 예에 따른 프로브 카드(100)가 제조될 수 있다.
본 발명의 프로브 카드(100)는 프로브 핀(101)을 구비하기 위한 제1, 2홀(110, 120)을 에칭하여 형성한다. 양극산화막 재질로 구성된 양극산화막시트(103)는 에칭을 통해 화학적으로 제1, 2홀(110, 120)을 형성할 수 있다. 그러므로 협피치로 홀을 형성하기가 용이하다. 종래의 경우, 알루미나 소결체로 구성되는 세라믹 재질로 이루어진 기판에 프로브 핀을 구비하기 위한 홀이 형성된다. 이 경우, 홀은 레이저 가공을 통해 형성된다. 레이저 가공은 홀을 형성할 위치를 열변형하는 방법이다. 따라서 홀 형성시 적정한 이격거리가 고려되어야 한다. 다시 말해, 종래의 경우, 홀 형성시 적정한 이격거리가 고려되어야 하므로 협피치로 홀을 형성하는 것이 어렵다. 하지만 본 발명은 양극산화막시트(103)를 에칭하여 용이하게 협피치로 홀을 형성할 수 있다. 이로 인해 프로브 핀(101)의 피치 간격이 매우 좁게 형성될 수 있다. 본 발명은 위와 같이 협피치로 프로브 핀(101)을 구비할 수 있다. 따라서, 고집적화 및 미세화된 반도체 소자의 미세한 단자와 용이한 접속이 가능할 수 있다. 다시 말해, 본 발명은 검사 대상의 회로 단자가 협피치로 형성되더라도 이에 적합한 피치 간격으로 프로브 핀(101)을 구비할 수 있다.
본 발명은 위와 같이 협피치로 프로브 핀(101)을 구비할 수 있으므로 미세한 단자에도 효과적으로 접속될 수 있다. 또한, 프로브 핀(101)이 안정적으로 지지되는 구조로 구비된다. 이로 인해 프로브 핀(101)의 접합력 및 고정력이 향상되어 회로 단자(107a)와의 접촉 불량률을 감소시킬 수 있게 된다. 또한, 본 발명은 검사 대상의 열팽창 계수와 유사한 열팽창 계수를 갖는 구성을 구비하여 회로 단자(107a)와 프로브 핀(101)의 위치 어긋남을 방지할 수 있다. 이로 인해 회로 단자(107a)와 프로브 핀(101)의 접촉 위치의 정확도가 높아질 수 있다. 그 결과 측정의 신뢰도가 높아질 수 있다.
전술한 바와 같이, 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술분야의 통상의 기술자는 하기의 특허 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 또는 변형하여 실시할 수 있다.
[부호의 설명]
100: 프로브 카드
101: 프로브 핀
101a: 수평부 101b: 수직부
102: 프로브 핀 지지부재 103: 양극산화막시트
104: 관통홀 104a: 비아 도체
105, 105': 스페이스 트랜스 포머 105a: 접속 패드
106: PCB 기판 106a: 기판 단자
107: 웨이퍼 107a: 회로 단자
108: 이방성 전도 물질 109: 내부 배선층
110: 제1홀 120: 제2홀

Claims (8)

  1. 수평부 및 수직부가 구비된 프로브 핀; 및
    상기 수평부를 상면에서 지지하는 양극산화막시트 및 상기 수직부가 통과하는 관통홀이 구비되는 프로브 핀 지지부재;를 포함하는 것을 특징으로 하는 프로브 카드.
  2. 제1항에 있어서,
    상기 수직부는 상기 프로브 핀 지지부재의 하부보다 더 돌출되는 것을 특징으로 하는 프로브 카드.
  3. 제1항에 있어서,
    상기 수직부의 폭은 상기 관통홀의 폭보다 작은 것을 특징으로 하는 프로브 카드.
  4. 제1항에 있어서,
    접속 패드를 구비하는 스페이스 트랜스 포머;를 더 포함하고,
    상기 접속 패드는 상기 수평부와 전기적으로 연결되는 것을 특징으로 하는 프로브 카드.
  5. 제4항에 있어서,
    상기 스페이스 트랜스 포머는 복수개의 양극산화막시트가 적층되어 형성되는 것을 특징으로 하는 프로브 카드.
  6. 양극산화막시트의 적어도 일부를 에칭하고 제1홀을 형성하는 제1단계;
    상기 제1홀에 도전성 물질을 충진하여 수직부를 형성하는 제2단계;
    상기 수직부와 연결되도록 양극산화막시트 상면에 수평부를 형성하는 제3단계;
    상기 양극산화막시트 하면의 일부를 에칭하여 상기 수직부를 돌출시키고, 에칭된 상기 수직부 주변의 상기 양극산화막시트를 제거하여 제2홀을 형성하는 제4단계;를 포함하는 것을 특징으로 하는 프로브 카드 제조 방법.
  7. 제6항에 있어서,
    상기 수평부에 접속 패드를 구비하는 스페이스 트랜스 포머를 접합하는 제5단계;를 더 포함하는 것을 특징으로 하는 프로브 카드 제조 방법.
  8. 제7항에 있어서,
    상기 스페이스 트랜스 포머는 복수개의 양극산화막시트를 접합하여 형성되는 것을 특징으로 하는 프로브 카드 제조 방법.
PCT/KR2019/016336 2018-12-11 2019-11-26 프로브 카드 및 이의 제조 방법 WO2020122467A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/312,814 US20220050126A1 (en) 2018-12-11 2019-11-26 Probe card and manufacturing method therefor
CN201980081939.6A CN113242973A (zh) 2018-12-11 2019-11-26 探针卡以及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0159137 2018-12-11
KR1020180159137A KR102698002B1 (ko) 2018-12-11 2018-12-11 프로브 카드 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
WO2020122467A1 true WO2020122467A1 (ko) 2020-06-18

Family

ID=71077405

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/016336 WO2020122467A1 (ko) 2018-12-11 2019-11-26 프로브 카드 및 이의 제조 방법

Country Status (4)

Country Link
US (1) US20220050126A1 (ko)
KR (1) KR102698002B1 (ko)
CN (1) CN113242973A (ko)
WO (1) WO2020122467A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080073841A (ko) * 2007-02-07 2008-08-12 (주)넴스프로브 프로브 헤드 및 그 제조방법
KR20080102417A (ko) * 2006-05-08 2008-11-25 도쿄엘렉트론가부시키가이샤 프로브
US20150301083A1 (en) * 2012-08-01 2015-10-22 Japan Electronic Materials Corporation Guide plate for a probe card and probe card provided with same
KR20170099383A (ko) * 2016-02-23 2017-08-31 재팬 일렉트로닉 메트리얼스 코오포레이숀 프로브 가이드, 프로브 카드 및 프로브 가이드의 제조 방법
KR20170139321A (ko) * 2016-06-09 2017-12-19 (주)포인트엔지니어링 프로브 카드용 기판 및 이를 이용한 프로브 카드

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4189825A (en) * 1975-06-04 1980-02-26 Raytheon Company Integrated test and assembly device
JPS6151548U (ko) 1984-09-10 1986-04-07
KR100347863B1 (ko) * 2000-03-28 2002-08-07 이억기 프로브 카드
KR20000064001A (ko) * 2000-08-16 2000-11-06 홍영희 프로브 및 프로브 카드
US7084650B2 (en) * 2002-12-16 2006-08-01 Formfactor, Inc. Apparatus and method for limiting over travel in a probe card assembly
KR101045671B1 (ko) * 2008-02-05 2011-07-01 윌테크놀러지(주) 공간 변환기를 포함하는 프로브 카드
KR100961457B1 (ko) * 2008-03-19 2010-06-08 윌테크놀러지(주) 프로브 기판과 프로브 기판의 제조 방법
KR101255110B1 (ko) 2013-01-08 2013-04-19 주식회사 프로이천 수직형 프로브 카드 및 그 제조방법
TW201437642A (zh) * 2013-03-26 2014-10-01 Mpi Corp 用於探針卡之空間轉換器的製造方法
US9535091B2 (en) * 2015-03-16 2017-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Probe head, probe card assembly using the same, and manufacturing method thereof
JP6691762B2 (ja) * 2015-11-03 2020-05-13 日本特殊陶業株式会社 検査用配線基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080102417A (ko) * 2006-05-08 2008-11-25 도쿄엘렉트론가부시키가이샤 프로브
KR20080073841A (ko) * 2007-02-07 2008-08-12 (주)넴스프로브 프로브 헤드 및 그 제조방법
US20150301083A1 (en) * 2012-08-01 2015-10-22 Japan Electronic Materials Corporation Guide plate for a probe card and probe card provided with same
KR20170099383A (ko) * 2016-02-23 2017-08-31 재팬 일렉트로닉 메트리얼스 코오포레이숀 프로브 가이드, 프로브 카드 및 프로브 가이드의 제조 방법
KR20170139321A (ko) * 2016-06-09 2017-12-19 (주)포인트엔지니어링 프로브 카드용 기판 및 이를 이용한 프로브 카드

Also Published As

Publication number Publication date
US20220050126A1 (en) 2022-02-17
CN113242973A (zh) 2021-08-10
KR102698002B1 (ko) 2024-08-22
KR20200071420A (ko) 2020-06-19

Similar Documents

Publication Publication Date Title
US7750655B2 (en) Multilayer substrate and probe card
WO2019216503A1 (ko) 반도체소자 테스트소켓
KR100502119B1 (ko) 접촉 구조물 및 그 조립 기구
JP4920769B2 (ja) 導電性接触子用ホルダ
WO2013151316A1 (ko) 고밀도 도전부를 가지는 테스트용 소켓 및 그 제조방법
WO2023167479A1 (ko) 전기 전도성 접촉핀, 정렬 플레이트 및 이를 구비하는 검사장치
JPH09304436A (ja) プローブカード
WO2021215786A1 (en) Probe card
WO2022181951A1 (ko) 전기 전도성 접촉핀의 정렬 모듈 및 정렬 이송방법
WO2020122467A1 (ko) 프로브 카드 및 이의 제조 방법
WO2016167412A1 (ko) 고주파 디바이스 테스트용 양방향 도전성 소켓, 고주파 디바이스 테스트용 양방향 도전성 모듈 및 이의 제조방법
WO2017061656A1 (ko) 켈빈 테스트용 프로브, 켈빈 테스트용 프로브 모듈 및 그 제조방법
WO2022169196A1 (ko) 전기 전도성 접촉핀
US20040135594A1 (en) Compliant interposer assembly for wafer test and "burn-in" operations
JPH0915289A (ja) 多層プリント配線板の検査装置
WO2023140617A1 (ko) 전기 전도성 접촉핀 및 이를 구비하는 검사장치
WO2022177390A1 (ko) 전기 전도성 접촉핀 및 이의 제조방법
WO2017183788A1 (ko) 반도체소자 테스트소켓
WO2022177388A1 (ko) 전기 전도성 접촉핀 어셈블리
WO2012011627A1 (ko) 프로브 카드 및 그 제조방법
WO2023090746A1 (ko) 전기 전도성 접촉핀 및 이를 구비하는 검사장치
WO2023059013A1 (ko) 전기 전도성 접촉핀 및 이를 구비하는 검사장치
WO2020213899A1 (ko) 멀티-레이어 ｍｅｍｓ 스프링 핀
WO2023171995A1 (ko) 양극산화막 구조체 및 이를 포함하는 검사 장치
WO2024219730A1 (ko) 전기 전도성 접촉핀

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19895282

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19895282

Country of ref document: EP

Kind code of ref document: A1