WO2020107663A1 - 阵列基板和显示面板 - Google Patents

阵列基板和显示面板 Download PDF

Info

Publication number
WO2020107663A1
WO2020107663A1 PCT/CN2019/071067 CN2019071067W WO2020107663A1 WO 2020107663 A1 WO2020107663 A1 WO 2020107663A1 CN 2019071067 W CN2019071067 W CN 2019071067W WO 2020107663 A1 WO2020107663 A1 WO 2020107663A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
conductive
trace
conductive layer
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2019/071067
Other languages
English (en)
French (fr)
Inventor
胡云钦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201811445306.2A external-priority patent/CN109491160A/zh
Priority claimed from CN201811447419.6A external-priority patent/CN109298575A/zh
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to US17/260,225 priority Critical patent/US11119369B1/en
Publication of WO2020107663A1 publication Critical patent/WO2020107663A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Definitions

  • the present application relates to an array substrate and a display panel.
  • GOA gate on array, gate drive circuit board
  • the driver generates a clock signal and sends it to the gate drive circuit.
  • the machine drive circuit provides a clock signal to each gate drive circuit through the clock signal line for line scanning.
  • the clock signal line is responsible for providing the signal to the gate drive circuit. Of course, it is not expected that the signal will cause signal attenuation through these traces.
  • an object of the present invention is to provide an array substrate and a display panel.
  • An array substrate including:
  • first electrode layer Forming a first electrode layer on the second passivation layer, the first electrode layer covering part of the first conductive layer, the first passivation layer, the second conductive layer and the second passivation layer;
  • the first conductive layer includes multiple first traces, and the second conductive layer includes multiple second traces corresponding to each first trace, wherein each first trace is connected by a corresponding trace of the first electrode layer Corresponding second track;
  • Each first trace is provided with a target area, and the projection of each second trace on the corresponding connected first trace is located in the corresponding target area.
  • the target area is used to reduce the first trace and the second electrode layer. The area between capacitors.
  • the target area includes a cross-over area formed by the first trace and each second trace.
  • the first passivation layer covers part of the first substrate in the target area.
  • the target area is filled with a non-conductive material.
  • a first conductive bridge hole is formed on the first conductive layer, and the first electrode layer covers the first conductive layer.
  • a second type conductive bridge hole is also formed on the second conductive layer, and the first electrode layer covers the second conductive layer.
  • the liquid crystal layer has a dielectric coefficient.
  • the dielectric coefficient includes the dielectric coefficient of the parallel vector and the dielectric coefficient of the vertical vector.
  • a display panel includes a color filter substrate, a driver and an array substrate;
  • first electrode layer Forming a first electrode layer on the second passivation layer, the first electrode layer covering part of the first conductive layer, the first passivation layer, the second conductive layer and the second passivation layer;
  • the first conductive layer includes multiple first traces, and the second conductive layer includes multiple second traces corresponding to each first trace, wherein each first trace is connected by a corresponding trace of the first electrode layer Corresponding second track;
  • Each first trace is provided with a target area, and the projection of each second trace on the corresponding connected first trace is located in the corresponding target area.
  • the target area is used to reduce the first trace and the second electrode layer. The area between capacitors.
  • the target area includes a cross-over area formed by the first trace and each second trace.
  • FIG. 1 is a schematic structural diagram of a display panel in an embodiment
  • Figure 2 is a schematic diagram of a capacitive load circuit in an example
  • FIG. 3 is a schematic structural diagram of an array substrate in an embodiment
  • FIG. 4 is a schematic structural diagram of an array substrate in yet another embodiment
  • FIG. 5 is a cross-sectional view of an array substrate in another embodiment.
  • a display panel with gate array driving using GOA (gate on array) technology includes a color filter substrate 10, an array substrate 20, a driver 30, and a gate driving circuit 40
  • a gate drive circuit 40 fabricated on the array substrate 20 instead of a driving chip made of an external silicon chip, the thin film transistor is driven on and off. Due to the GOA (gate on array) technology, the gate drive circuit 40 can be directly arranged around the display area of the display panel, which simplifies the manufacturing process and improves the integration of the display panel, so that the display panel can realize an ultra-thin design.
  • the capacitive load circuit is shown in Figure 2.
  • the clock voltage signal 100 sent by the driver is sent to the active switch through the signal line.
  • the signal resistor 200, the signal capacitor 300 and the parallel capacitor 400 all fall on the first terminal a and the control terminal b.
  • the circuit load is too heavy, which affects the clock signal transmission effect.
  • the array substrate includes: a first substrate 1; a first conductive layer 2 formed on the first substrate 1; A first passivation layer 3 on a conductive layer 2, and the first passivation layer 3 covers part of the first substrate 1; a second conductive layer 4 formed on the first passivation layer 3; a second conductive layer 4 On the second passivation layer 5, and the second passivation layer 5 covers part of the first passivation layer 3; formed with the first electrode layer 6 on the second passivation layer 5, the first electrode layer 6 covers part of the first Conductive layer 2, first passivation layer 3, second conductive layer 4 and second passivation layer 5; liquid crystal layer 7 formed on the first electrode layer 6; second electrode layer 8 formed on the liquid crystal layer 7; A second substrate 9 formed on the second electrode layer 8; the first conductive layer 2 includes a plurality of first traces 21, and the second conductive layer 4 includes a plurality of second traces 41 corresponding to the first
  • the target area 91 of the first trace 21 refers to an area for reducing the capacitance between the first trace 21 and the second electrode layer 8.
  • the first trace 21 in the target area 91 may be in a hollow state.
  • the first trace 21 in the target area 91 may also be provided with a groove, and the groove is filled with a non-conductive material to reduce the capacitance between the plates. That is, the capacitance C1 formed between the portion of the first trace 21 (which may be a solid metal, a hollowed portion on the first trace 21, etc.) and the pair of second electrode layers 8 in the target area 91 is smaller than the target The capacitance formed between the first trace 21 and the second electrode layer 8 outside this region.
  • the target area 91 is provided in the overlapping area of the first trace 21 and the corresponding second trace 41, which effectively reduces the capacitance value of the gate drive circuit trace, reduces the gate drive circuit trace load and reduces Tablet power.
  • the target area 91 includes a cross-over area 911 formed by the first trace 21 and each second trace 41.
  • the cross-over area 911 refers to a portion where the first trace and the second trace cross and are not connected.
  • a target area 91 is provided in the cross-over area of the first trace 21 and each second trace 41 to effectively reduce the capacitance value of the gate drive circuit trace, reduce the gate drive circuit trace load and reduce Tablet power.
  • the target area 91 further includes a cross connection area 912 of the first trace 21 and the second trace 41.
  • the cross-connected area 912 refers to an area where the projection of the second trace 41 on the correspondingly connected first trace 21 has an intersection. Digging holes or filling non-conductive materials such as resin in the area 912 where the first trace 21 crosses the second trace 41 to reduce capacitance, thereby reducing the circuit load of the gate drive circuit.
  • the first passivation layer 3 covers part of the first substrate 1 in the target area 91.
  • the first passivation layer 3 covers a part of the first substrate 1 in the target area 91, that is, the first trace 21 is bored, and there is no conductive material at the hole.
  • the contact of the first substrate 1 reduces the capacitance of the panel, thereby reducing the capacitance of the gate drive circuit wiring.
  • the target area 91 is filled with a non-conductive material. Fill the target area 91 with a non-conductive material such as resin to reduce the capacitance between the plates to reduce the load of the gate drive circuit wiring.
  • a first-type conductive bridge hole is formed on the first conductive layer 2, and the first electrode layer 6 covers the first conductive layer 2.
  • a second conductive bridge hole is also formed on the second conductive layer 4, and the first electrode layer 6 covers the second conductive layer 4.
  • the liquid crystal layer 7 has a dielectric coefficient, and the dielectric coefficient includes the dielectric coefficient of the parallel vector and the dielectric coefficient of the vertical vector.
  • a first-type conductive bridge hole is formed on each first trace 21, and at the same time, the first electrode layer 6 is covered on the first conductive layer 2, and a voltage signal is transmitted to the first electrode layer 6 and the second through the conductive bridge hole The electrode layer 8, so that the dielectric coefficient of the liquid crystal layer 7 tends to be the dielectric coefficient of the parallel vector (for example: the inclination of the dielectric coefficient direction is controlled by the magnitude of the voltage signal), which effectively further reduces the gate drive circuit wiring Of the capacitor.
  • a second type of conductive bridge hole is formed on each second trace 41, and at the same time, the second electrode layer 8 is covered on the second conductive layer 4, and a voltage signal is transmitted to the second electrode layer 8 through the conductive bridge hole And the second electrode layer 8, so that the dielectric coefficient of the liquid crystal layer 7 approaches the dielectric coefficient of the parallel vector (for example: the inclination of the dielectric coefficient direction is controlled by the magnitude of the voltage signal), which effectively further reduces the gate drive The capacitance of the circuit trace.
  • a display panel as shown in FIGS. 1 and 5, includes a color filter substrate 10, a driver 30, and the above-mentioned array substrate 20.
  • the clock signal generated by the driver 30 is given to the first trace 21 and the second trace 41 on the array substrate 20 to drive the thin film transistor.
  • the first trace corresponding to each second trace 40 A target area 91 is set on the trace 21 so that the projection of the second trace 41 on the first trace 21 falls within the target area 91, that is, the intersection of the second trace 41 and the first trace 21 connected thereto
  • the capacitance at the overlap is minimized, thereby reducing the capacitance value of the wiring of the gate drive circuit 40 and reducing the power of the tablet.
  • the target area 91 may include a cross-over area 911 formed by the first trace 21 and each second trace 41, and/or a cross-connect area of the first trace 21 and the second trace 41 912.
  • An array substrate manufacturing method includes:
  • the target area 91 may include a cross-over area 911 formed by the first trace 21 and each second trace 41, and/or a cross-connect area 912 of the first trace 21 and the second trace 41.
  • the display panel may include a liquid crystal panel.
  • the liquid crystal panel may include a switch array substrate, a color filter layer substrate and a liquid crystal layer formed between the two substrates.
  • the display panel may also be an OLED (Organic Light-Emitting Diode (Organic Electric Laser Display) panel or QLED (Quantum Dot Light Emitting Diodes) panel.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

一种阵列基板，由下至上依次包括第一基板（1）、第一导电层（2）、第一钝化层（3）、第二导电层（4）、第二钝化层（5）、第一电极层（6）、液晶层（7）和第二电极层（8）及第二基板（9），第一导电层（2）包括多条第一走线（21），第二导电层（4）包括多条第二走线（41），各第一走线（21）通过对应的第一电极层（6）的走线连接多个第二走线（41），各第一走线（21）上设置有目标区域（91），各第二走线（41）在对应连接的第一走线（21）上的投影位于对应的目标区域（91）里面，降低闸机驱动电路的负载和平板间电容。

Description

阵列基板和显示面板
本申请要求于2018年11月29日提交中国专利局，申请号为201811447419.6，申请名称为“阵列基板和显示面板”的中国专利申请的优先权，且本申请还要求于2018年11月29日提交中国专利局，申请号为201811445306.2，申请名称为“阵列基板、显示面板及阵列基板制作方法”的中国专利申请的优先权，两个专利申请中的全部内容通过引用结合在本申请中。
技术领域
本申请涉及一种阵列基板和显示面板。
背景技术
这里的陈述仅提供与本申请有关的背景信息，而不必然地构成现有技术。
GOA(gate on array，闸极驱动电路基板)在面板设计上是一项重要技术，主要优点是可以免去闸极驱动集成电路，降低产品成本，驱动器生成时钟讯号发送至闸机驱动电路，闸机驱动电路通过时钟讯号线提供时钟讯号给到各闸机驱动电路以进行行扫描。
由于时钟讯号线负责提供讯号给闸机驱动电路，当然不希望讯号经过这些走线造成讯号衰减,一般PSA(Polymer Sustained Alignment，聚合高分子辅助取向)模式和VA(Vertical Alignment，垂直对准)两种模式下，时钟讯号线的讯号电阻和讯号电容均落在主动开关的其中一端或两端，如何解决闸机驱动电路负载过大问题，成为重要课题。
申请内容
为了解决闸极驱动电路负载过大的问题，本发明的目的在于，提供一种阵列基板和显示面板。
一种阵列基板，包括：
第一基板；
形成于第一基板上的第一导电层；
形成于第一导电层上的第一钝化层，且第一钝化层覆盖部分第一基板；
形成于第一钝化层上的第二导电层；
形成于第二导电层上的第二钝化层，且第二钝化层覆盖部分第一钝化层；
形成与第二钝化层上的第一电极层，第一电极层覆盖部分第一导电层、第一钝化层、第二导电层和第二钝化层；
形成于第一电极层上的液晶层；
形成于液晶层上的第二电极层；
形成于第二电极层上的第二基板；
第一导电层包括多条第一走线，第二导电层包括多条与各第一走线对应的第二走线，其中，各第一走线通过对应的第一电极层的走线连接对应的第二走线；
各第一走线上设置有目标区域，各第二走线在对应连接的第一走线上的投影位于对应的目标区域里面，目标区域是用于降低第一走线与第二电极层之间电容的区域。
在其中一个实施例中，目标区域包括第一走线与各第二走线形成的跨线区域。
在其中一个实施例中，第一钝化层在目标区域覆盖部分第一基板。
在其中一个实施例中，目标区域填充有非导电材料。
在其中一个实施例中，第一导电层上形成有第一类导电桥接洞，第一电极层覆盖于第一导电层上。
在其中一个实施例中，第二导电层上也形成有第二类导电桥接洞，第一电极层覆盖于第二导电层上。
在其中一个实施例中，第一类导电桥接洞至少为两个。
在其中一个实施例中，液晶层具有一介质系数，介质系数包括平行向量的介电系数与垂直向量的介电系数。
一种显示面板，包括彩色滤光片基板、驱动器和阵列基板；
第一基板；
形成于第一基板上的第一导电层；
形成于第一导电层上的第一钝化层，且第一钝化层覆盖部分第一基板；
形成于第一钝化层上的第二导电层；
形成于第二导电层上的第二钝化层，且第二钝化层覆盖部分第一钝化层；
形成与第二钝化层上的第一电极层，第一电极层覆盖部分第一导电层、第一钝化层、 第二导电层和第二钝化层；
形成于第一电极层上的液晶层；
形成于液晶层上的第二电极层；
形成于第二电极层上的第二基板；
第一导电层包括多条第一走线，第二导电层包括多条与各第一走线对应的第二走线，其中，各第一走线通过对应的第一电极层的走线连接对应的第二走线；
各第一走线上设置有目标区域，各第二走线在对应连接的第一走线上的投影位于对应的目标区域里面，目标区域是用于降低第一走线与第二电极层之间电容的区域。
在其中一个实施例中，目标区域包括第一走线与各第二走线形成的跨线区域。
本申请的一个或多个实施例的细节在下面的附图和描述中提出。本申请的其它特征和优点将从说明书、附图以及权利要求书变得明显。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为一个实施例中显示面板的结构示意图；
图2为一个范例中电容负载电路示意图；
图3为一个实施例中阵列基板的结构示意图；
图4为又一个实施例中阵列基板的结构示意图；
图5为另一个实施例中阵列基板的剖视图。
具体实施方式
为了使本申请的技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一 个元件并与之结合为一体，或者可能同时存在居中元件。本文所使用的术语“安装”、“一端”、“另一端”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
如图1所示，采用GOA(gate on array，闸极驱动电路基板)技术的具有闸极阵列驱动的显示面板，包括彩色滤光片基板10、阵列基板20、驱动器30和闸机驱动电路40，通过采用闸机驱动电路40制作在阵列基板20上，代替由外接硅芯片制作的驱动芯片以驱动薄膜晶体管的通断。由于GOA(gate on array，闸极驱动电路基板)技术可以直接在显示面板的显示区域周围设置闸机驱动电路40，简化制作程序，提高显示面板的整合度，使得显示面板可以实现超薄设计。
采用闸机驱动电路进行闸极驱动时，电容负载电路如图2所示，驱动器发送的时钟电压讯号100经讯号线发送至主动开关，讯号线所产生的讯号电阻200，讯号电容300和并联在主动开关的控制端b和主动开关500的第一端a之间的并联电容400。讯号电阻200、讯号电容300和并联电容400均落在第一端a和控制端b上，电路负载过重，影响时钟讯号传输效果。
为了解决上述技术问题，本发明实施例提供了一种阵列基板，如图3所示，阵列基板，包括：第一基板1；形成于第一基板1上的第一导电层2；形成于第一导电层2上的第一钝化层3，且第一钝化层3覆盖部分第一基板1；形成于第一钝化层3上的第二导电层4；形成于第二导电层4上的第二钝化层5，且第二钝化层5覆盖部分第一钝化层3；形成与第二钝化层5上的第一电极层6，第一电极层6覆盖部分第一导电层2、第一钝化层3、第二导电层4和第二钝化层5；形成于第一电极层6上的液晶层7；形成于液晶层7上的第二电极层8；形成于第二电极层8上的第二基板9；第一导电层2包括多条第一走线21，第二导电层4包括多条与各第一走线21对应的第二走线41，其中，各第一走线21通过对应的第一电极层6的走线连接对应的第二走线41；各第一走线21上设置有目标区域91，各第二走线41在对应连接的第一走线21上的投影位于对应的目标区域91里面，目标区 域91是用于降低第一走线21与第二电极层8之间电容的区域。
其中，第一走线21的目标区域91是指用于降低第一走线21与第二电极层8之间的电容的区域。目标区域91内的第一走线21可以是镂空状态，目标区域91内的第一走线21还可以设置有凹槽、凹槽中填充有非导电材料，以减小平板间电容。即目标区域91内的这部分第一走线21(可以是实体金属，也可以是第一走线21上的镂空部分等)与所对的第二电极层8之间形成的电容C1小于目标区域外的这部分第一走线21与第二电极层8之间形成的电容。具体实现方式不仅限于此处所举的两个例子。本发明实施例采用在第一走线21与其对应的第二走线41的重叠区域设置目标区域91，有效降低闸机驱动电路走线的电容值，减小闸机驱动电路走线负载及降低平板功率。
在其中一个实施例中，如图3至图5所示，目标区域91包括第一走线21与各第二走线41形成的跨线区域911。跨线区域911，是指第一走线和第二走线交叉不连接的部分。本发明实施例采用在第一走线21与各第二走线41的跨线区域设置目标区域91，有效降低闸机驱动电路走线的电容值，减小闸机驱动电路走线负载及降低平板功率。
在其中一个实施例中，如图4和图5所示，目标区域91还包括第一走线21与第二走线41的交叉连接区域912。交叉连接区域912是指和第二走线41在对应连接的第一走线21上的投影有交集的区域。在第一走线21与第二走线41交叉连接处区域912挖孔或填充树脂等非导电材料，降低电容，从而降低闸机驱动电路的电路负载。
在其中一个实施例中，如图3至图5所示，第一钝化层3在目标区域91覆盖部分第一基板1。第一钝化层3在目标区域91覆盖部分第一基板1，即第一走线21上挖设有孔，在该孔处无导电材料，第一钝化层3填充该部分区域，并与第一基板1接触，降低平板电容，从而降低闸机驱动电路走线的电容值。
在其中一个实施例中，如图3至图5所示，目标区域91填充有非导电材料。在目标区域91填充树脂等非导电材料，减小平板间电容，以降低闸机驱动电路走线的负载。
在其中一个实施例中，如图3至图5所示，第一导电层2上形成有第一类导电桥接洞，第一电极层6覆盖于第一导电层2上。
在其中一个实施例中，如图3至图5所示，第二导电层4上也形成有第二类导电桥接洞，第一电极层6覆盖于第二导电层4上。
在其中一个实施例中，如图3至图5所示，第一类导电桥接洞至少为两个。
在其中一个实施例中，如图3至图5所示，第二类导电桥接洞至少为两个。
在其中一个实施例中，液晶层7具有一介质系数，介质系数包括平行向量的介电系数与垂直向量的介电系数。在各第一走线21上形成第一类导电桥接洞，并同时将第一电极层6覆盖于第一导电层2上，透过导电桥接洞传送电压讯号于第一电极层6及第二电极层8，因而使液晶层7的所述介质系数趋近为平行向量的介电系数(举例:由电压信号大小控制介电系数方向的倾斜度)，而有效进一步降低闸机驱动电路走线的电容值。同理，在各第二走线41上形成第二类导电桥接洞，并同时将第二电极层8覆盖于第二导电层4上，透过导电桥接洞传送电压讯号于第二电极层8及第二电极层8，因而使液晶层7的所述介质系数趋近为平行向量的介电系数(举例:由电压信号大小控制介电系数方向的倾斜度)，而有效进一步降低闸机驱动电路走线的电容值。
一种显示面板，如图1、图5所示，包括彩色滤光片基板10、驱动器30和上述阵列基板20。本发明实施例提供的显示面板，驱动器30产生的时钟讯号给到阵列基板20上的第一走线21和第二走线41，以驱动薄膜晶体管，在各第二走线40对应的第一走线21上设置目标区域91，使得该第二走线41在第一走线21上的投影落在该目标区域91内，即使得第二走线41与其连接的第一走线21的交叠处的电容最小化，从而降低闸机驱动电路40走线的电容值，降低平板功率。
在其中一个实施例中，目标区域91可以包括第一走线21与各第二走线41形成的跨线区域911，和/或，第一走线21与第二走线41的交叉连接区域912。
一种阵列基板制作方法，包括：
提供第一基板；在第一基板上形成第一导电层；在第一导电层上形成第一钝化层，且使得第一钝化层覆盖部分第一基板；在第一钝化层上形成第二导电层；在第二导电层上形成第二钝化层，且使得第二钝化层覆盖部分第一钝化层；在第二钝化层上形成第一电极层，且使得第一电极层覆盖部分第一导电层、第一钝化层、第二导电层和第二钝化层；在第一电极层上形成液晶层；在液晶层上形成第二电极层；在第二电极层上形成第二基板；在第一导电层上形成多条第一走线，在第二导电层上形成多条与各第一走线对应的第二走线，各第一走线通过对应的第一电极层的走线连接对应的第二走线；在第一走线上形成有目标 区域，第二走线在第一走线上的投影位于目标区域里面。需要说明的是，本实施例中的名词释义与上述实施例中相同，工作原理也相同，在此不做赘述。其中，目标区域91可以包括第一走线21与各第二走线41形成的跨线区域911，和/或，第一走线21与第二走线41的交叉连接区域912。
在本申请中的某些实施例中，显示面板可以包括液晶面板，液晶面板可以包括开关阵列基板，彩色滤光层基板与形成于两基板之间的液晶层，显示面板还可以是OLED(Organic Light-Emitting Diode，有机电激光显示)面板或QLED(Quantum Dot Light Emitting Diodes，量子点发光二极管)面板。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (20)

  1. 一种阵列基板，包括：
    第一基板；
    形成于所述第一基板上的第一导电层；
    形成于所述第一导电层上的第一钝化层，且所述第一钝化层覆盖部分所述第一基板；
    形成于所述第一钝化层上的第二导电层；
    形成于所述第二导电层上的第二钝化层，且所述第二钝化层覆盖部分所述第一钝化层；
    形成与所述第二钝化层上的第一电极层，所述第一电极层覆盖部分所述第一导电层、所述第一钝化层、所述第二导电层和所述第二钝化层；
    形成于所述第一电极层上的液晶层；
    形成于所述液晶层上的第二电极层；
    形成于所述第二电极层上的第二基板；
    所述第一导电层包括多条第一走线，所述第二导电层包括多条与各所述第一走线对应的第二走线，其中，各所述第一走线通过对应的第一电极层的走线连接对应的第二走线；
    各所述第一走线上设置有目标区域，各所述第二走线在对应连接的所述第一走线上的投影位于对应的所述目标区域里面，所述目标区域是用于降低第一走线与第二电极层之间电容的区域。
  2. 根据权利要求1所述的阵列基板，其中，所述目标区域包括所述第一走线与各所述第二走线形成的跨线区域。
  3. 根据权利要求2所述的阵列基板，其中，所述目标区域还包括所述第一走线与所述第二走线的交叉连接区域。
  4. 根据权利要求1所述的阵列基板，其中，所述第一钝化层在所述目标区域覆盖部分所述第一基板。
  5. 根据权利要求2所述的阵列基板，其中，所述第一钝化层在所述目标区域覆盖部分所述第一基板。
  6. 根据权利要求3所述的阵列基板，其中，所述第一钝化层在所述目标区域覆盖部 分所述第一基板。
  7. 根据权利要求1所述的阵列基板，其中，所述目标区域填充有非导电材料。
  8. 根据权利要求2所述的阵列基板，其中，所述目标区域填充有非导电材料。
  9. 根据权利要求3所述的阵列基板，其中，所述目标区域填充有非导电材料。
  10. 根据权利要求7所述的阵列基板，其中，所述第一导电层上形成有第一类导电桥接洞，所述第一电极层覆盖于所述第一导电层上。
  11. 根据权利要求8所述的阵列基板，其中，所述第一导电层上形成有第一类导电桥接洞，所述第一电极层覆盖于所述第一导电层上。
  12. 根据权利要求9所述的阵列基板，其中，所述第一导电层上形成有第一类导电桥接洞，所述第一电极层覆盖于所述第一导电层上。
  13. 根据权利要求10所述的阵列基板，其中，所述第二导电层上也形成有第二类导电桥接洞，所述第一电极层覆盖于所述第二导电层上。
  14. 根据权利要求11所述的阵列基板，其中，所述第二导电层上也形成有第二类导电桥接洞，所述第一电极层覆盖于所述第二导电层上。
  15. 根据权利要求12所述的阵列基板，其中，所述第二导电层上也形成有第二类导电桥接洞，所述第一电极层覆盖于所述第二导电层上。
  16. 根据权利要求10所述的阵列基板，其中，所述第一类导电桥接洞至少为两个。
  17. 根据权利要求13所述阵列基板，其中，所述第二类导电桥接洞至少为两个。
  18. 根据权利要求7所述阵列基板，其中，所述液晶层具有一介质系数，所述介质系数包括平行向量的介电系数与垂直向量的介电系数。
  19. 一种显示面板，包括彩色滤光片基板、驱动器和阵列基板；
    第一基板；
    形成于所述第一基板上的第一导电层；
    形成于所述第一导电层上的第一钝化层，且所述第一钝化层覆盖部分所述第一基板；
    形成于所述第一钝化层上的第二导电层；
    形成于所述第二导电层上的第二钝化层，且所述第二钝化层覆盖部分所述第一钝化层；
    形成与所述第二钝化层上的第一电极层，所述第一电极层覆盖部分所述第一导电层、所述第一钝化层、所述第二导电层和所述第二钝化层；
    形成于所述第一电极层上的液晶层；
    形成于所述液晶层上的第二电极层；
    形成于所述第二电极层上的第二基板；
    所述第一导电层包括多条第一走线，所述第二导电层包括多条与各所述第一走线对应的第二走线，其中，各所述第一走线通过对应的第一电极层的走线连接对应的第二走线；
    各所述第一走线上设置有目标区域，各所述第二走线在对应连接的所述第一走线上的投影位于对应的所述目标区域里面，所述目标区域是用于降低第一走线与第二电极层之间电容的区域。
  20. 根据权利要求19所述的显示面板，其中，所述目标区域包括所述第一走线与各所述第二走线形成的跨线区域。
PCT/CN2019/071067 2018-11-29 2019-01-10 阵列基板和显示面板 Ceased WO2020107663A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/260,225 US11119369B1 (en) 2018-11-29 2019-01-10 Array substrate and display panel

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN201811445306.2 2018-11-29
CN201811445306.2A CN109491160A (zh) 2018-11-29 2018-11-29 阵列基板、显示面板及阵列基板制作方法
CN201811447419.6A CN109298575A (zh) 2018-11-29 2018-11-29 阵列基板和显示面板
CN201811447419.6 2018-11-29

Publications (1)

Publication Number Publication Date
WO2020107663A1 true WO2020107663A1 (zh) 2020-06-04

Family

ID=70853685

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2019/071067 Ceased WO2020107663A1 (zh) 2018-11-29 2019-01-10 阵列基板和显示面板

Country Status (2)

Country Link
US (1) US11119369B1 (zh)
WO (1) WO2020107663A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103018991A (zh) * 2012-12-24 2013-04-03 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN103472606A (zh) * 2013-09-27 2013-12-25 京东方科技集团股份有限公司 一种液晶显示面板及显示装置
CN103676382A (zh) * 2013-12-26 2014-03-26 京东方科技集团股份有限公司 阵列基板及显示装置
CN104730792A (zh) * 2015-04-08 2015-06-24 合肥京东方光电科技有限公司 一种阵列基板和显示装置
CN106991949A (zh) * 2015-12-30 2017-07-28 三星显示有限公司 显示设备
US20170343865A1 (en) * 2016-05-24 2017-11-30 Samsung Display Co., Ltd. Display substrate having gate driving circuit
CN108363248A (zh) * 2018-03-08 2018-08-03 惠科股份有限公司 显示面板及其降低电容负载的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104090436B (zh) * 2014-06-26 2017-03-22 京东方科技集团股份有限公司 一种阵列基板的栅极行驱动电路及显示装置
CN104849928B (zh) 2015-04-16 2019-04-05 上海中航光电子有限公司 一种tft阵列基板、显示面板及显示装置
CN107527599B (zh) 2017-08-16 2020-06-05 深圳市华星光电半导体显示技术有限公司 扫描驱动电路、阵列基板与显示面板
CN109298575A (zh) 2018-11-29 2019-02-01 惠科股份有限公司 阵列基板和显示面板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103018991A (zh) * 2012-12-24 2013-04-03 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN103472606A (zh) * 2013-09-27 2013-12-25 京东方科技集团股份有限公司 一种液晶显示面板及显示装置
CN103676382A (zh) * 2013-12-26 2014-03-26 京东方科技集团股份有限公司 阵列基板及显示装置
CN104730792A (zh) * 2015-04-08 2015-06-24 合肥京东方光电科技有限公司 一种阵列基板和显示装置
CN106991949A (zh) * 2015-12-30 2017-07-28 三星显示有限公司 显示设备
US20170343865A1 (en) * 2016-05-24 2017-11-30 Samsung Display Co., Ltd. Display substrate having gate driving circuit
CN108363248A (zh) * 2018-03-08 2018-08-03 惠科股份有限公司 显示面板及其降低电容负载的方法

Also Published As

Publication number Publication date
US20210263369A1 (en) 2021-08-26
US11119369B1 (en) 2021-09-14

Similar Documents

Publication Publication Date Title
US10490610B2 (en) Display device
US10761632B2 (en) Display device with touch sensor for suppressing deterioration of image quality caused by capacitor in touch sensor unit and method for manufacturing same
US10976848B2 (en) Display apparatus with touch sensor
CN108874203A (zh) 显示装置
CN108735784B (zh) 显示模块
CN113126805B (zh) 触摸显示装置
US20240251615A1 (en) Display substrate and display device
CN109728038B (zh) 显示装置及其制造方法
CN105448252A (zh) 弯曲显示装置
KR101358181B1 (ko) 표시모듈 및 그 표시모듈을 사용한 전자기기
US20240078960A1 (en) Display device
WO2021248489A1 (zh) 显示基板及显示装置
CN218160381U (zh) 显示基板和显示装置
WO2022252155A1 (zh) 显示面板及其制备方法、显示装置
KR20240077554A (ko) 표시 패널 및 이의 제조 방법
CN114746927A (zh) 显示装置
WO2022193315A1 (zh) 触控显示基板及其制备方法、触控显示装置
JP2021015954A (ja) 薄膜トランジスタ基板
CN106990632A (zh) 阵列基板及显示装置
CN116431014A (zh) 显示装置
WO2020107663A1 (zh) 阵列基板和显示面板
KR102936535B1 (ko) 발광 표시 장치
WO2021005855A1 (ja) 表示装置
WO2020107664A1 (zh) 阵列基板和显示面板
WO2024040385A1 (zh) 阵列基板、显示面板及显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19888482

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19888482

Country of ref document: EP

Kind code of ref document: A1

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 30.09.2021)

122 Ep: pct application non-entry in european phase

Ref document number: 19888482

Country of ref document: EP

Kind code of ref document: A1