WO2020074998A1 - 運転者警告システム - Google Patents

運転者警告システム Download PDF

Info

Publication number
WO2020074998A1
WO2020074998A1 PCT/IB2019/058317 IB2019058317W WO2020074998A1 WO 2020074998 A1 WO2020074998 A1 WO 2020074998A1 IB 2019058317 W IB2019058317 W IB 2019058317W WO 2020074998 A1 WO2020074998 A1 WO 2020074998A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
insulator
signal
ultrasonic wave
transistor
Prior art date
Application number
PCT/IB2019/058317
Other languages
English (en)
French (fr)
Inventor
勝井秀一
池田隆之
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to JP2020550949A priority Critical patent/JP7374917B2/ja
Priority to KR1020217007259A priority patent/KR20210071952A/ko
Priority to CN201980066618.9A priority patent/CN112805592A/zh
Priority to US17/275,236 priority patent/US11814126B2/en
Publication of WO2020074998A1 publication Critical patent/WO2020074998A1/ja

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62J—CYCLE SADDLES OR SEATS; AUXILIARY DEVICES OR ACCESSORIES SPECIALLY ADAPTED TO CYCLES AND NOT OTHERWISE PROVIDED FOR, e.g. ARTICLE CARRIERS OR CYCLE PROTECTORS
    • B62J27/00—Safety equipment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62J—CYCLE SADDLES OR SEATS; AUXILIARY DEVICES OR ACCESSORIES SPECIALLY ADAPTED TO CYCLES AND NOT OTHERWISE PROVIDED FOR, e.g. ARTICLE CARRIERS OR CYCLE PROTECTORS
    • B62J50/00—Arrangements specially adapted for use on cycles not provided for in main groups B62J1/00 - B62J45/00
    • B62J50/20—Information-providing devices
    • B62J50/21—Information-providing devices intended to provide information to rider or passenger
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62J—CYCLE SADDLES OR SEATS; AUXILIARY DEVICES OR ACCESSORIES SPECIALLY ADAPTED TO CYCLES AND NOT OTHERWISE PROVIDED FOR, e.g. ARTICLE CARRIERS OR CYCLE PROTECTORS
    • B62J45/00—Electrical equipment arrangements specially adapted for use as accessories on cycles, not otherwise provided for
    • B62J45/40—Sensor arrangements; Mounting thereof
    • B62J45/41—Sensor arrangements; Mounting thereof characterised by the type of sensor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62J—CYCLE SADDLES OR SEATS; AUXILIARY DEVICES OR ACCESSORIES SPECIALLY ADAPTED TO CYCLES AND NOT OTHERWISE PROVIDED FOR, e.g. ARTICLE CARRIERS OR CYCLE PROTECTORS
    • B62J50/00—Arrangements specially adapted for use on cycles not provided for in main groups B62J1/00 - B62J45/00
    • B62J50/20—Information-providing devices
    • B62J50/21—Information-providing devices intended to provide information to rider or passenger
    • B62J50/22—Information-providing devices intended to provide information to rider or passenger electronic, e.g. displays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S15/00—Systems using the reflection or reradiation of acoustic waves, e.g. sonar systems
    • G01S15/02—Systems using the reflection or reradiation of acoustic waves, e.g. sonar systems using reflection of acoustic waves
    • G01S15/04—Systems determining presence of a target
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S15/00—Systems using the reflection or reradiation of acoustic waves, e.g. sonar systems
    • G01S15/02—Systems using the reflection or reradiation of acoustic waves, e.g. sonar systems using reflection of acoustic waves
    • G01S15/06—Systems determining the position data of a target
    • G01S15/08—Systems for measuring distance only
    • G01S15/10—Systems for measuring distance only using transmission of interrupted, pulse-modulated waves
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S15/00—Systems using the reflection or reradiation of acoustic waves, e.g. sonar systems
    • G01S15/88—Sonar systems specially adapted for specific applications
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S15/00—Systems using the reflection or reradiation of acoustic waves, e.g. sonar systems
    • G01S15/88—Sonar systems specially adapted for specific applications
    • G01S15/93—Sonar systems specially adapted for specific applications for anti-collision purposes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S15/00—Systems using the reflection or reradiation of acoustic waves, e.g. sonar systems
    • G01S15/88—Sonar systems specially adapted for specific applications
    • G01S15/93—Sonar systems specially adapted for specific applications for anti-collision purposes
    • G01S15/931—Sonar systems specially adapted for specific applications for anti-collision purposes of land vehicles
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/52—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00
    • G01S7/521—Constructional features
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/52—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00
    • G01S7/523—Details of pulse systems
    • G01S7/524—Transmitters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/52—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00
    • G01S7/523—Details of pulse systems
    • G01S7/526—Receivers
    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B21/00—Alarms responsive to a single specified undesired or abnormal condition and not otherwise provided for
    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B21/00—Alarms responsive to a single specified undesired or abnormal condition and not otherwise provided for
    • G08B21/02—Alarms for ensuring the safety of persons
    • G—PHYSICS
    • G08—SIGNALLING
    • G08G—TRAFFIC CONTROL SYSTEMS
    • G08G1/00—Traffic control systems for road vehicles
    • G08G1/16—Anti-collision systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Definitions

  • One aspect of the present invention relates to a driver warning system.
  • Patent Document 1 Research and development of a bicycle driver warning system is under consideration (for example, Patent Document 1).
  • the bicycle disclosed in Patent Document 1 has a configuration in which a microwave ultrasonic radar is attached as a proximity sensor and the front and rear are monitored by echolocation (echo localization).
  • Patent Document 1 discloses a configuration in which a driver is warned by vibrating a vibration motor attached to a steering wheel based on information detected by a proximity sensor.
  • the device issuing the warning be wearable on the body, that is, a wearable device.
  • the wearable device has a large power consumption and circuit area such as a processor and an A / D conversion circuit, the wearable device may become large.
  • a first transmitting circuit which transmits a first ultrasonic wave
  • a first receiving circuit which receives a second ultrasonic wave
  • a calculation which detects the presence or absence of an object from the second ultrasonic wave
  • a first casing having a circuit and a second transmitting circuit for transmitting a third ultrasonic wave based on a signal obtained by the arithmetic circuit; and a second receiving circuit for receiving the third ultrasonic wave.
  • a second housing having the second casing, and the arithmetic circuit has a plurality of first selection circuits for selecting the potential according to the second ultrasonic wave at different timings and a plurality of potentials for holding the potential according to the second ultrasonic wave.
  • Each of the signal holding circuits has a first transistor, and the second ultrasonic wave is obtained by reflecting the first ultrasonic wave.
  • the first transistor has a semiconductor layer including an oxide semiconductor in a channel formation region, and the second selection circuit selects a plurality of signal holding circuits at different timings to generate a second ultrasonic wave. It is a driver warning system that generates a signal in which an ultrasonic wave is delayed and transmits a third ultrasonic wave generated based on the signal to the second housing.
  • One embodiment of the present invention is a first transmitting circuit which transmits a first ultrasonic wave, a first receiving circuit which receives a second ultrasonic wave, and a second transmitting circuit which transmits a third ultrasonic wave.
  • a second casing having a third receiving circuit for receiving the fifth ultrasonic wave, and an arithmetic circuit.
  • the second ultrasonic wave is an ultrasonic wave obtained by reflecting the first ultrasonic wave
  • the fourth ultrasonic wave is the ultrasonic wave reflected by the third ultrasonic wave.
  • the plurality of signal holding circuits each have a first transistor, the first transistor has a semiconductor layer having an oxide semiconductor in a channel formation region, and the second selection circuit is , A plurality of signal holding circuits are selected at different timings to generate a signal delayed from the second ultrasonic wave or the fourth ultrasonic wave, and generate a fifth ultrasonic wave generated based on the signal. It is a driver warning system that is transmitted to the housing of No. 2.
  • the first transistor is preferably a driver warning system that functions as a selection switch in the first selection circuit.
  • the plurality of signal holding circuits each include an amplifier circuit including a second transistor, and the second transistor is preferably a driver alert system including a semiconductor layer including an oxide semiconductor in a channel formation region. .
  • the second selection circuit preferably includes a third transistor, and the third transistor is preferably a driver warning system including a semiconductor layer including an oxide semiconductor in a channel formation region.
  • the signal processing circuit includes a differential circuit, an integrating circuit, a comparator, and a triangular wave generating circuit, and the differential circuit receives the first voltage and the second voltage and integrates the voltage. It is preferable that the circuit receives the output signal of the differential circuit and the comparator receives the output signal of the integrating circuit and the output signal of the triangular wave generating circuit.
  • one embodiment of the present invention can provide a driver warning system having a novel configuration that can realize downsizing of equipment.
  • one embodiment of the present invention can provide a driver warning system with a novel structure that can reduce power consumption of a device.
  • one embodiment of the present invention can provide a driver warning system with a novel structure that can improve safety.
  • FIG. 1A, FIG. 1B, and FIG. 1C are diagrams illustrating the configuration related to the driver warning system.
  • FIG. 2A and FIG. 2B are diagrams explaining the configuration related to the driver warning system.
  • FIG. 3A and FIG. 3B are views for explaining the configuration of the driver warning system.
  • FIG. 4 is a diagram illustrating the configuration of the driver warning system.
  • FIG. 5 is a diagram illustrating the configuration of the driver warning system.
  • FIG. 6 is a diagram illustrating the configuration of the driver warning system.
  • FIG. 7A, FIG. 7B, and FIG. 7C are diagrams explaining the configuration related to the driver warning system.
  • FIG. 8A and FIG. 8B are views for explaining the configuration of the driver warning system.
  • FIG. 9B are views for explaining the configuration of the driver warning system.
  • FIG. 10 is a schematic cross-sectional view showing a structural example of a transistor.
  • FIG. 11 is a schematic cross-sectional view showing a structural example of a transistor.
  • 12A, 12B, and 12C are a top view and a schematic cross-sectional view illustrating a structural example of a transistor.
  • 13A, FIG. 13B, FIG. 13C, FIG. 13D, and FIG. 13E are views for explaining the configurations of the semiconductor wafer and electronic components.
  • 14A, 14B, and 14C are diagrams illustrating configuration examples of electronic devices.
  • the ordinal numbers “first”, “second”, and “third” are added to avoid confusion of constituent elements. Therefore, the number of components is not limited. Moreover, the order of the components is not limited. Further, for example, a constituent element referred to as “first” in one of the embodiments of the present specification and the like is a constituent element referred to as “second” in another embodiment or in the claims. It is possible. Also, for example, a component referred to as “first” in one embodiment of the present specification and the like may be omitted in other embodiments or the claims.
  • the driver alert system delays a signal obtained by receiving an ultrasonic wave and compares the signal with a reference signal to detect the presence or absence of an object and detect the distance to the object. It has a function as a localization (echolocation) device.
  • the driver warning system 100 shown in FIG. 1A includes a housing 10 and a housing 20.
  • the housing 10 has an arithmetic circuit 11, a transmitting circuit 12, a receiving circuit 13, and a transmitting circuit 14.
  • the housing 20 has a receiving circuit 21, a control circuit 22, and a vibration motor 23.
  • the housing 10 corresponds to a frame or handle of a bicycle or the like. Alternatively, the housing 10 corresponds to a device that can be attached to a frame or a handle of a bicycle or the like. Each component such as the arithmetic circuit 11, the transmission circuit 12, the reception circuit 13, and the transmission circuit 14 can be mounted inside or outside the housing 10.
  • the housing 10 is a part of a moving body, such as a bicycle, which a driver wears with a wearable housing such as a helmet.
  • the moving body may be a bicycle, a motorcycle, an electric bicycle, or the like.
  • the case 20 corresponds to a configuration that can be worn by the driver like a helmet or a wristwatch.
  • the components such as the receiving circuit 21, the control circuit 22, and the vibration motor 23 can be attached inside or outside the housing 20.
  • the housing 20 is an electronic device that the driver can wear.
  • a wearable type electronic terminal such as a watch type, a head mount type, a goggle type, an eyeglass type, an armband type, a bracelet type, and a necklace type can be used.
  • the receiving circuit 21 receives the ultrasonic wave 33 transmitted from the transmitting circuit 14 of the case 10.
  • the control circuit 22 has a function of selecting activation of the vibration motor 23 in accordance with the received ultrasonic wave 33.
  • the vibration motor 23 has the configuration described as an example for notifying the driver of the detection of the object, and may have another configuration.
  • the arithmetic circuit 11 has a function of outputting the ultrasonic wave 31 via the transmission circuit 12.
  • the ultrasonic waves 31 are reflected by the object 30 and become ultrasonic waves 32.
  • the ultrasonic wave 32 which is a reflected wave of the ultrasonic wave 31, can be observed by the receiving circuit 13.
  • the arithmetic circuit 11 delays the signal obtained by receiving the ultrasonic wave 32 via the receiving circuit 13 and compares it with a reference signal having a different frequency, pulse repetition frequency, wavelength or the like.
  • the arithmetic circuit 11 acquires information on the presence or absence of the object 30 and the distance to the object 30 according to the comparison result.
  • the information is superimposed on the ultrasonic wave 33 and transmitted to the housing 20 via the transmission circuit 14.
  • the transmission circuit 12 and the transmission circuit 14 have a circuit configuration that emits ultrasonic waves from an ultrasonic transducer.
  • the receiving circuit 13 and the receiving circuit 21 have a circuit configuration that receives ultrasonic waves.
  • the ultrasonic wave 31 is a pulsed sound wave having a frequency of 20 kHz or higher. By setting the frequency, it is possible to transmit a sound wave having directivity and detect an object by a reflected wave.
  • the pulse repetition frequency of the ultrasonic wave 31 is preferably switchable in the range of 5 Hz or more and 100 Hz or less. The measurable distance of the object 30 switches according to the pulse repetition frequency. Therefore, it is preferable to switch the pulse repetition frequency according to the speed of the housing 10 or the presence or absence of the object 30.
  • the ultrasonic wave 32 has a pulse frequency and a pulse repetition frequency of the ultrasonic wave 31 depending on the Doppler effect due to the relative speed between the housing 10 and the object, absorption and attenuation in the air that changes depending on the environmental temperature, or the acoustic impedance of the object 30. , An ultrasonic wave whose amplitude or wavelength has changed.
  • the ultrasonic wave 33 may be a signal capable of superimposing the presence or absence of the object 30 and the information on the distance from the housing 10 to the object 30. It is possible to appropriately use signals of different frequencies (RF band, UHF band) according to the distance between the housing 10 and the housing 20.
  • RF band radio frequency band
  • UHF band radio frequency band
  • the arithmetic circuit 11 has a signal generation circuit 40, a delay circuit 41, and a signal processing circuit 42.
  • the delay circuit 41 has a selection circuit 111, a plurality of signal holding circuits 112, and a selection circuit 113.
  • the reference numeral of the signal holding circuit 112 is used for description, and when referring to an arbitrary signal holding circuit, the reference numerals of the signal holding circuit 112_1, the signal holding circuit 112_2, and the like. Will be explained. The same applies to other elements, and a symbol such as "_2" or [1] is used to distinguish a plurality of elements.
  • the signal generation circuit 40 is a circuit for generating a signal for transmitting the ultrasonic wave 31 via the transmission circuit 12.
  • the signal generation circuit 40 is a circuit for outputting a signal W and a signal S for controlling the delay circuit based on the signal output to the transmission circuit 12.
  • the reception circuit 13 generates a signal S IN which is an electric signal (analog signal) having an analog value obtained by receiving the ultrasonic wave 32.
  • the delay circuit 41 is preferably provided for each receiving circuit 13.
  • the selection circuit 111 (also referred to as a first selection circuit) has a function as a demultiplexer that distributes the signal S IN to the plurality of signal holding circuits 112.
  • the selection circuit 111 has a switch function and is turned on or off by a selection signal W.
  • the selection circuit 111 is formed of an n-channel transistor, for example.
  • the plurality of signal holding circuits 112 have a function of holding an analog voltage according to the signal S IN and outputting a voltage according to the analog voltage.
  • the signal holding circuit 112 writes an analog voltage by turning on a switch included in the selection circuit 111 at a predetermined timing and sampling the signal S IN .
  • the writing of the analog voltage to the signal holding circuit 112 can be controlled by setting the selection signal W to the H level.
  • the holding of the analog voltage in the signal holding circuit 112 can be controlled by setting the selection signal W to L level.
  • each of the plurality of signal holding circuits 112 can acquire the signal S IN at different timings and hold the voltage corresponding to the signal S IN . Therefore, the plurality of signal holding circuits 112 can hold the discrete values in the signal S IN output from the receiving circuit 13 by sampling the signals S IN one after another.
  • the plurality of signal holding circuits 112 also have a function of amplifying and outputting the held analog voltage.
  • each of the plurality of signal holding circuits 112 has a source follower circuit and has a function of outputting a voltage according to the analog voltage held via the source follower circuit or the like.
  • the selection circuit 113 (also referred to as a second selection circuit) has a function as a multiplexer that selects any one of the analog voltages held in the plurality of signal holding circuits 112 and outputs it at different timings.
  • the selection circuit 113 has a switch function, and ON / OFF is controlled by the selection signal S.
  • the selection circuit 113 is, for example, an n-channel transistor. In this case, the transistor included in the selection circuit 113 is turned on when the selection signal S is H level and is turned off when the selection signal S is L level.
  • the selection circuit 113 can obtain the signal S SEL .
  • the signal S SEL is a signal corresponding to the signal S IN , and is a discrete signal obtained by sequentially outputting analog voltages held in the plurality of signal holding circuits 112 included in the delay circuit 41.
  • the signal S SEL corresponds to a signal obtained by delaying the signal S IN by a predetermined time. That is, in the selection circuit 113, by setting the selection signal S to a predetermined delay time, it is possible to output the signal S SEL in which the delay time is determined.
  • each transistor forming the delay circuit 41 is a transistor whose channel formation region includes an oxide semiconductor (hereinafter referred to as an OS transistor).
  • an OS transistor as a transistor included in the delay circuit 41, leakage current flowing between a source and a drain at the time of off (hereinafter, off current) is extremely low, which is utilized.
  • the analog voltage obtained by sampling the signal S IN can be held in the signal holding circuit 112 in the delay circuit 41. Therefore, the analog voltage can be acquired with high accuracy, and the object can be detected based on the signal S IN and the distance to the object can be measured more accurately.
  • the analog voltage can be rewritten and read by charging or discharging electric charges, and thus the analog voltage can be acquired and read virtually unlimited times.
  • a signal holding circuit using an OS transistor is excellent in rewriting resistance because it does not involve structural changes at the atomic level unlike magnetic memories or resistance change type memories. Further, in the signal holding circuit using the OS transistor, the instability due to the increase of the electron trap center is not recognized even in the repeated rewriting operation unlike the flash memory.
  • a signal holding circuit including an OS transistor can be freely arranged over a circuit including a transistor whose channel formation region includes silicon (hereinafter referred to as a Si transistor). Therefore, a signal holding circuit including a plurality of delay circuits can be used. Even if there is, integration can be easily performed. Further, the OS transistor can be manufactured at low cost because it can be manufactured using a manufacturing apparatus similar to that of the Si transistor.
  • the OS transistor can be a four-terminal semiconductor element by including a back gate electrode in addition to the gate electrode, the source electrode and the drain electrode.
  • the input / output of the signal flowing between the source and the drain can be independently controlled according to the voltage applied to the gate electrode or the back gate electrode. Therefore, it is possible to design a circuit with the same idea as an LSI.
  • the OS transistor has better electrical characteristics than the Si transistor in a high temperature environment. Specifically, even at a high temperature of 125 ° C. or higher and 150 ° C. or lower, the ratio of the on-current to the off-current is large, so that good switching operation can be performed.
  • the signal processing circuit 42 has a function of calculating the difference between the signal S SEL selected by the selection circuit 113 and the reference signal, calculating the integral of the difference, and estimating the delay time in which the phases are aligned.
  • the signal processing circuit 42 includes, for example, a differential circuit, an integrating circuit, a comparator, and a triangular wave generating circuit.
  • the signal S IN selected by the selection circuit 113 and the reference signal are input to the differential circuit.
  • the integrating circuit outputs a value obtained by integrating the output signals of the differential circuit.
  • the output signal of the integrating circuit and the output signal of the triangular wave generating circuit are input to the comparator.
  • the signal processing circuit 42 performs signal processing by comparing signals having analog values, it is possible to omit a circuit having a large occupied area such as an A / D conversion circuit, thereby suppressing an increase in circuit area and reducing power consumption. Can be realized.
  • OS transistors are used as the respective transistors forming the delay circuit 41 shown in FIG. 1B, and a method is used in which charges corresponding to analog voltages sampled at different timings are directly held. Since the off-state current of the OS transistor is extremely low, the analog voltage which is once held can be held even at a node having a small holding capacity, so that a plurality of delay circuits can be mounted.
  • the driver warning system 100 shown in FIG. 1A employs a method of reading a discrete signal S IN as an output signal by reading an analog voltage corresponding to an electric charge held in the delay circuit 41 at different timings.
  • control signal S By making the timing of the control signal S different, it is possible to perform control so as to read at a desired delay time. Therefore, the signal S IN can be controlled to be read at a desired delay time without being converted into a digital signal, and the phase of the discretized signal S IN can be delayed.
  • FIG. 1C a specific circuit configuration example of the delay circuit 41 described in FIG. 1B will be described.
  • FIG. 1C is a configuration example of a delay circuit that holds the signal S IN at two nodes and outputs it as a signal S SEL having a different delay time.
  • FIG. 1C illustrates a transistor 121 included in the selection circuit 111, a transistor 121 included in the signal holding circuit 112, a transistor 122, and a transistor 123, and a transistor 124 included in the selection circuit 113.
  • the transistors 121 to 124 are n-channel transistors.
  • FIG. 1C illustrates selection signals W11 and W12 as the selection signal W.
  • the selection signals W11 and W12 are signals for sampling the analog voltage of the signal S IN at different timings.
  • FIG. 1C illustrates nodes F11 and F12 for holding the analog voltage sampled by the selection circuit 111. Further, FIG. 1C illustrates a configuration in which the nodes F11 and F12 are connected to the gate of the transistor 122 which is the input terminal of the source follower circuit. In addition, a configuration in which the bias voltage V B of the source follower circuit is applied to the gate of the transistor 123 is illustrated. Note that although a structure in which a capacitor is connected to the nodes F11 and F12 is illustrated, the capacitor can be omitted by adopting a structure in which the gate capacitance of the transistor 122 is sufficiently large.
  • FIG. 1C illustrates selection signals S11 to S12 as the selection signal S of the selection circuit 113.
  • the selection circuit 113 generates a signal S SEL corresponding to a signal obtained by delaying the signal S IN by a predetermined period by selectively outputting a voltage corresponding to the sampled analog voltage as the selection signals S11 to S12.
  • a plurality of transistors 124 may be provided so that the source and the drain are electrically parallel to each other. With this structure, a plurality of signals having different delay times can be sequentially output.
  • FIG. 1A illustrates a configuration in which the housing 10 is provided with one receiving circuit and one transmitting circuit
  • a plurality of each may be provided.
  • a configuration is provided in which a transmission circuit 12A and a transmission circuit 12B, and a reception circuit 13A and a reception circuit 13B are provided to transmit ultrasonic waves 31A and 31B and receive ultrasonic waves 32A and 32B.
  • the ultrasonic waves 32A and 32B are ultrasonic waves obtained by reflecting the ultrasonic waves 31A and 31B on the object 30.
  • the delay circuit 41 is provided for each of the receiving circuits 13A and 13B as shown in FIG. 2B. With this configuration, it is possible to hold the signal S IN _A based on ultrasound 32A received by the receiving circuit 13A, the signal S IN _B based on ultrasound 32B received by the receiving circuit 13B to separate the delay circuit 41 .
  • the selection signal W for sampling the signal S IN is selected as the selection signals W11 to W13, and the plurality of held analog voltages are the signal S SEL _ 1 and the signal S SEL.
  • 6 is a configuration example of the delay circuit 41 in which the selection signal S for reading as _2 is the selection signals S111 and S112, S121 and S122, and S131 and S132.
  • a plurality of transistors 124 is provided so that the source and the drain are electrically parallel to each other.
  • the signal S SEL _1 and the signal S SEL _2 are signals obtained by using the signal S IN as signals having different phases. That is, the delay circuit 41 illustrated in FIG.
  • 3A performs sampling of the signal S IN at three different timings to obtain three analog voltages, and at the same time, two signals S SEL _1 with different delay times at two different timings. and it is configured to output a signal S SEL _2. Further, in FIG. 3A, the nodes F11 to F13 are illustrated.
  • FIG. 3B is a timing chart for explaining the operation of sampling the signal S IN connected to the delay circuit 41 shown in FIG. 3A.
  • FIG. 3B the operation at times T1 to T4 with respect to the waveform of the signal S IN and the voltages written in the selection signals W11 to W13 and the nodes F11 to F13 will be described.
  • the hatched period is a period indicating an indefinite state.
  • the selection signal W12 at time T2 which opened the period T and the H level, the sampling of the signal S IN write the voltage V2 of the signal S IN to a node F12 is performed.
  • the time T is preferably short. The number of samplings of the signal S IN can be increased, and the object can be easily detected.
  • the selection signal W13 and the H level at time T2 the sampling of the signal S IN write the voltage V3 of the signal S IN to a node F13 is performed.
  • the voltages V1 to V3 held at the nodes F11 to F13 can be held by setting the selection signals W11 to W13 to L level.
  • the selection signal W11 may be set to the H level while the constant potential signal S IN is applied as shown at time T4.
  • the selection signal W for sampling the signal S IN is used as selection signals W11 to W13, and the held voltage is read as the signals S SEL _1 and S SEL _2.
  • 5 is a configuration example of the delay circuit 41 in which the selection signals S for the selection signals S111 and S112, S121 and S122, and S131 and S132 are used. That is, the delay circuit 41 illustrated in FIG. 4 is configured to acquire three analog voltages and output two output signals having different delay times at two different timings. Further, in FIG. 4, the nodes F11 to F13 are illustrated.
  • FIG. 5 is a timing chart for explaining the operation of reading the voltages V1 to V3 held at the nodes F11 to F13 of the delay circuit 41 shown in FIG. 4 as the signals S SEL _ 1 and the signal S SEL _ 2.
  • operations at times T5 to T8 are described with respect to the signals S SEL _1 and S SEL _2 read from the nodes F11 to F13 by the selection signals S111 and S112, S121 and S122, S131 and S132.
  • the selection signal S111 is set to H level, and the voltage corresponding to the voltage V1 of the node F11 is output as the signal S SEL _1.
  • the selection signal S121 is set to the H level, and the voltage corresponding to the voltage V2 of the node F12 is output as the signal S SEL _1.
  • the selection signal S112 is set to the H level, and the voltage corresponding to the voltage V4 of the node F11 is output as the signal S SEL_2 .
  • the selection signal S131 is set to the H level, and the voltage corresponding to the voltage V3 of the node F13 is output as the signal S SEL _1.
  • the selection signal S122 is set to the H level, and the voltage corresponding to the voltage V5 of the node F12 is output as the signal S SEL_2 .
  • the selection signal S132 is set to H level, and the voltage corresponding to the voltage V3 of the node F13 is output as the signal S SEL_2 .
  • the signal S SEL _2 can be obtained as a signal obtained by delaying the signal S SEL _1.
  • the timing of the selection signal S the signal held in the signal holding circuit can be delayed and output with an arbitrary delay time. Therefore, for example, by switching the delay time in the delay circuit 41, the phases of different signals can be aligned and the object can be detected.
  • FIG. 6 illustrates a specific configuration example of the signal processing circuit 42.
  • the signal processing circuit 42 illustrated in FIG. 6 includes differential circuits 51_1 to 51_9, integration circuits 52_1 to 52_9, comparators 53_1 to 53_9, a triangular wave generation circuit 54, and an arithmetic circuit 55.
  • FIG. 6 illustrates the reference signal generation circuit 50 that outputs the reference signals REF1 to REF3.
  • the reference signals REF1 to REF3 are signals for detecting the position of the object as compared with the signal obtained by the ultrasonic waves hitting the object and being reflected.
  • the differential circuits 51_1 to 51_9 calculate the difference between the signal S SEL output from the delay circuit 41 and the reference signal REF output from the reference signal generation circuit 50.
  • the output signals of the differential circuits 51_1 to 51_9 are input to the integration circuits 52_1 to 52_9, and the output signals are integrated.
  • the comparators 53_1 to 53_9 are input with the triangular wave output from the triangular wave generation circuit 54 and the output signals of the integration circuits 52_1 to 52_9, and compare the voltages.
  • the arithmetic circuit 55 receives the output signals of the comparators 53_1 to 53_9 and estimates the delay time for aligning the phases of the signal S IN and the reference signal REF to obtain the signal S OUT corresponding to the distance to the object. You can
  • FIG. 7A is a block diagram in which the configuration of one stage of the signal processing circuit 42 illustrated in FIG. 6 is extracted.
  • the differential circuit 51, the integration circuit 52, the comparator 53, and the triangular wave generation circuit 54 are illustrated.
  • the differential circuit 51 has resistance elements 61 and 62 and transistors 63, 64, and 65 as an example.
  • a non-inverting input terminal is connected to the gate of the transistor 63.
  • the inverting input terminal is connected to the gate of the transistor 64.
  • a wiring that gives a bias voltage Vbias is connected to the gate of the transistor 65.
  • the output terminal OUT of the differential circuit 51 is provided on the drain terminal side of the transistor 64.
  • FIG. 7C shows a configuration example of the integrating circuit 52.
  • the integrating circuit 52 has, for example, a diode 71, a resistance element 72, an operational amplifier 73, a capacitance element 74, and a switch 75.
  • the output signal of the differential circuit 51 is applied to the input terminal of the diode 71.
  • the output terminal OUT of the integrating circuit 52 is provided at the output terminal of the operational amplifier.
  • 8A and 8B show modified examples of the delay circuit 41 described above.
  • the transistors 121 to 124 are illustrated as top-gate or bottom-gate transistors without a back gate electrode, but the invention is not limited to this.
  • the transistors 121A to 124A each having a back gate electrode may be used.
  • the states of the transistors 121A to 124A can be easily controlled from the outside.
  • the transistors 121B to 124B each having a back gate electrode connected to the gate electrode may be used. With the structure in FIG. 8B, the amount of current flowing through the transistors 121B to 124B can be increased.
  • 9A and 9B show modified examples of the differential circuit 51 described above.
  • the transistors 63 to 65 are illustrated as transistors having a top gate structure or a bottom gate structure without a back gate electrode, but the invention is not limited to this.
  • the transistors 63A to 65A each having a back gate electrode may be used.
  • the states of the transistors 63A to 65A can be easily controlled from the outside.
  • the transistors 63B to 65B having a back gate electrode connected to the gate electrode may be used.
  • the amount of current flowing through the transistors 63B to 65B can be increased.
  • the driver warning system of one embodiment of the present invention described above does not require a circuit such as an analog-digital conversion circuit which is necessary for delaying a signal, by using an arithmetic circuit including an OS transistor to hold an analog voltage.
  • the driver alert system of one embodiment of the present invention can be mounted on an electronic device that can be worn by a driver in addition to being downsized and consuming less power, so that safety can be improved.
  • Embodiment 2 In this embodiment mode, a structure of a transistor which can be applied to a circuit structure such as the delay circuit described in the above embodiment mode, specifically, a structure of a cross-sectional schematic view provided by stacking transistors having different electrical characteristics is described. . With this structure, the degree of freedom in circuit design can be increased. In addition, the degree of integration of the circuit can be increased by stacking the transistors having different electrical characteristics.
  • the schematic cross-sectional view shown in FIG. 10 includes a transistor 300, a transistor 500, and a capacitor 600.
  • 12A is a cross-sectional view of the transistor 500 in the channel length direction
  • FIG. 12B is a cross-sectional view of the transistor 500 in the channel width direction
  • FIG. 12C is a cross-sectional view of the transistor 300 in the channel width direction.
  • the transistor 500 is a transistor (OS transistor) having a metal oxide in a channel formation region. Since the off-state current of the transistor 500 is small, the written data voltage or charge can be held for a long time.
  • a transistor 300, a transistor 500, and a capacitor 600 are illustrated as shown in FIG.
  • the transistor 500 is provided above the transistor 300
  • the capacitor 600 is provided above the transistor 300 and the transistor 500.
  • the capacitor 600 can be the capacitor Cs or the like in the memory circuit MC.
  • the transistor 300 is provided over the substrate 311, and includes a conductor 316, an insulator 315, a semiconductor region 313 formed of part of the substrate 311, a low resistance region 314a which functions as a source region or a drain region, and a low resistance region 314b. .
  • the transistor 300 As shown in FIG. 12C, in the transistor 300, the upper surface and the side surface in the channel width direction of the semiconductor region 313 are covered with the conductor 316 with the insulator 315 interposed therebetween. As described above, when the transistor 300 is a Fin type, the effective channel width is increased, so that the on-state characteristics of the transistor 300 can be improved. In addition, since the electric field contribution of the gate electrode can be increased, the off characteristics of the transistor 300 can be improved.
  • the transistor 300 may be either a p-channel type or an n-channel type.
  • a region of the semiconductor region 313 in which a channel is formed, a region in the vicinity thereof, a low-resistance region 314a serving as a source region or a drain region, a low-resistance region 314b, or the like preferably contains a semiconductor such as a silicon-based semiconductor. It preferably includes crystalline silicon. Alternatively, it may be formed of a material having Ge (germanium), SiGe (silicon germanium), GaAs (gallium arsenide), GaAlAs (gallium aluminum arsenide), or the like. It is also possible to adopt a configuration using silicon in which the effective mass is controlled by applying stress to the crystal lattice and changing the lattice spacing. Alternatively, the transistor 300 may be a HEMT (High Electron Mobility Transistor) by using GaAs and GaAlAs.
  • HEMT High Electron Mobility Transistor
  • the low-resistance region 314a and the low-resistance region 314b impart an n-type conductivity imparting element such as arsenic or phosphorus, or a p-type conductivity imparting boron, in addition to the semiconductor material applied to the semiconductor region 313. Including the element to do.
  • the conductor 316 functioning as a gate electrode is a semiconductor material such as silicon, a metal material, or an alloy containing an element imparting n-type conductivity such as arsenic or phosphorus, or an element imparting p-type conductivity such as boron.
  • a material or a conductive material such as a metal oxide material can be used.
  • the threshold voltage of the transistor can be adjusted by selecting the material of the conductor. Specifically, it is preferable to use a material such as titanium nitride or tantalum nitride for the conductor. Further, in order to achieve both conductivity and embedding properties, it is preferable to use a metal material such as tungsten or aluminum as a laminate for the conductor, and it is particularly preferable to use tungsten in terms of heat resistance.
  • the transistor 300 illustrated in FIG. 10 is an example, and the structure thereof is not limited, and an appropriate transistor may be used depending on a circuit configuration or a driving method.
  • a transistor is a single-polarity circuit including only OS transistors (meaning a circuit including a transistor having the same polarity as that of an n-channel transistor only)
  • the structure of the transistor 300 is an oxide semiconductor as shown in FIG.
  • the transistor 500 may have the same structure as the transistor 500 using. Note that details of the transistor 500 will be described later.
  • An insulator 320, an insulator 322, an insulator 324, and an insulator 326 are sequentially stacked so as to cover the transistor 300.
  • the insulator 320, the insulator 322, the insulator 324, and the insulator 326 for example, silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, aluminum oxide, aluminum oxynitride, aluminum nitride oxide, aluminum nitride, or the like is used. Good.
  • silicon oxynitride refers to a material having a higher oxygen content than nitrogen as its composition
  • silicon oxynitride means a material having a higher nitrogen content than oxygen as its composition.
  • aluminum oxynitride refers to a material having a higher oxygen content than nitrogen as its composition
  • aluminum oxynitride as a material having a higher nitrogen content than oxygen as its composition. Indicates.
  • the insulator 322 may have a function as a flattening film for flattening a step caused by the transistor 300 and the like provided below the insulator 322.
  • the upper surface of the insulator 322 may be planarized by a planarization process using a chemical mechanical polishing (CMP) method or the like to improve planarity.
  • CMP chemical mechanical polishing
  • the insulator 324 it is preferable to use a film having a barrier property such that hydrogen and impurities do not diffuse from the substrate 311, the transistor 300, or the like to a region where the transistor 500 is provided.
  • a film having a barrier property against hydrogen for example, silicon nitride formed by a CVD method can be used.
  • silicon nitride formed by a CVD method when hydrogen is diffused into a semiconductor element including an oxide semiconductor, such as the transistor 500, characteristics of the semiconductor element might be deteriorated in some cases. Therefore, it is preferable to use a film which suppresses diffusion of hydrogen between the transistor 500 and the transistor 300.
  • the film that suppresses the diffusion of hydrogen is a film in which the amount of released hydrogen is small.
  • the amount of desorbed hydrogen can be analyzed using, for example, a thermal desorption gas analysis (TDS).
  • TDS thermal desorption gas analysis
  • the amount of desorbed hydrogen in the insulator 324 is calculated by converting the desorbed amount into hydrogen atoms per area of the insulator 324. Therefore, it may be 10 ⁇ 10 15 atoms / cm 2 or less, preferably 5 ⁇ 10 15 atoms / cm 2 or less.
  • the insulator 326 preferably has a lower dielectric constant than the insulator 324.
  • the dielectric constant of the insulator 326 is preferably less than 4, and more preferably less than 3.
  • the relative permittivity of the insulator 326 is preferably 0.7 times or less, and more preferably 0.6 times or less that of the insulator 324.
  • a conductor 328, a conductor 330, and the like which are connected to the capacitor 600 or the transistor 500 are embedded.
  • the conductor 328 and the conductor 330 have a function as a plug or a wiring.
  • the conductor having a function as a plug or a wiring may have a plurality of structures collectively given the same reference numeral. In this specification and the like, the wiring and the plug connected to the wiring may be integrated. That is, part of the conductor may function as a wiring, and part of the conductor may function as a plug.
  • a conductive material such as a metal material, an alloy material, a metal nitride material, or a metal oxide material is used as a single layer or a laminated layer. be able to. It is preferable to use a high melting point material such as tungsten or molybdenum, which has both heat resistance and conductivity, and it is preferable to use tungsten. Alternatively, it is preferably formed of a low resistance conductive material such as aluminum or copper. Wiring resistance can be reduced by using a low-resistance conductive material.
  • a wiring layer may be provided on the insulator 326 and the conductor 330.
  • an insulator 350, an insulator 352, and an insulator 354 are sequentially stacked and provided.
  • a conductor 356 is formed over the insulator 350, the insulator 352, and the insulator 354.
  • the conductor 356 has a function of a plug connected to the transistor 300 or a wiring. Note that the conductor 356 can be provided using a material similar to that of the conductor 328 and the conductor 330.
  • the insulator 350 is preferably an insulator having a barrier property against hydrogen, like the insulator 324.
  • the conductor 356 preferably contains a conductor having a barrier property against hydrogen.
  • a conductor having a hydrogen barrier property is formed in the opening of the insulator 350 having a hydrogen barrier property.
  • tantalum nitride or the like may be used as the conductor having a barrier property against hydrogen. Further, by stacking tantalum nitride and tungsten having high conductivity, diffusion of hydrogen from the transistor 300 can be suppressed while maintaining conductivity as a wiring. In this case, it is preferable that the tantalum nitride layer having a hydrogen barrier property is in contact with the insulator 350 having a hydrogen barrier property.
  • a wiring layer may be provided on the insulator 354 and the conductor 356.
  • an insulator 360, an insulator 362, and an insulator 364 are sequentially stacked and provided.
  • a conductor 366 is formed over the insulator 360, the insulator 362, and the insulator 364.
  • the conductor 366 has a function as a plug or a wiring. Note that the conductor 366 can be provided using a material similar to that of the conductor 328 and the conductor 330.
  • the insulator 360 is preferably an insulator having a barrier property against hydrogen, like the insulator 324.
  • the conductor 366 preferably contains a conductor having a barrier property against hydrogen.
  • a conductor having a barrier property against hydrogen is formed in the opening portion of the insulator 360 having a barrier property against hydrogen.
  • a wiring layer may be provided on the insulator 364 and the conductor 366.
  • an insulator 370, an insulator 372, and an insulator 374 are sequentially stacked and provided.
  • a conductor 376 is formed over the insulator 370, the insulator 372, and the insulator 374.
  • the conductor 376 has a function as a plug or a wiring. Note that the conductor 376 can be provided using a material similar to that of the conductor 328 and the conductor 330.
  • the insulator 370 is preferably an insulator having a barrier property against hydrogen, like the insulator 324.
  • the conductor 376 preferably includes a conductor having a barrier property against hydrogen.
  • a conductor having a hydrogen barrier property is formed in the opening of the insulator 370 having a hydrogen barrier property.
  • a wiring layer may be provided on the insulator 374 and the conductor 376.
  • an insulator 380, an insulator 382, and an insulator 384 are sequentially stacked and provided.
  • a conductor 386 is formed over the insulator 380, the insulator 382, and the insulator 384.
  • the conductor 386 has a function as a plug or a wiring. Note that the conductor 386 can be provided using a material similar to that of the conductor 328 and the conductor 330.
  • the insulator 380 it is preferable to use an insulator having a barrier property against hydrogen, like the insulator 324.
  • the conductor 386 preferably contains a conductor having a barrier property against hydrogen.
  • a conductor having a hydrogen barrier property is formed in the opening of the insulator 380 having a hydrogen barrier property.
  • the wiring layer including the conductor 356, the wiring layer including the conductor 366, the wiring layer including the conductor 376, and the wiring layer including the conductor 386 are described above, a schematic cross-sectional view of this embodiment.
  • the configuration of is not limited to this.
  • the number of wiring layers similar to the wiring layer including the conductor 356 may be three or less, or the number of wiring layers similar to the wiring layer including the conductor 356 may be five or more.
  • An insulator 510, an insulator 512, an insulator 514, and an insulator 516 are sequentially stacked on the insulator 384. Any of the insulator 510, the insulator 512, the insulator 514, and the insulator 516 is preferably formed using a substance having a barrier property against oxygen and hydrogen.
  • insulator 510 and the insulator 514 for example, a film having a barrier property in which hydrogen and impurities do not diffuse from the substrate 311 or a region where the transistor 300 is provided to a region where the transistor 500 is provided is used. Is preferred. Therefore, a material similar to that of the insulator 324 can be used.
  • silicon nitride formed by a CVD method can be used as an example of a film having a barrier property against hydrogen.
  • silicon nitride formed by a CVD method when hydrogen is diffused into a semiconductor element including an oxide semiconductor, such as the transistor 500, characteristics of the semiconductor element might be deteriorated in some cases. Therefore, it is preferable to use a film which suppresses diffusion of hydrogen between the transistor 500 and the transistor 300.
  • the film that suppresses the diffusion of hydrogen is a film in which the amount of released hydrogen is small.
  • a metal oxide such as aluminum oxide, hafnium oxide, or tantalum oxide is preferably used for the insulator 510 and the insulator 514.
  • aluminum oxide has a high blocking effect that does not allow the film to permeate both oxygen and impurities such as hydrogen and moisture that cause fluctuations in the electrical characteristics of the transistor. Therefore, aluminum oxide can prevent impurities such as hydrogen and moisture from entering the transistor 500 during and after the manufacturing process of the transistor. In addition, release of oxygen from the oxide included in the transistor 500 can be suppressed. Therefore, it is suitable to be used as a protective film for the transistor 500.
  • the same material as that of the insulator 320 can be used for the insulator 512 and the insulator 516. Further, by applying a material having a relatively low dielectric constant to these insulators, it is possible to reduce the parasitic capacitance generated between the wirings.
  • a silicon oxide film, a silicon oxynitride film, or the like can be used as the insulator 512 and the insulator 516.
  • a conductor 518, a conductor (eg, a conductor 503) included in the transistor 500, and the like are embedded in the insulator 510, the insulator 512, the insulator 514, and the insulator 516.
  • the conductor 518 has a function of a plug connected to the capacitor 600 or the transistor 300, or a wiring.
  • the conductor 518 can be provided using a material similar to that of the conductor 328 and the conductor 330.
  • the conductor 510 in a region which is in contact with the insulator 510 and the insulator 514 be a conductor having a barrier property against oxygen, hydrogen, and water.
  • the transistor 300 and the transistor 500 can be separated by a layer having a barrier property against oxygen, hydrogen, and water, and diffusion of hydrogen from the transistor 300 to the transistor 500 can be suppressed.
  • the transistor 500 is provided above the insulator 516.
  • the transistor 500 includes a conductor 503 arranged so as to be embedded in an insulator 514 and an insulator 516 and an insulator 520 arranged over the insulator 516 and the conductor 503.
  • the oxide 530b arranged, the conductor 542a and the conductor 542b which are arranged apart from each other on the oxide 530b, and the conductor 542a and the conductor 542b which are arranged between the conductor 542a and the conductor 542b.
  • An insulator 580 having an opening formed so as to overlap with each other, an oxide 530c provided on the bottom and side surfaces of the opening, and an insulator 550 provided on a surface where the oxide 530c is formed. Having a conductor 560 disposed on the forming surface of the insulator 550, a.
  • an insulator 544 is provided between the oxide 530a, the oxide 530b, the conductor 542a, and the insulator 580 and the insulator 580.
  • the conductor 560 includes a conductor 560a provided inside the insulator 550 and a conductor 560b provided so as to be embedded inside the conductor 560a. It is preferable to have.
  • an insulator 574 is preferably provided over the insulator 580, the conductor 560, and the insulator 550.
  • the oxide 530a, the oxide 530b, and the oxide 530c may be collectively referred to as the oxide 530.
  • the transistor 500 has a structure in which three layers of an oxide 530a, an oxide 530b, and an oxide 530c are stacked in a region where a channel is formed and in the vicinity thereof, the present invention is not limited to this. Not a thing.
  • a single layer of the oxide 530b, a two-layer structure of the oxide 530b and the oxide 530a, a two-layer structure of the oxide 530b and the oxide 530c, or a stacked structure of four or more layers may be provided.
  • the conductor 560 is shown as a stacked structure of two layers, but the present invention is not limited to this.
  • the conductor 560 may have a single-layer structure or a stacked structure including three or more layers.
  • the transistor 500 illustrated in FIGS. 10 and 12A is an example, and the structure is not limited thereto, and an appropriate transistor may be used depending on a circuit configuration or a driving method.
  • the conductor 560 functions as a gate electrode of the transistor, and the conductors 542a and 542b function as a source electrode or a drain electrode, respectively.
  • the conductor 560 is formed so as to be embedded in the opening of the insulator 580 and the region between the conductor 542a and the conductor 542b.
  • the arrangement of the conductor 560, the conductor 542a, and the conductor 542b is selected in a self-aligned manner with respect to the opening of the insulator 580. That is, in the transistor 500, the gate electrode can be arranged in a self-aligned manner between the source electrode and the drain electrode. Therefore, the conductor 560 can be formed without providing a positioning margin, so that the area occupied by the transistor 500 can be reduced. Accordingly, miniaturization and high integration of the transistor can be achieved.
  • the conductor 560 is formed in a region between the conductor 542a and the conductor 542b in a self-aligned manner, the conductor 560 does not have a region overlapping with the conductor 542a or the conductor 542b. Accordingly, parasitic capacitance formed between the conductor 560 and the conductors 542a and 542b can be reduced. Therefore, the switching speed of the transistor 500 can be improved and high frequency characteristics can be provided.
  • the conductor 560 may function as a first gate (also referred to as a top gate) electrode. Further, the conductor 503 may function as a second gate (also referred to as a bottom gate) electrode. In that case, the threshold voltage of the transistor 500 can be controlled by changing the potential applied to the conductor 503 independently of the potential applied to the conductor 560 without depending on the potential. In particular, by applying a negative potential to the conductor 503, the threshold voltage of the transistor 500 can be made higher than 0 V and off-state current can be reduced. Therefore, applying a negative potential to the conductor 503 can reduce the drain current when the potential applied to the conductor 560 is 0 V, as compared to the case where no potential is applied.
  • the conductor 503 is arranged so as to overlap with the oxide 530 and the conductor 560. Thus, when a potential is applied to the conductor 560 and the conductor 503, the electric field generated from the conductor 560 and the electric field generated from the conductor 503 are connected to cover a channel formation region formed in the oxide 530.
  • a structure of a transistor that electrically surrounds a channel formation region by an electric field of a first gate electrode and a second gate electrode is referred to as a surrounded channel (S-channel) structure.
  • the conductor 503 has the same structure as the conductor 518, and the conductor 503a is formed in contact with the inner walls of the openings of the insulator 514 and the insulator 516, and the conductor 503b is formed further inside.
  • the transistor 500 has a structure in which the conductor 503a and the conductor 503b are stacked, the present invention is not limited to this.
  • the conductor 503 may be provided as a single layer or a stacked structure including three or more layers.
  • the conductor 503a be made of a conductive material having a function of suppressing diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, and copper atoms (the above impurities are difficult to permeate).
  • impurities such as hydrogen atoms, hydrogen molecules, water molecules, and copper atoms
  • a conductive material having a function of suppressing diffusion of oxygen eg, at least one of oxygen atoms and oxygen molecules
  • the function of suppressing the diffusion of impurities or oxygen means the function of suppressing the diffusion of any one or all of the impurities or oxygen.
  • the conductor 503a since the conductor 503a has a function of suppressing diffusion of oxygen, it is possible to prevent the conductor 503b from being oxidized and decreasing in conductivity.
  • the conductor 503b is preferably formed using a highly conductive conductive material containing tungsten, copper, or aluminum as its main component. In that case, the conductor 505 is not necessarily provided. Although the conductor 503b is illustrated as a single layer, it may have a laminated structure, for example, a laminate of titanium or titanium nitride and the above conductive material.
  • the insulator 520, the insulator 522, the insulator 524, and the insulator 550 have a function as a second gate insulating film.
  • the insulator 524 which is in contact with the oxide 530, it is preferable to use an insulator containing more oxygen than the oxygen which satisfies the stoichiometric composition. That is, it is preferable that the insulator 524 be formed with an excess oxygen region. By providing such an insulator containing excess oxygen in contact with the oxide 530, oxygen vacancies in the oxide 530 can be reduced and the reliability of the transistor 500 can be improved.
  • an oxide material from which part of oxygen is released by heating as the insulator having an excess oxygen region.
  • the oxide that desorbs oxygen by heating means that the amount of desorbed oxygen in terms of oxygen atoms is 1.0 ⁇ 10 18 atoms / cm 3 or more, preferably 1 or more in TDS (Thermal Desorption Spectroscopy) analysis.
  • the surface temperature of the film during the TDS analysis is preferably 100 ° C. or higher and 700 ° C. or lower, or 100 ° C. or higher and 400 ° C. or lower.
  • the insulator 522 when the insulator 524 has an excess oxygen region, the insulator 522 preferably has a function of suppressing diffusion of oxygen (eg, oxygen atoms, oxygen molecules) (the oxygen is less likely to permeate).
  • oxygen eg, oxygen atoms, oxygen molecules
  • the insulator 522 has a function of suppressing diffusion of oxygen and impurities, oxygen contained in the oxide 530 does not diffuse to the insulator 520 side, which is preferable. Further, the conductor 503 can be prevented from reacting with the insulator 524 and oxygen contained in the oxide 530.
  • the insulator 522 is, for example, aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate), tantalum oxide, zirconium oxide, lead zirconate titanate (PZT), strontium titanate (SrTiO 3 ), or It is preferable to use an insulator containing a so-called high-k material such as (Ba, Sr) TiO 3 (BST) in a single layer or a laminated layer. As miniaturization and higher integration of transistors progress, problems such as leakage current may occur due to thinning of the gate insulating film. By using a high-k material for the insulator functioning as a gate insulating film, it is possible to reduce the gate potential during transistor operation while maintaining the physical film thickness.
  • a so-called high-k material such as (Ba, Sr) TiO 3 (BST)
  • an insulator containing an oxide of one or both of aluminum and hafnium which is an insulating material having a function of suppressing diffusion of impurities and oxygen and the like (the above oxygen is difficult to permeate).
  • the insulator containing one or both oxides of aluminum and hafnium it is preferable to use aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate), or the like.
  • the insulator 522 is formed using such a material, the insulator 522 suppresses release of oxygen from the oxide 530 and entry of impurities such as hydrogen from the peripheral portion of the transistor 500 into the oxide 530. Functions as a layer.
  • aluminum oxide, bismuth oxide, germanium oxide, niobium oxide, silicon oxide, titanium oxide, tungsten oxide, yttrium oxide, or zirconium oxide may be added to these insulators.
  • these insulators may be nitrided. Silicon oxide, silicon oxynitride, or silicon nitride may be stacked on the above insulator and used.
  • the insulator 520 is preferably thermally stable.
  • silicon oxide and silicon oxynitride are preferable because they are thermally stable.
  • the insulator 520 and the insulator 526 which are thermally stable and have a high relative dielectric constant can be obtained.
  • the insulator 520, the insulator 522, and the insulator 524 are illustrated as the second gate insulating film having a stacked-layer structure of three layers.
  • the insulating film may have a single layer, two layers, or a laminated structure of four or more layers.
  • the laminated structure is not limited to the same material, and may be a laminated structure made of different materials.
  • a metal oxide functioning as an oxide semiconductor be used for the oxide 530 including a channel formation region.
  • an In-M-Zn oxide (the element M is aluminum, gallium, yttrium, copper, vanadium, beryllium, boron, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium).
  • the In-M-Zn oxide that can be used as the oxide 530 is preferably CAAC-OS or CAC-OS.
  • an In—Ga oxide or an In—Zn oxide may be used.
  • a metal oxide having a low carrier concentration for the transistor 500 it is preferable to use a metal oxide having a low carrier concentration for the transistor 500.
  • the concentration of impurities in the metal oxide may be lowered and the density of defect states may be lowered.
  • low impurity concentration and low defect level density are referred to as high-purity intrinsic or substantially high-purity intrinsic.
  • the impurities in the metal oxide include, for example, hydrogen, nitrogen, alkali metals, alkaline earth metals, iron, nickel, silicon and the like.
  • hydrogen contained in the metal oxide reacts with oxygen bonded to the metal atom to become water, which may form oxygen deficiency in the metal oxide. If the channel formation region in the metal oxide contains oxygen vacancies, the transistor might have normally-on characteristics. Further, a defect in which hydrogen is contained in an oxygen vacancy functions as a donor, and an electron serving as a carrier may be generated. In addition, part of hydrogen may be bonded to oxygen which is bonded to a metal atom to generate an electron which is a carrier. Therefore, a transistor including a metal oxide containing a large amount of hydrogen is likely to have normally-on characteristics.
  • the metal oxide may be evaluated by the carrier concentration instead of the donor concentration. Therefore, in this specification and the like, the carrier concentration which is assumed to be a state where no electric field is applied may be used as the parameter of the metal oxide, instead of the donor concentration. That is, the “carrier concentration” described in this specification and the like can be called the “donor concentration” in some cases. Further, the "carrier concentration” described in this specification and the like can be restated as the "carrier density".
  • the hydrogen concentration obtained by secondary ion mass spectrometry is less than 1 ⁇ 10 20 atoms / cm 3 , preferably 1 ⁇ 10 19 atoms / cm 3. It is less than 3 , more preferably less than 5 ⁇ 10 18 atoms / cm 3 , further preferably less than 1 ⁇ 10 18 atoms / cm 3 .
  • a metal oxide in which impurities such as hydrogen are sufficiently reduced is used for a channel formation region of a transistor, stable electric characteristics can be provided.
  • the carrier concentration of the metal oxide in the channel formation region is preferably 1 ⁇ 10 18 cm ⁇ 3 or less and less than 1 ⁇ 10 17 cm ⁇ 3. Is more preferable, less than 1 ⁇ 10 16 cm ⁇ 3 is more preferable, less than 1 ⁇ 10 13 cm ⁇ 3 is still more preferable, and less than 1 ⁇ 10 12 cm ⁇ 3 is further preferable.
  • the lower limit of the carrier concentration of the metal oxide in the channel formation region is not particularly limited, but can be set to 1 ⁇ 10 ⁇ 9 cm ⁇ 3 , for example.
  • the conductor 542 (the conductor 542a and the conductor 542b) and the oxide 530 are in contact with each other, so that oxygen in the oxide 530 diffuses into the conductor 542,
  • the conductor 542 may be oxidized. Oxidation of the conductor 542 is likely to reduce the conductivity of the conductor 542. Note that diffusion of oxygen in the oxide 530 to the conductor 542 can be restated as absorption of oxygen in the oxide 530 by the conductor 542.
  • oxygen in the oxide 530 diffuses into the conductor 542 (the conductor 542a and the conductor 542b), so that the conductor 542a and the oxide 530b are separated from each other and the conductor 542b and the oxide 530b are separated from each other.
  • Different layers may be formed between them. Since the different layer contains more oxygen than the conductor 542, it is estimated that the different layer has an insulating property.
  • the three-layer structure of the conductor 542, the different layer, and the oxide 530b can be regarded as a three-layer structure including a metal-insulator-semiconductor and a MIS (Metal-Insulator-Semiconductor) structure. It may be referred to as a diode junction structure mainly including the MIS structure.
  • the different layer is not limited to being formed between the conductor 542 and the oxide 530b, and, for example, when the different layer is formed between the conductor 542 and the oxide 530c, and It may be formed between the body 542 and the oxide 530b and between the conductor 542 and the oxide 530c.
  • a metal oxide having a bandgap of 2 eV or more, preferably 2.5 eV or more as the metal oxide which functions as a channel formation region in the oxide 530.
  • the oxide 530 has the oxide 530a below the oxide 530b, diffusion of impurities from the structure formed below the oxide 530a into the oxide 530b can be suppressed. Further, by including the oxide 530c over the oxide 530b, diffusion of impurities from the structure formed above the oxide 530c into the oxide 530b can be suppressed.
  • the oxide 530 preferably has a stacked structure due to oxides in which the atomic ratio of each metal atom is different.
  • the atomic ratio of the element M in the constituent elements is higher than the atomic ratio of the element M in the constituent elements in the metal oxide used for the oxide 530b. It is preferable.
  • the atomic ratio of the element M to In is preferably higher than the atomic ratio of the element M to In in the metal oxide used for the oxide 530b.
  • the atomic ratio of In to the element M is preferably higher than the atomic ratio of In to the element M in the metal oxide used for the oxide 530a.
  • a metal oxide that can be used for the oxide 530a or the oxide 530b can be used.
  • the energy at the bottom of the conduction band of the oxide 530a and the oxide 530c be higher than the energy at the bottom of the conduction band of the oxide 530b.
  • the electron affinity of the oxide 530a and the oxide 530c be smaller than the electron affinity of the oxide 530b.
  • the energy level at the bottom of the conduction band changes gently at the junction of the oxide 530a, the oxide 530b, and the oxide 530c.
  • the energy level at the bottom of the conduction band at the junction of the oxide 530a, the oxide 530b, and the oxide 530c is continuously changed or continuously joined.
  • the oxide 530a and the oxide 530b, and the oxide 530b and the oxide 530c have a common element other than oxygen (as a main component), so that a mixed layer with low density of defect states is formed.
  • the oxide 530b is an In—Ga—Zn oxide
  • an In—Ga—Zn oxide, a Ga—Zn oxide, gallium oxide, or the like may be used as the oxide 530a and the oxide 530c.
  • the main carrier path is the oxide 530b.
  • the oxide 530a and the oxide 530c have the above structure, the density of defect states in the interface between the oxide 530a and the oxide 530b and the interface between the oxide 530b and the oxide 530c can be reduced. Therefore, the influence of interface scattering on carrier conduction is reduced, and the transistor 500 can obtain high on-state current.
  • the conductor 542a and the conductor 542b which function as a source electrode and a drain electrode are provided over the oxide 530b.
  • Examples of the conductor 542a and the conductor 542b include aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, indium, and ruthenium. It is preferable to use a metal element selected from iridium, strontium, and lanthanum, an alloy containing the above metal element as a component, an alloy in which the above metal elements are combined, or the like.
  • the conductor 542a and the conductor 542b are shown as a single-layer structure in FIG. 12, they may be a stacked structure of two or more layers.
  • a tantalum nitride film and a tungsten film may be stacked.
  • a titanium film and an aluminum film may be stacked.
  • a two-layer structure in which an aluminum film is stacked over a tungsten film a two-layer structure in which a copper film is stacked over a copper-magnesium-aluminum alloy film, a two-layer structure in which a copper film is stacked over a titanium film, and a tungsten film is formed over the tungsten film.
  • a two-layer structure in which copper films are laminated may be used.
  • a titanium film or a titanium nitride film a three-layer structure in which an aluminum film or a copper film is stacked over the titanium film or the titanium nitride film, and a titanium film or a titanium nitride film is further formed thereover, a molybdenum film, or
  • a molybdenum nitride film and an aluminum film or a copper film are stacked over the molybdenum film or the molybdenum nitride film and a molybdenum film or a molybdenum nitride film is formed thereover.
  • a transparent conductive material containing indium oxide, tin oxide, or zinc oxide may be used.
  • regions 543a and 543b may be formed as low resistance regions at the interface of the oxide 530 with the conductor 542a (conductor 542b) and in the vicinity thereof.
  • the region 543a functions as one of the source region and the drain region
  • the region 543b functions as the other of the source region and the drain region.
  • a channel formation region is formed in a region between the region 543a and the region 543b.
  • the oxygen concentration in the region 543a (region 543b) may be reduced.
  • a metal compound layer containing a metal contained in the conductor 542a (conductor 542b) and a component of the oxide 530 may be formed in the region 543a (region 543b). In such a case, the carrier concentration of the region 543a (region 543b) increases, and the region 543a (region 543b) becomes a low resistance region.
  • the insulator 544 is provided so as to cover the conductors 542a and 542b and suppresses oxidation of the conductors 542a and 542b. At this time, the insulator 544 may be provided so as to cover a side surface of the oxide 530 and be in contact with the insulator 524.
  • insulator 544 a metal oxide containing one kind or two or more kinds selected from hafnium, aluminum, gallium, yttrium, zirconium, tungsten, titanium, tantalum, nickel, germanium, neodymium, lanthanum, magnesium, or the like. Can be used. Alternatively, as the insulator 544, silicon nitride oxide, silicon nitride, or the like can be used.
  • the insulator 544 an oxide containing one or both of aluminum and hafnium, such as aluminum oxide, hafnium oxide, aluminum, or an oxide containing hafnium (hafnium aluminate).
  • hafnium aluminate has higher heat resistance than hafnium oxide. Therefore, crystallization is less likely to occur in heat treatment in a later step, which is preferable.
  • the insulator 544 is not an essential component when the conductors 542a and 542b are materials having oxidation resistance or when the conductivity does not significantly decrease even when oxygen is absorbed. It may be appropriately designed depending on the desired transistor characteristics.
  • impurities such as water and hydrogen contained in the insulator 580 can be suppressed from diffusing into the oxide 530b through the oxide 530c and the insulator 550.
  • the insulator 550 functions as a first gate insulating film.
  • the insulator 550 is preferably arranged in contact with the inside (top surface and side surface) of the oxide 530c.
  • the insulator 550 is preferably formed using an insulator which contains excess oxygen and releases oxygen by heating.
  • silicon oxide containing excess oxygen, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide containing fluorine, silicon oxide containing carbon, silicon oxide containing carbon and nitrogen, and vacancy are formed.
  • the silicon oxide which it has can be used.
  • silicon oxide and silicon oxynitride are preferable because they are stable to heat.
  • oxygen is effectively supplied from the insulator 550 to the channel formation region of the oxide 530b through the oxide 530c. Can be supplied.
  • the concentration of impurities such as water or hydrogen in the insulator 550 is preferably reduced.
  • the thickness of the insulator 550 is preferably 1 nm or more and 20 nm or less.
  • a metal oxide may be provided between the insulator 550 and the conductor 560 in order to efficiently supply the excess oxygen of the insulator 550 to the oxide 530.
  • the metal oxide preferably suppresses oxygen diffusion from the insulator 550 to the conductor 560.
  • diffusion of excess oxygen from the insulator 550 to the conductor 560 is suppressed. That is, a decrease in the excess oxygen amount supplied to the oxide 530 can be suppressed.
  • oxidation of the conductor 560 due to excess oxygen can be suppressed.
  • a material that can be used for the insulator 544 may be used.
  • the insulator 550 may have a stacked-layer structure like the second gate insulating film.
  • an insulator functioning as a gate insulating film is preferably formed using a high-k material and a thermal insulator.
  • a layered structure of a stable material it is possible to reduce the gate potential during transistor operation while maintaining the physical film thickness. Further, it is possible to form a laminated structure that is thermally stable and has a high relative dielectric constant.
  • the conductor 560 functioning as the first gate electrode is shown as a two-layer structure in FIGS. 12A and 12B, it may have a single-layer structure or a laminated structure of three or more layers.
  • the conductor 560a has a function of suppressing diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, nitrogen atoms, nitrogen molecules, nitric oxide molecules (N 2 O, NO, NO 2, etc.), and copper atoms. It is preferable to use materials. Alternatively, a conductive material having a function of suppressing diffusion of oxygen (eg, at least one of oxygen atoms and oxygen molecules) is preferably used. Since the conductor 560a has a function of suppressing diffusion of oxygen, oxygen contained in the insulator 550 can prevent the conductor 560b from being oxidized and decreasing in conductivity.
  • impurities such as hydrogen atoms, hydrogen molecules, water molecules, nitrogen atoms, nitrogen molecules, nitric oxide molecules (N 2 O, NO, NO 2, etc.), and copper atoms. It is preferable to use materials. Alternatively, a conductive material having a function of suppressing diffusion of oxygen (eg, at least one of oxygen atoms and oxygen molecules) is preferably used. Since
  • the conductive material having a function of suppressing diffusion of oxygen for example, tantalum, tantalum nitride, ruthenium, ruthenium oxide, or the like is preferably used.
  • an oxide semiconductor which can be applied to the oxide 530 can be used as the conductor 560a. In that case, by forming a film of the conductor 560b by a sputtering method, the electric resistance of the oxide semiconductor can be reduced to be a conductor. This can be called an OC (Oxide Conductor) electrode.
  • the conductor 560b is preferably made of a conductive material containing tungsten, copper, or aluminum as a main component. Since the conductor 560b also functions as a wiring, it is preferable to use a conductor having high conductivity.
  • the conductor 560b may have a stacked structure, for example, a stacked structure of titanium or titanium nitride and the above conductive material.
  • the insulator 580 is provided on the conductors 542a and 542b through the insulator 544.
  • the insulator 580 preferably has an excess oxygen region.
  • silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, fluorine-added silicon oxide, carbon-added silicon oxide, carbon-nitrogen-added silicon oxide, or void-containing oxide is used as the insulator 580. It is preferable to have silicon, resin, or the like.
  • silicon oxide and silicon oxynitride are preferable because they are thermally stable.
  • silicon oxide and silicon oxide having vacancies are preferable because an excess oxygen region can be easily formed in a later step.
  • the insulator 580 preferably has an excess oxygen region. By providing the insulator 580 from which oxygen is released by heating in contact with the oxide 530c, oxygen in the insulator 580 can be efficiently supplied to the oxide 530a and the oxide 530b through the oxide 530c. it can. Note that the concentration of impurities such as water or hydrogen in the insulator 580 is preferably reduced.
  • the opening of the insulator 580 is formed so as to overlap with a region between the conductor 542a and the conductor 542b.
  • the conductor 560 is formed so as to be embedded in the opening of the insulator 580 and the region between the conductors 542a and 542b.
  • the conductor 560 can have a shape with a high aspect ratio.
  • the conductor 560 is provided so as to be embedded in the opening of the insulator 580; therefore, even if the conductor 560 has a high aspect ratio, the conductor 560 can be formed without being destroyed during the process. You can
  • the insulator 574 is preferably provided in contact with the top surface of the insulator 580, the top surface of the conductor 560, and the top surface of the insulator 550.
  • an excess oxygen region can be provided in the insulator 550 and the insulator 580. Accordingly, oxygen can be supplied into the oxide 530 from the excess oxygen region.
  • insulator 574 a metal oxide containing one kind or two or more kinds selected from hafnium, aluminum, gallium, yttrium, zirconium, tungsten, titanium, tantalum, nickel, germanium, magnesium, or the like is used. You can
  • aluminum oxide has a high barrier property and can suppress the diffusion of hydrogen and nitrogen even if it is a thin film of 0.5 nm or more and 3.0 nm or less. Therefore, aluminum oxide formed by a sputtering method can have a function as a barrier film against impurities such as hydrogen as well as an oxygen supply source.
  • the insulator 581 functioning as an interlayer film over the insulator 574.
  • the insulator 581 preferably has a reduced concentration of impurities such as water or hydrogen in the film.
  • the conductors 540a and 540b are arranged in the openings formed in the insulator 581, the insulator 574, the insulator 580, and the insulator 544.
  • the conductor 540a and the conductor 540b are provided to face each other with the conductor 560 interposed therebetween.
  • the conductors 540a and 540b have the same structures as conductors 546 and 548 described later.
  • An insulator 582 is provided on the insulator 581.
  • the insulator 582 it is preferable to use a substance having a barrier property against oxygen and hydrogen. Therefore, a material similar to that of the insulator 514 can be used for the insulator 582.
  • the insulator 582 is preferably formed using a metal oxide such as aluminum oxide, hafnium oxide, or tantalum oxide.
  • aluminum oxide has a high blocking effect that does not allow the film to permeate both oxygen and impurities such as hydrogen and moisture that cause fluctuations in the electrical characteristics of the transistor. Therefore, aluminum oxide can prevent impurities such as hydrogen and moisture from entering the transistor 500 during and after the manufacturing process of the transistor. In addition, release of oxygen from the oxide included in the transistor 500 can be suppressed. Therefore, it is suitable to be used as a protective film for the transistor 500.
  • an insulator 586 is provided on the insulator 582.
  • a material similar to that of the insulator 320 can be used.
  • a material having a relatively low dielectric constant for the insulator 586 parasitic capacitance generated between wirings can be reduced.
  • a silicon oxide film, a silicon oxynitride film, or the like can be used as the insulator 586.
  • the insulator 520, the insulator 522, the insulator 524, the insulator 544, the insulator 580, the insulator 574, the insulator 581, the insulator 582, and the insulator 586 include the conductor 546, the conductor 548, and the like. Is embedded.
  • the conductor 546 and the conductor 548 have a function as a plug or a wiring which is connected to the capacitor 600, the transistor 500, or the transistor 300.
  • the conductor 546 and the conductor 548 can be provided using a material similar to that of the conductor 328 and the conductor 330.
  • the capacitor element 600 is provided above the transistor 500.
  • the capacitor 600 includes a conductor 610, a conductor 620, and an insulator 630.
  • the conductor 612 may be provided over the conductor 546 and the conductor 548.
  • the conductor 612 has a function of a plug connected to the transistor 500 or a wiring.
  • the conductor 610 has a function as an electrode of the capacitor 600. Note that the conductor 612 and the conductor 610 can be formed at the same time.
  • a metal film containing an element selected from molybdenum, titanium, tantalum, tungsten, aluminum, copper, chromium, neodymium, and scandium, or a metal nitride film containing the above element as a component (Tantalum nitride film, titanium nitride film, molybdenum nitride film, tungsten nitride film) or the like can be used.
  • indium tin oxide, indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, indium zinc oxide, or silicon oxide is added. It is also possible to apply a conductive material such as indium tin oxide.
  • the conductor 612 and the conductor 610 have a single-layer structure, but the structure is not limited thereto and may have a stacked structure of two or more layers.
  • a conductor having a barrier property and a conductor having high adhesion to the conductor having high conductivity may be formed between the conductor having barrier property and the conductor having high conductivity.
  • a conductor 620 is provided so as to overlap with the conductor 610 through the insulator 630.
  • the conductor 620 can be formed using a conductive material such as a metal material, an alloy material, or a metal oxide material. It is preferable to use a high melting point material such as tungsten or molybdenum, which has both heat resistance and conductivity, and it is particularly preferable to use tungsten.
  • a low resistance metal material such as Cu (copper) or Al (aluminum) may be used.
  • An insulator 640 is provided on the conductor 620 and the insulator 630.
  • the insulator 640 can be provided using a material similar to that of the insulator 320. Further, the insulator 640 may function as a flattening film that covers the uneven shape below the insulator 640.
  • an electronic component a wearable device to which the electronic component is applicable, and the like will be described as an example of a device (semiconductor device) to which the driver warning system can be applied.
  • FIG. 13A is a flowchart showing an example of a method for manufacturing an electronic component.
  • Electronic components are also called semiconductor packages or IC packages.
  • This electronic component has a plurality of standards and names depending on the direction in which the terminal is taken out and the shape of the terminal. Therefore, in this embodiment, an example thereof will be described.
  • the electronic components described below can be applied to the electronic components of the case 10 or the case 20 of the first embodiment.
  • a semiconductor device composed of transistors is completed by assembling a number of removable parts on the printed circuit board through an assembly process (post process).
  • the post-process can be completed by going through each process shown in FIG. 13A. Specifically, after the element substrate obtained in the previous step is completed (step ST71), the back surface of the substrate is ground. At this stage, the substrate is thinned to reduce the warpage of the substrate in the previous process and to downsize the component. Next, a dicing step of separating the substrate into a plurality of chips is performed (step ST72).
  • FIG. 13B is a top view of the semiconductor wafer 7100 before the dicing process is performed.
  • FIG. 13C is a partially enlarged view of FIG. 13B.
  • a plurality of circuit regions 7102 are provided on the semiconductor wafer 7100. Each circuit according to the embodiment of the present invention is provided in the circuit region 7102.
  • a separation line (also referred to as a “dicing line”) 7106 is set at a position overlapping with the separation region 7104.
  • the semiconductor wafer 7100 is cut along the separation line 7106 to cut out the chip 7110 including the circuit region 7102 from the semiconductor wafer 7100.
  • FIG. 13D shows an enlarged view of the chip 7110.
  • a conductive layer or a semiconductor layer may be provided in the separation region 7104.
  • ESD that can occur during the dicing process can be mitigated and a reduction in yield due to the dicing process can be prevented.
  • the dicing step is performed while supplying pure water having a specific resistance lowered by dissolving carbon dioxide gas, etc., to the substrate for the purpose of cooling the substrate, removing shavings, and preventing static electricity.
  • the amount of pure water used can be reduced.
  • a die bonding process is performed in which the separated chips are individually picked up and mounted on the lead frame and bonded (step ST73).
  • the method of adhering the chip and the lead frame in the die bonding step may be selected as a method suitable for the product.
  • the adhesion may be performed with resin or tape.
  • a chip may be mounted on the interposer and bonded.
  • the wire bonding process the leads of the lead frame and the electrodes on the chip are electrically connected with a thin metal wire (step ST74).
  • a silver wire or a gold wire can be used as the thin metal wire.
  • the wire bonding may be either ball bonding or wedge bonding.
  • the wire-bonded chip is subjected to a molding process in which it is sealed with epoxy resin or the like (step ST75).
  • the inside of the electronic component is filled with resin, which can reduce damage to the built-in circuit portions and wires due to mechanical external force, and reduce deterioration of characteristics due to moisture and dust. it can.
  • the lead of the lead frame is plated. Then, the lead is cut and shaped (step ST76). It is possible to prevent the lead from rusting by the plating process, and to more reliably perform soldering when mounting on a printed circuit board later.
  • a printing process (marking) is performed on the surface of the package (step ST77). After the inspection process (step ST78), the electronic component is completed (step ST79).
  • FIG. 13E shows a schematic perspective view of the completed electronic component.
  • FIG. 13E shows a schematic perspective view of a QFP (Quad Flat Package) as an example of the electronic component.
  • the electronic component 7000 has a lead 7001 and a chip 7110.
  • the electronic component 7000 is mounted on the printed circuit board 7002, for example.
  • a plurality of such electronic components 7000 are combined and each is electrically connected on the printed circuit board 7002, so that the electronic component 7000 can be mounted in an electronic device.
  • the completed circuit board 7004 is provided inside an electronic device or the like.
  • the electronic component 7000 can be applied to wearable electronic devices such as a watch type, head mount type, goggles type, glasses type, armband type, bracelet type, and necklace type.
  • FIG. 14A is a schematic diagram showing a driver who drives a bicycle.
  • the frame 80 of the bicycle corresponds to the housing 10 described in the first embodiment.
  • parts such as a handle can be applied as the housing 10.
  • the frame 80 can be provided with electronic components including the receiving circuit, the transmitting circuit, the arithmetic circuit, and the like described in the first embodiment.
  • FIG. 14A a watch-type electronic terminal 81 and a helmet 91 are illustrated as wearable devices corresponding to the housing 20 described in the first embodiment.
  • FIG. 14B is an enlarged view of the watch-type electronic terminal 81
  • FIG. 14C is an enlarged view of the helmet 91.
  • a housing including a display unit 82 is provided with an electronic component 83 including the receiving circuit 21, the control circuit 22, the vibration motor 23, and the like described in the first embodiment.
  • the electronic component 83 can vibrate the display unit 82 or the belt 84 by a vibration motor or the like in response to the ultrasonic waves emitted by the frame 80, which is the main body of the bicycle, to notify the driver of the existence of the object. Therefore, it is possible to easily recognize the existence of the object and prevent danger in advance.
  • a protective section 92 is provided with an electronic component 93 having the receiving circuit 21, the control circuit 22, the vibration motor 23, and the like described in the first embodiment.
  • the electronic component 93 can notify the driver of the presence of an object by vibrating the protection unit 92 or the belt 94 by a vibration motor or the like in accordance with the ultrasonic waves emitted by the frame 80 that is the bicycle body. Therefore, it is possible to easily recognize the existence of the object and prevent danger in advance.
  • each embodiment can be combined with a structure described in any of the other embodiments as appropriate to be one embodiment of the present invention. Further, in the case where a plurality of configuration examples are shown in one embodiment, the configuration examples can be appropriately combined.
  • contents described in one embodiment are different contents described in the embodiment (may be a part of contents) and / or one or more contents.
  • Application, combination, replacement, or the like can be performed with respect to the content (may be part of the content) described in another embodiment.
  • the constituent elements are classified by function and are shown as independent blocks from each other.
  • the blocks in the block diagram are not limited to the components described in the specification, and can be rephrased appropriately according to the situation.
  • the size, the layer thickness, or the region is shown in any size for convenience of description. Therefore, it is not necessarily limited to that scale.
  • the drawings are schematically shown for the sake of clarity, and are not limited to the shapes or values shown in the drawings. For example, it may include a signal, voltage, or current variation due to noise, or a signal, voltage, or current variation due to a timing shift.
  • electrode and “wiring” do not functionally limit these constituent elements.
  • an “electrode” may be used as part of a “wiring” and vice versa.
  • the term “electrode” or “wiring” includes a case where a plurality of “electrodes” or “wirings” are integrally formed.
  • voltage and potential can be paraphrased appropriately.
  • the voltage refers to a potential difference from a reference potential.
  • the reference potential is a ground potential (ground potential)
  • the voltage can be rephrased to a potential.
  • the ground potential does not always mean 0V. Note that the potential is relative, and the potential given to a wiring or the like may be changed depending on a reference potential.
  • a switch refers to a switch that is in a conductive state (on state) or in a non-conductive state (off state) and has a function of controlling whether or not to flow current.
  • the switch has a function of selecting and switching a path through which current flows.
  • the channel length means, for example, in a top view of a transistor, a region where a semiconductor (or a portion of a semiconductor in which a current flows) and a gate overlap with each other, or a channel is formed. It is the distance between the source and the drain in the region.
  • the channel width refers to, for example, a region in which a semiconductor (or a portion in a semiconductor in which a current flows) and a gate overlap with each other or a source in a region where a channel is formed.
  • a and B are connected includes those in which A and B are directly connected, as well as those in which they are electrically connected.
  • a and B are electrically connected means that an electric signal between A and B can be exchanged when an object having some electric action exists between A and B. And what to say.

Abstract

要約書 安全性を高めることができる運転者警告システムを提供すること。 自転車は、第１の超音波を発信する第１の発信回路と、第２の超音波を受信する第１の受信回路と、 第２の超音波から物体の有無を検知する演算回路と、第３の超音波を発信する第２の発信回路と、 を備える。運転者は、第３の超音波を受信する第２の受信回路を有する第２の筐体を装着する。演 算回路は、第２の超音波に応じた電位を異なるタイミングで選択する第１選択回路と、第２の超音 波に応じた電位を保持する複数の信号保持回路と、複数の信号保持回路のいずれか一を選択する第 ２選択回路と、第２選択回路で選択されて出力される信号が入力される信号処理回路と、を有する。 第２選択回路は、複数の信号保持回路をそれぞれ異なるタイミングで選択することで、第２の超音 波を遅延した信号を生成する。信号をもとに生成された第３の超音波を前記第２の筐体に送信する。

Description

運転者警告システム
　本発明の一態様は、運転者警告システムに関する。
　自転車の運転者警告システムの研究開発が検討されている（例えば特許文献１）。特許文献１の自転車では近接センサとしてマイクロ波超音波レーダを取り付け、エコーロケーション（反響定位）によって前方および後方を監視する構成について開示している。また特許文献１では近接センサで検知した情報をもとにハンドルに取り付けた振動モータを振動させることで、運転者に警告を発する構成について開示している。
特開２０１７−２０６２４２号公報
　運転者は、センサ等で得た情報を基にした警告を認知する。運転者がより警告を認知しやすくするためには、警告を発する機器が身体に装着可能、すなわちウエアラブル機器であることが好ましい。しかしながらウエアラブル機器がプロセッサやＡ／Ｄ変換回路などの消費電力および回路面積の大きい構成を有すると、ウエアラブル機器が大型化してしまうといった虞がある。
　本発明の一態様は、機器の小型化を実現できる、新規な構成の運転者警告システムを提供することを課題の一とする。または本発明の一態様は、機器の低消費電力化を実現できる、新規な構成の運転者警告システムを提供することを課題の一とする。または本発明の一態様は、安全性を高めることができる、新規な構成の運転者警告システムを提供することを課題の一とする。
　なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
　本発明の一態様は、第１の超音波を発信する第１の発信回路と、第２の超音波を受信する第１の受信回路と、第２の超音波から物体の有無を検知する演算回路と、演算回路で得られる信号を基に第３の超音波を発信する第２の発信回路と、を有する第１の筐体と、第３の超音波を受信する第２の受信回路を有する第２の筐体と、を有し、演算回路は、第２の超音波に応じた電位を異なるタイミングで選択する第１選択回路と、第２の超音波に応じた電位を保持する複数の信号保持回路と、複数の信号保持回路のいずれか一を選択する第２選択回路と、第２選択回路で選択されて出力される信号が入力される信号処理回路と、を有し、複数の信号保持回路は、それぞれ、第１トランジスタを有し、第２の超音波は、第１の超音波が反射して得られる超音波であり、第１トランジスタは、チャネル形成領域に酸化物半導体を有する半導体層を有し、第２選択回路は、複数の信号保持回路をそれぞれ異なるタイミングで選択することで、第２の超音波を遅延した信号を生成し、信号をもとに生成された第３の超音波を第２の筐体に送信する、運転者警告システムである。
　本発明の一態様は、第１の超音波を発信する第１の発信回路と、第２の超音波を受信する第１の受信回路と、第３の超音波を発信する第２の発信回路と、第４の超音波を受信する第２の受信回路と、第２の超音波および第４の超音波から物体の有無を検知する演算回路と、演算回路で得られる信号を基に第５の超音波を発信する第３の発信回路と、を有する第１の筐体と、第５の超音波を受信する第３の受信回路を有する第２の筐体と、を有し、演算回路は、第２の超音波または第４の超音波に応じた電位を異なるタイミングで選択する第１選択回路と、第２の超音波または第４の超音波に応じた電位を保持する複数の信号保持回路と、複数の信号保持回路のいずれか一を選択する第２選択回路と、第２選択回路で選択されて出力される信号が入力される信号処理回路と、を有し、第２の超音波は、第１の超音波が反射して得られる超音波であり、第４の超音波は、第３の超音波が反射して得られる超音波であり、複数の信号保持回路は、それぞれ、第１トランジスタを有し、第１トランジスタは、チャネル形成領域に酸化物半導体を有する半導体層を有し、第２選択回路は、複数の信号保持回路をそれぞれ異なるタイミングで選択することで、第２の超音波または第４の超音波を遅延した信号を生成し、信号をもとに生成された第５の超音波を第２の筐体に送信する、運転者警告システムである。
　本発明の一態様において、第１トランジスタは、第１選択回路における選択スイッチとして機能する運転者警告システムが好ましい。
　本発明の一態様において、複数の信号保持回路はそれぞれ、第２トランジスタを有する増幅回路を有し、第２トランジスタは、チャネル形成領域に酸化物半導体を有する半導体層を有する運転者警告システムが好ましい。
　本発明の一態様において、第２選択回路は、第３トランジスタを有し、第３トランジスタは、チャネル形成領域に酸化物半導体を有する半導体層を有する運転者警告システムが好ましい。
　本発明の一態様において、信号処理回路は、差動回路と、積分回路と、コンパレータと、三角波生成回路と、を有し、差動回路は、第１電圧および第２電圧が入力され、積分回路は、差動回路の出力信号が入力され、コンパレータは、積分回路の出力信号および三角波生成回路の出力信号が入力される運転者警告システムが好ましい。
　なおその他の本発明の一態様については、以下で述べる実施の形態における説明、および図面に記載されている。
　本発明の一態様により、機器の小型化を実現できる、新規な構成の運転者警告システムを提供することができる。または本発明の一態様は、機器の低消費電力化を実現できる、新規な構成の運転者警告システムを提供することができる。または本発明の一態様は、安全性を高めることができる、新規な構成の運転者警告システムを提供することができる。
　なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
図１Ａ、図１Ｂ、図１Ｃは運転者警告システムに係る構成を説明する図である。
図２Ａ、図２Ｂは運転者警告システムに係る構成を説明する図である。
図３Ａ、図３Ｂは運転者警告システムに係る構成を説明する図である。
図４は運転者警告システムに係る構成を説明する図である。
図５は運転者警告システムに係る構成を説明する図である。
図６は運転者警告システムに係る構成を説明する図である。
図７Ａ、図７Ｂ、図７Ｃは運転者警告システムに係る構成を説明する図である。
図８Ａ、図８Ｂは運転者警告システムに係る構成を説明する図である。
図９Ａ、図９Ｂは運転者警告システムに係る構成を説明する図である。
図１０はトランジスタの構成例を示す断面模式図である。
図１１はトランジスタの構成例を示す断面模式図である。
図１２Ａ、図１２Ｂ、図１２Ｃはトランジスタの構成例を示す上面図、及び断面模式図である。
図１３Ａ、図１３Ｂ、図１３Ｃ、図１３Ｄ、図１３Ｅは半導体ウエハおよび電子部品の構成を説明する図である。
図１４Ａ、図１４Ｂ、図１４Ｃは電子機器の構成例を示す図である。
　以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
　なお本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略することもありうる。
　なお図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
（実施の形態１）
　本発明の一態様の運転者警告システムの構成および動作について、図１乃至図９を用いて説明する。本発明の一態様の運転者警告システムは、超音波を受信して得られる信号に遅延を与え、参照信号と比較することで物体の有無の検知、物体までの距離を検知することができる反響定位（エコーロケーション）装置としての機能を有する。
　図１Ａに示す運転者警告システム１００は、筐体１０および筐体２０で構成される。筐体１０は、演算回路１１、発信回路１２、受信回路１３、および発信回路１４を有する。筐体２０は、受信回路２１、制御回路２２、および振動モータ２３を有する。
　筐体１０は、自転車等のフレームあるいはハンドルに相当する。あるいは、筐体１０は、自転車等のフレームあるいはハンドルに取り付け可能な機器に相当する。演算回路１１、発信回路１２、受信回路１３、および発信回路１４といった各構成は、筐体１０の内部あるいは外部に取り付けることができる。筐体１０は、自転車などのように、運転者がヘルメット等の装着可能（ウエアラブル）な筐体をつけて運転する移動体の一部である。移動体としては、自転車の他、自動二輪車、電動自転車等を上げることができる。
　筐体２０は、ヘルメットあるいは腕時計のように運転者が装着可能な構成に相当する。受信回路２１、制御回路２２、および振動モータ２３といった各構成は、筐体２０の内部あるいは外部に取り付けることができる。筐体２０は、運転者が装着可能な電子機器である。電子機器としては、時計型、ヘッドマウント型、ゴーグル型、眼鏡型、腕章型、ブレスレット型、ネックレス型等のウエアラブル型の電子端末を上げることができる。
　筐体２０は、筐体１０の発信回路１４から発信される超音波３３を受信回路２１で受信する。受信した超音波３３に応じて、制御回路２２は振動モータ２３の起動の選択を行う機能を有する。なお振動モータ２３は、物体の検知を運転者に知らせるための一例として挙げた構成であって、別の構成とすることも可能である。
　演算回路１１は、発信回路１２を介して超音波３１を出力する機能を有する。超音波３１は、物体３０で反射して超音波３２となる。超音波３１の反射波である超音波３２は、受信回路１３で観測することができる。演算回路１１では、受信回路１３を介して超音波３２を受信して得られる信号に遅延を与えて、周波数、パルス繰り返し周波数、あるいは波長等の異なる参照信号と比較する。演算回路１１は、比較結果に応じて物体３０の有無、物体３０までの距離の情報を取得する。当該情報は、超音波３３に重畳して発信回路１４を介して筐体２０に送信される。
　発信回路１２および発信回路１４は、超音波振動子から超音波を発する回路構成である。受信回路１３および受信回路２１は、超音波を受信する回路構成である。
　超音波３１は、２０ｋＨｚ以上の周波数の音波をパルス状に発信した音波である。当該周波数とすることで、指向性を有する音波を発信し、反射波による物体の検知等を行うことができる。また超音波３１のパルス繰り返し周波数は、５Ｈｚ以上１００Ｈｚ以下の範囲で切り替え可能であることが好ましい。パルス繰り返し周波数に応じて物体３０の測定可能な距離が切り替わる。そのため、筐体１０の速度、または物体３０の有無に応じて、パルス繰り返し周波数を切り替えることが好ましい。
　超音波３２は、筐体１０と物体との相対速度によるドップラー効果、環境温度によって変化する空気中の吸収減衰、あるいは物体３０の音響インピーダンスなどに応じて、超音波３１のパルス周波数、パルス繰り返し周波数、振幅、あるいは波長等が変化した超音波である。
　超音波３３は、物体３０の有無、および筐体１０から物体３０までの距離の情報を重畳可能な信号であればよい。筐体１０と筐体２０との間の距離に応じて、適宜別の周波数（ＲＦ帯、ＵＨＦ帯）の信号を用いることが可能である。
　演算回路１１の構成例について、図１Ｂに示すブロック図を用いて説明する。演算回路１１は、信号生成回路４０、遅延回路４１、および信号処理回路４２を有する。遅延回路４１は、選択回路１１１、複数の信号保持回路１１２、および選択回路１１３を有する。
　なお信号保持回路１１２のうち１つを特定する必要があるときは、信号保持回路１１２の符号を用いて説明し、任意の信号保持回路を指すときには信号保持回路１１２＿１、信号保持回路１１２＿２などの符号を用いて説明する。他の要素についても同様であり、複数の要素を区別するために、「＿２」、あるいは［１］等の符号が用いられる。
　信号生成回路４０は、発信回路１２を介して超音波３１を発信するための信号を生成するための回路である。信号生成回路４０は、発信回路１２に出力した信号に基づいて、遅延回路を制御するための信号Ｗ、信号Ｓを出力するための回路である。
　受信回路１３は、超音波３２を受信して得られるアナログ値の電気信号（アナログ信号）である信号ＳＩＮを生成する。遅延回路４１は、受信回路１３毎に設けられることが好ましい。
　選択回路１１１（第１選択回路ともいう）は、信号ＳＩＮを複数の信号保持回路１１２に振り分けるデマルチプレクサとしての機能を有する。選択回路１１１はスイッチの機能を有し、選択信号Ｗによってオンまたはオフが制御される。選択回路１１１は、一例として、ｎチャネル型のトランジスタで構成する。
　複数の信号保持回路１１２は、信号ＳＩＮに応じたアナログ電圧を保持し、当該アナログ電圧に応じた電圧を出力する機能を有する。信号保持回路１１２は、所定のタイミングの時刻に選択回路１１１が有するスイッチをオンにして信号ＳＩＮをサンプリングすることで、アナログ電圧が書き込まれる。信号保持回路１１２へのアナログ電圧の書き込みは、選択信号ＷをＨレベルとすることで制御することができる。また信号保持回路１１２でのアナログ電圧の保持は、選択信号ＷをＬレベルとすることで制御することができる。
　なお複数の信号保持回路１１２にはそれぞれ、異なるタイミングで選択信号ＷをＨレベルとした時刻での信号ＳＩＮに基づくアナログ電圧が書き込まれ、Ｌレベルとすることで当該アナログ電圧が保持される。すなわち複数の信号保持回路１１２ではそれぞれ、信号ＳＩＮを異なるタイミングで取得し、当該信号ＳＩＮに応じた電圧を保持することができる。そのため複数の信号保持回路１１２では、次々と信号ＳＩＮのサンプリングを行うことで、受信回路１３から出力される信号ＳＩＮにおける離散的な値を保持することができる。
　また複数の信号保持回路１１２は、保持したアナログ電圧を増幅して出力する機能を有する。一例としては、複数の信号保持回路１１２はそれぞれソースフォロワ回路を有し、当該ソースフォロワ回路等を介して保持したアナログ電圧に応じた電圧を出力する機能を有する。
　選択回路１１３（第２選択回路ともいう）は、複数の信号保持回路１１２に保持したアナログ電圧のいずれか一を選択して異なるタイミングで出力するマルチプレクサとしての機能を有する。選択回路１１３はスイッチの機能を有し、選択信号Ｓによってオンまたはオフが制御される。選択回路１１３は、一例として、ｎチャネル型のトランジスタで構成する。この場合、選択回路１１３が有するトランジスタは、選択信号ＳがＨレベルでオンとなり、Ｌレベルでオフとなる。
　選択回路１１３は、信号ＳＳＥＬを得ることができる。信号ＳＳＥＬは信号ＳＩＮに対応する信号であり、遅延回路４１が有する複数の信号保持回路１１２に保持したアナログ電圧を順次出力することで得られる離散的な信号である。この信号ＳＳＥＬは、信号ＳＩＮを所定の時間だけ遅延させた信号に相当する。つまり選択回路１１３では、選択信号Ｓを所定の遅延時間に設定することで、遅延時間が定められた信号ＳＳＥＬを出力することができる。
　遅延回路４１を構成する各トランジスタとしては、特にチャネル形成領域が酸化物半導体を有するトランジスタ（以下、ＯＳトランジスタという）で構成されることが好ましい。本発明の一態様の構成では、ＯＳトランジスタを遅延回路４１が有するトランジスタに用いる構成とすることで、オフ時にソースとドレイン間を流れるリーク電流（以下、オフ電流）が極めて低いことを利用して、信号ＳＩＮをサンプリングして得られるアナログ電圧を遅延回路４１内の信号保持回路１１２に保持させることができる。そのため、アナログ電圧の精度の高い取得を可能にする構成とすることができ、信号ＳＩＮに基づく物体の検知、物体までの距離測定をより正確に行うことが可能になる。
　加えてＯＳトランジスタを用いた信号保持回路１１２では、電荷の充電又は放電することによってアナログ電圧の書き換えおよび読み出しが可能となるため、実質的に無制限回のアナログ電圧の取得および読み出しが可能である。ＯＳトランジスタを用いた信号保持回路は、磁気メモリあるいは抵抗変化型メモリなどのように原子レベルでの構造変化を伴わないため、書き換え耐性に優れている。またＯＳトランジスタを用いた信号保持回路は、フラッシュメモリのように繰り返し書き換え動作でも電子捕獲中心の増加による不安定性が認められない。
　またＯＳトランジスタを用いた信号保持回路は、チャネル形成領域がシリコンを有するトランジスタ（以下、Ｓｉトランジスタ）を用いた回路上などに自由に配置可能であるため、複数の遅延回路を備える構成した場合であっても、集積化を容易に行うことができる。またＯＳトランジスタは、Ｓｉトランジスタと同様の製造装置を用いて作製することが可能であるため、低コストで作製可能である。
　またＯＳトランジスタは、ゲート電極、ソース電極およびドレイン電極に加えて、バックゲート電極を含むと、４端子の半導体素子とすることができる。ゲート電極またはバックゲート電極に与える電圧に応じて、ソースとドレインとの間を流れる信号の入出力が独立制御可能な電気回路網で構成することができる。そのため、ＬＳＩと同一思考で回路設計を行うことができる。加えてＯＳトランジスタは、高温環境下において、Ｓｉトランジスタよりも優れた電気特性を有する。具体的には、１２５℃以上１５０℃以下といった高温下においてもオン電流とオフ電流の比が大きいため、良好なスイッチング動作を行うことができる。
　信号処理回路４２は、選択回路１１３で選択された信号ＳＳＥＬと参照信号との差を演算し、当該差の積分を演算し、位相が揃う遅延時間を見積もる機能を有する。信号処理回路４２は、一例として、差動回路と、積分回路と、コンパレータと、三角波生成回路と、を有する。差動回路には、選択回路１１３で選択された信号ＳＩＮと、参照信号と、が入力される。積分回路は、差動回路の出力信号を積分して得られる値を出力する。コンパレータには、積分回路の出力信号および三角波生成回路の出力信号が入力される。信号処理回路４２は、アナログ値の信号同士を比較して信号処理を行うためＡ／Ｄ変換回路などの専有面積の大きい回路を省略することができ、回路面積の増大の抑制、および低消費電力化を図ることができる。
　図１Ａに示す運転者警告システム１００は、図１Ｂに図示する遅延回路４１を構成する各トランジスタとしてＯＳトランジスタとし、異なるタイミングでサンプリングしたアナログ電圧に応じた電荷を直接保持する方式とする。ＯＳトランジスタはオフ電流が極めて低いため、一旦保持したアナログ電圧を保持容量の小さいノードであっても保持が可能とできるため、複数の遅延回路を搭載することができる。加えて図１Ａに示す運転者警告システム１００は、遅延回路４１内に保持した電荷に応じたアナログ電圧を異なるタイミングで読み出すことで離散的な信号ＳＩＮを出力信号として読み出す方式とする。制御信号Ｓのタイミングを異ならせることで、所望の遅延時間に読み出すよう制御することができる。そのため信号ＳＩＮをデジタル信号に変換することなく所望の遅延時間に読み出すよう制御することができ、離散化された信号ＳＩＮの位相を遅延させる構成とすることができる。
　図１Ｃでは、図１Ｂで説明した遅延回路４１の具体的な回路構成例について説明する。図１Ｃは、信号ＳＩＮを２つのノードで保持し、遅延時間の異なる信号ＳＳＥＬとして出力する遅延回路の構成例である。
　図１Ｃは、選択回路１１１を構成するトランジスタ１２１、信号保持回路１１２を構成するトランジスタ１２１、トランジスタ１２２、およびトランジスタ１２３、並びに選択回路１１３を構成するトランジスタ１２４、を図示している。トランジスタ１２１乃至１２４は、ｎチャネル型のトランジスタとする。
　図１Ｃは、選択信号Ｗとして、選択信号Ｗ１１およびＷ１２を図示している。選択信号Ｗ１１およびＷ１２は、異なるタイミングで信号ＳＩＮのアナログ電圧をサンプリングするための信号である。
　図１Ｃは、選択回路１１１でサンプリングされたアナログ電圧を保持するためのノードＦ１１およびＦ１２を図示している。また図１ＣではノードＦ１１およびＦ１２がソースフォロワ回路の入力端子であるトランジスタ１２２のゲートに接続される構成を図示している。またソースフォロワ回路のバイアス電圧ＶＢがトランジスタ１２３のゲートに印加される構成を図示している。なおノードＦ１１およびＦ１２には、容量素子が接続される構成を図示しているが、トランジスタ１２２のゲート容量を十分大きくとるなどの構成とすることで容量素子を省略することもできる。
　図１Ｃは、選択回路１１３の選択信号Ｓとして、選択信号Ｓ１１乃至Ｓ１２を図示している。選択回路１１３は、サンプリングしたアナログ電圧に応じた電圧を選択信号Ｓ１１乃至Ｓ１２で選択的に出力することで、信号ＳＩＮを所定の期間だけ遅延させた信号に相当する信号ＳＳＥＬを生成することができる。なおトランジスタ１２４は、ソースとドレイン間が電気的に並列となるよう、複数設ける構成としてもよい。当該構成とすることで、遅延時間の異なる複数の信号を順次出力することができる。
　なお図１Ａでは、筐体１０に受信回路および発信回路をそれぞれ１つ備える構成について図示したが、それぞれ複数でもよい。例えば、図２Ａに図示するように、発信回路１２Ａおよび発信回路１２Ｂ、並びに受信回路１３Ａおよび受信回路１３Ｂを備え、超音波３１Ａおよび３１Ｂを発信し、超音波３２Ａおよび３２Ｂを受信する構成とすることもできる。異なる超音波を受信して物体３０を検知することができるため、より安全性に優れた運転者警告システムとすることができる。なお超音波３２Ａおよび３２Ｂは超音波３１Ａ、３１Ｂが物体３０で反射して得られる超音波である。
　また図１Ｂの場合、遅延回路４１は図２Ｂに図示するように受信回路１３Ａ、１３Ｂごとに設ける構成とすることが好ましい。当該構成とすることで、受信回路１３Ａで受信した超音波３２Ａに基づく信号ＳＩＮ＿Ａ、受信回路１３Ｂで受信した超音波３２Ｂに基づく信号ＳＩＮ＿Ｂを別々の遅延回路４１に保持することができる。
　次いで図１Ｃに図示する遅延回路４１の動作について、図３乃至図５を参照して説明する。
　図３Ａは、図１Ｃにおける動作の理解を容易にするため、信号ＳＩＮをサンプリングするための選択信号Ｗを選択信号Ｗ１１乃至Ｗ１３とし、保持した複数のアナログ電圧を信号ＳＳＥＬ＿１および信号ＳＳＥＬ＿２として読み出すための選択信号Ｓを選択信号Ｓ１１１およびＳ１１２、Ｓ１２１およびＳ１２２、並びにＳ１３１およびＳ１３２、とした遅延回路４１の構成例である。図３Ａにおいてトランジスタ１２４は、ソースとドレイン間が電気的に並列となるよう、複数設ける構成を図示している。信号ＳＳＥＬ＿１および信号ＳＳＥＬ＿２は、信号ＳＩＮを位相の異なる信号として得られる信号である。つまり図３Ａに図示する遅延回路４１は、異なる３回のタイミングで信号ＳＩＮのサンプリングを行って３つのアナログ電圧を取得するとともに、異なる２回のタイミングで遅延時間の異なる２つの信号ＳＳＥＬ＿１および信号ＳＳＥＬ＿２を出力する構成である。また図３Ａでは、ノードＦ１１乃至Ｆ１３を図示している。
　図３Ｂは、図３Ａに示す遅延回路４１に接続された信号ＳＩＮをサンプリングする動作を説明するためのタイミングチャートである。図３Ｂでは、信号ＳＩＮの波形とともに、選択信号Ｗ１１乃至Ｗ１３、ノードＦ１１乃至Ｆ１３に書き込まれる電圧について時刻Ｔ１乃至Ｔ４での動作について説明する。なおタイミングチャートを説明する図において、ハッチングを付した期間は、不定状態を表す期間である。
　上述したように時刻Ｔ１で選択信号Ｗ１１をＨレベルとし、信号ＳＩＮの電圧Ｖ１をノードＦ１１に書き込んで信号ＳＩＮのサンプリングが行われる。
　期間Ｔをあけた時刻Ｔ２で選択信号Ｗ１２をＨレベルとし、信号ＳＩＮの電圧Ｖ２をノードＦ１２に書き込んで信号ＳＩＮのサンプリングが行われる。なお時刻Ｔは短い方が好ましい。信号ＳＩＮのサンプリング数を多くでき、物体を検知しやすくすることができる。
　時刻Ｔ２で選択信号Ｗ１３をＨレベルとし、信号ＳＩＮの電圧Ｖ３をノードＦ１３に書き込んで信号ＳＩＮのサンプリングが行われる。
　ノードＦ１１乃至Ｆ１３に保持した電圧Ｖ１乃至Ｖ３は、選択信号Ｗ１１乃至Ｗ１３をＬレベルとすることで保持することができる。初期化する場合は、時刻Ｔ４に示すように定電位の信号ＳＩＮを与えた状態で選択信号Ｗ１１をＨレベルとすればよい。
　図４は、図１Ｃにおける動作の理解を容易にするため、信号ＳＩＮをサンプリングするための選択信号Ｗを選択信号Ｗ１１乃至Ｗ１３とし、保持した電圧を信号ＳＳＥＬ＿１および信号ＳＳＥＬ＿２として読み出すための選択信号Ｓを選択信号Ｓ１１１およびＳ１１２、Ｓ１２１およびＳ１２２、並びにＳ１３１およびＳ１３２、とした遅延回路４１の構成例である。つまり図４に図示する遅延回路４１は、３つのアナログ電圧を取得するとともに、異なる２回のタイミングで遅延時間の異なる２つの出力信号を出力する構成である。また図４では、ノードＦ１１乃至Ｆ１３を図示している。
　図５は、図４に示す遅延回路４１のノードＦ１１乃至Ｆ１３に保持された電圧Ｖ１乃至Ｖ３を信号ＳＳＥＬ＿１および信号ＳＳＥＬ＿２として読み出す動作を説明するためのタイミングチャートである。また図５では、選択信号Ｓ１１１およびＳ１１２、Ｓ１２１およびＳ１２２、Ｓ１３１およびＳ１３２によってノードＦ１１乃至Ｆ１３から読み出される信号ＳＳＥＬ＿１および信号ＳＳＥＬ＿２について、時刻Ｔ５乃至Ｔ８における動作を説明する。
　時刻Ｔ５で選択信号Ｓ１１１をＨレベルとし、ノードＦ１１の電圧Ｖ１に対応する電圧を信号ＳＳＥＬ＿１として出力する。
　時刻Ｔ６で選択信号Ｓ１２１をＨレベルとし、ノードＦ１２の電圧Ｖ２に対応する電圧を信号ＳＳＥＬ＿１として出力する。また同じ時刻Ｔ６で選択信号Ｓ１１２をＨレベルとし、ノードＦ１１の電圧Ｖ４に対応する電圧を信号ＳＳＥＬ＿２として出力する。
　時刻Ｔ７で選択信号Ｓ１３１をＨレベルとし、ノードＦ１３の電圧Ｖ３に対応する電圧を信号ＳＳＥＬ＿１として出力する。また同じ時刻Ｔ７で選択信号Ｓ１２２をＨレベルとし、ノードＦ１２の電圧Ｖ５に対応する電圧を信号ＳＳＥＬ＿２として出力する。
　時刻Ｔ８で選択信号Ｓ１３２をＨレベルとし、ノードＦ１３の電圧Ｖ３に対応する電圧を信号ＳＳＥＬ＿２として出力する。
　図５に示すように信号ＳＳＥＬ＿２は、信号ＳＳＥＬ＿１を遅延させた信号として得ることができる。選択信号Ｓのタイミングを制御することで任意の遅延時間で、信号保持回路に保持した信号を遅延させて出力することができる。そのため、例えば遅延回路４１で遅延時間を切り替えていくことで異なる信号同士の位相を揃えることができ、物体の検知をすることができる。
　次いで図６では、信号処理回路４２の具体的な構成例について図示する。図６に図示する信号処理回路４２は、差動回路５１＿１乃至５１＿９、積分回路５２＿１乃至５２＿９、コンパレータ５３＿１乃至５３＿９、三角波生成回路５４、および演算回路５５を有する。また図６では、参照信号ＲＥＦ１乃至ＲＥＦ３を出力する参照信号生成回路５０を図示している。参照信号ＲＥＦ１乃至ＲＥＦ３は、超音波が物体にぶつかり反射して得られる信号と比較して、物体の位置を検知するための信号である。参照信号ＲＥＦ１乃至ＲＥＦ３は、一例として、発信回路１２から発信した超音波３１に同期した信号を用いることができる。
　差動回路５１＿１乃至５１＿９は、遅延回路４１から出力される信号ＳＳＥＬおよび参照信号生成回路５０から出力される参照信号ＲＥＦの各信号の差を演算する。積分回路５２＿１乃至５２＿９、は、各差動回路５１＿１乃至５１＿９の出力信号が入力され、当該出力信号を積分する。コンパレータ５３＿１乃至５３＿９は、三角波生成回路５４から出力される三角波と、積分回路５２＿１乃至５２＿９の出力信号と、が入力され、電圧を比較する。演算回路５５は、コンパレータ５３＿１乃至５３＿９の出力信号が入力され、信号ＳＩＮと参照信号ＲＥＦとの位相を揃えるための遅延時間を見積もることで、物体までの距離に対応する信号ＳＯＵＴを得ることができる。
　信号処理回路４２を構成する回路の具体例について図７Ａ乃至図７Ｃを参照して説明する。図７Ａは、図６で図示する信号処理回路４２の一段分の構成を抜き出したブロック図である。図７Ａでは、一例として、差動回路５１、積分回路５２、コンパレータ５３、三角波生成回路５４を図示している。
　差動回路５１の構成例について、図７Ｂに示す。差動回路５１は、一例として、抵抗素子６１、６２、およびトランジスタ６３、６４、６５を有する。トランジスタ６３のゲートには、非反転入力端子が接続される。トランジスタ６４のゲートには、反転入力端子が接続される。トランジスタ６５のゲートには、バイアス電圧Ｖｂｉａｓを与える配線が接続される。トランジスタ６４のドレイン端子側には、差動回路５１の出力端子ＯＵＴが設けられる。
　積分回路５２の構成例について、図７Ｃに示す。積分回路５２は、一例として、ダイオード７１、抵抗素子７２、オペアンプ７３、容量素子７４、およびスイッチ７５を有する。ダイオード７１の入力端子に差動回路５１の出力信号が与えられる。オペアンプの出力端子には、積分回路５２の出力端子ＯＵＴが設けられる。
　図８Ａ、図８Ｂには、上述した遅延回路４１の変形例を示す。
　図１Ｃ、図３Ａ等において、トランジスタ１２１乃至１２４は、バックゲート電極がないトップゲート構造またはボトムゲート構造のトランジスタとして図示したがこれに限らない。例えば、図８Ａに図示する遅延回路４１Ａのように、バックゲート電極を有するトランジスタ１２１Ａ乃至１２４Ａとしてもよい。図８Ａの構成とすることで、トランジスタ１２１Ａ乃至１２４Ａの状態を外部より制御しやすくすることができる。
　または、例えば、図８Ｂに図示する遅延回路４１Ｂのように、ゲート電極に接続されたバックゲート電極を有するトランジスタ１２１Ｂ乃至１２４Ｂとしてもよい。図８Ｂの構成とすることで、トランジスタ１２１Ｂ乃至１２４Ｂを流れる電流量を増やすことができる。
　図９Ａ、図９Ｂには、上述した差動回路５１の変形例を示す。
　図７Ｂにおいて、トランジスタ６３乃至６５は、バックゲート電極がないトップゲート構造またはボトムゲート構造のトランジスタとして図示したがこれに限らない。例えば、図９Ａに図示する差動回路５１Ａのように、バックゲート電極を有するトランジスタ６３Ａ乃至６５Ａとしてもよい。図９Ａの構成とすることで、トランジスタ６３Ａ乃至６５Ａの状態を外部より制御しやすくすることができる。
　または、例えば、図９Ｂに図示する差動回路５１Ｂのように、ゲート電極に接続されたバックゲート電極を有するトランジスタ６３Ｂ乃至６５Ｂとしてもよい。図９Ｂの構成とすることで、トランジスタ６３Ｂ乃至６５Ｂを流れる電流量を増やすことができる。
　以上説明した本発明の一態様の運転者警告システムは、ＯＳトランジスタを有する演算回路でアナログ電圧を保持する構成とすることで、信号を遅延するために必要なアナログデジタル変換回路等の回路を不要にすることができる。または本発明の一態様の運転者警告システムは、小型化および低消費電力化に加え、運転者が装着可能な電子機器に搭載可能とすることができるため、安全性を高めることができる。
（実施の形態２）
　本実施の形態では、上記実施の形態で説明した遅延回路等の回路構成に適用可能なトランジスタの構成、具体的には異なる電気特性を有するトランジスタを積層して設ける断面模式図の構成について説明する。当該構成とすることで、回路の設計自由度を高めることができる。また、異なる電気特性を有するトランジスタを積層して設けることで、回路の集積度を高めることができる。
　図１０に示す断面模式図は、トランジスタ３００と、トランジスタ５００と、容量素子６００と、を有している。図１２Ａはトランジスタ５００のチャネル長方向の断面図であり、図１２Ｂはトランジスタ５００のチャネル幅方向の断面図であり、図１２Ｃはトランジスタ３００のチャネル幅方向の断面図である。
　トランジスタ５００は、チャネル形成領域に金属酸化物を有するトランジスタ（ＯＳトランジスタ）である。トランジスタ５００は、オフ電流が小さいため、長期にわたり書き込んだデータ電圧あるいは電荷を保持することが可能である。
　本実施の形態で説明する断面模式図では、図１０に示すようにトランジスタ３００、トランジスタ５００、容量素子６００を図示している。トランジスタ５００はトランジスタ３００の上方に設けられ、容量素子６００はトランジスタ３００、及びトランジスタ５００の上方に設けられている。なお、容量素子６００は、メモリ回路ＭＣにおける容量素子Ｃｓなどとすることができる。
　トランジスタ３００は、基板３１１上に設けられ、導電体３１６、絶縁体３１５、基板３１１の一部からなる半導体領域３１３、ソース領域又はドレイン領域として機能する低抵抗領域３１４ａ、及び低抵抗領域３１４ｂを有する。
　トランジスタ３００は、図１２Ｃに示すように、半導体領域３１３の上面及びチャネル幅方向の側面が絶縁体３１５を介して導電体３１６に覆われている。このように、トランジスタ３００をＦｉｎ型とすることにより、実効上のチャネル幅が増大することによりトランジスタ３００のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ３００のオフ特性を向上させることができる。
　なお、トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
　半導体領域３１３のチャネルが形成される領域、その近傍の領域、ソース領域、又はドレイン領域となる低抵抗領域３１４ａ、及び低抵抗領域３１４ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。又は、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。又はＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
　低抵抗領域３１４ａ、及び低抵抗領域３１４ｂは、半導体領域３１３に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、又はホウ素などのｐ型の導電性を付与する元素を含む。
　ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、又は金属酸化物材料などの導電性材料を用いることができる。
　なお、導電体の材料によって仕事関数が決まるため、当該導電体の材料を選択することで、トランジスタのしきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
　なお、図１０に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。例えば、トランジスタをＯＳトランジスタのみの単極性回路（ｎチャネル型トランジスタのみ、などと同極性のトランジスタからなる回路を意味する）とする場合、図１１に示すとおり、トランジスタ３００の構成を、酸化物半導体を用いているトランジスタ５００と同様の構成にすればよい。なお、トランジスタ５００の詳細については後述する。
　トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６が順に積層して設けられている。
　絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
　なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。また、本明細書中において、酸化窒化アルミニウムとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化アルミニウムとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
　絶縁体３２２は、その下方に設けられるトランジスタ３００などによって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
　また、絶縁体３２４には、基板３１１、又はトランジスタ３００などから、トランジスタ５００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
　水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
　水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ）などを用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、膜の表面温度が５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
　なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２６の比誘電率は、絶縁体３２４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
　また、絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６には容量素子６００、又はトランジスタ５００と接続する導電体３２８、及び導電体３３０等が埋め込まれている。なお、導電体３２８、及び導電体３３０は、プラグ又は配線としての機能を有する。また、プラグ又は配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、及び導電体の一部がプラグとして機能する場合もある。
　各プラグ、及び配線（導電体３２８、導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、又は金属酸化物材料などの導電性材料を、単層又は積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。又は、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
　絶縁体３２６、及び導電体３３０上に、配線層を設けてもよい。例えば、図１０において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、トランジスタ３００と接続するプラグ、又は配線としての機能を有する。なお導電体３５６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
　なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
　なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構造であることが好ましい。
　絶縁体３５４、及び導電体３５６上に、配線層を設けてもよい。例えば、図１０において、絶縁体３６０、絶縁体３６２、及び絶縁体３６４が順に積層して設けられている。また、絶縁体３６０、絶縁体３６２、及び絶縁体３６４には、導電体３６６が形成されている。導電体３６６は、プラグ又は配線としての機能を有する。なお導電体３６６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
　なお、例えば、絶縁体３６０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３６６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３６０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
　絶縁体３６４、及び導電体３６６上に、配線層を設けてもよい。例えば、図１０において、絶縁体３７０、絶縁体３７２、及び絶縁体３７４が順に積層して設けられている。また、絶縁体３７０、絶縁体３７２、及び絶縁体３７４には、導電体３７６が形成されている。導電体３７６は、プラグ又は配線としての機能を有する。なお導電体３７６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
　なお、例えば、絶縁体３７０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３７６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３７０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
　絶縁体３７４、及び導電体３７６上に、配線層を設けてもよい。例えば、図１０において、絶縁体３８０、絶縁体３８２、及び絶縁体３８４が順に積層して設けられている。また、絶縁体３８０、絶縁体３８２、及び絶縁体３８４には、導電体３８６が形成されている。導電体３８６は、プラグ又は配線としての機能を有する。なお導電体３８６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
　なお、例えば、絶縁体３８０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３８６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３８０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
　上記において、導電体３５６を含む配線層、導電体３６６を含む配線層、導電体３７６を含む配線層、及び導電体３８６を含む配線層、について説明したが、本実施の形態に係る断面模式図の構成はこれに限られるものではない。導電体３５６を含む配線層と同様の配線層を３層以下にしてもよいし、導電体３５６を含む配線層と同様の配線層を５層以上にしてもよい。
　絶縁体３８４上には絶縁体５１０、絶縁体５１２、絶縁体５１４、及び絶縁体５１６が、順に積層して設けられている。絶縁体５１０、絶縁体５１２、絶縁体５１４、及び絶縁体５１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
　例えば、絶縁体５１０、及び絶縁体５１４には、例えば、基板３１１、又はトランジスタ３００を設ける領域などから、トランジスタ５００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。したがって、絶縁体３２４と同様の材料を用いることができる。
　水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
　また、水素に対するバリア性を有する膜として、例えば、絶縁体５１０、及び絶縁体５１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
　特に、酸化アルミニウムは、酸素、及びトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中及び作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。
　また、例えば、絶縁体５１２、及び絶縁体５１６には、絶縁体３２０と同様の材料を用いることができる。また、これらの絶縁体に、比較的誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５１２、及び絶縁体５１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
　また、絶縁体５１０、絶縁体５１２、絶縁体５１４、及び絶縁体５１６には、導電体５１８、及びトランジスタ５００を構成する導電体（例えば、導電体５０３）等が埋め込まれている。なお、導電体５１８は、容量素子６００、又はトランジスタ３００と接続するプラグ、又は配線としての機能を有する。導電体５１８は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
　特に、絶縁体５１０、及び絶縁体５１４と接する領域の導電体５１８は、酸素、水素、及び水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ３００とトランジスタ５００とは、酸素、水素、及び水に対するバリア性を有する層で、分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
　絶縁体５１６の上方には、トランジスタ５００が設けられている。
　図１２Ａ、図１２Ｂに示すように、トランジスタ５００は、絶縁体５１４及び絶縁体５１６に埋め込まれるように配置された導電体５０３と、絶縁体５１６及び導電体５０３の上に配置された絶縁体５２０と、絶縁体５２０の上に配置された絶縁体５２２と、絶縁体５２２の上に配置された絶縁体５２４と、絶縁体５２４の上に配置された酸化物５３０ａと、酸化物５３０ａの上に配置された酸化物５３０ｂと、酸化物５３０ｂ上に互いに離れて配置された導電体５４２ａ及び導電体５４２ｂと、導電体５４２ａ及び導電体５４２ｂ上に配置され、導電体５４２ａと導電体５４２ｂの間に重畳して開口が形成された絶縁体５８０と、開口の底面及び側面に配置された酸化物５３０ｃと、酸化物５３０ｃの形成面に配置された絶縁体５５０と、絶縁体５５０の形成面に配置された導電体５６０と、を有する。
　また、図１２Ａ、図１２Ｂに示すように、酸化物５３０ａ、酸化物５３０ｂ、導電体５４２ａ、及び導電体５４２ｂと、絶縁体５８０との間に絶縁体５４４が配置されることが好ましい。また、図１２Ａ、図１２Ｂに示すように、導電体５６０は、絶縁体５５０の内側に設けられた導電体５６０ａと、導電体５６０ａの内側に埋め込まれるように設けられた導電体５６０ｂと、を有することが好ましい。また、図１２Ａ、図１２Ｂに示すように、絶縁体５８０、導電体５６０、及び絶縁体５５０の上に絶縁体５７４が配置されることが好ましい。
　なお、以下において、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃをまとめて酸化物５３０という場合がある。
　なお、トランジスタ５００では、チャネルが形成される領域と、その近傍において、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物５３０ｂの単層、酸化物５３０ｂと酸化物５３０ａの２層構造、酸化物５３０ｂと酸化物５３０ｃの２層構造、又は４層以上の積層構造を設ける構成にしてもよい。また、トランジスタ５００では、導電体５６０を２層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体５６０が、単層構造であってもよいし、３層以上の積層構造であってもよい。また、図１０、図１２Ａに示すトランジスタ５００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
　ここで、導電体５６０は、トランジスタのゲート電極として機能し、導電体５４２ａ及び導電体５４２ｂは、それぞれソース電極又はドレイン電極として機能する。上記のように、導電体５６０は、絶縁体５８０の開口、及び導電体５４２ａと導電体５４２ｂに挟まれた領域に埋め込まれるように形成される。導電体５６０、導電体５４２ａ及び導電体５４２ｂの配置は、絶縁体５８０の開口に対して、自己整合的に選択される。つまり、トランジスタ５００において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体５６０を位置合わせのマージンを設けることなく形成することができるので、トランジスタ５００の占有面積の縮小を図ることができる。これにより、トランジスタの微細化、高集積化を図ることができる。
　さらに、導電体５６０が、導電体５４２ａと導電体５４２ｂの間の領域に自己整合的に形成されるので、導電体５６０は、導電体５４２ａ又は導電体５４２ｂと重畳する領域を有さない。これにより、導電体５６０と導電体５４２ａ及び導電体５４２ｂとの間に形成される寄生容量を低減することができる。よって、トランジスタ５００のスイッチング速度を向上させ、高い周波数特性を有せしめることができる。
　導電体５６０は、第１のゲート（トップゲートともいう）電極として機能する場合がある。また、導電体５０３は、第２のゲート（ボトムゲートともいう）電極として機能する場合がある。その場合、導電体５０３に印加する電位を、導電体５６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ５００のしきい値電圧を制御することができる。特に、導電体５０３に負の電位を印加することにより、トランジスタ５００のしきい値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体５０３に負の電位を印加したほうが、印加しない場合よりも、導電体５６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
　導電体５０３は、酸化物５３０、及び導電体５６０と、重なるように配置する。これにより、導電体５６０、及び導電体５０３に電位を印加した場合、導電体５６０から生じる電界と、導電体５０３から生じる電界と、がつながり、酸化物５３０に形成されるチャネル形成領域を覆うことができる。本明細書等において、第１のゲート電極、及び第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ　ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
　また、導電体５０３は、導電体５１８と同様の構成であり、絶縁体５１４及び絶縁体５１６の開口の内壁に接して導電体５０３ａが形成され、さらに内側に導電体５０３ｂが形成されている。なお、トランジスタ５００では、導電体５０３ａ及び導電体５０３ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体５０３は、単層、又は３層以上の積層構造として設ける構成にしてもよい。
　ここで、導電体５０３ａは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）導電性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）導電性材料を用いることが好ましい。なお、本明細書において、不純物、又は酸素の拡散を抑制する機能とは、上記不純物、又は上記酸素のいずれか一又は、すべての拡散を抑制する機能とする。
　例えば、導電体５０３ａが酸素の拡散を抑制する機能を持つことにより、導電体５０３ｂが酸化して導電率が低下することを抑制することができる。
　また、導電体５０３が配線の機能を兼ねる場合、導電体５０３ｂは、タングステン、銅、又はアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。その場合、導電体５０５は、必ずしも設けなくともよい。なお、導電体５０３ｂを単層で図示したが、積層構造としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層としてもよい。
　絶縁体５２０、絶縁体５２２、絶縁体５２４、及び絶縁体５５０は、第２のゲート絶縁膜としての機能を有する。
　ここで、酸化物５３０と接する絶縁体５２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。つまり、絶縁体５２４には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物５３０に接して設けることにより、酸化物５３０中の酸素欠損を低減し、トランジスタ５００の信頼性を向上させることができる。
　過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ　Ｄｅｓｏｒｐｔｉｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、又は３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、又は１００℃以上４００℃以下の範囲が好ましい。
　また、絶縁体５２４が、過剰酸素領域を有する場合、絶縁体５２２は、酸素（例えば、酸素原子、酸素分子など）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。
　絶縁体５２２が、酸素や不純物の拡散を抑制する機能を有することで、酸化物５３０が有する酸素は、絶縁体５２０側へ拡散することがなく、好ましい。また、導電体５０３が、絶縁体５２４や、酸化物５３０が有する酸素と反応することを抑制することができる。
　絶縁体５２２は、例えば、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、又は（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層又は積層で用いることが好ましい。トランジスタの微細化、及び高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁膜として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
　特に、不純物、及び酸素などの拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料であるアルミニウム、ハフニウムの一方又は双方の酸化物を含む絶縁体を用いるとよい。アルミニウム、ハフニウムの一方又は双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体５２２を形成した場合、絶縁体５２２は、酸化物５３０からの酸素の放出や、トランジスタ５００の周辺部から酸化物５３０への水素等の不純物の混入を抑制する層として機能する。
　又は、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。又はこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコン又は窒化シリコンを積層して用いてもよい。
　また、絶縁体５２０は、熱的に安定していることが好ましい。例えば、酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため、好適である。また、ｈｉｇｈ−ｋ材料の絶縁体を酸化シリコン、または酸化窒化シリコンと組み合わせることで、熱的に安定かつ比誘電率の高い積層構造の絶縁体５２０や、絶縁体５２６を得ることができる。
　なお、図１２Ａ、図１２Ｂのトランジスタ５００では、３層の積層構造からなる第２のゲート絶縁膜として、絶縁体５２０、絶縁体５２２、及び絶縁体５２４が図示されているが、第２のゲート絶縁膜は、単層、２層、又は４層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
　トランジスタ５００は、チャネル形成領域を含む酸化物５３０に、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、酸化物５３０として、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウムなどから選ばれた一種、又は複数種）等の金属酸化物を用いるとよい。特に、酸化物５３０として適用できるＩｎ−Ｍ−Ｚｎ酸化物は、ＣＡＡＣ−ＯＳ、ＣＡＣ−ＯＳであることが好ましい。また、酸化物５３０として、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物を用いてもよい。
　また、トランジスタ５００には、キャリア濃度の低い金属酸化物を用いることが好ましい。金属酸化物のキャリア濃度を低くする場合においては、金属酸化物中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性という。なお、金属酸化物中の不純物としては、例えば、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
　特に、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、金属酸化物中に酸素欠損を形成する場合がある。金属酸化物中のチャネル形成領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となる場合がある。さらに、酸素欠損に水素が入った欠陥はドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。従って、水素が多く含まれている金属酸化物を用いたトランジスタは、ノーマリーオン特性となりやすい。
　酸素欠損に水素が入った欠陥は、金属酸化物のドナーとして機能しうる。しかしながら、当該欠陥を定量的に評価することは困難である。そこで、金属酸化物においては、ドナー濃度ではなく、キャリア濃度で評価される場合がある。よって、本明細書等では、金属酸化物のパラメータとして、ドナー濃度ではなく、電界が印加されない状態を想定したキャリア濃度を用いる場合がある。つまり、本明細書等に記載の「キャリア濃度」は、「ドナー濃度」と言い換えることができる場合がある。また、本明細書等に記載の「キャリア濃度」は、「キャリア密度」に言い換えることができる。
　よって、金属酸化物を酸化物５３０に用いる場合、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。水素などの不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
　また、酸化物５３０に金属酸化物を用いる場合、チャネル形成領域の金属酸化物のキャリア濃度は、１×１０１８ｃｍ−３以下であることが好ましく、１×１０１７ｃｍ−３未満であることがより好ましく、１×１０１６ｃｍ−３未満であることがさらに好ましく、１×１０１３ｃｍ−３未満であることがさらに好ましく、１×１０１２ｃｍ−３未満であることがさらに好ましい。なお、チャネル形成領域の金属酸化物のキャリア濃度の下限値については、特に限定は無いが、例えば、１×１０−９ｃｍ−３とすることができる。
　また、酸化物５３０に金属酸化物を用いる場合、導電体５４２（導電体５４２ａ、および導電体５４２ｂ）と酸化物５３０とが接することで、酸化物５３０中の酸素が導電体５４２へ拡散し、導電体５４２が酸化する場合がある。導電体５４２が酸化することで、導電体５４２の導電率が低下する蓋然性が高い。なお、酸化物５３０中の酸素が導電体５４２へ拡散することを、導電体５４２が酸化物５３０中の酸素を吸収する、と言い換えることができる。
　また、酸化物５３０中の酸素が導電体５４２（導電体５４２ａ、および導電体５４２ｂ）へ拡散することで、導電体５４２ａと酸化物５３０ｂとの間、および、導電体５４２ｂと酸化物５３０ｂとの間に異層が形成される場合がある。当該異層は、導電体５４２よりも酸素を多く含むため、当該異層は絶縁性を有すると推定される。このとき、導電体５４２と、当該異層と、酸化物５３０ｂとの３層構造は、金属−絶縁体−半導体からなる３層構造とみなすことができ、ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造と呼ぶ、またはＭＩＳ構造を主としたダイオード接合構造と呼ぶ場合がある。
　なお、上記異層は、導電体５４２と酸化物５３０ｂとの間に形成されることに限られず、例えば、異層が、導電体５４２と酸化物５３０ｃとの間に形成される場合や、導電体５４２と酸化物５３０ｂとの間、および導電体５４２と酸化物５３０ｃとの間に形成される場合がある。
　また、酸化物５３０においてチャネル形成領域として機能する金属酸化物は、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
　酸化物５３０は、酸化物５３０ｂ下に酸化物５３０ａを有することで、酸化物５３０ａよりも下方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。また、酸化物５３０ｂ上に酸化物５３０ｃを有することで、酸化物５３０ｃよりも上方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。
　なお、酸化物５３０は、各金属原子の原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、酸化物５３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物５３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物５３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物５３０ｃは、酸化物５３０ａ又は酸化物５３０ｂに用いることができる金属酸化物を、用いることができる。
　また、酸化物５３０ａ及び酸化物５３０ｃの伝導帯下端のエネルギーが、酸化物５３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物５３０ａ及び酸化物５３０ｃの電子親和力が、酸化物５３０ｂの電子親和力より小さいことが好ましい。
　ここで、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化又は連続接合するともいうことができる。このようにするためには、酸化物５３０ａと酸化物５３０ｂとの界面、及び酸化物５３０ｂと酸化物５３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
　具体的には、酸化物５３０ａと酸化物５３０ｂ、酸化物５３０ｂと酸化物５３０ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物５３０ｂがＩｎ−Ｇａ−Ｚｎ酸化物の場合、酸化物５３０ａ及び酸化物５３０ｃとして、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
　このとき、キャリアの主たる経路は酸化物５３０ｂとなる。酸化物５３０ａ、酸化物５３０ｃを上述の構成とすることで、酸化物５３０ａと酸化物５３０ｂとの界面、及び酸化物５３０ｂと酸化物５３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ５００は高いオン電流を得られる。
　酸化物５３０ｂ上には、ソース電極、及びドレイン電極として機能する導電体５４２ａ、及び導電体５４２ｂが設けられる。導電体５４２ａ、及び導電体５４２ｂとしては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、又は上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、窒化タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、又は、酸素を吸収しても導電性を維持する材料であるため、好ましい。更に、窒化タンタルなどの金属窒化物膜は、水素又は酸素に対するバリア性があるため好ましい。
　また、図１２では、導電体５４２ａ、及び導電体５４２ｂを単層構造として示したが、２層以上の積層構造としてもよい。例えば、窒化タンタル膜とタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層してもよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造としてもよい。
　また、チタン膜又は窒化チタン膜と、そのチタン膜又は窒化チタン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にチタン膜又は窒化チタン膜を形成する三層構造、モリブデン膜又は窒化モリブデン膜と、そのモリブデン膜又は窒化モリブデン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にモリブデン膜又は窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫又は酸化亜鉛を含む透明導電材料を用いてもよい。
　また、図１２Ａに示すように、酸化物５３０の、導電体５４２ａ（導電体５４２ｂ）との界面とその近傍には、低抵抗領域として、領域５４３ａ、及び領域５４３ｂが形成される場合がある。このとき、領域５４３ａはソース領域又はドレイン領域の一方として機能し、領域５４３ｂはソース領域又はドレイン領域の他方として機能する。また、領域５４３ａと領域５４３ｂに挟まれる領域にチャネル形成領域が形成される。
　酸化物５３０と接するように上記導電体５４２ａ（導電体５４２ｂ）を設けることで、領域５４３ａ（領域５４３ｂ）の酸素濃度が低減する場合がある。また、領域５４３ａ（領域５４３ｂ）に導電体５４２ａ（導電体５４２ｂ）に含まれる金属と、酸化物５３０の成分とを含む金属化合物層が形成される場合がある。このような場合、領域５４３ａ（領域５４３ｂ）のキャリア濃度が増加し、領域５４３ａ（領域５４３ｂ）は、低抵抗領域となる。
　絶縁体５４４は、導電体５４２ａ、及び導電体５４２ｂを覆うように設けられ、導電体５４２ａ、及び導電体５４２ｂの酸化を抑制する。このとき、絶縁体５４４は、酸化物５３０の側面を覆い、絶縁体５２４と接するように設けられてもよい。
　絶縁体５４４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、ネオジム、ランタン又は、マグネシウムなどから選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。また、絶縁体５４４として、窒化酸化シリコン又は窒化シリコンなども用いることができる。
　特に、絶縁体５４４として、アルミニウム、又はハフニウムの一方又は双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウム、及びハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウムよりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、導電体５４２ａ、及び導電体５４２ｂが耐酸化性を有する材料、又は、酸素を吸収しても著しく導電性が低下しない場合、絶縁体５４４は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
　絶縁体５４４を有することで、絶縁体５８０に含まれる水、及び水素などの不純物が酸化物５３０ｃ、絶縁体５５０を介して、酸化物５３０ｂに拡散することを抑制することができる。また、絶縁体５８０が有する過剰酸素により、導電体５６０が酸化するのを抑制することができる。
　絶縁体５５０は、第１のゲート絶縁膜として機能する。絶縁体５５０は、酸化物５３０ｃの内側（上面、及び側面）に接して配置することが好ましい。絶縁体５５０は、上述した絶縁体５２４と同様に、過剰に酸素を含み、かつ加熱により酸素が放出される絶縁体を用いて形成することが好ましい。
　具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、及び窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、及び酸化窒化シリコンは熱に対し安定であるため好ましい。
　加熱により酸素が放出される絶縁体を、絶縁体５５０として、酸化物５３０ｃの上面に接して設けることにより、絶縁体５５０から、酸化物５３０ｃを通じて、酸化物５３０ｂのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体５２４と同様に、絶縁体５５０中の水又は水素などの不純物濃度が低減されていることが好ましい。絶縁体５５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
　また、絶縁体５５０が有する過剰酸素を、効率的に酸化物５３０へ供給するために、絶縁体５５０と導電体５６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体５５０から導電体５６０への酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体５５０から導電体５６０への過剰酸素の拡散が抑制される。つまり、酸化物５３０へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体５６０の酸化を抑制することができる。当該金属酸化物としては、絶縁体５４４に用いることができる材料を用いればよい。
　なお、絶縁体５５０は、第２のゲート絶縁膜と同様に、積層構造としてもよい。トランジスタの微細化、及び高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合があるため、ゲート絶縁膜として機能する絶縁体を、ｈｉｇｈ−ｋ材料と、熱的に安定している材料との積層構造とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、熱的に安定かつ比誘電率の高い積層構造とすることができる。
　第１のゲート電極として機能する導電体５６０は、図１２Ａ、図１２Ｂでは２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
　導電体５６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体５５０に含まれる酸素により、導電体５６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、又は酸化ルテニウムなどを用いることが好ましい。また、導電体５６０ａとして、酸化物５３０に適用できる酸化物半導体を用いることができる。その場合、導電体５６０ｂをスパッタリング法で成膜することで、酸化物半導体の電気抵抗値を低下させて導電体にすることができる。これをＯＣ（Ｏｘｉｄｅ　Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
　また、導電体５６０ｂは、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５６０ｂは、配線としても機能するため、導電性が高い導電体を用いることが好ましい。また、導電体５６０ｂは積層構造としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層構造としてもよい。
　絶縁体５８０は、絶縁体５４４を介して、導電体５４２ａ、及び導電体５４２ｂ上に設けられる。絶縁体５８０は、過剰酸素領域を有することが好ましい。例えば、絶縁体５８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、及び窒素を添加した酸化シリコン、空孔を有する酸化シリコン、又は樹脂などを有することが好ましい。特に、酸化シリコン、及び酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、空孔を有する酸化シリコンは、後の工程で、容易に過剰酸素領域を形成することができるため好ましい。
　絶縁体５８０は、過剰酸素領域を有することが好ましい。加熱により酸素が放出される絶縁体５８０を、酸化物５３０ｃと接して設けることで、絶縁体５８０中の酸素を、酸化物５３０ｃを通じて、酸化物５３０ａ、酸化物５３０ｂへと効率良く供給することができる。なお、絶縁体５８０中の水又は水素などの不純物濃度が低減されていることが好ましい。
　絶縁体５８０の開口は、導電体５４２ａと導電体５４２ｂの間の領域に重畳して形成される。これにより、導電体５６０は、絶縁体５８０の開口、及び導電体５４２ａと導電体５４２ｂに挟まれた領域に、埋め込まれるように形成される。
　トランジスタを微細化するに当たり、ゲート長を短くすることが求められるが、導電体５６０の導電性が下がらないようにする必要がある。そのために導電体５６０の膜厚を大きくすると、導電体５６０はアスペクト比が高い形状となりうる。本実施の形態では、導電体５６０を絶縁体５８０の開口に埋め込むように設けるため、導電体５６０をアスペクト比の高い形状にしても、工程中に導電体５６０を倒壊させることなく、形成することができる。
　絶縁体５７４は、絶縁体５８０の上面、導電体５６０の上面、及び絶縁体５５０の上面に接して設けられることが好ましい。絶縁体５７４をスパッタリング法で成膜することで、絶縁体５５０、及び絶縁体５８０へ過剰酸素領域を設けることができる。これにより、当該過剰酸素領域から、酸化物５３０中に酸素を供給することができる。
　例えば、絶縁体５７４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、又はマグネシウムなどから選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。
　特に、酸化アルミニウムはバリア性が高く、０．５ｎｍ以上３．０ｎｍ以下の薄膜であっても、水素、及び窒素の拡散を抑制することができる。したがって、スパッタリング法で成膜した酸化アルミニウムは、酸素供給源であるとともに、水素などの不純物のバリア膜としての機能も有することができる。
　また、絶縁体５７４の上に、層間膜として機能する絶縁体５８１を設けることが好ましい。絶縁体５８１は、絶縁体５２４などと同様に、膜中の水又は水素などの不純物濃度が低減されていることが好ましい。
　また、絶縁体５８１、絶縁体５７４、絶縁体５８０、及び絶縁体５４４に形成された開口に、導電体５４０ａ、及び導電体５４０ｂを配置する。導電体５４０ａ及び導電体５４０ｂは、導電体５６０を挟んで対向して設ける。導電体５４０ａ及び導電体５４０ｂは、後述する導電体５４６、及び導電体５４８と同様の構成である。
　絶縁体５８１上には、絶縁体５８２が設けられている。絶縁体５８２は、酸素や水素に対してバリア性のある物質を用いることが好ましい。したがって、絶縁体５８２には、絶縁体５１４と同様の材料を用いることができる。例えば、絶縁体５８２には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
　特に、酸化アルミニウムは、酸素、及びトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中及び作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。
　また、絶縁体５８２上には、絶縁体５８６が設けられている。絶縁体５８６は、絶縁体３２０と同様の材料を用いることができる。また、絶縁体５８６に、比較的誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５８６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
　また、絶縁体５２０、絶縁体５２２、絶縁体５２４、絶縁体５４４、絶縁体５８０、絶縁体５７４、絶縁体５８１、絶縁体５８２、及び絶縁体５８６には、導電体５４６、及び導電体５４８等が埋め込まれている。
　導電体５４６、及び導電体５４８は、容量素子６００、トランジスタ５００、又はトランジスタ３００と接続するプラグ、又は配線としての機能を有する。導電体５４６、及び導電体５４８は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
　続いて、トランジスタ５００の上方には、容量素子６００が設けられている。容量素子６００は、導電体６１０と、導電体６２０、絶縁体６３０とを有する。
　また、導電体５４６、及び導電体５４８上に、導電体６１２を設けてもよい。導電体６１２は、トランジスタ５００と接続するプラグ、又は配線としての機能を有する。導電体６１０は、容量素子６００の電極としての機能を有する。なお、導電体６１２、及び導電体６１０は、同時に形成することができる。
　導電体６１２、及び導電体６１０には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、又は上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
　図１０では、導電体６１２、及び導電体６１０は単層構造を示したが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、及び導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
　絶縁体６３０を介して、導電体６１０と重畳するように、導電体６２０を設ける。なお、導電体６２０は、金属材料、合金材料、又は金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
　導電体６２０、及び絶縁体６３０上には、絶縁体６４０が設けられている。絶縁体６４０は、絶縁体３２０と同様の材料を用いて設けることができる。また、絶縁体６４０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
　本構造を用いることで、酸化物半導体を有するトランジスタにおいて、微細化又は高集積化を図ることができる。
（実施の形態３）
　本実施の形態では、運転者警告システムを適用可能なデバイス（半導体装置）の一例として、電子部品、および電子部品を適用可能なウエアラブル機器等について説明する。
＜電子部品の作製方法例＞
　図１３Ａは、電子部品の作製方法例を示すフローチャートである。電子部品は、半導体パッケージ、またはＩＣ用パッケージともいう。この電子部品は、端子取り出し方向や、端子の形状に応じて、複数の規格や名称が存在する。そこで、本実施の形態では、その一例について説明することにする。以下述べる電子部品は、上記実施の形態１の筐体１０あるいは筐体２０の電子部品に適用可能である。
　トランジスタで構成される半導体装置は、組み立て工程（後工程）を経て、プリント基板に脱着可能な部品が複数合わさることで完成する。後工程については、図１３Ａに示す各工程を経ることで完成させることができる。具体的には、前工程で得られる素子基板が完成（ステップＳＴ７１）した後、基板の裏面を研削する。この段階で基板を薄膜化して、前工程での基板の反り等を低減し、部品の小型化を図る。次に、基板を複数のチップに分離するダイシング工程を行う（ステップＳＴ７２）。
　図１３Ｂは、ダイシング工程が行われる前の半導体ウエハ７１００の上面図である。図１３Ｃは、図１３Ｂの部分拡大図である。半導体ウエハ７１００には、複数の回路領域７１０２が設けられている。回路領域７１０２には、本発明の形態に係る各回路が設けられている。
　複数の回路領域７１０２は、それぞれが分離領域７１０４に囲まれている。分離領域７１０４と重なる位置に分離線（「ダイシングライン」ともいう。）７１０６が設定される。ダイシング工程ＳＴ７２では、分離線７１０６に沿って半導体ウエハ７１００切断することで、回路領域７１０２を含むチップ７１１０を半導体ウエハ７１００から切り出す。図１３Ｄにチップ７１１０の拡大図を示す。
　分離領域７１０４に導電層や半導体層を設けてもよい。分離領域７１０４に導電層や半導体層を設けることで、ダイシング工程時に生じうるＥＳＤを緩和し、ダイシング工程に起因する歩留まりの低下を防ぐことができる。また、一般にダイシング工程は、基板の冷却、削りくずの除去、帯電防止などを目的として、炭酸ガスなどを溶解させて比抵抗を下げた純水を切削部に供給しながら行なう。分離領域７１０４に導電層や半導体層を設けることで、当該純水の使用量を削減することができる。
　ステップＳＴ７２を行った後、分離したチップを個々にピックアップしてリードフレーム上に搭載し接合する、ダイボンディング工程を行う（ステップＳＴ７３）。ダイボンディング工程におけるチップとリードフレームとの接着方法は製品に適した方法を選択すればよい。例えば、接着は樹脂やテープによって行えばよい。ダイボンディング工程は、インターポーザ上にチップを搭載し接合してもよい。ワイヤーボンディング工程で、リードフレームのリードとチップ上の電極とを金属の細線（ワイヤー）で電気的に接続する（ステップＳＴ７４）。金属の細線には、銀線や金線を用いることができる。ワイヤーボンディングは、ボールボンディングとウェッジボンディングの何れでもよい。
　ワイヤーボンディングされたチップは、エポキシ樹脂等で封止される、モールド工程が施される（ステップＳＴ７５）。モールド工程を行うことで電子部品の内部が樹脂で充填され、機械的な外力による内蔵される回路部やワイヤーに対するダメージを低減することができ、また水分や埃による特性の劣化を低減することができる。リードフレームのリードをメッキ処理する。そしてリードを切断及び成形加工する（ステップＳＴ７６）。めっき処理によりリードの錆を防止し、後にプリント基板に実装する際のはんだ付けをより確実に行うことができる。パッケージの表面に印字処理（マーキング）を施す（ステップＳＴ７７）。検査工程（ステップＳＴ７８）を経て、電子部品が完成する（ステップＳＴ７９）。
　完成した電子部品の斜視模式図を図１３Ｅに示す。図１３Ｅでは、電子部品の一例として、ＱＦＰ（Ｑｕａｄ　Ｆｌａｔ　Ｐａｃｋａｇｅ）の斜視模式図を示している。図１３Ｅに示すように、電子部品７０００は、リード７００１及びチップ７１１０を有する。
　電子部品７０００は、例えばプリント基板７００２に実装される。このような電子部品７０００が複数組み合わされて、それぞれがプリント基板７００２上で電気的に接続されることで電子機器に搭載することができる。完成した回路基板７００４は、電子機器等の内部に設けられる。
　電子部品７０００は、時計型、ヘッドマウント型、ゴーグル型、眼鏡型、腕章型、ブレスレット型、ネックレス型等のウエアラブル型の電子機器などに適用可能である。
＜電子機器への適用例＞
　次いで、ウエアラブル型の電子機器あるいは筐体に、上述の電子部品を適用する場合について説明する。
　図１４Ａは、自転車を運転する運転者を表す模式図である。自転車のフレーム８０は、実施形態１で説明した筐体１０に相当する。自転車の場合、ハンドルなどの部分も筐体１０として適用可能である。図示は省略しているが、フレーム８０には実施の形態１で説明した受信回路、送信回路、および演算回路等を有する電子部品を設けることができる。
　また図１４Ａでは、上記実施の形態１で説明した筐体２０に相当するウエアラブル機器として、時計型電子端末８１およびヘルメット９１を図示している。図１４Ｂでは時計型電子端末８１、図１４Ｃではヘルメット９１について拡大して図示している。
　図１４Ｂに図示する時計型電子端末８１は、表示部８２を備える筐体に、実施の形態１で説明した受信回路２１、制御回路２２、および振動モータ２３等を有する電子部品８３が設けられる。電子部品８３は、自転車本体であるフレーム８０が発する超音波に応じて、振動モータ等により表示部８２またはベルト８４を振動させて運転者に物体の存在について知らせることができる。そのため、物体の存在の認知をしやすくでき、危険を未然に防止することができる。
　図１４Ｃに図示するヘルメット９１は、保護部９２に、実施の形態１で説明した受信回路２１、制御回路２２、および振動モータ２３等を有する電子部品９３が設けられる。電子部品９３は、自転車本体であるフレーム８０が発する超音波に応じて、振動モータ等により保護部９２またはベルト９４を振動させて運転者に物体の存在について知らせることができる。そのため、物体の存在の認知をしやすくでき、危険を未然に防止することができる。
（本明細書等の記載に関する付記）
　以上の実施の形態、及び実施の形態における各構成の説明について、以下に付記する。
　各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、構成例を適宜組み合わせることが可能である。
　なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うことが出来る。
　なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
　なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることが出来る。
　また本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立したブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたって一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。
　また、図面において、大きさ、層の厚さ、又は領域は、説明の便宜上任意の大きさに示したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期すために模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
　本明細書等において、トランジスタの接続関係を説明する際、「ソース又はドレインの一方」（又は第１電極、又は第１端子）、ソースとドレインとの他方を「ソース又はドレインの他方」（又は第２電極、又は第２端子）という表記を用いる。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。
　また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
　また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位（接地電位）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。
　なお本明細書等において、「膜」、「層」などの語句は、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
　本明細書等において、スイッチとは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。または、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。
　本明細書等において、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲートとが重なる領域、またはチャネルが形成される領域における、ソースとドレインとの間の距離をいう。
　本明細書等において、チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲートとが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。
　本明細書等において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在するとき、ＡとＢとの電気信号の授受を可能とするものをいう。
Ｆ１１：ノード、Ｆ１２：ノード、Ｆ１３：ノード、ＲＥＦ１：参照信号、ＲＥＦ３：参照信号、Ｓ１１：選択信号、Ｓ１２：選択信号、Ｓ１１１：選択信号、Ｓ１１２：選択信号、Ｓ１２１：選択信号、Ｓ１２２：選択信号、Ｓ１３１：選択信号、Ｓ１３２：選択信号、ＳＳＥＬ＿１：信号、ＳＳＥＬ＿２：信号、ＳＳＥＬ＿２１：信号、ＳＴ７２：ダイシング工程、Ｔ１：時刻、Ｔ２：時刻、Ｔ４：時刻、Ｔ５：時刻、Ｔ６：時刻、Ｔ７：時刻、Ｔ８：時刻、Ｗ１１：選択信号、Ｗ１２：選択信号、Ｗ１３：選択信号、１０：筐体、１１：演算回路、１２：発信回路、１２Ａ：発信回路、１２Ｂ：発信回路、１３：受信回路、１３Ａ：受信回路、１３Ｂ：受信回路、１４：発信回路、２０：筐体、２１：受信回路、２２：制御回路、２３：振動モータ、３０：物体、３１：超音波、３１Ａ：超音波、３１Ｂ：超音波、３２：超音波、３２Ａ：超音波、３２Ｂ：超音波、３３：超音波、４０：信号生成回路、４１：遅延回路、４１Ａ：遅延回路、４１Ｂ：遅延回路、４２：信号処理回路、５０：参照信号生成回路、５１：差動回路、５１＿１：差動回路、５１＿９：差動回路、５１Ａ：差動回路、５１Ｂ：差動回路、５２：積分回路、５２＿１：積分回路、５２＿９：積分回路、５３：コンパレータ、５３＿１：コンパレータ、５３＿９：コンパレータ、５４：三角波生成回路、５５：演算回路、６１：抵抗素子、６２：抵抗素子、６３：トランジスタ、６３Ａ：トランジスタ、６３Ｂ：トランジスタ、６４：トランジスタ、６５：トランジスタ、６５Ａ：トランジスタ、６５Ｂ：トランジスタ、７１：ダイオード、７２：抵抗素子、７３：オペアンプ、７４：容量素子、７５：スイッチ、８０：フレーム、８１：時計型電子端末、８２：表示部、８３：電子部品、８４：ベルト、９１：ヘルメット、９２：保護部、９３：電子部品、９４：ベルト、１００：運転者警告システム、１１１：選択回路、１１２：信号保持回路、１１２＿１：信号保持回路、１１２＿２：信号保持回路、１１３：選択回路、１２１：トランジスタ、１２１Ａ：トランジスタ、１２１Ｂ：トランジスタ、１２２：トランジスタ、１２３：トランジスタ、１２４：トランジスタ、１２４Ａ：トランジスタ、１２４Ｂ：トランジスタ、３００：トランジスタ、３１１：基板、３１３：半導体領域、３１４ａ：低抵抗領域、３１４ｂ：低抵抗領域、３１５：絶縁体、３１６：導電体、３２０：絶縁体、３２２：絶縁体、３２４：絶縁体、３２６：絶縁体、３２８：導電体、３３０：導電体、３５０：絶縁体、３５２：絶縁体、３５４：絶縁体、３５６：導電体、３６０：絶縁体、３６２：絶縁体、３６４：絶縁体、３６６：導電体、３７０：絶縁体、３７２：絶縁体、３７４：絶縁体、３７６：導電体、３８０：絶縁体、３８２：絶縁体、３８４：絶縁体、３８６：導電体、５００：トランジスタ、５０３：導電体、５０３ａ：導電体、５０３ｂ：導電体、５０５：導電体、５１０：絶縁体、５１２：絶縁体、５１４：絶縁体、５１６：絶縁体、５１８：導電体、５２０：絶縁体、５２２：絶縁体、５２４：絶縁体、５２６：絶縁体、５３０：酸化物、５３０ａ：酸化物、５３０ｂ：酸化物、５３０ｃ：酸化物、５４０ａ：導電体、５４０ｂ：導電体、５４２：導電体、５４２ａ：導電体、５４２ｂ：導電体、５４３ａ：領域、５４３ｂ：領域、５４４：絶縁体、５４６：導電体、５４８：導電体、５５０：絶縁体、５６０：導電体、５６０ａ：導電体、５６０ｂ：導電体、５７４：絶縁体、５８０：絶縁体、５８１：絶縁体、５８２：絶縁体、５８６：絶縁体、６００：容量素子、６１０：導電体、６１２：導電体、６２０：導電体、６３０：絶縁体、６４０：絶縁体、７０００：電子部品、７００１：リード、７００２：プリント基板、７００４：回路基板、７１００：半導体ウエハ、７１０２：回路領域、７１０４：分離領域、７１０６：分離線、７１１０：チップ

Claims (7)

  1. 　第１の超音波を発信する第１の発信回路と、
    　第２の超音波を受信する第１の受信回路と、
    　前記第２の超音波から物体の有無を検知する演算回路と、
    　前記演算回路で得られる信号を基に第３の超音波を発信する第２の発信回路と、を有する第１の筐体と、
    　前記第３の超音波を受信する第２の受信回路を有する第２の筐体と、を有し、
    　前記演算回路は、
    　前記第２の超音波に応じた電位を異なるタイミングで選択する第１選択回路と、
    　前記第２の超音波に応じた電位を保持する複数の信号保持回路と、
    　前記複数の信号保持回路のいずれか一を選択する第２選択回路と、
    　前記第２選択回路で選択されて出力される信号が入力される信号処理回路と、を有し、
    　前記複数の信号保持回路は、それぞれ、第１トランジスタを有し、
    　前記第２の超音波は、前記第１の超音波が反射して得られる超音波であり、
    　前記第１トランジスタは、チャネル形成領域に酸化物半導体を有する半導体層を有し、
    　前記第２選択回路は、前記複数の信号保持回路をそれぞれ異なるタイミングで選択することで、前記第２の超音波を遅延した信号を生成し、
    　前記信号をもとに生成された前記第３の超音波を前記第２の筐体に送信する、運転者警告システム。
  2. 　第１の超音波を発信する第１の発信回路と、
    　第２の超音波を受信する第１の受信回路と、
    　第３の超音波を発信する第２の発信回路と、
    　第４の超音波を受信する第２の受信回路と、
    　前記第２の超音波および前記第４の超音波から物体の有無を検知する演算回路と、
    　前記演算回路で得られる信号を基に第５の超音波を発信する第３の発信回路と、を有する第１の筐体と、
    　前記第５の超音波を受信する第３の受信回路を有する第２の筐体と、を有し、
    　前記演算回路は、
    　前記第２の超音波または前記第４の超音波に応じた電位を異なるタイミングで選択する第１選択回路と、
    　前記第２の超音波または前記第４の超音波に応じた電位を保持する複数の信号保持回路と、
    　前記複数の信号保持回路のいずれか一を選択する第２選択回路と、
    　前記第２選択回路で選択されて出力される信号が入力される信号処理回路と、を有し、
    　前記第２の超音波は、前記第１の超音波が反射して得られる超音波であり、
    　前記第４の超音波は、前記第３の超音波が反射して得られる超音波であり、
    　前記複数の信号保持回路は、それぞれ、第１トランジスタを有し、
    　前記第１トランジスタは、チャネル形成領域に酸化物半導体を有する半導体層を有し、
    　前記第２選択回路は、前記複数の信号保持回路をそれぞれ異なるタイミングで選択することで、前記第２の超音波または前記第４の超音波を遅延した信号を生成し、
    　前記信号をもとに生成された前記第５の超音波を前記第２の筐体に送信する、運転者警告システム。
  3. 　請求項１または２において、
    　前記第１トランジスタは、前記第１選択回路における選択スイッチとして機能する運転者警告システム。
  4. 　請求項１乃至３のいずれか一において、
    　前記複数の信号保持回路はそれぞれ、第２トランジスタを有する増幅回路を有し、
    　前記第２トランジスタは、チャネル形成領域に酸化物半導体を有する半導体層を有する運転者警告システム。
  5. 　請求項１乃至４のいずれか一において、
    　前記第２選択回路は、第３トランジスタを有し、
    　前記第３トランジスタは、チャネル形成領域に酸化物半導体を有する半導体層を有する運転者警告システム。
  6. 　請求項１乃至５のいずれか一において、
    　前記信号処理回路は、差動回路と、積分回路と、コンパレータと、三角波生成回路と、を有し、
    　前記差動回路には、第１電圧および第２電圧が入力され、
    　前記積分回路には、前記差動回路の出力信号が入力され、
    　前記コンパレータには、前記積分回路の出力信号および前記三角波生成回路の出力信号が入力される運転者警告システム。
  7. 　請求項１乃至６のいずれか一において、
    　前記差動回路は、第４トランジスタを有し、
    　前記第４トランジスタは、チャネル形成領域に酸化物半導体を有する半導体層を有する運転者警告システム。
PCT/IB2019/058317 2018-10-11 2019-10-01 運転者警告システム WO2020074998A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020550949A JP7374917B2 (ja) 2018-10-11 2019-10-01 運転者警告システム
KR1020217007259A KR20210071952A (ko) 2018-10-11 2019-10-01 운전자 경고 시스템
CN201980066618.9A CN112805592A (zh) 2018-10-11 2019-10-01 驾驶员报警系统
US17/275,236 US11814126B2 (en) 2018-10-11 2019-10-01 Driver alert system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-192548 2018-10-11
JP2018192548 2018-10-11

Publications (1)

Publication Number Publication Date
WO2020074998A1 true WO2020074998A1 (ja) 2020-04-16

Family

ID=70164609

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2019/058317 WO2020074998A1 (ja) 2018-10-11 2019-10-01 運転者警告システム

Country Status (5)

Country Link
US (1) US11814126B2 (ja)
JP (1) JP7374917B2 (ja)
KR (1) KR20210071952A (ja)
CN (1) CN112805592A (ja)
WO (1) WO2020074998A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09281220A (ja) * 1996-04-15 1997-10-31 Nec Corp ソノブイ及びこのソノブイを用いた水中探査方法
JPH1123697A (ja) * 1997-07-04 1999-01-29 Nissan Motor Co Ltd レーダ装置
JP2002101165A (ja) * 2000-07-17 2002-04-05 繁 ▲斉▼藤 近接センサー装置、携帯情報端末および無線通信システム
JP2003026064A (ja) * 2001-07-17 2003-01-29 Mihara Seiki:Kk 二輪車用衝突安全装置
JP2003240850A (ja) * 2002-02-18 2003-08-27 Nec Corp 前方障害物検出機能付き携帯情報端末
US20150028213A1 (en) * 2013-07-26 2015-01-29 Analog Devices, Inc. System and Method For LIDAR Signal Conditioning
JP2017223697A (ja) * 2012-03-21 2017-12-21 株式会社半導体エネルギー研究所 距離測定装置、距離測定システム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090033475A1 (en) * 2007-07-30 2009-02-05 Zbigniew Zuziak Bicycle Warning Device
US20100188932A1 (en) * 2009-01-28 2010-07-29 Darwin Mitchel Hanks Low Power Sensor System
JP5511840B2 (ja) * 2009-11-17 2014-06-04 三菱電機株式会社 障害物検知装置
CN102069866A (zh) * 2009-11-20 2011-05-25 富港电子（东莞）有限公司 安全感应自行车
US9537478B2 (en) * 2014-03-06 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6387786B2 (ja) * 2014-10-22 2018-09-12 株式会社デンソー 超音波式物体検知装置
CN204719229U (zh) * 2015-06-18 2015-10-21 苏州触达信息技术有限公司 一种基于超声定位的定位系统和可穿戴设备
GB2550378A (en) 2016-05-17 2017-11-22 Fujitsu Ltd Rider warning system for a bicycle and rider warning method for a bicycle rider
US10210723B2 (en) * 2016-10-17 2019-02-19 At&T Intellectual Property I, L.P. Wearable ultrasonic sensors with haptic signaling for blindside risk detection and notification

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09281220A (ja) * 1996-04-15 1997-10-31 Nec Corp ソノブイ及びこのソノブイを用いた水中探査方法
JPH1123697A (ja) * 1997-07-04 1999-01-29 Nissan Motor Co Ltd レーダ装置
JP2002101165A (ja) * 2000-07-17 2002-04-05 繁 ▲斉▼藤 近接センサー装置、携帯情報端末および無線通信システム
JP2003026064A (ja) * 2001-07-17 2003-01-29 Mihara Seiki:Kk 二輪車用衝突安全装置
JP2003240850A (ja) * 2002-02-18 2003-08-27 Nec Corp 前方障害物検出機能付き携帯情報端末
JP2017223697A (ja) * 2012-03-21 2017-12-21 株式会社半導体エネルギー研究所 距離測定装置、距離測定システム
US20150028213A1 (en) * 2013-07-26 2015-01-29 Analog Devices, Inc. System and Method For LIDAR Signal Conditioning

Also Published As

Publication number Publication date
KR20210071952A (ko) 2021-06-16
CN112805592A (zh) 2021-05-14
JP7374917B2 (ja) 2023-11-07
JPWO2020074998A1 (ja) 2021-11-18
US20220041242A1 (en) 2022-02-10
US11814126B2 (en) 2023-11-14

Similar Documents

Publication Publication Date Title
JP6906978B2 (ja) 半導体装置、半導体ウェハ、および電子機器
KR20160132405A (ko) 반도체 장치
JP2024025806A (ja) 移動体用装置
KR20210142695A (ko) 반도체 장치
CN113330554A (zh) 存储装置
TW201802632A (zh) 半導體裝置及電子裝置
KR20210120003A (ko) 반도체 장치 및 상기 반도체 장치를 가지는 전자 기기
JP7337812B2 (ja) 半導体装置
WO2020074998A1 (ja) 運転者警告システム
JP7254826B2 (ja) 半導体装置
WO2020170067A1 (ja) 半導体装置および当該半導体装置を有する電気機器
JP7273054B2 (ja) 半導体装置
WO2020225640A1 (ja) 半導体装置
WO2022018560A1 (ja) 半導体装置
WO2020079572A1 (ja) 半導体装置、半導体ウェハ、及び電子機器
WO2020128676A1 (ja) 半導体装置、及びその動作方法、並びに電子機器
WO2020089725A1 (ja) 電源回路、および当該電源回路を備えた半導体装置
KR20230071125A (ko) 촬상 장치 및 전자 기기
JP2019201369A (ja) 半導体装置および当該半導体装置を備えた電子部品、および当該電子部品を備えた電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19871090

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020550949

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19871090

Country of ref document: EP

Kind code of ref document: A1