JP7254826B2 - 半導体装置 - Google Patents

Description

本発明の一態様は、半導体装置に関する。

なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置、信号処理装置、送受信装置、およびセンサ装置などは、半導体装置を有すると言える場合がある。

心臓ペースメーカなどの人体埋め込み型デバイスの研究開発が進んでいる。人体埋め込み型デバイスにおいて、バッテリの交換は利便性を著しく低下させる要因となる。そのため、電磁波等の無線信号によって内蔵するバッテリの充電を図る構成が提案されている（例えば特許文献１を参照）。

また半導体装置の低消費電力化の研究開発が進んでいる。例えば特許文献２では、アンテナと、サンプルホールド回路と、センサと、コンパレータ等を有するアナログデジタル変換回路（Ａｎａｌｏｇ ｔｏ ｄｉｇｉｔａｌ：以下Ａ／Ｄ変換回路）と、を備えたセンサ付き信号処理装置として機能する半導体装置が提案されている。

特許文献２では、無線信号による電力の供給が行われている期間において、サンプルホールド回路の動作と、コンパレータの動作と、を別の期間とすることで瞬間的な消費電力の増加を抑制する構成を有する半導体装置について開示している。

米国特許出願公開第２００７／０２８２３８３号明細書 米国特許出願公開第２０１６／００９４２３６号明細書

給電が行われない期間においてアナログ電圧を保持する場合、バッテリの電力を用いて半導体装置を駆動する。バッテリの充電頻度が低下すると、半導体装置の駆動が停止してしまう虞がある。また環境温度の変動に起因して、アナログ電圧を保持する回路を構成するトランジスタ特性が変動する虞がある。そのため、給電が行われる期間において、Ａ／Ｄ変換回路で得られるデジタル信号の精度が低下する虞がある。

本発明の一態様は、バッテリを備えたセンサ付きの信号処理装置として機能する半導体装置において、バッテリの充電頻度が少ない環境下においても長時間の駆動を実現可能な、新規な構成の半導体装置を提供することを課題の一とする。または、本発明の一態様は、外界温度の変化が大きい環境下においても、センサの信号をアナログ電圧として保持することができる、新規な構成の半導体装置を提供することを課題の一とする。または、本発明の一態様は、新規な半導体装置等を提供することを課題の一つとする。

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

本発明の一態様は、センサと、センサのセンサ信号が入力されるサンプルホールド回路と、サンプルホールド回路の出力信号が入力されるアナログデジタル変換回路と、制御回路と、バッテリと、アンテナと、を有し、サンプルホールド回路は、第１選択回路と、複数の信号保持回路と、第２選択回路と、を有し、制御回路は、バッテリより電力が供給される第１の期間において、第１選択回路でセンサ信号に応じた電位を複数の信号保持回路に順に保持する制御を行い、アンテナを介して外部より電力が供給される第２の期間において、第２選択回路で複数の信号保持回路に保持した電位に基づく出力信号を出力する制御を行う半導体装置である。

本発明の一態様において、サンプルホールド回路は、第１乃至第４トランジスタを有し、第１乃至第４トランジスタは、チャネル形成領域に酸化物半導体を有する半導体層を有する半導体装置が好ましい。

本発明の一態様において、第１トランジスタは、第１選択回路における選択スイッチとして機能する半導体装置が好ましい。

本発明の一態様において、信号保持回路は、第１および第２トランジスタを有し、第２トランジスタのゲートは、第１トランジスタのソース又はドレインの一方に電気的に接続され、第１トランジスタをオフにすることでセンサ信号に応じた電位を保持する機能を有する半導体装置が好ましい。

本発明の一態様において、第２および第３トランジスタは、ソースフォロワ回路として機能する半導体装置が好ましい。

本発明の一態様において、第４トランジスタは、第２選択回路における選択スイッチとして機能する半導体装置が好ましい。

本発明の一態様において、タイマー回路および電源制御回路を有し、電源制御回路は、タイマー回路の出力信号に応じて、センサおよび第１選択回路を間欠的に動作する制御を行う半導体装置が好ましい。

本発明の一態様は、センサと、センサのセンサ信号が入力されるサンプルホールド回路と、サンプルホールド回路の出力信号が入力されるアナログデジタル変換回路と、制御回路と、バッテリと、光電変換装置と、を有し、サンプルホールド回路は、第１選択回路と、複数の信号保持回路と、第２選択回路と、を有し、制御回路は、バッテリより電力が供給される第１の期間において、第１選択回路でセンサ信号に応じた電位を複数の信号保持回路に順に保持する制御を行い、光電変換回路より電力が供給される第２の期間において、第２選択回路で複数の信号保持回路に保持した電位に基づく出力信号を出力する制御を行う半導体装置である。

本発明の一態様において、サンプルホールド回路は、第１乃至第４トランジスタを有し、第１乃至第４トランジスタは、チャネル形成領域に酸化物半導体を有する半導体層を有する半導体装置が好ましい。

本発明の一態様において、第１トランジスタは、第１選択回路における選択スイッチとして機能する半導体装置が好ましい。

本発明の一態様において、信号保持回路は、第１および第２トランジスタを有し、第２トランジスタのゲートは、第１トランジスタのソース又はドレインの一方に電気的に接続され、第１トランジスタをオフにすることでセンサ信号に応じた電位を保持する機能を有する半導体装置が好ましい。

本発明の一態様において、第２および第３トランジスタは、ソースフォロワ回路として機能する半導体装置が好ましい。

本発明の一態様において、第４トランジスタは、第２選択回路における選択スイッチとして機能する半導体装置が好ましい。

本発明の一態様において、光検出装置および電源制御回路を有し、電源制御回路は、光検出装置の出力信号に応じて、センサおよび第１選択回路を間欠的に動作する制御を行う半導体装置が好ましい。

なおその他の本発明の一態様については、以下で述べる実施の形態における説明、および図面に記載されている。

本発明の一態様により、バッテリを備えたセンサ付きの信号処理装置として機能する半導体装置において、バッテリの充電頻度が少ない環境下においても長時間の駆動を実現可能な、新規な構成の半導体装置を提供することができる。または、本発明の一態様により、環境温度の変化が大きい環境下においても、センサの信号をアナログ電圧として保持することができる、新規な構成の半導体装置を提供することができる。または、本発明の一態様により、新規な半導体装置等を提供することができる。

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。

図１Ａ、図１Ｂ、図１Ｃは、半導体装置の構成を説明するブロック図及び回路図である。
図２は、半導体装置の構成を説明する回路図である。
図３は、半導体装置の動作を説明するタイミングチャートである。
図４は、半導体装置の動作を説明するタイミングチャートである。
図５Ａ、図５Ｂは、半導体装置の動作を説明するブロック図である。
図６Ａ、図６Ｂ、図６Ｃは、半導体装置の動作を説明するブロック図である。
図７Ａ、図７Ｂ、図７Ｃは、半導体装置の構成を説明するブロック図である。
図８は、半導体装置の構成を説明するブロック図である。
図９Ａ、図９Ｂは、半導体装置の構成を説明するブロック図である。
図１０は、半導体装置の構成を説明するブロック図である。
図１１Ａ、図１１Ｂは、半導体装置の構成を説明するブロック図である。
図１２Ａ、図１２Ｂは、半導体装置の動作を説明するブロック図である。
図１３Ａ、図１３Ｂは、半導体装置の動作を説明する回路図である。
図１４は、半導体装置の動作を説明するブロック図である。
図１５は、半導体装置の構成を説明する断面模式図である。
図１６は、半導体装置の構成を説明する断面模式図である。
図１７Ａ、図１７Ｂ、図１７Ｃは、半導体装置の構成を説明する断面模式図である。
図１８Ａ、図１８Ｂ、図１８Ｃ、図１８Ｄ、図１８Ｅは、電子部品の構成を説明する図である。
図１９Ａ、図１９Ｂ、図１９Ｃは、半導体装置の応用例を説明する図である。
図２０Ａ、図２０Ｂは、半導体装置の応用例を説明する図である。
図２１Ａ、図２１Ｂは、半導体装置の応用例を説明する図である。
図２２Ａ、図２２Ｂは、半導体装置の応用例を説明する図である。
図２３Ａ、図２３Ｂは、半導体装置の応用例を説明する図である。
図２４は、市場イメージを説明する図である。

以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。

なお本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略することもありうる。

なお図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。

（実施の形態１）
本発明の一態様の半導体装置の構成および動作について、図１Ａ乃至図９Ｂを用いて説明する。

本発明の一態様の半導体装置は、アンテナ、バッテリ、制御回路、サンプルホールド回路、Ａ／Ｄ変換回路およびセンサを備え、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｅｎｃｙ）信号などの無線信号による外部からの電力供給が得られない期間では、バッテリに蓄えられる電力はセンサおよびサンプルホールド回路の駆動に割り当て、Ａ／Ｄ変換回路など電力消費の大きい回路の動作を停止する。センサおよびサンプルホールド回路は、外部からの電力供給が得られない期間において、バッテリの電力を用いて定期的に信号を取得し、アナログ電圧として保持しておく。また当該期間において信号の保持は、チャネル形成領域に酸化物半導体（ＯＳ：Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を有するトランジスタ（ＯＳトランジスタ）で構成されるサンプルホールド回路で行う。

ＯＳトランジスタは極めてオフ電流が低く、シリコンを半導体層に有するトランジスタ（Ｓｉトランジスタ）と比べて温度による特性変動も小さいため、環境温度の変化が大きい環境下においても定期的にセンシングして得られるセンサ信号をアナログ電圧として保持することができる。そして外部からの電力供給が得られる期間では、外部より供給される電力でサンプルホールド回路に保持しておいたアナログ電圧を順にＡ／Ｄ変換してメモリ回路に保持、あるいは上位機器に出力する構成とする。

外部からの電力供給がない場合には、Ａ／Ｄ変換回路を停止して、センサ信号のサンプリング動作を継続し、外部からの電力供給がある場合には、Ａ／Ｄ変換回路を動作させて、保持しておいたアナログ電圧のＡ／Ｄ変換を行う構成とすることで、一定期間ごとのセンシングデータの取得と、低消費電力化との両立を図ることができる。

図１Ａには、本発明の一態様を説明するための半導体装置１００Ａを図示する。半導体装置１００Ａは、一例として、アンテナ１０１、送受信回路１０２、制御回路１０３、バッテリ１０４、タイマー回路１０５、メモリ回路１０６、Ａ／Ｄ変換回路１０７、サンプルホールド回路１０８およびセンサ１０９を有する。

アンテナ１０１は、ＲＦ信号などの無線信号による信号の伝送、および非接触による給電を行うことができる構成である。信号の伝送方式としては、電磁結合方式、電磁誘導方式またはマイクロ波方式を適用することができる。アンテナの形状、長さ等は、信号の伝送方式、波長等を考慮して適宜設定すればよい。

送受信回路１０２は、アンテナ１０１における無線信号の送受信、および非接触給電によって得られる信号の整流および平滑化を行うための回路である。送受信回路１０２は、例えば、整流回路、変調回路、復調回路、発振回路、定電圧回路（レギュレータ）等を含む構成である。

制御回路１０３は、送受信回路１０２から入力される信号に基づいて、メモリ回路１０６に記憶されたデータを送受信回路１０２に出力するための回路である。制御回路１０３は、送受信回路１０２から入力される信号に基づいて、Ａ／Ｄ変換回路１０７からの信号Ｓ_ＡＤＣをメモリ回路１０６に記憶するための回路である。制御回路１０３は、タイマー回路１０５から出力される信号あるいは送受信回路１０２から入力される信号に基づいて、サンプルホールド回路１０８を制御するための信号Ｓ_Ｗ、Ｓ_Ｒを出力するための回路である。

バッテリ１０４は、一例としては、リチウム電池、リチウムポリマー電池、リチウムイオン電池、ニッケル水素電池、ニカド電池、有機ラジカル電池、鉛蓄電池、空気二次電池、ニッケル亜鉛電池、銀亜鉛電池または、コンデンサー等を適用することができる。

タイマー回路１０５は、時間を計測するための回路である。制御回路１０３は、タイマー回路１０５の計測時間に応じてサンプルホールド回路１０８を制御するための信号Ｓ_Ｗ、Ｓ_Ｒを出力することができる。またタイマー回路１０５の出力信号に応じて、メモリ回路１０６、Ａ／Ｄ変換回路１０７、サンプルホールド回路１０８およびセンサ１０９のパワーゲーティングあるいは間欠動作を行う電源制御回路を設ける構成が好ましい。当該構成とすることで電源電圧の供給を遮断する期間を設定することができるため、低消費電力化を図ることができる。

メモリ回路１０６は、Ａ／Ｄ変換回路１０７からの信号Ｓ_ＡＤＣを記憶するための回路である。メモリ回路を構成するメモリ素子としては、例えば、ＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ、抵抗変化型メモリともいう）、ＰＲＡＭ（Ｐｈａｓｅ ｃｈａｎｇｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＭＲＡＭ（ＭａｇｎｅｔｏｒｅｓｉｓｔｉＶｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ、磁気抵抗型メモリともいう）、またはフラッシュメモリなどの不揮発性メモリを有していてもよい。またＯＳトランジスタを用いたメモリを有していてもよい。

Ａ／Ｄ変換回路１０７は、アナログ電圧の信号Ｓ_ＳＨをデジタルの信号Ｓ_ＡＤＣに変換するための回路である。Ａ／Ｄ変換回路１０７としては、例えば、並列比較方式Ａ／Ｄ変換回路、パイプライン方式Ａ／Ｄ変換回路、逐次比較方式Ａ／Ｄ変換回路、デルタシグマ方式Ａ／Ｄ変換回路、二重積分方式Ａ／Ｄ変換回路等から任意で選択すればよい。

センサ１０９は、環境をモニタする各種のセンサ（光センサ、熱センサ、湿度センサ、ガスセンサ、臭気センサ、振動センサ、加速度センサ、歪みセンサなど）、および各種の生体センサなどを用いることができる。図１Ａに図示するようなセンサ付きの半導体装置は、無線信号による電力供給が行われる。建造物や、人体にチップを埋め込んで一定期間毎にセンサによる測定が行われることが想定されるため、目的に応じた一または複数のセンサを適用することが好ましい。

図１Ｂでは、サンプルホールド回路１０８の構成について示す。サンプルホールド回路１０８は、選択回路１１１、複数の信号保持回路１１２、選択回路１１３を有する。

選択回路１１１（第１選択回路ともいう）は、センサ１０９が出力する信号Ｓ_ＳＮＳを複数の信号保持回路１１２に振り分けるデマルチプレクサとしての機能を有する。選択回路１１１が有するトランジスタはスイッチの機能を有し、信号Ｓ_Ｗによってオンまたはオフが制御される。選択回路１１１は、一例として、ｎチャネル型のトランジスタで構成する。この場合、選択回路１１１が有するトランジスタは、ゲートにＨレベルの電位が入力されることでオンとなり、Ｌレベルの電位が入力されることでオフとなる。

複数の信号保持回路１１２は、センサ１０９が出力する信号Ｓ_ＳＮＳに応じたアナログ電圧を保持し、当該アナログ電圧に応じた電圧を出力する機能を有する。信号保持回路１１２には、所定の時刻に選択回路１１１が有するスイッチをオンにして信号Ｓ_ＳＮＳをサンプリングすることで、所定の時刻にセンサ１０９が出力したアナログ電圧が書き込まれる。信号保持回路１１２へのアナログ電圧の書き込みは、信号Ｓ_ＷをＨレベルとすることで制御することができる。また信号保持回路１１２におけるアナログ電圧の保持は、信号Ｓ_ＷをＬレベルとすることで制御することができる。

なお複数の信号保持回路１１２にはそれぞれ、異なるタイミングにおける、信号Ｓ_ＷをＨレベルとした時刻での信号Ｓ_ＳＮＳに基づくアナログ電圧が書き込まれる。そして、信号Ｓ_ＷをＬレベルとすることで当該アナログ電圧が保持される。すなわち複数の信号保持回路１１２ではそれぞれ、センサ１０９が出力する信号Ｓ_ＳＮＳを異なるタイミングで取得していき、当該信号Ｓ_ＳＮＳに応じた電圧を保持することができる。そのため複数の信号保持回路１１２では、次々と信号Ｓ_ＳＮＳのサンプリングを行うことで、センサ１０９から出力される信号Ｓ_ＳＮＳに基づくアナログ電圧を所定の時刻に取得し、保持することができる。

また複数の信号保持回路１１２は、保持したアナログ電圧を増幅して出力する機能を有する。一例としては、複数の信号保持回路１１２はそれぞれソースフォロワ回路を有し、当該ソースフォロワ回路等を介して保持したアナログ電圧に応じた電圧を出力する機能を有する。

選択回路１１３（第２選択回路ともいう）は、複数の信号保持回路１１２に保持したアナログ電圧のいずれか一を選択して異なるタイミングで出力するマルチプレクサとしての機能を有する。選択回路１１３が有するトランジスタはスイッチの機能を有し、信号Ｓ_Ｒによってオンまたはオフが制御される。選択回路１１３は、一例として、ｎチャネル型のトランジスタで構成する。この場合、選択回路１１３が有するトランジスタは、ゲートにＨレベルの電位が入力されることでオンとなり、ゲートにＬレベルの電位が入力されることでオフとなる。

選択回路１１３は、信号保持回路１１２のいずれか一を選択して、当該信号保持回路１１２に保持されたアナログ電圧に応じた電圧を信号Ｓ_ＳＨとして出力する。信号Ｓ_ＳＨは所定の時刻にサンプリングしたセンサ１０９が出力する信号Ｓ_ＳＮＳのいずれか一に対応する信号である。つまり選択回路１１３では、信号Ｓ_Ｒを選択することで所定の時刻にサンプリングされた信号Ｓ_ＳＮＳを、信号Ｓ_ＳＨとして選択的に出力することができる。

図１Ｃには、２つの信号保持回路１１２を有するサンプルホールド回路１０８の具体的な回路図の構成例を図示している。図１Ｃのサンプルホールド回路１０８は、トランジスタ１２１乃至１２４で構成される。

なお信号保持回路１１２のうち１つを特定する必要がないときは、信号保持回路１１２の符号を用いて説明し、任意の信号保持回路１１２を指すときには信号保持回路１１２＿１、信号保持回路１１２＿２などの符号を用いて説明する。他の要素についても同様であり、複数の要素を区別するために、「＿２」、あるいは「［１］」等を符号に付して用いる。

図１Ｃは、選択回路１１１を構成するトランジスタ１２１、信号保持回路１１２を構成するトランジスタ１２１、トランジスタ１２２、およびトランジスタ１２３、並びに選択回路１１３を構成するトランジスタ１２４、を図示している。トランジスタ１２１乃至１２４は、ｎチャネル型のトランジスタとしている。

図１Ｃは、信号Ｓ_Ｗとして、信号Ｓ_Ｗ＿１および信号Ｓ_Ｗ＿２を図示している。信号Ｓ_Ｗ＿１および信号Ｓ_Ｗ＿２は、異なるタイミングで信号Ｓ_ＳＮＳをサンプリングするための信号である。

図１Ｃは、選択回路１１１でサンプリングされたアナログ電圧を保持するノードＦ＿１およびＦ＿２を図示している。また図１ＣではノードＦ＿１およびＦ＿２がソースフォロワ回路の入力端子であるトランジスタ１２２のゲートに接続される構成を図示している。またソースフォロワ回路のバイアス電圧Ｖ_Ｂがトランジスタ１２３のゲートに印加される構成を図示している。なおノードＦ＿１およびＦ＿２には、容量素子が接続される構成を図示しているが、トランジスタ１２２のゲート容量を十分大きくとるなどの構成とすることで省略することもできる。ソースフォロワ回路があることで、後段にある選択回路１１３への電荷供給能力を高めることができる。またＯＳトランジスタは環境温度の変化に対するトランジスタの電気特性の変動が小さい。そのため、ソースフォロワ回路をＯＳトランジスタで構成することで、外界温度の変化が大きい環境下において流れるリーク電流を低減することができる。

図１Ｃは、選択回路１１３に入力される信号Ｓ_Ｒとして、信号Ｓ_Ｒ＿１および信号Ｓ_Ｒ＿２を図示している。信号Ｓ_Ｒ＿１および信号Ｓ_Ｒ＿２は、サンプリングしたアナログ電圧に相当するノードＦ＿１およびＦ＿２の電圧を選択して出力することで、所定の時刻にサンプリングされた信号Ｓ_ＳＮＳに応じた信号Ｓ_ＳＨを出力することができる。

トランジスタ１２１乃至１２４は、ＯＳトランジスタで構成される。ＯＳトランジスタをサンプルホールド回路１０８が有するトランジスタに用いる構成とすることで、オフ時にソースとドレイン間を流れるリーク電流（以下、オフ電流）が極めて低いことを利用して、センサ１０９が出力する信号Ｓ_ＳＮＳをサンプリングして得られるアナログ電圧を信号保持回路１１２に保持させることができる。そのため、アナログ電圧の取得後、すぐにＡ／Ｄ変換せずにアナログ電圧のまま保持させてその後読み出す構成としても、精度の高い出力信号を取得することが可能にでき、無線信号による給電がない期間におけるバッテリ１０４の電力消費を抑制することができる。

加えてＯＳトランジスタを用いた信号保持回路１１２では、電荷の充電又は放電によってアナログ電圧の書き換えおよび読み出しが可能となるため、実質的に無制限回のアナログ電圧の取得および読み出しが可能である。ＯＳトランジスタを用いた信号保持回路は、磁気メモリあるいは抵抗変化型メモリなどのように原子レベルでの構造変化を伴わないため、書き換え耐性に優れている。またＯＳトランジスタを用いた信号保持回路は、繰り返し書き換え動作でもフラッシュメモリのような電子捕獲中心の増加による不安定性が認められない。

またＯＳトランジスタを用いた信号保持回路は、Ｓｉトランジスタを用いた回路上などに自由に配置可能であるため、複数の遅延回路を備える構成とした場合であっても、集積化を容易に行うことができる。またＯＳトランジスタは、Ｓｉトランジスタと同様の製造装置を用いて作製することが可能であるため、低コストで作製可能である。

またＯＳトランジスタは、ゲート電極、ソース電極およびドレイン電極に加えて、バックゲート電極を含むと、４端子の半導体素子とすることができる。ゲート電極またはバックゲート電極に与える電圧に応じて、ソースとドレインとの間を流れる信号の入出力が独立制御可能な電気回路網で構成することができる。そのため、ＬＳＩと同一思考で回路設計を行うことができる。加えてＯＳトランジスタは、高温環境下において、Ｓｉトランジスタよりも優れた電気特性を有する。具体的には、１２５℃以上１５０℃以下といった高温下においてもオン電流とオフ電流の比が大きいため、良好なスイッチング動作を行うことができる。

なお図１Ｃでは信号保持回路１１２として信号保持回路１１２＿１および１１２＿２を図示したが、図２に示すように表すことができる。図２に示すサンプルホールド回路１０８が有する信号保持回路１１２は、一例として、信号保持回路１１２＿１乃至１１２＿Ｎ＋１（Ｎは２以上の自然数）を有する。

図２では、信号Ｓ_ＳＮＳをサンプリングするための信号Ｓ_Ｗを信号Ｓ_Ｗ＿１乃至信号Ｓ_Ｗ＿Ｎ＋１とし、アナログ電圧を保持するノードをノードＦ＿１乃至Ｆ＿Ｎ＋１とし、保持した複数のアナログ電圧を信号Ｓ_ＳＨとして順番に読み出すための信号Ｓ_Ｒを信号Ｓ_Ｒ＿１乃至信号Ｓ_Ｒ＿Ｎ＋１としたサンプルホールド回路１０８の構成例を図示している。図２に図示するサンプルホールド回路は、異なるＮ回のタイミングで信号Ｓ_ＳＮＳのサンプリングを行って信号保持回路１１２のそれぞれにアナログ電圧を保持するとともに、異なるＮ回のタイミングで信号保持回路１１２のそれぞれに保持したアナログ電圧に応じた出力信号を出力する構成である。

図３は、図２に示すサンプルホールド回路１０８で信号Ｓ_ＳＮＳをサンプリングする動作を説明するためのタイミングチャートである。図３では、信号Ｓ_ＳＮＳの波形とともに、信号Ｓ_Ｗ＿１乃至信号Ｓ_Ｗ＿３、信号Ｓ_Ｗ＿Ｎ、信号Ｓ_Ｗ＿Ｎ＋１、ノードＦ＿１乃至Ｆ＿３、ノードＦ＿Ｎ、およびＦ＿Ｎ＋１、並びに信号Ｓ_Ｒ＿１乃至信号Ｓ_Ｒ＿３、信号Ｓ_Ｒ＿Ｎ、信号Ｓ_Ｒ＿Ｎ＋１を図示している。図３では、時刻Ｔ１乃至ＴＮでの動作について説明する。なおタイミングチャートを説明する図において、ハッチングを付した期間は、不定状態を表す期間である。

上述したように時刻Ｔ１で信号Ｓ_Ｗ＿１をＨレベルとし、信号Ｓ_ＳＮＳの電圧Ｖ１をノードＦ＿１に書き込んで信号Ｓ_ＳＮＳのサンプリングが行われる。

期間Ｔ_Ｗをあけた時刻Ｔ２で信号Ｓ_Ｗ＿２をＨレベルとし、信号Ｓ_ＳＮＳの電圧Ｖ２をノードＦ＿２に書き込んで信号Ｓ_ＳＮＳのサンプリングが行われる。

以下、同様に期間Ｔ_Ｗをあけた時刻Ｔ３で信号Ｓ_Ｗ＿３をＨレベルとし、信号Ｓ_ＳＮＳの電圧Ｖ３をノードＦ＿３に書き込んで信号Ｓ_ＳＮＳのサンプリングが行われる。また時刻ＴＮで信号Ｓ_Ｗ＿ＮをＨレベルとし、信号Ｓ_ＳＮＳの電圧ＶＮをノードＦ＿Ｎに書き込んで信号Ｓ_ＳＮＳのサンプリングが行われる。ノードＦ＿１乃至ノードＦ＿Ｎに保持した電圧Ｖ１乃至ＶＮは、信号Ｓ_Ｗ＿１乃至Ｓ_Ｗ＿ＮをＬレベルとすることで保持することができる。

上述した信号Ｓ_Ｗ＿１乃至Ｓ_Ｗ＿Ｎを逐次ＨレベルとすることによるＮ回のサンプリングは、期間Ｔ_ＡＬＬ１に行われる。期間Ｔ_ＷおよびＴ_ＡＬＬ１はバッテリの容量あるいは充電頻度によって設定することが好ましい。例えば、バッテリ容量が大きい、あるいは充電頻度が多い場合、期間Ｔ_Ｗを短く設定することが好ましく、逆にバッテリ容量が小さい、あるいは充電頻度が少ない場合、期間Ｔ_Ｗを長く設定することが好ましい。Ｎ回のサンプリングは、期間Ｔ_ＡＬＬ１を経て行われる。

信号Ｓ_Ｒ＿１乃至信号Ｓ_Ｒ＿３、信号Ｓ_Ｒ＿Ｎ、信号Ｓ_Ｒ＿Ｎ＋１は期間Ｔ_ＡＬＬ１でＬレベルとしておく。信号Ｓ_Ｗ＿Ｎ＋１もＬレベルとし、信号Ｓ_ＳＨが出力されないように制御する。当該動作によりセンサ１０９が出力する信号Ｓ_ＳＮＳをサンプリングする期間において、信号Ｓ_ＳＨを出力することによる消費電力の増加を抑制することができる。

図４は、図２に示すサンプルホールド回路１０８で保持された電圧Ｖ１乃至ＶＮを信号Ｓ_ＳＨとして出力する動作を説明するためのタイミングチャートである。また図４では、信号Ｓ_Ｗ＿１乃至信号Ｓ_Ｗ＿Ｎ＋１、ノードＦ＿１乃至Ｆ＿３、ノードＦ＿Ｎ、およびＦ＿Ｎ＋１、信号Ｓ_Ｒ＿１乃至信号Ｓ_Ｒ＿３、信号Ｓ_Ｒ＿Ｎ、信号Ｓ_Ｒ＿Ｎ＋１、並びに信号Ｓ_ＳＨの時刻ｔ１乃至ｔＮでの動作について説明する。

時刻ｔ１で信号Ｓ_Ｒ＿１をＨレベルとし、ノードＦ＿１の電圧Ｖ１に対応する電圧Ｖ１’を信号Ｓ_ＳＨとして出力する。なお、サンプルホールド回路１０８から電圧Ｖ１に対応する信号Ｓ_ＳＨを出力した後は、信号Ｓ_Ｒ＿１をＬレベルとして、信号Ｓ_ＳＨが出力されないように制御する。なお図４では、信号Ｓ_Ｒ＿１乃至Ｓ_Ｒ＿ＮがＨレベルからＬレベルに変化した後で信号Ｓ_ＳＨが変化しないよう図示しているが、Ａ／Ｄ変換回路１０７における信号Ｓ_ＳＨのＡ／Ｄ変換後であれば別の電位に変化してもよい。

期間Ｔ_Ｒをあけた時刻ｔ２で信号Ｓ_Ｒ＿２をＨレベルとし、ノードＦ＿２の電圧Ｖ２に対応する電圧Ｖ２’を信号Ｓ_ＳＨとして出力する。なお、サンプルホールド回路１０８から電圧Ｖ２に対応する信号Ｓ_ＳＨを出力した後は、信号Ｓ_Ｒ＿２をＬレベルとして、信号Ｓ_ＳＨが出力されないように制御する。

以下、同様に期間Ｔ_Ｒをあけた時刻ｔ３で信号Ｓ_Ｒ＿３をＨレベルとし、ノードＦ＿３の電圧Ｖ３に対応する電圧Ｖ３’を信号Ｓ_ＳＨとして出力する。なお、サンプルホールド回路１０８から電圧Ｖ３に対応する信号Ｓ_ＳＨを出力した後は、信号Ｓ_Ｒ＿３をＬレベルとして、信号Ｓ_ＳＨが出力されないように制御する。また時刻ｔＮで信号Ｓ_Ｒ＿ＮをＨレベルとし、ノードＦ＿Ｎの電圧ＶＮに対応する電圧ＶＮ’を信号Ｓ_ＳＨとして出力する。なお、サンプルホールド回路１０８から電圧ＶＮに対応する信号Ｓ_ＳＨを出力した後は、信号Ｓ_Ｒ＿ＮをＬレベルとして、信号Ｓ_ＳＨが出力されないように制御する。

上述した信号Ｓ_Ｒ＿１乃至Ｓ_Ｒ＿Ｎを逐次ＨレベルとすることによるＮ回の信号の出力は、期間Ｔ_ＡＬＬ２に行われる。期間Ｔ_Ｒおよび期間Ｔ_ＡＬＬ２は、充電される期間の長さによって設定することが好ましい。また、期間Ｔ_ＡＬＬ２は、期間Ｔ_ＡＬＬ１よりも短い期間とすることが好ましく、換言すれば、期間Ｔ_Ｒは、期間Ｔ_Ｗよりも短い期間とすることが好ましい。期間Ｔ_Ｒおよび期間Ｔ_ＡＬＬ２を短い期間に設定することで、外部から充電が行われている期間内に信号Ｓ_ＳＨの出力を行う構成とすることができる。

なお期間Ｔ_ＡＬＬ２の後は、ノードＦ＿１乃至ノードＦ＿Ｎの電位を初期化する期間Ｔ_ＲＥＳを設けることが好ましい。期間Ｔ_ＲＥＳではセンサ１０９の出力をリセット電圧（例えばグラウンド電位）として信号Ｓ_Ｗ＿１乃至信号Ｓ_Ｗ＿ＮをＨレベルとし、ノードＦ＿１乃至ノードＦ＿Ｎに保持された電荷を放電することができる。

なお期間Ｔ_ＲＥＳの後、外部から充電が行われる場合、外部からの充電が行われなくなる時刻まで、信号Ｓ_ＳＮＳのサンプリングと読み出しを交互に行う期間Ｔ_ＳＥＮとすればよい。期間Ｔ_ＳＥＮでは、例えば信号Ｓ_Ｗ＿Ｎ＋１と信号Ｓ_Ｒ＿Ｎ＋１とを交互にＨレベルとし、ノードＦ＿Ｎ＋１を更新することで信号Ｓ_ＳＨの出力を得る構成とする。

図３及び図４に図示する動作を取り得ることで本発明の一態様の半導体装置１００Ａは、充電するための給電装置がアンテナのそばにない場合、つまりバッテリに蓄えられた電力で半導体装置１００Ａを駆動する場合に、バッテリの電力をセンサの駆動、およびセンサから得られるアナログ電圧をサンプリングするための動作に消費する動作を取る。一方、Ａ／Ｄ変換回路などの他の回路は停止状態とする動作を取る。

上記構成の動作については、図５Ａおよび図６Ａ、図６Ｂ、図６Ｃに図示するブロック図を用いて図示することができる。図５Ａおよび図６Ａ、図６Ｂ、図６Ｃのそれぞれのブロック図では、停止状態、あるいは機能していない構成を点線で図示し、動作する状態として機能している構成を実線で図示している。

図５Ａの半導体装置１００Ａのブロック図は、バッテリ１０４に蓄えられた電力を用いて必要な回路のみを駆動する様子を示している。当該構成とすることで、半導体装置１００Ａ内の停止状態、又は機能していない回路の消費電力を削減し、バッテリによる駆動時間を長くすることができる。給電装置２０が非動作時（図中点線で図示）において、半導体装置１００Ａはバッテリ１０４に蓄えられた電力で動作する。具体的には、バッテリ１０４の電力は、制御回路１０３、バッテリ１０４、タイマー回路１０５、サンプルホールド回路１０８およびセンサ１０９（いずれも実線で図示）に供給される。一方、給電装置２０が非動作時において、バッテリ１０４の電力は、アンテナ１０１、送受信回路１０２、メモリ回路１０６、Ａ／Ｄ変換回路１０７といった各回路（いずれも点線で図示）に供給しない。

図６Ａ、図６Ｂ、図６Ｃは、図５Ａの半導体装置１００Ａの動作を説明するための図である。図６Ａでは、選択回路１１１を制御回路１０３の信号Ｓ_Ｗで制御（＝ＳＥＬ）して、信号保持回路１１２の１つに信号Ｓ_ＳＮＳの信号を電圧Ｄ１として保持させる様子を図示している。なお図６Ａ中、太線矢印で信号の流れを表している。図６Ａでは、選択回路１１３を制御回路１０３の信号Ｓ_Ｒで非選択（＝Ｌ）して、信号Ｓ_ＳＨを出力しない。そのため、Ａ／Ｄ変換回路１０７およびメモリ回路１０６といった回路への電力供給の停止（パワーゲーティング）を行うことができる。その結果、バッテリの電力消費を抑制することができる。

また図６Ａと同様に図６Ｂでは、選択回路１１１を制御回路１０３の信号Ｓ_Ｗで制御（＝ＳＥＬ）して、図６Ａの場合とは別の信号保持回路１１２に信号Ｓ_ＳＮＳの信号を電圧Ｄ２として保持させる様子を図示している。また図６Ｂに図示するように図６Ａでサンプリングした電圧Ｄ１は、上記説明したように信号Ｓ_Ｗの制御で保持され続ける。図６Ｂでは、選択回路１１３を制御回路１０３の信号Ｓ_Ｒで非選択（＝Ｌ）して、信号Ｓ_ＳＨを出力しない。そのため、Ａ／Ｄ変換回路１０７およびメモリ回路１０６といった回路への電力供給の停止（パワーゲーティング）を行うことができる。

また図６Ａ、図６Ｂと同様に図６Ｃでは、選択回路１１１を制御回路１０３の信号Ｓ_Ｗで制御（＝ＳＥＬ）して、図６Ａ、図６Ｂの場合とは別の信号保持回路１１２に信号Ｓ_ＳＮＳの信号を電圧ＤＮとして保持させる様子を図示している。また図６Ｃに図示するように図６Ａ、図６Ｂでサンプリングした電圧Ｄ１、Ｄ２等は、上記説明したように信号Ｓ_Ｗの制御で保持され続ける。図６Ｃでは、選択回路１１３を制御回路１０３の信号Ｓ_Ｒで非選択（＝Ｌ）して、信号Ｓ_ＳＨを出力しない。そのため、Ａ／Ｄ変換回路１０７およびメモリ回路１０６といった回路への電力供給の停止（パワーゲーティング）を行うことができる。図６Ｃの状態は、Ｎ回の信号Ｓ_ＳＮＳのサンプリングが行われ、得られた電圧Ｄ１乃至ＤＮが複数の信号保持回路１１２に保持されている状態となる。

また、図３、図４に図示する動作を取り得ることで本発明の一態様の半導体装置１００Ａは、充電するための給電装置がアンテナのそばにある場合、つまり外部からの電力で半導体装置１００Ａを駆動する場合に、外部からの電力をＡ／Ｄ変換回路などの回路の動作に消費する動作を取る。

上記構成の動作については、図５Ｂ、図７Ａ、図７Ｂ、図７Ｃ、および図８に図示するブロック図を用いて図示することができる。図５Ｂ、図７Ａ、図７Ｂ、図７Ｃ、および図８は、動作する状態として機能している構成を実線で図示したブロック図である。

図５Ｂの半導体装置１００Ａの動作は、給電装置２０から供給される電力を用いて各回路を駆動する期間の動作となる。当該構成とすることで、信号保持回路１１２に保持した電圧Ｄ１乃至ＤＮを順にＡ／Ｄ変換すること、およびＡ／Ｄ変換によって得られた信号Ｓ_ＡＤＣをメモリ回路１０６に書き込むこと、あるいはアンテナ１０１を介して送信するための十分な電力を確保すること、等ができる。

図７Ａ、図７Ｂ、図７Ｃ、および図８は、図５Ｂの半導体装置１００Ａの動作を説明するための図である。図７Ａでは、選択回路１１３を制御回路１０３の信号Ｓ_Ｒで制御（＝ＳＥＬ）して、複数の信号保持回路１１２の１つに保持されている電圧Ｄ１を信号Ｓ_ＳＨとして読み出す様子を図示している。なお図７Ａ中、太線矢印で信号の流れを表している。図７Ａでは、選択回路１１１を制御回路１０３の信号Ｓ_Ｗで非選択（＝Ｌ）して、信号Ｓ_ＳＮＳをサンプリングしない。そのため、電圧Ｄ１乃至ＤＮは、上記説明したように信号Ｓ_Ｗの制御で保持され続ける。Ａ／Ｄ変換回路１０７が非動作時に蓄積した電圧Ｄ１乃至ＤＮをＡ／Ｄ変換して得られる信号Ｓ_ＡＤＣが制御回路１０３あるいはメモリ回路１０６に出力される構成となる。

また図７Ａと同様に図７Ｂでは、選択回路１１３を制御回路１０３の信号Ｓ_Ｒで制御（＝ＳＥＬ）して、複数の信号保持回路１１２の１つに保持されている電圧Ｄ２を信号Ｓ_ＳＨとして読み出す様子を図示している。図７Ｂでは、選択回路１１１を制御回路１０３の信号Ｓ_Ｗで非選択（＝Ｌ）して、信号Ｓ_ＳＮＳをサンプリングしない。そのため電圧Ｄ１乃至ＤＮは、上記説明したように信号Ｓ_Ｗの制御で保持され続ける。

また図７Ａ、図７Ｂと同様に図７Ｃでは、選択回路１１３を制御回路１０３の信号Ｓ_Ｒで制御（＝ＳＥＬ）して、複数の信号保持回路１１２の１つに保持されている電圧ＤＮを信号Ｓ_ＳＨとして読み出す様子を図示している。図７Ｃでは、選択回路１１１を制御回路１０３の信号Ｓ_Ｗで非選択（＝Ｌ）して、信号Ｓ_ＳＮＳをサンプリングしない。そのため電圧Ｄ１乃至ＤＮは、上記説明したように信号Ｓ_Ｗの制御で保持され続ける。

図５Ｂの半導体装置１００Ａのブロック図は、給電装置２０から供給される電力を用いて各回路を駆動する動作を示している。そのため半導体装置１００Ａは、図８に示す模式図のように信号Ｓ_ＳＮＳのサンプリングと、信号Ｓ_ＳＨの出力を交互に行い、Ａ／Ｄ変換された信号Ｓ_ＡＤＣを得る構成とすることができる。

なお給電装置による電力供給がない期間における信号Ｓ_ＳＮＳの定期的なサンプリングは、タイマー回路１０５等の出力信号を用いて制御信号が各回路を制御する構成とすればよい。一例として、各回路のパワーゲーティングについて図９Ａ、図９Ｂを参照して説明する。

図９Ａには、図１Ａで図示したアンテナ１０１、送受信回路１０２、制御回路１０３、バッテリ１０４、タイマー回路１０５、メモリ回路１０６、Ａ／Ｄ変換回路１０７、サンプルホールド回路１０８およびセンサ１０９の他、給電装置２０、電源制御回路１４２および切り替えスイッチ１４３を図示している。また図９Ａでは、送受信回路１０２内に定電圧回路１４１を図示している。

図９Ａは、給電装置２０から半導体装置１００Ａに、無線信号による電力供給のない状態を表している。この状態では、上述したように半導体装置１００Ａ内の回路には、バッテリ１０４が出力する電圧Ｖ_ＢＴが供給される。図９Ａ中、太線実線で各回路への電圧の供給状態を表している。また半導体装置１００Ａ内の回路には、無線信号を基に生成される電圧が供給されるが、図９Ａの状態では、無線信号の供給がないため、点線で各回路への電圧の供給がない様子を表している。

電源制御回路１４２は、タイマー回路１０５の計測時間に応じて切り替えスイッチ１４３を制御するための信号Ｓ_ＰＧを出力する。電源制御回路１４２が出力する信号Ｓ_ＰＧは、図９Ａにおいて、バッテリ１０４の電力を制御回路１０３、サンプルホールド回路１０８およびセンサ１０９（いずれも実線で図示）に供給し、アンテナ１０１、送受信回路１０２、メモリ回路１０６、Ａ／Ｄ変換回路１０７といった各回路（いずれも点線で図示）に供給しないように切り替えスイッチ１４３を制御する。

図９Ｂは、給電装置２０から半導体装置１００Ａに、無線信号による電力供給のある状態を表している。この状態では、給電装置２０からアンテナ１０１に無線信号Ｓ_ＲＦが供給され、当該無線信号を基に、定電圧回路１４１で電圧Ｖｐが生成される。半導体装置１００Ａ内の回路には、定電圧回路１４１で生成された電圧Ｖｐが供給される。電圧Ｖｐは、バッテリ１０４の充電にも用いられる。

電源制御回路１４２は、定電圧回路１４１からの電圧Ｖｐの供給に応じて切り替えスイッチ１４３を制御するための信号Ｓ_ＰＧを出力する。電源制御回路１４２が出力する信号Ｓ_ＰＧは、図９Ｂにおいて、電圧Ｖｐを制御回路１０３、サンプルホールド回路１０８およびセンサ１０９の他、アンテナ１０１、送受信回路１０２、メモリ回路１０６、Ａ／Ｄ変換回路１０７といった各回路（いずれも実線で図示）に供給するように切り替えスイッチ１４３を制御する。

以上説明した本発明の一態様の半導体装置は、非給電時にＡ／Ｄ変換や信号処理を行わない構成とすることができるため、バッテリのみの電力で動作する半導体装置の消費電力を低減することができる。またオフ電流の低いＯＳトランジスタを用いてサンプリングした信号の電位を保持するため、長期間の信号の保持を行うことができる。またバッテリを介して安定した給電が見込まれる期間のみ、Ａ／Ｄ変換および信号出力する構成とするため、安定した動作を行うことができる。そのため、バッテリを備えたセンサ付きの信号処理装置として機能する半導体装置において、バッテリの充電頻度が少ない環境下においても長時間の駆動を実現可能な、新規な構成の半導体装置を提供することができる。

（実施の形態２）
上記実施の形態１で示した構成とは異なる、本発明の一態様の半導体装置の構成および動作、およびその変形例について、図１０乃至図１４を用いて説明する。

図１０には、本発明の一態様を説明するための半導体装置１００Ｂを図示する。半導体装置１００Ｂは、一例として、アンテナ１０１、送受信回路１０２、制御回路１０３、バッテリ１０４、太陽電池１３１、光検出回路１３２、メモリ回路１０６、Ａ／Ｄ変換回路１０７、サンプルホールド回路１０８およびセンサ１０９を有する。図１Ａで図示する半導体装置１００Ａと異なる点は、タイマー回路１０５を光検出回路１３２とし、太陽電池１３１を追加した点にある。従って、他は実施の形態１と同様に行うことができ、実施の形態１と同一部分又は同様な機能を有する部分の説明は省略する。

光検出回路１３２は、太陽電池１３１における発電量を見積もるための回路である。制御回路１０３は、光検出回路１３２で見積もられる半導体装置１００Ｂ周辺の照度に応じてサンプルホールド回路１０８を制御するための信号Ｓ_Ｗ、Ｓ_Ｒを出力することができる。また光検出回路１３２で見積もられる半導体装置１００Ｂ周辺の照度に応じて、メモリ回路１０６、Ａ／Ｄ変換回路１０７、サンプルホールド回路１０８およびセンサ１０９のパワーゲーティングあるいは間欠動作を行う電源制御回路を設ける構成が好ましい。当該構成とすることで電源電圧の供給を遮断する期間を設定することができるため、低消費電力化を図ることができる。

太陽電池１３１は光電変換装置であり、照度に応じて発電可能な機能を有する。太陽電池１３１を備えることで、無線信号による給電をすることなく、屋外等に独立して設置して動作させることが可能である。

本実施の形態で示す半導体装置１００Ｂの構成では、日没等で太陽電池の発電による外部からの電力供給が得られない期間では、バッテリに蓄えられる電力はセンサおよびサンプルホールド回路の駆動に割り当て、Ａ／Ｄ変換回路など電力消費の大きい回路の動作を停止する。センサおよびサンプルホールド回路は定期的に信号を取得し、保持しておく。信号の保持はアナログ電圧として、ＯＳトランジスタを備えたサンプルホールド回路で行う。ＯＳトランジスタは、極めてオフ電流が低く、温度による特性変動も小さいため、定期的にセンシングして得られるアナログ信号を長期間保持し続けることができる。そして太陽電池の発電による外部からの電力供給が得られる期間では、外部より供給される電力でサンプルホールド回路に保持しておいたアナログ電圧を順にＡＤ変換してメモリ回路に保持、あるいは上位機器に出力する構成とする。

照度が小さく、太陽電池による発電量が小さい場合、Ａ／Ｄ変換回路を停止して、センサによるアナログ電圧のサンプリング動作を継続する。照度が大きく、太陽電池による発電量が十分大きい場合、Ａ／Ｄ変換回路を動作させて、保持しておいたアナログ電圧のＡ／Ｄ変換を行う構成とすることで、一定期間ごとのセンシングデータの取得と、低消費電力化との両立を図ることができる。

上記構成の動作については、図１１Ａ、図１１Ｂに図示するブロック図を用いて図示することができる。図１１Ａは、停止状態、あるいは機能していない構成を点線で図示し、動作する状態として機能している構成を実線で図示したブロック図である。

図１１Ａの半導体装置１００Ｂの動作は、バッテリ１０４に蓄えられた電力を用いて各回路を駆動する期間の動作となる。当該構成とすることで、消費電力を削減し、バッテリによる駆動時間を長くすることができる。太陽電池１３１が夜間などで非発電時（図中点線で図示）において、半導体装置１００Ｂはバッテリ１０４に蓄えられた電力で動作する。バッテリ１０４の電力は、制御回路１０３、バッテリ１０４、光検出回路１３２、サンプルホールド回路１０８およびセンサ１０９（いずれも実線で図示）に供給される。一方太陽電池１３１が夜間などで非発電時において、バッテリ１０４の電力は、アンテナ１０１、送受信回路１０２、メモリ回路１０６、Ａ／Ｄ変換回路１０７といった各回路（いずれも点線で図示）に供給しない。

図１１Ｂの半導体装置１００Ｂの動作は、太陽電池１３１が昼間などに発電することで供給される電力を用いて各回路を駆動する期間となる。当該構成とすることで、信号保持回路１１２に保持した電圧Ｄ１乃至ＤＮを順にＡ／Ｄ変換する、およびＡ／Ｄ変換によって得られた信号Ｓ_ＡＤＣをメモリ回路１０６に書き込む、あるいはアンテナ１０１を介して送信するための十分な電力を確保することができる。

なお太陽電池１３１が夜間などで非発電時の期間における信号Ｓ_ＳＮＳの定期的なサンプリングは、光検出回路１３２等の出力信号を用いて制御信号が各回路を制御する構成とすればよい。一例として、各回路のパワーゲーティングについて図１２Ａ、図１２Ｂを参照して説明する。

図１２Ａには、図１０で図示したアンテナ１０１、送受信回路１０２、制御回路１０３、バッテリ１０４、太陽電池１３１、光検出回路１３２、メモリ回路１０６、Ａ／Ｄ変換回路１０７、サンプルホールド回路１０８およびセンサ１０９の他、電源制御回路１４２および切り替えスイッチ１４３を図示している。

図１２Ａは、太陽電池１３１による電力供給のない状態を表している。この状態では、上述したように半導体装置１００Ｂ内の回路には、バッテリ１０４が出力する電圧Ｖ_ＢＴが供給される。図１２Ａ中、太線実線で各回路への電圧の供給状態を表している。また半導体装置１００Ｂ内の回路には、太陽光を基に生成される電圧が供給される。図１２Ａの状態では、太陽電池１３１による電力供給がないため、点線で各回路への電圧の供給がない様子を表している。

電源制御回路１４２は、光検出回路１３２で得られる照度に対応する信号に応じて切り替えスイッチ１４３を制御するための信号Ｓ_ＰＧを出力する。図１２Ａの場合、光検出回路１３２で得られる照度が小さく、太陽電池１３１による電力供給はない。電源制御回路１４２が出力する信号Ｓ_ＰＧは、図１２Ａにおいて、バッテリ１０４の電力を制御回路１０３、サンプルホールド回路１０８およびセンサ１０９（いずれも実線で図示）に供給し、アンテナ１０１、送受信回路１０２、メモリ回路１０６、Ａ／Ｄ変換回路１０７といった各回路（いずれも点線で図示）に供給しないように切り替えスイッチ１４３を制御する。

図１２Ｂは、太陽電池１３１による電力供給のある状態を表している。この状態では、太陽電池１３１からバッテリ１０４に電圧Ｖｐが供給され、バッテリ１０４が充電される。半導体装置１００Ｂ内の回路には、バッテリ１０４から出力する電圧Ｖ_ＢＴが供給される。

電源制御回路１４２は、光検出回路１３２で得られる照度に対応する信号に応じて切り替えスイッチ１４３を制御するための信号Ｓ_ＰＧを出力する。図１２Ｂの場合、光検出回路１３２で得られる照度が大きく、太陽電池１３１による電力供給がある。電源制御回路１４２が出力する信号Ｓ_ＰＧは、図１２Ｂにおいて、電圧Ｖｐを制御回路１０３、サンプルホールド回路１０８およびセンサ１０９の他、アンテナ１０１、送受信回路１０２、メモリ回路１０６、Ａ／Ｄ変換回路１０７といった各回路（いずれも実線で図示）に供給するように切り替えスイッチ１４３を制御する。

図１３Ａ、図１３Ｂには、上述したサンプルホールド回路１０８の各トランジスタに適用可能な回路構成の変形例を示す。

図１Ｃ等において、トランジスタ１２１乃至１２４は、バックゲート電極がないトップゲート構造またはボトムゲート構造のトランジスタとして図示したが、トランジスタ１２１乃至１２４の構造はこれに限らない。例えば、図１３Ａに図示するサンプルホールド回路１０８Ａのように、バックゲート電極を有するトランジスタ１２１Ａ乃至１２４Ａとしてもよい。図１３Ａの構成とすることで、トランジスタ１２１Ａ乃至１２４Ａの状態を外部より制御しやすくすることができる。

例えば、図１３Ｂに図示するサンプルホールド回路１０８Ｂのように、ゲート電極に接続されたバックゲート電極を有するトランジスタ１２１Ｂ乃至１２４Ｂとしてもよい。図１３Ｂの構成とすることで、トランジスタ１２１Ｂ乃至１２４Ｂを流れる電流量を増やすことができる。

図１４には、図１Ｂに図示するサンプルホールド回路１０８の変形例を示す。

図１４に図示するサンプルホールド回路１０８Ｃは、信号Ｓ_ＳＮＳのサンプリングで得られるアナログ電圧を保持するための信号保持回路１１２Ａおよび１１２Ｂを有する。信号保持回路１１２Ａおよび１１２Ｂには、相関のあるアナログ電圧を保持させ、制御回路１０３で信号保持回路１１２Ａおよび１１２Ｂに保持した電圧の差分を演算する構成とする。当該構成とすることで、ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ：相関二重サンプリング）方式によるノイズの除去を行なうことができる。

以上説明した本発明の一態様の半導体装置は、非給電時にＡ／Ｄ変換や信号処理を行わない構成とすることができるため、バッテリのみの電力で動作する半導体装置の消費電力を低減することができる。またオフ電流の低いＯＳトランジスタを用いてサンプリングした信号の電位を保持するため、長期間の信号の保持を行うことができる。またバッテリを介して安定した給電が見込まれる期間のみ、Ａ／Ｄ変換および信号出力する構成とするため、安定した動作を行うことができる。そのため、バッテリを備えたセンサ付きの信号処理装置として機能する半導体装置において、バッテリの充電頻度が少ない環境下においても長時間の駆動を実現可能な、新規な構成の半導体装置を提供することができる。

（実施の形態３）
本実施の形態では、上記実施の形態で説明した半導体装置の構成に適用可能なトランジスタの構成、具体的には異なる電気特性を有するトランジスタを積層して設ける構成について説明する。特に本実施の形態では、半導体装置を構成する遅延回路が有する各トランジスタの構成について説明する。当該構成とすることで、半導体装置の設計自由度を高めることができる。また、異なる電気特性を有するトランジスタを積層して設けることで、半導体装置の集積度を高めることができる。

図１５に示す半導体装置は、トランジスタ３００と、トランジスタ５００と、容量素子６００と、を有している。図１７Ａはトランジスタ５００のチャネル長方向の断面図であり、図１７Ｂはトランジスタ５００のチャネル幅方向の断面図であり、図１７Ｃはトランジスタ３００のチャネル幅方向の断面図である。

トランジスタ５００は、チャネル形成領域に金属酸化物を有するトランジスタ（ＯＳトランジスタ）である。トランジスタ５００は、オフ電流が小さいため、これを半導体装置が有するＯＳトランジスタに用いることにより、長期にわたり書き込んだデータ電圧あるいは電荷を保持することが可能である。つまり、リフレッシュ動作の頻度が少ない、あるいは、リフレッシュ動作を必要としないため、半導体装置の消費電力を低減することができる。

本実施の形態で説明する半導体装置は、図１５に示すようにトランジスタ３００、トランジスタ５００、容量素子６００を有する。トランジスタ５００はトランジスタ３００の上方に設けられ、容量素子６００はトランジスタ３００、及びトランジスタ５００の上方に設けられている。なお、容量素子６００は、メモリ回路ＭＣにおける容量素子Ｃｓなどとすることができる。

トランジスタ３００は、基板３１１上に設けられ、導電体３１６、絶縁体３１５、基板３１１の一部からなる半導体領域３１３、ソース領域又はドレイン領域として機能する低抵抗領域３１４ａ、及び低抵抗領域３１４ｂを有する。なお、トランジスタ３００は、例えば、上記実施の形態におけるＡ／Ｄ変換回路１０７が有するトランジスタ等に適用することができる。

トランジスタ３００は、図１７Ｃに示すように、半導体領域３１３の上面及びチャネル幅方向の側面が絶縁体３１５を介して導電体３１６に覆われている。このように、トランジスタ３００をＦｉｎ型とすることにより、実効上のチャネル幅が増大することによりトランジスタ３００のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ３００のオフ特性を向上させることができる。

なお、トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。

半導体領域３１３のチャネルが形成される領域、その近傍の領域、ソース領域、又はドレイン領域となる低抵抗領域３１４ａ、及び低抵抗領域３１４ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。又は、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。又はＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）としてもよい。

低抵抗領域３１４ａ、及び低抵抗領域３１４ｂは、半導体領域３１３に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、又はホウ素などのｐ型の導電性を付与する元素を含む。

ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、又は金属酸化物材料などの導電性材料を用いることができる。

なお、導電体の材料によって仕事関数が決まるため、当該導電体の材料を選択することで、トランジスタのしきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。

なお、図１５に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。例えば、半導体装置をＯＳトランジスタのみの単極性回路（ｎチャネル型トランジスタのみ、などと同極性のトランジスタを意味する）とする場合、図１６に示すとおり、トランジスタ３００の構成を、酸化物半導体を用いているトランジスタ５００と同様の構成にすればよい。なお、トランジスタ５００の詳細については後述する。

トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６が順に積層して設けられている。

絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。

なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。また、本明細書中において、酸化窒化アルミニウムとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化アルミニウムとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。

絶縁体３２２は、その下方に設けられるトランジスタ３００などによって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。

また、絶縁体３２４には、基板３１１、又はトランジスタ３００などから、トランジスタ５００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。

水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。

水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ）などを用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、膜の表面温度が５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０^１５ａｔｏｍｓ／ｃｍ^２以下、好ましくは５×１０^１５ａｔｏｍｓ／ｃｍ^２以下であればよい。

なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２６の比誘電率は、絶縁体３２４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。

また、絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６には容量素子６００、又はトランジスタ５００と接続する導電体３２８、及び導電体３３０等が埋め込まれている。なお、導電体３２８、及び導電体３３０は、プラグ又は配線としての機能を有する。また、プラグ又は配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、及び導電体の一部がプラグとして機能する場合もある。

各プラグ、及び配線（導電体３２８、導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、又は金属酸化物材料などの導電性材料を、単層又は積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。又は、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。

絶縁体３２６、及び導電体３３０上に、配線層を設けてもよい。例えば、図１５において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、トランジスタ３００と接続するプラグ、又は配線としての機能を有する。なお導電体３５６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。

なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。

なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構造であることが好ましい。

絶縁体３５４、及び導電体３５６上に、配線層を設けてもよい。例えば、図１５において、絶縁体３６０、絶縁体３６２、及び絶縁体３６４が順に積層して設けられている。また、絶縁体３６０、絶縁体３６２、及び絶縁体３６４には、導電体３６６が形成されている。導電体３６６は、プラグ又は配線としての機能を有する。なお導電体３６６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。

なお、例えば、絶縁体３６０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３６６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３６０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。

絶縁体３６４、及び導電体３６６上に、配線層を設けてもよい。例えば、図１５において、絶縁体３７０、絶縁体３７２、及び絶縁体３７４が順に積層して設けられている。また、絶縁体３７０、絶縁体３７２、及び絶縁体３７４には、導電体３７６が形成されている。導電体３７６は、プラグ又は配線としての機能を有する。なお導電体３７６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。

なお、例えば、絶縁体３７０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３７６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３７０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。

絶縁体３７４、及び導電体３７６上に、配線層を設けてもよい。例えば、図１５において、絶縁体３８０、絶縁体３８２、及び絶縁体３８４が順に積層して設けられている。また、絶縁体３８０、絶縁体３８２、及び絶縁体３８４には、導電体３８６が形成されている。導電体３８６は、プラグ又は配線としての機能を有する。なお導電体３８６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。

なお、例えば、絶縁体３８０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３８６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３８０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。

上記において、導電体３５６を含む配線層、導電体３６６を含む配線層、導電体３７６を含む配線層、及び導電体３８６を含む配線層、について説明したが、本実施の形態に係る半導体装置はこれに限られるものではない。導電体３５６を含む配線層と同様の配線層を３層以下にしてもよいし、導電体３５６を含む配線層と同様の配線層を５層以上にしてもよい。

絶縁体３８４上には絶縁体５１０、絶縁体５１２、絶縁体５１４、及び絶縁体５１６が、順に積層して設けられている。絶縁体５１０、絶縁体５１２、絶縁体５１４、及び絶縁体５１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。

例えば、絶縁体５１０、及び絶縁体５１４には、例えば、基板３１１、又はトランジスタ３００を設ける領域などから、トランジスタ５００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。したがって、絶縁体３２４と同様の材料を用いることができる。

水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。

また、水素に対するバリア性を有する膜として、例えば、絶縁体５１０、及び絶縁体５１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。

特に、酸化アルミニウムは、酸素、及びトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中及び作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。

また、例えば、絶縁体５１２、及び絶縁体５１６には、絶縁体３２０と同様の材料を用いることができる。また、これらの絶縁体に、比較的誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５１２、及び絶縁体５１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。

また、絶縁体５１０、絶縁体５１２、絶縁体５１４、及び絶縁体５１６には、導電体５１８、及びトランジスタ５００を構成する導電体（例えば、導電体５０３）等が埋め込まれている。なお、導電体５１８は、容量素子６００、又はトランジスタ３００と接続するプラグ、又は配線としての機能を有する。導電体５１８は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。

特に、絶縁体５１０、及び絶縁体５１４と接する領域の導電体５１８は、酸素、水素、及び水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ３００とトランジスタ５００とは、酸素、水素、及び水に対するバリア性を有する層で、分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。

絶縁体５１６の上方には、トランジスタ５００が設けられている。

図１７Ａ、図１７Ｂに示すように、トランジスタ５００は、絶縁体５１４及び絶縁体５１６に埋め込まれるように配置された導電体５０３と、絶縁体５１６及び導電体５０３の上に配置された絶縁体５２０と、絶縁体５２０の上に配置された絶縁体５２２と、絶縁体５２２の上に配置された絶縁体５２４と、絶縁体５２４の上に配置された酸化物５３０ａと、酸化物５３０ａの上に配置された酸化物５３０ｂと、酸化物５３０ｂ上に互いに離れて配置された導電体５４２ａ及び導電体５４２ｂと、導電体５４２ａ及び導電体５４２ｂ上に配置され、導電体５４２ａと導電体５４２ｂの間に重畳して開口が形成された絶縁体５８０と、開口の底面及び側面に配置された酸化物５３０ｃと、酸化物５３０ｃの形成面に配置された絶縁体５５０と、絶縁体５５０の形成面に配置された導電体５６０と、を有する。

また、図１７Ａ、図１７Ｂに示すように、酸化物５３０ａ、酸化物５３０ｂ、導電体５４２ａ、及び導電体５４２ｂと、絶縁体５８０との間に絶縁体５４４が配置されることが好ましい。また、図１７Ａ、図１７Ｂに示すように、導電体５６０は、絶縁体５５０の内側に設けられた導電体５６０ａと、導電体５６０ａの内側に埋め込まれるように設けられた導電体５６０ｂと、を有することが好ましい。また、図１７Ａ、図１７Ｂに示すように、絶縁体５８０、導電体５６０、及び絶縁体５５０の上に絶縁体５７４が配置されることが好ましい。

なお、以下において、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃをまとめて酸化物５３０という場合がある。

なお、トランジスタ５００では、チャネルが形成される領域と、その近傍において、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物５３０ｂの単層、酸化物５３０ｂと酸化物５３０ａの２層構造、酸化物５３０ｂと酸化物５３０ｃの２層構造、又は４層以上の積層構造を設ける構成にしてもよい。また、トランジスタ５００では、導電体５６０を２層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体５６０が、単層構造であってもよいし、３層以上の積層構造であってもよい。また、図１５、図１７Ａ、図１７Ｂに示すトランジスタ５００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。

ここで、導電体５６０は、トランジスタのゲート電極として機能し、導電体５４２ａ及び導電体５４２ｂは、それぞれソース電極又はドレイン電極として機能する。上記のように、導電体５６０は、絶縁体５８０の開口、及び導電体５４２ａと導電体５４２ｂに挟まれた領域に埋め込まれるように形成される。導電体５６０、導電体５４２ａ及び導電体５４２ｂの配置は、絶縁体５８０の開口に対して、自己整合的に選択される。つまり、トランジスタ５００において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体５６０を位置合わせのマージンを設けることなく形成することができるので、トランジスタ５００の占有面積の縮小を図ることができる。これにより、半導体装置の微細化、高集積化を図ることができる。

さらに、導電体５６０が、導電体５４２ａと導電体５４２ｂの間の領域に自己整合的に形成されるので、導電体５６０は、導電体５４２ａ又は導電体５４２ｂと重畳する領域を有さない。これにより、導電体５６０と導電体５４２ａ及び導電体５４２ｂとの間に形成される寄生容量を低減することができる。よって、トランジスタ５００のスイッチング速度を向上させ、高い周波数特性を有せしめることができる。

導電体５６０は、第１のゲート（トップゲートともいう）電極として機能する場合がある。また、導電体５０３は、第２のゲート（ボトムゲートともいう）電極として機能する場合がある。その場合、導電体５０３に印加する電位を、導電体５６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ５００のしきい値電圧を制御することができる。特に、導電体５０３に負の電位を印加することにより、トランジスタ５００のしきい値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体５０３に負の電位を印加したほうが、印加しない場合よりも、導電体５６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。

導電体５０３は、酸化物５３０、及び導電体５６０と、重なるように配置する。これにより、導電体５６０、及び導電体５０３に電位を印加した場合、導電体５６０から生じる電界と、導電体５０３から生じる電界と、がつながり、酸化物５３０に形成されるチャネル形成領域を覆うことができる。本明細書等において、第１のゲート電極、及び第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造とよぶ。

また、導電体５０３は、導電体５１８と同様の構成であり、絶縁体５１４及び絶縁体５１６の開口の内壁に接して導電体５０３ａが形成され、さらに内側に導電体５０３ｂが形成されている。なお、トランジスタ５００では、導電体５０３ａ及び導電体５０３ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体５０３は、単層、又は３層以上の積層構造として設ける構成にしてもよい。

ここで、導電体５０３ａは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）導電性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）導電性材料を用いることが好ましい。なお、本明細書において、不純物、又は酸素の拡散を抑制する機能とは、上記不純物、又は上記酸素のいずれか一又は、すべての拡散を抑制する機能とする。

例えば、導電体５０３ａが酸素の拡散を抑制する機能を持つことにより、導電体５０３ｂが酸化して導電率が低下することを抑制することができる。

また、導電体５０３が配線の機能を兼ねる場合、導電体５０３ｂは、タングステン、銅、又はアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。その場合、導電体５０３ａは、必ずしも設けなくともよい。なお、導電体５０３ｂを単層で図示したが、積層構造としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層としてもよい。

絶縁体５２０、絶縁体５２２、絶縁体５２４、及び絶縁体５５０は、第２のゲート絶縁膜としての機能を有する。

ここで、酸化物５３０と接する絶縁体５２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。つまり、絶縁体５２４には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物５３０に接して設けることにより、酸化物５３０中の酸素欠損を低減し、トランジスタ５００の信頼性を向上させることができる。

過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０^１８ａｔｏｍｓ／ｃｍ^３以上、好ましくは１．０×１０^１９ａｔｏｍｓ／ｃｍ^３以上、さらに好ましくは２．０×１０^１９ａｔｏｍｓ／ｃｍ^３以上、又は３．０×１０^２０ａｔｏｍｓ／ｃｍ^３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、又は１００℃以上４００℃以下の範囲が好ましい。

また、絶縁体５２４が、過剰酸素領域を有する場合、絶縁体５２２は、酸素（例えば、酸素原子、酸素分子など）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。

絶縁体５２２が、酸素や不純物の拡散を抑制する機能を有することで、酸化物５３０が有する酸素は、絶縁体５２０側へ拡散することがなく、好ましい。また、導電体５０３が、絶縁体５２４や、酸化物５３０が有する酸素と反応することを抑制することができる。

絶縁体５２２は、例えば、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ_３）、又は（Ｂａ，Ｓｒ）ＴｉＯ_３（ＢＳＴ）などのいわゆるｈｉｇｈ－ｋ材料を含む絶縁体を単層又は積層で用いることが好ましい。トランジスタの微細化、及び高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁膜として機能する絶縁体にｈｉｇｈ－ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。

特に、不純物、及び酸素などの拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料であるアルミニウム、ハフニウムの一方又は双方の酸化物を含む絶縁体を用いるとよい。アルミニウム、ハフニウムの一方又は双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体５２２を形成した場合、絶縁体５２２は、酸化物５３０からの酸素の放出や、トランジスタ５００の周辺部から酸化物５３０への水素等の不純物の混入を抑制する層として機能する。

又は、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。又はこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコン又は窒化シリコンを積層して用いてもよい。

また、絶縁体５２０は、熱的に安定していることが好ましい。例えば、酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため、好適である。また、ｈｉｇｈ－ｋ材料の絶縁体を酸化シリコン、または酸化窒化シリコンと組み合わせることで、熱的に安定かつ比誘電率の高い積層構造の絶縁体５２０を得ることができる。

なお、図１７Ａ、図１７Ｂのトランジスタ５００では、３層の積層構造からなる第２のゲート絶縁膜として、絶縁体５２０、絶縁体５２２、及び絶縁体５２４が図示されているが、第２のゲート絶縁膜は、単層、２層、又は４層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。

トランジスタ５００は、チャネル形成領域を含む酸化物５３０に、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、酸化物５３０として、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウムなどから選ばれた一種、又は複数種）等の金属酸化物を用いるとよい。特に、酸化物５３０として適用できるＩｎ－Ｍ－Ｚｎ酸化物は、実施の形態４で説明するＣＡＡＣ－ＯＳ、ＣＡＣ－ＯＳであることが好ましい。また、酸化物５３０として、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物を用いてもよい。

また、トランジスタ５００には、キャリア濃度の低い金属酸化物を用いることが好ましい。金属酸化物のキャリア濃度を低くする場合においては、金属酸化物中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性という。なお、金属酸化物中の不純物としては、例えば、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。

特に、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、金属酸化物中に酸素欠損を形成する場合がある。金属酸化物中のチャネル形成領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となる場合がある。さらに、酸素欠損に水素が入った欠陥はドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。従って、水素が多く含まれている金属酸化物を用いたトランジスタは、ノーマリーオン特性となりやすい。

酸素欠損に水素が入った欠陥は、金属酸化物のドナーとして機能しうる。しかしながら、当該欠陥を定量的に評価することは困難である。そこで、金属酸化物においては、ドナー濃度ではなく、キャリア濃度で評価される場合がある。よって、本明細書等では、金属酸化物のパラメータとして、ドナー濃度ではなく、電界が印加されない状態を想定したキャリア濃度を用いる場合がある。つまり、本明細書等に記載の「キャリア濃度」は、「ドナー濃度」と言い換えることができる場合がある。

よって、金属酸化物を酸化物５３０に用いる場合、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、１×１０^２０ａｔｏｍｓ／ｃｍ^３未満、好ましくは１×１０^１９ａｔｏｍｓ／ｃｍ^３未満、より好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３未満、さらに好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３未満とする。水素などの不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。

また、酸化物５３０に金属酸化物を用いる場合、チャネル形成領域として機能する領域の金属酸化物半導体のキャリア濃度は、１×１０^１８ｃｍ^－３以下であることが好ましく、１×１０^１７ｃｍ^－３未満であることがより好ましく、１×１０^１６ｃｍ^－３未満であることがさらに好ましく、１×１０^１３ｃｍ^－３未満であることがさらに好ましく、１×１０^１２ｃｍ^－３未満であることがさらに好ましい。なお、チャネル形成領域として機能する領域の金属酸化物半導体のキャリア濃度の下限値については、特に限定は無いが、例えば、１×１０^－９ｃｍ^－３とすることができる。

また、酸化物５３０に金属酸化物を用いる場合、導電体５４２（導電体５４２ａ、および導電体５４２ｂ）と酸化物５３０とが接することで、酸化物５３０中の酸素が導電体５４２へ拡散し、導電体５４２が酸化する場合がある。導電体５４２が酸化することで、導電体５４２の導電率が低下する蓋然性が高い。なお、酸化物５３０中の酸素が導電体５４２へ拡散することを、導電体５４２が酸化物５３０中の酸素を吸収する、と言い換えることができる。

また、酸化物５３０中の酸素が導電体５４２（導電体５４２ａ、および導電体５４２ｂ）へ拡散することで、導電体５４２ａと酸化物５３０ｂとの間、および、導電体５４２ｂと酸化物５３０ｂとの間に異層が形成される場合がある。当該異層は、導電体５４２よりも酸素を多く含むため、当該異層は絶縁性を有すると推定される。このとき、導電体５４２と、当該異層と、酸化物５３０ｂとの３層構造は、金属－絶縁体－半導体からなる３層構造とみなすことができ、ＭＩＳ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造と呼ぶ、またはＭＩＳ構造を主としたダイオード接合構造と呼ぶ場合がある。

なお、上記異層は、導電体５４２と酸化物５３０ｂとの間に形成されることに限られず、例えば、異層が、導電体５４２と酸化物５３０ｃとの間に形成される場合や、導電体５４２と酸化物５３０ｂとの間、および導電体５４２と酸化物５３０ｃとの間に形成される場合がある。

また、酸化物５３０においてチャネル形成領域として機能する金属酸化物は、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。

酸化物５３０は、酸化物５３０ｂ下に酸化物５３０ａを有することで、酸化物５３０ａよりも下方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。また、酸化物５３０ｂ上に酸化物５３０ｃを有することで、酸化物５３０ｃよりも上方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。

なお、酸化物５３０は、各金属原子の原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、酸化物５３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物５３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物５３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物５３０ｃは、酸化物５３０ａ又は酸化物５３０ｂに用いることができる金属酸化物を、用いることができる。

また、酸化物５３０ａ及び酸化物５３０ｃの伝導帯下端のエネルギーが、酸化物５３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物５３０ａ及び酸化物５３０ｃの電子親和力が、酸化物５３０ｂの電子親和力より小さいことが好ましい。

ここで、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化又は連続接合するともいうことができる。このようにするためには、酸化物５３０ａと酸化物５３０ｂとの界面、及び酸化物５３０ｂと酸化物５３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。

具体的には、酸化物５３０ａと酸化物５３０ｂ、酸化物５３０ｂと酸化物５３０ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物５３０ｂがＩｎ－Ｇａ－Ｚｎ酸化物の場合、酸化物５３０ａ及び酸化物５３０ｃとして、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｇａ－Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。

このとき、キャリアの主たる経路は酸化物５３０ｂとなる。酸化物５３０ａ、酸化物５３０ｃを上述の構成とすることで、酸化物５３０ａと酸化物５３０ｂとの界面、及び酸化物５３０ｂと酸化物５３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ５００は高いオン電流を得られる。

酸化物５３０ｂ上には、ソース電極、及びドレイン電極として機能する導電体５４２ａ、及び導電体５４２ｂが設けられる。導電体５４２ａ、及び導電体５４２ｂとしては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、又は上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、窒化タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、又は、酸素を吸収しても導電性を維持する材料であるため、好ましい。更に、窒化タンタルなどの金属窒化物膜は、水素又は酸素に対するバリア性があるため好ましい。

また、図１７Ａでは、導電体５４２ａ、及び導電体５４２ｂを単層構造として示したが、２層以上の積層構造としてもよい。例えば、窒化タンタル膜とタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層してもよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅－マグネシウム－アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造としてもよい。

また、チタン膜又は窒化チタン膜と、そのチタン膜又は窒化チタン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にチタン膜又は窒化チタン膜を形成する三層構造、モリブデン膜又は窒化モリブデン膜と、そのモリブデン膜又は窒化モリブデン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にモリブデン膜又は窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫又は酸化亜鉛を含む透明導電材料を用いてもよい。

また、図１７Ａに示すように、酸化物５３０の、導電体５４２ａ（導電体５４２ｂ）との界面とその近傍には、低抵抗領域として、領域５４３ａ、及び領域５４３ｂが形成される場合がある。このとき、領域５４３ａはソース領域又はドレイン領域の一方として機能し、領域５４３ｂはソース領域又はドレイン領域の他方として機能する。また、領域５４３ａと領域５４３ｂに挟まれる領域にチャネル形成領域が形成される。

酸化物５３０と接するように上記導電体５４２ａ（導電体５４２ｂ）を設けることで、領域５４３ａ（領域５４３ｂ）の酸素濃度が低減する場合がある。また、領域５４３ａ（領域５４３ｂ）に導電体５４２ａ（導電体５４２ｂ）に含まれる金属と、酸化物５３０の成分とを含む金属化合物層が形成される場合がある。このような場合、領域５４３ａ（領域５４３ｂ）のキャリア濃度が増加し、領域５４３ａ（領域５４３ｂ）は、低抵抗領域となる。

絶縁体５４４は、導電体５４２ａ、及び導電体５４２ｂを覆うように設けられ、導電体５４２ａ、及び導電体５４２ｂの酸化を抑制する。このとき、絶縁体５４４は、酸化物５３０の側面を覆い、絶縁体５２４と接するように設けられてもよい。

絶縁体５４４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、ネオジム、ランタン又は、マグネシウムなどから選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。また、絶縁体５４４として、窒化酸化シリコン又は窒化シリコンなども用いることができる。

特に、絶縁体５４４として、アルミニウム、又はハフニウムの一方又は双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウム、及びハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、導電体５４２ａ、及び導電体５４２ｂが耐酸化性を有する材料、又は、酸素を吸収しても著しく導電性が低下しない場合、絶縁体５４４は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。

絶縁体５４４を有することで、絶縁体５８０に含まれる水、及び水素などの不純物が酸化物５３０ｃ、絶縁体５５０を介して、酸化物５３０ｂに拡散することを抑制することができる。また、絶縁体５８０が有する過剰酸素により、導電体５６０が酸化するのを抑制することができる。

絶縁体５５０は、第１のゲート絶縁膜として機能する。絶縁体５５０は、酸化物５３０ｃの内側（上面、及び側面）に接して配置することが好ましい。絶縁体５５０は、上述した絶縁体５２４と同様に、過剰に酸素を含み、かつ加熱により酸素が放出される絶縁体を用いて形成することが好ましい。

具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、及び窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、及び酸化窒化シリコンは熱に対し安定であるため好ましい。

加熱により酸素が放出される絶縁体を、絶縁体５５０として、酸化物５３０ｃの上面に接して設けることにより、絶縁体５５０から、酸化物５３０ｃを通じて、酸化物５３０ｂのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体５２４と同様に、絶縁体５５０中の水又は水素などの不純物濃度が低減されていることが好ましい。絶縁体５５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。

また、絶縁体５５０が有する過剰酸素を、効率的に酸化物５３０へ供給するために、絶縁体５５０と導電体５６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体５５０から導電体５６０への酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体５５０から導電体５６０への過剰酸素の拡散が抑制される。つまり、酸化物５３０へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体５６０の酸化を抑制することができる。当該金属酸化物としては、絶縁体５４４に用いることができる材料を用いればよい。

なお、絶縁体５５０は、第２のゲート絶縁膜と同様に、積層構造としてもよい。トランジスタの微細化、及び高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合があるため、ゲート絶縁膜として機能する絶縁体を、ｈｉｇｈ－ｋ材料と、熱的に安定している材料との積層構造とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、熱的に安定かつ比誘電率の高い積層構造とすることができる。

第１のゲート電極として機能する導電体５６０は、図１７Ａ、図１７Ｂでは２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。

導電体５６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ_２Ｏ、ＮＯ、ＮＯ_２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体５５０に含まれる酸素により、導電体５６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、又は酸化ルテニウムなどを用いることが好ましい。また、導電体５６０ａとして、酸化物５３０に適用できる酸化物半導体を用いることができる。その場合、導電体５６０ｂをスパッタリング法で成膜することで、導電体５６０ａの電気抵抗値を低下させて導電体にすることができる。これをＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。

また、導電体５６０ｂは、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５６０ｂは、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることができる。また、導電体５６０ｂは積層構造としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層構造としてもよい。

絶縁体５８０は、絶縁体５４４を介して、導電体５４２ａ、及び導電体５４２ｂ上に設けられる。絶縁体５８０は、過剰酸素領域を有することが好ましい。例えば、絶縁体５８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、及び窒素を添加した酸化シリコン、空孔を有する酸化シリコン、又は樹脂などを有することが好ましい。特に、酸化シリコン、及び酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、空孔を有する酸化シリコンは、後の工程で、容易に過剰酸素領域を形成することができるため好ましい。

絶縁体５８０は、過剰酸素領域を有することが好ましい。加熱により酸素が放出される絶縁体５８０を、酸化物５３０ｃと接して設けることで、絶縁体５８０中の酸素を、酸化物５３０ｃを通じて、酸化物５３０へと効率良く供給することができる。なお、絶縁体５８０中の水又は水素などの不純物濃度が低減されていることが好ましい。

絶縁体５８０の開口は、導電体５４２ａと導電体５４２ｂの間の領域に重畳して形成される。これにより、導電体５６０は、絶縁体５８０の開口、及び導電体５４２ａと導電体５４２ｂに挟まれた領域に、埋め込まれるように形成される。

半導体装置を微細化するに当たり、ゲート長を短くすることが求められるが、導電体５６０の導電性が下がらないようにする必要がある。そのために導電体５６０の膜厚を大きくすると、導電体５６０はアスペクト比が高い形状となりうる。本実施の形態では、導電体５６０を絶縁体５８０の開口に埋め込むように設けるため、導電体５６０をアスペクト比の高い形状にしても、工程中に導電体５６０を倒壊させることなく、形成することができる。

絶縁体５７４は、絶縁体５８０の上面、導電体５６０の上面、及び絶縁体５５０の上面に接して設けられることが好ましい。絶縁体５７４をスパッタリング法で成膜することで、絶縁体５５０、及び絶縁体５８０へ過剰酸素領域を設けることができる。これにより、当該過剰酸素領域から、酸化物５３０中に酸素を供給することができる。

例えば、絶縁体５７４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、又はマグネシウムなどから選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。

特に、酸化アルミニウムはバリア性が高く、０．５ｎｍ以上３．０ｎｍ以下の薄膜であっても、水素、及び窒素の拡散を抑制することができる。したがって、スパッタリング法で成膜した酸化アルミニウムは、酸素供給源であるとともに、水素などの不純物のバリア膜としての機能も有することができる。

また、絶縁体５７４の上に、層間膜として機能する絶縁体５８１を設けることが好ましい。絶縁体５８１は、絶縁体５２４などと同様に、膜中の水又は水素などの不純物濃度が低減されていることが好ましい。

また、絶縁体５８１、絶縁体５７４、絶縁体５８０、及び絶縁体５４４に形成された開口に、導電体５４０ａ、及び導電体５４０ｂを配置する。導電体５４０ａ及び導電体５４０ｂは、導電体５６０を挟んで対向して設ける。導電体５４０ａ及び導電体５４０ｂは、後述する導電体５４６、及び導電体５４８と同様の構成である。

絶縁体５８１上には、絶縁体５８２が設けられている。絶縁体５８２は、酸素や水素に対してバリア性のある物質を用いることが好ましい。したがって、絶縁体５８２には、絶縁体５１４と同様の材料を用いることができる。例えば、絶縁体５８２には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。

特に、酸化アルミニウムは、酸素、及びトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中及び作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。

また、絶縁体５８２上には、絶縁体５８６が設けられている。絶縁体５８６は、絶縁体３２０と同様の材料を用いることができる。また、これらの絶縁体に、比較的誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５８６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。

また、絶縁体５２０、絶縁体５２２、絶縁体５２４、絶縁体５４４、絶縁体５８０、絶縁体５７４、絶縁体５８１、絶縁体５８２、及び絶縁体５８６には、導電体５４６、及び導電体５４８等が埋め込まれている。

導電体５４６、及び導電体５４８は、容量素子６００、トランジスタ５００、又はトランジスタ３００と接続するプラグ、又は配線としての機能を有する。導電体５４６、及び導電体５４８は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。

続いて、トランジスタ５００の上方には、容量素子６００が設けられている。容量素子６００は、導電体６１０と、導電体６２０、絶縁体６３０とを有する。

また、導電体５４６、及び導電体５４８上に、導電体６１２を設けてもよい。導電体６１２は、トランジスタ５００と接続するプラグ、又は配線としての機能を有する。導電体６１０は、容量素子６００の電極としての機能を有する。なお、導電体６１２、及び導電体６１０は、同時に形成することができる。

導電体６１２、及び導電体６１０には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、又は上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。

図１５では、導電体６１２、及び導電体６１０は単層構造を示したが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、及び導電性が高い導電体に対して密着性が高い導電体を形成してもよい。

絶縁体６３０を介して、導電体６１０と重畳するように、導電体６２０を設ける。なお、導電体６２０は、金属材料、合金材料、又は金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。

導電体６２０、及び絶縁体６３０上には、絶縁体６４０が設けられている。絶縁体６４０は、絶縁体３２０と同様の材料を用いて設けることができる。また、絶縁体６４０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。

本構造を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、微細化又は高集積化を図ることができる。

（実施の形態４）
本実施の形態では、半導体装置の応用例について説明する。

＜電子部品の作製方法例＞
図１８Ａは、電子部品の作製方法例を示すフローチャートである。電子部品は、半導体パッケージ、またはＩＣ用パッケージともいう。以下述べる電子部品は、半導体装置が有する各トランジスタを備えた電子部品に相当する。

トランジスタで構成される半導体装置は、組み立て工程（後工程）を経て、プリント基板に脱着可能な部品が複数合わさることで完成する。後工程については、図１８Ａに示す各工程を経ることで完成させることができる。具体的には、前工程で得られる素子基板が完成（ステップＳＴ７１）した後、基板の裏面を研削する。この段階で基板を薄膜化して、前工程での基板の反り等を低減し、部品の小型化を図る。次に、基板を複数のチップに分離するダイシング工程を行う（ステップＳＴ７２）。

図１８Ｂは、ダイシング工程が行われる前の半導体ウエハ７１００の上面図である。図１８Ｃは、図１８Ｂの部分拡大図である。半導体ウエハ７１００には、複数の回路領域７１０２が設けられている。回路領域７１０２には、本発明の形態に係る半導体装置が設けられている。

複数の回路領域７１０２は、それぞれが分離領域７１０４に囲まれている。分離領域７１０４と重なる位置に分離線（「ダイシングライン」ともいう。）７１０６が設定される。ダイシング工程ＳＴ７２では、分離線７１０６に沿って半導体ウエハ７１００を切断することで、回路領域７１０２を含むチップ７１１０を半導体ウエハ７１００から切り出す。図１８Ｄにチップ７１１０の拡大図を示す。

分離領域７１０４に導電層や半導体層を設けてもよい。分離領域７１０４に導電層や半導体層を設けることで、ダイシング工程時に生じうるＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ）を緩和し、ダイシング工程に起因する歩留まりの低下を防ぐことができる。また、一般にダイシング工程は、基板の冷却、削りくずの除去、帯電防止などを目的として、炭酸ガスなどを溶解させて比抵抗を下げた純水を切削部に供給しながら行なう。分離領域７１０４に導電層や半導体層を設けることで、当該純水の使用量を削減することができる。よって、半導体装置の生産コストを低減することができる。また、半導体装置の生産性を高めることができる。

ステップＳＴ７２を行った後、分離したチップを個々にピックアップしてリードフレーム上に搭載し接合する、ダイボンディング工程を行う（ステップＳＴ７３）。ダイボンディング工程におけるチップとリードフレームとの接着方法は製品に適した方法を選択すればよい。例えば、接着は樹脂やテープによって行えばよい。ダイボンディング工程は、インターポーザ上にチップを搭載し接合してもよい。ワイヤーボンディング工程で、リードフレームのリードとチップ上の電極とを金属の細線（ワイヤー）で電気的に接続する（ステップＳＴ７４）。金属の細線には、銀線や金線を用いることができる。ワイヤーボンディングは、ボールボンディングとウェッジボンディングの何れでもよい。

ワイヤーボンディングされたチップは、エポキシ樹脂等で封止される、モールド工程が施される（ステップＳＴ７５）。モールド工程を行うことで電子部品の内部が樹脂で充填され、機械的な外力による、内蔵される回路部やワイヤーに対するダメージを低減することができ、また水分や埃による特性の劣化を低減することができる。続いて、リードフレームのリードをメッキ処理する。そしてリードを切断及び成形加工する（ステップＳＴ７６）。めっき処理によりリードの錆を防止し、後にプリント基板に実装する際のはんだ付けをより確実に行うことができる。その後、パッケージの表面に印字処理（マーキング）を施す（ステップＳＴ７７）。検査工程（ステップＳＴ７８）を経て、電子部品が完成する（ステップＳＴ７９）。

完成した電子部品の斜視模式図を図１８Ｅに示す。図１８Ｅでは、電子部品の一例として、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）の斜視模式図を示している。図１８Ｅに示すように、電子部品７０００は、リード７００１及びチップ７１１０を有する。

電子部品７０００は、例えばプリント基板７００２に実装される。このような電子部品７０００が複数組み合わされて、それぞれがプリント基板７００２上で電気的に接続されることで電子機器に搭載することができる。完成した回路基板７００４は、電子機器等の内部に設けられる。

電子部品７０００は、センサおよびアンテナ等の部品と組み合わせて、半導体装置を構成することができる。センサを適用可能な形態としては、電子機器やバッテリ等の定期的な監視が必要な電子部品への適用や、構造物や生体などへの埋め込み等を挙げることができる。

＜半導体装置の応用例＞
図１９Ａでは上述の実施の形態で説明した半導体装置の斜視図について示す。図１９Ａに示すように半導体装置８００は、アンテナ８０１、集積回路部８０２、センサ８０５、バッテリ８０６を有する。

アンテナ８０１は、半導体装置８００を用いる国ごとの法律に定められた範囲内で目的に合った大きさ、形状であればよい。

集積回路部８０２は、Ｓｉトランジスタ及びＯＳトランジスタで構成される回路８０３、アンテナとの接続をするための端子部８０４を有する。回路８０３は、Ｓｉトランジスタ及びＯＳトランジスタを形成する前工程を経て形成される。端子部８０４は、ダイシング工程やボンディング工程を経てチップ化する後工程を経て形成される。集積回路部８０２は、上述した電子部品に相当する。

センサ８０５は、熱的、あるいは電磁気学的等の諸情報をアナログデータとして出力する機能を有する回路である。

図１９Ｂには、図１９Ａの半導体装置８００が無線信号８１１を受信する模式図を示す。半導体装置８００は、非給電時にＡ／Ｄ変換や信号処理を行わない構成とすることができるため、バッテリのみの電力で動作する半導体装置の消費電力を低減することができる。またオフ電流の低いＯＳトランジスタを用いてサンプリングした信号の電位を保持するため、長期間の信号の保持を行うことができる。またバッテリを介して安定した給電が見込まれる期間のみ、Ａ／Ｄ変換および信号出力する構成とするため、安定した動作を行うことができる。そのため、バッテリを備えたセンサ付きの信号処理装置として機能する半導体装置において、バッテリの充電頻度が少ない環境下においても長時間の駆動を実現可能な、新規な構成の半導体装置を提供することができる。

このような半導体装置の応用形態としては、図１９Ｃに示す斜視図で説明することができる。例えば、半導体装置８００を物品８２１に貼付、あるいは内部に設置し、外部の質問器８２２から無線信号８１１を送信する。無線信号８１１を受信した半導体装置８００は、センサによって温度等の情報をアナログ電圧としてバッテリ８０６の電力で逐次取得し、質問器８２２から無線信号８１１を受信したタイミングでＡ／Ｄ変換して送信することができる。

図２０Ａおよび図２０Ｂは、本発明の一態様の半導体装置８００における、別の応用形態を説明するための斜視図である。半導体装置９００は、回路基板９０１と、バッテリ９０２と、センサ９０３と、を有する。バッテリ９０２には、ラベル９０４が貼られている。さらに、図２０Ｂに示すように、半導体装置９００は、端子９０６と、端子９０７と、アンテナ９０８と、アンテナ９０９と、を有する。

回路基板９０１は、端子９０５と、集積回路９１０と、を有する。端子９０５は、導線９１３を介して、センサ９０３に接続される。なお、端子９０５の数は２個に限定されず、必要に応じた数だけ設ければよい。

また、回路基板９０１には、トランジスタやダイオードなどの半導体素子、抵抗素子または配線などが形成されていてもよい。

アンテナ９０８およびアンテナ９０９は、コイル状に限定されず、例えば線状、板状であってもよい。

集積回路９１０は、ＳｉトランジスタまたはＯＳトランジスタで構成される回路を有する。

センサ９０３は、熱的、力学的、あるいは電磁気学的等の諸情報をアナログデータとして出力する機能を有する回路である。

半導体装置９００は、アンテナ９０８およびアンテナ９０９と、バッテリ９０２との間に層９１２を有する。層９１２は、例えばバッテリ９０２による電磁界を遮蔽する機能を有する。層９１２としては、例えば磁性体を用いることができる。

半導体装置９００の他の装置への適用例としては、図２１Ａ、図２１Ｂに示す模式図で説明することができる。図２１Ａは自動車９５１の斜視図である。図２１Ｂは、図２１Ａで示した自動車９５１の透視図である。自動車９５１は、動力部９５３に制御信号を与えることで駆動するものである。自動車９５１は、動力部９５３に制御信号を与えるための電力を供給するバッテリ９５５、および制御部９５７を有する。

例えば、半導体装置９００を自動車９５１内部のバッテリ９５５に設置する。ユーザが自動車９５１に搭乗したタイミングで、制御部９５７を起動し、バッテリ９５５の異常検知に関するアナログデータを制御部９５７で収集する。半導体装置９００は、Ａ／Ｄコンバータ等を起動することなく、バッテリ９５５周辺の温度等の情報を取得することができる。上述したようにＡ／Ｄ変換回路を駆動するための消費電力を抑制できるため、停止時におけるバッテリの消耗を低減することができる。

別の半導体装置の応用形態としては、図２２Ａに示す模式図で説明することができる。例えば、トンネル壁面に半導体装置８００を埋め込み、外部から無線信号８１１を送信する。無線信号８１１を受信した半導体装置８００は、センサによってトンネル壁面の情報を取得し、送信することができる。半導体装置８００に、実施の形態１で示した半導体装置を用いることで、トンネル壁面の破損状況を効率よく調査することが可能になる。

また別の無線センサの応用形態としては、図２２Ｂに示す模式図で説明することができる。例えば、橋梁の支柱の壁面に半導体装置８００を埋め込み、外部から無線信号８１１を送信する。無線信号８１１を受信した半導体装置８００は、センサによって橋梁の支柱内の情報を取得し、送信することができる。半導体装置８００に、実施の形態１で示した半導体装置を用いることで、橋梁の支柱内の破損状況を効率よく調査することが可能になる。

また別の無線センサの応用形態としては、図２３Ａに示す模式図で説明することができる。例えば、接着パッド等を用いて人体に半導体装置８００を取り付け、リーダー９２２から無線信号９１１を送信する。無線信号９１１を受信した半導体装置８００は、配線９３２を介して人体に取り付けられた電極９３１等に信号を与えて生体情報等の情報を取得し、送信することができる。取得した情報は、リーダー９２２の表示部９３３で確認することができる。半導体装置８００に、実施の形態１で示した半導体装置を用いることで、人体の生体情報を効率よく取得することが可能になる。

また別の無線センサの応用形態としては、図２３Ｂに示す模式図で説明することができる。例えば、筐体９４１に収められた半導体装置８００を人体内に埋め込み、体外のリーダー９２２から無線信号９１１を送信する。無線信号９１１を受信した半導体装置８００は、生体情報等の情報を取得し、送信することができる。取得した情報は、リーダー９２２の表示部９３３で確認することができる。半導体装置８００に、実施の形態１で示した半導体装置を用いることで、人体の生体情報を効率よく取得することが可能になる。

（実施の形態５）
本実施の形態では、本発明の一態様の半導体装置を用いることができる市場イメージについて説明する。

＜市場イメージ＞
まず、本発明の一態様の半導体装置を用いることができる市場イメージを図２４に示す。図２４において、領域７０１は、チャネル形成領域に酸化物半導体を有するトランジスタを適用したディスプレイ（Ｄｉｓｐｌａｙ）に応用可能な製品領域（ＯＳ Ｄｉｓｐｌａｙ）を表し、領域７０２は、チャネル形成領域に酸化物半導体を有するトランジスタを適用したＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）をアナログ（ａｎａｌｏｇ）に応用可能な製品領域（ＯＳ ＬＳＩ ａｎａｌｏｇ）を表し、領域７０３は、チャネル形成領域に酸化物半導体を有するトランジスタを適用したＬＳＩをデジタル（ｄｉｇｉｔａｌ）に応用可能な製品領域（ＯＳ ＬＳＩ ｄｉｇｉｔａｌ）を表す。本発明の一態様の半導体装置は、図２４に示す領域７０１、領域７０２、及び領域７０３の３つの領域、別言すると３つの大きな市場に好適に用いることができる。

また、図２４において、領域７０４は、領域７０１と、領域７０２とが重なった領域を表し、領域７０５は、領域７０２と、領域７０３とが重なった領域を表し、領域７０６は、領域７０１と、領域７０３とが重なった領域を表し、領域７０７は、領域７０１と、領域７０２と、領域７０３とが、それぞれ重なった領域を表す。

ＯＳ Ｄｉｓｐｌａｙでは、例えば、Ｂｏｔｔｏｍ Ｇａｔｅ型のＯＳ ＦＥＴ（ＢＧ ＯＳＦＥＴ）、Ｔｏｐ Ｇａｔｅ型のＯＳ ＦＥＴ（ＴＧ ＯＳ ＦＥＴ）などのＦＥＴ構造を好適に用いることができる。なお、Ｂｏｔｔｏｍ Ｇａｔｅ型のＯＳ ＦＥＴには、チャネルエッチ型のＦＥＴ、及びチャネル保護型のＦＥＴも含まれる。また、Ｔｏｐ Ｇａｔｅ型のＯＳ ＦＥＴには、ＴＧＳＡ（Ｔｏｐ Ｇａｔｅ Ｓｅｌｆ－Ａｌｉｇｎｅｄ）型のＦＥＴも含まれる。

また、ＯＳ ＬＳＩ ａｎａｌｏｇ及びＯＳ ＬＳＩ ｄｉｇｉｔａｌでは、例えば、Ｇａｔｅ Ｌａｓｔ型のＯＳ ＦＥＴ（ＧＬ ＯＳ ＦＥＴ）を好適に用いることができる。

なお、上述のトランジスタは、それぞれ、ゲート電極が１つのＳｉｎｇｌｅ Ｇａｔｅ構造のトランジスタ、ゲート電極が２つのＤｕａｌ Ｇａｔｅ構造のトランジスタ、またはゲート電極が３つ以上のトランジスタを含む。また、Ｄｕａｌ Ｇａｔｅ構造のトランジスタの中でも特に、Ｓ－ｃｈａｎｎｅｌ（ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ）構造のトランジスタを用いると好適である。

なお、本明細書等において、Ｓ－ｃｈａｎｎｅｌ構造のトランジスタとは、一対のゲート電極の一方および他方の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を表す。

また、ＯＳ Ｄｉｓｐｌａｙ（領域７０１）に含まれる製品としては、ＬＣＤ（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ）、ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、及びＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を表示デバイスに有する製品が挙げられる。または、上記表示デバイスと、Ｑ－Ｄｏｔ（Ｑｕａｎｔｕｍ Ｄｏｔ）とを組み合わせることも好適である。

なお、本実施の形態において、ＥＬとは、有機ＥＬ、及び無機ＥＬを含む。また、本実施の形態において、ＬＥＤとは、マイクロＬＥＤ、ミニＬＥＤ、及びマクロＬＥＤを含む。なお、本明細書等において、チップの面積が１００００μｍ^２以下の発光ダイオードをマイクロＬＥＤ、チップの面積が１００００μｍ^２より大きく１ｍｍ^２以下の発光ダイオードをミニＬＥＤ、チップの面積が１ｍｍ^２より大きい発光ダイオードをマクロＬＥＤと記す場合がある。

また、ＯＳ ＬＳＩ ａｎａｌｏｇ（領域７０２）に含まれる製品としては、様々な周波数の音域（例えば、周波数が２０Ｈｚ～２０ｋＨｚの可聴音、または２０ｋＨｚ以上の超音波など）に対応する音源定位デバイス、あるいはバッテリ制御用デバイス（バッテリ制御用ＩＣ、バッテリ保護用ＩＣ、またはバッテリマネジメントシステム）などが挙げられる。

また、ＯＳ ＬＳＩ ｄｉｇｉｔａｌ（領域７０３）に含まれる製品としては、メモリデバイス、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）デバイス、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）デバイス、ＦＰＧＡ（ｆｉｅｌｄ－ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ）デバイス、パワーデバイス、ＯＳ ＬＳＩと、Ｓｉ ＬＳＩとを積層または混在させたハイブリッドデバイス、発光デバイスなどが挙げられる。

また、領域７０４に含まれる製品としては、表示領域に赤外線センサ、または近赤外線センサを有する表示デバイス、あるいはＯＳ ＦＥＴを有するセンサ付き信号処理デバイス、または埋め込み型バイオセンサデバイスなどが挙げられる。また、領域７０５に含まれる製品としては、Ａ／Ｄ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ）変換回路などを有する処理回路、あるいは、当該処理回路を有するＡＩ（Ａｒｔｉｆｉｃｉａｌ Ｉｎｔｅｌｌｉｇｅｎｃｅ）デバイスなどが挙げられる。また、領域７０６に含まれる製品としては、Ｐｉｘｅｌ ＡＩ技術が適用された表示デバイスなどが挙げられる。なお、本明細書等において、Ｐｉｘｅｌ ＡＩ技術とは、ディスプレイの画素回路に搭載されたＯＳ ＦＥＴなどにより構成されるメモリを活用する技術をいう。

また、領域７０７に含まれる製品としては、上記領域７０１乃至領域７０６に含まれる、あらゆる製品を組み合わせた複合的な製品が挙げられる。

以上のように、本発明の一態様の半導体装置は、図２４に示すように、あらゆる製品領域に適用することが可能である。すなわち、本発明の一態様の半導体装置は、多くの市場に適用することが可能である。

（本明細書等の記載に関する付記）
以上の実施の形態、及び実施の形態における各構成の説明について、以下に付記する。

各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、構成例を適宜組み合わせることが可能である。

なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うことが出来る。

なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。

なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることが出来る。

また本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立したブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたって一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。

また、図面において、大きさ、層の厚さ、又は領域は、説明の便宜上任意の大きさに示したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期すために模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。

本明細書等において、トランジスタの接続関係を説明する際、「ソース又はドレインの一方」（又は第１電極、又は第１端子）、「ソース又はドレインの他方」（又は第２電極、又は第２端子）という表記を用いる。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。

また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。

また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電圧（接地電圧）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。

なお本明細書等において、「膜」、「層」などの語句は、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。

本明細書等において、スイッチとは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。または、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。

本明細書等において、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとの間の距離をいう。

本明細書等において、チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。

本明細書等において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在するとき、ＡとＢとの電気信号の授受を可能とするものをいう。

Ｆ＿Ｎ：ノード、Ｆ＿１：ノード、Ｆ＿２：ノード、Ｆ＿３：ノード、Ｓ_Ｒ＿１：信号、Ｓ_Ｒ＿２：信号、Ｓ_Ｒ＿３：信号、ＳＴ７２：ダイシング工程、Ｓ_Ｗ＿１：信号、Ｓ_Ｗ＿２：信号、Ｓ_Ｗ＿３：信号、ｔ１：時刻、ｔ２：時刻、ｔ３：時刻、Ｔ１：時刻、Ｔ２：時刻、Ｔ３：時刻、ｔＮ：時刻、ＴＮ：時刻、２０：給電装置、１００Ａ：半導体装置、１００Ｂ：半導体装置、１０１：アンテナ、１０２：送受信回路、１０３：制御回路、１０４：バッテリ、１０５：タイマー回路、１０６：メモリ回路、１０７：Ａ／Ｄ変換回路、１０８：サンプルホールド回路、１０８Ａ：サンプルホールド回路、１０８Ｂ：サンプルホールド回路、１０８Ｃ：サンプルホールド回路、１０９：センサ、１１１：選択回路、１１２：信号保持回路、１１２＿Ｎ：信号保持回路、１１２＿１：信号保持回路、１１２＿２：信号保持回路、１１２Ａ：信号保持回路、１１３：選択回路、１２１：トランジスタ、１２１Ａ：トランジスタ、１２１Ｂ：トランジスタ、１２２：トランジスタ、１２３：トランジスタ、１２４：トランジスタ、１２４Ａ：トランジスタ、１２４Ｂ：トランジスタ、１３１：太陽電池、１３２：光検出回路、１４１：定電圧回路、１４２：電源制御回路、１４３：スイッチ、３００：トランジスタ、３１１：基板、３１３：半導体領域、３１４ａ：低抵抗領域、３１４ｂ：低抵抗領域、３１５：絶縁体、３１６：導電体、３２０：絶縁体、３２２：絶縁体、３２４：絶縁体、３２６：絶縁体、３２８：導電体、３３０：導電体、３５０：絶縁体、３５２：絶縁体、３５４：絶縁体、３５６：導電体、３６０：絶縁体、３６２：絶縁体、３６４：絶縁体、３６６：導電体、３７０：絶縁体、３７２：絶縁体、３７４：絶縁体、３７６：導電体、３８０：絶縁体、３８２：絶縁体、３８４：絶縁体、３８６：導電体、５００：トランジスタ、５０３：導電体、５０３ａ：導電体、５０３ｂ：導電体、５１０：絶縁体、５１２：絶縁体、５１４：絶縁体、５１６：絶縁体、５１８：導電体、５２０：絶縁体、５２２：絶縁体、５２４：絶縁体、５３０：酸化物、５３０ａ：酸化物、５３０ｂ：酸化物、５３０ｃ：酸化物、５４０ａ：導電体、５４０ｂ：導電体、５４２：導電体、５４２ａ：導電体、５４２ｂ：導電体、５４３ａ：領域、５４３ｂ：領域、５４４：絶縁体、５４６：導電体、５４８：導電体、５５０：絶縁体、５６０：導電体、５６０ａ：導電体、５６０ｂ：導電体、５７４：絶縁体、５８０：絶縁体、５８１：絶縁体、５８２：絶縁体、５８６：絶縁体、６００：容量素子、６１０：導電体、６１２：導電体、６２０：導電体、６３０：絶縁体、６４０：絶縁体、７０１：領域、７０２：領域、７０３：領域、７０４：領域、７０５：領域、７０６：領域、７０７：領域、８００：半導体装置、８０１：アンテナ、８０２：集積回路部、８０３：回路、８０４：端子部、８０５：センサ、８０６：バッテリ、８１１：無線信号、８２１：物品、８２２：質問器、９００：半導体装置、９０１：回路基板、９０２：バッテリ、９０３：センサ、９０４：ラベル、９０５：端子、９０６：端子、９０７：端子、９０８：アンテナ、９０９：アンテナ、９１０：集積回路、９１１：無線信号、９１２：層、９１３：導線、９２２：リーダー、９３１：電極、９３２：配線、９３３：表示部、９４１：筐体、９５１：自動車、９５３：動力部、９５５：バッテリ、９５７：制御部、７０００：電子部品、７００１：リード、７００２：プリント基板、７００４：回路基板、７１００：半導体ウエハ、７１０２：回路領域、７１０４：分離領域、７１０６：分離線、７１１０：チップ

Claims (9)

1. センサと、
   前記センサのセンサ信号が入力されるサンプルホールド回路と、
   前記サンプルホールド回路の出力信号が入力されるアナログデジタル変換回路と、
   制御回路と、
   バッテリと、
   アンテナと、を有し、
   前記サンプルホールド回路は、第１選択回路と、複数の信号保持回路と、第２選択回路と、を有し、
   前記制御回路は、前記バッテリより電力が供給される第１の期間において、前記第１選択回路で前記センサ信号に応じた電位を前記複数の信号保持回路に順に保持する制御を行い、前記アンテナを介して外部より電力が供給される第２の期間において、前記第２選択回路で前記複数の信号保持回路に保持した前記電位に基づく前記出力信号を出力する制御を行う半導体装置。
2. センサと、
   前記センサのセンサ信号が入力されるサンプルホールド回路と、
   前記サンプルホールド回路の出力信号が入力されるアナログデジタル変換回路と、
   制御回路と、
   バッテリと、
   光電変換装置と、を有し、
   前記サンプルホールド回路は、第１選択回路と、複数の信号保持回路と、第２選択回路と、を有し、
   前記制御回路は、前記バッテリより電力が供給される第１の期間において、前記第１選択回路で前記センサ信号に応じた電位を前記複数の信号保持回路に順に保持する制御を行い、前記光電変換装置より電力が供給される第２の期間において、前記第２選択回路で前記複数の信号保持回路に保持した前記電位に基づく前記出力信号を出力する制御を行う半導体装置。
3. 請求項１または２において、
   前記サンプルホールド回路は、第１乃至第４トランジスタを有し、
   前記第１乃至前記第４トランジスタは、チャネル形成領域に酸化物半導体を有する半導体層を有する半導体装置。
4. 請求項３において、
   前記第１トランジスタは、前記第１選択回路における選択スイッチとして機能する半導体装置。
5. 請求項３において、
   前記信号保持回路は、前記第１および前記第２トランジスタを有し、
   前記第２トランジスタのゲートは、前記第１トランジスタのソース又はドレインの一方に電気的に接続され、
   前記第１トランジスタをオフにすることで前記センサ信号に応じた電位を保持する機能を有する半導体装置。
6. 請求項３において、
   前記第２および前記第３トランジスタは、ソースフォロワ回路として機能する半導体装置。
7. 請求項３において、
   前記第４トランジスタは、前記第２選択回路における選択スイッチとして機能する半導体装置。
8. 請求項１において、
   タイマー回路および電源制御回路を有し、
   前記電源制御回路は、前記タイマー回路の出力信号に応じて、前記センサおよび前記第１選択回路を間欠的に動作する制御を行う半導体装置。
9. 請求項２において、
   光検出装置および電源制御回路を有し、
   前記電源制御回路は、前記光検出装置の出力信号に応じて、前記センサおよび前記第１選択回路を間欠的に動作する制御を行う半導体装置。

Images