WO2020009281A1 - 하이브리드 불순물 활성화 방법 - Google Patents

하이브리드 불순물 활성화 방법 Download PDF

Info

Publication number
WO2020009281A1
WO2020009281A1 PCT/KR2018/013140 KR2018013140W WO2020009281A1 WO 2020009281 A1 WO2020009281 A1 WO 2020009281A1 KR 2018013140 W KR2018013140 W KR 2018013140W WO 2020009281 A1 WO2020009281 A1 WO 2020009281A1
Authority
WO
WIPO (PCT)
Prior art keywords
impurity
activation
semiconductor device
impurities
semiconductor
Prior art date
Application number
PCT/KR2018/013140
Other languages
English (en)
French (fr)
Inventor
유현용
김승근
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Publication of WO2020009281A1 publication Critical patent/WO2020009281A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Definitions

  • the present invention relates to a method of activating an impurity, and more particularly, to a method of activating an impurity through two steps, a low temperature process and a laser irradiation process.
  • Impurity doping is performed to reduce power consumption when a semiconductor device such as a metal-oxide-semiconductor FET (MOSFET) operates, and a doping process includes a process of implanting impurity ions and activating impurity ions.
  • MOSFET metal-oxide-semiconductor FET
  • a doping process includes a process of implanting impurity ions and activating impurity ions.
  • defects may occur as the semiconductor structure is changed from polycrystalline to amorphous due to ion implantation energy.
  • the thermal activation method performs heat treatment at a high temperature (700 ° C to 1000 ° C) for a long time to activate impurities and simultaneously cures ( Curing effect can reduce device defects.
  • a high temperature 700 ° C to 1000 ° C
  • Curing effect can reduce device defects.
  • M3D Monolithic 3D
  • an object of the present invention is to provide a hybrid impurity activation method capable of reducing defects caused by impurity injection through curing and at the same time activating impurities.
  • Impurity activation method in a semiconductor device comprises the steps of (a) injecting impurities into the semiconductor substrate, (b) heat treatment the semiconductor substrate at 500 °C to 550 °C the first activation of the impurities And (c) secondly activating the impurities by irradiating a visible light laser to a surface of the semiconductor substrate into which the impurities are injected.
  • Hybrid impurity activation method can simultaneously perform curing and activation of impurities at a low temperature.
  • a high doping concentration can be obtained without deterioration of the lower layer element, and the amount of current can be increased and power consumption can be reduced.
  • FIG. 1 is a flow chart of an impurity activation method according to an embodiment of the present invention.
  • 4A illustrates electrical characteristics of a semiconductor device according to one step activation process.
  • 4B illustrates electrical characteristics of a semiconductor device according to an activation process according to an embodiment of the present invention.
  • Embodiments according to the inventive concept may be variously modified and have various forms, so embodiments are illustrated in the drawings and described in detail herein. However, this is not intended to limit the embodiments in accordance with the concept of the present invention to specific embodiments, and includes modifications, equivalents, or substitutes included in the spirit and scope of the present invention.
  • first or second may be used to describe various components, but the components should not be limited by the terms. The above terms are only for the purpose of distinguishing one component from another, for example, without departing from the scope of the rights according to the inventive concept, the first component may be called a second component, Similarly, the second component may also be referred to as the first component.
  • FIG. 1 is a flow chart of an impurity activation method according to an embodiment of the present invention.
  • the impurity activation method activates impurities in two steps after impurity implantation in order to solve the problem of the existing doping process. Accordingly, the doping concentration of the source and drain regions of the semiconductor switching elements such as, for example, a MOSFET can be increased.
  • the impurity is an impurity ion, which may be a Group 5 element such as P or As for an n-type semiconductor, and a Group 3 element such as B or Ga for a p-type semiconductor, depending on the semiconductor type to be manufactured. .
  • the semiconductor substrate may be made of a semiconductor material such as silicon (Si), germanium (Ge), and silicon-germanium (Si-Ge) or a group III-V semiconductor compound such as GaP, GaAs, and GaSb.
  • a semiconductor material such as silicon (Si), germanium (Ge), and silicon-germanium (Si-Ge) or a group III-V semiconductor compound such as GaP, GaAs, and GaSb.
  • a hard mask or a photoresist may be included in the semiconductor substrate to inject impurities only into a specific region.
  • a step of forming a hard mask or photoresist on the semiconductor substrate may be further performed before the step S100. It may include.
  • the hard mask may be formed by patterning the hard mask layer for impurity implantation, for example, as silicon nitride.
  • step S200 annealing the semiconductor substrate into which impurities are injected is performed through step S100 to first activate the injected impurities.
  • the primary activation of the impurity through the step S200 not only activates the impurity, but also cure to reduce the surface area and internal defects of the semiconductor substrate generated in the step S100.
  • the heat treatment may be performed through spike annealing or rapid thermal annealing (hereinafter, referred to as RTA process) for heat treatment within a short time, and may be preferably performed through an RTA process.
  • RTA process rapid thermal annealing
  • the temperature and time of the heat treatment for the first activation is preferably set to a temperature and time that can minimize the diffusion distance of impurities.
  • the semiconductor device may be further miniaturized.
  • FIG. 2 which illustrates the diffusion depth of impurities according to the first activation
  • the heat treatment process is performed at 900 ° C. for 1 minute
  • diffusion occurs up to 180 [nm]
  • the heat treatment process is performed at 500 ° C. for 1 minute.
  • diffusion hardly occurs at a depth of 20 [nm] or more.
  • the temperature of the heat treatment process for the first activation is preferably performed for 1 minute at 500 °C to 550 °C.
  • the heat treatment process is performed at a temperature of 500 ° C. or less, the above curing is not performed properly, and when the heat treatment process is performed at a temperature of 550 ° C. or more, the depth of diffusion cannot be minimized.
  • the visible light laser is irradiated onto the surface of the semiconductor substrate into which the impurity is implanted to activate the second impurity.
  • the secondary activation of the impurity is performed by using a visible light laser having a wavelength of 380 nm to 800 nm. Perform.
  • a visible light laser instead of an excimer laser, no harmful gas is used, which is environmentally friendly, harmless to the human body, and more economically.
  • the output of the visible light laser is lower than 0.88 [J / cm 2 ] shows a low current value
  • the output of the visible light laser is 0.88 [J / cm 2 If larger, the semiconductor device may be damaged. Accordingly, the output of the visible light laser used for the second activation is preferably 0.88 [J / cm 2 ].
  • the semiconductor device may be a semiconductor device requiring a source / drain region, and may include various semiconductor devices such as MOSFET, FinFET, HEMT, and JFET.
  • FIG. 4A illustrates an electrical characteristic of a semiconductor device according to an activation process of one step
  • FIG. 4B illustrates an electrical characteristic of a semiconductor device according to an activation process according to an embodiment of the present invention.
  • Figure 4b it shows a current value of about three times higher than when performing one step activation process (heat treatment process at 800 °C or 900 °C and visible light laser irradiation).
  • the concentration of the impurity ion implantation showed a higher current value when 1E16cm -2 than in 4E15cm -2, which is the concentration of the implanted dopant ions for the processing of hybrid impurity activation process according to an embodiment of the present invention Higher means higher activation concentration.
  • the impurity activation process of the present invention exhibits a very high doping concentration and step junction even at low temperatures, and thus is applicable to all semiconductor devices and three-dimensional integrated structures requiring high doping.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

반도체 소자에서의 불순물 활성화 방법이 개시된다. 상기 불순물 활성화 방법은 (a) 반도체 기판에 불순물을 주입하는 단계, (b) 상기 반도체 기판을 500℃ 내지 550℃에서 열처리하여 상기 불순물을 제1차 활성화하는 단계, 및 (c) 상기 불순물이 주입된 반도체 기판의 표면에 가시광 레이저를 조사하여 상기 불순물을 제2차 활성화하는 단계를 포함한다.

Description

하이브리드 불순물 활성화 방법
본 발명은 불순물 활성화 방법으로서, 보다 구체적으로 저온 공정과 레이저 조사 공정의 두 단계에 걸쳐 불순물을 활성화하는 방법에 관한 것이다.
불순물의 도핑은 MOSFET(Metal-Oxide-Semiconductor FET)과 같은 반도체 소자가 작동할 때 전력 소모를 감소시키기 위하여 수행되며, 도핑 공정은 불순물 이온을 주입하는 공정과 불순물 이온을 활성화 시키는 공정을 포함한다. 불순물 이온을 주입하는 공정에서는 이온 주입 에너지로 인하여 반도체 구조가 다결정질에서 비정질로 변함에 따라 결함을 야기할 수 있다.
이러한 불순물 이온의 주입을 통한 결함을 제거하고, 불순물 이온을 활성화시키기 위한 방식 중의 하나로서 열 활성화 방식은 고온(700℃ 내지 1000℃)에서 장시간 동안 열처리를 진행하여 불순물을 활성화시킴과 동시에 큐어링(curing) 효과를 통해 소자의 결함을 줄여줄 수 있다. 그러나, 높은 공정 온도로 인해 불순물 원자들의 확산이 의도하지 않은 영역까지 이루어지며, 특히 미세화의 한계를 극복할 3차원 집적 구조인 M3D(Monolithic 3D)에 사용될 경우 하부 층에 있는 소자들의 전기적 열화가 발생하는 문제점이 있다.
한편, 고온이 아닌 저온에서 활성화 공정을 수행하는 경우 불순물들을 대부분 활성화시키지 못할 뿐만 아니라, 낮은 도핑농도로 인해 전류 값이 낮아지고 소자의 성능이 저하되며 전압의 증대를 야기해 전력 소모를 늘리는 문제점이 있다.
불순물 이온을 활성화시키기 위한 열 활성화 방식이 갖는 문제점을 해결하기 위하여, 할로겐 가스를 이용하는 엑시머 레이저(Excimer Laser)를 이용한 활성화 방식이 있다. ArF나 KrF와 같은 엑시머 레이저를 이용하는 경우 불순물을 주입하는 과정에서 발생하는 표면부의 결함을 제거하면서 표면의 불순물을 활성화시킬 수 있다는 장점이 있으나, 가격적인 측면에서 비싸고 사용하는 가스가 유독성을 가지며, 친환경적이지 못하다는 단점이 있다.
이에 따라, 본 발명의 목적은 큐어링을 통해 불순물 주입으로 인해 발생한 결함을 줄여주고 그와 동시에 불순물을 활성화할 수 있는 하이브리드 불순물 활성화 방법을 제공하는 데 있다.
본 발명의 일 실시 예에 따른 반도체 소자에서의 불순물 활성화 방법은 (a) 반도체 기판에 불순물을 주입하는 단계, (b) 상기 반도체 기판을 500℃ 내지 550℃에서 열처리하여 상기 불순물을 제1차 활성화하는 단계, 및 (c) 상기 불순물이 주입된 반도체 기판의 표면에 가시광 레이저를 조사하여 상기 불순물을 제2차 활성화하는 단계를 포함할 수 있다.
본 발명의 일 실시 예에 따른 하이브리드 불순물 활성화 방법은 저온에서 큐어링 및 불순물의 활성화를 동시에 수행할 수 있다.
또한, 3차원 집적 구조의 상부층 소자 형성에 있어서 하부층 소자의 열화없이 높은 도핑 농도를 얻고, 전류량을 증가시키고 전력 소모를 감소시킬 수 있다.
도 1은 본 발명의 일 실시 예에 따른 불순물 활성화 방법의 순서도이다.
도 2는 제1차 활성화에 따른 불순물의 확산 깊이를 도시한 것이다.
도 3은 가시광 레이저 출력에 따른 전기적 특성을 도시한 것이다.
도 4a는 한 단계의 활성화 공정에 따른 반도체 소자의 전기적 특성을 도시한 것이다.
도 4b는 본 발명의 일 실시 예에 따른 활성화 공정에 따른 반도체 소자의 전기적 특성을 도시한 것이다.
도 5는 SIMS 및 SRP 분석의 결과를 도시한 것이다.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시예들에 대해서 특정한 구조적 또는 기능적 설명들은 단지 본 발명의 개념에 따른 실시예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시예들은 다양한 형태로 실시될 수 있으며 본 명세서에 설명된 실시예들에 한정되지 않는다.
본 발명의 개념에 따른 실시예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나 이는 본 발명의 개념에 따른 실시예들을 특정한 개시형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만, 예를 들어 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 표현들, 예를 들어 "~사이에"와 "바로~사이에" 또는 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함으로 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. 이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일 실시 예에 따른 불순물 활성화 방법의 순서도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 불순물 활성화 방법은 기존의 도핑 공정의 문제점을 해결하기 위해 불순물 주입 후 두 단계에 걸쳐서 불순물을 활성화한다. 그에 따라, 예를 들면 MOSFET과 같이 반도체 스위칭 소자들의 소스 및 드레인 영역의 도핑 농도를 증가시킬 수 있다.
S100 단계는 반도체 기판에 불순물을 주입한다. 불순물은 불순물 이온으로서, 제조하고자 하는 반도체 타입에 따라 n형 반도체인 경우 예를 들면 P 또는 As와 같은 5족 원소이고, p형 반도체인 경우 예를 들면 B 또는 Ga와 같은 3족 원소일 수 있다.
여기서, 반도체 기판은 실리콘(Si), 게르마늄(Ge) 및 실리콘-게르마늄(Si-Ge)와 같은 반도체 물질 또는 GaP, GaAs 및 GaSb와 같은 Ⅲ-Ⅴ족 반도체 화합물로 이루어질 수 있다.
한편, 다양한 실시 예에 따라 반도체 기판에는 특정 영역에만 불순물을 주입할 수 있도록 하드 마스크 또는 감광막(photoresist)을 포함할 수 있으며, 이를 위하여 S100 단계 이전에 반도체 기판에 하드 마스크 또는 감광막를 형성하는 단계를 더 포함할 수 있다. 여기서, 하드 마스크는 예를 들면 실리콘 질화물로서 불순물 주입을 위하여 하드 마스크층을 패터닝하여 형성된 것일 수 있다.
S200 단계는 S100 단계를 통해 불순물이 주입된 반도체 기판을 열처리(annealing)하여 주입된 불순물을 제1차 활성화한다. S200 단계를 통한 불순물의 제1차 활성화는 불순물을 활성화할 뿐만 아니라, S100 단계에서 발생한 반도체 기판의 표면적·내부적 결함을 감소시키는 큐어링도 수행한다.
여기서, 열처리는 단시간 내에 열처리하는 스파이크 어닐링(spike annealing) 또는 급속 열처리 공정(rapid thermal annealing, 이하 RTA 공정) 등을 통해 수행될 수 있으며, 바람직하게는 RTA 공정을 통해 수행될 수 있다.
한편, 제1차 활성화를 위한 열처리의 온도 및 시간은 불순물의 확산 거리를 최소화할 수 있는 온도 및 시간으로 설정되는 것이 바람직하다. 제1차 활성화 단계에서 확산 거리를 최소화함으로써 반도체 소자를 보다 미세화할 수 있다.
제1차 활성화에 따른 불순물의 확산 깊이를 도시한 도 2를 참조하면, 900℃에서 1분간 열처리 공정을 수행한 경우 180[nm]까지 확산이 일어나는 반면에, 500℃에서 1분간 열처리 공정을 수행한 경우 20[nm] 이상의 깊이에서는 확산이 거의 일어나지 않는다.
이에 따라, 일 실시 예에 따른 제1차 활성화를 위한 열처리 공정의 온도는 500℃ 내지 550℃에서 1분간 수행되는 것이 바람직하다. 500℃ 이하의 온도에서 열처리 공정이 수행되면 상술한 큐어링이 제대로 이루어지지 못하며, 550℃ 이상의 온도에서 열처리 공정이 수행되면 확산의 깊이를 최소화할 수 없다.
S300 단계는 불순물이 주입된 반도체 기판의 표면에 가시광 레이저를 조사하여 불순물을 제2차 활성화한다.
본 발명의 일 실시 예에 따른 하이브리드 불순물 활성화 방법은 엑시머 레이저를 사용하는 기존의 레이저 활성화 공정과 달리 380[nm] 내지 800[nm]의 파장을 갖는 가시광 레이저를 이용하여 불순물의 제2차 활성화를 수행한다. 엑시머 레이저 대신 가시광 레이저를 사용할 경우 유해한 가스를 사용하지 않아 친환경적이며, 인체에 무해하고 더욱 경제적으로 반도체 소자를 제조할 수 있다.
한편, 가시광 레이저 출력에 따른 전기적 특성을 도시한 도 3을 참조하면, 가시광 레이저의 출력이 0.88[J/cm2] 보다 낮을수록 낮은 전류 값을 나타내며, 가시광 레이저의 출력이 0.88[J/cm2] 보다 큰 경우 반도체 소자가 손상되는 현상이 발생한다. 이에 따라, 제2차 활성화에 사용되는 가시광 레이저의 출력은 0.88[J/cm2]가 바람직하다.
상술한 본 발명의 일 실시 예에 따른 불순물 활성화 방법을 통하여, 불순물의 고도핑이 필요한 반도체 소자를 제조할 수 있다. 여기서, 반도체 소자는 소스/드레인 영역을 필요로 하는 반도체 소자로서 예를 들면 MOSFET, FinFET, HEMT 및 JFET 등의 다양한 반도체 소자를 포함할 수 있다.
이하에서는 본 발명의 일 실시 예에 따른 불순물 활성화 방법을 통하여 제조된 반도체 소자의 전기적 특성을 살펴보기로 한다.
도 4a는 한 단계의 활성화 공정에 따른 반도체 소자의 전기적 특성을 도시한 것이고, 도 4b는 본 발명의 일 실시 예에 따른 활성화 공정에 따른 반도체 소자의 전기적 특성을 도시한 것이다.
도 4a를 참조하면, 불순물 활성화에 있어서 오로지 한 단계의 활성화 공정을 수행하는 경우에 있어서, 일 실시 예에 따라 열처리 공정만을 수행하면 열처리 온도에 따라 대략 270[A/cm2] 내지 400[A/cm2]의 전류 값을 나타낸다. 또한, 가시광 레이저만을 조사하면 열처리 공정만을 수행했을 때보다 더 낮은 전류 값(200[A/cm2])을 나타낸다.
반면에, 도 4b를 참조하면, 한 단계의 활성화 공정(800℃ 또는 900℃에서의 열처리 공정 및 가시광 레이저 조사)을 수행한 경우보다 약 3배 이상의 높은 전류 값을 나타낸다.
또한, 불순물 이온의 주입 농도가 4E15cm-2일 때보다 1E16cm-2일 때 더욱 높은 전류 값을 나타내었으며, 이는 본 발명의 일 실시 예에 따른 하이브리드 불순물 활성화 공정을 진행하기 위한 불순물 이온의 주입 농도가 높을수록 더욱 높은 활성화 농도를 가지는 것을 의미한다.
도 5는 SIMS 및 SRP 분석의 결과를 도시한 것이다.
도 5를 참조하면, 본 발명의 일 실시 예에 따른 불순물 활성화 공정의 경우 SIMS 및 SRP 분석에서 모두 1020cm-3 이상의 표면 도핑 농도와 1021cm-3 이상의 피크 값을 가지는 것을 확인할 수 있으며, 불순물이 깊이 확산되지 않고 대략 50[nm] 내지 100[nm]에서 계단 접합(abrupt junction)을 형성하는 것을 알 수 있다.
상술한 바와 같은 본 발명의 불순물 활성화 공정은 저온에서도 매우 높은 도핑 농도와 계단 접합을 나타내므로, 고도핑을 필요로 하는 모든 반도체 소자와 3차원 집적 구조에도 적용이 가능하다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (6)

  1. (a) 반도체 기판에 불순물을 주입하는 단계;
    (b) 상기 반도체 기판을 500℃ 내지 550℃에서 열처리하여 상기 불순물을 제1차 활성화하는 단계; 및
    (c) 상기 불순물이 주입된 반도체 기판의 표면에 가시광 레이저를 조사하여 상기 불순물을 제2차 활성화하는 단계를 포함하는 반도체 소자에서의 불순물 활성화 방법.
  2. 제1항에 있어서,
    상기 (b) 단계는 RTA(Rapid Thermal Annealing) 공정을 통해 상기 불순물을 제1차 활성화하는 반도체 소자에서의 불순물 활성화 방법.
  3. 제1항에 있어서,
    상기 불순물은 3족 또는 5족 원소인 반도체 소자에서의 불순물 활성화 방법.
  4. 제1항에 있어서,
    상기 (c) 단계는 에너지 밀도가 0.88 J/cm2인 가시광 레이저를 조사하는 반도체 소자에서의 불순물 활성화 방법.
  5. 제1항에 있어서,
    상기 기판은 Si, Ge 및 SiGe 중 어느 하나로 이루어진 반도체 소자에서의 불순물 활성화 방법.
  6. 제1항 내지 제5항의 불순물 활성화 방법에 의해 제조된 반도체 소자.
PCT/KR2018/013140 2018-07-06 2018-10-31 하이브리드 불순물 활성화 방법 WO2020009281A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0078879 2018-07-06
KR1020180078879A KR20200005310A (ko) 2018-07-06 2018-07-06 하이브리드 불순물 활성화 방법

Publications (1)

Publication Number Publication Date
WO2020009281A1 true WO2020009281A1 (ko) 2020-01-09

Family

ID=69059469

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2018/013140 WO2020009281A1 (ko) 2018-07-06 2018-10-31 하이브리드 불순물 활성화 방법

Country Status (2)

Country Link
KR (1) KR20200005310A (ko)
WO (1) WO2020009281A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005406A (ja) * 2003-06-10 2005-01-06 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
JP2011138806A (ja) * 2009-12-25 2011-07-14 Japan Steel Works Ltd:The 半導体基板の製造方法および半導体基板製造装置
JP2013030797A (ja) * 2012-10-03 2013-02-07 Japan Steel Works Ltd:The 半導体デバイスの製造方法および製造装置
JP2013065589A (ja) * 2011-09-15 2013-04-11 Shin Etsu Chem Co Ltd 複合ウェーハの製造方法
KR20130073350A (ko) * 2011-12-23 2013-07-03 엘지전자 주식회사 태양 전지의 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI313059B (ko) 2000-12-08 2009-08-01 Sony Corporatio
KR100898581B1 (ko) 2007-08-30 2009-05-20 주식회사 하이닉스반도체 반도체 소자의 콘택 형성방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005406A (ja) * 2003-06-10 2005-01-06 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
JP2011138806A (ja) * 2009-12-25 2011-07-14 Japan Steel Works Ltd:The 半導体基板の製造方法および半導体基板製造装置
JP2013065589A (ja) * 2011-09-15 2013-04-11 Shin Etsu Chem Co Ltd 複合ウェーハの製造方法
KR20130073350A (ko) * 2011-12-23 2013-07-03 엘지전자 주식회사 태양 전지의 제조 방법
JP2013030797A (ja) * 2012-10-03 2013-02-07 Japan Steel Works Ltd:The 半導体デバイスの製造方法および製造装置

Also Published As

Publication number Publication date
KR20200005310A (ko) 2020-01-15

Similar Documents

Publication Publication Date Title
KR100414736B1 (ko) 반도체소자의 트랜지스터 형성방법
US6124610A (en) Isotropically etching sidewall spacers to be used for both an NMOS source/drain implant and a PMOS LDD implant
US5677224A (en) Method of making asymmetrical N-channel and P-channel devices
KR100268871B1 (ko) 반도체소자의제조방법
KR100768500B1 (ko) 반도체 디바이스의 통합부로서 반도체 기판에 초박막접합을 형성하는 방법
EP0938752A1 (en) Asymmetrical transistor with lightly and heavily doped drain regions and ultra-heavily doped source region
KR20200073715A (ko) 반도체장치 및 그 제조 방법
CN101593681B (zh) 减小nmos器件栅极诱导漏极漏电流的方法
KR20010082008A (ko) 누설 접합부를 위해 완전히 비정질화된 소스 및 드레인
CN202948903U (zh) 晶体管
WO2020009281A1 (ko) 하이브리드 불순물 활성화 방법
KR100650901B1 (ko) 매립 게이트를 갖는 금속 산화물 반도체 트랜지스터
US6284579B1 (en) Drain leakage reduction by indium transient enchanced diffusion (TED) for low power applications
KR100881017B1 (ko) 반도체 소자의 제조 방법
CN102468237B (zh) 半导体器件的制造方法
JPH0434942A (ja) 半導体装置の製造方法
KR100680436B1 (ko) 반도체 소자의 트랜지스터 제조 방법
US9312189B2 (en) Methods for fabricating integrated circuits with improved implantation processes
Kuroi et al. Highly reliable 0.15/spl mu/m MOSFETs with Surface Proximity Gettering (SPG) and nitrided oxide spacer using nitrogen implantation
KR20010065154A (ko) 이중게이트 구조의 트랜지스터 제조방법
CN107785319B (zh) 半导体结构的形成方法
KR960012577B1 (ko) 이중주입 (Double Implant) 공정에 의한 채널형성방법
JPS6292377A (ja) 電界効果トランジスタの製造方法
CN114496760A (zh) 一种mos晶体管的形成方法
KR19980057025A (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18925105

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18925105

Country of ref document: EP

Kind code of ref document: A1