WO2019244252A1 - Motor control device - Google Patents

Motor control device Download PDF

Info

Publication number
WO2019244252A1
WO2019244252A1 PCT/JP2018/023328 JP2018023328W WO2019244252A1 WO 2019244252 A1 WO2019244252 A1 WO 2019244252A1 JP 2018023328 W JP2018023328 W JP 2018023328W WO 2019244252 A1 WO2019244252 A1 WO 2019244252A1
Authority
WO
WIPO (PCT)
Prior art keywords
current
detection element
current detection
control device
voltage
Prior art date
Application number
PCT/JP2018/023328
Other languages
French (fr)
Japanese (ja)
Inventor
裕司 砂田
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2018/023328 priority Critical patent/WO2019244252A1/en
Priority to JP2020525127A priority patent/JP7023357B2/en
Publication of WO2019244252A1 publication Critical patent/WO2019244252A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)
  • Control Of Ac Motors In General (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

This motor control device (101) has an inverter power module (4) that is provided with: switching elements (4a-4f) for an upper arm and a lower arm that are for converting a direct-current voltage into an alternating-current voltage and outputting the alternating-current voltage to a motor (5); a control IC (4g) that drives the switching elements (4a-4f); and an electric current detection element (4h) which is connected to the switching elements (4a-4f) so as to detect a bus current flowing through the switching elements (4a-4f). The motor control device (101) is further provided with a computing unit (8) which outputs, to the control IC (4g) on the basis of a detected value of the electric current detection element (4h), signals (9a-9f) used by the control IC (4g) to control the switching elements (4a-4f).

Description

モータ制御装置Motor control device
　本発明は、モータを駆動制御するモータ制御装置に関する。 The present invention relates to a motor control device that controls driving of a motor.
　三相電動機を制御するモータ制御装置を実現する三相インバータ制御回路は、スイッチング用の６つのスイッチング素子およびその駆動回路と、母線電流を検出するためのシャント抵抗と呼ばれる抵抗とから構成されていた（例えば、特許文献１参照）。近年はスイッチング用の６つのスイッチング素子とその駆動回路はインバータパワーモジュールと呼ばれるモジュールに集約されている。 A three-phase inverter control circuit for realizing a motor control device for controlling a three-phase motor has been composed of six switching elements for switching and a drive circuit thereof, and a resistor called a shunt resistor for detecting a bus current. (For example, see Patent Document 1). In recent years, six switching elements for switching and their driving circuits have been concentrated in a module called an inverter power module.
特開２０１１－２３４４２８号公報JP 2011-234428 A
　モータ制御装置のシャント抵抗は、インバータパワーモジュールの外部に設置されており、シャント抵抗に大電流が流れると発熱が生じるので、シャント抵抗に高電力対応のセメント抵抗を用いたり、シャント抵抗としてチップ抵抗を複数個並列に実装することで対応してきた。しかし、高電力対応のセメント抵抗はサイズが大きく、配線パターン間および抵抗に寄生するインダクタンス成分が増大して誤動作が生じるおそれがある。また、チップ抵抗を複数個並列に実装することで１回路あたりのパターン面積が拡大し、基板サイズおよび基板パターンの設計に制約が生じていた。 The shunt resistor of the motor control device is installed outside the inverter power module.If a large current flows through the shunt resistor, heat is generated.Therefore, use a cement resistor that supports high power as the shunt resistor, or use a chip resistor Has been implemented by implementing a plurality of in parallel. However, the cement resistor corresponding to high power has a large size, and an inductance component parasitic between the wiring patterns and the resistance may increase to cause a malfunction. In addition, by mounting a plurality of chip resistors in parallel, the pattern area per circuit is increased, and the size of the substrate and the design of the substrate pattern are restricted.
　本発明は、上記に鑑みてなされたものであって、回路規模を抑えて母線電流を検出することができるモータ制御装置を得ることを目的とする。 The present invention has been made in view of the above, and an object of the present invention is to provide a motor control device capable of detecting a bus current with a reduced circuit scale.
　上述した課題を解決し、目的を達成するために、本発明は、直流電圧を交流電圧に変換してモータに出力するための上アームおよび下アームのスイッチング素子と、スイッチング素子を駆動する駆動回路と、スイッチング素子に接続されてスイッチング素子を流れる母線電流を検出する電流検出素子と、を有するインバータパワーモジュールを備える。さらに、本発明は、電流検出素子の検出値に基づいて、駆動回路がスイッチング素子を制御するための信号を駆動回路に出力する演算器を備える。 In order to solve the above-mentioned problems and achieve the object, the present invention provides an upper arm and lower arm switching element for converting a DC voltage to an AC voltage and outputting the AC voltage to a motor, and a driving circuit for driving the switching element. And a current detection element connected to the switching element and detecting a bus current flowing through the switching element. Furthermore, the present invention includes an arithmetic unit that outputs a signal for controlling the switching element to the drive circuit based on a detection value of the current detection element.
　本発明にかかるモータ制御装置は、回路規模を抑えて母線電流を検出することができるという効果を奏する。 The motor control device according to the present invention has an effect that the bus current can be detected while suppressing the circuit scale.
本発明の実施の形態１にかかるモータ制御装置の構成を示すブロック図FIG. 1 is a block diagram illustrating a configuration of a motor control device according to a first embodiment of the present invention. 実施の形態１にかかるモータ制御装置の動作を説明するタイムチャートTime chart for explaining the operation of the motor control device according to the first embodiment 本発明の実施の形態２にかかるモータ制御装置の構成を示すブロック図FIG. 4 is a block diagram illustrating a configuration of a motor control device according to a second embodiment of the present invention. 実施の形態２にかかるモータ制御装置の動作を説明するタイムチャートTime chart for explaining the operation of the motor control device according to the second embodiment 本発明の実施の形態３にかかるモータ制御装置の構成を示すブロック図FIG. 3 is a block diagram illustrating a configuration of a motor control device according to a third embodiment of the present invention. 実施の形態３にかかる電流検出素子の損失と母線電流との関係を表すグラフ4 is a graph illustrating a relationship between a loss of the current detection element according to the third embodiment and a bus current. 実施の形態３にかかる電流検出素子の損失および両端の電位差と母線電流との関係を表すグラフFIG. 9 is a graph showing the relationship between the loss of the current detection element according to the third embodiment and the potential difference between both ends and the bus current. 実施の形態１から３にかかるＭＣＵの構成を示すブロック図FIG. 2 is a block diagram illustrating a configuration of an MCU according to the first to third embodiments.
　以下に、本発明の実施の形態にかかるモータ制御装置を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。 Hereinafter, a motor control device according to an embodiment of the present invention will be described in detail with reference to the drawings. The present invention is not limited by the embodiment.
実施の形態１．
　図１は、本発明の実施の形態１にかかるモータ制御装置１０１の構成を示すブロック図である。モータ制御装置１０１は、ブリッジダイオード２と、主回路コンデンサ３と、遮断設定値を切り替えるための切替スイッチ１４と、インバータパワーモジュール４と、ＭＣＵ（Micro　Controller　Unit）である演算器８と、を備える。交流電源１がブリッジダイオード２に接続されており、インバータパワーモジュール４がモータ５を駆動する。インバータパワーモジュール４は、スイッチング素子４ａ～４ｆと、スイッチング素子４ａ～４ｆを駆動する駆動回路である制御ＩＣ４ｇとを備える。スイッチング素子４ａ～４ｆは、上アームのスイッチング素子４ａ～４ｃおよび下アームのスイッチング素子４ｄ～４ｆにより構成される。スイッチング素子４ａ～４ｆの各素子は、ブートストラップコンデンサおよび逆流防止用ダイオードを備えている。 Embodiment 1 FIG.
FIG. 1 is a block diagram illustrating a configuration of the motor control device 101 according to the first embodiment of the present invention. The motor control device 101 includes a bridge diode 2, a main circuit capacitor 3, a changeover switch 14 for switching a cutoff set value, an inverter power module 4, and an arithmetic unit 8 which is an MCU (Micro Controller Unit). . An AC power supply 1 is connected to a bridge diode 2, and an inverter power module 4 drives a motor 5. The inverter power module 4 includes switching elements 4a to 4f and a control IC 4g which is a drive circuit for driving the switching elements 4a to 4f. The switching elements 4a to 4f are composed of upper arm switching elements 4a to 4c and lower arm switching elements 4d to 4f. Each of the switching elements 4a to 4f includes a bootstrap capacitor and a backflow prevention diode.
　図１において、交流電源１からの電圧はブリッジダイオード２により整流されて、主回路コンデンサ３が充電される。これにより整流後の電圧は平滑化され、主回路ＧＮＤ（ground）６を基準にした直流電圧の母線電圧が生成される。母線電圧は主回路ＧＮＤ６を基準にした母線電圧端子７の電圧である。電源電圧１３ａは、制御ＩＣ４ｇの電源電圧である。 In FIG. 1, the voltage from the AC power supply 1 is rectified by the bridge diode 2, and the main circuit capacitor 3 is charged. As a result, the rectified voltage is smoothed, and a bus voltage of a DC voltage based on the main circuit GND (ground) 6 is generated. The bus voltage is a voltage of the bus voltage terminal 7 based on the main circuit GND6. The power supply voltage 13a is a power supply voltage of the control IC 4g.
　インバータ動作の実行時には、それぞれがオンまたはオフを指示する様々な信号パターンである信号９ａ～９ｆを演算器８がインバータパワーモジュール４の制御ＩＣ４ｇに出力する。制御ＩＣ４ｇは、インバータ制御用のスイッチング信号である信号９ａ～９ｆに基づいてスイッチング素子４ａ～４ｆをそれぞれ駆動するための駆動信号を生成し、生成した駆動信号をスイッチング素子４ａ～４ｆへ印加する。すなわち、信号９ａ～９ｆにしたがって、電源電圧１３ａおよび制御ＧＮＤ１５により定められたゲート電圧にてスイッチング素子４ａ～４ｆが適切な時間幅にてオン状態またはオフ状態となるように制御ＩＣ４ｇによって制御される。その結果、母線電圧に基づいてモータ５に適切な電圧が印加されて、適切な電流が流入する。モータ５に適切な電圧を印加して、適切な電流を流入させるためには、モータ５の回転状態を検出する必要性がある。 (4) When the inverter operation is executed, the arithmetic unit 8 outputs signals 9a to 9f, which are various signal patterns each instructing ON or OFF, to the control IC 4g of the inverter power module 4. The control IC 4g generates drive signals for driving the switching elements 4a to 4f based on the signals 9a to 9f, which are switching signals for inverter control, and applies the generated drive signals to the switching elements 4a to 4f. That is, in accordance with the signals 9a to 9f, the switching elements 4a to 4f are controlled by the control IC 4g such that the switching elements 4a to 4f are turned on or off with an appropriate time width by the power supply voltage 13a and the gate voltage determined by the control GND 15. . As a result, an appropriate voltage is applied to the motor 5 based on the bus voltage, and an appropriate current flows. In order to apply an appropriate voltage to the motor 5 and allow an appropriate current to flow, it is necessary to detect the rotation state of the motor 5.
　実施の形態１にかかるモータ制御装置１０１においては、インバータパワーモジュール４の内部に電流検出素子４ｈが設置されている。実施の形態１にかかる電流検出素子４ｈは、抵抗素子のみでは構成されていない。電流検出素子４ｈの具体例は、ＤＣＣＴ(Direct　Current　Current　Trans)など磁束を利用して電流を検出する電流検出素子である。モータ制御装置１０１においては、電流検出素子４ｈが母線電流１２を検出することにより、モータ５の回転状態を把握する。母線電流１２は、主回路コンデンサ３から母線電圧端子７を経由して、スイッチング素子４ａ～４ｆおよびモータ５を流れ、主回路コンデンサ３の主回路ＧＮＤ６側の端子を経由して、最終的に主回路コンデンサ３に帰還する。電流検出素子４ｈは母線電流１２の値を検出すると、検出値である電流値を示す信号４ｊを制御ＩＣ４ｇに通知する。電流検出信号である信号４ｊは、制御ＩＣ４ｇ内の増幅器４ｔによって増幅された信号４ｐとして演算器８に通知される。また、信号４ｊがそのまま演算器８に通知されてもよい。制御ＩＣ４ｇは、インバータ動作の停止であるスイッチング素子４ａ～４ｆの動作の遮断を示す遮断信号４ｋも演算器８に通知する。 In the motor control device 101 according to the first embodiment, the current detection element 4h is installed inside the inverter power module 4. The current detection element 4h according to the first embodiment is not configured only with a resistance element. A specific example of the current detection element 4h is a current detection element that detects a current using a magnetic flux such as DCCT (Direct Current Current Trans). In the motor control device 101, the current detection element 4h detects the bus current 12, so that the rotation state of the motor 5 is grasped. The bus current 12 flows from the main circuit capacitor 3 via the bus voltage terminal 7 to the switching elements 4a to 4f and the motor 5, and finally to the main circuit capacitor 3 via the terminal of the main circuit capacitor 3 on the main circuit GND6 side. It is fed back to the circuit capacitor 3. When detecting the value of the bus current 12, the current detection element 4h notifies the control IC 4g of a signal 4j indicating the detected current value. The signal 4j, which is the current detection signal, is notified to the arithmetic unit 8 as a signal 4p amplified by the amplifier 4t in the control IC 4g. Further, the signal 4j may be notified to the arithmetic unit 8 as it is. The control IC 4g also notifies the arithmetic unit 8 of a cutoff signal 4k indicating cutoff of the operation of the switching elements 4a to 4f, which is a stop of the inverter operation.
　切替スイッチ１４は、演算器８からの遮断設定信号である信号１１による電圧と、電源電圧１３ｂからの電圧とのいずれかを選択して制御ＩＣ４ｇに印加させることにより、制御ＩＣ４ｇからの駆動信号の出力を停止させるための電流閾値である遮断設定値４ｎを設定する。遮断設定値４ｎは、母線電流１２が過電流になることを防ぐためにスイッチング素子４ａ～４ｆのインバータ動作を停止させるための電流閾値であり、切替スイッチ１４が与える電圧値に応じて変動する。すなわち、遮断設定値４ｎは、制御ＩＣ４ｇに保持されていて、電源電圧１３ｂまたは信号１１により可変な設定値である。なお、遮断設定値４ｎは、母線電流１２の電流値を示す信号４ｊに対する閾値とするが、増幅器４ｔによって増幅された信号４ｐに対する閾値であってもかまわない。 The changeover switch 14 selects one of the voltage based on the signal 11 which is the cutoff setting signal from the arithmetic unit 8 and the voltage from the power supply voltage 13b and applies the selected voltage to the control IC 4g, so that the drive signal from the control IC 4g is A cutoff set value 4n, which is a current threshold value for stopping output, is set. The cutoff set value 4n is a current threshold value for stopping the inverter operation of the switching elements 4a to 4f in order to prevent the bus current 12 from becoming an overcurrent, and fluctuates according to the voltage value given by the changeover switch 14. That is, the cutoff set value 4n is held by the control IC 4g and is a set value that is variable by the power supply voltage 13b or the signal 11. The cutoff set value 4n is a threshold for the signal 4j indicating the current value of the bus current 12, but may be a threshold for the signal 4p amplified by the amplifier 4t.
　また、図１では、切替スイッチ１４はインバータパワーモジュール４の外部に設置されているが、内部に設置されていてもよい。電源電圧１３ｂは、電源電圧１３ａと同電圧でもよいし、異電圧でもよい。 In addition, in FIG. 1, the changeover switch 14 is installed outside the inverter power module 4, but may be installed inside. The power supply voltage 13b may be the same as or different from the power supply voltage 13a.
　次に、モータ制御装置１０１の動作について説明する。インバータ動作中に、モータ５が過負荷状態になった場合、またはモータ５の線間が短絡状態になった場合、母線電流１２は増大する。電流検出素子４ｈは増大した母線電流１２を検出し、検出した電流値を示す信号４ｊが遮断設定値４ｎに到達すると制御ＩＣ４ｇがスイッチング素子４ａ～４ｆの全素子または一部の素子を停止させると共に、遮断信号４ｋを演算器８に出力する。遮断信号４ｋを受信すると、演算器８は信号９ａ～９ｆを制御ＩＣ４ｇに出力させることを停止する。 Next, the operation of the motor control device 101 will be described. If the motor 5 is overloaded during the operation of the inverter, or if the line between the motors 5 is short-circuited, the bus current 12 increases. The current detecting element 4h detects the increased bus current 12, and when the signal 4j indicating the detected current value reaches the cutoff set value 4n, the control IC 4g stops all or some of the switching elements 4a to 4f and , And outputs the cutoff signal 4k to the arithmetic unit 8. When receiving the cutoff signal 4k, the arithmetic unit 8 stops outputting the signals 9a to 9f to the control IC 4g.
　図２は、実施の形態１にかかるモータ制御装置１０１の動作を説明するタイムチャートである。モータ制御装置１０１によれば、以下のような動作が可能である。 FIG. 2 is a time chart for explaining the operation of the motor control device 101 according to the first embodiment. According to the motor control device 101, the following operation is possible.
　インバータパワーモジュール４の制御ＩＣ４ｇは、電源投入時に内部で生成されるリセット信号に基づいた初期化動作であるパワーオンリセットを行う。パワーオンリセット後の時刻ｔ１において、制御ＩＣ４ｇにおいて遮断設定値４ｎは低い値に設定される。その後、スイッチング素子４ａ～４ｆを起動する直前である時刻ｔ２において遮断設定値４ｎは起動時に設定したい値に設定される。さらに、スイッチング素子４ａ～４ｆが動作中にモータ５の結線をＹ結線からΔ結線に切り替える場合は、時刻ｔ３において、Δ結線に対応するさらに高い設定値に遮断設定値４ｎを切り替える。そして、母線電流１２に過電流が発生してスイッチング素子４ａ～４ｆが停止された時刻ｔ４においては、遮断設定値４ｎは再び低い値に設定される。 (4) The control IC 4g of the inverter power module 4 performs a power-on reset, which is an initialization operation based on a reset signal generated internally when the power is turned on. At time t1 after the power-on reset, the cutoff set value 4n is set to a low value in the control IC 4g. Thereafter, at time t2, which is immediately before the activation of the switching elements 4a to 4f, the cutoff set value 4n is set to a value desired to be set at the time of activation. Further, when the connection of the motor 5 is switched from the Y connection to the Δ connection while the switching elements 4a to 4f are operating, at time t3, the cutoff set value 4n is switched to a higher set value corresponding to the Δ connection. At time t4 when an overcurrent occurs in the bus current 12 and the switching elements 4a to 4f are stopped, the cutoff set value 4n is set to a low value again.
　実施の形態１にかかるモータ制御装置１０１によれば、電流検出素子４ｈがインバータパワーモジュール４の内部に組み込まれているので、遮断設定値４ｎもインバータパワーモジュール４の内部に保持させることができる。これにより、インバータパワーモジュール４の内部で、スイッチング素子４ａ～４ｆの動作を停止するための信号処理を行うことが可能になる。その結果、制御ＩＣ４ｇと電流検出素子４ｈとの間の距離を短くすることができると共に信号４ｊの信号線の長さを短くすることができる。したがって、制御基板のパターン設計も容易になり、インバータパワーモジュール４の周辺の部品点数削減が可能になり基板サイズの小型化が図れる。すなわち、開発負荷および費用の軽減が可能となる。さらに、配線パターンにおいて生ずる抵抗成分、インダクタンス成分およびコンデンサ成分が低減されて、モータ制御装置１０１の動作を安定させることができる。 According to the motor control device 101 according to the first embodiment, since the current detection element 4h is incorporated inside the inverter power module 4, the cutoff set value 4n can be held inside the inverter power module 4. Thus, signal processing for stopping the operation of the switching elements 4a to 4f can be performed inside the inverter power module 4. As a result, the distance between the control IC 4g and the current detection element 4h can be shortened, and the length of the signal line of the signal 4j can be shortened. Therefore, the pattern design of the control board is also facilitated, the number of components around the inverter power module 4 can be reduced, and the board size can be reduced. That is, the development load and cost can be reduced. Furthermore, the resistance component, the inductance component, and the capacitor component generated in the wiring pattern are reduced, and the operation of the motor control device 101 can be stabilized.
実施の形態２．
　図３は、本発明の実施の形態２にかかるモータ制御装置１０２の構成を示すブロック図である。モータ制御装置１０２においては、実施の形態１にかかるモータ制御装置１０１の電流検出素子４ｈがスイッチング素子である電流検出素子４ｑに置き換わっている。電流検出素子４ｑの具体例は、スイッチング素子４ａ～４ｆよりも耐圧が高く、低損失であるＭＯＳ－ＦＥＴ(Metal　Oxide　Semiconductor－Field　Effect　Transistor)である。電流検出素子４ｑに電流が流れた時にドレイン‐ソース間の抵抗値によって生じる電圧値を信号４ｊとして制御ＩＣ４ｇに検知させることにより、制御ＩＣ４ｇは母線電流１２の値を検出する。制御ＩＣ４ｇからの信号４ｌがゲート電圧を変更することにより電流検出素子４ｑのオンまたはオフが制御される。 Embodiment 2 FIG.
FIG. 3 is a block diagram illustrating a configuration of the motor control device 102 according to the second embodiment of the present invention. In the motor control device 102, the current detection element 4h of the motor control device 101 according to the first embodiment is replaced with a current detection element 4q that is a switching element. A specific example of the current detection element 4q is a MOS-FET (Metal Oxide Semiconductor-Field Effect Transistor) having a higher breakdown voltage and a lower loss than the switching elements 4a to 4f. The control IC 4g detects the value of the bus current 12 by causing the control IC 4g to detect a voltage value generated by a resistance value between the drain and the source when a current flows through the current detection element 4q as a signal 4j. The signal 41 from the control IC 4g changes the gate voltage, thereby turning on or off the current detection element 4q.
　インバータパワーモジュール４が制御基板に実装された後に、スイッチング素子４ａ～４ｆの一部の素子または全素子がショート破壊してしまうような不具合があった場合、主回路コンデンサ３からの母線電流１２の電流値が上昇する。実施の形態１のように電流検出素子４ｈを用いた場合、ヒューズ１０が溶断するまで各配線の線路抵抗により発熱を防ぐためにヒューズ１０とインバータパワーモジュール４との協調設計が必要であった。これに対して、実施の形態２においては、スイッチング素子である電流検出素子４ｑを使用しているので、電流検出素子４ｑをオフ状態にすることにより母線電流１２を遮断することが可能となる。すなわち、ヒューズ１０以外にも母線電流１２の遮断手段を備えることになるので、ヒューズ１０とインバータパワーモジュール４との協調設計が不要となる。 After the inverter power module 4 is mounted on the control board, if there is a defect that some or all of the switching elements 4a to 4f are short-circuited, the bus current 12 from the main circuit capacitor 3 The current value increases. When the current detection element 4h is used as in the first embodiment, a cooperative design between the fuse 10 and the inverter power module 4 is required to prevent heat generation due to the line resistance of each wiring until the fuse 10 is blown. On the other hand, in the second embodiment, since the current detection element 4q which is a switching element is used, the bus current 12 can be cut off by turning off the current detection element 4q. That is, since a means for interrupting the bus current 12 is provided in addition to the fuse 10, a cooperative design between the fuse 10 and the inverter power module 4 becomes unnecessary.
　図４は、実施の形態２にかかるモータ制御装置１０２の動作を説明するタイムチャートである。モータ制御装置１０２によれば、以下のような動作が可能である。 FIG. 4 is a time chart for explaining the operation of the motor control device 102 according to the second embodiment. According to the motor control device 102, the following operation is possible.
　図４を用いて、インバータパワーモジュール４の起動シーケンスを説明する。交流電源１からの電圧はブリッジダイオード２により整流されて、主回路コンデンサ３が充電される。これにより整流後の電圧は平滑化され、主回路ＧＮＤ６を基準にした母線電圧端子７の直流電圧である母線電圧が生成される。母線電圧が最大値に達する前に電源電圧１３ａが生成されて最大値に達してもよい。その後、演算器８からの信号１６が時刻ｔ２においてＬｏｗレベルからＨｉｇｈレベルに切り替わることで、制御ＩＣ４ｇの内部に設けられた図示していない保護レジスタの状態がＨｉｇｈレベルからＬｏｗレベルへと遷移する。保護レジスタの状態がＬｏｗレベルへと遷移すると、制御ＩＣ４ｇは時刻ｔ５において、電流検出素子４ｑをオン状態にするように信号４ｌを変化させることによって電流検出素子４ｑのゲート電圧を変更する。信号４ｌは、電流検出素子４ｑのオン状態またはオフ状態を指示する信号である。また、制御ＩＣ４ｇは時刻ｔ５において、遮断状態を示すＬｏｗレベルから非遮断状態を示すＨｉｇｈレベルに遮断信号４ｋを切り替えることにより、インバータ動作が可能であることを演算器８に通知する。インバータ動作が可能であること通知された演算器８は、インバータ動作を示す信号パターンを信号９ａ～９ｆを用いて制御ＩＣ４ｇに送る。このようにしてインバータパワーモジュール４の起動シーケンスは実行される。 (4) The startup sequence of the inverter power module 4 will be described with reference to FIG. The voltage from the AC power supply 1 is rectified by the bridge diode 2, and the main circuit capacitor 3 is charged. Thus, the rectified voltage is smoothed, and a bus voltage that is a DC voltage of the bus voltage terminal 7 with respect to the main circuit GND6 is generated. The power supply voltage 13a may be generated and reach the maximum value before the bus voltage reaches the maximum value. Thereafter, when the signal 16 from the arithmetic unit 8 switches from the Low level to the High level at the time t2, the state of the protection register (not shown) provided inside the control IC 4g transitions from the High level to the Low level. When the state of the protection register transitions to the low level, the control IC 4g changes the gate voltage of the current detection element 4q at time t5 by changing the signal 41 to turn on the current detection element 4q. The signal 41 is a signal for instructing the ON state or the OFF state of the current detection element 4q. Further, at time t5, the control IC 4g notifies the arithmetic unit 8 that the inverter operation is possible by switching the cutoff signal 4k from the Low level indicating the cutoff state to the High level indicating the non-cutoff state. The arithmetic unit 8 notified that the inverter operation is possible sends a signal pattern indicating the inverter operation to the control IC 4g using the signals 9a to 9f. Thus, the startup sequence of the inverter power module 4 is executed.
　このようにして開始されたインバータ動作中に、スイッチング素子４ａ～４ｆのショート破壊といった原因により母線電流１２の電流値が上昇して電流値を示す信号４ｊが遮断設定値４ｎに到達すると、制御ＩＣ４ｇは、遮断状態を示す遮断信号４ｋを演算器８に出力すると共に、信号４ｌを変化させる。制御ＩＣ４ｇは、信号４ｌを変化させることによって電流検出素子４ｑのゲート電圧を変更して、電流検出素子４ｑをオフ状態に制御する。電流検出素子４ｑがオフ状態になることで、過大な母線電流１２が流れ続けることを防ぐことが可能となる。 During the inverter operation started in this manner, when the current value of the bus current 12 rises due to short-circuit breakdown of the switching elements 4a to 4f and the signal 4j indicating the current value reaches the cutoff set value 4n, the control IC 4g Outputs the cutoff signal 4k indicating the cutoff state to the arithmetic unit 8 and changes the signal 41. The control IC 4g changes the gate voltage of the current detection element 4q by changing the signal 41 to control the current detection element 4q to be in the off state. By turning off the current detection element 4q, it is possible to prevent the excessive bus current 12 from continuing to flow.
実施の形態３．
　図５は、本発明の実施の形態３にかかるモータ制御装置１０３の構成を示すブロック図である。モータ制御装置１０３においては、実施の形態２にかかるモータ制御装置１０２の電流検出素子４ｑが電流検出素子４ｓに置き換わっている。電流検出素子４ｓは、電流に対して発生する損失の特性が異なるスイッチング素子を並列に接続した構成である。具体的には、電流検出素子４ｓは、ＭＯＳ－ＦＥＴ４１とＩＧＢＴ（Insulated　Gate　Bipolar　Transistor）４２とが並列接続した構成になっている。電流検出素子４ｓに電流が流れた時に上記並列接続の両端に発生した電圧値を信号４ｊとして制御ＩＣ４ｇに検知させることにより、制御ＩＣ４ｇは母線電流１２の値を検出する。さらに、ＭＯＳ－ＦＥＴ４１のゲート電極およびＩＧＢＴ４２のベースに接続している切替スイッチ４ｒがインバータパワーモジュール４に設置されている。切替スイッチ４ｒは、制御ＩＣ４ｇからの信号４ｌに基づいて、ＭＯＳ－ＦＥＴ４１およびＩＧＢＴ４２のいずれをオン状態にするかを切り替えることができる。また、切替スイッチ４ｒは、制御ＩＣ４ｇからの信号４ｌに基づいて、ＭＯＳ－ＦＥＴ４１およびＩＧＢＴ４２の両方ともオン状態にすることもできる。 Embodiment 3 FIG.
FIG. 5 is a block diagram illustrating a configuration of the motor control device 103 according to the third embodiment of the present invention. In the motor control device 103, the current detection element 4q of the motor control device 102 according to the second embodiment is replaced with a current detection element 4s. The current detecting element 4s has a configuration in which switching elements having different characteristics of loss generated with respect to current are connected in parallel. Specifically, the current detection element 4s has a configuration in which a MOS-FET 41 and an IGBT (Insulated Gate Bipolar Transistor) 42 are connected in parallel. The control IC 4g detects the value of the bus current 12 by causing the control IC 4g to detect a voltage value generated at both ends of the parallel connection as a signal 4j when a current flows through the current detection element 4s. Further, a changeover switch 4 r connected to the gate electrode of the MOS-FET 41 and the base of the IGBT 42 is provided in the inverter power module 4. The changeover switch 4r can switch which of the MOS-FET 41 and the IGBT 42 is turned on based on the signal 41 from the control IC 4g. The changeover switch 4r can also turn on both the MOS-FET 41 and the IGBT 42 based on the signal 41 from the control IC 4g.
　図６は、実施の形態３にかかる電流検出素子４ｓの損失と母線電流１２との関係を表すグラフである。ＭＯＳ－ＦＥＴ４１のドレイン‐ソース間にて発生する損失は、ドレイン‐ソース間の抵抗値と母線電流１２の値の２乗とを掛け合わされた値になる。よって、切替スイッチ４ｒにより、電流検出素子４ｓに流れる母線電流１２がＭＯＳ－ＦＥＴ４１に流入している場合は、母線電流１２と電流検出素子４ｓの損失との関係は２次関数的に推移する。 FIG. 6 is a graph showing the relationship between the loss of the current detection element 4s and the bus current 12 according to the third embodiment. The loss generated between the drain and the source of the MOS-FET 41 is a value obtained by multiplying the resistance between the drain and the source by the square of the value of the bus current 12. Therefore, when the bus current 12 flowing to the current detection element 4s flows into the MOS-FET 41 by the changeover switch 4r, the relationship between the bus current 12 and the loss of the current detection element 4s changes in a quadratic function.
　一方、ＩＧＢＴ４２による損失は、ＩＧＢＴ４２のコレクタ‐エミッタ間に発生する飽和電圧Ｖce_satと母線電流１２の値とを掛け合わせた値になる。よって、切替スイッチ４ｒにより、電流検出素子４ｓに流れる母線電流１２がＩＧＢＴ４２に流入している場合は、母線電流１２と電流検出素子４ｓの損失との関係は１次関数的に推移する。 On the other hand, the loss due to the IGBT 42 is a value obtained by multiplying the saturation voltage Vce_sat generated between the collector and the emitter of the IGBT 42 by the value of the bus current 12. Therefore, when the bus current 12 flowing through the current detection element 4s flows into the IGBT 42 by the changeover switch 4r, the relationship between the bus current 12 and the loss of the current detection element 4s changes in a linear function.
　すると、図６において、１次関数の挙動と２次関数の挙動との違いによって、損失値の大小関係が逆転する母線電流１２の値ｉ１が存在する。したがって、電流検出素子４ｓのように損失特性が異なるスイッチング素子を並列に配置し、さらに切替スイッチ４ｒを設けて、母線電流１２が値ｉ１になったときに使用する素子を損失の小さい方に切り替えることにより、損失の発生を効果的に抑えることができる。切替スイッチ４ｒの制御は、制御ＩＣ４ｇまたは演算器８のいずれが行ってもかまわない。 Then, in FIG. 6, there is a value i1 of the bus current 12 where the magnitude relation of the loss value is reversed due to the difference between the behavior of the linear function and the behavior of the quadratic function. Therefore, switching elements having different loss characteristics, such as the current detection element 4s, are arranged in parallel, and further, a changeover switch 4r is provided to switch the element to be used when the bus current 12 becomes the value i1 to the smaller loss. As a result, the occurrence of loss can be effectively suppressed. The control of the changeover switch 4r may be performed by either the control IC 4g or the arithmetic unit 8.
　図７は、実施の形態３にかかる電流検出素子４ｓの損失および両端の電位差と母線電流１２との関係を表すグラフである。図７の縦軸は、電流検出素子４ｓの損失を示すと共に電流検出素子４ｓの母線電流１２の経路の両端に発生する電位差も示している。 FIG. 7 is a graph showing the relationship between the bus current 12 and the loss of the current detection element 4s according to the third embodiment, the potential difference between both ends. The vertical axis of FIG. 7 shows the loss of the current detection element 4s and also shows the potential difference generated at both ends of the path of the bus current 12 of the current detection element 4s.
　電流検出素子４ｓの損失の発生をより小さくすると、電流検出素子４ｓの母線電流１２の経路の両端に発生する電位差が小さくなる。図７においては、電流検出素子４ｓの損失と母線電流１２との関係に加えて、上記電位差となるＩＧＢＴ４２のコレクタ‐エミッタ間に発生する飽和電圧Ｖce_satおよびＭＯＳ－ＦＥＴ４１のドレイン‐ソース間の抵抗によって発生する電圧Ｖds_r_onの母線電流１２との関係も示している。 (4) If the loss of the current detection element 4s is further reduced, the potential difference generated at both ends of the path of the bus current 12 of the current detection element 4s is reduced. In FIG. 7, in addition to the relationship between the loss of the current detection element 4 s and the bus current 12, the saturation voltage Vce_sat generated between the collector and the emitter of the IGBT 42 and the resistance between the drain and the source of the MOS-FET 41, which are the above potential difference, The relationship between the generated voltage Vds_r_on and the bus current 12 is also shown.
　電流検出素子４ｓの両端にて発生する電位差が小さくなると、制御ＩＣ４ｇに検知させるための信号４ｊ、および演算器８に検知させるために信号４ｊが増幅器４ｔによって増幅された信号４ｐも小さくなる。その結果、信号４ｊおよび信号４ｐの周囲のノイズに対するＳＮ比が悪化し、演算器８の制御性が不安定になる。その場合、損失特性が異なる素子を用いていることを利用して、電流検出素子４ｓの両端にて発生する電位差がＳＮ比許容値より小さくなる方の素子を使用しないように切替スイッチ４ｒで切り替える。すなわち、ＳＮ比が悪化する微小な電位差の領域においては、電位差がＳＮ比許容値以上となる方の素子を使用するように切替スイッチ４ｒで切り替える。 (4) When the potential difference generated at both ends of the current detection element 4s decreases, the signal 4j for detection by the control IC 4g and the signal 4p obtained by amplifying the signal 4j by the amplifier 4t for detection by the arithmetic unit 8 also decrease. As a result, the SN ratio with respect to the noise around the signal 4j and the signal 4p deteriorates, and the controllability of the arithmetic unit 8 becomes unstable. In this case, by using the elements having different loss characteristics, the changeover switch 4r switches so as not to use the element in which the potential difference generated at both ends of the current detection element 4s becomes smaller than the SN ratio allowable value. . That is, in a region of a small potential difference where the SN ratio deteriorates, the switching is performed by the changeover switch 4r so as to use the element having the potential difference equal to or larger than the SN ratio allowable value.
　具体的には、図７において、母線電流１２が値ｉ０より小さくなると、ＭＯＳ－ＦＥＴ４１のドレイン‐ソース間の抵抗によって発生する電圧Ｖds_r_onがＳＮ比許容値より小さくなる。したがって、母線電流１２が値ｉ０より小さくなると、切替スイッチ４ｒはＩＧＢＴ４２を使用するように切り替える。これにより、母線電流１２の値が小さくてＭＯＳ－ＦＥＴ４１のドレイン‐ソース間に発生する電圧Ｖds_r_onが小さくなる場合にはＭＯＳ－ＦＥＴ４１を使用しないようにする。すなわち、ＳＮ比の悪化により適切な母線電流１２の値の把握が困難になって、演算器８の制御性が不安定になることを防ぐことが可能となる。 Specifically, in FIG. 7, when the bus current 12 becomes smaller than the value i0, the voltage Vds_r_on generated by the drain-source resistance of the MOS-FET 41 becomes smaller than the SN ratio allowable value. Therefore, when the bus current 12 becomes smaller than the value i0, the changeover switch 4r switches to use the IGBT42. Thus, when the value of the bus current 12 is small and the voltage Vds_r_on generated between the drain and the source of the MOS-FET 41 is small, the MOS-FET 41 is not used. In other words, it is possible to prevent the grasp of an appropriate value of the bus current 12 from becoming difficult due to the deterioration of the SN ratio, and the controllability of the arithmetic unit 8 from becoming unstable.
　以上説明したように、実施の形態３にかかるモータ制御装置１０３の電流検出素子４ｓにおいて、母線電流１２が値ｉ０より小さくなる場合および値ｉ１より大きくなる場合はＩＧＢＴ４２を使用し、それ以外の場合はＭＯＳ－ＦＥＴ４１を使用する。これにより、電流検出素子４ｓの損失の発生を抑えて省電力を図れると共に、演算器８の制御性安定度を確保することができる。 As described above, in the current detecting element 4s of the motor control device 103 according to the third embodiment, the IGBT 42 is used when the bus current 12 is smaller than the value i0 and when the bus current 12 is larger than the value i1. Uses a MOS-FET 41. Thereby, it is possible to suppress the occurrence of the loss of the current detection element 4 s and save power, and to ensure the controllability stability of the arithmetic unit 8.
　図８は、実施の形態１から３にかかるＭＣＵ３０の構成を示すブロック図である。演算器８は、ＭＣＵ３０により実現される。ＭＣＵ３０は、演算および制御を実行するＣＰＵ（Central　Processing　Unit）３１と、ＣＰＵ３１がワークエリアに用いるＲＡＭ（Random　Access　Memory）３２と、プログラムおよびデータを記憶するＲＯＭ（Read　Only　Memory）３３と、外部と信号をやりとりするハードウェアであるＩ／Ｏ（Input／Output）３４と、クロックを生成する発振子を含む周辺装置３５と、を備える。実施の形態１から３において説明した演算器８が実行する制御は、ＲＯＭ３３に記憶されるソフトウェアであるプログラムをＣＰＵ３１が実行することにより実現される。ＲＯＭ３３は、書き換え可能なフラッシュメモリといった不揮発性のメモリであってもよい。 FIG. 8 is a block diagram showing a configuration of the MCU 30 according to the first to third embodiments. The arithmetic unit 8 is realized by the MCU 30. The MCU 30 includes a CPU (Central Processing Unit) 31 for executing calculation and control, a RAM (Random Access Memory) 32 used by the CPU 31 for a work area, a ROM (Read Only Memory) 33 for storing programs and data, and an external device. The system includes an I / O (Input / Output) 34 which is hardware for exchanging signals, and a peripheral device 35 including an oscillator for generating a clock. The control executed by the computing unit 8 described in the first to third embodiments is realized by the CPU 31 executing a program that is software stored in the ROM 33. The ROM 33 may be a nonvolatile memory such as a rewritable flash memory.
　以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。 The configurations described in the above embodiments are merely examples of the contents of the present invention, and can be combined with other known technologies, and can be combined with other known technologies without departing from the gist of the present invention. Parts can be omitted or changed.
　１　交流電源、２　ブリッジダイオード、３　主回路コンデンサ、４　インバータパワーモジュール、４ａ～４ｆ　スイッチング素子、４ｇ　制御ＩＣ、４ｈ，４ｑ，４ｓ　電流検出素子、４ｊ，４ｐ，９ａ～９ｆ，１１，１６　信号、４ｋ　遮断信号、４ｒ，１４　切替スイッチ、５　モータ、６　主回路ＧＮＤ、７　母線電圧端子、８　演算器、１０　ヒューズ、１２　母線電流、１３ａ，１３ｂ　電源電圧、１５　制御ＧＮＤ、３０　ＭＣＵ、３１　ＣＰＵ、３２　ＲＡＭ、３３　ＲＯＭ、３４　Ｉ／Ｏ、３５　周辺装置、４１　ＭＯＳ－ＦＥＴ、４２　ＩＧＢＴ、１０１～１０３　モータ制御装置。 1 AC power supply, 2 bridge diode, 3 main circuit capacitor, 4 inverter power module, 4a-4f switching element, 4g control IC, 4h, 4q, 4s current detection element, 4j, 4p, 9a-9f, 11, 16} signal, 4k cutoff signal, 4r, 14 switch, 5 motor, 6 main circuit GND, 7 bus voltage terminal, 8 arithmetic unit, 10 fuse, 12 bus current, 13a, 13b power supply voltage, 15 control GND, 30 MCU, 31 CPU 32 RAM, 33 ROM, 34 I / O, 35 peripheral devices, 41 MOS-FET, 42 IGBT, 101-103 motor control device.

Claims (4)

  1. 　直流電圧を交流電圧に変換してモータに出力するための上アームおよび下アームのスイッチング素子と、前記スイッチング素子を駆動する駆動回路と、前記スイッチング素子に接続されて前記スイッチング素子を流れる母線電流を検出する電流検出素子と、を有するインバータパワーモジュールと、
    　前記電流検出素子の検出値に基づいて、前記駆動回路が前記スイッチング素子を制御するための信号を前記駆動回路に出力する演算器と、
    　を備えるモータ制御装置。     A switching element of an upper arm and a lower arm for converting a DC voltage to an AC voltage and outputting the AC voltage to a motor, a driving circuit for driving the switching element, and a bus current connected to the switching element and flowing through the switching element. An inverter power module having a current detection element for detecting,
    An arithmetic unit that outputs a signal for controlling the switching element to the drive circuit, based on a detection value of the current detection element,
    A motor control device comprising:
  2. 　前記電流検出素子は、磁束を利用して電流を検出する請求項１に記載のモータ制御装置。 The motor control device according to claim 1, wherein the current detection element detects a current using a magnetic flux.
  3. 　前記電流検出素子は、スイッチング素子である請求項１に記載のモータ制御装置。 The motor control device according to claim 1, wherein the current detection element is a switching element.
  4. 　前記電流検出素子は、損失の特性が異なるスイッチング素子を並列に接続した構成である請求項１に記載のモータ制御装置。 The motor control device according to claim 1, wherein the current detection element has a configuration in which switching elements having different loss characteristics are connected in parallel.
PCT/JP2018/023328 2018-06-19 2018-06-19 Motor control device WO2019244252A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2018/023328 WO2019244252A1 (en) 2018-06-19 2018-06-19 Motor control device
JP2020525127A JP7023357B2 (en) 2018-06-19 2018-06-19 Motor control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/023328 WO2019244252A1 (en) 2018-06-19 2018-06-19 Motor control device

Publications (1)

Publication Number Publication Date
WO2019244252A1 true WO2019244252A1 (en) 2019-12-26

Family

ID=68983898

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/023328 WO2019244252A1 (en) 2018-06-19 2018-06-19 Motor control device

Country Status (2)

Country Link
JP (1) JP7023357B2 (en)
WO (1) WO2019244252A1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6043094A (en) * 1983-08-17 1985-03-07 Mitsubishi Electric Corp Operating device of elevator when in trouble
JPH04340322A (en) * 1991-05-14 1992-11-26 Mitsubishi Electric Corp Short circuit protective circuit
JPH0984280A (en) * 1995-09-14 1997-03-28 Fujitsu Ltd Power supply monitor circuit
JP2009055693A (en) * 2007-08-27 2009-03-12 Hitachi Ltd Power converting device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4340322B1 (en) 2008-07-16 2009-10-07 株式会社野村総合研究所 Group member location information sharing system
JP6043094B2 (en) 2012-05-30 2016-12-14 辛東主 Product display information aggregation system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6043094A (en) * 1983-08-17 1985-03-07 Mitsubishi Electric Corp Operating device of elevator when in trouble
JPH04340322A (en) * 1991-05-14 1992-11-26 Mitsubishi Electric Corp Short circuit protective circuit
JPH0984280A (en) * 1995-09-14 1997-03-28 Fujitsu Ltd Power supply monitor circuit
JP2009055693A (en) * 2007-08-27 2009-03-12 Hitachi Ltd Power converting device

Also Published As

Publication number Publication date
JP7023357B2 (en) 2022-02-21
JPWO2019244252A1 (en) 2020-12-17

Similar Documents

Publication Publication Date Title
US9059709B2 (en) Gate drive circuit for transistor
JP6822907B2 (en) Semiconductor devices, power converters, drives, vehicles, and elevators
JP2008078816A (en) Drive method of voltage driving type semiconductor device, and gate driving circuit
JP6349855B2 (en) Drive device
JPWO2019038957A1 (en) Control circuit and power conversion device
JP2017079534A (en) Gate control circuit
JP2005223308A (en) Semiconductor device and semiconductor device module
JP2019110431A (en) Semiconductor device and power module
US20140070869A1 (en) Semiconductor device and circuit for controlling potential of gate of insulated gate type switching device
JP7205091B2 (en) semiconductor equipment
US9490794B1 (en) Dynamic shutdown protection circuit
JP2017224999A (en) Protection circuit of semiconductor switching element
JP6950828B2 (en) Power module with built-in drive circuit
JP2007143336A (en) Semiconductor device
WO2019244252A1 (en) Motor control device
JP2008043003A (en) Gate drive unit of voltage-driven type semiconductor element
JP2005304176A (en) Motor driver
JP2016213659A (en) Semiconductor switch circuit
JP2007189828A (en) Drive circuit of semiconductor device
JP6642074B2 (en) Driving device for switching element
JP2006129643A (en) Switching control unit and semiconductor integrated circuit device
JP2020150739A (en) Gate drive circuit
JP2009060709A (en) Gate drive circuit
JP6753348B2 (en) Switching element drive circuit
JP4487604B2 (en) Power converter

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18923670

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2020525127

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18923670

Country of ref document: EP

Kind code of ref document: A1