JP7023357B2 - Motor control device - Google Patents
Motor control device Download PDFInfo
- Publication number
- JP7023357B2 JP7023357B2 JP2020525127A JP2020525127A JP7023357B2 JP 7023357 B2 JP7023357 B2 JP 7023357B2 JP 2020525127 A JP2020525127 A JP 2020525127A JP 2020525127 A JP2020525127 A JP 2020525127A JP 7023357 B2 JP7023357 B2 JP 7023357B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- switching element
- value
- voltage
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
- H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
- H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
Description
本発明は、モータを駆動制御するモータ制御装置に関する。 The present invention relates to a motor control device that drives and controls a motor.
三相電動機を制御するモータ制御装置を実現する三相インバータ制御回路は、スイッチング用の6つのスイッチング素子およびその駆動回路と、母線電流を検出するためのシャント抵抗と呼ばれる抵抗とから構成されていた(例えば、特許文献1参照)。近年はスイッチング用の6つのスイッチング素子とその駆動回路はインバータパワーモジュールと呼ばれるモジュールに集約されている。 The three-phase inverter control circuit that realizes the motor control device that controls the three-phase motor consisted of six switching elements for switching, their drive circuits, and a resistor called a shunt resistor for detecting the bus current. (See, for example, Patent Document 1). In recent years, six switching elements for switching and their drive circuits have been integrated into a module called an inverter power module.
モータ制御装置のシャント抵抗は、インバータパワーモジュールの外部に設置されており、シャント抵抗に大電流が流れると発熱が生じるので、シャント抵抗に高電力対応のセメント抵抗を用いたり、シャント抵抗としてチップ抵抗を複数個並列に実装することで対応してきた。しかし、高電力対応のセメント抵抗はサイズが大きく、配線パターン間および抵抗に寄生するインダクタンス成分が増大して誤動作が生じるおそれがある。また、チップ抵抗を複数個並列に実装することで1回路あたりのパターン面積が拡大し、基板サイズおよび基板パターンの設計に制約が生じていた。 The shunt resistance of the motor control device is installed outside the inverter power module, and when a large current flows through the shunt resistance, heat is generated. Has been dealt with by implementing multiple parallels. However, the cement resistance for high power is large in size, and the inductance component parasitic on the wiring pattern and the resistance increases, which may cause a malfunction. Further, by mounting a plurality of chip resistors in parallel, the pattern area per circuit is expanded, and there are restrictions on the board size and the design of the board pattern.
本発明は、上記に鑑みてなされたものであって、回路規模を抑えて母線電流を検出することができるモータ制御装置を得ることを目的とする。 The present invention has been made in view of the above, and an object of the present invention is to obtain a motor control device capable of detecting a bus current while suppressing the circuit scale.
上述した課題を解決し、目的を達成するために、本発明は、直流電圧を交流電圧に変換してモータに出力するための上アームおよび下アームのスイッチング素子と、スイッチング素子を駆動する駆動回路と、スイッチング素子に接続されてスイッチング素子を流れる母線電流を検出するための電流検出素子と、を有するインバータパワーモジュールを備える。さらに、本発明は、電流検出素子の検出値に基づいて、駆動回路がスイッチング素子を制御するための信号を駆動回路に出力する演算器を備える。電流検出素子は、第1のスイッチング素子と、第1のスイッチング素子に並列に接続される第2のスイッチング素子と、切替スイッチとを備える。第1のスイッチング素子が選択されたときの電流検出素子の両端電圧は、母線電流が第1の電流値より小さいときに、SN比を許容できる下限電圧値である第1の電圧値より小さくなり、母線電流が第1の電流値より大きい第2の電流値より小さいとき、第1のスイッチング素子の損失は第2のスイッチング素子の損失より小さく、母線電流が第2の電流値より大きいとき、第1のスイッチング素子の損失は第2のスイッチング素子の損失より大きい。切替スイッチは、母線電流が第1の電流値より小さいときは、第2のスイッチング素子を選択し、母線電流が第1の電流値より大きくかつ第2の電流値より小さいときは、第1のスイッチング素子を選択し、母線電流が第2の電流値より大きいときは、第2のスイッチング素子を選択する。 In order to solve the above-mentioned problems and achieve the object, the present invention has an upper arm and a lower arm switching element for converting a DC voltage into an AC voltage and outputting it to a motor, and a drive circuit for driving the switching element. An inverter power module including a current detecting element connected to the switching element and for detecting a bus current flowing through the switching element. Further, the present invention includes an arithmetic unit that outputs a signal for the drive circuit to control the switching element to the drive circuit based on the detection value of the current detection element . The current detection element includes a first switching element, a second switching element connected in parallel to the first switching element, and a changeover switch. When the first switching element is selected, the voltage across the current detection element becomes smaller than the first voltage value, which is the lower limit voltage value at which the SN ratio can be tolerated, when the bus current is smaller than the first current value. When the bus current is larger than the first current value and smaller than the second current value, the loss of the first switching element is smaller than the loss of the second switching element, and the bus current is larger than the second current value. The loss of the first switching element is larger than the loss of the second switching element. The changeover switch selects the second switching element when the bus current is smaller than the first current value, and the first switch when the bus current is larger than the first current value and smaller than the second current value. A switching element is selected, and when the bus current is larger than the second current value, the second switching element is selected.
本発明にかかるモータ制御装置は、回路規模を抑えて母線電流を検出することができるという効果を奏する。 The motor control device according to the present invention has an effect that the circuit scale can be suppressed and the bus current can be detected.
以下に、本発明の実施の形態にかかるモータ制御装置を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。 Hereinafter, the motor control device according to the embodiment of the present invention will be described in detail with reference to the drawings. The present invention is not limited to this embodiment.
実施の形態1.
図1は、本発明の実施の形態1にかかるモータ制御装置101の構成を示すブロック図である。モータ制御装置101は、ブリッジダイオード2と、主回路コンデンサ3と、遮断設定値を切り替えるための切替スイッチ14と、インバータパワーモジュール4と、MCU(Micro Controller Unit)である演算器8と、を備える。交流電源1がブリッジダイオード2に接続されており、インバータパワーモジュール4がモータ5を駆動する。インバータパワーモジュール4は、スイッチング素子4a~4fと、スイッチング素子4a~4fを駆動する駆動回路である制御IC4gとを備える。スイッチング素子4a~4fは、上アームのスイッチング素子4a~4cおよび下アームのスイッチング素子4d~4fにより構成される。スイッチング素子4a~4fの各素子は、ブートストラップコンデンサおよび逆流防止用ダイオードを備えている。
FIG. 1 is a block diagram showing a configuration of a
図1において、交流電源1からの電圧はブリッジダイオード2により整流されて、主回路コンデンサ3が充電される。これにより整流後の電圧は平滑化され、主回路GND(ground)6を基準にした直流電圧の母線電圧が生成される。母線電圧は主回路GND6を基準にした母線電圧端子7の電圧である。電源電圧13aは、制御IC4gの電源電圧である。
In FIG. 1, the voltage from the
インバータ動作の実行時には、それぞれがオンまたはオフを指示する様々な信号パターンである信号9a~9fを演算器8がインバータパワーモジュール4の制御IC4gに出力する。制御IC4gは、インバータ制御用のスイッチング信号である信号9a~9fに基づいてスイッチング素子4a~4fをそれぞれ駆動するための駆動信号を生成し、生成した駆動信号をスイッチング素子4a~4fへ印加する。すなわち、信号9a~9fにしたがって、電源電圧13aおよび制御GND15により定められたゲート電圧にてスイッチング素子4a~4fが適切な時間幅にてオン状態またはオフ状態となるように制御IC4gによって制御される。その結果、母線電圧に基づいてモータ5に適切な電圧が印加されて、適切な電流が流入する。モータ5に適切な電圧を印加して、適切な電流を流入させるためには、モータ5の回転状態を検出する必要性がある。
When the inverter operation is executed, the
実施の形態1にかかるモータ制御装置101においては、インバータパワーモジュール4の内部に電流検出素子4hが設置されている。実施の形態1にかかる電流検出素子4hは、抵抗素子のみでは構成されていない。電流検出素子4hの具体例は、DCCT(Direct Current Current Trans)など磁束を利用して電流を検出する電流検出素子である。モータ制御装置101においては、電流検出素子4hが母線電流12を検出することにより、モータ5の回転状態を把握する。母線電流12は、主回路コンデンサ3から母線電圧端子7を経由して、スイッチング素子4a~4fおよびモータ5を流れ、主回路コンデンサ3の主回路GND6側の端子を経由して、最終的に主回路コンデンサ3に帰還する。電流検出素子4hは母線電流12の値を検出すると、検出値である電流値を示す信号4jを制御IC4gに通知する。電流検出信号である信号4jは、制御IC4g内の増幅器4tによって増幅された信号4pとして演算器8に通知される。また、信号4jがそのまま演算器8に通知されてもよい。制御IC4gは、インバータ動作の停止であるスイッチング素子4a~4fの動作の遮断を示す遮断信号4kも演算器8に通知する。
In the
切替スイッチ14は、演算器8からの遮断設定信号である信号11による電圧と、電源電圧13bからの電圧とのいずれかを選択して制御IC4gに印加させることにより、制御IC4gからの駆動信号の出力を停止させるための電流閾値である遮断設定値4nを設定する。遮断設定値4nは、母線電流12が過電流になることを防ぐためにスイッチング素子4a~4fのインバータ動作を停止させるための電流閾値であり、切替スイッチ14が与える電圧値に応じて変動する。すなわち、遮断設定値4nは、制御IC4gに保持されていて、電源電圧13bまたは信号11により可変な設定値である。なお、遮断設定値4nは、母線電流12の電流値を示す信号4jに対する閾値とするが、増幅器4tによって増幅された信号4pに対する閾値であってもかまわない。
The
また、図1では、切替スイッチ14はインバータパワーモジュール4の外部に設置されているが、内部に設置されていてもよい。電源電圧13bは、電源電圧13aと同電圧でもよいし、異電圧でもよい。
Further, in FIG. 1, the
次に、モータ制御装置101の動作について説明する。インバータ動作中に、モータ5が過負荷状態になった場合、またはモータ5の線間が短絡状態になった場合、母線電流12は増大する。電流検出素子4hは増大した母線電流12を検出し、検出した電流値を示す信号4jが遮断設定値4nに到達すると制御IC4gがスイッチング素子4a~4fの全素子または一部の素子を停止させると共に、遮断信号4kを演算器8に出力する。遮断信号4kを受信すると、演算器8は信号9a~9fを制御IC4gに出力させることを停止する。
Next, the operation of the
図2は、実施の形態1にかかるモータ制御装置101の動作を説明するタイムチャートである。モータ制御装置101によれば、以下のような動作が可能である。
FIG. 2 is a time chart illustrating the operation of the
インバータパワーモジュール4の制御IC4gは、電源投入時に内部で生成されるリセット信号に基づいた初期化動作であるパワーオンリセットを行う。パワーオンリセット後の時刻t1において、制御IC4gにおいて遮断設定値4nは低い値に設定される。その後、スイッチング素子4a~4fを起動する直前である時刻t2において遮断設定値4nは起動時に設定したい値に設定される。さらに、スイッチング素子4a~4fが動作中にモータ5の結線をY結線からΔ結線に切り替える場合は、時刻t3において、Δ結線に対応するさらに高い設定値に遮断設定値4nを切り替える。そして、母線電流12に過電流が発生してスイッチング素子4a~4fが停止された時刻t4においては、遮断設定値4nは再び低い値に設定される。
The control IC 4g of the
実施の形態1にかかるモータ制御装置101によれば、電流検出素子4hがインバータパワーモジュール4の内部に組み込まれているので、遮断設定値4nもインバータパワーモジュール4の内部に保持させることができる。これにより、インバータパワーモジュール4の内部で、スイッチング素子4a~4fの動作を停止するための信号処理を行うことが可能になる。その結果、制御IC4gと電流検出素子4hとの間の距離を短くすることができると共に信号4jの信号線の長さを短くすることができる。したがって、制御基板のパターン設計も容易になり、インバータパワーモジュール4の周辺の部品点数削減が可能になり基板サイズの小型化が図れる。すなわち、開発負荷および費用の軽減が可能となる。さらに、配線パターンにおいて生ずる抵抗成分、インダクタンス成分およびコンデンサ成分が低減されて、モータ制御装置101の動作を安定させることができる。
According to the
実施の形態2.
図3は、本発明の実施の形態2にかかるモータ制御装置102の構成を示すブロック図である。モータ制御装置102においては、実施の形態1にかかるモータ制御装置101の電流検出素子4hがスイッチング素子である電流検出素子4qに置き換わっている。電流検出素子4qの具体例は、スイッチング素子4a~4fよりも耐圧が高く、低損失であるMOS-FET(Metal Oxide Semiconductor-Field Effect Transistor)である。電流検出素子4qに電流が流れた時にドレイン‐ソース間の抵抗値によって生じる電圧値を信号4jとして制御IC4gに検知させることにより、制御IC4gは母線電流12の値を検出する。制御IC4gからの信号4lがゲート電圧を変更することにより電流検出素子4qのオンまたはオフが制御される。
FIG. 3 is a block diagram showing the configuration of the
インバータパワーモジュール4が制御基板に実装された後に、スイッチング素子4a~4fの一部の素子または全素子がショート破壊してしまうような不具合があった場合、主回路コンデンサ3からの母線電流12の電流値が上昇する。実施の形態1のように電流検出素子4hを用いた場合、ヒューズ10が溶断するまで各配線の線路抵抗により発熱を防ぐためにヒューズ10とインバータパワーモジュール4との協調設計が必要であった。これに対して、実施の形態2においては、スイッチング素子である電流検出素子4qを使用しているので、電流検出素子4qをオフ状態にすることにより母線電流12を遮断することが可能となる。すなわち、ヒューズ10以外にも母線電流12の遮断手段を備えることになるので、ヒューズ10とインバータパワーモジュール4との協調設計が不要となる。
If there is a problem that some or all of the
図4は、実施の形態2にかかるモータ制御装置102の動作を説明するタイムチャートである。モータ制御装置102によれば、以下のような動作が可能である。
FIG. 4 is a time chart illustrating the operation of the
図4を用いて、インバータパワーモジュール4の起動シーケンスを説明する。交流電源1からの電圧はブリッジダイオード2により整流されて、主回路コンデンサ3が充電される。これにより整流後の電圧は平滑化され、主回路GND6を基準にした母線電圧端子7の直流電圧である母線電圧が生成される。母線電圧が最大値に達する前に電源電圧13aが生成されて最大値に達してもよい。その後、演算器8からの信号16が時刻t2においてLowレベルからHighレベルに切り替わることで、制御IC4gの内部に設けられた図示していない保護レジスタの状態がHighレベルからLowレベルへと遷移する。保護レジスタの状態がLowレベルへと遷移すると、制御IC4gは時刻t5において、電流検出素子4qをオン状態にするように信号4lを変化させることによって電流検出素子4qのゲート電圧を変更する。信号4lは、電流検出素子4qのオン状態またはオフ状態を指示する信号である。また、制御IC4gは時刻t5において、遮断状態を示すLowレベルから非遮断状態を示すHighレベルに遮断信号4kを切り替えることにより、インバータ動作が可能であることを演算器8に通知する。インバータ動作が可能であること通知された演算器8は、インバータ動作を示す信号パターンを信号9a~9fを用いて制御IC4gに送る。このようにしてインバータパワーモジュール4の起動シーケンスは実行される。
The start-up sequence of the
このようにして開始されたインバータ動作中に、スイッチング素子4a~4fのショート破壊といった原因により母線電流12の電流値が上昇して電流値を示す信号4jが遮断設定値4nに到達すると、制御IC4gは、遮断状態を示す遮断信号4kを演算器8に出力すると共に、信号4lを変化させる。制御IC4gは、信号4lを変化させることによって電流検出素子4qのゲート電圧を変更して、電流検出素子4qをオフ状態に制御する。電流検出素子4qがオフ状態になることで、過大な母線電流12が流れ続けることを防ぐことが可能となる。
During the inverter operation started in this way, when the current value of the bus current 12 rises due to a short circuit failure of the
実施の形態3.
図5は、本発明の実施の形態3にかかるモータ制御装置103の構成を示すブロック図である。モータ制御装置103においては、実施の形態2にかかるモータ制御装置102の電流検出素子4qが電流検出素子4sに置き換わっている。電流検出素子4sは、電流に対して発生する損失の特性が異なるスイッチング素子を並列に接続した構成である。具体的には、電流検出素子4sは、MOS-FET41とIGBT(Insulated Gate Bipolar Transistor)42とが並列接続した構成になっている。電流検出素子4sに電流が流れた時に上記並列接続の両端に発生した電圧値を信号4jとして制御IC4gに検知させることにより、制御IC4gは母線電流12の値を検出する。さらに、MOS-FET41のゲート電極およびIGBT42のベースに接続している切替スイッチ4rがインバータパワーモジュール4に設置されている。切替スイッチ4rは、制御IC4gからの信号4lに基づいて、MOS-FET41およびIGBT42のいずれをオン状態にするかを切り替えることができる。また、切替スイッチ4rは、制御IC4gからの信号4lに基づいて、MOS-FET41およびIGBT42の両方ともオン状態にすることもできる。
FIG. 5 is a block diagram showing the configuration of the
図6は、実施の形態3にかかる電流検出素子4sの損失と母線電流12との関係を表すグラフである。MOS-FET41のドレイン‐ソース間にて発生する損失は、ドレイン‐ソース間の抵抗値と母線電流12の値の2乗とを掛け合わされた値になる。よって、切替スイッチ4rにより、電流検出素子4sに流れる母線電流12がMOS-FET41に流入している場合は、母線電流12と電流検出素子4sの損失との関係は2次関数的に推移する。
FIG. 6 is a graph showing the relationship between the loss of the
一方、IGBT42による損失は、IGBT42のコレクタ‐エミッタ間に発生する飽和電圧Vce_satと母線電流12の値とを掛け合わせた値になる。よって、切替スイッチ4rにより、電流検出素子4sに流れる母線電流12がIGBT42に流入している場合は、母線電流12と電流検出素子4sの損失との関係は1次関数的に推移する。
On the other hand, the loss due to the
すると、図6において、1次関数の挙動と2次関数の挙動との違いによって、損失値の大小関係が逆転する母線電流12の値i1が存在する。したがって、電流検出素子4sのように損失特性が異なるスイッチング素子を並列に配置し、さらに切替スイッチ4rを設けて、母線電流12が値i1になったときに使用する素子を損失の小さい方に切り替えることにより、損失の発生を効果的に抑えることができる。切替スイッチ4rの制御は、制御IC4gまたは演算器8のいずれが行ってもかまわない。
Then, in FIG. 6, there exists a value i1 of the bus current 12 in which the magnitude relationship of the loss value is reversed due to the difference between the behavior of the linear function and the behavior of the quadratic function. Therefore, switching elements having different loss characteristics such as the
図7は、実施の形態3にかかる電流検出素子4sの損失および両端の電位差と母線電流12との関係を表すグラフである。図7の縦軸は、電流検出素子4sの損失を示すと共に電流検出素子4sの母線電流12の経路の両端に発生する電位差も示している。
FIG. 7 is a graph showing the relationship between the loss of the
電流検出素子4sの損失の発生をより小さくすると、電流検出素子4sの母線電流12の経路の両端に発生する電位差が小さくなる。図7においては、電流検出素子4sの損失と母線電流12との関係に加えて、上記電位差となるIGBT42のコレクタ‐エミッタ間に発生する飽和電圧Vce_satおよびMOS-FET41のドレイン‐ソース間の抵抗によって発生する電圧Vds_r_onの母線電流12との関係も示している。
When the occurrence of the loss of the
電流検出素子4sの両端にて発生する電位差が小さくなると、制御IC4gに検知させるための信号4j、および演算器8に検知させるために信号4jが増幅器4tによって増幅された信号4pも小さくなる。その結果、信号4jおよび信号4pの周囲のノイズに対するSN比が悪化し、演算器8の制御性が不安定になる。その場合、損失特性が異なる素子を用いていることを利用して、電流検出素子4sの両端にて発生する電位差がSN比許容値より小さくなる方の素子を使用しないように切替スイッチ4rで切り替える。すなわち、SN比が悪化する微小な電位差の領域においては、電位差がSN比許容値以上となる方の素子を使用するように切替スイッチ4rで切り替える。
When the potential difference generated at both ends of the
具体的には、図7において、母線電流12が値i0より小さくなると、MOS-FET41のドレイン‐ソース間の抵抗によって発生する電圧Vds_r_onがSN比許容値より小さくなる。したがって、母線電流12が値i0より小さくなると、切替スイッチ4rはIGBT42を使用するように切り替える。これにより、母線電流12の値が小さくてMOS-FET41のドレイン‐ソース間に発生する電圧Vds_r_onが小さくなる場合にはMOS-FET41を使用しないようにする。すなわち、SN比の悪化により適切な母線電流12の値の把握が困難になって、演算器8の制御性が不安定になることを防ぐことが可能となる。
Specifically, in FIG. 7, when the bus current 12 becomes smaller than the value i0, the voltage Vds_r_on generated by the resistance between the drain and the source of the MOS-
以上説明したように、実施の形態3にかかるモータ制御装置103の電流検出素子4sにおいて、母線電流12が値i0より小さくなる場合および値i1より大きくなる場合はIGBT42を使用し、それ以外の場合はMOS-FET41を使用する。これにより、電流検出素子4sの損失の発生を抑えて省電力を図れると共に、演算器8の制御性安定度を確保することができる。
As described above, in the
図8は、実施の形態1から3にかかるMCU30の構成を示すブロック図である。演算器8は、MCU30により実現される。MCU30は、演算および制御を実行するCPU(Central Processing Unit)31と、CPU31がワークエリアに用いるRAM(Random Access Memory)32と、プログラムおよびデータを記憶するROM(Read Only Memory)33と、外部と信号をやりとりするハードウェアであるI/O(Input/Output)34と、クロックを生成する発振子を含む周辺装置35と、を備える。実施の形態1から3において説明した演算器8が実行する制御は、ROM33に記憶されるソフトウェアであるプログラムをCPU31が実行することにより実現される。ROM33は、書き換え可能なフラッシュメモリといった不揮発性のメモリであってもよい。
FIG. 8 is a block diagram showing the configuration of the MCU 30 according to the first to third embodiments. The
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。 The configuration shown in the above-described embodiment shows an example of the content of the present invention, can be combined with another known technique, and is one of the configurations as long as it does not deviate from the gist of the present invention. It is also possible to omit or change the part.
1 交流電源、2 ブリッジダイオード、3 主回路コンデンサ、4 インバータパワーモジュール、4a~4f スイッチング素子、4g 制御IC、4h,4q,4s 電流検出素子、4j,4p,9a~9f,11,16 信号、4k 遮断信号、4r,14 切替スイッチ、5 モータ、6 主回路GND、7 母線電圧端子、8 演算器、10 ヒューズ、12 母線電流、13a,13b 電源電圧、15 制御GND、30 MCU、31 CPU、32 RAM、33 ROM、34 I/O、35 周辺装置、41 MOS-FET、42 IGBT、101~103 モータ制御装置。 1 AC power supply, 2 bridge diode, 3 main circuit capacitor, 4 inverter power module, 4a-4f switching element, 4g control IC, 4h, 4q, 4s current detection element, 4j, 4p, 9a-9f, 11,16 signal, 4k cutoff signal, 4r, 14 changeover switch, 5 motor, 6 main circuit GND, 7 bus voltage terminal, 8 calculator, 10 fuse, 12 bus current, 13a, 13b power supply voltage, 15 control GND, 30 MCU, 31 CPU, 32 RAM, 33 ROM, 34 I / O, 35 peripheral device, 41 MOS-FET, 42 IGBT, 101-103 motor control device.
Claims (3)
前記電流検出素子の検出値に基づいて、前記駆動回路が前記スイッチング素子を制御するための信号を前記駆動回路に出力する演算器と、
を備え、
前記電流検出素子は、
第1のスイッチング素子と、
前記第1のスイッチング素子に並列に接続される第2のスイッチング素子と、
切替スイッチと、
を備え、
前記第1のスイッチング素子が選択されたときの前記電流検出素子の両端電圧は、前記母線電流が第1の電流値より小さいときに、SN比を許容できる下限電圧値である第1の電圧値より小さくなり、
前記母線電流が前記第1の電流値より大きい第2の電流値より小さいとき、前記第1のスイッチング素子の損失は前記第2のスイッチング素子の損失より小さく、前記母線電流が前記第2の電流値より大きいとき、前記第1のスイッチング素子の損失は前記第2のスイッチング素子の損失より大きく、
前記切替スイッチは、
前記母線電流が前記第1の電流値より小さいときは、前記第2のスイッチング素子を選択し、
前記母線電流が前記第1の電流値より大きくかつ前記第2の電流値より小さいときは、前記第1のスイッチング素子を選択し、
前記母線電流が前記第2の電流値より大きいときは、前記第2のスイッチング素子を選択するモータ制御装置。 Upper arm and lower arm switching elements for converting DC voltage to AC voltage and outputting to a motor, a drive circuit for driving the switching element, and a bus current connected to the switching element and flowing through the switching element. An inverter power module having a current detection element for detection, and
An arithmetic unit that outputs a signal for the drive circuit to control the switching element to the drive circuit based on the detection value of the current detection element.
Equipped with
The current detection element is
The first switching element and
A second switching element connected in parallel to the first switching element,
Changeover switch and
Equipped with
The voltage across the current detection element when the first switching element is selected is a first voltage value which is a lower limit voltage value at which the SN ratio can be tolerated when the bus current is smaller than the first current value. Smaller,
When the bus current is smaller than the second current value larger than the first current value, the loss of the first switching element is smaller than the loss of the second switching element, and the bus current is the second current. When it is larger than the value, the loss of the first switching element is larger than the loss of the second switching element.
The changeover switch is
When the bus current is smaller than the first current value, the second switching element is selected.
When the generatrix current is larger than the first current value and smaller than the second current value, the first switching element is selected.
A motor control device that selects the second switching element when the generatrix current is larger than the second current value .
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2018/023328 WO2019244252A1 (en) | 2018-06-19 | 2018-06-19 | Motor control device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019244252A1 JPWO2019244252A1 (en) | 2020-12-17 |
JP7023357B2 true JP7023357B2 (en) | 2022-02-21 |
Family
ID=68983898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020525127A Active JP7023357B2 (en) | 2018-06-19 | 2018-06-19 | Motor control device |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7023357B2 (en) |
WO (1) | WO2019244252A1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4340322B1 (en) | 2008-07-16 | 2009-10-07 | 株式会社野村総合研究所 | Group member location information sharing system |
JP6043094B2 (en) | 2012-05-30 | 2016-12-14 | 辛東主 | Product display information aggregation system |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6043094A (en) * | 1983-08-17 | 1985-03-07 | Mitsubishi Electric Corp | Operating device of elevator when in trouble |
JPH04340322A (en) * | 1991-05-14 | 1992-11-26 | Mitsubishi Electric Corp | Short circuit protective circuit |
JP3429917B2 (en) * | 1995-09-14 | 2003-07-28 | 富士通株式会社 | Power supply monitoring circuit |
JP4637148B2 (en) * | 2007-08-27 | 2011-02-23 | 株式会社日立製作所 | Power converter |
-
2018
- 2018-06-19 WO PCT/JP2018/023328 patent/WO2019244252A1/en active Application Filing
- 2018-06-19 JP JP2020525127A patent/JP7023357B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4340322B1 (en) | 2008-07-16 | 2009-10-07 | 株式会社野村総合研究所 | Group member location information sharing system |
JP6043094B2 (en) | 2012-05-30 | 2016-12-14 | 辛東主 | Product display information aggregation system |
Also Published As
Publication number | Publication date |
---|---|
WO2019244252A1 (en) | 2019-12-26 |
JPWO2019244252A1 (en) | 2020-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4935266B2 (en) | Voltage-driven semiconductor element driving method and gate driving circuit | |
JP6349855B2 (en) | Drive device | |
JP6742528B2 (en) | Power converter | |
JP2006042410A (en) | Snubber device | |
JP2005160268A (en) | Inverter circuit | |
JP4479570B2 (en) | Switching circuit with protection function and protection circuit | |
JP2017079534A (en) | Gate control circuit | |
JP2017022830A (en) | Power conversion device | |
JP2005223308A (en) | Semiconductor device and semiconductor device module | |
JP7205091B2 (en) | semiconductor equipment | |
JP6750333B2 (en) | Semiconductor switching element protection circuit | |
JP2019110431A (en) | Semiconductor device and power module | |
JP5002948B2 (en) | Semiconductor device | |
JP7023357B2 (en) | Motor control device | |
JP6950828B2 (en) | Power module with built-in drive circuit | |
JP2008043003A (en) | Gate drive unit of voltage-driven type semiconductor element | |
JP2007089335A (en) | Voltage detection method of power switching element and power conversion device using this | |
JP4770063B2 (en) | IPM circuit | |
JP7105706B2 (en) | power module | |
JP5610421B2 (en) | Motor drive circuit and motor provided with the same | |
JP2006129643A (en) | Switching control unit and semiconductor integrated circuit device | |
JP2020150739A (en) | Gate drive circuit | |
JP2006345618A (en) | Motor driving device | |
JP2003189590A (en) | Controller for voltage drive type semiconductor elements connected in series | |
JP2020178399A (en) | Power conversion device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200529 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220208 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7023357 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |