JP7105706B2 - power module - Google Patents
power module Download PDFInfo
- Publication number
- JP7105706B2 JP7105706B2 JP2019005002A JP2019005002A JP7105706B2 JP 7105706 B2 JP7105706 B2 JP 7105706B2 JP 2019005002 A JP2019005002 A JP 2019005002A JP 2019005002 A JP2019005002 A JP 2019005002A JP 7105706 B2 JP7105706 B2 JP 7105706B2
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- threshold
- equal
- circuit
- sense current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Protection Of Static Devices (AREA)
- Power Conversion In General (AREA)
Description
この発明は、スイッチング素子のオン抵抗の異常検出に関する。 The present invention relates to detection of abnormality in on-resistance of switching elements.
従来のパワーデバイス回路の高周波動作時の電圧または電流を測定する場合、高性能のA/Dコンバータを用いてパワーモジュールの出力信号をデジタルデータへ変換し、大容量のメモリにデータを格納し、高性能のCPUで処理を行う必要があった。 When measuring the voltage or current during high-frequency operation of a conventional power device circuit, the output signal of the power module is converted into digital data using a high-performance A/D converter, and the data is stored in a large-capacity memory. It was necessary to perform processing with a high-performance CPU.
例えば、特許文献1には、過電流検出と演算によるオン抵抗検出を行う過電流保護回路が開示されているが、この過電流保護回路は、AD変換器とによるデジタル化と演算回路による処理を行っている。 For example, Patent Document 1 discloses an overcurrent protection circuit that performs overcurrent detection and on-resistance detection by calculation. Is going.
従来のパワーデバイス回路の電圧または電流を測定するモニターは、高性能のA/DコンバータまたはCPU等、高性能のデバイスが必要であり、高コストであった。 Conventional monitors for measuring the voltage or current of power device circuits require high-performance devices such as high-performance A/D converters or CPUs, and are expensive.
本発明は、上記の問題点を解決するためになされたものであり、高性能のデバイスを用いることなくスイッチング素子のオン抵抗の異常を検出することを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to solve the above-described problems, and to detect an abnormality in the on-resistance of a switching element without using a high-performance device.
本発明のパワーモジュールは、スイッチング素子と、スイッチング素子のセンス電流およびオン抵抗を測定する測定回路と、センス電流が第2閾値以上となる異常検出期間において、オン抵抗が第1閾値以上である場合に、スイッチング素子の異常を表す信号を出力する異常検出回路とを備え、異常検出回路は、オン抵抗を第1閾値と比較する第1コンパレータと、センス電流を第2閾値と比較する第2コンパレータとを備える。 A power module according to the present invention includes a switching element, a measurement circuit that measures a sense current and an on-resistance of the switching element, and an abnormality detection period in which the sense current is equal to or greater than a second threshold. and an abnormality detection circuit that outputs a signal representing an abnormality of the switching element, the abnormality detection circuit comprising a first comparator that compares the ON resistance with a first threshold and a second comparator that compares the sense current with a second threshold. and
本発明のパワーモジュールによれば、高性能のデバイスを用いることなくスイッチング素子のオン抵抗の異常を検出することが可能である。 According to the power module of the present invention, it is possible to detect an abnormality in the on-resistance of the switching element without using a high-performance device.
<A.前提技術>
図1は、前提技術のモニター回路100の構成図である。モニター回路100は、マイコンにより構成され、パワーデバイス20の電圧および電流の異常を検出する。パワーデバイス20は、例えばIGBTおよびダイオードなどの半導体チップ21を備えている。半導体チップ21は制御信号を取得して出力信号を出力する。
<A. Prerequisite technology>
FIG. 1 is a configuration diagram of a
モニター回路100は、A/Dコンバータ11、メモリ12およびCPU13を備えている。モニター回路100は、A/Dコンバータ11、メモリ12およびCPU13を備えている。A/Dコンバータ11はパワーデバイス20の出力信号をデジタルデータへ変換する。メモリ12は、A/Dコンバータ11により変換されたデジタルデータを格納する。CPU13は、メモリに格納されたデジタルデータに処理を行ってパワーデバイス20の電圧および電流の異常を検出し、検出時には機能低下信号を出力する。モニター回路100には、A/Dコンバータ11とCPU13という高性能のデバイスが必要であり、コストが高いという問題があった。
The
<B.実施の形態1>
<B-1.構成>
図2は、実施の形態1のパワーモジュール201の構成を示すブロック図である。パワーモジュール201は、パワーデバイス20と、パワーデバイス20のオン抵抗を監視するモニター回路101とを備えている。モニター回路101は、オン抵抗検出回路31A、メモリ32およびカウンター回路33を備えている。
<B. Embodiment 1>
<B-1. Configuration>
FIG. 2 is a block diagram showing the configuration of the
メモリ32には、オン抵抗の閾値とカウンター回路33のカウンター値が格納されている。これらの値は、ユーザが設定可能であっても良い。その場合、ユーザが使用するアプリケーションまたは使用環境に適合した汎用性の高いモニター回路101が得られる。
The
オン抵抗検出回路31Aは、パワーデバイス20が有する半導体チップ21のオン抵抗を測定し、オン抵抗が閾値以上となった場合と、オン抵抗が閾値以上となる回数がカウンター値以上となった場合に、機能低下信号を出力する。なお、ここで半導体チップ21のオン抵抗は、スイッチング素子自体のオン抵抗に加えて、ボンディングワイヤ、はんだ材、または回路パターンなどの配線抵抗を含んでいても良い。
The on-
<B-2.動作>
図3は、モニター回路101の動作を示すフローチャートである。以下、図3に沿ってモニター回路101の動作を説明する。前提として、メモリ32にはオン抵抗の閾値とカウンター値が格納されている。メモリ32にこれらの値が格納されていない場合は、ユーザがこれらの値を設定しても良い。例えば、オン抵抗の閾値は5Vであり、カウンター値は100回とする。モニター回路101に電源が投入されると、オン抵抗検出回路31Aはメモリ32からオン抵抗の閾値を読み出して設定し、カウンター回路33はメモリ32からカウンター値を読み出して設定する(ステップS1)。
<B-2. Operation>
FIG. 3 is a flow chart showing the operation of the
次に、オン抵抗検出回路31Aがパワーデバイス20のオン抵抗のモニターを開始し、オン抵抗が閾値以上であるか否かを判断する(ステップS2)。ステップS2においてパワーデバイス20のオン抵抗が閾値以上でなければ、オン抵抗検出回路31AはステップS2を繰り返す。
Next, the on-
ステップS2においてパワーデバイス20のオン抵抗が閾値以上であれば、オン抵抗検出回路31Aはその旨を表す第1の機能低下信号をモニター回路101の外部に出力する(ステップS3)。次に、カウンター回路33が、パワーデバイス20のオン抵抗が閾値以上となった回数がカウンター値以上であるか否かを判断する(ステップS4)。ステップS4において、パワーデバイス20のオン抵抗が閾値以上となった回数がカウンター値以上でない場合、モニター回路101の動作フローはステップS2に戻る。ステップS4において、パワーデバイス20のオン抵抗が閾値以上となった回数がカウンター値以上である場合、カウンター回路33はその旨を表す第2の機能低下信号をモニター回路101の外部に出力する(ステップS5)。そして、モニター回路101の動作フローはステップS2に戻る。
If the on-resistance of the
図4に示すように、パワーデバイス20が破壊するオン抵抗の値よりも低い値に閾値ref1が設定されれば、オン抵抗が上昇したときに第1の機能低下信号または第2の機能低下信号が外部に出力されるため、ユーザはパワーデバイス20の動作を停止することによりパワーデバイス20の破壊を防ぐことができる。なお、図5に示すように、オン抵抗の閾値は複数設定されていても良い。図5では、深刻度レベル1-4の4つのオン抵抗の閾値ref11-ref14が設定されている。例えば、レベル1:3V、レベル2:4V、レベル3:5V、レベル4:6Vのように、深刻度レベルの異なる複数の閾値が設定される。このとき、カウンター値は深刻度レベルに応じて設定される。例えば、レベル1:100回、レベル2:100回、レベル3:80回、レベル4:50回、レベル5:30回と設定される。そして、図3のステップS2とステップS4は、各閾値について行われ、ステップS3とステップS5では、閾値に応じた深刻度レベルが機能低下信号により出力される。
As shown in FIG. 4, if the threshold ref1 is set to a value lower than the value of the on-resistance at which the
<B-3.オン抵抗検出回路>
図6はパワーデバイス20の回路図である。半導体チップ21は、直列接続された2つのIGBT T1,T2と、IGBT T1,T2にそれぞれ逆並列接続されたダイオードD1,D2と、を備えている。IGBT T1のコレクタとIGBT T2のエミッタとの間には、コンデンサC1と電源Vccが並列に接続されている。また、IGBT T2のコレクタとIGBT T1のコレクタの間には、コイルL1が接続されている。IGBT T1のゲート-エミッタ間には、負バイアス電源が接続されている。また、IGBT T2のゲート端子にはゲート抵抗RGが接続されている。
<B-3. On-resistance detection circuit>
FIG. 6 is a circuit diagram of the
オン抵抗検出回路31Aは、IGBT T2のセンス電流とエミッタ-コレクタ電圧VCEからオン抵抗を測定する。すなわち、オン抵抗検出回路31Aは、IGBT T2のオン抵抗を測定する。図7は、オン抵抗検出回路31Aによるオン抵抗の異常検出期間を示す図である。オン抵抗検出回路31Aは、センス電流Isenseが閾値ref2以上となった時刻t0以降に、センス電流Isenseからコレクタ電流を測定し、当該コレクタ電流とエミッタ-コレクタ電圧VCEからオン抵抗を測定する。言い換えれば、オン抵抗検出回路31Aは、センス電流Isenseが閾値ref2以上である期間を、オン抵抗の異常検出期間とする。この異常検出期間にオン抵抗が閾値ref1以上となった場合に、オン抵抗検出回路31Aは機能低下信号を出力する。センス電流が閾値ref2以上の場合、すなわち半導体チップ21に一定値以上の電流が流れたときにオン抵抗を測定することで、センス電流のばらつきによるオン抵抗の測定誤差を小さくすることができる。また、電流値が小さいセンス電流であれば、半導体チップ21の電気特性に影響を与えずに測定することが可能である。
The on-
図8は、オン抵抗検出回路31Aの構成を示している。オン抵抗検出回路31Aは、コンパレータ311と、コンパレータ312と、ANDゲート313を備えている。コンパレータ311には、IGBT Tr2のセンス電流Isenseと、センス電流の閾値ref2が入力される。コンパレータ311は、センス電流Isenseを閾値ref2と比較し、センス電流Isenseが閾値ref2以上のときにHレベルの信号を、それ以外の場合にLレベルの信号をANDゲート313に出力する。コンパレータ312には、IGBT Tr2のコレクタ-エミッタ電圧VCEから検出されたON抵抗と、ON抵抗の閾値ref1が入力される。コンパレータ312は、ON抵抗を閾値ref1と比較し、ON抵抗が閾値ref1以上のときにHレベルの信号を、それ以外の場合にLレベルの信号をANDゲート313に出力する。
FIG. 8 shows the configuration of the on-
ANDゲート313は、コンパレータ313とコンパレータ312から共にHレベルの信号が入力された場合に、Hレベルの信号、すなわち機能低下信号を出力し、それ以外の場合にLレベルの信号を出力する。すなわち、ANDゲート313は、IGBT Tr2のセンス電流Isenseが閾値ref2以上かつON抵抗が閾値ref1以上である場合に、機能低下信号を出力する。
The AND
実施の形態1のパワーモジュール201は、スイッチング素子であるIGBT T2と、スイッチング素子のセンス電流およびオン抵抗を測定する測定回路と、センス電流が第2閾値ref2以上となる異常検出期間において、オン抵抗が第1閾値ref1以上である場合に、スイッチング素子の異常を表す機能低下信号を出力する異常検出回路とを備える。異常検出回路では、オン抵抗を第1閾値ref1と比較する第1コンパレータ312と、センス電流を第2閾値ref2と比較する第2コンパレータ311とを備える。従って、パワーモジュール201によれば、コンパレータを用いた簡易な構成によってスイッチング素子のオン抵抗の異常を検出することが可能である。また、スイッチング素子の劣化による不具合が発生する前に機能低下信号が出力されるため、パワーデバイス20の交換を促し、適切なメンテナンスにより搭載システムの急な停止を防ぐことができる。
The
また、パワーモジュール201は、オン抵抗が第1閾値ref1以上となる回数をカウントし、回数が予め定められたカウンター値以上となる場合に、スイッチング素子の異常を表す信号を出力するカウンター回路33を備える。従って、繰り返しオン抵抗が高くなった場合にスイッチング素子の異常を検出することができる。
In addition, the
<C.実施の形態2>
図9は、実施の形態2のパワーモジュール202の構成を示すブロック図である。パワーモジュール202は、パワーデバイス20と、パワーデバイス20のオン抵抗を監視するモニター回路102とを備えている。モニター回路102は、実施の形態1のモニター回路101と比較すると、オン抵抗検出回路31Aに代えてオン抵抗検出回路31Bを備えている。オン抵抗検出回路31Aは、図7に示すように、センス電流Isenseが閾値ref2以上である期間をオン抵抗の異常検出期間とした。これに対してオン抵抗検出回路31Bは、センス電流が一定範囲となる期間をオン抵抗の異常検出期間とする。図10は、オン抵抗検出回路31Bによるオン抵抗の異常検出期間を示している。センス電流Isenseが閾値ref2以上かつ閾値ref3以下となる時刻t0からt1まで、および時刻t2以降が異常検出期間となる。このように、センス電流Isenseの上限を規定するのは、センス電流のオーバーシュート等のばらつきに対応するためである。
<C. Embodiment 2>
FIG. 9 is a block diagram showing the configuration of
図11は、オン抵抗検出回路31Bの構成を示している。オン抵抗検出回路31Bは、コンパレータ311,312,314とANDゲート313,315を備えている。コンパレータ311には、IGBT Tr2のセンス電流Isenseと、センス電流の閾値ref2が入力される。コンパレータ311は、センス電流Isenseを閾値ref2と比較し、センス電流Isenseが閾値ref2以上のときにHレベルの信号を、それ以外の場合にLレベルの信号をANDゲート315に出力する。コンパレータ314には、IGBT Tr2のセンス電流Isenseと、センス電流の閾値ref3が入力される。コンパレータ314は、センス電流Isenseを閾値ref3と比較し、センス電流Isenseが閾値ref3以下のときにHレベルの信号を、それ以外の場合にLレベルの信号をANDゲート315に出力する。
FIG. 11 shows the configuration of the on-
ANDゲート315は、コンパレータ313とコンパレータ314から共にHレベルの信号が入力された場合にHレベルの信号を、それ以外の場合にLレベルの信号をANDゲート313に出力する。コンパレータ312には、IGBT Tr2のコレクタ-エミッタ電圧VCEから検出されたON抵抗と、ON抵抗の閾値ref1が入力される。コンパレータ312は、ON抵抗を閾値ref1と比較し、ON抵抗が閾値ref1以上のときにHレベルの信号を、それ以外の場合にLレベルの信号をANDゲート313に出力する。
The AND
ANDゲート313は、ANDゲート315とコンパレータ312から共にHレベルの信号が入力された場合にHレベルの信号、すなわち機能低下信号を出力し、それ以外の場合にLレベルの信号を出力する。すなわち、ANDゲート313は、IGBT Tr2のセンス電流Isenseが閾値ref2以上かつ閾値ref3未満で、ON抵抗が閾値ref1以上である場合に、機能低下信号を出力する。
The AND
実施の形態2のパワーモジュール202において、異常検出期間は、センス電流が第2閾値ref2以上で、第2閾値ref2より大きい第3閾値ref3以下となる期間であり、異常検出回路であるオン抵抗検出回路31Bは、オン抵抗検出回路31Aの構成に加えて、センス電流Isenseを第3閾値ref3と比較する第3コンパレータ314と、第3コンパレータと第1コンパレータの出力が入力される第1ANDゲート315と、をさらに備える。従って、パワーモジュール202によれば、センス電流がオーバーシュートした時にオン抵抗の異常検出を避けることにより、オン抵抗の異常を高精度に検出することができる。
In the
<D.実施の形態3>
図12は、実施の形態3のパワーモジュール203の構成を示すブロック図である。パワーモジュール203は、パワーデバイス20と、パワーデバイス20のオン抵抗を監視するモニター回路103とを備えている。モニター回路103は、実施の形態1のモニター回路101と比較すると、オン抵抗検出回路31Aに代えてオン抵抗検出回路31Cを備えている。
<D. Embodiment 3>
FIG. 12 is a block diagram showing the configuration of
図13は、オン抵抗検出回路31Cにおけるオン抵抗の異常検出期間を示している。オン抵抗検出回路31Cは、センス電流Isenseが時刻t0において閾値ref2以上閾値ref3以下の値をとり、さらにそこから一定時間だけ遅延した時刻t1においても閾値ref2以上閾値ref3以下の値をとる場合に、オン抵抗の異常検出をスタートする。このように、オン抵抗の異常検出期間を時刻t1まで遅延することによって、スイッチングタイミングでない安定した定常状態でオン抵抗を測定することが可能となる。
FIG. 13 shows an on-resistance abnormality detection period in the on-
図14は、オン抵抗検出回路31Cの構成を示している。オン抵抗検出回路31Cは、コンパレータ311,312,314、ANDゲート313,315,316、および遅延回路317を備えている。
FIG. 14 shows the configuration of the on-
コンパレータ311,312,314の動作は実施の形態2と同様である。ANDゲート315は、コンパレータ313とコンパレータ314から共にHレベルの信号が入力された場合にHレベルの信号を、それ以外の場合にLレベルの信号を、ANDゲート316と遅延回路317に出力する。遅延回路317は、入力信号を一定時間遅延してANDゲート316に出力する。ANDゲート316は、ANDゲート315と遅延回路317から共にHレベルの信号が入力された場合にHレベルの信号を、それ以外の場合にLレベルの信号をANDゲート313に出力する。すなわち、ANDゲート316は、第1の測定タイミングと、そこから遅延回路317の遅延時間だけ遅れた第2の測定タイミングの両方において、センス電流Isenseが閾値ref2以上閾値ref3以下の値をとったときに、Hレベルの信号を出力する。
The operations of
ANDゲート313は、ANDゲート316とコンパレータ312から共にHレベルの信号が入力された場合に、Hレベルの信号、すなわち機能低下信号を出力する。すなわち、ANDゲート313は、第1の測定タイミングと第2の測定タイミングの両方においてセンス電流Isenseが閾値ref2以上閾値ref3以下の値をとり、ON抵抗が閾値ref1以上である場合に、機能低下信号を出力する。
When the AND
実施の形態3のパワーモジュール203において、異常検出回路であるオン抵抗検出回路31Cは、第1ANDゲートであるANDゲート315の出力信号を遅延する遅延回路317と、ANDゲート315の出力信号と、遅延回路317の出力信号とが入力される第2ANDゲートであるANDゲート316とを備える。そして、異常検出期間は、第1の測定タイミングと、第1の測定タイミングから遅延回路による遅延時間だけ遅延した第2の測定タイミングの両方において、センス電流が第2閾値以上かつ第3閾値以下となった場合の、第2の測定タイミング以降の期間である。これにより、オン抵抗検出回路31Cは、スイッチングタイミングでない安定した定常状態でオン抵抗の異常を高精度に検出することができる。
In the
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。 In addition, within the scope of the invention, each embodiment can be freely combined, and each embodiment can be appropriately modified or omitted.
11 A/Dコンバータ、12 メモリ、13 CPU、20 パワーデバイス、21 半導体チップ、31A,31B,31C オン抵抗検出回路、32 メモリ、33 カウンター回路、100,101,102,103 モニター回路、201,202,203 パワーモジュール、311,312,313,314 コンパレータ、315,316 ANDゲート、317 遅延回路。 11 A/D converter, 12 memory, 13 CPU, 20 power device, 21 semiconductor chip, 31A, 31B, 31C ON resistance detection circuit, 32 memory, 33 counter circuit, 100, 101, 102, 103 monitor circuit, 201, 202 , 203 power module, 311, 312, 313, 314 comparator, 315, 316 AND gate, 317 delay circuit.
Claims (5)
前記スイッチング素子のセンス電流およびオン抵抗を測定する測定回路と、
前記センス電流が第2閾値以上となる異常検出期間において、前記オン抵抗が第1閾値以上である場合に、前記スイッチング素子の異常を表す信号を出力する異常検出回路とを備え、
前記異常検出回路は、
前記オン抵抗を前記第1閾値と比較する第1コンパレータと、
前記センス電流を前記第2閾値と比較する第2コンパレータとを備える、
パワーモジュール。 a switching element;
a measurement circuit that measures the sense current and on-resistance of the switching element;
an abnormality detection circuit that outputs a signal representing an abnormality of the switching element when the on-resistance is equal to or greater than a first threshold in an abnormality detection period in which the sense current is equal to or greater than a second threshold;
The abnormality detection circuit is
a first comparator that compares the on-resistance with the first threshold;
a second comparator that compares the sense current to the second threshold;
power module.
前記異常検出回路は、
前記センス電流を前記第3閾値と比較する第3コンパレータと、
前記第3コンパレータと前記第1コンパレータの出力が入力される第1ANDゲートと、をさらに備える、
請求項1に記載のパワーモジュール。 The abnormality detection period is a period in which the sense current is equal to or greater than the second threshold and equal to or less than a third threshold greater than the second threshold,
The abnormality detection circuit is
a third comparator that compares the sense current to the third threshold;
further comprising a first AND gate to which the third comparator and the output of the first comparator are input;
The power module according to claim 1.
前記第1ANDゲートの出力信号を遅延する遅延回路と、
前記第1ANDゲートの出力信号と、前記遅延回路の出力信号とが入力される第2ANDゲートとをさらに備え、
前記異常検出期間は、第1の測定タイミングと、前記第1の測定タイミングから前記遅延回路による遅延時間だけ遅延した第2の測定タイミングの両方において、前記センス電流が前記第2閾値以上かつ前記第3閾値以下となった場合の、前記第2の測定タイミング以降の期間である、
請求項2に記載のパワーモジュール。 The abnormality detection circuit is
a delay circuit that delays the output signal of the first AND gate;
a second AND gate to which the output signal of the first AND gate and the output signal of the delay circuit are input;
In the abnormality detection period, the sense current is equal to or greater than the second threshold value and the second measurement timing is delayed at both the first measurement timing and the second measurement timing delayed by the delay time of the delay circuit from the first measurement timing. 3 It is a period after the second measurement timing when it is less than or equal to the threshold,
The power module according to claim 2.
請求項1から3のいずれか1項に記載のパワーモジュール。 Further comprising a counter circuit that counts the number of times the on-resistance is greater than or equal to the first threshold value, and outputs a signal indicating an abnormality of the switching element when the number of times is greater than or equal to a predetermined counter value,
The power module according to any one of claims 1 to 3.
請求項1から4のいずれか1項に記載のパワーモジュール。 wherein the first threshold is user-configurable;
The power module according to any one of claims 1 to 4.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019005002A JP7105706B2 (en) | 2019-01-16 | 2019-01-16 | power module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019005002A JP7105706B2 (en) | 2019-01-16 | 2019-01-16 | power module |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020114144A JP2020114144A (en) | 2020-07-27 |
JP7105706B2 true JP7105706B2 (en) | 2022-07-25 |
Family
ID=71666150
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019005002A Active JP7105706B2 (en) | 2019-01-16 | 2019-01-16 | power module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7105706B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109005407B (en) * | 2015-05-15 | 2023-09-01 | 华为技术有限公司 | Video image encoding and decoding method, encoding device and decoding device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003047284A (en) | 2001-07-30 | 2003-02-14 | Nikon Corp | Switching element abnormality detector, pwm amplifier, motor driver, stage apparatus, exposure system, device manufactured by this exposure system, and method of manufacturing device |
JP2011071174A (en) | 2009-09-24 | 2011-04-07 | Renesas Electronics Corp | Semiconductor device and method of detecting characteristic degradation of semiconductor device |
WO2017168951A1 (en) | 2016-03-29 | 2017-10-05 | 三菱電機株式会社 | Overheat protection control device |
-
2019
- 2019-01-16 JP JP2019005002A patent/JP7105706B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003047284A (en) | 2001-07-30 | 2003-02-14 | Nikon Corp | Switching element abnormality detector, pwm amplifier, motor driver, stage apparatus, exposure system, device manufactured by this exposure system, and method of manufacturing device |
JP2011071174A (en) | 2009-09-24 | 2011-04-07 | Renesas Electronics Corp | Semiconductor device and method of detecting characteristic degradation of semiconductor device |
WO2017168951A1 (en) | 2016-03-29 | 2017-10-05 | 三菱電機株式会社 | Overheat protection control device |
Also Published As
Publication number | Publication date |
---|---|
JP2020114144A (en) | 2020-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7675763B2 (en) | Semiconductor power converter apparatus | |
JP5397571B2 (en) | Control device | |
US9337719B2 (en) | Power converter control device | |
US10116296B2 (en) | Semiconductor integrated circuit device and electronic device | |
JP2013106464A (en) | Semiconductor device | |
CN107466424B (en) | Power module | |
JP2009159662A (en) | Control circuit for power semiconductor devices | |
US9960739B2 (en) | Semiconductor integrated circuit | |
JP7105706B2 (en) | power module | |
US11575371B2 (en) | Semiconductor device | |
CN110739941B (en) | Semiconductor device with a semiconductor device having a plurality of semiconductor chips | |
JP4752904B2 (en) | Temperature measuring circuit and method | |
US11092624B2 (en) | Voltage monitoring circuit with adjustable thresholds | |
US11454550B2 (en) | Temperature detection device | |
JP5321024B2 (en) | Switching element abnormality detection device | |
JP6168836B2 (en) | DC power supply device and converter output current limiting method | |
US9000830B2 (en) | Method and apparatus for protecting transistors | |
EP3506505A1 (en) | Detection device, protection system and method for series connected switch devices | |
US12047060B2 (en) | Drive device for voltage-controlled semiconductor element | |
JP2017108244A (en) | Control circuit for semiconductor device | |
US11435395B2 (en) | Circuit and method to detect defects in a power switching device | |
TWI831541B (en) | Abnormal current monitoring device and abnormal current monitoring method | |
US20240142511A1 (en) | Semiconductor device | |
JP7023357B2 (en) | Motor control device | |
JP6548698B2 (en) | Power converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220614 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220712 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7105706 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |