WO2019225698A1 - 回路基板 - Google Patents

回路基板 Download PDF

Info

Publication number
WO2019225698A1
WO2019225698A1 PCT/JP2019/020449 JP2019020449W WO2019225698A1 WO 2019225698 A1 WO2019225698 A1 WO 2019225698A1 JP 2019020449 W JP2019020449 W JP 2019020449W WO 2019225698 A1 WO2019225698 A1 WO 2019225698A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
circuit board
filter
glass plate
layer
Prior art date
Application number
PCT/JP2019/020449
Other languages
English (en)
French (fr)
Inventor
白嵜　友之
浩功 野村
典子 狩野
馬庭　進
小野原　淳
Original Assignee
凸版印刷株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 凸版印刷株式会社 filed Critical 凸版印刷株式会社
Priority to EP19807888.3A priority Critical patent/EP3806330A4/en
Priority to CN201980030783.9A priority patent/CN112088489A/zh
Priority to JP2020520368A priority patent/JP7509035B2/ja
Publication of WO2019225698A1 publication Critical patent/WO2019225698A1/ja
Priority to US17/100,101 priority patent/US11303261B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0138—Electrical filters or coupling circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46—Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H7/463—Duplexers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/002—Details of via holes for interconnecting the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/0026—Multilayer LC-filter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/004—Printed inductances with the coil helically wound around an axis without a core
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0557—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement the other elements being buried in the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting

Definitions

  • the present invention relates to a circuit board.
  • TDD and FDD Frequency Division Duplex
  • FDD duplexes using a pair of adjacent communication bands the transmission band is called UL: Up Link and the reception band is called DL: Down Link.
  • TDD In contrast to FDD, which symmetrically duplicates radio waves by transmission and reception, TDD is capable of asymmetrical duplexing, so it is theoretically superior in radio wave utilization efficiency. Also, compared to FDD that uses two wavelength bands, TDD realized in one wavelength band has a simpler circuit configuration.
  • TDD has a fundamental advantage
  • the accuracy of terminal / base station synchronization is low, and it is necessary to provide a long blank period between transmission and reception, and also in terms of radio wave utilization efficiency Diffusion progressed from the dominant FDD.
  • recent advances in base station / terminal synchronization technology have shortened the TDD blank period and accelerated the spread of TDD.
  • Advances in synchronization technology have also led to broadband high-speed communications.
  • the initial FDD bandwidth was less than 20MHz, the current TDD bandwidth is used for 200MHz broadband.
  • a frequency band from 460 MHz to 6 GHz is allocated as a communication band. Since the transmission characteristics of radio waves (attenuation and obstacle avoidance, etc.) are better at lower frequencies, the usage band has spread from 1 GHz and below. However, with the increase in communication volume, the usage situation in the 1 GHz band and below is becoming overcrowded, and now it is overcrowded to 2 GHz. Against this backdrop, it is expected that broadband TDD in the 2.3 to 6.0 GHz band, where unused bands will remain, will continue to spread.
  • 3GPP® (Third Generation Partnership Project) defines the communication band used by each carrier in each country, and a band number is assigned to each communication band.
  • the communication bandwidth of band 12 is specified as FDD, UL 699-716MHz, DL729-746MHz, and a narrow bandwidth of 17MHz is used at close intervals of 13MHz.
  • the communication band is isolated from external radio waves that become noise by a band-pass filter (hereinafter abbreviated as BPF or sometimes referred to as a frequency filter).
  • BPF band-pass filter
  • An AW (Acoustic-Wave) filter having a sharp bandpass characteristic is used as a frequency filter that isolates adjacent narrow bands such as band-12.
  • AW filters SAW (Surface Acoustic Wave) filter and BAW (Balk Acoustic Wave) filter.
  • SAW filter is a filter in which a comb-shaped counter electrode is formed on a piezoelectric body and the resonance of surface acoustic waves is used.
  • BAW filters FBAR type (film bulk acoustic resonator) and SMR type (solid mounted resonator).
  • the FBAR is a filter that uses a resonance of a bulk acoustic wave by providing a cavity under a piezoelectric film.
  • the SMR is a filter that utilizes resonance by reflecting an acoustic wave by providing an acoustic multilayer film (mirror layer) under a piezoelectric film instead of a cavity.
  • FBAR is superior to SMR in the steepness of filter characteristics and allowable insertion power, and has become the mainstream of current BAW.
  • FBAR® is said to be more expensive than SAW because the aforementioned cavities are formed using advanced MEMS technology.
  • the BAW filter is superior to the SAW filter in terms of the allowable insertion power and the like, and has a high frequency characteristic.
  • Low Band up to 1.0GHz
  • SAW filter Middle Band 1.0 to 2.3GHz
  • SAW filter or BAW filter High Band 2.3GHz ⁇
  • High-end smartphones used around the world have an RF (Radio Frequency) circuit that switches and uses many communication bands (10 to 20) in order to support each region and carrier with a single model. For this reason, signal interference due to circuit board wiring complexity is likely to occur in high-end smartphones.
  • high-end smartphones optimize the circuit by integrating frequency filters, amplifiers, and high-speed switches into integrated modules for each band and communication method.
  • the module thickness must be within 0.6 to 0.9 mm.
  • an LC filter combining reactance and capacitance with a solenoid coil can be used as a frequency filter.
  • the threshold characteristics are broad compared to AW filters, it was difficult to use in FDD that uses adjacent bands simultaneously.
  • LC filters can be used as frequency filters. It is.
  • the LC filter has advantages over AW filters such as allowable insertion power, wide communication band (broadband), temperature drift, etc., which will be required for frequency filters for High Band (3.5 to 6.0 GHZ) TDD that will become popular in the future.
  • chip LC filters manufactured with conventional LTCC (Low Temperature Co-fired Ceramics) technology are larger in size than AW filters, and it was difficult to incorporate them into thin modules of high-end smartphones, especially due to thickness issues. .
  • CA Carrier Aggregation
  • CA Carrier Aggregation
  • Patent Document 1 discloses a technique for realizing a more compact circuit configuration by incorporating a coil in a circuit board.
  • a coil pattern that is a part of a coil is formed in at least two or more of the wiring pattern layers, and the coil pattern is disposed at a predetermined position of the electrically insulating substrate sandwiched between the coil patterns.
  • a multilayer circuit board with a built-in coil in which through holes communicating between the respective end portions are provided, a conductive paste is filled in the through holes, and the end portions are electrically connected.
  • the electrically insulating substrate is a so-called glass epoxy substrate or the like, and since the through hole is formed by machining such as a drill, the end of the glass fiber is exposed on the inner periphery of the through hole. The inner peripheral surface is uneven. Further, the surface of the glass epoxy substrate is also a rough surface having irregularities inherently. Therefore, even if the coil pattern can be formed as described above, the wiring width and diameter change locally, so that there is a problem in that the electrical characteristics of the coil are poor and vary.
  • Patent Document 2 discloses a silicon interposer with a built-in passive component.
  • the built-in passive component is a trench capacitor, a diode, and a power strip.
  • Silicon is a semiconductor and requires an insulating film to be formed as a conductor wiring. For LC filter applications, there are problems in both cost and performance.
  • Patent Document 3 discloses an LC frequency filter composed of a reactance having a 3D structure formed by providing a through conductor on a glass substrate and a capacitance formed on the surface of the glass substrate.
  • the LC frequency filter of Patent Document 3 does not have an interposer function.
  • the RF circuit integrated module is equipped with a frequency filter, amplification amplifier, and high-speed switch on the resin substrate that constitutes the interposer.
  • the frequency filter has a center frequency of 0.8 to 3.5 GHz, a pass bandwidth of 30 to 120 MHz, and a sharp suppression is required.
  • SAW Surface Acoustic Wave
  • Balk A filter that uses physical resonance such as Acoustic Wave (BAW) was used.
  • BAW Acoustic Wave
  • LC filters that use electrical resonance are difficult to achieve such a steep suppression, and therefore have not been used in the past.
  • AW filter it is necessary to connect elements in parallel in order to realize a wide pass bandwidth, and the number of parts increases.
  • the insertion loss becomes serious as the frequency increases.
  • an LC filter using electrical resonance can achieve a wide pass bandwidth with a single element, and since electrical resonance is used, insertion loss associated with higher frequencies is smaller.
  • LTCC Temporature-co-fired-ceramics
  • the present invention has been made in view of such a problem, and an object of the present invention is to provide a low-cost and compact circuit board that can cope with, for example, large-capacity communication of a next-generation thin mobile communication device.
  • the circuit board of the present invention is a circuit board having a glass plate provided with a through hole and a plurality of circuit elements, A circuit formed by a conductive member disposed on the inner periphery of the through hole and the surface of the glass plate; A further laminated circuit having a resin as an insulating material is disposed on at least one surface of the glass plate, and the circuit on the surface of the glass plate and the laminated circuit have electrical connection,
  • One of the circuit elements is a solenoid coil element arranged in a coil shape along the inner periphery of the through hole and the surface of the glass plate,
  • One of the circuit elements includes a lower electrode formed by a circuit disposed on a surface of the glass plate or a lower electrode formed by the laminated circuit, a dielectric layer formed on the lower electrode, and the dielectric
  • a capacitor element including an upper electrode formed on the layer The solenoid coil element and the capacitor element constitute at least one LC frequency filter, A first terminal is formed on one surface of the circuit board, and
  • FIG. 1A is a block diagram of a circuit board incorporating circuit elements according to the present invention.
  • FIG. 1B is a block diagram of a circuit board incorporating circuit elements according to the present invention.
  • FIG. 2 is a cross-sectional view of a capacitor included in the embodiment of the present invention.
  • FIG. 3 is a perspective view of an inductor included in the embodiment of the present invention.
  • FIG. 4A is a circuit diagram of a bandpass filter included in the embodiment of the present invention.
  • FIG. 4B is a diagram illustrating an example of frequency characteristics of the bandpass filter.
  • FIG. 5A is a cross-sectional view of a circuit board having a bandpass filter included in an embodiment of the present invention.
  • FIG. 5B is a top view of a circuit board having an LC frequency filter.
  • FIG. 6A is a diagram showing a manufacturing process of the circuit board according to the embodiment of the present invention.
  • FIG. 6B is a diagram showing a manufacturing process of the circuit board according to the embodiment of the present invention.
  • FIG. 6C is a diagram showing a manufacturing process of the circuit board according to the embodiment of the present invention.
  • FIG. 6D is a diagram showing a manufacturing process of the circuit board according to the embodiment of the present invention.
  • FIG. 7A is a diagram illustrating a manufacturing process of the circuit board according to the embodiment of the present invention.
  • FIG. 7B is a diagram showing a manufacturing process of the circuit board according to the embodiment of the present invention.
  • FIG. 7C is a diagram showing a manufacturing process of the circuit board according to the embodiment of the present invention.
  • FIG. 7A is a diagram illustrating a manufacturing process of the circuit board according to the embodiment of the present invention.
  • FIG. 7B is a diagram showing a manufacturing process of the circuit board according to the embodiment of the present invention.
  • FIG. 8A is a diagram showing a manufacturing process of the circuit board according to the embodiment of the present invention.
  • FIG. 8B is a diagram showing a manufacturing process of the circuit board according to the embodiment of the present invention.
  • FIG. 8C is a diagram showing a manufacturing process of the circuit board according to the embodiment of the present invention.
  • FIG. 9A is a diagram illustrating a manufacturing process of the circuit board according to the embodiment of the present invention.
  • FIG. 9B is a diagram showing a manufacturing process of the circuit board according to the embodiment of the present invention.
  • FIG. 10A is a diagram showing a manufacturing process of the circuit board according to the embodiment of the present invention.
  • FIG. 10B is a diagram showing a manufacturing process of the circuit board according to the embodiment of the present invention.
  • FIG. 10C is a diagram showing a manufacturing process of the circuit board according to the embodiment of the present invention.
  • FIG. 11A is a diagram showing a manufacturing process of the circuit board according to the embodiment of the present invention.
  • FIG. 11B is a diagram showing a manufacturing process of the circuit board according to the embodiment of the present invention.
  • FIG. 12A is a diagram showing a manufacturing process of the circuit board according to the embodiment of the present invention.
  • FIG. 12B is a diagram showing a manufacturing process of the circuit board according to the embodiment of the present invention.
  • FIG. 13 is a diagram illustrating a process of mounting electronic components on a circuit board and mounting them on a mother board.
  • FIG. 14 is a diagram showing a process of mounting electronic components on a circuit board and mounting them on a mother board.
  • FIG. 11A is a diagram showing a manufacturing process of the circuit board according to the embodiment of the present invention.
  • FIG. 11B is a diagram showing a manufacturing process of the circuit board according to the embodiment of the
  • FIG. 15 is a diagram showing a process of mounting electronic components on a circuit board and mounting them on a mother board.
  • FIG. 16 is a diagram showing a process of mounting electronic components on a circuit board and mounting them on a mother board.
  • FIG. 17 is a schematic view of the circuit board as seen from the lower surface side.
  • the “circuit element” is a passive element such as a resistor, a capacitor, or an inductor, and preferably an element that is a component of the LC circuit.
  • Such a circuit element is preferably an LC filter component that constitutes a band-pass filter used for TDD in a band of at least 2 GHz in the multi-band communication.
  • the LC filter may be configured as a demultiplexing filter such as a low-pass filter, a high-pass filter, or a diplexer, or a notch filter that removes noise in a specific band.
  • LC filter is also called LC frequency filter, which is a circuit that cuts and passes a specific frequency band by combining inductor (L) and capacitor (C).
  • Bandpass filter, low-pass filter, high-pass filter which has a function of a diplexer.
  • the LC frequency filter used in the present embodiment is preferably used for time-division duplex transmission / reception in a frequency band of 2 GHz or more in mobile communication, and is preferably a bandpass filter having a pass band of 50 MHz or more. .
  • the transmission / reception circuit shown in FIG. 1A can be suitably used for a next-generation smartphone.
  • the next-generation smartphone is a smartphone that uses a cellular RF circuit compatible with the CA method to perform simultaneous multi-band communication and realize high-speed communication, and a bandpass filter that is used as a frequency filter in each communication band, It has a switch and an amplifier, and has a circuit board on which any RF components such as a high-pass filter, a low-pass filter, and a demultiplexer filter such as a diplexer are integrated as necessary.
  • the RF circuit 215 controlled by the transceiver LSI 202 extracts the communication wave from the radio wave received by the antenna 214.
  • the baseband processor 210 extracts a baseband signal from the communication wave and reconstructs the packet.
  • the application processor 211 configures a service required by the user from the received packet. In contrast, transmission follows the reverse path.
  • the radio wave received by the antenna 214 is demultiplexed by the diplexer 213 into a higher frequency band and a lower frequency band (Low Band) with 1000 MHz as a boundary.
  • the higher frequency band is further demultiplexed by the diplexer 212 into a middle frequency band (Middle Band) and a high frequency band (High Band) with 2300 MHz as a boundary.
  • Low Band includes band 8 FDD
  • Middle Band includes band 1 FDD and band 3 FDD
  • High Band includes band 41 TDD and band 42 TDD.
  • a set of transmission / reception band-pass filters 205 to 206 used for FDD is called a duplexer.
  • a switch 208 is used in order to use one band-pass filter 203, 204 in transmission and reception time division. At the time of transmission, the communication wave is amplified by the amplifier 209 before passing through the frequency filter for both FDD and TDD.
  • the CA unit module 1 includes a diplexer x2, a band pass filter x2, a switch x2, a duplexer x3, and an amplifier x5.
  • the diplexer ⁇ 2 and the bandpass filter ⁇ 2 are formed as LC filters in the module circuit board, and the solenoid coil element of the LC filter is thin by having at least a part of the structure in the circuit board. It becomes possible. RF components other than the LC filter can be mounted on the module circuit board, and the module area can be reduced by mounting them on the LC filter. This makes it possible to realize a compact circuit board with high functionality.
  • the RF circuit 215 of FIG. 1A has one CA unit module 201, when a smartphone supports a plurality of communication carriers, a plurality of CA unit modules corresponding to different CAs may be mounted.
  • the high-pass filter 302 and the TDD band-pass filters 303 and 304 can be configured as LC filters in the module circuit board.
  • common parts are denoted by the same reference numerals, and redundant description is omitted.
  • the circuit element according to the present embodiment is preferably an LC filter component that constitutes a bandpass filter used for TDD.
  • the circuit element according to the present embodiment is preferably an LC filter component that constitutes a demultiplexing filter such as a diplexer, a high-pass filter, and a low-pass filter.
  • the circuit element according to the present embodiment is preferably a solenoid coil element for an interference suppression adjustment circuit between the band-pass filters.
  • capacitors and inductors as circuit elements constituting an LC circuit will be described, taking as an example a substrate in which a glass plate is used as a core material and wiring layers and insulating resin layers are alternately formed on both surfaces thereof.
  • the capacitor has a structure in which a dielectric is sandwiched between two conductor plates.
  • a lower electrode 12 is laminated on a glass substrate (not shown) or on an insulating resin layer 11 formed on the glass substrate to form a conductor pattern.
  • a dielectric layer 13 is laminated on the conductor pattern, and a conductor to be the upper electrode 14 is further laminated thereon.
  • the lower electrode 12 and the upper electrode 14 generally have a multilayer structure including a seed layer and a conductive layer.
  • the same performance as a spiral coil can be built in a glass substrate with a through hole.
  • a parallel plate-like glass plate having through-holes arranged in two rows is shown transparent.
  • wirings 21 and 22 are formed so as to connect openings of adjacent through holes on the front and back surfaces of the glass plate, and a conductor layer is formed on the inner wall of the through hole 23 that communicates the front and back surfaces of the glass plate.
  • TGV TGV.
  • the n-th conductor layer TGV in the first row is TGV (1, n)
  • the n-th conductor layer TGV in the second row is TGV (2, n).
  • the conductor layer TGV (1, n) and the conductor layer TGV (2, n) are connected by the wiring 22 on the back surface side
  • the conductor layer TGV (1, n) and the conductor layer TGV (2, n + 1) are connected by the wiring 21 on the front surface side.
  • the conductor makes one turn (one turn) around the inside and the surface of the glass plate by the wiring 22, the conductor layer TGV (1, n), the wiring 21, and the conductor layer TGV (1, n + 1).
  • An open circuit can be configured. By flowing a current through this circuit formed in a coil shape, it can function as an inductor. The characteristics of the inductor can be adjusted by changing the number of turns.
  • a basic circuit diagram of the BPF is as shown in FIG. 4A.
  • capacitance the capacitance of the capacitors in the circuit
  • inductance the inductive coefficient of the inductor
  • FIG. 4B shows a characteristic diagram of the bandpass filter of FIG. 4A.
  • the horizontal axis represents frequency
  • the vertical axis represents insertion loss.
  • the steep suppression is mitigated in such a bandpass filter.
  • FIG. 5A is a schematic diagram showing a state in which the capacitor and the inductor shown in the circuit diagram of FIG. 4A are formed inside the circuit board.
  • C1 to C3 indicate capacitors
  • L1 to L3 indicate inductors.
  • the capacitors C1 to C3 are formed by disposing a lower electrode 33 as a conductive member on the upper surface of the glass core 31 and an upper electrode 34 with a dielectric layer 35 interposed therebetween. As a whole, the capacitors C1 to C3 are embedded in the insulating resin layer 32 on the upper surface of the glass core 31, and a via hole is formed in the insulating resin layer 32 when it is desired to connect to an electrode outside the circuit board. , Can be connected through its internal conductor.
  • the lower electrode 33 may be a conductive part of a laminated circuit formed on one surface of the glass core 31 and insulated by a resin layer.
  • the inductors L1 to L3 can form a solenoid coil by connecting the conductor layer TGV in the glass core 31 and the wiring on the front and back surfaces of the glass core 31 (see FIG. 5A).
  • the inductors L1 to L3 are embedded in the glass core 31 and in the insulating resin layers 32 on the front and back surfaces thereof, and the conduction with the electrodes on the outermost layer of the circuit board is the same as in the capacitors C1 to C3. This can be done through a via hole in the insulating resin layer 32.
  • a first LC frequency filter is formed using the capacitor C1 and the inductor L1, and a second LC frequency filter having characteristics different from those of the first LC frequency filter is formed using the capacitor C2 and the inductor L2.
  • a third LC frequency filter having characteristics different from those of the first LC frequency filter and the second LC frequency filter is formed by using C3 and the inductor L3.
  • CA Carrier ⁇ ⁇ Aggregation
  • FIG. 5B is a top view of a part of the circuit board, and a plurality of low-capacitance capacitor elements CE are connected along the conductive pattern UPT formed on the upper surface to form one capacitor C.
  • the conductive pattern UPT is connected to the conductive pattern LPT (illustrated by a dotted line) formed on the lower surface of the circuit board via the conductor layer (conductive member) TGV in the through hole, and the coil-shaped inductor L is connected.
  • the conductive patterns UPT and LPT and the conductor layer TGV constitute a circuit.
  • the required capacitor and inductance are calculated by simulation software according to the frequency band of the radio wave to pass or block.
  • the specifications of the elements for realizing desired characteristics are shown in Tables 1 and 2.
  • the inductances of the inductors L1 and L3 are very small, it is not necessary to have a coil shape, and the self-inductance of one wiring is sufficient, so the dimensions of the wiring are shown in the table.
  • the necessary circuit board is manufactured based on the above circuit design.
  • a low-expansion glass core 42 (thickness 300 ⁇ m, CTE: 3.5 ppm / K) is prepared.
  • the glass core 42 has an opening diameter of 80 ⁇ m to 100 ⁇ m.
  • a through hole 43 is formed.
  • UV laser light is pulse-irradiated at a position where the formation of the through hole 43 is desired, and a weakened portion is formed in the irradiated glass.
  • hydrofluoric acid is applied to the entire glass plate. Etching with aqueous solution. As a result, the fragile portion is selectively etched, and a highly accurate through hole 43 is quickly formed.
  • the through-hole 43 having a more accurate inner diameter and an inner peripheral surface without irregularities can be formed.
  • a Ti film and a Cu film are formed on the entire surface of the glass core 42 as a bonding layer 44 below the wiring layer and on the inner wall of the through hole 43 of the glass core 42 by sputtering in this order.
  • a two-layer film is formed to conduct the glass surface.
  • the thickness of the film is set to 50 nm for the Ti film and 300 nm for the Cu film.
  • electroless nickel plating 45 is applied to complement the thin portion of the sputtered film on the inner wall of the through hole 43. Processing is performed on the entire front and back surfaces of the glass core 42 and in the through holes 43, and the plating thickness is set to 0.2 ⁇ m. As shown in FIG. 7A, a seed layer 45 ′ is formed by the adhesion layer 44 and the nickel plating layer 45.
  • a glass core 42 is formed.
  • a dry film resist manufactured by Hitachi Chemical Co., Ltd., trade name RY-3525 (thickness 25 ⁇ m) is laminated on both sides.
  • the resist layer may be formed by applying a liquid resist. Thereafter, the resist layer is exposed through a mask for forming a conductor pattern, that is, a wiring pattern, by photolithography, and a wiring pattern (opening) is formed in the resist layer by development.
  • a conductive pattern 46 is deposited in the opening by electrolytic copper plating to form a conductive pattern 46 as a conductive member with a thickness of 15 ⁇ m.
  • copper plating is also deposited on the inner wall of the through hole 43 of the glass core 42.
  • the dry film resist is peeled off.
  • the front and back surfaces of the glass core 42 are covered with a seed layer 45 'made of Ti / Cu / Ni, and a conductor pattern 46 having Cu laminated thereon. Are mixed.
  • the lower electrode of the capacitor is formed at a predetermined position of the conductor pattern 46. Alternatively, a part of the conductor pattern 46 can be used as a lower electrode of the capacitor.
  • a SiN film having a thickness of 200 nm to 400 nm is formed on the entire surface of the glass core 42 on the side on which the capacitor is formed by a CVD film forming method to form a capacitor dielectric layer 47 Form.
  • a Ti film and a Cu film are formed in this order at a thickness of 50 nm and 300 nm, respectively, by a sputtering film forming method. A film is formed on the entire surface.
  • the upper electrode of the capacitor in order to form the upper electrode of the capacitor, only the portion where the upper electrode is to be formed is exposed from the dry film resist by photolithography.
  • the upper electrode 49 is formed with a thickness of 9 to 10 ⁇ m by electrolytic copper plating.
  • the dry film resist is removed. At this point, a SiN layer or the like is stacked in addition to the capacitor.
  • the substrate is processed by a wet etching method, and the excess portions of the Ti layer and the SiN layer are removed. Therefore, the substrate is processed by a dry etching method.
  • the sputtered Cu layer on the top of the excess portion is removed with an etching solution.
  • the sputtered Ti layer and the CVD formed SiN layer are removed by dry etching.
  • the dry film resist 50 protecting the upper electrode 49 of the capacitor is peeled and removed. As shown in FIG. 9B, at this point, the seed layer 45 ′ just above the glass core 42 remains.
  • a wet etching process is performed in the order of Ni and Cu. To do.
  • the sputtered Cu layer below it is also removed.
  • the Cu layer forming the wiring, the capacitor electrode, etc. is somewhat dissolved in the etching solution, but since it is relatively thick, it is not completely removed.
  • the sputtered Ti layer is removed by etching.
  • the capacitor 101 is formed on the surface of the glass core 42, and a part of the continuous wiring HN forming the inductor 102 (see FIG. 11B) is also formed, and is connected to the conductor layer TGV.
  • the surface area AR of the glass core 42 where neither of them is present is exposed to the outside after the adhesion layer and the seed layer are removed.
  • an insulating resin (trade name “ABF-GX-T31R”) manufactured by Ajinomoto Fine Techno Co., Ltd. is pasted on both surfaces of the glass core 42, and an insulating resin layer (resin build layer) ) 51 is formed. Processing is performed with a vacuum press laminating apparatus in which an insulating resin is sealed inside the through hole 43 of the glass core 42 without voids.
  • the thickness of the insulating resin layer 51 is about 35 ⁇ m so as to be surely buried up to the upper electrode 49 of the capacitor. Thereby, the laminated circuit including the capacitor is covered with the insulating resin layer 51.
  • the insulating resin layer 51 is penetrated at a position where conduction is desired by laser processing, and as shown in FIG. 10C, a hole (via hole) 52 reaching the wiring layer of the glass core is formed.
  • the diameter of the hole 52 is preferably about 60 ⁇ m.
  • the insulating resin layers 51 on the front and back surfaces of the glass core 42 are treated with an alkaline surface roughening solution to adjust the arithmetic surface roughness Ra to 60 nm. This is to increase the adhesion of the seed layer in the next step.
  • electroless copper plating is applied to the insulating resin layers 51 on the front and back surfaces of the glass core 42 to form a conductive seed layer 53.
  • the thickness is preferably 0.6 ⁇ m.
  • a dry film resist is pasted on both sides of the substrate, and an opening is provided in a portion where the wiring 54 is to be provided by photolithography.
  • electrolytic plating is applied to the substrate to form wiring 54 with a thickness of 15 ⁇ m. Further, in this electrolytic plating treatment, the inside of the via hole 52 in the insulating resin layer 51 is also filled with copper, and conduction with the conductor layer on the surface of the glass core 42 is obtained.
  • the basic circuit board 41 including the built-in elements for the LC circuit is completed.
  • the total thickness of the circuit board 41 is 0.5 mm or less, it is suitably used for a thin mobile communication device or the like.
  • the build-up wiring on the lower side of the glass core 42 is shown as if there is a copper layer, assuming that the capacitor and inductor built in the circuit board serve as a ground. This is not necessarily the case with an actual circuit board, and it is sufficient that a predetermined capacitor and inductor are grounded when the circuit board is completed.
  • FIGS. 12A and 12B the steps of FIG. 10B to FIG. 11B are repeated, and as shown in FIGS. 12A and 12B, the insulating layer 61 and the conductor wiring layers 62A and 62B conducting to the wiring 54 are laminated, and the electronic component is assembled. May be implemented.
  • a planar (for example, spiral) spiral coil element (coil) can be formed on the surface of the glass core 42 or the insulating resin layer 51.
  • an electrically neutral through hole can be disposed between the solenoid coil elements to reduce loss due to mutual induction, and a capacitor can be provided in the through hole.
  • a silicon nitride layer or the like is provided directly on the glass core 42 in order to prevent the glass core 42 from warping or cracking due to the loss of stress balance. Can be formed.
  • This silicon nitride layer has a function of canceling the residual stress of the copper conductor pattern 46, and constitutes a build wiring layer whose stress is adjusted by this combination.
  • the silicon nitride layer is an example and is not limited thereto.
  • a solder resist 63 is applied to both surfaces of the circuit board 41 of FIG. 12B in a pattern by a screen printing method or the like.
  • a hole 63a that can communicate with the upper conductor wiring layer (first terminal) 62A from the outside, and a hole 63b that can communicate with the lower conductor wiring layer (second terminal) 62B from the outside. are formed on the solder resist 63. Note that some of the lower conductor wiring layers 62B are electrically insulated from the wiring 54 (that is, the circuit) of the circuit board 41.
  • the solder bumps 64 are placed in the holes 63a, and the electronic components 65 are placed on the solder bumps 64 so that the conductive portions are in contact with each other.
  • the electronic component 65 include a switch, an amplifier, and a filter, but are not limited thereto.
  • the entire upper surface of the circuit board 41 including the electronic component 65 is covered with a mold resin 66.
  • solder bumps 64 are placed in the holes 63a.
  • the solder bumps 64 in the holes 63b are melted. A part of the conductor wiring layer 62B and the conductive pattern 68 of the mother board 67 are electrically connected. Further, the solder bump 64 in the hole 63a is melted, and the conductor wiring layer 62A and the conductive portion of the electronic component 65 are electrically connected.
  • the interval between the adjacent holes 63a is a distance that does not interfere with the solder that flows out during melting.
  • the LC frequency filter is built in the circuit board 41, the other electronic component 65 can be mounted on one surface, and the other surface can be connected to the conductive pattern 68 of the motherboard 67. Therefore, by providing such an interposer function, the functions can be integrated while being compact.
  • connection pad CP a part of the conductor wiring layer 62B
  • heat dissipation pad HP a part of the conductor wiring layer 62B
  • connection pad CP a part of the conductor wiring layer 62B
  • heat dissipation pad HP a part of the conductor wiring layer 62B
  • the amount of heat generated is expected to be excessive, whereas the glass core has a lower thermal conductivity than a resin or the like. It is desirable to take measures against heat generation.
  • connection pads CP indicated by white circles and the heat dissipation pads HP indicated by black circles in FIG. 17 are mixed and arranged so as to surround two rows along the vicinity of the outer periphery of the circuit board 41. Therefore, heat dissipation from the circuit board 41 is promoted through the heat dissipation pad HP.
  • the number of heat dissipating pads HP is preferably larger than the number of connection pads CP.
  • the heat dissipating pad HP is electrically connected to only the conductive pattern 68 having no electrical connection with the circuit of the mother board 67 and the separate component 69 through the solder bump 64, thereby improving the heat dissipating effect and electrically. It becomes insulated (isolated). However, at least one of the heat dissipating pads HP may be grounded via the ground wire 70 (FIG. 16).

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Filters And Equalizers (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

回路基板は、貫通穴４３を形成したガラスコア４２を有し、前記貫通穴４３の内周と前記ガラスコア４２の表面とに導体パターン４６を形成することによって、ソレノイドコイル素子とキャパシタ素子とを含む回路素子を構成する。これにより、スマートフォン等の薄型移動体通信機器の大容量通信に対応でき、低コストでありながらコンパクトな回路基板を提供することができる。回路基板は、１つの端子を介して、スイッチ、アンプ、フィルタのうち少なくとも１つの電子部品に電気的に接続可能であり、また他の端子を介して、マザーボードに電気的に接続可能であるため、機能の集積化を図ることができ、スマートフォン等の薄型移動体通信機器に好適に使用される。

Description

回路基板
　本発明は、回路基板に関する。
　近年、スマートフォンの出荷量は横ばいであるが、動画配信サービス拡大を背景として通信データ量は増大しており、この傾向は今後も続くと予想されている。通信量増大に対応する為に、High Band（2.3～6.0 GHｚ）、TDD（Time Division Duplex）、CA(Carrier Aggregation)、MIMO（Multi Input Multi Output）等の新たな高速セルラー通信技術普及が普及し、１台のスマートフォンが使用するRF（Radio Frequency）フィルタの数が増加している。
　セルラー通信の送受信二重化方式には、TDDとFDD（Frequency Division Duplex）とがある。TDDは一つの通信帯域を時分割で二重化し、FDDは隣接した1組の通信帯域（送信帯域をUL：Up Link, 受信帯域をDL：Down Linkと呼ぶ）を使用して二重化する。
　送受信で電波を対称に二重化するFDDに対し、TDDは非対称な二重化が可能なため、電波利用効率において原理的に優位である。また、2波長帯を使うFDDに対し、1波長帯で実現するTDDは、回路構成もよりシンプルになる。
　この様に、TDDは原理的優位性を有するものの、デジタルセルラー通信サービス開始当初は、端末・基地局同期精度が低く、送信と受信の間に長いブランク期間を設ける必要があり、電波利用効率でも優位となったFDDから普及が進んだ。この様な状況に対し、近年の基地局・端末同期技術進歩が、TDDのブランク期間を短縮し、TDDの普及を加速している。同期技術の進歩は、ブロードバンドによる高速通信にも繋がっている。サービス開始当初のFDD帯域幅は20MHz以下であったが、現在のTDD帯域幅は200MHzのブロードバンドで利用されている。
　現在のセルラー通信では460MHzから6GHzの周波数帯が通信帯域として割り当てられている。
　電波の伝達特性（減衰や障害物回避など）はより低周波において優れる為、使用帯域は1GHz以下から普及が進んだ。しかし、通信量拡大に伴い、1GHz以下帯域の利用状況は早々過密化し、現在は2GHzまで過密化が進んでいる。
　この様な状況を背景とし、今後は未使用帯域が残る2.3～6.0 GHz帯域のブロードバンドTDDの普及が進むと思われる。
　各国の各キャリアが使用する通信帯域は、3GPP (Third Generation Partnership Project)が仕様を策定し、各々の通信帯域にはbandナンバーが付与される。
　band 12の通信帯域は、FDD方式、UL 699～716MHz, DL729～746MHzと規定されており、幅17MHzの狭い帯域を13MHzの近接した間隔で利用する。通信帯域は、バンドパスフィルタ（以降、BPFと略す、又は周波数フィルタと呼ぶ場合がある）によって、ノイズとなる外来電波から隔離される。band 12の様な隣接した狭い帯域を隔離する周波数フィルタには、シャープなバンドパス特性もつAW（Acoustic Wave）フィルタが用いられる。
　AWフィルタには、SAW (Surface Acoustic Wave)フィルタと、BAW (Balk Acoustic Wave)フィルタがある。SAWフィルタは圧電体の上に櫛歯型対向電極を形成し、表面弾性波の共振を利用するフィルタである。BAWフィルタには、FBAR型 (film bulk acoustic resonator）とSMR型（solid mounted resonator）がある。FBARは圧電体フィルムの下にキャビティを設けバルク弾性波の共振を利用するフィルタである。SMRはキャビティの代わりに圧電膜の下に音響多層膜（ミラー層）を設けることで弾性波を反射させ共振を利用するフィルタである。FBARはフィルタ特性の急峻性と許容挿入電力においてSMRに優れ、現在のBAWの主流となっている。FBAR は前述したキャビティを高度なMEMS技術で形成するため、SAWより高価であるといわれている。
　BAWフィルタはSAWフィルタに比較し、許容挿入電力などの点で高周波特性に優れ、利用周波数において下記の棲み分けがある。
Low Band (～1.0GHz)：SAWフィルタ
Middle Band (1.0～2.3GHz)：SAWフィルタ又はBAWフィルタ
High Band (2.3GHz～)：BAWフィルタ
　世界各国で使用するハイエンド・スマートフォンは、一機種で各国地域とキャリアに対応する為に、多くの通信帯域（10～20）を切替えて使用するRF（Radio Frequency）回路を有している。この為、ハイエンド・スマートフォンでは回路基板配線複雑化に起因した信号干渉を生じ易い。この問題を回避する為に、ハイエンド・スマートフォンでは、帯域や通信方式毎に、周波数フィルタ、増幅アンプ、高速スイッチを集積モジュール化し、回路の最適化を行っている。
　またスマートフォンでは、厚さ6mm程度の筐体に、回路基板と表示素子を重ねて実装する為、モジュールの厚みは0.6～0.9mm程度に納める必要がある。
　AWフィルタと同様に、ソレノイドコイルによるリアクタンスとキャパシタンスを組み合わせたLCフィルタも、周波数フィルタとして使用できる。しかしながら、AWフィルタに比較し閾値特性がブロードな為、隣接帯域を同時使用するFDDでの活用は困難だったが、連続した1帯域で運用するTDDでは、LCフィルタを周波数フィルタとして用いる事が可能である。
　また、LCフィルタは今後普及するHigh Band（3.5～6.0 GHｚ）TDD用の周波数フィルタにおいて要求される、許容挿入電力、広通信帯域（ブロードバンド）、温度ドリフトなどのAWフィルタに比較し優位性を有する。しかしながら、従来のLTCC(Low Temperature Co-fired Ceramics)技術で製造するチップLCフィルタは、AWフィルタに比べサイズが大きく、特に厚みの問題から、ハイエンド・スマートフォンの薄型モジュールに内蔵することは困難だった。
　同様に今後普及が進む高速通信技術にCA(Carrier Aggregation)がある。CAは複数通信帯域の同時使用し高速通信を実現する技術である。
　この為、CAの周波数フィルタは、同時使用する互いの通信波から其々の通信波を隔離しなければならない。即ち、抑制しなければならないノイズ強度は、従来の外来電波に比べ非常に大きい。この為、CA単位での集積モジュール化による回路最適化は重要になる。
　CAで同時使用する複数通信帯域の中には2.3～6.0 GHz 帯 TDDも含まれる。然るに、今後の高速通信技術に対応する為に、スマートフォンの薄型モジュール内に、いかにしてLCフィルタを実装するかという課題がある。これに対し、回路基板にコイルを内蔵することで、よりコンパクトな回路構成を実現する技術が、特許文献１に開示されている。
特開2005-268447号公報 米国特許第9401353号 米国特許第9425761号
　特許文献１には、配線パターン層のうち、少なくとも２層以上にコイルの一部となるコイル用パターンが形成され、コイル用パターンに挟まれた電気絶縁性基材の所定位置に、コイル用パターンの各々の端部間を連通する貫通穴が設けられ、貫通穴内に導電性ペーストが充填されて各々の端部間が電気的に接続されているコイル内蔵多層回路基板が開示されている。
　ここで、上記電気絶縁性基材は、いわゆるガラスエポキシ基板等であり、貫通穴をドリル等の機械加工で形成しているため、貫通穴の内周にガラス繊維の端部が露出し、それにより内周面が凹凸状となっている。また、ガラスエポキシ基板の表面も本来的に凹凸を有する粗面である。したがって、上述したようにコイルパターンを形成できたとしても、その配線の幅や径が局所的に変化するので、コイルの電気的特性が悪く、またばらつくという問題がある。
　また、シリコン基板にコイルを内蔵する試みもある。例えば、特許文献２には、受動部品を内蔵したシリコンインターポーザが開示されているが、内蔵受動部品は、トレンチキャパシタ、ダイオード、電源タップである。シリコンは半導体であり導体配線の為絶縁膜形成が必要であり、LCフィルタ用途ではコスト、性能の両面で課題が生じる。
　また、特許文献３には、ガラス基板に貫通導体を設けて形成した３D構造のリアクタンスと、ガラス基板の表面に形成したキャパシタンスにより構成されるLC周波数フィルタが開示されている。しかしながら、特許文献３のLC周波数フィルタはインターポーザ機能を有しない。
　RF回路の集積モジュールは、インターポーザを構成する樹脂基板上に、周波数フィルタ、増幅アンプ、高速スイッチを搭載する。従来の通信規格の薄型移動体通信機器では、周波数フィルタに対し、中心周波数0.8～3.5GHz，通過帯域幅30～120MHzかつ、急峻な抑制が要求されていた為、Surface Acoustic Wave（SAW）、Balk Acoustic Wave(BAW)といった物理共振を利用するフィルタが用いられていた。一方、電気共振を利用するLCフィルタは、そのような急峻な抑制が困難であるため、従来は使用されていなかったという実情がある。
　これに対し、5G通信規格では、中心周波数3.7GHz：通過帯域幅600MHz, 中心周波数4.5GHz：通過帯域幅500MHzといったより広い帯域幅が要求されており、急峻な抑制に対する要求は緩和されている。加えて高周波化に伴う挿入損失（発熱）の増大は、5G通信規格の課題となっている。
　AWフィルタでは、広い通過帯域幅を実現する為に、素子を並列に接続する必要があり、部品点数が増大する。かつ物理共振を利用する為、高周波化に伴い挿入損失が深刻化する。一方、電気共振を利用するLCフィルタは１素子で広い通過帯域幅が実現可能であり、電気共振を利用する為、高周波化に伴う挿入損失もより小さい。
　しかしながら、一般的な小型LCフィルタである、Low Temperature Co-fired Ceramics(LTCC) 型のフィルタは薄型化が困難な為、薄型モジュール用インターポーザ基板に搭載する事が困難であるとされている。
　本発明は、かかる課題に鑑みてなされたものであり、例えば次世代の薄型移動体通信機器の大容量通信に対応でき、低コストでありながらコンパクトな回路基板を提供することを目的とする。
　上述した課題を解決するために、本発明の回路基板は、貫通穴が設けられたガラス板と、複数の回路素子とを有する回路基板であって、
　前記貫通穴の内周と前記ガラス板の表面とに配置された導電性部材により形成される回路を有し、
　前記ガラス板の少なくとも一方の面に、樹脂を絶縁材とするさらなる積層回路が配置され、前記ガラス板の表面上の回路と前記積層回路とは電気的接続をもっており、
　前記回路素子の一つは、前記貫通穴の内周と前記ガラス板の表面とに沿ってコイル状に配置されたソレノイドコイル素子であり、
　前記回路素子の一つは、前記ガラス板の表面に配置された回路が構成する下電極又は前記積層回路が構成する下電極と、前記下電極上に形成された誘電体層と、前記誘電体層上に形成された上電極とを含むキャパシタ素子であり、
　前記ソレノイドコイル素子と前記キャパシタ素子により、少なくとも１つのＬＣ周波数フィルタを構成しており、
　前記回路基板の一方の面には第１の端子が形成され、前記回路基板の他方の面には第２の端子が形成されており、
　一方の前記ガラス板の表面上の回路もしくは積層回路は、前記第１の端子を介して、少なくとも１つの電子部品に電気的に接続可能であり、他方の前記ガラス板の表面上の回路もしくは積層回路は、前記第２の端子を介して、別回路基板に電気的に接続可能である、ことを特徴とする。
　本発明によれば、例えば次世代の薄型移動体通信機器の大容量通信に対応でき、低コストでありながらコンパクトな回路基板を提供することができる。
図１Ａは、本発明による、回路素子を内蔵した回路基板のブロック図である。 図１Ｂは、本発明による、回路素子を内蔵した回路基板のブロック図である。 図２は、本発明の実施形態に含まれるキャパシタの断面図である。 図３は、本発明の実施形態に含まれるインダクタの斜視図である。 図４Ａは、本発明の実施形態に含まれるバンドパスフィルタの回路図である。 図４Ｂは、バンドパスフィルタの周波数特性の一例を示す図である。 図５Ａは、本発明の実施形態に含まれるバンドパスフィルタを持つ回路基板の断面図である。 図５Ｂは、ＬＣ周波数フィルタを持つ回路基板の上面図である。 図６Ａは、本発明の実施形態にかかる回路基板の製造工程を示す図である。 図６Ｂは、本発明の実施形態にかかる回路基板の製造工程を示す図である。 図６Ｃは、本発明の実施形態にかかる回路基板の製造工程を示す図である。 図６Ｄは、本発明の実施形態にかかる回路基板の製造工程を示す図である。 図７Ａは、本発明の実施形態にかかる回路基板の製造工程を示す図である。 図７Ｂは、本発明の実施形態にかかる回路基板の製造工程を示す図である。 図７Ｃは、本発明の実施形態にかかる回路基板の製造工程を示す図である。 図８Ａは、本発明の実施形態にかかる回路基板の製造工程を示す図である。 図８Ｂは、本発明の実施形態にかかる回路基板の製造工程を示す図である。 図８Ｃは、本発明の実施形態にかかる回路基板の製造工程を示す図である。 図９Ａは、本発明の実施形態にかかる回路基板の製造工程を示す図である。 図９Ｂは、本発明の実施形態にかかる回路基板の製造工程を示す図である。 図１０Ａは、本発明の実施形態にかかる回路基板の製造工程を示す図である。 図１０Ｂは、本発明の実施形態にかかる回路基板の製造工程を示す図である。 図１０Ｃは、本発明の実施形態にかかる回路基板の製造工程を示す図である。 図１１Ａは、本発明の実施形態にかかる回路基板の製造工程を示す図である。 図１１Ｂは、本発明の実施形態にかかる回路基板の製造工程を示す図である。 図１２Ａは、本発明の実施形態にかかる回路基板の製造工程を示す図である。 図１２Ｂは、本発明の実施形態にかかる回路基板の製造工程を示す図である。 図１３は、回路基板に電子部品を実装し、マザーボードに搭載する工程を示す図である。 図１４は、回路基板に電子部品を実装し、マザーボードに搭載する工程を示す図である。 図１５は、回路基板に電子部品を実装し、マザーボードに搭載する工程を示す図である。 図１６は、回路基板に電子部品を実装し、マザーボードに搭載する工程を示す図である。 図１７は、回路基板を下面側から見た模式図である。
＜実施形態＞
　以下に、本発明の実施形態について、図面を参照して説明する。尚、本明細書中、「上」とはガラス基板から遠ざかる方向をいい、「下」とはガラス基板に近づく方向をいう。また、「回路素子」とは、抵抗器、キャパシタ、インダクタ、などの受動素子であり、好ましくはLC回路の構成要素となる素子をいう。かかる回路素子は、複数帯域通信の内、少なくとも2GHz以上の帯域でTDDに使用するバンドパスフィルタを構成するLCフィルタの部品であると好ましい。このLCフィルタは、ローパスフィルタ、ハイパスフィルタ、ダイプレクサ等の分波フィルタや、特定帯域のノイズを除去する、ノッチフィルタとして構成しても良い。
　「ＬＣフィルタ」は、ＬＣ周波数フィルタともいい、インダクタ(L)とキャパシタ(C)を組み合わせて、特定の周波数帯域をカットしたり通過させたりする回路をいい、バンドパスフィルタ、ローパスフィルタ、ハイパスフィルタ、ダイプレクサの機能を有するものをいう。特に、本実施の形態で用いるＬＣ周波数フィルタは、移動体通信における2GHz以上の周波数帯の時分割二重化送受通信に使用されると好ましく、また50MHz以上の通過帯域を有するバンドパスフィルタであると好ましい。
　まず、本実施形態にかかる回路基板を用いた送受信回路全体の構造と機能について、図１Ａを参照して説明する。図1Ａに示す送受信回路は、次世代のスマートフォンに好適に用いることができる。次世代のスマートフォンとは、同時複数帯域通信を行い、高速通信を実現するCA方式に対応したセルラーRF回路を使用するスマートフォンであって、各々の通信帯域で周波数フィルタとして使用するバンドパスフィルタと、スイッチ、アンプを有し、必要に応じて、ハイパスフィルタ、ローパスフィルタ、ダイプレクサ等の分波フィルタやなど、何れかのRF部品を集積する回路基板を有するものである。
　受信時において、アンテナ214が受信した電波から、トランシーバLSI202が制御するRF回路215が通信波を取り出す。ベースバンドプロッセッサ210は通信波からベースバンド信号取り出し、パケットを再構成する。アプリケーションプロセッサ211は、受け取ったパケットからユーザーが必要なサービスを構成する。これに対し送信は、逆の経路をたどる。
　CA方式におけるRF回路215の動作を、より詳細に説明する。
　アンテナ214が受信した電波は、ダイプレクサ213により1000MHｚを境に、より高周波な帯域とより低周波な帯域（Low Band）に分波される。より高周波な帯域は更に、ダイプレクサ212により2300MHｚを境に、中周波帯域（Middle Band）と高周波帯域（High Band）に分波される。Low Band はband 8 FDD，Middle Bandはband 1 FDD とband 3 FDD，High Bandはband 41 TDDとband 42 TDDの通信波を含む。この様に、周波数フィルタによってband毎の通信波を取出す前に、分波フィルタを使って帯域を分離する事は、複数帯域を同時使用するCA方式において、帯域間の干渉抑制する為の有効な手段となる。
　分波フィルタでの分離なしに、同一回路上に異なる周波数フィルタが存在する場合（213と204、205と206）干渉抑制が必要な各々フィルタ毎に調整用LC要素を追加することも有効である。調整用LC要素は、分波フィルタで分離したフィルタ間においても必要に応じて有効に用いることができる。この様な干渉抑制用LC要素をモジュール回路基板に内蔵することも、高機能でありながらコンパクトな回路基板を実現する為に有効である。
　FDDに用いる送受信用一組のバンドパスフィルタ205～206は、デュプレクサと呼ばれる。TDDでは一つのバンドパスフィルタ203, 204を、送受信時分割使用するためにスイッチ208を使用する。送信時はFDD，TDD共、周波数フィルタの通過前に、通信波をアンプ209で増幅する。
　CA単位モジュール１は、ダイプレクサ×２、バンドパスフィルタ×2、スイッチ×2、デュプレクサ×3、アンプ×５を含んでいる。本実施形態によってダイプレクサ×２、バンドパスフィルタ×2はLCフィルタとしてモジュール回路基板内に形成し、該LCフィルタのソレノイドコイル素子は、少なくともその構造の一部を回路基板内に有する事で薄型が可能となる。該LCフィルタ以外のRF部品はモジュール回路基板上に実装する事が可能であり、LCフィルタ上にそれらを実装する事でモジュール面積を縮小することが可能となる。これにより高機能でありながらコンパクトな回路基板を実現できる。
　図１AのRF回路215は一つのCA単位モジュール201を有しているが、スマートフォンが複数の通信キャリアに対応する場合、異なるCAごとに対応した複数のCA単位モジュールを搭載してもよい。
　本実施形態では、図１Bに示す様に、帯域や通信方式毎に、周波数フィルタ、アンプ、スイッチをまとめてなる、従来型モジュール化とし、High Band TDDモジュールとして用いることも可能である。図１Bでは、ハイパスフィルタ302とTDD用バンドパスフィルタ303，304をLCフィルタとしてモジュール回路基板内に構成する事ができる。図１Bにおいて、共通する部品については同じ符号を付して、重複説明を省略する。
　本実施形態にかかる回路素子は、TDDに使用するバンドパスフィルタを構成するLCフィルタの部品であると好ましい。また、本実施形態にかかる回路素子は、ダイプレクサ、ハイパスフィルタ、ローパスフィルタなど分波フィルタ構成するLCフィルタの部品であると好ましい。さらに、本実施形態にかかる回路素子は、前記バンドパスフィルタ間の干渉抑制調整回路用のソレノイドコイル素子であると好ましい。
　次に、ガラス板をコア材として、その両面に配線層と絶縁樹脂層を交互に形成した基板を例にとって、LC回路を構成する回路素子としてのキャパシタとインダクタの例を、それぞれ説明する。
　キャパシタについては、二枚の導体板の間に誘電体を挟んだ構造とする。キャパシタの例としては、図２に示すように、不図示のガラス基板直上に、又はガラス基板上に形成した絶縁樹脂層１１の上に、下電極１２を積層して導体パターンを形成し、かかる導体パターンの上に誘電体層１３を積層し、さらにその上に上電極１４となる導体を積層したものである。下電極１２と上電極１４は、一般的にシード層と導電層からなる多層構造を有する。
　インダクタについては、らせん状のコイルと同様の性能を、貫通穴を備えたガラス基板に内蔵することができる。図３においては、２列に並んだ貫通穴を有する平行平板状のガラス板を透明化して図示している。図３において、ガラス板の表裏面において隣接する貫通穴の開口部同士を接続するように配線２１，２２を形成し、またガラス板の表裏面を連通する貫通穴２３の内壁に導体層を形成し、TGVとする。
　ここで、１列目ｎ番目の導体層TGVを、TGV(１，ｎ）とし、２列目ｎ番目の導体層TGVを、TGV（２，ｎ）とする。裏面側の配線２２により導体層TGV(１，ｎ）と導体層TGV(２，ｎ）とを接続し、表面側の配線２１により導体層TGV(１，ｎ）と導体層TGV(２，ｎ＋１）とを接続すると、配線２２と、導体層TGV(１，ｎ）と、配線２１と、導体層TGV(１，ｎ＋１）とで、ガラス板の内部と表面を導体が一周（一巻き）する、オープン回路を構成することができる。コイル状に形成されるこの回路に電流を流すことで、インダクタとして機能させることができる。インダクタの特性は、巻き数を変えることで調整することができる。
　次に、基板内部に形成されるLC回路によるバンドパスフィルタ（BPF）、すなわちＬＣ周波数フィルタについて説明する。BPFの基本的な回路図は、図４Ａのようになる。そして、回路中のキャパシタの電気容量（以下キャパシタンス）とインダクタの誘導係数（以下インダクタンス）を適切に設定することによって、所望の帯域の周波数のみを通過させ、それ以外を遮断するバンドパス効果を発現させることができる。
　図４Ｂに、図４Ａのバンドパスフィルタの特性図を示す。図４Ｂにおいて、横軸が周波数であり、縦軸が挿入損失を示している。図４Ｂから明らかなように、かかるバンドパスフィルタでは、急峻な抑制は緩和されている。
　図４Ａの回路図に示したキャパシタとインダクタを、回路基板内部に形成した状態を示す模式図を、図５Ａに示す。図中C１～C３がキャパシタ、L１～L3がインダクタを示す。キャパシタC１～C３は、ガラスコア３１の上表面に導電性部材として下電極３３が配置され、誘電体層３５を挟んで、上電極３４が配置されることにより形成されている。全体としてキャパシタC１～C３は、ガラスコア３１の上表面上の絶縁樹脂層３２に埋設されるようになっており、回路基板外部の電極と接続したい場合には、絶縁樹脂層３２にビアホールを作り、その内部の導体を介して接続できる。なお図示していないが、下電極３３は、ガラスコア３１の一方の面に形成され、樹脂層で絶縁された積層回路の導電部であってよい。
　インダクタL１～L3は、ガラスコア３１内の導体層TGVと、ガラスコア３１の表裏面の配線（図５Ａ参照）をつないでソレノイドコイルを作ることができる。インダクタL１～L3本体は、ガラスコア３１の内部と、その表裏面の絶縁樹脂層３２に埋設されるようになっており、回路基板最外層の電極との導通は、キャパシタC１～C３と同様に、絶縁樹脂層３２内のビアホールを介して行うことができる。
　キャパシタＣ１及びインダクタＬ１を用いて、第１のＬＣ周波数フィルタが形成され、キャパシタＣ２及びインダクタＬ２を用いて、第１のＬＣ周波数フィルタとは特性が異なる第２のＬＣ周波数フィルタが形成され、キャパシタＣ３及びインダクタＬ３を用いて、第１のＬＣ周波数フィルタ及び第２のＬＣ周波数フィルタとは特性が異なる第３のＬＣ周波数フィルタが形成される。これにより、１つの回路基板に異なる特性を持つ複数のＬＣ周波数フィルタを内蔵することができ、例えば５Ｇ通信規格に対応した薄型移動体通信機器などに用いた場合において、複数の周波数帯域での通信を１つのモジュールとして最適化することが可能になる。
　5G通信規格では、複数帯域を同時に用いる高速データ通信技術Carrier Aggregation（CA）が普及する。この技術は例えば、900MHz, 2.5GHz, 3.7GHzの３つの帯域を同時使用して高速通信を行う技術である。従来の周波数フィルタの役割は、外来ノイズからの通信帯域の干渉抑制であったCAでは自らの通信帯域同士の干渉抑制必要となり、ノイズ抑制はより深刻な課題となる。この対策としてCA単位で集積モジュールを構成し回路の最適化と、外部ノイズの抑制が必要となる。本実施形態によれば、モジュール内でのLCフィルタ構成を実現するため、実装面積縮小の効果に加え、機能集積化を図ることができる。
　図５Ｂは、回路基板の一部の上面図であり、上面に形成された導電性パターンＵＰＴに沿って、低容量のキャパシタ素子ＣＥを複数個つなげて、１つのキャパシタＣを形成している。また、導電性パターンＵＰＴを、貫通穴内の導体層（導電性部材）ＴＧＶを介して、回路基板の下面に形成された導電性パターンＬＰＴ（点線で図示）に接続し、コイル状のインダクタＬを形成している。ここでは、導電性パターンＵＰＴ，ＬＰＴ及び導体層ＴＧＶが回路を構成する。
（基板作成プロセス）
　次に、図６Ａ～１２Ｂを用いて、ガラス基板を用いた回路基板作成プロセスの一例を示す。
　まず回路設計を行うため、通過又は遮断する電波の周波数帯域に応じて、必要なキャパシタとインダクタンスを、シミュレーションソフトによって算出する。例えば3400MHz以上、3600MHz以下の帯域について、図４Aに示すような回路構成において、所望の特性を実現するための素子の仕様を表１、表２に示す。ここで、インダクタL1とL３については、インダクタンスが非常に小さいため、コイルの形状にする必要がなく、一本の配線の自己インダクタンスで足りるため、表中では、その配線の寸法について示してある。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
　2499MHz以上、2690MHz以下の帯域用のBPFについても、同様の手順によって、キャパシタ、インダクタンスを計算し、必要な回路の設計を行う（数値については省略）。
　以上の回路設計に基づいて、必要な回路基板を製作する。まず、図６Ａに示すように、低膨張のガラスコア４２（厚さ300μm、CTE：3.5ppm/K）を準備し、次いで図６Ｂに示すように、かかるガラスコア４２に開口径８０μｍ～１００μｍの貫通穴４３を形成する。形成にあたっては、第一段階として、貫通穴４３の形成を所望する位置にUVレーザー光をパルス照射し、照射されたガラスに脆弱部を作り、第二段階として、ガラス板全体に対してフッ酸水溶液によるエッチングを行う。これにより脆弱部が選択的にエッチングされ、高精度な貫通穴４３が迅速に形成される。ガラスエポキシ基板を用いる場合と比較すると、より高精度な内径を持ち且つ凹凸のない内周面を有する貫通穴４３を形成できることとなる。
　つぎに図６Ｃに示すように、配線層の下およびガラスコア４２の貫通穴４３の内壁の密着層４４として、ガラスコア４２の表面全面にTi膜とCu膜を、この順序でスパッタリング法にて２層製膜して、ガラス表面の導電化を行う。膜の厚さは、Ti膜を50nm、Cu膜を300nmに設定する。
　ついで、図６Ｄに示すように、貫通穴４３内壁のスパッタ膜の薄い部分を補完するため、無電解ニッケルめっき４５を施す。加工はガラスコア４２の表裏全面と貫通穴４３内に対して行い、めっき厚さは0.2μmに設定する。図7Ａに示すように、密着層４４とニッケルめっき層４５によりシード層４５’が形成される。
　図示していないが、つぎにシード層４５’を用いて、セミアディティブ法によって、インダクタの配線、キャパシタの下電極、外部接続用のパッドなどの導体パターン４６を形成するために、ガラスコア４２の両面に、例えば日立化成株式会社製ドライフィルムレジスト、商品名RY-3525（厚さ25μm）をラミネートする。レジスト層形成は、液状レジスト塗布でもよい。その後、フォトリソグラフィー法により、導体パターンすなわち配線パターンを形成するためのマスクを介してレジスト層に露光し、現像によってレジスト層に配線パターン（開口部）を形成する。
　次に、電解銅めっきによって上記開口部に銅を析出させ、導電性部材である導体パターン４６を15μmの厚さで形成する。この段階において、ガラスコア４２の貫通穴４３内壁にも銅めっきが析出する。続いて、ドライフィルムレジストを剥離する。この段階において、図７Ａに示すように、ガラスコア４２の表裏面はTi/Cu/Niからなるシード層４５’で覆われた部分と、さらにその上にCuが積層された導体パターン４６の部分が混在している。図７Ａの工程で、導体パターン４６の所定の位置には、キャパシタの下電極が形成される。または、導体パターン４６の一部を利用して、キャパシタの下電極とすることも可能である。
　続いて、図７Ｂに示すように、まずガラスコア４２のキャパシタを形成する側の面全体に、CVD製膜法にて、厚さ200nm乃至400nmでSiN膜を形成してキャパシタの誘電体層４７を形成する。更に、図７Ｃに示すように、キャパシタの上電極を形成する際のシード層４８として、スパッタ製膜法にて、Ti膜とCu膜をおのおの50nm、300nmにて、この順序で誘電体層４７の上全体に製膜する。
　続いて、図８Ａに示すように、キャパシタの上電極を形成すべく、フォトリソグラフィーにて、上電極を形成する部分のみをドライフィルムレジストから露出させた状態とする。ついで図８Ｂに示すように、電解銅めっきにて、厚さ９～10μmにて上電極４９を形成する。その後、図８Ｃに示すように、ドライフィルムレジストを除去する。この時点では、キャパシタ以外にもＳｉＮ層などが積層されている。
　そこで、図９Ａに示すように、余分な密着層、めっきシード層などを除去すべく、まずフォトリソグラフィーにて、上記キャパシタの上電極４９上のみをドライフィルムレジスト５０で保護する。
　続いて、キャパシタの上電極４９を製膜する際のスパッタ銅層のうち、余分な部分を除去するべく、ウエットエッチング法にて基板を処理し、余分な部分のTi層、SiN層を除去すべく、基板をドライエッチング法にて処理する。
　より具体的には、まず余分な部分で一番上にあるスパッタCu層をエッチング液にて除去する。つぎに、その下のスパッタTi層とCVD製膜したSiN層を、ドライエッチングにて除去する。そのあとで、キャパシタの上電極４９を保護していたドライフィルムレジスト５０を剥離除去する。図９Ｂに示すように、この時点で、まだガラスコア４２直上のシード層４５’は残っている。
　つぎに、図１０Ａに示すように、キャパシタの下電極およびその他の、ガラスコア４２の表面に形成されている導電層のシード層を除去すべく、Ni,Cuの順に、ウエットエッチング工法にて処理する。その下方にあるスパッタCu層も同時に除去される。一方、配線、キャパシタ電極などを形成しているCu層は、多少はエッチング液に溶けるが、その厚さが比較的大きいため、完全に除去されてしまうことはない。そのあとで、スパッタTi層をエッチングにて除去する。ここまで終えると、配線、電極などのない部分には、ガラスコア４２が露出することとなる。以上の結果として、ガラスコア４２の表面にはキャパシタ１０１が形成され、またインダクタ１０２（図１１Ｂ参照）を形成する連続する配線ＨＮの一部も形成されて、導体層TGVとつながる。そのどちらもない部分のガラスコア４２の表面領域ＡＲは、密着層、シード層が取り除かれ、外部に露出している。
　つぎに、図１０Ｂに示すように、ガラスコア４２の両面に、例えば味の素ファインテクノ株式会社製の絶縁樹脂（商品名「ABF－GX-T31R」）を貼付して、絶縁樹脂層（樹脂ビルド層）５１を形成する。加工は真空プレスラミネート装置にて、ガラスコア４２の貫通穴４３の内部にボイドなく絶縁樹脂を封入する。絶縁樹脂層５１の厚さは３５μｍ程度とし、キャパシタの上電極４９まで確実に埋没するようにする。これにより、キャパシタを含む積層回路が、絶縁樹脂層５１により覆われることとなる。
　さらにレーザー加工によって、導通をとりたい位置に絶縁樹脂層５１を貫通させ、図１０Ｃに示すように、ガラスコアの配線層に達する孔（ビアホール）５２を形成する。孔５２の直径は60μm程度が好ましい。
　図示していないが、ガラスコア４２の表裏面の絶縁樹脂層５１を、アルカリ系の表面粗化液にて処理し、算術表面粗さRaが60nmになるように調整する。これは、次の工程にて、シード層の密着力を高めるためのものである。
　つぎに、図１１Ａに示すように、ガラスコア４２の表裏面の絶縁樹脂層５１に無電解銅めっきを施し、導電シード層５３を形成する。その厚さは0.6μmとすると好ましい。この処理によって、表裏面のみならず、先にレーザー加工にて形成したビアホール５２の内壁にも導電シード層５３が形成される。
　つづいて、図示していないが、基板両面にドライフィルムレジストを貼付し、フォトリソグラフィー法によって、配線５４を設けたい部分に開口部を設ける。ついで、図１１Ｂに示すように、基板に電解めっきを施し、厚さ15μmにて配線５４を形成する。また、この電解めっき処理において、絶縁樹脂層５１内のビアホール５２の内部も銅で満たされ、ガラスコア４２表面の導体層との導通もとれる。
　その後、不要な導電シード層をエッチングで除去する。以上をもって、ＬＣ回路用の内蔵素子を含む基本的な回路基板４１が完成する。回路基板４１の総厚が0.5mm以下であると、薄型移動体通信機器などに好適に用いられる。なお、図中、ガラスコア４２の下側のビルドアップ配線については、回路基板に内蔵されるキャパシタ、インダクタにとって、グランドとなる場合を想定して、あたかも銅層があるように示しているが、実際の回路基板では必ずしもそうである必要はなく、回路基板完成時に所定のキャパシタ、インダクタが接地されていればよい。
　このあと、必要に応じて、図１０Ｂ～図１１Ｂの工程を繰り返して、図１２Ａ、１２Ｂに示すように絶縁層６１、及び配線５４に導通する導体配線層６２Ａ，６２Ｂを積層し、電子部品を実装してよい。また、ガラスコア４２又は絶縁樹脂層５１の表面に平面状（たとえば渦巻き状）のスパイラルコイル素子（コイル）を形成することもできる。また、電気的に中性なスルーホールをソレノイドコイル素子間に配置し、相互誘導による損失を低減することも可能であり、スルーホール内にキャパシタを設けることも可能である。
　また、ガラスコア４２に銅の導体パターン４６を積層した場合において、応力バランスの崩れからガラスコア４２の反りや割れが生じることを防ぐべく、例えばガラスコア４２の直上に、シリコンナイトライド層などを形成することができる。このシリコンナイトライド層は、銅の導体パターン４６の残留応力をキャンセルする機能を持ち、この組み合わせにより応力調整したビルド配線層を構成する。ただし、シリコンナイトライド層は一例であり、これに限られることはない。
　さらに、図１３～１６を参照して、本実施形態の回路基板をマザーボードに実装するとともに、回路基板４１上に電子部品を実装する工程を説明する。
　まず、図１２Ｂの回路基板４１の両面に、図１３に示すように、ソルダーレジスト６３をスクリーン印刷法等によりパターン状に塗布する。このとき、上側の導体配線層（第１の端子）６２Ａに対して外部から連通可能な孔６３ａと、下側の導体配線層（第２の端子）６２Ｂに対して外部から連通可能な孔６３ｂとがソルダーレジスト６３に形成されるようにする。なお、下側の導体配線層６２Ｂの中には、回路基板４１の配線５４（すなわち回路）と電気的に絶縁されたものもある。
　次いで、図１４に示すように、回路基板４１の上面側において、孔６３ａにはんだバンプ６４を置き、更にはんだバンプ６４の上に、導電部が接するようにして電子部品６５を置く。電子部品６５としては、スイッチ、アンプ、フィルタなどがあるが、それに限られない。
　その後、図１５に示すように、電子部品６５を含む回路基板４１の上面全体をモールド樹脂６６により覆う。また、回路基板４１の下面側において、孔６３ａにはんだバンプ６４を置く。
　このように形成した回路基板４１を、図１６に示すように、別回路基板であるマザーボード６７上に載置して、不図示のリフロー炉に投入すると、孔６３ｂ中のはんだバンプ６４が溶融し、導体配線層６２Ｂの一部と、マザーボード６７の導電パターン６８とが導通する。また孔６３ａ中のはんだバンプ６４が溶融し、導体配線層６２Ａと電子部品６５の導電部とが導通する。隣接する孔６３ａの間隔は、溶融時に流れ出たはんだが干渉しない距離とする。
　５Ｇ通信規格に対応した薄型移動体通信機器などにおいては、複数の周波数帯域での送受信を１つのモジュールで最適化させることが要求されるため、ＬＣ周波数フィルタを含む複数の電子部品をコンパクトに実装することが好ましい。本実施の形態によれば、回路基板４１内にＬＣ周波数フィルタを内蔵するとともに、一方の面に他の電子部品６５を実装し、他方の面ではマザーボード６７の導電パターン６８と接続することができるので、このようなインターポーザ機能を備えることにより、コンパクトでありながら機能の集積化を図ることができる。
　ところで、導体配線層６２Ｂの一部（接続パッドＣＰという）は、回路基板４１内の回路と導通するが、導体配線層６２Ｂの残り（放熱パッドＨＰという）は、回路基板４１内の回路と導通しない、所謂ダミーの端子となる。５Ｇ通信規格に対応した薄型移動体通信機器などに対応した回路モジュールにおいては、発熱量が過大になることが予想される一方、ガラスコアは樹脂などに比べると熱伝導率が低いことから、その発熱対策を行うことが望ましい。
　そこで本実施の形態においては、図１７にて白円で示す接続パッドＣＰ及び黒円で示す放熱パッドＨＰを、回路基板４１の外周近傍に沿って２列に取り巻くように混在させて配列した上で、放熱パッドＨＰを介して回路基板４１からの放熱を促すようにしている。放熱パッドＨＰの数は、接続パッドＣＰの数より多いと好ましい。
　かかる放熱パッドＨＰは、はんだバンプ６４を介して、マザーボード６７の回路や別部品６９と電気的接続を持たない導電パターン６８のみと導通させており、それにより放熱効果を高めつつも電気的には絶縁された（孤立した）状態になる。ただし放熱パッドＨＰの少なくとも１つを、アース線７０を介して接地させてもよい（図１６）。
１１・・・絶縁樹脂層、１２・・・キャパシタの下電極、１３・・・キャパシタの誘電体層、１４・・・導体（キャパシタの上電極）、２１、２２・・・配線、２３・・・貫通穴、３１・・・ガラスコア、３２・・・絶縁樹脂層、３３・・・下電極、３４・・・上電極、３５・・・誘電体層、４１・・・回路基板、４２・・・ガラスコア、４３・・・貫通穴、４４・・・密着層（Ni/Cuスパッタ層）、４５・・・ニッケルメッキ（Ni）層、４５’・・・シード層（Ni/Cu/Ni層）、４６・・・導体パターン（ガラス直上銅配線：キャパシタ下電極を含む）、４７・・・誘電体層、４８・・・シード層（誘電体層上Ni/Cuスパッタ層）、４９・・・キャパシタの上電極、５０・・・キャパシタ保護用のドライフィルムレジスト層、５１・・・絶縁樹脂層、５２・・・絶縁樹脂層の孔（ビアホール）、１０１・・・キャパシタ、１０２・・・インダクタ、２０２・・・トランシーバＬＳＩ、２０３・・・バンドパスフィルタ、２０４・・・バンドパスフィルタ、２０５・・・バンドパスフィルタ
２０６・・・バンドパスフィルタ、２０７・・・バンドパスフィルタ、２０８・・・スイッチ、２０９・・・アンプ、２１０・・・ベースバンドプロッセッサ、２１１・・・アプリケーションプロセッサ、２１２・・・ダイプレクサ、２１３・・・ダイプレクサ、２１４・・・アンテナ、２１５・・・RF回路、３０２・・・ハイパスフィルタ、３０３・・・TDD用バンドパスフィルタ、３０４・・・TDD用バンドパスフィルタ

Claims (8)

  1. 　貫通穴が設けられたガラス板と、複数の回路素子とを有する回路基板であって、
    　前記貫通穴の内周と前記ガラス板の表面とに配置された導電性部材により形成される回路を有し、
    　前記ガラス板の少なくとも一方の面に、樹脂を絶縁材とするさらなる積層回路が配置され、前記ガラス板の表面上の回路と前記積層回路とは電気的接続をもっており、
    　前記回路素子の一つは、前記貫通穴の内周と前記ガラス板の表面とに沿ってコイル状に配置されたソレノイドコイル素子であり、
    　前記回路素子の一つは、前記ガラス板の表面に配置された回路が構成する下電極又は前記積層回路が構成する下電極と、前記下電極上に形成された誘電体層と、前記誘電体層上に形成された上電極とを含むキャパシタ素子であり、
    　前記ソレノイドコイル素子と前記キャパシタ素子により、少なくとも１つのＬＣ周波数フィルタを構成しており、
    　前記回路基板の一方の面には第１の端子が形成され、前記回路基板の他方の面には第２の端子が形成されており、
    　一方の前記ガラス板の表面上の回路もしくは積層回路は、前記第１の端子を介して、少なくとも１つの電子部品に電気的に接続可能であり、他方の前記ガラス板の表面上の回路もしくは積層回路は、前記第２の端子を介して、別回路基板に電気的に接続可能である、
    ことを特徴とする回路基板。
  2. 　前記ＬＣ周波数フィルタが、バンドパスフィルタ、ローパスフィルタ、ハイパスフィルタ、ダイプレクサのうち少なくとも１つの機能を有する、
    ことを特徴とする請求項１に記載の回路基板。
  3. 　前記ＬＣ周波数フィルタが、移動体通信における2GHz以上の周波数帯の時分割二重化送受通信に使用される、
    ことを特徴とする請求項１又は２に記載の回路基板。
  4. 　前記ＬＣ周波数フィルタが、50MHz以上の通過帯域を有するバンドパスフィルタである、
    ことを特徴とする請求項１～３のいずれか一項に記載の回路基板。
  5. 　総厚が0.5mm以下である、
    ことを特徴とする請求項１～４のいずれか一項に記載の回路基板。
  6. 　前記回路基板の他方の面に、前記ガラス板の表面上の回路もしくは積層回路に対し電気的接続をもつ導電性の接続パッドと、前記回路に電気的接続をもたない放熱パッドとが形成されており、前記接続パッドが前記第２の端子である、
    ことを特徴とする請求項１～５のいずれか一項に記載の回路基板。
  7. 　前記接続パッド及び前記放熱パッドは、前記別回路基板の導電パターンに対し接続される、
    ことを特徴とする請求項６に記載の回路基板。
  8. 　前記放熱パッドは接地されている、
    ことを特徴とする請求項６又は７に記載の回路基板。
PCT/JP2019/020449 2018-05-24 2019-05-23 回路基板 WO2019225698A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP19807888.3A EP3806330A4 (en) 2018-05-24 2019-05-23 SWITCHBOARD
CN201980030783.9A CN112088489A (zh) 2018-05-24 2019-05-23 电路基板
JP2020520368A JP7509035B2 (ja) 2018-05-24 2019-05-23 回路基板
US17/100,101 US11303261B2 (en) 2018-05-24 2020-11-20 Circuit board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018099705 2018-05-24
JP2018-099705 2018-05-24

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/100,101 Continuation US11303261B2 (en) 2018-05-24 2020-11-20 Circuit board

Publications (1)

Publication Number Publication Date
WO2019225698A1 true WO2019225698A1 (ja) 2019-11-28

Family

ID=68615769

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/020449 WO2019225698A1 (ja) 2018-05-24 2019-05-23 回路基板

Country Status (5)

Country Link
US (1) US11303261B2 (ja)
EP (1) EP3806330A4 (ja)
JP (1) JP7509035B2 (ja)
CN (1) CN112088489A (ja)
WO (1) WO2019225698A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021114582A (ja) * 2020-01-21 2021-08-05 凸版印刷株式会社 電子部品搭載用回路基板
WO2021205986A1 (ja) * 2020-04-07 2021-10-14 凸版印刷株式会社 高周波フィルタ内蔵ガラスコア配線基板、それを用いた高周波モジュールおよび高周波フィルタ内蔵ガラスコア配線基板の製造方法
WO2024111625A1 (ja) * 2022-11-25 2024-05-30 京セラ株式会社 弾性波装置、および通信装置
WO2024116490A1 (ja) * 2022-11-29 2024-06-06 株式会社村田製作所 電子部品

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115692359A (zh) * 2022-10-08 2023-02-03 华为数字能源技术有限公司 一种埋入式封装结构、电源装置及电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268447A (ja) 2004-03-17 2005-09-29 Matsushita Electric Ind Co Ltd コイル内蔵多層回路基板
WO2009028596A1 (ja) * 2007-08-30 2009-03-05 Nec Corporation 受動素子内蔵基板、製造方法、及び半導体装置
JP2015070169A (ja) * 2013-09-30 2015-04-13 凸版印刷株式会社 配線基板および配線基板製造方法
JP2016096262A (ja) * 2014-11-14 2016-05-26 凸版印刷株式会社 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法
US9401353B2 (en) 2014-08-08 2016-07-26 Qualcomm Incorporated Interposer integrated with 3D passive devices
US9425761B2 (en) 2013-05-31 2016-08-23 Qualcomm Incorporated High pass filters and low pass filters using through glass via technology
WO2017116616A1 (en) * 2015-12-28 2017-07-06 Qualcomm Incorporated Multiplexer design using a 2d passive on glass filter integrated with a 3d through glass via filter

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4534585B2 (ja) * 2004-05-11 2010-09-01 日立電線株式会社 薄膜半導体基板及びその製造方法
JP4305779B2 (ja) * 2007-01-30 2009-07-29 Ｔｄｋ株式会社 積層型ローパスフィルタ
JP5357706B2 (ja) 2009-11-10 2013-12-04 パナソニック株式会社 半導体実装構造体
US9906318B2 (en) * 2014-04-18 2018-02-27 Qualcomm Incorporated Frequency multiplexer
JP2016006830A (ja) 2014-06-20 2016-01-14 株式会社村田製作所 インダクタアレイ
JP2016111244A (ja) 2014-12-09 2016-06-20 日本特殊陶業株式会社 配線基板及びその製造方法
CN107210268B (zh) * 2015-01-27 2018-11-23 株式会社村田制作所 高频模块
JP6657609B2 (ja) * 2015-06-12 2020-03-04 凸版印刷株式会社 配線回路基板、半導体装置、配線回路基板の製造方法および半導体装置の製造方法
EP3327933B1 (en) 2015-07-22 2022-04-27 Murata Manufacturing Co., Ltd. Lc filter

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268447A (ja) 2004-03-17 2005-09-29 Matsushita Electric Ind Co Ltd コイル内蔵多層回路基板
WO2009028596A1 (ja) * 2007-08-30 2009-03-05 Nec Corporation 受動素子内蔵基板、製造方法、及び半導体装置
US9425761B2 (en) 2013-05-31 2016-08-23 Qualcomm Incorporated High pass filters and low pass filters using through glass via technology
JP2016527743A (ja) * 2013-05-31 2016-09-08 クアルコム，インコーポレイテッド ガラス貫通ビア技術を使用するハイパスフィルタおよびローパスフィルタのための設計
JP2015070169A (ja) * 2013-09-30 2015-04-13 凸版印刷株式会社 配線基板および配線基板製造方法
US9401353B2 (en) 2014-08-08 2016-07-26 Qualcomm Incorporated Interposer integrated with 3D passive devices
JP2016096262A (ja) * 2014-11-14 2016-05-26 凸版印刷株式会社 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法
WO2017116616A1 (en) * 2015-12-28 2017-07-06 Qualcomm Incorporated Multiplexer design using a 2d passive on glass filter integrated with a 3d through glass via filter

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3806330A4

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021114582A (ja) * 2020-01-21 2021-08-05 凸版印刷株式会社 電子部品搭載用回路基板
WO2021205986A1 (ja) * 2020-04-07 2021-10-14 凸版印刷株式会社 高周波フィルタ内蔵ガラスコア配線基板、それを用いた高周波モジュールおよび高周波フィルタ内蔵ガラスコア配線基板の製造方法
EP4134992A4 (en) * 2020-04-07 2023-09-27 Toppan Inc. GLASS CORE WIRE SUBSTRATE WITH BUILT-IN HIGH-FREQUENCY FILTER, HIGH-FREQUENCY MODULE IN WHICH THE GLASS CORE WIRE SUBSTRATE WITH BUILT-IN HIGH-FREQUENCY FILTER IS USED, AND METHOD FOR PRODUCING A GLASS CORE WIRE SUBSTRATE WITH BUILT-IN HIGH-FREQUENCY FILTER
WO2024111625A1 (ja) * 2022-11-25 2024-05-30 京セラ株式会社 弾性波装置、および通信装置
WO2024116490A1 (ja) * 2022-11-29 2024-06-06 株式会社村田製作所 電子部品

Also Published As

Publication number Publication date
EP3806330A4 (en) 2021-06-30
JP7509035B2 (ja) 2024-07-02
JPWO2019225698A1 (ja) 2021-07-01
CN112088489A (zh) 2020-12-15
US20210143787A1 (en) 2021-05-13
US11303261B2 (en) 2022-04-12
EP3806330A1 (en) 2021-04-14

Similar Documents

Publication Publication Date Title
WO2019225698A1 (ja) 回路基板
US7068124B2 (en) Integrated passive devices fabricated utilizing multi-layer, organic laminates
JP7409031B2 (ja) ガラスコア多層配線基板及びその製造方法
WO2003050909A1 (fr) Dispositif de carte de circuit imprime et procede de fabrication
US20120198693A1 (en) Method of manufacturing multi-band front end module
CN114788427B (zh) 电路基板
WO2020116228A1 (ja) 回路基板
JP7439497B2 (ja) ガラスコア多層配線基板の製造方法、ガラスコア多層配線基板および高周波モジュール基板
US9160302B2 (en) Acoustic wave band reject filter
WO2014013831A1 (ja) モジュールおよびこのモジュールの製造方法
JP3925771B2 (ja) 高周波スイッチモジュール
JP7383215B2 (ja) 回路基板
JP7188101B2 (ja) 高周波モジュール用電子基板
JP7351113B2 (ja) ガラスコア多層配線基板
WO2022065184A1 (ja) 配線基板
JP7509652B2 (ja) 積層電子部品
JP2004282175A (ja) ダイプレクサ内蔵配線基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19807888

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020520368

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019807888

Country of ref document: EP

Effective date: 20210111