WO2019225410A1 - 光電変換素子及び受光ユニット - Google Patents

光電変換素子及び受光ユニット Download PDF

Info

Publication number
WO2019225410A1
WO2019225410A1 PCT/JP2019/019166 JP2019019166W WO2019225410A1 WO 2019225410 A1 WO2019225410 A1 WO 2019225410A1 JP 2019019166 W JP2019019166 W JP 2019019166W WO 2019225410 A1 WO2019225410 A1 WO 2019225410A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
pixels
semiconductor substrate
light receiving
photoelectric conversion
Prior art date
Application number
PCT/JP2019/019166
Other languages
English (en)
French (fr)
Inventor
雅俊 児玉
正輝 大野
美喜夫 上杉
貴大 石原
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to DE112019002613.5T priority Critical patent/DE112019002613T5/de
Priority to JP2019548760A priority patent/JP6690068B1/ja
Priority to US17/044,340 priority patent/US11153457B2/en
Priority to CN201980033207.XA priority patent/CN112136307B/zh
Publication of WO2019225410A1 publication Critical patent/WO2019225410A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/024—Details of scanning heads ; Means for illuminating the original
    • H04N1/028—Details of scanning heads ; Means for illuminating the original for picture information pick-up
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
    • H04N1/19—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays
    • H04N1/191—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays the array comprising a one-dimensional array, or a combination of one-dimensional arrays, or a substantially one-dimensional array, e.g. an array of staggered elements
    • H04N1/192—Simultaneously or substantially simultaneously scanning picture elements on one main scanning line
    • H04N1/193—Simultaneously or substantially simultaneously scanning picture elements on one main scanning line using electrically scanned linear arrays, e.g. linear CCD arrays

Definitions

  • the present invention relates to a photoelectric conversion element and a light receiving unit used in an image reading apparatus for reading an image.
  • Patent Documents 1 and 2 In order to solve this problem, techniques for eliminating missing pixels and improving image quality have been proposed (for example, Patent Documents 1 and 2).
  • a light receiving element is linearly arranged from one side to the other side on the surface of a parallelogram semiconductor substrate, and one end of the opposite side is arranged. And an interpolation element outside the light receiving element. Accordingly, it is described that virtual pixels are not generated even if the sensor chips are arranged at a constant pitch, and an image can be read at a high density.
  • the number of pixels that can interpolate a missing pixel is arranged even when the gap between the ends of adjacent sensor chips becomes the largest in the temperature range to be used. Yes. Thus, it is described that the missing pixel can be interpolated regardless of the temperature range to be used.
  • Patent Document 1 has a problem that correction processing is difficult because the pixels are arranged to rotate with respect to the scanning direction, and thus the influence of displacement in the rotating direction is large.
  • the image sensor described in Patent Document 2 is difficult to correct with high accuracy by the interpolation pixels due to the influence of the mounting position of each sensor chip including the interpolation sensor chip.
  • the parallelogram chip has a line-shaped pixel on one side in the longitudinal direction and an interpolation pixel on the other side facing each other, the interpolation pixel is separated from the line-shaped pixel. There was a problem that processing was difficult.
  • the present invention has been made in view of the above-described circumstances, and provides a photoelectric conversion element and a light receiving unit that can read an image to be read with high accuracy without missing pixels to be read and that can be easily corrected.
  • the purpose is to do.
  • a photoelectric conversion element of the present invention is provided on a semiconductor substrate having a shape including a pair of long sides parallel to each other and a pair of short sides, and is parallel to the long sides.
  • a first pixel arranged on a semiconductor substrate, and a second pixel arranged parallel to the long side with a predetermined interpolation pixel distance in a direction perpendicular to the long side.
  • the second pixel is a sub-scanning line in a direction perpendicular to the long side, and overlaps the sub-scanning line passing through the pixel closest to the short side of the first pixel, and the overlapping pixels, It includes an interpolation pixel close to the short side.
  • pixels are arranged in parallel to the long sides of the parallelogram, and interpolation pixels are arranged at a certain distance, thereby reading an image to be read with high accuracy without missing pixels to be read. And correction processing can be easily performed.
  • FIG. 3 is a block diagram showing a drive circuit of the light receiving unit according to the first embodiment.
  • Enlarged view showing missing pixels and interpolated pixels of a conventional photoelectric conversion element Image diagram of image data array at the time of reading Image of pixel data array after time correction
  • Outline drawing of photoelectric conversion element of another example The figure which shows the circuit arrangement
  • FIG. 1 is an assembly development view of the light receiving unit 1 according to the first embodiment.
  • the light receiving unit 1 is a detachable optical unit provided in the image reading apparatus.
  • the image reading target 2 conveyed relative to the light receiving unit 1 with light and outputting a signal obtained by photoelectrically converting the reflected light from the image reading target 2 by the photoelectric conversion element 20, the light receiving unit 1 Outputs image data.
  • the image reading object 2 is, for example, money, a document, or a photograph.
  • the conveyance direction of the image reading object 2 with respect to the light receiving unit 1 is the short direction of the light receiving unit 1. That is, as shown in FIG. 1, the reading direction for reading an image while relatively conveying the image reading object 2 is the short direction of the light receiving unit 1.
  • the relatively transporting operation is an operation of fixing the light receiving unit 1 and transporting the image reading target 2 or fixing the image reading target 2 and transporting the light receiving unit 1.
  • the light receiving unit 1 includes a light source 11, a substrate 12 on which the light source 11 is mounted, a flexible substrate 13 that supplies power to the substrate 12, and a light guide that guides light from the light source 11 to the inside. 14 and a holder 15 that supports both ends of the light guide 14.
  • the light receiving unit 1 covers a lens body 16 that converges and forms an image of reflected light from the image reading target 2, a housing 17 that houses or supports the light source 11 and the light guide body 14, and an upper portion of the light receiving unit 1.
  • a transmissive body 18 The image reading object 2 is relatively conveyed along the transmissive body 18.
  • the light receiving unit 1 is disposed on the optical axis of the lens body 16 on which the reflected light from the image reading object 2 enters, receives the light converged by the lens body 16 and photoelectrically converts the light, and photoelectrically converts the photoelectric conversion element 20.
  • a sensor substrate 21 on which the conversion element 20 is mounted is provided.
  • the light source 11 is an arbitrary light emitter, for example, an LED chip or a general-purpose mall LED.
  • the light guide 14 is formed by molding an arbitrary transparent member, and the transparent member is, for example, a glass material or an acrylic resin.
  • the lens body 16 is an arbitrary optical lens, for example, a rod lens array. The reflected light from the image reading object 2 is incident, and the reflected light is converged on the photoelectric conversion element 20 to form an image.
  • the transparent body 18 is formed by molding an arbitrary transparent member, and the transparent member is, for example, a glass material or an acrylic resin.
  • the photoelectric conversion element 20 includes a light receiving unit (photoelectric conversion unit) formed on the surface of the semiconductor substrate 22 and a drive circuit for driving the light receiving unit.
  • the sensor substrate 21 is mounted with a signal processing circuit that performs signal processing on the output photoelectrically converted by the external connector, the electronic component, and the photoelectric conversion element 20.
  • a plurality of photoelectric conversion elements 20 are mounted adjacent to each other at an image reading position extending in the main scanning direction of the sensor substrate 21.
  • the main scanning direction of the sensor substrate 21 is the longitudinal direction of the light receiving unit 1, and is perpendicular to the reading direction. In other words, the reading direction is the sub-scanning direction.
  • FIG. 2 is an external view of the photoelectric conversion element 20.
  • the photoelectric conversion element 20 is a solid in which a first pixel 201 that performs photoelectric conversion is arranged on a parallelogram semiconductor substrate 22 having a pair of long sides and a pair of short sides parallel to each other. It is an image sensor. Adjacent photoelectric conversion elements 20 have a gap of a certain distance necessary for mounting between the short sides of the parallelogram.
  • the long side of the parallelogram extends in the main scanning direction, which is a direction perpendicular to the reading direction.
  • the first pixels 201 that perform photoelectric conversion are arranged in a line at a constant pixel pitch A along one of the long sides of the parallelogram.
  • the pixel pitch A is determined according to the resolution. For example, when the resolution is 600 dpi, the pixel pitch A is 42.3 ⁇ m.
  • the photoelectric conversion element 20 further includes a second pixel 202 arranged away from the first pixel 201 column.
  • FIG. 3 is an enlarged view showing the missing pixel 203 and the interpolation pixel 202a of the photoelectric conversion element 20.
  • the semiconductor substrate 22 of the photoelectric conversion element 20 is mounted on the sensor substrate 21, a gap B of a certain distance is generated between the short sides of the adjacent photoelectric conversion elements 20.
  • the first pixels 201 are arranged on a straight line in the main scanning direction, a missing pixel 203 in the main scanning direction is generated in a gap B generated by mounting.
  • the second pixel 202 includes an interpolation pixel 202a for interpolating the missing pixel 203 of the first pixel 201.
  • the second pixels 202 are arranged at a predetermined interpolation pixel distance C from the column of the first pixels 201 in the reading direction perpendicular to the arrangement direction of the first pixels 201.
  • the second pixel 202 includes an interpolation pixel 202a that overlaps the missing pixel 203 and an overlap pixel 202b that overlaps the outermost pixel 201a of the first pixel 201 when viewed in the reading direction from above in FIG.
  • both the first pixel 201 and the second pixel 202 are arranged in parallel to the long sides of the parallelogram of the semiconductor substrate 22, and the predetermined interpolated pixel distance C in the reading direction perpendicular to the long sides. Are separated.
  • the overlap pixel 202b is located at the end of the array of the first pixels 201 and is closest to the short side. It exists on the sub-scanning line passing through the end pixel 201a.
  • the interpolation pixel 202 a exists on another sub-scanning line that passes through the missing pixel 203.
  • the missing pixel 203 is located in a direction away from the center of the arrangement of the first pixels 201 relative to the farthest pixel 201a.
  • the second pixel 202 including the interpolation pixel 202a and the overlap pixel 202b is arranged in parallel to the long side in a direction away from one of the short sides from an end portion close to one of the short sides.
  • FIG. 4 is a block diagram showing a drive circuit of the light receiving unit 1.
  • the light receiving unit 1 includes a sensor control unit 301 that controls the output timing of the photoelectric conversion element 20 on the sensor substrate 21.
  • the light receiving unit 1 performs signal processing on an A / D (Analog / Digital) conversion unit 302 that converts an analog signal output from the photoelectric conversion element 20 into a digital signal, and an image obtained by performing signal processing on the digital signal output from the A / D conversion unit 302.
  • An output data processing unit 303 that generates and outputs data (SG) and a line memory 304 that temporarily stores image data are provided.
  • the sensor control unit 301, the A / D conversion unit 302, the output data processing unit 303, and the line memory 304 may be realized by an arbitrary hardware configuration, for example, an ASIC (Application Specific Specific Integrated Circuit). Each component may be integrated by using.
  • ASIC Application Specific Specific Integrated Circuit
  • the sensor control unit 301 generates a read clock signal (CLK) based on the external clock signal (SCLK) and outputs it to each photoelectric conversion element 20.
  • the sensor control unit 301 sequentially outputs a shift signal (SI) synchronized with the clock signal to each photoelectric conversion element 20 at the output timing of each photoelectric conversion element 20.
  • each photoelectric conversion element 20 Based on the shift signal input from the sensor control unit 301, each photoelectric conversion element 20 sequentially switches an output switch mounted therein, and sequentially outputs an analog signal (Sout) obtained by photoelectrically converting the received light.
  • the A / D conversion unit 302 digitally converts the analog signal (Sout) output from each photoelectric conversion element 20 and outputs the analog signal (Sout) to the output data processing unit 303.
  • the output data processing unit 303 temporarily stores in the line memory 304 image data that has undergone signal processing including correction processing or data rearrangement processing.
  • the image data stored in the line memory 304 includes image data based on an analog signal (Sout) output from the first pixel 201 and the second pixel 202 of the photoelectric conversion element 20.
  • the output data processing unit 303 performs signal processing including time correction on the image data stored in the line memory 304, generates corrected image data (SG), and externally outputs the generated image data (SG). Since the image data to be output to the outside is a signal of one line, a visible image can be obtained by outputting the image data by continuously performing the scanning operation of the photoelectric conversion element 20 while relatively transporting the image reading object 2. Can be obtained.
  • the image reading object 2 is conveyed relative to the light receiving unit 1. At this time, the light emitted from the light source 11 is guided to the light guide 14, and the light emitted from the light guide 14 irradiates the image reading object 2. Then, the reflected light reflected by the image reading object 2 enters the first pixel 201 and the second pixel 202 of the photoelectric conversion element 20. The first pixel 201 and the second pixel 202 photoelectrically convert the received optical signal and output it.
  • the first pixel 201 and the second pixel 202 of the photoelectric conversion element 20 are sequentially scanned in the main scanning direction using a shift signal (SI) input from the sensor control unit 301 as a trigger. Specifically, based on a shift signal input from the sensor control unit 301, each photoelectric conversion element 20 sequentially switches an output switch provided therein, and sequentially outputs an analog signal (Sout) obtained by photoelectrically converting the received light. To do.
  • SI shift signal
  • the A / D conversion unit 302 digitally converts the analog signal (Sout) output from each photoelectric conversion element 20 and outputs the digital signal to the output data processing unit 303.
  • the output data processing unit 303 temporarily stores the image data generated based on the input digital signal in the line memory 304. Further, the output data processing unit 303 performs signal processing including time correction on the image data stored in the line memory 304, and outputs the corrected image data (SG) to the outside.
  • FIG. 5 is an enlarged view showing missing pixels and interpolation pixels of a conventional photoelectric conversion element.
  • the photoelectric conversion element 20 has a parallelogram shape, and is positioned at a predetermined distance from the first pixels 201 arranged along one of the long sides.
  • the second pixel 202 is arranged. Since the semiconductor substrate 22 of the photoelectric conversion element 20 has a side that is oblique with respect to the reading direction, some of the interpolated pixels 202a of the second pixel 202 are replaced with missing pixels 203 that exist on the line of the first pixel 201. Can be arranged at positions where interpolation is possible.
  • the interpolation pixel distance C between the line passing through the center of the first pixel 201 and the line passing through the center of the second pixel 202 is n times the pixel pitch A (n is a natural number).
  • n may be an arbitrary natural number, but the smallest number is desirable in consideration of various restrictions including scanning time and mounting process.
  • FIG. 6 is an image diagram of the image data array at the time of reading.
  • the main scanning line (1) scanned by the first pixel 201 and the interpolation line (1) scanned by the second pixel 202 are continuous.
  • the interpolation line (1) scanned by the second pixel 202 is data at a location separated by the interpolation pixel distance C, that is, data at a location shifted by n lines.
  • the data of the interpolation line (1) scanned by the second pixel 202 corresponds to the data of the main scanning line (4) scanned by the first pixel 201 at a later time for the scanning time of n lines.
  • the output data processor 303 is shifted from each other by the scanning time of n lines. A time correction process for combining the image data of the first pixel 201 and the second pixel 202 is executed.
  • FIG. 7 is an image diagram of the pixel data array after time correction, and shows a case where n is 3.
  • the interpolation pixel distance C between the first pixel 201 and the second pixel 202 is three times the pixel pitch A. Therefore, the output data processing unit 303 shifts the interpolation line data by the scanning time of three lines and combines it with the data of the main scanning line. For example, the image data of the main scanning line (4) and the image data of the interpolation line (1) are combined.
  • the second pixel 202 includes an overlap pixel 202b that overlaps the first pixel 201 when viewed in the reading direction. Since the second pixel 202 includes the overlap pixel 202b, the missing pixel 203 can be interpolated even when the width of the gap B changes depending on the operating temperature of the light receiving unit 1. Further, by comparing the extreme end pixel 201a of the first pixel 201 and the overlap pixel 202b of the second pixel 202, it is possible to determine whether or not the interpolation is properly performed.
  • the output data processing unit 303 can perform the interpolation processing of the missing pixel 203 using the data actually measured by the second pixel 202, and thus obtain accurate image data without the missing pixel 203. Can do.
  • the interpolation pixel distance C between the first pixel 201 and the second pixel 202 a natural number multiple of the pixel pitch A
  • the pixel data of the second pixel 202 can be used as it is, so that time correction processing is easy. And can be accurate.
  • the position of the interpolation pixel is not a natural number multiple
  • the scanning time of the first pixel 201 and the second pixel 202 after the time correction is not continuous, and the process of predicting from the image data of the second pixel 202 on the preceding and following lines is performed. This is necessary, complicating the processing, and reducing the correction accuracy.
  • the first pixels 201 are arranged along one of the long sides of the parallelogram semiconductor substrate 22, and predetermined interpolation pixels from the first pixels 201 are arranged.
  • the photoelectric conversion element 20 in which the second pixels 202 are arranged at positions separated by the distance C is provided.
  • the output data processing unit 303 combines the image data based on the output of the second pixel 202 with the image data based on the output of the first pixel 201 shifted by the scanning time corresponding to the interpolated pixel distance C. Perform time correction. As a result, accurate image data can be obtained without missing pixels to be read, and time correction processing is facilitated.
  • the first pixels 201 are arranged along the long sides of the parallelogram.
  • the second pixels 202 are arranged along the long sides of the parallelogram.
  • the first pixel 201 may be arranged at a position near the center of the semiconductor substrate 22 that is separated from the second pixel 202 by the interpolation pixel distance C.
  • the first pixel 201 and the second pixel 202 are arranged parallel to the long side.
  • FIG. The light receiving unit 1 according to the second embodiment has the same configuration as that of the first embodiment.
  • the photoelectric conversion element 20 included in the light receiving unit 1 according to the second embodiment has a characteristic configuration not mentioned in the first embodiment.
  • the photoelectric conversion element 20 includes a reading circuit 205 in addition to the configuration described in the first embodiment.
  • the reading circuit 205 scans the interpolation pixel 202a and the first pixel 201 sequentially from the left end in the main scanning direction, and reads the signal of each pixel. Further, the readout circuit 205 performs signal processing on the signal read from each pixel and outputs the signal to the A / D conversion unit 302 in FIG.
  • Read circuit 205 is a block circuit in which channel circuits 204 are arranged in the main scanning direction, and the number of arranged channel circuits 204 is the same as the sum of interpolation pixels 202a and first pixels 201.
  • Each channel circuit 204 is connected to the interpolation pixel 202 a and the first pixel 201 by a metal wiring 206 in order from the left end of the photoelectric conversion element 20.
  • the read circuit 205 has a plurality of block circuits having different functions.
  • FIG. 9 is a diagram in the case where the reading circuit 205 includes four block circuits.
  • the four block circuits are a first block 205a, a second block 205b, a third block 205c, and a fourth block 205d.
  • the first block 205a is connected to the interpolation pixel 202a and the first pixel 201, and the first block 205a and the second block 205b are connected. Similarly, the third block 205c and the fourth block 205d are sequentially connected for each corresponding channel.
  • Each block circuit has an arbitrary function. For example, signal amplification and charge retention functions. Connections between the block circuits are connected by wiring including metal wiring 206 for each corresponding channel.
  • the first block 205a of the readout circuit 205 shifts the right end portion on the acute angle 207 side in the main scanning direction with respect to the block circuits on and after the second block 205b, and the acute angle 207 side of the semiconductor substrate 22 It is arranged close to the short side which is the right end side of.
  • FIG. 9 shows a circuit arrangement of the photoelectric conversion element 20 according to the second embodiment.
  • the second block 205b is arranged close to the right end side of the semiconductor substrate 22 by shifting the right end portion on the acute angle 207 side in the main scanning direction with respect to the third block 205c.
  • the right end of the third block 205c on the acute angle 207 side is shifted in the main scanning direction with respect to the fourth block 205d, and is arranged close to the right end of the semiconductor substrate 22. That is, the right end portion on the acute angle 207 side of the first block 205a, the second block 205b, the third block 205c, and the fourth block 205d is stepped.
  • the readout circuit 205 has a configuration in which the readout circuit 205 is not close to the edge on the acute angle 207 side but is aligned in the main scanning direction.
  • FIG. 10 shows a circuit arrangement of a conventional photoelectric conversion element 20.
  • the photoelectric conversion element 20 having the conventional circuit arrangement includes a first block 205a, a second block 205b, a third block 205c, and a fourth block 205d of the readout circuit 205, which are Are arranged in a straight line.
  • the readout circuit 205 cannot be arranged in the vicinity of the acute angle 207, the wiring length connecting the first pixel 201 of the channel close to the acute angle 207 and the first block 205a is longer than that of the channel far from the acute angle 207. Become. For this reason, the output of the pixel of the channel near the acute angle 207 is lower than the image of the channel far from the acute angle 207. That is, there arises a problem that an output deviation due to the pixel position occurs in the pixel data.
  • the readout circuit 205 shifts the arrangement position of the fourth block 205d from the first block 205a and shortens the short edge that is the right end side on the acute angle 207 side. It is placed close to the side. Thereby, the connection wiring length difference between pixels is relieved and the conventional output deviation can be reduced.
  • each block circuit may be brought close to the short side which is the left end side of the obtuse angle 208 side as well as the acute angle 207 side, but the obtuse angle 208 side is not close to the obtuse angle 208 side. It does not have to be.
  • the photoelectric conversion element 20 of the light receiving unit 1 further includes the readout circuit 205 that performs readout signal processing on the signal of each pixel.
  • the reading circuit 205 is arranged by shifting a plurality of block circuits in the long side direction and bringing the right end of each block circuit closer to the right end side on the acute angle 207 side. Thereby, the connection wiring length difference between the pixels is alleviated, and the output deviation can be reduced.
  • FIG. 11 is a diagram showing a circuit arrangement of the photoelectric conversion element 20 of another example, and shows an example in which the right end portions of the second block 205b and the third block 205c are arranged to be aligned.
  • a staircase arrangement in which the right end portion is shifted or an arrangement in which the right end portion is aligned may be selected.
  • the configuration of all staircase arrangements as shown in FIG. 9 also has a demerit of an increase in area due to interference between wirings and securing of a wiring region.
  • the configuration in which the staircase arrangement and the arrangement with the ends aligned are appropriately selected can reduce the overall output deviation, and is more advantageous than the configuration of the staircase arrangement in terms of interference between wirings or the area of the wiring region.
  • the light receiving unit 1 according to the third embodiment has the same configuration as that of the first embodiment, but differs only in the configuration of the photoelectric conversion elements 40a and 40b.
  • the shapes of the semiconductor substrates 42a and 42b of the photoelectric conversion elements 40a and 40b included in the light receiving unit 1 according to the third embodiment are trapezoidal. That is, as shown in FIG. 12, the semiconductor substrates 42a and 42b of the photoelectric conversion elements 40a and 40b are lines having a pair of sides parallel to each other in the main scanning direction and a straight line extending in the sub-scanning direction as a symmetry axis. It has a trapezoidal shape including a symmetrical set of inclined sides.
  • FIG. 12 is an outline view of the photoelectric conversion elements 40a and 40b according to the third embodiment.
  • the first pixels 201 are arranged along one side of a set of sides parallel to the main scanning direction, as in the first and second embodiments.
  • the second pixel 202 is arranged in the main scanning direction from an end near the inclined side at a position between a pair of sides parallel to the main scanning direction and spaced apart from the first pixel 201 by a predetermined distance. ing.
  • Adjacent photoelectric conversion elements 40 a and 40 b are different in the arrangement method of the first pixels 201 and the second pixels 202.
  • the first pixels 201 are arranged along the long side
  • the photoelectric conversion element 40b the first pixels 201 are arranged along the short side.
  • the second pixel 202 including the interpolation pixel 202a is arranged in a direction away from the inclined side from both ends close to the inclined side at a position separated from the first pixel 201 of the photoelectric conversion element 40b by a predetermined distance.
  • the first pixel 201 column and the second pixel 202 column partially overlap when viewed in the sub-scanning direction. That is, the missing pixel 203 of the first pixel 201 can be interpolated by the interpolation pixel 202a of the second pixel 202.
  • the photoelectric conversion elements 40a and 40b in which the first pixels 201 or the second pixels 202 are arranged on the trapezoidal semiconductor substrates 42a and 42b are alternately arranged. It has a configuration.
  • the first pixels 201 are arranged along the long side of the semiconductor substrate 42a.
  • the photoelectric conversion element 40b the first pixels 201 are arranged along the short side of the semiconductor substrate 42b, and main scanning is performed from both ends close to the inclined side at a position separated from the first pixel 201 by a predetermined distance.
  • the second pixels 202 including the interpolation pixels 202a are arranged in the direction.
  • Embodiment 4 FIG.
  • the light receiving unit 1 according to the fourth embodiment has the same configuration as that of the first embodiment, but differs only in the configuration of the photoelectric conversion element 40c.
  • the shape of the semiconductor substrate 42c of the photoelectric conversion element 40c included in the light receiving unit 1 according to the fourth embodiment is a trapezoid similar to that of the third embodiment.
  • FIG. 13 is an external view of a photoelectric conversion element 40c according to the fourth embodiment.
  • the first pixels 201 are arranged along the long side of a set of sides parallel to the main scanning direction of the trapezoidal semiconductor substrate 42c. Note that the second pixels 202 are not arranged.
  • the parallel set of sides of the semiconductor substrate 42c is a short side and a long side.
  • Two or more photoelectric conversion elements 40c adjacent in the main scanning direction have the same configuration, but have different arrangement directions. Adjacent photoelectric conversion elements 40c are arranged so as to be inverted in the sub-scanning direction.
  • the first pixels 201 of the adjacent photoelectric conversion elements 40c are arranged in one column when viewed in the sub-scanning direction.
  • the parts overlap. That is, the missing pixel 203 of the first pixel 201 arranged on one of the two adjacent semiconductor substrates 42c can be interpolated by the first pixel 201 arranged on the other semiconductor substrate 42c. That is, the first pixel 201 on one semiconductor substrate 42c functions as the second pixel 202 that interpolates the missing pixel 203 of the first pixel 201 on the other semiconductor substrate 42c.
  • pixel interpolation can be performed using only the first pixel 201, and the configuration of the photoelectric conversion element 40c is simplified.
  • one type of photoelectric conversion element 40c can be used, and the types of components can be reduced as compared with the third embodiment.
  • the photoelectric conversion elements 40c in which only the first pixels 201 are arranged along the long side of the trapezoidal semiconductor substrate 42c are alternately moved up and down in the sub-scanning direction. It has a configuration that is inverted. This makes it possible to obtain accurate image data with a simple configuration and without missing pixels to be read.
  • FIG. 5 The light receiving unit 1 according to the fifth embodiment has the same configuration as that of the first embodiment, but only the configuration of the photoelectric conversion element 40d is different.
  • the shape of the semiconductor substrate 42d of the photoelectric conversion element 40d included in the light receiving unit 1 according to the fifth embodiment is a trapezoid similar to that of the third embodiment.
  • FIG. 14 is an external view of a photoelectric conversion element 40d according to the fifth embodiment.
  • the first pixels 201 are arranged along the short side of a set of sides parallel to the main scanning direction of the trapezoidal semiconductor substrate 42d.
  • the second pixel 202 including the interpolation pixel 202a is inclined from both ends near the inclined side at a position between a pair of sides parallel to the main scanning direction and separated from the first pixel 201 by a predetermined distance. They are arranged in parallel with the main scanning direction in a direction away from the side.
  • the pair of parallel sides of the semiconductor substrate 42d is a short side and a long side.
  • Two or more photoelectric conversion elements 40d adjacent in the main scanning direction have the same configuration, but have different arrangement directions. Adjacent photoelectric conversion elements 40d are arranged so as to be inverted in the sub-scanning direction.
  • the first pixel 201 and the second pixel 202 of one photoelectric conversion element 40d are Part of the column overlaps, and part of the column also overlaps between the second pixels 202 of the two photoelectric conversion elements 40d adjacent to each other. That is, the missing pixel 203 of the first pixel 201 can be interpolated by the second pixels 202 of the two photoelectric conversion elements 40d adjacent to each other.
  • the first pixels 201 are arranged on the short side, and the second pixels are arranged in the main scanning direction from both ends near the inclined side at a position separated from the first pixel 201 by a predetermined distance.
  • One type of photoelectric conversion element 40d having a configuration in which 202 is arranged can be used, and the types of components can be reduced as compared with the third embodiment.
  • the first pixels 201 are arranged along the short side of the semiconductor substrate 42a. However, the first pixels may be shifted in the sub-scanning direction as long as they can be overlapped with the second pixels 202. . That is, the position of the first pixel 201 may be close to the second pixel 202 away from the short side.
  • the first pixels 201 are arranged along the short sides of the trapezoidal semiconductor substrate 42d, and the first pixels 201 are predetermined.
  • the second pixel 202 is arranged in the main scanning direction from both ends close to the inclined side at positions separated by a distance. Then, the photoelectric conversion elements 40d are alternately arranged upside down in the sub-scanning direction. Thereby, it is possible to provide another method capable of obtaining accurate image data with a simple configuration without missing pixels to be read.
  • the first pixel arranged in parallel with one side of the set of sides and the first pixel are predetermined on the semiconductor substrate having a shape including a set of sides parallel to each other.
  • a second pixel arranged parallel to one side and spaced apart by an interpolation pixel distance and the second pixel is a sub-scanning line in a direction perpendicular to the one side, and is the end of the first pixel arrangement
  • Interpolated pixels are included.
  • the semiconductor substrate 22 of the photoelectric conversion element 20 is a parallelogram.
  • the semiconductor substrate 42a of the photoelectric conversion elements 40a, 40b, 40c, and 40d. , 42b, 42c, and 42d are trapezoidal, but the semiconductor substrate may have other shapes as long as it includes a pair of sides parallel to each other.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Facsimile Heads (AREA)
  • Facsimile Scanning Arrangements (AREA)
  • Image Input (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

受光ユニットは、平行四辺形の半導体基板（２２）の長辺に沿って第１画素（２０１）を配列し、第１画素（２０１）から予め定めた補間画素距離を離間した位置に第２画素（２０２）を配列した光電変換素子（２０）を備える。光電変換素子（２０）の出力に基づいて画像データを生成する出力データ処理部は、第２画素（２０２）の出力に基づく画像データを、補間画素距離に対応する走査時間分ずれた第１画素（２０１）の出力に基づく画像データと結合することにより、画像データの時間補正を行う。

Description

光電変換素子及び受光ユニット
　本発明は、画像を読み取る画像読取装置に用いられる光電変換素子及び受光ユニットに関する。
　近年、固体撮像装置により画像を読み取る際に、読取対象を欠落画素なしで読み取るニーズが高まっている。特に検査業界において、欠落画素部分のみに極小の異物又はキズを含む異常があった場合、その読取画像にはその異常が表示されなくなるという問題がある。
　この問題に対し、欠落画素をなくし画像品質を高める技術が提案されている（例えば特許文献１、２）。特許文献１に記載のイメージセンサは、平行四辺形の半導体基板の表面に、対向する一方の辺から他方の辺まで、受光素子を傾斜させて直線的に配置し、対向する一方の辺の一端部且つ受光素子の外側に補間素子を備えている。これにより、センサチップを一定のピッチで配列しても仮想画素が生じず、高密度で画像を読み取ることが可能となると説明されている。
　特許文献２に記載のイメージセンサは、長方形のセンサチップが長手方向に配列され、隣り合うセンサチップの短手方向に隣接して補間センサチップが配置されている。このイメージセンサは、補間センサチップ上に、センサチップの長手方向の一辺に沿ってライン状に、補間画素を配置した構成を有している。また、特許文献２に記載の他のイメージセンサは、平行四辺形のセンサチップが長手方向に配列されており、長手方向の一辺に沿ってライン状に画素を配置し、対向する辺に沿った一端部に補間画素を配置した構成を有している。
　特許文献２に記載のイメージセンサはいずれも、隣り合うセンサチップの端部同士の隙間の間隔が使用する温度範囲内で最も大きくなった場合においても欠落画素を補間できる数の画素を配置している。これにより、使用する温度範囲によらず、欠落画素を補間することができると説明されている。
特許第４６９７４９４号公報 特許第６２１４８３６号公報
　特許文献１に記載のイメージセンサは、画素が走査方向に対して回転して配置されているため、回転方向のズレの影響が大きく、補正処理が困難であるという課題があった。
　また、特許文献２に記載のイメージセンサは、補間センサチップを含む各センサチップの実装位置のズレが影響し、補間画素により高精度に補正することが困難であった。また、平行四辺形のチップは長手方向の一方の辺にライン状の画素が配置され、向かい合う他方の辺に補間画素が配置されているため、補間画素がライン状の画素から離れており、補正処理が困難であるという課題があった。
　本発明は、上述のような事情に鑑みてなされたもので、読み取る画素を欠落することなく読取対象の画像を高精度に読み取ることができ、補正処理も容易な光電変換素子及び受光ユニットを提供することを目的とする。
　上記目的を達成するため、本発明の光電変換素子は、互いに平行な１組の長辺と１組の短辺を含む形状を有する半導体基板と、半導体基板上に設けられ、長辺に平行に配列した第１画素と、半導体基板上に設けられ、第１画素と、長辺に垂直な方向に予め定めた補間画素距離を離間して、長辺に平行に配列した第２画素と、を備え、第２画素は、長辺に垂直な方向の副走査ラインであって、第１画素の短辺に最も近い画素を通る副走査ライン上に存するオーバーラップ画素、及び、オーバーラップ画素よりも短辺に近い補間画素を含むことを特徴とする。
　本発明によれば、平行四辺形の長辺に平行に画素を配列し、一定距離を離間して補間画素を配列する事により、読み取る画素を欠落することなく読取対象の画像を高精度に読み取ることができ、容易に補正処理することが可能となる。
本発明の実施の形態に係る受光ユニットの組み立て展開図 実施の形態１に係る光電変換素子の外形図 実施の形態１に係る光電変換素子の欠落画素と補間画素を示す拡大図 実施の形態１に係る受光ユニットの駆動回路を示すブロック図 従来の光電変換素子の欠落画素と補間画素を示す拡大図 読み取り時の画像データ配列のイメージ図 時間補正後の画素データ配列のイメージ図 他の例の光電変換素子の外形図 実施の形態２に係る光電変換素子の回路配置を示す図 従来の光電変換素子の回路配置を示す図 他の例の光電変換素子の回路配置を示す図 実施の形態３に係る光電変換素子の外形図 実施の形態４に係る光電変換素子の外形図 実施の形態５に係る光電変換素子の外形図
　以下に、本発明を実施するための形態について図面を参照して詳細に説明する。なお、図中同一又は相当する部分には同じ符号を付す。
実施の形態１．
　図１は、実施の形態１に係る受光ユニット１の組み立て展開図である。受光ユニット１は、画像読取装置に備えられる着脱可能な光学ユニットである。受光ユニット１に対して相対的に搬送される画像読取対象２に光を照射して、画像読取対象２での反射光を光電変換素子２０で光電変換した信号を出力することにより、受光ユニット１は画像データを出力する。ここで画像読取対象２は、例えば、貨幣、原稿又は写真である。
　受光ユニット１に対する画像読取対象２の搬送方向は、受光ユニット１の短手方向である。すなわち、図１に示すように、画像読取対象２を相対的に搬送しつつ画像を読み取る読取方向が、受光ユニット１の短手方向である。相対的に搬送する動作は、受光ユニット１を固定して画像読取対象２を搬送し、又は、画像読取対象２を固定して受光ユニット１を搬送する動作である。
　受光ユニット１は、図１に示すように、光源１１と、光源１１を搭載した基板１２と、基板１２に電源を供給するフレキシブル基板１３と、光源１１の光を内部に導光する導光体１４と、導光体１４の両端を支持するホルダ１５と、を備える。また、受光ユニット１は、画像読取対象２からの反射光を収束し結像させるレンズ体１６と、光源１１及び導光体１４を収納又は支持する筐体１７と、受光ユニット１の上部を覆う透過体１８と、を備える。画像読取対象２は、透過体１８に沿って相対的に搬送される。
　さらに、受光ユニット１は、画像読取対象２からの反射光が入射するレンズ体１６の光軸上に配置され、レンズ体１６で収束された光を受光し光電変換する光電変換素子２０と、光電変換素子２０を実装するセンサ基板２１を備える。
　光源１１は、任意の発光体であり、例えばＬＥＤチップ又は汎用のモール型ＬＥＤである。導光体１４は、任意の透明部材を成形したものであり、透明部材は、例えば、ガラス材又はアクリル樹脂である。レンズ体１６は、任意の光学レンズであり、例えば、ロッドレンズアレイであり、画像読取対象２からの反射光が入射され、その反射光を光電変換素子２０に収束し結像させる。透過体１８は、任意の透明部材を成形したものであり、透明部材は、例えば、ガラス材又はアクリル樹脂である。
　光電変換素子２０は、半導体基板２２の表面に形成された受光部（光電変換部）及び受光部を駆動する駆動回路を備える。センサ基板２１は、外部コネクタ、電子部品及び光電変換素子２０で光電変換した出力を信号処理する信号処理回路を搭載する。センサ基板２１の主走査方向に延在する画像読取位置に、複数の光電変換素子２０が互いに隣接して実装されている。ここで、センサ基板２１の主走査方向は、図１に示すように、受光ユニット１の長手方向であり、読取方向に垂直である。言い換えると、読取方向が副走査方向である。
　図２は、光電変換素子２０の外形図である。光電変換素子２０は、図２に示すように、互いに平行な１組の長辺と１組の短辺を有する平行四辺形の半導体基板２２に、光電変換を行う第１画素２０１を配置した固体撮像素子である。隣り合う光電変換素子２０は、平行四辺形の短辺の間に、実装に必要な一定距離の隙間を有している。平行四辺形の長辺は読取方向に垂直の方向である主走査方向に延在している。
　光電変換を行う第１画素２０１は平行四辺形の長辺のうちの１辺に沿ってライン状に一定の画素ピッチＡで配列される。画素ピッチＡは、解像度に応じて決定され、例えば、解像度が６００ｄｐｉの場合は、４２．３μｍである。
　光電変換素子２０は、第１画素２０１の列から離間して配列される第２画素２０２をさらに備える。図３は、光電変換素子２０の欠落画素２０３と補間画素２０２ａを示す拡大図である。図３に示すように、光電変換素子２０の半導体基板２２をセンサ基板２１に実装する際に、隣り合う光電変換素子２０の短辺の間に一定距離の隙間Ｂが生じる。第１画素２０１は主走査方向の一直線上に配列されているが、実装により生じる隙間Ｂに、主走査方向における欠落画素２０３が生じる。
　第２画素２０２は、第１画素２０１の欠落画素２０３を補間するための補間画素２０２ａを含む。第２画素２０２は、第１画素２０１の配列方向に垂直な読取方向に、第１画素２０１の列から予め定めた補間画素距離Ｃだけ離間して配列されている。第２画素２０２は、図３の図面上方から読取方向に見たとき、欠落画素２０３と重複する補間画素２０２ａと、第１画素２０１の最端画素２０１ａと重複するオーバーラップ画素２０２ｂを含む。
　すなわち、第１画素２０１及び第２画素２０２は、いずれも半導体基板２２の平行四辺形の長辺に平行に配列されており、長辺に垂直な読取方向において、互いに予め定めた補間画素距離Ｃを離間している。また、第１画素２０１のいずれかを通り読取方向に延在するラインを副走査ラインと呼ぶとき、オーバーラップ画素２０２ｂは、第１画素２０１の配列の最端に位置し短辺に最も近い最端画素２０１ａを通る副走査ライン上に存する。また、補間画素２０２ａは、欠落画素２０３を通る他の副走査ライン上に存する。ここで、欠落画素２０３は、最端画素２０１ａよりも第１画素２０１の配列の中心より離れる方向に位置する。補間画素２０２ａ及びオーバーラップ画素２０２ｂを含む第２画素２０２は、短辺の一方に近い端部から当該短辺の一方から離れる方向に、長辺に平行に配列されている。
　図４は、受光ユニット１の駆動回路を示すブロック図である。受光ユニット１は、センサ基板２１上に、光電変換素子２０の出力のタイミングを制御するセンサ制御部３０１を備える。また、受光ユニット１は、光電変換素子２０が出力するアナログ信号をデジタル変換するＡ／Ｄ（Analog/Digital）変換部３０２と、Ａ／Ｄ変換部３０２が出力するデジタル信号を信号処理して画像データ（ＳＧ）を生成して出力する出力データ処理部３０３と、画像データを一時保存するラインメモリ３０４を備える。
　センサ制御部３０１、Ａ／Ｄ変換部３０２、出力データ処理部３０３及びラインメモリ３０４は任意のハードウェア構成で実現してもよく、例えば、ＡＳＩＣ（Application Specific Integrated Circuit；特定用途向け集積回路）を用いて各構成部を一体化してもよい。
　センサ制御部３０１は、外部クロック信号（ＳＣＬＫ）に基づいて、読み出し用のクロック信号（ＣＬＫ）を生成し、各光電変換素子２０に出力する。また、センサ制御部３０１は、光電変換素子２０それぞれの出力のタイミングで、クロック信号に同期したシフト信号（ＳＩ）を各光電変換素子２０に対して順次出力する。
　センサ制御部３０１から入力されるシフト信号に基づいて、各光電変換素子２０は内部に実装する出力スイッチを順次切り替え、受光した光を光電変換したアナログ信号（Ｓｏｕｔ）を順次出力する。Ａ／Ｄ変換部３０２は、各光電変換素子２０から出力されたアナログ信号（Ｓｏｕｔ）をデジタル変換して出力データ処理部３０３に出力する。
　出力データ処理部３０３は、補正処理又はデータ並べ替え処理を含む信号処理を実行した画像データをラインメモリ３０４に一時保存させる。ラインメモリ３０４に保存した画像データは、光電変換素子２０の第１画素２０１及び第２画素２０２が出力するアナログ信号（Ｓｏｕｔ）に基づく画像データを含む。
　出力データ処理部３０３は、ラインメモリ３０４に保存する画像データに対して時間補正を含む信号処理を実行して、補正後の画像データ（ＳＧ）を生成して外部出力する。外部出力する画像データは１ラインの信号であるため、画像読取対象２を相対的に搬送しつつ光電変換素子２０の走査動作を連続して行い画像データを出力することで、視認可能な画像を得ることができる。
　以上のように構成された受光ユニット１の動作について説明する。
　画像読取対象２は受光ユニット１に対して相対的に搬送される。このとき、光源１１から出射された光は導光体１４に導光され、導光体１４から放射される光が画像読取対象２を照射する。そして、画像読取対象２で反射した反射光が光電変換素子２０の第１画素２０１及び第２画素２０２に入射する。第１画素２０１及び第２画素２０２は、受光した光信号を光電変換して出力する。
　光電変換素子２０の第１画素２０１及び第２画素２０２は、センサ制御部３０１から入力されるシフト信号（ＳＩ）をトリガとして主走査方向に順次走査される。具体的には、センサ制御部３０１から入力されるシフト信号に基づいて、各光電変換素子２０は内部に備えた出力スイッチを順次切り替え、受光した光を光電変換したアナログ信号（Ｓｏｕｔ）を順次出力する。
　Ａ／Ｄ変換部３０２は、各光電変換素子２０から出力されたアナログ信号（Ｓｏｕｔ）をデジタル変換して出力データ処理部３０３に出力する。出力データ処理部３０３は、入力されるデジタル信号に基づいて生成した画像データをラインメモリ３０４に一時保存させる。また、出力データ処理部３０３は、ラインメモリ３０４に保存する画像データに対して時間補正を含む信号処理を実行して、補正後の画像データ（ＳＧ）を外部出力する。
　ここで、従来の長方形の外形を有した光電変換素子５０は、図５に示すように、隣り合う光電変換素子５０との間の隙間Ｂに欠落画素５０３が生じ、画像情報が欠落していた。この場合、周辺の画素から欠落部分の画素値を予測する補正処理が行われていた。ここで、図５は従来の光電変換素子の欠落画素と補間画素を示す拡大図である。
　本実施の形態１に係る光電変換素子２０は、図２に示すように外形が平行四辺形であり、長辺の一方に沿って配列した第１画素２０１と予め定めた距離を離間した位置に第２画素２０２を配置している。光電変換素子２０の半導体基板２２が読取方向に対して斜めである辺を有しているため、第２画素２０２の一部の補間画素２０２ａを、第１画素２０１のライン上に存する欠落画素２０３を補間可能な位置に配置することが可能である。
　第１画素２０１の中心を通るラインと第２画素２０２の中心を通るラインとの間の補間画素距離Ｃは、画素ピッチＡのｎ倍（ｎは自然数）である。ｎは任意の自然数でよいが、走査時間や実装工程を含む各種制限を考慮した上で、最も小さい数が望ましい。
　次に、出力データ処理部３０３が実行する時間補正処理について説明する。
　第１画素２０１と第２画素２０２は、センサ制御部３０１から入力されるシフト信号をトリガとして、順次走査されるため、光電変換素子２０の第１画素２０１と第２画素２０２からの出力データは、連続して出力される。
　図６は読み取り時の画像データ配列のイメージ図である。図６に示すように光電変換素子２０から出力されるデータは、第１画素２０１が走査した主走査ライン（１）と第２画素２０２が走査した補間ライン（１）が連続している。しかし実際は、第２画素２０２が走査した補間ライン（１）は、補間画素距離Ｃだけ離れた場所のデータ、つまり、ｎラインずれた場所のデータである。言い換えると第２画素２０２が走査した補間ライン（１）のデータは、ｎラインの走査時間分、後の時間に第１画素２０１が走査する主走査ライン（４）のデータに対応している。
　よって、第１画素２０１及び第２画素２０２から出力された信号をＡ／Ｄ変換部３０２でデジタル信号に変換された画像データについて、出力データ処理部３０３は、ｎラインの走査時間分互いにずれた第１画素２０１と第２画素２０２の画像データを結合する時間補正処理を実行する。
　図７は、時間補正後の画素データ配列のイメージ図であり、ｎが３の場合を示している。この場合、第１画素２０１と第２画素２０２との間の補間画素距離Ｃは画素ピッチＡの３倍である。よって、出力データ処理部３０３は、補間ラインのデータを３ラインの走査時間分ずらして、主走査ラインのデータと結合する。例えば、主走査ライン（４）の画像データと補間ライン（１）の画像データを結合する。
　このとき、第２画素２０２は読取方向に見たとき第１画素２０１と重複するオーバーラップ画素２０２ｂを含む。第２画素２０２がオーバーラップ画素２０２ｂを含むことにより、受光ユニット１の使用温度によって隙間Ｂの幅が変化した場合にも、欠落画素２０３の補間が可能となる。また、第１画素２０１の最端画素２０１ａと第２画素２０２のオーバーラップ画素２０２ｂとを比較することにより、適正に補間ができているかの判定が可能となる。
　このようにして、出力データ処理部３０３は、第２画素２０２による実測のデータを使用して、欠落画素２０３の補間処理を行うことができるため、欠落画素２０３のない正確な画像データを得ることができる。
　また、第１画素２０１と第２画素２０２との間の補間画素距離Ｃを画素ピッチＡの自然数倍とすることで、第２画素２０２の画素データをそのまま使用できるため、時間補正処理を容易かつ正確にすることができる。補間画素の位置が自然数倍でない場合、第１画素２０１と、時間補正後の第２画素２０２と、の走査時間が連続せず、前後ラインの第２画素２０２の画像データから予測する処理が必要となり、処理が複雑になり補正精度も低減する。
　以上説明したように本実施の形態１に係る受光ユニット１は、平行四辺形の半導体基板２２の長辺の一方に沿って第１画素２０１を配列し、第１画素２０１から予め定めた補間画素距離Ｃを離間した位置に第２画素２０２を配列した光電変換素子２０を備える。出力データ処理部３０３は、第２画素２０２の出力に基づく画像データを、補間画素距離Ｃに対応する走査時間分ずれた第１画素２０１の出力に基づく画像データと結合することにより、画像データの時間補正を行う。これにより、読み取る画素を欠落することなく正確な画像データを得ることが可能となり、時間補正処理も容易になる。
　なお、上記実施の形態１において、第１画素２０１を平行四辺形の長辺に沿って配列するとしたが、図８に示すように、第２画素２０２を平行四辺形の長辺に沿って配列し、第１画素２０１を、第２画素２０２から補間画素距離Ｃを離間した半導体基板２２の中央寄りの位置に配列してもよい。この場合も第１画素２０１及び第２画素２０２は長辺に平行に配列している。
実施の形態２．
　実施の形態２に係る受光ユニット１は、実施の形態１と同様の構成を有する。本実施の形態２に係る受光ユニット１に含まれる光電変換素子２０が、実施の形態１で言及しなかった特徴的な構成を有する。
　光電変換素子２０は、実施の形態１に記載の構成に加えて、読み出し回路２０５を備える。光電変換素子２０において、読み出し回路２０５は、補間画素２０２ａ及び第１画素２０１を左端から主走査方向に順番に走査し各画素の信号を読み出す。さらに、読み出し回路２０５は、各画素から読み出された信号に対して信号処理を行って図４のＡ／Ｄ変換部３０２に対して出力する。
　読み出し回路２０５は、チャンネル回路２０４を主走査方向に配列したブロック回路であり、配列されたチャンネル回路２０４の数は、補間画素２０２ａと第１画素２０１を足し合わせた数と同数である。各チャンネル回路２０４は、光電変換素子２０の左端から順番に、補間画素２０２ａ及び第１画素２０１と、金属配線２０６で接続されている。
　読み出し回路２０５は、互いに機能の異なる複数のブロック回路を有する。図９は、読み出し回路２０５が、４つのブロック回路を有する場合の図である。４つのブロック回路は第１のブロック２０５ａ、第２のブロック２０５ｂ、第３のブロック２０５ｃ、第４のブロック２０５ｄである。
　補間画素２０２ａ及び第１画素２０１に第１のブロック２０５ａが接続され、第１のブロック２０５ａと第２のブロック２０５ｂが接続されている。同様に、第３のブロック２０５ｃ、第４のブロック２０５ｄも順次、対応するチャンネル毎に接続されている。各ブロック回路はそれぞれ任意の機能を有する。例えば、信号増幅や電荷保持の機能である。各ブロック回路間の接続は、対応するチャンネル毎に金属配線２０６を含む配線で接続されている。
　読み出し回路２０５の第１のブロック２０５ａは、図９に示すように、鋭角２０７側の右端部を第２のブロック２０５ｂ以降のブロック回路に対して主走査方向にずらし、半導体基板２２の鋭角２０７側の右端辺である短辺に近づけて配置されている。図９は、本実施の形態２に係る光電変換素子２０の回路配置を示したものである。同様に、第２のブロック２０５ｂは鋭角２０７側の右端部を第３のブロック２０５ｃに対して主走査方向にずらし、半導体基板２２の右端辺に近づけて配置されている。また、第３のブロック２０５ｃの鋭角２０７側の右端部を第４のブロック２０５ｄに対して主走査方向にずらし、半導体基板２２の右端辺に近づけて配置されている。すなわち、第１のブロック２０５ａ、第２のブロック２０５ｂ、第３のブロック２０５ｃ、第４のブロック２０５ｄの鋭角２０７側の右端部が階段状になっている。
　このような配置による効果を説明する。従来は、読み出し回路２０５を図１０に示すように、鋭角２０７側の端辺に近づけず、主走査方向に揃った構成を有している。図１０は、従来の光電変換素子２０の回路配置を示したものである。
　従来の回路配置を有する光電変換素子２０は、図１０に示すように、読み出し回路２０５の第１のブロック２０５ａ、第２のブロック２０５ｂ、第３のブロック２０５ｃ、第４のブロック２０５ｄが、右端部を揃えて直線的に配置されている。この場合、鋭角２０７近傍に読み出し回路２０５を配置できないため、鋭角２０７に近いチャンネルの第１画素２０１と第１のブロック２０５ａとを接続する配線長が、鋭角２０７から離れたチャンネルと比較して長くなる。このため、鋭角２０７に近いチャンネルの画素の出力が、鋭角２０７から離れたチャンネルの画像より低下する。つまり、画素データに画素位置による出力偏差が生じるという問題が発生する。
　これに対し、本実施の形態２に係る読み出し回路２０５は、図９に示すように、第１のブロック２０５ａから第４のブロック２０５ｄの配置位置をずらして、鋭角２０７側の右端辺である短辺に近づけて配置されている。これにより、画素間の接続配線長差が緩和され、従来の出力偏差を低減できる。なお、鈍角２０８側に対しても、鋭角２０７側と同様に鈍角２０８側の左端辺である短辺に各ブロック回路を近づけてもよいが、鈍角２０８側は配線長が大きく変わらないため、近づけなくてもよい。
　以上説明したように本実施の形態２に係る受光ユニット１の光電変換素子２０は、各画素の信号を読み出し信号処理する読み出し回路２０５をさらに備える。読み出し回路２０５は、複数のブロック回路を長辺方向にずらして配置し、それぞれのブロック回路の右端部を鋭角２０７側の右端辺に近づけることとした。これにより、画素間の接続配線長差が緩和され、出力偏差を低減することが可能となる。
　なお、本実施の形態２に係る受光ユニット１について、すべてのブロック回路を階段状に配置せずに、図１１に示すように一部、右端部をそろえた配置にしてもよい。図１１は、他の例の光電変換素子２０の回路配置を示す図であり、第２のブロック２０５ｂ及び第３のブロック２０５ｃの、右端部を揃えて配置した例を示す。各ブロック回路の機能に応じて、右端部をずらした階段配置又は右端部を揃えた配置のいずれかを選択してもよい。図９に示すような、全て階段配置の構成は、配線間の干渉や、配線領域の確保による面積増大のデメリットもある。階段配置及び端を揃えた配置を適宜選択した構成は、全体の出力偏差を低減することができるとともに、配線間の干渉又は配線領域の面積の点において、全て階段配置の構成より有利である。
　実施の形態３．
　実施の形態３に係る受光ユニット１は、実施の形態１と同様の構成を有するが、光電変換素子４０ａ，４０ｂの構成のみ異なる。本実施の形態３に係る受光ユニット１に含まれる光電変換素子４０ａ，４０ｂの半導体基板４２ａ、４２ｂの形状が、実施の形態１，２の平行四辺形と異なり、台形である。すなわち、光電変換素子４０ａ，４０ｂの半導体基板４２ａ、４２ｂは、図１２に示すように、主走査方向に互いに平行な１組の辺と、副走査方向に延在する直線を対称軸とする線対称の１組の傾斜辺を含む台形形状を有する。図１２は本実施の形態３に係る光電変換素子４０ａ，４０ｂの外形図である。
　図１２に示すように、第１画素２０１は、実施の形態１，２と同じく、主走査方向に平行な１組の辺のうちの一方の辺に沿って配列されている。第２画素２０２は、主走査方向に平行な１組の辺の間であって、第１画素２０１と予め定めた距離を離隔した位置に、傾斜辺に近い端部から主走査方向に配列されている。
半導体基板４２ａ、４２ｂの主走査方向に互いに平行な１組の辺は、短辺と長辺である。隣り合う光電変換素子４０ａ，４０ｂは、第１画素２０１と第２画素２０２の配列方法が異なる。光電変換素子４０ａは、長辺に沿って第１画素２０１が配列され、光電変換素子４０ｂは、短辺に沿って第１画素２０１が配列されている。そして、光電変換素子４０ｂの第１画素２０１から予め定めた距離を離隔した位置に、傾斜辺に近い両端部から傾斜辺から離れる方向に補間画素２０２ａを含む第２画素２０２が配列している。
　このような光電変換素子４０ａ、４０ｂを交互に主走査方向に配列することにより、副走査方向に見たとき、第１画素２０１の列と第２画素２０２の列との、一部が重複する。すなわち、第１画素２０１の欠落画素２０３を第２画素２０２の補間画素２０２ａで補間することが可能である。
　以上説明したように本実施の形態３に係る受光ユニット１は、台形形状の半導体基板４２ａ、４２ｂ上に第１画素２０１又は第２画素２０２を配列した光電変換素子４０ａ、４０ｂを交互に配列した構成を有する。光電変換素子４０ａには、半導体基板４２ａの長辺に沿って第１画素２０１が配列されている。また、光電変換素子４０ｂには、半導体基板４２ｂの短辺に沿って第１画素２０１が配列され、第１画素２０１から予め定めた距離を離隔した位置に、傾斜辺に近い両端部から主走査方向に、補間画素２０２ａを含む第２画素２０２が配列されている。これにより、読み取る画素を欠落することなく正確な画像データを得ることが可能な他の方法を提供できる。
　実施の形態４．
　実施の形態４に係る受光ユニット１は、実施の形態１と同様の構成を有するが、光電変換素子４０ｃの構成のみ異なる。本実施の形態４に係る受光ユニット１に含まれる光電変換素子４０ｃの半導体基板４２ｃの形状は、実施の形態３と同様の台形である。図１３は本実施の形態４に係る光電変換素子４０ｃの外形図である。
　図１３に示すように、第１画素２０１は、台形形状の半導体基板４２ｃの主走査方向に平行な１組の辺のうちの長辺に沿って配列されている。なお、第２画素２０２は、配列されていない。
　半導体基板４２ｃの平行な１組の辺は、短辺と長辺である。主走査方向に隣接する２以上の光電変換素子４０ｃは同じ構成であるが、配列の向きが異なる。隣接する光電変換素子４０ｃは、互いに、副走査方向における上下を反転させて配置されている。
　このように、光電変換素子４０ｃを交互に副走査方向における上下を反転させて配置することにより、副走査方向に見たとき、隣接する光電変換素子４０ｃの第１画素２０１同士は、列の一部が重複する。すなわち、隣接する２つの半導体基板４２ｃのうちの一方に配列された第１画素２０１の欠落画素２０３を、他方の半導体基板４２ｃに配列された第１画素２０１で補間することが可能である。つまり、一方の半導体基板４２ｃ上の第１画素２０１が、他方の半導体基板４２ｃ上の第１画素２０１の欠落画素２０３を補間する第２画素２０２として機能している。
　したがって、本実施の形態４においては、第１画素２０１のみで画素補間が可能となり、光電変換素子４０ｃの構成が簡略化される。また、一種類の光電変換素子４０ｃを用いることが可能となり、実施の形態３に比べて部品の種類を削減できる。
　以上説明したように本実施の形態４に係る受光ユニット１は、台形形状の半導体基板４２ｃの長辺に沿って第１画素２０１のみを配列した光電変換素子４０ｃを交互に副走査方向における上下を反転させて配置した構成を有する。これにより、簡易な構成で、読み取る画素を欠落することなく正確な画像データを得ることが可能になる。
　実施の形態５．
　実施の形態５に係る受光ユニット１は、実施の形態１と同様の構成を有するが、光電変換素子４０ｄの構成のみ異なる。本実施の形態５に係る受光ユニット１に含まれる光電変換素子４０ｄの半導体基板４２ｄの形状は、実施の形態３と同様の台形である。図１４は本実施の形態５に係る光電変換素子４０ｄの外形図である。
　図１４に示すように、第１画素２０１は、台形形状の半導体基板４２ｄの主走査方向に平行な１組の辺のうちの短辺に沿って配列されている。補間画素２０２ａを含む第２画素２０２は、主走査方向に平行な１組の辺の間であって、第１画素２０１と予め定めた距離を離隔した位置に、傾斜辺に近い両端部から傾斜辺から離れる方向に、主走査方向に平行に配列されている。
　半導体基板４２ｄの平行な１組の辺は、短辺と長辺である。主走査方向に隣接する２以上の光電変換素子４０ｄは同じ構成であるが、配列の向きが異なる。隣接する光電変換素子４０ｄは、互いに、副走査方向における上下を反転させて配置されている。
　このように、光電変換素子４０ｄを交互に副走査方向における上下を反転させて配置することにより、副走査方向に見たとき、１つの光電変換素子４０ｄの第１画素２０１と第２画素２０２は、列の一部が重複し、互いに隣接する２つの光電変換素子４０ｄの第２画素２０２同士も、列の一部が重複する。すなわち、第１画素２０１の欠落画素２０３を、互いに隣接する２つの光電変換素子４０ｄの第２画素２０２で補間することが可能である。
　したがって、本実施の形態５においては、短辺に第１画素２０１を配列し、第１画素２０１と予め定めた距離を離隔した位置に、傾斜辺に近い両端部から主走査方向に第２画素２０２を配列した構成を有する１種類の光電変換素子４０ｄを用いることが可能となり、実施の形態３に比べて部品の種類を削減できる。
　なお、第１画素２０１は、半導体基板４２ａの短辺に沿って配列するとしたが、第２画素２０２との重複を実現できる位置であれば、第１画素を副走査方向にシフトさせてもよい。すなわち、第１画素２０１の位置を、短辺から離して第２画素２０２に近づけてもよい。
　以上説明したように本実施の形態５に係る受光ユニット１の光電変換素子４０ｄは、台形形状の半導体基板４２ｄの短辺に沿って第１画素２０１を配列し、第１画素２０１と予め定めた距離を離隔した位置に、傾斜辺に近い両端部から主走査方向に第２画素２０２を配列した構成を有する。そして、光電変換素子４０ｄを交互に副走査方向における上下を反転させて配置させる。これにより、簡易な構成で、読み取る画素を欠落することなく正確な画像データを得ることが可能な他の方法を提供することができる。
　このように本発明は、互いに平行な１組の辺を含む形状を有する半導体基板上に、１組の辺のうちの１辺に平行に配列した第１画素と、第１画素と予め定めた補間画素距離を離間して、１辺に平行に配列した第２画素と、を備え、第２画素は、１辺に垂直な方向の副走査ラインであって、第１画素の配列の最端に位置する最端画素を通る副走査ライン上に存するオーバーラップ画素、及び、最端画素よりも第１画素の配列の中心より離れる方向に位置する欠落画素を通る他の副走査ライン上に存する補間画素を含むこととした。これにより、読み取る画素を欠落することなく読取対象の画像を高精度に読み取ることができ、容易に補正処理することが可能となる。
　なお、本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施の形態及び変形が可能とされるものである。また、上述した実施の形態は、この発明を説明するためのものであり、本発明の範囲を限定するものではない。すなわち、本発明の範囲は、実施の形態ではなく、特許請求の範囲によって示される。そして、特許請求の範囲内及びそれと同等の発明の意義の範囲内で施される様々な変形が、この発明の範囲内とみなされる。
　例えば、上記実施の形態１，２において、光電変換素子２０の半導体基板２２は平行四辺形であるとし、上記実施の形態３－５において、光電変換素子４０ａ，４０ｂ，４０ｃ，４０ｄの半導体基板４２ａ，４２ｂ，４２ｃ，４２ｄは台形であるとしたが、半導体基板は互いに平行な１組の辺を含む形状であれば他の形状でもよい。
　本出願は、２０１８年５月２３日に出願された、日本国特許出願特願２０１８－０９９１７１号に基づく。本明細書中に日本国特許出願特願２０１８－０９９１７１号の明細書、特許請求の範囲、図面全体を参照として取り込むものとする。
　１　受光ユニット、２　画像読取対象、１１　光源、１２　基板、１３　フレキシブル基板、１４　導光体、１５　ホルダ、１６　レンズ体、１７　筐体、１８　透過体、２０，４０ａ，４０ｂ，４０ｃ，４０ｄ，５０　光電変換素子、２１　センサ基板、２２，４２ａ，４２ｂ，４２ｃ，４２ｄ　半導体基板、２０１，５０１　第１画素、２０１ａ　最端画素、２０２　第２画素、２０２ａ　補間画素、２０２ｂ　オーバーラップ画素、２０３，５０３　欠落画素、２０４　チャンネル回路、２０５　読み出し回路、２０５ａ　第１のブロック、２０５ｂ　第２のブロック、２０５ｃ　第３のブロック、２０５ｄ　第４のブロック、２０６　金属配線、２０７　鋭角、２０８　鈍角、３０１　センサ制御部、３０２　Ａ／Ｄ変換部、３０３　出力データ処理部、３０４　ラインメモリ、Ａ　画素ピッチ、Ｂ　隙間、Ｃ　補間画素距離。

Claims (12)

  1. 　互いに平行な１組の辺を含む形状を有する半導体基板と、
    　前記半導体基板に設けられ、前記平行な１組の辺のうちの１辺に平行に配列した第１画素と、
    　前記半導体基板に設けられ、前記第１画素と、前記１辺に垂直な方向に予め定めた補間画素距離を離間して、前記１辺に平行に配列した第２画素と、を備え、
    　前記第２画素は、前記１辺に垂直な方向の副走査ラインであって、前記第１画素の配列の最端に位置する最端画素を通る副走査ライン上に存するオーバーラップ画素、及び、前記最端画素よりも前記第１画素の配列の中心より離れる方向に位置する欠落画素を通る他の副走査ライン上に存する補間画素を含む、
    　光電変換素子。
  2. 　前記補間画素距離は、前記第１画素の画素ピッチの自然数倍である、
    　請求項１に記載の光電変換素子。
  3. 　互いに平行な１組の辺を含む形状を有する、複数の半導体基板と、
    　複数の前記半導体基板を、一定距離の隙間を介して隣り合わせて、１直線上に実装したセンサ基板と、
    　前記半導体基板に設けられ、前記平行な１組の辺のうちの１辺に平行に配列した第１画素と、
    　前記半導体基板に設けられ、前記第１画素と、前記１辺に垂直な方向に予め定めた補間画素距離を離間して、前記１辺に平行に配列した第２画素と、を備え、
    　前記第２画素は、前記１辺に垂直な方向の副走査ラインであって、前記第１画素の配列の最端に位置する最端画素を通る副走査ライン上に存するオーバーラップ画素、及び、前記最端画素よりも前記第１画素の配列の中心より離れる方向に位置する前記欠落画素を通る他の副走査ライン上に存する補間画素を含む、
    　受光ユニット。
  4. 　前記補間画素距離は、前記第１画素の画素ピッチの自然数倍である、
    　請求項３に記載の受光ユニット。
  5. 　前記補間画素は、前記１辺に垂直な方向の副走査ラインであって、隣り合う前記半導体基板の前記隙間に発生する前記欠落画素を通る副走査ライン上に位置する、
    　請求項３又は４に記載の受光ユニット。
  6. 　前記補間画素及び前記第１画素を端から順番に主走査方向に走査して各画素の信号を読み出し、信号処理を実行する読み出し回路をさらに備え、
    　前記読み出し回路は、互いに機能の異なる複数のブロック回路を含み、
    　前記ブロック回路は、各画素に対応するチャンネル回路を前記主走査方向に配列したものであり、
    　複数の前記ブロック回路の少なくとも一部の端部を前記主走査方向にずらして基板の端辺に近づけて配置した、
    　請求項３から５のいずれか１項に記載の受光ユニット。
  7. 　互いに配線接続された複数の前記ブロック回路は、それぞれの機能に応じて、前記ブロック回路の端部を前記主走査方向にずらして配置し、又は、前記ブロック回路の端部を揃えて配置する、
    　請求項６に記載の受光ユニット。
  8. 　前記半導体基板の前記平行な１組の辺は長辺であり、前記長辺と異なる互いに平行な１組の短辺をさらに有し、
    　前記第１画素は、前記長辺の一方に沿って配列されており、
    　前記第２画素は、前記短辺の一方に近い端部から前記短辺の一方から離れる方向に、前記長辺に平行に配列されている、
    　請求項３から７のいずれか１項に記載の受光ユニット。
  9. 　前記半導体基板の前記平行な１組の辺は、長辺と短辺であり、前記長辺と垂直の方向に延在する直線を対称軸とする線対称の１組の傾斜辺をさらに有し、
    　隣接する２つの前記半導体基板のうち、一方の前記半導体基板の前記第１画素は前記長辺に沿って配列され、他方の前記半導体基板の前記第１画素は前記短辺に沿って配列されており、
    　前記第２画素は、前記他方の半導体基板の前記傾斜辺に近い両端部から前記傾斜辺から離れる方向に、前記長辺に平行に配列されている、
    　請求項３から７のいずれか１項に記載の受光ユニット。
  10. 　前記半導体基板の前記平行な１組の辺は、長辺と短辺であり、前記長辺と垂直の方向に延在する直線を対称軸とする線対称の１組の傾斜辺をさらに有し、
    　前記第１画素は、前記半導体基板の前記長辺に沿って配列されており、
    　隣接する２つの前記半導体基板は、互いに、副走査方向における上下を反転させて配置され、
    　隣接する２つの前記半導体基板のうちの一方に配列された前記第１画素が、他方の前記半導体基板に配列された前記第１画素の前記欠落画素を補間する前記第２画素として機能する、
    　請求項３から７のいずれか１項に記載の受光ユニット。
  11. 　前記半導体基板の前記平行な１組の辺は、長辺と短辺であり、前記長辺と垂直の方向に延在する直線を対称軸とする線対称の１組の傾斜辺をさらに有し、
    　前記第１画素は、前記半導体基板の前記第１画素は前記短辺に沿って配列されており、
    　前記第２画素は、前記傾斜辺に近い両端部から前記傾斜辺から離れる方向に、前記長辺に平行に配列されており、
    　隣接する２つの前記半導体基板は、互いに、副走査方向における上下を反転させて配置される、
    　請求項３から７のいずれか１項に記載の受光ユニット。
  12. 　前記センサ基板に、前記第１画素及び前記第２画素の出力に基づいて画像データを処理する出力データ処理部をさらに備え、
    　前記出力データ処理部は、前記第２画素を、前記補間画素距離に対応する走査時間分ずれた時間に走査する前記第１画素と結合する時間補正処理を実行する、
    　請求項３から１１のいずれか１項に記載の受光ユニット。
PCT/JP2019/019166 2018-05-23 2019-05-14 光電変換素子及び受光ユニット WO2019225410A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE112019002613.5T DE112019002613T5 (de) 2018-05-23 2019-05-14 Photoelektrisches Konversionselement und Lichtaufnahmeeinheit
JP2019548760A JP6690068B1 (ja) 2018-05-23 2019-05-14 受光ユニット
US17/044,340 US11153457B2 (en) 2018-05-23 2019-05-14 Light receiving unit
CN201980033207.XA CN112136307B (zh) 2018-05-23 2019-05-14 光接收单元

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018099171 2018-05-23
JP2018-099171 2018-05-23

Publications (1)

Publication Number Publication Date
WO2019225410A1 true WO2019225410A1 (ja) 2019-11-28

Family

ID=68617110

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/019166 WO2019225410A1 (ja) 2018-05-23 2019-05-14 光電変換素子及び受光ユニット

Country Status (5)

Country Link
US (1) US11153457B2 (ja)
JP (1) JP6690068B1 (ja)
CN (1) CN112136307B (ja)
DE (1) DE112019002613T5 (ja)
WO (1) WO2019225410A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021047792A1 (de) * 2019-09-09 2021-03-18 Giesecke+Devrient Currency Technology Gmbh Zeilensensor, zeilensensoranordnung, wertdokumentbearbeitungssystem und verfahren zur herstellung von zeilensensoren

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6098755A (ja) * 1983-11-04 1985-06-01 Hitachi Ltd 光センサ
JP2011176567A (ja) * 2010-02-24 2011-09-08 Mitsubishi Electric Corp イメージセンサ用ｉｃ及びそれを用いた密着型イメージセンサ
WO2017104756A1 (ja) * 2015-12-16 2017-06-22 三菱電機株式会社 受光ユニット及びイメージセンサ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61123886A (ja) 1985-07-25 1986-06-11 ヤマハ株式会社 楽音形成方法
JP4772754B2 (ja) * 2007-06-25 2011-09-14 三菱電機株式会社 画像補間装置及び方法、並びに画像読取装置
JP4474656B2 (ja) * 2007-09-14 2010-06-09 富士ゼロックス株式会社 画像読取装置、画像形成装置およびプログラム
US8461582B2 (en) * 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011003956A (ja) * 2009-06-16 2011-01-06 Konica Minolta Business Technologies Inc 画像読取装置およびイメージセンサチップ
JP6849320B2 (ja) * 2016-05-13 2021-03-24 キヤノン株式会社 画像読取装置および画像形成装置
JP2018056521A (ja) * 2016-09-30 2018-04-05 株式会社ニコン 撮像素子および撮像装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6098755A (ja) * 1983-11-04 1985-06-01 Hitachi Ltd 光センサ
JP2011176567A (ja) * 2010-02-24 2011-09-08 Mitsubishi Electric Corp イメージセンサ用ｉｃ及びそれを用いた密着型イメージセンサ
WO2017104756A1 (ja) * 2015-12-16 2017-06-22 三菱電機株式会社 受光ユニット及びイメージセンサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021047792A1 (de) * 2019-09-09 2021-03-18 Giesecke+Devrient Currency Technology Gmbh Zeilensensor, zeilensensoranordnung, wertdokumentbearbeitungssystem und verfahren zur herstellung von zeilensensoren

Also Published As

Publication number Publication date
DE112019002613T5 (de) 2021-04-08
CN112136307A (zh) 2020-12-25
CN112136307B (zh) 2022-07-26
JPWO2019225410A1 (ja) 2020-05-28
JP6690068B1 (ja) 2020-04-28
US11153457B2 (en) 2021-10-19
US20210105378A1 (en) 2021-04-08

Similar Documents

Publication Publication Date Title
JP5806103B2 (ja) 画像読取装置
WO2009122483A1 (ja) 画像読取装置
JP4609530B2 (ja) 画像読取装置
US10326908B2 (en) Image reading apparatus and image reading method
JP6870395B2 (ja) 画像読取装置
WO2019225410A1 (ja) 光電変換素子及び受光ユニット
JP2012054910A (ja) 画像読取装置
US8792148B2 (en) Inspection method and inspection apparatus for an image reading apparatus
JP6058091B2 (ja) 画像読取装置
JP5310905B2 (ja) 画像読取装置
US10462321B2 (en) Scanner and scanner data generating method
JP6246379B2 (ja) 画像処理装置、画像処理方法、画像読取装置、及びプログラム
EP0296806B1 (en) An image sensing apparatus with shading compensation
JP5429035B2 (ja) 密着型イメージセンサ
JP2007251730A (ja) ラインセンサ及び画像情報読取装置
JP2010206358A (ja) 画像読取装置
JP5434034B2 (ja) 結像装置および画像読み取り装置
JP2009224829A (ja) 画像読取装置
JP5141704B2 (ja) 画像読取装置
JP2023125555A (ja) 光学ラインセンサ及びその製造方法、並びに、補正処理方法
JP2024040929A (ja) 光学ラインセンサ及びその製造方法、並びに、補正処理方法
JP2006166106A (ja) 画像読み取り装置
JP2023152006A (ja) 補正用パターン、画像補正方法、画像処理装置及び画像読取装置
JP6531720B2 (ja) 画像読取装置
JP2010154413A (ja) イメージセンサユニット、及び、それを用いた画像読み取り装置

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2019548760

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19807722

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 19807722

Country of ref document: EP

Kind code of ref document: A1