WO2019216570A1 - Solar cell - Google Patents

Solar cell Download PDF

Info

Publication number
WO2019216570A1
WO2019216570A1 PCT/KR2019/004806 KR2019004806W WO2019216570A1 WO 2019216570 A1 WO2019216570 A1 WO 2019216570A1 KR 2019004806 W KR2019004806 W KR 2019004806W WO 2019216570 A1 WO2019216570 A1 WO 2019216570A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductivity type
doping
type region
doping concentration
semiconductor substrate
Prior art date
Application number
PCT/KR2019/004806
Other languages
French (fr)
Korean (ko)
Inventor
황성현
이경수
박상욱
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Publication of WO2019216570A1 publication Critical patent/WO2019216570A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H01L31/0288—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0376—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Definitions

  • the present invention relates to a solar cell, and more particularly, to a solar cell having an improved doping profile in consideration of characteristics of different conductive regions having different conductivity types.
  • Solar cells are the next generation of cells that convert solar energy into electrical energy and can be manufactured by forming various layers and electrodes according to design. Solar cells may vary in efficiency of solar cells depending on the design of various layers and electrodes.
  • the solar cell is designed and manufactured by controlling only the doping concentration without considering the characteristics of the different conductivity type regions having different conductivity types. As such, if different conductive type regions having different conductivity types are formed to have the same type profile only in consideration of the doping concentration, carrier movement probability, series resistance, etc. are not taken into consideration, which limits the efficiency of the solar cell. There was.
  • the present invention is to provide a solar cell capable of improving the efficiency by having a doping profile suitable for each conductive region.
  • the present invention is to provide a solar cell that can improve the efficiency by controlling the shape, maximum, minimum and average doping concentration of the doping profile in consideration of the characteristics required for each conductive type region.
  • the first and second conductivity type regions having heterogeneous junctions with the semiconductor substrate have different doping profiles. More specifically, the first conductivity type region has a first doping profile having a stepped shape in which the doping concentration decreases in steps toward the semiconductor substrate, and the second conductivity type region has a doping concentration toward the semiconductor substrate. Has a second doping profile with a progressive shape that gradually decreases.
  • the solar cell the semiconductor substrate; A first passivation layer on one surface of the semiconductor substrate; A second passivation film on the other surface of the semiconductor substrate; The first conductivity type region located on one surface of the semiconductor substrate on the first passivation layer and having a first conductivity type; The second conductivity type region positioned on the second passivation layer on the other side of the semiconductor substrate and having a second conductivity type opposite to the first conductivity type; A first electrode electrically connected to the first conductivity type region; And a second electrode electrically connected to the first conductivity type region.
  • the semiconductor substrate may have the first conductivity type that is the same as the first conductivity type region and that is opposite to the second conductivity type region.
  • the first conductivity type region may be located at the front side of the solar cell, and the second conductivity type region may be located at the rear side of the solar cell.
  • the first doping profile includes a first uniform doping section having a first doping concentration and a second uniform doping section having a first doping concentration located near the surface adjacent to the first electrode. can do.
  • the second doping profile may include one uniform doping section positioned near the surface adjacent to the second electrode and a linear reduction section in which the doping concentration linearly decreases toward the semiconductor substrate.
  • the doping concentration of the uniform doping interval of the second doping profile may be higher than the first doping concentration of the first doping profile.
  • a second doping concentration difference that is a difference between the second doping concentration and the lowest doping concentration may be greater than a first doping concentration difference that is a difference between the first doping concentration and the second doping concentration.
  • the average doping concentration of the linear reduction period of the second doping profile may be lower than the average doping concentration of the second uniform doping period of the first doping profile.
  • the first doping concentration is 4 X 10 20 to 8 X 10 20 / cm 3 in the first doping profile
  • the second doping concentration is 9 X 10 19 to 3 X 10 20 / cm 3
  • the second doping The doping concentration of the uniform doping interval of the profile may be 8 X 10 20 to 3 X 10 21 / cm 3 .
  • the thickness of the second uniform doping section is greater than the thickness of the first uniform doping section in the first conductivity type region, and the thickness of the linear reduction section is greater than the thickness of the uniform doping section in the second conductivity type region. Can be.
  • the thickness of the uniformly doped region of the second conductive region may be greater than the thickness of the first uniformly doped region of the first conductive region.
  • the semiconductor substrate and the first conductivity type region may include phosphorus (P) as a first conductivity type dopant, and the second conductivity type region may include boron (B) as a second conductivity type dopant.
  • P phosphorus
  • B boron
  • the first conductivity type region includes amorphous silicon including a first conductivity type dopant
  • the second conductivity type region includes amorphous silicon including a second conductivity type dopant
  • the first passivation layer is intrinsic amorphous silicon.
  • the second passivation layer may include intrinsic amorphous silicon.
  • the second conductivity type region having a conductivity type different from that of the semiconductor substrate has a doping profile that gradually decreases toward the semiconductor substrate, so that the majority carrier of the second conductivity type region is stable.
  • a first conductivity type region having the same conductivity type as the semiconductor substrate may have a stepped doping profile to block movement of minority carriers of the first conductivity type region. That is, the open voltage can be improved by smoothing the movement of the majority carriers in the second conductivity type region constituting the pn junction which directly contributes to the photoelectric conversion, and blocking the movement of the minority carriers in the first conductivity type region. Thereby, the efficiency of a solar cell can be improved.
  • the first doping type located on the side where a relatively large amount of light is incident by making the maximum doping concentration of the second conductive type area located on the rear side larger than the maximum doping concentration of the first conductive type area on the front surface.
  • the contact resistance between the second conductivity type region and the second electrode can be reduced while minimizing absorption of light in the region.
  • the contact resistance between the second conductivity type region forming the pn junction and the second electrode may be reduced to more smoothly move the multiple carriers.
  • the concentration of the second uniform doping section may be relatively high to effectively improve the effect of blocking the movement of minority carriers. As a result, it is possible to improve the density and thereby improve the efficiency of the solar cell.
  • FIG. 1 is a partial cross-sectional view of a solar cell according to an embodiment of the present invention.
  • FIG. 2 is a doping profile of the first and second conductivity-type regions of a solar cell according to one embodiment of the invention.
  • any part of the specification “includes” other parts, unless otherwise stated, other parts are not excluded, and may further include other parts.
  • a part of a layer, film, region, plate, etc. is said to be “on” another part, this includes not only the case where the other part is “just above” but also the other part located in the middle.
  • parts such as layers, films, regions, plates, etc. are “just above” another part, it means that no other part is located in the middle.
  • FIG. 1 is a partial cross-sectional view of a solar cell according to an embodiment of the present invention.
  • the solar cell 150 includes a semiconductor substrate 160 including a base region 110 and a first substrate formed on one surface (eg, a front surface) of the semiconductor substrate 160.
  • the first electrode 42 may be electrically connected to the first conductive region 20
  • the second electrode 44 may be electrically connected to the second conductive region 30. This is explained in more detail.
  • the semiconductor substrate 160 may include the base region 110 having the first or second conductivity type by including the first or second conductivity type dopant at a relatively low doping concentration.
  • the base region 110 may be composed of a single crystalline semiconductor (eg, a single monocrystalline or polycrystalline semiconductor, for example, monocrystalline or polycrystalline silicon, in particular monocrystalline silicon) including a first or second conductivity type dopant.
  • the solar cell 150 based on the base region 110 or the semiconductor substrate 160 having high crystallinity and fewer defects has excellent electrical characteristics.
  • the semiconductor substrate 160 may include only the base region 110 without the doped region formed by additional doping or the like. As a result, degradation of the passivation characteristic of the semiconductor substrate 160 due to the doped region can be prevented.
  • antireflection structures may be formed on the front and rear surfaces of the semiconductor substrate 160 to minimize reflection.
  • the antireflection structure may include a texturing structure having irregularities in the form of a pyramid or the like.
  • the texturing structure formed on the semiconductor substrate 160 may have a predetermined shape (eg, pyramid shape) having an outer surface formed along a specific crystal surface (eg, a (111) surface) of the semiconductor. If concavities and convexities are formed on the front surface of the semiconductor substrate 160 by such texturing and the surface roughness is increased, the light loss may be minimized by lowering the reflectance of the light incident into the semiconductor substrate 160.
  • the present invention is not limited thereto, and the texturing structure may be formed only on one surface of the semiconductor substrate 160, or the texturing structure may not be formed on the front and rear surfaces of the semiconductor substrate 160.
  • the first passivation film 52 is formed (eg, contacted) on the front surface of the semiconductor substrate 160
  • the second passivation film 54 is formed (eg, contacted) on the back surface of the semiconductor substrate 160.
  • the passivation characteristic can be improved.
  • the first and second passivation layers 52 and 54 may be formed entirely on the front and rear surfaces of the semiconductor substrate 160, respectively. Accordingly, it can be easily formed without additional patterning while having excellent passivation characteristics. Since the carrier passes through the first or second passivation film 52, 54 to the first or second conductivity type regions 20, 30, the thickness of each of the first and second passivation films 52, 54, respectively. May be smaller than the thickness of each of the first conductivity type region 20 and the second conductivity type region 30.
  • the first and second passivation layers 52 and 54 may be formed of intrinsic amorphous semiconductor (eg, intrinsic amorphous silicon (i-a-Si)) layers. Then, since the first and second passivation films 52 and 54 have similar characteristics including the same semiconductor material as the semiconductor substrate 160, the passivation characteristics can be more effectively improved. Thereby, the passivation characteristic can be improved significantly.
  • the present invention is not limited thereto. Accordingly, the first and / or second passivation films 52 and 54 may include an intrinsic amorphous silicon carbide (i-a-SiCx) layer or an intrinsic amorphous silicon oxide (i-a-SiOx) layer. According to this, the effect due to the wide energy band gap can be improved, but the passivation characteristics may be slightly lower than the case of including an intrinsic amorphous silicon (i-a-Si) layer.
  • i-a-Si intrinsic amorphous silicon
  • the first conductive region 20 including the first conductive dopant at a higher doping concentration than the semiconductor substrate 160 may be positioned (eg, contacted) on the first passivation layer 52.
  • a second conductivity type region 30 including a second conductivity type dopant having a second conductivity type opposite to the first conductivity type at a higher doping concentration than the semiconductor substrate 160 is positioned on the second passivation layer 54. (Eg, contact).
  • the carrier transfer path may be shortened and the structure may be simplified.
  • the first conductivity type region 20 and the second conductivity type region 30 are formed separately from the semiconductor substrate 160, a material different from the semiconductor substrate 160 and / or can be easily formed on the semiconductor substrate 160. Or a crystal structure.
  • each of the first conductivity type region 20 and the second conductivity type region 30 is formed by doping the first or second conductivity type dopant to an amorphous semiconductor that can be easily manufactured by various methods such as deposition. Can be. Then, the first conductivity type region 20 and the second conductivity type region 30 can be easily formed by a simple process.
  • the semiconductor substrate 160 may have a first conductivity type. Then, the first conductivity type region 20 has the same conductivity type as the semiconductor substrate 160 and constitutes a front surface electric field region having a high doping concentration, and the second conductivity type region 30 is formed of the semiconductor substrate 160. It is possible to construct the emitter region with the opposite conductivity type. Then, the second conductivity type region 30, which is an emitter region, may be located at the rear side of the semiconductor substrate 160 and thus may have a sufficient thickness since it does not interfere with light absorption to the front side.
  • the first conductivity type region 20, which is the front electric field region, is not directly involved in photoelectric conversion and is located at the front surface of the semiconductor substrate 160 and is thinner than the second conductivity type region 30 because it relates to light absorption toward the front surface. It can be formed as. As a result, light loss caused by the first conductivity type region 20 may be minimized.
  • Examples of the p-type dopant used as the first or second conductivity type dopant include group III elements such as boron (B), aluminum (Al), gallium (Ga), and indium (In). Group 5 elements, such as phosphorus (P), arsenic (As), bismuth (Bi), and antimony (Sb), are mentioned. In addition, various dopants may be used as the first or second conductivity type dopants.
  • the semiconductor substrate 160 and the first conductivity-type region 20 may have an n-type, and the second conductivity-type region 30 may have a p-type.
  • the semiconductor substrate 160 may have an n-type, so that a life time of the carrier may be excellent.
  • the semiconductor substrate 160 and the first conductivity type region 20 may include phosphorus (P) as an n-type dopant, and the second conductivity type region 30 may include boron (B) as a p-type dopant. can do.
  • P phosphorus
  • B boron
  • the present invention is not limited thereto, and the first conductivity type may be p type and the second conductivity type may be n type.
  • the first conductivity type region 20 and the second conductivity type region 30 may include amorphous silicon (a-Si) each having a first or second conductivity type dopant.
  • the first and second conductivity-type regions 20 and 30 may each be formed of an amorphous silicon layer having a first or second conductivity type dopant.
  • the first and second conductivity-type regions 20 and 30 include the same semiconductor material (ie, silicon) as the semiconductor substrate 160 and the first and second passivation layers 52 and 54. It can have similar characteristics as). As a result, the carrier can be more effectively moved and a stable structure can be realized.
  • first passivation layer 52 and the first conductivity-type region 20 may be successively performed by an in-situ process which is performed while changing only the source gas in the same apparatus (eg, a deposition apparatus).
  • the second passivation layer 54 and the second conductivity-type region 30 can be formed by an in-situ process which is performed continuously while changing only the fuel gas in the same apparatus. This can simplify the manufacturing process.
  • the doping profiles of the first and second conductive regions 20 and 30 are different from each other in consideration of the role and required characteristics of the first and second conductive regions 20 and 30. Form to have. This will be described in detail with reference to FIG. 2 together with FIG. 1.
  • 2 is a doping profile of the first and second conductivity type regions 20 and 30 of a solar cell according to one embodiment of the invention.
  • 2A illustrates a first doping profile PF1 of the first conductivity type region 20 and (b) illustrates a second doping profile PF2 of the second conductivity type region 30.
  • PF1 of the first conductivity type region 20
  • PF2 of the second conductivity type region 30.
  • they have the same doping concentration at the same position on the y axis.
  • the first doping profile PF1 has a step shape in which the doping concentration decreases in stages.
  • the doping concentration of the second conductivity type dopant is gradually increased while the second conductivity type region 30 positioned on the rear surface of the semiconductor substrate 160 and having a different conductivity type from the semiconductor substrate 160 faces the semiconductor substrate 160. It has a second doping profile PF2 having a decreasing progressive shape.
  • the aforementioned doping profile may be analyzed by various analytical methods, for example, secondary ion mass spectrometry (SIMS) (eg, time-of-flight secondary ion mass spectrometry (TOF-SIMS)).
  • SIMS secondary ion mass spectrometry
  • TOF-SIMS time-of-flight secondary ion mass spectrometry
  • the present invention is not limited thereto, and various analytical methods and analysis devices may be used.
  • the majority carrier having a desired doping concentration of the second conductivity type dopant (holes when the second conductivity type is p-type and electrons when n type) It may have a first doping profile PF1 having a gradual shape so as not to interfere with the movement of. As a result, the plurality of carriers may smoothly move through the second conductivity type region 30.
  • the doping concentration of the first conductivity type dopant is undesired minority carriers (in the case where the first conductivity type is n-type, hole or p type Electron) may have a stepped second doping profile PF2 that blocks movement. Then, the doping concentration difference due to the step shape may serve as a barrier of the minority carriers in the first conductivity type region 20 to block the minority carriers.
  • a plurality of uniform doping sections UD11 and UD12 having a substantially uniform doping concentration may exist.
  • the uniform doping sections UD11 and UD12 may refer to sections in which a difference in doping concentration of the first conductivity type dopant is within 10% in a portion having a thickness of at least 5% or more of the thickness of the first conductivity type region 20. Can be.
  • the doping concentration difference may be greater than or equal to 1 ⁇ 10 19 / cm 3 in different uniform doping intervals UD11 and UD12.
  • the present invention is not limited thereto.
  • the thickness, the doping concentration difference, and the like which are regarded as the uniform doping intervals UD11 and UD12, may be different.
  • a portion having a substantially uniform doping concentration may be recognized as having a constant doping concentration step, it may be determined as different uniform doping intervals UD11 and UD12.
  • the first conductivity type region 20 is formed separately from the semiconductor substrate 160 and may have passivation characteristics by the first passivation layer 52, the first conductivity type region 20 does not directly participate in photoelectric conversion.
  • the first doping profile PF1 of the conductive region 20 is stepped to effectively block the minority carrier movement.
  • a section having a shape in which the doping concentration of the second conductivity type dopant continues to decrease toward the semiconductor substrate 160 is linearly reduced.
  • the semiconductor substrate 160 is provided with one uniform doping section UD2 having a uniform doping concentration C21 near the surface adjacent to the second electrode 44 but from the boundary of the uniform doping section UD2.
  • the doping concentration is gradually or linearly increased from the highest doping concentration C21 to the lowest doping concentration C23 at the boundary of the semiconductor substrate 160 or the second passivation film 54. May decrease.
  • the uniform doping section UD2 may mean a section in which a difference in doping concentration of the second conductivity type dopant is within 10% in a portion having a thickness of at least 5% or more of the thickness of the second conductivity type region 30.
  • the present invention is not limited thereto, and the thickness and the doping concentration difference, which are regarded as the uniform doping interval UD2, may be different.
  • the doping concentration is not necessarily reduced to a linear shape, and even if the decreasing slope is slightly changed, if the uniform doping interval does not exist, it may be determined as a progressive shape or a linear reduced shape.
  • even if there is a section in which the doping concentration is partially increased toward the semiconductor substrate 160 it may have a gradual shape or a linear decrease shape if it is within an error range.
  • the first doping concentration C11 for example, the average doping concentration of the first uniform doping section UD11 of the first doping profile PF1 corresponding to the high concentration doping portion of the first conductivity type region 20
  • the doping concentration C21 for example, the average doping concentration
  • the carrier required in the second conductivity-type region 30 forming the pn junction by relatively increasing the doping concentration or the highest doping concentration near the surface of the second conductivity-type region 30 forms the second electrode 44. It can move smoothly with low resistance.
  • the life time of the carrier may be reduced and incident light may be lost. It can minimize lifespan degradation and light loss.
  • the first doping concentration C11 (eg, average doping concentration) of the first uniform doping period UD11 of the first doping profile PF1 and the second doping concentration C12 of the second uniform doping period UD12
  • the second doping concentration C12 (eg, the average doping concentration) and the lowest doping concentration C13 of the second uniform doping interval UD12 is greater than the first doping concentration difference D1, which is a difference between the average doping concentrations D1.
  • the second doping concentration difference D2 may be greater than.
  • the lowest doping concentration C13 may mean the lowest doping concentration in the first conductivity type region 20 or a doping concentration near the boundary with the first passivation layer 52.
  • the linear reduction period LD2 of the second doping profile PF2 is greater than the second doping concentration C21 (eg, the average doping concentration) of the second uniform doping period UD12 of the first doping profile PF1.
  • the average doping concentration of may be lower.
  • the doping concentration C21 of the second uniform doping period UD12 is relatively high, thereby maximizing the effect of blocking the movement of minority carriers.
  • the doping concentration of the first conductivity type dopant in the first passivation film 52 or the doping concentration of the second conductivity type dopant in the second passivation film 54 is 5 ⁇ 10 16 to 6 ⁇ 10 18 / cm 3 . It may be at the same level with each other to the extent that it is determined to be intrinsic amorphous silicon.
  • the first doping concentration C11 of the first uniform doping period UD11 may be 4 ⁇ 10 20 to 8 ⁇ 10 20 / cm 3
  • the second uniform doping period UD12 may be The second doping concentration C12 may be 9 ⁇ 10 19 to 3 ⁇ 10 20 / cm 3 .
  • the doping concentration C21 of the uniform doping section UD2 in the second doping profile PF2 may be 9 ⁇ 10 20 to 3 ⁇ 10 21 / cm 3 , and the doping concentration of the linear reducing section LD2 is uniform. It may gradually decrease (eg, linearly) from the doping concentration C21 of the doping section UD2 to the lowest doping concentration C23 in the portion adjacent to the second passivation layer 54.
  • the invention of the ball is not limited thereto, and the doping concentration of each of the sections UD11, UD12, UD2, and LD2 of the first and second passivation layers 52 and 54 and the first and second conductivity-type regions 20 and 30 is not limited thereto. Specific values such as and the like may have various values.
  • first and second doping profiles PF1 and PF2 may be implemented by various process conditions (type and ratio of raw material gas, deposition rate, etc.) during a manufacturing process (for example, a deposition process). For example, it is possible to form a profile of a desired shape more easily through heat treatment after deposition.
  • the first conductive region 20 includes phosphorus (P), which is an n-type dopant as the first conductive dopant, and the second conductive region 30 is a p-type dopant as the second conductive dopant.
  • the boron having a relatively small atomic size easily diffuses in the direction toward the semiconductor substrate 160 during the heat treatment after deposition, thereby forming the above-described linear doping profile PF2.
  • phosphorus having a relatively large atomic size diffuses relatively less to more easily form a stepped first doping profile PF1.
  • the thickness of the second uniformly doped section UD12 is greater than the thickness of the first uniformly doped section UD11 in the first conductive region 20, and the uniformly doped section in the second conductive region 30.
  • the thickness of the linear reduction section LD2 may be greater than the thickness of UD2.
  • the thickness of the uniformly doped section UD2 may be greater in the second conductivity type region 30 than the thickness of the first uniformly doped section UD11 of the first conductivity type region 20. This is to maximize the efficiency of the solar cell 150 in consideration of the roles and effects of the first and second conductivity-type regions 20 and 30 and each of the sections UD11, UD12, UD2, and LD2 included therein.
  • the present invention is not limited thereto.
  • a first electrode 42 electrically connected thereto is positioned (eg, contacted) on the first conductive region 20, and electrically connected to the second conductive region 30.
  • the second electrode 44 is positioned (for example, in contact).
  • the first electrode 42 may include a first transparent electrode layer 420 positioned on the first conductivity type region 20, and a first metal electrode layer 420 positioned on the first transparent electrode layer 420. . On at least a portion of the first metal electrode layer 420, a ribbon, a wiring material, an interconnector, or the like for connection with another solar cell 150 or an external circuit may be bonded.
  • the first transparent electrode layer 420 may be entirely formed (eg, contacted) on the first conductivity type region 20.
  • the overall formation may include not only covering the entirety of the first conductivity-type region 20 without an empty space or an empty region, but inevitably when some portions are not formed.
  • a desired carrier can easily reach the first metal electrode layer 422 through the first transparent electrode layer 420, thereby horizontally.
  • the resistance in the direction can be reduced. Since the crystallinity of the first conductivity type region 20 formed of an amorphous semiconductor layer or the like may be relatively low, the mobility of the carrier may be low, and thus, the carrier may be moved in a horizontal direction with the first transparent electrode layer 420. It is to lower the resistance.
  • the first transparent electrode layer 420 may be formed of a material (transparent material) that may transmit light.
  • the first transparent electrode layer 420 may be formed of indium tin oxide (ITO), aluminum zinc oxide (AZO), boron zinc oxide (BZO), and indium tungsten. It may include at least one of an oxide (indium tungsten oxide, IWO) and indium cesium oxide (ICO).
  • ITO indium tin oxide
  • AZO aluminum zinc oxide
  • BZO boron zinc oxide
  • Itungsten it may include at least one of an oxide (indium tungsten oxide, IWO) and indium cesium oxide (ICO).
  • IWO indium tungsten oxide
  • ICO indium cesium oxide
  • the present invention is not limited thereto, and the first transparent electrode layer 420 may include various other materials.
  • the first transparent electrode layer 420 of the present embodiment may include hydrogen while using the above-described material as a main material.
  • the first transparent electrode layer 420 includes hydrogen, mobility of electrons or holes may be improved, and transmittance may be improved.
  • the metal located on the first transparent electrode layer 420 may be included as a main material (the material included in the largest amount) to improve characteristics such as carrier collection efficiency and resistance reduction.
  • various materials providing conductivity may be used, for example, silver (Ag), aluminum (Al), copper (Cu), tin (Sn), or the like.
  • the first metal electrode layer 422 may be formed by applying and baking a paste including a crosslinked resin, a solvent, and the like in addition to the metal. However, since fire-through is not required for the first metal electrode layer 422, the first metal electrode layer 422 may not include the glass frit.
  • the first metal electrode layer 422 may contain metal, the first metal electrode layer 422 may have a predetermined pattern to minimize shading loss. As a result, light may be incident to a portion where the first metal electrode layer 422 is not formed.
  • the first metal electrode layer 422 extends in a first direction and is located in parallel with each other, and a second direction crossing the first direction (eg, orthogonal) and a second direction (vertical direction in the drawing). It may include a bus bar formed to be electrically connected to the first finger line.
  • the wiring member or the like may be attached or connected to the bus bar in a one-to-one correspondence.
  • the thickness of the first electrode metal layer 422 may be greater than the thickness of the first transparent electrode layer 420. This is because it is sufficient that the first transparent electrode layer 420 is formed as a whole to form an electrical passage, and the first metal electrode layer 422 may have a sufficient thickness in consideration of electrical resistance and the like.
  • the second electrode 44 may include the second transparent electrode layer 440 and the second metal electrode layer 442.
  • the role of the second transparent electrode layer 440 and the second metal electrode layer 442 of the second electrode 44 except that the second electrode 44 is positioned over the second conductivity-type region 30, a material, Shape, thickness, and the like are the same as the role, material, shape, thickness, etc. of the first transparent electrode layer 420 and the first metal electrode layer 422 of the first electrode 42, and thus descriptions thereof may be applied.
  • the second metal electrode layer 442 may include a finger line and a bus bar. In this case, the bus bars of the first metal electrode layer 422 and the bus bars of the second metal electrode layer 442 may be formed in the same number.
  • the finger lines of the first metal electrode layer 422 and the finger lines of the second metal electrode layer 422 may have the same width, pitch and / or number, or may have different widths, pitches and / or numbers.
  • first and second transparent electrode layers 420 and 440 or the first and second metal electrode layers 422 and 442 may have various materials, shapes, and thicknesses.
  • the first and second metal electrode layers 422 and 442 may have different shapes.
  • the first and second metal electrode layers 422 and 442 of the solar cell 150 have a predetermined pattern, so that the solar cell 150 may enter the front and rear surfaces of the semiconductor substrate 160. It has a double-sided bi-facial structure. As a result, the amount of light used in the solar cell 150 may be increased, thereby contributing to the improvement of the efficiency of the solar cell 150.
  • the present invention is not limited thereto. Accordingly, the second metal electrode layer 442 may have a structure in which the second metal electrode layer 442 is formed entirely on the rear side of the semiconductor substrate 160.
  • the second doping profile in which the second conductivity-type region 30 having a conductivity type different from that of the semiconductor substrate 160 gradually decreases toward the semiconductor substrate 160.
  • a plurality of carriers in the second conductivity type region 30 can be stably moved with PF2.
  • the first conductivity type region 20 having the same conductivity type as the semiconductor substrate 160 has a stepped first doping profile PF1 to block movement of minority carriers in the first conductivity type region 20, thereby recombining. (recombination) can be reduced.
  • the smoothing of the movement of the majority carriers in the second conductivity-type region 30 constituting the pn junction directly contributing to the photoelectric conversion while blocking the movement of minority carriers in the first conductivity-type region 20 to open voltage Can improve.
  • the open voltage may be improved by about 0.5%. Accordingly, the efficiency of the solar cell 150 can be improved.
  • the doping concentration which is the highest doping concentration of the second conductivity-type region 30 located behind the first doping concentration C11 which is the highest doping concentration of the first conductivity-type region 20 located on the front surface ( C21 is made larger so that the contact resistance between the second conductivity type region 30 and the second electrode 44 is minimized while minimizing the absorption of light in the first conductivity type region 20 located on the side where light is relatively incident. Can be reduced. In this case, the contact resistance between the second conductivity-type region 30 and the second electrode 44 forming the pn junction may be reduced to smoothly move the multiple carriers.
  • the concentration of the second uniform doping section UD2 is relatively high to block the movement of minority carriers. Can be effectively improved. As a result, it is possible to improve the filling, for example, the filling can be improved by about 0.5%. Accordingly, the efficiency of the solar cell 150 can be improved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Abstract

A solar cell according to an embodiment of the present invention has a structure comprising a first conductive region and a second conductive region which are heterogeneously bonded to a semiconductor substrate, the first and second conductive regions having different types of doping profiles. More specifically, the first conductive region has a first doping profile having a stepped shape in which doping concentration decreases in stages in a direction toward the semiconductor substrate, and the second conductive region has a second doping profile having a non-stepped shape in which doping concentration gradually decreases in a direction toward the semiconductor substrate.

Description

태양 전지Solar cell
본 발명은 태양 전지에 관한 것으로서, 좀더 상세하게는, 서로 다른 도전형을 가지는 서로 다른 도전형 영역의 특성을 고려하여 도핑 프로파일을 개선한 태양 전지에 관한 것이다. The present invention relates to a solar cell, and more particularly, to a solar cell having an improved doping profile in consideration of characteristics of different conductive regions having different conductivity types.
태양 전지는 태양광 에너지를 전기 에너지로 변환시키는 차세대 전지로서, 다양한 층 및 전극을 설계에 따라 형성하는 것에 의하여 제조될 수 있다. 태양 전지는 다양한 층 및 전극의 설계에 따라 태양 전지의 효율이 달라질 수 있다. Solar cells are the next generation of cells that convert solar energy into electrical energy and can be manufactured by forming various layers and electrodes according to design. Solar cells may vary in efficiency of solar cells depending on the design of various layers and electrodes.
종래에는 서로 다른 도전형을 가지는 서로 다른 도전형 영역의 특성을 고려하지 않고 도핑 농도만을 제어하여 태양 전지를 설계 및 제조하였다. 이와 같이 도핑 농도만을 고려하여 동일한 형태의 프로파일을 가지도록 서로 다른 도전형을 가지는 서로 다른 도전형 영역을 형성하면, 캐리어의 이동 확률, 직렬 저항 등이 고려되지 않아 태양 전지의 효율을 향상하는 데 한계가 있었다. Conventionally, the solar cell is designed and manufactured by controlling only the doping concentration without considering the characteristics of the different conductivity type regions having different conductivity types. As such, if different conductive type regions having different conductivity types are formed to have the same type profile only in consideration of the doping concentration, carrier movement probability, series resistance, etc. are not taken into consideration, which limits the efficiency of the solar cell. There was.
본 발명은 각 도전형 영역에 적합한 도핑 프로파일을 가져 효율을 향상할 수 있는 태양 전지를 제공하고자 한다. 특히, 본 발명은 각 도전형 영역에 요구되는 특성을 고려하여 도핑 프로파일의 형태, 최고, 최저 및 평균 도핑 농도를 제어하여 효율을 향상할 수 있는 태양 전지를 제공하고자 한다. The present invention is to provide a solar cell capable of improving the efficiency by having a doping profile suitable for each conductive region. In particular, the present invention is to provide a solar cell that can improve the efficiency by controlling the shape, maximum, minimum and average doping concentration of the doping profile in consideration of the characteristics required for each conductive type region.
본 발명의 실시예에 따른 태양 전지는, 반도체 기판과 이종 접합하는 제1 및 제2 도전형 영역을 구비하는 구조에서, 상기 제1 및 제2 도전형 영역이 서로 다른 형태의 도핑 프로파일을 가진다. 좀더 구체적으로, 상기 제1 도전형 영역은 상기 반도체 기판을 향하면서 도핑 농도가 단계적으로 감소하는 계단 형상을 가지는 제1 도핑 프로파일을 가지고, 상기 제2 도전형 영역은 상기 반도체 기판을 향하면서 도핑 농도가 점진적으로 감소하는 점진적 형상을 가지는 제2 도핑 프로파일을 가진다. In the solar cell according to the embodiment of the present invention, the first and second conductivity type regions having heterogeneous junctions with the semiconductor substrate have different doping profiles. More specifically, the first conductivity type region has a first doping profile having a stepped shape in which the doping concentration decreases in steps toward the semiconductor substrate, and the second conductivity type region has a doping concentration toward the semiconductor substrate. Has a second doping profile with a progressive shape that gradually decreases.
여기서, 태양 전지는, 상기 반도체 기판; 상기 반도체 기판의 일면 위에 위치하는 제1 패시베이션막; 상기 반도체 기판의 타면 위에 위치하는 제2 패시베이션막; 상기 반도체 기판의 일면 쪽에서 상기 제1 패시베이션막 위에 위치하며 제1 도전형을 가지는 상기 제1 도전형 영역; 상기 반도체 기판의 타면 쪽에서 상기 제2 패시베이션막 위에 위치하며 상기 제1 도전형과 반대되는 제2 도전형을 가지는 상기 제2 도전형 영역; 상기 제1 도전형 영역에 전기적으로 연결되는 제1 전극; 및 상기 제1 도전형 영역에 전기적으로 연결되는 제2 전극을 포함한다. Here, the solar cell, the semiconductor substrate; A first passivation layer on one surface of the semiconductor substrate; A second passivation film on the other surface of the semiconductor substrate; The first conductivity type region located on one surface of the semiconductor substrate on the first passivation layer and having a first conductivity type; The second conductivity type region positioned on the second passivation layer on the other side of the semiconductor substrate and having a second conductivity type opposite to the first conductivity type; A first electrode electrically connected to the first conductivity type region; And a second electrode electrically connected to the first conductivity type region.
상기 반도체 기판이 상기 제1 도전형 영역과 동일하고 상기 제2 도전형 영역과 반대되는 상기 제1 도전형을 가질 수 있다. The semiconductor substrate may have the first conductivity type that is the same as the first conductivity type region and that is opposite to the second conductivity type region.
상기 제1 도전형 영역이 상기 태양 전지의 전면(前面) 쪽에 위치하고, 상기 제2 도전형 영역이 상기 태양 전지의 후면 쪽에 위치할 수 있다. The first conductivity type region may be located at the front side of the solar cell, and the second conductivity type region may be located at the rear side of the solar cell.
상기 제1 도핑 프로파일은 상기 제1 전극에 인접하는 표면 부근에 위치하며 제1 도핑 농도를 가지는 제1 균일 도핑 구간 및 상기 제1 도핑 농도보다 낮은 제2 도핑 농도를 가지는 제2 균일 도핑 구간을 포함할 수 있다. 상기 제2 도핑 프로파일은 상기 제2 전극에 인접하는 표면 부근에 위치하는 하나의 균일 도핑 구간 및 상기 반도체 기판을 향하면서 도핑 농도가 선형적으로 감소하는 선형적 감소 구간을 구비할 수 있다. The first doping profile includes a first uniform doping section having a first doping concentration and a second uniform doping section having a first doping concentration located near the surface adjacent to the first electrode. can do. The second doping profile may include one uniform doping section positioned near the surface adjacent to the second electrode and a linear reduction section in which the doping concentration linearly decreases toward the semiconductor substrate.
상기 제1 도핑 프로파일의 제1 도핑 농도보다 상기 제2 도핑 프로파일의 상기 균일 도핑 구간의 도핑 농도가 더 높을 수 있다. The doping concentration of the uniform doping interval of the second doping profile may be higher than the first doping concentration of the first doping profile.
상기 제1 도핑 프로파일에서, 상기 제1 도핑 농도와 상기 제2 도핑 농도의 차이인 제1 도핑 농도 차이보다 상기 제2 도핑 농도와 최저 도핑 농도의 차이인 제2 도핑 농도 차이가 더 클 수 있다. In the first doping profile, a second doping concentration difference that is a difference between the second doping concentration and the lowest doping concentration may be greater than a first doping concentration difference that is a difference between the first doping concentration and the second doping concentration.
상기 제1 도핑 프로파일의 상기 제2 균일 도핑 구간의 평균 도핑 농도보다 상기 제2 도핑 프로파일의 상기 선형적 감소 구간의 평균 도핑 농도가 더 낮을 수 있다. The average doping concentration of the linear reduction period of the second doping profile may be lower than the average doping concentration of the second uniform doping period of the first doping profile.
상기 제1 도핑 프로파일에서 상기 제1 도핑 농도가 4 X 10 20 내지 8 X 10 20/cm 3이고, 상기 제2 도핑 농도가 9 X 10 19 내지 3 X 10 20/cm 3이며, 상기 제2 도핑 프로파일의 상기 균일 도핑 구간의 도핑 농도가 8 X 10 20 내지 3 X 10 21/cm 3일 수 있다. The first doping concentration is 4 X 10 20 to 8 X 10 20 / cm 3 in the first doping profile, the second doping concentration is 9 X 10 19 to 3 X 10 20 / cm 3 , and the second doping The doping concentration of the uniform doping interval of the profile may be 8 X 10 20 to 3 X 10 21 / cm 3 .
상기 제1 도전형 영역에서 상기 제1 균일 도핑 구간의 두께보다 상기 제2 균일 도핑 구간의 두께가 크고, 상기 제2 도전형 영역에서 상기 균일 도핑 구간의 두께보다 상기 선형적 감소 구간의 두께가 클 수 있다. The thickness of the second uniform doping section is greater than the thickness of the first uniform doping section in the first conductivity type region, and the thickness of the linear reduction section is greater than the thickness of the uniform doping section in the second conductivity type region. Can be.
상기 제1 도전형 영역의 상기 제1 균일 도핑 구간의 두께보다 상기 제2 도전형 영역의 상기 균일 도핑 구간의 두께가 더 클 수 있다. The thickness of the uniformly doped region of the second conductive region may be greater than the thickness of the first uniformly doped region of the first conductive region.
상기 반도체 기판 및 상기 제1 도전형 영역이 제1 도전형 도펀트로 인(P)을 포함하고, 상기 제2 도전형 영역이 제2 도전형 도펀트로 보론(B)을 포함할 수 있다. The semiconductor substrate and the first conductivity type region may include phosphorus (P) as a first conductivity type dopant, and the second conductivity type region may include boron (B) as a second conductivity type dopant.
상기 제1 도전형 영역은 제1 도전형 도펀트를 포함하는 비정질 실리콘을 포함하고, 상기 제2 도전형 영역은 제2 도전형 도펀트를 포함하는 비정질 실리콘을 포함하고, 상기 제1 패시베이션막은 진성 비정질 실리콘을 포함하고, 상기 제2 패시베이션막은 진성 비정질 실리콘을 포함할 수 있다. The first conductivity type region includes amorphous silicon including a first conductivity type dopant, and the second conductivity type region includes amorphous silicon including a second conductivity type dopant, and the first passivation layer is intrinsic amorphous silicon. The second passivation layer may include intrinsic amorphous silicon.
본 실시예에 따른 태양 전지에서는, 반도체 기판과 다른 도전형을 가지는 제2 도전형 영역이 반도체 기판을 향하면서 점진적으로 감소하는 도핑 프로파일을 가져 제2 도전형 영역의 다수 캐리어(majority carrier)가 안정적으로 이동할 수 있고, 반도체 기판과 동일한 도전형을 가지는 제1 도전형 영역이 계단 형상의 도핑 프로파일을 가져 제1 도전형 영역의 소수 캐리어(minority carrier)의 이동을 차단할 수 있다. 즉, 광전 변환에 직접 기여하는 pn 접합을 구성하는 제2 도전형 영역에서의 다수 캐리어의 이동을 원활하게 하면서 제1 도전형 영역에서의 소수 캐리어의 이동을 차단하여 개방 전압을 향상할 수 있다. 이에 따라 태양 전지의 효율을 향상할 수 있다. In the solar cell according to the present embodiment, the second conductivity type region having a conductivity type different from that of the semiconductor substrate has a doping profile that gradually decreases toward the semiconductor substrate, so that the majority carrier of the second conductivity type region is stable. And a first conductivity type region having the same conductivity type as the semiconductor substrate may have a stepped doping profile to block movement of minority carriers of the first conductivity type region. That is, the open voltage can be improved by smoothing the movement of the majority carriers in the second conductivity type region constituting the pn junction which directly contributes to the photoelectric conversion, and blocking the movement of the minority carriers in the first conductivity type region. Thereby, the efficiency of a solar cell can be improved.
이때, 전면(前面)에 위치하는 제1 도전형 영역의 최고 도핑 농도보다 후면에 위치하는 제2 도전형 영역의 최고 도핑 농도를 더 크게 하여, 상대적으로 광이 많이 입사되는 쪽에 위치한 제1 도전형 영역에서의 광의 흡수를 최소화하면서 제2 도전형 영역과 제2 전극 사이의 컨택 저항을 저감할 수 있다. 이때, pn 접합을 형성하는 제2 도전형 영역과 제2 전극 사이의 컨택 저항을 저감하여 다수 캐리어의 이동을 좀더 원활하게 할 수 있다. 그리고 제1 도전형 영역에 포함되는 제1 및 제2 균일 도핑 구간에서 제2 균일 도핑 구간의 농도를 상대적으로 높게 하여 소수 캐리어의 이동을 차단하는 효과를 효과적으로 향상할 수 있다. 이에 의하여 충밀도를 향상하고 이에 따라 태양 전지의 효율을 향상할 수 있다. At this time, the first doping type located on the side where a relatively large amount of light is incident by making the maximum doping concentration of the second conductive type area located on the rear side larger than the maximum doping concentration of the first conductive type area on the front surface. The contact resistance between the second conductivity type region and the second electrode can be reduced while minimizing absorption of light in the region. In this case, the contact resistance between the second conductivity type region forming the pn junction and the second electrode may be reduced to more smoothly move the multiple carriers. In addition, in the first and second uniform doping sections included in the first conductivity type region, the concentration of the second uniform doping section may be relatively high to effectively improve the effect of blocking the movement of minority carriers. As a result, it is possible to improve the density and thereby improve the efficiency of the solar cell.
도 1은 본 발명의 일 실시예에 따른 태양 전지의 부분 단면도이다. 1 is a partial cross-sectional view of a solar cell according to an embodiment of the present invention.
도 2는 본 발명의 일 실시예에 따른 태양 전지의 제1 및 제2 도전형 영역의 도핑 프로파일이다. 2 is a doping profile of the first and second conductivity-type regions of a solar cell according to one embodiment of the invention.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나 본 발명이 이러한 실시예에 한정되는 것은 아니며 다양한 형태로 변형될 수 있음은 물론이다. Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention; However, the present invention is not limited to these embodiments and may be modified in various forms.
도면에서는 본 발명을 명확하고 간략하게 설명하기 위하여 설명과 관계 없는 부분의 도시를 생략하였으며, 명세서 전체를 통하여 동일 또는 극히 유사한 부분에 대해서는 동일한 도면 참조부호를 사용한다. 그리고 도면에서는 설명을 좀더 명확하게 하기 위하여 두께, 넓이 등을 확대 또는 축소하여 도시하였는바, 본 발명의 두께, 넓이 등은 도면에 도시된 바에 한정되지 않는다. In the drawings, illustrations of parts not related to the description are omitted in order to clearly and briefly describe the present invention, and the same reference numerals are used for the same or extremely similar parts throughout the specification. In the drawings, the thickness, the width, and the like are enlarged or reduced in order to clarify the description. The thickness, the width, and the like of the present invention are not limited to those shown in the drawings.
그리고 명세서 전체에서 어떠한 부분이 다른 부분을 "포함"한다고 할 때, 특별히 반대되는 기재가 없는 한 다른 부분을 배제하는 것이 아니며 다른 부분을 더 포함할 수 있다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 위치하는 경우도 포함한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 위치하지 않는 것을 의미한다. And when any part of the specification "includes" other parts, unless otherwise stated, other parts are not excluded, and may further include other parts. In addition, when a part of a layer, film, region, plate, etc. is said to be "on" another part, this includes not only the case where the other part is "just above" but also the other part located in the middle. When parts such as layers, films, regions, plates, etc. are "just above" another part, it means that no other part is located in the middle.
이하에서는 첨부한 도면을 참조하여 본 발명의 일 실시예에 따른 태양 전지를 상세하게 설명한다. Hereinafter, with reference to the accompanying drawings will be described in detail a solar cell according to an embodiment of the present invention.
도 1은 본 발명의 일 실시예에 따른 태양 전지의 부분 단면도이다. 1 is a partial cross-sectional view of a solar cell according to an embodiment of the present invention.
도 1을 참조하면, 본 실시예에 따른 태양 전지(150)는, 베이스 영역(110)을 포함하는 반도체 기판(160)과, 반도체 기판(160)의 일면(일 예로, 전면) 위에 형성되는 제1 패시베이션막(52)과, 반도체 기판(160)의 타면(일 예로, 후면) 위에 형성되는 제2 패시베이션막(54)과, 반도체 기판(160)의 일면 쪽에서 제1 패시베이션막(52) 위에 형성되며 제1 도전형을 가지는 제1 도전형 영역(20)과, 반도체 기판(160)의 타면 쪽에서 제2 패시베이션막(54) 위에 형성되며 제2 도전형을 가지는 제2 도전형 영역(30)과, 제1 도전형 영역(20)에 전기적으로 연결되는 제1 전극(42)과, 제2 도전형 영역(30)에 전기적으로 연결되는 제2 전극(44)을 포함할 수 있다. 이를 좀더 상세하게 설명한다. Referring to FIG. 1, the solar cell 150 according to the present exemplary embodiment includes a semiconductor substrate 160 including a base region 110 and a first substrate formed on one surface (eg, a front surface) of the semiconductor substrate 160. The first passivation film 52, the second passivation film 54 formed on the other surface (eg, the back surface) of the semiconductor substrate 160, and the first passivation film 52 formed on one surface of the semiconductor substrate 160. And a first conductivity type region 20 having a first conductivity type, a second conductivity type region 30 formed on the second passivation film 54 on the other side of the semiconductor substrate 160, and having a second conductivity type. The first electrode 42 may be electrically connected to the first conductive region 20, and the second electrode 44 may be electrically connected to the second conductive region 30. This is explained in more detail.
반도체 기판(160)은 제1 또는 제2 도전형 도펀트를 상대적으로 낮은 도핑 농도로 포함하여 제1 또는 제2 도전형을 가지는 베이스 영역(110)을 포함할 수 있다. 베이스 영역(110)은 제1 또는 제2 도전형 도펀트를 포함하는 단일 결정질 반도체(예를 들어, 단일 단결정 또는 다결정 반도체, 일 예로, 단결정 또는 다결정 실리콘, 특히 단결정 실리콘)로 구성될 수 있다. 이와 같이 결정성이 높아 결함이 적은 베이스 영역(110) 또는 반도체 기판(160)을 기반으로 한 태양 전지(150)는 전기적 특성이 우수하다. 이때, 본 실시예에서는 반도체 기판(160)은 추가적인 도핑 등에 의하여 형성되는 도핑 영역을 구비하지 않는 베이스 영역(110)만으로 구성될 수 있다. 이에 의하여 도핑 영역에 의한 반도체 기판(160)의 패시베이션 특성 저하를 방지할 수 있다. The semiconductor substrate 160 may include the base region 110 having the first or second conductivity type by including the first or second conductivity type dopant at a relatively low doping concentration. The base region 110 may be composed of a single crystalline semiconductor (eg, a single monocrystalline or polycrystalline semiconductor, for example, monocrystalline or polycrystalline silicon, in particular monocrystalline silicon) including a first or second conductivity type dopant. The solar cell 150 based on the base region 110 or the semiconductor substrate 160 having high crystallinity and fewer defects has excellent electrical characteristics. In this case, in the present exemplary embodiment, the semiconductor substrate 160 may include only the base region 110 without the doped region formed by additional doping or the like. As a result, degradation of the passivation characteristic of the semiconductor substrate 160 due to the doped region can be prevented.
그리고 반도체 기판(160)의 전면 및 후면에는 반사를 최소화할 수 있는 반사 방지 구조가 형성될 수 있다. 일 예로, 반사 방지 구조로 피라미드 등의 형태의 요철을 가지는 텍스쳐링(texturing) 구조를 구비할 수 있다. 반도체 기판(160)에 형성된 텍스쳐링 구조는 반도체의 특정한 결정면(예를 들어, (111)면)을 따라 형성된 외면을 가지는 일정한 형상(일 예로, 피라미드 형상))을 가질 수 있다. 이와 같은 텍스쳐링에 의해 반도체 기판(160)의 전면 등에 요철이 형성되어 표면 거칠기가 증가되면, 반도체 기판(160) 내부로 입사되는 광의 반사율을 낮춰 광 손실을 최소화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 반도체 기판(160)의 일면에만 텍스처링 구조가 형성되거나, 반도체 기판(160)의 전면 및 후면에 텍스처링 구조가 형성되지 않을 수 있다. In addition, antireflection structures may be formed on the front and rear surfaces of the semiconductor substrate 160 to minimize reflection. For example, the antireflection structure may include a texturing structure having irregularities in the form of a pyramid or the like. The texturing structure formed on the semiconductor substrate 160 may have a predetermined shape (eg, pyramid shape) having an outer surface formed along a specific crystal surface (eg, a (111) surface) of the semiconductor. If concavities and convexities are formed on the front surface of the semiconductor substrate 160 by such texturing and the surface roughness is increased, the light loss may be minimized by lowering the reflectance of the light incident into the semiconductor substrate 160. However, the present invention is not limited thereto, and the texturing structure may be formed only on one surface of the semiconductor substrate 160, or the texturing structure may not be formed on the front and rear surfaces of the semiconductor substrate 160.
반도체 기판(160)의 전면 위에는 제1 패시베이션막(52)이 형성(일 예로, 접촉)되고, 반도체 기판(160)의 후면 위에는 제2 패시베이션막(54)이 형성(일 예로, 접촉)된다. 이에 의하여 패시베이션 특성을 향상할 수 있다. 이때, 제1 및 제2 패시베이션막(52, 54)은 반도체 기판(160)의 전면 및 후면에 각기 전체적으로 형성될 수 있다. 이에 따라 우수한 패시베이션 특성을 가지면서 별도의 패터닝 없이 쉽게 형성될 수 있다. 캐리어가 제1 또는 제2 패시베이션막(52, 54)을 통과하여 제1 또는 제2 도전형 영역(20, 30)에 전달되므로, 제1 및 제2 패시베이션막(52, 54)의 각각의 두께는 제1 도전형 영역(20) 및 제2 도전형 영역(30) 각각의 두께보다 작을 수 있다. The first passivation film 52 is formed (eg, contacted) on the front surface of the semiconductor substrate 160, and the second passivation film 54 is formed (eg, contacted) on the back surface of the semiconductor substrate 160. Thereby, the passivation characteristic can be improved. In this case, the first and second passivation layers 52 and 54 may be formed entirely on the front and rear surfaces of the semiconductor substrate 160, respectively. Accordingly, it can be easily formed without additional patterning while having excellent passivation characteristics. Since the carrier passes through the first or second passivation film 52, 54 to the first or second conductivity type regions 20, 30, the thickness of each of the first and second passivation films 52, 54, respectively. May be smaller than the thickness of each of the first conductivity type region 20 and the second conductivity type region 30.
일 예로, 제1 및 제2 패시베이션막(52, 54)이 진성 비정질 반도체(예를 들어, 진성 비정질 실리콘(i-a-Si))층으로 이루어질 수 있다. 그러면, 제1 및 제2 패시베이션막(52, 54)이 반도체 기판(160)과 동일한 반도체 물질을 포함하여 유사한 특성을 가지기 때문에 패시베이션 특성을 좀더 효과적으로 향상할 수 있다. 이에 의하여 패시베이션 특성을 크게 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 제1 및/또는 제2 패시베이션막(52, 54)이 진성 비정질 실리콘 탄화물(i-a-SiCx)층 또는 진성 비정질 실리콘 산화물(i-a-SiOx)층을 포함할 수도 있다. 이에 의하면 넓은 에너지 밴드갭에 의한 효과가 향상될 수 있으나, 패시베이션 특성은 진성 비정질 실리콘(i-a-Si)층을 포함하는 경우보다 다소 낮을 수 있다. For example, the first and second passivation layers 52 and 54 may be formed of intrinsic amorphous semiconductor (eg, intrinsic amorphous silicon (i-a-Si)) layers. Then, since the first and second passivation films 52 and 54 have similar characteristics including the same semiconductor material as the semiconductor substrate 160, the passivation characteristics can be more effectively improved. Thereby, the passivation characteristic can be improved significantly. However, the present invention is not limited thereto. Accordingly, the first and / or second passivation films 52 and 54 may include an intrinsic amorphous silicon carbide (i-a-SiCx) layer or an intrinsic amorphous silicon oxide (i-a-SiOx) layer. According to this, the effect due to the wide energy band gap can be improved, but the passivation characteristics may be slightly lower than the case of including an intrinsic amorphous silicon (i-a-Si) layer.
제1 패시베이션막(52) 위에는 제1 도전형 도펀트를 반도체 기판(160)보다 높은 도핑 농도로 포함하는 제1 도전형 영역(20)이 위치(일 예로, 접촉)할 수 있다. 그리고 제2 패시베이션막(54) 위에는 제1 도전형과 반대되는 제2 도전형을 가지는 제2 도전형 도펀트를 반도체 기판(160)보다 높은 도핑 농도로 포함하는 제2 도전형 영역(30)이 위치(일 예로, 접촉)할 수 있다. 제1 및 제2 패시베이션막(52, 54)이 각기 제1 및 제2 도전형 영역(20, 30)에 접촉하면, 캐리어 전달 경로를 단축하고 구조를 단순화할 수 있다. The first conductive region 20 including the first conductive dopant at a higher doping concentration than the semiconductor substrate 160 may be positioned (eg, contacted) on the first passivation layer 52. In addition, a second conductivity type region 30 including a second conductivity type dopant having a second conductivity type opposite to the first conductivity type at a higher doping concentration than the semiconductor substrate 160 is positioned on the second passivation layer 54. (Eg, contact). When the first and second passivation films 52 and 54 respectively contact the first and second conductive regions 20 and 30, the carrier transfer path may be shortened and the structure may be simplified.
제1 도전형 영역(20) 및 제2 도전형 영역(30)이 반도체 기판(160)과 별개로 형성되므로, 반도체 기판(160) 위에서 쉽게 형성될 수 있도록 반도체 기판(160)과 다른 물질 및/또는 결정 구조를 가질 수 있다. Since the first conductivity type region 20 and the second conductivity type region 30 are formed separately from the semiconductor substrate 160, a material different from the semiconductor substrate 160 and / or can be easily formed on the semiconductor substrate 160. Or a crystal structure.
예를 들어, 제1 도전형 영역(20) 및 제2 도전형 영역(30) 각각은 증착 등의 다양한 방법에 의하여 쉽게 제조될 수 있는 비정질 반도체 등에 제1 또는 제2 도전형 도펀트를 도핑하여 형성될 수 있다. 그러면 제1 도전형 영역(20) 및 제2 도전형 영역(30)이 간단한 공정에 의하여 쉽게 형성될 수 있다. For example, each of the first conductivity type region 20 and the second conductivity type region 30 is formed by doping the first or second conductivity type dopant to an amorphous semiconductor that can be easily manufactured by various methods such as deposition. Can be. Then, the first conductivity type region 20 and the second conductivity type region 30 can be easily formed by a simple process.
일 예로, 반도체 기판(160)이 제1 도전형을 가질 수 있다. 그러면, 제1 도전형 영역(20)이 반도체 기판(160)과 동일한 도전형을 가지면서 높은 도핑 농도를 가지는 전면 전계 영역을 구성하고, 제2 도전형 영역(30)이 반도체 기판(160)과 반대되는 도전형을 가져 에미터 영역을 구성할 수 있다. 그러면, 에미터 영역인 제2 도전형 영역(30)이 반도체 기판(160)의 후면에 위치하여 전면으로의 광 흡수를 방해하지 않으므로 충분한 두께를 가질 수 있다. 그리고 전면 전계 영역인 제1 도전형 영역(20)은 광전 변환에 직접 관여하지 않으며 반도체 기판(160)의 전면에 위치하여 전면으로의 광 흡수에 관계되므로 제2 도전형 영역(30)보다 얇은 두께로 형성할 수 있다. 이에 의하여 제1 도전형 영역(20)에 의한 광 손실을 최소화할 수 있다. For example, the semiconductor substrate 160 may have a first conductivity type. Then, the first conductivity type region 20 has the same conductivity type as the semiconductor substrate 160 and constitutes a front surface electric field region having a high doping concentration, and the second conductivity type region 30 is formed of the semiconductor substrate 160. It is possible to construct the emitter region with the opposite conductivity type. Then, the second conductivity type region 30, which is an emitter region, may be located at the rear side of the semiconductor substrate 160 and thus may have a sufficient thickness since it does not interfere with light absorption to the front side. The first conductivity type region 20, which is the front electric field region, is not directly involved in photoelectric conversion and is located at the front surface of the semiconductor substrate 160 and is thinner than the second conductivity type region 30 because it relates to light absorption toward the front surface. It can be formed as. As a result, light loss caused by the first conductivity type region 20 may be minimized.
제1 또는 제2 도전형 도펀트로 사용되는 p형 도펀트로는 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 3족 원소를 들 수 있고, n형 도펀트로는 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소를 들 수 있다. 이 외에도 다양한 도펀트가 제1 또는 제2 도전형 도펀트로 사용될 수 있다. Examples of the p-type dopant used as the first or second conductivity type dopant include group III elements such as boron (B), aluminum (Al), gallium (Ga), and indium (In). Group 5 elements, such as phosphorus (P), arsenic (As), bismuth (Bi), and antimony (Sb), are mentioned. In addition, various dopants may be used as the first or second conductivity type dopants.
일 예로, 반도체 기판(160) 및 제1 도전형 영역(20)이 n형을 가질 수 있고, 제2 도전형 영역(30)이 p형을 가질 수 있다. 이에 의하면, 반도체 기판(160)이 n형을 가져 캐리어의 수명(life time)이 우수할 수 있다. 일 예로 반도체 기판(160)과 제1 도전형 영역(20)이 n형 도펀트로 인(P)을 포함할 수 있고, 제2 도전형 영역(30)이 p형 도펀트로 보론(B)을 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 도전형이 p형이고 제2 도전형이 n형일 수도 있다. For example, the semiconductor substrate 160 and the first conductivity-type region 20 may have an n-type, and the second conductivity-type region 30 may have a p-type. As a result, the semiconductor substrate 160 may have an n-type, so that a life time of the carrier may be excellent. For example, the semiconductor substrate 160 and the first conductivity type region 20 may include phosphorus (P) as an n-type dopant, and the second conductivity type region 30 may include boron (B) as a p-type dopant. can do. However, the present invention is not limited thereto, and the first conductivity type may be p type and the second conductivity type may be n type.
본 실시예에서 제1 도전형 영역(20) 및 제2 도전형 영역(30)은 각기 제1 또는 제2 도전형 도펀트를 구비하는 비정질 실리콘(a-Si)을 포함할 수 있다. 일 예로, 제1 및 제2 도전형 영역(20, 30)이 각기 제1 또는 제2 도전형 도펀트를 구비하는 비정질 실리콘층으로 이루어질 수 있다. 이에 의하면 제1 및 제2 도전형 영역(20, 30)이 반도체 기판(160) 및 제1 및 제2 패시베이션층(52, 54)과 동일한 반도체 물질(즉, 실리콘)을 포함하여 반도체 기판(160)과 유사한 특성을 가질 수 있다. 이에 의하여 이에 의하여 캐리어의 이동이 좀더 효과적으로 이루어지고 안정적인 구조를 구현할 수 있다. 또한, 제1 패시베이션층(52) 및 제1 도전형 영역(20)을 동일한 장치(일 예로, 증착 장치) 내에서 원료 기체만을 변경하면서 연속적으로 수행되는 인-시츄(in-situ) 공정에 의하여 형성할 수 있고, 제2 패시베이션층(54) 및 제2 도전형 영역(30)을 동일한 장치 내에서 연료 기체만을 변경하면서 연속적으로 수행되는 인-시츄 공정에 의하여 형성할 수 있다. 이에 의하여 제조 공정을 단순화할 수 있다. In the present exemplary embodiment, the first conductivity type region 20 and the second conductivity type region 30 may include amorphous silicon (a-Si) each having a first or second conductivity type dopant. For example, the first and second conductivity- type regions 20 and 30 may each be formed of an amorphous silicon layer having a first or second conductivity type dopant. Accordingly, the first and second conductivity- type regions 20 and 30 include the same semiconductor material (ie, silicon) as the semiconductor substrate 160 and the first and second passivation layers 52 and 54. It can have similar characteristics as). As a result, the carrier can be more effectively moved and a stable structure can be realized. In addition, the first passivation layer 52 and the first conductivity-type region 20 may be successively performed by an in-situ process which is performed while changing only the source gas in the same apparatus (eg, a deposition apparatus). The second passivation layer 54 and the second conductivity-type region 30 can be formed by an in-situ process which is performed continuously while changing only the fuel gas in the same apparatus. This can simplify the manufacturing process.
본 실시예에서는 제1 및 제2 도전형 영역(20, 30)의 역할 및 요구되는 특성을 고려하여 이에 적합한 특성을 가지도록 제1 및 제2 도전형 영역(20, 30)이 서로 다른 도핑 프로파일을 가지도록 형성한다. 이를 도 1과 함께 도 2를 참조하여 상세하게 설명한다. In the present exemplary embodiment, the doping profiles of the first and second conductive regions 20 and 30 are different from each other in consideration of the role and required characteristics of the first and second conductive regions 20 and 30. Form to have. This will be described in detail with reference to FIG. 2 together with FIG. 1.
도 2는 본 발명의 일 실시예에 따른 태양 전지의 제1 및 제2 도전형 영역(20, 30)의 도핑 프로파일이다. 도 2의 (a)에는 제1 도전형 영역(20)의 제1 도핑 프로파일(PF1)을, (b)에는 제2 도전형 영역(30)의 제2 도핑 프로파일(PF2)을 도시하였고, 도 2의 (a) 및 (b)에서 y축에서 동일한 위치에서는 동일한 도핑 농도를 가진다. 2 is a doping profile of the first and second conductivity type regions 20 and 30 of a solar cell according to one embodiment of the invention. 2A illustrates a first doping profile PF1 of the first conductivity type region 20 and (b) illustrates a second doping profile PF2 of the second conductivity type region 30. In (a) and (b) of 2, they have the same doping concentration at the same position on the y axis.
도 2를 참조하면, 반도체 기판(160)의 전면에 위치하며 반도체 기판(160)과 동일한 도전형을 가지는 제1 도전형 영역(20)이 반도체 기판(160)을 향하면서 제1 도전형 도펀트의 도핑 농도가 단계적으로 감소하는 계단 형상을 가지는 제1 도핑 프로파일(PF1)을 가진다. 그리고 반도체 기판(160)의 후면에 위치하며 반도체 기판(160)과 다른 도전형을 가지는 제2 도전형 영역(30)이 반도체 기판(160)을 향하면서 제2 도전형 도펀트의 도핑 농도가 점진적으로 감소하는 점진적 형상을 가지는 제2 도핑 프로파일(PF2)을 가진다. 상술한 도핑 프로파일은 다양한 분석법에 의하여 분석될 수 있는데, 예를 들어, 이차 이온 질량 분석법(SIMS)(일 예로, 비행시간형 이차 이온 질량 분석법(TOF-SIMS)) 등으로 분석될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 분석법, 분석 장치 등이 사용될 수 있다. Referring to FIG. 2, the first conductivity type region 20, which is located in front of the semiconductor substrate 160 and has the same conductivity type as the semiconductor substrate 160, faces the semiconductor substrate 160. The first doping profile PF1 has a step shape in which the doping concentration decreases in stages. The doping concentration of the second conductivity type dopant is gradually increased while the second conductivity type region 30 positioned on the rear surface of the semiconductor substrate 160 and having a different conductivity type from the semiconductor substrate 160 faces the semiconductor substrate 160. It has a second doping profile PF2 having a decreasing progressive shape. The aforementioned doping profile may be analyzed by various analytical methods, for example, secondary ion mass spectrometry (SIMS) (eg, time-of-flight secondary ion mass spectrometry (TOF-SIMS)). However, the present invention is not limited thereto, and various analytical methods and analysis devices may be used.
이에 따라 광전 변환에 직접 기여하는 pn 접합을 구성하는 제2 도전형 영역(30)에서는 제2 도전형 도펀트의 도핑 농도가 원하는 다수 캐리어(제2 도전형이 p형인 경우 정공, n형인 경우 전자)의 이동을 방해하지 않도록 점진적 형상을 가지는 제1 도핑 프로파일(PF1)을 가질 수 있다. 이에 의하여 다수 캐리어가 제2 도전형 영역(30)을 통하여 원활하게 이동할 수 있다. 반면, pn 접합과 직접 관련되지 않으며 전계 영역만을 형성하는 제1 도전형 영역(20)에서는 제1 도전형 도펀트의 도핑 농도가 원하지 않는 소수 캐리어(제1 도전형이 n형인 경우 정공, p형인 경우 전자)의 이동을 차단하는 계단 형상의 제2 도핑 프로파일(PF2)을 가질 수 있다. 그러면, 계단 형상에 의한 도핑 농도 차이가 제1 도전형 영역(20)에서 소수 캐리어의 배리어 역할을 하여 소수 캐리어를 차단할 수 있다. Accordingly, in the second conductivity type region 30 constituting the pn junction that directly contributes to photoelectric conversion, the majority carrier having a desired doping concentration of the second conductivity type dopant (holes when the second conductivity type is p-type and electrons when n type) It may have a first doping profile PF1 having a gradual shape so as not to interfere with the movement of. As a result, the plurality of carriers may smoothly move through the second conductivity type region 30. On the other hand, in the first conductivity type region 20 which is not directly related to the pn junction and forms only the electric field region, the doping concentration of the first conductivity type dopant is undesired minority carriers (in the case where the first conductivity type is n-type, hole or p type Electron) may have a stepped second doping profile PF2 that blocks movement. Then, the doping concentration difference due to the step shape may serve as a barrier of the minority carriers in the first conductivity type region 20 to block the minority carriers.
좀더 구체적으로, 계단 형상의 제1 도핑 프로파일(PF1)에서는 실질적으로 균일한 도핑 농도를 가지는 균일 도핑 구간(UD11, UD12)이 복수로 존재할 수 있다. 참조로, 균일 도핑 구간(UD11, UD12)은 제1 도전형 영역(20)의 두께의 적어도 5% 이상의 두께를 가지는 부분에서 제1 도전형 도펀트의 도핑 농도 차이가 10% 이내인 구간을 의미할 수 있다. 그리고 서로 다른 균일 도핑 구간(UD11, UD12)에서 도핑 농도 차이가 1 X 10 19/cm 3 이상일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 균일 도핑 구간(UD11, UD12)로 여겨지는 두께 및 도핑 농도 차이 등이 이와 다를 수 있다. 또한, 실질적으로 균일한 도핑 농도를 가지는 부분이 일정한 도핑 농도 단차를 가진다고 인식될 수 있는 경우라면, 서로 다른 균일 도핑 구간(UD11, UD12)으로 판단될 수 있다. More specifically, in the stepped first doping profile PF1, a plurality of uniform doping sections UD11 and UD12 having a substantially uniform doping concentration may exist. For reference, the uniform doping sections UD11 and UD12 may refer to sections in which a difference in doping concentration of the first conductivity type dopant is within 10% in a portion having a thickness of at least 5% or more of the thickness of the first conductivity type region 20. Can be. The doping concentration difference may be greater than or equal to 1 × 10 19 / cm 3 in different uniform doping intervals UD11 and UD12. However, the present invention is not limited thereto. Accordingly, the thickness, the doping concentration difference, and the like, which are regarded as the uniform doping intervals UD11 and UD12, may be different. In addition, if a portion having a substantially uniform doping concentration may be recognized as having a constant doping concentration step, it may be determined as different uniform doping intervals UD11 and UD12.
도 2에서는 제1 도핑 프로파일(PF1)이 제1 전극(42)에 인접하는 표면 부근에 위치하며 제1 도핑 농도(C11)를 가지는 제1 균일 도핑 구간(UD11) 및 제1 도핑 농도(C11)보다 낮은 제2 도핑 농도(C12)를 가지는 제2 균일 도핑 구간(UD12)을 구비하는 것을 예시하였다. 그러나 제1 도핑 프로파일(PF1)은 세 개 이상의 균일 도핑 구간(UD11, UD12)을 구비할 수도 있다. 기존에는 태양 전지(특히, 도전형 영역이 반도체 기판의 일부를 구성하는 도핑 영역인 경우)에서는 이러한 계단 형상의 도핑 프로파일은 패시베이션 특성이 저하되어 좋지 않은 것으로 인식되어 사용하고 있지 않다. 반면, 본 실시예에서는 제1 도전형 영역(20)이 반도체 기판(160)과 별개로 형성되며 제1 패시베이션층(52)에 의하여 패시베이션 특성을 가질 수 있으므로, 광전 변환에 직접 관여하지 않는 제1 도전형 영역(20)의 제1 도핑 프로파일(PF1)을 계단 형상으로 하여 소수 캐리어 이동을 효과적으로 차단한 것이다. In FIG. 2, the first uniform doping period UD11 and the first doping concentration C11 where the first doping profile PF1 is positioned near the surface adjacent to the first electrode 42 and have the first doping concentration C11. It is illustrated that the second uniform doping interval UD12 has a lower second doping concentration C12. However, the first doping profile PF1 may have three or more uniform doping sections UD11 and UD12. Conventionally, in a solar cell (particularly, when a conductive region is a doped region constituting a part of a semiconductor substrate), such a stepped doping profile is not recognized because it is deteriorated because passivation characteristics are not used. In contrast, in the present embodiment, since the first conductivity type region 20 is formed separately from the semiconductor substrate 160 and may have passivation characteristics by the first passivation layer 52, the first conductivity type region 20 does not directly participate in photoelectric conversion. The first doping profile PF1 of the conductive region 20 is stepped to effectively block the minority carrier movement.
그리고 제2 도전형 영역(30)의 점진적 형상의 제2 도핑 프로파일(PF2)에서는 반도체 기판(160)을 향하면서 제2 도전형 도펀트의 도핑 농도가 계속하여 감소하는 형상을 가지는 구간(선형적 감소(linearly degraded) 구간)(LD2)을 가질 수 있다. 좀더 구체적으로는, 제2 전극(44)에 인접하는 표면 부근에 균일한 도핑 농도(C21)을 가지는 하나의 균일 도핑 구간(UD2)을 구비하되 균일 도핑 구간(UD2)의 경계로부터 반도체 기판(160)을 향하면서 도핑 농도가 선형적으로 감소하는 형상을 가지는 선형적 감소 구간(LD2)을 구비할 수 있다. 선형적 감소 구간(LD2)에서는 최고 도핑 농도인 도핑 농도(C21)로부터 반도체 기판(160) 또는 제2 패시베이션막(54)의 경계에서 최저 도핑 농도(C23)까지 점진적으로 또는 선형적으로 도핑 농도가 감소할 수 있다. In the gradual shape of the second doping profile PF2 of the second conductivity type region 30, a section having a shape in which the doping concentration of the second conductivity type dopant continues to decrease toward the semiconductor substrate 160 is linearly reduced. (linearly degraded) section (LD2). More specifically, the semiconductor substrate 160 is provided with one uniform doping section UD2 having a uniform doping concentration C21 near the surface adjacent to the second electrode 44 but from the boundary of the uniform doping section UD2. May have a linear reduction section LD2 having a shape in which the doping concentration linearly decreases. In the linear reduction period LD2, the doping concentration is gradually or linearly increased from the highest doping concentration C21 to the lowest doping concentration C23 at the boundary of the semiconductor substrate 160 or the second passivation film 54. May decrease.
참조로, 균일 도핑 구간(UD2)은 제2 도전형 영역(30)의 두께의 적어도 5% 이상의 두께를 가지는 부분에서 제2 도전형 도펀트의 도핑 농도 차이가 10% 이내인 구간을 의미할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 균일 도핑 구간(UD2)로 여겨지는 두께 및 도핑 농도 차이 등이 이와 다를 수 있다. 이때, 도핑 농도가 반드시 선형 형상으로 감소하여야 하는 것은 아니며 감소하는 기울기 등이 다소 변하더라도 균일 도핑 구간이 존재하지 않는 경우라면 점진적 형상 또는 선형적 감소 형상으로 판단될 수 있다. 또한, 반도체 기판(160)을 향하면서 도핑 농도가 일부 상승하는 구간이 있더라도 오차 범위 이내라면 점진적 형상 또는 선형적 감소 형상을 가질 수 있다.For reference, the uniform doping section UD2 may mean a section in which a difference in doping concentration of the second conductivity type dopant is within 10% in a portion having a thickness of at least 5% or more of the thickness of the second conductivity type region 30. . However, the present invention is not limited thereto, and the thickness and the doping concentration difference, which are regarded as the uniform doping interval UD2, may be different. In this case, the doping concentration is not necessarily reduced to a linear shape, and even if the decreasing slope is slightly changed, if the uniform doping interval does not exist, it may be determined as a progressive shape or a linear reduced shape. In addition, even if there is a section in which the doping concentration is partially increased toward the semiconductor substrate 160, it may have a gradual shape or a linear decrease shape if it is within an error range.
이때, 제1 도전형 영역(20)의 고농도 도핑 부분에 해당하는 제1 도핑 프로파일(PF1)의 제1 균일 도핑 구간(UD11)의 제1 도핑 농도(C11)(일 예로, 평균 도핑 농도)(즉, 최고 도핑 농도)보다 제2 도전형 영역(30)의 고농도 도핑 부분에 해당하는 제2 도핑 프로파일(PF2)의 균일 도핑 구간(UD2)의 도핑 농도(C21)(일 예로, 평균 도핑 농도)(즉, 최고 도핑 농도)가 더 높을 수 있다. 이와 같이 제2 도전형 영역(30)의 표면 부근에서의 도핑 농도 또는 최고 도핑 농도를 상대적으로 크게 하여 pn 접합을 형성하는 제2 도전형 영역(30)에서 필요한 캐리어가 제2 전극(44)을 통하여 낮은 저항으로 원활하게 이동할 수 있다. 그리고 제1 도전형 영역(20)에서는 표면 부근에서의 도핑 농도 또는 최고 도핑 농도가 높으면 캐리어의 수명(life time)이 저하될 수 있으며 입사되는 광이 손실될 수 있으므로, 이를 상대적으로 작게 하여 캐리어의 수명 저하, 광 손실 등을 최소화할 수 있다. In this case, the first doping concentration C11 (for example, the average doping concentration) of the first uniform doping section UD11 of the first doping profile PF1 corresponding to the high concentration doping portion of the first conductivity type region 20 ( That is, the doping concentration C21 (for example, the average doping concentration) of the uniform doping interval UD2 of the second doping profile PF2 corresponding to the high concentration doping portion of the second conductivity type region 30 rather than the highest doping concentration. (Ie, the highest doping concentration) may be higher. As such, the carrier required in the second conductivity-type region 30 forming the pn junction by relatively increasing the doping concentration or the highest doping concentration near the surface of the second conductivity-type region 30 forms the second electrode 44. It can move smoothly with low resistance. In the first conductivity type region 20, when the doping concentration or the highest doping concentration in the vicinity of the surface is high, the life time of the carrier may be reduced and incident light may be lost. It can minimize lifespan degradation and light loss.
그리고 제1 도핑 프로파일(PF1)의 제1 균일 도핑 구간(UD11)의 제1 도핑 농도(C11)(일 예로, 평균 도핑 농도)와 제2 균일 도핑 구간(UD12)의 제2 도핑 농도(C12)(일 예로, 평균 도핑 농도) 차이인 제1 도핑 농도 차이(D1)보다 제2 균일 도핑 구간(UD12)의 제2 도핑 농도(C12)(일 예로, 평균 도핑 농도)와 최저 도핑 농도(C13)의 차이인 제2 도핑 농도 차이(D2)가 더 클 수 있다. 여기서, 최저 도핑 농도(C13)는 제1 도전형 영역(20)에서 가장 낮은 도핑 농도 또는 제1 패시베이션막(52)과의 경계 부근에서의 도핑 농도를 의미할 수 있다. 또는, 제1 도핑 프로파일(PF1)의 제2 균일 도핑 구간(UD12)의 제2 도핑 농도(C21)(일 예로, 평균 도핑 농도)보다 제2 도핑 프로파일(PF2)의 선형적 감소 구간(LD2)의 평균 도핑 농도가 더 낮을 수 있다. 그러면, 제2 균일 도핑 구간(UD12)의 도핑 농도(C21)가 상대적으로 높아 소수 캐리어의 이동을 차단하는 효과를 최대화할 수 있다. The first doping concentration C11 (eg, average doping concentration) of the first uniform doping period UD11 of the first doping profile PF1 and the second doping concentration C12 of the second uniform doping period UD12 The second doping concentration C12 (eg, the average doping concentration) and the lowest doping concentration C13 of the second uniform doping interval UD12 is greater than the first doping concentration difference D1, which is a difference between the average doping concentrations D1. The second doping concentration difference D2 may be greater than. Here, the lowest doping concentration C13 may mean the lowest doping concentration in the first conductivity type region 20 or a doping concentration near the boundary with the first passivation layer 52. Alternatively, the linear reduction period LD2 of the second doping profile PF2 is greater than the second doping concentration C21 (eg, the average doping concentration) of the second uniform doping period UD12 of the first doping profile PF1. The average doping concentration of may be lower. Then, the doping concentration C21 of the second uniform doping period UD12 is relatively high, thereby maximizing the effect of blocking the movement of minority carriers.
일 예로, 제1 패시베이션막(52)에서 제1 도전형 도펀트의 도핑 농도 또는 제2 패시베이션막(54)에서 제2 도전형 도펀트의 도핑 농도가 5 X 10 16 내지 6 X 10 18/cm 3으로 진성 비정질 실리콘이라고 판단되는 정도로 서로 동일한 수준일 수 있다. 제1 도핑 프로파일(PF1)에서 제1 균일 도핑 구간(UD11)의 제1 도핑 농도(C11)가 4 X 10 20 내지 8 X 10 20/cm 3일 수 있고, 제2 균일 도핑 구간(UD12)의 제2 도핑 농도(C12)가 9 X 10 19 내지 3 X 10 20/cm 3일 수 있다. 그리고 제2 도핑 프로파일(PF2)에서 균일 도핑 구간(UD2)의 도핑 농도(C21)가 9 X 10 20 내지 3 X 10 21/cm 3일 수 있고, 선형적 감소 구간(LD2)의 도핑 농도는 균일 도핑 구간(UD2)의 도핑 농도(C21)로부터 제2 패시베이션막(54)에 인접한 부분에서의 최저 도핑 농도(C23)까지 점진적(일 예로, 선형적)으로 감소할 수 있다. 그러나 볼 발명이 이에 한정되는 것은 아니며 제1 및 제2 패시베이션막(52, 54), 제1 및 제2 도전형 영역(20, 30)의 각 구간(UD11, UD12, UD2, LD2)의 도핑 농도 등의 구체적인 값은 다양한 값을 가질 수 있다. For example, the doping concentration of the first conductivity type dopant in the first passivation film 52 or the doping concentration of the second conductivity type dopant in the second passivation film 54 is 5 × 10 16 to 6 × 10 18 / cm 3 . It may be at the same level with each other to the extent that it is determined to be intrinsic amorphous silicon. In the first doping profile PF1, the first doping concentration C11 of the first uniform doping period UD11 may be 4 × 10 20 to 8 × 10 20 / cm 3 , and the second uniform doping period UD12 may be The second doping concentration C12 may be 9 × 10 19 to 3 × 10 20 / cm 3 . The doping concentration C21 of the uniform doping section UD2 in the second doping profile PF2 may be 9 × 10 20 to 3 × 10 21 / cm 3 , and the doping concentration of the linear reducing section LD2 is uniform. It may gradually decrease (eg, linearly) from the doping concentration C21 of the doping section UD2 to the lowest doping concentration C23 in the portion adjacent to the second passivation layer 54. However, the invention of the ball is not limited thereto, and the doping concentration of each of the sections UD11, UD12, UD2, and LD2 of the first and second passivation layers 52 and 54 and the first and second conductivity- type regions 20 and 30 is not limited thereto. Specific values such as and the like may have various values.
상술한 제1 및 제2 도핑 프로파일(PF1, PF2)은 제조 공정(일 예로, 증착 공정) 중에 다양한 공정 조건(원료 가스의 종류 및 비율, 증착 속도 등)에 의하여 구현할 수 있다. 예를 들어, 증착 후에 열처리를 통하여 좀더 쉽게 원하는 형상의 프로파일을 형성할 수 있다. 일 예로, 제1 도전형 영역(20)이 제1 도전형 도펀트로 n형 도펀트인 인(P)를 포함하고, 제2 도전형 영역(30)이 제2 도전형 도펀트로 p형 도펀트인 보론(B)을 포함하는 경우에는, 증착 후에 열처리하면서 상대적으로 적은 원자 크기를 가지는 보론이 반도체 기판(160)을 향하는 방향으로 쉽게 확산하면서 상술한 선형적 감소 형상의 제2 도핑 프로파일(PF2)을 형성하고 상대적으로 큰 원자 크기를 가지는 인이 상대적으로 덜 확산하여 계단 형상의 제1 도핑 프로파일(PF1)을 좀더 쉽게 형성할 수 있다. The above-described first and second doping profiles PF1 and PF2 may be implemented by various process conditions (type and ratio of raw material gas, deposition rate, etc.) during a manufacturing process (for example, a deposition process). For example, it is possible to form a profile of a desired shape more easily through heat treatment after deposition. For example, the first conductive region 20 includes phosphorus (P), which is an n-type dopant as the first conductive dopant, and the second conductive region 30 is a p-type dopant as the second conductive dopant. In the case of (B), the boron having a relatively small atomic size easily diffuses in the direction toward the semiconductor substrate 160 during the heat treatment after deposition, thereby forming the above-described linear doping profile PF2. In addition, phosphorus having a relatively large atomic size diffuses relatively less to more easily form a stepped first doping profile PF1.
본 실시예에서, 제1 도전형 영역(20)에서 제1 균일 도핑 구간(UD11)의 두께보다 제2 균일 도핑 구간(UD12)의 두께가 크고, 제2 도전형 영역(30)에서 균일 도핑 구간(UD2)의 두께보다 선형적 감소 구간(LD2)의 두께가 클 수 있다. 그리고 제1 도전형 영역(20)의 제1 균일 도핑 구간(UD11)의 두께보다 제2 도전형 영역(30)에서 균일 도핑 구간(UD2)의 두께가 더 클 수 있다. 이는 제1 및 제2 도전형 영역(20, 30), 그리고 이에 포함된 각 구간(UD11, UD12, UD2, LD2) 등의 역할, 효과 등을 고려하여 태양 전지(150)의 효율을 최대화하기 위한 것이나, 본 발명이 이에 한정되는 것은 아니다. In the present embodiment, the thickness of the second uniformly doped section UD12 is greater than the thickness of the first uniformly doped section UD11 in the first conductive region 20, and the uniformly doped section in the second conductive region 30. The thickness of the linear reduction section LD2 may be greater than the thickness of UD2. In addition, the thickness of the uniformly doped section UD2 may be greater in the second conductivity type region 30 than the thickness of the first uniformly doped section UD11 of the first conductivity type region 20. This is to maximize the efficiency of the solar cell 150 in consideration of the roles and effects of the first and second conductivity- type regions 20 and 30 and each of the sections UD11, UD12, UD2, and LD2 included therein. However, the present invention is not limited thereto.
다시 도 1을 참조하면, 제1 도전형 영역(20) 위에는 이에 전기적으로 연결되는 제1 전극(42)이 위치(일 예로, 접촉)하고, 제2 도전형 영역(30) 위에는 이에 전기적으로 연결되는 제2 전극(44)이 위치(일 예로, 접촉)한다. Referring back to FIG. 1, a first electrode 42 electrically connected thereto is positioned (eg, contacted) on the first conductive region 20, and electrically connected to the second conductive region 30. The second electrode 44 is positioned (for example, in contact).
제1 전극(42)은, 제1 도전형 영역(20) 위에 위치하는 제1 투명 전극층(420), 그리고 제1 투명 전극층(420) 위에 위치하는 제1 금속 전극층(420)을 포함할 수 있다. 제1 금속 전극층(420)의 적어도 일부 위에는 다른 태양 전지(150) 또는 외부 회로와의 연결을 위한 리본, 배선재, 인터커넥터 등이 접합될 수 있다. The first electrode 42 may include a first transparent electrode layer 420 positioned on the first conductivity type region 20, and a first metal electrode layer 420 positioned on the first transparent electrode layer 420. . On at least a portion of the first metal electrode layer 420, a ribbon, a wiring material, an interconnector, or the like for connection with another solar cell 150 or an external circuit may be bonded.
여기서, 제1 투명 전극층(420)은 제1 도전형 영역(20) 위에서 전체적으로 형성(일 예로, 접촉)될 수 있다. 전체적으로 형성된다고 함은, 빈 공간 또는 빈 영역 없이 제1 도전형 영역(20)의 전체를 덮는 것뿐만 아니라, 불가피하게 일부 부분이 형성되지 않는 경우를 포함할 수 있다. 이와 같이 제1 투명 전극층(420)이 제1 도전형 영역(20) 위에 전체적으로 형성되면, 원하는 캐리어가 제1 투명 전극층(420)을 통하여 쉽게 제1 금속 전극층(422)까지 도달할 수 있어, 수평 방향에서의 저항을 줄일 수 있다. 비정질 반도체층 등으로 구성되는 제1 도전형 영역(20)의 결정성이 상대적으로 낮아 캐리어의 이동도(mobility)가 낮을 수 있으므로, 제1 투명 전극층(420)을 구비하여 캐리어가 수평 방향으로 이동할 때의 저항을 저하시키는 것이다. Here, the first transparent electrode layer 420 may be entirely formed (eg, contacted) on the first conductivity type region 20. The overall formation may include not only covering the entirety of the first conductivity-type region 20 without an empty space or an empty region, but inevitably when some portions are not formed. As such, when the first transparent electrode layer 420 is entirely formed on the first conductivity type region 20, a desired carrier can easily reach the first metal electrode layer 422 through the first transparent electrode layer 420, thereby horizontally. The resistance in the direction can be reduced. Since the crystallinity of the first conductivity type region 20 formed of an amorphous semiconductor layer or the like may be relatively low, the mobility of the carrier may be low, and thus, the carrier may be moved in a horizontal direction with the first transparent electrode layer 420. It is to lower the resistance.
이와 같이 제1 투명 전극층(420)이 제1 도전형 영역(20) 위에서 전체적으로 형성되므로 광을 투과할 수 있는 물질(투과성 물질)로 구성될 수 있다. 일 예로, 제1 투명 전극층(420)은 인듐-틴 산화물(indium tin oxide, ITO), 알루미늄-아연 산화물(aluminum zinc oxide, AZO), 보론-아연 산화물(boron zinc oxide, BZO), 인듐-텅스텐 산화물(indium tungsten oxide, IWO) 및 인듐-세슘 산화물(indium cesium oxide, ICO) 중 적어도 하나를 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 투명 전극층(420) 그 외의 다양한 물질을 포함할 수 있다. As such, since the first transparent electrode layer 420 is entirely formed on the first conductivity type region 20, the first transparent electrode layer 420 may be formed of a material (transparent material) that may transmit light. For example, the first transparent electrode layer 420 may be formed of indium tin oxide (ITO), aluminum zinc oxide (AZO), boron zinc oxide (BZO), and indium tungsten. It may include at least one of an oxide (indium tungsten oxide, IWO) and indium cesium oxide (ICO). However, the present invention is not limited thereto, and the first transparent electrode layer 420 may include various other materials.
이때, 본 실시예의 제1 투명 전극층(420)은 상술한 물질을 주요 물질로 하면서 수소를 포함할 수 있다. 이와 같이 제1 투명 전극층(420)이 수소를 포함하면 전자 또는 정공의 이동도(mobility)가 개선될 수 있으며 투과도가 향상될 수 있다.In this case, the first transparent electrode layer 420 of the present embodiment may include hydrogen while using the above-described material as a main material. As such, when the first transparent electrode layer 420 includes hydrogen, mobility of electrons or holes may be improved, and transmittance may be improved.
제1 투명 전극층(420) 위에 위치하는 금속을 주요 물질(가장 많은 양으로 포함되는 물질)로 포함하여 캐리어 수집 효율, 저항 저감 등의 특성을 향상할 수 있다. 금속으로는 전도성을 제공하는 다양한 물질, 예를 들어, 은(Ag), 알루미늄(Al), 구리(Cu), 또는 주석(Sn) 등을 사용할 수 있다. 이때, 제1 금속 전극층(422)은 금속 이외에도 가교 수지, 용매 등을 더 포함하는 페이스트를 도포하고 소성하여 형성할 수 있다. 다만, 제1 금속 전극층(422)에 파이어 스루(fire-through)가 요구되지 않으므로 제1 금속 전극층(422)이 유리 프릿을 포함하지 않을 수 있다. The metal located on the first transparent electrode layer 420 may be included as a main material (the material included in the largest amount) to improve characteristics such as carrier collection efficiency and resistance reduction. As the metal, various materials providing conductivity may be used, for example, silver (Ag), aluminum (Al), copper (Cu), tin (Sn), or the like. In this case, the first metal electrode layer 422 may be formed by applying and baking a paste including a crosslinked resin, a solvent, and the like in addition to the metal. However, since fire-through is not required for the first metal electrode layer 422, the first metal electrode layer 422 may not include the glass frit.
이와 같이 제1 금속 전극층(422)은 금속을 포함하여 광의 입사를 방해할 수 있으므로 쉐이딩 손실(shading loss)를 최소화할 수 있도록 일정한 패턴을 가질 수 있다. 이에 의하여 제1 금속 전극층(422)이 형성되지 않은 부분으로 광이 입사할 수 있도록 한다. 예를 들어, 제1 금속 전극층(422)은 제1 방향으로 연장되며 서로 평행하게 위치하는 복수의 핑거 라인과, 제1 방향과 교차(일 예로, 직교)하는 제2 방향(도면의 세로 방향)으로 형성되어 제1 핑거 라인에 전기적으로 연결되는 버스바를 포함할 수 있다. 일 예로, 배선재 등은 버스바 위에 일대일 대응하도록 부착 또는 연결될 수 있다. As such, since the first metal electrode layer 422 may contain metal, the first metal electrode layer 422 may have a predetermined pattern to minimize shading loss. As a result, light may be incident to a portion where the first metal electrode layer 422 is not formed. For example, the first metal electrode layer 422 extends in a first direction and is located in parallel with each other, and a second direction crossing the first direction (eg, orthogonal) and a second direction (vertical direction in the drawing). It may include a bus bar formed to be electrically connected to the first finger line. For example, the wiring member or the like may be attached or connected to the bus bar in a one-to-one correspondence.
여기서, 제1 전극 금속층(422)의 두께가 제1 투명 전극층(420)의 두께보다 클 수 있다. 이는 제1 투명 전극층(420)은 전체적으로 형성되어 전기적 통로를 형성하는 정도로 형성되면 충분하고, 제1 금속 전극층(422)은 전기 저항 등을 고려하여 충분한 두께를 가지는 것이 좋기 때문이다. Here, the thickness of the first electrode metal layer 422 may be greater than the thickness of the first transparent electrode layer 420. This is because it is sufficient that the first transparent electrode layer 420 is formed as a whole to form an electrical passage, and the first metal electrode layer 422 may have a sufficient thickness in consideration of electrical resistance and the like.
이와 유사하게 본 실시예에서 제2 전극(44)은 제2 투명 전극층(440) 및 제2 금속 전극층(442)을 포함할 수 있다. 제2 전극(44)이 제2 도전형 영역(30) 위에 위치한다는 점을 제외하고는 제2 전극(44)의 제2 투명 전극층(440) 및 제2 금속 전극층(442) 의 역할, 물질, 형상, 두께 등은 제1 전극(42)의 제1 투명 전극층(420) 및 제1 금속 전극층(422)의 역할, 물질, 형상, 두께 등과 동일하므로 이에 대한 설명이 그대로 적용될 수 있다. 그리고 제2 금속 전극층(442)은 핑거 라인 및 버스바를 구비할 수 있다. 이때, 제1 금속 전극층(422)의 버스바와 제2 금속 전극층(442)의 버스바는 서로 동일한 개수로 형성될 수 있다. 제1 금속 전극층(422)의 핑거 라인 및 제2 금속 전극층(422)의 핑거 라인은 동일한 폭, 피치 및/또는 개수를 가질 수도 있고, 서로 다른 폭, 피치 및/또는 개수를 가질 수도 있다. Similarly, in the present embodiment, the second electrode 44 may include the second transparent electrode layer 440 and the second metal electrode layer 442. The role of the second transparent electrode layer 440 and the second metal electrode layer 442 of the second electrode 44 except that the second electrode 44 is positioned over the second conductivity-type region 30, a material, Shape, thickness, and the like are the same as the role, material, shape, thickness, etc. of the first transparent electrode layer 420 and the first metal electrode layer 422 of the first electrode 42, and thus descriptions thereof may be applied. The second metal electrode layer 442 may include a finger line and a bus bar. In this case, the bus bars of the first metal electrode layer 422 and the bus bars of the second metal electrode layer 442 may be formed in the same number. The finger lines of the first metal electrode layer 422 and the finger lines of the second metal electrode layer 422 may have the same width, pitch and / or number, or may have different widths, pitches and / or numbers.
그러나 본 발명이 이에 한정되는 것은 아니며 제1 및 제2 투명 전극층(420, 440) 또는 제1 및 제2 금속 전극층(422, 442)은 다양한 물질, 형상, 두께 등을 가질 수 있다. 그리고 제1 및 제2 금속 전극층(422, 442)이 서로 다른 형상을 가질 수도 있다. However, the present invention is not limited thereto, and the first and second transparent electrode layers 420 and 440 or the first and second metal electrode layers 422 and 442 may have various materials, shapes, and thicknesses. The first and second metal electrode layers 422 and 442 may have different shapes.
이와 같이 본 실시예에서는 태양 전지(150)의 제1 및 제2 금속 전극층(422, 442)이 일정한 패턴을 가져 태양 전지(150)가 반도체 기판(160)의 전면 및 후면으로 광이 입사될 수 있는 양면 수광형(bi-facial) 구조를 가진다. 이에 의하여 태양 전지(150)에서 사용되는 광량을 증가시켜 태양 전지(150)의 효율 향상에 기여할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 제2 금속 전극층(442)이 반도체 기판(160)의 후면 쪽에서 전체적으로 형성되는 구조를 가지는 것도 가능하다. As described above, in the present exemplary embodiment, the first and second metal electrode layers 422 and 442 of the solar cell 150 have a predetermined pattern, so that the solar cell 150 may enter the front and rear surfaces of the semiconductor substrate 160. It has a double-sided bi-facial structure. As a result, the amount of light used in the solar cell 150 may be increased, thereby contributing to the improvement of the efficiency of the solar cell 150. However, the present invention is not limited thereto. Accordingly, the second metal electrode layer 442 may have a structure in which the second metal electrode layer 442 is formed entirely on the rear side of the semiconductor substrate 160.
상술한 본 실시예에 따른 태양 전지(150)에서는, 반도체 기판(160)과 다른 도전형을 가지는 제2 도전형 영역(30)이 반도체 기판(160)을 향하면서 점진적으로 감소하는 제2 도핑 프로파일(PF2)을 가져 제2 도전형 영역(30)의 다수 캐리어가 안정적으로 이동할 수 있다. 그리고 반도체 기판(160)과 동일한 도전형을 가지는 제1 도전형 영역(20)이 계단 형상의 제1 도핑 프로파일(PF1)을 가져 제1 도전형 영역(20)의 소수 캐리어의 이동을 차단하여 재결합(recombination)을 저감할 수 있다. 즉, 광전 변환에 직접 기여하는 pn 접합을 구성하는 제2 도전형 영역(30)에서의 다수 캐리어의 이동을 원활하게 하면서 제1 도전형 영역(20)에서의 소수 캐리어의 이동을 차단하여 개방 전압을 향상할 수 있다. 일 예로, 동일한 도핑 프로파일을 가지는 경우에 비하여 개방 전압을 약 0.5% 정도 향상할 수 있다. 이에 따라 태양 전지(150)의 효율을 향상할 수 있다. In the solar cell 150 according to the present exemplary embodiment, the second doping profile in which the second conductivity-type region 30 having a conductivity type different from that of the semiconductor substrate 160 gradually decreases toward the semiconductor substrate 160. A plurality of carriers in the second conductivity type region 30 can be stably moved with PF2. In addition, the first conductivity type region 20 having the same conductivity type as the semiconductor substrate 160 has a stepped first doping profile PF1 to block movement of minority carriers in the first conductivity type region 20, thereby recombining. (recombination) can be reduced. In other words, the smoothing of the movement of the majority carriers in the second conductivity-type region 30 constituting the pn junction directly contributing to the photoelectric conversion while blocking the movement of minority carriers in the first conductivity-type region 20 to open voltage Can improve. For example, compared to the case of having the same doping profile, the open voltage may be improved by about 0.5%. Accordingly, the efficiency of the solar cell 150 can be improved.
이때, 전면(前面)에 위치하는 제1 도전형 영역(20)의 최고 도핑 농도인 제1 도핑 농도(C11)보다 후면에 위치하는 제2 도전형 영역(30)의 최고 도핑 농도인 도핑 농도(C21)를 더 크게 하여, 상대적으로 광이 많이 입사되는 쪽에 위치한 제1 도전형 영역(20)에서의 광의 흡수를 최소화하면서 제2 도전형 영역(30)과 제2 전극(44) 사이의 컨택 저항을 저감할 수 있다. 이때, pn 접합을 형성하는 제2 도전형 영역(30)과 제2 전극(44) 사이의 컨택 저항을 저감하여 다수 캐리어의 이동을 좀더 원활하게 할 수 있다. 그리고 제1 도전형 영역(20)에 포함되는 제1 및 제2 균일 도핑 구간(UD11, UD12)에서 제2 균일 도핑 구간(UD2)의 농도를 상대적으로 높게 하여 소수 캐리어의 이동을 차단하는 효과를 효과적으로 향상할 수 있다. 이에 의하여 충밀도를 향상할 수 있는데, 일 예로, 충밀도를 약 0.5% 향상할 수 있다. 이에 따라 태양 전지(150)의 효율을 향상할 수 있다. In this case, the doping concentration which is the highest doping concentration of the second conductivity-type region 30 located behind the first doping concentration C11 which is the highest doping concentration of the first conductivity-type region 20 located on the front surface ( C21 is made larger so that the contact resistance between the second conductivity type region 30 and the second electrode 44 is minimized while minimizing the absorption of light in the first conductivity type region 20 located on the side where light is relatively incident. Can be reduced. In this case, the contact resistance between the second conductivity-type region 30 and the second electrode 44 forming the pn junction may be reduced to smoothly move the multiple carriers. In addition, in the first and second uniform doping sections UD11 and UD12 included in the first conductivity type region 20, the concentration of the second uniform doping section UD2 is relatively high to block the movement of minority carriers. Can be effectively improved. As a result, it is possible to improve the filling, for example, the filling can be improved by about 0.5%. Accordingly, the efficiency of the solar cell 150 can be improved.
상술한 바에 따른 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다. Features, structures, effects, and the like as described above are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. In addition, the features, structures, effects, and the like illustrated in the embodiments may be combined or modified with respect to other embodiments by those skilled in the art to which the embodiments belong. Therefore, contents related to such combinations and modifications should be construed as being included in the scope of the present invention.

Claims (12)

  1. 반도체 기판; Semiconductor substrates;
    상기 반도체 기판의 일면 위에 위치하는 제1 패시베이션막; A first passivation layer on one surface of the semiconductor substrate;
    상기 반도체 기판의 타면 위에 위치하는 제2 패시베이션막; A second passivation film on the other surface of the semiconductor substrate;
    상기 반도체 기판의 일면 쪽에서 상기 제1 패시베이션막 위에 위치하며 제1 도전형을 가지는 제1 도전형 영역; A first conductivity type region positioned on the first passivation layer on one surface of the semiconductor substrate and having a first conductivity type;
    상기 반도체 기판의 타면 쪽에서 상기 제2 패시베이션막 위에 위치하며 상기 제1 도전형과 반대되는 제2 도전형을 가지는 제2 도전형 영역; A second conductivity type region located on the other side of the semiconductor substrate on the second passivation layer and having a second conductivity type opposite to the first conductivity type;
    상기 제1 도전형 영역에 전기적으로 연결되는 제1 전극; 및 A first electrode electrically connected to the first conductivity type region; And
    상기 제1 도전형 영역에 전기적으로 연결되는 제2 전극 A second electrode electrically connected to the first conductivity type region
    을 포함하고,Including,
    상기 제1 도전형 영역은 상기 반도체 기판을 향하면서 도핑 농도가 단계적으로 감소하는 계단 형상을 가지는 제1 도핑 프로파일을 가지고, The first conductivity type region has a first doping profile having a step shape in which the doping concentration decreases in steps toward the semiconductor substrate,
    상기 제2 도전형 영역은 상기 반도체 기판을 향하면서 도핑 농도가 점진적으로 감소하는 점진적 형상을 가지는 제2 도핑 프로파일을 가지는 태양 전지. And the second conductivity type region has a second doping profile having a gradual shape in which the doping concentration gradually decreases toward the semiconductor substrate.
  2. 제1항에 있어서,The method of claim 1,
    상기 반도체 기판이 상기 제1 도전형 영역과 동일하고 상기 제2 도전형 영역과 반대되는 상기 제1 도전형을 가지는 태양 전지. And the semiconductor substrate has the first conductivity type that is the same as the first conductivity type region and opposite the second conductivity type region.
  3. 제1항에 있어서, The method of claim 1,
    상기 제1 도전형 영역이 상기 태양 전지의 전면(前面) 쪽에 위치하고, The first conductivity type region is located on the front side of the solar cell,
    상기 제2 도전형 영역이 상기 태양 전지의 후면 쪽에 위치하는 태양 전지. And the second conductivity type region is on the rear side of the solar cell.
  4. 제1항에 있어서, The method of claim 1,
    상기 제1 도핑 프로파일은 상기 제1 전극에 인접하는 표면 부근에 위치하며 제1 도핑 농도를 가지는 제1 균일 도핑 구간 및 상기 제1 도핑 농도보다 낮은 제2 도핑 농도를 가지는 제2 균일 도핑 구간을 포함하고, The first doping profile includes a first uniform doping section having a first doping concentration and a second uniform doping section having a first doping concentration located near the surface adjacent to the first electrode. and,
    상기 제2 도핑 프로파일은 상기 제2 전극에 인접하는 표면 부근에 위치하는 하나의 균일 도핑 구간 및 상기 반도체 기판을 향하면서 도핑 농도가 선형적으로 감소하는 선형적 감소 구간을 구비하는 태양 전지. And the second doping profile has one uniform doping section located near the surface adjacent to the second electrode and a linear reduction section where the doping concentration linearly decreases toward the semiconductor substrate.
  5. 제4항에 있어서, The method of claim 4, wherein
    상기 제1 도핑 프로파일의 상기 제1 도핑 농도보다 상기 제2 도핑 프로파일의 상기 균일 도핑 구간의 도핑 농도가 더 높은 태양 전지. And a doping concentration of the uniformly doped section of the second doping profile is higher than the first doping concentration of the first doping profile.
  6. 제4항에 있어서, The method of claim 4, wherein
    상기 제1 도핑 프로파일에서, 상기 제1 도핑 농도와 상기 제2 도핑 농도의 차이인 제1 도핑 농도 차이보다 상기 제2 도핑 농도와 최저 도핑 농도의 차이인 제2 도핑 농도 차이가 더 큰 태양 전지. And wherein in the first doping profile, the second doping concentration difference that is the difference between the second doping concentration and the lowest doping concentration is greater than the first doping concentration difference that is the difference between the first and second doping concentrations.
  7. 제4항에 있어서, The method of claim 4, wherein
    상기 제1 도핑 프로파일의 상기 제2 균일 도핑 구간의 평균 도핑 농도보다 상기 제2 도핑 프로파일의 상기 선형적 감소 구간의 평균 도핑 농도가 더 낮은 태양 전지. And a lower average doping concentration of the linearly decreasing interval of the second doping profile than an average doping concentration of the second uniform doping interval of the first doping profile.
  8. 제4항에 있어서, The method of claim 4, wherein
    상기 제1 도핑 프로파일에서 상기 제1 균일 도핑 구간의 도핑 농도가 4 X 10 20 내지 8 X 10 20/cm 3이고, 상기 제2 균일 도핑 구간의 도핑 농도가 9 X 10 19 내지 3 X 10 20/cm 3이며, The doping concentration of the first uniform doping section in the first doping profile is 4 X 10 20 to 8 X 10 20 / cm 3 , and the doping concentration of the second uniform doping section is 9 X 10 19 to 3 X 10 20 / cm 3 ,
    상기 제2 도핑 프로파일에서 균일 도핑 구간의 도핑 농도가 8 X 10 20 내지 3 X 10 21/cm 3인 태양 전지. The doping concentration of the uniform doping interval in the second doping profile is a solar cell of 8 X 10 20 to 3 X 10 21 / cm 3 .
  9. 제4항에 있어서, The method of claim 4, wherein
    상기 제1 도전형 영역에서 상기 제1 균일 도핑 구간의 두께보다 상기 제2 균일 도핑 구간의 두께가 크고, The thickness of the second uniform doping section is greater than the thickness of the first uniform doping section in the first conductivity type region,
    상기 제2 도전형 영역에서 상기 균일 도핑 구간의 두께보다 상기 선형적 감소 구간의 두께가 큰 태양 전지. The thickness of the linear reduction section is greater than the thickness of the uniform doping section in the second conductivity type region.
  10. 제4항에 있어서, The method of claim 4, wherein
    상기 제1 도전형 영역의 상기 제1 균일 도핑 구간의 두께보다 상기 제2 도전형 영역에서 상기 균일 도핑 구간의 두께가 더 큰 태양 전지. The solar cell of claim 1, wherein the thickness of the uniformly doped region in the second conductive region is greater than the thickness of the first uniformly doped region in the first conductive region.
  11. 제1항에 있어서, The method of claim 1,
    상기 반도체 기판 및 상기 제1 도전형 영역이 제1 도전형 도펀트로 인(P)을 포함하고, The semiconductor substrate and the first conductivity type region include phosphorus (P) as a first conductivity type dopant,
    상기 제2 도전형 영역이 제2 도전형 도펀트로 보론(B)을 포함하는 태양 전지. And said second conductivity type region comprises boron (B) as a second conductivity type dopant.
  12. 제1항에 있어서, The method of claim 1,
    상기 제1 도전형 영역은 제1 도전형 도펀트를 포함하는 비정질 실리콘을 포함하고, Wherein the first conductivity type region comprises amorphous silicon comprising a first conductivity type dopant,
    상기 제2 도전형 영역은 제2 도전형 도펀트를 포함하는 비정질 실리콘을 포함하고, The second conductivity type region comprises amorphous silicon comprising a second conductivity type dopant,
    상기 제1 패시베이션막은 진성 비정질 실리콘을 포함하고, The first passivation film includes intrinsic amorphous silicon,
    상기 제2 패시베이션막은 진성 비정질 실리콘을 포함하는 태양 전지. The second passivation film is a solar cell containing intrinsic amorphous silicon.
PCT/KR2019/004806 2018-05-09 2019-04-22 Solar cell WO2019216570A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180053117A KR20190128860A (en) 2018-05-09 2018-05-09 Solar cell
KR10-2018-0053117 2018-05-09

Publications (1)

Publication Number Publication Date
WO2019216570A1 true WO2019216570A1 (en) 2019-11-14

Family

ID=68468210

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/004806 WO2019216570A1 (en) 2018-05-09 2019-04-22 Solar cell

Country Status (2)

Country Link
KR (1) KR20190128860A (en)
WO (1) WO2019216570A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115000243A (en) * 2022-05-27 2022-09-02 中国科学院电工研究所 Preparation method of crystalline silicon heterojunction solar cell

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100084012A1 (en) * 2008-10-02 2010-04-08 Commissariat A L'energie Atomique Heterojunction photovoltaic cell with dual doping and method of manufacture
KR20130048948A (en) * 2011-11-03 2013-05-13 현대중공업 주식회사 Bi-facial solar cell and method for fabricating the same
US20150349180A1 (en) * 2014-05-30 2015-12-03 David D. Smith Relative dopant concentration levels in solar cells
KR20160010198A (en) * 2014-07-18 2016-01-27 엘지전자 주식회사 Solar cell and method for manufacturing the same
KR20170073480A (en) * 2015-12-18 2017-06-28 엘지전자 주식회사 Solar cell and method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100084012A1 (en) * 2008-10-02 2010-04-08 Commissariat A L'energie Atomique Heterojunction photovoltaic cell with dual doping and method of manufacture
KR20130048948A (en) * 2011-11-03 2013-05-13 현대중공업 주식회사 Bi-facial solar cell and method for fabricating the same
US20150349180A1 (en) * 2014-05-30 2015-12-03 David D. Smith Relative dopant concentration levels in solar cells
KR20160010198A (en) * 2014-07-18 2016-01-27 엘지전자 주식회사 Solar cell and method for manufacturing the same
KR20170073480A (en) * 2015-12-18 2017-06-28 엘지전자 주식회사 Solar cell and method for manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115000243A (en) * 2022-05-27 2022-09-02 中国科学院电工研究所 Preparation method of crystalline silicon heterojunction solar cell
CN115000243B (en) * 2022-05-27 2023-11-21 中国科学院电工研究所 Preparation method of crystalline silicon heterojunction solar cell

Also Published As

Publication number Publication date
KR20190128860A (en) 2019-11-19

Similar Documents

Publication Publication Date Title
EP3509112B1 (en) Solar cell and method for manufacturing the same
WO2010140740A1 (en) Solar cell and method of manufacturing the same
KR101889775B1 (en) Solar cell and method for manufacturing the smae
WO2010013972A2 (en) Solar cell and method for manufacturing the same
WO2010150943A1 (en) Solar cell and method of manufacturing the same
EP3327793B1 (en) Solar cell and method of manufacturing the same
KR20140135881A (en) Solar cell and method for manufacturing the same
WO2011021755A1 (en) Solar cell
KR101130196B1 (en) Solar cell
KR101838278B1 (en) Solar cell
WO2012102470A1 (en) Solar cell apparatus and method for manufacturing the same
KR20120137821A (en) Solar cell
KR20140126819A (en) Solar cell
KR101702953B1 (en) Solar cell and method for manufacturing the same
WO2011129503A1 (en) Solar cell and method for manufacturing the same
KR20160149067A (en) Solar cell module
WO2019216570A1 (en) Solar cell
KR102317141B1 (en) Solar cell
KR102053140B1 (en) Solar cell
KR102336219B1 (en) Solar cell and method for manufacturing the same
WO2011004937A1 (en) Solar cell and method of manufacturing the same
WO2017142380A1 (en) Solar cell and method for preparing same
WO2013058611A1 (en) Solar cell and method of fabricating the same
KR20150035189A (en) Solar cell
KR20160097919A (en) Solar cell

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19798862

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19798862

Country of ref document: EP

Kind code of ref document: A1