WO2019176052A1 - 集積回路及び光受信器 - Google Patents

集積回路及び光受信器 Download PDF

Info

Publication number
WO2019176052A1
WO2019176052A1 PCT/JP2018/010220 JP2018010220W WO2019176052A1 WO 2019176052 A1 WO2019176052 A1 WO 2019176052A1 JP 2018010220 W JP2018010220 W JP 2018010220W WO 2019176052 A1 WO2019176052 A1 WO 2019176052A1
Authority
WO
WIPO (PCT)
Prior art keywords
light receiving
receiving element
integrated circuit
capacitor
capacitive
Prior art date
Application number
PCT/JP2018/010220
Other languages
English (en)
French (fr)
Inventor
俊英 岡
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to US16/956,948 priority Critical patent/US11444581B2/en
Priority to JP2018538782A priority patent/JP6448873B1/ja
Priority to PCT/JP2018/010220 priority patent/WO2019176052A1/ja
Priority to CN201880091070.9A priority patent/CN111837333A/zh
Publication of WO2019176052A1 publication Critical patent/WO2019176052A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/087—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with IC amplifier blocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/186—Indexing scheme relating to amplifiers the ground, reference potential being controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier

Definitions

  • the present application relates to an integrated circuit including a capacitive element for an external light receiving element.
  • a transimpedance amplifier that amplifies a weak current signal received by a light receiving element such as a photodiode and converts it into a voltage signal.
  • Some integrated circuits in which such a transimpedance amplifier for optical communication is formed include a low-pass filter for removing noise from a bias voltage of a photodiode (for example, Patent Document 1 and Non-Patent Document 1). .
  • the low-pass filter mounted on the integrated circuit in which the transimpedance amplifier is formed and the photodiode connected to the integrated circuit are used, for example, as shown in FIGS. 15 and 18 of Non-Patent Document 1.
  • the low-pass filter mounted on the integrated circuit is easy to use as a noise removal filter because the low-pass filter can be disposed near the light receiving element.
  • Non-Patent Document 1 shows an example in which an avalanche photodiode is connected to a transimpedance amplifier.
  • an external capacitive element is connected to the anode of an avalanche photodiode instead of an internal capacitive element.
  • the withstand voltage of the capacitive element in the low-pass filter mounted on the integrated circuit in which the transimpedance amplifier is formed is determined by the semiconductor manufacturing process of the integrated circuit. For this reason, even if the capacitive element mounted on the integrated circuit in which the transimpedance amplifier is formed can be used with a bias voltage of the photodiode of about several volts, it cannot be applied to the bias voltage of the avalanche photodiode reaching 20 to 30V. It was.
  • the technique disclosed in this specification is to obtain an integrated circuit equipped with a low-pass filter that can be applied to both the bias voltage of a photodiode and an avalanche photodiode.
  • An example of an integrated circuit disclosed in this specification is an integrated circuit that is formed on a semiconductor substrate and converts a current signal input from an external light receiving element into a voltage signal.
  • the integrated circuit includes an amplifier that amplifies a current signal from the light receiving element and converts it into a voltage signal, and a low-pass filter that filters a bias voltage applied to the light receiving element.
  • the low-pass filter has a resistor and a capacitive series body in which a plurality of capacitive elements are connected in series.
  • the resistor of the low-pass filter has one end connected to a power supply terminal to which a bias voltage is input, and the other end connected to an input end of the capacitor series body and a bias application electrode to which a bias voltage of the light receiving element is applied.
  • each of a connection end and an output end between two capacitive elements connected in series is connected to a capacitance terminal to which a ground potential serving as a reference for a bias voltage is selectively connected.
  • the example integrated circuit disclosed in this specification can be applied to both the bias voltage of the photodiode and the avalanche photodiode because the capacitance value of the mounted low-pass filter can be changed.
  • FIG. 1 is a diagram illustrating a circuit configuration of an optical receiver and an integrated circuit according to Embodiment 1.
  • FIG. It is sectional drawing of the capacitive element of FIG. It is a figure which shows the 1st example of a capacitance value change in the integrated circuit of FIG. It is a figure which shows the 2nd example of a capacitance value change in the integrated circuit of FIG.
  • FIG. 4 is a diagram illustrating a circuit configuration of an optical receiver and an integrated circuit according to a second embodiment. It is a figure which shows the example of a capacitance value change in the integrated circuit of FIG.
  • FIG. 1 is a diagram illustrating a circuit configuration of the optical receiver and the integrated circuit according to the first embodiment.
  • FIG. 2 is a cross-sectional view of the capacitive element of FIG.
  • An optical receiver 60 that receives an optical signal transmitted through an optical fiber includes a light receiving element 9 that receives the optical signal and outputs a current signal, and an integrated circuit 50 that converts the current signal input from the light receiving element 9 into a voltage signal. It has.
  • the integrated circuit 50 amplifies a weak current signal received by the light receiving element 9 and transforms it into a voltage signal, and a low-pass filter for removing noise of the bias voltage Vbias supplied to the light receiving element 9.
  • a filter 10, power supply terminals 7 a, 7 b, 7 c, light receiving element connection terminals 5 a, 5 b connected to the light receiving element 9, a plurality of capacitance terminals 6 a, 6 b, 6 c to 6 n, and an output terminal 8 are provided.
  • the low-pass filter 10 includes a capacitive series body 3 in which a resistor 2 and a plurality of capacitive elements 4a, 4b, 4c, 4d to 4n are connected in series.
  • the connection point between the resistor 2 and the series body input terminal which is one end of the capacitor series body 3 is connected to the light receiving element connection terminal 5a, and each connection point of the capacitor element of the capacitor series body 3 and the other of the capacitor series body 3
  • the serial body output terminal which is one end, is connected to the capacitor terminals 6a, 6b, 6c to 6n, respectively.
  • One end of the resistor 2 is connected to the power supply terminal 7 b connected to the power supply 11 b, and the other end is connected to the series body input end of the capacitive series body 3.
  • the light receiving element 9 is, for example, an avalanche photodiode (APD).
  • the anode of the light receiving element 9 is connected to the transimpedance amplifier 1 through the light receiving element connection terminal 5b.
  • the cathode (bias application electrode) of the light receiving element 9 is connected to the low pass filter 10 via the light receiving element connection terminal 5a, that is, connected to the connection point between the resistor 2 of the low pass filter 10 and the series body input terminal of the capacitive series body 3. Has been.
  • the transimpedance amplifier 1 is supplied with a ground potential (GND potential) as a reference potential from the power supply terminal 7c, and is supplied with the voltage Vcc from the power supply 11a connected to the power supply terminal 7a.
  • the transimpedance amplifier 1 outputs from the output terminal 8 an output signal obtained by amplifying a weak current signal of the light receiving element 9 input via the light receiving element connection terminal 5b and converting it into a voltage signal.
  • 1 shows an example in which the capacitive elements 4a, 4b, 4c, 4d to 4n are connected in series in the order closer to the cathode of the light receiving element 9. In FIG.
  • One end of the capacitive element 4a is connected to the cathode side of the light receiving element 9, and the other end is connected to the capacitive element 4b and the capacitive terminal 6a. Both ends after the capacitive element 4b are connected to the capacitive terminal. Both ends of the capacitive element 4b are connected to the capacitive terminals 6a and 6b, and both ends of the capacitive element 4c are connected to the capacitive terminals 6b and 6c.
  • the capacitive element between the capacitive element 4d and the capacitive element 4n and the capacitive terminal between the capacitive terminal 6c and the capacitive terminal 6n are omitted. Note that 4 is used as the reference symbol for the capacitive element, and 4a, 4b, 4c, 4d to 4n are used for distinction.
  • the symbol of the capacitor terminal is generally 6 and 6a, 6b, and 6c to 6n are used for distinction.
  • the integrated circuit 50 is formed on the semiconductor substrate 21, and the light receiving element connection terminals 5a and 5b, the capacitor terminals 6a, 6b, 6c to 6n, the power supply terminals 7a, 7b, and 7c, and the output terminal 8 are connected with wires, for example. It is a wire bond pad.
  • the light receiving element 9 may be an avalanche photodiode or a PIN photodiode.
  • Capacitance element 4 is, for example, a MIM (Metal Insulator Metal) type capacitor.
  • FIG. 2 shows a capacitive element 4 which is a MIM (Metal Insulator Metal) type capacitor.
  • the capacitive element 4 is formed above the semiconductor substrate 21 on which the transimpedance amplifier 1 is formed.
  • the capacitive element 4 includes a first electrode 22, a second electrode 23, and an insulating film 24 formed between the first electrode 22 and the second electrode 23, and another capacitive element 4 is formed by the insulating film 25.
  • Resistor 2 transimpedance amplifier 1 and the like.
  • Capacitance element 4 formed by a semiconductor manufacturing process such as an MIM type capacitor has a breakdown voltage determined by the semiconductor manufacturing process of integrated circuit 50.
  • the effective voltage value applied to the individual capacitive elements 4 is reduced by connecting a plurality of capacitive elements 4 in series. Further, the capacitance value and the breakdown voltage of the capacitor series body 3 of the low-pass filter 10 can be arbitrarily changed by selecting the capacitor terminal 6 to be connected to the ground potential (GND potential), that is, to be grounded.
  • GND potential ground potential
  • FIG. 3 is a diagram showing a first capacitance value change example in the integrated circuit of FIG. 1
  • FIG. 4 is a diagram showing a second capacitance value change example in the integrated circuit of FIG.
  • the capacitance elements 4a, 4b, 4c, 4d to 4n have a capacitance value of C [F] and a breakdown voltage of Vrs [V].
  • the capacitance value of the capacitor series body 3 is C / n [F]
  • the withstand voltage of the capacitor series body 3 is nVrs [V]. It becomes.
  • the bias voltage Vbias applied to the capacitor series body 3 can be applied up to n times the withstand voltage of one capacitor element 4. Further, as shown in FIG. 4, if the capacitor 4a and the capacitor 4b connected to the capacitor 4b are grounded only, the capacitance value of the capacitor series body 3 is C [F], and the withstand voltage of the capacitor series body 3 is Vrs. [V]. In addition, the capacitance value of the capacitive element 4 is not limited to the same value, and may include different capacitance values.
  • the integrated circuit 50 according to the first embodiment uses a plurality of capacitive elements 4 formed in a semiconductor manufacturing process of a general semiconductor integrated circuit having a withstand voltage of about several volts, and bias of an avalanche photodiode reaching 20 to 30V.
  • a low-pass filter 10 applicable to the voltage is obtained.
  • the grounding capacitor terminal 6, for example, the wire bond pad can be switched by wire bonding, the photodiode and the avalanche photodiode have optimum capacitance values and withstand voltages.
  • the low-pass filter 10 can be used properly in the same integrated circuit.
  • the integrated circuit 50 is an integrated circuit that is formed on the semiconductor substrate 21 and converts a current signal input from the external light receiving element 9 into a voltage signal.
  • the integrated circuit 50 includes an amplifier (transimpedance amplifier 1) that amplifies the current signal from the light receiving element 9 and converts it into a voltage signal, and a low-pass filter 10 that filters the bias voltage Vbias applied to the light receiving element 9. Yes.
  • the low-pass filter 10 has a resistor 2 and a capacitive series body 3 in which a plurality of capacitive elements 4 are connected in series.
  • the capacitance series body 3 of the low-pass filter 10 is a capacitance to which a connection potential between two capacitance elements 4 connected in series and an output end are selectively connected to a ground potential (GND potential) serving as a reference for the bias voltage Vbias. Connected to terminal 6.
  • the integrated circuit 50 can change the capacitance value of the mounted low-pass filter 10 with such a configuration, it can be applied to both the bias voltage of the photodiode and the avalanche photodiode. It can be applied to both diodes and avalanche photodiodes.
  • the optical receiver 60 includes a light receiving element 9 that receives an optical signal and an integrated circuit 50 that converts a current signal input from the light receiving element 9 into a voltage signal.
  • the integrated circuit 50 is formed on the semiconductor substrate 21 and filters the amplifier (transimpedance amplifier 1) that amplifies the current signal from the light receiving element 9 and converts it into a voltage signal, and the bias voltage Vbias applied to the light receiving element 9.
  • a low-pass filter 10 has a resistor 2 and a capacitive series body 3 in which a plurality of capacitive elements 4 are connected in series.
  • the capacitance series body 3 of the low-pass filter 10 is a capacitance to which a connection potential between two capacitance elements 4 connected in series and an output end are selectively connected to a ground potential (GND potential) serving as a reference for the bias voltage Vbias. Connected to terminal 6.
  • the optical receiver 60 of the first embodiment can change the capacitance value of the mounted low-pass filter 10 with such a configuration, it can be applied to both the bias voltage of the photodiode and the avalanche photodiode. It can be applied to both photodiodes and avalanche photodiodes.
  • FIG. FIG. 5 is a diagram showing a circuit configuration of the optical receiver and the integrated circuit according to the second embodiment
  • FIG. 6 is a diagram showing an example of changing the capacitance value in the integrated circuit of FIG.
  • the optical receiver 60 and the integrated circuit 50 according to the second embodiment include one end of the capacitive element 4n located farthest from the cathode of the light receiving element 9 that is not connected to the other capacitive element 4, that is, the serial series of the capacitive series body 3.
  • the difference from the integrated circuit 50 of the first embodiment is that the output terminal is always grounded.
  • the serial output terminal of the capacitive series body 3 is always grounded through a through hole or the like.
  • the integrated circuit 50 according to the second embodiment replaces the capacitor terminal 6n to which the series body output terminal of the capacitor series body 3 according to the first embodiment is connected with a through hole, so that the area of one capacitor terminal, for example, 1 The area of the wire bond pad can be reduced, and the wire bonding process can be omitted. Even if the integrated circuit 50 of the second embodiment is grounded at the capacitor terminal 6 to which the connection point of the two capacitive elements 4 other than the series output terminal of the capacitive series body 3 is connected, there is no electrical influence.
  • 5 and 6 show an example in which the capacitor terminal 6n of FIG. 1 is deleted, the capacitor terminal 6n may be provided, and the capacitor terminal 6n may be always grounded through a through hole or the like. In this case, the wire bonding step of grounding the capacitor terminal 6n can be omitted.
  • the capacitance elements 4a, 4b, 4c, 4d to 4n have a capacitance value of C [F] and a breakdown voltage of Vrs [V].
  • the capacitance value of the capacitive series body 3 is C / n [F]
  • the capacitive series body 3 The breakdown voltage is nVrs [V]. Therefore, the bias voltage Vbias applied to the capacitor series body 3 can be applied up to n times the withstand voltage of one capacitor element 4. Further, as shown in FIG.
  • the capacitance value of the capacitor series body 3 is C [F]
  • the withstand voltage of the capacitor series body 3 is Vrs [ V].
  • the capacitance value of the capacitive element 4 is not limited to the same value, and may include different capacitance values.
  • the integrated circuit 50 of the second embodiment can change the capacitance value of the mounted low-pass filter 10 and is applied to both the bias voltage of the photodiode and the avalanche photodiode.
  • the light receiving element 9 can be applied to either a photodiode or an avalanche photodiode.
  • the integrated circuit 50 is an integrated circuit that is formed on the semiconductor substrate 21 and converts a current signal input from the external light receiving element 9 into a voltage signal.
  • the integrated circuit 50 includes an amplifier (transimpedance amplifier 1) that amplifies the current signal from the light receiving element 9 and converts it into a voltage signal, and a low-pass filter 10 that filters the bias voltage Vbias applied to the light receiving element 9. Yes.
  • the low-pass filter 10 has a resistor 2 and a capacitive series body 3 in which a plurality of capacitive elements 4 are connected in series.
  • One end of the resistor 2 of the low-pass filter 10 is connected to the power supply terminal 7b to which the bias voltage Vbias is input, and the other end is connected to the input terminal of the capacitive series body 3 and the bias application electrode to which the bias voltage Vbias of the light receiving element 9 is applied ( Connected to the cathode).
  • the capacitance series body 3 of the low-pass filter 10 is connected to a capacitance terminal 6 to which a ground potential (GND potential) serving as a reference of the bias voltage Vbias is selectively connected at each of connection ends between two capacitance elements 4 connected in series.
  • the output terminal is fixed to the ground potential (GND potential).
  • the integrated circuit 50 according to the second embodiment can change the capacitance value of the mounted low-pass filter 10 with such a configuration, it can be applied to both the bias voltage of the photodiode and the avalanche photodiode. It can be applied to both diodes and avalanche photodiodes.
  • the optical receiver 60 includes a light receiving element 9 that receives an optical signal and an integrated circuit 50 that converts a current signal input from the light receiving element 9 into a voltage signal.
  • the integrated circuit 50 is formed on the semiconductor substrate 21 and filters the amplifier (transimpedance amplifier 1) that amplifies the current signal from the light receiving element 9 and converts it into a voltage signal, and the bias voltage Vbias applied to the light receiving element 9.
  • a low-pass filter 10 has a resistor 2 and a capacitive series body 3 in which a plurality of capacitive elements 4 are connected in series.
  • One end of the resistor 2 of the low-pass filter 10 is connected to the power supply terminal 7b to which the bias voltage Vbias is input, and the other end is connected to the input terminal of the capacitive series body 3 and the bias application electrode to which the bias voltage Vbias of the light receiving element 9 is applied ( Connected to the cathode).
  • the capacitance series body 3 of the low-pass filter 10 is connected to a capacitance terminal 6 to which a ground potential (GND potential) serving as a reference of the bias voltage Vbias is selectively connected at each of connection ends between two capacitance elements 4 connected in series.
  • the output terminal is fixed to the ground potential (GND potential).
  • the optical receiver 60 of the second embodiment can change the capacitance value of the mounted low-pass filter 10 with such a configuration, it can be applied to both the bias voltage of the photodiode and the avalanche photodiode. It can be applied to both photodiodes and avalanche photodiodes.
  • the capacitive element 4 is not limited to a single capacitive element, and may be divided into a plurality of capacitive elements.
  • the embodiments can be freely combined or the embodiments can be appropriately modified or omitted within a consistent range.
  • SYMBOLS 1 Transimpedance amplifier, 2 ... Resistor, 3 ... Capacitor serial body 4, 4a, 4b, 4c, 4d, 4n ... Capacitance element, 6, 6a, 6b, 6c, 6n ... Capacitance terminal, 7a, 7b, 7c ... Power supply terminal, 9 ... light receiving element, 10 ... low pass filter, 21 ... semiconductor substrate, 50 ... integrated circuit, 60 ... optical receiver, Vbias ... bias voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Light Receiving Elements (AREA)

Abstract

集積回路（５０）は、外部の受光素子（９）からの電流信号を増幅し電圧信号に変換する増幅器（１）と、受光素子（９）に印加するバイアス電圧（Ｖｂｉａｓ）をフィルタ処理するローパスフィルタ（１０）と、を備えている。ローパスフィルタ（１０）は、抵抗（２）と複数の容量素子（４）が直列に接続された容量直列体（３）とを有している。ローパスフィルタ（１０）の抵抗（２）は、一端がバイアス電圧（Ｖｂｉａｓ）が入力される電源端子（７ｂ）に接続され、他端が容量直列体（３）の入力端及び受光素子（９）のバイアス電圧が印加されるバイアス印加電極に接続されている。ローパスフィルタ（１０）の容量直列体（３）は、直列接続された２つの容量素子（４）間の接続端及び出力端のそれぞれがバイアス電圧（Ｖｂｉａｓ）の基準となる接地電位が選択的に接続される容量端子（６）に接続されている。

Description

集積回路及び光受信器
　本願は、外部の受光素子用の容量素子を備えた集積回路に関するものである。
　光通信では、フォトダイオード等の受光素子で受光した微弱な電流信号を増幅し電圧信号に変換するトランスインピーダンスアンプが用いられる。このような光通信用のトランスインピーダンスアンプが形成された集積回路には、フォトダイオードのバイアス電圧のノイズ除去用のローパスフィルタが搭載されているものがある（例えば特許文献１、非特許文献１）。トランスインピーダンスアンプが形成された集積回路に搭載されたローパスフィルタと集積回路に接続するフォトダイオードは、例えば非特許文献１の図１５、図１８のように結線されて使用される。トランスインピーダンスアンプが形成された集積回路に搭載されたローパスフィルタを使う場合はこのローパスフィルタを受光素子に近い位置に配置できるため、集積回路に搭載されたローパスフィルタはノイズ除去用フィルタとして使いやすい。
　非特許文献１の図１６、図１７には、トランスインピーダンスアンプにアバランシェフォトダイオードを接続する例が示されている。非特許文献１では、アバランシェフォトダイオードのアノードに内部の容量素子ではなく、外部の容量素子を接続している。
特表２００８－５０７９４３号公報（図４）
１１.３　Gbps Limiting Transimpedance Amplifier with RSSI　データシート、テキサスインスツルメンツ、２０１１年８月（図１５～図１８）
　トランスインピーダンスアンプが形成された集積回路に搭載されたローパスフィルタにおける容量素子は集積回路の半導体製造プロセスにより耐圧が決まる。このため、トランスインピーダンスアンプが形成された集積回路に搭載された容量素子は数Ｖ程度のフォトダイオードのバイアス電圧では使えても、２０～３０Ｖにも達するアバランシェフォトダイオードのバイアス電圧には適用できなかった。
　本願明細書に開示される技術は、フォトダイオードとアバランシェフォトダイオードのバイアス電圧の両方に適用できるローパスフィルタを搭載した集積回路を得るものである。
　本願明細書に開示される一例の集積回路は、半導体基板に形成され、外部の受光素子から入力される電流信号を電圧信号に変換する集積回路である。集積回路は、受光素子からの電流信号を増幅し電圧信号に変換する増幅器と、受光素子に印加するバイアス電圧をフィルタ処理するローパスフィルタと、を備えている。ローパスフィルタは、抵抗と複数の容量素子が直列に接続された容量直列体とを有している。ローパスフィルタの抵抗は、一端がバイアス電圧が入力される電源端子に接続され、他端が容量直列体の入力端及び受光素子のバイアス電圧が印加されるバイアス印加電極に接続されている。ローパスフィルタの容量直列体は、直列接続された２つの容量素子間の接続端及び出力端のそれぞれがバイアス電圧の基準となる接地電位が選択的に接続される容量端子に接続されている。
　本願明細書に開示される一例の集積回路は、搭載されたローパスフィルタの容量値が変更可能なので、フォトダイオードとアバランシェフォトダイオードのバイアス電圧の両方に適用できる。
実施の形態１に係る光受信器及び集積回路の回路構成を示す図である。 図１の容量素子の断面図である。 図１の集積回路における第一の容量値変更例を示す図である。 図１の集積回路における第二の容量値変更例を示す図である。 実施の形態２に係る光受信器及び集積回路の回路構成を示す図である。 図５の集積回路における容量値変更例を示す図である。
実施の形態１．
　図１は、実施の形態１に係る光受信器及び集積回路の回路構成を示す図である。図２は図１の容量素子の断面図である。光ファイバーで伝送された光信号を受信する光受信器６０は、光信号を受光し電流信号を出力する受光素子９と、受光素子９から入力される電流信号を電圧信号に変換する集積回路５０とを備えている。集積回路５０は、受光素子９で受光した微弱な電流信号を増幅し電圧信号に変換するトランスインピーダンスアンプ（ＴＩＡ）１、受光素子９に供給するバイアス電圧Ｖｂｉａｓのノイズ除去するためにフィルタ処理するローパスフィルタ１０、電源端子７ａ、７ｂ、７ｃ、受光素子９と接続する受光素子接続端子５ａ、５ｂ、複数の容量端子６ａ、６ｂ、６ｃ～６ｎ、出力端子８を備えている。ローパスフィルタ１０は、抵抗２と複数の容量素子４ａ、４ｂ、４ｃ、４ｄ～４ｎが直列に接続された容量直列体３を備えている。抵抗２と容量直列体３の一端である直列体入力端との接続点は受光素子接続端子５ａに接続されており、容量直列体３の容量素子の各接続点及び容量直列体３の他の一端である直列体出力端は、それぞれ容量端子６ａ、６ｂ、６ｃ～６ｎに接続されている。抵抗２は、一端が電源１１ｂに接続される電源端子７ｂに接続され、他の一端が容量直列体３の直列体入力端に接続されている。受光素子９は、例えばアバランシェ・フォトダイオード（ＡＰＤ）である。受光素子９のアノードは受光素子接続端子５ｂを介してトランスインピーダンスアンプ１に接続されている。受光素子９のカソード（バイアス印加電極）は、ローパスフィルタ１０に受光素子接続端子５ａを介して接続され、すなわちローパスフィルタ１０の抵抗２と容量直列体３の直列体入力端との接続点に接続されている。
　トランスインピーダンスアンプ１は、電源端子７ｃから基準電位である接地電位（ＧＮＤ電位）が印加され、電源端子７ａに接続された電源１１ａから電圧Ｖｃｃが供給される。トランスインピーダンスアンプ１は、受光素子接続端子５ｂを介して入力された受光素子９の微弱な電流信号を増幅し電圧信号に変換した出力信号を出力端子８から出力する。図１において、容量素子４ａ、４ｂ、４ｃ、４ｄ～４ｎは、受光素子９のカソードに近い順に直列に接続されている例を示した。容量素子４ａは、一端が受光素子９のカソード側に接続され、他の一端が容量素子４ｂと容量端子６ａに接続されている。容量素子４ｂ以降は両端が容量端子に接続されている。容量素子４ｂの両端は容量端子６ａ、６ｂに接続され、容量素子４ｃの両端は容量端子６ｂ、６ｃに接続されている。図１では、容量素子４ｄと容量素子４ｎとの間の容量素子と、容量端子６ｃと容量端子６ｎとの間の容量端子は省略されている。なお、容量素子の符号は、総括的に４を用い、区別する場合に４ａ、４ｂ、４ｃ、４ｄ～４ｎを用いる。容量端子の符号は、総括的に６を用い、区別する場合に６ａ、６ｂ、６ｃ～６ｎを用いる。
　集積回路５０は、半導体基板２１に形成されており、受光素子接続端子５ａ、５ｂ、容量端子６ａ、６ｂ、６ｃ～６ｎ、電源端子７ａ、７ｂ、７ｃ、出力端子８は、例えばワイヤを接続するワイヤボンドパッドである。なお、受光素子９はアバランシェフォトダイオードでも、ＰＩＮ型フォトダイオードでもよい。
　容量素子４は、例えばＭＩＭ（Metal Insulator Metal）型のキャパシタである。図２に、ＭＩＭ（Metal Insulator Metal）型のキャパシタである容量素子４を示した。容量素子４は、トランスインピーダンスアンプ１が形成された半導体基板２１の上方に形成されている。容量素子４は、第一電極２２と、第二電極２３と、第一電極２２と第二電極２３との間に形成された絶縁膜２４とを有し、絶縁膜２５により他の容量素子４、抵抗２、トランスインピーダンスアンプ１等と絶縁されている。ＭＩＭ型のキャパシタ等の半導体製造プロセスにて形成される容量素子４は、集積回路５０の半導体製造プロセスにより耐圧が決まる。実施の形態１では、容量素子４を複数直列に接続することで個別の容量素子４に印加される実効的な電圧値は低下する。また、ローパスフィルタ１０の容量直列体３の容量値及び耐圧は、接地電位（ＧＮＤ電位）に接続する、すなわち接地する容量端子６を選択することで、任意に変えられる。
　図３、図４を用いて、容量直列体３の容量値の設定例を説明する。図３は図１の集積回路における第一の容量値変更例を示す図であり、図４は図１の集積回路における第二の容量値変更例を示す図である。例えば、容量素子４ａ、４ｂ、４ｃ、４ｄ～４ｎは、容量値が全てＣ［Ｆ］、耐圧がＶｒｓ［Ｖ］である場合を考える。図３のように、容量素子４ｎだけに接続している容量端子６ｎのみ接地すれば、容量直列体３の容量値はＣ/ｎ［Ｆ］となり、容量直列体３の耐圧はｎＶｒｓ［Ｖ］となる。このため、容量直列体３に印加するバイアス電圧Ｖｂｉａｓは、１個の容量素子４の耐圧のｎ倍まで印加可能となる。また、図４のように容量素子４ａ及び容量素子４ｂに接続されている容量端子６aのみで接地すれば、容量直列体３の容量値はＣ［Ｆ］となり、容量直列体３の耐圧はＶｒｓ［Ｖ］になる。なお、容量素子４の容量値は同一値に限らず、異なった容量値を含んでいてもよい。
　実施の形態１の集積回路５０は、耐圧が数Ｖ程度の一般的な半導体集積回路の半導体製造プロセスで形成された複数の容量素子４を用いて、２０～３０Ｖにも達するアバランシェフォトダイオードのバイアス電圧に適用できるローパスフィルタ１０が得られる。また、実施の形態１の集積回路５０は、接地用の容量端子６、例えばワイヤボンドパッドを、ワイヤボンディングで切り替えることができるため、フォトダイオードとアバランシェフォトダイオードとで最適な容量値と耐圧をもつローパスフィルタ１０を同じ集積回路において使い分けることができる。
　以上のように、実施の形態１の集積回路５０は、半導体基板２１に形成され、外部の受光素子９から入力される電流信号を電圧信号に変換する集積回路である。集積回路５０は、受光素子９からの電流信号を増幅し電圧信号に変換する増幅器（トランスインピーダンスアンプ１）と、受光素子９に印加するバイアス電圧Ｖｂｉａｓをフィルタ処理するローパスフィルタ１０と、を備えている。ローパスフィルタ１０は、抵抗２と複数の容量素子４が直列に接続された容量直列体３とを有している。ローパスフィルタ１０の抵抗２は、一端がバイアス電圧Ｖｂｉａｓが入力される電源端子７ｂに接続され、他端が容量直列体３の入力端及び受光素子９のバイアス電圧Ｖｂｉａｓが印加されるバイアス印加電極（カソード）に接続されている。ローパスフィルタ１０の容量直列体３は、直列接続された２つの容量素子４間の接続端及び出力端のそれぞれがバイアス電圧Ｖｂｉａｓの基準となる接地電位（ＧＮＤ電位）が選択的に接続される容量端子６に接続されている。実施の形態１の集積回路５０は、このような構成により、搭載されたローパスフィルタ１０の容量値が変更可能なので、フォトダイオードとアバランシェフォトダイオードのバイアス電圧の両方に適用でき、受光素子９としてフォトダイオード、アバランシェフォトダイオードのいずれにも適用できる。
　実施の形態１の光受信器６０は、光信号を受光する受光素子９と、受光素子９から入力される電流信号を電圧信号に変換する集積回路５０と、を備えている。集積回路５０は、半導体基板２１に形成されており、受光素子９からの電流信号を増幅し電圧信号に変換する増幅器（トランスインピーダンスアンプ１）と、受光素子９に印加するバイアス電圧Ｖｂｉａｓをフィルタ処理するローパスフィルタ１０と、を備えている。ローパスフィルタ１０は、抵抗２と複数の容量素子４が直列に接続された容量直列体３とを有している。ローパスフィルタ１０の抵抗２は、一端がバイアス電圧Ｖｂｉａｓが入力される電源端子７ｂに接続され、他端が容量直列体３の入力端及び受光素子９のバイアス電圧Ｖｂｉａｓが印加されるバイアス印加電極（カソード）に接続されている。ローパスフィルタ１０の容量直列体３は、直列接続された２つの容量素子４間の接続端及び出力端のそれぞれがバイアス電圧Ｖｂｉａｓの基準となる接地電位（ＧＮＤ電位）が選択的に接続される容量端子６に接続されている。実施の形態１の光受信器６０は、このような構成により、搭載されたローパスフィルタ１０の容量値が変更可能なので、フォトダイオードとアバランシェフォトダイオードのバイアス電圧の両方に適用でき、受光素子９としてフォトダイオード、アバランシェフォトダイオードのいずれにも適用できる。
実施の形態２．
　図５は実施の形態２に係る光受信器及び集積回路の回路構成を示す図であり、図６は図５の集積回路における容量値変更例を示す図である。実施の形態２の光受信器６０及び集積回路５０は、受光素子９のカソードから最も遠くに位置する容量素子４ｎにおける他の容量素子４と接続されていない一端、すなわち容量直列体３の直列体出力端が常時接地されている点で、実施の形態１の集積回路５０と異なる。例えば、容量直列体３の直列体出力端はスルーホール等で常時接地されている。
　実施の形態２の集積回路５０は、実施の形態１における容量直列体３の直列体出力端が接続された容量端子６ｎをスルーホールに置き換えることで、１個分の容量端子の面積、例えば１個分のワイヤボンドパッドの面積を削減できるとともにワイヤボンディング工程を省くことができる。実施の形態２の集積回路５０は、容量直列体３の直列体出力端以外の２つの容量素子４の接続点が接続された容量端子６で接地したとしても電気的な影響はない。なお、図５、図６では、図１の容量端子６ｎが削除された例を示したが、容量端子６ｎを設けておいて、容量端子６ｎをスルーホール等で常時接地してもよい。この場合は、容量端子６ｎを接地するワイヤボンディング工程を省くことができる。
　図５、図６を用いて、容量直列体３の容量値の設定例を説明する。例えば、容量素子４ａ、４ｂ、４ｃ、４ｄ～４ｎは、容量値が全てＣ［Ｆ］、耐圧がＶｒｓ［Ｖ］である場合を考える。図５のように、容量素子４ｎの一端、すなわち容量直列体３の直列体出力端のみ接地されている場合は、容量直列体３の容量値はＣ/ｎ［Ｆ］となり、容量直列体３の耐圧はｎＶｒｓ［Ｖ］となる。このため、容量直列体３に印加するバイアス電圧Ｖｂｉａｓは、１個の容量素子４の耐圧のｎ倍まで印加可能となる。また、図６のように容量素子４ａ及び容量素子４ｂに接続されている容量端子６ａで接地すれば、容量直列体３の容量値はＣ［Ｆ］となり、容量直列体３の耐圧はＶｒｓ［Ｖ］になる。なお、容量素子４の容量値は同一値に限らず、異なった容量値を含んでいてもよい。
　実施の形態２の集積回路５０は、実施の形態１の集積回路５０と同様に、搭載されたローパスフィルタ１０の容量値が変更可能であり、フォトダイオードとアバランシェフォトダイオードのバイアス電圧の両方に適用でき、受光素子９としてフォトダイオード、アバランシェフォトダイオードのいずれにも適用できる。
　以上のように、実施の形態２の集積回路５０は、半導体基板２１に形成され、外部の受光素子９から入力される電流信号を電圧信号に変換する集積回路である。集積回路５０は、受光素子９からの電流信号を増幅し電圧信号に変換する増幅器（トランスインピーダンスアンプ１）と、受光素子９に印加するバイアス電圧Ｖｂｉａｓをフィルタ処理するローパスフィルタ１０と、を備えている。ローパスフィルタ１０は、抵抗２と複数の容量素子４が直列に接続された容量直列体３とを有している。ローパスフィルタ１０の抵抗２は、一端がバイアス電圧Ｖｂｉａｓが入力される電源端子７ｂに接続され、他端が容量直列体３の入力端及び受光素子９のバイアス電圧Ｖｂｉａｓが印加されるバイアス印加電極（カソード）に接続されている。ローパスフィルタ１０の容量直列体３は、直列接続された２つの容量素子４間の接続端のそれぞれがバイアス電圧Ｖｂｉａｓの基準となる接地電位（ＧＮＤ電位）が選択的に接続される容量端子６に接続され、出力端が接地電位（ＧＮＤ電位）に固定されている。実施の形態２の集積回路５０は、このような構成により、搭載されたローパスフィルタ１０の容量値が変更可能なので、フォトダイオードとアバランシェフォトダイオードのバイアス電圧の両方に適用でき、受光素子９としてフォトダイオード、アバランシェフォトダイオードのいずれにも適用できる。
　実施の形態２の光受信器６０は、光信号を受光する受光素子９と、受光素子９から入力される電流信号を電圧信号に変換する集積回路５０と、を備えている。集積回路５０は、半導体基板２１に形成されており、受光素子９からの電流信号を増幅し電圧信号に変換する増幅器（トランスインピーダンスアンプ１）と、受光素子９に印加するバイアス電圧Ｖｂｉａｓをフィルタ処理するローパスフィルタ１０と、を備えている。ローパスフィルタ１０は、抵抗２と複数の容量素子４が直列に接続された容量直列体３とを有している。ローパスフィルタ１０の抵抗２は、一端がバイアス電圧Ｖｂｉａｓが入力される電源端子７ｂに接続され、他端が容量直列体３の入力端及び受光素子９のバイアス電圧Ｖｂｉａｓが印加されるバイアス印加電極（カソード）に接続されている。ローパスフィルタ１０の容量直列体３は、直列接続された２つの容量素子４間の接続端のそれぞれがバイアス電圧Ｖｂｉａｓの基準となる接地電位（ＧＮＤ電位）が選択的に接続される容量端子６に接続され、出力端が接地電位（ＧＮＤ電位）に固定されている。実施の形態２の光受信器６０は、このような構成により、搭載されたローパスフィルタ１０の容量値が変更可能なので、フォトダイオードとアバランシェフォトダイオードのバイアス電圧の両方に適用でき、受光素子９としてフォトダイオード、アバランシェフォトダイオードのいずれにも適用できる。
　なお、容量素子４は、一つの容量素子に限らず、複数の容量素子に分割されていてもよい。また、矛盾のない範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
　１…トランスインピーダンスアンプ、２…抵抗、３…容量直列体、４、４ａ、４ｂ、４ｃ、４ｄ、４ｎ…容量素子、６、６ａ、６ｂ、６ｃ、６ｎ…容量端子、７ａ、７ｂ、７ｃ…電源端子、９…受光素子、１０…ローパスフィルタ、２１…半導体基板、５０…集積回路、６０…光受信器、Ｖｂｉａｓ…バイアス電圧

Claims (8)

  1. 　半導体基板に形成され、外部の受光素子から入力される電流信号を電圧信号に変換する集積回路であって、
    前記受光素子からの前記電流信号を増幅し前記電圧信号に変換する増幅器と、
    前記受光素子に印加するバイアス電圧をフィルタ処理するローパスフィルタと、を備え、
    前記ローパスフィルタは、抵抗と複数の容量素子が直列に接続された容量直列体とを有し、
    前記抵抗は、一端が前記バイアス電圧が入力される電源端子に接続され、他端が前記容量直列体の入力端及び前記受光素子の前記バイアス電圧が印加されるバイアス印加電極に接続されており、
    前記容量直列体は、直列接続された２つの前記容量素子間の接続端及び出力端のそれぞれが前記バイアス電圧の基準となる接地電位が選択的に接続される容量端子に接続されている、
    ことを特徴とする集積回路。
  2. 　半導体基板に形成され、外部の受光素子から入力される電流信号を電圧信号に変換する集積回路であって、
    前記受光素子からの前記電流信号を増幅し前記電圧信号に変換する増幅器と、
    前記受光素子に印加するバイアス電圧をフィルタ処理するローパスフィルタと、を備え、
    前記ローパスフィルタは、抵抗と複数の容量素子が直列に接続された容量直列体とを有し、
    前記抵抗は、一端が前記バイアス電圧が入力される電源端子に接続され、他端が前記容量直列体の入力端及び前記受光素子の前記バイアス電圧が印加されるバイアス印加電極に接続されており、
    前記容量直列体は、直列接続された２つの前記容量素子間の接続端のそれぞれが前記バイアス電圧の基準となる接地電位が選択的に接続される容量端子に接続され、出力端が前記接地電位に固定されている、
    ことを特徴とする集積回路。
  3. 　前記容量端子は、当該集積回路に形成されたワイヤボンドパッドであることを特徴とする請求項１または２に記載の集積回路。
  4. 　前記容量素子は、ＭＩＭ型のキャパシタであることを特徴とする請求項１から３のいずれか１項に記載の集積回路。
  5. 　光信号を受光する受光素子と、前記受光素子から入力される電流信号を電圧信号に変換する請求項１から４のいずれか１項に記載の集積回路と、を備えた光受信器。
  6. 　前記受光素子がアバランシェフォトダイオードの場合に、前記容量直列体の前記出力端側の前記容量端子に前記接地電位が接続されていることを特徴とする請求項５記載の光受信器。
  7. 　前記受光素子がアバランシェフォトダイオードよりも前記バイアス電圧が低いフォトダイオードの場合に、前記容量直列体の前記入力端側の前記容量端子に前記接地電位が接続されていることを特徴とする請求項５記載の光受信器。
  8. 　光信号を受光する受光素子と、前記受光素子から入力される電流信号を電圧信号に変換する請求項２に記載の集積回路と、を備えた光受信器であって、
    　前記受光素子がアバランシェフォトダイオードの場合に、全ての前記容量端子に前記接地電位が接続されていないことを特徴とする光受信器。
PCT/JP2018/010220 2018-03-15 2018-03-15 集積回路及び光受信器 WO2019176052A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US16/956,948 US11444581B2 (en) 2018-03-15 2018-03-15 Integrated circuit and light receiver
JP2018538782A JP6448873B1 (ja) 2018-03-15 2018-03-15 集積回路及び光受信器
PCT/JP2018/010220 WO2019176052A1 (ja) 2018-03-15 2018-03-15 集積回路及び光受信器
CN201880091070.9A CN111837333A (zh) 2018-03-15 2018-03-15 集成电路及光接收器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/010220 WO2019176052A1 (ja) 2018-03-15 2018-03-15 集積回路及び光受信器

Publications (1)

Publication Number Publication Date
WO2019176052A1 true WO2019176052A1 (ja) 2019-09-19

Family

ID=64960330

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/010220 WO2019176052A1 (ja) 2018-03-15 2018-03-15 集積回路及び光受信器

Country Status (4)

Country Link
US (1) US11444581B2 (ja)
JP (1) JP6448873B1 (ja)
CN (1) CN111837333A (ja)
WO (1) WO2019176052A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006211381A (ja) * 2005-01-28 2006-08-10 Murata Mfg Co Ltd 増幅装置
JP2008507943A (ja) * 2004-08-12 2008-03-13 フィニサー コーポレイション フィルタ処理を一体化して寄生静電容量が低減されたトランスインピーダンス増幅器
JP2008300726A (ja) * 2007-06-01 2008-12-11 Ntt Electornics Corp 光受信装置
JP2016063374A (ja) * 2014-09-17 2016-04-25 キヤノン株式会社 信号処理装置およびその制御方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101356862B1 (ko) * 2007-08-22 2014-02-03 한국과학기술원 광통신 시스템에서 광수신기용 전치 증폭기 회로
JP2009094573A (ja) * 2007-10-03 2009-04-30 Panasonic Corp 受光増幅装置
JP6247169B2 (ja) * 2014-07-04 2017-12-13 日本電信電話株式会社 光受信回路および光受信器
JP6447045B2 (ja) 2014-11-20 2019-01-09 住友電気工業株式会社 光受信モジュール
US9768872B2 (en) 2014-11-20 2017-09-19 Sumitomo Electric Industries, Ltd. Optical transceiver outputting wavelength multiplexed signal and receiving another wavelength multiplexed signal

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008507943A (ja) * 2004-08-12 2008-03-13 フィニサー コーポレイション フィルタ処理を一体化して寄生静電容量が低減されたトランスインピーダンス増幅器
JP2006211381A (ja) * 2005-01-28 2006-08-10 Murata Mfg Co Ltd 増幅装置
JP2008300726A (ja) * 2007-06-01 2008-12-11 Ntt Electornics Corp 光受信装置
JP2016063374A (ja) * 2014-09-17 2016-04-25 キヤノン株式会社 信号処理装置およびその制御方法

Also Published As

Publication number Publication date
US11444581B2 (en) 2022-09-13
US20210006209A1 (en) 2021-01-07
JP6448873B1 (ja) 2019-01-09
JPWO2019176052A1 (ja) 2020-04-16
CN111837333A (zh) 2020-10-27

Similar Documents

Publication Publication Date Title
JP3775574B2 (ja) 光結合装置
JP6217258B2 (ja) 電流電圧変換回路、光受信装置、および、光伝送システム
JP2007201213A (ja) 光受信モジュール
JP5459424B2 (ja) 光受信回路用信号増幅器
US6781468B1 (en) Photo-amplifier circuit with improved power supply rejection
KR101911141B1 (ko) 광 모듈
KR100326684B1 (ko) 광전변환모듈
US9163982B2 (en) Optical receiver device
US7262655B2 (en) High bandwidth resistor
US11329729B2 (en) Optical receiver circuit, optical receiver, optical terminal device, and optical communication system
US8859946B2 (en) Light detecting device including a peaking circuit
JP2007242708A (ja) 光受信サブアセンブリ
JP6448873B1 (ja) 集積回路及び光受信器
US20040189387A1 (en) Frequency characteristics-variable amplifying circuit and semiconductor integrated circuit device
JP6420222B2 (ja) 光受信回路および光受信モジュール
US5067006A (en) Semiconductor device
JP2018152493A (ja) 光受信モジュール及び光モジュール
US7239207B2 (en) Transimpedance amplifier
CN110249523B (zh) 放大器
JP5045370B2 (ja) 半導体回路装置
JP2003032050A (ja) プリアンプ回路
JP6094014B2 (ja) 光デバイス
US10340406B2 (en) Distributed photodiode with built-in equalization
JP2002222983A (ja) 光通信用受光モジュール
JP5367858B2 (ja) 光受信モジュールおよび光受信モジュールの製造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018538782

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18909451

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18909451

Country of ref document: EP

Kind code of ref document: A1