WO2019150507A1 - 送信装置、受信装置および送信方法 - Google Patents

送信装置、受信装置および送信方法 Download PDF

Info

Publication number
WO2019150507A1
WO2019150507A1 PCT/JP2018/003270 JP2018003270W WO2019150507A1 WO 2019150507 A1 WO2019150507 A1 WO 2019150507A1 JP 2018003270 W JP2018003270 W JP 2018003270W WO 2019150507 A1 WO2019150507 A1 WO 2019150507A1
Authority
WO
WIPO (PCT)
Prior art keywords
unit
transmission
time domain
signal
block
Prior art date
Application number
PCT/JP2018/003270
Other languages
English (en)
French (fr)
Inventor
文大 長谷川
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to US16/962,912 priority Critical patent/US10992506B2/en
Priority to EP18904284.9A priority patent/EP3731477A4/en
Priority to PCT/JP2018/003270 priority patent/WO2019150507A1/ja
Priority to CN201880087410.0A priority patent/CN111630823A/zh
Priority to JP2018537678A priority patent/JP6415793B1/ja
Publication of WO2019150507A1 publication Critical patent/WO2019150507A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2602—Signal structure
    • H04L27/2605—Symbol extensions, e.g. Zero Tail, Unique Word [UW]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H04L27/26265—Arrangements for sidelobes suppression specially adapted to multicarrier systems, e.g. spectral precoding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0048—Allocation of pilot signals, i.e. of signals known to the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/0413—MIMO systems
    • H04B7/0456—Selection of precoding matrices or codebooks, e.g. using matrices antenna weighting

Definitions

  • the present invention relates to a transmission device that transmits a signal by spatial multiplexing, a reception device that receives a signal transmitted from the transmission device, and a transmission method.
  • transmission path frequency selectivity and time variation occur due to multipath fading caused by reflection of a transmission signal on a building or the like, or Doppler fluctuation caused by terminal movement.
  • the received signal is a signal that interferes with a transmitted symbol and a symbol that arrives after a delay time.
  • an OFDM (Orthogonal Frequency Division Multiplexing) transmission method for example, the following
  • a multicarrier (Multiple Carrier: MC) block transmission for example, the following
  • Non-Patent Document 1 is used.
  • Non-Patent Document 1 discloses a technique for arranging a UW (Unique Word) that is a fixed sequence in a transmission signal in order to avoid intersymbol interference in the OFDM transmission method.
  • UW Unique Word
  • Non-Patent Document 1 a symbol is added in the frequency domain in order to make the power at a position where a fixed sequence is inserted zero.
  • the frequency characteristic of transmission power differs from the case where no symbol is added. For this reason, there has been a problem that the spectrum mask, which is a standard related to the frequency characteristics of power required by the standards, may not be satisfied.
  • the present invention has been made in view of the above, and an object of the present invention is to obtain a transmission apparatus that can suppress deviation from the standard of transmission power.
  • a transmission apparatus includes a data generation unit that generates data symbols, a linear processing unit that generates additional symbols, and power adjustment for the additional symbols.
  • a power adjustment unit that performs the power adjustment, and an arrangement unit that arranges the additional symbol and the data symbol after the power adjustment on the frequency axis.
  • the transmission device includes a conversion unit that converts a signal arranged on the frequency axis by the arrangement unit into a time domain signal, and a transmission processing unit that transmits the time domain signal.
  • the linear processing unit generates additional symbols such that a predetermined position in a block which is a transmission unit of a time domain signal becomes a predetermined data group.
  • the transmitting apparatus according to the present invention has an effect that it is possible to suppress deviation from the reference of transmission power.
  • FIG. 1 is a diagram illustrating a configuration example of a transmission device according to a first embodiment; The figure which shows the specific example of the interpolation process part of the transmission apparatus of Embodiment 1, and a conversion part
  • FIG. 11 is a diagram illustrating a specific example of the configuration of the transmission apparatus according to the first embodiment.
  • FIG. FIG. 3 illustrates a configuration example of a control circuit including a processor according to Embodiment 1;
  • FIG. 5 is a diagram illustrating a configuration example of a circuit including a processing circuit that is dedicated hardware according to the first embodiment;
  • FIG. which shows the structural example of the transmitter concerning Embodiment 5.
  • FIG. 10 shows a configuration example of a receiving apparatus according to the seventh embodiment.
  • FIG. 10 illustrates a configuration example of a receiving apparatus that performs interference cancellation according to Embodiment 7;
  • FIG. 18 shows a configuration example of a receiving apparatus according to the eighth embodiment.
  • FIG. 10 is a diagram illustrating a configuration example of a receiving device that performs repeated demodulation according to the eighth embodiment.
  • FIG. 8 is a flowchart illustrating an example of a processing procedure in the receiving apparatus according to the eighth embodiment.
  • FIG. 10 shows a configuration example of a receiving apparatus according to the ninth embodiment. The figure which shows the structural example of the receiver of Embodiment 9 which performs transmission-line estimation in a frequency domain.
  • FIG. 1 is a diagram of a configuration example of a transmission apparatus according to the first embodiment of the present invention.
  • Transmitting apparatus 100 of the present embodiment transmits a signal using the OFDM transmission scheme.
  • the transmission apparatus 100 includes a data generation unit 1, a linear processing unit 2, a power adjustment unit 3, a frequency domain multiplexing unit 4, an interpolation processing unit 5, a conversion unit 6, a fixed sequence addition unit 7, a transmission process.
  • a unit 8 and a control unit 9 are provided.
  • the data generation unit 1 generates a data symbol.
  • the data symbols are, for example, modulation symbols such as PSK (Phase Shift Keying) symbols and QAM (Quadrature Amplitude Modulation) symbols, but the data symbols are not limited to these.
  • the data generation unit 1 may generate data symbols by performing at least one of error correction processing and precoding processing on the modulation symbols.
  • As the precoding process a general precoding process used in the OFDM scheme can be used.
  • Data generating unit 1 generates the N D data symbol per block.
  • the data generation unit 1 outputs the generated data symbol to the frequency domain multiplexing unit 4 and the linear processing unit 2.
  • the linear processing unit 2 performs linear processing so that the power at the designated position of the signal in the time domain output from the subsequent conversion unit 6 becomes zero. Specifically, the linear processing unit 2 generates additional symbols such that a predetermined position in a block, which is a transmission unit of the time domain signal output from the conversion unit 6, becomes a predetermined data group. In the first embodiment, the data group is a zero series composed of all zeros. By linear processing, M additional symbols are generated per OFDM data.
  • the determined position in the signal in the time domain output from the conversion unit 6, that is, a section where the power is zero is also referred to as a zero power section.
  • the zero power section in the time domain is a position where a fixed series described later is arranged, and is specified by the control unit 9. The linear process will be described later.
  • the linear processing unit 2 outputs the generated additional symbol to the power adjustment unit 3.
  • the power adjustment unit 3 performs power adjustment on the additional symbol and outputs the additional symbol after power adjustment to the frequency domain multiplexing unit 4.
  • the reason for performing power adjustment is to suppress variations in power for each subcarrier in the frequency domain.
  • a transmission signal is generated by multiplexing data symbols and additional symbols in frequency domain multiplexing section 4 as described later. If there is a difference in power between the additional symbol and the data symbol, a spectrum mask indicating the upper limit of transmission power for each frequency band may be defined by the standard, etc., and the above-mentioned difference in power satisfies the spectrum mask requirement. There are cases where it is not possible. For this reason, in this Embodiment, electric power is adjusted with the electric power adjustment part 3. FIG.
  • the frequency domain multiplexing unit 4 arranges the data symbol input from the data generation unit 1 and the additional symbol output from the power adjustment unit 3 at the frequency specified by the control unit 9, thereby arranging each symbol in the frequency domain. Multiplex with. That is, the frequency domain multiplexing unit 4 is an arrangement unit that arranges additional symbols and data symbols after power adjustment on the frequency axis. Specifically, for each OFDM pieces of data, and N D data symbols and M additional symbols, respectively, arranged in the subcarrier specified by the control unit 9. The frequency domain multiplexing unit 4 outputs the multiplexed symbols to the interpolation processing unit 5.
  • the interpolation processing unit 5 performs an interpolation process so that the number of symbols output from the subsequent conversion unit 6 is X (X is an integer satisfying X ⁇ N).
  • An example of the interpolation process performed in the interpolation processing unit 5 is an interpolation process in which aliasing cyclicity occurs in a phase in a block, which is a data unit corresponding to 1 OFDM data.
  • a signal interpolation formula described in “B. Porat,“ A Course in Digital Signal Processing ”, John Wiley and Sons Inc., 1997” hereinafter referred to as Porat literature.
  • Porat literature a signal interpolation formula described in “B. Porat,“ A Course in Digital Signal Processing ”, John Wiley and Sons Inc., 1997” (hereinafter referred to as Porat literature).
  • Porat literature a signal interpolation formula described in “B. Porat,“ A Course in Digital Signal Processing ”, John Wiley and Sons Inc., 1997” (hereinafter referred to as Porat literature).
  • the aliasing cyclicity refers to a phenomenon in which the phase of y 0 and the phase of y X-1 are continuous when the signal of the block is y 0 , y 1 ,..., Y X ⁇ 1. . That is, the interpolation processing unit 5 performs the interpolation process so that the phase is continuous between the end of the block and the start of the block.
  • the number of symbols after the interpolation processing is an integral multiple of the number of symbols input to the interpolation processing unit 5. For example, if the number of symbols input to the interpolation processing unit 5 is N, the number of symbols output from the interpolation processing unit 5 is L ⁇ N. L is an integer of 1 or more.
  • the interpolation processing unit 5 outputs the symbol after the interpolation processing to the conversion unit 6.
  • the symbol after the interpolation processing is a frequency domain signal because the symbol arranged in the frequency domain is interpolated.
  • An example of the conversion process performed in the conversion unit 6 is IDFT (Inverse Discrete Fourier Transform) or IFFT (Inverse Fast Fourier Transform), but the process of converting a frequency domain signal to a time domain signal is not limited to these. .
  • the fixed sequence adding unit 7 arranges a fixed sequence, which is an example of a predetermined sequence according to the present invention, in the time domain signal output from the converting unit 6, and transmits the time domain signal after the fixed sequence is arranged. Output to the processing unit 8.
  • the predetermined sequence is hereinafter also referred to as an additional sequence.
  • the additional sequence is a fixed sequence.
  • the fixed sequence adding unit 7 is designated by the control unit 9 to place the fixed sequence, and is set at the position in the time domain signal output from the conversion unit 6, that is, the time domain signal is determined in advance. Add a fixed series to the position.
  • the position where the fixed series designated by the control unit 9 is arranged is the above-described zero power section.
  • the fixed sequence may be generated for each block, that is, for each piece of OFDM data, or the same fixed sequence may be used across a plurality of blocks.
  • the same fixed sequence is used for all blocks and the fixed sequence is inserted at the same location, the effect of connecting phases between blocks can be obtained, and suppression of out-of-band power can be achieved.
  • any series may be used as the fixed series.
  • a Zadoff Chu sequence a sequence output from a Pseudo Noise generator, or the like may be used.
  • transmitting apparatus 100 since transmitting apparatus 100 according to the present embodiment transmits an OFDM signal, the peak to average power ratio of the OFDM signal, that is, the difference between peak power and average power is essentially large. For this reason, a signal having a PAPR characteristic equivalent to that of the OFDM signal may be used as the fixed signal.
  • IDFT or DFT conversion may be performed on a PSK signal, a QAM signal, or the like to form a fixed sequence.
  • the transmission processing unit 8 performs filtering processing, digital-analog conversion processing, frequency conversion processing, power amplification processing, and the like on the time domain signal output from the fixed sequence adding unit 7 and transmits the processed time domain signal.
  • the transmission processing unit 8 includes an antenna that radiates radio waves, and the processed signal is radiated from the antenna.
  • the transmission device 100 is not limited to a wireless communication device, and transmission may be performed by wired transmission.
  • FIG. 2 is a diagram illustrating a specific example of the interpolation processing unit 5 and the conversion unit 6 of the transmission device 100 according to the present embodiment.
  • FIG. 2 an example in which the zero insertion unit 5 a and the IDFT unit 6 a are used as the interpolation processing unit 5 and the conversion unit 6 illustrated in FIG. 1 is illustrated.
  • components having the same functions as those shown in FIG. 1 are denoted by the same reference numerals as those in FIG.
  • the zero insertion unit 5a performs zero insertion in the frequency domain described in the Porat document as an interpolation process
  • the IDFT unit 6a performs time domain signal transmission using the IDFT.
  • FIG. 2 is an example, and the implementation of the interpolation processing unit 5 and the conversion unit 6 is not limited to the example shown in FIG.
  • FIG. 3 is a diagram illustrating a specific example of the configuration of the transmission device 100 according to the present embodiment.
  • the example illustrated in FIG. 3 illustrates a configuration example of the transmission device 100 when the same fixed sequence is used across a plurality of blocks. 3, components having the same functions as those shown in FIG. 1 are denoted by the same reference numerals as those in FIG.
  • the fixed series can be stored in the storage unit 10 in advance.
  • the fixed sequence adding unit 7 reads the fixed sequence from the storage unit 10.
  • N D + M N
  • X N
  • the linear processing unit 2 performs linear processing so that the power of M pieces of data at specified positions among the data output from the conversion unit 6 becomes zero.
  • the control unit 9 designates the above position to the linear processing unit 2.
  • W N is an IDFT matrix of N rows and N columns (hereinafter referred to as N ⁇ N)
  • the (m, n) -th element of W N is e j2 ⁇ mn / N.
  • the matrix P is a matrix indicating the arrangement of data symbols and additional symbols after power adjustment in the frequency domain.
  • the frequency domain multiplexing unit 4 multiplies the matrix P by the (N D + M) ⁇ 1 vector in which the additional symbol after power adjustment is arranged after the data symbol, thereby adding the data symbol and the additional symbol after power adjustment. Is placed in the frequency domain. Further, the designated position is set as the last part of the time domain signal. At this time, a matrix indicating the arrangement by the frequency domain multiplexing unit 4 and the conversion from the frequency domain to the time domain by the conversion unit 6 is represented by the following expression (1).
  • the matrix P is determined by the control unit 9.
  • M 21 is a matrix of M ⁇ N D
  • M 22 is a matrix of M ⁇ M.
  • processing in the frequency domain multiplexing unit 4 can be represented by the following formula (3).
  • ⁇ is a value of 1 or less, and is set to satisfy a preset power standard, such as a spectrum mask.
  • the value of ⁇ is specified by the control unit 9. For example, the control unit 9 can determine the value of ⁇ based on the signal power limit value, the performance of the base station, and the like.
  • phase rotation may be given to the power-adjusted signal.
  • ⁇ represents the amount of phase rotation.
  • phase rotation may be given to cyclically shift the designated zero interval on the time axis.
  • phase rotation on a vector is given as described in the Porat document.
  • a matrix that gives a phase rotation including a phase rotation as a diagonal term is D
  • a matrix operation that causes a cyclic shift can be expressed by the following equation (6).
  • FIG. 4 is a diagram illustrating a configuration example of a transmission apparatus that performs phase rotation after processing by the frequency domain multiplexing unit 4. 4, components having the same functions as those shown in FIG. 1 are denoted by the same reference numerals as those in FIG.
  • the transmission apparatus 100a illustrated in FIG. 4 includes a phase rotation unit 11, and the phase rotation unit 11 performs phase rotation on the signal output from the frequency domain multiplexing unit 4. The amount of phase rotation in this phase rotation is instructed by the control unit 9.
  • phase rotation when the temporal signal is cyclically shifted by k (k is an integer of 1 or more) symbols, the (m, m) -th element of D is ej2 ⁇ km / N , and when m ⁇ n, The (m, n) -th element of D is zero.
  • the phase rotation amount is described so that a time shift occurs in the time domain.
  • a phase rotation amount that provides other effects such as peak power reduction and out-of-band power suppression in the time domain is given. Also good.
  • the fixed series adding unit 7 has arranged the fixed series at the designated position. However, the fixed series adding unit 7 may not be arranged. When linear processing is performed such that the power at the designated position is zero, the power at the designated position in the transmitted signal is zero. Thus, by providing the zero power section that is the zero power section, the receiving apparatus can perform antenna switching, interference measurement, and the like within the zero power section. Whether or not to add a fixed sequence may be instructed from the control unit 9 to the fixed sequence adding unit 7. The control unit 9 may determine whether or not to add a fixed sequence in response to a request from the transmission device 100 or the reception device.
  • the control unit 9 instructs the fixed sequence adding unit 7 not to add a fixed sequence.
  • a zero power section is provided, and the receiving apparatus that has received the signal transmitted from the transmitting apparatus 100 can perform interference measurement in the zero power section.
  • the control unit 9 instructs the fixed sequence adding unit 7 not to add a fixed sequence.
  • requirement of antenna switching between the OFDM data in the transmitter 100 is determined based on the instruction
  • the transmission apparatus 100 has been described as an example, but the same applies to the transmission apparatus 100a.
  • the transmission processing unit 8 is a transmitter.
  • the data generation unit 1, the linear processing unit 2, the power adjustment unit 3, the frequency domain multiplexing unit 4, the interpolation processing unit 5, the conversion unit 6, the fixed sequence addition unit 7, and the control unit 9 Realized by a circuit.
  • a part of the transmission processing unit 8 may be realized by a processing circuit.
  • the above processing circuit may be a control circuit including a processor or may be dedicated hardware.
  • FIG. 5 is a diagram illustrating a configuration example of a control circuit including a processor.
  • the control circuit 200 includes an input unit 201 that is a reception unit that receives data input from the outside, a processor 202, a memory 203, and an output unit 204 that is a transmission unit that transmits data to the outside.
  • the input unit 201 is an interface circuit that receives data input from the outside of the control circuit and gives the data to the processor 202.
  • the output unit 204 is an interface circuit that sends data from the processor 202 or the memory 203 to the outside of the control circuit. is there.
  • the processor 202 reads a program corresponding to each unit of the transmission devices 100 and 100a stored in the memory 203. Each part is implement
  • the memory 203 is also used as a temporary memory in each process executed by the processor 202.
  • the processor 202 is a CPU (Central Processing Unit, central processing unit, processing unit, arithmetic unit, microprocessor, microcomputer, processor, DSP (Digital Signal Processor)).
  • the memory is nonvolatile or non-volatile, such as RAM (Random Access Memory), ROM (Read Only Memory), flash memory, EPROM (Erasable Programmable Read Only Memory), EEPROM (registered trademark) (Electrically Erasable Programmable Read Only Memory), etc. Volatile semiconductor memory, magnetic disk, flexible disk, optical disk, compact disk, mini disk, DVD (Digital Versatile Disk), etc. are applicable.
  • FIG. 6 is a diagram illustrating a configuration example of a circuit including a processing circuit which is dedicated hardware.
  • a circuit 300 illustrated in FIG. 6 includes an input unit 301, a processing circuit 302, a memory 303, and a transmission processing unit 304.
  • the input unit 301 is a receiving unit that receives data input from the outside.
  • the transmission processing unit 304 is a transmission unit that transmits data to the outside.
  • the processing circuit 302 is a single circuit, a composite circuit, a programmed processor, a parallel programmed processor, an ASIC (Application Specific Integrated Circuit), an FPGA (Field Programmable Gate Array), or a combination thereof.
  • each component constituting the transmission devices 100 and 100a may be realized by combining a processing circuit and a control circuit which are dedicated hardware.
  • the additional symbols can be arranged in empty subcarriers that are subcarriers that are not used for transmission among the usable subcarriers. By using empty subcarriers, it is possible to suppress a decrease in transmission efficiency.
  • the transmission apparatus performs linear processing so that the power at the specified position in the transmission signal becomes zero, and performs power adjustment on the additional symbols generated by the linear processing. Then, additional symbols and data symbols after power adjustment are multiplexed in the frequency domain.
  • the transmission apparatus converts the multiplexed signal into a time domain signal and transmits it. For this reason, the deviation from the reference
  • FIG. FIG. 7 is a diagram of a configuration example of the transmission apparatus according to the second embodiment of the present invention.
  • Transmitting apparatus 100b according to the present embodiment includes linear processing unit 2a and control unit 9a instead of linear processing unit 2 and control unit 9 of transmitting apparatus 100 according to the first embodiment.
  • phase rotation section 11 is added after frequency domain multiplexing section 4 and fixed sequence addition section 7 is deleted from transmission apparatus 100 of Embodiment 1. .
  • the transmission apparatus 100b of the present embodiment is the same as the transmission apparatus 100 of the first embodiment.
  • Constituent elements having the same functions as those in the first embodiment are denoted by the same reference numerals as those in the first embodiment, and redundant description is omitted. The following description will focus on differences from the embodiment.
  • the linear processing unit 2 generates an additional symbol so that a zero power interval is provided in the time domain signal by the conversion unit 6, and the fixed sequence adding unit 7 applies a fixed sequence to the transmission signal in the zero power interval.
  • the example of arranging has been described.
  • the linear processing unit 2a generates an additional symbol so that a fixed sequence is arranged in a transmission signal. That is, in the present embodiment, the data group when the linear processing unit 2a generates the additional symbol so that the determined position in the block, which is the transmission unit of the time domain signal, becomes the determined data group, It is a fixed sequence that is a predetermined sequence.
  • the linear processing unit 2a Based on the fixed sequence u, the linear processing unit 2a adds the additional symbol according to the equation (7) so that the M data at the end of the block of the time domain signal output from the transform unit 6 becomes a fixed sequence. Is calculated.
  • control unit 9a The operation of the control unit 9a is the same as that of the control unit except that the operation of instructing the position where the fixed sequence is arranged to the fixed sequence adding unit 7 is not performed and the point of instructing the arrangement position of the fixed sequence is instructed to the linear processing unit 2a. This is the same as the operation of No. 9.
  • the fixed sequence may be generated for each block as in the first embodiment, or the same fixed sequence may be used across a plurality of blocks.
  • the power adjustment unit 3 performs power adjustment according to the equation (4) as in the first embodiment.
  • the phase rotation unit 11 performs the same operation as the phase rotation unit 11 of the transmission device 100a of the first embodiment.
  • the structural example provided with the phase rotation part 11 was shown in FIG. 7, it is good also as a structure which is not provided with the phase rotation part 11.
  • additional symbols can be transmitted using empty subcarriers. In the present embodiment, it is not necessary to provide the fixed sequence adding unit 7.
  • FIG. 8 is a diagram illustrating an example in which fixed sequences are arranged at the beginning and the end of a block.
  • N 1 fixed sequences are arranged at the beginning of the block
  • N 2 fixed sequences are arranged at the end of the block.
  • fixed sequences can be arranged at a plurality of locations. In this case, there are a plurality of zero power intervals.
  • the same fixed series is shown in all blocks. Note that the fixed sequences inserted at the beginning and end may use different sequences or the same sequence. By using the same fixed sequence in all the blocks, an effect of connecting phases between the blocks can be obtained, and out-of-band power can be suppressed.
  • the processing in the linear processing unit 2a is as follows. Even when the length of the fixed sequence input to the linear processing unit 2a is different from the length of the portion corresponding to the fixed sequence in the signal output from the conversion unit 6, the processing in the linear processing unit 2a is as follows. Become.
  • a vector u indicating a component corresponding to a fixed sequence in the signal output from the conversion unit 6 is represented by the following equation (8).
  • A is a part of W N which is an N ⁇ N IDFT matrix, and the row of A is a row at a position corresponding to a component corresponding to a fixed sequence in the signal output from the conversion unit 6 in the row of W N.
  • ⁇ M ⁇ (N D + K) matrix
  • d is a vector including a data symbol and a fixed sequence, and corresponds to a signal input to the conversion unit 6.
  • the matrix A is decomposed as in the following equation (9).
  • r is a vector indicating the output of the linear processing unit 2a, and d 'is a data symbol.
  • a 0 is a matrix row of A 0 is a position corresponding to the data symbols in the signal outputted from the converter 6 at the columns of A, A 1, the conversion unit 6 columns of A 1 is in the columns of A Is a matrix corresponding to the position of the fixed sequence component output from.
  • u A 0 d ′ + A 1 r (9)
  • the length of u is M
  • the length of r is K
  • M ⁇ K is K
  • r can be obtained by the following equation (10).
  • the transmission processing unit 8 may add a CP. That is, as shown in FIG. 9, the transmission processing unit 8 copies the end of the block as a CP and places it at the beginning.
  • FIG. 9 is a diagram for explaining the addition of a CP.
  • the row of the matrix A in the equation (8) is formed by the first row and the NN CP row of the IDFT matrix.
  • Embodiment 1 As described above, the interpolation is performed so that the recursive cyclicity occurs in the phase in the block, so that the discontinuity of the phase between blocks is eliminated and the out-of-band power can be reduced.
  • the continuity of the phase between the blocks can be improved.
  • the first N 1 data of the block before CP addition is set as the first fixed series
  • the last N 2 data is set as the second fixed series.
  • linear processing is performed so that the head of the first fixed series is arranged at the head position of the portion copied as the CP.
  • linear processing is performed so that the data at the position immediately before the portion copied as the CP becomes the end of the second fixed series.
  • FIG. 10 is a diagram illustrating an example of a block before CP addition when fixed sequences are arranged at a plurality of positions in the block.
  • the first fixed series that is the first N 1 data of the block is arranged
  • the second fixed series that is N 2 data is arranged at the end of the block
  • the CP The first fixed series is arranged at the head position of the part to be copied
  • the second fixed series is arranged so that the data at the position immediately before the part copied as the CP is the end of the second fixed series. ing.
  • FIG. 11 is a diagram illustrating an example of a block with a CP, which is a block after adding a CP.
  • FIG. 11 shows a block in which CP is added to the block shown in FIG. Between adjacent blocks with CP, the second fixed series is arranged at the end of the previous block, and the first fixed series is arranged at the beginning of the next block.
  • the block before the CP addition is interpolated so that the recursive cyclicity occurs in the phase in the block, so that the top block before the CP addition and the last block before the CP addition have a continuous phase and amplitude. Therefore, the block with CP can suppress the discontinuity of the phase between blocks. In some cases, interpolation processing is given to a block to which a CP is added.
  • fixed sequences may be similarly arranged at a plurality of locations, or CP addition may be performed.
  • the arrangement of the fixed series described above is an example, and the arrangement position of the fixed series is not limited to the above-described example.
  • linear processing may be performed so as to set the zero power section in the same manner as in the first embodiment by setting the fixed sequence to a zero sequence that is a sequence composed of zeros.
  • antenna switching, interference measurement, and the like can be performed in the zero power section as in the first embodiment.
  • the linear processing unit 2a generates additional symbols so that a fixed sequence is arranged in the transmission signal. Thereby, the same effects as those of the first embodiment can be obtained. Further, in the present embodiment, it is not necessary to provide the fixed series adding unit 7.
  • FIG. 12 is a diagram of a configuration example of a transmission apparatus according to the fourth embodiment of the present invention.
  • Transmitting apparatus 100c of the present embodiment includes control unit 9b instead of control unit 9a of transmitting apparatus 100b of the second embodiment, and adding unit 12 is added to transmitting apparatus 100b of the second embodiment. Yes. Except for these, the configuration of transmitting apparatus 100c in the present embodiment is the same as that of transmitting apparatus 100b in the second embodiment.
  • the processing content of the linear processing unit 2a is different from that of the second embodiment as described below. Constituent elements having the same functions as those in the first embodiment or the second embodiment are denoted by the same reference numerals as those in the first embodiment or the second embodiment, and redundant description is omitted. Hereinafter, a description will be given focusing on differences from the first embodiment or the second embodiment.
  • Embodiment 1 and Embodiment 2 an example has been described in which additional symbols generated by linear processing are arranged in vacant subcarriers, but in this embodiment, subcarriers in which data is arranged are arranged.
  • An additional symbol generated by linear processing is added to the arranged data symbols.
  • the processing by the adding unit 12 can be represented by addition of r and d.
  • the process by the power adjustment unit 3 is omitted.
  • the addition unit 12 adds the vector after the power adjustment by the power adjustment unit 3 and the data vector.
  • A indicates the position of a part of the IDFT matrix as in the first embodiment.
  • r is K
  • M ⁇ K M ⁇ K
  • the transmission processing unit 8 may add a CP.
  • a fixed sequence may be inserted so as to suppress discontinuity in the phase between blocks.
  • the zero power interval may be provided by setting the fixed sequence as a zero sequence.
  • the control unit 9b specifies the position for the symbol in which the data symbol and the additional symbol are added, instead of the position of the data symbol and the additional symbol being specified by the instruction to the frequency domain multiplexing unit 4. Other operations of the control unit 9b are the same as those of the control unit 9 of the first embodiment.
  • an additional symbol generated by linear processing is added to a data vector, the added symbol is multiplexed, converted into a time domain signal, and transmitted. For this reason, the same effect as Embodiment 1 can be produced.
  • FIG. 13 is a diagram of a configuration example of the transmission apparatus according to the fifth embodiment of the present invention.
  • the transmission device 100d of the present embodiment includes a control unit 9c instead of the control unit 9a of the transmission device 100b of the second embodiment.
  • the selection unit 13 and the storage unit 14 are different from the transmission device 100b of the second embodiment. Has been added. Except for these, the configuration of the transmission apparatus 100d of the present embodiment is the same as that of the transmission apparatus 100b of the second embodiment.
  • the processing content of the linear processing unit 2a is different from that of the second embodiment as described below.
  • Embodiments 1 to 3 an example in which a fixed sequence is used as an additional sequence has been described. However, in this embodiment, a part of the signal of the previous block is used as an additional sequence instead of a fixed sequence. . That is, in the present embodiment, the data group when the linear processing unit 2a generates the additional symbol so that the determined position in the block, which is the transmission unit of the time domain signal, becomes the determined data group, It is a part of the time domain signal of the previous block.
  • the signal output from the conversion unit 6 is input to the transmission processing unit 8 and to the selection unit 13.
  • the selection unit 13 stores a data group, which is a part of the signals output from the conversion unit 6, in the storage unit 14 for each block. Specifically, the selection unit 13 stores a signal at a position instructed from the control unit 9 c in the storage unit 14.
  • the control unit 9c instructs the selection unit 13 on a location to be used as an additional sequence in the next block in the signal output from the conversion unit 6.
  • the block currently being processed is the k-th block (k is an integer of 0 or more), and the signal output from the conversion unit 6 in the processing of the previous block is y k ⁇ 1 .
  • a signal that is a part of y k ⁇ 1 and selected by the selection unit 13 is defined as y ′ k ⁇ 1 .
  • y ′ k ⁇ 1 is stored in the storage unit 14. At this time, y ′ k ⁇ 1 can be expressed by the following equation (15).
  • y ′ k ⁇ 1 Ad (15)
  • A is a part of the IDFT matrix W N
  • the row A is a matrix corresponding to the position of the additional sequence component of the signal output from the conversion unit 6 in the row W N.
  • d is a vector including data symbols and signals output from the linear processing unit 2a in the k-th block.
  • r is a vector indicating a signal output from the linear processing unit 2a
  • d ′ is a data symbol.
  • the column A 0 is a column corresponding to the position of the data symbol output from the converter 6 in the column A
  • the column A 1 is a column corresponding to the position of the additional sequence output from the converter 6 in the column A. It is.
  • the length of y ′ k ⁇ 1 is M
  • the length of r is K
  • M ⁇ K M ⁇ K.
  • control unit 9c of the present embodiment is the same as that of the control unit 9a of the second embodiment except that the instruction to the selection unit 13 described above is added.
  • FIG. 14 is a diagram illustrating an example of the output of the conversion unit 6 according to the present embodiment.
  • the control unit 9c stores the head of N 1 pieces of data as an additional sequence in the storage unit 14 at the output of the converter 6 of the k-1 th block
  • the selection unit 13 is instructed.
  • the head of the kth block is an additional sequence that is a part of the k ⁇ 1th block.
  • the end of the k ⁇ 1 field-th block and the top phase of the k-th block are continuous.
  • the discontinuity of the phase between the blocks is eliminated, and the out-of-band power can be reduced.
  • fixed sequences are arranged in two places in order to reduce out-of-band power.
  • an additional series may be added in one place, and calculation in linear processing is performed. This is simplified compared to the third embodiment.
  • FIG. 15 is a diagram illustrating another example of the output of the conversion unit 6 according to the present embodiment.
  • the first additional sequence that is the first N 1 data of the k ⁇ 1th block and the second additional sequence that is the last N 2 data are stored in the storage unit 14. Is done.
  • the second additional sequence is arranged so that the position immediately before the position copied as CP is the end of the second additional sequence, and the first additional sequence is positioned at the beginning of the position copied as CP.
  • Arrange additional series so that by arranging the additional sequences, the phases and amplitudes of a plurality of symbols can be matched, and phase discontinuity between blocks can be more effectively eliminated.
  • an additional sequence can be used as a guard interval without preparing a predetermined sequence.
  • FIG. FIG. 16 is a diagram of a configuration example of a transmission apparatus according to the sixth embodiment of the present invention.
  • Transmitting apparatus 100e of the present embodiment includes control unit 9d instead of control unit 9c of transmitting apparatus 100d of the fifth embodiment, and adding unit 12 is added to transmitting apparatus 100d of the fifth embodiment. Yes. Except for these, the configuration of transmitting apparatus 100e in the present embodiment is the same as that of transmitting apparatus 100d in the fifth embodiment.
  • the processing content of the linear processing unit 2a is different from that of the fourth embodiment as described below.
  • the adding unit 12 adds the data symbol and the symbol output from the power adjusting unit 3. In the following description, it is assumed that power adjustment is not performed.
  • y ′ k ⁇ 1 can be expressed by the following equation (19).
  • d is a data symbol
  • r is a vector indicating a signal output from the linear processing unit 2a.
  • y ′ k ⁇ 1 A (d + r) (19)
  • control unit 9d of the present embodiment has the same function as the control unit 9c of the fifth embodiment and the same function as the control unit 9b of the fourth embodiment.
  • the transmission processing unit 8 may add a CP as in the fifth embodiment.
  • data symbols and additional symbols are added as in the fourth embodiment, and a part of the data in the previous block is used as an additional sequence as in the fifth embodiment. I did it.
  • the same effect as in the first embodiment can be obtained, and the number of additional sequences can be reduced from that in the third embodiment to reduce out-of-band power.
  • each transmission apparatus according to the second to sixth embodiments is the same as that of the transmission apparatus according to the first embodiment, and a part of the transmission processing unit 8 and the components other than the transmission processing unit 8 are the same as those in the embodiment.
  • This can be realized by the processing circuit described in the first embodiment.
  • This processing circuit may be a control circuit as in the first embodiment, or may be dedicated hardware.
  • FIG. 17 is a diagram illustrating a configuration example of a receiving apparatus according to the seventh embodiment.
  • receiving apparatus 400 of the present embodiment includes reception processing section 41, transmission path estimation section 42, conversion section 43, frequency domain equalization section 44, demodulation section 45, and control section 46.
  • interference due to data symbols may occur at a location where a fixed sequence is arranged.
  • the data accuracy that has leaked into the fixed sequence is removed using the demodulation result, and the estimation accuracy is improved by performing transmission path estimation again using the fixed sequence from which interference has been removed.
  • FIG. 18 is a diagram illustrating a configuration example of a receiving apparatus that performs interference cancellation.
  • the receiving apparatus 400a illustrated in FIG. 18 has the same configuration as that of the receiving apparatus 400 except that an interference removing unit 47 is added to the receiving apparatus 400 and a control unit 46a is provided instead of the control unit 46.
  • an interference removing unit 47 is added to the receiving apparatus 400 and a control unit 46a is provided instead of the control unit 46.
  • the operation will be described by taking the configuration of the receiving apparatus 400a as an example.
  • the operation of the receiving apparatus 400 is the same as part of the operation of the receiving apparatus 400a, as will be described later.
  • FIG. 19 is a flowchart showing an example of a processing procedure in receiving apparatus 400a of the present embodiment.
  • the reception processing unit 41 receives a signal from the transmission device 100 or the transmission device 100a, and performs reception processing such as analog-digital conversion processing and frequency conversion processing (step S1).
  • the reception processing unit 41 outputs the processed signal to the transmission path estimation unit 42.
  • the transmission path estimation unit 42 performs transmission path estimation in the time domain based on the reception signal output from the reception processing unit 41 (step S2).
  • a fixed sequence arranged in the transmission devices 100 and 100a is used.
  • a method for channel estimation of a fixed sequence a general channel estimation method using a known sequence can be used.
  • the transmission path estimation unit 42 outputs the received signal and the transmission path estimation result to the conversion unit 43.
  • the conversion unit 43 converts the received signal input from the transmission path estimation unit 42 into a frequency domain signal (step S3).
  • the conversion unit 43 outputs the frequency domain signal and the transmission path estimation result to the frequency domain equalization unit 44.
  • the frequency domain equalization unit 44 performs frequency domain equalization processing using the frequency domain signal and the transmission path estimation result (step S4). A general technique can be used for frequency domain equalization.
  • the frequency domain equalization unit 44 outputs the received signal after the frequency domain equalization processing to the demodulation unit 45.
  • the demodulator 45 demodulates the received signal after the frequency domain equalization process (step S5). Thereby, the transmitted data is restored.
  • Control unit 46a grasps the subcarrier in which the data symbol is arranged in transmitting apparatuses 100 and 100a, and instructs demodulator 45 on the subcarrier in which the data symbol is arranged.
  • Information indicating the subcarrier in which the data symbol is arranged may be determined in advance, or may be notified from the transmission devices 100 and 100a to the reception device 400a.
  • the control unit 46a can select whether or not to perform interference cancellation processing on the received signal. Specifically, for example, the control unit 46a determines to perform interference cancellation for the received signal corresponding to the fixed sequence and not to perform interference cancellation processing for the other received signals. When the interference removal process is not executed on the received signal (No at Step S6), the control unit 46a ends the process after Step S5. When performing interference removal processing on the received signal (Yes in step S6), the control unit 46a instructs the interference removal unit 47 to perform interference removal, and the interference removal unit 47 performs interference removal on the received signal (step S7). The processes after step S2 are performed.
  • the interference removal unit 47 receives the reception signal from the reception processing unit 41 and the demodulation result as the demodulation result from the demodulation unit 45.
  • the interference removal unit 47 removes the interference component at the position corresponding to the fixed sequence from the received signal based on the demodulation result and the interference component from the data symbol for the fixed sequence.
  • the interference removal unit 47 removes interference by the following equation (22).
  • d (hat) indicates the demodulation result of the data symbol
  • z indicates the received signal
  • z ′ indicates the received signal after interference cancellation.
  • C is a matrix that includes the transmission path estimation result and all of the IDFT matrix or a part of the IDFT matrix, and is a matrix that includes a portion that requires interference removal in the received signal z.
  • C is instructed from the control unit 46a to the interference removal unit 47.
  • C is a matrix obtained by multiplying an IDFT matrix by a matrix formed by transmission path estimation values. A part of the above IDFT matrix is determined by whether or not an oversampling process or the like is included in the IDFT matrix.
  • the transmission path estimation unit 42 performs transmission path estimation using the above-described fixed sequence in the time domain, but performs transmission path estimation using a plurality of fixed sequences embedded in a plurality of blocks.
  • the average value of the obtained plurality of transmission path estimation results may be output as the transmission path estimation result.
  • the operation of the receiving apparatus 400 shown in FIG. 17 is the same as the operation of the receiving apparatus 400a when the operation related to interference removal is not performed.
  • the reception processing unit 41 is a receiver.
  • the components of the receiving devices 400 and 400a other than the reception processing unit 41 and a part of the reception processing unit 41 can be realized by the processing circuit described in the first embodiment.
  • This processing circuit may be a control circuit as in the first embodiment, or may be dedicated hardware.
  • the interference removal processing for the fixed sequence portion is performed in the reception processing for receiving the signals transmitted from the transmission devices 100 and 100a.
  • the receiving devices 400 and 400a receive the signals transmitted from the transmitting devices 100 and 100a has been described.
  • the receiving devices 400 and 400a transmit from the transmitting device 100b according to the second embodiment. It can be used as a receiving device that receives the processed signal.
  • the reception processing unit 41 performs CP removal.
  • FIG. 20 is a diagram illustrating a configuration example of a receiving apparatus according to the eighth embodiment.
  • receiving apparatus 400b according to the present embodiment includes receiving apparatus 400a according to the seventh embodiment, except that interference removing section 47a and control section 46b are provided instead of interference removing section 47 and control section 46a, respectively. It is the same.
  • Constituent elements having the same functions as those in the seventh embodiment are denoted by the same reference numerals as those in the seventh embodiment, and redundant description is omitted.
  • the transmission path estimation unit 42 performs transmission path estimation after the reception signal is converted into a frequency domain signal by the conversion unit 43. Therefore, the transmission path estimation unit 42 performs transmission path estimation in the frequency domain.
  • differences from the seventh embodiment will be described.
  • FIG. 21 is a diagram illustrating a configuration example of the reception device 400c according to the ninth embodiment that performs transmission path estimation in the time domain.
  • the operation of the receiving apparatus 400c is the same as that of the receiving apparatus 400b shown in FIG. 20 except that the conversion unit 43 performs conversion after the transmission path estimation and the transmission path estimation section 42 performs transmission path estimation in the frequency domain. .
  • the interference removal unit 47a of the present embodiment performs an interference removal process for removing an interference component from the received signal.
  • the result of demodulating the signal after interference removal by the demodulator 45 can be expressed by the following equation (23).
  • the received signal after frequency domain equalization is x
  • the length of the fixed sequence is M
  • the length of r described in Embodiment 4 is K
  • M ⁇ K, P (A H A) ⁇ 1 A H.
  • I is a unit matrix of N D ⁇ N D.
  • the interference removing unit 47a may remove the interference component from the received signal by the following equation (24) using the demodulation result d (hat) by the demodulating unit 45.
  • FIG. 22 is a diagram illustrating a configuration example of a receiving apparatus that performs repetitive demodulation.
  • the receiving apparatus 400d shown in FIG. 22 is the same as the receiving apparatus 400c except that a repeating unit 49 is added to the receiving apparatus 400c and a control unit 46d is provided instead of the control unit 46c. Whether or not the repetition unit 49 performs the repetition process and the number of repetitions are instructed from the control unit 46d to the repetition unit 49.
  • the repetition unit 49 receives the demodulation result from the demodulation unit 45 and the frequency domain equalized signal from the frequency domain equalization unit 44.
  • FIG. 23 is a flowchart illustrating an example of a processing procedure in the receiving device 400d. Steps S21 to S24 shown in FIG. 23 are the same as steps S1 to S4 of the seventh embodiment.
  • the interference removing unit 47a performs the interference removing process as described above (step 25).
  • the demodulator 45 demodulates the received signal after interference removal (step S26).
  • the repetition unit 49 determines whether or not to apply interference cancellation to the equalized signal, that is, the signal output from the frequency domain equalization unit 44 (step S27).
  • the repetition unit 49 determines to apply interference cancellation to the equalized signal when instructed to perform the repetition process from the control unit 46d.
  • the repetition unit 49 ends the process without performing repetition.
  • the repetition unit 49 performs interference cancellation on the equalized signal by obtaining x ′ according to the equation (24). (Step S28).
  • the repeater 49 inputs x ′, which is the result of the interference removal process, to the demodulator 45. Henceforth, the process after step S26 is repeated.
  • the interference removal unit 47a performs the interference removal process on the received signal after frequency domain equalization. Therefore, even when power adjustment is performed in transmitting apparatus 100c, it is possible to suppress the influence of interference from the data symbol to the fixed sequence portion, and to suppress deterioration in accuracy of transmission path estimation. it can.
  • FIG. 24 is a diagram illustrating a configuration example of a receiving device according to the ninth embodiment.
  • the receiving apparatus 400e of the present embodiment is the same as that of the embodiment except that a selection unit 50 is added and a control unit 46e and an interference removal unit 47b are provided instead of the control unit 46c and the interference removal unit 47a.
  • a selection unit 50 is added and a control unit 46e and an interference removal unit 47b are provided instead of the control unit 46c and the interference removal unit 47a.
  • This is the same as the receiving apparatus 400c of the eighth embodiment.
  • Components having the same functions as those in the eighth embodiment are denoted by the same reference numerals as those in the eighth embodiment, and redundant description is omitted.
  • differences from the eighth embodiment will be described.
  • the transmitting apparatuses 100d and 100e described in Embodiments 5 and 6 use a part of the previous block as an additional sequence.
  • data of the previous block is required.
  • the selection unit 50 selects and holds a signal at a position used as an additional sequence from the reception signals of each block output from the transmission path estimation unit 42. Then, the selection unit 50 outputs the held signal to the interference removal unit 47b in the processing of the next block. The position of the additional sequence is instructed from the control unit 46e to the selection unit 50.
  • the reception device may not include the selection unit 50 and the interference removal unit 47b. This is because demodulation can be performed with reference to only subcarriers in which data is arranged. In this case, the operation of the receiving apparatus is the same as that of receiving apparatus 400 described in the seventh embodiment.
  • the signal at the position used as the additional sequence among the signals of the previous k ⁇ 1-th block is y ′′ k ⁇ 1 .
  • the signal after frequency domain equalization is x
  • the length of y ′′ k ⁇ 1 is M
  • the length of r described in the fifth embodiment is K
  • the demodulation result d (hat) of the signal whose interference has been removed by the interference removing unit 47b can be expressed by the following equation (25).
  • an additional sequence of the previous block may be generated using the demodulation result of the received signal corresponding to the previous block.
  • the demodulation result in each block is stored in a storage unit (not shown), and the interference removal unit 47b reads the stored demodulation result from the storage unit, and reproduces the additional sequence using the demodulation result.
  • the additional series is reproduced by the following equation (26).
  • the matrix B is a matrix specified by the control unit 46e and includes a part of the IDFT matrix.
  • FIG. 25 is a diagram illustrating a configuration example of a receiving apparatus according to the ninth embodiment that performs transmission path estimation in the frequency domain.
  • the reception device 400f includes a selection unit 51 and a control unit 46f instead of the selection unit 50 and the control unit 46e of the reception device 400e.
  • the operation of the receiving device 400f is performed by the conversion unit 43 before the transmission path estimation, and the transmission path estimation section 42 performs the transmission path estimation in the frequency domain and the operation of the selection section 51 instead of the operation of the selection section 50.
  • the receiving apparatus 400e is the same as the receiving apparatus 400e except that the operation is performed and the control unit 46f controls the selection unit 51 instead of the selection unit 50.
  • the selection unit 51 performs the same operation as the selection unit 50 after converting the frequency-domain equalized signal into a time-domain signal.
  • the receiving apparatus holds a portion corresponding to the additional sequence in the received signal corresponding to the previous block, and performs interference cancellation processing using the held additional sequence.
  • the signal transmitted from transmitting apparatus 100e described in Embodiment 6 can be demodulated.
  • each receiving apparatus is the same as that of the receiving apparatus according to the seventh embodiment, and a part of the reception processing unit 41 and other components than the reception processing unit 41 This can be realized by the processing circuit described in the first embodiment.
  • This processing circuit may be a control circuit as in the first embodiment, or may be dedicated hardware.
  • the configuration described in the above embodiment shows an example of the contents of the present invention, and can be combined with another known technique, and can be combined with other configurations without departing from the gist of the present invention. It is also possible to omit or change the part.

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Transmitters (AREA)

Abstract

本発明にかかる送信装置（１００）は、データシンボルを生成するデータ生成部（１）と、追加シンボルを生成する線形処理部（２）と、追加シンボルに対して電力調整を行う電力調整部（３）と、電力調整後の追加シンボルとデータシンボルとを周波数軸上に配置する周波数領域多重部（４）と、周波数領域多重部（４）により周波数軸上に配置された信号を時間領域信号に変換する変換部（６）と、時間領域信号を送信する送信処理部（８）と、を備え、線形処理部は、時間領域信号の送信単位であるブロック内の定められた位置が定められたデータ群となるように追加シンボルを生成する。

Description

送信装置、受信装置および送信方法
　本発明は、空間多重により信号を送信する送信装置、この送信装置から送信された信号を受信する受信装置および送信方法に関する。
　デジタル通信システムにおいて、送信信号が建物などに反射して起こるマルチパスフェージングまたは端末の移動によって起こるドップラ変動によって、伝送路の周波数選択性と時間変動が発生する。マルチパスフェージングが生じる環境において、受信信号は送信シンボルと遅延時間が経って届くシンボルと干渉した信号となる。
　このような周波数選択性のある伝送路において、最良の受信特性を得るため、マルチキャリア（Multiple　Carrier：ＭＣ）ブロック伝送であるＯＦＤＭ（Orthogonal　Frequency　Division　Multiplexing：直交周波数分割多重）伝送方式（例えば、下記非特許文献１参照）が用いられる。
　下記非特許文献１では、ＯＦＤＭ伝送方式において、シンボル間干渉を避けるために、送信信号に固定系列であるＵＷ（Unique　Word）を配置する技術が開示されている。
M.　Huemer,　C.　Hofbauer,　and　J.　B.　Huber,　"The　Potential　of　Unique　Words　in　OFDM,"　in　Proc.　15th　Int.　OFDM　Workshop,　Hamburg,　Germany,Sep.　2010,　pp.　140－144.
　上記非特許文献１に記載の技術によれば、固定系列を挿入する位置の電力をゼロとするために周波数領域でシンボルが追加される。上記非特許文献１に記載の技術では、周波数領域でシンボルが追加されることにより、シンボルの追加が無い場合と送信電力の周波数特性が異なることになる。このため、規格等により要求されている電力の周波数特性に関する基準であるスペクトラムマスクを満たさない可能性があるという問題があった。
　本発明は、上記に鑑みてなされたものであって、送信電力の基準からの逸脱を抑制することができる送信装置を得ることを目的とする。
　上述した課題を解決し、目的を達成するために、本発明にかかる送信装置は、データシンボルを生成するデータ生成部と、追加シンボルを生成する線形処理部と、追加シンボルに対して電力調整を行う電力調整部と、電力調整後の追加シンボルとデータシンボルとを周波数軸上に配置する配置部と、を備える。また、送信装置は、配置部により周波数軸上に配置された信号を時間領域信号に変換する変換部と、時間領域信号を送信する送信処理部と、を備える。線形処理部は、時間領域信号の送信単位であるブロック内の定められた位置が定められたデータ群となるように追加シンボルを生成する。
　本発明にかかる送信装置は、送信電力の基準からの逸脱を抑制することができるという効果を奏する。
実施の形態１にかかる送信装置の構成例を示す図 実施の形態１の送信装置の補間処理部および変換部の具体例を示す図 実施の形態１の送信装置の構成の具体例を示す図 実施の形態１の、周波数領域多重部による処理の後に位相回転を実施する送信装置の構成例を示す図 実施の形態１の、プロセッサを備える制御回路の構成例を示す図 実施の形態１の、専用ハードウェアである処理回路を含む回路の構成例を示す図 実施の形態２にかかる送信装置の構成例を示す図 実施の形態３の、ブロックの先頭と末尾に固定系列が配置される例を示す図 実施の形態３の、ＣＰ（Cyclic　Prefix）の付加を説明するための図 実施の形態３の、ブロック内の複数の位置に固定系列を配置した場合のＣＰ付加前のブロックの一例を示す図 実施の形態３の、ＣＰ付加後のブロックであるＣＰ付きブロックの一例を示す図 実施の形態４にかかる送信装置の構成例を示す図 実施の形態５にかかる送信装置の構成例を示す図 実施の形態５の変換部の出力の一例を示す図 実施の形態５の変換部の出力の別の一例を示す図 実施の形態６にかかる送信装置の構成例を示す図 実施の形態７の受信装置の構成例を示す図 実施の形態７の干渉除去を行う受信装置の構成例を示す図 実施の形態７の受信装置における処理手順の一例を示すフローチャート 実施の形態８の受信装置の構成例を示す図 時間領域で伝送路推定が行う実施の形態８の受信装置の構成例を示す図 実施の形態８の、繰り返し復調を行う受信装置の構成例を示す図 実施の形態８の受信装置における処理手順の一例を示すフローチャート 実施の形態９の受信装置の構成例を示す図 周波数領域で伝送路推定を行う実施の形態９の受信装置の構成例を示す図
　以下に、本発明の実施の形態にかかる送信装置、受信装置および送信方法を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態１．
　図１は、本発明の実施の形態１にかかる送信装置の構成例を示す図である。本実施の形態の送信装置１００は、ＯＦＤＭ伝送方式により信号を送信する。送信装置１００は、図１に示すように、データ生成部１、線形処理部２、電力調整部３、周波数領域多重部４、補間処理部５、変換部６、固定系列追加部７、送信処理部８および制御部９を備える。
　データ生成部１はデータシンボルを生成する。データシンボルは、例えば、ＰＳＫ（Phase　Shift　Keying）シンボル、ＱＡＭ（Quadrature　Amplitude　Modulation）シンボル等の変調シンボルであるが、データシンボルはこれらに限定されない。また、データ生成部１は、変調シンボルに誤り訂正処理およびプリコーディング処理のうちの少なくとも１つを施してデータシンボルを生成してもよい。プリコーディング処理としては、ＯＦＤＭ方式で用いられる一般的なプリコーディング処理を用いることができる。データ生成部１は、１ブロックあたりＮＤ個のデータシンボルを生成する。データ生成部１は、生成したデータシンボルを周波数領域多重部４および線形処理部２に出力する。
　線形処理部２は、後段の変換部６から出力される時間領域における信号の指定位置の電力がゼロとなるようにするために線形処理を実施する。具体的には、線形処理部２は、変換部６から出力される時間領域信号の送信単位であるブロック内の定められた位置が定められたデータ群となるように追加シンボルを生成する。実施の形態１では、データ群は全てゼロで構成されるゼロ系列である。線形処理により、１ＯＦＤＭ個のデータあたりＭ個の追加シンボルが生成される。以下、変換部６から出力される時間領域における信号における上記定められた位置、すなわち電力がゼロとなる区間をゼロ電力区間とも呼ぶ。時間領域におけるゼロ電力区間は、後述する固定系列が配置される位置であり、制御部９によって指定される。線形処理については、後述する。線形処理部２は、生成した追加シンボルを電力調整部３へ出力する。
　電力調整部３は、追加シンボルに対して電力調整を行い、電力調整後の追加シンボルを周波数領域多重部４へ出力する。電力調整を行う理由は、周波数領域におけるサブキャリア毎の電力のばらつきを抑えるためである。本実施の形態の送信装置１００においては、後述するように周波数領域多重部４においてデータシンボルと追加シンボルを多重して送信信号が生成される。追加シンボルとデータシンボルとで電力に差が生じると、規格等により周波数帯域ごとの送信電力の上限を示すスペクトルマスクが定められている場合があり、上記の電力の差によってスペクトルマスクの要求を満足できない場合がある。このため、本実施の形態では、電力調整部３によって電力を調整する。
　周波数領域多重部４は、データ生成部１から入力されるデータシンボルと電力調整部３から出力される追加シンボルとを、制御部９から指定された周波数に配置することにより、各シンボルを周波数領域で多重する。すなわち、周波数領域多重部４は、電力調整後の追加シンボルとデータシンボルとを周波数軸上に配置する配置部である。詳細には、ＯＦＤＭ個のデータごとに、ＮＤ個のデータシンボルとＭ個の追加シンボルとを、それぞれ、制御部９から指定されたサブキャリアに配置する。周波数領域多重部４は、多重後のシンボルを補間処理部５へ出力する。なお、送信装置１００がＯＦＤＭ伝送方式で使用可能なサブキャリアの総数をＮ（Ｎは２以上の整数）とするとき、ＮＤ＋Ｍ≦Ｎであるとする。また、周波数領域多重部４は、周波数領域において隣り合う周波数からの漏れこみ干渉から自己信号を守るため、ゼロ挿入処理などを行っても良い。例えば、ＬＴＥ（Long　Term　Evolution）規格では、ＮＤ＝１２００，Ｎ＝２０４８と設定されている。
　補間処理部５は、後段の変換部６から出力されるシンボルの数がＸ（Ｘは、Ｘ≧Ｎを満たす整数）となるように調整するために補間処理を行う。補間処理部５において施される補間処理の一例は、補間１ＯＦＤＭ個のデータに対応するデータ単位であるブロック内の位相に折り返し巡回性が発生するような補間処理である。例えば、「B．Porat，“A　Course　in　Digital　Signal　Processing”，John　Wiley　and　Sons　Inc．，1997」（以下、Porat文献という）に記載されている信号補間式等を用いて、補間処理を行えば、ブロック内の位相に折り返し巡回性が発生する。折り返し巡回性とは、具体的には、ブロックの信号をｙ０，ｙ１，…，ｙＸ－１とすると、ｙ０の位相とｙＸ－１の位相とに連続性がある現象を指す。すなわち、補間処理部５は、ブロックの最後と前記ブロックの先頭との間で位相が連続するよう補間処理を行うことになる。一般的に補間処理後のシンボル数は、補間処理部５へ入力されるシンボル数の整数倍となる。例えば補間処理部５へ入力されるシンボル数がＮとすると、補間処理部５から出力されるシンボル数はＬ×Ｎとなる。Ｌは、１以上の整数である。Ｌが１の場合には、入力されるシンボル数と出力されるシンボル数とは同じであるが、本実施の形態ではこのような場合も含めて補間処理と呼ぶ。補間処理部５は、補間処理後のシンボルを変換部６へ出力する。補間処理後のシンボルは、周波数領域に配置されたシンボルを補間したものであるから、周波数領域信号である。
　変換部６は、周波数領域多重部４により周波数軸上に配置された信号を時間領域信号に変換する。具体的には、変換部６は、補間処理部５による補間処理後の周波数領域信号を時間領域信号に変換し、時間領域信号を固定系列追加部７へ出力する。なお、前述したようにＬ＝１であってもよいため補間処理は行われなくてもよい。変換部６において施される変換処理の一例として、ＩＤＦＴ（Inverse　Discrete　Fourier　Transform）、またはＩＦＦＴ(Inverse　Fast　Fourier　Transform)が挙げられるが、周波数領域信号を時間領域信号に変換する処理はこれらに限定されない。
　固定系列追加部７は、変換部６から出力される時間領域信号に、本発明にかかるあらかじめ定められた系列の一例である固定系列を配置し、固定系列を配置した後の時間領域信号を送信処理部８へ出力する。あらかじめ定められた系列を、以下付加系列とも呼ぶ。本実施の形態では、付加系列は固定系列である。具体的には、固定系列追加部７は、制御部９から固定系列を配置する位置を指定され、変換部６から出力される時間領域信号における該位置に、すなわち時間領域信号のあらかじめ定められた位置に固定系列を加算する。制御部９から指定される固定系列を配置する位置は、上述したゼロ電力区間である。固定系列は、ブロックごとすなわちＯＦＤＭ個のデータごとに生成されていてもよいし、複数のブロックにわたって同一の固定系列が用いられてもよい。全てのブロックに同じ固定系列が用いられ、同じ場所に固定系列が挿入された場合、ブロック間の位相が繋がる効果が得られ、帯域外電力の抑圧が達成できる。
　固定系列はどのような系列を用いてもよい。例えば、Zadoff　Chu系列、Pseudo　Noise生成器から出力される系列などを用いても良い。また、本実施の形態の送信装置１００は、ＯＦＤＭ信号を送信するので、本質的にＯＦＤＭ信号のPeak　to　Average　Power　Ratio、すなわちピーク電力と平均電力の差が大きい。このため、ＯＦＤＭ信号と同等のＰＡＰＲ特性を持つ信号を固定信号として用いても良い。例えば、ＰＳＫ信号、ＱＡＭ信号などに対して、ＩＤＦＴ又はＤＦＴ変換を施して固定系列としてもよい。
　送信処理部８は、固定系列追加部７から出力される時間領域信号に、フィルタリング処理、デジタルアナログ変換処理、周波数変換処理、電力増幅処理等を施し、処理後の時間領域信号を送信する。なお、送信装置１００が無線通信装置である場合には、送信処理部８は電波を放射するアンテナを含み、処理後の信号はアンテナから放射される。なお、送信装置１００は無線通信装置に限定されず、有線伝送により送信を行ってもよい。
　図２は、本実施の形態の送信装置１００の補間処理部５および変換部６の具体例を示す図である。図２に示した例では、図１に示した補間処理部５および変換部６として、ゼロ挿入部５ａおよびＩＤＦＴ部６ａが用いられる例を示している。図２において、図１に示した構成要素と同一の機能を有する構成要素には、図１と同一の符号を付している。図２に示した例では、ゼロ挿入部５ａが、補間処理としてPorat文献に記載されている周波数領域におけるゼロ挿入を行い、ＩＤＦＴ部６ａがＩＤＦＴにより周波数領域信号を時間領域信号する。図２は一例であり、補間処理部５および変換部６の実装は、図２に示した例に限定されない。
　図３は、本実施の形態の送信装置１００の構成の具体例を示す図である。図３に示した例では、複数のブロックにわたって同じ固定系列が用いられる場合の送信装置１００の構成例を示している。図３において、図１に示した構成要素と同一の機能を有する構成要素には、図１と同一の符号を付している。複数のブロックにわたって同じ固定系列が用いられる場合、固定系列は予め記憶部１０に記憶される構成とすることができる。この場合、固定系列追加部７により、記憶部１０から固定系列が読み出される。
　次に、本実施の形態の線形処理について説明する。本実施の形態の線形処理は、例えば、上記非特許文献１に記載されている線形処理を用いることができる。上記追加シンボルは、上記非特許文献１におけるredundant　subcarriersに相当する。
　例として、補間処理におけるＬが１であり、ＮＤ＋Ｍ＝Ｎ、Ｘ＝Ｎであるとする。そして、線形処理部２は、変換部６から出力されるデータのうち、指定された位置のＭ個のデータの電力がゼロとなるように線形処理を実施するとする。制御部９は、上記の位置を線形処理部２へ指定する。ここで、ＷＮをＮ行Ｎ列（以下、Ｎ×Ｎと表現する）のＩＤＦＴ行列とすると、ＷＮの（ｍ，ｎ）番目の要素はｅｊ２πｍｎ／Ｎとなる。行列Ｐを、周波数領域においてデータシンボルおよび電力調整後の追加シンボルの配置を示す行列とする。すなわち、周波数領域多重部４は、データシンボルの後に電力調整後の追加シンボルをならべた（ＮＤ＋Ｍ）×１のベクトルに行列Ｐを乗算することにより、データシンボルと電力調整後の追加シンボルとを周波数領域に配置するとする。また、上記の指定された位置を、時間領域信号の最後の部分とする。このとき、周波数領域多重部４による配置と変換部６による周波数領域から時間領域への変換とを示す行列を、以下の式（１）で表すこととする。行列Ｐは、制御部９により決定される。
Figure JPOXMLDOC01-appb-M000001
　上記の式（１）において、Ｍ２１は、Ｍ×ＮＤの行列、Ｍ２２は、Ｍ×Ｍの行列である。末尾のＭ個のデータの電力がゼロとなるようにする場合、ｄをＮＤ×１のデータシンボルベクトルとすると、線形処理部２の出力であるＭ個の追加シンボルを示すＭ×１のベクトルｒは以下の式（２）により示される。
Figure JPOXMLDOC01-appb-M000002
　なお、上記の例において、ｒ´を電力調整後のベクトルｒであるとしたときに、電力調整が行われないと想定する、すなわちｒ´＝ｒであるとすると、周波数領域多重部４における処理は以下の式（３）で表すことができる。
Figure JPOXMLDOC01-appb-M000003
　前述の通り、追加シンボルが多重されることにより、スペクトルマスクを満たせなくなることがある。従って、上述したように、線形処理後シンボルに対して電力調整を行う必要がある。電力調整部３における電力調整は、以下の式（４）で表すことができる。
　ｒ´＝α・ｒ　　　…（４）
　ここで、αは１以下の値であり、スペクトルマスクなどのように、予め設定された電力基準を満たすように設定される。電力基準とは複数のシンボルの平均電力に対する基準などである。例えば、データシンボルの平均電力と電力調整後の追加シンボルの平均電力とが等しくなるよう、αを選べば良い。なお、電力の調整の必要が無ければ、α＝１と設定しても良い。αの値は制御部９によって指定される。制御部９は、例えば、信号電力制限値、基地局の性能などに基づいてαの値を定めることができる。
　また、以下の式（５）のように、電力調整された信号に対し、位相回転が与えられても良い。θは位相回転量を示す。
　ｒ´＝ｅｉθ・α・ｒ　　　…（５）
　また、指定したゼロ区間を時間軸にて循環シフトさせるため、位相回転を与えても良い。この場合、前述した式（５）に示す位相回転の例とは異なり、Porat文献に記されるような、ベクトル上の位相回転を与える。対角項に位相回転を含む位相回転を与える行列をＤとすると、循環シフトが発生するような行列演算は以下の式（６）で表すことができる。
Figure JPOXMLDOC01-appb-M000004
　なお、循環シフトさせる位相回転を与える演算、すなわち上記Ｄを乗算する処理は、周波数領域多重部４による処理の後に実施することができる。図４は、周波数領域多重部４による処理の後に位相回転を実施する送信装置の構成例を示す図である。図４において、図１に示した構成要素と同一の機能を有する構成要素には、図１と同一の符号を付している。図４に示した送信装置１００ａは、位相回転部１１を備え、位相回転部１１が、周波数領域多重部４から出力される信号に対して位相回転を実施する。この位相回転における位相回転量は制御部９によって指示される。この位相回転において、時間上の信号をｋ（ｋは１以上の整数）シンボル分だけ循環シフトさせる場合、Ｄの（ｍ，ｍ）番目の要素はｅｊ２πｋｍ／Ｎとなり、ｍ≠ｎの場合、Ｄの（ｍ，ｎ）番目の要素はゼロとなる。循環シフトをさせることで、時間上のゼロ電力区間の移動が可能となる。なお、本例において、位相回転量は時間領域において時間シフトが起こるように記載したが、時間領域においてピーク電力低減、帯域外電力抑圧などの他の効果が得られるような位相回転量を与えても良い。
　また、上記の例では、固定系列追加部７が、指定された位置に固定系列を配置する例を説明したが、固定系列追加部７による固定系列の配置は実施されなくても良い。指定された位置の電力がゼロとなるように線形処理が実施される場合、送信される信号内の指定された位置の電力はゼロとなる。このように、電力のゼロの区間であるゼロ電力区間が設けられることで、受信装置が、ゼロ電力区間内でアンテナの切り替え、干渉測定等を実施することができる。固定系列を加算するか否かが、固定系列追加部７に制御部９から指示されてもよい。制御部９は、送信装置１００内または受信装置からの要求により固定系列を加算するか否かを決定してもよい。例えば、受信装置から、図示しない受信部により、干渉測定のリクエストを受信した場合、制御部９は、固定系列を加算しないことを固定系列追加部７に指示する。これによりゼロ電力区間が設けられ、送信装置１００から送信された信号を受信した受信装置は、ゼロ電力区間で干渉測定を実施することができる。また、送信装置１００内で、ＯＦＤＭ個のデータ間でアンテナの切り替えの要望があった場合に、制御部９は固定系列を加算しないことを固定系列追加部７に指示する。なお、送信装置１００内のＯＦＤＭ個のデータ間でアンテナの切り替えの要望は、例えば、図示しないネットワーク制御部など、上位レイヤからの指示に基づいて定められる。以上の例では、送信装置１００を例に説明したが、送信装置１００ａの場合も同様である。
　次に、送信装置１００，１００ａのハードウェア構成について説明する。送信装置１００，１００ａのうち、送信処理部８は、送信機である。送信装置１００，１００ａのうち、データ生成部１、線形処理部２、電力調整部３、周波数領域多重部４、補間処理部５、変換部６、固定系列追加部７および制御部９は、処理回路により実現される。また、送信処理部８のうちの一部が処理回路により実現されてもよい。
　上記の処理回路は、プロセッサを備える制御回路であってもよいし、専用ハードウェアであってもよい。図５は、プロセッサを備える制御回路の構成例を示す図である。制御回路２００は、外部から入力されたデータを受信する受信部である入力部２０１と、プロセッサ２０２と、メモリ２０３と、データを外部へ送信する送信部である出力部２０４とを備える。入力部２０１は、制御回路の外部から入力されたデータを受信してプロセッサ２０２に与えるインターフェース回路であり、出力部２０４は、プロセッサ２０２又はメモリ２０３からのデータを制御回路の外部に送るインターフェース回路である。図５に示す制御回路により、送信装置１００，１００ａの各部のうちの少なくとも１部が実現される場合、プロセッサ２０２がメモリ２０３に記憶された、送信装置１００，１００ａの各部に対応するプログラムを読み出して実行することにより、各部が実現される。また、メモリ２０３は、プロセッサ２０２が実施する各処理における一時メモリとしても使用される。
　プロセッサ２０２は、ＣＰＵ（Central　Processing　Unit、中央処理装置、処理装置、演算装置、マイクロプロセッサ、マイクロコンピュータ、プロセッサ、ＤＳＰ（Digital　Signal　Processor）ともいう）である。メモリは、例えば、ＲＡＭ（Random　Access　Memory）、ＲＯＭ（Read　Only　Memory）、フラッシュメモリー、ＥＰＲＯＭ（Erasable　Programmable　Read　Only　Memory）、ＥＥＰＲＯＭ（登録商標）（Electrically　Erasable　Programmable　Read　Only　Memorｙ）等の、不揮発性または揮発性の半導体メモリ、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、ＤＶＤ（Digital　Versatile　Disk）等が該当する。
　上記の処理回路が、専用のハードウェアとして構成される場合、処理回路により実現される各部は、図６に示す回路である。図６は、専用ハードウェアである処理回路を含む回路の構成例を示す図である。図６に示した回路３００は、入力部３０１、処理回路３０２、メモリ３０３および送信処理部３０４を備える。入力部３０１は、外部から入力されたデータを受信する受信部である。送信処理部３０４は、データを外部へ送信する送信部である。処理回路３０２は、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ（Application　Specific　Integrated　Circuit）、ＦＰＧＡ（Field　Programmable　Gate　Array）、またはこれらを組み合わせたものである。
　また、送信装置１００，１００ａを構成する各構成要素は、専用のハードウェアである処理回路と制御回路とが組み合わされて実現されてもよい。
　なお、追加シンボルに関しては、使用可能なサブキャリアのうち伝送に使用されないサブキャリアである空サブキャリアに配置することができる。空サブキャリアを用いることにより、伝送効率の低下を抑制することができる。
　以上のように、本実施の形態の送信装置は、送信信号における指定された位置の電力がゼロとなるように線形処理を実施し、線形処理により生成された追加シンボルに対して電力調整を行い、電力調整後の追加シンボルとデータシンボルと周波数領域で多重する。そして、本実施の形態の送信装置は、多重された信号を時間領域信号に変換して送信するようにした。このため、送信電力の基準からの逸脱を抑制することができる。また、付加系列をガードインターバルとして使用することができる。
実施の形態２．
　図７は、本発明の実施の形態２にかかる送信装置の構成例を示す図である。本実施の形態の送信装置１００ｂは、実施の形態１の送信装置１００の線形処理部２、制御部９の替わりにそれぞれ線形処理部２ａ、制御部９ａを備える。また、本実施の形態の送信装置１００ｂは、実施の形態１の送信装置１００に対して、周波数領域多重部４の後段に位相回転部１１が追加され、固定系列追加部７が削除されている。これら以外は、本実施の形態の送信装置１００ｂは実施の形態１の送信装置１００と同様である。実施の形態１と同様の機能を有する構成要素は実施の形態１と同一の符号を付して、重複する説明を省略する。以下、実施の形態と異なる点を中心に説明する。
　実施の形態１では、線形処理部２が変換部６により時間領域信号においてゼロ電力区間が設けられるように追加シンボルを生成し、固定系列追加部７が、ゼロ電力区間に送信信号に固定系列を配置する例を説明した。本実施の形態では、線形処理部２ａが、送信信号に固定系列が配置されるように追加シンボルを生成する例を説明する。すなわち、本実施の形態では、線形処理部２ａが、時間領域信号の送信単位であるブロック内の定められた位置が定められたデータ群となるように追加シンボルを生成する際の、データ群はあらかじめ定められた系列である固定系列である。
　ここで、例として、変換部６から出力される時間領域の信号のブロックの末尾のＭ個のデータが固定系列となるような線形処理について説明する。補間処理におけるＬが１であり、ＮＤ＋Ｍ＝Ｎ、Ｘ＝Ｎであるとし、式（１）に示したモデルを用いて説明する。変換部から出力される時間領域信号の末尾のＭ個のシンボルに対応するＭ×１の固定系列のベクトルをｕとすると、実施の形態１における線形処理部２ａから出力される周波数領域の追加シンボルを示すベクトルｒは以下の式（７）で表すことができる。
Figure JPOXMLDOC01-appb-M000005
　線形処理部２ａは、固定系列ｕに基づいて、変換部６から出力される時間領域の信号のブロックの末尾のＭ個のデータが固定系列となるように、式（７）にしたがって、追加シンボルを算出する。
　制御部９ａの動作は、固定系列追加部７へ固定系列を配置する位置を指示する動作を行わない点と、線形処理部２ａへ固定系列の配置位置を指示する点とを除いて、制御部９の動作と同様である。なお、固定系列は、実施の形態１と同様に、ブロックごとに生成されてもよいし、複数のブロックにわたって同じ固定系列が用いられてもよい。
　電力調整部３は、実施の形態１と同様に、式（４）にしたがって電力調整を行う。位相回転部１１は、実施の形態１の送信装置１００ａの位相回転部１１と同様の動作を実施する。なお、図７では、位相回転部１１を備える構成例を示したが、位相回転部１１を備えない構成としてもよい。また、追加シンボルについては、実施の形態１と同様に、空きサブキャリアを用いて送信することができる。本実施の形態では、固定系列追加部７を備える必要がない。
実施の形態３．
　次に、実施の形態３について説明する。本実施の形態の送信装置の構成は実施の形態２と同様である。以下、実施の形態２と異なる点について説明する。実施の形態２では、末尾のＭ個のデータを固定系列とする例を説明したが、ブロック内の複数の箇所に固定系列が配置されてもよい。図８は、ブロックの先頭と末尾に固定系列が配置される例を示す図である。図８に示した例では、ブロックの先頭にＮ１個の固定系列が配置され、ブロックの末尾にＮ２個の固定系列が配置される例を示している。なお、実施の形態１においても、同様に、複数の箇所に固定系列を配置することができる。この場合、ゼロ電力区間も複数箇所となる。
　また、図８では、全てのブロックで同じ固定系列を示している。なお、先頭および末尾に挿入される固定系列は、互いに異なる系列を用いても良いし同一であってもよい。全てのブロックにおいて、同じ固定系列を用いることにより、ブロック間の位相が繋がる効果が得られ、帯域外電力を抑制することができる。
　図８に示すように、複数箇所に、固定系列を配置する場合には、線形処理部２ａにおける処理は以下の通りとなる。また、線形処理部２ａに入力される固定系列の長さと変換部６より出力される信号の中の固定系列に相当する部分の長さとが異なる場合も線形処理部２ａにおける処理は以下の通りとなる。
　変換部６から出力される信号における固定系列に相当する成分を示すベクトルｕを以下の式（８）を用いて示す。ＡはＮ×ＮのＩＤＦＴ行列であるＷＮの一部であり、Ａの行はＷＮの行において、変換部６から出力される信号における固定系列に相当する成分に対応する位置の行となる。ＡはＭ×（ＮＤ+Ｋ）の行列であり、ｄは、データシンボルと固定系列とが含まれるベクトルであり、変換部６に入力される信号に相当する。
　ｕ＝Ａｄ　　　…（８）
　行列Ａを、以下の式（９）のように、分解する。ｒは線形処理部２ａの出力を示すベクトルであり、ｄ´はデータシンボルである。Ａ０は、Ａ０の列がＡの列において変換部６から出力される信号におけるデータシンボルに対応する位置となる行列であり、Ａ１は、Ａ１の列がＡの列において変換部６から出力される固定系列成分の位置に対応する行列である。
　ｕ＝Ａ０ｄ´＋Ａ１ｒ　　　…（９）
　ここでｕの長さをＭ、ｒの長さをＫとし、Ｍ＜Ｋとする。この場合、ｒは以下の式（１０）により求めることができる。
Figure JPOXMLDOC01-appb-M000006
　また、Ｍ≧Ｋの場合は、以下の式（１１）により求めることができる。
Figure JPOXMLDOC01-appb-M000007
　また、送信処理部８は、ＣＰの付加を実施してもよい。すなわち、送信処理部８は、図９に示すように、ブロックの末尾をＣＰとしてコピーして先頭に配置する。図９は、ＣＰの付加を説明するための図である。
　ＣＰの長さをＮＣＰとすると、式（８）における行列Ａの行はＩＤＦＴ行列の１行目とＮ－ＮＣＰ行目によって成り立つ。連続するブロックにおいて、各ブロック内でＣＰ付加前のブロックの先頭とＣＰとしてコピーされる先頭の位置とで位相および振幅が等しく、かつブロック間でも前述の位相および振幅が等しければ、実施の形態１で述べたようにブロック内の位相に折り返し巡回性が発生するように補間が行われることにより、ブロック間位相の不連続性が解消され帯域外電力が低減できる。
　さらに、ブロック内の複数の位置に固定系列を配置すると、ブロック間での位相の連続性を向上させることができる。例えば、ＣＰ付加前のブロックの先頭のＮ１個のデータを第１の固定系列、末尾のＮ２個のデータを第２の固定系列として設定する。そして、ＣＰとしてコピーされる箇所の先頭位置に第１の固定系列の先頭が配置されるよう線形処理を行う。さらに、ＣＰとしてコピーされる箇所の１つ前の位置のデータが第２の固定系列の末尾となるよう線形処理を実施する。
　図１０は、ブロック内の複数の位置に固定系列を配置した場合のＣＰ付加前のブロックの一例を示す図である。図１０に示す例では、ブロックの先頭のＮ１個のデータである第１の固定系列を配置し、ブロックの末尾にＮ２個のデータである第２の固定系列を配置するとともに、ＣＰとしてコピーされる箇所の先頭位置に第１の固定系列が配置され、ＣＰとしてコピーされる箇所の１つ前の位置のデータが第２の固定系列の末尾となるよう第２の固定系列が配置されている。
　図１１は、ＣＰ付加後のブロックであるＣＰ付きブロックの一例を示す図である。図１１は、図１０に示したブロックにＣＰを付加したものを示している。隣接するＣＰ付ブロック間において、前のブロックの末尾に第２の固定系列が配置され、次のブロックの先頭に第１の固定系列が配置される。ＣＰ付加前のブロックは、ブロック内の位相に折り返し巡回性が発生するように補間が行われることにより、ＣＰ付加前の先頭のブロックとＣＰ付加前の末尾のブロックは位相および振幅が連続しているため、ＣＰ付ブロックではブロック間位相の不連続性を抑制することができる。なお、ＣＰが付加されたブロックに対して補間処理が与えられている場合もあり、このような場合、同じ固定系列が指定場所に現れるとは限らず、シンボル間干渉が発生することも考えられるが、ブロック間位相の連続性に影響するような現象ではない。なお、実施の形態１においても、同様に複数箇所に固定系列が配置されてもよいし、ＣＰ付加が行われてもよい。
　なお、以上述べた固定系列の配置は一例であり、固定系列の配置位置は上述した例に限定されない。ブロック内に固定系列を挿入することで、固定系列を伝送路情報のトラッキングなどに使うことが可能である。また、固定系列を、ゼロで構成される系列であるゼロ系列とすることで、実施の形態１と同様にゼロ電力区間を設定するように線形処理を行っても良い。ゼロ電力区間を設定することで、実施の形態１と同様に、ゼロ電力区間においてアンテナの切り替え、干渉測定などを行うことができる。
　なお、補間処理におけるＬが１より大きい場合、上述したＬ＝１の場合の計算式を用いて、線形処理部２ａにおける処理を実施してもよい。補間処理によって、時間領域において、シンボル間が補間されるだけであるので、このような処理を行っても実用上は問題ない。Ｌが１より大きい場合に、厳密な解を求めるのであれば、補間を反映させた行列演算を補間処理部５において行えば良い。
　以上のように、本実施の形態の送信装置１００ｂでは、線形処理部２ａが、送信信号に固定系列を配置されるように追加シンボルを生成する。これにより、実施の形態１と同様の効果を奏することができる。また、本実施の形態では、固定系列追加部７を設ける必要がない。
実施の形態４．
　図１２は、本発明の実施の形態４にかかる送信装置の構成例を示す図である。本実施の形態の送信装置１００ｃは、実施の形態２の送信装置１００ｂの制御部９ａの替わりに制御部９ｂを備え、実施の形態２の送信装置１００ｂに対して、加算部１２が追加されている。これら以外は、本実施の形態の送信装置１００ｃの構成は実施の形態２の送信装置１００ｂと同様である。なお、線形処理部２ａの処理内容は以下に述べるように実施の形態２と異なる。実施の形態１または実施の形態２と同様の機能を有する構成要素は実施の形態１または実施の形態２と同一の符号を付して、重複する説明を省略する。以下、実施の形態１または実施の形態２と異なる点を中心に説明する。
　実施の形態１および実施の形態２では、空いているサブキャリアに、線形処理により生成される追加シンボルが配置される例を説明したが、本実施の形態では、データが配置されるサブキャリアに配置されるデータシンボルに、線形処理により生成される追加シンボルを加算する。具体的には、ｄをデータベクトルとし、ｒを線形処理部２ａから出力される追加シンボルを表すベクトルとすると、加算部１２による処理は、ｒとｄの加算で表すことができる。なお、ここでは、電力調整部３による処理を省略して説明する。電力調整を行う場合には、加算部１２は、電力調整部３による電力調整後のベクトルとデータベクトルとを加算する。
　変換部６から出力される信号における固定系列に相当する成分を示すベクトルｕは以下の式（１２）で表すことができる。
　ｕ＝Ａ（ｄ＋ｒ）　　　…（１２）
　Ａは、実施の形態１と同様に、ＩＤＦＴ行列の一部の位置を示す。ここで、本実施の形態におけるｒの求め方について説明する。ｕの長さをＭとし、ｒの長さをＫとし、Ｍ＜Ｋとする。この場合、ｒは以下の式（１３）により求めることができる。
Figure JPOXMLDOC01-appb-M000008
　また、Ｍ≧Ｋの場合は、ｒは以下の式（１４）により求めることができる。
Figure JPOXMLDOC01-appb-M000009
　また、本実施の形態においても、送信処理部８が、ＣＰを付加してもよい。実施の形態３で述べた通り、図１０、図１１で例示したように、ブロック間の位相の不連続を抑制するように固定系列が挿入されるようにしてもよい。また、実施の形態３と同様に、固定系列をゼロ系列とすることによりゼロ電力区間を設けてもよい。制御部９ｂは、周波数領域多重部４への指示が、データシンボルおよび追加シンボルでそれぞれの位置が指定されるのではなく、データシンボルと追加シンボルとが加算されたシンボルに対する位置を指定する。これ以外の制御部９ｂの動作は、実施の形態１の制御部９と同様である。
　以上のように、本実施の形態では、データベクトルに線形処理により生成される追加シンボルを加算し、加算後のシンボルを多重し、時間領域信号に変換して送信するようにした。このため、実施の形態１と同様の効果を奏することができる。
実施の形態５．
　図１３は、本発明の実施の形態５にかかる送信装置の構成例を示す図である。本実施の形態の送信装置１００ｄは、実施の形態２の送信装置１００ｂの制御部９ａの替わりに制御部９ｃを備え、実施の形態２の送信装置１００ｂに対して、選択部１３および記憶部１４が追加されている。これら以外は、本実施の形態の送信装置１００ｄの構成は実施の形態２の送信装置１００ｂと同様である。なお、線形処理部２ａの処理内容は以下に述べるように実施の形態２と異なる。実施の形態１または実施の形態２と同様の機能を有する構成要素は実施の形態１または実施の形態２と同一の符号を付して、重複する説明を省略する。以下、実施の形態１または実施の形態２と異なる点を中心に説明する。
　実施の形態１から実施の形態３では、付加系列として固定系列を用いる例を説明したが、本実施の形態では、付加系列として、固定系列の替わりに、前のブロックの信号の一部を用いる。すなわち、本実施の形態では、線形処理部２ａが、時間領域信号の送信単位であるブロック内の定められた位置が定められたデータ群となるように追加シンボルを生成する際の、データ群は１つ前のブロックの時間領域信号の一部である。本実施の形態では、変換部６から出力される信号は、送信処理部８に入力されるとともに選択部１３に入力される。選択部１３は、ブロックごとに、変換部６から出力される信号のうちの一部のであるデータ群を記憶部１４に格納する。具体的には、選択部１３は、制御部９ｃから指示された位置の信号を記憶部１４に格納する。制御部９ｃは、変換部６から出力される信号のうち、次のブロックで、付加系列として用いられる箇所を選択部１３に指示する。
　現在処理されているブロックをｋ（ｋは０以上の整数）番目のブロックであるとし、１つ前のブロックの処理において変換部６から出力された信号をｙｋ－１とする。ｙｋ－１の一部であり選択部１３により選択された信号をｙ´ｋ－１とする。ｙ´ｋ－１は記憶部１４に格納されている。このとき、ｙ´ｋ－１は以下の式（１５）で表すことができる。
　ｙ´ｋ－１＝Ａｄ　　　　…（１５）
　Ａは、ＩＤＦＴ行列ＷＮの一部であり、Ａの行はＷＮの行において、変換部６から出力される信号の付加系列成分の位置に対応する行列である。ｄはｋ番目のブロックにおける、データシンボルおよび線形処理部２ａから出力される信号が含まれるベクトルである。ここで、行列Ａを以下の式（１６）のように分解する。
　ｙ´ｋ－１＝Ａ０ｄ´＋Ａ１ｒ　　　…（１６）
　ここで、ｒは線形処理部２ａから出力される信号を示すベクトルであり、ｄ´はデータシンボルである。Ａ０の列はＡの列において、変換部６の出力のデータシンボルの位置に対応する列であり、Ａ１の列はＡの列において変換部６の出力の付加系列の位置に対応する列である。ここでｙ´ｋ－１の長さをＭとし、ｒの長さをＫとし、Ｍ＜Ｋとする。この場合、ｒは、以下の式（１７）により求めることができる。
Figure JPOXMLDOC01-appb-M000010
　また、Ｍ≧Ｋの場合、ｒは、以下の式（１８）により求めることができる。
Figure JPOXMLDOC01-appb-M000011
　本実施の形態の制御部９ｃの動作は、上述した選択部１３への指示が追加される以外は実施の形態２の制御部９ａと同様である。
　本実施の形態においても、送信処理部８は、ＣＰを付加してもよい。図１４は、本実施の形態の変換部６の出力の一例を示す図である。本実施の形態では、図１４に示すように、例えば、制御部９ｃは、ｋ－１番目のブロックの変換部６の出力における先頭のＮ１個のデータを付加系列として記憶部１４に記憶するよう選択部１３へ指示する。これにより、ｋ番目のブロックには、ＣＰとしてコピーされる部分の先頭に、前のブロックの変換部６の出力のうちの一部が格納される。したがって、ＣＰ付加後には、ｋ番目のブロックの先頭は、ｋ－１番目のブロックの一部である付加系列となる。ｋ－１番目のブロックでは、先頭と末尾は位相および振幅が連続するように補間処理されているとすると、ｋ－１場番目のブロックの末尾とｋ番目のブロックの先頭の位相は連続するようになり、ブロック間の位相の不連続性が解消され、帯域外電力を低減することができる。なお、実施の形態３では、帯域外電力を低減するために２か所に固定系列を配置したが、本実施の形態では、１か所に付加系列を追加すればよく、線形処理における計算が実施の形態３に比べ簡素化される。
　図１５は、本実施の形態の変換部６の出力の別の一例を示す図である。図１５に示す例では、ｋ－１番目のブロックの先頭Ｎ１個のデータである第１の付加系列と、末尾のＮ２個のデータである第２の付加系列とが記憶部１４に記憶される。そして、ｋ番目のブロックにおいて、ＣＰとしてコピーされる位置の１つ前が第２の付加系列の末尾となるように第２の付加系列を配置し、ＣＰとしてコピーされる位置の先頭に第１の付加系列を配置する。このように、付加系列を配置することにより、複数のシンボルの位相および振幅を一致させることができ、より効果的にブロック間の位相の不連続を解消できる。
　以上のように、本実施の形態では、固定系列の替わりに１つ前のブロックのデータの一部を用いるようにした。これにより、実施の形態１と同様の効果を奏することができるとともに、実施の形態３より付加系列の数を減らして帯域外電力を低減することができる。また、本実施の形態では、あらかじめ定めた系列を用意することなく、付加系列をガードインターバルとして使用することができる。
実施の形態６．
　図１６は、本発明の実施の形態６にかかる送信装置の構成例を示す図である。本実施の形態の送信装置１００ｅは、実施の形態５の送信装置１００ｄの制御部９ｃの替わりに制御部９ｄを備え、実施の形態５の送信装置１００ｄに対して、加算部１２が追加されている。これら以外は、本実施の形態の送信装置１００ｅの構成は実施の形態５の送信装置１００ｄと同様である。なお、線形処理部２ａの処理内容は以下に述べるように実施の形態４と異なる。実施の形態１、実施の形態４、または実施の形態５と同様の機能を有する構成要素は実施の形態１、実施の形態４、または実施の形態５と同一の符号を付して、重複する説明を省略する。以下、実施の形態１、実施の形態４、または実施の形態５と異なる点を中心に説明する。
　本実施の形態では、実施の形態４と同様に、加算部１２が、データシンボルと電力調整部３から出力されるシンボルとを加算する。以下の説明では、電力調整を行わないとして説明する。
　また、本実施の形態においては、実施の形態５と同様に付加系列として前のブロックのデータの一部が用いられる。したがって、ｙ´ｋ－１は以下の式（１９）で表すことができる。ｄはデータシンボルであり、ｒは線形処理部２ａから出力される信号を示すベクトルである。
　ｙ´ｋ－１＝Ａ（ｄ＋ｒ）　　　　…（１９）
　ｙ´ｋ－１の長さをＭとし、ｒの長さをＫとし、Ｍ＜Ｋとする。この場合、ｒは以下の式（２０）により求めることができる。
Figure JPOXMLDOC01-appb-M000012
　また、Ｍ≧Ｋの場合、ｒは、以下の式（２１）により求めることができる。本実施の形態の制御部９ｄは、実施の形態５の制御部９ｃと同様の機能を有するとともに実施の形態４の制御部９ｂと同様に機能を有する。
Figure JPOXMLDOC01-appb-M000013
　本実施の形態においても、実施の形態５と同様に、送信処理部８が、ＣＰを付加してもよい。
　以上のように、本実施の形態では、実施の形態４と同様に、データシンボルと追加シンボルとを加算し、実施の形態５と同様に、前のブロックの一部のデータを付加系列として用いるようにした。これにより、実施の形態１と同様の効果を奏することができるとともに、実施の形態３より付加系列の数を減らして帯域外電力を低減することができる。
　実施の形態２～実施の形態６の各送信装置のハードウェア構成も実施の形態１の送信装置と同様であり、送信処理部８の一部および送信処理部８以外の構成要素は、実施の形態１で述べた処理回路により実現できる。この処理回路は、実施の形態１と同様に制御回路であってもよいし、専用ハードウェアであってもよい。
実施の形態７．
　実施の形態７では、実施の形態１で説明した送信装置１００，１００ａから送信された信号を受信する受信装置の例について説明する。図１７は、実施の形態７の受信装置の構成例を示す図である。図１７に示すように、本実施の形態の受信装置４００は、受信処理部４１、伝送路推定部４２、変換部４３、周波数領域等化部４４、復調部４５および制御部４６を備える。
　また、実施の形態１で述べたように送信装置１００，１００ａで電力調整が行われた場合、固定系列が配置された箇所にデータシンボルによる干渉が生じることがある。その場合、受信側で、復調結果を用いて、固定系列に漏れこんだデータシンボルを取り除き、干渉除去された固定系列を用いて再度伝送路推定を行うことで推定精度が向上する。
　図１８は、干渉除去を行う受信装置の構成例を示す図である。図１８に示す受信装置４００ａは、受信装置４００に干渉除去部４７が追加され、制御部４６の替わりに制御部４６ａを備える以外は受信装置４００の構成と同様である。以下では、受信装置４００ａの構成を例に動作の説明を実施する。受信装置４００の動作は、後述するように、受信装置４００ａの動作のうちの一部と同じである。
　図１９は、本実施の形態の受信装置４００ａにおける処理手順の一例を示すフローチャートである。受信処理部４１は、送信装置１００または送信装置１００ａから信号を受信し、アナログデジタル変換処理、周波数変換処理などの受信処理を実施する（ステップＳ１）。受信処理部４１は、処理後の信号を伝送路推定部４２へ出力する。
　伝送路推定部４２は、受信処理部４１から出力される受信信号に基づいて時間領域における伝送路推定を行う（ステップＳ２）。なお、伝送路推定において、送信装置１００，１００ａにおいて配置された固定系列を用いる。固定系列を伝送路推定の方法は一般的な、既知系列を用いた伝送路推定方法を用いることができる。伝送路推定部４２は、受信信号および伝送路推定結果を変換部４３へ出力する。
　変換部４３は、伝送路推定部４２から入力された受信信号を周波数領域信号に変換する（ステップＳ３）。変換部４３は、周波数領域信号と伝送路推定結果とを周波数領域等化部４４へ出力する。周波数領域等化部４４は、周波数領域信号と伝送路推定結果とを用いて、周波数領域等化処理を行う（ステップＳ４）。周波数領域等化は一般的な手法を用いることができる。周波数領域等化部４４は、周波数領域等化処理後の受信信号を復調部４５へ出力する。
　復調部４５は、周波数領域等化処理後の受信信号を復調する（ステップＳ５）。これにより、送信されたデータが復元される。なお、制御部４６ａは、送信装置１００，１００ａにおいて、データシンボルが配置されたサブキャリアを把握しており、データシンボルが配置されたサブキャリアを復調部４５に指示する。データシンボルが配置されたサブキャリアを示す情報は、あらかじめ定められていてもよいし、送信装置１００，１００ａから受信装置４００ａへ通知されてもよい。
　本実施の形態では、制御部４６ａは、受信信号に干渉除去処理を実行するか否かを選択可能である。具体的には、例えば、制御部４６ａは、固定系列に対応する受信信号に関しては、干渉除去を実施し、それ以外の受信信号に対しては、干渉除去処理を実行しないように決定する。受信信号に干渉除去処理を実行しない場合（ステップＳ６　Ｎｏ）、ステップＳ５の後、制御部４６ａは処理を終了する。受信信号に干渉除去処理を実行する場合（ステップＳ６　Ｙｅｓ）、制御部４６ａは、干渉除去部４７に干渉除去の実施を指示し、干渉除去部４７は受信信号に対する干渉除去を行い（ステップＳ７）、ステップＳ２以降の処理が行われる。
　ここで、本実施の受信信号に対する干渉除去について説明する。干渉除去部４７には、受信処理部４１から受信信号が入力され、復調部４５から復調の結果である復調結果が入力される。干渉除去部４７は、復調結果と固定系列に対するデータシンボルからの干渉成分とに基づいて、受信信号から固定系列に対応する位置の干渉成分を除去する。
　具体的には、干渉除去部４７は、以下の式（２２）により、干渉を除去する。ｄ（ハット）は、データシンボルの復調結果を示し、ｚは受信信号を示し、ｚ´は干渉除去後の受信信号を示す。Ｃは、伝送路推定結果と、ＩＤＦＴ行列の全て又はＩＤＦＴ行列の一部とを含む行列となり、受信信号ｚにおいて干渉除去が必要な箇所が含まれる行列である。Ｃは、制御部４６ａから干渉除去部４７へ指示される。Ｃは伝送路推定値によって成り立つ行列をＩＤＦＴ行列に乗算した行列となる。前述のＩＤＦＴ行列の一部の箇所はオーバサンプリング処理などをＩＤＦＴ行列に含めるか否かで決まる。
Figure JPOXMLDOC01-appb-M000014
　伝送路推定部４２は、受信処理部４１から出力される受信信号を用いて伝送路推定を行うか、干渉除去部４７から出力される信号を用いて伝送路推定を行うかは、制御部４６ａから指示される。
　なお、上述した例では、伝送路推定部４２は、前述の時間領域上の固定系列を用いて伝送路推定を行うが、複数ブロックに埋め込まれた複数の固定系列を用いて伝送路推定を行い、得られた複数の伝送路推定結果の平均値を、伝送路推定結果として出力してもよい。
　図１７に示した受信装置４００の動作は、干渉除去に関する動作を実施しない場合の、受信装置４００ａの動作と同様である。
　次に、受信装置４００，４００ａのハードウェア構成について説明する。受信装置４００，４００ａのうち、受信処理部４１は、受信機である。受信処理部４１以外の受信装置４００，４００ａの構成要素、および受信処理部４１の一部は、実施の形態１で述べた処理回路により実現することができる。この処理回路は、実施の形態１と同様に制御回路であってもよいし、専用ハードウェアであってもよい。
　以上のように、本実施の形態では、送信装置１００，１００ａから送信された信号を受信する受信処理において、固定系列部分に対する干渉除去処理を実施するようにした。これにより、送信装置１００，１００ａにおいて電力調整が行われる場合であっても、データシンボルからの固定系列部分への干渉の影響を抑制することができ、伝送路推定の精度の劣化を抑制することができる。
　なお、以上の説明は、受信装置４００，４００ａが、送信装置１００，１００ａから送信された信号を受信する例を説明したが、受信装置４００，４００ａは、実施の形態２の送信装置１００ｂから送信された信号を受信する受信装置として用いることができる。なお、送信装置において、ＣＰが付加されている場合には、受信処理部４１においてＣＰ除去を実施する。
実施の形態８．
　実施の形態８では、実施の形態４で説明した送信装置１００ｃから送信された信号を受信する受信装置の例について説明する。図２０は、実施の形態８の受信装置の構成例を示す図である。図２０に示すように、本実施の形態の受信装置４００ｂは、干渉除去部４７、制御部４６ａの替わりにそれぞれ干渉除去部４７ａ、制御部４６ｂを備える以外は、実施の形態７の受信装置４００ａと同様である。実施の形態７と同様の機能を有する構成要素は、実施の形態７と同一の符号を付して重複する説明を省略する。ただし、図２０に示した構成例では、変換部４３により受信信号を周波数領域信号に変換した後に、伝送路推定部４２が伝送路推定を行っている。したがって、伝送路推定部４２は周波数領域で伝送路推定を実施する。以下、実施の形態７と異なる点を説明する。
　図２０に示した構成例では、周波数領域で伝送路推定を行っているが、図２１に示すように、時間領域で伝送路推定が行われてもよい。図２１は、時間領域で伝送路推定を行う実施の形態９の受信装置４００ｃの構成例を示す図である。受信装置４００ｃの動作は、伝送路推定の後に変換部４３による変換が行われ、伝送路推定部４２が周波数領域で伝送路推定を行う以外は、図２０に示した受信装置４００ｂと同様である。
　本実施の形態の干渉除去部４７ａは、受信信号から干渉成分を除去する干渉除去処理を実施する。干渉除去後の信号が復調部４５により復調された結果は、以下の式（２３）で表すことができる。周波数領域等化後の受信信号をｘとし、固定系列の長さをＭとし、実施の形態４で述べたｒの長さをＫとし、Ｍ＜Ｋの場合は、Ｐ＝ＡＨ(ＡＡＨ)－１とし、Ｍ≧Ｋの場合Ｐ＝(ＡＨＡ)－１ＡＨとする。Ｉは、ＮＤ×ＮＤの単位行列である。
Figure JPOXMLDOC01-appb-M000015
　なお、干渉除去部４７ａは、上記の復調部４５による復調結果ｄ（ハット）を用いて、以下の式（２４）により受信信号から干渉成分を除去してもよい。
Figure JPOXMLDOC01-appb-M000016
　なお、式（２４）に示したｘ´を用いて、再度復調を行うようにしてもよい。図２２は、繰り返し復調を行う受信装置の構成例を示す図である。図２２に示す受信装置４００ｄは、受信装置４００ｃに繰り返し部４９が追加され、制御部４６ｃの替わりに制御部４６ｄを備える以外は、受信装置４００ｃと同様である。なお、繰り返し部４９が、繰り返し処理を行うか否か、および繰り返し回数については、制御部４６ｄから繰り返し部４９へ指示される。繰り返し部４９には、復調部４５から復調結果を入力され、周波数領域等化部４４から周波数領域等化後の信号が入力される。
　図２３は、受信装置４００ｄにおける処理手順の一例を示すフローチャートである。図２３に示すステップＳ２１～Ｓ２４は、実施の形態７のステップＳ１～Ｓ４と同様である。ステップＳ２４の後、干渉除去部４７ａは、上述した通り干渉除去処理を実施する（ステップ２５）。復調部４５は、干渉除去後の受信信号を復調する（ステップＳ２６）。繰り返し部４９は、等化後の信号すなわち周波数領域等化部４４から出力される信号に対して干渉除去を適用するか否かを判断する（ステップＳ２７）。繰り返し部４９は、制御部４６ｄから繰り返し処理を行うことを指示されている場合、等化後の信号に対して干渉除去を適用すると判断する。
　等化後の信号に対して干渉除去を適用しない場合（ステップＳ２７　Ｎｏ）、繰り返し部４９は繰り返しを行わず処理を終了する。等化後の信号に対して干渉除去を適用する場合（ステップＳ２７　Ｙｅｓ）、繰り返し部４９は、式（２４）によりｘ´を求めることにより、等化後の信号に対して干渉除去を実施する（ステップＳ２８）。繰り返し部４９は、干渉除去処理の結果であるｘ´を復調部４５へ入力する。以降、ステップＳ２６以降の処理が繰り返される。
　以上のように、本実施の形態では、干渉除去部４７ａが、周波数領域等化後の受信信号に対して干渉除去処理を実施するようにした。これにより、送信装置１００ｃにおいて電力調整が行われる場合にであっても、データシンボルからの固定系列部分への干渉の影響を抑制することができ、伝送路推定の精度の劣化を抑制することができる。
実施の形態９．
　実施の形態８では、実施の形態５，６で説明した送信装置１００ｄ，ｅから送信された信号を受信する受信装置の例について説明する。図２４は、実施の形態９の受信装置の構成例を示す図である。図２４に示すように、本実施の形態の受信装置４００ｅは、選択部５０が追加され、制御部４６ｃ、干渉除去部４７ａの替わりに制御部４６ｅ、干渉除去部４７ｂを備える以外は、実施の形態８の受信装置４００ｃと同様である。実施の形態８と同様の機能を有する構成要素は、実施の形態８と同一の符号を付して重複する説明を省略する。以下、実施の形態８と異なる点を説明する。
　実施の形態５，６で説明した送信装置１００ｄ，１００ｅは、１つ前のブロックの一部を付加系列として用いている。実施の形態６で説明した送信装置１００ｅから送信された信号の復調の際には、１つ前のブロックのデータが必要となる。受信装置４００ｄでは、選択部５０が、伝送路推定部４２から出力される各ブロックの受信信号のうち付加系列として用いられる位置の信号を選択して保持しておく。そして、選択部５０は、次のブロックの処理において、保持している信号を干渉除去部４７ｂへ出力する。付加系列の位置は、制御部４６ｅから選択部５０へ指示される。なお、実施の形態５で説明した送信装置１００ｄから送信された信号を受信する場合には、受信装置は選択部５０および干渉除去部４７ｂを備えなくてもよい。データが配置されているサブキャリアのみを参照して復調することができるためである。この場合、受信装置の動作は、実施の形態７で述べた受信装置４００と同様となる。
　送信装置１００ｅから送信された信号を受信する場合について説明する。ｋ番目のブロックの受信信号の処理において、１つ前のｋ－１番目のブロックの信号のうち付加系列として用いられる位置の信号をｙ´´ｋ－１とする。周波数領域等化後の信号をｘとし、ｙ´´ｋ－１の長さをＭとし、実施の形態５で述べたｒの長さをＫとし、Ｍ＜Ｋの場合は、Ｐ＝ＡＨ(ＡＡＨ)－１とし、Ｍ≧Ｋの場合Ｐ＝(ＡＨＡ)－１ＡＨとする。干渉除去部４７ｂにより干渉除去が行われた信号の復調結果ｄ（ハット）は、以下の式（２５）で表すことができる。
Figure JPOXMLDOC01-appb-M000017
　また、１つ前のブロックに対応する受信信号の復調結果を用いて、１つ前のブロックの付加系列を生成しても良い。この場合、各ブロックにおける復調結果が図示しない記憶部に保存され、干渉除去部４７ｂが、保存されている復調結果を記憶部から読み出し、復調結果を用いて付加系列を再現する。具体的には、以下の式（２６）により、付加系列が再現される。行列Ｂは制御部４６ｅより指定される行列であり、ＩＤＦＴ行列の一部を含む。
Figure JPOXMLDOC01-appb-M000018
　本実施の形態においても、繰り返し部を備えて、繰り返し干渉除去処理が実施されてもよい。また、図２５に示すように、周波数領域で伝送路推定が行われてもよい。図２５は、周波数領域で伝送路推定を行う実施の形態９の受信装置の構成例を示す図である。受信装置４００ｆは、受信装置４００ｅの選択部５０、制御部４６ｅの替わりに選択部５１、制御部４６ｆを備える。受信装置４００ｆの動作は、伝送路推定の前に変換部４３による変換が行われ、伝送路推定部４２が周波数領域で伝送路推定を行う点と選択部５０の動作の替わりに選択部５１の動作を行う点と制御部４６ｆが選択部５０の替わりに選択部５１を制御する点とを除き、受信装置４００ｅと同様である。受信装置４００ｆでは、選択部５１は、周波数領域等化後の信号を時間領域信号に変換した後に、選択部５０と同様の動作を実施する。
　以上のように、本実施の形態の受信装置は、１つ前のブロックに対応する受信信号のうち付加系列に対応する部分を保持しておき、保持している付加系列を用いて干渉除去処理を実施するようにした。これにより、実施の形態６に述べた送信装置１００ｅから送信された信号を復調することができる。
　実施の形態８および実施の形態９の各受信装置のハードウェア構成も実施の形態７の受信装置と同様であり、受信処理部４１の一部および受信処理部４１以外の構成要素は、実施の形態１で述べた処理回路により実現できる。この処理回路は、実施の形態１と同様に制御回路であってもよいし、専用ハードウェアであってもよい。
　以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
　１　データ生成部、２，２ａ　線形処理部、３　電力調整部、４　周波数領域多重部、５　補間処理部、５ａ　ゼロ挿入部、６　変換部、６ａ　ＩＤＦＴ部、７　固定系列追加部、８　送信処理部、９，９ａ，９ｂ，９ｃ，９ｄ，４６，４６ａ，４６ｂ，４６ｃ，４６ｄ，４６ｅ，４６ｆ　制御部、１０，１４　記憶部、１１　位相回転部、１２　加算部、１３，５０，５１　選択部、４１　受信処理部、４２　伝送路推定部、４４　周波数領域等化部、４５　復調部、４７，４７ａ，４７ｂ　干渉除去部、４９　繰り返し部、１００，１００ａ，１００ｂ，１００ｃ，１００ｄ，１００ｅ　送信装置、４００，４００ａ，４００ｂ，４００ｃ，４００ｄ，４００ｅ，４００ｆ　受信装置。

Claims (21)

  1. 　データシンボルを生成するデータ生成部と、
    　追加シンボルを生成する線形処理部と、
    　前記追加シンボルに対して電力調整を行う電力調整部と、
    　電力調整後の前記追加シンボルと前記データシンボルとを周波数軸上に配置する配置部と、
    　前記配置部により周波数軸上に配置された信号を時間領域信号に変換する変換部と、
    　前記時間領域信号を送信する送信処理部と、
    　を備え、
    　前記線形処理部は、前記時間領域信号の送信単位であるブロック内の定められた位置が定められたデータ群となるように前記追加シンボルを生成することを特徴とする送信装置。
  2. 　前記データ群は、全てゼロで構成される系列であることを特徴とする請求項１に記載の送信装置。
  3. 　前記時間領域信号の前記定められた位置にあらかじめ定められた系列を加算する追加部、
    　を備えることを特徴とする請求項２に記載の送信装置。
  4. 　前記データ群は、あらかじめ定められた系列であることを特徴とする請求項１に記載の送信装置。
  5. 　前記ブロックの最後と前記ブロックの先頭との間で位相が連続するよう補間処理を行う補間処理部、
    　を備え、
    　前記送信処理部は、前記時間領域信号にCyclic　Prefixを付加し、Cyclic　Prefix付加後の前記時間領域信号を送信し、
    　前記系列は第１の系列および第２の系列を含み、
    　前記線形処理部は、前記第１の系列が、前記ブロックの先頭とCyclic　Prefixとしてコピーされる箇所の先頭とに配置され、前記第２の系列が、前記ブロックの末尾とCyclic　Prefixとしてコピーされる箇所の直前に配置されるように前記追加シンボルを生成することを特徴とする請求項３または４に記載の送信装置。
  6. 　前記データ群は、１つ前のブロックの前記時間領域信号の一部であることを特徴とする請求項１に記載の送信装置。
  7. 　前記ブロックの最後と前記ブロックの先頭との間で位相が連続するよう補間処理を行う補間処理部、
    　を備え、
    　前記送信処理部は、前記時間領域信号にCyclic　Prefixを付加し、Cyclic　Prefix付加後の前記時間領域信号を送信し、
    　前記データ群は１つ前のブロックの先頭を含む信号であり、
    　前記線形処理部は、前記データ群が、Cyclic　Prefixとしてコピーされる箇所の先頭に配置されるように前記追加シンボルを生成することを特徴とする請求項６に記載の送信装置。
  8. 　前記ブロックの最後と前記ブロックの先頭との間で位相が連続するよう補間処理を行う補間処理部、
    　を備え、
    　前記定められた位置は、前記ブロックの先頭および末尾であることを特徴とする請求項１から４のいずれか１つに記載の送信装置。
  9. 　前記配置部は、前記データシンボルと前記追加シンボルとを異なるサブキャリアに配置することを特徴とする請求項１から８のいずれか１つに記載の送信装置。
  10. 　前記データシンボルと前記追加シンボルとを加算する加算部、
    　を備え、
    　前記配置部は、前記加算部により加算されたシンボルを周波数軸上に配置することを特徴とする請求項４から７のいずれか１つに記載の送信装置。
  11. 　前記配置部により周波数領域で配置された信号に、時間領域で循環シフトが発生するよう位相回転を与える位相回転部、
    　を備え、
    　前記変換部は、前記位相回転部により前記位相回転が与えられた信号を時間領域信号に変換することを特徴とする請求項１から１０のいずれか１つに記載の送信装置。
  12. 　データシンボルを生成するデータ生成部と、
    　追加シンボルを生成する線形処理部と、
    　前記追加シンボルと前記データシンボルとを周波数軸上に配置する配置部と、
    　前記配置部により周波数軸上に配置された信号を時間領域信号に変換する変換部と、
    　前記時間領域信号を送信する送信処理部と、
    　を備え、
    　前記線形処理部は、前記時間領域信号の送信単位であるブロック内の定められた位置が定められた系列となるように前記追加シンボルを生成することを特徴とする送信装置。
  13. 　データシンボルを生成するデータ生成部と、
    　追加シンボルを生成する線形処理部と、
    　前記追加シンボルと前記データシンボルとを周波数軸上に配置する配置部と、
    　前記配置部により周波数軸上に配置された信号を時間領域信号に変換する変換部と、
    　前記時間領域信号を送信する送信処理部と、
    　前記時間領域信号の送信単位であるブロックの最後と前記ブロックの先頭との間で位相が連続するよう補間処理を行う補間処理部と、
    　を備え、
    　前記送信処理部は、前記時間領域信号にCyclic　Prefixを付加し、Cyclic　Prefix付加後の前記時間領域信号を送信し、
    　前記線形処理部は、前記時間領域信号の送信単位であるブロック内の定められた位置が定められた系列となるように前記追加シンボルを生成し、
    　前記系列は第１の系列および第２の系列を含み、
    　前記線形処理部は、前記第１の系列が、前記ブロックの先頭とCyclic　Prefixとしてコピーされる箇所の先頭とに配置され、前記第２の系列が、前記ブロックの末尾とCyclic　Prefixとしてコピーされる箇所の直前に配置されるように前記追加シンボルを生成することを特徴とする送信装置。
  14. 　データシンボルを生成するデータ生成部と、
    　追加シンボルを生成する線形処理部と、
    　前記追加シンボルと前記データシンボルとを周波数軸上に配置する配置部と、
    　前記配置部により周波数軸上に配置された信号を時間領域信号に変換する変換部と、
    　前記時間領域信号を送信する送信処理部と、
    　を備え、
    　前記線形処理部は、前記時間領域信号の送信単位であるブロック内の定められた位置が定められたデータ群となるように前記追加シンボルを生成し、
    　前記データ群は、１つ前のブロックの前記時間領域信号の一部であることを特徴とする送信装置。
  15. 　データシンボルを生成するデータ生成部と、
    　追加シンボルを生成する線形処理部と、
    　前記データシンボルと前記追加シンボルとを加算する加算部と、
    　前記加算部により加算されたシンボルを周波数軸上に配置する配置部と、
    　前記配置部により周波数軸上に配置された信号を時間領域信号に変換する変換部と、
    　前記時間領域信号を送信する送信処理部と、
    　を備え、
    　前記線形処理部は、前記時間領域信号の送信単位であるブロック内の定められた位置が定められたデータ群となるように前記追加シンボルを生成することを特徴とする送信装置。
  16. 　請求項９に記載の送信装置から送信された信号を受信信号として受信する受信装置であって、
    　前記受信信号に基づいて伝送路推定を行う伝送路推定部と、
    　前記受信信号を周波数領域信号に変換する変換部と、
    　前記周波数領域信号と前記伝送路推定の結果とを用いて周波数領域等化処理を行う等化部と、
    　前記周波数領域等化処理の結果を用いて復調を行う復調部と、
    　前記復調の結果を用いて、前記受信信号に対して干渉除去処理を行い、前記干渉除去処理の結果を前記伝送路推定部へ入力する干渉除去部と、
    　を備え、
    　前記伝送路推定部は、前記干渉除去処理の結果を用いて伝送路推定を行うことを特徴とする受信装置。
  17. 　前記干渉除去部は、前記送信装置において時間領域信号に配置されたあらかじめ定められた系列を用いて前記干渉除去処理を実施することを特徴とする請求項１６に記載の受信装置。
  18. 　請求項１０または１５に記載の送信装置から送信された信号を受信信号として受信する受信装置であって、
    　前記受信信号に基づいて伝送路推定を行う伝送路推定部と、
    　前記受信信号を周波数領域信号に変換する変換部と、
    　前記周波数領域信号と前記伝送路推定の結果とを用いて周波数領域等化処理を行う等化部と、
    　前記周波数領域等化処理の結果に対して、送信装置において加算された追加シンボルを用いて干渉除去処理を行う干渉除去部と、
    　前記干渉除去処理の結果を用いて復調を行う復調部と、
    　を備えることを特徴とする受信装置。
  19. 　前記復調の結果を用いて、前記周波数領域等化処理の結果に対して干渉除去処理を行い、この干渉除去処理による結果を復調部へ入力する繰り返し部、
    　を備え、
    　前記復調部は、前記繰り返し部から入力された前記結果を用いて復調を行うことを特徴とする請求項１８に記載の受信装置。
  20. 　ブロックごとに前記受信信号のうちの一部のデータ群を選択して記憶する選択部、
    　を備え、
    　前記干渉除去部は、前記選択部により記憶された１つ前のブロックの前記データ群を用いて前記干渉除去処理を実施することを特徴とする請求項１８または１９に記載の受信装置。
  21. 　送信装置における送信方法であって、
    　データシンボルを生成する第１のステップと、
    　追加シンボルを生成する第２のステップと、
    　前記追加シンボルに対して電力調整を行う第３のステップと、
    　電力調整後の前記追加シンボルと前記データシンボルとを周波数軸上に配置する第４のステップと、
    　前記第４のステップにより周波数軸上に配置された信号を時間領域信号に変換する第５のステップと、
    　前記時間領域信号を送信する第６のステップと、
    　を備え、
    　前記第２のステップでは、前記時間領域信号の送信単位であるブロック内の定められた位置が定められたデータ群となるように前記追加シンボルを生成することを特徴とする送信方法。
PCT/JP2018/003270 2018-01-31 2018-01-31 送信装置、受信装置および送信方法 WO2019150507A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US16/962,912 US10992506B2 (en) 2018-01-31 2018-01-31 Transmission device, receiving device, transmission method, control circuit, and recording medium
EP18904284.9A EP3731477A4 (en) 2018-01-31 2018-01-31 TRANSMISSION DEVICE, RECEPTION DEVICE AND TRANSMISSION PROCESS
PCT/JP2018/003270 WO2019150507A1 (ja) 2018-01-31 2018-01-31 送信装置、受信装置および送信方法
CN201880087410.0A CN111630823A (zh) 2018-01-31 2018-01-31 发送装置、接收装置和发送方法
JP2018537678A JP6415793B1 (ja) 2018-01-31 2018-01-31 送信装置、受信装置および送信方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/003270 WO2019150507A1 (ja) 2018-01-31 2018-01-31 送信装置、受信装置および送信方法

Publications (1)

Publication Number Publication Date
WO2019150507A1 true WO2019150507A1 (ja) 2019-08-08

Family

ID=64017190

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/003270 WO2019150507A1 (ja) 2018-01-31 2018-01-31 送信装置、受信装置および送信方法

Country Status (5)

Country Link
US (1) US10992506B2 (ja)
EP (1) EP3731477A4 (ja)
JP (1) JP6415793B1 (ja)
CN (1) CN111630823A (ja)
WO (1) WO2019150507A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016166821A1 (ja) * 2015-04-14 2016-10-20 三菱電機株式会社 送信装置、受信装置および通信システム
WO2017189316A1 (en) * 2016-04-25 2017-11-02 Idac Holdings, Inc. Apparatus and methods for non-systematic complex coded discrete fourier transform spread orthogonal frequency division multiplexing

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101447961A (zh) * 2007-11-26 2009-06-03 大唐移动通信设备有限公司 宽带无线通信中信号生成和信息传输方法、系统及装置
US8958489B2 (en) * 2011-01-06 2015-02-17 Lg Electronics Inc. Method of modulating signal for data communication and device thereof
CN108737316B (zh) * 2013-03-13 2021-04-23 三菱电机株式会社 发送装置和发送方法
EP3065319B1 (en) * 2013-10-30 2019-03-13 Mitsubishi Electric Corporation Transmission device, reception device, and communication system
JP5900716B1 (ja) * 2015-04-09 2016-04-06 三菱電機株式会社 送信器および受信器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016166821A1 (ja) * 2015-04-14 2016-10-20 三菱電機株式会社 送信装置、受信装置および通信システム
WO2017189316A1 (en) * 2016-04-25 2017-11-02 Idac Holdings, Inc. Apparatus and methods for non-systematic complex coded discrete fourier transform spread orthogonal frequency division multiplexing

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
B. PORAT: "A Course in Digital Signal Processing", 1997, JOHN WILEY AND SONS, INC.
INTERDIGITAL COMMUNICATIONS: "Design considerations on waveform in UL for new radio systems", 3GPP TSG-RAN WG1#84B, R1-162925, 1 April 2016 (2016-04-01), XP051079860, Retrieved from the Internet <URL:http://www.3gpp.org/ftp/tsg_ran/WG1_RL1/TSGR1_84b/Docs/Rl-162925.zip> *
M. HUEMERC. HOFBAUERJ. B. HUBER: "The Potential of Unique Words in OFDM", PROC. OF 15TH INT. OFDM WORKSHOP, September 2010 (2010-09-01), pages 140 - 144
See also references of EP3731477A4

Also Published As

Publication number Publication date
EP3731477A1 (en) 2020-10-28
JP6415793B1 (ja) 2018-10-31
JPWO2019150507A1 (ja) 2020-02-06
CN111630823A (zh) 2020-09-04
US10992506B2 (en) 2021-04-27
EP3731477A4 (en) 2020-12-23
US20210067388A1 (en) 2021-03-04

Similar Documents

Publication Publication Date Title
JP4591973B2 (ja) Ｏｆｄｍａまたはｏｆｄｍ通信システムにおける基準プリアンブル信号の送信及び受信
KR101273230B1 (ko) Ｆｄｍａ 통신 시스템에서의 파일롯 신호
JP4898674B2 (ja) マルチキャリア伝送方式の送信装置及び受信装置並びにマルチキャリア伝送方式を用いた送信方法及び受信方法
US8594224B2 (en) Transmission method, transmission system, transmission device and reception device
US20150146770A1 (en) Channel estimating method for fbmc telecommunication system
JP2007300217A (ja) Ｏｆｄｍ信号の送信方法、ｏｆｄｍ送信機及びｏｆｄｍ受信機
JP6026006B2 (ja) 送信装置、受信装置および通信システム
JP5102305B2 (ja) 周波数選択性で高速フェージングチャネル上でシングルキャリア空間周波数のブロック符号化した伝送を行うためのシステム及び方法
JP5486734B2 (ja) シングルキャリア通信システムにおける送信信号生成装置および方法
JPWO2007020943A1 (ja) Ｏｆｄｍ通信方法
US7532678B2 (en) Method for transmitting data by multi-carrier modulation
WO2021047630A1 (en) System and method for transmitting and receiving single-carrier oqam symbols
JP2007006219A (ja) アダプティブアンテナ装置
JP2005192109A (ja) Ｏｆｄｍ無線通信システムのための伝搬路推定器及びこれを用いた受信装置
JP6415793B1 (ja) 送信装置、受信装置および送信方法
JP6266169B2 (ja) 送信装置、受信装置および通信システム
JP6779226B2 (ja) 送信装置、通信装置、送信信号生成方法、受信装置および復調方法
JP6719645B2 (ja) 送信装置、受信装置、通信システムおよび送信方法
JP6214822B2 (ja) 送信装置、受信装置および通信システム
JP6486570B2 (ja) 受信装置、通信装置および復調方法
JP5707169B2 (ja) 信号処理装置、ベースバンド処理装置及び無線通信装置
EP4208987A1 (en) Transmitter device and receiver device for a wireless communication system
JP2008278017A (ja) Ｏｆｄｍ信号の送信方法、ｏｆｄｍ送信機及びｏｆｄｍ受信機

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018537678

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18904284

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018904284

Country of ref document: EP

Effective date: 20200720

NENP Non-entry into the national phase

Ref country code: DE