WO2019116721A1 - 垂直共振器型面発光レーザ素子の製造方法、垂直共振器型面発光レーザ素子、距離センサ及び電子機器 - Google Patents

垂直共振器型面発光レーザ素子の製造方法、垂直共振器型面発光レーザ素子、距離センサ及び電子機器 Download PDF

Info

Publication number
WO2019116721A1
WO2019116721A1 PCT/JP2018/038870 JP2018038870W WO2019116721A1 WO 2019116721 A1 WO2019116721 A1 WO 2019116721A1 JP 2018038870 W JP2018038870 W JP 2018038870W WO 2019116721 A1 WO2019116721 A1 WO 2019116721A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
emitting laser
surface emitting
cavity surface
vertical cavity
Prior art date
Application number
PCT/JP2018/038870
Other languages
English (en)
French (fr)
Inventor
木村　秀樹
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to JP2019558942A priority Critical patent/JP7242552B2/ja
Priority to DE112018006312.7T priority patent/DE112018006312T5/de
Priority to US16/768,795 priority patent/US20210175687A1/en
Publication of WO2019116721A1 publication Critical patent/WO2019116721A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
    • H01S5/18369—Structure of the reflectors, e.g. hybrid mirrors based on dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02461—Structure or details of the laser chip to manipulate the heat flow, e.g. passive layers in the chip with a low heat conductivity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18341—Intra-cavity contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
    • H01S5/1838—Reflector bonded by wafer fusion or by an intermediate compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34313—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity

Definitions

  • the present technology relates to a method of manufacturing a vertical cavity surface emitting laser diode which is a semiconductor laser device, a vertical cavity surface emitting laser diode, a distance sensor, and an electronic device.
  • a vertical cavity surface emitting laser (VCSEL: Vertical Cavity Surface Emitting Laser) is a type of semiconductor laser, and is an element that resonates light in a direction perpendicular to the substrate surface and emits laser light in the same direction.
  • Non-Patent Document 1 discloses a VCSEL element provided with a pair of DBRs (Distributed Bragg Reflectors) which form a resonator with a compound semiconductor light emitting layer interposed therebetween.
  • DBRs Distributed Bragg Reflectors
  • One DBR is formed by alternately laminating about 20 layers of different refractive index with different Al composition of AlGaAs in the VCSEL element, and the other DBR is alternately SiO 2 and Ta 2 O 5 on the silicon substrate side About 20 layers are laminated and formed.
  • the VCSEL element is formed by bonding a compound semiconductor substrate on which the DBR is formed and a silicon substrate with BCB (benzenecyclobutene) resin.
  • Non-Patent Document 1 has a large thermal resistance of DBR made of BCB resin or SiO 2 and Ta 2 O stacked. For this reason, the heat generated by the laser emission is less likely to be released from the VCSEL element, and the element characteristics may be deteriorated due to the high temperature.
  • a dielectric DBR (Distributed Bragg Reflector) layer and a first bonding dielectric layer are sequentially stacked on a supporting substrate. And create a first substrate.
  • a semiconductor DBR layer, a current confinement layer, an active layer, a contact layer, and a second dielectric layer for bonding are sequentially stacked on a semiconductor substrate to form a second substrate.
  • the bonding dielectric layer is bonded.
  • the bonded body of the first substrate and the second substrate is annealed.
  • the first substrate and the second substrate can be joined by the dielectric layer having the high thermal conductivity (the first bonding dielectric layer and the second bonding dielectric layer).
  • the conductivity and heat dissipation of the vertical cavity surface emitting laser device can be improved.
  • Plasma bonding may be performed to bond the first bonding dielectric layer and the second bonding dielectric layer.
  • the first bonding dielectric layer and the second bonding dielectric layer can be formed by bonding by plasma bonding.
  • the dielectric DBR layer is configured by alternately laminating a first layer made of a first material and a second layer made of a second material, and the first layer and the second layer are at least The thermal conductivity of one of them may be 10 W / mK or more.
  • the thermal resistance of the dielectric DBR layer is reduced by forming at least one of the first layer and the second layer constituting the dielectric DBR layer with a material having a thermal conductivity of 10 W / mK or more, and a vertical resonator
  • the heat dissipation of the surface emitting laser element can be further improved.
  • the dielectric DBR layer is configured by alternately laminating a first layer made of a first material and a second layer made of a second material, and the first layer and the second layer are at least One refractive index may be 2 or more.
  • the first layer and the second layer constituting the dielectric DBR layer can have a necessary thickness reduced by forming at least one of a material having a refractive index of 2 or more and a thermal conductivity of 2 or more.
  • the thermal resistance of the body DBR layer can be reduced, and the heat dissipation of the vertical cavity surface emitting laser can be further improved.
  • the dielectric DBR layer is configured by alternately laminating a first layer made of a first material and a second layer made of a second material, and the first layer and the second layer are at least One thermal conductivity may be 10 W / mK or more, and at least one refractive index may be 2 or more.
  • the first bonding dielectric layer is made of any one of SiO 2 , SiON, SiN and Al 2 O 3 , and the second bonding dielectric layer is the same material as the first bonding dielectric layer. It may consist of
  • the first material may be SiO 2 and the second material may be Si 3 N 4 .
  • the first material may be Si 3 N 4 and the second material may be TiO 2 .
  • the first material may be SiO 2 and the second material may be Ta 2 O 5 .
  • the first material may be SiO 2 and the second material may be TiO 2 .
  • a vertical cavity surface emitting laser device includes a support substrate, a dielectric DBR layer, a bonding dielectric layer, a first contact layer, an active layer, A stacked body including a layer, a semiconductor DBR layer, and a second contact layer is provided.
  • the dielectric DBR layer is provided on the support substrate.
  • the bonding dielectric layer is provided on the dielectric DBR layer.
  • the first contact layer is provided on the bonding dielectric layer.
  • the active layer is provided on the first contact layer.
  • the narrowing layer is provided on the active layer.
  • the semiconductor DBR layer is provided on the narrowing layer.
  • the second contact layer is provided on the semiconductor DBR layer.
  • the dielectric DBR layer is configured by alternately laminating a first layer made of a first material and a second layer made of a second material, and the first layer and the second layer are at least The thermal conductivity of one of them may be 10 W / mK or more.
  • the dielectric DBR layer is configured by alternately laminating a first layer made of a first material and a second layer made of a second material, and the first layer and the second layer are at least One refractive index may be 2 or more.
  • the dielectric DBR layer is configured by alternately laminating a first layer made of a first material and a second layer made of a second material, and the first layer and the second layer are at least One thermal conductivity may be 10 W / mK or more, and at least one refractive index may be 2 or more.
  • a distance sensor includes a vertical cavity surface emitting laser element.
  • the vertical cavity surface emitting laser device includes a support substrate, a dielectric DBR layer on the support substrate, a bonding dielectric layer on the dielectric DBR layer, and a first on the bonding dielectric layer.
  • a stack of the contact layer, the active layer on the first contact layer, the narrowed layer on the active layer, the semiconductor DBR layer on the narrowed layer, and the second contact layer on the semiconductor DBR layer Prepare the body.
  • an electronic device includes a vertical cavity surface emitting laser device.
  • the vertical cavity surface emitting laser device includes a support substrate, a dielectric DBR layer on the support substrate, a bonding dielectric layer on the dielectric DBR layer, and a first on the bonding dielectric layer.
  • a stack of the contact layer, the active layer on the first contact layer, the narrowed layer on the active layer, the semiconductor DBR layer on the narrowed layer, and the second contact layer on the semiconductor DBR layer Prepare the body.
  • FIG. 1 is a cross-sectional view of a VCSEL device according to an embodiment of the present technology. It is sectional drawing of the dielectric DBR layer with which the VCSEL element is equipped. It is sectional drawing of the VCSEL element which connected wiring. It is a table
  • 1 is a cross-sectional view of a VCSEL element integrated body according to an embodiment of the present technology. It is a schematic diagram which shows the manufacturing method of the VCSEL element integrated body. It is a schematic diagram which shows the manufacturing method of the VCSEL element integrated body. It is a schematic diagram which shows the manufacturing method of the VCSEL element integrated body. It is a schematic diagram which shows the manufacturing method of the VCSEL element integrated body.
  • a VCSEL Vertical Cavity Surface Emitting LASER: Vertical Cavity Surface Emitting Laser
  • FIG. 1 is a cross-sectional view of a VCSEL device 100 according to the present embodiment.
  • the VCSEL device 100 includes a support substrate 101, a dielectric DBR layer 102, a bonding dielectric layer 103, a first contact layer 104, an active layer 105, a confinement layer 106, a semiconductor DBR layer 107 and a second.
  • the contact layers 108 are stacked in this order.
  • the support substrate 101 supports each layer of the VCSEL element 100.
  • the support substrate 101 is made of, for example, Si, Ge, or Al 2 O 3 .
  • the dielectric DBR layer 102 is a DBR (Distributed Bragg Reflector) made of a dielectric.
  • FIG. 2 is a cross-sectional view showing the dielectric DBR layer 102. As shown in FIG. As shown in the figure, the dielectric DBR layer 102 is configured by alternately laminating a first layer 102 a and a second layer 102 b. The number of layers of the first layer 102a and the second layer 102b is not limited to that illustrated. The thickness of the dielectric DBR layer 102 is, for example, 3 ⁇ m. Details of the material of the first layer 102a and the second layer 102b will be described later.
  • the bonding dielectric layer 103 bonds the lower layer structure and the upper layer structure of the bonding dielectric layer 103.
  • the bonding dielectric layer 103 is made of a dielectric, for example, made of SiO 2 , SiON, SiN or Al 2 O 3 .
  • the first contact layer 104 is made of an n-type semiconductor material such as n-type GaAs.
  • the thickness of the first contact layer 104 is, for example, 1 to 2 ⁇ m.
  • the active layer 105 is formed by alternately stacking a plurality of quantum well layers made of GaAs or the like and having a small band gap and barrier layers made of AlGaAs or the like having a large band gap, thereby forming a quantum well.
  • the thickness of the active layer 105 is, for example, 0.3 ⁇ m.
  • the constricted layer 106 includes an oxidized region 106 a and a non-oxidized region 106 b and provides a constricting effect to the current flowing between the first contact layer 104 and the second contact layer 108.
  • the oxidized region 106a is made of oxidized AlGaAs or the like, has a small conductivity and a low refractive index, and functions as a light confinement region.
  • the non-oxidized region 106b is made of non-oxidized AlGaAs or the like, has higher conductivity than the oxidized region 106a, and functions as a current injection region.
  • the thickness of the narrowing layer 106 is, for example, 0.15 ⁇ m.
  • the semiconductor DBR layer 107 is a DBR made of a semiconductor.
  • the semiconductor DBR layer 107 is configured by alternately stacking first layers and second layers having different refractive indexes.
  • the first layer is made of, for example, Al x Ga 1 -x As
  • the second layer is made of, for example, Al x Ga 1 -x As, which has a different composition from the first layer.
  • the number of stacked layers of the first layer and the second layer is not particularly limited.
  • the thickness of the semiconductor DBR layer 107 is, for example, 3 ⁇ m.
  • the second contact layer 108 is made of a p-type semiconductor material such as p-type GaAs.
  • the thickness of the second contact layer 108 is not particularly limited, but the second contact layer 108 is preferably thin because it transmits a laser.
  • FIG. 3 is a cross-sectional view of the VCSEL element 100 to which a wire is connected.
  • an electrode 109 is formed on the first contact layer 104 and the second contact layer 108, and the surface of the VCSEL element 100 is covered with an insulating layer 110 made of an insulating material.
  • the pad 111 is formed on the insulating layer 110, and the electrode 109 and the pad 111 are connected by the wiring 112.
  • the VCSEL device 100 operates in the same manner as a general VCSEL device. That is, when a voltage is applied between the first contact layer 104 and the second contact layer 108, a current flows between the first contact layer 104 and the second contact layer 108.
  • the current is constricted by the constriction layer 106 and injected into the non-oxidized region 106 b.
  • the injected current generates spontaneous emission light in a region of the active layer 105 close to the non-oxidized region 106 b.
  • the spontaneous emission light travels in the stacking direction (vertical direction to the layers) of the VCSEL device 100 and is reflected by the dielectric DBR layer 102 and the semiconductor DBR layer 107.
  • the dielectric DBR layer 102 and the semiconductor DBR layer 107 are configured to reflect light of a specific wavelength (hereinafter referred to as an oscillation wavelength).
  • the component of the oscillation wavelength in the spontaneous emission light forms a standing wave between the dielectric DBR layer 102 and the semiconductor DBR layer 107 and is amplified by the active layer 105.
  • the injection current exceeds the threshold value, light forming a standing wave is oscillated and transmitted through the second contact layer 108 and emitted.
  • the dielectric DBR layer 102 is configured by alternately laminating the first layer 102 a and the second layer 102 b.
  • the material of the first layer 102a is referred to as a first material
  • the material of the second layer 102b is referred to as a second material.
  • the thermal conductivity of at least one of the first material and the second material is preferably 10 W / mK or more.
  • the refractive index of at least one of the first material and the second material is preferably 2 or more.
  • the thermal conductivity of at least one of the first material and the second material is preferably 10 W / mK or more, and the refractive index of at least one of the first material and the second material is more preferably 2 or more.
  • FIG. 4 is a table showing the refractive index and the thermal conductivity of various materials.
  • the material having a thermal conductivity of 10 W / mK or more include Si 3 N 4 , AlN, TiO 2 and the like.
  • a material having a refractive index of 2 or more Ta 2 O 5 , TiO 2 , AlN, Si, GaAs and the like can be mentioned.
  • the 1st material / 2nd material SiO 2 / Ta 2 O 5 , SiO 2 / Si 3 N 4 , SiO 2 / TiO 2 or Si 3 N 4 / TiO 2 is preferred.
  • FIG. 5 is a schematic view showing a laminated structure of the dielectric DBR layer 102. As shown in FIG. As shown in the figure, both the first layer 102 a and the second layer 102 b have a thickness corresponding to ⁇ / 4. ⁇ is an emission wavelength of the VCSEL element 100, and the thickness corresponding to ⁇ / 4 is determined by the refractive index of each material. A pair of the first layer 102 a and the second layer 102 b of each layer is a stacked pair.
  • FIG. 6 and FIG. 7 are tables showing combinations of the first material / the second material and thicknesses corresponding to ⁇ / 4, reflectance and heat resistance.
  • FIG. 6 is a table when the light emission wavelength ⁇ of the VCSEL device 100 is 840 nm
  • FIG. 7 is a table when the light emission wavelength ⁇ of the VCSEL device 100 is 940 nm.
  • FIG. 8 shows the result of reflectance simulation when the light emission wavelength ⁇ of the VCSEL device 100 is 840 nm
  • FIG. 9 shows the result of reflectance simulation when the light emission wavelength ⁇ of the VCSEL device 100 is 940 nm.
  • the ⁇ / 4 equivalent thickness of SiO 2 is 144 nm
  • the ⁇ / 4 equivalent thickness of Ta 2 O 5 is 117 nm.
  • the thermal resistance in that case is 4.7 ⁇ 10 ⁇ 6 m 2 ⁇ K / W, and the dielectric DBR layer 102 Thermal resistance can be reduced.
  • the thermal resistance of the dielectric DBR layer 102 can be reduced as shown in FIGS. It is suitable as a material and a 2nd material.
  • the dielectric DBR layer 102 is not limited to one in which two types of materials are alternately stacked, but may be one in which three or more types of materials are alternately stacked.
  • the plurality of materials constituting the dielectric DBR layer 102 preferably have a thermal conductivity of at least one of 10 W / mK or more, and the plurality of materials have at least one of refraction A rate of 2 or more is preferred. Furthermore, it is more preferable that the plurality of materials have a thermal conductivity of at least one of 10 W / mK or more and a refractive index of at least one of 2 or more.
  • the VCSEL device 100 can be manufactured by respectively forming and bonding a first substrate and a second substrate.
  • the layers to be the layers of the VCSEL element 100 are denoted by the same reference numerals as the layers of the VCSEL element 100.
  • FIG. 10 is a cross-sectional view showing the first substrate 210.
  • the first substrate 210 is formed by sequentially laminating a support substrate 101, a dielectric DBR layer 102, and a first bonding dielectric layer 211.
  • the dielectric DBR layer 102 can be formed by alternately forming the first layer 102 a and the second layer 102 b on the supporting substrate 101.
  • the film formation of the first layer 102 a and the second layer 102 b can be performed by a sputtering method, a CVD (chemical vapor deposition) method, or an ALD (atomic layer deposition) method.
  • the first bonding dielectric layer 211 is a layer made of the same material as the above-described bonding dielectric layer 103.
  • the first bonding dielectric layer 211 can be stacked on the dielectric DBR layer 102 by a sputtering method, a CVD method, or an ALD method.
  • FIG. 11 is a cross-sectional view showing the second substrate 220.
  • the second substrate 220 includes a semiconductor substrate 221, a second contact layer 108, a semiconductor DBR layer 107, a narrowing layer 106, an active layer 105, a first contact layer 104, and a second bonding dielectric layer 222. Are sequentially stacked and formed.
  • the second contact layer 108, the semiconductor DBR layer 107, the constriction layer 106, the active layer 105, and the first contact layer 104 can be stacked on the semiconductor substrate 221 by epitaxial growth by the metal organic chemical vapor deposition (MOCVD) method.
  • MOCVD metal organic chemical vapor deposition
  • the second bonding dielectric layer 222 is a layer made of the same material as the above-described bonding dielectric layer 103.
  • the second bonding dielectric layer 222 can be stacked on the first contact layer 104 by a sputtering method, a CVD method, or an ALD method.
  • FIG. 12 to 21 are schematic views showing a manufacturing process of the VCSEL element 100.
  • FIG. 12 As shown in FIG. 12, the first bonding dielectric layer 211 and the second bonding dielectric layer 222 are planarized at the atomic level. This planarization can be performed by CMP (chemical mechanical polishing).
  • the thickness variation needs to be about 50 nm or less. Therefore, it is better to control the planarization precisely while measuring the total thickness of the first substrate 220 and the second substrate 220.
  • first bonding dielectric layer 211 and the second bonding dielectric layer 222 are formed in the first bonding dielectric layer 211 and the second bonding dielectric layer 222 by plasma irradiation.
  • first substrate 210 and the second substrate 220 are opposed so that the first bonding dielectric layer 211 and the second bonding dielectric layer 222 are adjacent to each other, as shown in FIG. The first substrate 210 and the second substrate 220 are brought into contact with each other.
  • the first bonding dielectric layer 211 and the second bonding dielectric layer 222 are bonded (normal temperature plasma bonding) to form the bonding dielectric layer 103.
  • the bonded body 230 of the first substrate 210 and the second substrate 220 is formed.
  • the bonding body 230 is annealed to strengthen the bonding of the first bonding dielectric layer 211 and the second bonding dielectric layer 222. Specifically, by this annealing, the dangling bond formed by the above-mentioned plasma irradiation causes bonding.
  • the semiconductor substrate 221 is thinned, and the second contact layer 108 is removed as shown in FIG. Further, as shown in FIG. 17, the second contact layer 108, the semiconductor DBR layer 107, the constricting layer 106, the active layer 105, and a part of the first contact layer 104 are removed to form a mesa post shape.
  • a part of the narrowed layer 106 is oxidized to form an oxidized region 106 a and a non-oxidized region 106 b.
  • an electrode 109 is formed on the first contact layer 104 and the second contact layer 108. Furthermore, the insulating layer 110, the pad 111, and the wiring 112 are formed (see FIG. 3).
  • the VCSEL device 100 can be manufactured as described above. Although the second contact layer 108 is formed on the semiconductor substrate 221 in the above description, the second contact layer 108 may be formed after bonding.
  • a structure in which the semiconductor DBR layer 107 is directly stacked on the semiconductor substrate 221 is used as a second substrate 220, and the semiconductor substrate 221 is thinned as shown in FIG.
  • a further thinned semiconductor substrate 221 can be doped with impurities to form the second contact layer 108 shown in FIG.
  • the VCSEL device 100 has the above configuration. As described above, the VCSEL element 100 is formed by bonding the first substrate 210 and the second substrate 220 via the bonding dielectric layer 103.
  • the bonding dielectric layer 103 is made of a dielectric material having a high thermal conductivity such as SiO 2 and can increase the conductivity and heat dissipation of the VCSEL element 100.
  • the thermal resistance due to the dielectric DBR layer 102 can be reduced, and the conductive heat dissipation of the VCSEL element 100 can be further improved. Is possible.
  • the VCSEL element 100 can be used as a light emitting element of a distance sensor used for face authentication or the like in various electronic devices such as a smartphone.
  • the VCSEL device 100 can also be an integrated body.
  • FIG. 22 is a cross-sectional view of a VCSEL integrated body 300 which is an integrated body of VCSEL elements.
  • the VCSEL integrated body 300 includes a plurality of VCSEL elements 310.
  • Each VCSEL element 310 has the same layer structure as the VCSEL element 100, and the support substrate 101, the dielectric DBR layer 102, and the bonding dielectric layer 103 are common among the plurality of VCSEL elements 310.
  • the number and arrangement of the VCSEL elements 310 are not particularly limited, and may be a one-dimensional array or a two-dimensional array. By integrating the VCSEL element 310, it is possible to form a high power laser.
  • the VCSEL assembly 300 can be manufactured by the same manufacturing process as the VCSEL device 100. That is, the first substrate 210 and the second substrate 220 are bonded (see FIGS. 10 to 15), and after thinning the semiconductor substrate 221 (see FIG. 16), the mesa post shape is formed (see FIG. 17).
  • each mesa post can be made into the VCSEL element 310 respectively. It is possible to manufacture a VCSEL integrated body 300 including a plurality of VCSEL elements 310 from an assembly 230 in which the first substrate 210 and the second substrate 220 are bonded one by one.
  • FIG. 23 to 25 are schematic views showing a method of forming the wiring and the embedded film of the VCSEL integrated body 300.
  • FIG. 23 As shown in FIG. 23, the buried film 321 is formed on the VCSEL integrated body 300.
  • the buried film 321 can be, for example, SiO 2 and can be deposited by CVD or the like.
  • inorganic water glass may be formed by SOG (Spin on Glass) or the like, or organic polymer such as BCB (benzenecyclobutene) or polyimide may be spin-coated.
  • the thickness of the embedded film 321 is preferably about 1.5 times the height of the VCSEL element 310 (the height from the bonding dielectric layer 103 to the second contact layer 108).
  • the buried film 321 is planarized.
  • the planarization can be performed by CMP, for example.
  • a contact hole is formed in the embedded film 321, and as shown in FIG. 25, an electrode 322 and a wiring 323 are formed.
  • the wiring and the embedded film can be formed in the VCSEL integrated body 300 as described above.
  • the interconnection yield can be improved by planarizing the surface of the VCSEL integrated body 300 by the embedded film 321 and facilitating the formation of the interconnection 323.
  • the present technology can also be configured as follows.
  • a dielectric DBR (Distributed Bragg Reflector) layer and a first bonding dielectric layer are sequentially laminated on a supporting substrate to form a first substrate,
  • a second substrate is formed by sequentially laminating a semiconductor DBR layer, a current confinement layer, an active layer, a contact layer, and a second dielectric layer for bonding on a semiconductor substrate, Bonding the first bonding dielectric layer and the second bonding dielectric layer;
  • a method of manufacturing a vertical cavity surface emitting laser device comprising annealing a joined body of the first substrate and the second substrate.
  • the dielectric DBR layer is configured by alternately laminating a first layer made of a first material and a second layer made of a second material, and the first layer and the second layer are at least A method of manufacturing a vertical cavity surface emitting laser device, wherein one of the thermal conductivity is 10 W / mK or more.
  • the dielectric DBR layer is configured by alternately laminating a first layer made of a first material and a second layer made of a second material, and the first layer and the second layer are at least A method of manufacturing a vertical cavity surface emitting laser device, wherein one of the refractive indexes is 2 or more.
  • the dielectric DBR layer is configured by alternately laminating a first layer made of a first material and a second layer made of a second material, and the first layer and the second layer are at least A method of manufacturing a vertical cavity surface emitting laser device, wherein one of the thermal conductivity is 10 W / mK or more and the refractive index of at least one is 2 or more.
  • the first bonding dielectric layer is made of any one of SiO 2 , SiON, SiN and Al 2 O 3 .
  • a method of manufacturing a vertical cavity surface emitting laser device according to any one of the above (1) to (6),
  • the first material is SiO 2
  • the first material is Si 3 N 4
  • the first material is SiO 2
  • the first material is SiO 2
  • a supporting substrate A dielectric DBR layer on the support substrate, A bonding dielectric layer on the dielectric DBR layer, A first contact layer on the bonding dielectric layer; An active layer on the first contact layer, A narrowing layer on the active layer, A semiconductor DBR layer on the narrowed layer, A vertical cavity surface emitting laser device comprising a laminate of the second contact layer on the semiconductor DBR layer.
  • the vertical cavity surface emitting laser device is configured by alternately laminating a first layer made of a first material and a second layer made of a second material, and the first layer and the second layer are at least Vertical cavity surface emitting laser element having thermal conductivity of 10 W / mK or more on one side.
  • the vertical cavity surface emitting laser device is configured by alternately laminating a first layer made of a first material and a second layer made of a second material, and the first layer and the second layer are at least A vertical cavity surface emitting laser device having a refractive index of 2 or more on one side.
  • the vertical cavity surface emitting laser device is configured by alternately laminating a first layer made of a first material and a second layer made of a second material, and the first layer and the second layer are at least What is claimed is: 1.
  • Vertical cavity surface emitting laser device comprising a stacked body comprising: an upper active layer; a narrowing layer above the active layer; a semiconductor DBR layer above the narrowing layer; and a second contact layer above the semiconductor DBR layer Distance sensor equipped with.
  • Vertical cavity surface emitting laser device comprising a stacked body comprising: an upper active layer; a narrowing layer above the active layer; a semiconductor DBR layer above the narrowing layer; and a second contact layer above the semiconductor DBR layer Electronic equipment equipped with.
  • VCSEL element 101 support substrate 102: dielectric DBR layer 102a: first layer 102b: second layer 103: bonding dielectric layer 104: first contact layer 105: active layer 106: constriction layer 106a: oxidized region 106b ... Non-oxidized region 107 ... Semiconductor DBR layer 108 ... Second contact layer 210 ... First substrate 211 ... Dielectric layer for first bonding 220 ... Second substrate 221 ... Semiconductor substrate 222 ... Dielectric layer for second bonding 230 ... Bonding Body 300 ... VCSEL integrated body 310 ... VCSEL element

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】伝導放熱性に優れた垂直共振器型面発光レーザ素子の製造方法、垂直共振器型面発光レーザ素子、距離センサ及び電子機器を提供すること。 【解決手段】本技術に係る垂直共振器型面発光レーザ素子の製造方法は、支持基板上に、誘電体ＤＢＲ層及び第１の接合用誘電体層を順に積層して第１の基板を作成する。半導体基板上に、半導体ＤＢＲ層、電流狭窄層、活性層、コンタクト層及び第２の接合用誘電体層を順に積層して第２の基板を作成する。上記接合用誘電体層を接合する。上記第１の基板と上記第２の基板の接合体をアニールする。

Description

垂直共振器型面発光レーザ素子の製造方法、垂直共振器型面発光レーザ素子、距離センサ及び電子機器
　本技術は、半導体レーザ素子である垂直共振器型面発光レーザ素子の製造方法、垂直共振器型面発光レーザ素子、距離センサ及び電子機器に関する。
　垂直共振器型面発光レーザ（ＶＣＳＥＬ：Vertical Cavity Surface Emitting LASER）素子は半導体レーザ素子の一種であり、基板面に垂直方向に光を共振させ、同方向にレーザ光を出射する素子である。
　ＶＣＳＥＬ素子の構造として、例えば非特許文献１には、化合物半導体発光層を挟んで共振器を形成する一対のＤＢＲ（Distributed Bragg Reflector：分布ブラッグ反射鏡）を備えるＶＣＳＥＬ素子が開示されている。
　一方のＤＢＲは、ＶＣＳＥＬ素子にＡｌＧａＡｓのＡｌ組成を変えた屈折率の異なる層が交互に２０層程度積層されて形成され、他方のＤＢＲはシリコン基板側にＳｉＯ２とＴａ２Ｏ５を交互に２０層程度積層されて形成されている。
　このＶＣＳＥＬ素子は、それぞれ上記ＤＢＲを形成した化合物半導体基板とシリコン基板をＢＣＢ（ベンゼンシクロブテン）樹脂によって接合することにより形成されている。
Silicon-Integrated Hybrid-Cavity 850-nm VCSELs by Adhesive Bonding: Impact of Bonding Interface Thickness on Laser Performance, IEEE JOURNAL OF SELECTED TOPICS IN QUANTUM ELECTRONICS, VOL. 23, NO. 6, NOVEMBER/DECEMBER 2017
　しかしながら、上記非特許文献１に記載のＶＣＳＥＬ素子はＢＣＢ樹脂やＳｉＯ２とＴａ２Ｏを積層したＤＢＲの熱抵抗が大きい。このため、レーザ発光により生じた熱がＶＣＳＥＬ素子から放出されにくく、高温により素子特性が悪化するおそれがある。
　以上のような事情に鑑み、本技術の目的は、伝導放熱性に優れた垂直共振器型面発光レーザ素子の製造方法、垂直共振器型面発光レーザ素子、距離センサ及び電子機器を提供することにある。
　上記目的を達成するため、本技術に係る垂直共振器型面発光レーザ素子の製造方法は、支持基板上に、誘電体ＤＢＲ（Distributed Bragg Reflector）層及び第１の接合用誘電体層を順に積層して第１の基板を作成する。
　半導体基板上に、半導体ＤＢＲ層、電流狭窄層、活性層、コンタクト層及び第２の接合用誘電体層を順に積層して第２の基板を作成する。
　上記接合用誘電体層を接合する。
　上記第１の基板と上記第２の基板の接合体をアニールする。
　この製造方法によれば、第１の基板と第２の基板を熱伝導率が大きい誘電体層（第１の接合用誘電体層と第２の接合用誘電体層）によって接合することができ、垂直共振器型面発光レーザ素子の伝導放熱性を良好なものとすることができる。
　上記第１の接合用誘電体層と上記第２の接合用誘電体層を接合する工程では、上記第１の接合用誘電体層及び上記第２の接合用誘電体層にプラズマを照射した後、上記第１の接合用誘電体層と上記第２の接合用誘電体層を接合させるプラズマ接合を行ってもよい。
　第１の接合用誘電体層と第２の接合用誘電体層はプラズマ接合によって接合摺ること画可能である。
　上記誘電体ＤＢＲ層は、第１の材料からなる第１の層と第２の材料からなる第２の層を交互に積層して構成され、上記第１の層と上記第２の層は少なくとも一方の熱伝導率が１０Ｗ／ｍＫ以上であってもよい。
　誘電体ＤＢＲ層を構成する第１の層と第２の層は、少なくとも一方を熱伝導率が１０Ｗ／ｍＫ以上の材料により形成することで誘電体ＤＢＲ層の熱抵抗を小さくし、垂直共振器型面発光レーザ素子の伝導放熱性をさらに良好なものとすることができる。
　上記誘電体ＤＢＲ層は、第１の材料からなる第１の層と第２の材料からなる第２の層を交互に積層して構成され、上記第１の層と上記第２の層は少なくとも一方の屈折率が２以上であってもよい。
　誘電体ＤＢＲ層を構成する第１の層と第２の層は、少なくとも一方を屈折率が２以上熱伝導率が２以上の材料により形成することで必要な厚みを薄くすることができ、誘電体ＤＢＲ層の熱抵抗を小さくし、垂直共振器型面発光レーザ素子の伝導放熱性をさらに良好なものとすることができる。
　上記誘電体ＤＢＲ層は、第１の材料からなる第１の層と第２の材料からなる第２の層を交互に積層して構成され、上記第１の層と上記第２の層は少なくとも一方の熱伝導率が１０Ｗ／ｍＫ以上であり、かつ少なくとも一方の屈折率が２以上であってもよい。
　上記第１の接合用誘電体層は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ及びＡｌ２Ｏ３のいずれかからなり、上記第２の接合用誘電体層は上記第１の接合用誘電体層と同じ材料からなるものであってもよい。
　上記第１の材料はＳｉＯ２であり、上記第２の材料はＳｉ３Ｎ４であってもよい。
　上記第１の材料はＳｉ３Ｎ４であり、上記第２の材料はＴｉＯ２であってもよい。
　上記第１の材料はＳｉＯ２であり、上記第２の材料はＴａ２Ｏ５であってもよい。
　上記第１の材料はＳｉＯ２であり、上記第２の材料はＴｉＯ２であってもよい。
　上記目的を達成するため、本技術に係る垂直共振器型面発光レーザ素子は、支持基板と、誘電体ＤＢＲ層と、接合用誘電体層と、第１のコンタクト層と、活性層と、狭窄層と、半導体ＤＢＲ層と、第２のコンタクト層からなる積層体を具備する。
　上記誘電体ＤＢＲ層は、上記支持基板上に設けられている。
　上記接合用誘電体層は、上記誘電体ＤＢＲ層上に設けられている。
　上記第１のコンタクト層は、上記接合用誘電体層上に設けられている。
　上記活性層は、上記第１のコンタクト層上に設けられている。
　上記狭窄層は、上記活性層上に設けられている
　上記半導体ＤＢＲ層は、上記狭窄層上に設けられている。
　上記第２のコンタクト層は、上記半導体ＤＢＲ層上に設けられている。
　上記誘電体ＤＢＲ層は、第１の材料からなる第１の層と第２の材料からなる第２の層を交互に積層して構成され、上記第１の層と上記第２の層は少なくとも一方の熱伝導率が１０Ｗ／ｍＫ以上であってもよい。
　上記誘電体ＤＢＲ層は、第１の材料からなる第１の層と第２の材料からなる第２の層を交互に積層して構成され、上記第１の層と上記第２の層は少なくとも一方の屈折率が２以上であってもよい。
　上記誘電体ＤＢＲ層は、第１の材料からなる第１の層と第２の材料からなる第２の層を交互に積層して構成され、上記第１の層と上記第２の層は少なくとも一方の熱伝導率が１０Ｗ／ｍＫ以上であり、かつ少なくとも一方の屈折率が２以上であってもよい。
　上記目的を達成するため、本技術に係る距離センサは、垂直共振器型面発光レーザ素子を具備する。
　上記垂直共振器型面発光レーザ素子は、支持基板と、上記支持基板上の誘電体ＤＢＲ層と、上記誘電体ＤＢＲ層上の接合用誘電体層と、上記接合用誘電体層上の第１のコンタクト層と、上記第１のコンタクト層上の活性層と、上記活性層上の狭窄層と、上記狭窄層上の半導体ＤＢＲ層と、上記半導体ＤＢＲ層上の第２のコンタクト層からなる積層体を備える。
　上記目的を達成するため、本技術に係る電子機器は、垂直共振器型面発光レーザ素子を具備する。
　上記垂直共振器型面発光レーザ素子は、支持基板と、上記支持基板上の誘電体ＤＢＲ層と、上記誘電体ＤＢＲ層上の接合用誘電体層と、上記接合用誘電体層上の第１のコンタクト層と、上記第１のコンタクト層上の活性層と、上記活性層上の狭窄層と、上記狭窄層上の半導体ＤＢＲ層と、上記半導体ＤＢＲ層上の第２のコンタクト層からなる積層体を備える。
　以上のように、本技術によれば、伝導放熱性に優れた垂直共振器型面発光レーザ素子の製造方法、垂直共振器型面発光レーザ素子、距離センサ及び電子機器を提供することにある。
本技術の実施形態に係るＶＣＳＥＬ素子の断面図である。 同ＶＣＳＥＬ素子が備える誘電体ＤＢＲ層の断面図である。 配線を接続した同ＶＣＳＥＬ素子の断面図である。 各材料の屈折率及び熱伝導率を示す表である。 同ＶＣＳＥＬ素子が備える誘電体ＤＢＲ層の積層構造を示す模式図である。 同ＶＣＳＥＬ素子(発光波長８４０ｎｍ）が備える誘電体ＤＢＲ層の材料及び構造を示す表である。 同ＶＣＳＥＬ素子(発光波長９４０ｎｍ）が備える誘電体ＤＢＲ層の材料及び構造を示す表である。 同ＶＣＳＥＬ素子(発光波長８４０ｎｍ）の反射率シミュレーション結果を示すグラフである。 同ＶＣＳＥＬ素子(発光波長９４０ｎｍ）の反射率シミュレーション結果を示すグラフである。 同ＶＣＳＥＬ素子の製造に用いられる第１基板の断面図である。 同ＶＣＳＥＬ素子の製造に用いられる第２基板の断面図である。 同ＶＣＳＥＬ素子の製造方法を示す模式図である。 同ＶＣＳＥＬ素子の製造方法を示す模式図である。 同ＶＣＳＥＬ素子の製造方法を示す模式図である。 同ＶＣＳＥＬ素子の製造方法を示す模式図である。 同ＶＣＳＥＬ素子の製造方法を示す模式図である。 同ＶＣＳＥＬ素子の製造方法を示す模式図である。 同ＶＣＳＥＬ素子の製造方法を示す模式図である。 同ＶＣＳＥＬ素子の製造方法を示す模式図である。 同ＶＣＳＥＬ素子の製造方法を示す模式図である。 同ＶＣＳＥＬ素子の製造方法を示す模式図である。 本技術の実施形態に係るＶＣＳＥＬ素子集積体の断面図である。 同ＶＣＳＥＬ素子集積体の製造方法を示す模式図である。 同ＶＣＳＥＬ素子集積体の製造方法を示す模式図である。 同ＶＣＳＥＬ素子集積体の製造方法を示す模式図である。
　本技術の実施形態に係るＶＣＳＥＬ（Vertical Cavity Surface Emitting LASER：垂直共振器型面発光レーザ）素子について説明する。
　[ＶＣＳＥＬ素子の構造]
　図１は、本実施形態に係るＶＣＳＥＬ素子１００の断面図である。同図に示すように、ＶＣＳＥＬ素子１００は、支持基板１０１、誘電体ＤＢＲ層１０２、接合用誘電体層１０３、第１コンタクト層１０４、活性層１０５、狭窄層１０６、半導体ＤＢＲ層１０７及び第２コンタクト層１０８がこの順で積層されて構成されている。
　支持基板１０１は、ＶＣＳＥＬ素子１００の各層を支持する。支持基板１０１は例えばＳｉ、Ｇｅ、又はＡｌ２Ｏ３からなる。
　誘電体ＤＢＲ層１０２は、誘電体からなるＤＢＲ（Distributed Bragg Reflector：分布ブラッグ反射鏡）である。図２は、誘電体ＤＢＲ層１０２を示す断面図である。同図に示すように誘電体ＤＢＲ層１０２は、第１層１０２ａと第２層１０２ｂを交互に積層して構成されている。第１層１０２ａと第２層１０２ｂの層数は図示するものに限られない。誘電体ＤＢＲ層１０２の厚みは例えば３μｍである。第１層１０２ａの材料と第２層１０２ｂの詳細については後述する。
　接合用誘電体層１０３は、接合用誘電体層１０３の下層構造と上層構造を接合する。接合用誘電体層１０３は誘電体からなり、例えばＳｉＯ２、ＳｉＯＮ、ＳｉＮ又はＡｌ２Ｏ３からなる。
　第１コンタクト層１０４は、ｎ型ＧａＡｓ等のｎ型半導体材料からなる。第１コンタクト層１０４の厚みは例えば１～２μｍである。
　活性層１０５は、ＧａＡｓ等からなりバンドギャップが小さい量子井戸層と、ＡｌＧａＡｓ等からなりバンドギャップが大きい障壁層を交互に複数層積層して形成され、量子井戸を形成する。活性層１０５の厚みは例えば０．３μｍである。
　狭窄層１０６は、酸化領域１０６ａと非酸化領域１０６ｂを備え、第１コンタクト層１０４と第２コンタクト層１０８の間に流れる電流に狭窄作用を付与する。
　酸化領域１０６ａは酸化されたＡｌＧａＡｓ等からなり、導電性及び屈折率が小さく、光閉じ込め領域として機能する。非酸化領域１０６ｂは酸化されていないＡｌＧａＡｓ等からなり、酸化領域１０６ａより導電性が大きく、電流注入領域として機能する。狭窄層１０６の厚みは例えば０．１５μｍである。
　半導体ＤＢＲ層１０７は、半導体からなるＤＢＲである。半導体ＤＢＲ層１０７は、屈折率が異なる第１層と第２層を交互に積層して構成されている。第１層は例えばＡｌｘＧａ１－ｘＡｓからなり、第２層は例えば第１層とは組成が異なるＡｌｘＧａ１－ｘＡｓからなる。第１層と第２層の積層数は特に限定されない。半導体ＤＢＲ層１０７の厚みは例えば３μｍである。
　第２コンタクト層１０８は、ｐ型ＧａＡｓ等のｐ型半導体材料からなる。第２コンタクト層１０８の厚みは特に限定されないが、第２コンタクト層１０８はレーザが透過するため、薄い方が好適である。
　図３は、配線を接続したＶＣＳＥＬ素子１００の断面図である。同図に示すように、第１コンタクト層１０４及び第２コンタクト層１０８上に電極１０９が形成され、ＶＣＳＥＬ素子１００の表面は、絶縁性材料からなる絶縁層１１０によって被覆されている。絶縁層１１０上にはパッド１１１が形成され、電極１０９とパッド１１１は配線１１２によって接続されている。
　[ＶＣＳＥＬ素子の動作]
　ＶＣＳＥＬ素子１００は一般的なＶＣＳＥＬ素子と同様に動作する。即ち、第１コンタクト層１０４と第２コンタクト層１０８の間に電圧が印加されると、第１コンタクト層１０４と第２コンタクト層１０８の間に電流が流れる。
　電流は狭窄層１０６によって狭窄作用を受け、非酸化領域１０６ｂに注入される。この注入電流によって活性層１０５のうち非酸化領域１０６ｂに近接する領域において自然放出光が生じる。自然放出光はＶＣＳＥＬ素子１００の積層方向（層に垂直方向）に進行し、誘電体ＤＢＲ層１０２及び半導体ＤＢＲ層１０７によって反射される。
　誘電体ＤＢＲ層１０２及び半導体ＤＢＲ層１０７は特定の波長（以下、発振波長）の光を反射するように構成されている。自然放出光のうち発振波長の成分は誘電体ＤＢＲ層１０２及び半導体ＤＢＲ層１０７の間で定在波を形成し、活性層１０５によって増幅される。注入電流が閾値を超えると定在波を形成する光がレーザ発振し、第２コンタクト層１０８を透過して出射される。
　[誘電体ＤＢＲ層の材料について]
　上述のように誘電体ＤＢＲ層１０２は第１層１０２ａと第２層１０２ｂが交互に積層されて構成されている。以下、第１層１０２ａの材料を第１材料とし、第２層１０２ｂの材料を第２材料とする。
　第１材料と第２材料は、少なくともいずれか一方の熱伝導率が１０Ｗ／ｍＫ以上が好適である。また、第１材料と第２材料は少なくともいずれか一方の屈折率が２以上が好適である。さらに、第１材料と第２材料は少なくともいずれか一方の熱伝導率が１０Ｗ／ｍＫ以上かつ、少なくともいずれか一方の屈折率が２以上がより好適である。
　図４は、各種材料の屈折率と熱伝導率を示す表である。熱伝導率が１０Ｗ／ｍＫ以上の材料としてはＳｉ３Ｎ４、ＡｌＮ及びＴｉＯ２等が挙げられる。また、屈折率が２以上の材料としては、Ｔａ２Ｏ５、ＴｉＯ２、ＡｌＮ、Ｓｉ及びＧａＡｓ等が挙げられる。
　第１材料と第２材料の組み合わせとして、「第１材料／第２材料」と表記すると、ＳｉＯ２／Ｔａ２Ｏ５、ＳｉＯ２／Ｓｉ３Ｎ４、ＳｉＯ２／ＴｉＯ２又はＳｉ３Ｎ４／ＴｉＯ２が好適である。
　図５は、誘電体ＤＢＲ層１０２の積層構造を示す模式図である。同図に示すように、第１層１０２ａと第２層１０２ｂは共にλ／４に相当する厚みを有する。λはＶＣＳＥＬ素子１００の発光波長であり、各材料の屈折率によってλ／４に相当する厚みが決まる。１層ずつの第１層１０２ａと第２層１０２ｂのペアを積層ペアとする。
　図６及び図７は、第１材料／第２材料の組み合わせとλ／４相当厚、反射率及び熱抵抗を示す表である。図６は、ＶＣＳＥＬ素子１００の発光波長λが８４０ｎｍの場合、図７はＶＣＳＥＬ素子１００の発光波長λが９４０ｎｍの場合の表である。
　図８はＶＣＳＥＬ素子１００の発光波長λが８４０ｎｍの場合の反射率シミュレーション結果であり、図９はＶＣＳＥＬ素子１００の発光波長λが９４０ｎｍの場合の反射率シミュレーション結果である。
　図６に示すように、ＳｉＯ２／Ｔａ２Ｏ５の場合、ＳｉＯ２のλ／４相当厚は１４４ｎｍであり、Ｔａ２Ｏ５のλ／４相当厚は１１７ｎｍである。反射率を９９．９６％とするためには積層ペア数を２０とする必要があり、その場合の熱抵抗は４．７×１０－６ｍ２・Ｋ／Ｗとなり、誘電体ＤＢＲ層１０２の熱抵抗を小さくすることができる。
　ＳｉＯ２／Ｓｉ３Ｎ４、ＳｉＯ２／ＴｉＯ２及びＳｉ３Ｎ４／ＴｉＯ２の場合も図６及び図７に示すように、誘電体ＤＢＲ層１０２の熱抵抗を小さくすることができ、第１材料及び第２材料として好適である。
　なお、誘電体ＤＢＲ層１０２は２種類の材料を交互積層したものに限られず、３種類以上の材料を交互に積層したものであってもよい。
　この場合であっても、誘電体ＤＢＲ層１０２を構成する複数の材料は少なくともいずれか一つの熱伝導率が１０Ｗ／ｍＫ以上が好適であり、また、同複数の材料は少なくともいずれか一つの屈折率が２以上が好適である。さらに、同複数の材料は少なくともいずれか一つの熱伝導率が１０Ｗ／ｍＫ以上かつ、少なくともいずれか一つの屈折率が２以上がより好適である。
　[ＶＣＳＥＬ素子の製造方法]
　ＶＣＳＥＬ素子１００の製造方法について説明する。ＶＣＳＥＬ素子１００は第１基板と第２基板をそれぞれ作成し、接合することによって製造することが可能である。なお、以下の説明において上記ＶＣＳＥＬ素子１００の各層となる層にはＶＣＳＥＬ素子１００の各層と同一の符号を付する。
　図１０は、第１基板２１０を示す断面図である。同図に示すように、第１基板２１０は、支持基板１０１、誘電体ＤＢＲ層１０２及び第１接合用誘電体層２１１が順に積層されて形成されている。
　誘電体ＤＢＲ層１０２は、支持基板１０１上に第１層１０２ａと第２層１０２ｂを交互に成膜して形成することができる。第１層１０２ａと第２層１０２ｂの成膜はスパッタ法、ＣＶＤ（chemical vapor deposition)法又はＡＬＤ（Atomic Layer Deposition）法によって行うことが可能である。
　第１接合用誘電体層２１１は、上述の接合用誘電体層１０３と同一の材料のからなる層である。第１接合用誘電体層２１１は、誘電体ＤＢＲ層１０２上にスパッタ法、ＣＶＤ法又はＡＬＤ法によって積層することが可能である。
　図１１は、第２基板２２０を示す断面図である。同図に示すように、第２基板２２０は、半導体基板２２１、第２コンタクト層１０８、半導体ＤＢＲ層１０７、狭窄層１０６、活性層１０５、第１コンタクト層１０４及び第２接合用誘電体層２２２が順に積層されて形成されている。
　第２コンタクト層１０８、半導体ＤＢＲ層１０７、狭窄層１０６、活性層１０５及び第１コンタクト層１０４は、半導体基板２２１上にＭＯＣＶＤ（metal organic chemical vapor deposition)法によるエピタキシャル成長によって積層することができる。
　第２接合用誘電体層２２２は、上述の接合用誘電体層１０３と同一の材料からなる層である。第２接合用誘電体層２２２は、第１コンタクト層１０４上にスパッタ法、ＣＶＤ法又はＡＬＤ法によって積層することが可能である。
　図１２乃至図２１は、ＶＣＳＥＬ素子１００の製造プロセスを示す模式図である。図１２に示すように、第１接合用誘電体層２１１及び第２接合用誘電体層２２２を原子レベルで平坦化する。この平坦化はＣＭＰ（chemical mechanical polishing）によって行うことができる。
　この際、ＶＣＳＥＬ素子１００として高い歩留まりを得るためには活性層１０５に光共振の「腹」が存在する必要があり、第１接合用誘電体層２１１及び第２接合用誘電体層２２２の膜厚ばらつきは５０ｎｍ程度以下とする必要がある。このため、第１基板２２０と第２基板２２０の全体の厚みを計測しながら、平坦化を精密に制御した方がよい。
　続いて、第１接合用誘電体層２１１及び第２接合用誘電体層２２２にプラズマを照射する。プラズマ照射により第１接合用誘電体層２１１及び第２接合用誘電体層２２２においてダングリングボンドが形成される。さらに、図１３に示すように、第１基板２１０と第２基板２２０を、第１接合用誘電体層２１１と第２接合用誘電体層２２２が隣接するように対向させ、図１４に示すように第１基板２１０と第２基板２２０を当接させる。
　これにより、図１５に示すように、第１接合用誘電体層２１１と第２接合用誘電体層２２２が接合（常温プラズマ接合）され、接合用誘電体層１０３が形成される。このようにして第１基板２１０と第２基板２２０の接合体２３０が形成される。
　続いて、接合体２３０に対してアニールを行い、第１接合用誘電体層２１１と第２接合用誘電体層２２２の接合を強化する。具体的にはこのアニールにより、上記プラズマ照射により形成されたダングリングボンドが結合を生じる。
　続いて、半導体基板２２１を薄化し、図１６に示すように第２コンタクト層１０８を残して除去する。さらに、図１７に示すように、第２コンタクト層１０８、半導体ＤＢＲ層１０７、狭窄層１０６、活性層１０５及び第１コンタクト層１０４の一部を除去してメサポスト形状を形成する。
　続いて、図１８に示すように狭窄層１０６の一部に酸化処理を施し、酸化領域１０６ａと非酸化領域１０６ｂを形成する。
　続いて、図１９に示すように、第１コンタクト層１０４上と第２コンタクト層１０８上に電極１０９を形成する。さらに、絶縁層１１０、パッド１１１及び配線１１２を形成する（図３参照）。
　ＶＣＳＥＬ素子１００は以上のようにして製造することができる。なお、上記説明では、半導体基板２２１上に第２コンタクト層１０８を形成するとしたが、第２コンタクト層１０８は接合後に形成してもよい。
　この場合、図２０に示すように半導体基板２２１上に直接半導体ＤＢＲ層１０７を積層したものを第２基板２２０とし、図２１に示すように半導体基板２２１を薄化する。さらに薄化された半導体基板２２１に不純物をドープして図１６に示す第２コンタクト層１０８とすることができる。
　[ＶＣＳＥＬ素子による効果について]
　ＶＣＳＥＬ素子１００は以上のような構成を有する。上記のようにＶＣＳＥＬ素子１００は第１基板２１０と第２基板２２０が接合用誘電体層１０３を介して接合され、形成されている。接合用誘電体層１０３は、ＳｉＯ２等の熱伝導率が大きい誘電体材料からなり、ＶＣＳＥＬ素子１００の伝導放熱性を大きくすることが可能である。
　さらに、誘電体ＤＢＲ層１０２の材料（第１材料及び第２材料）を上述の材料とすることにより、誘電体ＤＢＲ層１０２による熱抵抗小さくし、ＶＣＳＥＬ素子１００の伝導放熱性をより向上させることが可能である。
　ＶＣＳＥＬ素子１００は、スマートフォン等の各種電子機器において顔認証等に用いられる距離センサの発光素子として利用することが可能である。
　[ＶＣＳＥＬ集積体について]
　ＶＣＳＥＬ素子１００は集積体とすることも可能である。図２２は、ＶＣＳＥＬ素子の集積体であるＶＣＳＥＬ集積体３００の断面図である。
　同図に示すようにＶＣＳＥＬ集積体３００は、複数のＶＣＳＥＬ素子３１０を備える。個々のＶＣＳＥＬ素子３１０はＶＣＳＥＬ素子１００と同一の層構造を有し、支持基板１０１、誘電体ＤＢＲ層１０２及び接合用誘電体層１０３は複数のＶＣＳＥＬ素子３１０の間で共通となっている。
　ＶＣＳＥＬ素子３１０の数や配列は特に限定されず、一次元アレイや二次元アレイとすることができる。ＶＣＳＥＬ素子３１０を集積させることにより、高出力レーザを形成することが可能である。
　[ＶＣＳＥＬ集積体の製造方法について]
　ＶＣＳＥＬ集積体３００の製造方法について説明する。ＶＣＳＥＬ集積体３００は、ＶＣＳＥＬ素子１００と同様の製造プロセスによって製造することが可能である。即ち、第１基板２１０と第２基板２２０を接合し（図１０乃至図１５参照）、半導体基板２２１を薄化した（図１６参照）後、メサポスト形状を形成する（図１７参照）。
　この際、互いに離間する複数のメサポストを形成し、酸化領域１０６ａ及び非酸化領域１０６ｂを形成（図１８参照）することにより、個々のメサポストをそれぞれＶＣＳＥＬ素子３１０とすることができる。１枚ずつの第１基板２１０と第２基板２２０を接合した接合体２３０から複数のＶＣＳＥＬ素子３１０を備えるＶＣＳＥＬ集積体３００を製造することが可能である。
　図２３乃至図２５はＶＣＳＥＬ集積体３００の配線及び埋め込み膜の形成方法を示す模式図である。図２３に示すように、ＶＣＳＥＬ集積体３００上に埋め込み膜３２１を成膜する。埋め込み膜３２１は例えばＳｉＯ２とすることができ、ＣＶＤ等によって成膜することができる。
　また埋め込み膜３２１は、無機水ガラスをＳＯＧ（Spin on Glass）等によって形成してもよく、ＢＣＢ（ベンゼンシクロブテン）又はポリイミド等の有機高分子をスピンコート形成してもよい。埋め込み膜３２１の厚みはＶＣＳＥＬ素子３１０の高さ（接合用誘電体層１０３から第２コンタクト層１０８までの高さ）の１．５倍程度が好適である。
　続いて、図２４に示すように埋め込み膜３２１を平坦化する。平坦化は例えばＣＭＰによって行うことができる。続いて、埋め込み膜３２１にコンタクトホールを形成し、図２５に示すように、電極３２２及び配線３２３を形成する。以上のようにしてＶＣＳＥＬ集積体３００に配線及び埋め込み膜を形成することができる。
　埋め込み膜３２１によりＶＣＳＥＬ集積体３００の表面を平坦化し、配線３２３の形成を容易とすることで、配線歩留まりを向上させることが可能である。
　[光電子集積回路について]
　誘電体ＤＢＲ層１０２に回折格子を設けることにより、ＶＣＳＥＬ素子１００によって光電子集積回路を構成することも可能である。この場合、第１基板２１０（図１０参照）において誘電体ＤＢＲ層１０２を形成後、誘電体ＤＢＲ層１０２に回折格子を形成し、その上に第１接合用誘電体層２１１を設ければよい。ＶＣＳＥＬ素子１００において生成されたレーザはこの回折格子によって光集積化回路内へ誘導される。
　なお、本技術は以下のような構成もとることができる。
　（１）
　支持基板上に、誘電体ＤＢＲ（Distributed Bragg Reflector）層及び第１の接合用誘電体層を順に積層して第１の基板を作成し、
　半導体基板上に、半導体ＤＢＲ層、電流狭窄層、活性層、コンタクト層及び第２の接合用誘電体層を順に積層して第２の基板を作成し、
　上記第１の接合用誘電体層と上記第２の接合用誘電体層を接合し、
　上記第１の基板と上記第２の基板の接合体をアニールする
　垂直共振器型面発光レーザ素子の製造方法。
　（２）
　上記（１）に記載の垂直共振器型面発光レーザ素子の製造方法であって、
　上記第１の接合用誘電体層と上記第２の接合用誘電体層を接合する工程では、上記第１の接合用誘電体層及び上記第２の接合用誘電体層にプラズマを照射した後、上記第１の接合用誘電体層と上記第２の接合用誘電体層を接合させるプラズマ接合を行う
　垂直共振器型面発光レーザ素子の製造方法。
　（３）
　上記(１)又は（２）に記載の垂直共振器型面発光レーザ素子の製造方法であって、
　上記誘電体ＤＢＲ層は、第１の材料からなる第１の層と第２の材料からなる第２の層を交互に積層して構成され、上記第１の層と上記第２の層は少なくとも一方の熱伝導率が１０Ｗ／ｍＫ以上である
　垂直共振器型面発光レーザ素子の製造方法。
　（４）
　上記(１)又は（２）に記載の垂直共振器型面発光レーザ素子の製造方法であって、
　上記誘電体ＤＢＲ層は、第１の材料からなる第１の層と第２の材料からなる第２の層を交互に積層して構成され、上記第１の層と上記第２の層は少なくとも一方の屈折率が２以上である
　垂直共振器型面発光レーザ素子の製造方法。
　（５）
　上記(１)又は（２）に記載の垂直共振器型面発光レーザ素子の製造方法であって、
　上記誘電体ＤＢＲ層は、第１の材料からなる第１の層と第２の材料からなる第２の層を交互に積層して構成され、上記第１の層と上記第２の層は少なくとも一方の熱伝導率が１０Ｗ／ｍＫ以上であり、かつ少なくとも一方の屈折率が２以上である
　垂直共振器型面発光レーザ素子の製造方法。
　（６）
　上記(１)から（５）のうちいずれか一つ記載の垂直共振器型面発光レーザ素子の製造方法であって、
　上記第１の接合用誘電体層は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ及びＡｌ２Ｏ３のいずれかからなり、
　上記第２の接合用誘電体層は上記第１の接合用誘電体層と同じ材料からなる
　垂直共振器型面発光レーザ素子の製造方法。
　（７）
　上記(１)から（６）のうちいずれか一つ記載の垂直共振器型面発光レーザ素子の製造方法であって、
　上記第１の材料はＳｉＯ２であり、
　上記第２の材料はＳｉ３Ｎ４である
　垂直共振器型面発光レーザ素子の製造方法。
　（８）
　上記(１)から（６）のうちいずれか一つ記載の垂直共振器型面発光レーザ素子の製造方法であって、
　上記第１の材料はＳｉ３Ｎ４であり、
　上記第２の材料はＴｉＯ２である
　垂直共振器型面発光レーザ素子の製造方法。
　（９）
　上記(１)から（６）のうちいずれか一つ記載の垂直共振器型面発光レーザ素子の製造方法であって、
　上記第１の材料はＳｉＯ２であり、
　上記第２の材料はＴａ２Ｏ５である
　垂直共振器型面発光レーザ素子の製造方法。
　（１０）
　上記(１)から（６）のうちいずれか一つ記載の垂直共振器型面発光レーザ素子の製造方法であって、
　上記第１の材料はＳｉＯ２であり、
　上記第２の材料はＴｉＯ２である
　垂直共振器型面発光レーザ素子の製造方法。
　（１１）
　支持基板と、
　上記支持基板上の誘電体ＤＢＲ層と、
　上記誘電体ＤＢＲ層上の接合用誘電体層と、
　上記接合用誘電体層上の第１のコンタクト層と、
　上記第１のコンタクト層上の活性層と、
　上記活性層上の狭窄層と、
　上記狭窄層上の半導体ＤＢＲ層と、
　上記半導体ＤＢＲ層上の第２のコンタクト層
　からなる積層体を具備する垂直共振器型面発光レーザ素子。
　（１２）
　上記（１１）に記載の垂直共振器型面発光レーザ素子であって、
　上記誘電体ＤＢＲ層は、第１の材料からなる第１の層と第２の材料からなる第２の層を交互に積層して構成され、上記第１の層と上記第２の層は少なくとも一方の熱伝導率が１０Ｗ／ｍＫ以上である
　垂直共振器型面発光レーザ素子。
　（１３）
　上記（１１）に記載の垂直共振器型面発光レーザ素子であって、
　上記誘電体ＤＢＲ層は、第１の材料からなる第１の層と第２の材料からなる第２の層を交互に積層して構成され、上記第１の層と上記第２の層は少なくとも一方の屈折率が２以上である
　垂直共振器型面発光レーザ素子。
　（１４）
　上記（１１）に記載の垂直共振器型面発光レーザ素子であって、
　上記誘電体ＤＢＲ層は、第１の材料からなる第１の層と第２の材料からなる第２の層を交互に積層して構成され、上記第１の層と上記第２の層は少なくとも一方の熱伝導率が１０Ｗ／ｍＫ以上であり、かつ少なくとも一方の屈折率が２以上である
　垂直共振器型面発光レーザ素子。
　（１５）
　支持基板と、上記支持基板上の誘電体ＤＢＲ層と、上記誘電体ＤＢＲ層上の接合用誘電体層と、上記接合用誘電体層上の第１のコンタクト層と、上記第１のコンタクト層上の活性層と、上記活性層上の狭窄層と、上記狭窄層上の半導体ＤＢＲ層と、上記半導体ＤＢＲ層上の第２のコンタクト層からなる積層体を備える垂直共振器型面発光レーザ素子
　を具備する距離センサ。
　（１６）
　支持基板と、上記支持基板上の誘電体ＤＢＲ層と、上記誘電体ＤＢＲ層上の接合用誘電体層と、上記接合用誘電体層上の第１のコンタクト層と、上記第１のコンタクト層上の活性層と、上記活性層上の狭窄層と、上記狭窄層上の半導体ＤＢＲ層と、上記半導体ＤＢＲ層上の第２のコンタクト層からなる積層体を備える垂直共振器型面発光レーザ素子
　を具備する電子機器。
　１００…ＶＣＳＥＬ素子
　１０１…支持基板
　１０２…誘電体ＤＢＲ層
　１０２ａ…第１層
　１０２ｂ…第２層
　１０３…接合用誘電体層
　１０４…第１コンタクト層
　１０５…活性層
　１０６…狭窄層
　１０６ａ…酸化領域
　１０６ｂ…非酸化領域
　１０７…半導体ＤＢＲ層
　１０８…第２コンタクト層
　２１０…第１基板
　２１１…第１接合用誘電体層
　２２０…第２基板
　２２１…半導体基板
　２２２…第２接合用誘電体層
　２３０…接合体
　３００…ＶＣＳＥＬ集積体
　３１０…ＶＣＳＥＬ素子

Claims (16)

  1. 　支持基板上に、誘電体ＤＢＲ（Distributed Bragg Reflector）層及び第１の接合用誘電体層を順に積層して第１の基板を作成し、
    　半導体基板上に、半導体ＤＢＲ層、電流狭窄層、活性層、コンタクト層及び第２の接合用誘電体層を順に積層して第２の基板を作成し、
    　前記第１の接合用誘電体層と前記第２の接合用誘電体層を接合し、
    　前記第１の基板と前記第２の基板の接合体をアニールする
    　垂直共振器型面発光レーザ素子の製造方法。
  2. 　請求項１に記載の垂直共振器型面発光レーザ素子の製造方法であって、
    　前記第１の接合用誘電体層と前記第２の接合用誘電体層を接合する工程では、前記第１の接合用誘電体層及び前記第２の接合用誘電体層にプラズマを照射した後、前記第１の接合用誘電体層と前記第２の接合用誘電体層を接合させるプラズマ接合を行う
    　垂直共振器型面発光レーザ素子の製造方法。
  3. 　請求項１に記載の垂直共振器型面発光レーザ素子の製造方法であって、
    　前記誘電体ＤＢＲ層は、第１の材料からなる第１の層と第２の材料からなる第２の層を交互に積層して構成され、前記第１の層と前記第２の層は少なくとも一方の熱伝導率が１０Ｗ／ｍＫ以上である
    　垂直共振器型面発光レーザ素子の製造方法。
  4. 　請求項１に記載の垂直共振器型面発光レーザ素子の製造方法であって、
    　前記誘電体ＤＢＲ層は、第１の材料からなる第１の層と第２の材料からなる第２の層を交互に積層して構成され、前記第１の層と前記第２の層は少なくとも一方の屈折率が２以上である
    　垂直共振器型面発光レーザ素子の製造方法。
  5. 　請求項１に記載の垂直共振器型面発光レーザ素子の製造方法であって、
    　前記誘電体ＤＢＲ層は、第１の材料からなる第１の層と第２の材料からなる第２の層を交互に積層して構成され、前記第１の層と前記第２の層は少なくとも一方の熱伝導率が１０Ｗ／ｍＫ以上であり、かつ少なくとも一方の屈折率が２以上である
    　垂直共振器型面発光レーザ素子の製造方法。
  6. 　請求項１に記載の垂直共振器型面発光レーザ素子の製造方法であって、
    　前記第１の接合用誘電体層は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ及びＡｌ２Ｏ３のいずれかからなり、
    　前記第２の接合用誘電体層は前記第１の接合用誘電体層と同じ材料からなる
    　垂直共振器型面発光レーザ素子の製造方法。
  7. 　請求項３に記載の垂直共振器型面発光レーザ素子の製造方法であって、
    　前記第１の材料はＳｉＯ２であり、
    　前記第２の材料はＳｉ３Ｎ４である
    　垂直共振器型面発光レーザ素子の製造方法。
  8. 　請求項３に記載の垂直共振器型面発光レーザ素子の製造方法であって、
    　前記第１の材料はＳｉ３Ｎ４であり、
    　前記第２の材料はＴｉＯ２である
    　垂直共振器型面発光レーザ素子の製造方法。
  9. 　請求項４に記載の垂直共振器型面発光レーザ素子の製造方法であって、
    　前記第１の材料はＳｉＯ２であり、
    　前記第２の材料はＴａ２Ｏ５である
    　垂直共振器型面発光レーザ素子の製造方法。
  10. 　請求項４に記載の垂直共振器型面発光レーザ素子の製造方法であって、
    　前記第１の材料はＳｉＯ２であり、
    　前記第２の材料はＴｉＯ２である
    　垂直共振器型面発光レーザ素子の製造方法。
  11. 　支持基板と、
    　前記支持基板上の誘電体ＤＢＲ層と、
    　前記誘電体ＤＢＲ層上の接合用誘電体層と、
    　前記接合用誘電体層上の第１のコンタクト層と、
    　前記第１のコンタクト層上の活性層と、
    　前記活性層上の狭窄層と、
    　前記狭窄層上の半導体ＤＢＲ層と、
    　前記半導体ＤＢＲ層上の第２のコンタクト層
    　からなる積層体を具備する垂直共振器型面発光レーザ素子。
  12. 　請求項１１に記載の垂直共振器型面発光レーザ素子であって、
    　前記誘電体ＤＢＲ層は、第１の材料からなる第１の層と第２の材料からなる第２の層を交互に積層して構成され、前記第１の層と前記第２の層は少なくとも一方の熱伝導率が１０Ｗ／ｍＫ以上である
    　垂直共振器型面発光レーザ素子。
  13. 　請求項１１に記載の垂直共振器型面発光レーザ素子であって、
    　前記誘電体ＤＢＲ層は、第１の材料からなる第１の層と第２の材料からなる第２の層を交互に積層して構成され、前記第１の層と前記第２の層は少なくとも一方の屈折率が２以上である
    　垂直共振器型面発光レーザ素子。
  14. 　請求項１１に記載の垂直共振器型面発光レーザ素子であって、
    　前記誘電体ＤＢＲ層は、第１の材料からなる第１の層と第２の材料からなる第２の層を交互に積層して構成され、前記第１の層と前記第２の層は少なくとも一方の熱伝導率が１０Ｗ／ｍＫ以上であり、かつ少なくとも一方の屈折率が２以上である
    　垂直共振器型面発光レーザ素子。
  15. 　支持基板と、前記支持基板上の誘電体ＤＢＲ層と、前記誘電体ＤＢＲ層上の接合用誘電体層と、前記接合用誘電体層上の第１のコンタクト層と、前記第１のコンタクト層上の活性層と、前記活性層上の狭窄層と、前記狭窄層上の半導体ＤＢＲ層と、前記半導体ＤＢＲ層上の第２のコンタクト層からなる積層体を備える垂直共振器型面発光レーザ素子
    　を具備する距離センサ。
  16. 　支持基板と、前記支持基板上の誘電体ＤＢＲ層と、前記誘電体ＤＢＲ層上の接合用誘電体層と、前記接合用誘電体層上の第１のコンタクト層と、前記第１のコンタクト層上の活性層と、前記活性層上の狭窄層と、前記狭窄層上の半導体ＤＢＲ層と、前記半導体ＤＢＲ層上の第２のコンタクト層からなる積層体を備える垂直共振器型面発光レーザ素子
    　を具備する電子機器。
PCT/JP2018/038870 2017-12-11 2018-10-18 垂直共振器型面発光レーザ素子の製造方法、垂直共振器型面発光レーザ素子、距離センサ及び電子機器 WO2019116721A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019558942A JP7242552B2 (ja) 2017-12-11 2018-10-18 垂直共振器型面発光レーザ素子の製造方法
DE112018006312.7T DE112018006312T5 (de) 2017-12-11 2018-10-18 Verfahren zur Herstellung eines oberflächenemittierenden Laserelements mit vertikalem Resonator, oberflächenemittierendes Laserelement mit vertikalem Resonator, Abstandssensor und elektronisches Bauelement
US16/768,795 US20210175687A1 (en) 2017-12-11 2018-10-18 Method of producing vertical cavity surface emitting laser, vertical cavity surface emitting laser, distance sensor, and electronic apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-236840 2017-12-11
JP2017236840 2017-12-11

Publications (1)

Publication Number Publication Date
WO2019116721A1 true WO2019116721A1 (ja) 2019-06-20

Family

ID=66820228

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/038870 WO2019116721A1 (ja) 2017-12-11 2018-10-18 垂直共振器型面発光レーザ素子の製造方法、垂直共振器型面発光レーザ素子、距離センサ及び電子機器

Country Status (4)

Country Link
US (1) US20210175687A1 (ja)
JP (1) JP7242552B2 (ja)
DE (1) DE112018006312T5 (ja)
WO (1) WO2019116721A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022176482A1 (ja) * 2021-02-19 2022-08-25 ソニーグループ株式会社 面発光レーザ
EP4080697A4 (en) * 2019-12-20 2023-06-21 Sony Semiconductor Solutions Corporation LIGHT EMITTING DEVICE AND METHOD FOR MANUFACTURING A LIGHT EMITTING DEVICE
CN117134194A (zh) * 2023-10-25 2023-11-28 吉光半导体科技有限公司 垂直腔面发射激光器及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220416506A1 (en) * 2021-06-23 2022-12-29 Lumentum Operations Llc Vertical cavity surface emitting laser device with at least one bonding layer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207536A (ja) * 2002-12-25 2004-07-22 Kyocera Corp 面発光半導体レーザおよびその製造方法
JP2011205076A (ja) * 2010-03-04 2011-10-13 Furukawa Electric Co Ltd:The 半導体発光素子およびその製造方法
US20120213243A1 (en) * 2004-10-01 2012-08-23 Finisar Corporation Vertical cavity surface emitting laser with undoped top mirror
JP2015103783A (ja) * 2013-11-28 2015-06-04 キヤノン株式会社 発光素子アレイ
JP2017508280A (ja) * 2014-02-07 2017-03-23 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 層状半導体構造体の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5835521A (en) * 1997-02-10 1998-11-10 Motorola, Inc. Long wavelength light emitting vertical cavity surface emitting laser and method of fabrication
JPH11154774A (ja) * 1997-08-05 1999-06-08 Canon Inc 面発光半導体デバイスの製造方法、この方法によって製造された面発光半導体デバイス及びこのデバイスを用いた表示装置
US6438149B1 (en) * 1998-06-26 2002-08-20 Coretek, Inc. Microelectromechanically tunable, confocal, vertical cavity surface emitting laser and fabry-perot filter
JP4334845B2 (ja) * 2002-10-15 2009-09-30 株式会社リコー 面発光レーザ及び面発光レーザアレイ及び光送信モジュール及び光送受信モジュール及び光通信システム及びレーザプリンター及び光ピックアップシステム
US7151284B2 (en) * 2003-11-10 2006-12-19 Shangjr Gwo Structures for light emitting devices with integrated multilayer mirrors
JP5017804B2 (ja) * 2005-06-15 2012-09-05 富士ゼロックス株式会社 トンネル接合型面発光半導体レーザ装置およびその製造方法
US20070071056A1 (en) * 2005-09-09 2007-03-29 Ye Chen Laser ranging with large-format VCSEL array
JP5333479B2 (ja) * 2011-02-15 2013-11-06 住友電気工業株式会社 半導体デバイスの製造方法
US9106048B2 (en) * 2013-02-11 2015-08-11 Oracle International Corporation Waveguide-coupled vertical cavity laser
WO2015011984A1 (ja) * 2013-07-22 2015-01-29 株式会社村田製作所 垂直共振面発光レーザアレイおよびその製造方法
JP2015135877A (ja) * 2014-01-16 2015-07-27 住友電気工業株式会社 半導体基板および半導体基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207536A (ja) * 2002-12-25 2004-07-22 Kyocera Corp 面発光半導体レーザおよびその製造方法
US20120213243A1 (en) * 2004-10-01 2012-08-23 Finisar Corporation Vertical cavity surface emitting laser with undoped top mirror
JP2011205076A (ja) * 2010-03-04 2011-10-13 Furukawa Electric Co Ltd:The 半導体発光素子およびその製造方法
JP2015103783A (ja) * 2013-11-28 2015-06-04 キヤノン株式会社 発光素子アレイ
JP2017508280A (ja) * 2014-02-07 2017-03-23 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 層状半導体構造体の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
EMANUEL P. HAGLUND. ET AL.: "Silicon-integrated hybrid- cavity 850-nm VCSELs by adhesive bonding: Impact of bonding interface thickness on laser Performance", IEEE JOURNAL OF SELECTED TOPICS IN QUANTUM ELECTRONICS, vol. 23, no. 6, 16 January 2017 (2017-01-16), pages 1 - 9, XP055618957 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4080697A4 (en) * 2019-12-20 2023-06-21 Sony Semiconductor Solutions Corporation LIGHT EMITTING DEVICE AND METHOD FOR MANUFACTURING A LIGHT EMITTING DEVICE
WO2022176482A1 (ja) * 2021-02-19 2022-08-25 ソニーグループ株式会社 面発光レーザ
CN117134194A (zh) * 2023-10-25 2023-11-28 吉光半导体科技有限公司 垂直腔面发射激光器及其制备方法
CN117134194B (zh) * 2023-10-25 2024-01-02 吉光半导体科技有限公司 垂直腔面发射激光器及其制备方法

Also Published As

Publication number Publication date
JP7242552B2 (ja) 2023-03-20
DE112018006312T5 (de) 2020-09-17
US20210175687A1 (en) 2021-06-10
JPWO2019116721A1 (ja) 2020-12-03

Similar Documents

Publication Publication Date Title
WO2019116721A1 (ja) 垂直共振器型面発光レーザ素子の製造方法、垂直共振器型面発光レーザ素子、距離センサ及び電子機器
KR100273594B1 (ko) 가시광선 표면방출 반도체 레이저
KR102518449B1 (ko) 유전체 dbr을 갖는 인듐 인화물 vcsel
WO2021124968A1 (ja) 垂直共振器型面発光レーザ素子、垂直共振器型面発光レーザ素子アレイ、垂直共振器型面発光レーザモジュール及び垂直共振器型面発光レーザ素子の製造方法
US8027370B2 (en) Semiconductor device
JP5803545B2 (ja) 半導体レーザ素子、光電変換装置および光情報処理装置
JP2015008271A (ja) 面発光レーザ素子及び原子発振器
JP2005340567A (ja) 表面発光型半導体レーザ素子およびその製造方法
KR20070075337A (ko) 면발광형 반도체 레이저
US7907653B2 (en) Vertical cavity surface emitting laser device and vertical cavity surface emitting laser array
JP6252222B2 (ja) 面発光レーザアレイ及びレーザ装置
JP2016178293A (ja) 光半導体デバイスおよびその製造方法
JP2009259857A (ja) 面発光レーザ素子および面発光レーザ素子アレイ
JP6004063B1 (ja) 面発光型半導体レーザ素子の製造方法
JP4224981B2 (ja) 面発光半導体レーザ素子およびその製造方法
KR100918400B1 (ko) 장파장 표면 방출 레이저 소자 및 그 제조 방법
JP5117028B2 (ja) 面発光レーザ素子および面発光レーザ素子アレイ
CN115642479A (zh) 表面发射激光器及其制造方法
JP5074800B2 (ja) 面発光レーザ素子および面発光レーザ素子の製造方法
JP2012156541A (ja) 面発光レーザ素子および面発光レーザ素子アレイ
JP2017084899A (ja) 面発光レーザアレイ及び面発光レーザアレイの製造方法
JP2003017806A (ja) 化合物半導体発光素子とその製造方法および化合物半導体発光装置
AU2021103713B4 (en) Indium-phosphide VCSEL with dielectric DBR
JP2008117899A (ja) 面発光レーザ素子及び面発光レーザアレイ
JP2023181565A (ja) 垂直共振器型面発光レーザ素子及び垂直共振器型面発光レーザ素子の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18887924

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019558942

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 18887924

Country of ref document: EP

Kind code of ref document: A1