WO2019080200A1 - 扇出线结构及其制造方法 - Google Patents

扇出线结构及其制造方法

Info

Publication number
WO2019080200A1
WO2019080200A1 PCT/CN2017/111178 CN2017111178W WO2019080200A1 WO 2019080200 A1 WO2019080200 A1 WO 2019080200A1 CN 2017111178 W CN2017111178 W CN 2017111178W WO 2019080200 A1 WO2019080200 A1 WO 2019080200A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal layer
wires
layer
wire
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2017/111178
Other languages
English (en)
French (fr)
Inventor
何怀亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Publication of WO2019080200A1 publication Critical patent/WO2019080200A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements

Definitions

  • the present application relates to a fan-out line structure and a method of fabricating the same, and, in particular, to a fan-out line structure that can be applied to a display panel and a method of fabricating the same.
  • Flat-panel displays such as liquid crystal displays and plasma displays have the advantages of high image quality, small size, light weight, wide application range, etc., and are widely used in consumer electronic products such as mobile phones, notebook computers, desktop displays, and televisions, and gradually Replacing traditional CRT displays as a major trend in the display industry.
  • the need for large area and high resolution has also become a key factor in flat panel display requirements.
  • the display panel has a display area and a peripheral circuit area in which a plurality of pixels are arranged to form a pixel array, and the peripheral circuit area is provided with a peripheral line.
  • Each of the pixels includes a thin film transistor and a pixel electrode connected to the thin film transistor, and each pixel is surrounded by two adjacent scanning signal lines and two adjacent data signal lines.
  • the scanning signal lines and the data signal lines are extended from the display area to the peripheral circuit area, and are electrically connected to the driver through the peripheral lines.
  • the object of the present application is to provide a fan-out line structure and a manufacturing method thereof, which are applied to a scan signal line or a data signal line in a display panel and a connection between drivers to solve The needs of the prior art.
  • the present application provides a fan-out line structure for a display panel, which connects a driver to a display area, including: a plurality of first wires, wherein one end of each of the first wires is connected to the a driver, and the other end of each of the first wires is connected to the display area; and a plurality of second wires arranged in alignment with the plurality of first wires, wherein one end of each of the second wires is connected To the driver, and the other end of each of the second wires is connected to the display area; wherein the plurality of first wires adjacent to each other are the same layer in the first metal layer and the second metal layer Composition, and / or The plurality of second wires adjacent to each other are composed of the same layer of the first metal layer and the second metal layer, and/or the first wire and the second wire adjacent to each other It is composed of the same layer of the first metal layer and the second metal layer.
  • one or more of the first wires are staggered with one or more of the second wires.
  • the plurality of first wires adjacent to each other are spaced apart from each other by the same distance, and/or the plurality of second wires adjacent to each other are spaced apart from each other by the same distance, and/or adjacent to each other One or more of the first wires and one or more of the second wires are spaced apart from each other by the same distance.
  • the plurality of first wires adjacent to each other are disposed only in the same single layer of the first metal layer and the second metal layer, and/or the ones adjacent to each other
  • the plurality of second wires are disposed only in the same single layer of the first metal layer and the second metal layer, and/or the first wires and the second wires adjacent to each other are disposed only in the The same single layer of the first metal layer and the second metal layer.
  • adjacent ones of the plurality of first wires are disposed across the first metal layer and the second metal layer, and/or the plurality of second wires adjacent to each other
  • the first metal layer and the second metal layer are disposed across the layer, and/or the first wire and the second wire adjacent to each other are disposed on the first metal layer and the layer
  • the second metal layer is described.
  • one of the plurality of first wires adjacent to each other is disposed only in one of the first metal layer and the second metal layer, and the other one of the layers
  • One of the plurality of second wires disposed adjacent to the first metal layer and the second metal layer, and/or adjacent to each other is disposed only on the first metal layer and the second metal layer
  • One of the single layers and one of the first and second conductors disposed adjacent to the first metal layer and the second metal layer, and/or adjacent to each other Only one of the first metal layer and the second metal layer and the other of the first metal layer and the second metal layer are disposed.
  • the driver includes a data signal line driver and a scan signal line driver, the first wire or the single layer of the first metal layer and the second metal layer a second wire and the first wire or the second wire arranged in alignment with the other of the first metal layer and the second metal layer are connected to the data signal line driver and Scanning signal The same drive in the line driver.
  • the driver includes a data signal line driver and a scan signal line driver, and the first wire or the second wire disposed across the first metal layer and the second metal layer And the first wire or the second wire disposed in alignment with the first metal layer and the second metal layer and connected to the data signal line driver and the scan signal line driver The same drive.
  • the driver includes a data signal line driver and a scan signal line driver, the first wire or the single layer of the first metal layer and the second metal layer a second wire and the first wire or the second wire disposed in alignment with the first metal layer and the second metal layer and connected to the data signal line driver and the scan signal The same drive in the line driver.
  • the thickness of the second metal layer is greater than the thickness of the first metal layer.
  • the first wire disposed across the first metal layer and the second metal layer and adjacent to each other is the same length as the second wire.
  • the first metal layer and/or the second metal layer comprises copper, iron, nickel, gold, tin, silver, palladium or alloys thereof.
  • the first metal layer and the second metal layer partially overlap each other in the display region.
  • the first metal layer and the second metal layer are disposed on a substrate, and the first metal layer and the second metal layer are not in contact with the substrate.
  • the substrate is made of metal, glass or plastic material.
  • an intermediate layer is between the substrate and the first metal layer and between the first metal layer and the second metal layer, and the intermediate layer partially covers the first layer A metal layer, and the bottom of the intermediate layer is completely attached to the substrate.
  • the intermediate layer between the first metal layer and the second metal layer is composed of silicon silicide.
  • a passivation layer and a conductive layer are sequentially stacked on the second metal layer, the conductive layer penetrating a portion of the second metal layer and the intermediate layer to be opposite to the first metal
  • the layer is in direct contact.
  • the conductive layer penetrates through the portion of the passivation layer to be in direct contact with the second metal layer.
  • the present application provides a fan-out line structure for a display panel, which connects a driver to a display area, including: a plurality of first wires, wherein one end of each of the first wires is connected to the a driver, and the other end of each of the first wires is connected to the display area; and a plurality of second wires arranged in alignment with the plurality of first wires, wherein the plurality of first lines adjacent to each other
  • the wires are disposed only in the same single layer of the first metal layer and the second metal layer, and/or the plurality of second wires adjacent to each other are disposed only on the first metal layer and The same single layer of the second metal layer, and/or the first wire and the second wire adjacent to each other are disposed only in the same single one of the first metal layer and the second metal layer
  • the present application provides a method of fabricating a fan-out line structure, including: forming a plurality of first wires; and forming a plurality of second wires arranged in alignment with the plurality of first wires;
  • the adjacent plurality of first wires are composed of the same layer of the first metal layer and the second metal layer, and/or the plurality of second wires adjacent to each other are composed of the first metal layer and the The same layer of the second metal layer is formed, and/or the first wire and the second wire adjacent to each other are composed of the same layer of the first metal layer and the second metal layer.
  • the present application utilizes the same metal layer to form a plurality of wires arranged adjacent to each other to provide a fan-out line structure that can be applied to a scanning signal line or a connection between a data signal line and a driver in a display panel. .
  • FIG. 1 is a schematic diagram of the appearance of a display panel with a fan-out line structure according to the present application.
  • FIG. 2 is a cross-sectional view of a display panel to which a fan-out line structure is applied according to the present application.
  • FIG 3 is a schematic diagram of a fan-out line structure according to an embodiment of the present application.
  • FIG. 4 is a schematic diagram of a fan-out line structure according to another embodiment of the present application.
  • FIG. 5 is a schematic diagram of a fan-out line structure according to still another embodiment of the present application.
  • FIG. 6 is a flow chart showing the steps of a method for manufacturing a fan-out line structure of the present application.
  • FIG. 1 is a schematic diagram of the appearance of a display panel using a fan-out line structure of the present application
  • FIG. 2 is a cross-sectional view of the display panel of the fan-out line structure of the present application.
  • display panel 100 can be used in, for example, a liquid crystal display, a plasma display, an organic electroluminescent display, an optical interference display, or other suitable flat display.
  • the display panel 100 includes a display area 102 and a non-display area 101 at the periphery of the display area 102.
  • a plurality of pixels are disposed in the display area 102 to form a pixel array, and each of the pixels includes a thin film transistor and a pixel electrode connected to the thin film transistor.
  • the non-display area 101 which may also be referred to as a peripheral line area, includes a data signal line driver 104, a scan signal line driver 106, and a fan-out line structure 88, wherein the fan-out line structure 88 is disposed between the data signal line driver 104 and the display area 102 and The display area 102 is connected, and is disposed between the scanning signal line driver 106 and the fan-out line structure 88 and connected to the display area 102.
  • the fanout line structure 88 includes a plurality of first wires 118 and a plurality of second wires 128.
  • the first metal layer M1 is etched by an etching process to form a plurality of first wires 118 arranged at equal intervals, by etching
  • the second metal layer M2 is etched to form a plurality of second wires 128 arranged at equal intervals, and may be arranged in non-equidistant intervals.
  • the first wire 118 may be disposed across the first metal layer M1 and the second metal layer M2, that is, one end of the first wire 118 is located at the first metal layer M1 and the other end of the first wire 118 is located.
  • the second metal layer M2, and the second wire 128 can also be disposed as such.
  • the first wire 11 8 and the second wire 128 may be disposed on the same or different single layers, for example, the first wire 1 18 is disposed on the first metal layer M1, and the second metal layer M2 is disposed on the second metal.
  • Layer M2 is a layer of the first wire 11 8 and the second wire 128 disposed on the same or different single layers, for example, the first wire 1 18 is disposed on the first metal layer M1, and the second metal layer M2 is disposed on the second metal.
  • the fan-out line structure 88 can be applied to an electronic device, such as a display device.
  • the display device can be of an LCD, an OLED, or a QLED, but is not limited thereto.
  • the first metal layer M1 and the second metal layer M2 may be made of a metal layer of the same material or a metal layer of a different material, for example, the first metal layer and/or the second metal layer may comprise Copper, iron, nickel, gold, tin, silver, palladium or alloys thereof. If the first metal layer M1 and the second metal layer M2 are made of metal layers of different materials, since the impedances of the metal layers M1 and M2 of different materials are different, the occurrence between the first wire 11 8 and the second wire 128 can be better reduced. The probability of short circuit, which in turn improves product process yield. It should be understood that the first wire 118 and the second wire 128 are not limited to the constituent materials, the number, the line width and the length, and the spacing shown in the drawings and their corresponding descriptions.
  • the thickness of the second metal layer M2 may be greater than the thickness of the first metal layer M1.
  • the first metal layer M1 and the second metal layer M2 are disposed above the substrate 510, and the second metal layer M2 is located above the first metal layer M1, and the first metal layer M1 and the second metal layer M2 are not in contact with each other, the first metal
  • the layer M1 and the second metal layer M2 partially overlap each other in the display region 102, and the first wire 118 or the second wire 128 may penetrate through the intermediate layer between the second metal layer M2 and the first metal layer M1 (for example, by silicidation)
  • the nitrogen layer is disposed between the second metal layer M2 and the first metal layer M1, and the intermediate layer is also between the first metal layer M1 and the second metal layer M2, and the intermediate layer is partially covered.
  • a metal layer M1, and the bottom of the intermediate layer is completely attached to the substrate 510.
  • a passivation layer 536 and a conductive layer 527 and the like may be sequentially stacked on the second metal layer M2, and the conductive layer 527 penetrates through the portion of the second metal layer M2 and the intermediate layer to directly contact the first metal layer M1. And the conductive layer 527 penetrates a portion of the passivation layer 536 to be in direct contact with the second metal layer M2.
  • the second metal layer M2 and the first metal layer M1 are interposed between the substrate 510 and the conductive layer 527.
  • the substrate 510 may be made of metal, glass or plastic material.
  • the related structure of the metal layer or the fan-out line structure may be involved. Structures such as a substrate, a passivation layer, an insulating layer, and the like are not described in detail herein.
  • the first wire 118 or the second wire 128 of one of the first metal layer M1 and the second metal layer M2 may be arranged in alignment therewith and in the first metal layer M1 and the second metal layer M2
  • the other single layer of the first wire 118 or the second wire 128 is connected to the same driver in the data signal line driver 104 and the scanning signal line driver 106.
  • the first wire 118 disposed on the first metal layer M1 and the second wire 128 disposed on the second metal layer M2 are both connected to the scanning signal line driver 106.
  • first wire 118 or the second wire 128 disposed across the first metal layer M1 and the second metal layer M2 may be disposed in alignment with the first metal layer M1 and the first layer
  • the first wire 118 or the second wire 128 of the second metal layer M2 is connected to the same driver in the data signal line driver 104 and the scanning signal line driver 106.
  • the first wire 118 and the second wire 128, both of which are disposed across the first metal layer M1 and the second metal layer M2 are connected to the data signal line driver 104.
  • first wire 118 or the second wire 128 of one of the first metal layer M1 and the second metal layer M2 may be disposed in alignment therewith and disposed across the first metal layer
  • the first wire 118 or the second wire 128 of M1 and the second metal layer M2 are connected to the same driver in the data signal line driver 104 and the scanning signal line driver 106.
  • first wire 118 disposed in a single layer of the first metal layer M1 and the first wire 118 disposed across the first metal layer M1 and the second metal layer M2 are connected to the scanning signal line driver 106.
  • the fan-out line of the single layer is used to connect the data signal line driver and the data signal line in the display area, and the fan-out line is connected to another different single layer to connect the scan signal.
  • Line driver and scan signal lines in the display area can be connected to the display area of the display panel through a plurality of wires formed on different metal layers; likewise, the scan signal line driver can form a plurality of wires formed on different metal layers by forming Connected to the display area of the display panel.
  • the data signal line driver and the scanning signal line driver can be connected to each other using a different wire on the same or different metal layers to the display area.
  • the plurality of first wires 118 and the plurality of second wires 128 may be connected to the plurality of pins of the data signal line driver 104 or the scan signal line driver 106 in a one-to-one relationship.
  • the driver chip disposed in the scan signal line driver 106 can provide a scan signal to the display components in the display area 102 via the horizontal first wire 118 and the second wire 128, either synchronously or subsequently, in the data signal line driver 104.
  • Driver core The sheet provides a data signal to display components in display area 102 via vertical first wire 118 and second wire 128.
  • FIG. 3 is a schematic diagram of a fan-out line structure according to an embodiment of the present application.
  • the fanout structure 88 includes a plurality of first conductors 118 and a plurality of second conductors 128.
  • a plurality of first wires 118 and a plurality of second wires 128 are arranged asymmetrically on the left and right sides as an example, but may actually be symmetrically distributed.
  • the plurality of first wires 118 adjacent to each other may be equally spaced from each other, and the plurality of second wires 128 adjacent to each other may be equally spaced from each other, and the first wires 118 and the second wires 128 adjacent to each other They can be set at equal intervals.
  • the plurality of first wires 118 and the plurality of second wires 128 may be staggered with each other in the horizontal direction.
  • each of the two first wires 118 adjacent to each other is a set of staggered arrangement of another set of two second wires 128 adjacent to each other, that is, a set of first wires 118 (two first wires 118)
  • the number, length, width and configuration of the first wires 118 and the second wires 128 of each group can be adjusted according to the design requirements of the circuit.
  • one of the plurality of second wires 128 adjacent to each other is disposed only on a single layer of the first metal layer M1. (In fact, it may be disposed only on a single layer of the second metal layer M2), and another second wire 128 (for example, the third strip from the left in FIG. 3) is disposed across the first metal layer M1. And a second metal layer M2. Further, one of the plurality of first wires 118 adjacent to each other (for example, the fourth strip from the left in FIG. 3) is disposed across the first metal layer M1 and the second metal layer M2. And another of the first wires 1 18 (for example, the fifth strip from the left in FIG.
  • first wires 118 and the second wires 128 adjacent to each other are disposed on the same layer, for example, only disposed on the first metal layer M1 (the fifth and sixth lines from the left side in FIG. 3), or For example, the first metal layer M1 and the second metal layer M2 are disposed across the layer (the seventh and eighth lines from the left side in FIG. 3).
  • the first wire 118 may be disposed not only on the first metal layer M1 but also on the second metal layer M2.
  • the second wire 128 may be disposed on the first metal layer M1 or may be disposed on the second metal layer M2. Therefore, the first wire 118 and the second wire 128 may be disposed on different multilayer metal layers, respectively, across the layers.
  • the first wire 118 may be disposed only on the first metal
  • the layer M1 or the second metal layer M2 is on a single layer; likewise, the second wire 128 may be disposed only on a single layer of the first metal layer M1 or the second metal layer M2.
  • the first wire 118 and the second wire 128 disposed adjacent to each other across the first metal layer M1 and the second metal layer M2 are the same length. It should be understood that the number of layers of the metal layer and the number of wires are all illustrative and are not limited by the description and the illustration.
  • the first wire 118 may be composed of the first metal layer M1, the second metal layer M2, or both.
  • the second wire 128 may also be the first metal layer M1 and the second metal layer. M2 or both, that is, each of the wires may not be composed of only a single layer of the first metal layer M1 or the second metal layer M2, and the adjacent first wires 118 and second wires 128 may belong to the same The metal layer, that is to say, for example, consists of the same metal layer.
  • the adjacent first wire 118 and second wire 128 may be located in the same or different metal layers, such as the first wire 118 (the ninth from the left in FIG. 3) and the second wire 128 (from the left in FIG. 3)
  • the 10th item from the side is located on the first metal layer M1 (the same metal layer).
  • FIG. 4 is a schematic diagram of a fan-out line structure according to another embodiment of the present application.
  • the fanout line structure 88 includes a plurality of first conductors 118 and a plurality of second conductors 128.
  • the plurality of first wires 118 and the plurality of second wires 128 are staggered with each other at equal intervals in the horizontal direction.
  • a plurality of (for example, two) first wires 118 adjacent to each other may be disposed on the same single layer, for example, they are disposed on the first metal layer M1. Further, a plurality of (for example, two) second wires 128 adjacent to each other are disposed on the second metal layer M2, and are disposed to the first metal layer M1 across the layers. Alternatively, a plurality of first wires 118 adjacent to each other are disposed across the first metal layer M1 and the second metal layer M2, and a plurality of second wires 128 adjacent to each other are disposed on the same single layer.
  • any two adjacent or more adjacent first wires 118 may be composed of the same metal layer, for example, all of the first metal layer M1; likewise, any adjacent two or More of the second wires 128 may be composed of the same metal layer, for example, both of the first metal layer M1 and the second metal layer M2. Furthermore, any adjacent first and second wires 118 and 128 may be formed of the same metal layer, for example, by the first metal layer M1 or the second metal layer M2; or, for example, any adjacent A wire 118 and a second wire 128 are each composed of a first metal layer M1 and a second metal layer M2. According to the above, the present application can form a plurality of wires arranged adjacent to each other using the same metal layer.
  • each of the first wires 118 or the second wires 128 disposed on the two metal layers M1 and M2 may be adjusted as needed, thereby adjusting the first wires 118 or the second wires 128 respectively.
  • Metal layer The length of M1 and the second metal layer M2 (i.e., the area of the first metal layer M1 and the second metal layer M2, respectively), as shown in Fig. 4, the second metal layer M2 (the first from the left in Fig. 3) 3) Only a small part (only a small part of its upper end) is located in the second metal layer M2.
  • FIG. 5 is a schematic diagram of a fan-out line structure according to still another embodiment of the present application.
  • the fanout line structure 88 includes a plurality of first conductors 118 and a plurality of second conductors 128.
  • the plurality of first wires 118 and the plurality of second wires 128 are staggered with each other at equal intervals in the horizontal direction.
  • the two sets of the first wires 118 may be disposed only on the first metal layer M1 (as in the first and second strips from the left side in FIG. 5); or may be disposed not only on the first metal layer M1 Also set in the second metal layer M2 (as in the fifth and sixth lines from the left side in Fig. 5).
  • the two second wires 128 of one set may be disposed only on the first metal layer M1 (as in the third and fourth bars from the left side in FIG. 5); or may be disposed on the first metal layer M1. Also provided on the second metal layer M2 (as in the seventh and eighth from the left side in Fig. 5).
  • the first wires 118 and the second wires 128 adjacent to each other may be disposed in the same single layer, for example, all disposed on the first metal layer M1 (the second and third bars from the left side in FIG. 5).
  • the first wire 118 may be composed of the first metal layer M1, the second metal layer M2, or both, and the second wire 128 may also be composed of the first metal layer M1 and the second metal layer M2. Or a combination of the two, that is, each of the first wire 118 or the second wire 128 may be composed of a first metal layer M1 or a second metal layer M2 that is not solely composed of a single layer, the first wire 118 and the second wire
  • the wires 128 may be of the same metal layer.
  • the present application can place multiple wires under the condition of avoiding short circuit between wires by placing a plurality of wires on different metal layers across layers without being limited by the process and the machine capacity.
  • the lateral spacing distance between the two is made small, thereby reducing the width of the circuit board area of the display panel, and the length of the transmission path can be adjusted to avoid the arrangement of the wires due to the small spacing between the driving chip pins but the data signal lines or scanning signals.
  • the spacing between the lines is large and fan-shaped, and the purpose of equal impedance can be achieved, thereby effectively improving the quality of the transmitted signal.
  • FIG. 6 is a flow chart of the steps of the method for manufacturing a fan-out line structure of the present application.
  • the method for manufacturing the fan-out line structure includes steps S1 to S2 as follows:
  • Step S1 forming a plurality of first wires
  • Step S2 forming a plurality of second wires arranged in alignment with the plurality of first wires; [0063] wherein the plurality of first wires adjacent to each other are composed of the same layer of the first metal layer and the second metal layer, and/or the plurality of second wires adjacent to each other are a metal layer and the same layer of the second metal layer, and/or the first wire and the second wire adjacent to each other are included in the first metal layer and the second metal layer The same layer composition.
  • the present application can set a plurality of wires to be disposed on different metal layers across layers without being limited by the capability of the process and the machine, and can prevent multiple wires from being short-circuited between the wires.
  • the lateral spacing distance between the two is made small, thereby reducing the width of the circuit board area of the display panel, and the length of the transmission path can be adjusted to avoid the arrangement of the wires due to the small spacing between the driving chip pins but the data signal lines or scanning signals.
  • the spacing between the lines is large and fan-shaped, and the purpose of equal impedance can be achieved, thereby effectively improving the quality of the transmitted signal.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

一种用于显示面板（100）的扇出线结构（88），包括：多条第一导线（118），其中每条第一导线（118）的一端连接到驱动器，并且每条第一导线（118）的另一端连接到显示区域（102）；以及与多条第一导线（118）排列设置的多条第二导线（128），其中每条第二导线（128）的一端连接到驱动器（104、106），并且每条第二导线（128）的另一端连接到显示区域（102）；其中多条第一导线（118）中的至少一条第一导线（118）跨层设置在第一金属层（M1）以及第二金属层（M2），及/或多条第二导线（128）中的至少一条第二导线（128）跨层设置在第一金属层（M1）以及第二金属层（M2）。

Description

扇出线结构及其制造方法
技术领域
[0001] 本申请涉及一种扇出线结构及其制造方法， 特别是涉及一种可以应用于显示面 板的扇出线结构及其制造方法。
背景技术
[0002] 液晶显示器、 等离子体显示器等平面显示器具有图像质量高、 体积小、 重量轻 、 应用范围广等优点， 广泛应用于手机、 笔记型计算机、 桌面显示器和电视机 等消费电子产品， 并逐渐取代传统的 CRT显示器作为显示器产业的主要趋势。 大 面积和高分辨率的需求也成为平面显示器要求的关键因素。
[0003] 显示面板具有显示区域以及周边电路区， 显示区域内配置有多个像素以形成像 素阵列， 周边电路区则设有周边线路。 每个像素都包括薄膜晶体管以及与该薄 膜晶体管连接的像素电极， 且每个像素都被两条相邻的扫描信号线以及两条相 邻的数据信号线包围。 通常， 这些扫描信号线以及数据信号线需由显示区域延 伸至周边电路区， 并通过周边线路与驱动器电性连接。
技术问题
[0004] 有鉴于上述现有技术的问题， 本申请的目的是提出一种扇出线结构及其制造方 法， 应用于显示面板中的扫描信号线或数据信号线以及驱动器之间的连接， 以 解决现有技术的需求。 问题的解决方案
技术解决方案
[0005] 基于上述目的， 本申请提供一种用于显示面板的扇出线结构， 其将驱动器连接 到显示区域， 包括： 多条第一导线， 其中所述每条第一导线的一端连接到所述 驱动器， 并且所述每条第一导线的另一端连接到所述显示区域； 以及与所述多 条第一导线排列设置的多条第二导线， 其中所述每条第二导线的一端连接到所 述驱动器， 并且所述每条第二导线的另一端连接到所述显示区域； 其中彼此相 邻的所述多条第一导线由第一金属层以及第二金属层中的相同的层构成， 及 /或 彼此相邻的所述多条第二导线由所述第一金属层以及所述第二金属层中的相同 的层构成， 及 /或彼此相邻的所述第一导线以及所述第二导线由所述第一金属层 以及所述第二金属层中的相同的层构成。
[0006] 可选地， 一条或多条所述第一导线与一条或多条所述第二导线交错排列设置。
[0007] 可选地， 彼此相邻的所述多条第一导线彼此间隔相同的距离， 及 /或彼此相邻 的所述多条第二导线彼此间隔相同的距离， 及 /或彼此相邻的一条或多条所述第 一导线与一条或多条所述第二导线彼此间隔相同的距离。
[0008] 可选地， 彼此相邻的所述多条第一导线仅设置于所述第一金属层以及所述第二 金属层中的其中同一单一层， 及 /或彼此相邻的所述多条第二导线仅设置于所述 第一金属层以及所述第二金属层中的其中同一单一层， 及 /或彼此相邻的所述第 一导线以及所述第二导线仅设置于所述第一金属层以及所述第二金属层中的其 中同一单一层。
[0009] 可选地， 相邻的所述多条第一导线皆跨层设置在所述第一金属层以及所述第二 金属层， 及 /或彼此相邻的所述多条第二导线皆跨层设置在所述第一金属层以及 所述第二金属层， 及 /或彼此相邻的所述第一导线以及所述第二导线皆跨层设置 在所述第一金属层以及所述第二金属层。
[0010] 可选地， 彼此相邻的所述多条第一导线中的其中一条仅设置于所述第一金属层 以及所述第二金属层中的其中一单一层以及其中另一条跨层设置在所述第一金 属层以及所述第二金属层， 及 /或彼此相邻的所述多条第二导线中的其中一条仅 设置于所述第一金属层以及所述第二金属层中的其中一单一层以及其中另一条 跨层设置在所述第一金属层以及所述第二金属层， 及 /或彼此相邻的所述第一导 线以及所述第二导线中的其中一条仅设置于所述第一金属层以及所述第二金属 层中的其中一单一层以及其中另一条跨层设置在所述第一金属层以及所述第二 金属层。
[0011] 可选地， 所述驱动器包括数据信号线驱动器以及扫描信号线驱动器， 在所述第 一金属层以及所述第二金属层中的其中一单一层的所述第一导线或所述第二导 线和与其排列设置并在所述第一金属层以及所述第二金属层中的另一单一层的 所述第一导线或所述第二导线连接至所述数据信号线驱动器以及所述扫描信号 线驱动器中相同的所述驱动器。
[0012] 可选地， 所述驱动器包括数据信号线驱动器以及扫描信号线驱动器， 跨层设置 在所述第一金属层以及所述第二金属层的所述第一导线或所述第二导线和与其 排列设置并跨层设置在所述第一金属层以及所述第二金属层的所述第一导线或 所述第二导线连接至所述数据信号线驱动器以及所述扫描信号线驱动器中相同 的所述驱动器。
[0013] 可选地， 所述驱动器包括数据信号线驱动器以及扫描信号线驱动器， 在所述第 一金属层以及所述第二金属层中的其中一单一层的所述第一导线或所述第二导 线和与其排列设置并跨层设置在所述第一金属层以及所述第二金属层的所述第 一导线或所述第二导线连接至所述数据信号线驱动器以及所述扫描信号线驱动 器中相同的所述驱动器。
[0014] 可选地， 所述第二金属层的厚度大于所述第一金属层的厚度。
[0015] 可选地， 跨层设置在所述第一金属层以及所述第二金属层且彼此相邻的所述第 一导线与所述第二导线的长度相同。
[0016] 可选地， 所述第一金属层及 /或所述第二金属层包含铜、 铁、 镍、 金、 锡、 银 、 钯或其合金。
[0017] 可选地， 所述第一金属层与所述第二金属层在所述显示区域中彼此部分重迭。
[0018] 可选地， 所述第一金属层以及所述第二金属层设置在基板上， 并且所述第一金 属层以及所述第二金属层与所述基板没有相互接触。
[0019] 可选地， 所述基板由金属、 玻璃或塑胶材料制成。
[0020] 可选地， 中间层在所述基板以及所述第一金属层之间并且在所述第一金属层以 及所述第二金属层之间， 所述中间层部分包覆所述第一金属层， 并且所述中间 层的底部完整贴合在所述基板上。
[0021] 可选地， 在所述第一金属层以及所述第二金属层之间的所述中间层由硅化氮构 成。
[0022] 可选地， 所述第二金属层上依序层迭设置钝化层以及导电层， 所述导电层贯穿 部分所述第二金属层以及所述中间层以与所述第一金属层直接接触。
[0023] 可选地， 所述导电层贯穿部分所述钝化层以与所述第二金属层直接接触。 [0024] 基于上述目的， 本申请提供一种用于显示面板的扇出线结构， 其将驱动器连接 到显示区域， 包括： 多条第一导线， 其中所述每条第一导线的一端连接到所述 驱动器， 并且所述每条第一导线的另一端连接到所述显示区域；以及与所述多条 第一导线排列设置的多条第二导线， 其中彼此相邻的所述多条第一导线仅设置 于所述第一金属层以及所述第二金属层中的其中同一单一层， 及 /或彼此相邻的 所述多条第二导线仅设置于所述第一金属层以及所述第二金属层中的其中同一 单一层， 及 /或彼此相邻的所述第一导线以及所述第二导线仅设置于所述第一金 属层以及所述第二金属层中的其中同一单一层； 其中彼此相邻的所述多条第一 导线皆跨层设置在所述第一金属层以及所述第二金属层， 及 /或彼此相邻的所述 多条第二导线皆跨层设置在所述第一金属层以及所述第二金属层， 及 /或彼此相 邻的所述第一导线以及所述第二导线皆跨层设置在所述第一金属层以及所述第 二金属层。
[0025] 基于上述目的， 本申请提供一种制造扇出线结构的方法， 包括： 形成多条第一 导线； 以及形成与所述多条第一导线排列设置的多条第二导线； 其中彼此相邻 的所述多条第一导线由第一金属层以及第二金属层中的相同的层构成， 及 /或彼 此相邻的所述多条第二导线由所述第一金属层以及所述第二金属层中的相同的 层构成， 及 /或彼此相邻的所述第一导线以及所述第二导线由所述第一金属层以 及所述第二金属层中的相同的层构成。
发明的有益效果
有益效果
[0026] 根据上述， 本申请利用相同的金属层形成彼此相邻排列设置的多条导线， 以提 供可以应用于显示面板中的扫描信号线或数据信号线与驱动器之间的连接的扇 出线结构。
对附图的简要说明
附图说明
[0027] 为了更清楚地说明本申请实施例技术方案， 下面将对实施例描述中所需要使用 的附图作简单地介绍， 显而易见地， 下面描述中的附图是本申请的一些实施例 ， 对于本领域普通技术人员来讲， 在不付出创造性劳动的前提下， 还可以根据 这些附图获得其他的附图。
[0028] 图 1为本申请的应用扇出线结构的显示面板的外观示意图。
[0029] 图 2为本申请的应用扇出线结构的显示面板的横截面图。
[0030] 图 3为本申请的一实施例的扇出线结构的示意图。
[0031] 图 4为本申请的另一实施例的扇出线结构的示意图。
[0032] 图 5为本申请的又一实施例的扇出线结构的示意图。
[0033] 图 6为本申请的制造扇出线结构的方法的步骤流程图。
本发明的实施方式
[0034] 为了让上述目的、 技术特征以及实际实施后的有益效果更为明显易懂， 下文中 将以较佳实施例结合对应相关的附图来进行更详细的说明。
[0035] 下面将结合本申请实施例中的附图， 对本申请实施例中的技术方案进行清楚、 完整地描述。 显然， 所描述的实施例是本申请一部分实施例， 而不是全部的实 施例。 基于本申请中的实施例， 本领域普通技术人员在没有做出创造性劳动前 提下所获得的所有其他实施例， 都属于本申请保护的范围。
[0036] 请参阅图 1至图 2， 其中图 1为本申请的应用扇出线结构的显示面板的外观示意 图， 图 2为本申请的应用扇出线结构的显示面板的横截面图。 如图所示， 显示面 板 100可以用于诸如液晶显示器、 等离子体显示器、 有机电致发光显示器， 光学 干涉显示器或其它合适的平面显示器中。 显示面板 100包括显示区域 102以及在 显示区域 102外围的非显示区域 101。
[0037] 显示区域 102中配置有多个像素以形成像素阵列， 每个像素都包括薄膜晶体管 以及与所述薄膜晶体管连接的像素电极。 非显示区域 101又可称为周边线路区， 其包括数据信号线驱动器 104、 扫描信号线驱动器 106以及扇出线结构 88， 其中 扇出线结构 88设置于数据信号线驱动器 104以及显示区域 102之间并连接显示区 域 102， 以及设置于扫描信号线驱动器 106以及扇出线结构 88之间并连接显示区 域 102。
[0038] 扇出线结构 88包括多条第一导线 118以及多条第二导线 128。 举例来说， 通过蚀 刻制程以蚀刻第一金属层 Ml以形成等间距排列的多条第一导线 118、 通过蚀刻制 程以蚀刻第二金属层 M2以形成等间距排列的多条第二导线 128， 实际上， 亦可为 非等间距排列。 在扇出线结构 88中， 第一导线 118可以跨层设置于第一金属层 Ml 以及第二金属层 M2， 即第一导线 118的一端位于第一金属层 Ml并且第一导线 118 的另一端位于第二金属层 M2， 而第二导线 128亦可如此设置。 或者， 第一导线 11 8以及第二导线 128可以彼此分别仅设置于相同或不同的单一层， 例如第一导线 1 18设置于第一金属层 Ml， 而第二金属层 M2设置于第二金属层 M2。
[0039] 具体的， 扇出线结构 88可以应用在电子装置中， 诸如显示装置， 在应用于显示 装置吋， 显示装置的种类可以为 LCD, OLED, QLED, 然不限于此。
[0040] 第一金属层 Ml与第二金属层 M2既可以采用同种材料的金属层， 也可以采用不 同材料的金属层， 例如所述第一金属层及 /或所述第二金属层包含铜、 铁、 镍、 金、 锡、 银、 钯或其合金。 若第一金属层 Ml与第二金属层 M2采用不同材料的金 属层， 由于不同材料的金属层 Ml和 M2的阻抗不同， 可以更好的降低第一导线 11 8以及第二导线 128之间发生短路的机率， 进而提升产品制程良率。 应当理解， 第一导线 118以及第二导线 128并不以图示和其对应说明所示出的构成材料、 数 量、 线宽和长度、 间隔为限。
[0041] 如图 2所示， 第二金属层 M2的厚度可以大于第一金属层 Ml的厚度。 第一金属 层 Ml以及第二金属层 M2设置于基板 510的上方， 并且第二金属层 M2位于第一金 属层 Ml上方， 第一金属层 Ml与第二金属层 M2没有相互接触， 第一金属层 Ml与 第二金属层 M2在显示区域 102中彼此部分重迭， 第一导线 118或第二导线 128可以 贯穿在第二金属层 M2以及第一金属层 Ml之间的中间层 （例如由硅化氮构成） 而 跨层设置在第二金属层 M2以及第一金属层 Ml两层， 所述中间层亦在第一金属层 Ml以及第二金属层 M2之间， 所述中间层部分包覆第一金属层 Ml， 并且所述中 间层的底部完整贴合在基板 510上。 第二金属层 M2上方可依序层迭设置钝化层 53 6以及导电层 527等， 导电层 527贯穿部分所述第二金属层 M2以及所述中间层以与 第一金属层 Ml直接接触， 并且导电层 527贯穿部分钝化层 536以与第二金属层 M2 直接接触。 换言之， 第二金属层 M2以及第一金属层 Ml夹设于基板 510以及导电 层 527之间。 其中， 所述基板 510可以由金属、 玻璃或塑胶材料制成。 由于本申 请重点在于扇出线结构， 因此金属层或扇出线结构的导线可能涉及的相关结构 如基板、 钝化层、 绝缘层等结构在此不详细描述。
[0042] 在第一金属层 Ml以及第二金属层 M2中的其中一单一层的第一导线 118或第二 导线 128可以和与其排列设置并在第一金属层 Ml以及第二金属层 M2中的另一单 一层的第一导线 118或第二导线 128连接至数据信号线驱动器 104以及扫描信号线 驱动器 106中相同的驱动器。 例如， 设置于第一金属层 Ml的第一导线 118以及设 置于第二金属层 M2的第二导线 128皆连接至扫描信号线驱动器 106。
[0043] 此外或替换地， 跨层设置在第一金属层 Ml以及第二金属层 M2的第一导线 118 或第二导线 128可以和与其排列设置并跨层设置在第一金属层 Ml以及第二金属层 M2的第一导线 118或第二导线 128连接至数据信号线驱动器 104以及扫描信号线驱 动器 106中相同的驱动器。 例如， 皆跨层设置在第一金属层 Ml以及第二金属层 M 2的第一导线 118以及第二导线 128皆连接至数据信号线驱动器 104。
[0044] 此外或替换地， 在第一金属层 Ml以及第二金属层 M2中的其中一单一层的第一 导线 118或第二导线 128可以和与其排列设置并跨层设置在第一金属层 Ml以及第 二金属层 M2的第一导线 118或第二导线 128连接至数据信号线驱动器 104以及扫描 信号线驱动器 106中相同的驱动器。 例如， 仅设置于第一金属层 Ml单一层的第一 导线 118以及跨层设置在第一金属层 Ml以及第二金属层 M2的第一导线 118皆连接 至扫描信号线驱动器 106。
[0045] 根据上述， 不同于现有技术仅用在单一层的扇出线连接数据信号线据驱动器以 及显示区域中的数据信号线， 以及仅用在另一不同的单一层的扇出线连接扫描 信号线驱动器以及显示区域中的扫描信号线。 在本申请中， 数据信号线驱动器 可以通过形成于不同的金属层的多条导线与显示面板的显示区域相连接； 同样 地， 扫描信号线驱动器可以通过形成形成于不同的金属层的多条导线以与显示 面板的显示区域相连接。 并且， 数据信号线驱动器以及扫描信号线驱动器彼此 可使用在相同或不同的金属层上的不同导线与显示区域相连接。
[0046] 多条第一导线 118和多条第二导线 128可以以一对一的关系连接到数据信号线驱 动器 104或扫描信号线驱动器 106的多个接脚。 扫描信号线驱动器 106中所设置的 驱动器芯片可以经由水平的第一导线 118和第二导线 128向显示区域 102中的显示 组件提供扫描信号， 同步地或随后， 数据信号线驱动器 104中所设置的驱动器芯 片经由垂直的第一导线 118和第二导线 128向显示区域 102中的显示组件提供数据 信号。
[0047] 请参阅图 3， 其是为本申请的一实施例的扇出线结构的示意图。 如图所示， 扇 出线结构 88包括多条第一导线 118以及多条第二导线 128。 在本申请的图示中以 左右非对称地排列多条第一导线 118以及多条第二导线 128为例， 但实际上亦可 以呈对称分布。 再者， 彼此相邻的多条第一导线 118彼此可以等间距设置， 彼此 相邻的多条第二导线 128沿彼此可以等间距设置， 并且彼此相邻的第一导线 118 与第二导线 128彼此可以等间距设置。
[0048] 多条第一导线 118与多条第二导线 128可以沿水平方向彼此交错排列设置。 例如 ， 彼此相邻的每两条第一导线 118为一组与彼此相邻的每两条第二导线 128的另 一组交错排列设置， 即一组第一导线 118 (两条第一导线 118) 可排列设置于另 两组第二导线 128 (四条第二导线 128) 之间， 但不以此为限， 每一组的第一导 线 118以及第二导线 128的数量、 长度、 宽度和配置 （例如彼此之间的间距） 可 根据电路的设计需求做调整。
[0049] 详细地说， 彼此相邻的多条第二导线 128中的其中一条第二导线 128 (例如图 3 中从左侧起算的第 2条） 仅设置于第一金属层 Ml单一层上 （实际上， 亦可以仅设 置于第二金属层 M2单一层上） ， 以及其中另一条第二导线 128 (例如图 3中从左 侧起算的第 3条） 跨层设置在第一金属层 Ml以及第二金属层 M2。 进一步地， 彼 此相邻的多条第一导线 118中的其中一条第一导线 118 (例如图 3中从左侧起算的 第 4条） 跨层设置在第一金属层 Ml以及第二金属层 M2以及其中另一条第一导线 1 18 (例如图 3中从左侧起算的第 5条） 仅设置于第一金属层 Ml单一层上。 此外， 彼此相邻的第一导线 118以及第二导线 128设置于相同的层上， 例如皆仅设置于 第一金属层 Ml (如图 3中从左侧起算的第 5、 6条） ， 或例如皆跨层设置于第一金 属层 Ml以及第二金属层 M2 (如图 3中从左侧起算的第 7、 8条） 。
[0050] 根据上述， 第一导线 118可以不仅设置在第一金属层 Ml上， 亦可以同吋设置在 第二金属层 M2上。 同样地， 第二导线 128可以除设置在第一金属层 Ml上， 亦可 以同吋设置在第二金属层 M2上。 因此， 第一导线 118以及第二导线 128可以分别 是跨层设置在不同的多层金属层上。 或者， 第一导线 118可以仅设置在第一金属 层 Ml或第二金属层 M2单一层上； 同样地， 第二导线 128可以仅设置在第一金属 层 Ml或第二金属层 M2单一层上。 跨层设置在第一金属层 Ml以及第二金属层 M2 且彼此相邻的第一导线 118与第二导线 128的长度相同。 应当理解， 金属层的层 数以及导线的数量等特征皆为举例说明， 不以说明和图示为限。
[0051] 换言之， 第一导线 118可以是由第一金属层 Ml、 第二金属层 M2或两者所构成 ， 同样地， 第二导线 128也可以是由第一金属层 Ml、 第二金属层 M2或两者所构 成， 亦即每一条导线可以并非单独仅由单一层的第一金属层 Ml或第二金属层 M2 所构成， 其相邻的第一导线 118和第二导线 128可以属于相同的金属层， 即例如 由相同的金属层构成。 相邻的第一导线 118和第二导线 128可以位于相同或不同 的金属层， 例如第一导线 118 (图 3中从左侧起算的第 9条） 与第二导线 128 (图 3 中从左侧起算的第 10条） 皆位于第一金属层 Ml (相同的金属层） 上。
[0052] 请参阅图 4， 其是为本申请的另一实施例的扇出线结构的示意图。 如图所示， 扇出线结构 88包括多条第一导线 118以及多条第二导线 128。 多条第一导线 118与 多条第二导线 128沿水平方向以等间距彼此交错排列设置。
[0053] 彼此相邻的多条 （例如两条） 第一导线 118可以设置于同一单一层上， 例如其 皆设于设置在第一金属层 Ml。 进一步地， 彼此相邻的多条 （例如两条） 第二导 线 128设于第二金属层 M2， 并皆跨层设置至第一金属层 Ml。 或替换地， 彼此相 邻的多条第一导线 118皆跨层设置在第一金属层 Ml以及第二金属层 M2， 彼此相 邻的多条第二导线 128设置于同一单一层上。
[0054] 换个角度说， 任意相邻的两条或更多第一导线 118可以是由相同的金属层所构 成， 例如皆由第一金属层 Ml构成； 同样地， 任意相邻的两条或更多第二导线 128 可以是由相同的金属层所构成， 例如皆由第一金属层 Ml以及第二金属层 M2构成 。 再者， 任意相邻的第一导线 118以及第二导线 128可以是由相同的金属层所构 成， 例如皆由第一金属层 Ml或第二金属层 M2构成； 或例如， 任意相邻的第一导 线 118以及第二导线 128皆是由第一金属层 Ml以及第二金属层 M2构成。 根据上述 ， 本申请可以利用相同的金属层形成彼此相邻排列设置的多条导线。
[0055] 应当理解， 可依需求调整跨层设置在两金属层 Ml和 M2的每一条第一导线 118 或第二导线 128的位置， 进而调整第一导线 118或第二导线 128分别在第一金属层 Ml以及第二金属层 M2的长度 （即分别占第一金属层 Ml以及第二金属层 M2的面 积） 大小， 如图 4所示， 第二金属层 M2 (图 3中从左侧起算的第 3条） 仅少部分地 (仅其上端的一小部分） 位于第二金属层 M2。
[0056] 请参阅图 5， 其是为本申请的又一实施例的扇出线结构的示意图。 如图所示， 扇出线结构 88包括多条第一导线 118以及多条第二导线 128。 多条第一导线 118与 多条第二导线 128沿水平方向以等间距彼此交错排列设置。
[0057] 两条为一组的第一导线 118可以仅设置在第一金属层 Ml (如从图 5中的左侧起 算的第 1、 2条） ； 或可以不仅设置在第一金属层 Ml， 亦设置在第二金属层 M2 ( 如从图 5中的左侧起算的第 5、 6条） 。 同样地， 两条为一组的第二导线 128可以 仅设置在第一金属层 Ml (如从图 5中的左侧起算的第 3、 4条） ； 或可以除设置在 第一金属层 Ml， 亦设置在第二金属层 M2上 （如从图 5中的左侧起算的第 7、 8条 ) 。 此外， 彼此相邻的第一导线 118以及第二导线 128可以皆设置于同一单一层 ， 例如皆设置于第一金属层 Ml (如从图 5中的左侧起算的第 2、 3条） 。
[0058] 换个角度说， 第一导线 118可以是由第一金属层 Ml、 第二金属层 M2或两者所 构成， 第二导线 128也可以是由第一金属层 Ml、 第二金属层 M2或两者所构成， 亦即第一导线 118或第二导线 128的每一条可以是非单独仅由单一层的第一金属 层 Ml或第二金属层 M2所构成， 其第一导线 118和第二导线 128可以是属于相同的 金属层。
[0059] 基于上述， 本申请通过将多条导线可跨层设置在不同金属层上， 而不会受到制 程与机台能力的限制， 可以在避免导线间发生短路的条件下将多条导线之间的 横向间隔距离制作到很小， 进而缩小显示面板的线路板区域的宽度， 并且可以 调整传输路径长度， 以避免导线的设置会因驱动芯片接脚间的间距小但数据信 号线或扫描信号线间的间距大而呈现扇形， 并可以达到等阻抗的目的， 进而有 效提升传递信号的质量。
[0060] 请参阅图 6， 其是为本申请的制造扇出线结构的方法的步骤流程图。 如图所示 ， 制造扇出线结构的方法包含步骤 S1~S2如下：
[0061] 步骤 S1 : 形成多条第一导线；
[0062] 步骤 S2: 形成与所述多条第一导线排列设置的多条第二导线； [0063] 其中彼此相邻的所述多条第一导线由第一金属层以及第二金属层中的相同的层 构成， 及 /或彼此相邻的所述多条第二导线由所述第一金属层以及所述第二金属 层中的相同的层构成， 及 /或彼此相邻的所述第一导线以及所述第二导线由所述 第一金属层以及所述第二金属层中的相同的层构成。
[0064] 基于上述， 本申请通过将多条导线可跨层设置在不同金属层上， 而不会受到制 程与机台能力的限制， 可以在避免导线间发生短路的条件下将多条导线之间的 横向间隔距离制作到很小， 进而缩小显示面板的线路板区域的宽度， 并且可以 调整传输路径长度， 以避免导线的设置会因驱动芯片接脚间的间距小但数据信 号线或扫描信号线间的间距大而呈现扇形， 并可以达到等阻抗的目的， 进而有 效提升传递信号的质量。
[0065] 需要说明的是， 在所述实施例中， 对各个实施例的描述都各有侧重， 某个实施 例中没有详细描述的部分， 可以参见其他实施例的相关描述。
[0066] 以上所述， 仅为本申请的具体实施方式， 但本申请的保护范围并不局限于此， 任何熟悉本技术领域的技术人员在本申请揭露的技术范围内， 可轻易想到各种 等效的修改或替换， 这些修改或替换都应涵盖在本申请的保护范围之内。 因此 ， 本申请的保护范围应以权利要求的保护范围为准。

Claims

权利要求书
一种用于显示面板的扇出线结构， 其将驱动器连接到显示区域， 包括 多条第一导线， 其中所述每条第一导线的一端连接到所述驱动器， 并 且所述每条第一导线的另一端连接到所述显示区域； 以及
与所述多条第一导线排列设置的多条第二导线， 其中所述每条第二导 线的一端连接到所述驱动器， 并且所述每条第二导线的另一端连接到 所述显示区域；
其中彼此相邻的所述多条第一导线由第一金属层以及第二金属层中的 相同的层构成， 及 /或彼此相邻的所述多条第二导线由所述第一金属 层以及所述第二金属层中的相同的层构成， 及 /或彼此相邻的所述第 一导线以及所述第二导线由所述第一金属层以及所述第二金属层中的 相同的层构成。
如权利要求 1所述的扇出线结构， 其特征在于， 一条或多条所述第一 导线与一条或多条所述第二导线交错排列设置。
如权利要求 1所述的扇出线结构， 其特征在于， 彼此相邻的所述多条 第一导线仅设置于所述第一金属层以及所述第二金属层中的其中同一 单一层， 及 /或彼此相邻的所述多条第二导线仅设置于所述第一金属 层以及所述第二金属层中的其中同一单一层， 及 /或彼此相邻的所述 第一导线以及所述第二导线仅设置于所述第一金属层以及所述第二金 属层中的其中同一单一层。
如权利要求 1所述的扇出线结构， 其特征在于， 彼此相邻的所述多条 第一导线皆跨层设置在所述第一金属层以及所述第二金属层， 及 /或 彼此相邻的所述多条第二导线皆跨层设置在所述第一金属层以及所述 第二金属层， 及 /或彼此相邻的所述第一导线以及所述第二导线皆跨 层设置在所述第一金属层以及所述第二金属层。
如权利要求 1所述的扇出线结构， 其特征在于， 彼此相邻的所述多条 第一导线中的其中一条仅设置于所述第一金属层以及所述第二金属层 中的其中一单一层以及其中另一条跨层设置在所述第一金属层以及所 述第二金属层， 及 /或彼此相邻的所述多条第二导线中的其中一条仅 设置于所述第一金属层以及所述第二金属层中的其中一单一层以及其 中另一条跨层设置在所述第一金属层以及所述第二金属层， 及 /或彼 此相邻的所述第一导线以及所述第二导线中的其中一条仅设置于所述 第一金属层以及所述第二金属层中的其中一单一层以及其中另一条跨 层设置在所述第一金属层以及所述第二金属层。
[权利要求 6] 如权利要求 1所述的扇出线结构， 其特征在于， 所述驱动器包括数据 信号线驱动器以及扫描信号线驱动器， 在所述第一金属层以及所述第 二金属层中的其中一单一层的所述第一导线或所述第二导线和与其排 列设置并在所述第一金属层以及所述第二金属层中的另一单一层的所 述第一导线或所述第二导线连接至所述数据信号线驱动器以及所述扫 描信号线驱动器中相同的所述驱动器。
[权利要求 7] 如权利要求 1所述的扇出线结构， 其特征在于， 所述驱动器包括数据 信号线驱动器以及扫描信号线驱动器， 跨层设置在所述第一金属层以 及所述第二金属层的所述第一导线或所述第二导线和与其排列设置并 跨层设置在所述第一金属层以及所述第二金属层的所述第一导线或所 述第二导线连接至所述数据信号线驱动器以及所述扫描信号线驱动器 中相同的所述驱动器。
[权利要求 8] 如权利要求 1所述的扇出线结构， 其特征在于， 所述驱动器包括数据 信号线驱动器以及扫描信号线驱动器， 在所述第一金属层以及所述第 二金属层中的其中一单一层的所述第一导线或所述第二导线和与其排 列设置并跨层设置在所述第一金属层以及所述第二金属层的所述第一 导线或所述第二导线连接至所述数据信号线驱动器以及所述扫描信号 线驱动器中相同的所述驱动器。
[权利要求 9] 如权利要求 1所述的扇出线结构， 其特征在于， 所述第二金属层的厚 度大于所述第一金属层的厚度。
[权利要求 10] 如权利要求 1所述的扇出线结构， 其特征在于， 跨层设置在所述第一 金属层以及所述第二金属层且彼此相邻的所述第一导线与所述第二导 线的长度相同。
[权利要求 11] 如权利要求 1所述的扇出线结构， 其特征在于， 所述第一金属层及 /或 所述第二金属层包含铜、 铁、 镍、 金、 锡、 银、 钯或其合金。
[权利要求 12] 如权利要求 1所述的扇出线结构， 其特征在于， 所述第一金属层与所 述第二金属层在所述显示区域中彼此部分重迭。
[权利要求 13] 如权利要求 1所述的扇出线结构， 其特征在于， 所述第一金属层以及 所述第二金属层设置在基板上， 并且所述第一金属层以及所述第二金 属层与所述基板没有相互接触。
[权利要求 14] 如权利要求 13所述的扇出线结构， 其特征在于， 所述基板由金属、 玻 璃或塑胶材料制成。
[权利要求 15] 如权利要求 13所述的扇出线结构， 其特征在于， 中间层在所述基板以 及所述第一金属层之间并且在所述第一金属层以及所述第二金属层之 间， 所述中间层部分包覆所述第一金属层， 并且所述中间层的底部完 整贴合在所述基板上。
[权利要求 16] 如权利要求 14所述的扇出线结构， 其特征在于， 在所述第一金属层以 及所述第二金属层之间的所述中间层由硅化氮构成。
[权利要求 17] 如权利要求 14所述的扇出线结构， 其特征在于， 所述第二金属层上依 序层迭设置钝化层以及导电层， 所述导电层贯穿部分所述第二金属层 以及所述中间层以与所述第一金属层直接接触。
[权利要求 18] 如权利要求 17所述的扇出线结构， 其特征在于， 所述导电层贯穿部分 所述钝化层以与所述第二金属层直接接触。
[权利要求 19] 一种用于显示面板的扇出线结构， 其将驱动器连接到显示区域， 包括 多条第一导线， 其中所述每条第一导线的一端连接到所述驱动器， 并 且所述每条第一导线的另一端连接到所述显示区域；以及
与所述多条第一导线排列设置的多条第二导线， 其中所述每条第二导 线的一端连接到所述驱动器， 并且所述每条第二导线的另一端连接到 所述显示区域；
其中彼此相邻的所述多条第一导线由第一金属层以及第二金属层中的 相同的层构成， 及 /或彼此相邻的所述多条第二导线由所述第一金属 层以及所述第二金属层中的相同的层构成， 及 /或彼此相邻的所述第 一导线以及所述第二导线由所述第一金属层以及所述第二金属层中的 相同的层构成；
其中彼此相邻的所述多条第一导线仅设置于所述第一金属层以及所述 第二金属层中的其中同一单一层， 及 /或彼此相邻的所述多条第二导 线仅设置于所述第一金属层以及所述第二金属层中的其中同一单一层 ， 及 /或彼此相邻的所述第一导线以及所述第二导线仅设置于所述第 一金属层以及所述第二金属层中的其中同一单一层；
其中彼此相邻的所述多条第一导线皆跨层设置在所述第一金属层以及 所述第二金属层， 及 /或彼此相邻的所述多条第二导线皆跨层设置在 所述第一金属层以及所述第二金属层， 及 /或彼此相邻的所述第一导 线以及所述第二导线皆跨层设置在所述第一金属层以及所述第二金属 层。
[权利要求 20] —种制造扇出线结构的方法， 包括：
形成多条第一导线； 以及
形成与所述多条第一导线排列设置的多条第二导线；
其中彼此相邻的所述多条第一导线由第一金属层以及第二金属层中的 相同的层构成， 及 /或彼此相邻的所述多条第二导线由所述第一金属 层以及所述第二金属层中的相同的层构成， 及 /或彼此相邻的所述第 一导线以及所述第二导线由所述第一金属层以及所述第二金属层中的 相同的层构成。
PCT/CN2017/111178 2017-10-26 2017-11-15 扇出线结构及其制造方法 Ceased WO2019080200A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201711022768.9 2017-10-26
CN201711022768.9A CN107561798A (zh) 2017-10-26 2017-10-26 扇出线结构及其制造方法

Publications (1)

Publication Number Publication Date
WO2019080200A1 true WO2019080200A1 (zh) 2019-05-02

Family

ID=61032034

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2017/111178 Ceased WO2019080200A1 (zh) 2017-10-26 2017-11-15 扇出线结构及其制造方法

Country Status (2)

Country Link
CN (1) CN107561798A (zh)
WO (1) WO2019080200A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1740879A (zh) * 2005-09-09 2006-03-01 友达光电股份有限公司 用于平面显示器的扇出导线区
CN102799005A (zh) * 2012-09-07 2012-11-28 深圳市华星光电技术有限公司 Tft-lcd窄边框设计中的扇出走线的设计
CN102998865A (zh) * 2012-11-16 2013-03-27 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
KR101466488B1 (ko) * 2013-06-10 2014-11-28 하이디스 테크놀로지 주식회사 표시장치 및 그 제조방법
CN105575994A (zh) * 2014-10-23 2016-05-11 上海和辉光电有限公司 Amoled显示面板的扇出线结构
CN105867035A (zh) * 2016-06-12 2016-08-17 武汉华星光电技术有限公司 扇出走线结构，阵列基板及液晶显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100930423B1 (ko) * 2002-12-31 2009-12-08 하이디스 테크놀로지 주식회사 로그라인 단선시험이 가능한 ｔｆｔ 어레이 패널구조
TWI277133B (en) * 2005-09-05 2007-03-21 Au Optronics Corp Fan-out wire structure
CN102314003B (zh) * 2010-06-29 2015-07-29 上海天马微电子有限公司 液晶显示面板及其液晶显示装置
CN105137682A (zh) * 2015-09-25 2015-12-09 深圳市华星光电技术有限公司 扇出结构及电子装置
CN206470722U (zh) * 2017-02-23 2017-09-05 上海中航光电子有限公司 阵列基板、显示面板和显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1740879A (zh) * 2005-09-09 2006-03-01 友达光电股份有限公司 用于平面显示器的扇出导线区
CN102799005A (zh) * 2012-09-07 2012-11-28 深圳市华星光电技术有限公司 Tft-lcd窄边框设计中的扇出走线的设计
CN102998865A (zh) * 2012-11-16 2013-03-27 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
KR101466488B1 (ko) * 2013-06-10 2014-11-28 하이디스 테크놀로지 주식회사 표시장치 및 그 제조방법
CN105575994A (zh) * 2014-10-23 2016-05-11 上海和辉光电有限公司 Amoled显示面板的扇出线结构
CN105867035A (zh) * 2016-06-12 2016-08-17 武汉华星光电技术有限公司 扇出走线结构，阵列基板及液晶显示装置

Also Published As

Publication number Publication date
CN107561798A (zh) 2018-01-09

Similar Documents

Publication Publication Date Title
WO2021012408A1 (zh) 阵列基板、显示面板及阵列基板的制造方法
CN108766979B (zh) 显示面板及显示装置
US12260042B2 (en) Display panel, display device and method for fabricating the display panel
US20210407353A1 (en) Stretchable display substrate and method for manufacturing the same,display device and operating method
CN102998865B (zh) 一种阵列基板及其制作方法、显示装置
WO2019223299A1 (zh) 阵列基板、显示面板、显示装置及制作阵列基板的方法
CN107884994A (zh) 阵列基板、显示面板及显示装置
CN107870494A (zh) 一种阵列基板、显示面板和显示装置
CN104617106A (zh) 一种阵列基板及显示装置
US10606388B2 (en) Array substrate, manufacturing method thereof and touch display panel
WO2017219702A1 (zh) 一种显示基板、其制作方法及显示装置
CN106842751B (zh) 阵列基板及其修复方法、显示装置
CN111682027A (zh) 阵列基板、显示模组及显示装置
WO2016206136A1 (zh) 一种tft基板及显示装置
CN111799240A (zh) 一种显示基板及其制作方法、显示装置及其制作方法
WO2020019468A1 (zh) Tft阵列基板及其制造方法与柔性液晶显示面板
TWI687911B (zh) 畫素陣列基板及其驅動方法
CN113514972B (zh) 显示面板及显示装置
WO2020237731A1 (zh) 阵列基板及其制作方法与显示装置
WO2019080201A1 (zh) 扇出线结构及其制造方法
WO2019080199A1 (zh) 扇出线结构及其制造方法
TWI522716B (zh) 薄膜電晶體基板及顯示裝置
CN103955097A (zh) 一种阵列基板及其维修方法、显示装置
WO2019080200A1 (zh) 扇出线结构及其制造方法
US10546882B2 (en) Array substrate and manufacturing method thereof, display panel and display device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17929809

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17929809

Country of ref document: EP

Kind code of ref document: A1