WO2019037504A1 - 薄膜晶体管及其制作方法、电子器件 - Google Patents

薄膜晶体管及其制作方法、电子器件 Download PDF

Info

Publication number
WO2019037504A1
WO2019037504A1 PCT/CN2018/089210 CN2018089210W WO2019037504A1 WO 2019037504 A1 WO2019037504 A1 WO 2019037504A1 CN 2018089210 W CN2018089210 W CN 2018089210W WO 2019037504 A1 WO2019037504 A1 WO 2019037504A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
active layer
metal oxide
oxide layer
substrate
Prior art date
Application number
PCT/CN2018/089210
Other languages
English (en)
French (fr)
Inventor
孟虎
梁学磊
夏继业
黄奇
Original Assignee
京东方科技集团股份有限公司
北京大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司, 北京大学 filed Critical 京东方科技集团股份有限公司
Priority to EP18822251.7A priority Critical patent/EP3675151A4/en
Priority to JP2018563807A priority patent/JP7132131B2/ja
Priority to US16/315,720 priority patent/US20210376271A1/en
Publication of WO2019037504A1 publication Critical patent/WO2019037504A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/311—Purifying organic semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/30—Doping active layers, e.g. electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes

Definitions

  • the active layer is made of a network of carbon nanotubes.
  • the first film is patterned to form a pattern of the active layer.
  • a metal tantalum film can be formed on the substrate 100 by a film forming process such as an electron beam coating process.
  • the ruthenium oxide layer 102 and the aluminum oxide layer 103 are sequentially covered on the active layer 2;

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本公开提供一种薄膜晶体管及其制作方法、电子器件。所述薄膜晶体管包括设置在有源层上的钝化层。其中，形成所述钝化层的步骤包括形成绝缘的第一金属氧化物层，所述第一金属氧化物层能够使所述有源层的费米能级向禁带的靠近价带的一侧移动。

Description

薄膜晶体管及其制作方法、电子器件
相关申请的交叉引用
本申请主张在2017年8月22日在中国提交的中国专利申请号No.201710725264.7的优先权，其全部内容通过引用包含于此。
技术领域
本公开涉及半导体技术领域，特别是涉及一种薄膜晶体管及其制作方法、电子器件。
背景技术
近年来，薄膜晶体管以其优异的电学和机械性能受到越来越多的关注。底栅型薄膜晶体管的器件结构减少了制备的过程中经过的工艺步数，避免其受到更多的污染，是一种适合于大规模生产的器件结构。
由于底栅型薄膜晶体管的有源层的沟道区暴漏在空气中，容易受到空气中水和氧气的影响，会导致晶体管产生比较大的回滞，这抑制了其在显示领域的应用。相关技术中的钝化方式包括：直接在有源层上用原子层沉积生长氧化物、用等离子体增强化学气相沉积法制备氮化硅和氧化硅、有机材料旋涂钝化等，这些钝化方法会导致器件出现双极性等问题。
发明内容
本公开实施例中提供一种薄膜晶体管的制作方法，包括：
提供一基底；
在所述基底上形成有源层，
在所述有源层背离所述基底的表面上形成至少覆盖所述有源层的沟道区的钝化层；
其中，在所述有源层背离所述基底的表面上形成至少覆盖所述有源层的沟道区的钝化层包括：
形成绝缘的第一金属氧化物层，所述第一金属氧化物层能够使所述有源 层的费米能级向禁带的靠近价带的一侧移动。
如上所述的制作方法，其中，在所述有源层背离所述基底的表面上形成至少覆盖所述有源层的沟道区的钝化层还包括：
形成绝缘的第二金属氧化物层，所述第二金属氧化物层能够使所述有源层的费米能级向禁带的靠近导带的一侧移动，在所述第一金属氧化物层和第二金属氧化物层的共同作用下，所述有源层的多数载流子为空穴。
如上所述的制作方法，其中，所述形成绝缘的第一金属氧化物层包括：
在所述有源层的背离所述基底的表面上形成第一金属氧化物层；
所述形成绝缘的第二金属氧化物层包括：
在所述第一金属氧化物层的背离所述有源层的表面上形成第二金属氧化物层。
如上所述的制作方法，其中，所述第一金属氧化物层为氧化钇层，所述第二金属氧化物层为氧化铝层。
如上所述的制作方法，其中，所述形成绝缘的第一金属氧化物层包括：
在所述有源层背离所述基底的表面上形成金属钇薄膜；
对形成有所述金属钇薄膜的基底进行氧化工艺形成氧化钇薄膜；
对所述氧化钇薄膜进行构图工艺，形成所述氧化钇层。
如上所述的制作方法，其中，所述对形成有所述金属钇薄膜的基底进行氧化工艺形成氧化钇薄膜包括：在包含氧气的气体环境中对形成有所述金属钇薄膜的基底进行加热，或，在紫外光的照射下，利用臭氧对所述金属钇薄膜进行氧化。
如上所述的制作方法，其中，所述在所述有源层背离所述基底的表面上形成金属钇薄膜包括：利用电子束镀膜工艺在所述有源层背离所述基底的表面上形成金属钇薄膜。
如上所述的制作方法，其中，所述形成绝缘的第二金属氧化物层包括：利用原子层沉积在所述第一金属氧化物层的背离所述有源层的表面上形成氧化铝薄膜，并对所述氧化铝薄膜进行构图工艺，形成所述氧化铝层。
如上所述的制作方法，其中，所述有源层由网络碳纳米管制得。
如上所述的制作方法，其中，所述在所述基底上形成有源层包括：
将碳纳米管分散在有机溶剂中，形成第一溶液；
将所述基底浸泡在所述第一溶液中，取出所述基底后，在所述基底上形成第一薄膜，所述第一薄膜中所述碳纳米管随机分布，形成网络碳纳米管；
对所述第一薄膜进行构图工艺，形成有源层的图形。
如上所述的制作方法，其中，所述有机溶剂为甲苯、二甲苯、氯仿或邻二甲苯中的至少一种。
如上所述的制作方法，其中，在所述基底上形成第一薄膜的步骤之后，并在所述对所述第一薄膜进行构图工艺形成有源层的图形之前，所述在所述基底上形成有源层还包括：
用邻二甲苯清洗所述基底，然后烘干。
如上所述的制作方法，其中，在所述有源层背离所述基底的表面上形成至少覆盖所述有源层的沟道区的钝化层还包括：
形成无机绝缘层，所述无机绝缘层能够使所述有源层的费米能级向导带所在的方向移动，在所述第一金属氧化物层和无机绝缘层的共同作用下，所述有源层的多数载流子为空穴。
如上所述的制作方法，其中，所述形成绝缘的第一金属氧化物层包括：
在所述有源层的背离所述基底的表面上形成第一金属氧化物层；
所述形成无机绝缘层包括：
在所述第一金属氧化物层的背离所述有源层的表面上形成无机绝缘层。
如上所述的制作方法，其中，所述无机绝缘层由氮化硅、氧化硅制得。
本公开实施例中还提供一种薄膜晶体管，包括基底、设置在所述基底上的有源层、设置在所述有源层背离所述基底的表面上的至少覆盖所述有源层的沟道区的钝化层。所述钝化层包括绝缘的第一金属氧化物层，所述第一金属氧化物层能够使所述有源层的费米能级向禁带的靠近价带的一侧移动。
如上所述的薄膜晶体管，其中，所述钝化层还包括第二金属氧化物层，所述第二金属氧化物层能够使所述有源层的费米能级向禁带的靠近导带的一侧移动，在所述第一金属氧化物层和第二金属氧化物层的共同作用下，所述有源层的多数载流子为空穴。
如上所述的薄膜晶体管，其中，所述第一金属氧化物层接触设置在所述 有源层的背离所述基底的表面上；
所述第二金属氧化物层接触设置在所述第一金属氧化物层的背离所述有源层的表面上。
如上所述的薄膜晶体管，其中，所述第一金属氧化物层为氧化钇层，所述第二金属氧化物层为氧化铝层；
所述氧化钇层的厚度为1nm-10nm，所述氧化铝层的厚度为20nm-200nm。
如上所述的薄膜晶体管，其中，所述钝化层还包括无机绝缘层，所述无机绝缘层能够使所述有源层的费米能级向禁带的靠近导带的一侧移动，在所述第一金属氧化物层和无机绝缘层的共同作用下，所述有源层的多数载流子为空穴。
如上所述的薄膜晶体管，其中，所述第一金属氧化物层接触设置在所述有源层的背离所述基底的表面上；
所述无机绝缘层接触设置在所述第一金属氧化物层的背离所述有源层的表面上。
如上所述的薄膜晶体管，其中，所述有源层的材料选择网络碳纳米管。
本公开实施例中还提供一种电子器件，采用如上所述的薄膜晶体管。
附图说明
为了更清楚地说明本公开实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1表示本公开实施例中形成钝化层的方法流程图一；
图2表示本公开实施例中形成钝化层的方法流程图二；
图3表示本公开实施例中仅利用氧化钇层对薄膜晶体管的有源层进行钝化时，薄膜晶体管的转移特性曲线；
图4表示本公开实施例中仅利用氧化铝层对薄膜晶体管的有源层进行钝化时，薄膜晶体管的转移特性曲线；
图5表示本公开实施例中同时利用氧化钇层和氧化铝层对薄膜晶体管的 有源层进行钝化时，薄膜晶体管的转移特性曲线；
图6表示本公开实施例中薄膜晶体管的结构示意图；
图7表示不对薄膜晶体管的有源层进行钝化时，薄膜晶体管的转移特性曲线。
具体实施方式
下面将结合附图和实施例，对本公开的具体实施方式作进一步详细描述。以下实施例用于说明本公开，但不用来限制本公开的范围。
参见图6所示，本实施例中提供一种薄膜晶体管的制作方法，包括：
提供一基底100；
在基底100上形成有源层2、源电极3和漏电极4，有源层2包括与源电极3电性接触的源区、与漏电极4电性接触的漏区及位于源区和漏区之间的沟道区；
在有源层2背离基底100的表面上形成至少覆盖所述沟道区的钝化层。
形成所述钝化层的步骤包括：
形成绝缘的第一金属氧化物层102，第一金属氧化物层102能够使所述有源层2的费米能级向禁带的靠近价带的一侧移动。
上述制作方法对薄膜晶体管的有源层进行钝化的钝化层包括绝缘的第一金属氧化物层102，所述第一金属氧化物层能够使所述有源层的费米能级向禁带的靠近价带的一侧移动，对有源层具有空穴掺杂的效果，从而能够克服相关技术中钝化技术会导致薄膜晶体管的双极性的问题，提升产品的性能。
其中，第一金属氧化物层102可以为氧化钇层、氧化锆层等。
本公开的技术方案中，由于第一金属氧化物层对有源层具有空穴掺杂的效果，会导致器件的阈值电压增加，在一定的栅压范围内不易关断。
为了解决上述技术问题，在一个具体的实施方式中，设置形成所述钝化层的步骤还包括：
形成绝缘的第二金属氧化物层103，第二金属氧化物层103能够使有源层2的费米能级向禁带的靠近导带的一侧移动，在第一金属氧化物层102和第二金属氧化物层103的共同作用下，有源层2的多数载流子为空穴。
通过上述步骤形成的第二金属氧化物层能够使所述有源层的费米能级向禁带的靠近导带的一侧移动，对有源层具有电子掺杂的效果，可以在一定程度上减弱第一金属氧化物层对有源层的空穴掺杂，从而使得器件可以较容易关断，而且在第一金属氧化物层和第二金属氧化物层的共同作用下，所述有源层的多数载流子为空穴，能够防止器件出现双极性问题。
其中，第二金属氧化物层103可以但并不局限于为氧化铝，只要具有上述功能即可。
结合图1和图4所示，当所述钝化层包括第一金属氧化物层102和第二金属氧化物层103时，可选的，形成所述钝化层的步骤具体为：
在有源层2的背离基底100的表面上形成第一金属氧化物层102，对有源层2进行初步钝化；
在第一金属氧化物层102的背离有源层2的表面上形成第二金属氧化物层103，对有源层2进行二次钝化。
通过上述步骤制得的钝化层，第一金属氧化物层与有源层的表面接触设置，增强对有源层的空穴掺杂效果，有利于实现有源层的多数载流子为空穴，防止器件出现双极性问题。而第二金属氧化物层的二次钝化，又能够在一定程度上减弱第一金属氧化物层对有源层的空穴掺杂，从而使得器件可以较容易关断。
以第一金属氧化物层102为氧化钇层，第二金属氧化物层103为氧化铝层为例，在V DS＝-5.1V时，当在有源层2上仅形成氧化钇层时，器件的转移特性曲线如图3所示。当在有源层2上仅形成氧化铝层时，器件的转移特性曲线如图4所示。而在有源层2的背离基底100的表面上依次形成氧化钇层和氧化铝层时，器件的转移特性曲线如图5所示。对比图3、图4、图5所示，显然，利用氧化钇层对有源层2进行初步钝化后，再利用氧化铝层对有源层2进行二次钝化，能够有效防止器件出现双极性问题，同时，还能够保证器件在一定的栅压范围内容易关断。
当不对所述有源层进行钝化时，即所述有源层暴漏在空气中，薄膜晶体管的转移特性曲线如图7所示。
从附图中可以看出，图3-图5、图7中示意的器件的转移特性曲线均包 括曲线1和曲线2。其中，曲线1代表V GS从负压向正压变化而得出的器件的转移特性曲线，曲线2代表V GS从正压向负压变化而得出的器件的转移特性曲线。以图4为例，图4中的曲线1为位于左侧的V型曲线，曲线2为位于右侧的V型曲线，曲线1代表V GS从-30V→30V变化而得出的器件的转移特性曲线，曲线2代表V GS从30V→-30V变化而得出的器件的转移特性曲线。
在一些实施方式中，形成氧化钇层的步骤具体为：
在所述基底上形成金属钇薄膜；
对形成有所述金属钇薄膜的基底进行氧化工艺，形成氧化钇薄膜；
对所述氧化钇薄膜进行构图工艺，形成所述氧化钇层。
上述步骤通过先形成金属钇薄膜，再对金属钇薄膜进行氧化工艺的方式来形成氧化钇薄膜。为了获取质量良好且厚度较厚的氧化钇薄膜，可以重复上述步骤来制备所需厚度的氧化钇薄膜，而且由于每一次形成的金属钇薄膜厚度较薄，较易实现彻底氧化，保证制得氧化钇薄膜的质量。
具体可以利用电子束镀膜工艺等成膜工艺在所述基底100上形成金属钇薄膜。
其中，每一次形成金属钇薄膜的厚度可以为1nm-3nm，最终制得的氧化钇薄膜的厚度可以为20nm-30nm。
对金属钇进行的氧化工艺具体可以为：在包含氧气的气体环境中对形成有所述金属钇薄膜的基底100进行加热，高温环境下金属钇薄膜被氧气氧化，生产金属钇薄膜。例如：在包含氧气的气体环境中将基底100加热至250℃，氧化30min。或，在紫外光的照射下，利用臭氧对所述金属钇薄膜进行氧化。
在制备完成金属钇薄膜后，可以直接利用原子层沉积等成膜工艺在所述氧化钇层的背离所述有源层2的表面上形成氧化铝薄膜，并对所述氧化铝薄膜进行构图工艺，形成所述氧化铝层。所述氧化铝层的厚度可以为20nm-200nm。
上述具体实施方式中，利用第二金属层对有源层具有电子掺杂效果的原理，以在一定程度上减弱第一金属氧化物层对有源层的空穴掺杂效果，从而在防止器件出现双极性问题的同时，保证器件较容易关断。
当然，为了克服第一金属氧化物层对有源层具有较强的空穴掺杂效果，导致器件不易关断的问题，并不局限于上述一种解决方式。
为了解决上述技术问题，在另一个具体的实施方式中，设置形成所述钝化层的步骤还包括：
形成无机绝缘层，所述无机绝缘层能够使所述有源层的费米能级向导带所在的方向移动，在所述第一金属氧化物层和无机绝缘层的共同作用下，所述有源层的多数载流子为空穴。
通过上述步骤形成的无机绝缘层能够使所述有源层的费米能级向禁带的靠近导带的一侧移动，对有源层具有电子掺杂的效果，可以在一定程度上减弱第一金属氧化物层对有源层的空穴掺杂，从而使得器件可以较容易关断，而且在第一金属氧化物层和无机绝缘层的共同作用下，所述有源层的多数载流子为空穴，能够防止器件出现双极性问题。
其中，所述无机绝缘层可以但并不局限于由氮化硅、氧化硅制得，只要具有上述功能即可。
如图2所示，当所述钝化层包括第一金属氧化物层和无机绝缘层时，可选的，形成所述钝化层的步骤具体包括：
在所述有源层的背离所述基底的表面上形成第一金属氧化物层，对所述有源层进行初步钝化；
在所述第一金属氧化物层的背离所述有源层的表面上形成无机绝缘层，对所述有源层进行二次钝化。
通过上述步骤制得的钝化层，第一金属氧化物层与有源层的表面接触设置，增强对有源层的空穴掺杂效果，有利于实现有源层的多数载流子为空穴，防止器件出现双极性问题。而无机绝缘层的二次钝化，又能够在一定程度上减弱第一金属氧化物层对有源层的空穴掺杂，从而使得器件可以较容易关断。
该实施方式中，第一金属氧化物层可以为氧化钇层，而形成氧化钇层的步骤可以参见上一具体实施方式，在此不再详述。
上述两个具体实施方式均是在利用第一金属氧化物层对有源层进行初次钝化后，又对有源层进行二次钝化，以在一定程度上减弱第一金属氧化物层对有源层的空穴掺杂效果，以在防止器件出现双极性问题的同时，保证器件 在一定的栅压范围内容易关断，提升器件的性能。
当然，对有源层进行二次钝化的方式并不局限于上述两种具体实施方式，只要能够实现上述目的即可。
本实施例中，有源层2由网络碳纳米管制得。由于网络碳纳米管薄膜具有高迁移率、高开关比、柔性和透明等优点，作为薄膜晶体管的沟道材料，在显示驱动方面有很大的应用前景。通过打印、沉积、提拉等方法可以制备大规模、均匀的网络碳纳米管薄膜。
当所述有源层由网络碳纳米管制得时，形成所述有源层的步骤具体包括：
将碳纳米管分散在有机溶剂中，形成第一溶液；
将所述基底浸泡在所述第一溶液中，取出所述基底后，在所述基底上形成第一薄膜，所述第一薄膜中所述碳纳米管随机分布，形成网络碳纳米管；
对所述第一薄膜进行构图工艺，形成有源层的图形。
上述步骤中，所述基底可以为S i/S iO 2基片，在浸泡在所述第一溶液中之前，可以利用RCA清洗工艺清洗所述基底。所述有机溶剂可以选择甲苯、二甲苯、氯仿或邻二甲苯中的至少一种。
可选的，在所述基底上形成第一薄膜的步骤之后，所述制作方法还包括：
用邻二甲苯清洗所述基底，然后烘干。
其中，对所述第一薄膜进行构图工艺包括光刻胶的涂覆和曝光，显影后形成光刻胶的图形，以及以所述光刻胶为阻挡刻蚀所述第一薄膜，形成有源层的图形。
以所述薄膜晶体管为底栅型网络碳纳米管薄膜晶体管为例，本实施例中，结合图6所示，薄膜晶体管的制作方法具体包括：
步骤S1、提供一基底100，例如：玻璃基底、石英基底、柔性基底；
可以利用RCA清洗工艺对基底100进行清洗。
步骤S2、在基底100上形成栅金属薄膜，对所述栅金属薄膜进行构图工艺形成薄膜晶体管的栅电极1，所述栅金属薄膜可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，栅金属薄膜可以为单层结构或者多层结构，多层结构比如Cu\Mo,Ti\Cu\Ti，Mo\Al\Mo等。所述构图工艺包括光刻胶的涂覆、曝光和显影、刻蚀、剥离光刻胶等；
步骤S3、形成覆盖栅电极1的栅绝缘层101，栅绝缘层101的材料可以选用氧化物、氮化物或者氮氧化物，可以为单层、双层或多层结构。具体地，栅绝缘层101101的材料可以是SiNx，SiOx或Si(ON)x；
步骤S4、在栅绝缘层101上形成有源层2的图形，有源层2由网络碳纳米管制得；
具体包括：
将碳纳米管分散在有机溶剂中，形成第一溶液，所述有机溶剂可以选择甲苯、二甲苯、氯仿或邻二甲苯中的至少一种；
将完成步骤S3的基底100浸泡在所述第一溶液中，经过一段时间后，取出基底100，在栅绝缘层101上形成第一薄膜，所述第一薄膜中所述碳纳米管随机分布，形成网络碳纳米管；
用邻二甲苯清洗基底100，然后烘干；
在所述第一薄膜上涂覆光刻胶，利用掩膜板对所述光刻胶进行曝光，显影后形成光刻胶保留区域和光刻胶不保留区域，所述光刻胶保留区域对应有源层2所在的区域，所述光刻胶不保留区域对应其它区域；去除所述光刻胶不保留区域的所述第一薄膜；剥离剩余的光刻胶，由所述光刻胶保留区域的第一薄膜形成有源层2；
步骤S5、利用电子束镀膜工艺在完成步骤S4的基底100上形成金属钇薄膜，所述金属钇薄膜的厚度为1nm-3nm，并对所述金属钇薄膜进行氧化工艺，形成氧化钇薄膜；重复上述步骤，直至制得氧化钇薄膜的厚度为20nm-30nm；
步骤S6、利用原子层沉积工艺在完成步骤S5的基底100上形成氧化铝薄膜，所述氧化铝薄膜的厚度为20nm-200nm。
步骤S7、对氧化钇薄膜和氧化铝薄膜进行构图工艺，形成氧化钇层102和氧化铝层103，氧化钇层102和氧化铝层103中具有位置对应的过孔，即形成贯穿氧化钇层102和氧化铝层103的过孔；
步骤S8、在完成步骤S7的基底100上形成源漏金属薄膜，对所述源漏金属薄膜进行构图工艺，形成源电极3和漏电极4，源电极3和漏电极4通过贯穿氧化钇层102和氧化铝层103的过孔与有源层2电性接触。
所述源漏金属薄膜的材料可以选择Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，可以为单层结构或者多层结构，多层结构比如Cu\Mo,Ti\Cu\Ti，Mo\Al\Mo等；
至此完成薄膜晶体管的制作。
需要说明的是，上述仅是以底栅型薄膜晶体管为例来具体介绍本公开的技术方案，本公开的技术方案还适用于顶栅型薄膜晶体管、共面型薄膜晶体管。
参见图6所示，本实施例中提供一种薄膜晶体管，包括：
基底100；
设置在基底100上的有源层2、源电极3和漏电极4，有源层2包括与源电极3电性接触的源区、与漏电极4电性接触的漏区及位于源区和漏区之间的沟道区，
设置在有源层2背离基底100的表面上的至少覆盖所述沟道区的钝化层，所述钝化层包括绝缘的第一金属氧化物层102，第一金属氧化物层102能够使有源层2的费米能级向禁带的靠近价带的一侧移动。
上述薄膜晶体管中，用于对有源层进行钝化的钝化层包括绝缘的第一金属氧化物层，所述第一金属氧化物层能够使所述有源层的费米能级向禁带的靠近价带的一侧移动，对有源层具有空穴掺杂的效果，从而能够克服相关技术中的钝化技术会导致薄膜晶体管的双极性的问题，提升产品的性能。
其中，第一金属氧化物层102可以为氧化钇、氧化锆等。
由于第一金属氧化物层102对有源层2具有空穴掺杂的效果，会导致器件的阈值电压增加，在一定的栅压范围内不易关断。
为了解决上述技术问题，在一个具体的实施方式中，设置所述钝化层还包括第二金属氧化物层103，第二金属氧化物层103能够使有源层2的费米能级向导带所在的方向移动，在第一金属氧化物层102和第二金属氧化物层103的共同作用下，有源层2的多数载流子为空穴。
上述薄膜晶体管的钝化层包括第一金属氧化物层和第二金属氧化物层，第二金属氧化物层能够使所述有源层的费米能级向禁带的靠近导带的一侧移动，对有源层具有电子掺杂的效果，可以减弱第一金属氧化物层对有源层的 空穴掺杂，从而使得器件可以较容易关断，而且在第一金属氧化物层和第二金属氧化物层的共同作用下，所述有源层的多数载流子为空穴，能够防止器件出现双极性问题。
具体可以设置第一金属氧化物层102接触设置在有源层2的背离基底100的表面上，对有源层2进行初步钝化；第二金属氧化物层103接触设置在第一金属氧化物层102的背离有源层2的表面上，对有源层2进行二次钝化。该技术方案通过设置第一金属氧化物层102与有源层2的表面接触设置，能够增强对有源层2的空穴掺杂效果，有利于实现有源层2的多数载流子为空穴，防止器件出现双极性问题。而第二金属氧化物层103的二次钝化，又能够在一定程度上减弱第一金属氧化物层102对有源层2的空穴掺杂，从而使得器件可以较容易关断。
其中，第一金属氧化物层102可以为氧化钇层，第二金属氧化物层103可以为氧化铝层。所述氧化钇层的厚度为1nm-10nm，所述氧化铝层的厚度为20nm-200nm。
上述具体实施方式中，利用第二金属层对有源层具有电子掺杂效果的原理，以在一定程度上减弱第一金属氧化物层对有源层的空穴掺杂效果，从而在防止器件出现双极性问题的同时，保证器件较容易关断。
当然，为了克服第一金属氧化物层102对有源层2具有较强的空穴掺杂效果，导致器件不易关断的问题，并不局限于上述一种解决方式。
为了解决上述技术问题，在另一个具体的实施方式中，设置所述钝化层还包括无机绝缘层，所述无机绝缘层能够使所述有源层的费米能级向导带所在的方向移动，在所述第一金属氧化物层和无机绝缘层的共同作用下，所述有源层的多数载流子为空穴。
上述薄膜晶体管的钝化层包括第一金属氧化物层和无机绝缘层，无机绝缘层能够使所述有源层的费米能级向禁带的靠近导带的一侧移动，对有源层具有电子掺杂的效果，可以在一定程度上减弱第一金属氧化物层对有源层的空穴掺杂，从而使得器件可以较容易关断，而且在第一金属氧化物层和无机绝缘层的共同作用下，所述有源层的多数载流子为空穴，能够防止器件出现双极性问题。
具体可以设置所述第一金属氧化物层接触设置在所述有源层的背离所述基底的表面上，对所述有源层进行初步钝化；所述无机绝缘层接触设置在所述第一金属氧化物层的背离所述有源层的表面上，对所述有源层进行二次钝化。该技术方案通过设置第一金属氧化物层与有源层的表面接触设置，能够增强对有源层的空穴掺杂效果，有利于实现有源层的多数载流子为空穴，防止器件出现双极性问题。而无机绝缘层的二次钝化，又能够在一定程度上减弱第一金属氧化物层对有源层的空穴掺杂，从而使得器件可以较容易关断。
本实施例中，有源层2由网络碳纳米管制得。由于网络碳纳米管薄膜具有高迁移率、高开关比、柔性和透明等优点，作为薄膜晶体管的沟道材料，在显示驱动方面有很大的应用前景。通过打印、沉积、提拉等方法可以制备大规模、均匀的网络碳纳米管薄膜。
以所述薄膜晶体管为底栅型网络碳纳米管薄膜晶体管为例，本实施例中，结合图6所示，薄膜晶体管具体包括：
基底100，例如：玻璃基底、石英基底、柔性基底；
设置在基底100上的栅电极1；
覆盖栅电极1的栅绝缘层101；
设置在栅绝缘层101上的有源层2的图形，有源层2由网络碳纳米管制得；
依次覆盖在有源层2上的氧化钇层102和氧化铝层103；
设置在氧化铝层103上的源电极3和漏电极4，源电极3和漏电极4通过贯穿氧化钇层102和氧化铝层103的过孔与有源层2电性接触。
本公开一些实施例中还提供一种电子器件，采用如上所述的薄膜晶体管，由于在实现对薄膜晶体管进行钝化的同时，还能够防止晶体管出现双极性问题，从而有效提升了器件的性能。
所述电子器件可以当并不局限于为显示器件，能够显著提升显示产品的质量。
以上所述仅是本公开的可选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本公开技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本公开的保护范围。

Claims (23)

  1. 一种薄膜晶体管的制作方法，包括：
    提供一基底；
    在所述基底上形成有源层；
    在所述有源层背离所述基底的表面上形成至少覆盖所述有源层的沟道区的钝化层；
    其中，在所述有源层背离所述基底的表面上形成至少覆盖所述有源层的沟道区的钝化层包括：
    形成绝缘的第一金属氧化物层，所述第一金属氧化物层能够使所述有源层的费米能级向禁带的靠近价带的一侧移动。
  2. 根据权利要求1所述的制作方法，其中，在所述有源层背离所述基底的表面上形成至少覆盖所述有源层的沟道区的钝化层还包括：
    形成绝缘的第二金属氧化物层，所述第二金属氧化物层能够使所述有源层的费米能级向禁带的靠近导带的一侧移动，在所述第一金属氧化物层和第二金属氧化物层的共同作用下，所述有源层的多数载流子为空穴。
  3. 根据权利要求2所述的制作方法，其中，所述形成绝缘的第一金属氧化物层包括：
    在所述有源层的背离所述基底的表面上形成第一金属氧化物层；
    所述形成绝缘的第二金属氧化物层包括：
    在所述第一金属氧化物层的背离所述有源层的表面上形成第二金属氧化物层。
  4. 根据权利要求2所述的制作方法，其中，所述第一金属氧化物层为氧化钇层，所述第二金属氧化物层为氧化铝层。
  5. 根据权利要求4所述的制作方法，其中，所述形成绝缘的第一金属氧化物层包括：
    在所述有源层背离所述基底的表面上形成金属钇薄膜；
    对形成有所述金属钇薄膜的基底进行氧化工艺形成氧化钇薄膜；
    对所述氧化钇薄膜进行构图工艺，形成所述氧化钇层。
  6. 根据权利要求5所述的制作方法，其中，所述对形成有所述金属钇薄膜的基底进行氧化工艺形成氧化钇薄膜包括：在包含氧气的气体环境中对形成有所述金属钇薄膜的基底进行加热，或，在紫外光的照射下，利用臭氧对所述金属钇薄膜进行氧化。
  7. 根据权利要求5所述的制作方法，其中，所述在所述有源层背离所述基底的表面上形成金属钇薄膜包括：利用电子束镀膜工艺在所述有源层背离所述基底的表面上形成金属钇薄膜。
  8. 根据权利要求4所述的制作方法，其中，所述形成绝缘的第二金属氧化物层包括：利用原子层沉积在所述第一金属氧化物层的背离所述有源层的表面上形成氧化铝薄膜，并对所述氧化铝薄膜进行构图工艺，形成所述氧化铝层。
  9. 根据权利要求1所述的制作方法，其中，所述有源层由网络碳纳米管制得。
  10. 根据权利要求9所述的制作方法，其中，所述在所述基底上形成有源层包括：
    将碳纳米管分散在有机溶剂中，形成第一溶液；
    将所述基底浸泡在所述第一溶液中，取出所述基底后，在所述基底上形成第一薄膜，所述第一薄膜中所述碳纳米管随机分布，形成网络碳纳米管；
    对所述第一薄膜进行构图工艺形成有源层的图形。
  11. 根据权利要求10所述的制作方法，其中，所述有机溶剂为甲苯、二甲苯、氯仿或邻二甲苯中的至少一种。
  12. 根据权利要求10所述的制作方法，其中，在所述基底上形成第一薄膜的步骤之后，并在所述对所述第一薄膜进行构图工艺形成有源层的图形之前，所述在所述基底上形成有源层还包括：
    用邻二甲苯清洗所述基底，然后烘干。
  13. 根据权利要求1所述的制作方法，其中，在所述有源层背离所述基底的表面上形成至少覆盖所述有源层的沟道区的钝化层还包括：
    形成无机绝缘层，所述无机绝缘层能够使所述有源层的费米能级向导带所在的方向移动，在所述第一金属氧化物层和无机绝缘层的共同作用下，所 述有源层的多数载流子为空穴。
  14. 根据权利要求13所述的制作方法，其中，所述形成绝缘的第一金属氧化物层包括：
    在所述有源层的背离所述基底的表面上形成第一金属氧化物层；
    所述形成无机绝缘层包括：
    在所述第一金属氧化物层的背离所述有源层的表面上形成无机绝缘层。
  15. 根据权利要求13所述的制作方法，其中，所述无机绝缘层由氮化硅、氧化硅制得。
  16. 一种薄膜晶体管，包括：
    基底；
    设置在所述基底上的有源层；及
    设置在所述有源层背离所述基底的表面上的至少覆盖所述有源层的沟道区的钝化层；
    其中，所述钝化层包括绝缘的第一金属氧化物层，所述第一金属氧化物层能够使所述有源层的费米能级向禁带的靠近价带的一侧移动。
  17. 根据权利要求16所述的薄膜晶体管，其中，所述钝化层还包括第二金属氧化物层，所述第二金属氧化物层能够使所述有源层的费米能级向禁带的靠近导带的一侧移动，在所述第一金属氧化物层和第二金属氧化物层的共同作用下，所述有源层的多数载流子为空穴。
  18. 根据权利要求17所述的薄膜晶体管，其中，所述第一金属氧化物层接触设置在所述有源层的背离所述基底的表面上；
    所述第二金属氧化物层接触设置在所述第一金属氧化物层的背离所述有源层的表面上。
  19. 根据权利要求18所述的薄膜晶体管，其中，所述第一金属氧化物层为氧化钇层，所述第二金属氧化物层为氧化铝层；
    所述氧化钇层的厚度为1nm-10nm，所述氧化铝层的厚度为20nm-200nm。
  20. 根据权利要求16所述的薄膜晶体管，其中，所述钝化层还包括无机绝缘层，所述无机绝缘层能够使所述有源层的费米能级向禁带的靠近导带的一侧移动，在所述第一金属氧化物层和无机绝缘层的共同作用下，所述有源 层的多数载流子为空穴。
  21. 根据权利要求20所述的薄膜晶体管，其中，所述第一金属氧化物层接触设置在所述有源层的背离所述基底的表面上；
    所述无机绝缘层接触设置在所述第一金属氧化物层的背离所述有源层的表面上。
  22. 根据权利要求16所述的薄膜晶体管，其中，所述有源层的材料选择网络碳纳米管。
  23. 一种电子器件，包括权利要求16-22任一项所述的薄膜晶体管。
PCT/CN2018/089210 2017-08-22 2018-05-31 薄膜晶体管及其制作方法、电子器件 WO2019037504A1 (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP18822251.7A EP3675151A4 (en) 2017-08-22 2018-05-31 THIN-LAYER TRANSISTOR AND ITS MANUFACTURING PROCESS, AND ELECTRONIC DEVICE
JP2018563807A JP7132131B2 (ja) 2017-08-22 2018-05-31 薄膜トランジスタ、その製造方法、及び電子デバイス
US16/315,720 US20210376271A1 (en) 2017-08-22 2018-05-31 Thin film transistor, manufacturing method thereof, electronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710725264.7A CN109427974B (zh) 2017-08-22 2017-08-22 一种薄膜晶体管及其制作方法、电子器件
CN201710725264.7 2017-08-22

Publications (1)

Publication Number Publication Date
WO2019037504A1 true WO2019037504A1 (zh) 2019-02-28

Family

ID=65438352

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2018/089210 WO2019037504A1 (zh) 2017-08-22 2018-05-31 薄膜晶体管及其制作方法、电子器件

Country Status (5)

Country Link
US (1) US20210376271A1 (zh)
EP (1) EP3675151A4 (zh)
JP (1) JP7132131B2 (zh)
CN (1) CN109427974B (zh)
WO (1) WO2019037504A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080277663A1 (en) * 2007-05-08 2008-11-13 Samsung Electronics Co., Ltd. Thin film transistor and method of manufacturing the same
CN102986034A (zh) * 2010-07-02 2013-03-20 惠普发展公司，有限责任合伙企业 薄膜晶体管
CN105552114A (zh) * 2015-12-14 2016-05-04 华南理工大学 一种基于非晶氧化物半导体材料的薄膜晶体管及其制备方法
CN105679676A (zh) * 2016-03-01 2016-06-15 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7374984B2 (en) * 2004-10-29 2008-05-20 Randy Hoffman Method of forming a thin film component
US20080023703A1 (en) * 2006-07-31 2008-01-31 Randy Hoffman System and method for manufacturing a thin-film device
JP2010205987A (ja) * 2009-03-04 2010-09-16 Sony Corp 薄膜トランジスタおよびその製造方法並びに表示装置
WO2013111756A1 (en) * 2012-01-25 2013-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9287516B2 (en) * 2014-04-07 2016-03-15 International Business Machines Corporation Forming pn junction contacts by different dielectrics
CN105448674B (zh) * 2014-06-11 2018-12-21 清华大学 N型半导体层以及n型薄膜晶体管的制备方法
CN105810747B (zh) * 2014-12-31 2018-11-30 清华大学 N型薄膜晶体管
CN105810746B (zh) * 2014-12-31 2019-02-05 清华大学 N型薄膜晶体管

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080277663A1 (en) * 2007-05-08 2008-11-13 Samsung Electronics Co., Ltd. Thin film transistor and method of manufacturing the same
CN102986034A (zh) * 2010-07-02 2013-03-20 惠普发展公司，有限责任合伙企业 薄膜晶体管
CN105552114A (zh) * 2015-12-14 2016-05-04 华南理工大学 一种基于非晶氧化物半导体材料的薄膜晶体管及其制备方法
CN105679676A (zh) * 2016-03-01 2016-06-15 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3675151A4 *

Also Published As

Publication number Publication date
JP7132131B2 (ja) 2022-09-06
JP2020532092A (ja) 2020-11-05
US20210376271A1 (en) 2021-12-02
EP3675151A4 (en) 2021-05-12
CN109427974A (zh) 2019-03-05
EP3675151A1 (en) 2020-07-01
CN109427974B (zh) 2021-02-19

Similar Documents

Publication Publication Date Title
US7977173B2 (en) Silicon thin film transistors, systems, and methods of making same
KR100857455B1 (ko) 산화물 반도체막상에 보호막을 형성하여 패터닝하는 박막트랜지스터의 제조방법
WO2018006441A1 (zh) 薄膜晶体管、阵列基板及其制备方法
WO2017016007A1 (zh) Tft基板结构及其制作方法
WO2018149171A1 (zh) 阵列基板及其制备方法、显示装置
JP2008205469A (ja) 薄膜トランジスタ及びその製造方法
KR102082697B1 (ko) 산화물 반도체 박막 포토 트랜지스터 및 그 제조방법
WO2017215109A1 (zh) 双栅电极氧化物薄膜晶体管及其制备方法
KR20200005583A (ko) 단극성 n형 또는 p형 탄소나노튜브 트랜지스터 및 그 제조 방법
WO2015067054A1 (zh) 互补式薄膜晶体管及其制备方法、阵列基板和显示装置
WO2017024612A1 (zh) 氧化物半导体tft基板的制作方法及其结构
TWI567871B (zh) 薄膜電晶體及其製造方法
WO2018133344A1 (zh) 薄膜晶体管及其制备方法、显示面板和显示装置
JP6857750B2 (ja) Ｔｆｔ基板の製造方法
WO2019095408A1 (zh) 阵列基板及其制作方法、显示面板
JP5558222B2 (ja) 薄膜トランジスタ基板の製造方法
WO2019037504A1 (zh) 薄膜晶体管及其制作方法、电子器件
WO2023115653A1 (zh) 一种基于氧化铟锡的全透明薄膜晶体管及其制备方法
CN107316897B (zh) 显示基板、显示装置及显示基板的制作方法
WO2017206215A1 (zh) 低温多晶硅薄膜晶体管的制作方法
WO2014153853A1 (zh) 薄膜晶体管及其制造方法、阵列基板和显示装置
KR100666933B1 (ko) 반도체 장치의 제조방법
KR102245154B1 (ko) 다적층 구조 izo 박막 트랜지스터 및 그 제조 방법
JP2013004849A (ja) 薄膜トランジスタの製造方法およびロール状薄膜トランジスタ
CN209641659U (zh) 一种提升tft稳定性的基板结构

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018563807

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18822251

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2018822251

Country of ref document: EP

Effective date: 20200323