WO2019017281A1 - 光電変換装置 - Google Patents

光電変換装置 Download PDF

Info

Publication number
WO2019017281A1
WO2019017281A1 PCT/JP2018/026426 JP2018026426W WO2019017281A1 WO 2019017281 A1 WO2019017281 A1 WO 2019017281A1 JP 2018026426 W JP2018026426 W JP 2018026426W WO 2019017281 A1 WO2019017281 A1 WO 2019017281A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
island
semiconductor layer
electrodes
electrode
Prior art date
Application number
PCT/JP2018/026426
Other languages
English (en)
French (fr)
Inventor
真継 小平
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to JP2019531003A priority Critical patent/JP6971318B2/ja
Publication of WO2019017281A1 publication Critical patent/WO2019017281A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer or HIT® solar cells; solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Definitions

  • the present invention relates to a photoelectric conversion device.
  • Semiconductor substrate formed alternately, a passivation film formed on the first conductivity type impurity region and the second conductivity type impurity region of the semiconductor substrate, and a first conductivity type impurity region through a contact hole provided in the passivation film
  • a second conductivity type electrode forming a first conductivity type electrode line in contact with the first conductivity type electrode, and a second conductivity type electrode in contact with a second conductivity type impurity region through a contact hole provided in the passivation film And an electrode line.
  • the first conductivity type electrode line and the second conductivity type electrode line have a linear planar shape in the length direction of the first conductivity type impurity region and the second conductivity type impurity region, respectively.
  • a photoelectric conversion device capable of improving the characteristics is provided.
  • the photoelectric conversion device includes the semiconductor substrate, the first semiconductor layer, the second semiconductor layer, the first electrode, and the second electrode.
  • the semiconductor substrate has a first conductivity type.
  • the first semiconductor layer is disposed on one side of the semiconductor substrate and has a first conductivity type.
  • the second semiconductor layer is disposed on one side of the semiconductor substrate and has a second conductivity type opposite to the first conductivity type.
  • the first electrode is electrically connected to the first semiconductor layer.
  • the second electrode is electrically connected to the second semiconductor layer.
  • the first semiconductor layer and the second semiconductor layer have a shape that is long in the first direction in a plan view of one surface of the semiconductor substrate.
  • the second semiconductor layer is arranged at a position different from the arrangement position of the first semiconductor layer in the width direction orthogonal to the first direction.
  • At least a second electrode of the first and second electrodes has a plurality of first electrode portions, and adjacent first electrode portions in the first direction are disposed at different positions in the width direction.
  • the plurality of first electrode portions include a plurality of first island electrodes.
  • the plurality of first island electrodes include a plurality of first island electrodes and a plurality of second island electrodes.
  • the plurality of first island-shaped electrodes are arranged at predetermined intervals along the length direction of the second semiconductor layer on one end side in the width direction of the second semiconductor layer.
  • the plurality of second island-shaped electrodes are arranged at predetermined intervals along the longitudinal direction of the second semiconductor layer on the other end side in the width direction of the second semiconductor layer.
  • the plurality of first island-like electrodes and the plurality of second island-like electrodes are arranged in a line in the length direction of the second semiconductor layer, the plurality of first island-like electrodes are a plurality of second island-like electrodes. They are alternately arranged with island electrodes.
  • the first electrode has a plurality of second electrode portions, and adjacent second electrode portions in the first direction are disposed at different positions in the width direction.
  • the plurality of second electrode portions include a plurality of second island-shaped electrodes.
  • the plurality of second island-like electrodes include a plurality of third island-like electrodes and a plurality of fourth island-like electrodes.
  • the plurality of third island-shaped electrodes are arranged at predetermined intervals along the length direction of the first semiconductor layer on one end side in the width direction of the first semiconductor layer.
  • the plurality of fourth island-shaped electrodes are arranged at predetermined intervals along the longitudinal direction of the first semiconductor layer on the other end side in the width direction of the first semiconductor layer.
  • the plurality of third island-shaped electrodes and the plurality of fourth island-shaped electrodes are arranged in a line in the length direction of the first semiconductor layer
  • the plurality of third island-shaped electrodes includes a plurality of They are alternately arranged with four island electrodes.
  • the photoelectric conversion device further includes first and second wiring members.
  • the first wiring member is electrically connected to the first electrode.
  • the second wiring member is electrically connected to the second electrode.
  • At least the second wiring member of the first and second wiring members has a plurality of first wiring portions, and the adjacent first wiring portions in the first direction are at different positions in the width direction. It is arranged.
  • the first wiring member has a plurality of second wiring portions, and adjacent second wiring portions in the first direction are arranged at different positions in the width direction.
  • the first semiconductor layer is a first conductivity type diffusion layer in which a dopant of the first conductivity type is diffused.
  • the second semiconductor layer is a second conductivity type diffusion layer in which a dopant of the second conductivity type is diffused.
  • the first semiconductor layer is a first amorphous semiconductor layer having the first conductivity type.
  • the second semiconductor layer is a second amorphous semiconductor layer having a second conductivity type.
  • the characteristics of the photoelectric conversion device can be improved.
  • FIG. 2 is a cross-sectional view of the photoelectric conversion device between lines II and II shown in FIG. It is a top view of a wiring board. 1.
  • FIG. 3 It is a figure which shows the dimension of each part of wiring member 71, 72, 81, 82 shown to FIG. 3 and FIG.
  • FIG. 3 is a first process diagram illustrating a process of manufacturing the photoelectric conversion device shown in FIGS. 1 and 2.
  • FIG. 6 is a plan view of another photoelectric conversion device according to Embodiment 1.
  • the relationship between the positions of the electrodes 4, 5A and the wiring members 71, 72; 81, 82 in the wiring substrate-including photoelectric conversion device 30B in which the photoelectric conversion device 10B shown in FIG. It is a top view for doing.
  • FIG. 10 is a plan view of still another photoelectric conversion device according to Embodiment 1.
  • FIG. It is a top view of the wiring board used for the photoelectric conversion apparatus shown in FIG. 12. A plane for explaining the relationship between the positions of the electrodes 4A and 5B and the wiring members 71B and 81B in the wiring substrate-including photoelectric conversion device 30C in which the photoelectric conversion device 10C shown in FIG. 12 is disposed on the wiring substrate 20C shown in FIG.
  • FIG. It is a top view of another wiring board used for the photoelectric conversion apparatus shown in FIG. A plane for explaining the relationship between the positions of the electrodes 4 and 5A and the wiring members 71C and 81C in the wiring substrate-including photoelectric conversion device 30D in which the photoelectric conversion device 10B shown in FIG.
  • FIG. 10 is disposed on the wiring substrate 20D shown in FIG.
  • FIG. FIG. 16 is a plan view of still another photoelectric conversion device 10E according to Embodiment 1. It is a top view of the wiring board used for the photoelectric conversion apparatus shown in FIG. A plane for explaining the relationship between the positions of the electrodes 4E and 5E and the wiring members 7E and 8E in the wiring substrate-including photoelectric conversion device 30E having the photoelectric conversion device 10E shown in FIG. 17 arranged on the wiring substrate 20E shown in FIG.
  • FIG. FIG. 6 is a plan view of a photoelectric conversion device according to a second embodiment.
  • FIG. 21 is a cross-sectional view of the photoelectric conversion device between the lines XXI and XXI shown in FIG. 20.
  • FIG. 21 is a cross-sectional view of the photoelectric conversion device between the lines XXI and XXI shown in FIG. 20.
  • FIG. 22 is a first process diagram showing a manufacturing process of the photoelectric conversion device shown in FIGS. 20 and 21.
  • FIG. 22 is a second process diagram illustrating a manufacturing process of the photoelectric conversion device shown in FIGS. 20 and 21.
  • FIG. 22 is a third process diagram illustrating a manufacturing process of the photoelectric conversion device shown in FIGS. 20 and 21.
  • FIG. 1 is a plan view of a photoelectric conversion device according to Embodiment 1 of the present invention.
  • FIG. 1 is a plan view of the photoelectric conversion device as viewed from the side opposite to the light incident side.
  • FIG. 2 is a cross-sectional view of the photoelectric conversion device between lines II and II shown in FIG. In FIG. 1 and FIG. 2, the x-axis, the y-axis and the z-axis are defined.
  • photoelectric conversion device 10 includes semiconductor substrate 1, antireflection film 2, passivation film 3, and electrodes 4 and 5.
  • the semiconductor substrate 1 is made of, for example, an n-type single crystal silicon substrate and has a thickness of 100 to 200 ⁇ m.
  • the semiconductor substrate 1 has, for example, a plane orientation of (100) and a specific resistance of 1 to 10 ⁇ cm.
  • the semiconductor substrate 1 has a texture structure on the surface on the light incident side, and includes the p-type diffusion layer 11 and the n-type diffusion layer 12 on the opposite side to the light incident side.
  • the p-type diffusion layers 11 and the n-type diffusion layers 12 are alternately arranged in the x-axis direction (the width direction of the p-type diffusion layer 11 or the n-type diffusion layer 12).
  • the p-type diffusion layer 11 contains, for example, boron (B) as a dopant
  • the n-type diffusion layer 12 contains, for example, phosphorus (P) as a dopant.
  • the boron concentration of the p-type diffusion layer 11 is, for example, 1 ⁇ 10 19 cm ⁇ 3 to 1 ⁇ 10 20 cm ⁇ 3
  • the phosphorus concentration of the n-type diffusion layer 12 is, for example, 1 ⁇ 10 19 cm ⁇ 3 It is 1 ⁇ 10 20 cm ⁇ 3 .
  • the width (length in the x-axis direction) of the p-type diffusion layer 11 is, for example, 1 mm, and the width (length in the x-axis direction) of the n-type diffusion layer 12 is, for example, 0.2 mm.
  • the antireflective film 2 is disposed on the surface of the semiconductor substrate 1 on the light incident side in contact with the semiconductor substrate 1.
  • the antireflective film 2 comprises, for example, a laminated structure of silicon oxide and silicon nitride.
  • silicon oxide is disposed in contact with the semiconductor substrate 1
  • silicon nitride is disposed on the silicon oxide in contact with the silicon oxide.
  • the film thickness of the antireflective film 2 is, for example, 50 to 100 nm.
  • the passivation film 3 is disposed on the surface of the semiconductor substrate 1 opposite to the surface on the light incident side in contact with the semiconductor substrate 1.
  • the passivation film 3 is made of, for example, silicon nitride and has a film thickness of 100 to 1000 nm.
  • the electrode 4 includes a plurality of island-like electrodes 41 and a plurality of island-like electrodes 42.
  • the plurality of island electrodes 41 and the plurality of island electrodes 42 are arranged at predetermined intervals in the x-axis direction (the width direction of the p-type diffusion layer 11). spacing a plurality of island-shaped electrodes 41 and a plurality of island-shaped electrodes 42 in the x-axis direction, when the lifetime of the holes was set to tau h, for example, is set below tau h more 2 ⁇ ⁇ h.
  • the plurality of island electrodes 41 are disposed on the p-type diffusion layer 11 at predetermined intervals in the length direction of the p-type diffusion layer 11 on one side in the width direction of the p-type diffusion layer 11.
  • the plurality of island-shaped electrodes 42 are arranged on the p-type diffusion layer 11 at predetermined intervals in the length direction of the p-type diffusion layer 11 on the other side in the width direction of the p-type diffusion layer 11.
  • the predetermined interval is set to, for example, ⁇ h or more and 2 ⁇ ⁇ h or less.
  • the plurality of island-shaped electrodes 41 and the plurality of island-shaped electrodes 42 are arranged in a line in the length direction (y-axis direction) of the p-type diffusion layer 11, the plurality of island-shaped electrodes 41 is a plurality of island-shaped They are arranged alternately with the electrodes 42.
  • the plurality of insular electrodes 41 and the plurality of insular electrodes 42 are arranged in a zigzag in the longitudinal direction (y-axis direction) of the p-type diffusion layer 11 as a whole.
  • the electrode 5 includes a plurality of island-like electrodes 51 and a plurality of island-like electrodes 52.
  • the plurality of island electrodes 51 and the plurality of island electrodes 52 are arranged at predetermined intervals in the x-axis direction (the width direction of the n-type diffusion layer 12). spacing a plurality of island-shaped electrode 51 and a plurality of island-shaped electrodes 52 in the x-axis direction, when the electron lifetime was tau e, for example, is set below tau e least 2 ⁇ ⁇ e.
  • the plurality of island-shaped electrodes 51 are arranged at predetermined intervals in the length direction of the n-type diffusion layer 12 on one side in the width direction of the n-type diffusion layer 12.
  • the plurality of island-shaped electrodes 52 are arranged at predetermined intervals in the length direction of the n-type diffusion layer 12 on the other side in the width direction of the n-type diffusion layer 12.
  • the predetermined interval is set, for example, in the range of ⁇ e to 2 ⁇ ⁇ e .
  • the plurality of island electrodes 51 and the plurality of island electrodes 52 are arranged in a line in the length direction (y-axis direction) of the n-type diffusion layer 12, the plurality of island electrodes 51 is a plurality of island shapes.
  • the electrodes 52 are alternately arranged.
  • the plurality of insular electrodes 51 and the plurality of insular electrodes 52 are arranged in a zigzag in the longitudinal direction (y-axis direction) of the n-type diffusion layer 12 as a whole.
  • Each of the plurality of island-shaped electrodes 41 and 42 is disposed to pass through the passivation film 3 and be in contact with the p-type diffusion layer 11. As a result, each of the plurality of island-like electrodes 41 and 42 is electrically connected to the p-type diffusion layer 11.
  • Each of the plurality of island-shaped electrodes 51 and 52 is disposed so as to penetrate the passivation film 3 and be in contact with the n-type diffusion layer 12. As a result, each of the plurality of island-like electrodes 51 and 52 is electrically connected to the n-type diffusion layer 12.
  • Each of the plurality of island-like electrodes 41 and 42 and the plurality of island-like electrodes 51 and 52 is made of, for example, silver, copper or an alloy of silver and copper.
  • the electrode 4 can efficiently collect holes, and a plurality of islands the arrangement interval in the x-axis direction and the y-axis direction of Jo electrodes 51 and 52 by setting the following tau e least 2 ⁇ tau e, electrode 5 is efficiently electrons can collector. As a result, the characteristics of the photoelectric conversion device 10 can be improved.
  • FIG. 3 is a plan view of the wiring board.
  • wiring board 20 includes insulating substrate 6 and wiring patterns 7 and 8.
  • the wiring patterns 7 and 8 are disposed on the insulating substrate 6.
  • the wiring pattern 7 is a wiring pattern disposed to face the region of the p-type diffusion layer 11
  • the wiring pattern 8 is a wiring pattern disposed to face the region of the n-type diffusion layer 12.
  • Wiring pattern 7 includes a plurality of wiring members 71 and a plurality of wiring members 72.
  • the plurality of wiring members 71 are arranged at predetermined intervals in the y-axis direction.
  • the plurality of wiring members 72 are arranged at predetermined intervals in the y-axis direction at positions where the arrangement positions of the wiring members 71 are shifted in the x-axis direction.
  • the wiring member 71 contacts the wiring member 72 at both ends in the y-axis direction. As a result, the plurality of wiring members 71 and the plurality of wiring members 72 are alternately arranged in the y-axis direction.
  • the wiring pattern 7 has a structure in which the plurality of wiring members 71 and the plurality of wiring members 72 are arranged in a zigzag in the y-axis direction.
  • the wiring members 71 and 72 correspond to the first wiring portion of the present invention.
  • the wiring pattern 8 includes a plurality of wiring members 81 and a plurality of wiring members 82.
  • the plurality of wiring members 81 are arranged at predetermined intervals in the y-axis direction.
  • the plurality of wiring members 82 are arranged at predetermined intervals in the y-axis direction at positions where the arrangement positions of the wiring members 81 are shifted in the x-axis direction.
  • the wiring member 81 contacts the wiring member 82 at both ends in the y-axis direction. As a result, the plurality of wiring members 81 and the plurality of wiring members 82 are alternately arranged in the y-axis direction.
  • the wiring pattern 8 has a structure in which the plurality of wiring members 81 and the plurality of wiring members 82 are arranged in a zigzag shape in the y-axis direction.
  • the wiring members 81 and 82 correspond to the second wiring portion of the present invention.
  • FIG. 4 illustrates the relationship between the positions of the electrodes 4 and 5 and the wiring members 71 and 81 in the wiring substrate-including photoelectric conversion device 30 in which the photoelectric conversion device 10 shown in FIG. 1 is disposed on the wiring substrate 20 shown in FIG. It is a top view for doing.
  • island-like electrode 41 of electrode 4 is disposed at the central portion of wiring member 72 in the x-axis direction (the width direction of p-type diffusion layer 11), and island-like electrode 42 is in the x-axis direction In the width direction of the p-type diffusion layer 11, the wiring member 71 is disposed at the central portion.
  • the island-like electrode 51 of the electrode 5 is disposed at the central portion of the wiring member 82 in the x-axis direction (the width direction of the n-type diffusion layer 12), and the island-like electrode 52 is in the x-axis direction (the width of the n-type diffusion layer 12). In the central portion of the wiring member 81).
  • the plurality of wiring members 71 and the plurality of wiring members 72 are disposed on the p-type diffusion layer 11.
  • the plurality of wiring members 81 and the plurality of wiring members 82 are disposed on the n-type diffusion layer 12. Then, a portion on one end side in the positive direction of the x axis of the wiring member 81 is disposed on the p-type diffusion layer 11, and a portion on one end side in the negative direction of the x axis of the wiring member 82 is the p-type diffusion layer 11 is placed on.
  • Wiring members 71 and 72 are electrically connected to island electrodes 41 and 42 by soldering or the like, and wiring members 81 and 82 are electrically connected to island electrodes 51 and 52 by soldering or the like. Be done.
  • the photoelectric conversion device 10 and the wiring substrate 20 are bonded by an insulating resin adhesive except for the soldered portion.
  • FIG. 5 is a view showing the dimensions of each part of the wiring members 71, 72, 81, 82 shown in FIG. 3 and FIG.
  • each of the wiring members 71, 72, 81, 82 has a length A in the y-axis direction (the length direction of the p-type diffusion layer 11 or the n-type diffusion layer 12).
  • the length A is, for example, 50 to 500 ⁇ m.
  • the length A is typically 100 ⁇ m.
  • the width B of the arrangement region of the two wiring members 71 and 72 (or two wiring members 81 and 82) in the x-axis direction is, for example, 300 to 1000 ⁇ m. It is. And, the width B is typically 500 ⁇ m. By increasing the width B, the resistance loss in the wiring can be reduced.
  • the x-axis direction from the other wiring member 72 of one wiring member 71 (p)
  • the amount of deviation C in the width direction of the diffusion layer 11 or the n-type diffusion layer 12 is, for example, 5 to 200 ⁇ m.
  • the amount of deviation C is typically 50 ⁇ m.
  • the distance D between the adjacent wiring members 72 and the wiring members 82 is, for example, 50 ⁇ m or more. And, the distance D is typically 100 ⁇ m.
  • the insulating substrate 6 is made of, for example, polyester or polyethylene naphthalate and has a film thickness of about 100 ⁇ m.
  • Each of the wiring members 71, 72, 81, and 82 is made of, for example, copper or its oxide or compound, and has a film thickness of, for example, about 30 ⁇ m.
  • the design of the length A, the width B, the amount of deviation C, and the distance D will be described.
  • the minimum design value of the length A is limited by the formation accuracy of the electrode and the wiring board.
  • the minimum design value of the width B is limited by the alignment accuracy between the electrode and the wiring substrate. That is, it is necessary to prevent the electrode from protruding from the wiring substrate.
  • the maximum design value of the displacement amount C needs to prevent the electrode from coming out of the diffusion layer. That is, the maximum design value of the displacement amount C depends on the thin diffusion layer.
  • the minimum design value of the spacing D is limited by the formation accuracy of the wiring board.
  • FIGS. 6 and 7 are first and second process diagrams showing manufacturing steps of the photoelectric conversion device 10 shown in FIGS. 1 and 2, respectively.
  • semiconductor substrate 1 ' is prepared (step (a) in FIG. 6).
  • the semiconductor substrate 1 ′ has the same surface orientation, specific resistance, conductivity type and thickness as the semiconductor substrate 1.
  • the protective film 30 is made of, for example, silicon oxide and silicon nitride, and is formed by, for example, sputtering.
  • the semiconductor substrate 1 'on which the protective film 30 is formed is etched using an alkaline solution such as NaOH and KOH (for example, an aqueous solution of KOH: 1 to 5 wt%, isopropyl alcohol: 1 to 10 wt%).
  • an alkaline solution such as NaOH and KOH
  • KOH for example, an aqueous solution of KOH: 1 to 5 wt%, isopropyl alcohol: 1 to 10 wt%.
  • the surface opposite to the surface of the semiconductor substrate 1 ′ on which the protective film 30 is formed is anisotropically etched to form a pyramid-shaped texture structure.
  • the protective film 30 is removed to obtain the semiconductor substrate 1 (see step (c) in FIG. 6).
  • the antireflective film 2 is formed on the surface of the semiconductor substrate 1 on which the texture structure is formed (step (d) in FIG. 6). More specifically, the antireflective film 2 is formed by sequentially depositing silicon oxide and silicon nitride on the semiconductor substrate 1 by sputtering, for example.
  • a BSG (Boron Silicate Glass) film 31 and a PSG (Phosphorus Silicate Glass) film 32 are formed on the surface of the semiconductor substrate 1 opposite to the surface on which the texture structure is formed (step (e) in FIG. 6).
  • the film thicknesses of the BSG film 31 and the PSG film 32 are, for example, 300 to 1000 nm.
  • the BSG film 31 and the PSG film 32 are heat-treated at 850 to 900 ° C. to diffuse boron (B) and phosphorus (P) from the BSG film 31 and PSG film 32 into the semiconductor substrate 1, respectively.
  • 31 and PSG film 32 are removed by hydrogen fluoride aqueous solution.
  • the p-type diffusion layer 11 and the n-type diffusion layer 12 are formed on the back surface side of the semiconductor substrate 1 (step (f) in FIG. 7).
  • a passivation film 3 is formed by forming silicon nitride on the back surface of the semiconductor substrate 1 by sputtering, for example (step (g) in FIG. 7).
  • a resist pattern is formed on the passivation film 3 by photolithography, and the passivation film 3 is etched using the formed resist pattern as a mask to form the through holes 33 and 34 (step (h) in FIG. 7).
  • step (i) in FIG. 7 silver is formed on the entire back surface of the semiconductor substrate 1, and a part of the formed silver is etched using a resist pattern formed by photolithography as a mask to form island electrodes 41, 42, 51, 52. Form.
  • the photoelectric conversion device 10 is completed (step (i) in FIG. 7).
  • FIG. 8 is a plan view of another wiring board.
  • wiring board 20A includes insulating substrate 6 and wiring patterns 7A and 8A.
  • the wiring patterns 7A and 8A are disposed on the insulating substrate 6.
  • Wiring pattern 7A includes a plurality of wiring members 71A and a plurality of wiring members 72A.
  • Each of the plurality of wiring members 71A and the plurality of wiring members 72A has a rectangular planar shape.
  • the plurality of wiring members 71A are arranged at predetermined intervals in the y-axis direction.
  • the plurality of wiring members 72A are arranged at predetermined intervals in the y-axis direction at positions where the arrangement positions of the wiring members 71A are shifted in the x-axis direction.
  • the wiring member 71A contacts the wiring member 72A at both ends in the y-axis direction. As a result, the plurality of wiring members 71A and the plurality of wiring members 72A are alternately arranged in the y-axis direction.
  • the wiring pattern 7A has a structure in which the plurality of wiring members 71A and the plurality of wiring members 72A are arranged in a zigzag shape in the y-axis direction.
  • the wiring members 71A and 72A correspond to the first wiring portion of the present invention.
  • Wiring pattern 8A includes a plurality of wiring members 81A and a plurality of wiring members 82A.
  • Each of the plurality of wiring members 81A and the plurality of wiring members 82A has a rectangular planar shape.
  • the plurality of wiring members 81A are arranged at predetermined intervals in the y-axis direction.
  • the plurality of wiring members 82A are arranged at predetermined intervals in the y-axis direction at positions where the arrangement positions of the wiring members 81A are shifted in the x-axis direction.
  • the wiring member 81A contacts the wiring member 82A at both ends in the y-axis direction.
  • the wiring pattern 8A has a structure in which the plurality of wiring members 81A and the plurality of wiring members 82A are arranged in a zigzag shape in the y-axis direction.
  • the wiring members 81A and 82A correspond to the second wiring portion of the present invention.
  • Each of the wiring members 71A, 72A, 81A, 82A is made of the same material as the wiring members 71, 72, 81, 82, and has the same film thickness as the wiring members 71, 72, 81, 82.
  • FIG. 9 illustrates the relationship between the positions of the electrodes 4 and 5 and the wiring members 7A and 8A in the wiring substrate-including photoelectric conversion device 30A in which the photoelectric conversion device 10 shown in FIG. 1 is disposed on the wiring substrate 20A shown in FIG. It is a top view for doing.
  • the island-shaped electrode 41 of the electrode 4 is disposed at a position deviated in the negative direction of the x-axis from the central portion of the wiring member 72A in the x-axis direction. Then, the end of the island electrode 41 in the negative direction of the x axis coincides with the end of the p-type diffusion layer 11.
  • the island-like electrode 42 of the electrode 4 is disposed at a position deviated in the negative direction of the x-axis from the central portion of the wiring member 71A in the x-axis direction. Then, the end in the positive direction of the x-axis of the island-shaped electrode 42 matches the end of the p-type diffusion layer 11.
  • the island-like electrode 41 is not in contact with the adjacent island-like electrode 42 in the y-axis direction (length direction of the p-type diffusion layer 11), and is island-like electrode in the x-axis direction (width direction of the p-type diffusion layer 11) 42 and a predetermined distance from each other.
  • the island-like electrode 51 of the electrode 5 is disposed at a position deviated in the positive direction of the x-axis from the central portion of the wiring member 82A in the x-axis direction.
  • the island-like electrode 52 of the electrode 5 is disposed at a position deviated in the positive x-axis direction from the central portion of the wiring member 81A in the x-axis direction.
  • the island-like electrode 51 is not in contact with the adjacent island-like electrode 52 in the y-axis direction (the length direction of the n-type diffusion layer 12), and is an island-like electrode in the x-axis direction (the width direction of the n-type diffusion layer 12) 52 and a predetermined distance from each other.
  • a plurality of wiring members 81A are disposed on the p-type diffusion layer 11 at a portion on one end side in the positive direction of the x-axis.
  • the plurality of wiring members 82A are disposed on the p-type diffusion layer 11 at a portion on one end side in the negative direction of the x-axis.
  • the wiring members 71A and 72A are electrically connected to the island electrodes 41 and 42, respectively, and the wiring members 81A and 82A are electrically connected to the island electrodes 51 and 52, respectively.
  • FIG. 10 is a plan view of another photoelectric conversion device 10B according to the first embodiment.
  • FIG. 10 is a plan view of the photoelectric conversion device 10B viewed from the side opposite to the light incident side.
  • the photoelectric conversion device according to the first embodiment may be a photoelectric conversion device 10B shown in FIG.
  • photoelectric conversion device 10B is the same as photoelectric conversion device 10 except that electrode 5A of photoelectric conversion device 10 shown in FIGS. 1 and 2 is replaced with electrode 5A.
  • the electrode 5A has a strip-like planar shape disposed along the y-axis direction (length direction of the n-type diffusion layer 12), and is disposed on the n-type diffusion layer 12.
  • the electrode 5A is made of the same material as the island electrodes 41 and 42 and the island electrodes 51 and 52 described above.
  • the photoelectric conversion device 10B has a structure in which the electrode 5A for collecting majority carriers (electrons) has a band-like planar shape.
  • the wiring substrate used for the photoelectric conversion device 10B is the same as the wiring substrate 20 shown in FIG.
  • FIG. 11 shows the positions of the electrodes 4, 5A and the wiring members 71, 72; 81, 82 in the wiring substrate-including photoelectric conversion device 30B in which the photoelectric conversion device 10B shown in FIG. 10 is disposed on the wiring substrate 20 shown in FIG. It is a top view for explaining the relation of.
  • the electrode 5A is offset in the negative direction of the x-axis from the central portion of the wiring member 81 in the x-axis direction (the width direction of the n-type diffusion layer 12), and the x-axis direction (the width direction of the n-type diffusion layer 12) Are arranged in the y-axis direction (the length direction of the n-type diffusion layer 12) at a position deviated in the positive direction of the x-axis from the central portion of the wiring member 82 in FIG.
  • the electrode 5A is disposed along the length direction (y-axis direction) of the n-type diffusion layer 12 at the central portion in the width direction (x-axis direction) of the n-type diffusion layer 12.
  • the wiring members 71 and 72 are electrically connected to the island-shaped electrodes 41 and 42, respectively, and the wiring members 81 and 82 are electrically connected to the electrode 5A.
  • FIG. 12 is a plan view of still another photoelectric conversion device 10C according to the first embodiment.
  • FIG. 12 is a plan view of the photoelectric conversion device 10C viewed from the side opposite to the light incident side.
  • the photoelectric conversion device according to the first embodiment may be a photoelectric conversion device 10C shown in FIG.
  • photoelectric conversion device 10C is obtained by replacing electrodes 4 and 5 of photoelectric conversion device 10 shown in FIGS. 1 and 2 with electrodes 4A and 5B, respectively, and the others are photoelectric conversion device 10 and It is the same.
  • the electrodes 4A and 5B have a zigzag planar shape in the y-axis direction (the length direction of the p-type diffusion layer 11 or the length direction of the n-type diffusion device 12), and respectively on the p-type diffusion layer 11 and n It is placed on the mold diffuser 12.
  • Each of the electrodes 4A and 5B is made of the same material as the island-like electrodes 41 and 42 and the island-like electrodes 51 and 52 described above.
  • the width (length in the x-axis direction) of the electrode 4A is, for example, 300 ⁇ m
  • the width (length in the x-axis direction) of the electrode 5B is, for example, 100 ⁇ m.
  • the electrode 4A has electrode portions 4A-1, 4A-2, 4A-3, 4A-4.
  • the electrode portions 4A-1 and 4A-4 are disposed at both ends of the electrode 4A in the y-axis direction (the length direction of the p-type diffusion layer 11).
  • the electrode portions 4A-2 and 4A-4 are disposed at positions deviated in the positive direction of the x-axis from the electrode portions 4A-1 and 4A-3.
  • the electrode portions 4A-2 and 4A-3 are alternately arranged in the y-axis direction (the length direction of the p-type diffusion layer 11).
  • the electrode 4A is made of the same material as the electrode 4 described above.
  • the electrode 4A (electrode portions 4A-1, 4A-2, 4A-3, 4A-4) corresponds to a first electrode portion of the present invention.
  • the electrode 5B has electrode portions 5B-1, 5B-2, 5B-3, 5B-4.
  • the electrode portions 5B-1 and 5B-4 are disposed at both ends of the electrode 5B in the y-axis direction (the length direction of the n-type diffusion layer 12).
  • the electrode portions 5B-2 and 5B-4 are arranged at positions deviated in the positive direction of the x-axis from the electrode portions 5B-1 and 5B-3.
  • the electrode portions 5B-2 and 5B-3 are alternately arranged in the y-axis direction (the length direction of the n-type diffusion layer 12).
  • the electrode 5B is made of the same material as the electrode 5 described above.
  • the electrode 5B (electrode parts 5B-1, 5B-2, 5B-3, 5B-4) corresponds to a second electrode part of the present invention.
  • FIG. 13 is a plan view of a wiring board used in the photoelectric conversion device 10C shown in FIG.
  • the wiring board 20C is obtained by replacing the wiring patterns 7 and 8 of the wiring board 20 shown in FIG. 3 with the wiring patterns 7B and 8B, and the other parts are the same as the wiring board 20.
  • Wiring pattern 7B includes wiring member 71B.
  • the wiring member 71B has a constant width (length in the x-axis direction), and has a zigzag planar shape in the y-axis direction.
  • the wiring member 71B includes wiring portions 71B-1, 71B-2, 71B-3, and 71B-4.
  • the wiring portions 71B-1 and 71B-4 are disposed at both ends in the y-axis direction of the wiring member 71B.
  • the wiring portions 71B-1 and 71B-3 are arranged at positions deviated in the positive direction of the x axis from the wiring portions 71B-2 and 71B-4.
  • the wiring portions 71B-2 and 71B-3 are alternately arranged in the y-axis direction.
  • the wiring member 71B is made of the same material as the wiring member 71 described above.
  • the wiring members 71B (wiring parts 71B-1, 71B-2, 71B-3, and 71B-4) correspond to the first wiring part of the present invention.
  • the wiring pattern 8B includes a wiring member 81B.
  • the wiring member 81B has a constant width (length in the x-axis direction), and has a zigzag planar shape in the y-axis direction.
  • the wiring member 81B includes wiring portions 81B-1, 81B-2, 81B-3, and 81B-4.
  • the wiring portions 81B-1 and 81B-4 are disposed at both ends in the y-axis direction of the wiring member 81B.
  • Wiring portions 81B-1 and 81B-3 are arranged at positions deviated in the positive direction of the x-axis from wiring portions 81B-2 and 81B-4.
  • the wiring portions 81B-2 and 81B-3 are alternately arranged in the y-axis direction.
  • the wiring member 81B is made of the same material as the wiring member 81 described above.
  • the wiring member 81B (wiring parts 81B-1, 81B-2, 81B-3, 81B-4) corresponds to a second wiring part of the present invention.
  • FIG. 14 illustrates the relationship between the positions of the electrodes 4A and 5B and the wiring members 71B and 81B in the wiring substrate-including photoelectric conversion device 30C in which the photoelectric conversion device 10C shown in FIG. 12 is disposed on the wiring substrate 20C shown in FIG. It is a top view for doing.
  • the wiring member 71B is disposed on the p-type diffusion layer 11, and the wiring member 81B is disposed on the n-type diffusion layer 12. Then, a part of both sides in the x-axis direction of the wiring member 81 B is disposed on the p-type diffusion layer 11.
  • the electrode 4A is disposed at the center of the wiring member 71B in the width direction (the width direction of the p-type diffusion layer 11).
  • the electrode 5B is disposed at the central portion in the width direction (the width direction of the n-type diffusion layer 12) of the wiring member 81B.
  • Wiring member 71B is electrically connected to electrode 4A, and wiring member 81B is electrically connected to electrode 5B.
  • FIG. 15 is a plan view of another wiring board used in the photoelectric conversion device 10B shown in FIG.
  • the wiring board 20D is obtained by replacing the wiring patterns 7 and 8 of the wiring board 20 shown in FIG. 3 with the wiring patterns 7C and 8C, and the other parts are the same as the wiring board 20.
  • the wiring pattern 7C includes a wiring member 71C.
  • the wiring member 71C has a rectangular planar shape.
  • the wiring member 71C is made of the same material as the wiring member 71 described above.
  • the wiring pattern 8C includes a wiring member 81C.
  • the wiring member 81C has a rectangular planar shape.
  • the wiring member 81C has a smaller width than the wiring member 71C.
  • the wiring member 81C is made of the same material as the wiring member 81 described above.
  • FIG. 16 illustrates the relationship between the positions of the electrodes 4 and 5A and the wiring members 71C and 81C in the wiring substrate-including photoelectric conversion device 30D in which the photoelectric conversion device 10B shown in FIG. 10 is disposed on the wiring substrate 20D shown in FIG. It is a top view for doing.
  • wiring member 71C is arranged on p-type diffusion layer 11 along the y-axis direction (length direction of p-type diffusion layer 11), and wiring member 81C is arranged in the y-axis direction (n-type). It is disposed on the n-type diffusion layer 12 along the length direction of the diffusion layer 12). Then, parts of both sides in the x-axis direction of the wiring member 81 ⁇ / b> C are disposed on the p-type diffusion layer 11.
  • the island-like electrodes 41 and 42 of the electrode 4 are arranged along the y-axis direction (the length direction of the p-type diffusion layer 11) at the central portion of the wiring member 71C in the x-axis direction (the width direction of the p-type diffusion layer 11). Arranged in a zigzag.
  • the electrode 5A is arranged in a straight line along the y-axis direction (the length direction of the n-type diffusion layer 12) at the central portion of the wiring member 81C in the x-axis direction (the width direction of the n-type diffusion layer 12).
  • each of the island-like electrodes 41 and 42 of the electrodes 4 has a width of 100 ⁇ m (length in the x-axis direction), for example, and the electrode 5A has a width of 100 ⁇ m (for example length in the x-axis direction).
  • the wiring member 71C is electrically connected to the island-shaped electrodes 41 and 42, and the wiring member 81C is electrically connected to the electrode 5A.
  • FIG. 17 is a plan view of still another photoelectric conversion device 10E according to the first embodiment.
  • FIG. 17 is a plan view of the photoelectric conversion device 10E viewed from the side opposite to the light incident side.
  • the photoelectric conversion device according to the first embodiment may be a photoelectric conversion device 10E shown in FIG. Referring to FIG. 17, photoelectric conversion device 10E is obtained by replacing electrodes 4 and 5 of photoelectric conversion device 10 shown in FIGS. 1 and 2 with electrodes 4E and 5E, respectively, and the others are photoelectric conversion device 10 and It is the same.
  • the electrode 4E includes a plurality of island electrodes 41E and a plurality of island electrodes 42E.
  • the distance between the island electrode 41E and the island electrode 42E in the x axis direction is greater than the distance between the island electrode 41 and the island electrode 42 in the x axis direction. It is arranged to be wide.
  • the interval between the x-axis direction of the island-shaped electrode 41E and the island-shaped electrode 42E is, for example, in the following tau h more 2 ⁇ ⁇ h.
  • the electrode 5E includes a plurality of island electrodes 51E and a plurality of island electrodes 52E.
  • the distance between the island electrode 51E and the island electrode 52E in the x axis direction is greater than the distance between the island electrode 51 and the island electrode 52 in the x axis direction. It is arranged to be wide.
  • the interval between the x-axis direction of the island-shaped electrode 51E and the island-shaped electrode 52E is, for example, in the following tau h more 2 ⁇ ⁇ h.
  • the other descriptions of the plurality of island electrodes 41E and the plurality of island electrodes 42E are the same as the descriptions of the plurality of island electrodes 41 and the plurality of island electrodes 42, and the plurality of island electrodes 51E and the plurality of island electrodes 42E.
  • the other description of the island electrode 52E is the same as the description of the plurality of island electrodes 51 and the plurality of island electrodes 52.
  • FIG. 18 is a plan view of a wiring board used in the photoelectric conversion device 10E shown in FIG.
  • the wiring substrate 20E is obtained by replacing the wiring patterns 7 and 8 of the wiring substrate 20 shown in FIG. 3 with wiring patterns 7E and 8E, respectively, and the other parts are the same as the wiring substrate 20.
  • the wiring patterns 7E and 8E are disposed on the insulating substrate 6.
  • the wiring pattern 7E includes a plurality of wiring members 71E and a plurality of wiring members 72E.
  • Each of the plurality of wiring members 71E and the plurality of wiring members 72E has a rectangular planar shape.
  • the plurality of wiring members 71E are arranged at predetermined intervals in the y-axis direction while shifting the arrangement positions by a predetermined amount in the positive direction of the x-axis.
  • the plurality of wiring members 72E are arranged at predetermined intervals in the y-axis direction while shifting the arrangement positions by a predetermined amount in the negative direction of the x-axis.
  • the wiring member 71E contacts the wiring member 72E at both ends in the y-axis direction.
  • the wiring pattern 7E has a structure in which the plurality of wiring members 71E and the plurality of wiring members 72E are arranged in a zigzag shape in the y-axis direction.
  • the wiring members 71E and 72E correspond to the first wiring portion of the present invention.
  • the contact width b1 is wider than the contact width a1 of the contact region between the wiring member 71E and the wiring member 72E on the other end side (lowermost side in the drawing of FIG. 18) of the wiring members 71E and 72E in the y-axis direction. More specifically, the contact width between the adjacent wiring members 71E and 72E gradually widens in the current collection direction of the carriers (holes). Therefore, the resistance loss of the wiring when collecting carriers (holes) can be reduced.
  • the wiring pattern 8E includes a plurality of wiring members 81E and a plurality of wiring members 82E.
  • Each of the plurality of wiring members 81E and the plurality of wiring members 82E has a rectangular planar shape.
  • the plurality of wiring members 81E are arranged at predetermined intervals in the y-axis direction while shifting the arrangement positions by a predetermined amount in the negative direction of the x-axis.
  • the plurality of wiring members 82E are arranged at predetermined intervals in the y-axis direction while shifting the arrangement positions by a predetermined amount in the positive direction of the x-axis.
  • the wiring member 81E contacts the wiring member 82E at both ends in the y-axis direction.
  • the wiring pattern 8E has a structure in which the plurality of wiring members 81E and the plurality of wiring members 82E are arranged in a zigzag shape in the y-axis direction.
  • the wiring members 81E and 82E correspond to the second wiring portion of the present invention.
  • the contact width b2 is wider than the contact width a2 of the contact region between the wiring member 81E and the wiring member 82E on the other end side (the top side in the drawing of FIG. 18) of the wiring members 81E and 72E in the y-axis direction. More specifically, the contact width between the adjacent wiring members 81E and 82E gradually widens in the current collection direction of the carriers (electrons). Accordingly, the resistance loss of the wiring when collecting carriers (electrons) can be reduced.
  • Each of the wiring members 71E, 72E, 81E and 82E is made of the same material as the wiring members 71, 72, 81 and 82, and has the same film thickness as the wiring members 71, 72, 81 and 82.
  • FIG. 19 illustrates the relationship between the positions of the electrodes 4E and 5E and the wiring members 7E and 8E in the wiring substrate-including photoelectric conversion device 30E in which the photoelectric conversion device 10E shown in FIG. 17 is disposed on the wiring substrate 20E shown in FIG. It is a top view for doing.
  • the island-shaped electrode 41E of the electrode 4E is disposed at a position deviated from the wiring member 71E in the negative direction of the x-axis in the negative direction of the y-axis.
  • the island-like electrode 42E of the electrode 4E is disposed at a position deviated from the wiring member 72E in the positive direction of the x-axis in the negative direction of the y-axis.
  • the island-like electrode 41E is not in contact with the adjacent island-like electrode 42E in the y-axis direction (the length direction of the p-type diffusion layer 11), and is an island-like electrode in the x-axis direction (the width direction of the p-type diffusion layer 11) 42E and a predetermined distance from each other.
  • the island-shaped electrode 51E of the electrode 5E is disposed at a position deviated from the wiring member 81E in the positive direction of the x-axis in the negative direction of the y-axis.
  • the island-like electrode 52E of the electrode 5E is disposed at a position deviated from the wiring member 82E in the negative direction of the x-axis in the negative direction of the y-axis.
  • the island-like electrode 51E is not in contact with the adjacent island-like electrode 52E in the y-axis direction (the length direction of the n-type diffusion layer 12), and is an island-like electrode in the x-axis direction (the width direction of the n-type diffusion layer 12) It is disposed at a predetermined distance from 52E.
  • the wiring members 71E and 72E are electrically connected to the island electrodes 41E and 42E, respectively, and the wiring members 81E and 82E are electrically connected to the island electrodes 51E and 52E, respectively.
  • the photoelectric conversion device according to the first embodiment may be the above-described photoelectric conversion devices 10, 10B, 10C, and 10E alone, and the photoelectric conversion devices 10, 10B, 10C, and 10E, and the wiring substrates 20, 20A, and 20C described above. , 20D, or 20E.
  • the embodiment of the present invention is not limited to this, and the wiring board in the embodiment of the present invention is not limited to p-type diffusion.
  • the wiring members disposed in the region of the layer 11 and the wiring members disposed in the region of the n-type diffusion layer 12 are p-type diffusion layers 11. It suffices to be disposed in a zigzag shape in the longitudinal direction.
  • the electrode 4 is composed of island electrodes 41 and 42
  • the electrode 5 is composed of island electrodes 51 and 52.
  • the island-like electrodes 41 and 42 and the island-like electrodes 51 and 52 are disposed at different positions in the x-axis direction. As a result, the probability that the carriers generated in the region of the p-type diffusion layer 11 and the region of the n-type diffusion layer 12 can be collected to the electrode is improved, and the current collection efficiency is improved.
  • the electrode 4 is formed of island-like electrodes 41 and 42.
  • the island electrodes 41 and 42 are disposed at different positions in the x-axis direction. As a result, the probability that the carriers generated at least in the region of the p-type diffusion layer 11 can be collected to the electrode is improved, and the current collection efficiency is improved.
  • the electrodes 4A are arranged in a zigzag manner in the longitudinal direction of the p-type diffusion layer 11, and the electrodes 5B are arranged in a zigzag manner in the longitudinal direction of the n-type diffusion layer 12.
  • the wiring (wiring pattern 7B) disposed in the region of the p-type diffusion layer 11 and the wiring (wiring pattern 8B) disposed in the region of the n-type diffusion layer 12 are both Similarly to the electrodes 4A and 5B, they are arranged in a zigzag in the y-axis direction. As a result, the current collection efficiency is improved without narrowing the distance between the wiring 7B and the wiring 8B. Therefore, a short circuit between the wiring (wiring pattern 7B) and the wiring (wiring pattern 8B) can be prevented to improve the characteristics of the photoelectric conversion device 30C with wiring substrate.
  • the contact width of the adjacent wiring members 71E and 72E and the contact width of the adjacent wiring members 81E and 82E are gradually wider in the current collection direction of the carrier. It is possible to reduce resistance loss when collecting carriers and to improve collection efficiency. As a result, the output of the wiring substrate and photoelectric conversion device 30E can be improved.
  • the width of the electrode in contact with the p-type diffusion layer 11 and the n-type diffusion layer 12 may be increased.
  • the width of the electrode needs to be increased accordingly.
  • the distance between the wiring arranged in the region of the p-type diffusion layer 11 and the wiring arranged in the region of the n-type diffusion layer 12 becomes narrow and conductive dust adheres between the two It becomes easy to occur.
  • the wiring (wiring pattern 7B) and the wiring (wiring pattern 8B) are improved.
  • the semiconductor substrate 1 is an n-type single crystal silicon substrate, but not limited to this in the first embodiment, the semiconductor substrate 1 may be an n-type polycrystalline silicon substrate, p It may be a single crystal silicon substrate or a p-type polycrystalline silicon substrate.
  • the width of the n-type diffusion layer 12 is set to be wider than the width of the p-type diffusion layer 11. Accordingly, the wiring patterns 7, 7A, 7B, 7C in the wiring patterns 7, 8; 7A, 8A; 7B, 8B; 7C, 8C; 7E, 8E of the wiring boards 20, 20A, 20C, 20D, 20E described above. , 7E and the wiring patterns 8, 8A, 8B, 8C, 8E.
  • the electrode 4 may be island electrodes 41 and 42, and the electrode 5 may be formed in a linear shape.
  • the electrodes 4 and 5 at least the electrode 4 may be an island-shaped electrode arranged in a zigzag in the longitudinal direction of the p-type diffusion layer 11.
  • FIG. 20 is a plan view of the photoelectric conversion device according to the second embodiment.
  • FIG. 21 is a cross-sectional view of the photoelectric conversion device between the lines XXI and XXI shown in FIG.
  • FIG. 20 is a plan view of the photoelectric conversion device as viewed from the side opposite to the light incident side. Also, in FIG. 20 and FIG. 21, the x-axis, y-axis and z-axis are defined.
  • the photoelectric conversion device 100 includes a semiconductor substrate 101, an antireflective film 102, a passivation film 103, a p-type amorphous semiconductor layer 104, and an n-type non-semiconductor.
  • An amorphous semiconductor layer 105, a protective film 106, and electrodes 107 and 108 are provided.
  • the semiconductor substrate 101 is made of, for example, an n-type single crystal silicon substrate and has a thickness of 100 to 200 ⁇ m.
  • the semiconductor substrate 101 has, for example, a plane orientation of (100) and a specific resistance of 1 to 10 ⁇ cm.
  • the semiconductor substrate 101 has a texture structure on the surface on the light incident side.
  • the antireflective film 102 is disposed on the surface of the semiconductor substrate 101 on the light incident side in contact with the semiconductor substrate 101.
  • the antireflective film 102 is made of, for example, a laminated structure of silicon oxide and silicon nitride. In this case, silicon oxide is disposed in contact with the semiconductor substrate 101, and silicon nitride is disposed on the silicon oxide in contact with the silicon oxide.
  • the film thickness of the antireflective film 102 is, for example, 50 to 100 nm.
  • the passivation film 103 is disposed in contact with the surface of the semiconductor substrate 101 opposite to the light incident surface.
  • the passivation film 103 is made of, for example, any of i-type amorphous silicon, i-type amorphous silicon carbide, i-type amorphous silicon nitride, i-type amorphous silicon oxynitride and i-type amorphous silicon oxide.
  • the passivation film 103 has a film thickness of, for example, 10 to 30 nm.
  • the p-type amorphous semiconductor layer 104 is disposed on the passivation film 103 in contact with the passivation film 103.
  • the p-type amorphous semiconductor layer 104 is made of, for example, any of p-type amorphous silicon, p-type amorphous silicon carbide, p-type amorphous silicon nitride, p-type amorphous silicon oxynitride and p-type amorphous silicon oxide.
  • the p-type amorphous semiconductor layer 104 has a film thickness of, for example, 10 to 30 nm.
  • the n-type amorphous semiconductor layer 105 is disposed on the passivation film 103 in contact with the passivation film 103.
  • the n-type amorphous semiconductor layer 105 may be in contact with the p-type amorphous semiconductor layer 104 in the width direction (x-axis direction) of the n-type amorphous semiconductor layer 105. It may be disposed at a predetermined distance from the quality semiconductor layer 104.
  • the n-type amorphous semiconductor layer 105 is made of, for example, any of n-type amorphous silicon, n-type amorphous silicon carbide, n-type amorphous silicon nitride, n-type amorphous silicon oxynitride and n-type amorphous silicon oxide.
  • the n-type amorphous semiconductor layer 105 has a film thickness of, for example, 10 to 30 nm.
  • the protective film 106 is disposed to cover the p-type amorphous semiconductor layer 104 and the n-type amorphous semiconductor layer 105.
  • the protective film 106 is also in contact with the passivation film 103.
  • the protective film 106 is made of, for example, silicon nitride and has a thickness of 50 to 200 nm.
  • the electrode 107 includes a plurality of island electrodes 1071 and a plurality of island electrodes 1072.
  • the plurality of island electrodes 1071 and the plurality of island electrodes 1072 are arranged in the same manner as the plurality of island electrodes 41 and the plurality of island electrodes 42 described above.
  • the electrode 108 includes a plurality of island electrodes 1081 and a plurality of island electrodes 1082.
  • the plurality of island electrodes 1081 and the plurality of island electrodes 1082 are arranged in the same manner as the plurality of island electrodes 51 and the plurality of island electrodes 52 described above.
  • Each of the plurality of island electrodes 1071 and 1072 is disposed so as to penetrate through the protective film 106 and be in contact with the p-type amorphous semiconductor layer 104. As a result, each of the plurality of island-like electrodes 1071 and 1072 is electrically connected to the p-type amorphous semiconductor layer 104.
  • Each of the plurality of island-shaped electrodes 1081 and 1082 is disposed so as to penetrate the protective film 106 and be in contact with the n-type amorphous semiconductor layer 105. As a result, each of the plurality of island-like electrodes 1081 and 1082 is electrically connected to the n-type amorphous semiconductor layer 105.
  • Each of the plurality of island-like electrodes 1071 and 1072 and the plurality of island-like electrodes 1081 and 1082 is made of the same material as the island-like electrodes 41, 42, 51 and 52 described above. Have the same thickness.
  • 22 to 24 are first to third process diagrams showing manufacturing steps of the photoelectric conversion device 100 shown in FIGS. 20 and 21, respectively.
  • steps (a) to (d) in FIG. 6 when manufacture of photoelectric conversion device 100 is started, the same steps as steps (a) to (d) in FIG. 6 are sequentially performed (steps (a) to (d in FIG. 22) )).
  • passivation film 3 is formed by depositing i-type amorphous silicon on the surface of semiconductor substrate 101 opposite to the light incident surface by plasma CVD (Chemical Vapor Deposition) method. (Step (e) in FIG. 22).
  • a silane (SiH 4 ) gas is used as a material gas, and a 13.56 MHz high frequency power is applied to the parallel plate type electrode to deposit i-type amorphous silicon under reduced pressure.
  • step (e) of FIG. 22 mask 40 is disposed on passivation film 103 (step (f) of FIG. 23). Then, a p-type amorphous semiconductor layer 104 is formed on the passivation film 103 by depositing p-type amorphous silicon on the passivation film 103 by plasma CVD (step (g) in FIG. 23). More specifically, using SiH 4 gas and diborane (B 2 H 6 ) gas as material gases, 13.56 MHz high frequency power is applied to the parallel plate type electrode, and p-type amorphous silicon is deposited under reduced pressure.
  • SiH 4 gas and diborane (B 2 H 6 ) gas As material gases, 13.56 MHz high frequency power is applied to the parallel plate type electrode, and p-type amorphous silicon is deposited under reduced pressure.
  • the mask 50 is disposed on the p-type amorphous semiconductor layer 104 (step (h) in FIG. 23).
  • an n-type amorphous semiconductor layer 105 is formed on the passivation film 103 by depositing n-type amorphous silicon on the passivation film 103 by plasma CVD (step (i) in FIG. 23). More specifically, a SiH 4 gas and a phosphine (PH 3 ) gas are used as material gases, 13.56 MHz high frequency power is applied to the parallel plate type electrode, and n-type amorphous silicon is deposited under reduced pressure.
  • a SiH 4 gas and a phosphine (PH 3 ) gas are used as material gases, 13.56 MHz high frequency power is applied to the parallel plate type electrode, and n-type amorphous silicon is deposited under reduced pressure.
  • a protective film 106 is formed by depositing silicon nitride on p-type amorphous semiconductor layer 104 and n-type amorphous semiconductor layer 105 by plasma CVD.
  • SiH 4 gas and ammonia (NH 3 ) gas are used as material gases, 13.56 MHz high frequency power is applied to the parallel plate type electrode, and silicon nitride is deposited under reduced pressure.
  • a resist pattern is formed on the protective film 106 by photolithography, and the protective film 106 is etched using the formed resist pattern as a mask to form the through holes 35 and 36 (FIG. 24). Step (k)).
  • step (l) in FIG. 24 silver is formed on the entire back surface of the semiconductor substrate 101, and a part of the formed silver is etched using a resist pattern formed by photolithography as a mask to form island electrodes 1071, 1072, 1081 and 1082. Form.
  • the photoelectric conversion device 100 is completed (step (l) in FIG. 24).
  • any one of the wiring boards 20, 20A, 20B, 20C, 20D, and 20E described above is used.
  • the wiring patterns 7, 7A, 7B, 7C, 7D, 7E of the wiring boards 20, 20A, 20B, 20C, 20D, 20E are electrically connected to the electrodes 107, and the wiring patterns 8, 8A, 8B, 8C, 8D. 8E are electrically connected to the electrode 108.
  • the semiconductor substrate 101 is an n-type single crystal silicon substrate, but not limited to this in the second embodiment, the semiconductor substrate 101 may be an n-type polycrystalline silicon substrate, p It may be a single crystal silicon substrate or a p-type polycrystalline silicon substrate.
  • the width of the n-type amorphous semiconductor layer 105 is set to be wider than the width of the p-type amorphous semiconductor layer 104 Be done. Accordingly, the wiring patterns 7, 7A, 7B, 7C in the wiring patterns 7, 8; 7A, 8A; 7B, 8B; 7C, 8C; 7E, 8E of the wiring boards 20, 20A, 20C, 20D, 20E described above. , 7E and the wiring patterns 8, 8A, 8B, 8C, 8E.
  • the electrode 107 is formed of island electrodes 1071 and 1072 and the electrode 108 is formed of island electrodes 1081 and 1082, the embodiment is not limited thereto.
  • the electrode 107 may be formed of island-like electrodes 1071 and 1072 and the electrode 108 may be formed in a linear shape.
  • at least the electrode 107 of the electrodes 107 and 108 is a p-type amorphous semiconductor layer 104. What is necessary is just to consist of island-like electrodes arranged in a zigzag shape in the longitudinal direction.
  • the photoelectric conversion device according to the second embodiment may be the above-described photoelectric conversion device 100 alone or may include the photoelectric conversion device 100 and any of the wiring boards 20, 20A, 20C, 20D, and 20E described above. Good.
  • the n-type diffusion layer 12 and the n-type amorphous semiconductor layer 105 constitute a “first semiconductor layer”.
  • the p-type diffusion layer 11 and the p-type amorphous semiconductor layer 104 constitute a “second semiconductor layer”.
  • the present invention is applied to a photoelectric conversion device.

Abstract

光電変換装置（１０）は、第１の導電型を有する半導体基板と、半導体基板の一方の面上に配置され、第１の導電型を有する第１の半導体層と、半導体基板の一方の面上に配置され、第１の導電型と反対の第２の導電型を有する第２の半導体層と、第１の半導体層と電気的に接続された第１の電極と、第２の半導体層と電気的に接続された第２の電極とを備え、第１の半導体層１２および第２の半導体層は、半導体基板の一方の面の平面視において第１の方向に長い形状を有し、第２の半導体層は、第１の方向に直交する幅方向において、第１の半導体層の配置位置と異なる位置に配置され、第１および第２の電極のうち、少なくとも第２の電極は、複数の第一電極部を有し、第１の方向において隣り合う第一電極部は、幅方向において異なる位置に配置される。

Description

光電変換装置
　本発明は、光電変換装置に関する。
　従来、配線シート付き太陽電池セルが知られている（特開２０１６－８２１０９号公報）。この太陽電池セルは、第１導電型不純物が拡散して形成された第１導電型不純物領域と第２導電型不純物が拡散して形成された第２導電型不純物領域とが所定の間隔を空けて交互に形成された半導体基板と、半導体基板の第１導電型不純物領域および第２導電型不純物領域上に形成されたパッシベーション膜と、パッシベーション膜に設けられたコンタクトホールを通して第１導電型不純物領域に接する第１導電型用電極を構成する第１導電型用電極ラインと、パッシベーション膜に設けられたコンタクトホールを通して第２導電型不純物領域に接する第２導電型用電極を構成する第２導電型用電極ラインとを備える。
　そして、第１導電型用電極ラインおよび第２導電型用電極ラインは、それぞれ、第１導電型不純物領域および第２導電型不純物領域の長さ方向において、直線形状の平面形状を有する。
　しかし、特開２０１６－８２１０９号公報に記載の太陽電池セルにおいては、拡散層幅方向の中央に電極を形成する必要があり、キャリアを集電するまでにキャリアの再結合ロスが生じ、集電効率が低下するという問題がある。
　そこで、この発明の実施の形態によれば、特性を向上可能な光電変換装置を提供する。
　（構成１）
　この発明の実施の形態によれば、光電変換装置は、半導体基板と、第１の半導体層と、第２の半導体層と、第１の電極と、第２の電極とを備える。半導体基板は、第１の導電型を有する。第１の半導体層は、半導体基板の一方の面上に配置され、第１の導電型を有する。第２の半導体層は、半導体基板の一方の面上に配置され、第１の導電型と反対の第２の導電型を有する。第１の電極は、第１の半導体層と電気的に接続される。第２の電極は、第２の半導体層と電気的に接続される。そして、第１の半導体層および第２の半導体層は、半導体基板の一方の面の平面視において第１の方向に長い形状を有する。第２の半導体層は、第１の方向に直交する幅方向において、第１の半導体層の配置位置と異なる位置に配置される。第１および第２の電極のうち、少なくとも第２の電極は、複数の第一電極部を有し、第１の方向において隣り合う第一電極部は、幅方向において異なる位置に配置される。
　（構成２）
　構成１において、複数の第一電極部は、複数の第一島状電極を含む。複数の第一島状電極は、複数の第１の島状電極と、複数の第２の島状電極とを含む。複数の第１の島状電極は、第２の半導体層の幅方向の一方端側において第２の半導体層の長さ方向に沿って所定の間隔で配置される。複数の第２の島状電極は、第２の半導体層の幅方向の他方端側において第２の半導体層の長さ方向に沿って所定の間隔で配置される。複数の第１の島状電極と複数の第２の島状電極とを第２の半導体層の長さ方向に一列に配列した場合、複数の第１の島状電極は、複数の第２の島状電極と交互に配置される。
　（構成３）
　構成１または構成２において、第１の電極は、複数の第二電極部を有し、第１の方向において隣り合う第二電極部は、幅方向において異なる位置に配置されている。
　（構成４）
　構成３において、複数の第二電極部は、複数の第二島状電極を含む。複数の第二島状電極は、複数の第３の島状電極と、複数の第４の島状電極とを含む。複数の第３の島状電極は、第１の半導体層の幅方向の一方端側において第１の半導体層の長さ方向に沿って所定の間隔で配置される。複数の第４の島状電極は、第１の半導体層の幅方向の他方端側において第１の半導体層の長さ方向に沿って所定の間隔で配置される。そして、複数の第３の島状電極と複数の第４の島状電極とを第１の半導体層の長さ方向に一列に配列した場合、複数の第３の島状電極は、複数の第４の島状電極と交互に配置される。
　（構成５）
　構成１から構成４のいずれかにおいて、光電変換装置は、第１および第２の配線部材を更に備える。第１の配線部材は、第１の電極と電気的に接続される。第２の配線部材は、第２の電極と電気的に接続される。そして、第１および第２の配線部材のうち、少なくとも第２の配線部材は、複数の第一配線部を有し、第１の方向において隣接する第一配線部は、幅方向において異なる位置に配置されている。
　（構成６）
　構成５において、第１の方向において隣接する第一配線部の接触幅は、キャリアの集電方向に向かうに従って広くなっている。
　（構成７）
　構成５または構成６において、第１の配線部材は、複数の第二配線部を有し、第１の方向において隣接する第二配線部は、幅方向において異なる位置に配置されている。
　（構成８）
　構成７において、第１の方向において隣接する第二配線部の接触幅は、キャリアの集電方向に向かうに従って広くなっている。
　（構成９）
　構成１から構成８のいずれかにおいて、第１の半導体層は、第１導電型のドーパントが拡散された第１導電型拡散層である。第２の半導体層は、第２導電型のドーパントが拡散された第２導電型拡散層である。
　（構成１０）
　構成１から構成８のいずれかにおいて、第１の半導体層は記第１導電型を有する第１の非晶質半導体層である。第２の半導体層は、第２導電型を有する第２の非晶質半導体層である。
　光電変換装置の特性を向上できる。
この発明の実施の形態１による光電変換装置の平面図である。 図１に示す線ＩＩ－ＩＩ間における光電変換装置の断面図である。 配線基板の平面図である。 図３に示す配線基板２０上に図１に示す光電変換装置１０を配置した配線基板付き光電変換装置３０における電極４，５と配線部材７１，８１との配置位置の関係を説明するための平面図である。 図３および図４に示す配線部材７１，７２，８１，８２の各部の寸法を示す図である。 図１および図２に示す光電変換装置の製造工程を示す第１の工程図である。 図１および図２に示す光電変換装置の製造工程を示す第２の工程図である。 別の配線基板の平面図である。 図８に示す配線基板２０Ａ上に図１に示す光電変換装置１０を配置した配線基板付き光電変換装置３０Ａにおける電極４，５と配線部材７Ａ，８Ａとの配置位置の関係を説明するための平面図である。 実施の形態１による別の光電変換装置の平面図である。 図８に示す配線基板２０Ａ上に図１０に示す光電変換装置１０Ｂを配置した配線基板付き光電変換装置３０Ｂにおける電極４，５Ａと配線部材７１，７２；８１，８２との配置位置の関係を説明するための平面図である。 実施の形態１による更に別の光電変換装置の平面図である。 図１２に示す光電変換装置に用いられる配線基板の平面図である。 図１３に示す配線基板２０Ｃ上に図１２に示す光電変換装置１０Ｃを配置した配線基板付き光電変換装置３０Ｃにおける電極４Ａ，５Ｂと配線部材７１Ｂ，８１Ｂとの配置位置の関係を説明するための平面図である。 図１０に示す光電変換装置に用いられる別の配線基板の平面図である。 図１５に示す配線基板２０Ｄ上に図１０に示す光電変換装置１０Ｂを配置した配線基板付き光電変換装置３０Ｄにおける電極４，５Ａと配線部材７１Ｃ，８１Ｃとの配置位置の関係を説明するための平面図である。 実施の形態１による更に別の光電変換装置１０Ｅの平面図である。 図１７に示す光電変換装置に用いられる配線基板の平面図である。 図１８に示す配線基板２０Ｅ上に図１７に示す光電変換装置１０Ｅを配置した配線基板付き光電変換装置３０Ｅにおける電極４Ｅ，５Ｅと配線部材７Ｅ，８Ｅとの配置位置の関係を説明するための平面図である。 実施の形態２による光電変換装置の平面図である。 図２０に示す線ＸＸＩ－ＸＸＩ間における光電変換装置の断面図である。 図２０および図２１に示す光電変換装置の製造工程を示す第１の工程図である。 図２０および図２１に示す光電変換装置の製造工程を示す第２の工程図である。 図２０および図２１に示す光電変換装置の製造工程を示す第３の工程図である。
　本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。
　［実施の形態１］
　図１は、この発明の実施の形態１による光電変換装置の平面図である。なお、図１は、光入射側と反対側から見た光電変換装置の平面図である。図２は、図１に示す線ＩＩ－ＩＩ間における光電変換装置の断面図である。図１および図２においては、ｘ軸、ｙ軸およびｚ軸を規定する。
　図１および図２を参照して、実施の形態１による光電変換装置１０は、半導体基板１と、反射防止膜２と、パッシベーション膜３と、電極４，５とを備える。
　半導体基板１は、例えば、ｎ型単結晶シリコン基板からなり、１００～２００μｍの厚さを有する。また、半導体基板１は、例えば、（１００）の面方位を有し、１～１０Ωｃｍの比抵抗を有する。そして、半導体基板１は、光入射側の表面にテクスチャ構造を有し、光入射側と反対側にｐ型拡散層１１と、ｎ型拡散層１２とを含む。
　ｐ型拡散層１１およびｎ型拡散層１２は、ｘ軸方向（ｐ型拡散層１１またはｎ型拡散層１２の幅方向）において交互に配置される。
　ｐ型拡散層１１は、例えば、ドーパントとしてボロン（Ｂ）を含み、ｎ型拡散層１２は、例えば、ドーパントとしてリン（Ｐ）を含む。ｐ型拡散層１１のボロン濃度は、例えば、１×１０１９ｃｍ－３～１×１０２０ｃｍ－３であり、ｎ型拡散層１２のリン濃度は、例えば、１×１０１９ｃｍ－３～１×１０２０ｃｍ－３である。ｐ型拡散層１１の幅（ｘ軸方向の長さ）は、例えば、１ｍｍであり、ｎ型拡散層１２の幅（ｘ軸方向の長さ）は、例えば、０．２ｍｍである。
　反射防止膜２は、半導体基板１の光入射側の表面に半導体基板１に接して配置される。反射防止膜２は、例えば、酸化シリコンおよび窒化シリコンの積層構造からなる。この場合、酸化シリコンが半導体基板１に接して配置され、窒化シリコンは、酸化シリコンに接して酸化シリコン上に配置される。反射防止膜２の膜厚は、例えば、５０～１００ｎｍである。
　パッシベーション膜３は、半導体基板１の光入射側の表面と反対側の表面に半導体基板１に接して配置される。
　パッシベーション膜３は、例えば、窒化シリコンからなり、１００～１０００ｎｍの膜厚を有する。
　電極４は、複数の島状電極４１と、複数の島状電極４２とを含む。複数の島状電極４１および複数の島状電極４２は、ｘ軸方向（ｐ型拡散層１１の幅方向）において所定の間隔で配置される。ｘ軸方向における複数の島状電極４１と複数の島状電極４２との間隔は、正孔のライフタイムをτｈとした場合、例えば、τｈ以上２×τｈ以下に設定される。
　複数の島状電極４１は、ｐ型拡散層１１の幅方向の一方側においてｐ型拡散層１１の長さ方向に所定の間隔でｐ型拡散層１１上に配置される。複数の島状電極４２は、ｐ型拡散層１１の幅方向の他方側においてｐ型拡散層１１の長さ方向に所定の間隔でｐ型拡散層１１上に配置される。所定の間隔は、例えば、τｈ以上２×τｈ以下に設定される。
　そして、複数の島状電極４１と複数の島状電極４２とをｐ型拡散層１１の長さ方向（ｙ軸方向）に一列に配列した場合、複数の島状電極４１は、複数の島状電極４２と交互に配置される。
　その結果、複数の島状電極４１および複数の島状電極４２は、全体としては、ｐ型拡散層１１の長さ方向（ｙ軸方向）にジグザグ状に配置される。
　電極５は、複数の島状電極５１と、複数の島状電極５２とを含む。複数の島状電極５１および複数の島状電極５２は、ｘ軸方向（ｎ型拡散層１２の幅方向）において所定の間隔で配置される。ｘ軸方向における複数の島状電極５１と複数の島状電極５２との間隔は、電子のライフタイムをτｅとした場合、例えば、τｅ以上２×τｅ以下に設定される。
　複数の島状電極５１は、ｎ型拡散層１２の幅方向の一方側においてｎ型拡散層１２の長さ方向に所定の間隔で配置される。複数の島状電極５２は、ｎ型拡散層１２の幅方向の他方側においてｎ型拡散層１２の長さ方向に所定の間隔で配置される。所定の間隔は、例えば、τｅ以上２×τｅ以下に設定される。
　そして、複数の島状電極５１と複数の島状電極５２とをｎ型拡散層１２の長さ方向（ｙ軸方向）に一列に配列した場合、複数の島状電極５１は、複数の島状電極５２と交互に配置される。
　その結果、複数の島状電極５１および複数の島状電極５２は、全体としては、ｎ型拡散層１２の長さ方向（ｙ軸方向）にジグザグ状に配置される。
　複数の島状電極４１，４２の各々は、パッシベーション膜３を貫通してｐ型拡散層１１に接するように配置される。その結果、複数の島状電極４１，４２の各々は、ｐ型拡散層１１に電気的に接続される。
　複数の島状電極５１，５２の各々は、パッシベーション膜３を貫通してｎ型拡散層１２に接するように配置される。その結果、複数の島状電極５１，５２の各々は、ｎ型拡散層１２に電気的に接続される。
　複数の島状電極４１，４２および複数の島状電極５１，５２の各々は、例えば、銀、銅または銀と銅の合金からなる。
　複数の島状電極４１，４２のｘ軸方向およびｙ軸方向における配置間隔をτｈ以上２×τｈ以下に設定することによって、電極４は、効率良く正孔を集電でき、複数の島状電極５１，５２のｘ軸方向およびｙ軸方向における配置間隔をτｅ以上２×τｅ以下に設定することによって、電極５は、効率良く電子を集電できる。その結果、光電変換装置１０の特性を向上できる。
　図３は、配線基板の平面図である。図３を参照して、配線基板２０は、絶縁性基板６と、配線パターン７，８とを備える。
　配線パターン７，８は、絶縁性基板６上に配置される。配線パターン７は、ｐ型拡散層１１の領域に対向するように配置される配線パターンであり、配線パターン８は、ｎ型拡散層１２の領域に対向するように配置される配線パターンである。
　配線パターン７は、複数の配線部材７１と複数の配線部材７２とを含む。複数の配線部材７１は、ｙ軸方向に所定の間隔で配置される。複数の配線部材７２は、配線部材７１の配置位置をｘ軸方向にずらせた位置において、ｙ軸方向に所定の間隔で配置される。配線部材７１は、ｙ軸方向の両端において配線部材７２に接する。その結果、複数の配線部材７１および複数の配線部材７２は、ｙ軸方向において交互に配置される。従って、配線パターン７は、複数の配線部材７１および複数の配線部材７２をｙ軸方向においてジグザグ状に配置した構造からなる。ここで、配線部材７１，７２は、本発明の第一配線部に相当する。
　配線パターン８は、複数の配線部材８１と複数の配線部材８２とを含む。複数の配線部材８１は、ｙ軸方向に所定の間隔で配置される。複数の配線部材８２は、配線部材８１の配置位置をｘ軸方向にずらせた位置において、ｙ軸方向に所定の間隔で配置される。配線部材８１は、ｙ軸方向の両端において配線部材８２に接する。その結果、複数の配線部材８１および複数の配線部材８２は、ｙ軸方向において交互に配置される。従って、配線パターン８は、複数の配線部材８１および複数の配線部材８２をｙ軸方向においてジグザグ状に配置した構造からなる。ここで、配線部材８１，８２は、本発明の第二配線部に相当する。
　図４は、図３に示す配線基板２０上に図１に示す光電変換装置１０を配置した配線基板付き光電変換装置３０における電極４，５と配線部材７１，８１との配置位置の関係を説明するための平面図である。
　図４を参照して、電極４の島状電極４１は、ｘ軸方向（ｐ型拡散層１１の幅方向）において配線部材７２の中央部に配置され、島状電極４２は、ｘ軸方向（ｐ型拡散層１１の幅方向）において配線部材７１の中央部に配置される。
　電極５の島状電極５１は、ｘ軸方向（ｎ型拡散層１２の幅方向）において配線部材８２の中央部に配置され、島状電極５２は、ｘ軸方向（ｎ型拡散層１２の幅方向）において配線部材８１の中央部に配置される。
　複数の配線部材７１および複数の配線部材７２は、ｐ型拡散層１１上に配置される。複数の配線部材８１および複数の配線部材８２は、ｎ型拡散層１２上に配置される。そして、配線部材８１のｘ軸の正方向の一方端側の一部分は、ｐ型拡散層１１上に配置され、配線部材８２のｘ軸の負方向の一方端側の一部分は、ｐ型拡散層１１上に配置される。
　配線部材７１，７２は、それぞれ、島状電極４１，４２に半田付け等により電気的に接続され、配線部材８１，８２は、それぞれ、島状電極５１，５２に半田付け等により電気的に接続される。光電変換装置１０と配線基板２０は、半田付けされた部分以外で絶縁性樹脂接着剤により接着される。
　図５は、図３および図４に示す配線部材７１，７２，８１，８２の各部の寸法を示す図である。図５を参照して、配線部材７１，７２，８１，８２の各々は、ｙ軸方向（ｐ型拡散層１１またはｎ型拡散層１２の長さ方向）において、長さＡを有する。長さＡは、例えば、５０～５００μｍである。そして、長さＡは、典型的には、１００μｍである。
　ｘ軸方向（ｐ型拡散層１１またはｎ型拡散層１２の幅方向）における２つの配線部材７１，７２（または２つの配線部材８１，８２）の配置領域の幅Ｂは、例えば、３００～１０００μｍである。そして、幅Ｂは、典型的には、５００μｍである。幅Ｂを大きくすることによって、配線における抵抗損失を小さくすることができる。
　ｙ軸方向（ｐ型拡散層１１またはｎ型拡散層１２の長さ方向）において隣接する２つの配線部材７１，７２において、一方の配線部材７１の他方の配線部材７２からのｘ軸方向（ｐ型拡散層１１またはｎ型拡散層１２の幅方向）におけるずれ量Ｃは、例えば、５～２００μｍである。そして、ずれ量Ｃは、典型的には、５０μｍである。ｙ軸方向（ｐ型拡散層１１またはｎ型拡散層１２の長さ方向）において隣接する２つの配線部材８１，８２についても同様である。
　隣接する配線部材７２と配線部材８２との間隔Ｄは、例えば、５０μｍ以上である。そして、間隔Ｄは、典型的には、１００μｍである。
　絶縁性基板６は、例えば、ポリエステルやポリエチレンナフタレートからなり、１００μｍ程度の膜厚を有する。配線部材７１，７２，８１，８２の各々は、例えば、銅またはその酸化物または化合物からなり、例えば、３０μｍ程度の膜厚を有する。
　長さＡ、幅Ｂ、ずれ量Ｃおよび間隔Ｄの設計について説明する。長さＡの最小設計値は、電極と配線基板の形成精度に律則される。幅Ｂの最小設計値は、電極と配線基板とのアライメント精度に律則される。つまり、電極が配線基板からはみ出さないようにする必要がある。ずれ量Ｃの最大設計値は、電極が拡散層からはみ出さないようにする必要がある。つまり、ずれ量Ｃの最大設計値は、細線の拡散層に依存する。間隔Ｄの最小設計値は、配線基板の形成精度に律則される。
　図６および図７は、それぞれ、図１および図２に示す光電変換装置１０の製造工程を示す第１および第２の工程図である。
　図６を参照して、光電変換装置１０の製造が開始されると、半導体基板１’を準備する（図６の工程（ａ））。なお、半導体基板１’は、半導体基板１と同じ面方位、比抵抗、導電型および厚さを有する。
　そして、半導体基板１’の一方の面に保護膜３０を形成する（図６の工程（ｂ））。保護膜３０は、例えば、酸化シリコンおよび窒化シリコンからなり、例えば、スパッタリングによって形成される。
　その後、保護膜３０が形成された半導体基板１’をＮａＯＨおよびＫＯＨ等のアルカリ溶液（例えば、ＫＯＨ：１～５ｗｔ％、イソプロピルアルコール：１～１０ｗｔ％の水溶液）を用いてエッチングする。これによって、保護膜３０が形成された半導体基板１’の面と反対側の表面が異方性エッチングされ、ピラミッド形状のテクスチャ構造が形成される。そして、保護膜３０を除去することによって半導体基板１が得られる（図６の工程（ｃ）参照）。
　引き続いて、半導体基板１のテクスチャ構造が形成された表面に反射防止膜２を形成する（図６の工程（ｄ））。より具体的には、例えば、スパッタリング法によって、酸化シリコンおよび窒化シリコンを半導体基板１上に順次堆積することによって反射防止膜２を形成する。
　そして、半導体基板１のテクスチャ構造が形成された面と反対側の表面に、ＢＳＧ（Boron Silicate Glass）膜３１およびＰＳＧ（Phosphorus Silicate Glass）膜３２を形成する（図６の工程（ｅ））。この場合、ＢＳＧ膜３１およびＰＳＧ膜３２の膜厚は、例えば、３００～１０００ｎｍである。
　その後、ＢＳＧ膜３１およびＰＳＧ膜３２を８５０～９００℃で熱処理することによって、ＢＳＧ膜３１およびＰＳＧ膜３２からそれぞれボロン（Ｂ）およびリン（Ｐ）を半導体基板１へ拡散させ、残ったＢＳＧ膜３１およびＰＳＧ膜３２をフッ化水素水溶液によって除去する。これによって、ｐ型拡散層１１およびｎ型拡散層１２が半導体基板１の裏面側に形成される（図７の工程（ｆ））。
　引き続いて、例えば、スパッタリング法によって、窒化シリコンを半導体基板１の裏面に形成することによってパッシベーション膜３を形成する（図７の工程（ｇ））。
　そして、フォトリソグラフィによってパッシベーション膜３上にレジストパターンを形成し、その形成したレジストパターンをマスクとしてパッシベーション膜３をエッチングし、貫通孔３３，３４を形成する（図７の工程（ｈ））。
　その後、半導体基板１の裏面の全体に銀を形成し、その形成した銀の一部を、フォトリソグラフィを用いて形成したレジストパターンをマスクとしてエッチングし、島状電極４１，４２，５１，５２を形成する。これによって、光電変換装置１０が完成する（図７の工程（ｉ））。
　図８は、別の配線基板の平面図である。図８を参照して、配線基板２０Ａは、絶縁性基板６と、配線パターン７Ａ，８Ａとを備える。
　配線パターン７Ａ，８Ａは、絶縁性基板６上に配置される。
　配線パターン７Ａは、複数の配線部材７１Ａおよび複数の配線部材７２Ａを含む。複数の配線部材７１Ａおよび複数の配線部材７２Ａの各々は、長方形の平面形状を有する。複数の配線部材７１Ａは、ｙ軸方向に所定の間隔で配置される。複数の配線部材７２Ａは、配線部材７１Ａの配置位置をｘ軸方向にずらせた位置において、ｙ軸方向に所定の間隔で配置される。配線部材７１Ａは、ｙ軸方向の両端において配線部材７２Ａに接する。その結果、複数の配線部材７１Ａおよび複数の配線部材７２Ａは、ｙ軸方向において交互に配置される。従って、配線パターン７Ａは、複数の配線部材７１Ａおよび複数の配線部材７２Ａをｙ軸方向においてジグザグ状に配置した構造からなる。ここで、配線部材７１Ａ，７２Ａは、本発明の第一配線部に相当する。
　配線パターン８Ａは、複数の配線部材８１Ａと複数の配線部材８２Ａとを含む。複数の配線部材８１Ａおよび複数の配線部材８２Ａの各々は、長方形の平面形状を有する。複数の配線部材８１Ａは、ｙ軸方向に所定の間隔で配置される。複数の配線部材８２Ａは、配線部材８１Ａの配置位置をｘ軸方向にずらせた位置において、ｙ軸方向に所定の間隔で配置される。配線部材８１Ａは、ｙ軸方向の両端において配線部材８２Ａに接する。その結果、複数の配線部材８１Ａおよび複数の配線部材８２Ａは、ｙ軸方向において交互に配置される。従って、配線パターン８Ａは、複数の配線部材８１Ａおよび複数の配線部材８２Ａをｙ軸方向においてジグザグ状に配置した構造からなる。ここで、配線部材８１Ａ，８２Ａは、本発明の第二配線部に相当する。
　配線部材７１Ａ，７２Ａ，８１Ａ，８２Ａの各々は、配線部材７１，７２，８１，８２と同じ材料からなり、配線部材７１，７２，８１，８２と同じ膜厚を有する。
　図９は、図８に示す配線基板２０Ａ上に図１に示す光電変換装置１０を配置した配線基板付き光電変換装置３０Ａにおける電極４，５と配線部材７Ａ，８Ａとの配置位置の関係を説明するための平面図である。
　図９を参照して、電極４の島状電極４１は、ｘ軸方向における配線部材７２Ａの中央部よりもｘ軸の負方向にずれた位置に配置される。そして、島状電極４１のｘ軸の負方向の端部がｐ型拡散層１１の端部に一致する。電極４の島状電極４２は、ｘ軸方向における配線部材７１Ａの中央部よりもｘ軸の負方向にずれた位置に配置される。そして、島状電極４２のｘ軸の正方向の端部がｐ型拡散層１１の端部に一致する。島状電極４１は、ｙ軸方向（ｐ型拡散層１１の長さ方向）において隣接する島状電極４２に接しておらず、ｘ軸方向（ｐ型拡散層１１の幅方向）において島状電極４２と所定の間隔を隔てて配置される。
　電極５の島状電極５１は、ｘ軸方向における配線部材８２Ａの中央部よりもｘ軸の正方向にずれた位置に配置される。電極５の島状電極５２は、ｘ軸方向における配線部材８１Ａの中央部よりもｘ軸の正方向にずれた位置に配置される。島状電極５１は、ｙ軸方向（ｎ型拡散層１２の長さ方向）において隣接する島状電極５２に接しておらず、ｘ軸方向（ｎ型拡散層１２の幅方向）において島状電極５２と所定の間隔を隔てて配置される。
　複数の配線部材８１Ａは、ｘ軸の正方向の一方端側の一部分がｐ型拡散層１１上に配置される。複数の配線部材８２Ａは、ｘ軸の負方向の一方端側の一部分がｐ型拡散層１１上に配置される。
　配線部材７１Ａ，７２Ａは、それぞれ、島状電極４１，４２に電気的に接続され、配線部材８１Ａ，８２Ａは、それぞれ、島状電極５１，５２に電気的に接続される。
　図１０は、実施の形態１による別の光電変換装置１０Ｂの平面図である。なお、図１０は、光入射側と反対側から見た光電変換装置１０Ｂの平面図である。
　実施の形態１による光電変換装置は、図１０に示す光電変換装置１０Ｂであってもよい。図１０を参照して、光電変換装置１０Ｂは、図１および図２に示す光電変換装置１０の電極５を電極５Ａに代えたものであり、その他は、光電変換装置１０と同じである。
　電極５Ａは、ｙ軸方向（ｎ型拡散層１２の長さ方向）に沿って配置された帯状の平面形状を有し、ｎ型拡散層１２上に配置される。電極５Ａは、上述した島状電極４１，４２および島状電極５１，５２と同じ材料からなる。
　このように、光電変換装置１０Ｂは、多数キャリア（電子）を収集するための電極５Ａが帯状の平面形状を有する構造からなる。
　光電変換装置１０Ｂに用いられる配線基板は、図３に示す配線基板２０と同じである。
　図１１は、図３に示す配線基板２０上に図１０に示す光電変換装置１０Ｂを配置した配線基板付き光電変換装置３０Ｂにおける電極４，５Ａと配線部材７１，７２；８１，８２との配置位置の関係を説明するための平面図である。
　電極４と配線部材７１，７２との配置位置の関係は、図４において説明したとおりである。
　電極５Ａは、ｘ軸方向（ｎ型拡散層１２の幅方向）における配線部材８１の中央部よりもｘ軸の負方向にずれた位置、およびｘ軸方向（ｎ型拡散層１２の幅方向）における配線部材８２の中央部よりもｘ軸の正方向にずれた位置において、ｙ軸方向（ｎ型拡散層１２の長さ方向）に沿って配置される。その結果、電極５Ａは、ｎ型拡散層１２の幅方向（ｘ軸方向）の中央部においてｎ型拡散層１２の長さ方向（ｙ軸方向）に沿って配置される。
　そして、配線部材７１，７２は、それぞれ、島状電極４１，４２に電気的に接続され、配線部材８１，８２は、電極５Ａに電気的に接続される。
　図１２は、実施の形態１による更に別の光電変換装置１０Ｃの平面図である。なお、図１２は、光入射側と反対側から見た光電変換装置１０Ｃの平面図である。
　実施の形態１による光電変換装置は、図１２に示す光電変換装置１０Ｃであってもよい。
　図１２を参照して、光電変換装置１０Ｃは、図１および図２に示す光電変換装置１０の電極４，５をそれぞれ電極４Ａ，５Ｂに代えたものであり、その他は、光電変換装置１０と同じである。
　電極４Ａ，５Ｂは、ｙ軸方向（ｐ型拡散層１１の長さ方向またはｎ型拡散装置１２の長さ方向）においてジグザグ状の平面形状を有し、それぞれ、ｐ型拡散層１１上およびｎ型拡散装置１２上に配置される。電極４Ａ，５Ｂの各々は、上述した島状電極４１，４２および島状電極５１，５２と同じ材料からなる。電極４Ａの幅（ｘ軸方向に沿った長さ）は、例えば、３００μｍであり、電極５Ｂの幅（ｘ軸方向に沿った長さ）は、例えば、１００μｍである。
　電極４Ａは、電極部４Ａ－１，４Ａ－２，４Ａ－３，４Ａ－４を有する。電極部４Ａ－１，４Ａ－４は、電極４Ａのｙ軸方向（ｐ型拡散層１１の長さ方向）の両端部に配置される。電極部４Ａ－２および４Ａ－４は、電極部４Ａ－１および４Ａ－３よりもｘ軸の正方向にずれた位置に配置される。そして、電極部４Ａ－２，４Ａ－３は、ｙ軸方向（ｐ型拡散層１１の長さ方向）において交互に配置される。電極４Ａは、上述した電極４と同じ材料からなる。電極４Ａ（電極部４Ａ－１，４Ａ－２，４Ａ－３，４Ａ－４）は、本発明の第一電極部に相当する。
　電極５Ｂは、電極部５Ｂ－１，５Ｂ－２，５Ｂ－３，５Ｂ－４を有する。電極部５Ｂ－１，５Ｂ－４は、電極５Ｂのｙ軸方向（ｎ型拡散層１２の長さ方向）の両端部に配置される。電極部５Ｂ－２および５Ｂ－４は、電極部５Ｂ－１および５Ｂ－３よりもｘ軸の正方向にずれた位置に配置される。そして、電極部５Ｂ－２，５Ｂ－３は、ｙ軸方向（ｎ型拡散層１２の長さ方向）において交互に配置される。電極５Ｂは、上述した電極５と同じ材料からなる。電極５Ｂ（電極部５Ｂ－１，５Ｂ－２，５Ｂ－３，５Ｂ－４）は、本発明の第二電極部に相当する。
　図１３は、図１２に示す光電変換装置１０Ｃに用いられる配線基板の平面図である。図１３を参照して、配線基板２０Ｃは、図３に示す配線基板２０の配線パターン７，８を配線パターン７Ｂ，８Ｂに代えたものであり、その他は、配線基板２０と同じである。
　配線パターン７Ｂは、配線部材７１Ｂを含む。配線部材７１Ｂは、一定の幅（ｘ軸方向の長さ）を有し、ｙ軸方向においてジグザグ状の平面形状を有する。
　配線部材７１Ｂは、配線部７１Ｂ－１，７１Ｂ－２，７１Ｂ－３，７１Ｂ－４を有する。配線部７１Ｂ－１，７１Ｂ－４は、配線部材７１Ｂのｙ軸方向の両端部に配置される。配線部７１Ｂ－１および７１Ｂ－３は、配線部７１Ｂ－２および７１Ｂ－４よりもｘ軸の正方向にずれた位置に配置される。そして、配線部７１Ｂ－２，７１Ｂ－３は、ｙ軸方向において交互に配置される。配線部材７１Ｂは、上述した配線部材７１と同じ材料からなる。配線部材７１Ｂ（配線部７１Ｂ－１，７１Ｂ－２，７１Ｂ－３，７１Ｂ－４）は、本発明の第一配線部に相当する。
　配線パターン８Ｂは、配線部材８１Ｂを含む。配線部材８１Ｂは、一定の幅（ｘ軸方向の長さ）を有し、ｙ軸方向においてジグザグ状の平面形状を有する。
　配線部材８１Ｂは、配線部８１Ｂ－１，８１Ｂ－２，８１Ｂ－３，８１Ｂ－４を有する。配線部８１Ｂ－１，８１Ｂ－４は、配線部材８１Ｂのｙ軸方向の両端部に配置される。配線部８１Ｂ－１および８１Ｂ－３は、配線部８１Ｂ－２および８１Ｂ－４よりもｘ軸の正方向にずれた位置に配置される。そして、配線部８１Ｂ－２，８１Ｂ－３は、ｙ軸方向において交互に配置される。配線部材８１Ｂは、上述した配線部材８１と同じ材料からなる。配線部材８１Ｂ（配線部８１Ｂ－１，８１Ｂ－２，８１Ｂ－３，８１Ｂ－４）は、本発明の第二配線部に相当する。
　図１４は、図１３に示す配線基板２０Ｃ上に図１２に示す光電変換装置１０Ｃを配置した配線基板付き光電変換装置３０Ｃにおける電極４Ａ，５Ｂと配線部材７１Ｂ，８１Ｂとの配置位置の関係を説明するための平面図である。
　図１４を参照して、配線部材７１Ｂは、ｐ型拡散層１１上に配置され、配線部材８１Ｂは、ｎ型拡散層１２上に配置される。そして、配線部材８１Ｂのｘ軸方向の両側の一部分は、ｐ型拡散層１１上に配置される。電極４Ａは、配線部材７１Ｂの幅方向（ｐ型拡散層１１の幅方向）の中央部に配置される。電極５Ｂは、配線部材８１Ｂの幅方向（ｎ型拡散層１２の幅方向）の中央部に配置される。
　配線部材７１Ｂは、電極４Ａに電気的に接続され、配線部材８１Ｂは、電極５Ｂに電気的に接続される。
　図１５は、図１０に示す光電変換装置１０Ｂに用いられる別の配線基板の平面図である。
　図１５を参照して、配線基板２０Ｄは、図３に示す配線基板２０の配線パターン７，８を配線パターン７Ｃ，８Ｃに代えたものであり、その他は、配線基板２０と同じである。
　配線パターン７Ｃは、配線部材７１Ｃを含む。配線部材７１Ｃは、長方形の平面形状を有する。そして、配線部材７１Ｃは、上述した配線部材７１と同じ材料からなる。
　配線パターン８Ｃは、配線部材８１Ｃを含む。配線部材８１Ｃは、長方形の平面形状を有する。配線部材８１Ｃは、配線部材７１Ｃよりも小さい幅を有する。そして、配線部材８１Ｃは、上述した配線部材８１と同じ材料からなる。
　図１６は、図１５に示す配線基板２０Ｄ上に図１０に示す光電変換装置１０Ｂを配置した配線基板付き光電変換装置３０Ｄにおける電極４，５Ａと配線部材７１Ｃ，８１Ｃとの配置位置の関係を説明するための平面図である。
　図１６を参照して、配線部材７１Ｃは、ｙ軸方向（ｐ型拡散層１１の長さ方向）に沿ってｐ型拡散層１１上に配置され、配線部材８１Ｃは、ｙ軸方向（ｎ型拡散層１２の長さ方向）に沿ってｎ型拡散層１２上に配置される。そして、配線部材８１Ｃのｘ軸方向の両側の一部分は、ｐ型拡散層１１上に配置される。電極４の島状電極４１，４２は、配線部材７１Ｃのｘ軸方向（ｐ型拡散層１１の幅方向）の中央部において、ｙ軸方向（ｐ型拡散層１１の長さ方向）に沿ってジグザグ状に配置される。
　電極５Ａは、配線部材８１Ｃのｘ軸方向（ｎ型拡散層１２の幅方向）の中央部において、ｙ軸方向（ｎ型拡散層１２の長さ方向）に沿って直線状に配置される。
　なお、配線基板２０Ｃが用いられる場合、電極４の島状電極４１，４２の各々は、例えば、１００μｍの幅（ｘ軸方向の長さ）を有し、電極５Ａは、例えば、１００μｍの幅（ｘ軸方向の長さ）を有する。
　配線部材７１Ｃは、島状電極４１，４２に電気的に接続され、配線部材８１Ｃは、電極５Ａに電気的に接続される。
　図１７は、実施の形態１による更に別の光電変換装置１０Ｅの平面図である。なお、図１７は、光入射側と反対側から見た光電変換装置１０Ｅの平面図である。
　実施の形態１による光電変換装置は、図１７に示す光電変換装置１０Ｅであってもよい。図１７を参照して、光電変換装置１０Ｅは、図１および図２に示す光電変換装置１０の電極４，５をそれぞれ電極４Ｅ，５Ｅに代えたものであり、その他は、光電変換装置１０と同じである。
　電極４Ｅは、複数の島状電極４１Ｅと、複数の島状電極４２Ｅとを含む。複数の島状電極４１Ｅおよび複数の島状電極４２Ｅは、島状電極４１Ｅと島状電極４２Ｅとのｘ軸方向の間隔が島状電極４１と島状電極４２とのｘ軸方向の間隔よりも広くなるように配置される。この場合、島状電極４１Ｅと島状電極４２Ｅとのｘ軸方向の間隔は、例えば、τｈ以上２×τｈ以下に設定される。
　電極５Ｅは、複数の島状電極５１Ｅと、複数の島状電極５２Ｅとを含む。複数の島状電極５１Ｅおよび複数の島状電極５２Ｅは、島状電極５１Ｅと島状電極５２Ｅとのｘ軸方向の間隔が島状電極５１と島状電極５２とのｘ軸方向の間隔よりも広くなるように配置される。この場合、島状電極５１Ｅと島状電極５２Ｅとのｘ軸方向の間隔は、例えば、τｈ以上２×τｈ以下に設定される。
　複数の島状電極４１Ｅおよび複数の島状電極４２Ｅについてのその他の説明は、複数の島状電極４１および複数の島状電極４２についての説明と同じであり、複数の島状電極５１Ｅおよび複数の島状電極５２Ｅについてのその他の説明は、複数の島状電極５１および複数の島状電極５２についての説明と同じである。
　図１８は、図１７に示す光電変換装置１０Ｅに用いられる配線基板の平面図である。図１８を参照して、配線基板２０Ｅは、図３に示す配線基板２０の配線パターン７，８をそれぞれ配線パターン７Ｅ，８Ｅに代えたものであり、その他は、配線基板２０と同じである。
　配線パターン７Ｅ，８Ｅは、絶縁性基板６上に配置される。
　配線パターン７Ｅは、複数の配線部材７１Ｅおよび複数の配線部材７２Ｅを含む。複数の配線部材７１Ｅおよび複数の配線部材７２Ｅの各々は、長方形の平面形状を有する。複数の配線部材７１Ｅは、配置位置をｘ軸の正方向に所定量ずつずらせながらｙ軸方向に所定の間隔で配置される。複数の配線部材７２Ｅは、配置位置をｘ軸の負方向に所定量ずつずらせながらｙ軸方向に所定の間隔で配置される。配線部材７１Ｅは、ｙ軸方向の両端において配線部材７２Ｅに接する。その結果、複数の配線部材７１Ｅおよび複数の配線部材７２Ｅは、ｙ軸方向において交互に配置される。従って、配線パターン７Ｅは、複数の配線部材７１Ｅおよび複数の配線部材７２Ｅをｙ軸方向においてジグザグ状に配置した構造からなる。ここで、配線部材７１Ｅ，７２Ｅは、本発明の第一配線部に相当する。
　ｙ軸方向に配置した配線部材７１Ｅ，７２Ｅにおいては、配線部材７１Ｅ，７２Ｅのｙ軸方向の一方端側（図１８の紙面上、最上部側）における配線部材７１Ｅと配線部材７２Ｅとの接触領域の接触幅ｂ１は、配線部材７１Ｅ，７２Ｅのｙ軸方向の他方端側（図１８の紙面上、最下部側）における配線部材７１Ｅと配線部材７２Ｅとの接触領域の接触幅ａ１よりも広い。より詳細には、隣接する配線部材７１Ｅ，７２Ｅ間の接触幅は、キャリア（正孔）の集電方向に向かって徐々に広くなっている。従って、キャリア（正孔）を集電するときの配線の抵抗損失を小さくできる。
　配線パターン８Ｅは、複数の配線部材８１Ｅおよび複数の配線部材８２Ｅを含む。複数の配線部材８１Ｅおよび複数の配線部材８２Ｅの各々は、長方形の平面形状を有する。複数の配線部材８１Ｅは、配置位置をｘ軸の負方向に所定量ずつずらせながらｙ軸方向に所定の間隔で配置される。複数の配線部材８２Ｅは、配置位置をｘ軸の正方向に所定量ずつずらせながらｙ軸方向に所定の間隔で配置される。配線部材８１Ｅは、ｙ軸方向の両端において配線部材８２Ｅに接する。その結果、複数の配線部材８１Ｅおよび複数の配線部材８２Ｅは、ｙ軸方向において交互に配置される。従って、配線パターン８Ｅは、複数の配線部材８１Ｅおよび複数の配線部材８２Ｅをｙ軸方向においてジグザグ状に配置した構造からなる。ここで、配線部材８１Ｅ，８２Ｅは、本発明の第二配線部に相当する。
　ｙ軸方向に配置した配線部材８１Ｅ，８２Ｅにおいては、配線部材８１Ｅ，８２Ｅのｙ軸方向の一方端側（図１８の紙面上、最下部側）における配線部材８１Ｅと配線部材８２Ｅとの接触領域の接触幅ｂ２は、配線部材８１Ｅ，７２Ｅのｙ軸方向の他方端側（図１８の紙面上、最上部側）における配線部材８１Ｅと配線部材８２Ｅとの接触領域の接触幅ａ２よりも広い。より詳細には、隣接する配線部材８１Ｅ，８２Ｅ間の接触幅は、キャリア（電子）の集電方向に向かって徐々に広くなっている。従って、キャリア（電子）を集電するときの配線の抵抗損失を小さくできる。
　配線部材７１Ｅ，７２Ｅ，８１Ｅ，８２Ｅの各々は、配線部材７１，７２，８１，８２と同じ材料からなり、配線部材７１，７２，８１，８２と同じ膜厚を有する。
　図１９は、図１８に示す配線基板２０Ｅ上に図１７に示す光電変換装置１０Ｅを配置した配線基板付き光電変換装置３０Ｅにおける電極４Ｅ，５Ｅと配線部材７Ｅ，８Ｅとの配置位置の関係を説明するための平面図である。
　図１９を参照して、電極４Ｅの島状電極４１Ｅは、ｙ軸の負方向において、配線部材７１Ｅに対してｘ軸の負方向にずれた位置に配置される。電極４Ｅの島状電極４２Ｅは、ｙ軸の負方向において、配線部材７２Ｅに対してｘ軸の正方向にずれた位置に配置される。島状電極４１Ｅは、ｙ軸方向（ｐ型拡散層１１の長さ方向）において隣接する島状電極４２Ｅに接しておらず、ｘ軸方向（ｐ型拡散層１１の幅方向）において島状電極４２Ｅと所定の間隔を隔てて配置される。
　電極５Ｅの島状電極５１Ｅは、ｙ軸の負方向において、配線部材８１Ｅに対してｘ軸の正方向にずれた位置に配置される。電極５Ｅの島状電極５２Ｅは、ｙ軸の負方向において、配線部材８２Ｅに対してｘ軸の負方向にずれた位置に配置される。島状電極５１Ｅは、ｙ軸方向（ｎ型拡散層１２の長さ方向）において隣接する島状電極５２Ｅに接しておらず、ｘ軸方向（ｎ型拡散層１２の幅方向）において島状電極５２Ｅと所定の間隔を隔てて配置される。
　配線部材７１Ｅ，７２Ｅは、それぞれ、島状電極４１Ｅ，４２Ｅに電気的に接続され、配線部材８１Ｅ，８２Ｅは、それぞれ、島状電極５１Ｅ，５２Ｅに電気的に接続される。
　実施の形態１による光電変換装置は、上述した光電変換装置１０，１０Ｂ，１０Ｃ，１０Ｅ単体であってもよく、光電変換装置１０，１０Ｂ，１０Ｃ，１０Ｅと、上述した配線基板２０，２０Ａ，２０Ｃ，２０Ｄ，２０Ｅのいずれかとを備えていてもよい。
　上記においては、各種の配線基板２０，２０Ａ，２０Ｃ，２０Ｄ，２０Ｅについて説明したが、この発明の実施の形態においては、これに限らず、この発明の実施の形態における配線基板は、ｐ型拡散層１１の領域に配置される配線部材と、ｎ型拡散層１２の領域に配置される配線部材とのうち、少なくとも、ｐ型拡散層１１の領域に配置される配線部材がｐ型拡散層１１の長さ方向にジグザグ状に配置されていればよい。
　光電変換装置１０においては、電極４が島状電極４１，４２からなり、電極５が島状電極５１，５２からなる。島状電極４１，４２と島状電極５１，５２は、ｘ軸方向に異なる位置に配置されている。その結果、ｐ型拡散層１１の領域およびｎ型拡散層１２の領域において発生したキャリアを電極に収集できる確率が向上し、集電効率が向上する。
　また、光電変換装置１０Ｂにおいては、電極４が島状電極４１，４２からなる。島状電極４１，４２は、ｘ軸方向に異なる位置に配置されている。その結果、少なくともｐ型拡散層１１の領域において発生したキャリアを電極に収集できる確率が向上し、集電効率が向上する。
　また、光電変換装置１０Ｃにおいては、電極４Ａが、ｐ型拡散層１１の長さ方向にジグザグ状に配置され、電極５Ｂが、ｎ型拡散層１２の長さ方向にジグザグ状に配置される。その結果、ｐ型拡散層１１の領域およびｎ型拡散層１２の領域において発生したキャリアを電極に収集できる確率が向上し、集電効率が向上する。
　更に、配線基板付き光電変換装置３０Ｃにおいては、ｐ型拡散層１１の領域に配置される配線（配線パターン７Ｂ）とｎ型拡散層１２の領域に配置される配線（配線パターン８Ｂ）とが共に、電極４Ａ，５Ｂと同様にｙ軸方向においてジグザグ状に配置されている。その結果、配線７Ｂと配線８Ｂとの間隔を狭めることなく、集電効率が向上する。従って、配線（配線パターン７Ｂ）と配線（配線パターン８Ｂ）との短絡を防止して配線基板付き光電変換装置３０Ｃの特性を向上できる。
　更に、配線基板付き光電変換装置３０Ｅにおいては、隣接する配線部材７１Ｅ，７２Ｅの接触幅および隣接する配線部材８１Ｅ，８２Ｅの接触幅がキャリアの集電方向に向かって徐々に広くなっているので、キャリアを集電するときの抵抗損失を小さくでき、集電効率が向上する。その結果、配線基板付き光電変換装置３０Ｅの出力を向上できる。
　集電効率を上昇させるためには、ｐ型拡散層１１およびｎ型拡散層１２に接する電極の幅を広くすればよいが、電極の幅を広くすると、それに伴って配線の幅も広くする必要があり、ｐ型拡散層１１の領域に配置される配線とｎ型拡散層１２の領域に配置される配線との間隔が狭くなり、２つの配線間に導電性のゴミが付着すると、短絡が生じ易くなる。
　しかし、配線基板付き光電変換装置３０Ｃにおいては、上述したように、ｙ軸方向においてジグザグ状に配置された電極４Ａ，５Ｂを設けることによって、配線（配線パターン７Ｂ）と配線（配線パターン８Ｂ）との間隔を狭めることなく、集電効率を向上させ、配線基板付き光電変換装置３０Ｃの特性を向上させている。
　従って、配線基板を用いて集電する従来の光電変換装置における問題を配線の短絡防止と光電変換装置の特性向上とを両立させるという観点から解決したものである。
　上記においては、半導体基板１は、ｎ型単結晶シリコン基板からなると説明したが、実施の形態１においては、これに限らず、半導体基板１は、ｎ型多結晶シリコン基板であってよく、ｐ型単結晶シリコン基板またはｐ型多結晶シリコン基板であってもよい。
　半導体基板１がｐ型単結晶シリコン基板またはｐ型多結晶シリコン基板からなる場合、ｎ型拡散層１２の幅は、ｐ型拡散層１１の幅よりも広くなるように設定される。それに伴って、上述した配線基板２０，２０Ａ，２０Ｃ，２０Ｄ，２０Ｅの配線パターン７，８；７Ａ，８Ａ；７Ｂ，８Ｂ；７Ｃ，８Ｃ；７Ｅ，８Ｅにおいて、配線パターン７，７Ａ，７Ｂ，７Ｃ，７Ｅと配線パターン８，８Ａ，８Ｂ，８Ｃ，８Ｅとを入れ替えればよい。
　また、上記において説明した実施の形態１に限らず、電極４，５のうち、電極４が島状電極４１，４２からなり、電極５が直線形状からなっていてもよく、一般的には、電極４，５のうち、少なくとも電極４がｐ型拡散層１１の長さ方向にジグザグ状に配置された島状電極からなっていればよい。
　［実施の形態２］
　図２０は、実施の形態２による光電変換装置の平面図である。図２１は、図２０に示す線ＸＸＩ－ＸＸＩ間における光電変換装置の断面図である。なお、図２０は、光入射側と反対側から見た光電変換装置の平面図である。また、図２０および図２１においては、ｘ軸、ｙ軸およびｚ軸を規定する。
　図２０および図２１を参照して、実施の形態２による光電変換装置１００は、半導体基板１０１と、反射防止膜１０２と、パッシベーション膜１０３と、ｐ型非晶質半導体層１０４と、ｎ型非晶質半導体層１０５と、保護膜１０６と、電極１０７，１０８とを備える。
　半導体基板１０１は、例えば、ｎ型単結晶シリコン基板からなり、１００～２００μｍの厚さを有する。また、半導体基板１０１は、例えば、（１００）の面方位を有し、１～１０Ωｃｍの比抵抗を有する。そして、半導体基板１０１は、光入射側の表面にテクスチャ構造を有する。
　反射防止膜１０２は、半導体基板１０１の光入射側の表面に半導体基板１０１に接して配置される。反射防止膜１０２は、例えば、酸化シリコンおよび窒化シリコンの積層構造からなる。この場合、酸化シリコンが半導体基板１０１に接して配置され、窒化シリコンは、酸化シリコンに接して酸化シリコン上に配置される。反射防止膜１０２の膜厚は、例えば、５０～１００ｎｍである。
　パッシベーション膜１０３は、半導体基板１０１の光入射側の表面と反対側の表面に接して配置される。パッシベーション膜１０３は、例えば、ｉ型アモルファスシリコン、ｉ型アモルファスシリコンカーバイド、ｉ型アモルファスシリコンナイトライド、ｉ型アモルファスシリコンオキシナイトライドおよびｉ型アモルファスシリコンオキサイドのいずれかからなる。そして、パッシベーション膜１０３は、例えば、１０～３０ｎｍの膜厚を有する。
　ｐ型非晶質半導体層１０４は、パッシベーション膜１０３に接してパッシベーション膜１０３上に配置される。ｐ型非晶質半導体層１０４は、例えば、ｐ型アモルファスシリコン、ｐ型アモルファスシリコンカーバイド、ｐ型アモルファスシリコンナイトライド、ｐ型アモルファスシリコンオキシナイトライドおよびｐ型アモルファスシリコンオキサイドのいずれかからなる。そして、ｐ型非晶質半導体層１０４は、例えば、１０～３０ｎｍの膜厚を有する。
　ｎ型非晶質半導体層１０５は、パッシベーション膜１０３に接してパッシベーション膜１０３上に配置される。この場合、ｎ型非晶質半導体層１０５は、ｎ型非晶質半導体層１０５の幅方向（ｘ軸方向）において、ｐ型非晶質半導体層１０４に接していてもよく、ｐ型非晶質半導体層１０４と所定の距離を隔てて配置されてもよい。
　ｎ型非晶質半導体層１０５は、例えば、ｎ型アモルファスシリコン、ｎ型アモルファスシリコンカーバイド、ｎ型アモルファスシリコンナイトライド、ｎ型アモルファスシリコンオキシナイトライドおよびｎ型アモルファスシリコンオキサイドのいずれかからなる。そして、ｎ型非晶質半導体層１０５は、例えば、１０～３０ｎｍの膜厚を有する。
　保護膜１０６は、ｐ型非晶質半導体層１０４およびｎ型非晶質半導体層１０５を覆うように配置される。ｐ型非晶質半導体層１０４がｎ型非晶質半導体層１０５と所定の距離を隔てて配置される場合、保護膜１０６は、パッシベーション膜１０３にも接する。
　保護膜１０６は、例えば、窒化シリコンからなり、５０～２００ｎｍの膜厚を有する。
　電極１０７は、複数の島状電極１０７１と、複数の島状電極１０７２とを含む。複数の島状電極１０７１および複数の島状電極１０７２は、それぞれ、上述した複数の島状電極４１および複数の島状電極４２と同じように配置される。
　電極１０８は、複数の島状電極１０８１と、複数の島状電極１０８２とを含む。複数の島状電極１０８１および複数の島状電極１０８２は、それぞれ、上述した複数の島状電極５１および複数の島状電極５２と同じように配置される。
　複数の島状電極１０７１，１０７２の各々は、保護膜１０６を貫通してｐ型非晶質半導体層１０４に接するように配置される。その結果、複数の島状電極１０７１，１０７２の各々は、ｐ型非晶質半導体層１０４に電気的に接続される。
　複数の島状電極１０８１，１０８２の各々は、保護膜１０６を貫通してｎ型非晶質半導体層１０５に接するように配置される。その結果、複数の島状電極１０８１，１０８２の各々は、ｎ型非晶質半導体層１０５に電気的に接続される。
　複数の島状電極１０７１，１０７２および複数の島状電極１０８１，１０８２の各々は、上述した島状電極４１，４２，５１，５２と同じ材料からなり、島状電極４１，４２，５１，５２と同じ厚さを有する。
　図２２から図２４は、それぞれ、図２０および図２１に示す光電変換装置１００の製造工程を示す第１から第３の工程図である。
　図２２を参照して、光電変換装置１００の製造が開始されると、図６の工程（ａ）～工程（ｄ）と同じ工程を順次実行する（図２２の工程（ａ）～工程（ｄ））。
　図２２の工程（ｄ）の後、プラズマＣＶＤ（Chemical Vapor Deposition）法によってｉ型アモルファスシリコンを半導体基板１０１の光入射側の表面と反対側の表面上に堆積することによってパッシベーション膜３を形成する（図２２の工程（ｅ））。
　より具体的には、シラン（ＳｉＨ４）ガスを材料ガスとし、１３．５６ＭＨｚの高周波電力を平行平板型の電極に印加し、減圧下でｉ型アモルファスシリコンを堆積する。
　図２３を参照して、図２２の工程（ｅ）の後、マスク４０をパッシベーション膜１０３上に配置する（図２３の工程（ｆ））。そして、プラズマＣＶＤ法によってｐ型アモルファスシリコンをパッシベーション膜１０３上に堆積することによってｐ型非晶質半導体層１０４をパッシベーション膜１０３上に形成する（図２３の工程（ｇ））。より具体的には、ＳｉＨ４ガスおよびジボラン（Ｂ２Ｈ６）ガスを材料ガスとし、１３．５６ＭＨｚの高周波電力を平行平板型の電極に印加し、減圧下でｐ型アモルファスシリコンを堆積する。
　そして、マスク５０をｐ型非晶質半導体層１０４上に配置する（図２３の工程（ｈ））。
　その後、プラズマＣＶＤ法によってｎ型アモルファスシリコンをパッシベーション膜１０３上に堆積することによってｎ型非晶質半導体層１０５をパッシベーション膜１０３上に形成する（図２３の工程（ｉ））。より具体的には、ＳｉＨ４ガスおよびフォスフィン（ＰＨ３）ガスを材料ガスとし、１３．５６ＭＨｚの高周波電力を平行平板型の電極に印加し、減圧下でｎ型アモルファスシリコンを堆積する。
　図２４を参照して、図２３の工程（ｉ）の後、プラズマＣＶＤ法によって窒化シリコンをｐ型非晶質半導体層１０４およびｎ型非晶質半導体層１０５上に堆積することによって保護膜１０６を形成する（図２４の工程（ｊ））。より具体的には、ＳｉＨ４ガスおよびアンモニア（ＮＨ３）ガスを材料ガスとし、１３．５６ＭＨｚの高周波電力を平行平板型の電極に印加し、減圧下で窒化シリコンを堆積する。
　図２４の工程（ｊ）の後、フォトリソグラフィによって保護膜１０６上にレジストパターンを形成し、その形成したレジストパターンをマスクとして保護膜１０６をエッチングし、貫通孔３５，３６を形成する（図２４の工程（ｋ））。
　その後、半導体基板１０１の裏面の全体に銀を形成し、その形成した銀の一部を、フォトリソグラフィを用いて形成したレジストパターンをマスクとしてエッチングし、島状電極１０７１，１０７２，１０８１，１０８２を形成する。これによって、光電変換装置１００が完成する（図２４の工程（ｌ））。
　光電変換装置１００においては、上述した配線基板２０，２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ，２０Ｅのいずれかが用いられる。そして、配線基板２０，２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ，２０Ｅの配線パターン７，７Ａ，７Ｂ，７Ｃ，７Ｄ，７Ｅが電極１０７に電気的に接続され、配線パターン８，８Ａ，８Ｂ，８Ｃ，８Ｄ，８Ｅが電極１０８に電気的に接続される。
　その結果、裏面ヘテロ接合型の光電変換装置１００においても、光電変換装置１０と同じ効果を得ることができる。
　上記においては、半導体基板１０１は、ｎ型単結晶シリコン基板からなると説明したが、実施の形態２においては、これに限らず、半導体基板１０１は、ｎ型多結晶シリコン基板であってよく、ｐ型単結晶シリコン基板またはｐ型多結晶シリコン基板であってもよい。
　半導体基板１０１がｐ型単結晶シリコン基板またはｐ型多結晶シリコン基板からなる場合、ｎ型非晶質半導体層１０５の幅は、ｐ型非晶質半導体層１０４の幅よりも広くなるように設定される。それに伴って、上述した配線基板２０，２０Ａ，２０Ｃ，２０Ｄ，２０Ｅの配線パターン７，８；７Ａ，８Ａ；７Ｂ，８Ｂ；７Ｃ，８Ｃ；７Ｅ，８Ｅにおいて、配線パターン７，７Ａ，７Ｂ，７Ｃ，７Ｅと配線パターン８，８Ａ，８Ｂ，８Ｃ，８Ｅとを入れ替えればよい。
　また、上記においては、電極１０７が島状電極１０７１，１０７２からなり、電極１０８が島状電極１０８１，１０８２からなると説明したが、実施の形態２においては、これに限らず、電極１０７，１０８のうち、電極１０７が島状電極１０７１，１０７２からなり、電極１０８が直線形状からなっていてもよく、一般的には、電極１０７，１０８のうち、少なくとも電極１０７がｐ型非晶質半導体層１０４の長さ方向にジグザグ状に配置された島状電極からなっていればよい。
　実施の形態２による光電変換装置は、上述した光電変換装置１００単体であってもよく、光電変換装置１００と、上述した配線基板２０，２０Ａ，２０Ｃ，２０Ｄ，２０Ｅのいずれかとを備えていてもよい。
　実施の形態２におけるその他の説明は、実施の形態１における説明と同じである。
　この発明の実施の形態においては、ｎ型拡散層１２およびｎ型非晶質半導体層１０５は、「第１の半導体層」を構成する。
　また、この発明の実施の形態においては、ｐ型拡散層１１およびｐ型非晶質半導体層１０４は、「第２の半導体層」を構成する。
　今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　この発明は、光電変換装置に適用される。　

Claims (10)

  1. 　第１の導電型を有する半導体基板と、
    　前記半導体基板の一方の面上に配置され、前記第１の導電型を有する第１の半導体層と、
    　前記半導体基板の一方の面上に配置され、前記第１の導電型と反対の第２の導電型を有する第２の半導体層と、
    　前記第１の半導体層と電気的に接続された第１の電極と、
    　前記第２の半導体層と電気的に接続された第２の電極とを備え、
    　前記第１の半導体層および前記第２の半導体層は、前記半導体基板の一方の面の平面視において第１の方向に長い形状を有し、
    　前記第２の半導体層は、前記第１の方向に直交する幅方向において、前記第１の半導体層の配置位置と異なる位置に配置され、
    　前記第１および第２の電極のうち、少なくとも前記第２の電極は、複数の第一電極部を有し、前記第１の方向において隣り合う前記第一電極部は、前記幅方向において異なる位置に配置される、光電変換装置。
  2. 　前記複数の第一電極部は、複数の第一島状電極を含み、
    　前記複数の第一島状電極は、
    　前記第２の半導体層の幅方向の一方端側において前記第２の半導体層の長さ方向に沿って所定の間隔で配置された複数の第１の島状電極と、
    　前記第２の半導体層の幅方向の他方端側において前記第２の半導体層の長さ方向に沿って所定の間隔で配置された複数の第２の島状電極とを含み、
    　前記複数の第１の島状電極と前記複数の第２の島状電極とを前記第２の半導体層の長さ方向に一列に配列した場合、前記複数の第１の島状電極は、前記複数の第２の島状電極と交互に配置される、請求項１に記載の光電変換装置。
  3. 　前記第１の電極は、複数の第二電極部を含み、前記第１の方向において隣り合う前記第二電極部は、前記幅方向において異なる位置に配置されている、請求項１または請求項２に記載の光電変換装置。
  4. 　前記複数の第二電極部は、複数の第二島状電極を含み、
    　前記複数の第二島状電極は、
    　前記第１の半導体層の幅方向の一方端側において前記第１の半導体層の長さ方向に沿って所定の間隔で配置された複数の第３の島状電極と、
    　前記第１の半導体層の幅方向の他方端側において前記第１の半導体層の長さ方向に沿って所定の間隔で配置された複数の第４の島状電極とを含み、
    　前記複数の第３の島状電極と前記複数の第４の島状電極とを前記第１の半導体層の長さ方向に一列に配列した場合、前記複数の第３の島状電極は、前記複数の第４の島状電極と交互に配置される、請求項３に記載の光電変換装置。
  5. 　前記第１の電極と電気的に接続された第１の配線部材と、
    　前記第２の電極と電気的に接続された第２の配線部材とを更に備え、
    　前記第１および第２の配線部材のうち、少なくとも前記第２の配線部材は、複数の第一配線部を有し、前記第１の方向において隣接する前記第一配線部は、前記幅方向において異なる位置に配置されている、請求項１から請求項４のいずれかに記載の光電変換装置。
  6. 　前記第１の方向において隣接する前記第一配線部の接触幅は、キャリアの集電方向に向かうに従って広くなっている、請求項５に記載の光電変換装置。
  7. 　前記第１の配線部材は、複数の第二配線部を有し、前記第１の方向において隣接する前記第二配線部は、前記幅方向において異なる位置に配置されている、請求項５または請求項６に記載の光電変換装置。
  8. 　前記第１の方向において隣接する前記第二配線部の接触幅は、キャリアの集電方向に向かうに従って広くなっている、請求項７に記載の光電変換装置。
  9. 　前記第１の半導体層は、前記第１導電型のドーパントが拡散された第１導電型拡散層であり、
    　前記第２の半導体層は、前記第２導電型のドーパントが拡散された第２導電型拡散層である、請求項１から請求項８のいずれか１項に記載の光電変換装置。
  10. 　前記第１の半導体層は、前記第１導電型を有する第１の非晶質半導体層であり、
    　前記第２の半導体層は、前記第２導電型を有する第２の非晶質半導体層である、請求項１から請求項８のいずれか１項に記載の光電変換装置。
PCT/JP2018/026426 2017-07-18 2018-07-13 光電変換装置 WO2019017281A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019531003A JP6971318B2 (ja) 2017-07-18 2018-07-13 光電変換装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017139293 2017-07-18
JP2017-139293 2017-07-18

Publications (1)

Publication Number Publication Date
WO2019017281A1 true WO2019017281A1 (ja) 2019-01-24

Family

ID=65016162

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/026426 WO2019017281A1 (ja) 2017-07-18 2018-07-13 光電変換装置

Country Status (2)

Country Link
JP (1) JP6971318B2 (ja)
WO (1) WO2019017281A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009147890A1 (ja) * 2008-06-05 2009-12-10 シャープ株式会社 裏面電極型太陽電池、太陽電池ストリングおよび太陽電池モジュール
US20100229917A1 (en) * 2009-03-11 2010-09-16 Chulchae Choi Solar cell and solar cell module
JP2014525671A (ja) * 2011-08-09 2014-09-29 ソレクセル、インコーポレイテッド 薄い結晶半導体吸収体を使用する高効率ソーラー光発電セルおよびモジュール
JP2015528196A (ja) * 2012-05-29 2015-09-24 ソレクセル、インコーポレイテッド 高効率の裏面コンタクトソーラーセルの連続及び不連続ベース領域の構造及びその形成方法
WO2016158977A1 (ja) * 2015-03-31 2016-10-06 株式会社カネカ 太陽電池および太陽電池モジュール
JP2016189446A (ja) * 2015-03-30 2016-11-04 日立化成株式会社 太陽電池及び太陽電池モジュール

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150084517A (ko) * 2014-01-14 2015-07-22 엘지전자 주식회사 태양 전지

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009147890A1 (ja) * 2008-06-05 2009-12-10 シャープ株式会社 裏面電極型太陽電池、太陽電池ストリングおよび太陽電池モジュール
US20100229917A1 (en) * 2009-03-11 2010-09-16 Chulchae Choi Solar cell and solar cell module
JP2014525671A (ja) * 2011-08-09 2014-09-29 ソレクセル、インコーポレイテッド 薄い結晶半導体吸収体を使用する高効率ソーラー光発電セルおよびモジュール
JP2015528196A (ja) * 2012-05-29 2015-09-24 ソレクセル、インコーポレイテッド 高効率の裏面コンタクトソーラーセルの連続及び不連続ベース領域の構造及びその形成方法
JP2016189446A (ja) * 2015-03-30 2016-11-04 日立化成株式会社 太陽電池及び太陽電池モジュール
WO2016158977A1 (ja) * 2015-03-31 2016-10-06 株式会社カネカ 太陽電池および太陽電池モジュール

Also Published As

Publication number Publication date
JPWO2019017281A1 (ja) 2020-06-25
JP6971318B2 (ja) 2021-11-24

Similar Documents

Publication Publication Date Title
CN102934236B (zh) 太阳能电池及其制造方法
US8779280B2 (en) Solar cell and method of manufacturing the same
KR101199822B1 (ko) 태양 전지 소자, 분할 태양 전지 소자, 태양 전지 모듈 및 전자기기
US20150270415A1 (en) Semiconductor device and method for manufacturing the same
JP4656996B2 (ja) 太陽電池
US20100218821A1 (en) Solar cell and method for manufacturing the same
EP2538447B1 (en) Solar cell and method for manufacturing the same
JPWO2012090643A1 (ja) 太陽電池の製造方法及び太陽電池
US20160197204A1 (en) Solar cell and method for manufacturing the same
EP2605285B1 (en) Photovoltaic device
WO2013100085A1 (ja) 太陽電池素子、太陽電池素子の製造方法および太陽電池モジュール
KR20160149067A (ko) 태양 전지 모듈
JP6619273B2 (ja) 光電変換装置
US8889981B2 (en) Photoelectric device
KR20120037277A (ko) 태양전지 및 이의 제조 방법
JP6971318B2 (ja) 光電変換装置
CN109041583B (zh) 太阳能电池元件以及太阳能电池模块
CN110010705B (zh) 光电转换装置及具备该光电转换装置的太阳能电池串
CN111727508B (zh) 太阳能电池的制造方法
KR100366350B1 (ko) 태양 전지 및 그 제조 방법
JP6792709B2 (ja) 光電変換装置、それを備える太陽電池ストリングおよびそれらのいずれかを備える太陽電池モジュール
JP2017183347A (ja) 光電変換装置、光電変換モジュールおよび光電変換装置の製造方法
CN116632073A (zh) 一种背接触太阳能电池及其制备方法和光伏组件
KR20120075668A (ko) 태양 전지 및 그 제조 방법
WO2017150104A1 (ja) 光電変換素子および光電変換モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18835159

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019531003

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18835159

Country of ref document: EP

Kind code of ref document: A1