WO2017150104A1 - 光電変換素子および光電変換モジュール - Google Patents

光電変換素子および光電変換モジュール Download PDF

Info

Publication number
WO2017150104A1
WO2017150104A1 PCT/JP2017/004492 JP2017004492W WO2017150104A1 WO 2017150104 A1 WO2017150104 A1 WO 2017150104A1 JP 2017004492 W JP2017004492 W JP 2017004492W WO 2017150104 A1 WO2017150104 A1 WO 2017150104A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor substrate
film
type amorphous
amorphous semiconductor
type
Prior art date
Application number
PCT/JP2017/004492
Other languages
English (en)
French (fr)
Inventor
雄太 松本
真人 石井
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Publication of WO2017150104A1 publication Critical patent/WO2017150104A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Definitions

  • the present invention relates to a photoelectric conversion element and a photoelectric conversion module.
  • This application claims priority based on Japanese Patent Application No. 2016-042064, which is a Japanese patent application filed on March 4, 2016. All the descriptions described in the Japanese patent application are incorporated herein by reference.
  • the back junction solar cell is an electrode provided on the light receiving surface side of the crystalline silicon substrate by forming the pn junction and the electrode provided on the light receiving surface side of the crystalline silicon substrate on the back surface side of the crystalline silicon substrate. It is a high-efficiency solar cell that eliminates the shadow caused by and absorbs more sunlight.
  • Such back junction solar cells are mass-produced by forming a pn junction by thermally diffusing impurities on the back surface of the crystalline silicon substrate.
  • development of a heterojunction back contact cell in which an amorphous silicon layer is formed on the back surface of a crystalline silicon substrate is underway.
  • Patent Document 1 describes a method for manufacturing the following back junction solar cell. First, after laminating an i-type amorphous semiconductor layer, an n-type amorphous semiconductor layer, and an insulating layer in this order on the back surface of the semiconductor substrate, a part of the insulating layer is removed, and the remaining insulating layer is used as a mask. A part of the back surface of the semiconductor substrate is exposed by performing alkali etching of the n-type amorphous semiconductor layer and the n-type amorphous semiconductor layer.
  • the i-type amorphous semiconductor layer and the p-type amorphous semiconductor layer are formed so as to cover the exposed back surface of the semiconductor substrate and the stacked body of the i-type amorphous semiconductor layer, the n-type amorphous semiconductor layer, and the insulating layer. Are stacked in this order.
  • a part of each of the i-type amorphous semiconductor layer and the p-type amorphous semiconductor layer a part of the insulating layer is exposed, and the exposed insulating layer is etched in the thickness direction.
  • the p-type amorphous semiconductor layer is exposed.
  • an electrode is formed on each of the n-type amorphous semiconductor layer and the p-type amorphous semiconductor layer to form a back junction solar cell.
  • the embodiment disclosed herein includes a first conductivity type or a second conductivity type semiconductor substrate having a first surface, a second surface, and a side surface connecting the first surface and the second surface.
  • a photoelectric conversion element includes a first electrode on a film, a second electrode on a second conductivity type amorphous semiconductor film, and a dielectric film on a side surface of the semiconductor substrate.
  • the embodiment disclosed herein includes a first conductivity type or a second conductivity type semiconductor substrate having a first surface, a second surface, and a side surface connecting the first surface and the second surface.
  • a photoelectric conversion element comprising a second electrode on a second conductivity type impurity-containing region and a dielectric film on a side surface of a semiconductor substrate.
  • An embodiment disclosed herein is any one of the photoelectric conversion elements described above, and includes a plurality of photoelectric conversion elements arranged so that dielectric films on the side surfaces of the semiconductor substrate face each other. is there.
  • the reliability of the module can be improved.
  • FIG. 2 is a schematic cross-sectional view of a heterojunction back contact cell according to Embodiment 1.
  • FIG. 6 is a schematic cross-sectional view for explaining an example of a method for manufacturing the heterojunction back contact cell of Embodiment 1.
  • FIG. 6 is a schematic cross-sectional view for explaining an example of a method for manufacturing the heterojunction back contact cell of Embodiment 1.
  • FIG. 6 is a schematic cross-sectional view for explaining an example of a method for manufacturing the heterojunction back contact cell of Embodiment 1.
  • FIG. 6 is a schematic cross-sectional view for explaining an example of a method for manufacturing the heterojunction back contact cell of Embodiment 1.
  • FIG. 2 is a schematic cross-sectional view of an example when the heterojunction back contact cell of Embodiment 1 is modularized.
  • 6 is a schematic cross-sectional view of a heterojunction back contact cell of Embodiment 2.
  • FIG. It is typical sectional drawing of an example when the heterojunction type back contact cell of Embodiment 2 is modularized.
  • 6 is a schematic cross-sectional view of a back electrode type solar battery cell according to Embodiment 3.
  • FIG. FIG. 5 is a schematic cross-sectional view for explaining an example of a method for manufacturing a back electrode type solar battery cell of Embodiment 3.
  • FIG. 5 is a schematic cross-sectional view for explaining an example of a method for manufacturing a back electrode type solar battery cell of Embodiment 3.
  • FIG. 5 is a schematic cross-sectional view for explaining an example of a method for manufacturing a back electrode type solar battery cell of Embodiment 3.
  • FIG. 5 is a schematic cross-sectional view for explaining an example of a method for manufacturing a back electrode type solar battery cell of Embodiment 3.
  • FIG. 5 is a schematic cross-sectional view for explaining an example of a method for manufacturing a back electrode type solar battery cell of Embodiment 3. It is typical sectional drawing of an example when the back surface electrode type photovoltaic cell of Embodiment 3 is modularized.
  • 6 is a schematic cross-sectional view of a back electrode type solar battery cell according to Embodiment 4.
  • FIG. It is typical sectional drawing of an example when the back surface electrode type photovoltaic cell of Embodiment 4 is modularized.
  • 6 is a schematic cross-sectional view of a heterojunction back contact cell with a wiring sheet of Embodiment 5.
  • FIG. 5 is a schematic cross-sectional view for explaining an example of a method for manufacturing a back electrode type solar battery cell of Embodiment 3. It is typical sectional drawing of an example when the back surface electrode type photovolta
  • FIG. 6 is a schematic plan view of a wiring sheet used for a heterojunction back contact cell with a wiring sheet of Embodiment 5.
  • FIG. 6 is a schematic plan view of a heterojunction back contact cell with a wiring sheet of Embodiment 5.
  • FIG. 10 is a schematic cross-sectional view of a heterojunction back contact cell with a wiring sheet according to a sixth embodiment. 10 is a schematic cross-sectional view of a back electrode type solar cell with a wiring sheet of Embodiment 7.
  • FIG. 10 is a schematic cross-sectional view of a back electrode type solar cell with a wiring sheet of Embodiment 8.
  • FIG. 1 is a schematic cross-sectional view of a heterojunction back contact cell of Embodiment 1 which is an example of the photoelectric conversion element of the embodiment.
  • the heterojunction back contact cell of Embodiment 1 includes a p-type or n-type semiconductor substrate 1.
  • the semiconductor substrate 1 includes a light receiving surface 1a, a back surface 1b facing the light receiving surface 1a, and a side surface 1c connecting the light receiving surface 1a and the back surface 1b.
  • a first i-type amorphous semiconductor film 2 covering a part of the back surface 1 b of the semiconductor substrate 1 and a second portion covering the other part of the back surface 1 b of the semiconductor substrate 1.
  • An i-type amorphous semiconductor film 4 is provided.
  • a p-type amorphous semiconductor film 3 is provided on the first i-type amorphous semiconductor film 2.
  • An n-type amorphous semiconductor film 5 is provided on the second i-type amorphous semiconductor film 4. The ends of the second i-type amorphous semiconductor film 4 and the n-type amorphous semiconductor film 5 are located on the ends of the p-type amorphous semiconductor film 3.
  • a p-electrode 7 is provided on the p-type amorphous semiconductor film 3, and an n-electrode 8 is provided on the n-type amorphous semiconductor film 5.
  • a third i-type amorphous semiconductor film 9 covering the entire light receiving surface 1 a of the semiconductor substrate 1 is provided on the light receiving surface 1 a of the semiconductor substrate 1 .
  • a second n-type amorphous semiconductor film 10 is provided on the third i-type amorphous semiconductor film 9.
  • a dielectric film 6 is provided on the second n-type amorphous semiconductor film 10 on the light receiving surface 1 a of the semiconductor substrate 1. The dielectric film 6 covers both side surfaces 1c of the semiconductor substrate 1 from above the light receiving surface 1a of the semiconductor substrate 1, and on both edges 3a of the p-type amorphous semiconductor film 3 on the back surface 1b of the semiconductor substrate 1. It goes around.
  • the edge 3a of the p-type amorphous semiconductor film 3 is at least part of the surface from the end of the p-type amorphous semiconductor film 3 extending along the side surface 1c of the semiconductor substrate 1 to the position where the p-electrode 7 is formed. It is an area.
  • a third i-type amorphous semiconductor film 9 and a second n-type amorphous semiconductor film 10 are laminated in this order over the entire light-receiving surface 1a of the semiconductor substrate 1, and the semiconductor A first i-type amorphous semiconductor film 2 and a p-type amorphous semiconductor film 3 are stacked in this order on the entire back surface 1 b of the substrate 1.
  • a method for forming the first i-type amorphous semiconductor film 2, the p-type amorphous semiconductor film 3, the third i-type amorphous semiconductor film 9, and the second n-type amorphous semiconductor film 10 is particularly limited. However, for example, a plasma CVD (Chemical Vapor Deposition) method can be used.
  • a p-type or n-type single crystal silicon substrate can be suitably used, but is not limited thereto, and for example, a conventionally known p-type or n-type semiconductor substrate can be appropriately used.
  • an i-type amorphous silicon film can be suitably used, but the i-type amorphous silicon film is limited.
  • a conventionally known i-type amorphous semiconductor film can also be used.
  • i-type is not only a completely intrinsic state but also a sufficiently low concentration (the n-type impurity concentration is less than 1 ⁇ 10 15 / cm 3 and the p-type impurity concentration is 1).
  • ⁇ 10 15 / cm 3 means to include those in which n-type or p-type impurities are mixed.
  • amorphous silicon includes not only amorphous silicon in which dangling bonds of silicon atoms are not terminated with hydrogen, but also hydrogenated amorphous silicon and the like. Also included are those in which dangling bonds of silicon atoms are terminated with hydrogen or the like.
  • an n-type amorphous silicon film can be suitably used as the second n-type amorphous semiconductor film 10.
  • the second n-type amorphous semiconductor film is not limited to the n-type amorphous silicon film, and for example, a conventionally known n-type amorphous silicon film is used. A quality semiconductor film can also be used.
  • n-type impurity contained in the n-type amorphous silicon film constituting the second n-type amorphous semiconductor film 10 for example, phosphorus can be used.
  • n-type means a state in which the n-type impurity concentration is 1 ⁇ 10 15 / cm 3 or more.
  • a p-type amorphous silicon film can be suitably used as the p-type amorphous semiconductor film 3.
  • the p-type amorphous semiconductor film is not limited to a p-type amorphous silicon film.
  • a conventionally known p-type amorphous semiconductor film is used. Can also be used.
  • p-type impurity contained in the p-type amorphous semiconductor film 3 for example, boron can be used.
  • p-type means a state in which the p-type impurity concentration is 1 ⁇ 10 15 / cm 3 or more.
  • the p-type amorphous semiconductor film 3 and the first i-type amorphous semiconductor film 2 are removed in the thickness direction.
  • the back surface 1 b of the semiconductor substrate 1 is exposed in the removed portion of the p-type amorphous semiconductor film 3 and the first i-type amorphous semiconductor film 2.
  • the second i-type amorphous semiconductor film is overlapped with the end portion of the p-type amorphous semiconductor film 3 so as to expose a part of the surface of the p-type amorphous semiconductor film 3.
  • the porous semiconductor film 4 and the n-type amorphous semiconductor film 5 are stacked in this order.
  • a method for forming the second i-type amorphous semiconductor film 4 and the n-type amorphous semiconductor film 5 is not particularly limited, and for example, a plasma CVD method can be used.
  • an i-type amorphous silicon film can be suitably used, but is not limited to an i-type amorphous silicon film.
  • a conventionally known i-type amorphous silicon film is used.
  • a quality semiconductor film can also be used.
  • an n-type amorphous silicon film can be preferably used, but is not limited to an n-type amorphous silicon film.
  • a conventionally known n-type amorphous semiconductor film is used. Can also be used.
  • phosphorus can be used as the n-type impurity contained in the n-type amorphous silicon film constituting the n-type amorphous semiconductor film 5.
  • a p-electrode 7 is formed on the surface of the p-type amorphous semiconductor film 3 and an n-electrode 8 is formed on the surface of the n-type amorphous semiconductor film 5.
  • both side surfaces 1c of the semiconductor substrate 1 are covered from the light receiving surface 1a of the semiconductor substrate 1, and both edges 3a of the p-type amorphous semiconductor film 3 on the back surface 1b of the semiconductor substrate 1 are covered.
  • a dielectric film 6 is formed so as to go around.
  • the method for forming the dielectric film 6 is not particularly limited, and for example, a plasma CVD method, a Cat-CVD method, a reactive sputtering method, or the like can be used.
  • the dielectric film 6, for example, a silicon nitride film can be used.
  • the thicknesses of the p electrode 7 and the n electrode 8 are unevenness on the back surface 1b side of the semiconductor substrate 1 (unevenness formed by the surfaces of the p-type amorphous semiconductor film 3 and the n-type amorphous semiconductor film 5).
  • the thickness (thickness of the protrusion to the back surface 1b side of the semiconductor substrate 1) is thicker or thinner
  • the side on which the p-electrode 7 and the n-electrode 8 are installed is the installation base side, and the semiconductor substrate 1 is placed on the installation base When installed, a gap is generated between the p-type amorphous semiconductor film 3 and the n-type amorphous semiconductor film 5 of the semiconductor substrate 1 and the installation table.
  • the dielectric film 6 when the dielectric film 6 is formed by a film forming method using a gas such as a plasma CVD method, a Cat-CVD method, or a reactive sputtering method, the gas passes through the gap, and the gas passes through the gap 1b. Go around the side. Thereby, the dielectric film 6 which wraps around the back surface 1b side of the semiconductor substrate 1 can be formed.
  • a gas such as a plasma CVD method, a Cat-CVD method, or a reactive sputtering method
  • a dielectric film is provided on at least a part of at least one of the four side surfaces of the semiconductor substrate 1.
  • a film having a dielectric film as the outermost surface is preferably provided on at least a part of at least one of the four side surfaces of the semiconductor substrate 1.
  • the dielectric film 6 may be provided on at least a part of at least one of the four side surfaces of the semiconductor substrate 1, and another film (conductive film) is provided between the dielectric film 6 and the semiconductor substrate 1.
  • any other dielectric film may be provided, and another dielectric film may be further provided on the dielectric film 6.
  • the dielectric film 6 extends to the edge 3a of the p-type amorphous semiconductor film 3 on the back surface 1b side of the semiconductor substrate 1 has been described. It may wrap around the edge of the n-type amorphous semiconductor film 5 together with the edge 3 a of the crystalline semiconductor film 3, or may wrap around only the edge 3 a of the p-type amorphous semiconductor film 3.
  • the n-type amorphous semiconductor film 5 may surround only the edge.
  • the heterojunction back contact cell of Embodiment 1 a film having the dielectric film 6 as the outermost surface is provided on the side surface 1 c of the semiconductor substrate 1. Therefore, for example, as shown in the schematic cross-sectional view of FIG. 6, even when a plurality of heterojunction back contact cells of Embodiment 1 are arranged and electrically connected to each other to form a module, the semiconductor substrate 1
  • the dielectric film 6 can prevent an electrical short circuit between the heterojunction back contact cells that are arranged adjacent to each other so that the side surfaces 1c thereof face each other.
  • the reliability when the heterojunction back contact cell of the first embodiment is modularized is much higher than the case where the back junction solar cell described in Patent Document 1 is modularized. Can be high.
  • the film having the dielectric film 6 as the outermost surface extends to the edge 3 a of the p-type amorphous semiconductor film 3 on the back surface 1 b of the semiconductor substrate 1. Therefore, when the electrode of the heterojunction back contact cell of Embodiment 1 is electrically connected to the wiring of the wiring sheet and modularized, the edge 3a of the p-type amorphous semiconductor film 3 and the wiring of the wiring sheet Contact can be prevented.
  • n-type and p-type may be interchanged.
  • FIG. 7 is a schematic cross-sectional view of a heterojunction back contact cell according to Embodiment 2, which is another example of the photoelectric conversion element according to Embodiment.
  • the p electrode 7 is provided up to the end of the p type amorphous semiconductor film 3, and the dielectric film 6 is the side surface of the p electrode 7. It is characterized by being provided so as to cover 7a.
  • the dielectric film 6 since the dielectric film 6 does not need to go around the back side of the semiconductor substrate 1, in addition to the method of the first embodiment, the dielectric film 6 can also be formed by a normal sputtering method other than the reactive sputtering method. A film 6 can be formed.
  • the electrical short circuit between the heterojunction back contact cells arranged adjacent to each other so that the side surfaces 1 c of the semiconductor substrate 1 face each other is as follows. This can be prevented by the dielectric film 6 provided on the side surface 1c of the semiconductor substrate 1. Further, the contact between the edge 3 a of the p-type amorphous semiconductor film 3 and the wiring of the wiring sheet can be prevented by the p-electrode 7 provided up to the end of the p-type amorphous semiconductor film 3.
  • FIG. 9 typical sectional drawing of the back surface electrode type photovoltaic cell of Embodiment 3 which is another example of the photoelectric conversion element of Embodiment is shown.
  • the back electrode type solar cell of Embodiment 3 includes p-type impurity containing regions 11 and n-type impurity containing regions 12 alternately arranged on the back surface 1 b of the semiconductor substrate 1.
  • the dielectric film 6 on the light receiving surface 1a of the substrate 1 passes through the side surface 1c from the light receiving surface 1a of the semiconductor substrate 1, and the dielectric film on the edge portion 11a of the p-type impurity-containing region 11 on the back surface 1b of the semiconductor substrate 1 It is characterized by extending to 13.
  • the edge 11 a of the p-type impurity-containing region 11 is at least a part of the surface region from the end of the p-type impurity-containing region 11 extending along the side surface 1 c of the semiconductor substrate 1 to the position where the p-electrode 7 is formed.
  • a p-type impurity-containing region 11 and an n-type impurity-containing region 12 are formed on the back surface 1 b of the semiconductor substrate 1.
  • the p-type impurity-containing region 11 can be formed, for example, by thermally diffusing a p-type impurity into a part of the back surface 1b of the semiconductor substrate 1 using a p-type impurity-containing gas.
  • the n-type impurity-containing region 12 can be formed, for example, by thermally diffusing an n-type impurity into a part of the back surface 1b of the semiconductor substrate 1 using an n-type impurity-containing gas.
  • the p-type impurity-containing region 11 may be a region having a higher p-type impurity concentration than the semiconductor substrate 1
  • the n-type impurity-containing region 12 may be a region having a higher n-type impurity concentration than the semiconductor substrate 1.
  • a dielectric film 13 is formed on the back surface 1 b of the semiconductor substrate 1.
  • the formation method of the dielectric film 13 is not particularly limited, but for example, a plasma CVD method or the like can be used.
  • a silicon nitride film can be used as the dielectric film 13, for example.
  • the p-electrode 7 is formed in the p-type impurity-containing region 11 and the n-th electrode 8 is formed on the n-type impurity-containing region 12.
  • the dielectric film on the edge 11 a of the p-type impurity-containing region 11 on the back surface 1 b of the semiconductor substrate 1 is coated from the light receiving surface 1 a of the semiconductor substrate 1 to the both side surfaces 1 c.
  • the dielectric film 6 is formed so as to go around to 13. Thereby, the back surface electrode type solar cell of Embodiment 3 can be obtained.
  • the electrical short circuit between the back electrode type solar cells arranged adjacent to each other so that the side surfaces 1 c of the semiconductor substrate 1 face each other is as follows. This can be prevented by the dielectric film 6 provided on the side surface 1c of the semiconductor substrate 1. Further, the contact between the edge 11 a of the p-type impurity-containing region 11 and the wiring of the wiring sheet can be sufficiently prevented by the dielectric film 13 and the dielectric film 6.
  • FIG. 15 is a schematic cross-sectional view of a back electrode type solar battery cell of Embodiment 4, which is another example of the photoelectric conversion element of the embodiment.
  • the p electrode 7 is provided up to the end of the p type impurity containing region 11, and the dielectric film 6 has the side surface 7 a of the p electrode 7. It is characterized by being provided to cover.
  • the electrical short circuit between the back electrode type solar cells arranged adjacent to each other so that the side surfaces 1 c of the semiconductor substrate 1 face each other is as follows. This can be prevented by the dielectric film 6 provided on the side surface 1c of the semiconductor substrate 1. Further, the contact between the edge 11 a of the p-type impurity-containing region 11 and the wiring of the wiring sheet can be prevented by the p-electrode 7.
  • FIG. 17 is a schematic cross-sectional view of a heterojunction back contact cell with a wiring sheet of Embodiment 5 which is an example of the photoelectric conversion module of the embodiment.
  • the heterojunction back contact cell with wiring sheet of Embodiment 5 has a plurality of heterojunction back contact cells of Embodiment 1 on the wiring sheet as shown in the schematic plan view of FIG. 19, for example.
  • the p electrode 7 of the heterojunction back contact cell of Embodiment 1 is electrically connected to the p wiring 22 of the wiring sheet via the solder 24, and the n electrode 8 of the heterojunction back contact cell of Embodiment 1 is The wiring sheet is electrically connected to the n wiring 23 via the solder 24. Further, the heterojunction back contact cell of Embodiment 1 and the insulating base material 21 of the wiring sheet are bonded by an insulating resin 25.
  • FIG. 18 shows a schematic plan view of a wiring sheet used in the heterojunction back contact cell with a wiring sheet of the fifth embodiment.
  • the wiring sheet includes an insulating substrate 21, p wiring 22 and n wiring 23 on the insulating substrate 21.
  • the p wiring 22 and the n wiring 23 are also formed in a band shape, and are alternately arranged on the insulating base material 21 so as to be spaced apart from each other so that the longitudinal directions of these wirings are the same direction. ing.
  • one end of each of the plurality of p wirings 22 and one end of each of the plurality of n wirings 23 are electrically connected to a strip-shaped current collection wiring 26, respectively.
  • the current collecting wiring 26 is disposed on the insulating base material 21 so as to have a longitudinal direction in a direction orthogonal to the longitudinal direction of the p wiring 22 and the n wiring 23.
  • the current collecting wiring 26 collects current from the plurality of p wirings 22 or the plurality of n wirings 23 and electrically connects the heterojunction back contact cells of the first embodiment in series.
  • an insulating substrate can be used.
  • a film of polyester, polyethylene naphthalate, polyimide, or the like can be used.
  • a conductive material can be used, and for example, copper or the like can be used.
  • the p wiring 22, the n wiring 23, and the current collecting wiring 26 are each removed by etching or the like after a conductive film such as a metal film is formed on the entire surface of the insulating base 21. Then, it can be formed by patterning.
  • FIG. 20 is a schematic cross-sectional view of a heterojunction back contact cell with a wiring sheet of Embodiment 6, which is another example of the photoelectric conversion module of the embodiment.
  • the heterojunction back contact cell with wiring sheet according to the sixth embodiment is configured by the heterojunction back contact cell according to the second embodiment.
  • FIG. 21 the typical sectional drawing of the back surface electrode type photovoltaic cell with a wiring sheet of Embodiment 7 which is another example of the photoelectric conversion module of Embodiment is shown.
  • the back electrode type solar cell with wiring sheet of Embodiment 7 is configured by the back electrode type solar cell of Embodiment 3.
  • FIG. 22 the typical sectional drawing of the back surface electrode type solar cell with a wiring sheet of Embodiment 8 which is another example of the photoelectric conversion module of Embodiment is shown.
  • the back electrode type solar cell with wiring sheet of the eighth embodiment is configured by the back electrode type solar cell of the fourth embodiment.
  • the first conductivity type or the second conductivity type has a first surface, a second surface, and a side surface connecting the first surface and the second surface.
  • the photoelectric conversion element includes a first electrode on a crystalline semiconductor film, a second electrode on a second conductive amorphous semiconductor film, and a dielectric film on a side surface of the semiconductor substrate. With such a configuration, the reliability of the module can be improved.
  • the dielectric film may be located on the edge of the first conductive type amorphous semiconductor film or the second conductive type amorphous semiconductor film. Good. Also in this case, the reliability of the module can be improved.
  • Embodiment disclosed here is 1st conductivity type or 2nd conductivity type which has a 1st surface, a 2nd surface, and the side surface which connects a 1st surface and a 2nd surface.
  • the photoelectric conversion element includes an electrode, a second electrode on the second conductivity type impurity-containing region, and a dielectric film on a side surface of the semiconductor substrate. With such a configuration, the reliability of the module can be improved.
  • the dielectric film may be located on the edge of the first conductivity type impurity containing region or the second conductivity type impurity containing region. Also in this case, the reliability of the module can be improved.
  • the dielectric film may be located on the second surface of the semiconductor substrate. Also in this case, the reliability of the module can be improved.
  • the dielectric film may contain silicon nitride. Also in this case, the reliability of the module can be improved.
  • the embodiment disclosed herein is any one of the photoelectric conversion elements described above, and includes a plurality of photoelectric conversion elements arranged so that the dielectric films on the side surfaces of the semiconductor substrate face each other. It is a module. With such a configuration, the reliability of the module can be improved.
  • the photoelectric conversion module of an embodiment indicated here is provided with a wiring sheet electrically connected with a photoelectric conversion element, and a wiring sheet is an insulating base material, and the first on an insulating base material.
  • a wiring sheet is an insulating base material, and the first on an insulating base material.
  • 1 wiring and the 2nd wiring on an insulating base material, the 1st electrode is electrically connected to the 1st wiring, and the 2nd electrode is electrically connected to the 2nd wiring. Also good.
  • Embodiment disclosed here can be utilized for a photoelectric conversion element and a photoelectric conversion module, and may be suitably used for a solar cell and a solar cell module, Especially preferably, it is a heterojunction type back contact cell. There is a possibility that it can be used for a heterojunction back contact cell with a wiring sheet.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Sustainable Energy (AREA)
  • Sustainable Development (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

光電変換素子は、第１の面（１ｂ）と第２の面（１ａ）と側面（１ｃ）とを有する半導体基板（１）と、半導体基板（１）の側面（１ｃ）上の誘電体膜（６）を備えている。

Description

光電変換素子および光電変換モジュール
　本発明は、光電変換素子および光電変換モジュールに関する。本出願は、２０１６年３月４日に出願した日本特許出願である特願２０１６－０４２０６４号に基づく優先権を主張する。当該日本特許出願に記載された全ての記載内容は、参照によって本明細書に援用される。
　裏面接合型太陽電池セルは、従来、結晶シリコン基板の受光面側に設けられていたｐｎ接合および電極を結晶シリコン基板の裏面側に形成することによって、結晶シリコン基板の受光面側に設けられる電極による影をなくし、太陽光をより多く吸収する高効率の太陽電池である。
　このような裏面接合型太陽電池セルとしては、結晶シリコン基板の裏面に不純物を熱拡散することによってｐｎ接合を形成したものが量産されている。また、さらに高効率の裏面接合型太陽電池セルとするために、結晶シリコン基板の裏面にアモルファスシリコン層を形成したヘテロ接合型バックコンタクトセルの開発が進められている。
　たとえば特許文献１には、以下の裏面接合型太陽電池セルの製造方法が記載されている。まず、半導体基板の裏面上にｉ型非晶質半導体層、ｎ型非晶質半導体層および絶縁層をこの順に積層した後に、絶縁層の一部を除去し、残部の絶縁層をマスクとしてｉ型非晶質半導体層およびｎ型非晶質半導体層のアルカリエッチングを行って半導体基板の裏面の一部を露出させる。次に、半導体基板の露出した裏面ならびにｉ型非晶質半導体層、ｎ型非晶質半導体層および絶縁層の積層体を覆うようにｉ型非晶質半導体層およびｐ型非晶質半導体層をこの順に積層する。次に、ｉ型非晶質半導体層およびｐ型非晶質半導体層のそれぞれの一部をエッチングすることによって絶縁層の一部を露出させ、露出した絶縁層を厚さ方向にエッチングすることによってｐ型非晶質半導体層を露出させる。その後、ｎ型非晶質半導体層上およびｐ型非晶質半導体層上のそれぞれに電極を形成することによって、裏面接合型太陽電池セルとする。
特開２０１３－２１９０６５号公報
　しかしながら、特許文献１に記載の裏面接合型太陽電池セルの複数を縦横に配列して互いに電気的に接続してモジュール化した場合は、信頼性が低下することがあったため、その改善が要望されていた。
　ここで開示された実施形態は、第１の面と、第２の面と、第１の面と第２の面とを繋ぐ側面とを有する、第１導電型または第２導電型の半導体基板と、半導体基板の第１の面側の第１導電型非晶質半導体膜と、半導体基板の第１の面側の第２導電型非晶質半導体膜と、第１導電型非晶質半導体膜上の第１電極と、第２導電型非晶質半導体膜上の第２電極と、半導体基板の側面上の誘電体膜とを備えた光電変換素子である。
　ここで開示された実施形態は、第１の面と、第２の面と、第１の面と第２の面とを繋ぐ側面とを有する、第１導電型または第２導電型の半導体基板と、半導体基板の第１の面の第１導電型不純物含有領域と、半導体基板の第１の面の第２導電型不純物含有領域と、第１導電型不純物含有領域上の第１電極と、第２導電型不純物含有領域上の第２電極と、半導体基板の側面上の誘電体膜とを備えた光電変換素子。
　ここで開示された実施形態は、上記のいずれかの光電変換素子であって、半導体基板の側面の誘電体膜同士が向かい合うようにして配置された光電変換素子の複数を含む、光電変換モジュールである。
　ここで開示された実施形態においては、モジュールの信頼性を向上することができる。
実施形態１のヘテロ接合型バックコンタクトセルの模式的な断面図である。 実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について説明するための模式的な断面図である。 実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について説明するための模式的な断面図である。 実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について説明するための模式的な断面図である。 実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について説明するための模式的な断面図である。 実施形態１のヘテロ接合型バックコンタクトセルをモジュール化したときの一例の模式的な断面図である。 実施形態２のヘテロ接合型バックコンタクトセルの模式的な断面図である。 実施形態２のヘテロ接合型バックコンタクトセルをモジュール化したときの一例の模式的な断面図である。 実施形態３の裏面電極型太陽電池セルの模式的な断面図である。 実施形態３の裏面電極型太陽電池セルの製造方法の一例について説明するための模式的な断面図である。 実施形態３の裏面電極型太陽電池セルの製造方法の一例について説明するための模式的な断面図である。 実施形態３の裏面電極型太陽電池セルの製造方法の一例について説明するための模式的な断面図である。 実施形態３の裏面電極型太陽電池セルの製造方法の一例について説明するための模式的な断面図である。 実施形態３の裏面電極型太陽電池セルをモジュール化したときの一例の模式的な断面図である。 実施形態４の裏面電極型太陽電池セルの模式的な断面図である。 実施形態４の裏面電極型太陽電池セルをモジュール化したときの一例の模式的な断面図である。 実施形態５の配線シート付きヘテロ接合型バックコンタクトセルの模式的な断面図である。 実施形態５の配線シート付きヘテロ接合型バックコンタクトセルに用いられる配線シートの模式的な平面図である。 実施形態５の配線シート付きヘテロ接合型バックコンタクトセルの模式的な平面図である。 実施形態６の配線シート付きヘテロ接合型バックコンタクトセルの模式的な断面図である。 実施形態７の配線シート付き裏面電極型太陽電池セルの模式的な断面図である。 実施形態８の配線シート付き裏面電極型太陽電池セルの模式的な断面図である。
　以下、ここで開示される実施形態について説明する。なお、実施形態の説明に用いられる図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
　［実施形態１］
　＜ヘテロ接合型バックコンタクトセルの構造＞
　図１に、実施形態の光電変換素子の一例である実施形態１のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。図１に示すように、実施形態１のヘテロ接合型バックコンタクトセルは、ｐ型またはｎ型の半導体基板１を備えている。半導体基板１は、受光面１ａと、受光面１ａと向かい合う裏面１ｂと、受光面１ａと裏面１ｂとを繋ぐ側面１ｃとを備えている。半導体基板１の裏面１ｂ上には、半導体基板１の裏面１ｂの一部を覆う第１のｉ型非晶質半導体膜２と、半導体基板１の裏面１ｂの他の一部を覆う第２のｉ型非晶質半導体膜４とが設けられている。
　第１のｉ型非晶質半導体膜２上には、ｐ型非晶質半導体膜３が設けられている。第２のｉ型非晶質半導体膜４上には、ｎ型非晶質半導体膜５が設けられている。第２のｉ型非晶質半導体膜４およびｎ型非晶質半導体膜５の端部は、ｐ型非晶質半導体膜３の端部上に位置している。
　ｐ型非晶質半導体膜３上にはｐ電極７が設けられており、ｎ型非晶質半導体膜５上にはｎ電極８が設けられている。
　半導体基板１の受光面１ａ上には、半導体基板１の受光面１ａの全部を覆う第３のｉ型非晶質半導体膜９が設けられている。第３のｉ型非晶質半導体膜９上には、第２のｎ型非晶質半導体膜１０が設けられている。半導体基板１の受光面１ａの第２のｎ型非晶質半導体膜１０上には誘電体膜６が設けられている。誘電体膜６は、半導体基板１の受光面１ａの上方から半導体基板１の両側面１ｃを被覆し、半導体基板１の裏面１ｂ上のｐ型非晶質半導体膜３の両方の縁部３ａ上にまで周り込んでいる。ｐ型非晶質半導体膜３の縁部３ａは、半導体基板１の側面１ｃに沿って延在するｐ型非晶質半導体膜３の端からｐ電極７の形成位置までの少なくとも一部の表面領域である。
　＜ヘテロ接合型バックコンタクトセルの製造方法＞
　以下、図２～図６の模式的断面図を参照して、実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、図２に示すように、半導体基板１の受光面１ａの全面に第３のｉ型非晶質半導体膜９および第２のｎ型非晶質半導体膜１０をこの順に積層するとともに、半導体基板１の裏面１ｂの全面に第１のｉ型非晶質半導体膜２およびｐ型非晶質半導体膜３をこの順に積層する。第１のｉ型非晶質半導体膜２、ｐ型非晶質半導体膜３、第３のｉ型非晶質半導体膜９および第２のｎ型非晶質半導体膜１０の形成方法は特に限定されないが、たとえばプラズマＣＶＤ（Chemical　Vapor　Deposition）法を用いることができる。
　半導体基板１としては、ｐ型またはｎ型の単結晶シリコン基板を好適に用いることができるがこれに限定されず、たとえば従来から公知のｐ型またはｎ型の半導体基板を適宜用いることができる。
　第１のｉ型非晶質半導体膜２および第３のｉ型非晶質半導体膜９としては、ｉ型非晶質シリコン膜を好適に用いることができるがｉ型非晶質シリコン膜に限定されず、たとえば従来から公知のｉ型非晶質半導体膜を用いることもできる。
　なお、本実施形態において、「ｉ型」とは、完全な真性の状態だけでなく、十分に低濃度（ｎ型不純物濃度が１×１０15個／ｃｍ3未満、かつｐ型不純物濃度が１×１０15個／ｃｍ3未満）であればｎ型またはｐ型の不純物が混入された状態のものも含む意味である。
　また、本実施形態において、「非晶質シリコン」には、シリコン原子の未結合手（ダングリングボンド）が水素で終端されていない非晶質シリコンだけでなく、水素化非晶質シリコンなどのシリコン原子の未結合手が水素等で終端されたものも含まれるものとする。
　第２のｎ型非晶質半導体膜１０としては、ｎ型非晶質シリコン膜を好適に用いることができるがｎ型非晶質シリコン膜に限定されず、たとえば従来から公知のｎ型非晶質半導体膜を用いることもできる。
　なお、第２のｎ型非晶質半導体膜１０を構成するｎ型非晶質シリコン膜に含まれるｎ型不純物としては、たとえばリンを用いることができる。また、本実施形態において、「ｎ型」とは、ｎ型不純物濃度が１×１０15個／ｃｍ3以上の状態を意味する。
　ｐ型非晶質半導体膜３としては、ｐ型非晶質シリコン膜を好適に用いることができるがｐ型非晶質シリコン膜に限定されず、たとえば従来から公知のｐ型非晶質半導体膜を用いることもできる。
　ｐ型非晶質半導体膜３に含まれるｐ型不純物としては、たとえばボロンを用いることができる。また、本実施形態において、「ｐ型」とは、ｐ型不純物濃度が１×１０15個／ｃｍ3以上の状態を意味する。
　次に、図３に示すように、ｐ型非晶質半導体膜３および第１のｉ型非晶質半導体膜２を厚さ方向に除去する。これにより、ｐ型非晶質半導体膜３および第１のｉ型非晶質半導体膜２の除去部分においては、半導体基板１の裏面１ｂが露出する。
　次に、図４に示すように、ｐ型非晶質半導体膜３の端部と重なり、ｐ型非晶質半導体膜３の表面の一部を露出するように、第２のｉ型非晶質半導体膜４およびｎ型非晶質半導体膜５をこの順に積層する。第２のｉ型非晶質半導体膜４およびｎ型非晶質半導体膜５の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法を用いることができる。
　第２のｉ型非晶質半導体膜４としては、ｉ型非晶質シリコン膜を好適に用いることができるがｉ型非晶質シリコン膜に限定されず、たとえば従来から公知のｉ型非晶質半導体膜を用いることもできる。
　ｎ型非晶質半導体膜５としては、ｎ型非晶質シリコン膜を好適に用いることができるがｎ型非晶質シリコン膜に限定されず、たとえば従来から公知のｎ型非晶質半導体膜を用いることもできる。
　なお、ｎ型非晶質半導体膜５を構成するｎ型非晶質シリコン膜に含まれるｎ型不純物としては、たとえばリンを用いることができる。
　次に、図５に示すように、ｐ型非晶質半導体膜３の表面上にｐ電極７を形成するとともに、ｎ型非晶質半導体膜５の表面上にｎ電極８を形成する。
　その後、図１に示すように、半導体基板１の受光面１ａから半導体基板１の両側面１ｃを被覆し、半導体基板１の裏面１ｂ上のｐ型非晶質半導体膜３の両方の縁部３ａ上にまで周り込むように、誘電体膜６を形成する。誘電体膜６の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法、Ｃａｔ－ＣＶＤ法または反応性スパッタリング法などを用いることができる。また、誘電体膜６としては、たとえば窒化シリコン膜などを用いることができる。
　たとえば、ｐ電極７およびｎ電極８の厚さが半導体基板１の裏面１ｂ側の凹凸（ｐ型非晶質半導体膜３およびｎ型非晶質半導体膜５の表面により形成される凹凸）の凸部（半導体基板１の裏面１ｂ側への突出部）の厚さよりも厚い場合または薄い場合にｐ電極７およびｎ電極８が設置されている側を設置台側として半導体基板１を設置台上に設置すると、半導体基板１のｐ型非晶質半導体膜３およびｎ型非晶質半導体膜５と、設置台との間に隙間が生じる。この場合に、たとえば、プラズマＣＶＤ法、Ｃａｔ－ＣＶＤ法または反応性スパッタリング法のようなガスを用いた成膜法により誘電体膜６を形成すると、その隙間を通して、ガスが半導体基板１の裏面１ｂ側に周り込む。これにより、半導体基板１の裏面１ｂ側に周り込んだ誘電体膜６を形成することができる。
　本実施形態においては、半導体基板１の４つの側面の少なくとも１つの少なくとも一部の上に誘電体膜が設けられていればよい。なかでも、半導体基板１の４つの側面の少なくとも１つの少なくとも一部の上に誘電体膜を最表面とする膜が設けられていることが好ましい。たとえば、半導体基板１の４つの側面の少なくとも１つの少なくとも一部の上に誘電体膜６のみが設けられていてもよく、誘電体膜６と半導体基板１との間に他の膜（導電膜および誘電体膜のいずれであってもよい）が設けられていてもよく、誘電体膜６上に他の誘電体膜がさらに設けられていてもよい。
　また、上記においては、誘電体膜６が半導体基板１の裏面１ｂ側のｐ型非晶質半導体膜３の縁部３ａまで周り込んでいる場合について説明したが、誘電体膜６はｐ型非晶質半導体膜３の縁部３ａとともにｎ型非晶質半導体膜５の縁部にも周り込んでいてもよく、ｐ型非晶質半導体膜３の縁部３ａのみに周り込んでいてもよく、ｎ型非晶質半導体膜５の縁部のみに周り込んでいてもよい。
　特許文献１の裏面接合型太陽電池セルは、電極の形成工程で裏面接合型太陽電池セルの製造が完了しているため、半導体基板の側面は露出している。したがって、特許文献１に記載の裏面接合型太陽電池セルをモジュール化した場合には、半導体基板の側面が互いに向かい合うように隣り合って配置されたセル同士の半導体基板の側面が接触して電気的な短絡が引き起こされることがあり、これがモジュールの信頼性を低下させていた。
　一方、実施形態１のヘテロ接合型バックコンタクトセルは、半導体基板１の側面１ｃに誘電体膜６を最表面とする膜が設けられている。したがって、たとえば図６の模式的断面図に示すように、実施形態１のヘテロ接合型バックコンタクトセルの複数を配列して互いに電気的に接続してモジュール化した場合であっても、半導体基板１の側面１ｃが互いに向かい合うように隣り合って配置されたヘテロ接合型バックコンタクトセル同士の電気的な短絡を誘電体膜６によって妨げることができる。
　したがって、実施形態１においては、実施形態１のヘテロ接合型バックコンタクトセルをモジュール化したときの信頼性を、特許文献１に記載の裏面接合型太陽電池セルをモジュール化した場合と比べて格段に高くすることができる。
　さらに、実施形態１においては、誘電体膜６を最表面とする膜が半導体基板１の裏面１ｂ上のｐ型非晶質半導体膜３の縁部３ａ上にまで周り込んでいる。そのため、実施形態１のヘテロ接合型バックコンタクトセルの電極を配線シートの配線と電気的に接続してモジュール化した場合におけるｐ型非晶質半導体膜３の縁部３ａと配線シートの配線との接触を防止することができる。ｐ型非晶質半導体膜３の縁部３ａと配線シートの配線とが接触した場合にはその接触部から半導体基板１の側面１ｃを伝って電流がリークすることがあるため、誘電体膜６によって、ｐ型非晶質半導体膜３の縁部３ａと配線シートの配線との接触を防止することによって、実施形態１のヘテロ接合型バックコンタクトセルをモジュール化したときの信頼性をさらに向上することができる。
　なお、上記においては、ｎ型とｐ型とが入れ替わっていてもよいことは言うまでもない。
　［実施形態２］
　図７に、実施形態の光電変換素子の他の一例である実施形態２のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。図７に示すように、実施形態２のヘテロ接合型バックコンタクトセルにおいては、ｐ電極７がｐ型非晶質半導体膜３の端まで設けられており、誘電体膜６がｐ電極７の側面７ａを覆うようにして設けられていることを特徴としている。なお、実施形態２においては、誘電体膜６は半導体基板１の裏面側に周り込む必要がないため、実施形態１の方法に加えて、反応性スパッタリング法ではない通常のスパッタリング法によっても誘電体膜６を形成することができる。
　実施形態２においても、たとえば図８の模式的断面図に示すように、半導体基板１の側面１ｃが互いに向かい合うように隣り合って配置されたヘテロ接合型バックコンタクトセル同士の電気的な短絡は、半導体基板１の側面１ｃ上に設けられた誘電体膜６によって妨げることができる。また、ｐ型非晶質半導体膜３の縁部３ａと配線シートの配線との接触は、ｐ型非晶質半導体膜３の端まで設けられたｐ電極７によって妨げることができる。
　実施形態２における上記以外の説明は、実施形態１と同様であるため、その説明については繰り返さない。
　［実施形態３］
　図９に、実施形態の光電変換素子の他の一例である実施形態３の裏面電極型太陽電池セルの模式的な断面図を示す。図９に示すように、実施形態３の裏面電極型太陽電池セルは、半導体基板１の裏面１ｂに交互に配置されたｐ型不純物含有領域１１と、ｎ型不純物含有領域１２とを備え、半導体基板１の受光面１ａ上の誘電体膜６が、半導体基板１の受光面１ａから側面１ｃを通って、半導体基板１の裏面１ｂのｐ型不純物含有領域１１の縁部１１ａ上の誘電体膜１３まで延在していることを特徴としている。ｐ型不純物含有領域１１の縁部１１ａは、半導体基板１の側面１ｃに沿って延在するｐ型不純物含有領域１１の端からｐ電極７の形成位置までの少なくとも一部の表面領域である。
　以下、図１０～図１３の模式的断面図を参照して、実施形態３の裏面電極型太陽電池セルの製造方法の一例について説明する。まず、図１０に示すように、半導体基板１の裏面１ｂに、ｐ型不純物含有領域１１およびｎ型不純物含有領域１２を形成する。ｐ型不純物含有領域１１は、たとえばｐ型不純物含有ガスを用いてｐ型不純物を半導体基板１の裏面１ｂの一部に熱拡散することにより形成することができる。また、ｎ型不純物含有領域１２は、たとえばｎ型不純物含有ガスを用いてｎ型不純物を半導体基板１の裏面１ｂの一部に熱拡散することにより形成することができる。なお、ｐ型不純物含有領域１１は半導体基板１よりもｐ型不純物濃度が高い領域であればよく、ｎ型不純物含有領域１２は半導体基板１よりもｎ型不純物濃度が高い領域であればよい。
　次に、図１１に示すように、半導体基板１の裏面１ｂ上に誘電体膜１３を形成する。誘電体膜１３の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法等を用いることができる。また、誘電体膜１３としては、たとえば窒化シリコン膜などを用いることができる。
　次に、図１２に示すように、半導体基板１の裏面１ｂ上の誘電体膜１３の一部を除去することによって、ｐ型不純物含有領域１１の一部を露出させるとともに、ｎ型不純物含有領域１２の一部を露出させる。
　次に、図１３に示すように、ｐ型不純物含有領域１１にｐ電極７を形成するとともにｎ型不純物含有領域１２上に第ｎ電極８を形成する。
　その後、図９に示すように、半導体基板１の受光面１ａから半導体基板１の両側面１ｃを被覆し、半導体基板１の裏面１ｂのｐ型不純物含有領域１１の縁部１１ａ上の誘電体膜１３まで周り込むように、誘電体膜６を形成する。これにより、実施形態３の裏面電極型太陽電池セルを得ることができる。
　実施形態３においても、たとえば図１４の模式的断面図に示すように、半導体基板１の側面１ｃが互いに向かい合うように隣り合って配置された裏面電極型太陽電池セル同士の電気的な短絡は、半導体基板１の側面１ｃ上に設けられた誘電体膜６によって妨げることができる。また、ｐ型不純物含有領域１１の縁部１１ａと配線シートの配線との接触は、誘電体膜１３および誘電体膜６によって十分に妨げることができる。
　実施形態３における上記以外の説明は、実施形態１と同様であるため、その説明については繰り返さない。
　［実施形態４］
　図１５に、実施形態の光電変換素子の他の一例である実施形態４の裏面電極型太陽電池セルの模式的な断面図を示す。図１５に示すように、実施形態４の裏面電極型太陽電池セルにおいては、ｐ電極７がｐ型不純物含有領域１１の端まで設けられており、誘電体膜６がｐ電極７の側面７ａを覆うようにして設けられていることを特徴としている。
　実施形態４においても、たとえば図１６の模式的断面図に示すように、半導体基板１の側面１ｃが互いに向かい合うように隣り合って配置された裏面電極型太陽電池セル同士の電気的な短絡は、半導体基板１の側面１ｃ上に設けられた誘電体膜６によって妨げることができる。また、ｐ型不純物含有領域１１の縁部１１ａと配線シートの配線との接触は、ｐ電極７によって妨げることができる。
　実施形態４における上記以外の説明は、実施形態１～３と同様であるため、その説明については繰り返さない。
　［実施形態５］
　図１７に、実施形態の光電変換モジュールの一例である実施形態５の配線シート付きヘテロ接合型バックコンタクトセルの模式的な断面図を示す。図１７に示すように、実施形態５の配線シート付きヘテロ接合型バックコンタクトセルは、実施形態１のヘテロ接合型バックコンタクトセルの複数がたとえば図１９の模式的平面図に示すように配線シート上に縦横に設置されて電気的に直列に接続されることにより構成される。実施形態１のヘテロ接合型バックコンタクトセルのｐ電極７は配線シートのｐ配線２２と半田２４を介して電気的に接続されており、実施形態１のヘテロ接合型バックコンタクトセルのｎ電極８は配線シートのｎ配線２３と半田２４を介して電気的に接続されている。また、実施形態１のヘテロ接合型バックコンタクトセルと配線シートの絶縁性基材２１とは、絶縁性樹脂２５により接合されている。
　図１８に、実施形態５の配線シート付きヘテロ接合型バックコンタクトセルに用いられる配線シートの模式的な平面図を示す。配線シートは、絶縁性基材２１と、絶縁性基材２１上のｐ配線２２とｎ配線２３とを備えている。ｐ配線２２およびｎ配線２３も、それぞれ帯状に形成されており、絶縁性基材２１上で互いに間隔を空けて、これらの配線の長手方向が同一の方向となるようにして、交互に配置されている。また、複数のｐ配線２２の一端および複数のｎ配線２３の一端は、それぞれ、帯状の集電用配線２６に電気的に接続されている。集電用配線２６は、ｐ配線２２およびｎ配線２３の長手方向と直交する方向に長手方向を有するように、絶縁性基材２１上に配置されている。集電用配線２６は、複数のｐ配線２２または複数のｎ配線２３から電流を集電するとともに、実施形態１のヘテロ接合型バックコンタクトセルを電気的に直列に接続している。
　絶縁性基材２１としては、絶縁性の基材を用いることができ、たとえば、ポリエステル、ポリエチレンナフタレートまたはポリイミドなどのフィルムを用いることができる。
　ｐ配線２２、ｎ配線２３および集電用配線２６としては、導電性材料を用いることができ、たとえば、銅などを用いることができる。なお、ｐ配線２２、ｎ配線２３および集電用配線２６は、それぞれ、たとえば、絶縁性基材２１の表面の全面に金属膜などの導電膜を形成した後に、その一部をエッチングなどにより除去してパターニングすることによって形成することができる。
　実施形態５における上記以外の説明は、実施形態１と同様であるため、その説明については繰り返さない。
　［実施形態６］
　図２０に、実施形態の光電変換モジュールの他の一例である実施形態６の配線シート付きヘテロ接合型バックコンタクトセルの模式的な断面図を示す。図２０に示すように、実施形態６の配線シート付きヘテロ接合型バックコンタクトセルは、実施形態２のヘテロ接合型バックコンタクトセルにより構成されていることを特徴としている。
　実施形態６における上記以外の説明は、実施形態２および５と同様であるため、その説明については繰り返さない。
　［実施形態７］
　図２１に、実施形態の光電変換モジュールの他の一例である実施形態７の配線シート付き裏面電極型太陽電池セルの模式的な断面図を示す。図２１に示すように、実施形態７の配線シート付き裏面電極型太陽電池セルは、実施形態３の裏面電極型太陽電池セルにより構成されていることを特徴としている。
　実施形態７における上記以外の説明は、実施形態３および５と同様であるため、その説明については繰り返さない。
　［実施形態８］
　図２２に、実施形態の光電変換モジュールの他の一例である実施形態８の配線シート付き裏面電極型太陽電池セルの模式的な断面図を示す。図２２に示すように、実施形態８の配線シート付き裏面電極型太陽電池セルは、実施形態４の裏面電極型太陽電池セルにより構成されていることを特徴としている。
　実施形態８における上記以外の説明は、実施形態４および５と同様であるため、その説明については繰り返さない。
　［付記］
　（１）ここで開示された実施形態は、第１の面と、第２の面と、第１の面と第２の面とを繋ぐ側面とを有する、第１導電型または第２導電型の半導体基板と、半導体基板の第１の面側の第１導電型非晶質半導体膜と、半導体基板の第１の面側の第２導電型非晶質半導体膜と、第１導電型非晶質半導体膜上の第１電極と、第２導電型非晶質半導体膜上の第２電極と、半導体基板の側面上の誘電体膜とを備えた光電変換素子である。このような構成とすることにより、モジュールの信頼性を向上することができる。
　（２）ここで開示された実施形態の光電変換素子において、誘電体膜は、第１導電型非晶質半導体膜または第２導電型非晶質半導体膜の縁部上に位置していてもよい。この場合にも、モジュールの信頼性を向上することができる。
　（３）ここで開示された実施形態は、第１の面と、第２の面と、第１の面と第２の面とを繋ぐ側面とを有する、第１導電型または第２導電型の半導体基板と、半導体基板の第１の面の第１導電型不純物含有領域と、半導体基板の第１の面の第２導電型不純物含有領域と、第１導電型不純物含有領域上の第１電極と、第２導電型不純物含有領域上の第２電極と、半導体基板の側面上の誘電体膜とを備えた光電変換素子である。このような構成とすることにより、モジュールの信頼性を向上することができる。
　（４）ここで開示された実施形態の光電変換素子において、誘電体膜は、第１導電型不純物含有領域または第２導電型不純物含有領域の縁部上に位置していてもよい。この場合にも、モジュールの信頼性を向上することができる。
　（５）ここで開示された実施形態の光電変換素子において、誘電体膜は、半導体基板の第２の面上に位置していてもよい。この場合にも、モジュールの信頼性を向上することができる。
　（６）ここで開示された実施形態の光電変換素子において、誘電体膜は、窒化シリコンを含んでいてもよい。この場合にも、モジュールの信頼性を向上することができる。
　（７）ここで開示された実施形態は、上記のいずれかの光電変換素子であって、半導体基板の側面の誘電体膜同士が向かい合うようにして配置された光電変換素子の複数を含む光電変換モジュールである。このような構成とすることにより、モジュールの信頼性を向上することができる。
　（８）ここで開示された実施形態の光電変換モジュールは、光電変換素子と電気的に接続されている配線シート、を備え、配線シートは、絶縁性基材と、絶縁性基材上の第１配線と、絶縁性基材上の第２配線とを備えており、第１電極は、第１配線に電気的に接続され、第２電極は、第２配線に電気的に接続されていてもよい。
　以上のように実施形態について説明を行なったが、上述の各実施形態の構成を適宜組み合わせることも当初から予定している。
　今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　ここで開示された実施形態は、光電変換素子および光電変換モジュールに利用することができ、好適には太陽電池および太陽電池モジュールに利用できる可能性があり、特に好適にはヘテロ接合型バックコンタクトセルおよび配線シート付きヘテロ接合型バックコンタクトセルに利用できる可能性がある。
　１　半導体基板、１ａ　受光面、１ｂ　裏面、１ｃ　側面、１ｄ　縁部、２　第１のｉ型非晶質半導体膜、３　ｐ型非晶質半導体膜、３ａ　縁部、４　第２のｉ型非晶質半導体膜、５　ｎ型非晶質半導体膜、６　誘電体膜、７　ｐ電極、７ａ　側面、８　ｎ電極、８ａ　銀ペースト、９　第３のｉ型非晶質半導体膜、１０　第２のｎ型非晶質半導体膜、１１　ｐ型不純物含有領域、１２　ｎ型不純物含有領域、１３　誘電体膜、２１　絶縁性基材、２２　ｐ配線、２３　ｎ配線、２４　半田、２５　絶縁性樹脂、２６　集電用配線。

Claims (8)

  1. 　第１の面と、第２の面と、前記第１の面と前記第２の面とを繋ぐ側面とを有する、第１導電型または第２導電型の半導体基板と、
    　前記半導体基板の前記第１の面側の第１導電型非晶質半導体膜と、
    　前記半導体基板の前記第１の面側の第２導電型非晶質半導体膜と、
    　前記第１導電型非晶質半導体膜上の第１電極と、
    　前記第２導電型非晶質半導体膜上の第２電極と、
    　前記半導体基板の前記側面上の誘電体膜と、を備えた、光電変換素子。
  2. 　前記誘電体膜は、前記第１導電型非晶質半導体膜または前記第２導電型非晶質半導体膜の縁部上に位置している、請求項１に記載の光電変換素子。
  3. 　第１の面と、第２の面と、前記第１の面と前記第２の面とを繋ぐ側面とを有する、第１導電型または第２導電型の半導体基板と、
    　前記半導体基板の前記第１の面の第１導電型不純物含有領域と、
    　前記半導体基板の前記第１の面の第２導電型不純物含有領域と、
    　前記第１導電型不純物含有領域上の第１電極と、
    　前記第２導電型不純物含有領域上の第２電極と、
    　前記半導体基板の前記側面上の誘電体膜と、を備えた、光電変換素子。
  4. 　前記誘電体膜は、前記第１導電型不純物含有領域または前記第２導電型不純物含有領域の縁部上に位置している、請求項３に記載の光電変換素子。
  5. 　前記誘電体膜は、前記半導体基板の前記第２の面上に位置している、請求項１～請求項４のいずれか１項に記載の光電変換素子。
  6. 　前記誘電体膜は、窒化シリコンを含む、請求項１～請求項５のいずれか１項に記載の光電変換素子。
  7. 　請求項１～６のいずれか１項に記載の光電変換素子であって、前記半導体基板の前記側面の前記誘電体膜同士が向かい合うように配置された前記光電変換素子の複数を含む、光電変換モジュール。
  8. 　前記光電変換素子と電気的に接続されている配線シート、を備え、
    　前記配線シートは、絶縁性基材と、前記絶縁性基材上の第１配線と、前記絶縁性基材上の第２配線とを備えており、
    　前記第１電極は、前記第１配線に電気的に接続され、
    　前記第２電極は、前記第２配線に電気的に接続されている、請求項７に記載の光電変換モジュール。
PCT/JP2017/004492 2016-03-04 2017-02-08 光電変換素子および光電変換モジュール WO2017150104A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016042064 2016-03-04
JP2016-042064 2016-03-04

Publications (1)

Publication Number Publication Date
WO2017150104A1 true WO2017150104A1 (ja) 2017-09-08

Family

ID=59743798

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/004492 WO2017150104A1 (ja) 2016-03-04 2017-02-08 光電変換素子および光電変換モジュール

Country Status (1)

Country Link
WO (1) WO2017150104A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035092A (ja) * 2009-07-31 2011-02-17 Sanyo Electric Co Ltd 裏面接合型太陽電池及びそれを用いた太陽電池モジュール
JP2012119537A (ja) * 2010-12-01 2012-06-21 Ulvac Japan Ltd 光電変換装置の製造方法
US20130298984A1 (en) * 2012-05-11 2013-11-14 Nazir Pyarali KHERANI Passivation of silicon surfaces using intermediate ultra-thin silicon oxide layer and outer passivating dielectric layer
JP2014116395A (ja) * 2012-12-07 2014-06-26 Sharp Corp 太陽電池およびその製造方法
JP2015525970A (ja) * 2012-06-29 2015-09-07 サンパワー コーポレイション 太陽電池の構造的一体性を向上させるための方法及び太陽電池
WO2015178307A1 (ja) * 2014-05-23 2015-11-26 シャープ株式会社 光電変換素子

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035092A (ja) * 2009-07-31 2011-02-17 Sanyo Electric Co Ltd 裏面接合型太陽電池及びそれを用いた太陽電池モジュール
JP2012119537A (ja) * 2010-12-01 2012-06-21 Ulvac Japan Ltd 光電変換装置の製造方法
US20130298984A1 (en) * 2012-05-11 2013-11-14 Nazir Pyarali KHERANI Passivation of silicon surfaces using intermediate ultra-thin silicon oxide layer and outer passivating dielectric layer
JP2015525970A (ja) * 2012-06-29 2015-09-07 サンパワー コーポレイション 太陽電池の構造的一体性を向上させるための方法及び太陽電池
JP2014116395A (ja) * 2012-12-07 2014-06-26 Sharp Corp 太陽電池およびその製造方法
WO2015178307A1 (ja) * 2014-05-23 2015-11-26 シャープ株式会社 光電変換素子

Similar Documents

Publication Publication Date Title
US7902454B2 (en) Solar cell, solar cell module, and method of manufacturing the solar cell
US9293635B2 (en) Back junction back contact solar cell module and method of manufacturing the same
US7759158B2 (en) Scalable photovoltaic cell and solar panel manufacturing with improved wiring
JP4791098B2 (ja) 集積型薄膜太陽電池モジュール
US20090139570A1 (en) Solar cell and a manufacturing method of the solar cell
JPWO2008090718A1 (ja) 太陽電池セル、太陽電池アレイおよび太陽電池モジュール
JP2008294080A (ja) 太陽電池セル及び太陽電池セルの製造方法
JP5273728B2 (ja) 配線シート付き太陽電池セルおよび太陽電池モジュール
US11515436B2 (en) Photovoltaic device and photovoltaic unit
JP6611786B2 (ja) 光電変換素子および光電変換装置
JP2024010044A (ja) 太陽電池の製造方法
WO2016042842A1 (ja) ヘテロ接合型バックコンタクトセルおよび光電変換装置
US11575053B2 (en) Photovoltaic device and solar cell module including same
WO2017150104A1 (ja) 光電変換素子および光電変換モジュール
WO2016027530A1 (ja) 光電変換装置
WO2017038733A1 (ja) 光電変換素子
CN116234338B (zh) 太阳能电池
JP6748688B2 (ja) 光電変換装置
JP6792709B2 (ja) 光電変換装置、それを備える太陽電池ストリングおよびそれらのいずれかを備える太陽電池モジュール
WO2017150671A1 (ja) 光電変換素子および光電変換素子の製造方法
KR101130965B1 (ko) 태양전지 및 그 제조방법
WO2016143547A1 (ja) 光電変換素子、光電変換装置、光電変換素子の製造方法および光電変換装置の製造方法
JPWO2019092885A1 (ja) 太陽電池モジュール

Legal Events

Date Code Title Description
NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17759575

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17759575

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP