WO2019003619A1 - 高周波フィルタ、マルチプレクサ、高周波フロントエンド回路および通信装置 - Google Patents

高周波フィルタ、マルチプレクサ、高周波フロントエンド回路および通信装置 Download PDF

Info

Publication number
WO2019003619A1
WO2019003619A1 PCT/JP2018/017014 JP2018017014W WO2019003619A1 WO 2019003619 A1 WO2019003619 A1 WO 2019003619A1 JP 2018017014 W JP2018017014 W JP 2018017014W WO 2019003619 A1 WO2019003619 A1 WO 2019003619A1
Authority
WO
WIPO (PCT)
Prior art keywords
switch
circuit
parallel arm
filter
arm resonator
Prior art date
Application number
PCT/JP2018/017014
Other languages
English (en)
French (fr)
Inventor
浩司 野阪
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN201880042763.9A priority Critical patent/CN110800211B/zh
Publication of WO2019003619A1 publication Critical patent/WO2019003619A1/ja
Priority to US16/727,772 priority patent/US10911027B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H03H9/6423—Means for obtaining a particular transfer characteristic
    • H03H9/6433—Coupled resonator filters
    • H03H9/6483—Ladder SAW filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/34—Networks for connecting several sources or loads working on different frequencies or frequency bands, to a common load or source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezo-electric or electrostrictive material
    • H03H9/542—Filters comprising resonators of piezo-electric or electrostrictive material including passive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezo-electric or electrostrictive material
    • H03H9/56—Monolithic crystal filters
    • H03H9/566—Electric coupling means therefor
    • H03H9/568—Electric coupling means therefor consisting of a ladder configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezo-electric or electrostrictive material
    • H03H9/58—Multiple crystal filters
    • H03H9/60—Electric coupling means therefor
    • H03H9/605—Electric coupling means therefor consisting of a ladder configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H03H9/6403—Programmable filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H04B1/0053—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band
    • H04B1/006—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band using switches for selecting the desired band
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/50—Circuits using different frequencies for the two directions of communication
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/703—Networks using bulk acoustic wave devices
    • H03H9/706—Duplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves
    • H03H9/725—Duplexers

Abstract

フィルタ（１０）は、直列腕回路（１１）と、ノード（ｘ１）とグランドに接続された並列腕回路（２１）と、ノード（ｘ２）とグランドに接続された並列腕回路（２２）と、を備え、並列腕回路（２１）は、並列腕共振子（ｐ１）と、並列腕共振子（ｐ１）に直列接続されたスイッチ回路（３１）と、を有し、並列腕回路（２２）は、並列腕共振子（ｐ２）と、並列腕共振子（ｐ２）に直列接続されたスイッチ回路（３２）と、を有し、スイッチ回路（３１）は、１以上のトランジスタで構成されたスイッチ（ＳＷ１）を有し、スイッチ回路（３２）は、１以上のトランジスタで構成されたスイッチ（ＳＷ２）を有し、スイッチ（ＳＷ２）を構成する１以上のトランジスタの各々のゲート幅は、スイッチ（ＳＷ１）を構成する１以上のトランジスタの少なくとも１つのゲート幅より大きい。

Description

高周波フィルタ、マルチプレクサ、高周波フロントエンド回路および通信装置
　本発明は、共振子を有する高周波フィルタ、マルチプレクサ、高周波フロントエンド回路および通信装置に関する。
　従来、マルチバンド化に対応する高周波フィルタとして、周波数可変機能を有する高周波フィルタ（チューナブルフィルタ）が提案されている。
　このような周波数可変機能を有する高周波フィルタは、複数の直列腕回路と複数の並列腕回路によるラダー型の回路で構成される。そして、上記並列腕回路としては、キャパシタおよびスイッチ素子が並列接続された回路と並列腕共振子とが直列接続された構成が知られている（例えば、特許文献１参照）。
　上記従来の構成によれば、スイッチの導通（オン）および非導通（オフ）の切り替えにより、並列腕回路のインピーダンスが極小となる特異点である共振周波数が切り替わるため、当該共振周波数によって構成される減衰極の周波数を切り替えることができる。
米国特許出願公開第２００９／０２５１２３５号明細書
　特許文献１に開示されたような高周波フィルタを、例えば、送信用フィルタとして適用する場合、当該高周波フィルタの耐電力性が要求される。高周波フィルタの耐電力性を向上させるには、並列腕回路の耐電力性について向上させる必要がある。並列腕回路の耐電力性を向上させるにあたり、並列腕共振子の耐電力性のみならず、並列腕回路を構成するスイッチについての耐電力性を向上させることが重要である。
　しかしながら、従来では、上記高周波フィルタをマルチバンドのシステムに適用する場合に、上記スイッチ素子の小型化および当該スイッチ素子の導通時における低損失性を優先課題としており、上記スイッチ素子の小型化および低損失性とトレードオフの関係にある耐電力性を向上させる構成については検討がなされていない。
　そこで、本発明は、周波数可変機能を有する高周波フィルタ、ならびに、これを備えるマルチプレクサ、高周波フロントエンド回路および通信装置について、通過帯域内の挿入損失の低減および小型化を図りつつ、耐電力性を確保することを目的とする。
　上記目的を達成するために、本発明の一態様に係る高周波フィルタは、入力端子と出力端子とを結ぶ経路上に設けられた直列腕回路と、前記入力端子と前記直列腕回路との間の前記経路上の第１ノードとグランドに接続された第１並列腕回路と、前記直列腕回路と前記出力端子との間の前記経路上の第２ノードとグランドに接続された第２並列腕回路と、を備え、前記第１並列腕回路は、第１並列腕共振子と、当該第１並列腕共振子に直列接続された第１スイッチ回路と、を有し、前記第１スイッチ回路は、１以上のトランジスタで構成された第１スイッチ素子を有し、前記第２並列腕回路は、第２並列腕共振子と、当該第２並列腕共振子に直列接続された第２スイッチ回路と、を有し、前記第２スイッチ回路は、１以上のトランジスタで構成された第２スイッチ素子を有し、前記第１スイッチ素子を構成する前記１以上のトランジスタの各々のゲート幅は、前記第２スイッチ素子を構成する前記１以上のトランジスタの少なくとも１つのゲート幅より大きい。
　このように構成された高周波フィルタでは、当該高周波フィルタに要求される耐電力性を満たすために、スイッチ素子の耐電流性を確保することが必要である。これに関し、入力端子に近く接続された並列腕回路のスイッチ素子ほど、導通時に流れる電流が大きい。そこで、第１スイッチ素子を構成する１以上のトランジスタの各々のゲート幅が第２スイッチ素子を構成する１以上のトランジスタの少なくとも１つのゲート幅よりも大きいことにより、第１スイッチ素子および第２スイッチ素子について、合計サイズを小さくしつつ、高周波フィルタに要求される耐電力性を満たす耐電流性を確保することができる。また、第１スイッチ素子のゲート幅が相対的に大きいことにより、第１スイッチ素子の導通時の抵抗（オン抵抗）を小さくできる。よって、第１スイッチ素子の導通時に、高周波フィルタの通過帯域内の挿入損失を低減することができる。つまり、周波数可変機能を有する高周波フィルタについて、通過帯域内の挿入損失の低減および小型化を図りつつ、耐電力性を確保することができる。
　また、トランジスタの直列接続数をスタック数とした場合に、前記第２スイッチ素子のスタック数は、前記第１スイッチ素子のスタック数より少ないことにしてもよい。
　このように、第２スイッチ素子のスタック数を第１スイッチ素子のスタック数より少なくすることにより、相対的にゲート幅が小さい第２スイッチ素子についても、導通時の抵抗を小さくすることができる。また、第２スイッチ素子について、スタック数を減らすことにより、小型化することができる。よって、高周波フィルタについて、第２スイッチ素子の導通時における通過帯域内挿入損失を低減できるとともに、小型化を図れる。
　また、前記第１スイッチ回路は、さらに、インダクタおよびキャパシタの一方であり、前記第１スイッチ素子に接続された第１インピーダンス素子を有し、前記第２スイッチ回路は、さらに、インダクタおよびキャパシタの一方であり、前記第２スイッチ素子に接続された第２インピーダンス素子を有することにしてもよい。
　これにより、第１スイッチ素子の導通および非導通の切り替えにより、第１並列腕回路の共振周波数が切り替えられる。同様に、第２スイッチ素子の導通および非導通の切り替えにより、第２並列腕回路の共振周波数が切り替えられる。第１並列腕回路の共振周波数および第２並列腕回路の共振周波数は高周波フィルタの減衰極を構成するため、高周波フィルタは、第１スイッチ素子および第２スイッチ素子の導通および非導通の切り替えにより、減衰極を切り替えることができる。
　また、前記第１スイッチ回路は、前記第１インピーダンス素子と前記第１スイッチ素子とが並列接続された回路であり、前記第２スイッチ回路は、前記第２インピーダンス素子と前記第２スイッチ素子とが並列接続された回路であってもよい。
　これにより、第１スイッチ素子の導通および非導通の切り替えによって、通過帯域低域側の減衰極の周波数を切り替える（可変する）ことができる。
　また、前記第１スイッチ回路は、さらに、インダクタおよびキャパシタの他方であって前記第１スイッチ素子に直列接続された第３インピーダンス素子を有し、前記第２スイッチ回路は、さらに、インダクタおよびキャパシタの他方であって前記第２スイッチ素子に直列接続された第４インピーダンス素子を有し、前記第３インピーダンス素子と前記第１スイッチ素子とが直列接続された回路は、前記第１インピーダンス素子に並列接続されており、前記第４インピーダンス素子と前記第２スイッチ素子とが直列接続された回路は、前記第２インピーダンス素子に並列接続されていることにしてもよい。
　これにより、通過帯域低域側の減衰極の周波数の切り替える範囲を広くすることができる。
　また、前記第１スイッチ回路は、前記第３インピーダンス素子と前記第１スイッチ素子とが直列接続された回路を複数組有し、前記第２スイッチ回路は、前記第４インピーダンス素子と前記第２スイッチ素子とが直列接続された回路を複数組有することにしてもよい。
　これにより、通過帯域低域側の減衰極の周波数を細かく切り替えることができる。
　また、前記第１並列腕回路は、さらに、前記第１並列腕共振子と前記第１スイッチ回路とが直列接続された回路に並列接続された第３並列腕共振子を有し、前記第２並列腕回路は、さらに、前記第２並列腕共振子と前記第２スイッチ回路とが直列接続された回路に並列接続された第４並列腕共振子を有し、前記第１並列腕共振子の共振周波数は、前記第３並列腕共振子の共振周波数より低く、前記第１並列腕共振子の反共振周波数は、前記第３並列腕共振子の反共振周波数より低く、前記第２並列腕共振子の共振周波数は、前記第４並列腕共振子の共振周波数より低く、前記第２並列腕共振子の反共振周波数は、前記第４並列腕共振子の反共振周波数より低いことにしてもよい。
　これにより、通過帯域低域端の挿入損失を悪化させること無く、通過帯域低域側の減衰極の周波数を切り替えることができる。
　また、前記第１並列腕回路および前記第２並列腕回路のそれぞれは、さらに、前記第１並列腕共振子と前記第１スイッチ回路とが直列接続された回路に並列接続された第３並列腕共振子を有し、前記第２並列腕回路は、さらに、前記第２並列腕共振子と前記第２スイッチ回路とが直列接続された回路に並列接続された第４並列腕共振子を有し、前記第１並列腕共振子の共振周波数は、前記第３並列腕共振子の共振周波数より高く、前記第１並列腕共振子の反共振周波数は、前記第３並列腕共振子の反共振周波数より高く、前記第２並列腕共振子の共振周波数は、前記第４並列腕共振子の共振周波数より高く、前記第２並列腕共振子の反共振周波数は、前記第４並列腕共振子の反共振周波数より高いことにしてもよい。
　これにより、通過帯域高域端の挿入損失を悪化させること無く、通過帯域高域側の減衰極の周波数を切り替えることができる。
　また、前記第１並列腕回路は、さらに、第３並列腕共振子と、当該第３並列腕共振子に直列接続された第３スイッチ回路と、を有し、前記第２並列腕回路は、さらに、第４並列腕共振子と、当該第４並列腕共振子に直列接続された第４スイッチ回路と、を有し、前記第３スイッチ回路は、インダクタおよびキャパシタの一方である第５インピーダンス素子と、前記第５インピーダンス素子と接続され、かつ、１以上のトランジスタで構成された第３スイッチ素子と、を有し、前記第４スイッチ回路は、インダクタおよびキャパシタの一方である第６インピーダンス素子と、前記第６インピーダンス素子と接続され、かつ、１以上のトランジスタで構成された第４スイッチ素子と、を有し、前記第１並列腕共振子と前記第１スイッチ回路とが直列接続された回路と、前記第３並列腕共振子と前記第３スイッチ回路とが直列接続された回路とは、並列接続されており、前記第２並列腕共振子と前記第２スイッチ回路とが直列接続された回路と、前記第４並列腕共振子と前記第４スイッチ回路とが直列接続された回路とは、並列接続されていることにしてもよい。
　これにより、通過帯域端の挿入損失を悪化させること無く、通過帯域低域側および通過帯域高域側の減衰極の周波数を切り替えることができる。
　また、前記第３スイッチ素子を構成する前記１以上のトランジスタの各々のゲート幅は、前記第４スイッチ素子を構成する前記１以上のトランジスタの少なくとも１つのゲート幅より大きいことにしてもよい。
　このように構成された高周波フィルタについても、上述したように、入力端子に近く接続された並列腕回路のスイッチ素子ほど、導通時に流れる電流が大きい。そこで、第３スイッチ素子を構成する１以上のトランジスタの各々のゲート幅が第４スイッチ素子を構成する１以上のトランジスタの少なくとも１つのゲート幅よりも大きいことにより、第３スイッチ素子および第４スイッチ素子についても、上述した第１スイッチ素子および第２スイッチ素子と同様のことが言える。すなわち、第３スイッチ素子および第４スイッチ素子について、合計サイズを小さくしつつ、高周波フィルタに要求される耐電力性を満たす耐電流性を確保することができる。また、第３スイッチ素子の導通時に、高周波フィルタの通過帯域内の挿入損失を低減することができる。つまり、通過帯域端の挿入損失を悪化させること無く周波数を可変できる高周波フィルタについて、通過帯域内の挿入損失の低減および小型化を図りつつ、耐電力性を確保することができる。
　また、トランジスタの直列接続数をスタック数とした場合に、前記第４スイッチ素子のスタック数は、前記第３スイッチ素子のスタック数より少ないことにしてもよい。
　このように、第４スイッチ素子のスタック数を第３スイッチ素子のスタック数より少なくすることにより、相対的にゲート幅が小さい第４スイッチ素子についても、導通時の抵抗を小さくすることができる。よって、高周波フィルタについて、第４スイッチ素子の導通時における通過帯域内挿入損失を低減できるとともに、小型化を図れる。
　また、前記直列腕回路を含む、前記経路上に設けられた２以上の直列腕回路と、前記第１並列腕回路および前記第２並列腕回路を含む３以上の並列腕回路と、で構成されるラダー型のフィルタ構造を有し、前記３以上の並列腕回路は、前記経路上の前記第１ノードと前記出力端子との間のノードとグランドに接続された第３並列腕回路を有し、前記第３並列腕回路は、第５並列腕共振子と、当該第５並列腕共振子に直列接続された第５スイッチ回路と、を有し、前記第５スイッチ回路は、１以上のトランジスタで構成された第５スイッチ素子を有し、前記第５スイッチ素子を構成する前記１以上のトランジスタの各々のゲート幅は、前記第１スイッチ素子を構成する前記１以上のトランジスタのいずれのゲート幅より小さいことにしてもよい。
　これにより、３以上の並列腕回路を含む構成においても、第１スイッチ素子、第２スイッチ素子および第５スイッチ素子について、合計サイズを小さくしつつ、高周波フィルタに要求される耐電力性を満たす耐電流性を確保することができる。また、第１スイッチ素子、第２スイッチ素子および第５スイッチ素子の導通および非導通が適宜切り替えられることにより、減衰極の周波数および減衰極の数を細かく調整することができる。したがって、減衰極の周波数および減衰極の数を細かく調整することができる高周波フィルタについて、小型化および要求される耐電力性を確保することができる。
　また、本発明の一態様に係るマルチプレクサは、上記いずれかの高周波フィルタである第１フィルタを含む複数のフィルタを備え、前記複数のフィルタそれぞれの入力端子または出力端子は、共通端子に直接的または間接的に接続されている。
　このようなマルチプレクサによれば、通過帯域内の挿入損失の低減および小型化を図りつつ、耐電力性を確保することができる。
　また、前記マルチプレクサは、前記複数のフィルタのうち共通端子に接続されるフィルタを切り替える切替回路を備え、前記切替回路は、前記第１フィルタの前記入力端子または前記出力端子と前記共通端子との導通および非導通を切り替える第６スイッチ素子を有し、前記第６スイッチ素子は、１以上のトランジスタで構成され、前記第６スイッチ素子を構成する前記１以上のトランジスタの各々のゲート幅は、前記第１スイッチ素子を構成する前記１以上のトランジスタの少なくとも１つのゲート幅より大きいことにしてもよい。
　このようなマルチプレクサを構成するスイッチ素子には、当該マルチプレクサに要求される耐電力性を満たす耐電流性を確保することが必要である。これに関し、第６スイッチ素子は、共通端子から入力または出力される高周波信号の主経路上に直列に設けられているので、主経路とグランドとを結ぶ経路上に設けられる並列腕回路のスイッチ素子に比べて、高い耐電流性が求められる。また、第６スイッチ素子は、上記のように主経路上に設けられているので、並列腕回路のスイッチ素子に比べて、導通時の抵抗が通過帯域全体の挿入損失に大きく影響する。そこで、第６スイッチ素子のゲート幅を第１スイッチ素子のゲート幅より大きくすることにより、第６スイッチ素子について、マルチプレクサに要求される耐電力性を満たす耐電流性を確保し、かつ、導通時の抵抗を低減することができる。したがって、周波数可変機能を有する高周波フィルタを備えるマルチプレクサについて、通過帯域内の挿入損失の低減および小型化を図りつつ、耐電力性を確保することができる。
　また、前記切替回路は、さらに、前記第６スイッチ素子と前記第１フィルタの前記入力端子または前記出力端子とが接続されるノードとグランドとの導通および非導通を切り替える第７スイッチ素子を有し、前記第６スイッチ素子および前記第７スイッチ素子は、一方が導通の場合に他方が非導通となり、前記第７スイッチ素子は、１以上のトランジスタで構成され、前記第７スイッチ素子を構成する前記１以上のトランジスタの各々のゲート幅は、前記第１スイッチ素子を構成する前記１以上のトランジスタのいずれのゲート幅より小さいことにしてもよい。
　言い換えると、第６スイッチ素子と第７スイッチ素子とは、導通および非導通が排他的に切り替えられる。このように第６スイッチ素子と排他的に導通および非導通が切り替えられる第７スイッチ素子を有することにより、第６スイッチ素子が非導通の場合に、共通端子と第１フィルタとの間のアイソレーションを向上することができる。また、第１フィルタと通過帯域が異なるフィルタの減衰帯域において、第１フィルタの通過帯域での減衰量の悪化を抑えることができる。また、第７スイッチ素子は、導通時および非導通時のいずれにおいても電流がほとんど流れず、かつ、導通時の抵抗が通過帯域の挿入損失に影響しにくい。そこで、第７スイッチ素子を構成する１以上のトランジスタの各々のゲート幅が第１スイッチ素子を構成する１以上のトランジスタの少なくとも１つのゲート幅より小さいことにより、第７スイッチ素子について、マルチプレクサに要求される耐電力性を満たす耐電流性を確保し、かつ、小型化することができる。
　また、本発明の一態様に係る高周波フロントエンド回路は、上記いずれかの高周波フィルタである第１フィルタ、または、上記いずれかのマルチプレクサと、前記高周波フィルタまたは前記マルチプレクサに直接的または間接的に接続された増幅回路と、を備える。
　このような高周波フロントエンド回路によれば、通過帯域内の挿入損失の低減および小型化を図りつつ、耐電力性を確保することができる。
　また、前記増幅回路は、高周波送信信号を増幅するパワーアンプであり、前記第１フィルタの前記入力端子には、前記パワーアンプで増幅された前記高周波送信信号が入力されることにしてもよい。
　このような送信系の高周波フロントエンド回路によれば、通過帯域内の挿入損失の低減および小型化を図りつつ、耐電力性を確保することができる。
　また、前記増幅回路は、高周波受信信号を増幅するローノイズアンプであり、前記第１フィルタの前記出力端子からは、前記ローノイズアンプで増幅される前記高周波受信信号が出力されることにしてもよい。
　このような受信系の高周波フロントエンド回路によれば、通過帯域内の挿入損失の低減および小型化を図りつつ、耐電力性を確保することができる。
　また、本発明の一態様に係る通信装置は、アンテナ素子で送受信される高周波信号を処理するＲＦ信号処理回路と、前記アンテナ素子と前記ＲＦ信号処理回路との間で前記高周波信号を伝達する上記いずれかの高周波フロントエンド回路と、を備える。
　このような通信装置によれば、通過帯域内の挿入損失の低減および小型化を図りつつ、耐電力性を確保することができる。
　本発明によれば、周波数可変機能を有する高周波フィルタ、ならびに、これを備えるマルチプレクサ、高周波フロントエンド回路および通信装置について、通過帯域内の挿入損失の低減および小型化を図りつつ、耐電力性を確保することができる。
図１Ａは、実施の形態１に係るフィルタの回路ブロック図である。 図１Ｂは、実施の形態１に係るフィルタの回路構成図である。 図１Ｃは、実施の形態１の変形例に係るフィルタの回路構成図である。 図２Ａは、スイッチの構成を示す模式図である。 図２Ｂは、スイッチを構成するトランジスタの回路構成図である。 図３Ａは、実施の形態１に係るスイッチのゲート幅とスイッチ特性との関係を表すグラフである。 図３Ｂは、実施の形態１に係るスイッチのスタック数とスイッチ特性との関係を表すグラフである。 図４は、並列腕回路の等価回路図である。 図５は、並列腕回路のインピーダンス特性、電流特性、および電圧特性を表すグラフである。 図６Ａは、並列腕回路の回路構成図である。 図６Ｂは、スイッチがオフ状態である場合の並列腕回路の等価回路図である。 図６Ｃは、スイッチがオフ状態である場合の並列腕回路の共振周波数における等価回路図である。 図６Ｄは、スイッチがオフ状態である場合の並列腕回路の共振周波数における等価回路図である。 図６Ｅは、並列腕回路の回路構成図である。 図６Ｆは、スイッチがオフ状態である場合の並列腕回路の共振周波数における等価回路図である。 図７は、実施の形態１の実施例に係るフィルタの回路構成図である。 図８は、実施例１に係るフィルタに関する各種特性を示すグラフである。 図９は、実施例２に係るフィルタに関する各種特性を示すグラフである。 図１０は、比較例１に係るフィルタに関する各種特性を示すグラフである。 図１１は、図７に示す実施例および比較例に係るフィルタの構造を説明する平面図である。 図１２は、実施例３に係るフィルタの回路構成図である。 図１３は、実施例３に係るフィルタに関する各種特性を示すグラフである。 図１４Ａは、実施例２に係るフィルタの通過特性を表すグラフである。 図１４Ｂは、実施例３に係るフィルタの通過特性を表すグラフである。 図１５Ａは、実施例４に係るフィルタの回路構成図である。 図１５Ｂは、実施例４に係るフィルタの通過特性を表すグラフである。 図１６は、実施例５に係るフィルタの回路構成図である。 図１７は、実施例５に係るフィルタに関する各種特性を示すグラフである。 図１８は、比較例２に係るフィルタに関する各種特性を示すグラフである。 図１９は、実施例６に係るフィルタに関する各種特性を示すグラフである。 図２０は、比較例３に係るフィルタに関する各種特性を示すグラフである。 図２１は、実施例７に係るフィルタの回路構成図である。 図２２Ａは、Ｂａｎｄ２８ａ－Ｔｘ使用時において、実施例７に係るフィルタに関する各種特性を示すグラフである。 図２２Ｂは、Ｂａｎｄ２８ｂ－Ｔｘ使用時において、実施例７に係るフィルタに関する各種特性を示すグラフである。 図２３Ａは、Ｂａｎｄ２８ａ－Ｔｘ使用時において、比較例４に係るフィルタに関する各種特性を示すグラフである。 図２３Ｂは、Ｂａｎｄ２８ｂ－Ｔｘ使用時において、比較例４に係るフィルタに関する各種特性を示すグラフである。 図２４は、実施の形態２に係るマルチプレクサの回路構成図である。 図２５Ａは、ラダー型フィルタにおいて、直列腕共振子に抵抗が直列接続された場合の回路構成図である。 図２５Ｂは、図２５Ａに示す回路構成において、抵抗の抵抗値を変化させた場合のフィルタ特性への影響を表すグラフである。 図２６Ａは、ラダー型フィルタにおいて、並列腕共振子に抵抗が直列接続された場合の回路構成図である。 図２６Ｂは、図２６Ａに示す回路構成において、抵抗の抵抗値を変化させた場合のフィルタ特性への影響を表すグラフである。 図２７は、実施例８に係るマルチプレクサの一部の回路構成図である。 図２８Ａは、Ｂａｎｄ２７－Ｒｘ使用時において、実施例８に係るマルチプレクサに関する各種特性を示すグラフである。 図２８Ｂは、Ｂａｎｄ２６－Ｒｘ使用時において、実施例８に係るマルチプレクサに関する各種特性を示すグラフである。 図２９は、フィルタの入出力端子とグランドとの導通および非導通を切り替えるスイッチの有無によるフィルタ特性への影響を示すグラフである。 図３０は、実施の形態３に係る通信装置の構成図である。
　以下、本発明の実施の形態について、実施例および図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態などは、一例であり、本発明を限定する主旨ではない。以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、図面に示される構成要素の大きさ、または大きさの比は、必ずしも厳密ではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略または簡略化する場合がある。
　また、以下において、「通過帯域低域端」は、「通過帯域内の最も低い周波数」を意味する。また、「通過帯域高域端」は、「通過帯域内の最も高い周波数」を意味する。また、以下において、「通過帯域低域側」は、「通過帯域外かつ通過帯域より低周波数側」を意味する。また「通過帯域高域側」は、「通過帯域外かつ通過帯域より高周波数側」を意味する。また、以下では、「低周波数側」を「低域側」と称し、「高周波数側」を「高域側」と称する場合がある。
　また、共振子または回路における共振周波数とは、特に断りの無い限り、当該共振子または当該回路を含むフィルタの通過帯域または通過帯域近傍の減衰極を形成するための共振周波数であり、当該共振子または当該回路のインピーダンスが極小となる特異点（理想的にはインピーダンスが０となる点）である「共振点」の周波数である。
　また、共振子または回路における反共振周波数とは、特に断りの無い限り、当該共振子または当該回路を含むフィルタの通過帯域または通過帯域近傍の減衰極を形成するための反共振周波数であり、当該共振子または当該回路のインピーダンスが極大となる特異点（理想的にはインピーダンスが無限大となる点）である「反共振点」の周波数である。
　なお、以下の実施の形態において、直列腕回路および並列腕回路は、以下のように定義される。
　並列腕回路は、第１入出力端子および第２入出力端子を結ぶ経路上の一のノードと、グランドと、の間に配置された回路である。
　直列腕回路は、第１入出力端子もしくは第２入出力端子と、並列腕回路が接続される上記経路上のノードと、の間に配置された回路、または、一の並列腕回路が接続される上記経路上の一のノードと、他の並列腕回路が接続される上記経路上の他のノードと、の間に配置された回路である。
　（実施の形態１）
　［１．　高周波フィルタの基本構成］
　図１Ａは、実施の形態１に係るフィルタ１０の回路ブロック図である。同図に示されたフィルタ１０は、直列腕回路１１と、並列腕回路２１および２２と、出力端子１０１および入力端子１０２と、を備える。
　このフィルタ１０は、入力端子１０２に入力された高周波信号のうち所望の周波数の高周波信号を通過させて出力端子１０１から出力する高周波フィルタである。言い換えると、入力端子１０２は高周波電力が印加される端子である。
　なお、フィルタ１０が例えばマルチプレクサまたはＴＤＤ（Ｔｉｍｅ　Ｄｉｖｉｓｉｏｎ　Ｄｕｐｌｅｘ）フィルタとして用いられる場合には、出力端子１０１に高周波電力が印加されることもある。つまり、一の期間では入力端子１０２に高周波信号が入力され、かつ出力端子１０１から高周波信号が出力され、他の一の期間では出力端子１０１に高周波信号が入力されかつ入力端子１０２から高周波信号が出力されることがある。ただし、この場合であっても、一の期間において入力端子１０２に印加される高周波電力と他の一の期間において出力端子１０１に印加される高周波電力とを比較すると、前者が後者よりも大きい。すなわち、この場合、フィルタ１０の入力端子１０２は、高周波電力が印加され得る出力端子１０１および入力端子１０２のうち、より大きな高周波電力が印加される端子である。
　直列腕回路１１は、出力端子１０１と入力端子１０２とを結ぶ経路上に設けられている。直列腕回路１１は、例えば、弾性波共振子である直列腕共振子で構成されていてもよく、あるいは、縦結合共振器等の複数の共振子で構成された共振回路であってもかまわない。また、直列腕回路１１は、ＬＣ共振回路であってもよく、共振回路に限らず、インダクタまたはキャパシタ等のインピーダンス素子であってもかまわない。
　並列腕回路２１は、出力端子１０１と直列腕回路１１との間の上記経路上の第２ノードであるノードｘ１とグランドに接続された第２並列腕回路である。並列腕回路２２は、入力端子１０２と直列腕回路１１との間の経路上の第１ノードであるノードｘ２とグランドに接続された第１並列腕回路である。これら並列腕回路２１および２２のそれぞれは、後述する並列腕共振子と、当該並列腕共振子に直列接続された後述するスイッチ回路と、を有する。
　具体的には、並列腕回路２１は、第２並列腕共振子である並列腕共振子ｐ１と、第２スイッチ回路であるスイッチ回路３１と、を有している。並列腕回路２２は、第１並列腕共振子である並列腕共振子ｐ２と、第１スイッチ回路であるスイッチ回路３２と、を有している。ここで、スイッチ回路３１は、第２スイッチ素子であるスイッチＳＷ１を有する。スイッチ回路３２は、第１スイッチ素子であるスイッチＳＷ２を有する。
　並列腕回路２１と並列腕回路２２とは、接続されるノードおよび回路定数が異なる点を除き、同様の構成を有する。具体的には、並列腕回路２１における並列腕共振子ｐ１およびスイッチ回路３１は、それぞれ、並列腕回路２２における並列腕共振子ｐ２およびスイッチ回路３２に相当する。また、スイッチ回路３１における後述するスイッチＳＷ１は、スイッチ回路３２における後述するスイッチＳＷ２に相当する。このため、以下では、並列腕回路２１について説明し、並列腕回路２２については簡略化して説明する。
　なお、並列腕共振子ｐ１と並列腕共振子ｐ２とは、共振子の分割数が互いに異なっていてもかまわない。また、並列腕回路２１と並列腕回路２２とは、少なくとも一方が後述する回路構成以外の何らかの素子を有することにより、互いに異なる構成となっていてもかまわない。これらの事項は、以降の回路構成の説明においても、同様である。
　並列腕共振子ｐ１は、弾性波を用いた弾性波共振子であり、例えば、ＳＡＷ（Ｓｕｒｆａｃｅ　Ａｃｏｕｓｔｉｃ　Ｗａｖｅ）を利用した共振子、ＢＡＷ（Ｂｕｌｋ　Ａｃｏｕｓｔｉｃ　Ｗａｖｅ）を利用した共振子、もしくは、ＦＢＡＲ（Ｆｉｌｍ　Ｂｕｌｋ　Ａｃｏｕｓｔｉｃ　Ｒｅｓｏｎａｔｏｒ）等である。なお、ＳＡＷには、表面波だけでなく境界波も含まれる。さらに、並列腕共振子ｐ１およびｐ２は、インダクタンス成分およびキャパシタンス成分で構成された等価回路モデル（例えば、ＢＶＤ（Ｂｕｔｔｅｒｗｏｒｔｈ　Ｖａｎ　Ｄｙｋｅ）モデルなど）で表現される。なお、以降、共振子に限らず共振回路についても、インピーダンスが極小となる周波数を「共振周波数」と称し、インピーダンスが極大となる周波数を「反共振周波数」と称する。
　スイッチ回路３１は、並列腕共振子ｐ１と直列接続されており、本実施の形態では、並列腕共振子ｐ１とグランドとの間で並列腕共振子ｐ１と直列接続されている。なお、スイッチ回路３１は、ノードｘ１と並列腕共振子ｐ１との間で並列腕共振子ｐ１と直列接続されていてもかまわないが、小型化の観点からは、本実施の形態の接続順序で接続されていることが好ましい。このことについては、実施例を用いて後述する。
　スイッチＳＷ１は、半導体素子であるトランジスタで構成されたＳＰＳＴ（Ｓｉｎｇｌｅ　Ｐｏｌｅ　Ｓｉｎｇｌｅ　Ｔｈｒｏｗ）型のスイッチ素子である。スイッチＳＷ１は、具体的にはＦＥＴ（Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ：電界効果トランジスタ）で構成されており、例えば、ＧａＡｓもしくはＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）からなる。このような半導体を用いたスイッチは小型であるため、フィルタ１０を小型化することができる。
　スイッチＳＷ１は、１以上のトランジスタで構成されており、本実施の形態では、複数のトランジスタで構成されている。なお、スイッチＳＷ１の構成の詳細については、スイッチＳＷ２の構成の詳細と併せて、後述する。
　図１Ｂは、実施の形態１に係るフィルタ１０Ｘの回路構成図である。同図に示されたフィルタ１０Ｘは、フィルタ１０の具体的な回路構成例である。フィルタ１０Ｘは、直列腕回路１１と、並列腕回路２１Ｘおよび２２Ｘと、出力端子１０１および入力端子１０２と、を備える。以下、フィルタ１０Ｘについて、フィルタ１０と同じ構成については説明を省略し、異なる構成を中心に説明する。
　並列腕回路２１Ｘは、上述した並列腕回路２１の一例であり、スイッチ回路３１の一例であるスイッチ回路３１Ｘを有する。並列腕回路２２Ｘは、上述した並列腕回路２２の一例であり、スイッチ回路３２の一例であるスイッチ回路３２Ｘを有する。具体的には、スイッチ回路３１Ｘは、スイッチＳＷ１（第２スイッチ素子）と、インダクタおよびキャパシタの一方であり、スイッチＳＷ１に接続された第２インピーダンス素子の一例であるキャパシタＣ１と、を有する。スイッチ回路３２Ｘは、スイッチＳＷ２（第１スイッチ素子）と、インダクタおよびキャパシタの一方であり、スイッチＳＷ２に接続された第１インピーダンス素子の一例であるキャパシタＣ２を有する。
　スイッチ回路３１Ｘとスイッチ回路３２Ｘとは、接続される並列腕共振子が異なる点を除き、同様の構成を有する。具体的には、スイッチ回路３１ＸにおけるスイッチＳＷ１およびキャパシタＣ１は、それぞれ、スイッチ回路３２ＸにおけるスイッチＳＷ２およびキャパシタＣ２に相当する。このため、以下では、スイッチ回路３１Ｘについて説明し、スイッチ回路３２Ｘについては簡略化して説明する。
　図１Ｂに示すように、スイッチ回路３１Ｘは、キャパシタＣ１とスイッチＳＷ１とが並列接続された回路である。このスイッチ回路３１のインピーダンスは、ＲＦＩＣ（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）等の制御部（図示せず）からの制御信号にしたがってスイッチＳＷ１のオンおよびオフが切り替えられることによって切り替えられる。
　スイッチ回路３１Ｘを有する並列腕回路２１Ｘの共振周波数は、フィルタ１０Ｘの通過帯域低域側の減衰極を形成する。フィルタ１０Ｘの通過帯域低域側の減衰極の周波数可変幅は、キャパシタＣ１の素子値に依存し、例えばキャパシタＣ１の素子値が小さいほど周波数可変幅が広くなる。このため、キャパシタＣ１の素子値は、フィルタ１０Ｘに要求される周波数仕様に応じて適宜決定され得る。また、キャパシタＣ１は、バリギャップおよびＤＴＣ（Ｄｉｇｉｔａｌｌｙ　Ｔｕｎａｂｌｅ　Ｃａｐａｃｉｔｏｒ）等の可変キャパシタであってもかまわない。
　上記回路構成により、スイッチＳＷ１のオンおよびオフが切り替えられることにより、スイッチ回路３１Ｘのインピーダンスが切り替えられ、これにより、並列腕回路２１Ｘの共振周波数が切り替えられる。具体的には、並列腕回路２１Ｘは、共振周波数および反共振周波数を有し、スイッチＳＷ１のオン（導通）およびオフ（非導通）に応じて、当該共振周波数が低域側または高域側に切り替えられる。
　フィルタ１０Ｘでは、スイッチ回路３１ＸがキャパシタＣ１とスイッチＳＷ１との並列回路で構成されているので、スイッチＳＷ１がオンからオフへと切り替わることにより、並列腕回路２１Ｘの共振周波数が高域側へと切り替えられる。フィルタ１０Ｘの通過帯域および減衰帯域は、直列腕回路１１の共振周波数および反共振周波数、ならびに、並列腕回路２１Ｘおよび２２Ｘの共振周波数および反共振周波数により規定されるため、スイッチＳＷ１およびＳＷ２のオンとオフとを切り替えることにより、フィルタ１０Ｘの通過帯域および減衰帯域の周波数を可変させることが可能となる。
　なお、本実施の形態に係るフィルタ１０は、フィルタ１０Ｘのようにスイッチ回路がキャパシタを有する構成でなくてもよい。
　図１Ｃは、実施の形態１の変形例に係るフィルタ１０Ｙの回路構成図である。同図に示されたフィルタ１０Ｙは、フィルタ１０の具体的な回路構成例である。フィルタ１０Ｙは、直列腕回路１１と、並列腕回路２１Ｙおよび２２Ｙと、出力端子１０１および入力端子１０２と、を備える。以下、フィルタ１０Ｙについて、フィルタ１０と同じ構成については説明を省略し、異なる構成を中心に説明する。
　並列腕回路２１Ｙは、上述した並列腕回路２１の他の一例であり、スイッチ回路３１の他の一例であるスイッチ回路３１Ｙを有する。スイッチ回路３１Ｙは、スイッチ回路３１Ｘに比べて、キャパシタＣ１を有さない点が異なる。並列腕回路２２Ｙは、上述した並列腕回路２２の他の一例であり、スイッチ回路３２の他の一例であるスイッチ回路３２Ｙを有する。スイッチ回路３２Ｙは、スイッチ回路３２Ｘに比べて、キャパシタＣ２を有さない点が異なる。
　上記回路構成により、スイッチＳＷ１の導通および非導通が切り替えられることにより、スイッチ回路３１Ｙのインピーダンスが切り替えられる。また、スイッチＳＷ２の導通および非導通が切り替えられることにより、スイッチ回路３２Ｙのインピーダンスが切り替えられる。より具体的には、スイッチＳＷ１およびＳＷ２が非導通の場合、フィルタ１０Ｙの通過特性は、直列腕回路１１のみが寄与する特性（例えば、直列腕回路１１で構成されるトラップ特性）となる。一方、スイッチＳＷ１およびＳＷ２が導通の場合、フィルタ１０Ｙの通過特性は、直列腕回路１１と並列腕共振子ｐ１およびｐ２とで構成されるラダー型フィルタの特性となる。つまり、スイッチＳＷ１およびＳＷ２の導通および非導通を切り替えることにより、フィルタ１０Ｙの通過帯域および減衰帯域の周波数を可変させることが可能となる。
　以下では、フィルタ１０が有するスイッチＳＷ１およびＳＷ２の構造について、スイッチＩＣ５０を用いて詳細に説明する。
　［２．　スイッチ素子の構造および特性］
　図２Ａは、実施の形態１に係るスイッチＩＣ５０の構成を示す模式図である。また、図２Ｂは、スイッチＩＣ５０を構成するトランジスタ１１１の回路構成図である。図２Ａの（ａ）では、実施の形態１に係るフィルタ１０が有する２つのスイッチＳＷ１およびＳＷ２を含む４つのスイッチＳＷ１～ＳＷ４を備えるスイッチＩＣの実装形態が示されている。なお、図１Ａのフィルタ１０に使用されるスイッチＩＣ５０は、図２Ａに示された構成に限らず、図２Ａに示されたスイッチＳＷ１～ＳＷ４のうち、スイッチＳＷ１およびＳＷ２のみを有する構成であってもかまわない。
　図２Ａの（ａ）に示すように、スイッチＳＷ１～ＳＷ４は、基板５１に形成されている。基板５１の裏面には、電源端子ＰＶＣＣ、制御端子ＰＣＴＲＬ、３つのグランド端子ＰＧＮＤ、スイッチ端子ＰＳＷ１、ＰＳＷ２、ＰＳＷ３、ＰＳＷ４、ＰＳＷ５およびＰＳＷ６が設けられている。スイッチ端子ＰＳＷ１およびＰＳＷ６の間にスイッチＳＷ１が接続され、スイッチ端子ＰＳＷ２およびＰＳＷ６の間にスイッチＳＷ２が接続され、スイッチ端子ＰＳＷ３およびＰＳＷ５の間にスイッチＳＷ３が接続され、スイッチ端子ＰＳＷ４およびＰＳＷ５の間にスイッチＳＷ４が接続されている。
　また、基板５１には、例えば、パワーマネジメントＩＣ等の電源回路から供給された電源電圧ＶＣＣによって動作し、例えば、ＲＦＩＣから入力された制御信号に応じて、スイッチＳＷ１～ＳＷ４を個別にオンおよびオフする複数のスイッチ駆動電圧を生成する制御回路ＣＴＲＬが設けられている。
　スイッチＳＷ１～ＳＷ４の各々は、１以上のトランジスタ１１１で構成され、ここでは、複数のトランジスタ１１１が直列接続された構成を有する。
　図２Ａの（ｂ）に示すように、スイッチＳＷ１を構成するトランジスタ１１１＿１は、例えば、複数のソース電極指１１１＿１ｓからなるソース電極、複数のドレイン電極指１１１＿１ｄからなるドレイン電極、および複数のゲート電極指１１１＿１ｇからなるゲート電極で構成されるＦＥＴである。また、図２Ａの（ｃ）に示すように、スイッチＳＷ２を構成するトランジスタ１１１＿２は、例えば、複数のソース電極指１１１＿２ｓからなるソース電極、複数のドレイン電極指１１１＿２ｄからなるドレイン電極、および複数のゲート電極指１１１＿２ｇからなるゲート電極で構成されるＦＥＴである。言い換えると、トランジスタ１１１（１１１＿１および１１１＿２）は、ソース電極指、ドレイン電極指、およびゲート電極指が互いに向き合って構成される１組の単位ＦＥＴが、複数並列（櫛歯状）に配置されている。
　このように構成されたスイッチＳＷ１～ＳＷ４において、１つのトランジスタ１１１を構成する電極指の重複する長さをフィンガー長ＬＦと呼び、フィンガー長ＬＦとフィンガー数ＮＦとを乗算したものをゲート幅Ｗと呼ぶ。さらに、１つのスイッチを構成するトランジスタ１１１の直列接続の数を、スタック数Ｎｓと呼ぶ。
　ここで、第１スイッチ素子であるスイッチＳＷ２を構成する１以上（ここでは複数）のトランジスタ１１１＿２の各々のゲート幅Ｗ２は、第２スイッチ素子であるスイッチＳＷ１を構成する１以上（ここでは複数）のトランジスタ１１１＿１の少なくとも１つのゲート幅Ｗ１より大きい。以下では、簡明のため、スイッチＳＷ２が同一の構成を有する複数のトランジスタ１１１＿２で構成され、スイッチＳＷ１が同一の構成を有する複数のトランジスタ１１１＿１で構成されているとして説明する。このとき、スイッチＳＷ２を構成する複数のトランジスタ１１１＿２の各々のゲート幅Ｗ２は、スイッチＳＷ１を構成する複数のトランジスタ１１１＿１のいずれのゲート幅Ｗ１より大きい。なお、以下では、スイッチを構成するトランジスタのゲート幅を、単に「スイッチのゲート幅」と称することがある。
　例えば、図２Ａの（ｂ）および（ｃ）に示すように、スイッチＳＷ１のフィンガー数ＮＦ１とスイッチＳＷ２のフィンガー数ＮＦ２とが同じである場合、スイッチＳＷ２のフィンガー長ＬＦ２はスイッチＳＷ１のフィンガー長ＬＦ１より長い。なお、これに限らず、スイッチＳＷ２のフィンガー長ＬＦ２はスイッチＳＷ１のフィンガー長ＬＦ１とが同じであってもよく、この場合、スイッチＳＷ２のフィンガー数ＮＦ２がスイッチＳＷ１のフィンガー数ＮＦ１より多い。また、スイッチＳＷ１とスイッチＳＷ２では、ゲート幅が上記関係になっていればよく、フィンガー長およびフィンガー数のそれぞれが互いに異なっていてもかまわない。
　また、図２Ａの（ａ）に示すように、スイッチＳＷ２を構成するトランジスタ１１１＿２のスタック数Ｎｓ２（ここでは９個）は、スイッチＳＷ１を構成するトランジスタ１１１＿１のスタック数Ｎｓ１（ここでは６個）より多い。言い換えると、並列腕回路２１（第２並列腕回路）における第１スイッチ素子であるスイッチＳＷ１のスタック数Ｎｓ１は、並列腕回路２２（第１並列腕回路）における第１スイッチ素子であるスイッチＳＷ２のスタック数Ｎｓ２より少ない。なお、以下では、スイッチを構成するトランジスタのスタック数を、単に「スイッチのスタック数」と称することがある。
　このように、並列腕回路２１のスイッチＳＷ１および並列腕回路２２のスイッチＳＷ２により周波数可変機能が果たされるフィルタ１０において、スイッチＳＷ１およびＳＷ２は、次のように設計されている。すなわち、入力端子１０２に近く接続された並列腕回路２２のスイッチＳＷ２のゲート幅Ｗ２は、並列腕回路２１におけるスイッチＳＷ１のゲート幅Ｗ１より大きく設計されている。また、スイッチＳＷ１のスタック数Ｎｓ１は、スイッチＳＷ２のスタック数Ｎｓ２より少なく設計されている。
　これにより、フィルタ１０は、通過帯域内の挿入損失の低減および小型化を図りつつ、耐電力性を確保することができる。これについて、ゲート幅Ｗとスイッチ特性との関係、および、スタック数Ｎｓとスイッチ特性との関係、を用いて説明する。
　図３Ａは、トランジスタ１１１で構成されるスイッチについて、スタック数Ｎｓが固定の場合におけるゲート幅Ｗとスイッチ特性との関係を表すグラフである。また、図３Ｂは、トランジスタ１１１で構成されるスイッチについて、ゲート幅Ｗが固定の場合におけるスタック数Ｎｓとスイッチ特性との関係を表すグラフである。
　図３Ａの左列に示すように、スタック数Ｎｓが固定の場合、スイッチは、ゲート幅Ｗが大きいほど、オン抵抗Ｒｏｎが小さくなる。ここで、オン抵抗とは、スイッチの導通時の抵抗である。また、図３Ａの中央列に示すように、この場合、ゲート幅Ｗに依存せず、耐電圧（オフ時の最大許容電圧）は一定となる。また、図３Ａの右列に示すように、この場合、スイッチは、ゲート幅Ｗが大きいほど、耐電流（オン時の最大許容電流）が大きくなる。さらに、図３Ａの左列、中央列、および右列に示すように、この場合、スイッチは、ゲート幅Ｗが大きいほど、サイズが大きくなる。
　なお、スタック数Ｎｓが固定の場合、トランジスタ１１１の耐電圧および耐電流は、ソース電極指１１１ｓおよびドレイン電極指１１１ｄの幅、ならびに、電極指間のギャップに依存するため、トランジスタ１１１の加工限界および材料によって制約される。１つのトランジスタ１１１について、耐電圧は例えば２．５Ｖ程度であり、ゲート幅に対する耐電流は３１８ｍＡ／ｍｍ程度である。
　また、図３Ｂの左列および中央列に示すように、ゲート幅Ｗが固定の場合、スイッチは、スタック数Ｎｓが多いほど、オン抵抗Ｒｏｎおよび耐電圧が大きくなる。また、図３Ｂの右列に示すように、この場合、スタック数Ｎｓに依存せず、耐電流は一定となる。さらに、図３Ｂの左列、中央列、および右列に示すように、この場合、スタック数Ｎｓが多いほど、サイズが大きくなる。
　すなわち、トランジスタ１１１で構成されるスイッチには、ゲート幅Ｗが大きくなるほどオン抵抗は小さくなるが、一方でサイズが大きくなるというトレードオフの関係がある。また、当該スイッチには、スタック数Ｎｓが大きくなるほど耐電圧が向上するが、一方でオン抵抗が大きくなるとともにサイズが大きくなるというトレードオフの関係がある。
　なお、ゲート幅Ｗが同じであっても、フィンガー長ＬＦが短いほど、かつ、フィンガー数Ｎｆが多いほど、オン抵抗は小さくなる。これは、フィンガー長ＬＦが短いほど電極指の長手方向の抵抗成分が小さくなることに起因するものである。したがって、ゲート幅Ｗが固定の場合、フィンガー長ＬＦを短くしてフィンガー数を多くした構成は、フィンガー長ＬＦを長くしてフィンガー数を減らした構成に比べて、オン抵抗を小さくできるとともに、耐電流性を向上することができる。
　これらの関係から、本願発明者は、並列腕回路２１および２２のスイッチＳＷ１およびＳＷ２によって周波数可変機能を有する高周波フィルタについて、次のような知見を得た。
　すなわち、入力端子１０２に近く接続された並列腕回路２２のスイッチＳＷ２には、並列腕回路２１のスイッチＳＷ１に比べ、オン時により多くの電流が流れる。つまり、スイッチＳＷ２には高い耐電流性が要求されるが、一方で、スイッチＳＷ１に要求される耐電流性は高くない。したがって、スイッチＳＷ２のゲート幅Ｗ２をスイッチＳＷ１のゲート幅Ｗ１より大きくすることにより、フィルタ１０について、耐電流性を確保しつつ小型化することができる。さらに、スイッチＳＷ２のオン抵抗を低減できるため、スイッチＳＷ２がオンの場合において低損失化が可能となる。
　また、入力端子１０２に近く接続された並列腕回路２２のスイッチＳＷ２には、並列腕回路２１のスイッチＳＷ１に比べ、オフ時により大きい電圧が印加される場合がある。このことは、フィルタ１０Ｘのように、スイッチＳＷ１がキャパシタＣ１と並列接続され、スイッチＳＷ２がキャパシタＣ２と並列接続された構成による。よって、この場合、スイッチＳＷ２には高い耐電圧性が要求されるが、一方で、スイッチＳＷ１に要求される耐電圧性は高くない。したがって、スイッチＳＷ１のスタック数Ｎｓ１をスイッチＳＷ２のスタック数Ｎｓ２より少なくすることにより、フィルタ１０について、耐電圧性を確保しつつ小型化することができる。また、スイッチＳＷ１は、スイッチＳＷ２に比べて、ゲート幅が小さいことによりトランジスタ１１１の１つ当たりのオン抵抗は大きいが、一方で、スタック数は少ない。これにより、トランジスタ１１１の１つ当たりのオン抵抗とスタック数との乗算値で表されるスイッチＳＷ１全体のオン抵抗を低減することができる。このため、スイッチＳＷ１がオンの場合において低損失化することができる。
　なお、以降、スイッチに印加される電圧を、「スイッチの両端電圧」または「スイッチ素子の両端電圧」と称することがある。
　［３．　スイッチ素子の両端電圧とスイッチ素子構造との関係］
　スイッチＳＷ１の両端電圧Ｖｓ１およびスイッチＳＷ２の両端電圧Ｖｓ２の大きさは、フィルタ１０に印加される高周波電力の大きさに比例する。特に、スイッチＳＷ１がキャパシタＣ１に並列接続され、スイッチＳＷ２がキャパシタＣ２に並列接続されている構成において、スイッチＳＷ１およびＳＷ２がオフの場合、スイッチＳＷ１およびＳＷ２のインピーダンスが高くなるため、両端電圧Ｖｓ１およびＶｓ２は大きくなる。
　一般的なスイッチ素子では、複数のトランジスタをスタック（直列接続）して各トランジスタにかかる電圧を分割する。しかし、スタック数を増やすとサイズが大型化するとともに、スイッチ素子のオン抵抗が大きくなる。
　つまり、トランジスタのスタック数を増やすと、フィルタの耐電力性は向上するが、サイズが大型化するとともにオン抵抗が大きくなるため、スイッチ素子のオン時の通過帯域内挿入損失が悪化する。一方、トランジスタのスタック数を減らすと、フィルタの耐電力性は悪化するが、小型化できるとともにオン抵抗を小さくできるため、スイッチ素子のオン時の通過帯域内挿入損失が低減する。すなわち、スイッチ素子を構成するトランジスタのスタック数を調整することは、耐電力性と、サイズおよび通過帯域内挿入損失との間でトレードオフの関係を有することとなる。
　上記観点から、周波数可変機能を有する高周波フィルタに必要とされる耐電力性を満たすために、各並列腕回路のスイッチ素子のスタック数を同じにすると、耐電力性と、サイズおよび通過帯域内挿入損失とのいずれか一方が悪化するという問題がある。
　本実施の形態に係るフィルタ１０において、スイッチＳＷ１の両端電圧Ｖｓ１の大きさは、高周波電力が出力端子１０１および入力端子１０２のいずれから印加されるか（高周波電力印加方向）、ならびに、並列腕共振子ｐ１の共振周波数に依存する。また、スイッチＳＷ２の両端電圧Ｖｓ２の大きさは、上記高周波電力印加方向、ならびに、並列腕共振子ｐ２の共振周波数に依存する。例えば、入力端子１０２への高周波電力の印加に伴う高周波印加電圧は、入力端子１０２に近いほど大きい。つまり、高周波電力が入力端子１０２側から印加された場合の高周波印加電圧は、並列腕回路２２の方が並列腕回路２１よりも大きい。また、並列腕回路２２に印加された高周波電圧は、並列腕共振子ｐ２とスイッチ回路３２とで分圧されるが、分圧比率は、並列腕共振子ｐ２およびスイッチ回路３２のインピーダンスに依存する。並列腕共振子ｐ２のインピーダンスは、共振周波数および反共振周波数により大きく変化するため、並列腕回路２２に印加された高周波電圧のうち、スイッチ回路３２に印加される高周波電圧は、並列腕共振子ｐ２の共振特性により変化する。
　つまり、スイッチＳＷ１およびＳＷ２の両端電圧Ｖｓ１およびＶｓ２の大きさは、高周波電力が出力端子１０１および入力端子１０２のいずれから印加されるか（高周波電力印加方向）、ならびに、並列腕共振子ｐ１およびｐ２（並列腕回路２１および２２）の共振周波数に依存する。
　上記構成によれば、スイッチＳＷ１の両端電圧Ｖｓ１の方がスイッチＳＷ２の両端電圧Ｖｓ２よりも小さいという構成において、スイッチＳＷ１のスタック数Ｎｓ１は、スイッチＳＷ２のスタック数Ｎｓ２よりも少なく設計されている。
　これによれば、上記回路構成を有するフィルタ１０において、高周波入力電力に対する耐電圧を確保すべく、全てのスイッチ素子を同一の構成、つまり、同一のスタック数とした従来の構成と比較して、スイッチＳＷ１のスタック数Ｎｓ１を、スイッチＳＷ２のスタック数Ｎｓ２よりも小さくした場合には、次のような効果が奏される。すなわち、上記従来の構成と比較して、スタック数Ｎｓ１の低減に伴い、回路を小型化できる。また、スイッチＳＷ１のスタック数Ｎｓ１が相対的に低減されたことにより、スイッチＳＷ１のオン抵抗を小さくできるので、スイッチＳＷ１がオンの場合におけるフィルタ１０の通過帯域内挿入損失を低減できる。一方、両端電圧が相対的に大きいスイッチＳＷ２のスタック数Ｎｓ２がスイッチＳＷ１のスタック数Ｎｓ１よりも多いことにより、フィルタ１０の耐電力性が確保される。つまり、並列腕回路２１および２２のスイッチ導通時の低損失性および小型化を図りつつ、耐電力性を確保することが可能となる。
　［４．　スイッチにかかる電圧の解析］
　ここで、上記並列腕回路を構成するスイッチの両端電圧が、どのような回路パラメータに影響するかを解析した結果について、説明する。
　図４は、後述する並列腕回路Ｐｙ（図６Ａ参照）および並列腕回路Ｐｚ（図６Ｅ参照）に相当する並列腕回路Ｐｘの等価回路図である。図４において、並列腕回路Ｐｘは、共振子ｒｅｓｏとキャパシタＣｘとが直列接続された構成となっている。キャパシタＣｘは、並列腕回路Ｐｙにおけるスイッチのオフ容量、または、並列腕回路Ｐｚにおけるスイッチのオフ容量および当該スイッチに並列接続されたキャパシタの合成容量に相当する。ここで、「スイッチのオフ容量」とは、当該スイッチが非導通（オフ）の場合の容量成分である。
　図５は、並列腕回路Ｐｘのインピーダンス特性、電流特性、および電圧特性を表すグラフである。なお、同図には、並列腕回路Ｐｘの上記特性に限らず、並列腕回路Ｐｘを構成する共振子ｒｅｓｏおよびキャパシタＣｘの上記特性についても表されていることがある。
　図５の上段に示すように、並列腕回路Ｐｘの共振周波数は、共振子ｒｅｓｏの共振周波数より高くなっている。また、図５の中段に示すように、並列腕回路Ｐｘに流れる電流Ｉは、並列腕回路Ｐｘの共振周波数において最大となっている。これは、並列腕回路Ｐｘの共振周波数において並列腕回路Ｐｘのインピーダンスが極小となっていることに起因するものである。また、図５の下段に示すように、並列腕回路Ｐｘにかかる電圧Ｖ０は、並列腕回路Ｐｘの共振周波数において極小となっているが、キャパシタＣｘにかかる電圧ＶＣ（の絶対値）、および、共振子ｒｅｓｏにかかる電圧Ｖｒ（の絶対値）は、極大となっている。このように、並列腕回路Ｐｘの共振周波数において、キャパシタＣｘの電圧ＶＣおよび電流Ｉが最大となる。言い換えると、共振子ｒｅｓｏと直列接続されるキャパシタＣｘに相当するとして説明した上記オフ容量および上記合成容量の電圧および電流は、並列腕回路Ｐｘの共振周波数において、最大となり得る。
　図６Ａは、並列腕回路Ｐｙの回路構成図である。また、図６Ｂは、スイッチがオフ状態である場合の並列腕回路Ｐｙの等価回路図である。また、図６Ｃは、スイッチがオフ状態である場合の並列腕回路Ｐｙの共振周波数における等価回路図である。
　図６Ａに示すように、並列腕回路Ｐｙは、共振子ｒｅｓｏとスイッチＳＷとが直列接続された回路である。図６Ｂに示すように、共振子ｒｅｓｏは、インダクタＬ１、容量Ｃ１およびＲ１の直列回路と、共振子ｒｅｓｏの静電容量Ｃ０とが並列接続された回路で表される。また、スイッチＳＷは、抵抗Ｒｏｆｆとオフ容量Ｃｏｆｆとが直列接続された回路で表される。ここで、「抵抗Ｒｏｆｆ」は、スイッチが非導通（オフ）の場合の抵抗成分である。また、並列腕回路Ｐｙの共振周波数における等価回路は、図６Ｃのように、インダクタＬ１と抵抗Ｒｚと容量Ｃｚとが直列接続された回路で表される。ここで、抵抗Ｒｚおよび容量Ｃｚは、それぞれ、式１および式２で表される。
Figure JPOXMLDOC01-appb-M000001
Figure JPOXMLDOC01-appb-M000002
　また、並列腕回路Ｐｙの共振周波数におけるインピーダンスＺｐは、図６Ｃの等価回路より、式３となり、並列腕回路Ｐｙに基準電圧Ｖｐをかけたときの並列腕回路Ｐｙに流れる電流Ｉｐは、式４となる。
Figure JPOXMLDOC01-appb-M000003
Figure JPOXMLDOC01-appb-M000004
　ここで、並列腕回路Ｐｙの共振周波数では、式５が成立する。
Figure JPOXMLDOC01-appb-M000005
　これより、並列腕回路Ｐｙの共振周波数において流れる電流Ｉｐｒは、式６となる。
Figure JPOXMLDOC01-appb-M000006
　また、並列腕回路Ｐｙの共振周波数におけるキャパシタＣｚにかかる電圧Ｖｃは、式７となる。
Figure JPOXMLDOC01-appb-M000007
　並列腕回路Ｐｙの共振周波数において、ωｒ＝１／√（Ｌ１ＣＺ）であるため、これを式７に代入すると、電圧Ｖｃは、式８となる。
Figure JPOXMLDOC01-appb-M000008
　なお、共振の鋭さ（Ｑ値）は、式９で表される。
Figure JPOXMLDOC01-appb-M000009
　式８および式９より、電圧Ｖｃは、式１０となる。
Figure JPOXMLDOC01-appb-M000010
　よって、式１０より、キャパシタＣｚにかかる電圧Ｖｃは、並列腕回路Ｐｙの基準電圧ＶｐのＱ倍となり、スイッチＳＷがオフ時の並列腕回路Ｐｙにおいて、スイッチＳＷに基準電圧Ｖｐを超える電圧がかかる。
　図６Ｄは、スイッチＳＷがオフ状態である場合の並列腕回路Ｐｙの共振周波数における等価回路図である。図６Ｄに示された等価回路は、キャパシタＣｚを、スイッチＳＷのオフ容量Ｃｏｆｆに分解したものである。この場合、オフ容量Ｃｏｆｆにかかる電圧ＶＣｏｆｆは、式１１で表され、スイッチＳＷのオフ容量Ｃｏｆｆが小さいほど、スイッチＳＷのオフ容量Ｃｏｆｆにかかる電圧は低くなる。また、共振周波数におけるＱ値が低いほど、スイッチＳＷのオフ容量Ｃｏｆｆにかかる電圧は低くなる。
Figure JPOXMLDOC01-appb-M000011
　ここで、並列腕回路Ｐｙに対して、スイッチＳＷにキャパシタＣｐ１を並列接続した回路を考える。
　図６Ｅは、並列腕回路Ｐｚの回路構成図である。また、図６Ｆは、スイッチＳＷがオフ状態である場合の並列腕回路Ｐｚの共振周波数における等価回路図である。
　共振子の等価回路モデルから、共振子ｒｅｓｏの共振周波数ｆｒおよび反共振周波数ｆａは、それぞれ、式１２および式１３のように表される。
Figure JPOXMLDOC01-appb-M000012
Figure JPOXMLDOC01-appb-M000013
　式１１のＣｏｆｆを（Ｃｏｆｆ＋Ｃｐ１）に変更したもの、および式１２、式１３から、並列腕回路Ｐｚにおけるオフ容量Ｃｏｆｆにかかる電圧ＶＣｏｆｆは、式１４で表される。
Figure JPOXMLDOC01-appb-M000014
　式１４より、オフ容量Ｃｏｆｆの電圧ＶＣｏｆｆについて、以下のことがわかる。
（１）共振子ｒｅｓｏの静電容量Ｃ０が大きいほど、スイッチＳＷのオフ容量Ｃｏｆｆの電圧ＶＣｏｆｆが低くなる。
（２）キャパシタＣｐ１が大きいほど、スイッチＳＷのオフ容量Ｃｏｆｆの電圧ＶＣｏｆｆが低くなる。
（３）並列腕回路Ｐｚの周波数可変幅が小さいほど、スイッチＳＷのオフ容量Ｃｏｆｆの電圧ＶＣｏｆｆが低くなる。
（４）共振子ｒｅｓｏの比帯域幅（ｆａ－ｆｒ）／ｆｒが大きいほど、スイッチＳＷのオフ容量Ｃｏｆｆの電圧ＶＣｏｆｆが低くなる。
　本実施の形態では、スイッチＳＷの両端電圧Ｖｓの大きさは、高周波電力印加方向、および、並列腕共振子の共振周波数に依存する。しかしながら、上記解析結果のように、スイッチＳＷの両端電圧Ｖｓの大きさは、並列腕共振子の静電容量、スイッチＳＷの等価容量Ｃｐ１、並列腕回路の周波数可変幅、および、並列腕共振子の比帯域幅にも依存する。
　［５．　実施例および比較例］
　以上説明した本実施の形態によれば、周波数可変機能を有するフィルタ１０について、通過帯域内の挿入損失の低減および小型化を図りつつ、耐電力性を確保することができる。以下、この効果について、実施例（実施例１および２）を用いて、その比較例（比較例１）と比較しながら説明する。なお、比較例１に係るフィルタは、設計パラメータが異なる点を除き、実施例１および２に係るフィルタと同様に構成されている。
　図７は、実施の形態１の実施例に係るフィルタ１０Ａの回路構成図である。同図に示されたフィルタ１０Ａは、実施の形態１に係るフィルタ１０と比較して、並列腕回路の数が異なる。以下、実施の形態１の実施例に係るフィルタ１０Ａについて、実施の形態１に係るフィルタ１０と同じ点については説明を省略し、異なる点を中心に説明する。
　図７に示すように、フィルタ１０Ａは、直列腕回路Ｓ１、Ｓ２、Ｓ３、Ｓ４、およびＳ５と、並列腕回路Ｐ１、Ｐ２、Ｐ３、およびＰ４と、出力端子１０１および入力端子１０２と、を備える。つまり、フィルタ１０Ａは、出力端子１０１と入力端子１０２とを結ぶ経路上に設けられた２以上（本実施例では５つ）の直列腕回路と、３以上（本実施の形態では４つ）の並列腕回路と、で構成されるラダー型のフィルタ構造を有する。
　直列腕回路Ｓ１～Ｓ５は、出力端子１０１と入力端子１０２とを結ぶ経路上に設けられている。直列腕回路Ｓ１、Ｓ２、Ｓ３、Ｓ４、およびＳ５は、それぞれ、直列腕共振子ｓ１ａ、ｓ２ａ、ｓ３ａ、ｓ４ａ、およびｓ５ａで構成されている。
　並列腕回路Ｐ１は、直列腕回路Ｓ１およびＳ２の間の経路上のノードｘ１（第２ノード）、および、グランドに接続され、実施の形態１における並列腕回路２１（第２並列腕回路）に相当する。並列腕回路Ｐ２は、直列腕回路Ｓ２およびＳ３の間の経路上のノードｘ２、および、グランドに接続されている。並列腕回路Ｐ３は、直列腕回路Ｓ３およびＳ４の間の経路上のノードｘ３、および、グランドに接続されている。並列腕回路Ｐ４は、直列腕回路Ｓ４およびＳ５の間の経路上のノードｘ４（第１ノード）、および、グランドに接続され、実施の形態１における並列腕回路２２（第１並列腕回路）に相当する。つまり、並列腕回路Ｐ２およびＰ３のそれぞれは、ノードｘ４と出力端子１０１との間のノードとグランドに接続された第３並列腕回路である。
　並列腕回路Ｐ１は、並列腕共振子ｐ１ａ（第２並列腕共振子）と、並列腕共振子ｐ１ａに直列接続されたスイッチ回路Ｚ１（第２スイッチ回路）と、を有している。並列腕回路Ｐ２は、第５並列腕共振子の一例である並列腕共振子ｐ２ａと、並列腕共振子ｐ２ａ（第５並列腕共振子）に直列接続された第５スイッチ回路の一例であるスイッチ回路Ｚ２と、を有している。並列腕回路Ｐ３は、第５並列腕共振子の他の一例である並列腕共振子ｐ３ａと、並列腕共振子ｐ３ａ（第５並列腕共振子）に直列接続された第５スイッチ回路の他の一例であるスイッチ回路Ｚ３と、を有している。並列腕回路Ｐ４は、並列腕共振子ｐ４ａ（第１並列腕共振子）と、並列腕共振子ｐ４ａに直列接続されたスイッチ回路Ｚ４（第１スイッチ回路）と、を有している。
　スイッチ回路Ｚ１は、キャパシタＣｐ１ａと、スイッチＳＷ１ａとを有し、実施の形態１におけるスイッチ回路３１に相当する。スイッチＳＷ１ａは、実施の形態１におけるキャパシタＣ１（第２インピーダンス素子）に相当するキャパシタＣｐ１ａと並列接続されており、実施の形態１におけるスイッチＳＷ１（第２スイッチ素子）に相当する。スイッチ回路Ｚ２は、キャパシタＣｐ２ａと、スイッチＳＷ２ａとを有する。スイッチＳＷ２ａは、キャパシタＣｐ２ａと並列接続され、かつ、直列接続された１以上のトランジスタ（本実施例では複数のトランジスタ）で構成されている。スイッチ回路Ｚ３は、キャパシタＣｐ３ａと、スイッチＳＷ３ａとを有する。スイッチＳＷ３ａは、キャパシタＣｐ３ａと並列接続され、かつ、直列接続された１以上のトランジスタ（本実施例では複数のトランジスタ）で構成されている。スイッチ回路Ｚ４は、キャパシタＣｐ４ａと、スイッチＳＷ４ａとを有し、実施の形態１におけるスイッチ回路３２に相当する。スイッチＳＷ４ａは、実施の形態１におけるキャパシタＣ２（第１インピーダンス素子）に相当するキャパシタＣｐ４ａと並列接続されており、実施の形態１におけるスイッチＳＷ２（第１スイッチ素子）に相当する。
　フィルタ１０Ａでは、各スイッチ回路（Ｚ１～Ｚ４）がキャパシタ（Ｃｐ１ａ～Ｃｐ４ａ）とスイッチ（ＳＷ１ａ～ＳＷ４ａ）との並列回路で構成されているので、スイッチＳＷ１ａ～ＳＷ４ａがオンからオフへと切り替わることにより、各並列腕回路（Ｐ１～Ｐ４）の共振周波数が高域側へと切り替えられる（Ｆｒｏｎ→Ｆｒｏｆｆ）。フィルタ１０Ａの通過帯域および減衰帯域は、直列腕回路Ｓ１～Ｓ４の共振周波数および反共振周波数、ならびに、並列腕回路Ｐ１～Ｐ４の共振周波数および反共振周波数により規定されるため、スイッチＳＷ１ａ～ＳＷ４ａのオンとオフとを切り替えることにより、フィルタ１０Ａの通過帯域低域側の減衰極の周波数が切り替わり、通過帯域および減衰帯域を可変させることが可能となる。
　ここで、実施例１、２および比較例１ではいずれも、入力端子１０２から＋３６ｄＢｍの高周波電力を印加した場合にスイッチＳＷ１ａ～ＳＷ４ａに必要な耐電流性および耐電圧性を確保するように、スイッチＳＷ１ａ～ＳＷ４ａが設計されている。以下、実施例１、２および比較例におけるスイッチＳＷ１ａ～ＳＷ４ａの設計について、具体的に説明する。
　また、実施例１、２および比較例１に係るフィルタは、スイッチＳＷ１ａ～ＳＷ４ａの導通および非導通が切り替えられることにより、Ｂａｎｄ２７－Ｒｘ（８５２～８６９ＭＨｚ）を第１通過帯域かつＢａｎｄ２７－Ｔｘ（８０７～８２４ＭＨｚ）を第１減衰帯域とする第１フィルタ特性と、Ｂａｎｄ２６－Ｒｘ（８５９～８９４ＭＨｚ）を第２通過帯域かつＢａｎｄ２６－Ｔｘ（８１４～８４９ＭＨｚ）を第２減衰帯域とする第２フィルタ特性とが切り替えられる高周波フィルタである。つまり、これらのフィルタは、スイッチＳＷ１ａ～ＳＷ４ａの導通および非導通が切り替えられることにより、Ｂａｎｄ２７に対応した受信フィルタとＢａｎｄ２６に対応した受信フィルタとに切り替えられる、周波数可変機能を有する高周波フィルタ（チューナブルフィルタ）である。
　［５．１　実施例１］
　実施例１では、スイッチＳＷ１ａ～ＳＷ４ａを流れる電流に合わせて、スイッチＳＷ１ａ～ＳＷ４ａを構成するトランジスタのゲート幅が個別に設定されており、具体的には次の関係を満たす。つまり、スイッチＳＷ１ａ～ＳＷ４ａは、必要な耐電流性を確保するように、トランジスタのゲート幅が個別に設定されている。なお、スイッチＳＷ１ａ～ＳＷ４ａを構成するトランジスタのスタック数は、スイッチＳＷ１ａ～ＳＷ４ａに印加される最大電圧に合わせて、同一に設定されている。つまり、スイッチＳＷ１ａ～ＳＷ４ａは、最も高い耐電圧性が必要となるスイッチに合わせてスタック数が同一に設定されている。
　　スイッチＳＷ１ａのゲート幅　＜　スイッチＳＷ４ａのゲート幅
　　スイッチＳＷ２ａ，３ａのゲート幅　＝　スイッチＳＷ４ａのゲート幅
　表１に、実施例１に係るフィルタの設計パラメータ、スイッチに流れる電流（以降、「スイッチ電流」と称する）およびスイッチに印加される電圧（以降、「スイッチ電圧」と称する）等を示す。具体的には、この表には、設計パラメータとして、並列腕回路におけるスイッチのゲート幅ＷＦおよびスタック数Ｎｓと、当該スイッチがオンおよびオフの場合における並列腕回路の共振周波数Ｆｒ１および反共振周波数Ｆａ１と、が示されている。また、スイッチ電流Ｉｓとして減衰帯域および通過帯域におけるスイッチ電流が示されており、スイッチ電圧Ｖｓとして減衰帯域および通過帯域におけるスイッチ電圧が示されている。さらに、この表には、減衰帯域および通過帯域におけるスイッチ電流の最大値Ｉｓ＿ｍａｘ、減衰帯域および通過帯域におけるスイッチ電圧の最大値Ｖｓ＿ｍａｘ、および、オン抵抗Ｒｏｎと、が示されている。このことは、以降、同様の表においても同様である。また、表２に、実施例１に係るフィルタの各スイッチの許容入力電流、許容入力電圧およびサイズと、スイッチの合計サイズと、を示す。また、表３に、実施例１に係るフィルタの通過帯域内挿入損失を示す。
　また、図８は、実施例１に係るフィルタに関する各種特性を示すグラフである。具体的には、同図において、上から一段目（以降、「第一段」と称する）には、フィルタの通過特性が示されている。また、上から二段目（以降、「第二段」と称する）には、並列腕回路Ｐ１～Ｐ４のインピーダンス特性が示されている。また、上から三段目（以降、「第三段」と称する）には、スイッチ電流特性が示されている。また、上から四段目（以降、「第四段」と称する）には、スイッチ電圧特性が示されている。これらについては、以降のフィルタに関する各種特性を示すグラフについても同様である。
　なお、通常、受信フィルタの通過帯域には大電力が印加されることは無い。ただし、受信フィルタがデュプレクサなどの送信フィルタを含むマルチプレクサに用いられた場合、受信フィルタの減衰帯域に大電力が印加されるため、受信フィルタにおいても、耐電力性を確保することは重要である。また、ここでは、フィルタ１０Ａとして送信フィルタやＴＤＤフィルタを取り上げており、これらの場合、通過帯域のみ考えればよいが、受信系フィルタに使用されるケースもあるため、通過帯域および減衰帯域の双方で評価する。
Figure JPOXMLDOC01-appb-T000015
Figure JPOXMLDOC01-appb-T000016
Figure JPOXMLDOC01-appb-T000017
　［５．２　実施例２］
　実施例２では、実施例１と同様に、スイッチＳＷ１ａ～ＳＷ４ａを流れる電流に合わせて、スイッチＳＷ１ａ～ＳＷ４ａのゲート幅が個別に設定されている。さらに、実施例２では、スイッチＳＷ１ａ～ＳＷ４ａに印加される電圧に合わせて、スイッチＳＷ１ａ～ＳＷ４ａのスタック数が個別に設定されており、具体的には次の関係を満たす。つまり、スイッチＳＷ１ａ～ＳＷ４ａは、必要な耐電圧性を確保するように、スタック数が個別に設定されている。
　　スイッチＳＷ１ａのゲート幅　＜　スイッチＳＷ４ａのゲート幅
　　スイッチＳＷ２ａ，３ａのゲート幅　＜　スイッチＳＷ４ａのゲート幅
　　スイッチＳＷ１ａのスタック数　＜　スイッチＳＷ４ａのスタック数
　　スイッチＳＷ２ａ，３ａのスタック数　＜　スイッチＳＷ４ａのスタック数
　表４に、実施例２に係るフィルタの設計パラメータを示す。また、表５に、実施例２に係るフィルタの各スイッチの許容入力電流、許容入力電圧およびサイズと、スイッチの合計サイズと、を示す。また、表６に、実施例２に係るフィルタの通過帯域内挿入損失を示す。
　また、図９は、実施例２に係るフィルタに関する各種特性を示すグラフである。
Figure JPOXMLDOC01-appb-T000018
Figure JPOXMLDOC01-appb-T000019
Figure JPOXMLDOC01-appb-T000020
　［５．３　比較例１］
　比較例１では、スイッチＳＷ１ａ～ＳＷ４ａのうち最も大きな電流が流れるスイッチの最大電流に合わせて、スイッチＳＷ１ａ～ＳＷ４ａのゲート幅が同一に設定されている。また、スイッチＳＷ１ａ～ＳＷ４ａのうち最も大きな電圧が印加されるスイッチの最大電圧に合わせて、スイッチＳＷ１ａ～ＳＷ４ａのスタック数が同一に設定されている。つまり、スイッチＳＷ１ａ～ＳＷ４ａは、最も高い耐電流性が必要となるスイッチにあわせてトランジスタのゲート幅が同一に設定されており、かつ、最も高い耐電圧性が必要となるスイッチに合わせてスタック数が同一に設定されている。
　表７に、比較例１に係るフィルタの設計パラメータを示す。また、表８に、比較例１に係るフィルタの各スイッチの許容入力電流、許容入力電圧およびサイズと、スイッチの合計サイズと、を示す。また、表９に、比較例１に係るフィルタの通過帯域内挿入損失を示す。
　また、図１０は、比較例１に係るフィルタに関する各種特性を示すグラフである。
Figure JPOXMLDOC01-appb-T000021
Figure JPOXMLDOC01-appb-T000022
Figure JPOXMLDOC01-appb-T000023
　［５．４　実施例１および２と比較例１との比較］
　図８～図１０および表１、表４、表７に示すように、実施例１、実施例２および比較例１に係るフィルタにおいて、並列腕回路Ｐ１～Ｐ４の共振特性（共振周波数および反共振周波数）はほぼ同じである。これらのフィルタでは、図８～図１０の第一段に示すように、Ｂａｎｄ２７に対応した第１フィルタ特性とＢａｎｄ２６対応した第２フィルタ特性とに切り替えられる。
　具体的には、図８～図１０の左列第二段に示すように、並列腕回路Ｐ１～Ｐ４において、スイッチＳＷ１ａ～ＳＷ４ａがオンの場合には、各スイッチＳＷ１ａ～ＳＷ４ａのインピーダンスは非常に低く（理想的にはゼロ）、キャパシタＣｐ１ａ～Ｃｐ４ａが短絡され、並列腕共振子ｐ１ａ～ｐ４ａの特性が支配的になる。よって、この場合、図８～図１０の左列第二段に示す並列腕回路Ｐ１～Ｐ４の特性は、並列腕共振子ｐ１ａ～ｐ４ａの単体特性と概ね同じとなる。つまり、この場合の並列腕回路Ｐ１～Ｐ４の共振周波数（図中の「Ｆｒｏｎ」）は、それぞれ、並列腕共振子ｐ１ａ～ｐ４ａの共振周波数と概ね同じとなる。
　一方、スイッチＳＷ１ａ～ＳＷ４ａがオフの場合には、各スイッチＳＷ１ａ～ＳＷ４ａのインピーダンスは非常に高く（理想的には無限大）、並列腕回路Ｐ１～Ｐ４のそれぞれは、並列腕共振子（ｐ１ａ～ｐ４ａ）とキャパシタ（Ｃｐ１ａ～Ｃｐ４ａ）とを直列に接続した回路となる。よって、この場合、図８～図１０の右列第二段に示すように、並列腕回路（Ｐ１～Ｐ４）の共振周波数（図中の「Ｆｒｏｆｆ」）は、それぞれ、スイッチＳＷ１ａ～ＳＷ４ａがオンの場合の並列腕回路（Ｐ１～Ｐ４）の共振周波数より高周波数側へ切り替えられる。
　このため、スイッチＳＷ１ａ～ＳＷ４ａのオンおよびオフの切り替えにより、通過帯域低域側の減衰極の周波数を切り替えることができ、第１フィルタ特性と第２フィルタ特性とを切り替えることができる。
　ここで、実施例１と比較例１とを比べると、実施例１ではスイッチＳＷ４ａのゲート幅がスイッチＳＷ１ａのゲート幅より大きくされている。これにより、実施例１によれば、比較例１に比べて、スイッチＳＷ１ａ～ＳＷ４ａの合計サイズについて同じサイズを実現しつつ（５７６００μｍ２：表２および表８参照）、スイッチＳＷ４ａがオンの場合（すなわちＢａｎｄ２７－Ｒｘ使用時）における通過帯域内挿入損失を低減することができる（２．７４ｄＢ：表３参照、２．７６ｄＢ：表９参照）。
　また、実施例２と比較例１とを比べると、実施例２では、スイッチＳＷ４ａのゲート幅がスイッチＳＷ１ａのゲート幅より大きく、かつ、スイッチＳＷ１ａのスタック数がスイッチＳＷ４ａのスタック数より少なくされている。さらには、スイッチＳＷ２ａおよびＳＷ３ａそれぞれのゲート幅もスイッチＳＷ４ａのゲート幅より少なくされ、かつ、スイッチＳＷ２ａおよびＳＷ３ａそれぞれのスタック数もスイッチＳＷ４ａのスタック数より少なくされている。これにより、実施例２によれば、比較例１に比べて、スイッチＳＷ１ａ～ＳＷ４ａの合計サイズを小さくしつつ（２５７００μｍ２：表５参照、５７６００μｍ２：表８参照）、スイッチＳＷ４ａがオンの場合（すなわちＢａｎｄ２７－Ｒｘ使用時）における通過帯域内挿入損失を低減することができる（２．４０ｄＢ：表６参照、２．７６ｄＢ：表９参照）。
　具体的には、比較例１では、スイッチ電流が最大となりスイッチ電圧も最大となるスイッチＳＷ４ａに合わせて、全てのスイッチＳＷ１ａ～ＳＷ４ａが設計されている。つまり、全てのスイッチＳＷ１ａ～ＳＷ４ａについて、ゲート幅が大きく、スタック数が多く設計されている。そのため、各スイッチＳＷ１ａ～ＳＷ４ａを構成するトランジスタ１つ当たりのオン抵抗は小さいが、スタック数が多いために、スイッチ全体としてのオン抵抗Ｒｏｎが１．８６Ωと大きくなってしまう。さらに、比較例１では、全てのスイッチＳＷ１ａ～ＳＷ４ａについてゲート幅が大きくスタック数が多いため、スイッチＳＷ１ａ～ＳＷ４ａの合計サイズも大きくなってしまう。
　一方、実施例２では、スイッチＳＷ１ａ～ＳＷ４ａのうちスイッチ電流が最大となりスイッチ電圧も最大となるスイッチＳＷ４ａについては、ゲート幅が大きく、スタック数が多く設計されているため、オン抵抗Ｒｏｎが１．８１Ωと比較的大きくなってしまう。しかし、スイッチＳＷ１ａ～ＳＷ３ａについては、スイッチＳＷ４ａに比べて、スイッチ電流が小さく、スイッチ電圧も小さい。よって、スイッチＳＷ１ａ～ＳＷ３ａについては、スイッチＳＷ４ａに比べて、ゲート幅を小さくし、かつ、スタック数を減らすことができる。したがって、スイッチＳＷ１ａ～ＳＷ３ａについては、スイッチＳＷ４ａに比べて、トランジスタ１つ当たりのオン抵抗は大きくなるものの、スタック数を減らすことができる。
　よって、実施例２では、比較例１に比べて、スイッチＳＷ１ａ～ＳＷ３ａの各々について、スイッチ全体としてのオン抵抗Ｒｏｎを０．６０～１．２０Ωと小さくすることができる。また、スイッチＳＷ１ａ～ＳＷ３ａの各々について、ゲート幅を小さくかつスタック数を減らすことができるため、スイッチＳＷ１ａ～ＳＷ４ａの合計サイズを小さくすることができる。
　また、実施例２では、実施例１に比べて、スイッチＳＷ１ａ～ＳＷ３ａのスタック数をスイッチＳＷ４ａのスタック数より少なくすることにより、相対的にゲート幅が小さいスイッチＳＷ１ａ～ＳＷ３ａについても、オン抵抗Ｒｏｎを小さくすることができる。よって、スイッチＳＷ１ａ～ＳＷ４ａがオンの場合（すなわちＢａｎｄ２７－Ｒｘ使用時）における通過帯域内挿入損失を一層低減することができる（２．７４ｄＢ：表３参照、２．４０ｄＢ：表６参照）。
　［５．５　構成例］
　図１１は、図７に示す実施例および比較例に係るフィルタの構造を説明する平面図である。直列腕共振子ｓ１ａ～ｓ５ａおよび並列腕共振子ｐ１ａ～ｐ４ａは、圧電性を有する基板４１上に形成されたＩＤＴ（ＩｎｔｅｒＤｉｇｉｔａｌ　Ｔｒａｎｓｄｕｃｅｒ）電極を有する弾性表面波共振子、または、基板４１上に形成されたバルク弾性波共振子であり、１つのパッケージ内に構成されている。また、スイッチＳＷ１ａ～ＳＷ４ａおよびキャパシタＣｐ１ａ～Ｃｐ４ａは、直列腕共振子ｓ１ａ～ｓ５ａおよび並列腕共振子ｐ１ａ～ｐ４ａとは別のパッケージ４２内に構成されている。これら２つのパッケージは、配線基板４３上に実装され、配線基板４３に形成された配線により接続される。
　本構成では、キャパシタＣｐ１ａ～Ｃｐ４ａは、スイッチ側のパッケージ４２内に形成されているが、櫛歯容量電極やＭＩＭ容量電極を用いて形成される場合には、各共振子を構成する基板４１上に構成してもよい。ただし、小型化の観点から、キャパシタＣｐ１ａ～Ｃｐ４ａは、スイッチ側のパッケージ４２内に形成されることが望ましい。なぜなら、キャパシタＣｐ１ａ～Ｃｐ４ａを、各共振子を含むパッケージに形成された場合、当該パッケージの端子数を増やす必要があり、サイズが大きくなってしまうからである。
　また、本構成例では、キャパシタとスイッチとで構成されるスイッチ回路は、出力端子１０１および入力端子１０２を結ぶ経路上のノード側およびグランド側のうちグランド側に配置されている。これに対して、スイッチ回路を上記ノード側に配置すると、共振子を含むパッケージおよびスイッチを含むパッケージの双方において、端子数を増やす必要があり、サイズが大きくなってしまう。この観点から、スイッチ回路が、並列腕共振子に対して、ノード側およびグランド側のうちグランド側に配置されることで、フィルタ１０Ａの小型化が可能となる。
　［６．　まとめ］
　以上、実施例１および実施例２を例に説明した実施の形態１に係るフィルタ１０によれば、次の（１）～（４）の効果が奏される。
　（１）並列腕回路２２におけるスイッチＳＷ２（実施例１および２ではスイッチＳＷ４ａに相当）のゲート幅を、並列腕回路２１におけるスイッチＳＷ１（実施例１および２ではスイッチＳＷ１ａに相当）のゲート幅よりも大きくすることで、フィルタ１０に求められる耐電力性を確保するとともに、小型化、および、スイッチ導通時の通過帯域内挿入損失を低減することができる。
　（２）スイッチの導通および非導通の切り替えにより、通過帯域低域側の減衰極の周波数を切り替える（可変する）ことができる。
　（３）スイッチＳＷ２の両端電圧がスイッチＳＷ１の両端電圧よりも小さい構成において、スイッチＳＷ１のスタック数をスイッチＳＷ２のスタック数よりも小さくすることで、フィルタ１０に求められる耐電力性を確保するとともに、さらなる小型化、および、スイッチ導通時の通過帯域内挿入損失のさらなる低減が図られる。
　（４）スイッチ回路を、並列腕共振子に対して、ノード側およびグランド側のうちグランド側に配置されることで、フィルタ１０Ａの小型化が可能となる。
　つまり、実施の形態１によれば、フィルタ１０には、このフィルタ１０に要求される耐電力性を満たすために、スイッチＳＷ１およびＳＷ２の耐電流性を確保することが必要である。これに関し、入力端子１０２に高周波電力を印加した場合、入力端子１０２に近く接続された並列腕回路２２のスイッチＳＷ２ほど、導通時に流れる電流が大きい。そこで、スイッチＳＷ２を構成する１以上のトランジスタの各々のゲート幅がスイッチＳＷ１を構成する１以上のトランジスタのいずれのゲート幅よりも大きいことにより、スイッチＳＷ１およびＳＷ２について、合計サイズを小さくしつつ、フィルタ１０に要求される耐電力性を満たす耐電流性を確保することができる。また、スイッチＳＷ１のゲート幅が相対的に大きいことにより、スイッチＳＷ１の導通時の抵抗（オン抵抗）を小さくできる。よって、スイッチＳＷ１の導通時に、フィルタ１０の通過帯域内の挿入損失を低減することができる。つまり、周波数可変機能を有する高周波フィルタについて、通過帯域内の挿入損失の低減および小型化を図りつつ、耐電力性を確保することができる。
　また、スイッチＳＷ１のスタック数をスイッチＳＷ２のスタック数より少なくすることにより、相対的にゲート幅が小さいスイッチＳＷ１についても、導通時の抵抗を小さくすることができる。また、スイッチＳＷ１について、スタック数を減らすことにより、小型化することができる。よって、フィルタ１０について、スイッチＳＷ１の導通時における通過帯域内挿入損失を低減できるとともに、小型化が図られる。
　さらに、実施例１および２によれば、３以上の並列腕回路（ここでは４つの並列腕回路Ｐ１～Ｐ４）を含む構成においても、スイッチＳＷ４ａ（第１スイッチ素子）、スイッチＳＷ１ａ（第２スイッチ素子）およびスイッチＳＷ２ａ、ＳＷ３ａ（いずれも第５スイッチ素子）について、合計サイズを小さくしつつ、フィルタ１０Ａに要求される耐電力性を満たす耐電流性を確保することができる。また、スイッチＳＷ１ａ～ＳＷ４ａのオンおよびオフが適宜切り替えられることにより、減衰極の周波数および減衰極の数を細かく調整することができる。したがって、減衰極の周波数および減衰極の数を細かく調整することができるフィルタ１０Ａについて、小型化および要求される耐電力性を確保することができる。
　なお、並列腕回路の構成は、本実施の形態で説明した構成に限らない。そこで、以下、実施の形態１の変形例として、実施の形態１に比べて、並列腕回路の構成が異なるフィルタについて説明する。
　［７．　実施の形態１の変形例１（実施例３）］
　上記実施の形態１では、第１スイッチ回路は、インダクタおよびキャパシタの一方である第１インピーダンス素子と第１スイッチ素子とが並列接続された回路であった。また、第２スイッチ回路は、インダクタおよびキャパシタの一方である第２インピーダンス素子と第２スイッチ素子とが並列接続された回路であった。これに対し、本変形例では、第１スイッチ回路は、さらに、第１スイッチ素子に直列接続されたインダクタおよびキャパシタの他方である第３インピーダンス素子を有する。また、第３インピーダンス素子と第１スイッチ素子とが直列接続された回路は、第１インピーダンス素子に並列接続されている。また、第２スイッチ回路は、さらに、第２スイッチ素子に直列接続されたインダクタおよびキャパシタの他方である第４インピーダンス素子を有する。また、第４インピーダンス素子と第２スイッチ素子とが直列接続された回路は、第２インピーダンス素子に並列接続されている。
　以下、実施の形態１の変形例１に係るフィルタについて、実施例（実施例３）を用いて、説明する。
　図１２は、実施例３に係るフィルタ１０Ｂの回路構成図である。同図に示されたフィルタ１０Ｂは、実施例１および２に係るフィルタ１０Ａと比較して、スイッチ回路の構成が異なる。以下、実施例３に係るフィルタ１０Ｂについて、実施例１および２に係るフィルタ１０Ａと同じ点については説明を省略し、異なる点を中心に説明する。
　図１２に示すように、フィルタ１０Ｂは、直列腕回路Ｓ１、Ｓ２、Ｓ３、Ｓ４、およびＳ５と、並列腕回路Ｐ１、Ｐ２、Ｐ３、およびＰ４と、出力端子１０１および入力端子１０２と、を備える。
　並列腕回路Ｐ１は、並列腕共振子ｐ１ａ（第２並列腕共振子）と、並列腕共振子ｐ１ａに直列接続されたスイッチ回路Ｚ１（第２スイッチ回路）と、を有している。並列腕回路Ｐ２は、並列腕共振子ｐ２ａと、並列腕共振子ｐ２ａに直列接続されたスイッチ回路Ｚ２と、を有している。並列腕回路Ｐ３は、並列腕共振子ｐ３ａと、並列腕共振子ｐ３ａに直列接続されたスイッチ回路Ｚ３と、を有している。並列腕回路Ｐ４は、並列腕共振子ｐ４ａ（第１並列腕共振子）と、並列腕共振子ｐ４ａに直列接続されたスイッチ回路Ｚ４（第１スイッチ回路）と、を有している。
　スイッチ回路Ｚ１は、キャパシタＣｐ１ａ（第２インピーダンス素子）と、スイッチＳＷ１ａ（第２スイッチ素子）と、インダクタＬｐ１ａ（第４インピーダンス素子）と、を有する第２スイッチ回路である。インダクタＬｐ１ａはスイッチＳＷ１ａに直列接続され、インダクタＬｐ１ａとスイッチＳＷ１ａとが直列接続された回路は、キャパシタＣｐ１ａに並列接続されている。スイッチ回路Ｚ２は、キャパシタＣｐ２ａと、スイッチＳＷ２ａと、インダクタＬｐ２ａと、を有する。インダクタＬｐ２ａはスイッチＳＷ２ａに直列接続され、インダクタＬｐ２ａとスイッチＳＷ２ａとが直列接続された回路は、キャパシタＣｐ２ａに並列接続されている。スイッチ回路Ｚ３は、キャパシタＣｐ３ａと、スイッチＳＷ３ａと、インダクタＬｐ３ａと、を有する。インダクタＬｐ３ａはスイッチＳＷ３ａに直列接続され、インダクタＬｐ３ａとスイッチＳＷ３ａとが直列接続された回路は、キャパシタＣｐ３ａに並列接続されている。スイッチ回路Ｚ４は、キャパシタＣｐ４ａ（第１インピーダンス素子）と、スイッチＳＷ４ａ（第１スイッチ素子）と、インダクタＬｐ４ａ（第３インピーダンス素子）と、を有する第１スイッチ回路である。インダクタＬｐ４ａはスイッチＳＷ４ａに直列接続され、インダクタＬｐ４ａとスイッチＳＷ４ａとが直列接続された回路は、キャパシタＣｐ４ａに並列接続されている。
　本実施例に係るフィルタ１０Ｂでは、各スイッチ回路（Ｚ１～Ｚ４）がキャパシタ（Ｃｐ１ａ～Ｃｐ４ａ）と、スイッチ（ＳＷ１ａ～ＳＷ４ａ）およびインダクタ（Ｌｐ１ａ～Ｌｐ４ａ）の直列回路との並列回路で構成されているので、スイッチＳＷ１ａ～ＳＷ４ａがオンからオフへと切り替わることにより、各並列腕回路（Ｐ１～Ｐ４）の共振周波数が高域側へと切り替えられる（Ｆｒｏｎ→Ｆｒｏｆｆ）。また、スイッチＳＷ１ａ～ＳＷ４ａがオン状態の場合には、各スイッチに直列接続されたインダクタ（Ｌｐ１ａ～Ｌｐ４ａ）により、スイッチＳＷ１ａ～ＳＷ４ａがオン状態の場合の並列腕回路の共振周波数Ｆｒｏｎを、並列腕共振子（ｐ１ａ～ｐ４ａ）の共振周波数より低周波数側に位置させることができる。このため、スイッチＳＷ１ａ～ＳＷ４ａのオンとオフとを切り替えることにより、実施の形態１の実施例に係るフィルタ１０Ａと比較して、通過帯域低域側の減衰極の周波数の可変幅を大きくすることができる。なお、スイッチＳＷ１ａ～ＳＷ４ａがオフである場合には、実施の形態１の実施例に係るフィルタ１０Ａと同じ特性となる。
　具体的には、実施例３に係るフィルタ１０Ｂは、実施例１、２および比較例１に係るフィルタと同様に、スイッチＳＷ１ａ～ＳＷ４ａの導通および非導通が切り替えられることにより、Ｂａｎｄ２７に対応した受信フィルタとＢａｎｄ２６に対応した受信フィルタとに切り替えられる、周波数可変機能を有する高周波フィルタ（チューナブルフィルタ）である。
　実施例３では、実施例２と同様に、入力端子１０２から＋３６ｄＢｍの高周波電力を印加した場合にスイッチＳＷ１ａ～ＳＷ４ａに必要な耐電流性および耐電圧性を確保するように、スイッチＳＷ１ａ～ＳＷ４ａが設計されている。具体的には、スイッチＳＷ１ａ～ＳＷ４ａを流れる電流に合わせて、スイッチＳＷ１ａ～ＳＷ４ａのゲート幅が個別に設定されており、スイッチＳＷ１ａ～ＳＷ４ａに印加される電圧に合わせて、スイッチＳＷ１ａ～ＳＷ４ａのスタック数が個別に設定されている。つまり、スイッチＳＷ１ａ～ＳＷ４ａは、必要な耐電流性を確保するようにトランジスタのゲート幅が個別に設定されており、必要な耐電圧性を確保するようにスタック数が個別に設定されている。
　表１０に、実施例３に係るフィルタ１０Ｂの設計パラメータを示す。また、表１１に、実施例３に係るフィルタ１０Ｂの各スイッチの許容入力電流、許容入力電圧およびサイズと、スイッチの合計サイズと、を示す。また、表１２に、実施例３に係るフィルタ１０Ｂの通過帯域内挿入損失を示す。
　また、図１３は、実施例３に係るフィルタに関する各種特性を示すグラフである。
Figure JPOXMLDOC01-appb-T000024
Figure JPOXMLDOC01-appb-T000025
Figure JPOXMLDOC01-appb-T000026
　ここで、スイッチＳＷ４ａに流れる電流Ｉｓ４ａは、スイッチＳＷ１ａに流れる電流Ｉｓ１ａよりも大きく、スイッチＳＷ４ａを構成するトランジスタのゲート幅Ｗｓ４ａは、スイッチＳＷ１ａを構成するトランジスタのゲート幅Ｗｓ１ａよりも大きい。これにより、フィルタ１０Ｂに求められる耐電力性を確保するとともに、小型化、および、スイッチ導通時の通過帯域内挿入損失を低減することができる。
　また、スイッチＳＷ１ａの両端電圧Ｖｓ１ａは、スイッチＳＷ４ａの両端電圧Ｖｓ４ａよりも小さく、スイッチＳＷ１ａを構成する複数のトランジスタの直列接続数であるスタック数Ｎｓ１ａは、スイッチＳＷ４ａを構成する複数のトランジスタの直列接続数であるスタック数Ｎｓ４ａよりも小さい。これにより、フィルタ１０Ｂに求められる耐電力性を確保するとともに、小型化、および、スイッチ導通時の通過帯域内挿入損失を低減することができる。
　実施例３に係るフィルタ１０Ｂでは、図１３の第一段に示すように、スイッチＳＷ１ａ～ＳＷ４ａがオン状態である場合には、Ｂａｎｄ２７－Ｒｘを第１通過帯域とし、Ｂａｎｄ２７－Ｔｘを第１減衰帯域とする第１フィルタ特性が実現されている。また、スイッチＳＷ１ａ～ＳＷ４ａがオフ状態である場合には、Ｂａｎｄ２６－Ｒｘを第２通過帯域とし、Ｂａｎｄ２６－Ｔｘを第２減衰帯域とする第２フィルタ特性が実現されている。
　具体的には、図１３の左列第二段に示すように、並列腕回路Ｐ１～Ｐ４においてスイッチＳＷ１ａ～ＳＷ４ａがオン状態である場合には、スイッチ回路（Ｚ１～Ｚ４）は、キャパシタＣｐ１ａ～Ｃｐ４ａとインダクタ（Ｌｐ１ａ～Ｌｐ４ａ）とが並列接続された回路となり、各並列腕回路は、並列腕共振子（ｐ１ａ～ｐ４ａ）と、キャパシタＣｐ１ａ～Ｃｐ４ａおよびインダクタ（Ｌｐ１ａ～Ｌｐ４ａ）が並列接続された回路とが直列接続された回路となる。さらに、キャパシタＣｐ１ａ～Ｃｐ４ａとインダクタ（Ｌｐ１ａ～Ｌｐ４ａ）とが並列接続された回路におけるインピーダンスが極大になる周波数は、並列腕共振子（ｐ１ａ～ｐ４ａ）の共振周波数より高く設定しているため、並列腕共振子（ｐ１ａ～ｐ４ａ）の共振周波数において、スイッチ回路（Ｚ１～Ｚ４）は誘導性のインピーダンスとなる。そのため、各並列腕回路の共振周波数Ｆｒｏｎは、並列腕共振子（ｐ１ａ～ｐ４ａ）の共振周波数より低周波数側に位置する。
　一方、スイッチＳＷ１ａ～ＳＷ４ａがオフ状態である場合には、各スイッチのインピーダンスは非常に高く（理想的には無限大）、インダクタ（Ｌｐ１ａ～Ｌｐ４ａ）は機能しない。そのため、並列腕回路Ｐ１～Ｐ４のそれぞれは、並列腕共振子（ｐ１ａ～ｐ４ａ）とキャパシタ（Ｃｐ１ａ～Ｃｐ４ａ）とを直列に接続した回路となる。よって、図１３の右列第二段に示すように、各並列腕回路の共振周波数Ｆｒｏｆｆは、並列腕共振子（ｐ１ａ～ｐ４ａ）の共振周波数より高周波数側へ切り替えられる。
　このため、スイッチＳＷ１ａ～ＳＷ４ａのオンおよびオフの切り替えにより、通過帯域低域側の減衰極の周波数を切り替えることができ、第１フィルタ特性と第２フィルタ特性とを切り替えることができる。
　図１４Ａは、実施例２に係るフィルタ１０Ａの通過特性を表すグラフである。また、図１４Ｂは、実施例３に係るフィルタ１０Ｂの通過特性を表すグラフである。図１４Ａおよび図１４Ｂには、それぞれ、スイッチＳＷ１ａ～ＳＷ４ａのオンおよびオフの切り替えによるフィルタ１０Ａおよび１０Ｂの通過特性の変化が示されている。上述したように、実施例３に係るフィルタ１０Ｂは、実施例２に係るフィルタ１０Ａと比較して、スイッチ（ＳＷ１ａ～ＳＷ４ａ）と直列接続されたインダクタ（Ｌｐ１ａ～Ｌｐ４ａ）により、通過帯域低域側の減衰極の周波数の可変幅を大きくすることができる。このため、図１４Ａおよび図１４Ｂに示すように、フィルタ１０Ｂは、フィルタ１０Ａと比較して、通過帯域の可変幅を大きく確保できる。
　［８．　実施の形態１の変形例２（実施例４）］
　なお、第１スイッチ回路は、さらに、第３インピーダンス素子と第１スイッチ素子とが直列接続された回路を複数組有してもかまわない。また、第２スイッチ回路は、さらに、第４インピーダンス素子と第２スイッチ素子とが直列接続された回路を複数組有してもかまわない。そこで、以下、このように構成された実施の形態１の変形例２に係るフィルタについて、実施例（実施例４）を用いて、説明する。
　図１５Ａは、実施例４に係るフィルタ１０Ｃの回路構成図である。同図に示されたフィルタ１０Ｃは、実施例３に係るフィルタ１０Ｂと比較して、スイッチ回路構成が異なる。より具体的には、各スイッチ回路において、キャパシタに対してスイッチとインダクタとが直列接続された回路が複数並列接続されている。以下、実施例４に係るフィルタ１０Ｃについて、実施例３に係るフィルタ１０Ｂと同じ点については説明を省略し、異なる点を中心に説明する。
　図１５Ａに示すように、フィルタ１０Ｃは、直列腕回路Ｓ１、Ｓ２、Ｓ３、Ｓ４、およびＳ５と、並列腕回路Ｐ１、Ｐ２、Ｐ３、およびＰ４と、出力端子１０１および１０２と、を備える。
　並列腕回路Ｐ１は、並列腕共振子ｐ１ａ（第２並列腕共振子）と、並列腕共振子ｐ１ａに直列接続されたスイッチ回路Ｚ１（第２スイッチ回路）と、を有している。並列腕回路Ｐ２は、並列腕共振子ｐ２ａと、並列腕共振子ｐ２ａに直列接続されたスイッチ回路Ｚ２と、を有している。並列腕回路Ｐ３は、並列腕共振子ｐ３ａと、並列腕共振子ｐ３ａに直列接続されたスイッチ回路Ｚ３と、を有している。並列腕回路Ｐ４は、並列腕共振子ｐ４ａ（第１並列腕共振子）と、並列腕共振子ｐ４ａに直列接続されたスイッチ回路Ｚ４（第１スイッチ回路）と、を有している。
　スイッチ回路Ｚ１は、キャパシタＣｐ１ａ（第２インピーダンス素子）と、スイッチＳＷ１ａ、ＳＷ１ｂおよびＳＷ１ｃ（いずれも第２スイッチ素子）と、インダクタＬｐ１ａ、Ｌｐ１ｂおよびＬｐ１ｃ（いずれも第４インピーダンス素子）と、を有する第２スイッチ回路である。インダクタＬｐ１ａはスイッチＳＷ１ａに直列接続され、インダクタＬｐ１ａとスイッチＳＷ１ａとが直列接続された回路は、キャパシタＣｐ１ａに並列接続されている。インダクタＬｐ１ｂはスイッチＳＷ１ｂに直列接続され、インダクタＬｐ１ｂとスイッチＳＷ１ｂとが直列接続された回路は、キャパシタＣｐ１ａに並列接続されている。インダクタＬｐ１ｃはスイッチＳＷ１ｃに直列接続され、インダクタＬｐ１ｃとスイッチＳＷ１ｃとが直列接続された回路は、キャパシタＣｐ１ａに並列接続されている。インダクタＬｐ１ａ、Ｌｐ１ｂおよびＬｐ１ｃは、互いに異なるインダクタンス値を有している。
　スイッチ回路Ｚ２は、キャパシタＣｐ２ａと、スイッチＳＷ２ａ、ＳＷ２ｂおよびＳＷ２ｃと、インダクタＬｐ２ａ、ＬＰ２ｂおよびＬｐ２ｃと、を有する。インダクタＬｐ２ａはスイッチＳＷ２ａに直列接続され、インダクタＬｐ２ａとスイッチＳＷ２ａとが直列接続された回路は、キャパシタＣｐ２ａに並列接続されている。インダクタＬｐ２ｂはスイッチＳＷ２ｂに直列接続され、インダクタＬｐ２ｂとスイッチＳＷ２ｂとが直列接続された回路は、キャパシタＣｐ２ａに並列接続されている。インダクタＬｐ２ｃはスイッチＳＷ２ｃに直列接続され、インダクタＬｐ２ｃとスイッチＳＷ２ｃとが直列接続された回路は、キャパシタＣｐ２ａに並列接続されている。インダクタＬｐ２ａ、Ｌｐ２ｂおよびＬｐ２ｃは、互いに異なるインダクタンス値を有している。
　スイッチ回路Ｚ３は、キャパシタＣｐ３ａと、スイッチＳＷ３ａ、ＳＷ３ｂおよびＳＷ３ｃと、インダクタＬｐ３ａ、Ｌｐ３ｂおよびＬｐ３ｃと、を有する。インダクタＬｐ３ａはスイッチＳＷ３ａに直列接続され、インダクタＬｐ３ａとスイッチＳＷ３ａとが直列接続された回路は、キャパシタＣｐ３ａに並列接続されている。インダクタＬｐ３ｂはスイッチＳＷ３ｂに直列接続され、インダクタＬｐ３ｂとスイッチＳＷ３ｂとが直列接続された回路は、キャパシタＣｐ３ａに並列接続されている。インダクタＬｐ３ｃはスイッチＳＷ３ｃに直列接続され、インダクタＬｐ３ｃとスイッチＳＷ３ｃとが直列接続された回路は、キャパシタＣｐ３ａに並列接続されている。インダクタＬｐ３ａ、Ｌｐ３ｂおよびＬｐ３ｃは、互いに異なるインダクタンス値を有している。
　スイッチ回路Ｚ４は、キャパシタＣｐ４ａ（第１インピーダンス素子）と、スイッチＳＷ４ａ、ＳＷ４ｂおよびＳＷ４ｃ（いずれも第１スイッチ素子）と、インダクタＬｐ４ａ、Ｌｐ４ｂおよびＬｐ４ｃ（いずれも第３インピーダンス素子）と、を有する第１スイッチ回路である。インダクタＬｐ４ａはスイッチＳＷ４ａに直列接続され、インダクタＬｐ４ａとスイッチＳＷ４ａとが直列接続された回路は、キャパシタＣｐ４ａに並列接続されている。インダクタＬｐ４ｂはスイッチＳＷ４ｂに直列接続され、インダクタＬｐ４ｂとスイッチＳＷ４ｂとが直列接続された回路は、キャパシタＣｐ４ａに並列接続されている。インダクタＬｐ４ｃはスイッチＳＷ４ｃに直列接続され、インダクタＬｐ４ｃとスイッチＳＷ４ｃとが直列接続された回路は、キャパシタＣｐ４ａに並列接続されている。インダクタＬｐ４ａ、Ｌｐ４ｂおよびＬｐ４ｃは、互いに異なるインダクタンス値を有している。
　ここで、スイッチＳＷ４ａに流れる電流Ｉｓ４ａ、スイッチＳＷ４ｂに流れる電流Ｉｓ４ｂ、およびスイッチＳＷ４ｃに流れる電流Ｉｓ４ｃは、スイッチＳＷ１ａに流れる電流Ｉｓ１ａ、スイッチＳＷ１ｂに流れる電流Ｉｓ１ｂ、およびスイッチＳＷ１ｃに流れる電流Ｉｓ１ｃよりも小さい。この構成において、スイッチＳＷ４ａを構成するトランジスタのゲート幅Ｗｓ４ａ、スイッチＳＷ４ｂを構成するトランジスタのゲート幅Ｗｓ４ｂ、およびスイッチＳＷ４ｃを構成するトランジスタのゲート幅Ｗｓ４ｃは、スイッチＳＷ１ａを構成するトランジスタのゲート幅Ｗｓ１ａ、スイッチＳＷ１ｂを構成するトランジスタのゲート幅Ｗｓ１ｂ、およびスイッチＳＷ１ｃを構成するトランジスタのゲート幅Ｗｓ１ｃよりも小さい。これにより、フィルタ１０Ｃに求められる耐電力性を確保するとともに、小型化、および、スイッチ導通時の通過帯域内挿入損失を低減することができる。
　また、スイッチＳＷ１ａの両端電圧Ｖｓ１ａ、スイッチＳＷ１ｂの両端電圧Ｖｓ１ｂ、およびスイッチＳＷ１ｃの両端電圧Ｖｓ１ｃは、スイッチＳＷ４ａの両端電圧Ｖｓ４ａ、スイッチＳＷ４ｂの両端電圧Ｖｓ４ｂ、およびスイッチＳＷ４ｃの両端電圧Ｖｓ４ｃよりも小さい。この構成において、スイッチＳＷ１ａのスタック数Ｎｓ１ａ、スイッチＳＷ１ｂのスタック数Ｎｓ１ｂ、およびスイッチＳＷ１ｃのスタック数Ｎｓ１ｃは、スイッチＳＷ４ａのスタック数Ｎｓ４ａ、スイッチＳＷ４ｂのスタック数Ｎｓ４ｂ、およびスイッチＳＷ４ｃのスタック数Ｎｓ４ｃよりも少ない。これにより、フィルタ１０Ｃに求められる耐電力性を確保するとともに、小型化、および、スイッチ導通時の通過帯域内挿入損失を低減することができる。
　図１５Ｂは、実施例４に係るフィルタ１０Ｃの通過特性を表すグラフである。本実施例に係るフィルタ１０Ｃでは、各スイッチ回路（Ｚ１～Ｚ４）において、キャパシタに対してスイッチおよびインダクタの直列回路が複数並列接続されている。この構成において、スイッチ回路内の３つのスイッチの導通および非導通を個別に切り替えることにより、図１４Ｂに示すように、通過帯域低域側の減衰極の周波数切り替え範囲を広く、かつ減衰極の周波数を細かく切り替えることができる。
　なお、実施例４では、１つのスイッチ回路に含まれる３つのインダクタのインダクタンス値は、全て異なっているとしたが、全て同じインダクタンス値でもよい。これによっても、スイッチの導通個数を変えることで、スイッチ回路のインダクタンス値を変えることができる。これとともに、複数のスイッチを導通とした場合に、インダクタのＱ値を向上できるとともに、スイッチが並列に複数個あるため、並列腕回路の共振周波数のＱ値を上げることができ、高周波フィルタの低損失化が可能となる。
　［９．　実施の形態１の変形例３（実施例５）］
　ここまで、１つの並列腕回路が１つの並列腕共振子を有する構成について説明したが、１つの並列腕回路が２つの並列腕共振子を有してもかまわない。そこで、以下、このように構成された実施の形態１の変形例３に係るフィルタについて、実施例（実施例５）を用いて、比較例（比較例２）と比較して説明する。
　［９．１　実施例５］
　図１６は、実施例５に係るフィルタ１０Ｄの回路構成図である。同図に示されたフィルタ１０Ｄは、実施の形態１の実施例（実施例１および２）に係るフィルタ１０Ａと比較して、並列腕回路の構成が異なる。より具体的には、１つの並列腕回路が２つの並列腕共振子を含んでいる。以下、フィルタ１０Ｄについて、フィルタ１０Ａと同じ点については説明を省略し、異なる点を中心に説明する。
　図１６に示すように、フィルタ１０Ｄは、直列腕回路Ｓ１、Ｓ２、Ｓ３、Ｓ４、およびＳ５と、並列腕回路Ｐ１、Ｐ２、Ｐ３、およびＰ４と、出力端子１０１および入力端子１０２と、を備える。
　並列腕回路Ｐ１は、直列腕回路Ｓ１およびＳ２の間の経路上のノードｘ１（第２ノード）、および、グランドに接続された第２並列腕回路である。並列腕回路Ｐ２は、直列腕回路Ｓ２およびＳ３の間の経路上のノードｘ２、および、グランドに接続されている。並列腕回路Ｐ３は、直列腕回路Ｓ３およびＳ４の間の経路上のノードｘ３、および、グランドに接続されている。並列腕回路Ｐ４は、直列腕回路Ｓ４およびＳ５の間の経路上のノードｘ４（第１ノード）、および、グランドに接続された第１並列腕回路である。
　並列腕回路Ｐ１は、並列腕共振子ｐ１ａ（第２並列腕共振子）およびｐ１ｂ（第４並列腕共振子）と、並列腕共振子ｐ１ａに直列接続されたスイッチ回路Ｚ１（第２スイッチ回路）と、を有している。並列腕共振子ｐ１ａおよびスイッチ回路Ｚ１が直列接続された回路と、並列腕共振子ｐ１ｂとは、ノードｘ１とグランドとの間に並列接続されている。
　並列腕回路Ｐ２は、並列腕共振子ｐ２ａおよびｐ２ｂと、並列腕共振子ｐ２ａに直列接続されたスイッチ回路Ｚ２と、を有している。並列腕共振子ｐ２ａおよびスイッチ回路Ｚ２が直列接続された回路と、並列腕共振子ｐ２ｂとは、ノードｘ２とグランドとの間に並列接続されている。
　並列腕回路Ｐ３は、並列腕共振子ｐ３ａおよびｐ３ｂと、並列腕共振子ｐ３ａに直列接続されたスイッチ回路Ｚ３と、を有している。並列腕共振子ｐ３ａおよびスイッチ回路Ｚ３が直列接続された回路と、並列腕共振子ｐ３ｂとは、ノードｘ３とグランドとの間に並列接続されている。
　並列腕回路Ｐ４は、並列腕共振子ｐ４ａ（第１並列腕共振子）およびｐ４ｂ（第３並列腕共振子）と、並列腕共振子ｐ４ａに直列接続されたスイッチ回路Ｚ４（第１スイッチ回路）と、を有している。並列腕共振子ｐ４ａおよびスイッチ回路Ｚ４が直列接続された回路と、並列腕共振子ｐ４ｂとは、ノードｘ４とグランドとの間に並列接続されている。
　ここで、並列腕共振子ｐ１ａの共振周波数ｆｒｐ１ａは、並列腕共振子ｐ１ｂの共振周波数ｆｒｐ１ｂより低く、並列腕共振子ｐ１ａの反共振周波数ｆａｐ１ａは、並列腕共振子ｐ１ｂの反共振周波数ｆａｐ１ｂより低い。また、並列腕共振子ｐ２ａの共振周波数ｆｒｐ２ａは、並列腕共振子ｐ２ｂの共振周波数ｆｒｐ２ｂより低く、並列腕共振子ｐ２ａの反共振周波数ｆａｐ２ａは、並列腕共振子ｐ２ｂの反共振周波数ｆａｐ２ｂより低い。また、並列腕共振子ｐ３ａの共振周波数ｆｒｐ３ａは、並列腕共振子ｐ３ｂの共振周波数ｆｒｐ３ｂより低く、並列腕共振子ｐ３ａの反共振周波数ｆａｐ３ａは、並列腕共振子ｐ３ｂの反共振周波数ｆａｐ３ｂより低い。また、並列腕共振子ｐ４ａの共振周波数ｆｒｐ４ａは、並列腕共振子ｐ４ｂの共振周波数ｆｒｐ４ｂより低く、並列腕共振子ｐ４ａの反共振周波数ｆａｐ４ａは、並列腕共振子ｐ４ｂの反共振周波数ｆａｐ４ｂより低い。
　本実施例に係るスイッチ回路Ｚ１～Ｚ４は、実施例１および２に係るスイッチ回路Ｚ１～Ｚ４と回路構成が同じであるので、回路構成についての説明は省略する。
　本実施例に係るフィルタ１０Ｄは、スイッチＳＷ１ａ～ＳＷ４ａの導通および非導通が切り替えられることにより、Ｂａｎｄ１１－Ｒｘ（１４７５．９～１４９５．９ＭＨｚ）を第１通過帯域かつＢａｎｄ１１－Ｔｘ（１４２７．９～１４４７．９ＭＨｚ）を第１減衰帯域とする第１フィルタ特性と、Ｂａｎｄ２１－Ｒｘ（１４９５．９～１５１０．９ＭＨｚ）を第２通過帯域かつＢａｎｄ２１－Ｔｘ（１４４７．９～１４６２．９ＭＨｚ）を第２減衰帯域とする第２フィルタ特性とが切り替えられる高周波フィルタである。つまり、これらのフィルタは、スイッチＳＷ１ａ～ＳＷ４ａの導通および非導通が切り替えられることにより、Ｂａｎｄ１１に対応した受信フィルタとＢａｎｄ２１に対応した受信フィルタとに切り替えられる、周波数可変機能を有する高周波フィルタ（チューナブルフィルタ）である。
　本実施例では、実施例２および３と同様に、入力端子１０２から＋３６ｄＢｍの高周波電力を印加した場合にスイッチＳＷ１ａ～ＳＷ４ａに必要な耐電流性および耐電圧性を確保するように、スイッチＳＷ１ａ～ＳＷ４ａが設計されている。具体的には、スイッチＳＷ１ａ～ＳＷ４ａを流れる電流に合わせて、スイッチＳＷ１ａ～ＳＷ４ａのゲート幅が個別に設定されており、スイッチＳＷ１ａ～ＳＷ４ａに印加される電圧に合わせて、スイッチＳＷ１ａ～ＳＷ４ａのスタック数が個別に設定されている。つまり、スイッチＳＷ１ａ～ＳＷ４ａは、必要な耐電流性を確保するようにトランジスタのゲート幅が個別に設定されており、必要な耐電圧性を確保するようにスタック数が個別に設定されている。
　表１３に、実施例５に係るフィルタ１０Ｄの設計パラメータを示す。また、表１４に、実施例５に係るフィルタ１０Ｄの各スイッチの許容入力電流、許容入力電圧およびサイズと、スイッチの合計サイズと、を示す。また、表１５に、実施例５に係るフィルタ１０Ｄの通過帯域内挿入損失を示す。
　また、図１７は、実施例５に係るフィルタ１０Ｄに関する各種特性を示すグラフである。
Figure JPOXMLDOC01-appb-T000027
Figure JPOXMLDOC01-appb-T000028
Figure JPOXMLDOC01-appb-T000029
　［９．２　比較例２］
　比較例２に係るフィルタは、設計パラメータが異なる点を除き、実施例５に係るフィルタと同様に構成されている。具体的には、比較例２では、比較例１と同様に、スイッチＳＷ１ａ～ＳＷ４ａのうち最も大きな電流が流れるスイッチの最大電流に合わせて、スイッチＳＷ１ａ～ＳＷ４ａのゲート幅が同一に設定されている。また、スイッチＳＷ１ａ～ＳＷ４ａのうち最も大きな電圧が印加されるスイッチの最大電圧に合わせて、スイッチＳＷ１ａ～ＳＷ４ａのスタック数が同一に設定されている。
　表１６に、比較例２に係るフィルタの設計パラメータを示す。また、表１７に、比較例２に係るフィルタの各スイッチの許容入力電流、許容入力電圧およびサイズと、スイッチの合計サイズと、を示す。また、表１８に、比較例２に係るフィルタの通過帯域内挿入損失を示す。
　また、図１８は、比較例２に係るフィルタに関する各種特性を示すグラフである。
Figure JPOXMLDOC01-appb-T000030
Figure JPOXMLDOC01-appb-T000032
　［９．３　実施例５と比較例２との比較］
　図１７、図１８および表１３、表１６に示すように、実施例５および比較例２に係るフィルタにおいて、並列腕回路Ｐ１～Ｐ４の共振特性（共振周波数および反共振周波数）はほぼ同じである。これらのフィルタでは、図１７および図１８の第一段に示すように、Ｂａｎｄ１１に対応した第１フィルタ特性とＢａｎｄ２１に対応した第１フィルタ特性とに切り替えられる。
　ここで、図１７および図１８の第二段を用いて、並列腕回路Ｐ１～Ｐ４のインピーダンス特性について、特に並列腕回路Ｐ１を例示して説明する。スイッチＳＷ１ａがオンの場合、並列腕回路Ｐ１のインピーダンス特性は、スイッチＳＷ１ａによってキャパシタＣｐ１ａが短絡され、キャパシタＣｐ１ａの影響を受けない特性となる。つまり、この場合、２つの並列腕共振子（並列腕共振子ｐ１ａおよびｐ１ｂ）の合成特性（図１７および図１８の左列第二段の並列腕回路Ｐ１の特性）が並列腕回路Ｐ１のインピーダンス特性となる。
　具体的には、スイッチＳＷ１ａがオンの場合、並列腕回路Ｐ１は、次のようなインピーダンス特性を有する。並列腕回路Ｐ１は、２つの共振周波数Ｆｒ１ｏｎおよびＦｒ２ｏｎを有する（このとき、Ｆｒ１ｏｎ≒並列腕共振子ｐ１ａの共振周波数ｆｒｐ１ａ、Ｆｒ２ｏｎ≒並列腕共振子ｐ１ｂの共振周波数ｆｒｐ１ｂを満たす）。つまり、並列腕回路Ｐ１のインピーダンスは、並列腕共振子ｐ１ａの共振周波数ｆｒｐ１ａと概ね同じ周波数、および、並列腕共振子ｐ１ｂの共振周波数ｆｒｐ１ｂと概ね同じ周波数において、極小となる。
　また、並列腕回路Ｐ１は、２つの反共振周波数Ｆａ１ｏｎおよびＦａ２ｏｎを有する（このとき、Ｆｒ１ｏｎ＜Ｆａ１ｏｎ＜Ｆｒ２ｏｎ＜Ｆａ２ｏｎ、かつ、Ｆａ１ｏｎ＜並列腕共振子ｐ１ａの反共振周波数ｆａｐ１ａ、かつ、Ｆａ２ｏｎ＜並列腕共振子ｐ１ｂの反共振周波数ｆａｐ１ｂを満たす）。つまり、並列腕回路Ｐ１のインピーダンスは、並列腕共振子ｐ１ａの共振周波数ｆｒｐ１ａおよび並列腕共振子ｐ１ｂの共振周波数ｆｒｐ１ｂの間の周波数、ならびに、並列腕共振子ｐ１ａの反共振周波数ｆａｐ１ａおよび並列腕共振子ｐ１ｂの反共振周波数ｆａｐ１ｂの間の周波数において極大となる。
　ここで、Ｆａ１ｏｎ＜ｆａｐ１ａとなる理由は、並列腕共振子ｐ１ａの反共振周波数ｆａｐ１ａ近傍の周波数帯域において、並列腕共振子ｐ１ａに対して、並列腕共振子ｐ１ｂが並列キャパシタとして作用するためである。また、Ｆａ２ｏｎ＜ｆａｐ１ｂとなる理由は、並列腕共振子ｐ１ｂの反共振周波数ｆａｐ１ｂ近傍の周波数帯域において、並列腕共振子ｐ１ｂに対して並列腕共振子ｐ１ａが並列キャパシタとして作用するためである。
　ラダー型のフィルタ構造によりバンドパスフィルタを構成するにあたり、並列腕回路Ｐ１の反共振周波数Ｆａ１ｏｎと直列腕共振子ｓ１ａの共振周波数ｆｒｓ１ａとを近接させる。これにより、スイッチＳＷ１ａがオンの場合、並列腕回路Ｐ１のインピーダンスが０に近づく共振周波数Ｆｒ１ｏｎ近傍は、低周波側阻止域となる。また、これより周波数が高くなると、反共振周波数Ｆａ１ｏｎ近傍で並列腕回路Ｐ１のインピーダンスが高くなり、かつ、共振周波数ｆｒｓ近傍で直列腕共振子ｓ１ａのインピーダンスが０に近づく。これにより、反共振周波数Ｆａ１ｏｎおよび共振周波数ｆｒｓ１ａの近傍では、信号通過域となる。さらに、周波数が高くなり、共振周波数Ｆｒ２ｏｎおよび反共振周波数ｆａｓ１ａ近傍になると、直列腕共振子ｓ１ａのインピーダンスが高くなり、並列腕回路Ｐ１のインピーダンスが０に近づくため高周波側阻止域となる。
　つまり、スイッチＳＷ１ａがオンの場合、フィルタ１０Ｄは、反共振周波数Ｆａ１ｏｎおよび共振周波数ｆｒｓ１ａによって通過帯域が規定され、共振周波数Ｆｒ１ｏｎによって通過帯域低域側の極（減衰極）が規定され、共振周波数Ｆｒ２ｏｎおよび反共振周波数ｆａｓ１ａによって通過帯域高域側の極（減衰極）が規定される、第１フィルタ特性を有する。
　一方、スイッチＳＷ１ａがオフの場合、並列腕回路Ｐ１のインピーダンス特性は、スイッチＳＷ１ａによるキャパシタＣｐ１ａの短絡がなされずに、キャパシタＣｐ１ａの影響を受けた特性となる。つまり、この場合、２つの並列腕共振子（並列腕共振子ｐ１ａおよびｐ１ｂ）と、並列腕共振子ｐ１ａに直列接続されたキャパシタＣｐ１ａとの合成特性（図１７および図１８の右列第二段の並列腕回路Ｐ１の合成特性）が並列腕回路Ｐ１のインピーダンス特性となる。
　具体的には、スイッチＳＷ１ａがオフの場合、並列腕回路Ｐ１は、次のようなインピーダンス特性を有する。並列腕回路Ｐ１は、２つの共振周波数Ｆｒ１ｏｆｆおよびＦｒ２ｏｆｆと２つの反共振周波数Ｆａ１ｏｆｆおよびＦａ２ｏｆｆとを有する（このとき、Ｆｒ１ｏｆｆ＜Ｆａ１ｏｆｆ＜Ｆｒ２ｏｆｆ＜Ｆａ２ｏｆｆ、Ｆａ１ｏｆｆ＜ｆａｐ１ａ、ｆｒｐ１ａ＜Ｆｒ１ｏｆｆ、かつ、Ｆａ２ｏｆｆ＜ｆａｐ１ｂを満たす）。つまり、並列腕回路Ｐ１のインピーダンスは、並列腕共振子ｐ１ａの共振周波数ｆｒｐ１ａより高い周波数、および、並列腕共振子ｐ１ｂの共振周波数ｆｒｐ１ｂにおいて極小となる。また、並列腕回路Ｐ１のインピーダンスは、並列腕共振子ｐ１ａの共振周波数ｆｒｐ１ａと並列腕共振子ｐ１ｂの共振周波数ｆｒｐ１ｂとの間の周波数、および、並列腕共振子ｐ１ａの反共振周波数ｆａｐ１ａと並列腕共振子ｐ１ｂの反共振周波数ｆａｐ１ｂとの間の周波数において極大となる。
　ここで、Ｆａ１ｏｆｆ＜ｆａｐ１ａとなる理由は、並列腕共振子ｐ１ａの反共振周波数ｆａｐ１ａ近傍の周波数帯域において、並列腕共振子ｐ１ａに対して並列腕共振子ｐ１ｂが並列キャパシタとして作用するためである。また、ｆｒｐ１ａ＜Ｆｒ１ｏｆｆとなる理由は、並列腕共振子ｐ１ａの共振周波数ｆｒｐ１ａ近傍の周波数帯域において、並列腕共振子ｐ１ａとキャパシタＣｐ１ａとの共振が起きることによる。また、Ｆａ２ｏｆｆ＜ｆａｐ１ｂとなる理由は、並列腕共振子ｐ１ｂに対して、並列腕共振子ｐ１ａとキャパシタＣｐ１ａとの合成特性が並列キャパシタとして作用するためである。
　つまり、スイッチＳＷ１ａがオフの場合には、フィルタ１０Ｄは、反共振周波数Ｆａ１ｏｆｆおよび共振周波数ｆｒｓ１ａによって通過帯域が規定され、共振周波数Ｆｒ１ｏｆｆによって通過帯域低域側の極（減衰極）が規定され、共振周波数Ｆｒ２ｏｆｆおよび反共振周波数ｆａｓ１ａによって通過帯域高域側の極（減衰極）が規定される、第２フィルタ特性を有する。
　図１７および図１８の第二段に示すように、スイッチＳＷ１ａ～ＳＷ４ａがオンからオフに切り替えられると、並列腕回路Ｐ１～Ｐ４のインピーダンス特性が次のように切り替えられる。すなわち、並列腕回路Ｐ１～Ｐ４は、２つの共振周波数のうち低域側の共振周波数、および、２つの反共振周波数のうち低域側の反共振周波数が、共に高域側に切り替えられる。本実施例では、並列腕共振子ｐ１ａのみがキャパシタＣｐ１ａおよびスイッチＳＷ１ａに直列接続されているため、２つの共振周波数のうち低域側の共振周波数がＦｒ１ｏｎからＦｒ１ｏｆｆへと高域側に切り替えられる。また、低域側の反共振周波数がＦａ１ｏｎからＦａ１ｏｆｆへと高域側に切り替えられる。
　ここで、並列腕回路Ｐ１～Ｐ４の低域側の反共振周波数と低域側の共振周波数とは、フィルタ１０Ｄの通過帯域低域側の減衰スロープを規定し、上述したように、これらは共に高域側に切り替えられる。したがって、図１７および図１８の第一段に示すように、スイッチＳＷ１ａがオンからオフに切り替わることにより、実施例５および比較例２に係るフィルタの通過特性は、通過帯域低域側の減衰スロープが急峻度を維持しつつ高域側に切り替えられることになる。言い換えると、当該フィルタは、通過帯域低域側の減衰極を高域側に切り替えつつ、通過帯域低域端の挿入損失の増大を抑制しつつ、通過帯域低域端の周波数を高域側に切り替えることができる。
　ここで、実施例５と比較例２とを比べると、実施例５では、スイッチＳＷ４ａのゲート幅がスイッチＳＷ１ａのゲート幅より大きく、かつ、スイッチＳＷ１ａのスタック数がスイッチＳＷ４ａのスタック数より少なくされている。さらには、スイッチＳＷ２ａおよびＳＷ３ａそれぞれのゲート幅もスイッチＳＷ４ａのゲート幅より少なくされ、かつ、スイッチＳＷ２ａおよびＳＷ３ａそれぞれのスタック数もスイッチＳＷ４ａのスタック数より少なくされている。
　つまり、実施例５は、比較例２に比べて、スイッチＳＷ１ａ～ＳＷ３ａの各々について、ゲート幅を小さくかつスタック数を減らすことができるため、スイッチＳＷ１ａ～ＳＷ４ａの合計サイズを小さくすることができる（１９９５０μｍ２：表１４参照、６５８００μｍ２：表１７参照）。また、スイッチＳＷ１ａ～ＳＷ３ａのスタック数をスイッチＳＷ４ａのスタック数より少なくすることにより、相対的にゲート幅が小さいスイッチＳＷ１ａ～ＳＷ３ａについても、オン抵抗Ｒｏｎを小さくすることができる。よって、スイッチＳＷ１ａ～４ａがオンの場合（すなわちＢａｎｄ１１－Ｒｘ使用時）における通過帯域内挿入損失を一層低減することができる（１．６４ｄＢ：表１５参照、１．６６ｄＢ：表１８参照）。
　以上、実施例５に係るフィルタ１０Ｄによれば、次の（１）～（３）の効果が奏される。
　（１）スイッチＳＷ４ａのゲート幅Ｗ４ａを、スイッチＳＷ１ａのゲート幅Ｗ１ａよりも大きくすることで、フィルタ１０Ｄに求められる耐電力性を確保するとともに、小型化、および、スイッチ導通時の通過帯域内挿入損失を低減することができる。
　（２）スイッチの導通および非導通の切り替えにより、通過帯域低域端の挿入損失を悪化させることなく、通過帯域低周波側の減衰極の周波数を切り替えることができる。
　（３）スイッチＳＷ１ａの両端電圧Ｖ１ａがスイッチＳＷ４ａの両端電圧Ｖ４ａよりも小さい構成において、スイッチＳＷ１ａのスタック数Ｎｓ１をスイッチＳＷ４ａのスタック数Ｎｓ４よりも小さくすることで、フィルタ１０Ｄに求められる耐電力性を確保するとともに、さらなる小型化、および、スイッチ導通時の通過帯域内挿入損失のさらなる低減が図られる。
　［１０．　実施の形態１の変形例４（実施例６）］
　実施の形態１の変形例３では、第１並列腕回路および第２並列腕回路の各々において、第２並列腕共振子の共振周波数は、第１並列腕共振子の共振周波数より高く、第２並列腕共振子の反共振周波数は、第１並列腕共振子の反共振周波数より高い、とした。しかし、これに限らず、第２並列腕共振子の共振周波数は、第１並列腕共振子の共振周波数より低く、第２並列腕共振子の反共振周波数は、第１並列腕共振子の反共振周波数より低くてもかまわない。そこで、以下、このように構成された実施の形態１の変形例４に係るフィルタについて、実施例（実施例６）を用いて、比較例（比較例３）と比較して説明する。
　［１０．１　実施例６］
　実施例６に係るフィルタは、実施例５に係るフィルタに比べて、設計パラメータが異なる点を除き、同様の回路構成を有する。このため、実施例６に係るフィルタの回路構成についての説明は省略する。
　本実施例に係るフィルタは、スイッチＳＷ１ａ～ＳＷ４ａの導通および非導通が切り替えられることにより、Ｂａｎｄ２８ａ－Ｔｘ（７０３～７３３ＭＨｚ）を第１通過帯域かつＢａｎｄ２８ａ－Ｒｘ（７５８～７８８ＭＨｚ）を第１減衰帯域とする第１フィルタ特性と、Ｂａｎｄ２８ｂ－Ｔｘ（７１８～７４８ＭＨｚ）を第２通過帯域かつＢａｎｄ２８ｂ－Ｒｘ（７７３～８０３ＭＨｚ）を第２減衰帯域とする第２フィルタ特性とが切り替えられる高周波フィルタである。つまり、これらのフィルタは、スイッチＳＷ１ａ～ＳＷ４ａの導通および非導通が切り替えられることにより、Ｂａｎｄ２８ａに対応した送信フィルタとＢａｎｄ２８ｂに対応した送信フィルタとに切り替えられる、周波数可変機能を有する高周波フィルタ（チューナブルフィルタ）である。
　本実施例では、実施例５と同様に、入力端子１０２から＋３６ｄＢｍの高周波電力を印加した場合にスイッチＳＷ１ａ～ＳＷ４ａに必要な耐電流性および耐電圧性を確保するように、スイッチＳＷ１ａ～ＳＷ４ａが設計されている。具体的には、スイッチＳＷ１ａ～ＳＷ４ａを流れる電流に合わせて、スイッチＳＷ１ａ～ＳＷ４ａのゲート幅が個別に設定されており、スイッチＳＷ１ａ～ＳＷ４ａに印加される電圧に合わせて、スイッチＳＷ１ａ～ＳＷ４ａのスタック数が個別に設定されている。つまり、スイッチＳＷ１ａ～ＳＷ４ａは、必要な耐電流性を確保するようにトランジスタのゲート幅が個別に設定されており、必要な耐電圧性を確保するようにスタック数が個別に設定されている。
　実施例６では、並列腕共振子ｐ１ａの共振周波数ｆｒｐ１ａは、並列腕共振子ｐ１ｂの共振周波数ｆｒｐ１ｂより高く、並列腕共振子ｐ１ａの反共振周波数ｆａｐ１ａは、並列腕共振子ｐ１ｂの反共振周波数ｆａｐ１ｂより高い。また、並列腕共振子ｐ２ａの共振周波数ｆｒｐ２ａは、並列腕共振子ｐ２ｂの共振周波数ｆｒｐ２ｂより高く、並列腕共振子ｐ２ａの反共振周波数ｆａｐ２ａは、並列腕共振子ｐ２ｂの反共振周波数ｆａｐ２ｂより高い。また、並列腕共振子ｐ３ａの共振周波数ｆｒｐ３ａは、並列腕共振子ｐ３ｂの共振周波数ｆｒｐ３ｂより高く、並列腕共振子ｐ３ａの反共振周波数ｆａｐ３ａは、並列腕共振子ｐ３ｂの反共振周波数ｆａｐ３ｂより高い。また、並列腕共振子ｐ４ａの共振周波数ｆｒｐ４ａは、並列腕共振子ｐ４ｂの共振周波数ｆｒｐ４ｂより高く、並列腕共振子ｐ４ａの反共振周波数ｆａｐ４ａは、並列腕共振子ｐ４ｂの反共振周波数ｆａｐ４ｂより高い。
　表１９に、実施例６に係るフィルタの設計パラメータを示す。また、表２０に、実施例６に係るフィルタの各スイッチの許容入力電流、許容入力電圧およびサイズと、スイッチの合計サイズと、を示す。また、表２１に、実施例６に係るフィルタの通過帯域内挿入損失を示す。
　また、図１９は、実施例６に係るフィルタに関する各種特性を示すグラフである。
Figure JPOXMLDOC01-appb-T000033
Figure JPOXMLDOC01-appb-T000034
Figure JPOXMLDOC01-appb-T000035
　［１０．２　比較例３］
　比較例３に係るフィルタは、設計パラメータが異なる点を除き、実施例６に係るフィルタと同様に構成されている。具体的には、比較例３では、比較例１および２と同様に、スイッチＳＷ１ａ～ＳＷ４ａのうち最も大きな電流が流れるスイッチの最大電流に合わせて、スイッチＳＷ１ａ～ＳＷ４ａのゲート幅が同一に設定されている。また、スイッチＳＷ１ａ～ＳＷ４ａのうち最も大きな電圧が印加されるスイッチの最大電圧に合わせて、スイッチＳＷ１ａ～ＳＷ４ａのスタック数が同一に設定されている。
　表２２に、比較例３に係るフィルタの設計パラメータを示す。また、表２３に、比較例３に係るフィルタの各スイッチの許容入力電流、許容入力電圧およびサイズと、スイッチの合計サイズと、を示す。また、表２４に、比較例３に係るフィルタの通過帯域内挿入損失を示す。
　また、図２０は、比較例３に係るフィルタに関する各種特性を示すグラフである。
Figure JPOXMLDOC01-appb-T000036
Figure JPOXMLDOC01-appb-T000037
Figure JPOXMLDOC01-appb-T000038
　［１０．３　実施例６と比較例３との比較］
　図１９、図２０および表１９、表２２に示すように、実施例６および比較例３に係るフィルタにおいて、並列腕回路Ｐ１～Ｐ４の共振特性（共振周波数および反共振周波数）はほぼ同じである。これらのフィルタでは、図１９および図２０の第一段に示すように、スイッチＳＷ１ａ～ＳＷ４ａがオン状態である場合には、Ｂａｎｄ２８ａ－Ｔｘを第１通過帯域とし、Ｂａｎｄ２８ａ－Ｒｘを第１減衰帯域とする第１フィルタ特性が実現されている。また、これらのフィルタでは、スイッチＳＷ１ａ～ＳＷ４ａがオフ状態である場合には、Ｂａｎｄ２８ｂ－Ｔｘを第２通過帯域とし、Ｂａｎｄ２８ｂ－Ｒｘを第２減衰帯域とする第２フィルタ特性が実現されている。つまり、これらのフィルタは、スイッチＳＷ１ａ～ＳＷ４ａのオンおよびオフが切り替えられることにより、通過帯域がＢａｎｄ２８ａ－ＴｘとＢａｎｄ２８ｂ－Ｔｘとで切り替えられる、周波数可変機能を有する高周波フィルタ（チューナブルフィルタ）である。
　ここで、図１９および図２０の第二段を用いて、並列腕回路Ｐ１～Ｐ４のインピーダンス特性について、特に並列腕回路Ｐ１を例示して説明する。スイッチＳＷ１ａがオンの場合、並列腕回路Ｐ１のインピーダンス特性は、スイッチＳＷ１ａによってキャパシタＣｐ１ａが短絡され、キャパシタＣｐ１ａの影響を受けない特性となる。つまり、この場合、２つの並列腕共振子（並列腕共振子ｐ１ａおよびｐ１ｂ）の合成特性（図１９および図２０の左列第二段の並列腕回路Ｐ１の特性）が並列腕回路Ｐ１のインピーダンス特性となる。
　具体的には、スイッチＳＷ１ａがオンの場合、並列腕回路Ｐ１は、次のようなインピーダンス特性を有する。並列腕回路Ｐ１は、２つの共振周波数Ｆｒ１ｏｎおよびＦｒ２ｏｎを有する（このとき、Ｆｒ１ｏｎ≒並列腕共振子ｐ１ｂの共振周波数ｆｒｐ１ｂ、Ｆｒ２ｏｎ≒並列腕共振子ｐ１ａの共振周波数ｆｒｐ１ａを満たす）。つまり、並列腕回路Ｐ１のインピーダンスは、並列腕共振子ｐ１ｂの共振周波数ｆｒｐ１ｂと概ね同じ周波数、および、並列腕共振子ｐ１ａの共振周波数ｆｒｐ１ａと概ね同じ周波数において、極小となる。
　また、並列腕回路Ｐ１は、２つの反共振周波数Ｆａ１ｏｎおよびＦａ２ｏｎを有する（このとき、Ｆｒ１ｏｎ＜Ｆａ１ｏｎ＜Ｆｒ２ｏｎ＜Ｆａ２ｏｎ、かつ、Ｆａ１ｏｎ＜並列腕共振子ｐ１ｂの反共振周波数ｆａｐ１ｂ、かつ、Ｆａ２ｏｎ＜並列腕共振子ｐ１ａの反共振周波数ｆａｐ１ａを満たす）。つまり、並列腕回路Ｐ１のインピーダンスは、並列腕共振子ｐ１ｂの共振周波数ｆｒｐ１ｂおよび並列腕共振子ｐ１ａの共振周波数ｆｒｐ１ａの間の周波数、ならびに、並列腕共振子ｐ１ｂの反共振周波数ｆａｐ１ｂおよび並列腕共振子ｐ１ａの反共振周波数ｆａｐ１ａの間の周波数において極大となる。
　ここで、Ｆａ１ｏｎ＜ｆａｐ１ｂとなる理由は、並列腕共振子ｐ１ｂの反共振周波数ｆａｐ１ｂ近傍の周波数帯域において、並列腕共振子ｐ１ｂに対して、並列腕共振子ｐ１ａが並列キャパシタとして作用するためである。また、Ｆａ２ｏｎ＜ｆａｐ１ａとなる理由は、並列腕共振子ｐ１ａの反共振周波数ｆａｐ１ａ近傍の周波数帯域において、並列腕共振子ｐ１ａに対して並列腕共振子ｐ１ｂが並列キャパシタとして作用するためである。
　ラダー型のフィルタ構造によりバンドパスフィルタを構成するにあたり、並列腕回路Ｐ１の反共振周波数Ｆａ１ｏｎと直列腕共振子ｓ１ａの共振周波数ｆｒｓ１ａとを近接させる。これにより、スイッチＳＷ１ａがオンの場合、並列腕回路Ｐ１のインピーダンスが０に近づく共振周波数Ｆｒ１ｏｎ近傍は、低周波側阻止域となる。また、これより周波数が高くなると、反共振周波数Ｆａ１ｏｎ近傍で並列腕回路Ｐ１のインピーダンスが高くなり、かつ、共振周波数ｆｒｓ近傍で直列腕共振子ｓ１ａのインピーダンスが０に近づく。これにより、反共振周波数Ｆａ１ｏｎおよび共振周波数ｆｒｓ１ａの近傍では、信号通過域となる。さらに、周波数が高くなり、共振周波数Ｆｒ２ｏｎおよび反共振周波数ｆａｓ１ａ近傍になると、直列腕共振子ｓ１ａのインピーダンスが高くなり、並列腕回路Ｐ１のインピーダンスが０に近づくため高周波側阻止域となる。
　つまり、スイッチＳＷ１ａがオンの場合、フィルタ１０Ｅは、反共振周波数Ｆａ１ｏｎおよび共振周波数ｆｒｓ１ａによって通過帯域が規定され、共振周波数Ｆｒ１ｏｎによって通過帯域低域側の極（減衰極）が規定され、共振周波数Ｆｒ２ｏｎおよび反共振周波数ｆａｓ１ａによって通過帯域高域側の極（減衰極）が規定される、第１フィルタ特性を有する。
　一方、スイッチＳＷ１ａがオフの場合、並列腕回路Ｐ１のインピーダンス特性は、スイッチＳＷ１ａによるキャパシタＣｐ１ａの短絡がなされずに、キャパシタＣｐ１ａの影響を受けた特性となる。つまり、この場合、２つの並列腕共振子（並列腕共振子ｐ１ｂおよびｐ１ａ）と、並列腕共振子ｐ１ａに直列接続されたキャパシタＣｐ１ａとの合成特性（図１９および２０右列第二段の並列腕回路Ｐ１の合成特性）が並列腕回路Ｐ１のインピーダンス特性となる。
　具体的には、スイッチＳＷ１ａがオフの場合、並列腕回路Ｐ１は、次のようなインピーダンス特性を有する。並列腕回路Ｐ１は、２つの共振周波数Ｆｒ１ｏｆｆおよびＦｒ２ｏｆｆと２つの反共振周波数Ｆａ１ｏｆｆおよびＦａ２ｏｆｆとを有する（このとき、Ｆｒ１ｏｆｆ＜Ｆａ１ｏｆｆ＜Ｆｒ２ｏｆｆ＜Ｆａ２ｏｆｆ、Ｆａ１ｏｆｆ＜ｆａｐ１ｂ、ｆｒｐ１ａ＜Ｆｒｐ２ｏｆｆ、かつ、Ｆａ２ｏｆｆ＜ｆａｐ１ａを満たす）。つまり、並列腕回路Ｐ１のインピーダンスは、並列腕共振子ｐ１ｂの共振周波数ｆｒｐ１ｂより高い周波数、および、並列腕共振子ｐ１ａの共振周波数ｆｒｐ１ａより高い周波数において極小となる。また、並列腕回路Ｐ１のインピーダンスは、並列腕共振子ｐ１ｂの共振周波数ｆｒｐ１ｂと並列腕共振子ｐ１ａの共振周波数ｆｒｐ１ａとの間の周波数、および、並列腕共振子ｐ１ｂの反共振周波数ｆａｐ１ｂと並列腕共振子ｐ１ａの反共振周波数ｆａｐ１ａとの間の周波数において極大となる。
　ここで、Ｆａ１ｏｆｆ＜ｆａｐ１ｂとなる理由は、並列腕共振子ｐ１ｂの反共振周波数ｆａｐ１ｂ近傍の周波数帯域において、並列腕共振子ｐ１ｂに対して並列腕共振子ｐ１ａが並列キャパシタとして作用するためである。また、ｆｒｐ１ｂ＜Ｆｒ１ｏｆｆとなる理由は、並列腕共振子ｐ１ｂの共振周波数ｆｒｐ１ｂ近傍の周波数帯域において、並列腕共振子ｐ１ｂとキャパシタＣｐ１ａとの共振が起きることによる。また、Ｆａ２ｏｆｆ＜ｆａｐ１ａとなる理由は、並列腕共振子ｐ１ａに対して、並列腕共振子ｐ１ｂとキャパシタＣｐ１ａとの合成特性が並列キャパシタとして作用するためである。
　つまり、スイッチＳＷ１ａがオフの場合には、フィルタ１０Ｅは、反共振周波数Ｆａ１ｏｆｆおよび共振周波数ｆｒｓ１ａによって通過帯域が規定され、共振周波数Ｆｒ１ｏｆｆによって通過帯域低域側の極（減衰極）が規定され、共振周波数Ｆｒ２ｏｆｆおよび反共振周波数ｆａｓ１ａによって通過帯域高域側の極（減衰極）が規定される、第２フィルタ特性を有する。
　図１９および２０の第二段に示すように、スイッチＳＷ１ａ～ＳＷ４ａがオンからオフに切り替えられると、並列腕回路Ｐ１～Ｐ４のインピーダンス特性が次のように切り替えられる。すなわち、並列腕回路Ｐ１～Ｐ４は、２つの共振周波数のうち高域側の共振周波数、および、２つの反共振周波数のうち高域側の反共振周波数が、共に高域側に切り替えられる。本実施例では、並列腕共振子ｐ１ａのみがキャパシタＣｐ１ａおよびスイッチＳＷ１ａに直列接続されているため、２つの共振周波数のうち高域側の共振周波数がＦｒ２ｏｎからＦｒ２ｏｆｆへと高域側に切り替えられる。また、低域側の反共振周波数がＦａ２ｏｎからＦａ２ｏｆｆへと高域側に切り替えられる。
　ここで、並列腕回路Ｐ１～Ｐ４の高域側の反共振周波数と高域側の共振周波数とは、フィルタ１０Ｅの通過帯域高域側の減衰スロープを規定し、上述したように、これらは共に高域側に切り替えられる。したがって、図１９および図２０の第一段に示すように、スイッチＳＷ１ａがオンからオフに切り替わることにより、実施例６および比較例３に係るフィルタの通過特性は、通過帯域高域側の減衰スロープが急峻度を維持しつつ高域側に切り替えられることになる。言い換えると、当該フィルタは、通過帯域高域側の減衰極を高域側に切り替えつつ、通過帯域高域端の挿入損失の増大を抑制しつつ、通過帯域高域端の周波数を高域側に切り替えることができる。
　ここで、実施例６と比較例３とを比べると、実施例６では、スイッチＳＷ４ａのゲート幅がスイッチＳＷ１ａのゲート幅より大きく、かつ、スイッチＳＷ１ａのスタック数がスイッチＳＷ４ａのスタック数より少なくされている。さらには、スイッチＳＷ２ａおよびＳＷ３ａそれぞれのゲート幅もスイッチＳＷ４ａのゲート幅より少なくされ、かつ、スイッチＳＷ２ａおよびＳＷ３ａそれぞれのスタック数もスイッチＳＷ４ａのスタック数より少なくされている。
　つまり、実施例６は、比較例３に比べて、スイッチＳＷ１ａ～ＳＷ３ａの各々について、ゲート幅を小さくかつスタック数を減らすことができるため、スイッチＳＷ１ａ～ＳＷ４ａの合計サイズを小さくすることができる。また、スイッチＳＷ１ａ～ＳＷ３ａのスタック数をスイッチＳＷ４ａのスタック数より少なくすることにより、相対的にゲート幅が小さいスイッチＳＷ１ａ～ＳＷ３ａについても、オン抵抗Ｒｏｎを小さくすることができる。よって、スイッチＳＷ１ａ～４ａがオンの場合（すなわちＢａｎｄ２８－Ｔｘ使用時）における通過帯域内挿入損失を悪化させることなく（１．５３ｄＢ：表２１参照、１．５３ｄＢ：表２４参照）、スイッチＳＷ１ａ～ＳＷ４ａの合計サイズを小さくすることができる（４２１００μｍ２：表２０参照、６１６００μｍ２：表２３参照）。
　以上、実施例６に係るフィルタによれば、次の（１）～（３）の効果が奏される。
　（１）スイッチＳＷ４ａのゲート幅Ｗ４ａを、スイッチＳＷ１ａのゲート幅Ｗ１ａよりも大きくすることで、フィルタに求められる耐電力性を確保するとともに、小型化、および、スイッチ導通時の通過帯域内挿入損失の低減を図ることができる。
　（２）スイッチの導通および非導通の切り替えにより、通過帯域高域端の挿入損失を悪化させることなく、通過帯域高周波側の減衰極の周波数を切り替えることができる。
　（３）スイッチＳＷ１ａの両端電圧Ｖ１ａがスイッチＳＷ４ａの両端電圧Ｖ４ａよりも小さい構成において、スイッチＳＷ１ａのスタック数Ｎｓ１をスイッチＳＷ４ａのスタック数Ｎｓ４よりも小さくすることで、フィルタに求められる耐電力性を確保するとともに、さらなる小型化、および、スイッチ導通時の通過帯域内挿入損失のさらなる低減を図ることができる。
　［１１．　実施の形態１の変形例５（実施例７）］
　実施の形態１の変形例３および変形例４で説明した第１並列腕回路および前記第２並列腕回路のそれぞれは、さらに、第２並列腕共振子と、当該第２並列腕共振子に直列接続された第２スイッチ回路と、を有してもかまわない。そこで、以下、このように構成された実施の形態１の変形例５に係るフィルタについて、実施例（実施例７）を用いて、比較例（比較例４）と比較して説明する。
　［１１．１　実施例７］
　図２１は、実施例７に係るフィルタ１０Ｅの回路構成図である。同図に示されたフィルタ１０Ｅは、実施の形態１の実施例（実施例１および２）に係るフィルタ１０Ａ、実施例５に係るフィルタ１０Ｄと比較して、並列腕回路の構成が異なる。より具体的には、１つの並列腕回路が２つの並列腕共振子および２つのスイッチ回路を含んでおり、並列腕共振子とスイッチ回路とが直列された回路を２組有し、それらが並列接続されている。以下、実施例６に係るフィルタ１０Ｅについて、フィルタ１０Ａおよびフィルタ１０Ｄと同じ点については説明を省略し、異なる点を中心に説明する。
　図２１に示すように、フィルタ１０Ｅは、直列腕回路Ｓ１、Ｓ２、Ｓ３、Ｓ４、およびＳ５と、並列腕回路Ｐ１、Ｐ２、Ｐ３、およびＰ４と、出力端子１０１および入力端子１０２と、を備える。
　並列腕回路Ｐ１は、並列腕共振子ｐ１ａ（第２並列腕共振子）およびｐ１ｂ（第４並列腕共振子）と、並列腕共振子ｐ１ａに直列接続されたスイッチ回路Ｚ１１（第２スイッチ回路）と、並列腕共振子ｐ１ｂに直列接続されたスイッチ回路Ｚ１２（第４スイッチ回路）と、を有している。並列腕共振子ｐ１ａおよびスイッチ回路Ｚ１１が直列接続された回路と、並列腕共振子ｐ１ｂおよびスイッチ回路Ｚ１２が直列接続された回路とは、ノードｘ１とグランドとの間に並列接続されている。
　並列腕回路Ｐ２は、並列腕共振子ｐ２ａおよびｐ２ｂと、並列腕共振子ｐ２ａに直列接続されたスイッチ回路Ｚ２１と、並列腕共振子ｐ２ｂに直列接続されたスイッチ回路Ｚ２２とを有している。並列腕共振子ｐ２ａおよびスイッチ回路Ｚ２１が直列接続された回路と、並列腕共振子ｐ２ｂおよびスイッチ回路Ｚ２２が直列接続された回路とは、ノードｘ２とグランドとの間に並列接続されている。
　並列腕回路Ｐ３は、並列腕共振子ｐ３ａおよびｐ３ｂと、並列腕共振子ｐ３ａに直列接続されたスイッチ回路Ｚ３１と、並列腕共振子ｐ３ｂに直列接続されたスイッチ回路Ｚ３２とを有している。並列腕共振子ｐ３ａおよびスイッチ回路Ｚ３１が直列接続された回路と、並列腕共振子ｐ３ｂおよびスイッチ回路Ｚ３２が直列接続された回路とは、ノードｘ３とグランドとの間に並列接続されている。
　並列腕回路Ｐ４は、並列腕共振子ｐ４ａ（第１並列腕共振子）およびｐ４ｂ（第３並列腕共振子）と、並列腕共振子ｐ４ａに直列接続されたスイッチ回路Ｚ４１（第１スイッチ回路）と、並列腕共振子ｐ４ｂに直列接続されたスイッチ回路Ｚ４２（第３スイッチ回路）と、を有している。並列腕共振子ｐ４ａおよびスイッチ回路Ｚ４１が直列接続された回路と、並列腕共振子ｐ４ｂおよびスイッチ回路Ｚ４２が直列接続された回路とは、ノードｘ４とグランドとの間に並列接続されている。
　スイッチ回路Ｚ１１は、キャパシタＣｐ１ａ（第２インピーダンス素子）と、スイッチＳＷ１ａ（第２スイッチ素子）とを有する第２スイッチ回路である。スイッチＳＷ１ａは、キャパシタＣｐ１ａと並列接続されている。スイッチ回路Ｚ１２は、キャパシタＣｐ１ｂ（第６インピーダンス素子）と、スイッチＳＷ１ｂ（第４スイッチ素子）とを有する第４スイッチ回路である。スイッチＳＷ１ｂは、キャパシタＣｐ１ｂと並列接続されている。
　スイッチ回路Ｚ２１は、キャパシタＣｐ２ａと、スイッチＳＷ２ａとを有する。スイッチＳＷ２ａは、キャパシタＣｐ２ａと並列接続されている。スイッチ回路Ｚ２２は、キャパシタＣｐ２ｂと、スイッチＳＷ２ｂとを有する。スイッチＳＷ２ｂは、キャパシタＣｐ２ｂと並列接続されている。
　スイッチ回路Ｚ３１は、キャパシタＣｐ３ａと、スイッチＳＷ３ａとを有する。スイッチＳＷ３ａは、キャパシタＣｐ３ａと並列接続されている。スイッチ回路Ｚ３２は、キャパシタＣｐ３ｂと、スイッチＳＷ３ｂとを有する。スイッチＳＷ３ｂは、キャパシタＣｐ３ｂと並列接続されている。
　スイッチ回路Ｚ４１は、キャパシタＣｐ４ａ（第１インピーダンス素子）と、スイッチＳＷ４ａ（第１スイッチ素子）とを有する第１スイッチ回路である。スイッチＳＷ４ａは、キャパシタＣｐ４ａと並列接続されている。スイッチ回路Ｚ４２は、キャパシタＣｐ４ｂ（第５インピーダンス素子）と、スイッチＳＷ４ｂ（第３スイッチ素子）とを有する第３スイッチ回路である。スイッチＳＷ４ｂは、キャパシタＣｐ４ｂと並列接続されている。
　本実施例に係るフィルタは、スイッチＳＷ１ａ～ＳＷ４ａおよびＳＷ１ｂ～ＳＷ４ｂの導通および非導通が切り替えられることにより、Ｂａｎｄ２８ａ－Ｔｘ（７０３～７３３ＭＨｚ）を第１通過帯域かつＢａｎｄ２８ａ－Ｒｘ（７５８～７８８ＭＨｚ）を第１減衰帯域とする第１フィルタ特性と、Ｂａｎｄ２８ｂ－Ｔｘ（７１８～７４８ＭＨｚ）を第２通過帯域かつＢａｎｄ２８ｂ－Ｒｘ（７７３～８０３ＭＨｚ）を第２減衰帯域とする第２フィルタ特性とが切り替えられる高周波フィルタである。つまり、これらのフィルタは、スイッチＳＷ１ａ～ＳＷ４ａおよびＳＷ１ｂ～ＳＷ４ｂの導通および非導通が切り替えられることにより、Ｂａｎｄ２８ａに対応した送信フィルタとＢａｎｄ２８ｂに対応した送信フィルタとに切り替えられる、周波数可変機能を有する高周波フィルタ（チューナブルフィルタ）である。なお、第２フィルタ特性では、さらに、ＤＴＶ（４７０～７１０ＭＨｚ）を第３減衰帯域とする。
　本実施例では、入力端子１０２から＋３６ｄＢｍの高周波電力を印加した場合にスイッチＳＷ１ａ～ＳＷ４ａおよびＳＷ１ｂ～ＳＷ４ｂに必要な耐電流性および耐電圧性を確保するように、スイッチＳＷ１ａ～ＳＷ４ａおよびＳＷ１ｂ～ＳＷ４ｂが設計されている。具体的には、スイッチＳＷ１ａ～ＳＷ４ａを流れる電流に合わせて、スイッチＳＷ１ａ～ＳＷ４ａのゲート幅が個別に設定されており、スイッチＳＷ１ａ～ＳＷ４ａに印加される電圧に合わせて、スイッチＳＷ１ａ～ＳＷ４ａのスタック数が個別に設定されている。また、スイッチＳＷ１ｂ～ＳＷ４ｂを流れる電流に合わせて、スイッチＳＷ１ｂ～ＳＷ４ｂのゲート幅が個別に設定されており、スイッチＳＷ１ｂ～ＳＷ４ｂに印加される電圧に合わせて、スイッチＳＷ１ｂ～ＳＷ４ｂのスタック数が個別に設定されている。
　ここで、並列腕共振子ｐ１ａの共振周波数ｆｒｐ１ａは、並列腕共振子ｐ１ｂの共振周波数ｆｒｐ１ｂより低く、並列腕共振子ｐ１ａの反共振周波数ｆａｐ１ａは、並列腕共振子ｐ１ｂの反共振周波数ｆａｐ１ｂより低い。また、並列腕共振子ｐ２ａの共振周波数ｆｒｐ２ａは、並列腕共振子ｐ２ｂの共振周波数ｆｒｐ２ｂより低く、並列腕共振子ｐ２ａの反共振周波数ｆａｐ２ａは、並列腕共振子ｐ２ｂの反共振周波数ｆａｐ２ｂより低い。また、並列腕共振子ｐ３ａの共振周波数ｆｒｐ３ａは、並列腕共振子ｐ３ｂの共振周波数ｆｒｐ３ｂより低く、並列腕共振子ｐ３ａの反共振周波数ｆａｐ３ａは、並列腕共振子ｐ３ｂの反共振周波数ｆａｐ３ｂより低い。また、並列腕共振子ｐ４ａの共振周波数ｆｒｐ４ａは、並列腕共振子ｐ４ｂの共振周波数ｆｒｐ４ｂより低く、並列腕共振子ｐ４ａの反共振周波数ｆａｐ４ａは、並列腕共振子ｐ４ｂの反共振周波数ｆａｐ４ｂより低い。
　表２５および表２６に、実施例７に係るフィルタ１０Ｅの設計パラメータを示す。また、表２７に、実施例７に係るフィルタ１０Ｅの各スイッチの許容入力電流、許容入力電圧およびサイズと、スイッチの合計サイズと、を示す。また、表２８に、実施例７に係るフィルタ１０Ｅの通過帯域内挿入損失を示す。
　また、図２２Ａおよび図２２Ｂは、実施例７に係るフィルタ１０Ｅに関する各種特性を示すグラフである。具体的には、図２２Ａは、Ｂａｎｄ２８ａ－Ｔｘ使用時において、実施例７に係るフィルタに関する各種特性を示すグラフである。図２２Ｂは、Ｂａｎｄ２８ｂ－Ｔｘ使用時において、実施例７に係るフィルタ１０Ｅに関する各種特性を示すグラフである。
Figure JPOXMLDOC01-appb-T000039
Figure JPOXMLDOC01-appb-T000040
Figure JPOXMLDOC01-appb-T000041
Figure JPOXMLDOC01-appb-T000042
　［１１．２　比較例４］
　比較例４に係るフィルタは、設計パラメータが異なる点を除き、実施例７に係るフィルタと同様に構成されている。具体的には、比較例４では、比較例１～３と同様に、スイッチＳＷ１ａ～ＳＷ４ａのうち最も大きな電流が流れるスイッチの最大電流に合わせて、スイッチＳＷ１ａ～ＳＷ４ａのゲート幅が同一に設定されている。また、スイッチＳＷ１ａ～ＳＷ４ａのうち最も大きな電圧が印加されるスイッチの最大電圧に合わせて、スイッチＳＷ１ａ～ＳＷ４ａのスタック数が同一に設定されている。さらに、比較例４では、スイッチＳＷ１ｂ～ＳＷ４ｂのうち最も大きな電流が流れるスイッチの最大電流に合わせて、スイッチＳＷ１ｂ～ＳＷ４ｂのゲート幅が同一に設定されている。また、さらに、比較例４では、スイッチＳＷ１ｂ～ＳＷ４ｂのうち最も大きな電圧が印加されるスイッチの最大電圧に合わせて、スイッチＳＷ１ｂ～ＳＷ４ｂのスタック数が同一に設定されている。
　表２９および表３０に、比較例４に係るフィルタの設計パラメータを示す。また、表３１に、比較例４に係るフィルタの各スイッチの許容入力電流、許容入力電圧およびサイズと、スイッチの合計サイズと、を示す。また、表３２に、比較例４に係るフィルタの通過帯域内挿入損失を示す。
　また、図２３Ａおよび図２３Ｂは、比較例４に係るフィルタに関する各種特性を示すグラフである。具体的には、図２２Ａは、Ｂａｎｄ２８ａ－Ｔｘ使用時において、実施例７に係るフィルタに関する各種特性を示すグラフである。図２２Ｂは、Ｂａｎｄ２８ｂ－Ｔｘ使用時において、実施例７に係るフィルタに関する各種特性を示すグラフである。
Figure JPOXMLDOC01-appb-T000043
Figure JPOXMLDOC01-appb-T000044
Figure JPOXMLDOC01-appb-T000045
Figure JPOXMLDOC01-appb-T000046
　［１１．３　実施例７と比較例４との比較］
　図２２Ａ～図２３Ｂおよび表２５、表２９に示すように、実施例７および比較例４に係るフィルタにおいて、並列腕回路Ｐ１～Ｐ４の共振特性（共振周波数および反共振周波数）はほぼ同じである。これらのフィルタでは、図２２Ａおよび図２３Ａの第一段に示すように、スイッチＳＷ１ａ～ＳＷ４ａがオン状態かつスイッチＳＷ１ｂ～ＳＷ４ｂがオン状態である場合には、Ｂａｎｄ２８ａ－Ｔｘを第１通過帯域とし、Ｂａｎｄ２８ａ－Ｒｘを第１減衰帯域とする第１フィルタ特性が実現されている。また、これらのフィルタでは、図２２Ｂおよび図２３Ｂの第一段に示すように、スイッチＳＷ１ａ～ＳＷ４ａがオフ状態かつスイッチＳＷ１ｂ～ＳＷ４ｂがオフ状態である場合には、Ｂａｎｄ２８ｂ－Ｔｘを第２通過帯域とし、Ｂａｎｄ２８ｂ－ＲｘおよびＤＴＶ（４７０－７１０ＭＨｚ）を第２減衰帯域とする第２フィルタ特性が実現されている。つまり、これらのフィルタは、スイッチＳＷ１ａ～ＳＷ４ａのオンおよびオフが切り替えられることにより、通過帯域がＢａｎｄ２８ａ－ＴｘとＢａｎｄ２８ｂ－Ｔｘとで切り替えられる、周波数可変機能を有する高周波フィルタ（チューナブルフィルタ）である。
　ここで、図２２Ａ～図２３Ｂの第二段を用いて、並列腕回路Ｐ１～Ｐ４のインピーダンス特性について説明する。
　図２２Ａ～図２３Ｂの第二段に示すように、スイッチＳＷ１ａ～ＳＷ４ａがオンからオフに切り替えられると、並列腕回路Ｐ１～Ｐ４のインピーダンス特性が次のように切り替えられる。すなわち、並列腕回路Ｐ１～Ｐ４は、２つの共振周波数のうち低域側の共振周波数、および、２つの反共振周波数のうち低域側の反共振周波数が、共に高域側に切り替えられる。本実施例では、並列腕共振子ｐ１ａのみがキャパシタＣｐ１ａおよびスイッチＳＷ１ａに直列接続されているため、２つの共振周波数のうち低域側の共振周波数がＦｒ１ｏｎからＦｒ１ｏｆｆへと高域側に切り替えられる。また、低域側の反共振周波数がＦａ１ｏｎからＦａ１ｏｆｆへと高域側に切り替えられる。
　ここで、並列腕回路Ｐ１～Ｐ４の低域側の反共振周波数と低域側の共振周波数とは、フィルタ１０Ｅの通過帯域低域側の減衰スロープを規定し、上述したように、これらは共に高域側に切り替えられる。したがって、図２３Ｂの上段に示すように、スイッチＳＷ１ａがオンからオフに切り替わることにより、フィルタ１０Ｅの通過特性は、通過帯域低域側の減衰スロープが急峻度を維持しつつ高域側に切り替えられることになる。言い換えると、フィルタ１０Ｅは、通過帯域低域側の減衰極を高域側に切り替えつつ、通過帯域低域端の挿入損失の増大を抑制しつつ、通過帯域低域端の周波数を高域側に切り替えることができる。
　また、図２２Ａ～図２３Ｂの第二段に示すように、スイッチＳＷ１ｂ～ＳＷ４ｂがオンからオフに切り替えられると、並列腕回路Ｐ１～Ｐ４のインピーダンス特性が次のように切り替えられる。すなわち、並列腕回路Ｐ１～Ｐ４は、２つの共振周波数のうち高域側の共振周波数、および、２つの反共振周波数のうち高域側の反共振周波数が、共に高域側に切り替えられる。本実施例では、並列腕共振子ｐ１ｂのみがキャパシタＣｐ１ｂおよびスイッチＳＷ１ｂに直列接続されているため、２つの共振周波数のうち高域側の共振周波数がＦｒ２ｏｎからＦｒ２ｏｆｆへと高域側に切り替えられる。また、低域側の反共振周波数がＦａ２ｏｎからＦａ２ｏｆｆへと高域側に切り替えられる。
　ここで、並列腕回路Ｐ１～Ｐ４の高域側の反共振周波数と高域側の共振周波数とは、フィルタ１０Ｅの通過帯域高域側の減衰スロープを規定し、上述したように、これらは共に高域側に切り替えられる。したがって、図２３Ｂの上段に示すように、スイッチＳＷ１ｂがオンからオフに切り替わることにより、フィルタ１０Ｅの通過特性は、通過帯域高域側の減衰スロープが急峻度を維持しつつ高域側に切り替えられることになる。言い換えると、フィルタ１０Ｅは、通過帯域高域側の減衰極を高域側に切り替えつつ、通過帯域高域端の挿入損失の増大を抑制しつつ、通過帯域高域端の周波数を高域側に切り替えることができる。
　つまり、フィルタ１０Ｅの通過特性は、スイッチＳＷ１ａ～ＳＷ４ａがオンからオフに切り替えられ、かつ、スイッチＳＷ１ｂ～ＳＷ４ｂがオンからオフに切り替えられることにより、通過帯域低域側および通過帯域高域側の減衰スロープが急峻度を維持しつつ、通過帯域が高域側に切り替えられることになる。言い換えると、フィルタ１０Ｅにおいて、各スイッチがオンからオフに切り替えられることにより、通過帯域低域側の減衰極を高域側に切り替え、かつ、通過帯域高域側の減衰極を高域側に切り替えながら、通過帯域低域端の挿入損失の増大を抑制しつつ、通過帯域を高域側に切り替えることができる。一方、各スイッチがオフからオンに切り替えられることにより、通過帯域低域側の減衰極を低域側に切り替え、かつ、通過帯域高域側の減衰極を低域側に切り替えながら、通過帯域高域端の挿入損失の増大を抑制しつつ、通過帯域を低域側に切り替えることができる。
　ここで、実施例７と比較例４とを比べると、実施例７では、スイッチＳＷ４ａのゲート幅がスイッチＳＷ１ａのゲート幅より大きく、かつ、スイッチＳＷ１ａのスタック数がスイッチＳＷ４ａのスタック数より少なくされている。さらには、スイッチＳＷ２ａおよびＳＷ３ａそれぞれのゲート幅もスイッチＳＷ４ａのゲート幅より少なくされ、かつ、スイッチＳＷ２ａおよびＳＷ３ａそれぞれのスタック数もスイッチＳＷ４ａのスタック数より少なくされている。また、さらには、スイッチＳＷ４ｂのゲート幅は、スイッチＳＷ１ｂのゲート幅より大きく、かつ、スイッチＳＷ４ｂのスタック数がスイッチＳＷ１ｂのスタック数より多くされている。
　つまり、実施例７は、比較例４に比べて、スイッチＳＷ１ａ～ＳＷ３ａの各々について、ゲート幅を小さくかつスタック数を減らすことができるため、スイッチＳＷ１ａ～ＳＷ４ａの合計サイズを小さくすることができる。また、スイッチＳＷ１ａ～ＳＷ３ａのスタック数をスイッチＳＷ４ａのスタック数より少なくすることにより、相対的にゲート幅が小さいスイッチＳＷ１ａ～ＳＷ３ａについても、オン抵抗Ｒｏｎを小さくすることができる。
　さらには、実施例７は、比較例４に比べて、スイッチＳＷ１ｂ～ＳＷ３ｂの各々について、ゲート幅を小さくかつスタック数を減らすことができるため、スイッチＳＷ１ｂ～ＳＷ４ｂの合計サイズを小さくすることができる。また、スイッチＳＷ１ｂ～ＳＷ３ｂのスタック数をスイッチＳＷ４ｂのスタック数より少なくすることにより、相対的にゲート幅が小さいスイッチＳＷ１ｂ～ＳＷ３ｂについても、オン抵抗Ｒｏｎを小さくすることができる。
　よって、スイッチＳＷ１ａ～ＳＷ４ａがオンかつスイッチＳＷ１ｂ～ＳＷ４ｂがオンの場合（すなわちＢａｎｄ２８－Ｔｘ使用時）における通過帯域内挿入損失を低減しつつ（１．８９ｄＢ：表２８参照、２．２１ｄＢ：表３２参照）、スイッチＳＷ１ａ～ＳＷ４ａおよびＳＷ１ｂ～ＳＷ４ｂの合計サイズを小型化することができる（６２３５０μｍ２：表２７参照、１２５０００μｍ２：表３１参照）。
　以上、実施例７に係るフィルタ１０Ｅによれば、次の（１）～（３）の効果が奏される。
　（１）スイッチＳＷ４ａのゲート幅Ｗ４ａを、スイッチＳＷ１ａのゲート幅Ｗ１ａよりも大きくし、スイッチＳＷ４ｂのゲート幅Ｗ４ｂを、スイッチＳＷ１ｂのゲート幅Ｗ１ｂよりも大きくすることで、フィルタ１０Ｅに求められる耐電力性を確保するとともに、小型化、および、スイッチ導通時の通過帯域内挿入損失の低減を図ることができる。
　（２）スイッチの導通および非導通の切り替えにより、通過帯域端の挿入損失を悪化させることなく、通過帯域低周波側の減衰極の周波数および通過帯域高周波側の減衰極の周波数を切り替えることができる。
　（３）スイッチＳＷ１ａの両端電圧Ｖ１ａがスイッチＳＷ４ａの両端電圧Ｖ４ａよりも小さく、スイッチＳＷ１ｂの両端電圧Ｖ１ｂがスイッチＳＷ４ｂの両端電圧Ｖ４ｂよりも小さい構成において、スイッチＳＷ１ａのスタック数Ｎｓ１ａをスイッチＳＷ４ａのスタック数Ｎｓ４ａをよりも少なくし、スイッチＳＷ１ｂのスタック数Ｎｓ１ｂをスイッチＳＷ４ｂのスタック数Ｎｓ４ｂをよりも少なくすることで、フィルタ１０Ｅに求められる耐電力性を確保するとともに、さらなる小型化、および、スイッチ導通時の通過帯域内挿入損失のさらなる低減を図ることができる。
　つまり、本実施例に係るフィルタ１０Ｅによれば、入力端子１０２に高周波電力を印加した場合、入力端子１０２に近く接続された並列腕回路のスイッチほど、導通時に流れる電流が大きい。そこで、スイッチＳＷ４ｂを構成する１以上のトランジスタの各々のゲート幅がスイッチＳＷ１ｂを構成する１以上のトランジスタのいずれのゲート幅よりも大きいことにより、スイッチＳＷ４ｂおよびスイッチＳＷ１ｂについても、上述したスイッチＳＷ４ａおよびスイッチＳＷ１ａと同様のことが言える。すなわち、スイッチＳＷ４ｂおよびスイッチＳＷ１ｂについて、合計サイズを小さくしつつ、フィルタ１０Ｅに要求される耐電力性を満たす耐電流性を確保することができる。また、スイッチＳＷ４ｂの導通時に、フィルタ１０Ｅの通過帯域内の挿入損失を低減することができる。つまり、通過帯域端の挿入損失を悪化させること無く周波数を可変できる高周波フィルタについて、通過帯域内の挿入損失の低減および小型化を図りつつ、耐電力性を確保することができる。
　また、スイッチＳＷ１ｂのスタック数をスイッチＳＷ４ｂのスタック数より少なくすることにより、相対的にゲート幅が小さいスイッチＳＷ１ｂについても、導通時の抵抗を小さくすることができる。よって、フィルタ１０Ｅについて、スイッチＳＷ１ｂの導通時における通過帯域内挿入損失を低減できるとともに、小型化を図ることができる。
　（実施の形態２）
　以上の実施の形態１およびその実施例（実施例１および２）、ならびに、実施の形態１の変形例およびその実施例（実施例３～７）で説明したフィルタは、使用バンド数が多いシステムに対応するマルチプレクサに適用することができる。
　［１２．　マルチプレクサの基本構成］
　図２４は、本実施の形態に係るマルチプレクサＭＰＸの回路構成図である。
　同図に示すように、マルチプレクサＭＰＸは、複数のフィルタ（ここでは、実施の形態１に係るフィルタ１０Ｘ、および、フィルタ２０の計２つのフィルタ）と、切替回路３０と、複数の個別端子（ここでは、２つの個別端子２１１および２１２）と、共通端子２１３と、を備え、共通端子２１３に高周波信号が入力される送信用のマルチプレクサである。このマルチプレクサＭＰＸは、制御部（図示せず）からの制御信号にしたがって切替回路３０が切り替えられることにより、共通端子２１３に入力された高周波信号を複数のフィルタのいずれかに通過させる。
　なお、マルチプレクサＭＰＸの構成は、これに限らない。例えば、マルチプレクサＭＰＸが備えるフィルタの個数は３以上であってもかまわない。また、マルチプレクサＭＰＸは、送信用に限らず受信用であってもかまわないし、送信用のフィルタと受信用のフィルタとを備えるデュプレクサ等であってもかまわない。また、切替回路３０は、出力端子１０１側に設けられていてもよいし、出力端子１０１および入力端子１０２の両方にそれぞれ設けられていてもよい。
　複数のフィルタそれぞれの入力端子または出力端子は、共通端子２１３に直接的または間接的に接続されており、本実施の形態では、切替回路３０を介して共通端子２１３に間接的に接続されている。具体的には、フィルタ１０Ｘは、入力端子１０２が共通端子２１３に間接的に接続されており、出力端子１０１が個別端子２１１に直接的に接続されている。同様に、フィルタ２０は、入力端子が共通端子２１３に間接的に接続されており、出力端子が個別端子２１２に直接的に接続されている。
　切替回路３０は、複数のフィルタ（ここではフィルタ１０Ｘおよび２０の計２つのフィルタ）のうち共通端子２１３に接続されるフィルタを切り替える。例えば、切替回路３０は、送信用のパワーアンプの後段に設けられ、複数のフィルタを切り替えるＳＰｎＴ（Ｓｉｎｇｌｅ　Ｐｏｌｅ　ｎ　Ｔｈｒｏｗ）型のスイッチである。
　この切替回路３０は、フィルタ１０Ｘの入力端子１０２または出力端子１０１と共通端子２１３との導通および非導通を切り替える第６スイッチ素子であるスイッチＳＷＡを有する。
　スイッチＳＷＡは、フィルタ１０ＸのスイッチＳＷ１およびＳＷ２と同様に、１以上のトランジスタで構成されており、本実施の形態では、複数のトランジスタで構成されている。このような半導体を用いたスイッチは小型であるため、切替回路３０を小型化することができ、マルチプレクサＭＰＸ全体を小型化することができる。
　このようなマルチプレクサＭＰＸでは、このマルチプレクサＭＰＸに要求される耐電力性を満たすために、各スイッチの耐電流性を確保することが必要である。これに関し、スイッチＳＷＡは、入力される高周波信号の主経路上に直列に設けられているので、当該主経路とグランドとを結ぶ経路上に設けられる並列腕回路２１および２２のスイッチＳＷ１およびＳＷ２に比べて、高い耐電流性が求められる。特に、本実施の形態のように、切替回路３０がフィルタ１０Ｘの入力端子１０２側に設けられている場合、スイッチＳＷＡには共通端子２１３に印加された高周波電力に相当する全電流が流れ、一方で、スイッチＳＷ２には並列腕回路２２と直列腕回路１１とで分流された電流が流れ、スイッチＳＷ１にはさらに分流された電流が流れる。このため、本実施の形態では、スイッチＳＷＡは、より高い耐電流性が求められる。
　本実施の形態では、スイッチＳＷＡ（第６スイッチ素子）のゲート幅は、フィルタ１０ＸのスイッチＳＷ２（第１スイッチ素子）のゲート幅より大きい。これにより、本実施の形態に係るマルチプレクサＭＰＸは、通過帯域内の挿入損失の低減および小型化を図りつつ、耐電力性を確保することができる。以下、このような効果が奏される理由について、詳細に説明する。
　［１３．　フィルタ特性に対するゲート幅の影響］
　上記効果が奏される理由を説明するにあたり、直列腕共振子ｓ１と並列腕共振子ｐ１からなるラダー型フィルタにおいて、直列腕共振子ｓ１１に抵抗Ｒｓが直列接続された場合、および、並列腕共振子ｐ１１に抵抗Ｒｐが直列接続された場合の、フィルタ特性への影響について説明する。
　図２５Ａは、上記ラダー型フィルタにおいて、直列腕共振子ｓ１１に抵抗Ｒｓが直列接続された場合の回路構成図である。図２５Ｂは、図２５Ａに示す回路構成において、抵抗Ｒｓの抵抗値を０～８Ωの範囲で変化させた場合のフィルタ特性への影響を表すグラフである。具体的には、図２５Ｂにおいて、（ａ）はフィルタ特性を示すグラフであり、（ｂ）は（ａ）の一部を拡大したグラフであり、（ｃ）は直列腕回路のインピーダンス特性を示すグラフであり、（ｄ）は当該インピーダンス特性を示すスミスチャートであり、（ｅ）は直列腕回路の反射係数（以降、｜Γ｜と称する場合あり）を示すグラフである。ここで、直列腕回路とは、直列腕共振子ｓ１１と抵抗Ｒｓとの直列回路である。
　図２６Ａは、上記ラダー型フィルタにおいて、並列腕共振子ｐ１１に抵抗Ｒｐが直列接続された場合の回路構成図である。図２６Ｂは、図２６Ａに示す回路構成において、抵抗Ｒｓの抵抗値を０～８Ωの範囲で変化させた場合のフィルタ特性への影響を表すグラフである。具体的には、図２６Ｂにおいて、（ａ）はフィルタ特性を示すグラフであり、（ｂ）は（ａ）の一部を拡大したグラフであり、（ｃ）は並列腕回路のインピーダンス特性を示すグラフであり、（ｄ）は当該インピーダンス特性を示すスミスチャートであり、（ｅ）は並列腕回路の反射係数を示すグラフである。ここで、並列腕回路とは、並列腕共振子ｐ１１と抵抗Ｒｐとの直列回路である。
　図２５Ｂの（ｂ）および図２６Ｂの（ｂ）を比較すると明らかなように、直列腕回路に抵抗Ｒｓを設けた場合には、並列腕回路に抵抗Ｒｐを設けた場合に比べ、通過帯域内挿入損失への影響が大きい。
　具体的には、図２５Ｂの（ｄ），（ｅ）および図２６Ｂの（ｄ），（ｅ）から明らかなように、直列腕回路および並列腕回路のいずれにおいても、共振子に直列に接続される抵抗によって、反共振周波数近傍での｜Γ｜の悪化はないが、それ以外の周波数帯では｜Γ｜が悪化する。よって、直列腕共振子ｓ１１に直列接続される抵抗Ｒｓは、通過帯域全体の挿入損失の増大を招き、並列腕共振子ｐ１１に直列接続される抵抗Ｒｐは、通過帯域中心の挿入損失には殆ど影響せず、通過帯域端における挿入損失の増大を招く。そのため、ラダー型フィルタを含むマルチプレクサ等では、挿入損失を低減する観点から、直列腕共振子に直列接続される抵抗Ｒｐの抵抗値に比べ、並列腕共振子に直列接続される抵抗Ｒｓの抵抗値を低減することが必要である。
　ここで、本実施の形態に係るマルチプレクサＭＰＸでは、並列腕共振子ｐ２に直列接続されるスイッチＳＷ２のゲート幅が、並列腕共振子ｐ２に直列接続されるスイッチＳＷ２のゲート幅より大きい。これにより、スイッチＳＷＡのオン抵抗をスイッチＳＷ２のオン抵抗に比べて低減することができるため、通過帯域内の挿入損失の低減および小型化を図りつつ、耐電力性を確保することができる。
　［１４．　マルチプレクサの実施例（実施例８）］
　次に、本実施の形態に係るマルチプレクサＭＰＸについて、実施例８を用いてより詳細に説明する。
　図２７は、実施例８に係るマルチプレクサの一部の回路構成図である。具体的には、同図には、フィルタ１０の実施例２であるフィルタ１０Ａ、および、切替回路３０の実施例である切替回路３０Ａのうちフィルタ１０Ａに関する構成が示されている。以下、切替回路３０Ａについて、上述した切替回路３０と同じ点については説明を省略し、異なる点を中心に説明する。なお、実施例２に係るフィルタ１０Ａについては、上記説明したとおりであるため、説明を省略する。
　図２７に示すように、切替回路３０Ａは、切替回路３０に比べて、さらに、第１フィルタの一例であるフィルタ１０Ａの入力端子１０２とグランドとの導通および非導通を切り替える第７スイッチ素子であるスイッチＳＷＢを有する。スイッチＳＷＢは、スイッチＳＷＡと同様に、１以上のトランジスタで構成されており、本実施の形態では、複数のトランジスタで構成されている。
　図２８Ａは、フィルタ１０ＡについてＢａｎｄ２７に対応した切り替えがされている場合において、実施例８に係るマルチプレクサに関する各種特性を示すグラフである。図２８Ｂは、フィルタ１０ＡについてＢａｎｄ２６に対応した切り替えがされている場合において、実施例８に係るマルチプレクサに関する各種特性を示すグラフである。これらの図において、左列にはフィルタ１０ＡのスイッチＳＷ１ａ～ＳＷ４ａに関する特性が示され、右列には切替回路３０ＡのスイッチＳＷＡおよびＳＷＢに関する特性が示されている。また、第一段には、スイッチＳＷＡがオンかつスイッチＳＷＢがオフの場合におけるスイッチ電流特性が示されており、第二段には、当該場合におけるスイッチ電圧特性が示されている。また、第三段には、スイッチＳＷＡがオフかつスイッチＳＷＢがオンの場合におけるスイッチ電流特性が示されており、第四段には、当該場合におけるスイッチ電圧特性が示されている。
　各スイッチ（スイッチＳＷＡ、ＳＷＢ、ＳＷ１ａ～ＳＷ４ａ）について、通過帯域および減衰帯域（Ｂａｎｄ２７－Ｔｘ，Ｂａｎｄ２７－Ｒｘ，Ｂａｎｄ２６－Ｔｘ，Ｂａｎｄ２６－Ｒｘ）における最大電圧および最大電流は、次のとおりである。
　スイッチＳＷＡ・・・・・・・・・最大電圧＝３９．９Ｖ、最大電流＝６８１ｍＡ
　スイッチＳＷＢ・・・・・・・・・最大電圧＝３０．４Ｖ、最大電流＜１ｍＡ
　スイッチＳＷ１ａ～ＳＷ４ａ・・・最大電圧＝１９．４Ｖ、最大電流＝５３４ｍＡ
　すなわち、スイッチＳＷＡについては、オンの場合に電流が最大、オフの場合に電圧が最大となり、フィルタ１０Ａを構成する並列腕回路Ｐ１～Ｐ４のスイッチＳＷ１ａ～ＳＷ４ａに比べて、高電圧、大電流となる。このため、スイッチＳＷＡについては、スタック数を多く、かつ、ゲート幅を大きくする。これにより、スイッチＳＷＡの耐電圧性および耐電流性を確保することができる。
　また、スイッチＳＷＡのオン抵抗は、スイッチＳＷＡがオンの場合における通過帯域全体のロスに影響するため、オン抵抗Ｒｏｎを小さくすることが求められる。この観点からも、スイッチＳＷＡについては、ゲート幅を大きくした設計が必要である。
　スイッチＳＷＢについては、オフの場合に電圧が最大となるものの、オンの場合およびオフの場合ともに電流は殆ど流れない。このため、スイッチＳＷＢについては、スタック数を多くする。これにより、スイッチＳＷＢの耐電圧性を確保することができる。また、スイッチＳＷＢについては、オン抵抗Ｒｏｎが大きくなっても、フィルタ特性には影響しないため、小型化の観点からゲート幅が小さいことが望ましい。
　並列腕回路Ｐ１～Ｐ４のスイッチＳＷ１ａ～ＳＷ４ａについては、切替回路３０ＡのスイッチＳＷＡに比べて、印加される電圧は低く、流れる電流も小さい。そのため、小型化の観点から、以下の関係となるように設計することが必要である。
　　　　スイッチＳＷ１ａ～ＳＷ４ａゲート幅　＜　スイッチＳＷＡゲート幅
　　　　スイッチＳＷ１ａ～ＳＷ４ａスタック数　＜　スイッチＳＷＡスタック数
　また、並列腕回路Ｐ１～Ｐ４のスイッチＳＷ１ａ～ＳＷ４ａについては、切替回路３０ＡのスイッチＳＷＢに比べて、印加される電圧は低く、流れる電流は大きい。そのため、耐電圧性と小型化を両立する観点から、以下の関係となるように設計することが必要である。
　　　　スイッチＳＷ１ａ～ＳＷ４ａのスタック数　＜　スイッチＳＷＢのスタック数
　　　　スイッチＳＷ１ａ～ＳＷ４ａのゲート幅　＞　スイッチＳＷＢのゲート幅
　以上説明したように、以下の関係が成り立つように設計することで、切替回路３０Ａについて、通過帯域内の挿入損失の低減および小型化を図りつつ、耐電力性を確保することができる。すなわち、このような切替回路３０Ａを備えるマルチプレクサについても、同様の効果が奏される。
　　　　スイッチＳＷ１ａ～ＳＷ４ａのゲート幅　＜　スイッチＳＷＡのゲート幅
　　　　スイッチＳＷ１ａ～ＳＷ４ａのゲート幅　＞　スイッチＳＷＢのゲート幅
　　　　スイッチＳＷ１ａ～ＳＷ４ａのスタック数　＜　スイッチＳＷＡのスタック数
　　　　スイッチＳＷ１ａ～ＳＷ４ａのスタック数　＜　スイッチＳＷＢのスタック数
　図２９は、フィルタ１０Ａの入力端子１０２とグランドとの導通および非導通を切り替えるスイッチＳＷＢの有無によるフィルタ特性への影響を示すグラフである。具体的には、同図には、スイッチＳＷＢが有る場合と無い場合のそれぞれについて、スイッチＳＷＡがオフ（すなわちフィルタ１０Ａが共通端子２１３と非接続）、かつ、スイッチＳＷ１ａ～ＳＷ４ａがオンの場合またはオフの場合において、共通端子２１３－個別端子２１１間における減衰特性（挿入損失の周波数特性）が示されている。
　同図から明らかなように、スイッチＳＷＢが有る場合には、スイッチＳＷＢが無い場合に比べて、フィルタ１０Ａが共通端子２１３と非接続の場合におけるアイソレーションを向上することができる。
　なお、スイッチＳＷＢがオンの場合にはスイッチＳＷＡがオフのため、スイッチＳＷＢのオン抵抗はアイソレーションには影響を及ぼさない。
　（実施の形態３）
　また、実施の形態１およびその実施例で説明したフィルタは、使用バンド数がより多いシステムに対応するマルチプレクサおよび高周波フロントエンド回路に適用することもできる。そこで、本実施の形態では、このようなマルチプレクサ、高周波フロントエンド回路および通信装置について説明する。
　図３０は、実施の形態３に係る通信装置５の構成図である。
　同図に示すように、通信装置５は、複数のスイッチにより構成されるスイッチ群３１０と、複数のフィルタにより構成されるフィルタ群３２０と、送信側スイッチ３３１、３３２ならびに受信側スイッチ３５１、３５２および３５３と、送信増幅回路３４１、３４２ならびに受信増幅回路３６１、３６２と、ＲＦ信号処理回路（ＲＦＩＣ）３と、ベースバンド信号処理回路（ＢＢＩＣ）４と、アンテナ素子２と、を備える。
　スイッチ群３１０は、制御部（図示せず）からの制御信号にしたがって、アンテナ素子２と所定のバンドに対応する信号経路とを接続し、例えば、複数のＳＰＳＴ型のスイッチによって構成される。なお、アンテナ素子２と接続される信号経路は１つに限らず、複数であってもかまわない。つまり、通信装置５は、キャリアアグリゲーションに対応してもかまわない。
　フィルタ群３２０は、例えば次の帯域を通過帯域に有する複数のフィルタ（デュプレクサを含む）によって構成される。具体的には、当該帯域は、（ｉ）Ｂａｎｄ１２の送信帯域、（ｉｉ）Ｂａｎｄ１３の送信帯域、（ｉｉｉ）Ｂａｎｄ１４の送信帯域、（ｉｖ）Ｂａｎｄ２７の送信帯域、（ｖ）Ｂａｎｄ２６の送信帯域、（ｖｉ）Ｂａｎｄ２９およびＢａｎｄ１４またはＢａｎｄ１２、Ｂａｎｄ６７およびＢａｎｄ１３の受信帯域、（ｖｉｉ－Ｔｘ）Ｂａｎｄ６８またはＢａｎｄ２８ａまたはＢａｎｄ２８ｂの送信帯域、（ｖｉｉ－Ｒｘ）Ｂａｎｄ６８またはＢａｎｄ２８ａまたはＢａｎｄ２８ｂの受信帯域、（ｖｉｉｉ－Ｔｘ）Ｂａｎｄ２０の送信帯域、（ｖｉｉｉ－Ｒｘ）Ｂａｎｄ２０の受信帯域、（ｉｘ－Ｔｘ）Ｂａｎｄ２７またはＢａｎｄ２６の送信帯域、（ｘ－Ｔｘ）Ｂａｎｄ８の送信帯域、ならびに、（ｘ－Ｒｘ）Ｂａｎｄ８の受信帯域、である。
　送信側スイッチ３３１は、フィルタ群３２０の中心周波数が低いローバンド側の複数の送信側信号経路に接続された複数の選択端子と送信増幅回路３４１に接続された共通端子とを有するスイッチ回路である。送信側スイッチ３３２は、フィルタ群３２０の中心周波数が高いハイバンド側の複数の送信側信号経路に接続された複数の選択端子と送信増幅回路３４２に接続された共通端子とを有するスイッチ回路である。これら送信側スイッチ３３１、３３２は、フィルタ群３２０の前段（ここでは送信側信号経路における前段）に設けられ、制御部（図示せず）からの制御信号にしたがって接続状態が切り替えられるスイッチ回路である。これにより、送信増幅回路３４１、３４２で増幅された高周波信号（ここでは高周波送信信号）は、フィルタ群３２０の所定のフィルタを介してアンテナ素子２に出力される。
　受信側スイッチ３５１は、ローバンド側の複数の受信側信号経路に接続された複数の選択端子と受信増幅回路３６１に接続された共通端子とを有するスイッチ回路である。受信側スイッチ３５２は、所定のバンド（ここではＢａｎｄ２０）の受信側信号経路に接続された共通端子と、受信側スイッチ３５１の共通端子および受信側スイッチ３５２の共通端子に接続された２つの選択端子とを有するスイッチ回路である。受信側スイッチ３５３は、ハイバンド側の複数の受信側信号経路に接続された複数の選択端子と受信増幅回路３６２に接続された共通端子とを有するスイッチ回路である。これら受信側スイッチ３５１～３５３は、フィルタ群３２０の後段（ここでは受信側信号経路における後段）に設けられ、制御部（図示せず）からの制御信号にしたがって接続状態が切り替えられる。これにより、アンテナ素子２に入力された高周波信号（ここでは高周波受信信号）は、フィルタ群３２０の所定のフィルタを介して、受信増幅回路３６１、３６２で増幅されて、ＲＦ信号処理回路（ＲＦＩＣ）に出力される。なお、ローバンドに対応するＲＦ信号処理回路（ＲＦＩＣ）とハイバンドに対応するＲＦ信号処理回路（ＲＦＩＣ）とが個別に設けられていてもかまわない。
　送信増幅回路３４１は、ローバンドの高周波送信信号を電力増幅するパワーアンプであり、送信増幅回路３４２は、ハイバンドの高周波送信信号を電力増幅するパワーアンプである。
　受信増幅回路３６１は、ローバンドの高周波受信信号を電力増幅するローノイズアンプであり、受信増幅回路３６２は、ハイバンドの高周波受信信号を電力増幅するローノイズアンプである。
　ＲＦ信号処理回路（ＲＦＩＣ）３は、アンテナ素子２で送受信される高周波信号を処理する回路である。具体的には、ＲＦ信号処理回路（ＲＦＩＣ）３は、アンテナ素子２から受信側信号経路を介して入力された高周波信号（ここでは高周波受信信号）を、ダウンコンバートなどにより信号処理し、当該信号処理して生成された受信信号をベースバンド信号処理回路（ＢＢＩＣ）４へ出力する。また、ＲＦ信号処理回路（ＲＦＩＣ）３は、ベースバンド信号処理回路（ＢＢＩＣ）４から入力された送信信号をアップコンバートなどにより信号処理し、当該信号処理して生成された高周波信号（ここでは高周波送信信号）を送信側信号経路に出力する。
　このように構成された通信装置５は、（ｖｉ）Ｂａｎｄ２９およびＢａｎｄ１４またはＢａｎｄ１２、Ｂａｎｄ６７およびＢａｎｄ１３の受信帯域を通過帯域に有するフィルタ、（ｖｉｉ－Ｔｘ）Ｂａｎｄ６８またはＢａｎｄ２８ａまたはＢａｎｄ２８ｂの送信帯域を通過帯域に有するフィルタ、（ｖｉｉ－Ｒｘ）Ｂａｎｄ６８またはＢａｎｄ２８ａまたはＢａｎｄ２８ｂの受信帯域を通過帯域に有するフィルタ、（ｉｘ－Ｔｘ）Ｂａｎｄ２７またはＢａｎｄ２６の送信帯域を通過帯域に有するフィルタの少なくとも１つとして、実施の形態１およびその実施例のいずれかに係るフィルタを備える。つまり、当該フィルタは、制御信号にしたがって、通過帯域の周波数と減衰帯域の周波数を切り替える。
　なお、通信装置３００のうち、スイッチ群３１０と、フィルタ群３２０と、送信側スイッチ３３１、３３２ならびに受信側スイッチ３５１、３５２、３５３と、送信増幅回路３４１、３４２ならびに受信増幅回路３６１、３６２と、上記制御部とは、高周波フロントエンド回路１を構成する。また、スイッチ群３１０とフィルタ群３２０とは、マルチプレクサを構成する。なお、本発明に係るマルチプレクサは、本実施の形態のように、フィルタ群３２０が、スイッチ群３１０を介して共通端子に接続されていてもよいし、実施の形態１に係る複数のフィルタが、共通端子に直接接続されている構成であってもよい。
　ここで、上記制御部は、図３０には図示していないが、ＲＦ信号処理回路（ＲＦＩＣ）３が有していてもよいし、制御部が制御する各スイッチとともにスイッチＩＣを構成していてもよい。
　以上のように構成された高周波フロントエンド回路１および通信装置５によれば、上記実施の形態１およびその実施例に係るフィルタを備えることにより、要求される耐電力性を確保するとともに、小型化、および、各スイッチのオン時の通過帯域内挿入損失を低減することができる高性能な高周波フロントエンド回路および通信装置を実現できる。また、バンドごとにフィルタを設ける場合に比べてフィルタの個数を削減できるため、小型化することができる。
　また、本実施の形態に係る高周波フロントエンド回路１によれば、フィルタ群３２０（複数の高周波フィルタ）の前段または後段に設けられた送信側スイッチ３３１、３３２ならびに受信側スイッチ３５１～３５３（スイッチ回路）を備える。これにより、高周波信号が伝達される信号経路の一部を共通化することができる。よって、例えば、複数の高周波フィルタに対応する送信増幅回路３４１、２４２あるいは受信増幅回路３６１、３６２（増幅回路）を共通化することができる。したがって、高周波フロントエンド回路の小型化および低コスト化が可能となる。
　なお、送信側スイッチ３３１、３３２ならびに受信側スイッチ３５１～３５３は、少なくとも１つが設けられていればよい。また、送信側スイッチ３３１、３３２の個数、ならびに、受信側スイッチ３５１～３５３の個数は、上記説明した個数に限らず、例えば、１つの送信側スイッチと１つの受信側スイッチとが設けられていてもかまわない。また、送信側スイッチおよび受信側スイッチの選択端子等の個数も、本実施の形態に限らず、それぞれ２つであってもかまわない。
　（その他の実施の形態）
　以上、本発明に係る高周波フィルタ、マルチプレクサ、高周波フロントエンド回路および通信装置について、実施の形態１および２を挙げて説明したが、本発明は、上記実施の形態に限定されるものではない。上記実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、上記実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る高周波フィルタ、マルチプレクサ、高周波フロントエンド回路および通信装置を内蔵した各種機器も本発明に含まれる。
　また、例えば、並列腕回路の個数は２以上あればよく、５以上であってもかまわない。
　また、上記説明した直列腕共振子および並列腕共振子の各々は、１つの共振子に限らず、１つの共振子が分割された複数の分割共振子によって構成されていてもかまわない。
　また、上記説明では、第１インピーダンス素子および第２インピーダンス素子は、キャパシタであるとして説明したが、これらはインダクタおよびキャパシタの一方であればよく、インダクタであってもかまわない。同様に、第５インピーダンス素子および第６インピーダンス素子は、キャパシタであるとして説明したが、これらはインダクタおよびキャパシタの一方であればよく、インダクタであってもかまわない。また、上記説明では、第３インピーダンス素子および第４インピーダンス素子は、インダクタであるとして説明したが、これらはインダクタおよびキャパシタの他方であり、キャパシタである場合もある。
　また、インダクタは、例えばＭＥＭＳ（Ｍｉｃｒｏ　Ｅｌｅｃｔｒｏ　Ｍｅｃｈａｎｉｃａｌ　Ｓｙｓｔｅｍｓ）を用いた可変インダクタであってもかまわない。
　また、上記説明では、簡明のために、各スイッチ素子が同一の構成からなる複数のトランジスタ（具体的にはＦＥＴ）で構成されるとして、一のスイッチ素子と他のスイッチ素子とでゲート幅の大小を比較した。しかし、各スイッチ素子の構成は、上記に限らず、少なくとも１つのトランジスタの構成が他のトランジスタの構成と異なっていてもかまわない。すなわち、各スイッチ素子において、複数のトランジスタのゲート幅は、同一に限らず、異なっていてもかまわない。
　このようなスイッチ素子を有する構成であっても、ゲート幅について上記説明した関係が成り立つことにより、上記説明と同様の効果が奏される。
　具体的には、複数のトランジスタが直列接続されることで構成されたスイッチ素子の耐電流性は、当該複数のトランジスタのうちゲート幅が最小のトランジスタの耐電流性によって律速される（すなわち、制約される）。そこで、複数のトランジスタで構成されたスイッチ素子に要求される耐電流性を満たすためには、当該複数のトランジスタの各々について当該耐電流性を満たすことが必要である。
　したがって、例えば、第２スイッチ素子よりも高い耐電流性が要求される第１スイッチ素子については、第１スイッチ素子を構成する複数のトランジスタの各々のゲート幅を、第２スイッチ素子を構成する複数のトランジスタの少なくとも１つのゲート幅より大きくする。これにより、第１スイッチ素子および第２スイッチ素子について、合計サイズを小さくしつつ、高周波フィルタ等に要求される耐電力性を満たす耐電流性を確保することができる。
　また、複数のトランジスタが直列接続されることで構成されたスイッチ素子では、ゲート幅が最小のトランジスタと異なる他のトランジスタのゲート幅を大きくしても、スイッチ素子全体の耐電流性の向上に寄与しないばかりか、小型化の妨げとなる。そこで、スイッチ素子の小型化のためには、他のトランジスタについて、ゲート幅を大きくしすぎないことが必要である。
　したがって、例えば、第１スイッチ素子ほど高い耐電流性が要求されない第２スイッチ素子については、第２スイッチ素子を構成する複数のトランジスタの各々のゲート幅を、第１スイッチ素子を構成する複数のトランジスタのいずれのゲート幅より小さくしてもかまわない。これにより、第２スイッチ素子について、高周波フィルタ等に要求される耐電力性を満たす耐電流性を確保しつつ、さらに小型化することができる。つまり、第２スイッチ素子を備える高周波フィルタ等について、通過帯域内の挿入損失の低減および耐電力性の確保を図りつつ、さらに小型化することができる。
　また、各スイッチ素子（第１スイッチ素子～第７スイッチ素子）について、上記説明では、複数のトランジスタで構成された場合を例に説明したが、１つのトランジスタで構成されていてもかまわない。
　また、例えば、制御部は、ＲＦ信号処理回路（ＲＦＩＣ）３の外部に設けられていてもよく、例えば、高周波フロントエンド回路１に設けられていてもかまわない。つまり、高周波フロントエンド回路１は、上記説明した構成に限らず、周波数可変回路を有する高周波フィルタと、当該周波数可変回路のスイッチ素子のオンおよびオフを制御する制御部と、を備えてもかまわない。このように構成された高周波フロントエンド回路１によれば、通過帯域端の挿入損失の増大を抑制しつつ、要求される周波数仕様に応じて通過帯域を切り替えることができる。
　また、上記説明では、切替回路３０を備えるマルチプレクサＭＰＸについて説明したが、マルチプレクサはこの構成に限らない。すなわち、マルチプレクサは、実施の形態１およびその変形例で説明した周波数可変機能を有するフィルタを含む複数のフィルタを備えていればよい。また、これら複数のフィルタの一方の入出力端子は、切替回路３０、移相器またはサーキュレータ等を介して間接的に共通端子２１３に接続されていてもかまわないし、回路素子を介さずに直接的に共通端子２１３に接続されていてもかまわない。
　また、マルチプレクサＭＰＸは、送信用に限らず受信用であってもかまわないし、送信用のフィルタと受信用のフィルタとを備えるデュプレクサ等であってもかまわない。また、マルチプレクサＭＰＸが備えるフィルタの個数は３以上であってもかまわない。
　また、例えば、高周波フロントエンド回路１または通信装置５において、各構成要素の間に、インダクタやキャパシタが接続されていてもかまわない。なお、インダクタには、各構成要素間を繋ぐ配線による配線インダクタが含まれてもよい。
　本発明は、マルチバンドシステムに適用できる小型のフィルタ、マルチプレクサ、フロントエンド回路および通信装置として、携帯電話などの通信機器に広く利用できる。
　１　　高周波フロントエンド回路
　２　　アンテナ素子
　３　　ＲＦ信号処理回路（ＲＦＩＣ）
　４　　ベースバンド信号処理回路（ＢＢＩＣ）
　５　　通信装置
　１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅ、２０　　フィルタ
　１１　　直列腕回路
　２１、２２、Ｐ１、Ｐ２、Ｐ３、Ｐ４　　並列腕回路
　３１、３２、Ｚ１、Ｚ１１、Ｚ１２、Ｚ２、Ｚ２１、Ｚ２２、Ｚ３、Ｚ３１、Ｚ３２、Ｚ４、Ｚ４１、Ｚ４２　　スイッチ回路
　４１　　基板
　４２　パッケージ
　４３　　配線基板
　５０　　スイッチＩＣ
　５１　　基板
　１０１　　出力端子
　１０２　　入力端子
　１１１、１１１＿１、１１１＿２　　トランジスタ
　１１１ｄ　　ドレイン電極指
　１１１ｇ　　ゲート電極指
　１１１ｓ　　ソース電極指
　２１１、２１２　　個別端子
　２１３　　共通端子
　３１０　　スイッチ群
　３２０　　フィルタ群
　３３１、３３２　　送信側スイッチ
　３４１、３４２　　送信増幅回路
　３５１、３５２、３５３　　受信側スイッチ
　３６１、３６２　受信増幅回路
　Ｃ１、Ｃ２、Ｃｐ１ａ、Ｃｐ１ｂ、Ｃｐ２ａ、Ｃｐ２ｂ、Ｃｐ３ａ、Ｃｐ３ｂ、Ｃｐ４ａ、Ｃｐ４ｂ　　キャパシタ
　Ｌｐ１ａ、Ｌｐ１ｂ、Ｌｐ１ｃ、Ｌｐ２ａ、Ｌｐ２ｂ、Ｌｐ２ｃ、Ｌｐ３ａ、Ｌｐ３ｂ、Ｌｐ３ｃ、Ｌｐ４ａ、Ｌｐ４ｂ、Ｌｐ４ｃ　　インダクタ
　ｐ１、ｐ１１、ｐ１ａ、ｐ１ｂ、ｐ２、ｐ２ａ、ｐ２ｂ、ｐ３ａ、ｐ３ｂ、ｐ４ａ、ｐ４ｂ　　並列腕共振子
　Ｒｐ、Ｒｓ　抵抗
　Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ４　　直列腕回路
　ｓ１１、ｓ１ａ、ｓ２ａ、ｓ３ａ、ｓ４ａ、ｓ５ａ　　直列腕共振子
　ＳＷ１、ＳＷ１ａ、ＳＷ１ｂ、ＳＷ１ｃ、ＳＷ２、ＳＷ２ａ、ＳＷ２ｂ、ＳＷ２ｃ、ＳＷ３、ＳＷ３ａ、ＳＷ３ｂ、ＳＷ３ｃ、ＳＷ４、ＳＷ４ａ、ＳＷ４ｂ、ＳＷ４ｃ、ＳＷＡ、ＳＷＢ　　スイッチ
　ＭＰＸ　　マルチプレクサ

Claims (19)

  1. 　入力端子と出力端子とを結ぶ経路上に設けられた直列腕回路と、
    　前記入力端子と前記直列腕回路との間の前記経路上の第１ノードとグランドに接続された第１並列腕回路と、
    　前記直列腕回路と前記出力端子との間の前記経路上の第２ノードとグランドに接続された第２並列腕回路と、を備え、
    　前記第１並列腕回路は、第１並列腕共振子と、当該第１並列腕共振子に直列接続された第１スイッチ回路と、を有し、
    　前記第１スイッチ回路は、１以上のトランジスタで構成された第１スイッチ素子を有し、
    　前記第２並列腕回路は、第２並列腕共振子と、当該第２並列腕共振子に直列接続された第２スイッチ回路と、を有し、
    　前記第２スイッチ回路は、１以上のトランジスタで構成された第２スイッチ素子を有し、
    　前記第１スイッチ素子を構成する前記１以上のトランジスタの各々のゲート幅は、前記第２スイッチ素子を構成する前記１以上のトランジスタの少なくとも１つのゲート幅より大きい、
    　高周波フィルタ。
  2. 　トランジスタの直列接続数をスタック数とした場合に、
    　前記第２スイッチ素子のスタック数は、前記第１スイッチ素子のスタック数より少ない、
    　請求項１に記載の高周波フィルタ。
  3. 　前記第１スイッチ回路は、さらに、インダクタおよびキャパシタの一方であり、前記第１スイッチ素子に接続された第１インピーダンス素子を有し、
    　前記第２スイッチ回路は、さらに、インダクタおよびキャパシタの一方であり、前記第２スイッチ素子に接続された第２インピーダンス素子を有する、
    　請求項１または２に記載の高周波フィルタ。
  4. 　前記第１スイッチ回路は、前記第１インピーダンス素子と前記第１スイッチ素子とが並列接続された回路であり、
    　前記第２スイッチ回路は、前記第２インピーダンス素子と前記第２スイッチ素子とが並列接続された回路である、
    　請求項３に記載の高周波フィルタ。
  5. 　前記第１スイッチ回路は、さらに、インダクタおよびキャパシタの他方であって前記第１スイッチ素子に直列接続された第３インピーダンス素子を有し、
    　前記第２スイッチ回路は、さらに、インダクタおよびキャパシタの他方であって前記第２スイッチ素子に直列接続された第４インピーダンス素子を有し、
    　前記第３インピーダンス素子と前記第１スイッチ素子とが直列接続された回路は、前記第１インピーダンス素子に並列接続されており、
    　前記第４インピーダンス素子と前記第２スイッチ素子とが直列接続された回路は、前記第２インピーダンス素子に並列接続されている、
    　請求項３に記載の高周波フィルタ。
  6. 　前記第１スイッチ回路は、前記第３インピーダンス素子と前記第１スイッチ素子とが直列接続された回路を複数組有し、
    　前記第２スイッチ回路は、前記第４インピーダンス素子と前記第２スイッチ素子とが直列接続された回路を複数組有する、
    　請求項５に記載の高周波フィルタ。
  7. 　前記第１並列腕回路は、さらに、前記第１並列腕共振子と前記第１スイッチ回路とが直列接続された回路に並列接続された第３並列腕共振子を有し、
    　前記第２並列腕回路は、さらに、前記第２並列腕共振子と前記第２スイッチ回路とが直列接続された回路に並列接続された第４並列腕共振子を有し、
    　前記第１並列腕共振子の共振周波数は、前記第３並列腕共振子の共振周波数より低く、前記第１並列腕共振子の反共振周波数は、前記第３並列腕共振子の反共振周波数より低く、
    　前記第２並列腕共振子の共振周波数は、前記第４並列腕共振子の共振周波数より低く、前記第２並列腕共振子の反共振周波数は、前記第４並列腕共振子の反共振周波数より低い、
    　請求項３～６のいずれか１項に記載の高周波フィルタ。
  8. 　前記第１並列腕回路および前記第２並列腕回路のそれぞれは、さらに、前記第１並列腕共振子と前記第１スイッチ回路とが直列接続された回路に並列接続された第３並列腕共振子を有し、
    　前記第２並列腕回路は、さらに、前記第２並列腕共振子と前記第２スイッチ回路とが直列接続された回路に並列接続された第４並列腕共振子を有し、
    　前記第１並列腕共振子の共振周波数は、前記第３並列腕共振子の共振周波数より高く、前記第１並列腕共振子の反共振周波数は、前記第３並列腕共振子の反共振周波数より高く、
    　前記第２並列腕共振子の共振周波数は、前記第４並列腕共振子の共振周波数より高く、前記第２並列腕共振子の反共振周波数は、前記第４並列腕共振子の反共振周波数より高い、
    　請求項３～６のいずれか１項に記載の高周波フィルタ。
  9. 　前記第１並列腕回路は、さらに、第３並列腕共振子と、当該第３並列腕共振子に直列接続された第３スイッチ回路と、を有し、
    　前記第２並列腕回路は、さらに、第４並列腕共振子と、当該第４並列腕共振子に直列接続された第４スイッチ回路と、を有し、
    　前記第３スイッチ回路は、
    　　インダクタおよびキャパシタの一方である第５インピーダンス素子と、
    　　前記第５インピーダンス素子と接続され、かつ、１以上のトランジスタで構成された第３スイッチ素子と、を有し、
    　前記第４スイッチ回路は、
    　　インダクタおよびキャパシタの一方である第６インピーダンス素子と、
    　　前記第６インピーダンス素子と接続され、かつ、１以上のトランジスタで構成された第４スイッチ素子と、を有し、
    　前記第１並列腕共振子と前記第１スイッチ回路とが直列接続された回路と、前記第３並列腕共振子と前記第３スイッチ回路とが直列接続された回路とは、並列接続されており、
    　前記第２並列腕共振子と前記第２スイッチ回路とが直列接続された回路と、前記第４並列腕共振子と前記第４スイッチ回路とが直列接続された回路とは、並列接続されている、
    　請求項３～６のいずれか１項に記載の高周波フィルタ。
  10. 　前記第３スイッチ素子を構成する前記１以上のトランジスタの各々のゲート幅は、前記第４スイッチ素子を構成する前記１以上のトランジスタの少なくとも１つのゲート幅より大きい、
    　請求項９に記載の高周波フィルタ。
  11. 　トランジスタの直列接続数をスタック数とした場合に、
    　前記第４スイッチ素子のスタック数は、前記第３スイッチ素子のスタック数より少ない、
    　請求項９または１０に記載の高周波フィルタ。
  12. 　前記直列腕回路を含む、前記経路上に設けられた２以上の直列腕回路と、
    　前記第１並列腕回路および前記第２並列腕回路を含む３以上の並列腕回路と、
    で構成されるラダー型のフィルタ構造を有し、
    　前記３以上の並列腕回路は、前記経路上の前記第１ノードと前記出力端子との間のノードとグランドに接続された第３並列腕回路を有し、
    　前記第３並列腕回路は、第５並列腕共振子と、当該第５並列腕共振子に直列接続された第５スイッチ回路と、を有し、
    　前記第５スイッチ回路は、１以上のトランジスタで構成された第５スイッチ素子を有し、
    　前記第５スイッチ素子を構成する前記１以上のトランジスタの各々のゲート幅は、前記第１スイッチ素子を構成する前記１以上のトランジスタのいずれのゲート幅より小さい、
    　請求項１～１１のいずれか１項に記載の高周波フィルタ。
  13. 　請求項１～１２のいずれか１項に記載の高周波フィルタである第１フィルタを含む複数のフィルタを備え、
    　前記複数のフィルタそれぞれの入力端子または出力端子は、共通端子に直接的または間接的に接続されている、
    　マルチプレクサ。
  14. 　前記マルチプレクサは、前記複数のフィルタのうち共通端子に接続されるフィルタを切り替える切替回路を備え、
    　前記切替回路は、前記第１フィルタの前記入力端子または前記出力端子と前記共通端子との導通および非導通を切り替える第６スイッチ素子を有し、
    　前記第６スイッチ素子は、１以上のトランジスタで構成され、
    　前記第６スイッチ素子を構成する前記１以上のトランジスタの各々のゲート幅は、前記第１スイッチ素子を構成する前記１以上のトランジスタの少なくとも１つのゲート幅より大きい、
    　請求項１３に記載のマルチプレクサ。
  15. 　前記切替回路は、さらに、前記第６スイッチ素子と前記第１フィルタの前記入力端子または前記出力端子とが接続されるノードとグランドとの導通および非導通を切り替える第７スイッチ素子を有し、
    　前記第６スイッチ素子および前記第７スイッチ素子は、一方が導通の場合に他方が非導通となり、
    　前記第７スイッチ素子は、１以上のトランジスタで構成され、
    　前記第７スイッチ素子を構成する前記１以上のトランジスタの各々のゲート幅は、前記第１スイッチ素子を構成する前記１以上のトランジスタのいずれのゲート幅より小さい、
    　請求項１４に記載のマルチプレクサ。
  16. 　請求項１～１２のいずれか１項に記載の高周波フィルタである第１フィルタ、または、請求項１３～１５のいずれか１項に記載のマルチプレクサと、
    　前記高周波フィルタまたは前記マルチプレクサに直接的または間接的に接続された増幅回路と、を備える、
    　高周波フロントエンド回路。
  17. 　前記増幅回路は、高周波送信信号を増幅するパワーアンプであり、
    　前記第１フィルタの前記入力端子には、前記パワーアンプで増幅された前記高周波送信信号が入力される、
    　請求項１６に記載の高周波フロントエンド回路。
  18. 　前記増幅回路は、高周波受信信号を増幅するローノイズアンプであり、
    　前記第１フィルタの前記出力端子からは、前記ローノイズアンプで増幅される前記高周波受信信号が出力される、
    　請求項１６に記載の高周波フロントエンド回路。
  19. 　アンテナ素子で送受信される高周波信号を処理するＲＦ信号処理回路と、
    　前記アンテナ素子と前記ＲＦ信号処理回路との間で前記高周波信号を伝達する請求項１６～１８のいずれか１項に記載の高周波フロントエンド回路と、を備える、
    　通信装置。
PCT/JP2018/017014 2017-06-28 2018-04-26 高周波フィルタ、マルチプレクサ、高周波フロントエンド回路および通信装置 WO2019003619A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201880042763.9A CN110800211B (zh) 2017-06-28 2018-04-26 高频滤波器、多工器、高频前端电路以及通信装置
US16/727,772 US10911027B2 (en) 2017-06-28 2019-12-26 Radio-frequency filter, multiplexer, radio-frequency front-end circuit, and communication device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-126814 2017-06-28
JP2017126814 2017-06-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/727,772 Continuation US10911027B2 (en) 2017-06-28 2019-12-26 Radio-frequency filter, multiplexer, radio-frequency front-end circuit, and communication device

Publications (1)

Publication Number Publication Date
WO2019003619A1 true WO2019003619A1 (ja) 2019-01-03

Family

ID=64741407

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/017014 WO2019003619A1 (ja) 2017-06-28 2018-04-26 高周波フィルタ、マルチプレクサ、高周波フロントエンド回路および通信装置

Country Status (3)

Country Link
US (1) US10911027B2 (ja)
CN (1) CN110800211B (ja)
WO (1) WO2019003619A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111130501A (zh) * 2020-01-07 2020-05-08 诺思(天津)微系统有限责任公司 一种滤波器、双工器及多工器

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019003855A1 (ja) * 2017-06-28 2019-01-03 株式会社村田製作所 高周波フィルタ、マルチプレクサ、高周波フロントエンド回路および通信装置
WO2019073899A1 (ja) * 2017-10-10 2019-04-18 株式会社村田製作所 マルチプレクサおよび高周波フィルタ
SG10201906665WA (en) * 2018-07-18 2020-02-27 Skyworks Solutions Inc Fbar filter with integrated cancelation circuit
WO2020080017A1 (ja) * 2018-10-16 2020-04-23 株式会社村田製作所 高周波モジュール
US20220200645A1 (en) * 2020-12-18 2022-06-23 Skyworks Solutions, Inc. Stacked resonator based antennaplexer
US20220399908A1 (en) * 2021-06-09 2022-12-15 Qorvo Us, Inc. Dynamic band steering filter bank module

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774185A (ja) * 1993-08-31 1995-03-17 Japan Energy Corp 半導体装置
JP2000323961A (ja) * 1999-03-10 2000-11-24 Matsushita Electric Ind Co Ltd 弾性表面波共振器を用いた帯域切替フィルタとそれを用いたアンテナ共用器
JP2001285025A (ja) * 2000-04-03 2001-10-12 Matsushita Electric Ind Co Ltd アンテナ共用器
US20090251235A1 (en) * 2008-02-15 2009-10-08 Stmicroelectronics S.A. Bulk acoustic wave resonator filter being digitally reconfigurable, with process

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10336000A (ja) 1997-06-05 1998-12-18 Nec Eng Ltd 高周波信号切り替え器
EP1418680A4 (en) * 2001-08-10 2005-04-06 Hitachi Metals Ltd DERIVATION FILTER, MUTIBAND ANTENNA SWITCHING CIRCUIT, LAMINATED MODULE COMPOSITE ELEMENT, AND COMMUNICATION DEVICE USING SAME
WO2009072251A1 (ja) * 2007-12-03 2009-06-11 Panasonic Corporation 高周波フィルタ
WO2011122003A1 (ja) * 2010-03-30 2011-10-06 パナソニック株式会社 無線電力伝送システム
US9413415B2 (en) * 2011-12-20 2016-08-09 Murata Manufacturing Co., Ltd. High frequency module
US9038005B2 (en) * 2013-03-15 2015-05-19 Resonant Inc. Network synthesis design of microwave acoustic wave filters
CN106031036B (zh) * 2014-02-10 2018-11-16 株式会社村田制作所 滤波电路以及无线通信装置
US9584097B2 (en) * 2014-04-29 2017-02-28 Infineon Technologies Ag System and method for a switchable capacitance

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774185A (ja) * 1993-08-31 1995-03-17 Japan Energy Corp 半導体装置
JP2000323961A (ja) * 1999-03-10 2000-11-24 Matsushita Electric Ind Co Ltd 弾性表面波共振器を用いた帯域切替フィルタとそれを用いたアンテナ共用器
JP2001285025A (ja) * 2000-04-03 2001-10-12 Matsushita Electric Ind Co Ltd アンテナ共用器
US20090251235A1 (en) * 2008-02-15 2009-10-08 Stmicroelectronics S.A. Bulk acoustic wave resonator filter being digitally reconfigurable, with process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111130501A (zh) * 2020-01-07 2020-05-08 诺思(天津)微系统有限责任公司 一种滤波器、双工器及多工器

Also Published As

Publication number Publication date
US10911027B2 (en) 2021-02-02
CN110800211A (zh) 2020-02-14
US20200136592A1 (en) 2020-04-30
CN110800211B (zh) 2023-06-13

Similar Documents

Publication Publication Date Title
CN109643987B (zh) 弹性波滤波器装置、多工器、高频前端电路以及通信装置
WO2019003619A1 (ja) 高周波フィルタ、マルチプレクサ、高周波フロントエンド回路および通信装置
US10812048B2 (en) Acoustic wave filter device, radio-frequency front-end circuit, and communication apparatus
CN110999081B (zh) 高频滤波器、多工器、高频前端电路以及通信装置
US10944381B2 (en) Acoustic wave filter device, multiplexer, radio-frequency front end circuit, and communication device
CN111034042B (zh) 滤波器装置、多工器、高频前端电路以及通信装置
US10715110B2 (en) Acoustic wave filter device, multiplexer, RF front-end circuit, and communication apparatus
US10958242B2 (en) Acoustic wave filter device, multiplexer, radio-frequency front end circuit, and communication device
US10742193B2 (en) Acoustic wave filter device, RF front-end circuit, and communication apparatus
US11476835B2 (en) High-frequency filter circuit, high-frequency front end circuit, and communication device
KR20190033597A (ko) 탄성파 필터 장치, 고주파 프론트엔드 회로 및 통신 장치
CN109661777B (zh) 弹性波滤波器装置、高频前端电路以及通信装置
JPWO2017204346A1 (ja) 高周波フィルタ回路、マルチプレクサ、高周波フロントエンド回路及び通信装置
US11031921B2 (en) Acoustic wave filter device, duplexer, radio frequency front end circuit and communication apparatus
WO2018151218A1 (ja) フィルタ装置、マルチプレクサ、高周波フロントエンド回路、および通信装置
US11139798B2 (en) Radio-frequency filter, multiplexer, radio-frequency front-end circuit, and communication device
US11489514B2 (en) Radio-frequency filter, multiplexer, radio-frequency front-end circuit, and communication device
CN113890503A (zh) 滤波器装置、多路复用器以及通信装置
US10727810B2 (en) Radio-frequency filter, multiplexer, radio-frequency front-end circuit, and communication device
US10840886B2 (en) Radio-frequency filter, multiplexer, radio-frequency front-end circuit, and communication device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18823361

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18823361

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP