WO2018207972A1 - Transparent and flexible resistive switching memory and method for manufacturing same - Google Patents

Transparent and flexible resistive switching memory and method for manufacturing same Download PDF

Info

Publication number
WO2018207972A1
WO2018207972A1 PCT/KR2017/008409 KR2017008409W WO2018207972A1 WO 2018207972 A1 WO2018207972 A1 WO 2018207972A1 KR 2017008409 W KR2017008409 W KR 2017008409W WO 2018207972 A1 WO2018207972 A1 WO 2018207972A1
Authority
WO
WIPO (PCT)
Prior art keywords
lower electrode
metal layer
layer
upper electrode
resistance change
Prior art date
Application number
PCT/KR2017/008409
Other languages
French (fr)
Korean (ko)
Inventor
김태근
이병룡
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Publication of WO2018207972A1 publication Critical patent/WO2018207972A1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Patterning of the switching material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides

Definitions

  • the present invention relates to a transparent and flexible resistance change memory to which a transparent electrode of an OMO structure is applied, and a method of manufacturing the same.
  • silicon-based flash memory is composed of a field-effect-transistor having a metal-oxide-semiconductor structure.
  • next-generation memory that can replace the scaling.
  • FeRAM ferroelectric memory
  • MRAM magnetic random-access memory
  • PCRAM phase-change random access memory
  • ReRAM resistive switching memory
  • resistive change memory has received the most attention among the next-generation memories because it has a relatively simple structure, nonvolatile, fast switching, excellent endurance and memory retention characteristics.
  • the low electrical conductivity of the conventional transparent electrodes ITO, IZO and GZO is also pointed out as a factor that makes it difficult to develop a transparent and flexible resistance change memory.
  • the present invention has been made in view of the above problems, and an object thereof is to provide a resistance change memory having high transmittance for light, excellent conductivity, and flexible characteristics and a method of manufacturing the same.
  • the present invention for achieving the above object is a lower electrode which is stacked on the substrate, the oxide layer, the metal layer and the oxide layer is formed of a structure that is sequentially stacked; And an upper electrode stacked on top of the lower electrode in an intersecting manner with the lower electrode, and formed of a structure in which an oxide layer, a metal layer, and an oxide layer are sequentially stacked.
  • An oxide layer positioned between a metal layer of an electrode and a metal layer of the upper electrode serves as a resistance change layer.
  • the resistance change layer, the conductive filament is generated or lost in the resistance change layer by the voltage applied between the metal layer of the upper electrode and the metal layer of the lower electrode.
  • the lower electrode is patterned into a plurality of rows arranged in parallel at a predetermined interval
  • the upper electrode is a cross bar array structure of the form orthogonal to the lower electrode, and the predetermined interval Patterned into a plurality of rows arranged in parallel.
  • the present invention is stacked on the substrate, the lower electrode formed of a structure in which the oxide layer and the metal layer are sequentially stacked; And an upper electrode stacked on top of the lower electrode in an intersecting manner with the lower electrode, and formed of a structure in which an oxide layer, a metal layer, and an oxide layer are sequentially stacked.
  • An oxide layer positioned between a metal layer of an electrode and a metal layer of the upper electrode serves as a resistance change layer.
  • the resistance change layer, the conductive filament is generated or lost in the resistance change layer by the voltage applied between the metal layer of the upper electrode and the metal layer of the lower electrode.
  • the lower electrode is patterned into a plurality of rows arranged in parallel at a predetermined interval
  • the upper electrode is a cross bar array structure of the form orthogonal to the lower electrode, and the predetermined interval Patterned into a plurality of rows arranged in parallel.
  • the present invention is stacked on the substrate, the lower electrode formed of a structure in which the oxide layer, the metal layer and the oxide layer are sequentially stacked; And an upper electrode stacked on top of the lower electrode and having a structure in which a metal layer and an oxide layer are sequentially stacked.
  • the upper electrode includes a metal layer of the lower electrode at an intersection point between the lower electrode and the upper electrode. And an oxide layer between the metal layer of the upper electrode serves as a resistance change layer.
  • the resistance change layer, the conductive filament is generated or lost in the resistance change layer by the voltage applied between the metal layer of the upper electrode and the metal layer of the lower electrode.
  • the lower electrode is patterned into a plurality of rows arranged in parallel at a predetermined interval
  • the upper electrode is a cross bar array structure of the form orthogonal to the lower electrode, and the predetermined interval Patterned into a plurality of rows arranged in parallel.
  • the metal layer of the lower electrode and the metal layer of the upper electrode at least one of gold (Au), silver (Ag), copper (Cu), molybdenum (Mo) and aluminum (Al).
  • the oxide layer of the lower electrode and the oxide layer of the upper electrode zinc oxide (ZnO), titanium oxide (TiO 2 ), tungsten trioxide (WO 3 ), hafnium oxide (HfO 2 ), aluminum oxide (Al 2 O 3 ), aluminum nitride (AlN), molybdenum oxide (MoO 3 ), nickel oxide (NiO), Mn-doped tin oxide (MTO), Zn doped tin oxide (ZTO), Ga doped ZnO (GZO), Sn x O y , Zr x O y , Co x O y , Cr x O y , V x O y , Nb x O y ZnMgBeO, Mg x O y , Mg x N y , Ti x N y , In x N y At least one of Ga x N y , Ga x O y , boron nitride
  • the present invention comprises the steps of: (1) patterning the oxide layer for forming the lower electrode on the substrate in a predetermined pattern; (2) patterning the metal layer in the same pattern on top of the patterned oxide layer; (3) re-patterning an oxide layer in the same pattern on top of the patterned metal layer to form the lower electrode; (4) patterning an oxide layer for formation of an upper electrode on the lower electrode in a predetermined pattern that intersects the lower electrode; (5) patterning a metal layer in the same pattern on top of the oxide layer for forming the upper electrode; And (6) re-patterning the oxide layer in the same pattern on top of the patterned metal layer to form the upper electrode, wherein the oxide layers of steps (3) and (4) are resistive. It provides a method of manufacturing a resistance change memory, characterized in that formed of a change material.
  • an oxide layer located between the metal layer of the lower electrode and the metal layer of the upper electrode serves as a resistance change layer.
  • the resistance change layer, the conductive filament is generated or lost in the resistance change layer by the voltage applied between the metal layer of the upper electrode and the metal layer of the lower electrode.
  • the lower electrode is patterned into a plurality of rows arranged in parallel at a predetermined interval
  • the upper electrode is a cross bar array structure of the form orthogonal to the lower electrode, and the predetermined interval Patterned into a plurality of rows arranged in parallel.
  • the present invention comprises the steps of: (1) patterning the oxide layer for forming the lower electrode on the substrate in a predetermined pattern; (2) forming the lower electrode by patterning a metal layer in the same pattern on top of the patterned oxide layer; (3) patterning an oxide layer for formation of an upper electrode on the lower electrode in a predetermined pattern that intersects the lower electrode; (4) patterning a metal layer in the same pattern on top of the oxide layer for forming the upper electrode; And (5) forming the upper electrode by patterning an oxide layer in the same pattern on the patterned metal layer, wherein the oxide layer of the (3) step is formed of a resistance change material.
  • a method of manufacturing a resistance change memory is provided.
  • an oxide layer located between the metal layer of the lower electrode and the metal layer of the upper electrode serves as a resistance change layer.
  • the resistance change layer, the conductive filament is generated or lost in the resistance change layer by the voltage applied between the metal layer of the upper electrode and the metal layer of the lower electrode.
  • the lower electrode is patterned into a plurality of rows arranged in parallel at a predetermined interval
  • the upper electrode is a cross bar array structure of the form orthogonal to the lower electrode, and the predetermined interval Patterned into a plurality of rows arranged in parallel.
  • the present invention comprises the steps of: (1) patterning the oxide layer for forming the lower electrode on the substrate in a predetermined pattern; (2) patterning the metal layer in the same pattern on top of the patterned oxide layer; (3) patterning the oxide layer in the same pattern on the patterned metal layer to form the lower electrode; (4) patterning a metal layer for forming an upper electrode on the lower electrode in a predetermined pattern that intersects the lower electrode; And (5) forming the upper electrode by patterning an oxide layer in the same pattern on the patterned metal layer, wherein the oxide layer of the (3) step is formed of a resistance change material.
  • a method of manufacturing a resistance change memory is provided.
  • an oxide layer located between the metal layer of the lower electrode and the metal layer of the upper electrode serves as a resistance change layer.
  • the resistance change layer, the conductive filament is generated or lost in the resistance change layer by the voltage applied between the metal layer of the upper electrode and the metal layer of the lower electrode.
  • the lower electrode is patterned into a plurality of rows arranged in parallel at a predetermined interval
  • the upper electrode is a cross bar array structure of the form orthogonal to the lower electrode, and the predetermined interval Patterned into a plurality of rows arranged in parallel.
  • the metal layer of the lower electrode and the metal layer of the upper electrode at least one of gold (Au), silver (Ag), copper (Cu), molybdenum (Mo) and aluminum (Al).
  • the oxide layer of the lower electrode and the oxide layer of the upper electrode zinc oxide (ZnO), titanium oxide (TiO 2 ), tungsten trioxide (WO 3 ), hafnium oxide (HfO 2 ), aluminum oxide (Al 2 O 3 ), aluminum nitride (AlN), molybdenum oxide (MoO 3 ), nickel oxide (NiO), Mn-doped tin oxide (MTO), Zn doped tin oxide (ZTO), Ga doped ZnO (GZO), Sn x O y, Zr x O y, Co x O y, Cr x O y, V x O y, Nb x O y ZnMgBeO, Mg x O y, Mg x N y, Ti x N y, In x N y At least one of Ga x N y , Ga x O y , boron nitride (BN), Ni x N y
  • the present invention is laminated on the substrate and the oxide layer, the metal layer and the oxide layer are formed in a structure that is sequentially stacked, the lower electrode and the upper layer in the form of intersecting the lower electrode and the oxide layer, the metal layer And an upper electrode formed of a structure in which oxide layers are sequentially stacked, wherein an oxide layer positioned between the metal layer of the lower electrode and the metal layer of the upper electrode at the intersection between the lower electrode and the upper electrode functions as a resistance change layer.
  • the present invention does not require a separate process for forming the resistance change layer, which can simplify the manufacturing process and reduce the manufacturing cost.
  • the present invention can utilize various transparent electrodes having an OMO structure as the lower electrode and the upper electrode, there is an effect that the technology is easy to implement.
  • FIG. 1 and 2 are diagrams for explaining a resistance change memory according to a first embodiment of the present invention.
  • FIG 3 is a cross-sectional view of a resistance change memory according to the first embodiment of the present invention.
  • FIG. 4 is a view for explaining a conductive filament generated in the resistance change memory according to the first embodiment of the present invention.
  • 5 and 6 are diagrams for explaining a resistance change memory according to a second embodiment of the present invention.
  • FIG. 7 is a cross-sectional view of a resistance change memory according to a second embodiment of the present invention.
  • FIG 8 is a view for explaining a conductive filament generated in the resistance change memory according to the second embodiment of the present invention.
  • FIGS. 9 and 10 are diagrams for describing a resistance change memory according to a third embodiment of the present invention.
  • Fig. 11 shows a cross section of a resistance change memory according to the third embodiment of the present invention.
  • FIG. 12 is a view for explaining a conductive filament generated in the resistance change memory according to the third embodiment of the present invention.
  • FIG. 13 is a view for explaining a method of manufacturing a resistance change memory according to the first embodiment of the present invention.
  • FIG. 14 is a view for explaining a method of manufacturing a resistance change memory according to the second embodiment of the present invention.
  • 15 is a view for explaining a method of manufacturing a resistance change memory according to the third embodiment of the present invention.
  • FIG. 1 and 2 are views for explaining a resistance change memory according to a first embodiment of the present invention
  • Figure 3 is a view showing a cross section of the resistance change memory according to a first embodiment of the present invention
  • Figure 4 A diagram for describing a conductive filament generated in the resistance change memory according to the first embodiment of the present invention.
  • the resistance change memory according to the first embodiment of the present invention includes a lower electrode 110 formed by patterning a plurality of rows stacked on the substrate 10 and arranged in parallel at a predetermined interval. And an upper electrode 120 stacked on the lower electrode 110 and patterned into a plurality of rows crossing the lower electrode 110.
  • the resistance change memory according to the first embodiment of the present invention may be implemented in a cross bar array structure in which the lower electrode 110 and the upper electrode 120 are perpendicular to each other.
  • the lower electrode 110 may be formed in an oxide-metal-oxide (OMO) structure in which the oxide layer 111, the metal layer 112, and the oxide layer 113 are sequentially stacked on the substrate 10.
  • OMO oxide-metal-oxide
  • the metal layer 112 of the lower electrode 110 is a conductive metal material including at least one of gold (Au), silver (Ag), copper (Cu), molybdenum (Mo), and aluminum (Al), and has a thickness in nanometers.
  • the oxide layers 111 and 113 of the lower electrode 110 may include zinc oxide (ZnO), titanium oxide (TiO 2 ), tungsten trioxide (WO 3 ), hafnium oxide (HfO 2 ), and aluminum oxide ( Al 2 O 3 ), aluminum nitride (AlN), molybdenum oxide (MoO 3 ), nickel oxide (NiO), Mn-doped tin oxide (MTO), Zn doped tin oxide (ZTO), Ga doped ZnO (GZO), Sn x O y , Zr x O y , Co x O y , Cr x O y , V x O y , Nb x O y ZnMgBeO, Mg
  • the upper electrode 120 is formed in an OMO structure in which the oxide layer 121, the metal layer 122, and the oxide layer 123 are sequentially stacked on the lower electrode 110, and the metal layer 122 of the upper electrode 120 is formed. ) May be formed of the above-described conductive metal material, and may also be formed of the above-described resistance change material in the case of the oxide layers 121 and 123 formed on the upper electrode 120.
  • the oxide layer 121 at the lowermost end of the upper electrode 120 and the oxide layer 113 at the uppermost end of the lower electrode 110 positioned at the intersection 130 between the lower electrode 110 and the upper electrode 120 are in contact with each other. It may be formed into a structure. In this case, the oxide layers 113 and 121 in contact with each other are preferably formed of the same resistance change material.
  • the intersection point 130 between the lower electrode 110 and the upper electrode 120 is an oxide of the metal layer 112 of the lower electrode 110, the oxide layer 113 of the lower electrode 110, and the upper electrode 120.
  • the layer 121 and the metal layer 122 of the upper electrode 120 are sequentially stacked.
  • the oxide layers 113 and 121 which are formed between the metal layer 112 of the lower electrode 110 and the metal layer 122 of the upper electrode 120 and are formed of a resistance change material, function as a resistance change layer.
  • the conductive filament F which is a local conductive path, is generated by the voltage applied between the electrode 120 and the lower electrode 110, and the resistance state is low in the high resistance state (HRS). SET state changing to Resistance State, LRS) can be made.
  • the resistance change memory according to the first embodiment of the present invention does not perform a separate process of forming a resistance change layer between the lower electrode 110 and the upper electrode 120 that are orthogonal to each other, but the lower electrode 110 does not perform a separate process.
  • the lower electrode 110 does not perform a separate process.
  • the resistance change memory according to the first embodiment of the present invention is applied to the lower electrode 110 and the upper electrode 120 of the OMO structure, to ensure the electrical conductivity compared to the conventional transparent electrodes ITO, IZO and GZO Easy, transparent and flexible memory devices can be implemented.
  • the transmittance may be further improved by adjusting the thicknesses of the metal layers 112 and 122.
  • each of the oxide layers 111, 113, 121, and 123 formed on the lower electrode 110 and the upper electrode 120 may not be formed of only one layer, but may be stacked in at least two layers. It may be formed in a multi-layer structure.
  • FIG 5 and 6 are views for explaining a resistance change memory according to a second embodiment of the present invention
  • Figure 7 is a view showing a cross section of the resistance change memory according to a second embodiment of the present invention
  • Figure 8 A diagram for describing a conductive filament generated in a resistance change memory according to a second exemplary embodiment of the present invention.
  • a resistance change memory includes a lower electrode 210 formed by patterning a plurality of rows stacked on top of the substrate 10 and arranged in parallel at regular intervals; And an upper electrode 220 stacked on the lower electrode 210 and patterned into a plurality of rows crossing the lower electrode 210.
  • the lower electrode 110 and the upper electrode 120 are implemented in a crossbar array structure having a shape orthogonal to each other, the first embodiment of the present invention described above.
  • one oxide layer 211 is formed on the lower electrode 210 and two oxide layers 221 and 223 are formed on the upper electrode 220. There may be differences.
  • the lower electrode 210 may be formed in a structure in which the oxide layer 211 and the metal layer 212 are sequentially stacked on the substrate 10.
  • the metal layer 212 of the lower electrode 210 is a conductive metal material including at least one of gold (Au), silver (Ag), copper (Cu), molybdenum (Mo), and aluminum (Al) as a nanometer unit.
  • the oxide layer 211 of the lower electrode 210 may be formed of zinc oxide (ZnO), titanium oxide (TiO 2 ), tungsten trioxide (WO 3 ), hafnium oxide (HfO 2 ), or aluminum oxide ( Al 2 O 3 ), aluminum nitride (AlN), molybdenum oxide (MoO 3 ), nickel oxide (NiO), Mn-doped tin oxide (MTO), Zn doped tin oxide (ZTO), Ga doped ZnO (GZO), Sn x O y, Zr x O y , Co x O y, Cr x O y, V x O y, Nb x O y ZnMgBeO, Mg x O y, M
  • the upper electrode 220 is formed in an OMO structure in which the oxide layer 221, the metal layer 222, and the oxide layer 223 are sequentially stacked on the lower electrode 210, and the metal layer 222 of the upper electrode 220. ) May be formed of the above-described conductive metal material, and in the case of the oxide layers 221 and 223 of the upper electrode 220, may be formed of the above-described resistance change material.
  • the intersection point 230 between the lower electrode 210 and the upper electrode 220 is a metal layer 212 of the lower electrode 210, an oxide layer 221 of the upper electrode 220, and a metal layer of the upper electrode 220. It is to form a structure in which 222 is stacked sequentially.
  • the oxide layer 221 which is located between the metal layer 212 of the lower electrode 210 and the metal layer 222 of the upper electrode 220 and is formed of a resistance change material, functions as a resistance change layer, thereby forming an upper electrode
  • the conductive process filament F which is a local conductive path, is generated by the voltage applied between the 220 and the lower electrode 210, and a SET process of changing to a low resistance state (LRS) is performed, or a reset pulse voltage When the resistance state is applied, a reset process may be performed in which the conductive filament F is lost while the resistance state returns from the low resistance state to the high resistance state (HRS).
  • 1 bit information corresponding to '1' and '0' may be stored according to the resistance state of the oxide layer 221 serving as the resistance change layer.
  • FIG. 9 and 10 are views for explaining a resistance change memory according to a third embodiment of the present invention
  • FIG. 11 is a view showing a cross section of the resistance change memory according to a third embodiment of the present invention
  • a resistance change memory includes a lower electrode 310 formed by patterning a plurality of rows stacked on the substrate 10 and arranged in parallel at a predetermined interval. And an upper electrode 320 stacked on the lower electrode 310 and patterned into a plurality of rows that intersect the lower electrode 310.
  • the lower electrode 310 and the upper electrode 320 may be implemented in a crossbar array structure in which they cross at right angles.
  • two oxide layers 311 and 313 are formed at the lower electrode 310, and one oxide layer 322 is formed at the upper electrode 320. Will be.
  • the lower electrode 310 is formed of an OMO structure in which the oxide layer 311, the metal layer 312, and the oxide layer 313 are sequentially stacked on the substrate 10, whereas the upper electrode 320 is the lower electrode.
  • the metal layer 321 and the oxide layer 322 are sequentially stacked on the 310.
  • the metal layers 312 and 321 of the lower electrode 310 and the upper electrode 320 include at least one of gold (Au), silver (Ag), copper (Cu), molybdenum (Mo), and aluminum (Al).
  • the conductive metal material may be formed in a thickness of nanometers, and the oxide layers 311, 313, and 322 of the lower electrode 310 and the upper electrode 320 may be formed of zinc oxide (ZnO) or titanium oxide (TiO 2 ).
  • the oxide layer 313 and the metal layer 321 of the upper electrode 320 may be sequentially stacked.
  • the oxide layer 313 located between the metal layer 312 of the lower electrode 310 and the metal layer 321 of the upper electrode 320 and formed of a resistance change material functions as a resistance change layer, and thus the upper electrode 320.
  • the conductive filament F is generated by the voltage applied between the lower electrode 310 and the resistance state is changed from a high resistance state (HRS) to a low resistance state (LRS).
  • the reset process may be performed by the SET process and a reset pulse voltage, whereby the resistance state is changed from the low resistance state to the high resistance state, and the conductive filament F is lost. According to the resistance state, one bit information corresponding to '1' and '0' can be stored.
  • the resistance change memory according to the third embodiment of the present invention it is easy to ensure the electrical conductivity compared to the conventional transparent electrodes ITO, IZO and GZO, while implementing a transparent and flexible memory device, and at the same time A process for forming the change layer is not required, which simplifies the manufacturing process and reduces the manufacturing cost.
  • FIG. 13 is a view for explaining a method of manufacturing a resistance change memory according to the first embodiment of the present invention.
  • a substrate 10 on which a resistance change memory is to be prepared is prepared (FIG. 13A).
  • the oxide layer 111 is patterned in a predetermined pattern in which a plurality of columns are arranged in parallel on the substrate 10, and then the metal layer 112 is patterned in the same pattern thereon, and again the oxide layer (
  • the lower electrode 110 is formed by patterning 113 (FIG. 13B).
  • the oxide layer 121 is patterned in a pattern in which a plurality of columns crossing the lower electrode 110 are arranged in parallel on the upper portion of the lower electrode 110, and the metal layer 122 is patterned in the same pattern thereon. After that, the oxide layer 123 is patterned again in the same pattern to form the upper electrode 120 (FIG. 13C).
  • the metal layers 112 and 122 of the lower electrode 110 and the upper electrode 120 include at least one of gold (Au), silver (Ag), copper (Cu), molybdenum (Mo), and aluminum (Al).
  • the oxide layers of the lower electrode 110 and the upper electrode 120 may be formed of zinc oxide (ZnO), titanium oxide (TiO 2 ), tungsten trioxide (WO 3 ), or hafnium oxide (HfO).
  • Al 2 aluminum oxide (Al 2 O 3 ), aluminum nitride (AlN), molybdenum oxide (MoO 3 ), nickel oxide (NiO), Mn-doped tin oxide (MTO), Zn doped tin oxide (ZTO), Ga doped ZnO (GZO), Sn x O y , Zr x O y , Co x O y , Cr x O y , V x O y , Nb x O y ZnMgBeO, Mg x O y , Mg x N y , Ti x N y , In x N y , Ga x N y , Ga x O y , boron nitride (BN), Ni x N y , Si x N y , Al doped ZnO (AZO), Mg x Zn y O x and Cu x O y It may be formed of a resistance change material including at least
  • the lower electrode 110 and the upper electrode 120 form a cross bar array structure having a shape orthogonal to each other, and at the intersection between the lower electrode 110 and the upper electrode 120, the lower electrode 110 is formed.
  • a structure is formed in which the metal layer 112, the oxide layer 113 of the lower electrode 110, the oxide layer 121 of the upper electrode 120, and the metal layer 122 of the upper electrode 120 are sequentially stacked. .
  • the oxide layers 113 and 121 positioned between the metal layer 112 of the lower electrode 110 and the metal layer 122 of the upper electrode 120 are resisted.
  • conductive filaments are generated by the voltage applied between the upper electrode 120 and the lower electrode 110 so that the resistance state is low resistance state in the high resistance state (HRS).
  • HRS high resistance state
  • a reset process in which the conductive filament F is lost as the resistance state is changed from the low resistance state to the high resistance state by the reset pulse voltage.
  • a resistance change memory capable of storing information can be manufactured.
  • FIG. 14 is a view for explaining a method of manufacturing a resistance change memory according to a second embodiment of the present invention.
  • a substrate 10 on which a resistance change memory is to be prepared is prepared (FIG. 14A).
  • the oxide layer 211 is patterned in a predetermined pattern in which a plurality of columns are arranged in parallel on the substrate 10, and the metal layer 212 is patterned on the substrate 10 to form the lower electrode 110. (FIG. 14B).
  • the oxide layer 221 is patterned in a pattern in which a plurality of columns crossing the lower electrode 210 are arranged in parallel on the upper portion of the lower electrode 210, and the metal layer 222 is patterned in the same pattern thereon. Afterwards, the oxide layer 223 may be patterned again in the same pattern to form the upper electrode 220 (FIG. 14C).
  • the lower electrode 210 is made of the same conductive metal material as in the method of manufacturing the resistance change memory according to the first embodiment of the present invention.
  • the metal layer 212 and the metal layer 222 of the upper electrode 220 may be formed, and the oxide layer 211 of the lower electrode 210 and the oxide layers 221 and 223 of the upper electrode may be formed of the resistance change material described above. Can be formed.
  • the lower electrode 210 and the upper portion as in the manufacturing method of the resistance change memory according to the first embodiment described above
  • the oxide layer 221 located between the metal layer 212 of the lower electrode 210 and the metal layer 222 of the upper electrode 220 at the intersection point between the electrodes 220 functions as a resistance change layer, so that the upper electrode 220 and A SET process in which conductive filaments are generated by a voltage applied between the lower electrodes 210 and the resistance state is changed from a high resistance state (HRS) to a low resistance state (LRS), and reset
  • the reset process may be performed in which the conductive filament F is lost as the resistance state returns from the low resistance state to the high resistance state by the pulse voltage.
  • 1 bit information corresponding to '1' and '0' is located according to the resistance state of the oxide layer 221 located at the intersection between the lower electrode 210 and the upper electrode 220 and serving as a resistance change layer. It is possible to manufacture a resistance change memory capable of storing a.
  • 15 is a view for explaining a method of manufacturing a resistance change memory according to a third embodiment of the present invention.
  • a substrate 10 on which a resistance change memory is to be prepared is prepared (FIG. 15A).
  • the oxide layer 311 is patterned in a predetermined pattern in which a plurality of columns are arranged in parallel on the substrate 10, and the metal layer 312 is patterned in the same pattern thereon, and again the oxide layer ( 313 is patterned to form the lower electrode 310 (FIG. 15B).
  • the metal layer 321 is patterned in a pattern in which a plurality of columns crossing the lower electrode 310 are arranged in parallel on the upper portion of the lower electrode 310, and then the oxide layer 322 is formed in the same pattern thereon.
  • the upper electrode 320 is formed (FIG. 15C).
  • the process of panning the oxide layers 311 and 313 when the lower electrode 310 is formed is performed twice, and the upper electrode 320 is performed.
  • the patterning of the oxide layer 322 is performed once in the formation of.
  • the lower electrode 310 is made of the conductive metal material mentioned in the method of manufacturing the resistance change memory according to the first embodiment of the present invention.
  • the metal layer 312 and the metal layer 321 of the upper electrode 320 may be formed, and the lower electrode 310 as the resistance change material mentioned in the method of manufacturing the resistance change memory according to the first embodiment of the present invention described above.
  • Oxide layers 311 and 313 and an oxide layer 322 of the upper electrode may be formed, and thus redundant description thereof will be omitted.
  • the resistance change memory manufactured by the method of manufacturing the resistance change memory according to the third embodiment of the present invention the metal layer 312 of the lower electrode 310 at the intersection between the lower electrode 310 and the upper electrode 320. And an oxide layer 313 positioned between the metal layer 321 of the upper electrode 320 serves as a resistance change layer, and conductive filaments are generated by a voltage applied between the upper electrode 320 and the lower electrode 310.
  • the process of changing the resistance state from the high resistance state (HRS) to the low resistance state (LRS) and the reset pulse voltage return the resistance state from the low resistance state to the high resistance state.
  • a reset process in which conductive filaments F are lost may be performed, and 1 bit information corresponding to '1' and '0' may be stored according to the resistance state of the oxide layer 313 serving as a resistance change layer. Can be.
  • the present invention can be used to fabricate transparent and flexible resistance change memories.

Abstract

The present invention relates to a transparent and flexible resistive switching memory to which a transparent electrode having an OMO structure is applied, and a method for manufacturing the same. In addition, the present invention may comprise: a lower electrode laminated on a substrate and formed to have a structure in which an oxide layer, a metal layer, and an oxide layer are sequentially laminated; and an upper electrode laminated on the lower electrode while intersecting the lower electrode, and formed to have a structure in which an oxide layer, a metal layer, and an oxide layer are sequentially laminated, wherein the oxide layers disposed between the metal layer of the lower electrode and the metal layer of the upper electrode at the intersection of the lower electrode and the upper electrode function as resistive switching layers, thereby providing a resistive switching memory which is flexible and transparent while ensuring excellent electrical conductivity.

Description

투명하고 유연한 저항 변화 메모리 및 그 제조방법Transparent and flexible resistance change memory and its manufacturing method
본 발명은 OMO 구조의 투명 전극이 적용된 투명하고 유연한 저항 변화 메모리 및 그 제조방법에 관한 것이다.The present invention relates to a transparent and flexible resistance change memory to which a transparent electrode of an OMO structure is applied, and a method of manufacturing the same.
일반적으로, 실리콘(silicon) 기반의 플래시 메모리(flash memory)는 금속-산화물-반도체(metal-oxide-semiconductor) 구조의 전계 효과 트랜지스터(field-effect-transistor)로 구성되어 있는데, 메모리 소자의 미세화(scaling) 한계가 예상됨에 따라, 이를 대체할 수 있는 차세대 메모리를 개발하기 위한 시도가 다양하게 이루어지고 있는 실정이다.In general, silicon-based flash memory is composed of a field-effect-transistor having a metal-oxide-semiconductor structure. As a limitation is expected, various attempts have been made to develop next-generation memory that can replace the scaling.
최근, 차세대 메모리로 유력하게 대두되고 있는 소자는, 강유전체 메모리(ferroelectric random-access memory, FeRAM), 자기 저항 메모리(magnetic random-access memory, MRAM), 상변화 메모리(phase-change randomaccess memory, PCRAM) 및 저항 변화 메모리(resistive switching memory, ReRAM)가 있다.Recently, devices that are emerging as next-generation memory are ferroelectric memory (FeRAM), magnetic random-access memory (MRAM), phase-change random access memory (PCRAM) And resistive switching memory (ReRAM).
특히, 전술한 저항 변화 메모리는 비교적 간단한 구조를 갖고, 비휘발성이며, 스위칭이 빠르고, 수명(endurance) 및 메모리 리텐션(retention) 특성이 우수한 장점이 있기 때문에 차세대 메모리 중에서 가장 주목받고 있다.In particular, the above-described resistive change memory has received the most attention among the next-generation memories because it has a relatively simple structure, nonvolatile, fast switching, excellent endurance and memory retention characteristics.
한편, 미래의 전자 시스템에 중요한 이슈로 떠오르고 있는 투명하고 유연한 메모리 소자를 구현하고자, 차세대 메모리인 저항 변화 메모리에 투명 전극인 ITO, IZO 및 GZO를 적용하려는 시도가 이루어지고 있으나, 종래의 투명 전극인 ITO, IZO 및 GZO가 휨에 의해 쉽게 깨지는 특성이 있기 때문에, 투명하고 유연한 저항 변화 메모리의 개발을 곤란하게 하는 문제점이 있다.Meanwhile, in order to realize a transparent and flexible memory device that is emerging as an important issue for future electronic systems, attempts have been made to apply transparent electrodes ITO, IZO, and GZO to a resistance change memory, which is a next-generation memory. Since ITO, IZO, and GZO are easily broken by warpage, there is a problem that it is difficult to develop a transparent and flexible resistance change memory.
아울러, 종래의 투명 전극인 ITO, IZO 및 GZO의 전기전도도가 낮다는 점도 투명하고 유연한 저항 변화 메모리의 개발을 어렵게 하는 요인으로 지목되고 있다.In addition, the low electrical conductivity of the conventional transparent electrodes ITO, IZO and GZO is also pointed out as a factor that makes it difficult to develop a transparent and flexible resistance change memory.
본 발명은 상기와 같은 문제점을 감안하여 안출된 것으로, 빛에 대한 투과도가 높고 전도성이 우수하면서 유연한 특성을 갖는 저항 변화 메모리 및 그 제조방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and an object thereof is to provide a resistance change memory having high transmittance for light, excellent conductivity, and flexible characteristics and a method of manufacturing the same.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The objects of the present invention are not limited to the above-mentioned objects, and other objects which are not mentioned will be clearly understood by those skilled in the art from the following description.
상기와 같은 목적을 달성하기 위한 본 발명은 기판 상부에 적층되고, 산화물층, 금속층 및 산화물층이 순차적으로 적층되는 구조로 형성된 하부 전극; 및 상기 하부 전극과 교차하는 형태로 그 상부에 적층되고, 산화물층, 금속층 및 산화물층이 순차적으로 적층되는 구조로 형성된 상부 전극;을 포함하고, 상기 하부 전극과 상기 상부 전극 간의 교차점에서, 상기 하부 전극의 금속층과 상기 상부 전극의 금속층 사이에 위치한 산화물층이 저항 변화층으로 기능하는 것을 특징으로 하는 저항 변화 메모리를 제공한다.The present invention for achieving the above object is a lower electrode which is stacked on the substrate, the oxide layer, the metal layer and the oxide layer is formed of a structure that is sequentially stacked; And an upper electrode stacked on top of the lower electrode in an intersecting manner with the lower electrode, and formed of a structure in which an oxide layer, a metal layer, and an oxide layer are sequentially stacked. An oxide layer positioned between a metal layer of an electrode and a metal layer of the upper electrode serves as a resistance change layer.
바람직한 실시예에 있어서, 상기 저항 변화층은, 상기 상부 전극의 금속층과 상기 하부 전극의 금속층 사이에 인가된 전압에 의해, 상기 저항 변화층 내부에 전도성 필라멘트가 생성되거나 소실된다.In a preferred embodiment, the resistance change layer, the conductive filament is generated or lost in the resistance change layer by the voltage applied between the metal layer of the upper electrode and the metal layer of the lower electrode.
바람직한 실시예에 있어서, 상기 하부 전극은, 소정 간격으로 평행하게 배열된 복수의 열로 패터닝되고, 상기 상부 전극은, 상기 하부 전극과 직교하는 형태의 크로스바 어레이(cross bar array) 구조를 이루며, 소정 간격으로 평행하게 배열되는 복수의 열로 패터닝된다.In a preferred embodiment, the lower electrode is patterned into a plurality of rows arranged in parallel at a predetermined interval, the upper electrode is a cross bar array structure of the form orthogonal to the lower electrode, and the predetermined interval Patterned into a plurality of rows arranged in parallel.
또한, 본 발명은 기판 상부에 적층되고, 산화물층 및 금속층이 순차적으로 적층되는 구조로 형성된 하부 전극; 및 상기 하부 전극과 교차하는 형태로 그 상부에 적층되고, 산화물층, 금속층 및 산화물층이 순차적으로 적층되는 구조로 형성된 상부 전극;을 포함하고, 상기 하부 전극과 상기 상부 전극 간의 교차점에서, 상기 하부 전극의 금속층과 상기 상부 전극의 금속층 사이에 위치한 산화물층이 저항 변화층으로 기능하는 것을 특징으로 하는 저항 변화 메모리를 제공한다.In addition, the present invention is stacked on the substrate, the lower electrode formed of a structure in which the oxide layer and the metal layer are sequentially stacked; And an upper electrode stacked on top of the lower electrode in an intersecting manner with the lower electrode, and formed of a structure in which an oxide layer, a metal layer, and an oxide layer are sequentially stacked. An oxide layer positioned between a metal layer of an electrode and a metal layer of the upper electrode serves as a resistance change layer.
바람직한 실시예에 있어서, 상기 저항 변화층은, 상기 상부 전극의 금속층과 상기 하부 전극의 금속층 사이에 인가된 전압에 의해, 상기 저항 변화층 내부에 전도성 필라멘트가 생성되거나 소실된다.In a preferred embodiment, the resistance change layer, the conductive filament is generated or lost in the resistance change layer by the voltage applied between the metal layer of the upper electrode and the metal layer of the lower electrode.
바람직한 실시예에 있어서, 상기 하부 전극은, 소정 간격으로 평행하게 배열된 복수의 열로 패터닝되고, 상기 상부 전극은, 상기 하부 전극과 직교하는 형태의 크로스바 어레이(cross bar array) 구조를 이루며, 소정 간격으로 평행하게 배열되는 복수의 열로 패터닝된다.In a preferred embodiment, the lower electrode is patterned into a plurality of rows arranged in parallel at a predetermined interval, the upper electrode is a cross bar array structure of the form orthogonal to the lower electrode, and the predetermined interval Patterned into a plurality of rows arranged in parallel.
또한, 본 발명은 기판 상부에 적층되고, 산화물층, 금속층 및 산화물층이 순차적으로 적층되는 구조로 형성된 하부 전극; 및 상기 하부 전극과 교차하는 형태로 그 상부에 적층되고, 금속층 및 산화물층이 순차적으로 적층되는 구조로 형성된 상부 전극;을 포함하고, 상기 하부 전극과 상기 상부 전극 간의 교차점에서, 상기 하부 전극의 금속층과 상기 상부 전극의 금속층 사이에 위치한 산화물층이 저항 변화층으로 기능하는 것을 특징으로 하는 저항 변화 메모리를 제공한다.In addition, the present invention is stacked on the substrate, the lower electrode formed of a structure in which the oxide layer, the metal layer and the oxide layer are sequentially stacked; And an upper electrode stacked on top of the lower electrode and having a structure in which a metal layer and an oxide layer are sequentially stacked. The upper electrode includes a metal layer of the lower electrode at an intersection point between the lower electrode and the upper electrode. And an oxide layer between the metal layer of the upper electrode serves as a resistance change layer.
바람직한 실시예에 있어서, 상기 저항 변화층은, 상기 상부 전극의 금속층과 상기 하부 전극의 금속층 사이에 인가된 전압에 의해, 상기 저항 변화층 내부에 전도성 필라멘트가 생성되거나 소실된다.In a preferred embodiment, the resistance change layer, the conductive filament is generated or lost in the resistance change layer by the voltage applied between the metal layer of the upper electrode and the metal layer of the lower electrode.
바람직한 실시예에 있어서, 상기 하부 전극은, 소정 간격으로 평행하게 배열된 복수의 열로 패터닝되고, 상기 상부 전극은, 상기 하부 전극과 직교하는 형태의 크로스바 어레이(cross bar array) 구조를 이루며, 소정 간격으로 평행하게 배열되는 복수의 열로 패터닝된다.In a preferred embodiment, the lower electrode is patterned into a plurality of rows arranged in parallel at a predetermined interval, the upper electrode is a cross bar array structure of the form orthogonal to the lower electrode, and the predetermined interval Patterned into a plurality of rows arranged in parallel.
바람직한 실시예에 있어서, 상기 하부 전극의 금속층과 상기 상부 전극의 금속층은, 금(Au), 은(Ag), 구리(Cu), 몰리브덴(Mo) 및 알루미늄(Al) 중 적어도 하나를 포함한다.In a preferred embodiment, the metal layer of the lower electrode and the metal layer of the upper electrode, at least one of gold (Au), silver (Ag), copper (Cu), molybdenum (Mo) and aluminum (Al).
바람직한 실시예에 있어서, 상기 하부 전극의 산화물층과 상기 상부 전극의 산화물층은, 산화아연(ZnO), 산화타이타늄(TiO2), 삼산화텅스텐(WO3), 산화하프늄(HfO2), 산화알루미늄(Al2O3), 질화알루미늄(AlN), 산화몰리브덴(MoO3), 산화니켈(NiO), Mn-doped tin oxide(MTO), Zn doped tin oxide(ZTO), Ga doped ZnO(GZO), SnxOy, ZrxOy, CoxOy, CrxOy, VxOy, NbxOy ZnMgBeO, MgxOy, MgxNy, TixNy, InxNy, GaxNy, GaxOy, boron nitride(BN), NixNy, SixNy, Al doped ZnO(AZO), MgxZnyOx 및 CuxOy 중 적어도 하나를 포함한다.In a preferred embodiment, the oxide layer of the lower electrode and the oxide layer of the upper electrode, zinc oxide (ZnO), titanium oxide (TiO 2 ), tungsten trioxide (WO 3 ), hafnium oxide (HfO 2 ), aluminum oxide (Al 2 O 3 ), aluminum nitride (AlN), molybdenum oxide (MoO 3 ), nickel oxide (NiO), Mn-doped tin oxide (MTO), Zn doped tin oxide (ZTO), Ga doped ZnO (GZO), Sn x O y , Zr x O y , Co x O y , Cr x O y , V x O y , Nb x O y ZnMgBeO, Mg x O y , Mg x N y , Ti x N y , In x N y At least one of Ga x N y , Ga x O y , boron nitride (BN), Ni x N y , Si x N y , Al doped ZnO (AZO), Mg x Zn y O x and Cu x O y do.
또한, 본 발명은 (1) 기판 상부에 하부 전극의 형성을 위한 산화물층을 소정의 패턴으로 패터닝하는 단계; (2) 상기 패터닝된 산화물층의 상부에 동일한 패턴으로 금속층을 패터닝하는 단계; (3) 상기 패터닝된 금속층의 상부에 동일한 패턴으로 산화물층을 다시 패터닝하여 상기 하부 전극을 형성하는 단계; (4) 상기 하부 전극과 교차하는 소정의 패턴으로, 상기 하부 전극의 위에 상부 전극의 형성을 위한 산화물층을 패터닝하는 단계; (5) 상기 상부 전극의 형성을 위한 산화물층의 상부에 동일한 패턴으로 금속층을 패터닝하는 단계; 및 (6) 상기 패터닝된 금속층의 상부에 동일한 패턴으로 산화물층을 다시 패터닝하여 상기 상부 전극을 형성하는 단계;를 포함하고, 상기 제 (3)단계 및 상기 제 (4)단계의 산화물층은 저항변화 물질로 형성된 것을 특징으로 하는 저항 변화 메모리의 제조방법을 제공한다.In addition, the present invention comprises the steps of: (1) patterning the oxide layer for forming the lower electrode on the substrate in a predetermined pattern; (2) patterning the metal layer in the same pattern on top of the patterned oxide layer; (3) re-patterning an oxide layer in the same pattern on top of the patterned metal layer to form the lower electrode; (4) patterning an oxide layer for formation of an upper electrode on the lower electrode in a predetermined pattern that intersects the lower electrode; (5) patterning a metal layer in the same pattern on top of the oxide layer for forming the upper electrode; And (6) re-patterning the oxide layer in the same pattern on top of the patterned metal layer to form the upper electrode, wherein the oxide layers of steps (3) and (4) are resistive. It provides a method of manufacturing a resistance change memory, characterized in that formed of a change material.
바람직한 실시예에 있어서, 상기 하부 전극과 상기 상부 전극 간의 교차점에서, 상기 하부 전극의 금속층과 상기 상부 전극의 금속층 사이에 위치한 산화물층이 저항 변화층으로 기능한다.In a preferred embodiment, at the intersection between the lower electrode and the upper electrode, an oxide layer located between the metal layer of the lower electrode and the metal layer of the upper electrode serves as a resistance change layer.
바람직한 실시예에 있어서, 상기 저항 변화층은, 상기 상부 전극의 금속층과 상기 하부 전극의 금속층 사이에 인가된 전압에 의해, 상기 저항 변화층 내부에 전도성 필라멘트가 생성되거나 소실된다.In a preferred embodiment, the resistance change layer, the conductive filament is generated or lost in the resistance change layer by the voltage applied between the metal layer of the upper electrode and the metal layer of the lower electrode.
바람직한 실시예에 있어서, 상기 하부 전극은, 소정 간격으로 평행하게 배열된 복수의 열로 패터닝되고, 상기 상부 전극은, 상기 하부 전극과 직교하는 형태의 크로스바 어레이(cross bar array) 구조를 이루며, 소정 간격으로 평행하게 배열되는 복수의 열로 패터닝된다.In a preferred embodiment, the lower electrode is patterned into a plurality of rows arranged in parallel at a predetermined interval, the upper electrode is a cross bar array structure of the form orthogonal to the lower electrode, and the predetermined interval Patterned into a plurality of rows arranged in parallel.
또한, 본 발명은 (1) 기판 상부에 하부 전극의 형성을 위한 산화물층을 소정의 패턴으로 패터닝하는 단계; (2) 상기 패터닝된 산화물층의 상부에 동일한 패턴으로 금속층을 패터닝하여 상기 하부 전극을 형성하는 단계; (3) 상기 하부 전극과 교차하는 소정의 패턴으로, 상기 하부 전극의 위에 상부 전극의 형성을 위한 산화물층을 패터닝하는 단계; (4) 상기 상부 전극의 형성을 위한 산화물층의 상부에 동일한 패턴으로 금속층을 패터닝하는 단계; 및 (5) 상기 패터닝된 금속층의 상부에 동일한 패턴으로 산화물층을 패터닝하여 상기 상부 전극을 형성하는 단계;를 포함하고, 상기 제 (3)단계의 산화물층은 저항변화 물질로 형성된 것을 특징으로 하는 저항 변화 메모리의 제조방법을 제공한다.In addition, the present invention comprises the steps of: (1) patterning the oxide layer for forming the lower electrode on the substrate in a predetermined pattern; (2) forming the lower electrode by patterning a metal layer in the same pattern on top of the patterned oxide layer; (3) patterning an oxide layer for formation of an upper electrode on the lower electrode in a predetermined pattern that intersects the lower electrode; (4) patterning a metal layer in the same pattern on top of the oxide layer for forming the upper electrode; And (5) forming the upper electrode by patterning an oxide layer in the same pattern on the patterned metal layer, wherein the oxide layer of the (3) step is formed of a resistance change material. A method of manufacturing a resistance change memory is provided.
바람직한 실시예에 있어서, 상기 하부 전극과 상기 상부 전극 간의 교차점에서, 상기 하부 전극의 금속층과 상기 상부 전극의 금속층 사이에 위치한 산화물층이 저항 변화층으로 기능한다.In a preferred embodiment, at the intersection between the lower electrode and the upper electrode, an oxide layer located between the metal layer of the lower electrode and the metal layer of the upper electrode serves as a resistance change layer.
바람직한 실시예에 있어서, 상기 저항 변화층은, 상기 상부 전극의 금속층과 상기 하부 전극의 금속층 사이에 인가된 전압에 의해, 상기 저항 변화층 내부에 전도성 필라멘트가 생성되거나 소실된다.In a preferred embodiment, the resistance change layer, the conductive filament is generated or lost in the resistance change layer by the voltage applied between the metal layer of the upper electrode and the metal layer of the lower electrode.
바람직한 실시예에 있어서, 상기 하부 전극은, 소정 간격으로 평행하게 배열된 복수의 열로 패터닝되고, 상기 상부 전극은, 상기 하부 전극과 직교하는 형태의 크로스바 어레이(cross bar array) 구조를 이루며, 소정 간격으로 평행하게 배열되는 복수의 열로 패터닝된다.In a preferred embodiment, the lower electrode is patterned into a plurality of rows arranged in parallel at a predetermined interval, the upper electrode is a cross bar array structure of the form orthogonal to the lower electrode, and the predetermined interval Patterned into a plurality of rows arranged in parallel.
또한, 본 발명은 (1) 기판 상부에 하부 전극의 형성을 위한 산화물층을 소정의 패턴으로 패터닝하는 단계; (2) 상기 패터닝된 산화물층의 상부에 동일한 패턴으로 금속층을 패터닝하는 단계; (3) 상기 패터닝된 금속층의 상부에 동일한 패턴으로 산화물층을 패터닝하여 상기 하부 전극을 형성하는 단계; (4) 상기 하부 전극과 교차하는 소정의 패턴으로, 상기 하부 전극의 위에 상부 전극의 형성을 위한 금속층을 패터닝하는 단계; 및 (5) 상기 패터닝된 금속층의 상부에 동일한 패턴으로 산화물층을 패터닝하여 상기 상부 전극을 형성하는 단계;를 포함하고, 상기 제 (3)단계의 산화물층은 저항변화 물질로 형성된 것을 특징으로 하는 저항 변화 메모리의 제조방법을 제공한다.In addition, the present invention comprises the steps of: (1) patterning the oxide layer for forming the lower electrode on the substrate in a predetermined pattern; (2) patterning the metal layer in the same pattern on top of the patterned oxide layer; (3) patterning the oxide layer in the same pattern on the patterned metal layer to form the lower electrode; (4) patterning a metal layer for forming an upper electrode on the lower electrode in a predetermined pattern that intersects the lower electrode; And (5) forming the upper electrode by patterning an oxide layer in the same pattern on the patterned metal layer, wherein the oxide layer of the (3) step is formed of a resistance change material. A method of manufacturing a resistance change memory is provided.
바람직한 실시예에 있어서, 상기 하부 전극과 상기 상부 전극 간의 교차점에서, 상기 하부 전극의 금속층과 상기 상부 전극의 금속층 사이에 위치한 산화물층이 저항 변화층으로 기능한다.In a preferred embodiment, at the intersection between the lower electrode and the upper electrode, an oxide layer located between the metal layer of the lower electrode and the metal layer of the upper electrode serves as a resistance change layer.
바람직한 실시예에 있어서, 상기 저항 변화층은, 상기 상부 전극의 금속층과 상기 하부 전극의 금속층 사이에 인가된 전압에 의해, 상기 저항 변화층 내부에 전도성 필라멘트가 생성되거나 소실된다.In a preferred embodiment, the resistance change layer, the conductive filament is generated or lost in the resistance change layer by the voltage applied between the metal layer of the upper electrode and the metal layer of the lower electrode.
바람직한 실시예에 있어서, 상기 하부 전극은, 소정 간격으로 평행하게 배열된 복수의 열로 패터닝되고, 상기 상부 전극은, 상기 하부 전극과 직교하는 형태의 크로스바 어레이(cross bar array) 구조를 이루며, 소정 간격으로 평행하게 배열되는 복수의 열로 패터닝된다.In a preferred embodiment, the lower electrode is patterned into a plurality of rows arranged in parallel at a predetermined interval, the upper electrode is a cross bar array structure of the form orthogonal to the lower electrode, and the predetermined interval Patterned into a plurality of rows arranged in parallel.
바람직한 실시예에 있어서, 상기 하부 전극의 금속층과 상기 상부 전극의 금속층은, 금(Au), 은(Ag), 구리(Cu), 몰리브덴(Mo) 및 알루미늄(Al) 중 적어도 하나를 포함한다.In a preferred embodiment, the metal layer of the lower electrode and the metal layer of the upper electrode, at least one of gold (Au), silver (Ag), copper (Cu), molybdenum (Mo) and aluminum (Al).
바람직한 실시예에 있어서, 상기 하부 전극의 산화물층과 상기 상부 전극의 산화물층은, 산화아연(ZnO), 산화타이타늄(TiO2), 삼산화텅스텐(WO3), 산화하프늄(HfO2), 산화알루미늄(Al2O3), 질화알루미늄(AlN), 산화몰리브덴(MoO3), 산화니켈(NiO), Mn-doped tin oxide(MTO), Zn doped tin oxide(ZTO), Ga doped ZnO(GZO), SnxOy, ZrxOy, CoxOy, CrxOy, VxOy, NbxOy ZnMgBeO, MgxOy, MgxNy, TixNy, InxNy, GaxNy, GaxOy, boron nitride(BN), NixNy, SixNy, Al doped ZnO(AZO), MgxZnyOx 및 CuxOy 중 적어도 하나를 포함한다.In a preferred embodiment, the oxide layer of the lower electrode and the oxide layer of the upper electrode, zinc oxide (ZnO), titanium oxide (TiO 2 ), tungsten trioxide (WO 3 ), hafnium oxide (HfO 2 ), aluminum oxide (Al 2 O 3 ), aluminum nitride (AlN), molybdenum oxide (MoO 3 ), nickel oxide (NiO), Mn-doped tin oxide (MTO), Zn doped tin oxide (ZTO), Ga doped ZnO (GZO), Sn x O y, Zr x O y, Co x O y, Cr x O y, V x O y, Nb x O y ZnMgBeO, Mg x O y, Mg x N y, Ti x N y, In x N y At least one of Ga x N y , Ga x O y , boron nitride (BN), Ni x N y , Si x N y , Al doped ZnO (AZO), Mg x Zn y O x and Cu x O y do.
전술한 과제해결 수단에 의해 본 발명은 기판 상부에 적층되고 산화물층, 금속층 및 산화물층이 순차적으로 적층되는 구조로 형성된 하부 전극 및 상기 하부 전극과 교차하는 형태로 그 상부에 적층되고 산화물층, 금속층 및 산화물층이 순차적으로 적층되는 구조로 형성된 상부 전극을 포함하고, 상기 하부 전극과 상기 상부 전극 간의 교차점에서 상기 하부 전극의 금속층과 상기 상부 전극의 금속층 사이에 위치한 산화물층이 저항 변화층으로 기능하게 함으로써, 우수한 전기전도도를 확보하면서 유연하고 투명한 저항 변화 메모리를 제공할 수 있는 효과가 있다.According to the above-described problem solving means, the present invention is laminated on the substrate and the oxide layer, the metal layer and the oxide layer are formed in a structure that is sequentially stacked, the lower electrode and the upper layer in the form of intersecting the lower electrode and the oxide layer, the metal layer And an upper electrode formed of a structure in which oxide layers are sequentially stacked, wherein an oxide layer positioned between the metal layer of the lower electrode and the metal layer of the upper electrode at the intersection between the lower electrode and the upper electrode functions as a resistance change layer. By doing so, it is possible to provide a flexible and transparent resistance change memory while ensuring excellent electrical conductivity.
또한, 본 발명은 저항 변화층을 형성하는 별도의 공정이 요구되지 않으므로, 제조 공정을 단순화할 수 있고 제조 비용을 절감할 수 있다.In addition, the present invention does not require a separate process for forming the resistance change layer, which can simplify the manufacturing process and reduce the manufacturing cost.
또한, 본 발명은 OMO 구조를 갖는 다양한 투명 전극을 하부 전극과 상부 전극으로 활용할 수 있어 기술의 구현이 용이한 효과가 있다.In addition, the present invention can utilize various transparent electrodes having an OMO structure as the lower electrode and the upper electrode, there is an effect that the technology is easy to implement.
도 1 및 도 2는 본 발명의 제 1실시예에 따른 저항 변화 메모리를 설명하기 위한 도면.1 and 2 are diagrams for explaining a resistance change memory according to a first embodiment of the present invention.
도 3은 본 발명의 제 1실시예에 따른 저항 변화 메모리의 단면을 나타내는 도면.3 is a cross-sectional view of a resistance change memory according to the first embodiment of the present invention.
도 4는 본 발명의 제 1실시예에 따른 저항 변화 메모리에서 생성된 전도성 필라멘트를 설명하기 위한 도면.4 is a view for explaining a conductive filament generated in the resistance change memory according to the first embodiment of the present invention.
도 5 및 도 6은 본 발명의 제 2실시예에 따른 저항 변화 메모리를 설명하기 위한 도면.5 and 6 are diagrams for explaining a resistance change memory according to a second embodiment of the present invention;
도 7은 본 발명의 제 2실시예에 따른 저항 변화 메모리의 단면을 나타내는 도면.7 is a cross-sectional view of a resistance change memory according to a second embodiment of the present invention.
도 8은 본 발명의 제 2실시예에 따른 저항 변화 메모리에서 생성된 전도성 필라멘트를 설명하기 위한 도면.8 is a view for explaining a conductive filament generated in the resistance change memory according to the second embodiment of the present invention.
도 9 및 도 10은 본 발명의 제 3실시예에 따른 저항 변화 메모리를 설명하기 위한 도면.9 and 10 are diagrams for describing a resistance change memory according to a third embodiment of the present invention.
도 11은 본 발명의 제 3실시예에 따른 저항 변화 메모리의 단면을 나타내는 도면.Fig. 11 shows a cross section of a resistance change memory according to the third embodiment of the present invention.
도 12는 본 발명의 제 3실시예에 따른 저항 변화 메모리에서 생성된 전도성 필라멘트를 설명하기 위한 도면.12 is a view for explaining a conductive filament generated in the resistance change memory according to the third embodiment of the present invention.
도 13은 본 발명의 제 1실시예에 따른 저항 변화 메모리의 제조방법을 설명하기 위한 도면.13 is a view for explaining a method of manufacturing a resistance change memory according to the first embodiment of the present invention;
도 14는 본 발명의 제 2실시예에 따른 저항 변화 메모리의 제조방법을 설명하기 위한 도면.14 is a view for explaining a method of manufacturing a resistance change memory according to the second embodiment of the present invention;
도 15는 본 발명의 제 3실시예에 따른 저항 변화 메모리의 제조방법을 설명하기 위한 도면.15 is a view for explaining a method of manufacturing a resistance change memory according to the third embodiment of the present invention;
하기의 설명에서 본 발명의 특정 상세들이 본 발명의 전반적인 이해를 제공하기 위해 나타나 있는데, 이들 특정 상세들 없이 또한 이들의 변형에 의해서도 본 발명이 용이하게 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진 자에게 자명할 것이다.In the following description specific details of the invention have been presented to provide a thorough understanding of the invention, and it is well known in the art that the invention may be readily practiced without these specific details and by modification thereof. It will be self-evident to those who have
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도 1 내지 도 15를 참조하여 상세히 설명하되, 본 발명에 따른 동작 및 작용을 이해하는데 필요한 부분을 중심으로 설명한다.Hereinafter, a preferred embodiment according to the present invention will be described in detail with reference to FIGS. 1 to 15, but it will be described based on the parts necessary to understand the operation and action according to the present invention.
도 1 및 도 2는 본 발명의 제 1실시예에 따른 저항 변화 메모리를 설명하기 위한 도면이고, 도 3은 본 발명의 제 1실시예에 따른 저항 변화 메모리의 단면을 나타내는 도면이며, 도 4는 본 발명의 제 1실시예에 따른 저항 변화 메모리에서 생성된 전도성 필라멘트를 설명하기 위한 도면이다.1 and 2 are views for explaining a resistance change memory according to a first embodiment of the present invention, Figure 3 is a view showing a cross section of the resistance change memory according to a first embodiment of the present invention, Figure 4 A diagram for describing a conductive filament generated in the resistance change memory according to the first embodiment of the present invention.
도 1 내지 도 4를 참조하면, 본 발명의 제 1실시예에 따른 저항 변화 메모리는, 기판(10) 상부에 적층되고 일정 간격으로 평행하게 배열된 복수의 열로 패터닝되어 형성된 하부 전극(110) 및 그 하부 전극(110)의 상부에 적층되고 하부 전극(110)과 교차하는 복수의 열로 패터닝되어 형성되는 상부 전극(120)을 포함하여 구성된다.1 to 4, the resistance change memory according to the first embodiment of the present invention includes a lower electrode 110 formed by patterning a plurality of rows stacked on the substrate 10 and arranged in parallel at a predetermined interval. And an upper electrode 120 stacked on the lower electrode 110 and patterned into a plurality of rows crossing the lower electrode 110.
즉, 본 발명의 제 1실시예에 따른 저항 변화 메모리는, 하부 전극(110)과 상부 전극(120)이 서로 직교하는 형태의 크로스바 어레이(cross bar array) 구조로 구현될 수 있다.That is, the resistance change memory according to the first embodiment of the present invention may be implemented in a cross bar array structure in which the lower electrode 110 and the upper electrode 120 are perpendicular to each other.
하부 전극(110)은 기판(10) 위에 산화물층(111), 금속층(112) 및 산화물층(113)이 순차적으로 적층되는 OMO(oxide-metal-oxide) 구조로 형성될 수 있다.The lower electrode 110 may be formed in an oxide-metal-oxide (OMO) structure in which the oxide layer 111, the metal layer 112, and the oxide layer 113 are sequentially stacked on the substrate 10.
하부 전극(110)의 금속층(112)은 금(Au), 은(Ag), 구리(Cu), 몰리브덴(Mo) 및 알루미늄(Al) 중 적어도 하나를 포함하는 전도성 금속 물질로서 나노미터 단위의 두께로 형성될 수 있고, 하부 전극(110)의 산화물층(111, 113)은 산화아연(ZnO), 산화타이타늄(TiO2), 삼산화텅스텐(WO3), 산화하프늄(HfO2), 산화알루미늄(Al2O3), 질화알루미늄(AlN), 산화몰리브덴(MoO3), 산화니켈(NiO), Mn-doped tin oxide(MTO), Zn doped tin oxide(ZTO), Ga doped ZnO(GZO), SnxOy, ZrxOy, CoxOy, CrxOy, VxOy, NbxOy ZnMgBeO, MgxOy, MgxNy, TixNy, InxNy, GaxNy, GaxOy, boron nitride(BN), NixNy, SixNy, Al doped ZnO(AZO), MgxZnyOx 및 CuxOy 중 적어도 하나를 포함하는 저항 변화 물질로 형성될 수 있다.The metal layer 112 of the lower electrode 110 is a conductive metal material including at least one of gold (Au), silver (Ag), copper (Cu), molybdenum (Mo), and aluminum (Al), and has a thickness in nanometers. The oxide layers 111 and 113 of the lower electrode 110 may include zinc oxide (ZnO), titanium oxide (TiO 2 ), tungsten trioxide (WO 3 ), hafnium oxide (HfO 2 ), and aluminum oxide ( Al 2 O 3 ), aluminum nitride (AlN), molybdenum oxide (MoO 3 ), nickel oxide (NiO), Mn-doped tin oxide (MTO), Zn doped tin oxide (ZTO), Ga doped ZnO (GZO), Sn x O y , Zr x O y , Co x O y , Cr x O y , V x O y , Nb x O y ZnMgBeO, Mg x O y , Mg x N y , Ti x N y , In x N y , of Ga x N y, Ga x O y, boron nitride (BN), Ni x N y, Si x N y, Al doped ZnO (AZO), Mg x Zn y O x , and Cu x O y containing at least one It can be formed of a resistance change material.
상부 전극(120)은 하부 전극(110)의 상부에 산화물층(121), 금속층(122) 및 산화물층(123)이 순차적으로 적층되는 OMO 구조로 형성되고, 상부 전극(120)의 금속층(122)은 전술한 전도성 금속 물질로 형성될 수 있으며, 상부 전극(120)에 형성되는 산화물층(121, 123)의 경우에도 전술한 저항 변화 물질로 형성될 수 있다.The upper electrode 120 is formed in an OMO structure in which the oxide layer 121, the metal layer 122, and the oxide layer 123 are sequentially stacked on the lower electrode 110, and the metal layer 122 of the upper electrode 120 is formed. ) May be formed of the above-described conductive metal material, and may also be formed of the above-described resistance change material in the case of the oxide layers 121 and 123 formed on the upper electrode 120.
그리고, 하부 전극(110)과 상부 전극(120) 간의 교차점(130)에 위치하는 상부 전극(120) 최하단의 산화물층(121)과 하부 전극(110) 최상단의 산화물층(113)은 서로 접촉하는 구조로 형성될 수 있다. 이때, 서로 접촉하는 산화물층(113, 121)은 동일한 저항 변화 물질로 형성됨이 바람직하다.In addition, the oxide layer 121 at the lowermost end of the upper electrode 120 and the oxide layer 113 at the uppermost end of the lower electrode 110 positioned at the intersection 130 between the lower electrode 110 and the upper electrode 120 are in contact with each other. It may be formed into a structure. In this case, the oxide layers 113 and 121 in contact with each other are preferably formed of the same resistance change material.
이러한, 하부 전극(110)과 상부 전극(120) 간의 교차점(130)은, 하부 전극(110)의 금속층(112), 하부 전극(110)의 산화물층(113)과 상부 전극(120)의 산화물층(121), 그리고, 상부 전극(120)의 금속층(122)이 순차적으로 적층되어 있는 구조를 형성하게 된다.The intersection point 130 between the lower electrode 110 and the upper electrode 120 is an oxide of the metal layer 112 of the lower electrode 110, the oxide layer 113 of the lower electrode 110, and the upper electrode 120. The layer 121 and the metal layer 122 of the upper electrode 120 are sequentially stacked.
이로 인해, 하부 전극(110)의 금속층(112)과 상부 전극(120)의 금속층(122) 사이에 위치하고 저항 변화 물질로 형성되어 있는 산화물층(113, 121)이 저항 변화층으로 기능하여, 상부 전극(120)과 하부 전극(110) 사이에 인가된 전압에 의해 국소적인 전도성 경로인 전도성 필라멘트(F)가 생성되어 그 저항 상태가 고저항 상태(High Resistance State, HRS)에서 저저항 상태(Low Resistance State, LRS)로 변화하는 SET 과정이 이루어질 수 있다.Accordingly, the oxide layers 113 and 121, which are formed between the metal layer 112 of the lower electrode 110 and the metal layer 122 of the upper electrode 120 and are formed of a resistance change material, function as a resistance change layer. The conductive filament F, which is a local conductive path, is generated by the voltage applied between the electrode 120 and the lower electrode 110, and the resistance state is low in the high resistance state (HRS). SET state changing to Resistance State, LRS) can be made.
또한, 저항 변화층으로 기능하는 산화물층(113, 121)에 리셋 펄스 전압이 인가되면, 고저항 상태로 다시 돌아가게 되는데, 이는, 전술한 전도성 필라멘트(F)가 소실됨을 뜻한다. 즉, 저항 변화층으로 기능하는 산화물층(113, 121)의 저항 상태에 따라‘1’과 ‘0’에 해당하는 1비트(bit) 정보를 저장할 수 있는 것이다.In addition, when a reset pulse voltage is applied to the oxide layers 113 and 121 serving as the resistance change layer, the reset pulse voltage is returned to the high resistance state, which means that the aforementioned conductive filament F is lost. That is, 1 bit information corresponding to '1' and '0' may be stored according to the resistance state of the oxide layers 113 and 121 serving as the resistance change layer.
따라서, 본 발명의 제 1실시예에 따른 저항 변화 메모리는 서로 직교하는 하부 전극(110)과 상부 전극(120)의 사이에 저항 변화층을 형성하는 별도의 공정을 수행하지 않더라도, 하부 전극(110)의 일부와 이에 접촉하는 상부 전극(120)의 일부가 저항 변화층으로 기능하는 구조를 제공함으로써, 제조 공정의 단순화를 가능하게 하고 제조 비용도 절감할 수 있다.Therefore, the resistance change memory according to the first embodiment of the present invention does not perform a separate process of forming a resistance change layer between the lower electrode 110 and the upper electrode 120 that are orthogonal to each other, but the lower electrode 110 does not perform a separate process. By providing a structure in which a part of) and a part of the upper electrode 120 in contact with it serve as a resistance change layer, it is possible to simplify the manufacturing process and reduce the manufacturing cost.
아울러, 본 발명의 제 1실시예에 따른 저항 변화 메모리는 OMO 구조의 하부 전극(110)과 상부 전극(120)이 적용됨으로써, 기존의 투명 전극인 ITO, IZO 및 GZO에 비해 전기전도도를 확보하기 용이하고 투명하면서 유연한 메모리 소자를 구현할 수 있는 것이다.In addition, the resistance change memory according to the first embodiment of the present invention is applied to the lower electrode 110 and the upper electrode 120 of the OMO structure, to ensure the electrical conductivity compared to the conventional transparent electrodes ITO, IZO and GZO Easy, transparent and flexible memory devices can be implemented.
한편, 소정의 열처리를 통해 하부 전극(110)과 상부 전극(120)의 투과도를 향상시키거나, 하부 전극(110)과 상부 전극(120)에 각각 형성되는 산화물층(111, 113, 121, 123)과 금속층(112, 122)의 두께를 조절하는 방식으로 투과도를 더 개선시킬 수도 있다.On the other hand, through the predetermined heat treatment to improve the transmittance of the lower electrode 110 and the upper electrode 120, or the oxide layer 111, 113, 121, 123 formed on the lower electrode 110 and the upper electrode 120, respectively ) And the transmittance may be further improved by adjusting the thicknesses of the metal layers 112 and 122.
또한, 하부 전극(110)과 상부 전극(120)에 형성되는 각각의 산화물층(111, 113, 121, 123)은, 하나의 층으로만 형성될 수 있는 것이 아니라, 적어도 두 개의 층으로 적층된 멀티 레이어 구조로 형성될 수도 있다.In addition, each of the oxide layers 111, 113, 121, and 123 formed on the lower electrode 110 and the upper electrode 120 may not be formed of only one layer, but may be stacked in at least two layers. It may be formed in a multi-layer structure.
이하에서는, 본 발명의 제 2실시예에 따른 저항 변화 메모리에 대해 설명한다.Hereinafter, the resistance change memory according to the second embodiment of the present invention will be described.
도 5 및 도 6은 본 발명의 제 2실시예에 따른 저항 변화 메모리를 설명하기 위한 도면이고, 도 7은 본 발명의 제 2실시예에 따른 저항 변화 메모리의 단면을 나타내는 도면이며, 도 8은 본 발명의 제 2실시예에 따른 저항 변화 메모리에서 생성된 전도성 필라멘트를 설명하기 위한 도면이다.5 and 6 are views for explaining a resistance change memory according to a second embodiment of the present invention, Figure 7 is a view showing a cross section of the resistance change memory according to a second embodiment of the present invention, Figure 8 A diagram for describing a conductive filament generated in a resistance change memory according to a second exemplary embodiment of the present invention.
도 5 내지 도 8을 참조하면, 본 발명의 제 2실시예에 따른 저항 변화 메모리는, 기판(10) 상부에 적층되고 일정 간격으로 평행하게 배열된 복수의 열로 패터닝되어 형성된 하부 전극(210) 및 그 하부 전극(210)의 상부에 적층되고 하부 전극(210)과 교차하는 복수의 열로 패터닝되어 형성되는 상부 전극(220)을 포함하여 구성된다.5 to 8, a resistance change memory according to a second embodiment of the present invention includes a lower electrode 210 formed by patterning a plurality of rows stacked on top of the substrate 10 and arranged in parallel at regular intervals; And an upper electrode 220 stacked on the lower electrode 210 and patterned into a plurality of rows crossing the lower electrode 210.
즉, 본 발명의 제 2실시예에 따른 저항 변화 메모리의 경우에도, 하부 전극(110)과 상부 전극(120)이 서로 직교하는 형태의 크로스바 어레이 구조로 구현된다는 점에서, 전술한 본 발명의 제 1실시예에 따른 저항 변화 메모리와 유사한 점이 있으나, 하부 전극(210)에 1개의 산화물층(211)이 형성되고 상부 전극(220)에는 2개의 산화물층(221, 223)이 형성된다는 점에서 그 차이가 있을 수 있다.That is, even in the resistance change memory according to the second embodiment of the present invention, since the lower electrode 110 and the upper electrode 120 are implemented in a crossbar array structure having a shape orthogonal to each other, the first embodiment of the present invention described above. Although similar to the resistance change memory according to the exemplary embodiment, one oxide layer 211 is formed on the lower electrode 210 and two oxide layers 221 and 223 are formed on the upper electrode 220. There may be differences.
하부 전극(210)은 기판(10) 위에 산화물층(211) 및 금속층(212)이 순차적으로 적층되는 구조로 형성될 수 있다.The lower electrode 210 may be formed in a structure in which the oxide layer 211 and the metal layer 212 are sequentially stacked on the substrate 10.
아울러, 하부 전극(210)의 금속층(212)은 금(Au), 은(Ag), 구리(Cu), 몰리브덴(Mo) 및 알루미늄(Al) 중 적어도 하나를 포함하는 전도성 금속 물질로서 나노미터 단위의 두께로 형성될 수 있고, 하부 전극(210)의 산화물층(211)은 산화아연(ZnO), 산화타이타늄(TiO2), 삼산화텅스텐(WO3), 산화하프늄(HfO2), 산화알루미늄(Al2O3), 질화알루미늄(AlN), 산화몰리브덴(MoO3), 산화니켈(NiO), Mn-doped tin oxide(MTO), Zn doped tin oxide(ZTO), Ga doped ZnO(GZO), SnxOy, ZrxOy, CoxOy, CrxOy, VxOy, NbxOy ZnMgBeO, MgxOy, MgxNy, TixNy, InxNy, GaxNy, GaxOy, boron nitride(BN), NixNy, SixNy, Al doped ZnO(AZO), MgxZnyOx 및 CuxOy 중 적어도 하나를 포함하는 저항 변화 물질로 형성될 수 있다.In addition, the metal layer 212 of the lower electrode 210 is a conductive metal material including at least one of gold (Au), silver (Ag), copper (Cu), molybdenum (Mo), and aluminum (Al) as a nanometer unit. The oxide layer 211 of the lower electrode 210 may be formed of zinc oxide (ZnO), titanium oxide (TiO 2 ), tungsten trioxide (WO 3 ), hafnium oxide (HfO 2 ), or aluminum oxide ( Al 2 O 3 ), aluminum nitride (AlN), molybdenum oxide (MoO 3 ), nickel oxide (NiO), Mn-doped tin oxide (MTO), Zn doped tin oxide (ZTO), Ga doped ZnO (GZO), Sn x O y, Zr x O y , Co x O y, Cr x O y, V x O y, Nb x O y ZnMgBeO, Mg x O y, Mg x N y, Ti x N y, In x N y, At least one of Ga x N y , Ga x O y , boron nitride (BN), Ni x N y , Si x N y , Al doped ZnO (AZO), Mg x Zn y O x and Cu x O y It can be formed of a resistance change material.
상부 전극(220)은 하부 전극(210)의 상부에 산화물층(221), 금속층(222) 및 산화물층(223)이 순차적으로 적층되는 OMO 구조로 형성되고, 상부 전극(220)의 금속층(222)은 전술한 전도성 금속 물질로 형성될 수 있으며, 상부 전극(220)의 산화물층(221, 223)의 경우에도 전술한 저항 변화 물질로 형성될 수 있다.The upper electrode 220 is formed in an OMO structure in which the oxide layer 221, the metal layer 222, and the oxide layer 223 are sequentially stacked on the lower electrode 210, and the metal layer 222 of the upper electrode 220. ) May be formed of the above-described conductive metal material, and in the case of the oxide layers 221 and 223 of the upper electrode 220, may be formed of the above-described resistance change material.
따라서, 하부 전극(210)과 상부 전극(220) 간의 교차점(230)은, 하부 전극(210)의 금속층(212), 상부 전극(220)의 산화물층(221) 및 상부 전극(220)의 금속층(222)이 순차적으로 적층되어 있는 구조를 형성하게 된다.Accordingly, the intersection point 230 between the lower electrode 210 and the upper electrode 220 is a metal layer 212 of the lower electrode 210, an oxide layer 221 of the upper electrode 220, and a metal layer of the upper electrode 220. It is to form a structure in which 222 is stacked sequentially.
이로 인해, 하부 전극(210)의 금속층(212)과 상부 전극(220)의 금속층(222) 사이에 위치하고 저항 변화 물질로 형성되어 있는 산화물층(221)이 저항 변화층으로 기능하여, 상부 전극(220)과 하부 전극(210) 사이에 인가된 전압에 의해 국소적인 전도성 경로인 전도성 필라멘트(F)가 생성되어 저저항 상태(Low Resistance State, LRS)로 변화하는 SET 과정이 이루어지거나, 리셋 펄스 전압이 인가되면 그 저항 상태가 저저항 상태에서 고저항 상태(High Resistance State, HRS)로 돌아가면서 전도성 필라멘트(F)가 소실되는 리셋 과정이 이루어질 수 있다.As a result, the oxide layer 221, which is located between the metal layer 212 of the lower electrode 210 and the metal layer 222 of the upper electrode 220 and is formed of a resistance change material, functions as a resistance change layer, thereby forming an upper electrode ( The conductive process filament F, which is a local conductive path, is generated by the voltage applied between the 220 and the lower electrode 210, and a SET process of changing to a low resistance state (LRS) is performed, or a reset pulse voltage When the resistance state is applied, a reset process may be performed in which the conductive filament F is lost while the resistance state returns from the low resistance state to the high resistance state (HRS).
즉, 저항 변화층으로 기능하는 산화물층(221)의 저항 상태에 따라‘1’과 ‘0’에 해당하는 1비트(bit) 정보를 저장할 수 있는 것이다.That is, 1 bit information corresponding to '1' and '0' may be stored according to the resistance state of the oxide layer 221 serving as the resistance change layer.
따라서, 본 발명의 제 2실시예에 따른 저항 변화 메모리의 경우에도 별도의 저항 변화층을 형성하는 공정이 요구되지 않으므로, 기존의 투명 전극인 ITO, IZO 및 GZO에 비해 전기전도도를 확보하기 용이하고 투명하면서 유연한 메모리 소자를 구현하면서, 제조 공정의 단순화 및 제조 비용의 절감을 가능하게 한다.Therefore, even in the case of the resistance change memory according to the second embodiment of the present invention, a process for forming a separate resistance change layer is not required, and thus it is easier to secure electrical conductivity than conventional transparent electrodes ITO, IZO, and GZO. The implementation of transparent and flexible memory devices allows for a simplified manufacturing process and reduced manufacturing costs.
이하에서는, 본 발명의 제 3실시예에 따른 저항 변화 메모리에 대해 설명한다.Hereinafter, the resistance change memory according to the third embodiment of the present invention will be described.
도 9 및 도 10은 본 발명의 제 3실시예에 따른 저항 변화 메모리를 설명하기 위한 도면이고, 도 11은 본 발명의 제 3실시예에 따른 저항 변화 메모리의 단면을 나타내는 도면이며, 도 12는 본 발명의 제 3실시예에 따른 저항 변화 메모리에서 생성된 전도성 필라멘트를 설명하기 위한 도면이다.9 and 10 are views for explaining a resistance change memory according to a third embodiment of the present invention, FIG. 11 is a view showing a cross section of the resistance change memory according to a third embodiment of the present invention, and FIG. A diagram for describing a conductive filament generated in a resistance change memory according to a third exemplary embodiment of the present invention.
도 9 내지 도 12를 참조하면, 본 발명의 제 3실시예에 따른 저항 변화 메모리는, 기판(10) 상부에 적층되고 일정 간격으로 평행하게 배열된 복수의 열로 패터닝되어 형성된 하부 전극(310) 및 그 하부 전극(310)의 상부에 적층되고 하부 전극(310)과 교차하는 복수의 열로 패터닝되어 형성되는 상부 전극(320)을 포함하여 구성된다.9 to 12, a resistance change memory according to a third embodiment of the present invention includes a lower electrode 310 formed by patterning a plurality of rows stacked on the substrate 10 and arranged in parallel at a predetermined interval. And an upper electrode 320 stacked on the lower electrode 310 and patterned into a plurality of rows that intersect the lower electrode 310.
즉, 본 발명의 제 3실시예에 따른 저항 변화 메모리의 경우에도, 하부 전극(310)과 상부 전극(320)이 서로 직교하는 형태의 크로스바 어레이 구조로 구현될 수 있다. 다만, 본 발명의 제 3실시예에 따른 저항 변화 메모리는, 하부 전극(310)에서 2개의 산화물층(311, 313)이 형성되고, 상부 전극(320)에는 1개의 산화물층(322)이 형성되게 된다.That is, even in the resistance change memory according to the third exemplary embodiment of the present invention, the lower electrode 310 and the upper electrode 320 may be implemented in a crossbar array structure in which they cross at right angles. However, in the resistance change memory according to the third embodiment of the present invention, two oxide layers 311 and 313 are formed at the lower electrode 310, and one oxide layer 322 is formed at the upper electrode 320. Will be.
즉, 하부 전극(310)은 기판(10) 위에 산화물층(311), 금속층(312) 및 산화물층(313)이 순차적으로 적층되는 OMO 구조로 형성되는 반면에, 상부 전극(320)은 하부 전극(310)의 상부에 금속층(321) 및 산화물층(322)이 순차적으로 적층된 구조로 형성되게 된다.That is, the lower electrode 310 is formed of an OMO structure in which the oxide layer 311, the metal layer 312, and the oxide layer 313 are sequentially stacked on the substrate 10, whereas the upper electrode 320 is the lower electrode. The metal layer 321 and the oxide layer 322 are sequentially stacked on the 310.
아울러, 하부 전극(310)과 상부 전극(320)의 금속층(312, 321)은 금(Au), 은(Ag), 구리(Cu), 몰리브덴(Mo) 및 알루미늄(Al) 중 적어도 하나를 포함하는 전도성 금속 물질로서 나노미터 단위의 두께로 형성될 수 있고, 하부 전극(310)과 상부 전극(320)의 산화물층(311, 313, 322)은 산화아연(ZnO), 산화타이타늄(TiO2), 삼산화텅스텐(WO3), 산화하프늄(HfO2), 산화알루미늄(Al2O3), 질화알루미늄(AlN), 산화몰리브덴(MoO3), 산화니켈(NiO), Mn-doped tin oxide(MTO), Zn doped tin oxide(ZTO), Ga doped ZnO(GZO), SnxOy, ZrxOy, CoxOy, CrxOy, VxOy, NbxOy ZnMgBeO, MgxOy, MgxNy, TixNy, InxNy, GaxNy, GaxOy, boron nitride(BN), NixNy, SixNy, Al doped ZnO(AZO), MgxZnyOx 및 CuxOy 중 적어도 하나를 포함하는 저항 변화 물질로 형성될 수 있다.In addition, the metal layers 312 and 321 of the lower electrode 310 and the upper electrode 320 include at least one of gold (Au), silver (Ag), copper (Cu), molybdenum (Mo), and aluminum (Al). The conductive metal material may be formed in a thickness of nanometers, and the oxide layers 311, 313, and 322 of the lower electrode 310 and the upper electrode 320 may be formed of zinc oxide (ZnO) or titanium oxide (TiO 2 ). , Tungsten trioxide (WO 3 ), hafnium oxide (HfO 2 ), aluminum oxide (Al 2 O 3 ), aluminum nitride (AlN), molybdenum oxide (MoO 3 ), nickel oxide (NiO), Mn-doped tin oxide (MTO ), Zn doped tin oxide (ZTO), Ga doped ZnO (GZO), Sn x O y , Zr x O y , Co x O y , Cr x O y , V x O y , Nb x O y ZnMgBeO, Mg x O y , Mg x N y , Ti x N y , In x N y , Ga x N y , Ga x O y , boron nitride (BN), Ni x N y , Si x N y , Al doped ZnO (AZO) , Mg x Zn y O x and Cu x O y may be formed of a resistance change material including at least one.
한편, 본 발명의 제 3실시예에 따른 저항 변화 메모리의 경우에도, 하부 전극(310)과 상부 전극(320) 간의 교차점(330)에서 하부 전극(310)의 금속층(312), 하부 전극(310)의 산화물층(313) 및 상부 전극(320)의 금속층(321)이 순차적으로 적층되는 구조가 형성될 수 있다.Meanwhile, even in the resistance change memory according to the third embodiment of the present invention, the metal layer 312 and the lower electrode 310 of the lower electrode 310 at the intersection point 330 between the lower electrode 310 and the upper electrode 320. The oxide layer 313 and the metal layer 321 of the upper electrode 320 may be sequentially stacked.
따라서, 하부 전극(310)의 금속층(312)과 상부 전극(320)의 금속층(321) 사이에 위치하고 저항 변화 물질로 형성되어 있는 산화물층(313)이 저항 변화층으로 기능하면서, 상부 전극(320)과 하부 전극(310) 사이에 인가된 전압에 의해 전도성 필라멘트(F)가 생성되어 그 저항 상태가 고저항 상태(High Resistance State, HRS)에서 저저항 상태(Low Resistance State, LRS)로 변화하는 SET 과정과, 리셋 펄스 전압에 의해 그 저항 상태가 저저항 상태에서 고저항 상태로 돌아가면서 전도성 필라멘트(F)가 소실되는 리셋 과정이 이루어질 수 있으며, 저항 변화층으로 기능하는 산화물층(313)의 저항 상태에 따라‘1’과 ‘0’에 해당하는 1비트(bit) 정보를 저장할 수 있게 된다.Accordingly, the oxide layer 313 located between the metal layer 312 of the lower electrode 310 and the metal layer 321 of the upper electrode 320 and formed of a resistance change material functions as a resistance change layer, and thus the upper electrode 320. ) And the conductive filament F is generated by the voltage applied between the lower electrode 310 and the resistance state is changed from a high resistance state (HRS) to a low resistance state (LRS). The reset process may be performed by the SET process and a reset pulse voltage, whereby the resistance state is changed from the low resistance state to the high resistance state, and the conductive filament F is lost. According to the resistance state, one bit information corresponding to '1' and '0' can be stored.
따라서, 본 발명의 제 3실시예에 따른 저항 변화 메모리의 경우에도, 기존의 투명 전극인 ITO, IZO 및 GZO에 비해 전기전도도를 확보하기 용이하고 투명하면서 유연한 메모리 소자를 구현하는 동시에, 별도의 저항 변화층을 형성하는 공정이 요구되지 않아 제조 공정의 단순화 및 제조 비용의 절감을 가능하게 한다.Therefore, even in the resistance change memory according to the third embodiment of the present invention, it is easy to ensure the electrical conductivity compared to the conventional transparent electrodes ITO, IZO and GZO, while implementing a transparent and flexible memory device, and at the same time A process for forming the change layer is not required, which simplifies the manufacturing process and reduces the manufacturing cost.
도 13은 본 발명의 제 1실시예에 따른 저항 변화 메모리의 제조방법을 설명하기 위한 도면이다.13 is a view for explaining a method of manufacturing a resistance change memory according to the first embodiment of the present invention.
도 13을 참조하여 설명하면, 먼저, 저항 변화 메모리를 형성할 기판(10)을 준비한다(도 13의 (a)).Referring to FIG. 13, first, a substrate 10 on which a resistance change memory is to be prepared is prepared (FIG. 13A).
다음으로, 그 기판(10) 상부에 복수 개의 열이 평행하게 배열된 소정의 패턴으로 산화물층(111)을 패터닝하고 그 위에 동일한 패턴으로 금속층(112)을 패터닝한 후 다시 동일한 패턴으로 산화물층(113)을 패터닝하여 하부 전극(110)을 형성하게 된다(도 13의 (b)).Next, the oxide layer 111 is patterned in a predetermined pattern in which a plurality of columns are arranged in parallel on the substrate 10, and then the metal layer 112 is patterned in the same pattern thereon, and again the oxide layer ( The lower electrode 110 is formed by patterning 113 (FIG. 13B).
그 다음에는, 하부 전극(110)의 상부에 그 하부 전극(110)과 교차하는 복수 개의 열이 평행하게 배열된 패턴으로 산화물층(121)을 패터닝하고 그 위에 동일한 패턴으로 금속층(122)을 패터닝한 후 다시 동일한 패턴으로 산화물층(123)을 패터닝하여 상부 전극(120)을 형성하게 된다(도 13의 (c)).Next, the oxide layer 121 is patterned in a pattern in which a plurality of columns crossing the lower electrode 110 are arranged in parallel on the upper portion of the lower electrode 110, and the metal layer 122 is patterned in the same pattern thereon. After that, the oxide layer 123 is patterned again in the same pattern to form the upper electrode 120 (FIG. 13C).
이때, 하부 전극(110)과 상부 전극(120)의 금속층(112, 122)은 금(Au), 은(Ag), 구리(Cu), 몰리브덴(Mo) 및 알루미늄(Al) 중 적어도 하나를 포함하는 전도성 금속 물질로 형성될 수 있고, 하부 전극(110)과 상부 전극(120)의 산화물층은, 산화아연(ZnO), 산화타이타늄(TiO2), 삼산화텅스텐(WO3), 산화하프늄(HfO2), 산화알루미늄(Al2O3), 질화알루미늄(AlN), 산화몰리브덴(MoO3), 산화니켈(NiO), Mn-doped tin oxide(MTO), Zn doped tin oxide(ZTO), Ga doped ZnO(GZO), SnxOy, ZrxOy, CoxOy, CrxOy, VxOy, NbxOy ZnMgBeO, MgxOy, MgxNy, TixNy, InxNy, GaxNy, GaxOy, boron nitride(BN), NixNy, SixNy, Al doped ZnO(AZO), MgxZnyOx 및 CuxOy 중 적어도 하나를 포함하는 저항 변화 물질로 형성될 수 있다.In this case, the metal layers 112 and 122 of the lower electrode 110 and the upper electrode 120 include at least one of gold (Au), silver (Ag), copper (Cu), molybdenum (Mo), and aluminum (Al). The oxide layers of the lower electrode 110 and the upper electrode 120 may be formed of zinc oxide (ZnO), titanium oxide (TiO 2 ), tungsten trioxide (WO 3 ), or hafnium oxide (HfO). 2 ), aluminum oxide (Al 2 O 3 ), aluminum nitride (AlN), molybdenum oxide (MoO 3 ), nickel oxide (NiO), Mn-doped tin oxide (MTO), Zn doped tin oxide (ZTO), Ga doped ZnO (GZO), Sn x O y , Zr x O y , Co x O y , Cr x O y , V x O y , Nb x O y ZnMgBeO, Mg x O y , Mg x N y , Ti x N y , In x N y , Ga x N y , Ga x O y , boron nitride (BN), Ni x N y , Si x N y , Al doped ZnO (AZO), Mg x Zn y O x and Cu x O y It may be formed of a resistance change material including at least one of.
그리고, 하부 전극(110)과 상부 전극(120)은 서로 직교하는 형태의 크로스바 어레이(cross bar array) 구조를 이루며, 하부 전극(110)과 상부 전극(120) 간의 교차점에는 하부 전극(110)의 금속층(112), 하부 전극(110)의 산화물층(113)과 상부 전극(120)의 산화물층(121), 그리고, 상부 전극(120)의 금속층(122)이 순차적으로 적층된 구조가 형성된다.In addition, the lower electrode 110 and the upper electrode 120 form a cross bar array structure having a shape orthogonal to each other, and at the intersection between the lower electrode 110 and the upper electrode 120, the lower electrode 110 is formed. A structure is formed in which the metal layer 112, the oxide layer 113 of the lower electrode 110, the oxide layer 121 of the upper electrode 120, and the metal layer 122 of the upper electrode 120 are sequentially stacked. .
따라서, 하부 전극(110)과 상부 전극(120) 간의 교차점에서, 하부 전극(110)의 금속층(112)과 상부 전극(120)의 금속층(122) 사이에 위치한 산화물층(113, 121)이 저항 변화층으로 기능하여, 상부 전극(120)과 하부 전극(110) 사이에 인가된 전압에 의해 전도성 필라멘트가 생성되어 그 저항 상태가 고저항 상태(High Resistance State, HRS)에서 저저항 상태(Low Resistance State, LRS)로 변화하는 SET 과정과, 리셋 펄스 전압에 의해 그 저항 상태가 저저항 상태에서 고저항 상태로 돌아가면서 전도성 필라멘트(F)가 소실되는 리셋 과정이 이루어질 수 있다.Therefore, at the intersection between the lower electrode 110 and the upper electrode 120, the oxide layers 113 and 121 positioned between the metal layer 112 of the lower electrode 110 and the metal layer 122 of the upper electrode 120 are resisted. By acting as a change layer, conductive filaments are generated by the voltage applied between the upper electrode 120 and the lower electrode 110 so that the resistance state is low resistance state in the high resistance state (HRS). And a reset process in which the conductive filament F is lost as the resistance state is changed from the low resistance state to the high resistance state by the reset pulse voltage.
즉, 하부 전극(110)과 상부 전극(120) 간의 교차점에 위치하여 저항 변화층으로 기능하는 산화물층(113, 121)의 저항 상태에 따라‘1’과 ‘0’에 해당하는 1비트(bit) 정보를 저장할 수 있는 저항 변화 메모리를 제조할 수 있다.That is, 1 bit corresponding to '1' and '0' depending on the resistance state of the oxide layers 113 and 121 positioned at the intersection between the lower electrode 110 and the upper electrode 120 to function as a resistance change layer. A resistance change memory capable of storing information can be manufactured.
이하에서는, 본 발명의 제 2실시예에 따른 저항 변화 메모리의 제조방법에 대해 설명한다.Hereinafter, a method of manufacturing a resistance change memory according to a second embodiment of the present invention will be described.
도 14는 본 발명의 제 2실시예에 따른 저항 변화 메모리의 제조방법을 설명하기 위한 도면이다.14 is a view for explaining a method of manufacturing a resistance change memory according to a second embodiment of the present invention.
도 14를 참조하면, 먼저, 저항 변화 메모리를 형성할 기판(10)을 준비한다(도 14의 (a)).Referring to FIG. 14, first, a substrate 10 on which a resistance change memory is to be prepared is prepared (FIG. 14A).
다음으로, 그 기판(10) 상부에 복수 개의 열이 평행하게 배열된 소정의 패턴으로 산화물층(211)을 패터닝하고 그 위에 동일한 패턴으로 금속층(212)을 패터닝하여 하부 전극(110)을 형성한다(도 14의 (b)).Next, the oxide layer 211 is patterned in a predetermined pattern in which a plurality of columns are arranged in parallel on the substrate 10, and the metal layer 212 is patterned on the substrate 10 to form the lower electrode 110. (FIG. 14B).
그 다음에는, 하부 전극(210)의 상부에 그 하부 전극(210)과 교차하는 복수 개의 열이 평행하게 배열된 패턴으로 산화물층(221)을 패터닝하고 그 위에 동일한 패턴으로 금속층(222)을 패터닝한 후 다시 동일한 패턴으로 산화물층(223)을 패터닝하여 상부 전극(220)을 형성할 수 있다(도 14의 (c)).Next, the oxide layer 221 is patterned in a pattern in which a plurality of columns crossing the lower electrode 210 are arranged in parallel on the upper portion of the lower electrode 210, and the metal layer 222 is patterned in the same pattern thereon. Afterwards, the oxide layer 223 may be patterned again in the same pattern to form the upper electrode 220 (FIG. 14C).
한편, 본 발명의 제 2실시예에 따른 저항 변화 메모리의 제조방법의 경우에도, 전술한 본 발명의 제 1실시예에 따른 저항 변화 메모리의 제조방법에서와 동일한 전도성 금속 물질로 하부 전극(210)의 금속층(212)과 상부 전극(220)의 금속층(222)을 형성할 수 있고, 전술한 저항변화 물질로 하부 전극(210)의 산화물층(211)과 상부 전극의 산화물층(221, 223)을 형성할 수 있다.Meanwhile, even in the method of manufacturing the resistance change memory according to the second embodiment of the present invention, the lower electrode 210 is made of the same conductive metal material as in the method of manufacturing the resistance change memory according to the first embodiment of the present invention. The metal layer 212 and the metal layer 222 of the upper electrode 220 may be formed, and the oxide layer 211 of the lower electrode 210 and the oxide layers 221 and 223 of the upper electrode may be formed of the resistance change material described above. Can be formed.
아울러, 본 발명의 제 2실시예에 따른 저항 변화 메모리의 제조방법의 경우에도, 전술한 본 발명의 제 1실시예에 따른 저항 변화 메모리의 제조방법에서와 동일하게, 하부 전극(210)과 상부 전극(220) 간의 교차점에서 하부 전극(210)의 금속층(212)과 상부 전극(220)의 금속층(222) 사이에 위치한 산화물층(221)이 저항 변화층으로 기능하여, 상부 전극(220)과 하부 전극(210) 사이에 인가된 전압에 의해 전도성 필라멘트가 생성되어 그 저항 상태가 고저항 상태(High Resistance State, HRS)에서 저저항 상태(Low Resistance State, LRS)로 변화하는 SET 과정과, 리셋 펄스 전압에 의해 그 저항 상태가 저저항 상태에서 고저항 상태로 돌아가면서 전도성 필라멘트(F)가 소실되는 리셋 과정이 이루어질 수 있다.In addition, also in the method of manufacturing the resistance change memory according to the second embodiment of the present invention, the lower electrode 210 and the upper portion, as in the manufacturing method of the resistance change memory according to the first embodiment described above The oxide layer 221 located between the metal layer 212 of the lower electrode 210 and the metal layer 222 of the upper electrode 220 at the intersection point between the electrodes 220 functions as a resistance change layer, so that the upper electrode 220 and A SET process in which conductive filaments are generated by a voltage applied between the lower electrodes 210 and the resistance state is changed from a high resistance state (HRS) to a low resistance state (LRS), and reset The reset process may be performed in which the conductive filament F is lost as the resistance state returns from the low resistance state to the high resistance state by the pulse voltage.
따라서, 하부 전극(210)과 상부 전극(220) 간의 교차점에 위치하여 저항 변화층으로 기능하는 산화물층(221)의 저항 상태에 따라‘1’과 ‘0’에 해당하는 1비트(bit) 정보를 저장할 수 있는 저항 변화 메모리를 제조할 수 있다.Accordingly, 1 bit information corresponding to '1' and '0' is located according to the resistance state of the oxide layer 221 located at the intersection between the lower electrode 210 and the upper electrode 220 and serving as a resistance change layer. It is possible to manufacture a resistance change memory capable of storing a.
이하에서는, 본 발명의 제 3실시예에 따른 저항 변화 메모리의 제조방법에 대해 설명한다.Hereinafter, a method of manufacturing a resistance change memory according to a third embodiment of the present invention will be described.
도 15는 본 발명의 제 3실시예에 따른 저항 변화 메모리의 제조방법을 설명하기 위한 도면이다.15 is a view for explaining a method of manufacturing a resistance change memory according to a third embodiment of the present invention.
도 15를 참조하면, 먼저, 저항 변화 메모리를 형성할 기판(10)을 준비한다(도 15의 (a)).Referring to FIG. 15, first, a substrate 10 on which a resistance change memory is to be prepared is prepared (FIG. 15A).
그 다음, 그 기판(10) 상부에 복수 개의 열이 평행하게 배열된 소정의 패턴으로 산화물층(311)을 패터닝하고 그 위에 동일한 패턴으로 금속층(312)을 패터닝한 후 다시 동일한 패턴으로 산화물층(313)을 패터닝하여 하부 전극(310)을 형성하게 된다(도 15의 (b)).Next, the oxide layer 311 is patterned in a predetermined pattern in which a plurality of columns are arranged in parallel on the substrate 10, and the metal layer 312 is patterned in the same pattern thereon, and again the oxide layer ( 313 is patterned to form the lower electrode 310 (FIG. 15B).
다음에는, 하부 전극(310)의 상부에 그 하부 전극(310)과 교차하는 복수 개의 열이 평행하게 배열된 패턴으로 금속층(321)을 패터닝한 후, 그 위에 동일한 패턴으로 산화물층(322)을 패터닝하여 상부 전극(320)을 형성하게 된다(도 15의 (c)).Next, the metal layer 321 is patterned in a pattern in which a plurality of columns crossing the lower electrode 310 are arranged in parallel on the upper portion of the lower electrode 310, and then the oxide layer 322 is formed in the same pattern thereon. By patterning, the upper electrode 320 is formed (FIG. 15C).
즉, 본 발명의 제 3실시예에 따른 저항 변화 메모리의 제조방법은, 하부 전극(310)의 형성 시 산화물층(311, 313)을 패너닝하는 공정이 2회 수행되고, 상부 전극(320)의 형성 시 산화물층(322)을 패터닝하는 공정이 1회 수행된다.That is, in the method of manufacturing the resistance change memory according to the third embodiment of the present invention, the process of panning the oxide layers 311 and 313 when the lower electrode 310 is formed is performed twice, and the upper electrode 320 is performed. The patterning of the oxide layer 322 is performed once in the formation of.
한편, 본 발명의 제 3실시예에 따른 저항 변화 메모리의 제조방법의 경우에도, 전술한 본 발명의 제 1실시예에 따른 저항 변화 메모리의 제조방법에서 언급된 전도성 금속 물질로 하부 전극(310)의 금속층(312)과 상부 전극(320)의 금속층(321)을 형성할 수 있고, 전술한 본 발명의 제 1실시예에 따른 저항 변화 메모리의 제조방법에서 언급된 저항변화 물질로 하부 전극(310)의 산화물층(311, 313)과 상부 전극의 산화물층(322)을 형성할 수 있으므로, 이에 대한 중복되는 설명은 생략하고자 한다.Meanwhile, even in the method of manufacturing the resistance change memory according to the third embodiment of the present invention, the lower electrode 310 is made of the conductive metal material mentioned in the method of manufacturing the resistance change memory according to the first embodiment of the present invention. The metal layer 312 and the metal layer 321 of the upper electrode 320 may be formed, and the lower electrode 310 as the resistance change material mentioned in the method of manufacturing the resistance change memory according to the first embodiment of the present invention described above. Oxide layers 311 and 313 and an oxide layer 322 of the upper electrode may be formed, and thus redundant description thereof will be omitted.
아울러, 본 발명의 제 3실시예에 따른 저항 변화 메모리의 제조방법을 통해 제조된 저항 변화 메모리는, 하부 전극(310)과 상부 전극(320) 간의 교차점에서 하부 전극(310)의 금속층(312)과 상부 전극(320)의 금속층(321) 사이에 위치한 산화물층(313)이 저항 변화층으로 기능하여, 상부 전극(320)과 하부 전극(310) 사이에 인가된 전압에 의해 전도성 필라멘트가 생성되어 그 저항 상태가 고저항 상태(High Resistance State, HRS)에서 저저항 상태(Low Resistance State, LRS)로 변화하는 SET 과정과, 리셋 펄스 전압에 의해 그 저항 상태가 저저항 상태에서 고저항 상태로 돌아가면서 전도성 필라멘트(F)가 소실되는 리셋 과정이 이루어질 수 있고, 저항 변화층으로 기능하는 산화물층(313)의 저항 상태에 따라‘1’과 ‘0’에 해당하는 1비트(bit) 정보를 저장할 수 있다.In addition, the resistance change memory manufactured by the method of manufacturing the resistance change memory according to the third embodiment of the present invention, the metal layer 312 of the lower electrode 310 at the intersection between the lower electrode 310 and the upper electrode 320. And an oxide layer 313 positioned between the metal layer 321 of the upper electrode 320 serves as a resistance change layer, and conductive filaments are generated by a voltage applied between the upper electrode 320 and the lower electrode 310. The process of changing the resistance state from the high resistance state (HRS) to the low resistance state (LRS) and the reset pulse voltage return the resistance state from the low resistance state to the high resistance state. A reset process in which conductive filaments F are lost may be performed, and 1 bit information corresponding to '1' and '0' may be stored according to the resistance state of the oxide layer 313 serving as a resistance change layer. Can be.
이상에서는 본 발명의 바람직한 실시예를 예시적으로 설명하였으나, 본 발명의 범위는 이와 같은 특정 실시예에만 한정되는 것은 아니며, 특허청구범위에 기재된 범주 내에서 적절하게 변경 가능한 것이다.Although the preferred embodiments of the present invention have been described above by way of example, the scope of the present invention is not limited to these specific embodiments, and may be appropriately changed within the scope described in the claims.
본 발명은 투명하고 유연한 저항 변화 메모리를 제조하는 용도로 사용될 수 있다.The present invention can be used to fabricate transparent and flexible resistance change memories.

Claims (21)

  1. 기판 상부에 적층되고, 산화물층, 금속층 및 산화물층이 순차적으로 적층되는 구조로 형성된 하부 전극; 및A lower electrode formed on the substrate and having a structure in which an oxide layer, a metal layer, and an oxide layer are sequentially stacked; And
    상기 하부 전극과 교차하는 형태로 그 상부에 적층되고, 산화물층, 금속층 및 산화물층이 순차적으로 적층되는 구조로 형성된 상부 전극;을 포함하고,And an upper electrode stacked on the upper electrode so as to intersect the lower electrode, and formed of a structure in which an oxide layer, a metal layer, and an oxide layer are sequentially stacked.
    상기 하부 전극과 상기 상부 전극 간의 교차점에서,At the intersection between the lower electrode and the upper electrode,
    상기 하부 전극의 금속층과 상기 상부 전극의 금속층 사이에 위치한 산화물층이 저항 변화층으로 기능하는 것을 특징으로 하는 저항 변화 메모리.And an oxide layer located between the metal layer of the lower electrode and the metal layer of the upper electrode serves as a resistance change layer.
  2. 제 1항에 있어서,The method of claim 1,
    상기 저항 변화층은,The resistance change layer,
    상기 상부 전극의 금속층과 상기 하부 전극의 금속층 사이에 인가된 전압에 의해, 상기 저항 변화층 내부에 전도성 필라멘트가 생성되거나 소실되는 것을 특징으로 하는 저항 변화 메모리.And a conductive filament is generated or lost inside the resistance change layer by a voltage applied between the metal layer of the upper electrode and the metal layer of the lower electrode.
  3. 제 2항에 있어서,The method of claim 2,
    상기 하부 전극은, The lower electrode,
    소정 간격으로 평행하게 배열된 복수의 열로 패터닝되고,Patterned into a plurality of rows arranged in parallel at a predetermined interval,
    상기 상부 전극은,The upper electrode,
    상기 하부 전극과 직교하는 형태의 크로스바 어레이(cross bar array) 구조를 이루며, 소정 간격으로 평행하게 배열되는 복수의 열로 패터닝되는 것을 특징으로 하는 저항 변화 메모리.And a cross bar array structure having a shape orthogonal to the lower electrode, and patterned into a plurality of rows arranged in parallel at predetermined intervals.
  4. 기판 상부에 적층되고, 산화물층 및 금속층이 순차적으로 적층되는 구조로 형성된 하부 전극; 및A lower electrode formed on the substrate and having a structure in which an oxide layer and a metal layer are sequentially stacked; And
    상기 하부 전극과 교차하는 형태로 그 상부에 적층되고, 산화물층, 금속층 및 산화물층이 순차적으로 적층되는 구조로 형성된 상부 전극;을 포함하고,And an upper electrode stacked on the upper electrode so as to intersect the lower electrode, and formed of a structure in which an oxide layer, a metal layer, and an oxide layer are sequentially stacked.
    상기 하부 전극과 상기 상부 전극 간의 교차점에서,At the intersection between the lower electrode and the upper electrode,
    상기 하부 전극의 금속층과 상기 상부 전극의 금속층 사이에 위치한 산화물층이 저항 변화층으로 기능하는 것을 특징으로 하는 저항 변화 메모리.And an oxide layer located between the metal layer of the lower electrode and the metal layer of the upper electrode serves as a resistance change layer.
  5. 제 4항에 있어서,The method of claim 4, wherein
    상기 저항 변화층은,The resistance change layer,
    상기 상부 전극의 금속층과 상기 하부 전극의 금속층 사이에 인가된 전압에 의해, 상기 저항 변화층 내부에 전도성 필라멘트가 생성되거나 소실되는 것을 특징으로 하는 저항 변화 메모리.And a conductive filament is generated or lost inside the resistance change layer by a voltage applied between the metal layer of the upper electrode and the metal layer of the lower electrode.
  6. 제 5항에 있어서,The method of claim 5,
    상기 하부 전극은, The lower electrode,
    소정 간격으로 평행하게 배열된 복수의 열로 패터닝되고,Patterned into a plurality of rows arranged in parallel at a predetermined interval,
    상기 상부 전극은,The upper electrode,
    상기 하부 전극과 직교하는 형태의 크로스바 어레이(cross bar array) 구조를 이루며, 소정 간격으로 평행하게 배열되는 복수의 열로 패터닝되는 것을 특징으로 하는 저항 변화 메모리.And a cross bar array structure having a shape orthogonal to the lower electrode, and patterned into a plurality of rows arranged in parallel at predetermined intervals.
  7. 기판 상부에 적층되고, 산화물층, 금속층 및 산화물층이 순차적으로 적층되는 구조로 형성된 하부 전극; 및A lower electrode formed on the substrate and having a structure in which an oxide layer, a metal layer, and an oxide layer are sequentially stacked; And
    상기 하부 전극과 교차하는 형태로 그 상부에 적층되고, 금속층 및 산화물층이 순차적으로 적층되는 구조로 형성된 상부 전극;을 포함하고,And an upper electrode stacked on top of the lower electrode and having a structure in which a metal layer and an oxide layer are sequentially stacked.
    상기 하부 전극과 상기 상부 전극 간의 교차점에서,At the intersection between the lower electrode and the upper electrode,
    상기 하부 전극의 금속층과 상기 상부 전극의 금속층 사이에 위치한 산화물층이 저항 변화층으로 기능하는 것을 특징으로 하는 저항 변화 메모리.And an oxide layer located between the metal layer of the lower electrode and the metal layer of the upper electrode serves as a resistance change layer.
  8. 제 7항에 있어서,The method of claim 7, wherein
    상기 저항 변화층은,The resistance change layer,
    상기 상부 전극의 금속층과 상기 하부 전극의 금속층 사이에 인가된 전압에 의해, 상기 저항 변화층 내부에 전도성 필라멘트가 생성되거나 소실되는 것을 특징으로 하는 저항 변화 메모리.And a conductive filament is generated or lost inside the resistance change layer by a voltage applied between the metal layer of the upper electrode and the metal layer of the lower electrode.
  9. 제 8항에 있어서,The method of claim 8,
    상기 하부 전극은, The lower electrode,
    소정 간격으로 평행하게 배열된 복수의 열로 패터닝되고,Patterned into a plurality of rows arranged in parallel at a predetermined interval,
    상기 상부 전극은,The upper electrode,
    상기 하부 전극과 직교하는 형태의 크로스바 어레이(cross bar array) 구조를 이루며, 소정 간격으로 평행하게 배열되는 복수의 열로 패터닝되는 것을 특징으로 하는 저항 변화 메모리.And a cross bar array structure having a shape orthogonal to the lower electrode, and patterned into a plurality of rows arranged in parallel at predetermined intervals.
  10. (1) 기판 상부에 하부 전극의 형성을 위한 산화물층을 소정의 패턴으로 패터닝하는 단계;(1) patterning an oxide layer for forming a lower electrode on the substrate in a predetermined pattern;
    (2) 상기 패터닝된 산화물층의 상부에 동일한 패턴으로 금속층을 패터닝하는 단계;(2) patterning the metal layer in the same pattern on top of the patterned oxide layer;
    (3) 상기 패터닝된 금속층의 상부에 동일한 패턴으로 산화물층을 다시 패터닝하여 상기 하부 전극을 형성하는 단계;(3) re-patterning an oxide layer in the same pattern on top of the patterned metal layer to form the lower electrode;
    (4) 상기 하부 전극과 교차하는 소정의 패턴으로, 상기 하부 전극의 위에 상부 전극의 형성을 위한 산화물층을 패터닝하는 단계;(4) patterning an oxide layer for formation of an upper electrode on the lower electrode in a predetermined pattern that intersects the lower electrode;
    (5) 상기 상부 전극의 형성을 위한 산화물층의 상부에 동일한 패턴으로 금속층을 패터닝하는 단계; 및(5) patterning a metal layer in the same pattern on top of the oxide layer for forming the upper electrode; And
    (6) 상기 패터닝된 금속층의 상부에 동일한 패턴으로 산화물층을 다시 패터닝하여 상기 상부 전극을 형성하는 단계;를 포함하고,(6) re-patterning an oxide layer in the same pattern on top of the patterned metal layer to form the upper electrode;
    상기 제 (3)단계 및 상기 제 (4)단계의 산화물층은 저항변화 물질로 형성된 것을 특징으로 하는 저항 변화 메모리의 제조방법.And the oxide layers of steps (3) and (4) are formed of a resistance change material.
  11. 제 10항에 있어서,The method of claim 10,
    상기 하부 전극과 상기 상부 전극 간의 교차점에서,At the intersection between the lower electrode and the upper electrode,
    상기 하부 전극의 금속층과 상기 상부 전극의 금속층 사이에 위치한 산화물층이 저항 변화층으로 기능하는 것을 특징으로 하는 저항 변화 메모리의 제조방법.And an oxide layer located between the metal layer of the lower electrode and the metal layer of the upper electrode serves as a resistance change layer.
  12. 제 11항에 있어서,The method of claim 11,
    상기 저항 변화층은,The resistance change layer,
    상기 상부 전극의 금속층과 상기 하부 전극의 금속층 사이에 인가된 전압에 의해, 상기 저항 변화층 내부에 전도성 필라멘트가 생성되거나 소실되는 것을 특징으로 하는 저항 변화 메모리의 제조방법.And a conductive filament is generated or lost in the resistance change layer by a voltage applied between the metal layer of the upper electrode and the metal layer of the lower electrode.
  13. 제 12항에 있어서,The method of claim 12,
    상기 하부 전극은, The lower electrode,
    소정 간격으로 평행하게 배열된 복수의 열로 패터닝되고,Patterned into a plurality of rows arranged in parallel at a predetermined interval,
    상기 상부 전극은,The upper electrode,
    상기 하부 전극과 직교하는 형태의 크로스바 어레이(cross bar array) 구조를 이루며, 소정 간격으로 평행하게 배열되는 복수의 열로 패터닝되는 것을 특징으로 하는 저항 변화 메모리의 제조방법.And forming a cross bar array structure orthogonal to the lower electrode and patterning the plurality of rows arranged in parallel at predetermined intervals.
  14. (1) 기판 상부에 하부 전극의 형성을 위한 산화물층을 소정의 패턴으로 패터닝하는 단계;(1) patterning an oxide layer for forming a lower electrode on the substrate in a predetermined pattern;
    (2) 상기 패터닝된 산화물층의 상부에 동일한 패턴으로 금속층을 패터닝하여 상기 하부 전극을 형성하는 단계;(2) forming the lower electrode by patterning a metal layer in the same pattern on top of the patterned oxide layer;
    (3) 상기 하부 전극과 교차하는 소정의 패턴으로, 상기 하부 전극의 위에 상부 전극의 형성을 위한 산화물층을 패터닝하는 단계;(3) patterning an oxide layer for formation of an upper electrode on the lower electrode in a predetermined pattern that intersects the lower electrode;
    (4) 상기 상부 전극의 형성을 위한 산화물층의 상부에 동일한 패턴으로 금속층을 패터닝하는 단계; 및(4) patterning a metal layer in the same pattern on top of the oxide layer for forming the upper electrode; And
    (5) 상기 패터닝된 금속층의 상부에 동일한 패턴으로 산화물층을 패터닝하여 상기 상부 전극을 형성하는 단계;를 포함하고,(5) forming the upper electrode by patterning an oxide layer in the same pattern on top of the patterned metal layer;
    상기 제 (3)단계의 산화물층은 저항변화 물질로 형성된 것을 특징으로 하는 저항 변화 메모리의 제조방법.And the oxide layer of step (3) is formed of a resistance change material.
  15. 제 14항에 있어서,The method of claim 14,
    상기 하부 전극과 상기 상부 전극 간의 교차점에서,At the intersection between the lower electrode and the upper electrode,
    상기 하부 전극의 금속층과 상기 상부 전극의 금속층 사이에 위치한 산화물층이 저항 변화층으로 기능하는 것을 특징으로 하는 저항 변화 메모리의 제조방법.And an oxide layer located between the metal layer of the lower electrode and the metal layer of the upper electrode serves as a resistance change layer.
  16. 제 15항에 있어서,The method of claim 15,
    상기 저항 변화층은,The resistance change layer,
    상기 상부 전극의 금속층과 상기 하부 전극의 금속층 사이에 인가된 전압에 의해, 상기 저항 변화층 내부에 전도성 필라멘트가 생성되거나 소실되는 것을 특징으로 하는 저항 변화 메모리의 제조방법.And a conductive filament is generated or lost in the resistance change layer by a voltage applied between the metal layer of the upper electrode and the metal layer of the lower electrode.
  17. 제 16항에 있어서,The method of claim 16,
    상기 하부 전극은, The lower electrode,
    소정 간격으로 평행하게 배열된 복수의 열로 패터닝되고,Patterned into a plurality of rows arranged in parallel at a predetermined interval,
    상기 상부 전극은,The upper electrode,
    상기 하부 전극과 직교하는 형태의 크로스바 어레이(cross bar array) 구조를 이루며, 소정 간격으로 평행하게 배열되는 복수의 열로 패터닝되는 것을 특징으로 하는 저항 변화 메모리의 제조방법.And forming a cross bar array structure orthogonal to the lower electrode and patterning the plurality of rows arranged in parallel at predetermined intervals.
  18. (1) 기판 상부에 하부 전극의 형성을 위한 산화물층을 소정의 패턴으로 패터닝하는 단계;(1) patterning an oxide layer for forming a lower electrode on the substrate in a predetermined pattern;
    (2) 상기 패터닝된 산화물층의 상부에 동일한 패턴으로 금속층을 패터닝하는 단계;(2) patterning the metal layer in the same pattern on top of the patterned oxide layer;
    (3) 상기 패터닝된 금속층의 상부에 동일한 패턴으로 산화물층을 패터닝하여 상기 하부 전극을 형성하는 단계;(3) patterning the oxide layer in the same pattern on the patterned metal layer to form the lower electrode;
    (4) 상기 하부 전극과 교차하는 소정의 패턴으로, 상기 하부 전극의 위에 상부 전극의 형성을 위한 금속층을 패터닝하는 단계; 및(4) patterning a metal layer for forming an upper electrode on the lower electrode in a predetermined pattern that intersects the lower electrode; And
    (5) 상기 패터닝된 금속층의 상부에 동일한 패턴으로 산화물층을 패터닝하여 상기 상부 전극을 형성하는 단계;를 포함하고,(5) forming the upper electrode by patterning an oxide layer in the same pattern on top of the patterned metal layer;
    상기 제 (3)단계의 산화물층은 저항변화 물질로 형성된 것을 특징으로 하는 저항 변화 메모리의 제조방법.And the oxide layer of step (3) is formed of a resistance change material.
  19. 제 18항에 있어서,The method of claim 18,
    상기 하부 전극과 상기 상부 전극 간의 교차점에서,At the intersection between the lower electrode and the upper electrode,
    상기 하부 전극의 금속층과 상기 상부 전극의 금속층 사이에 위치한 산화물층이 저항 변화층으로 기능하는 것을 특징으로 하는 저항 변화 메모리의 제조방법.And an oxide layer located between the metal layer of the lower electrode and the metal layer of the upper electrode serves as a resistance change layer.
  20. 제 19항에 있어서,The method of claim 19,
    상기 저항 변화층은,The resistance change layer,
    상기 상부 전극의 금속층과 상기 하부 전극의 금속층 사이에 인가된 전압에 의해, 상기 저항 변화층 내부에 전도성 필라멘트가 생성되거나 소실되는 것을 특징으로 하는 저항 변화 메모리의 제조방법.And a conductive filament is generated or lost in the resistance change layer by a voltage applied between the metal layer of the upper electrode and the metal layer of the lower electrode.
  21. 제 20항에 있어서,The method of claim 20,
    상기 하부 전극은, The lower electrode,
    소정 간격으로 평행하게 배열된 복수의 열로 패터닝되고,Patterned into a plurality of rows arranged in parallel at a predetermined interval,
    상기 상부 전극은,The upper electrode,
    상기 하부 전극과 직교하는 형태의 크로스바 어레이(cross bar array) 구조를 이루며, 소정 간격으로 평행하게 배열되는 복수의 열로 패터닝되는 것을 특징으로 하는 저항 변화 메모리의 제조방법.And forming a cross bar array structure orthogonal to the lower electrode and patterning the plurality of rows arranged in parallel at predetermined intervals.
PCT/KR2017/008409 2017-05-10 2017-08-03 Transparent and flexible resistive switching memory and method for manufacturing same WO2018207972A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170058293A KR20180123915A (en) 2017-05-10 2017-05-10 Transparent and flexible resistive switching memory and fabrication method thereof
KR10-2017-0058293 2017-05-10

Publications (1)

Publication Number Publication Date
WO2018207972A1 true WO2018207972A1 (en) 2018-11-15

Family

ID=64104646

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2017/008409 WO2018207972A1 (en) 2017-05-10 2017-08-03 Transparent and flexible resistive switching memory and method for manufacturing same

Country Status (2)

Country Link
KR (1) KR20180123915A (en)
WO (1) WO2018207972A1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102286867B1 (en) * 2019-09-17 2021-08-06 아주대학교산학협력단 Resistive switching device and memory device having the resistive switching device
KR102223115B1 (en) * 2019-09-24 2021-03-08 포항공과대학교 산학협력단 Switching element and logic computing device including the same
KR102347349B1 (en) * 2020-02-28 2022-01-04 경희대학교 산학협력단 Vertical structure resistive RAM with graphene edge
KR20210119591A (en) * 2020-02-28 2021-10-06 경희대학교 산학협력단 Low-power selector with graphene edge
KR102359393B1 (en) * 2020-08-14 2022-02-08 건국대학교 산학협력단 Filament-based device with low variation switching voltage implemented using leakage current characteristics in oxide double layers and manufacturing method thereof
KR102523778B1 (en) * 2021-03-16 2023-04-21 한국과학기술원 3-dimensional memristor element having continuously arranged 3-dimensional heteromaterial interface and method for manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110193051A1 (en) * 2010-02-08 2011-08-11 Samsung Electronics Co., Ltd. Resistance memory devices and methods of forming the same
KR20140013364A (en) * 2012-07-23 2014-02-05 에스케이하이닉스 주식회사 Resistance variable memory device and method for manufacturing the same
KR20140116264A (en) * 2013-03-21 2014-10-02 한양대학교 산학협력단 2-Terminal Switching Device Having Bipolar Switching Property and Resistance Memory Cross-Point Array Having the Same
JP2015534719A (en) * 2012-08-30 2015-12-03 マイクロン テクノロジー, インク. Resistive memory device
KR20160066971A (en) * 2014-12-03 2016-06-13 삼성전자주식회사 Resistive memory devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110193051A1 (en) * 2010-02-08 2011-08-11 Samsung Electronics Co., Ltd. Resistance memory devices and methods of forming the same
KR20140013364A (en) * 2012-07-23 2014-02-05 에스케이하이닉스 주식회사 Resistance variable memory device and method for manufacturing the same
JP2015534719A (en) * 2012-08-30 2015-12-03 マイクロン テクノロジー, インク. Resistive memory device
KR20140116264A (en) * 2013-03-21 2014-10-02 한양대학교 산학협력단 2-Terminal Switching Device Having Bipolar Switching Property and Resistance Memory Cross-Point Array Having the Same
KR20160066971A (en) * 2014-12-03 2016-06-13 삼성전자주식회사 Resistive memory devices

Also Published As

Publication number Publication date
KR20180123915A (en) 2018-11-20

Similar Documents

Publication Publication Date Title
WO2018207972A1 (en) Transparent and flexible resistive switching memory and method for manufacturing same
WO2010101340A1 (en) Resistance change memory device with three-dimensional structure, and device array, electronic product and manufacturing method therefor
CN100555655C (en) Organic light-emitting display device and manufacture method thereof
US7420212B2 (en) Flat panel display
CN102881695B (en) Thin film transistor array substrate, organic light-emitting display device including the same, and method of manufacturing the organic light-emitting display device
CN103107182B (en) Oganic light-emitting display device and its manufacture method
CN104347669A (en) Organic light-emitting display apparatus and manufacturing method thereof
WO2012057499A2 (en) Resistive memory having rectifying characteristics or an ohmic contact layer
CN100563023C (en) Organic elctroluminescent device and manufacture method thereof
WO2016204420A1 (en) Memory device having crossbar array structure and manufacturing method therefor
TW200405761A (en) Organic electroluminescence display and method of fabricating the same
CN110233163B (en) Display device, method of manufacturing the same, and method of manufacturing electronic apparatus
WO2015174673A1 (en) Organic light-emitting diode and method for manufacturing same
WO2020075972A1 (en) Method for controlling current path by using electric field, and electronic element
CN108780621A (en) Active-matrix substrate and its manufacturing method and display device
CN107452768A (en) Organic light emitting diode display and its manufacture method
CN103094305A (en) Thin-film transistor array substrate, method of manufacturing the same and organic light emitting display device
CN110828422A (en) Display device and method of manufacturing the same
WO2011081309A2 (en) Resistance change memory device, and manufacturing method and driving method for same
KR102098742B1 (en) Organic light-emitting display apparatus and manufacturing method of the same
CN109478110A (en) Display device and display device substrate
CN104218064A (en) Organic light-emitting display apparatus
WO2015046766A1 (en) Transparent electrode and method for manufacturing same
WO2018012868A1 (en) Switching atomic transistor and method for operating same
KR20210086340A (en) Display apparatus having a pad sapced apart from an encapsulating element

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17908873

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17908873

Country of ref document: EP

Kind code of ref document: A1