KR102223115B1 - Switching element and logic computing device including the same - Google Patents

Switching element and logic computing device including the same Download PDF

Info

Publication number
KR102223115B1
KR102223115B1 KR1020190117318A KR20190117318A KR102223115B1 KR 102223115 B1 KR102223115 B1 KR 102223115B1 KR 1020190117318 A KR1020190117318 A KR 1020190117318A KR 20190117318 A KR20190117318 A KR 20190117318A KR 102223115 B1 KR102223115 B1 KR 102223115B1
Authority
KR
South Korea
Prior art keywords
electrode layer
layer
electrode
delete delete
thermal barrier
Prior art date
Application number
KR1020190117318A
Other languages
Korean (ko)
Inventor
황현상
임석재
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020190117318A priority Critical patent/KR102223115B1/en
Application granted granted Critical
Publication of KR102223115B1 publication Critical patent/KR102223115B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H01L45/1253—
    • H01L45/1233—
    • H01L45/144—
    • H01L45/145—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides

Abstract

According to the present invention, provided is a switching element which comprises: a first electrode; a second electrode spaced apart from the first electrode in a vertical direction; a variable resistance layer between the first electrode and the second electrode; and a heat barrier layer between the variable resistance layer and the second electrode, wherein the heat barrier layer can have lower thermal conductivity than the second electrode. Therefore, a resistance change of the switching element can be quickly performed.

Description

스위칭 소자 및 이를 포함하는 논리 연산 장치{Switching element and logic computing device including the same}Switching element and logic computing device including the same

본 발명은 스위칭 소자 및 이를 포함하는 논리 연산 장치에 관한 것으로, 더욱 상세하게는 가변 저항층을 포함하는 스위칭 소자 및 이를 포함하는 논리 연산장치에 관한 것이다.The present invention relates to a switching element and a logic operation device including the same, and more particularly, to a switching element including a variable resistance layer and a logic operation device including the same.

고집적 논리 연산 장치를 구현하기 위해서, 낮은 누설 전류 특성을 구현할 수 있는 금속/절연체/금속의 간단한 2단자 구조를 가지는 저항 변화 소자를 활용하여 논리 연산을 구현하는 방법이 제시 되고 있다. In order to implement a highly integrated logic operation device, a method of implementing a logic operation using a resistance change element having a simple two-terminal structure of metal/insulator/metal capable of implementing a low leakage current characteristic has been proposed.

저항 변화 소자의 경우 외부 자극 (전압 혹은 전류 등)에 의한 소자 내부 금속 이온 (Ag, Cu, Ni 등) 이나 산소 공공 (Oxygen vacancy)의 이동에 의해 전류가 쉽게 흐를 수 있는 전도성 필라멘트 (Filament)가 형성/소멸 되는 것을 이용하는 필라멘터리 타입이거나 금속/절연체 계면 에너지 베리어 (Energy barrier)의 변화로 내부 저항이 변하는 것을 이용하는 인터페이스 (Interface) 타입 소자로 구분될 수 있다. In the case of resistance-changing devices, a conductive filament that allows current to flow easily is formed by the movement of metal ions (Ag, Cu, Ni, etc.) or oxygen vacancy inside the device by external stimuli (voltage or current, etc.). It can be classified as a filamentary type using what is formed/destroyed or an interface type device that uses a change in internal resistance due to a change in a metal/insulator interface energy barrier.

본 발명의 일 기술적 과제는 동작 전압의 인가가 중단되었을 때 전도성 필라멘트가 보다 빠르게 끊어지는 스위칭 소자를 제공하는 것에 있다.One technical problem of the present invention is to provide a switching device in which the conductive filament is cut off more quickly when the application of the operating voltage is stopped.

본 발명의 다른 일 기술적 과제는 복수개의 스위칭 소자를 수직으로 적층한 논리 연산 장치를 제공함에 있다. Another object of the present invention is to provide a logic operation device in which a plurality of switching elements are vertically stacked.

본 발명의 일 실시예에 따른 스위칭 소자는 제1 전극, 상기 제1 전극과 수직 방향으로 이격하는 제2 전극, 상기 제1 전극 및 상기 제2 전극 사이의 가변 저항층, 상기 가변 저항층 및 상기 제2 전극 사이의 열 배리어층을 포함하되, 상기 열 배리어층은 상기 제2 전극보다 열 전도도가 낮을 수 있다.The switching element according to an embodiment of the present invention includes a first electrode, a second electrode vertically spaced apart from the first electrode, a variable resistance layer between the first electrode and the second electrode, the variable resistance layer, and the A thermal barrier layer between the second electrodes may be included, and the thermal barrier layer may have a lower thermal conductivity than the second electrode.

일부 실시예들에 따르면, 상기 열 배리어층은 게르마늄(Ge), 안티모니(Sb), 및 텔루륨(Te)을 포함할 수 있다.According to some embodiments, the thermal barrier layer may include germanium (Ge), antimony (Sb), and tellurium (Te).

일부 실시예들에 따르면, 상기 열 배리어층은 Ge2Sb2Te5를 포함할 수 있다.According to some embodiments, the thermal barrier layer may include Ge 2 Sb 2 Te 5 .

일부 실시예들에 따르면, 상기 열 배리어층의 두께는 상기 제2 전극의 두께보다 작을 수 있다.According to some embodiments, the thickness of the thermal barrier layer may be smaller than the thickness of the second electrode.

일부 실시예들에 따르면, 상기 열 배리어층의 두께는 2nm 내지 10nm일 수 있다.According to some embodiments, the thickness of the thermal barrier layer may be 2 nm to 10 nm.

일부 실시예들에 따르면, 상기 제2 전극의 두께는 10nm 내지 100nm일 수 있다. According to some embodiments, the thickness of the second electrode may be 10 nm to 100 nm.

일부 실시예들에 따르면, 상기 가변 저항층은 티타늄 산화물(TiOX) (1<X<2), 하프늄 산화물(HfOX)(1<X<2), 텅스텐 산화물(WOX)(1<X<3), 또는 알루미늄산화물(AlXOY)(1<X<2, 1<Y<3)을 포함할 수 있다.According to some embodiments, the variable resistance layer is titanium oxide (TiO X ) (1<X<2), hafnium oxide (HfO X ) (1<X<2), tungsten oxide (WO X ) (1<X <3), or aluminum oxide (Al X O Y ) (1<X<2, 1<Y<3).

일부 실시예들에 따르면, 상기 제1 전극은 백금(Pt), 이리듐(Ir), 텅스텐(W), 금(Au), 루테늄(Ru) 또는 질화티타늄(TiN)을 포함할 수 있다.According to some embodiments, the first electrode may include platinum (Pt), iridium (Ir), tungsten (W), gold (Au), ruthenium (Ru), or titanium nitride (TiN).

일부 실시예들에 따르면, 상기 제2 전극은 구리(Cu), 은(Ag), 니켈(Ni) 또는 크롬(Cr)을 포함할 수 있다.According to some embodiments, the second electrode may include copper (Cu), silver (Ag), nickel (Ni), or chromium (Cr).

일부 실시예들에 따르면, 상기 제1 전극과 상기 제2 전극 사이에 문턱 전압 이상의 동작 전압이 인가되면 저저항 상태가 되고, 상기 동작 전압의 인가가 중단되면 고저항 상태가 될 수 있다.According to some embodiments, when an operating voltage greater than or equal to a threshold voltage is applied between the first electrode and the second electrode, a low resistance state may be established, and when the application of the operating voltage is stopped, a high resistance state may be established.

일부 실시예들에 따르면, 상기 제1 전극과 상기 제2 전극 사이에 문턱 전압 이상의 동작 전압이 인가되면, 상기 가변 저항층 내에 상기 제1 전극과 상기 제2 전극을 연결하는 전도성 필라멘트가 형성되고, 상기 동작 전압의 인가가 중단되면 상기 전도성 필라멘트는 끊어질 수 있다.According to some embodiments, when an operating voltage greater than or equal to a threshold voltage is applied between the first electrode and the second electrode, a conductive filament connecting the first electrode and the second electrode is formed in the variable resistance layer, When the application of the operating voltage is stopped, the conductive filament may be cut.

본 발명의 일 실시예에 따른 논리 연산 장치는 수직 방향으로 이격하는 제1 불활성 전극층 및 제2 불활성 전극층, 및 상기 제1 불활성 전극층, 및 상기 제2 불활성 전극층을 수직으로 관통하는 관통 비아를 포함하고, 상기 관통 비아는 상기 제1 불활성 전극층의 측면 및 상기 제2 불활성 전극층의 측면을 덮는 가변 저항층, 상기 가변 저항층의 상의 활성 전극층, 및 상기 가변 저항층 및 상기 활성 전극층 사이의 열 배리어층을 포함할 수 있다.A logic operation device according to an embodiment of the present invention includes a first inert electrode layer and a second inert electrode layer spaced apart in a vertical direction, and a through via vertically penetrating the first inactive electrode layer and the second inactive electrode layer, The through via includes a variable resistance layer covering a side surface of the first inactive electrode layer and a side surface of the second inactive electrode layer, an active electrode layer on the variable resistance layer, and a thermal barrier layer between the variable resistance layer and the active electrode layer. Can include.

일부 실시예들에 따르면, 상기 열 배리어층은 상기 활성 전극층보다 열 전도도가 낮을 수 있다.According to some embodiments, the thermal barrier layer may have a lower thermal conductivity than the active electrode layer.

일부 실시예들에 따르면, 상기 열 배리어층은 게르마늄(Ge), 안티모니(Sb), 및 텔루륨(Te)을 포함할 수 있다.According to some embodiments, the thermal barrier layer may include germanium (Ge), antimony (Sb), and tellurium (Te).

일부 실시예들에 따르면, 상기 열 배리어층은 Ge2Sb2Te5를 포함할 수 있다.According to some embodiments, the thermal barrier layer may include Ge 2 Sb 2 Te 5 .

일부 실시예들에 따르면, 상기 제1 불활성 전극층과 전기적으로 연결되는 제1 콘택, 및 상기 제2 불활성 전극층과 전기적으로 연결되는 제2 콘택을 더 포함하고, 상기 제1 콘택 및 상기 제2 콘택의 각각은 상기 제1 불활성 전극층 및 상기 제2 불활성 전극층의 각각에 독립적으로 전압을 인가할 수 있다.According to some embodiments, a first contact electrically connected to the first inactive electrode layer, and a second contact electrically connected to the second inactive electrode layer, wherein the first contact and the second contact Each of the first inert electrode layers and the second inert electrode layers may independently apply a voltage.

일부 실시예들에 따르면, 상기 가변 저항층은 티타늄 산화물(TiOX) (1<X<2), 하프늄 산화물(HfOX)(1<X<2), 텅스텐 산화물(WOX)(1<X<3), 또는 알루미늄산화물(AlXOY)(1<X<2, 1<Y<3)을 포함할 수 있다.According to some embodiments, the variable resistance layer is titanium oxide (TiO X ) (1<X<2), hafnium oxide (HfO X ) (1<X<2), tungsten oxide (WO X ) (1<X <3), or aluminum oxide (Al X O Y ) (1<X<2, 1<Y<3).

일부 실시예들에 따르면, 상기 제1 불활성 전극층 및 상기 제2 불활성 전극층은 백금(Pt), 이리듐(Ir), 텅스텐(W), 금(Au), 루테늄(Ru) 또는 질화티타늄(TiN)을 포함하고, 상기 활성 전극층은 구리(Cu), 은(Ag), 니켈(Ni) 또는 크롬(Cr)을 포함할 수 있다.According to some embodiments, the first inert electrode layer and the second inert electrode layer are made of platinum (Pt), iridium (Ir), tungsten (W), gold (Au), ruthenium (Ru), or titanium nitride (TiN). And the active electrode layer may include copper (Cu), silver (Ag), nickel (Ni), or chromium (Cr).

일부 실시예들에 따르면, 상기 열 배리어층의 두께는 상기 활성 전극층의 두께보다 작을 수 있다.According to some embodiments, the thickness of the thermal barrier layer may be smaller than the thickness of the active electrode layer.

본 발명에 따르면, 동작 전압의 인가가 중단되었을 때 전도성 필라멘트가 빠르게 소멸됨으로써, 스위칭 소자의 저항 변화가 빠르게 이루어질 수 있다.According to the present invention, when the application of the operating voltage is stopped, the conductive filament rapidly disappears, so that the resistance of the switching element can be rapidly changed.

본 발명의 기술적 효과들은 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The technical effects of the present invention are not limited to those mentioned above, and other technical effects that are not mentioned will be clearly understood by those skilled in the art from the following description.

도 1a는 본 발명의 일 실시예에 따른 스위칭 소자에 동작 전압이 인가된 경우를 나타낸 단면도이다.
도 1b는 도 1a의 스위칭 소자의 동작 전압의 인가가 중단된 경우를 나타내는 단면도이다.
도 2는 본 발명의 실험예 및 비교예에 따른 스위칭 소자의 전압- 전류 특성을 나타내는 그래프이다.
도 3a는 본 발명에 따른 스위칭 소자를 포함하는 논리 연산 장치의 평면도이다.
도 3b는 도 3a의 I-I의 단면도이다.1A is a cross-sectional view illustrating a case in which an operating voltage is applied to a switching device according to an embodiment of the present invention.
1B is a cross-sectional view illustrating a case in which application of the operating voltage of the switching element of FIG. 1A is stopped.
2 is a graph showing voltage-current characteristics of a switching device according to an experimental example and a comparative example of the present invention.
3A is a plan view of a logic operation device including a switching element according to the present invention.
3B is a cross-sectional view of II of FIG. 3A.

본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러 가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들의 설명을 통해 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 첨부된 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기가 실제보다 확대하여 도시한 것이며, 각 구성 요소의 비율은 과장되거나 축소될 수 있다.In order to fully understand the configuration and effects of the present invention, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, and may be implemented in various forms and various modifications may be added. However, it is provided to complete the disclosure of the present invention through the description of the embodiments, and to fully inform the scope of the invention to those of ordinary skill in the art to which the present invention belongs. In the accompanying drawings, the components are shown to be enlarged in size for convenience of description, and the ratio of each component may be exaggerated or reduced.

본 발명의 실시예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다. 이하, 첨부한 도면을 참조하여 본 발명의 예시적인 실시예들을 설명함으로써 본 발명을 상세히 설명한다.Terms used in the embodiments of the present invention may be interpreted as meanings commonly known to those of ordinary skill in the art, unless otherwise defined. Hereinafter, the present invention will be described in detail by describing exemplary embodiments of the present invention with reference to the accompanying drawings.

도 1a는 본 발명의 일 실시예에 따른 스위칭 소자에 동작 전압이 인가된 경우를 나타낸 단면도이다.1A is a cross-sectional view illustrating a case in which an operating voltage is applied to a switching device according to an embodiment of the present invention.

도 1a를 참조하면, 스위칭 소자(1000)는 제1 전극(10), 가변 저항층(30), 열 배리어층(40), 및 제2 전극(20)을 포함할 수 있다.Referring to FIG. 1A, the switching element 1000 may include a first electrode 10, a variable resistance layer 30, a thermal barrier layer 40, and a second electrode 20.

제1 전극(10) 및 제2 전극(20)은 수직 방향으로 이격할 수 있다. 제1 전극(10) 및 제2 전극(20) 사이에는 가변 저항층(30)이 개재될 수 있다. 가변 저항층(30) 및 제2 전극(20) 사이에는 열 배리어층(40)이 개재될 수 있다.The first electrode 10 and the second electrode 20 may be spaced apart in a vertical direction. A variable resistance layer 30 may be interposed between the first electrode 10 and the second electrode 20. A thermal barrier layer 40 may be interposed between the variable resistance layer 30 and the second electrode 20.

제1 전극(10)은 불활성 전극(inert electrode)일 수 있다. 불활성 전극은 전압이 인가되는 경우, 전도체 역할을 하지만 산화, 환원 반응이 일어나지 않는 전극이다. 제1 전극(10)은 불활성 금속(noble metal)을 포함할 수 있다. 불활성 금속은 일반적인 금속과 달리, 부식 또는 습기로 인한 산화 반응에 저항이 큰 금속을 말한다. 불활성 금속은 일 예로 백금(Pt), 이리듐(Ir), 텅스텐(W,) 금(Au), 루테늄(Ru) 또는 질화티타늄(TiN)을 포함할 수 있다. 제1 전극(10)은, 예를 들어 화학 기상 증착(CVD) 또는 물리 기상 증착(PVD) 공정을 통해 형성될 수 있다.The first electrode 10 may be an inert electrode. The inert electrode is an electrode that acts as a conductor when a voltage is applied, but does not undergo oxidation or reduction reactions. The first electrode 10 may include a noble metal. Unlike general metals, inert metals refer to metals with high resistance to oxidation reactions due to corrosion or moisture. The inert metal may include, for example, platinum (Pt), iridium (Ir), tungsten (W,) gold (Au), ruthenium (Ru), or titanium nitride (TiN). The first electrode 10 may be formed through, for example, a chemical vapor deposition (CVD) or physical vapor deposition (PVD) process.

제2 전극(20)은 활성 전극(active electrode)일 수 있다. 활성 전극은 전압이 인가되는 경우, 직접 산화, 환원 반응에 참여하는 전극을 말한다. 제2 전극(20)은 활성 금속(reactive metal)을 포함할 수 있다. 활성 금속은 고온에서 산소, 수소, 질소와 반응성이 크고, 환원성이 큰 금속을 말한다. 활성 금속은 일 예로 구리(Cu), 은(Ag), 니켈(Ni) 또는 크롬(Cr)을 포함할 수 있다. The second electrode 20 may be an active electrode. The active electrode refers to an electrode that directly participates in oxidation and reduction reactions when a voltage is applied. The second electrode 20 may include an active metal. Active metal refers to a metal that has high reactivity with oxygen, hydrogen, and nitrogen at high temperatures and has high reducibility. The active metal may include copper (Cu), silver (Ag), nickel (Ni), or chromium (Cr), for example.

제2 전극(20)의 두께(△20)는 10nm 내지 100nm 일 수 있다. 제2 전극(20)은, 예를 들어 화학 기상 증착(CVD) 또는 물리 기상 증착(PVD) 공정을 통해 형성될 수 있다.The thickness Δ20 of the second electrode 20 may be 10 nm to 100 nm. The second electrode 20 may be formed through, for example, a chemical vapor deposition (CVD) or physical vapor deposition (PVD) process.

가변 저항층(30)은 절연 물질들 중 적어도 어느 하나를 포함할 수 있다. 절연 물질들 각각은 티타늄 산화물(TiOX), 하프늄 산화물(HfOX), 텅스텐 산화물(WOX) 또는 Al 산화물(AlXOY)을 포함할 수 있다. 각각의 절연 물질의 산소의 조성비는 일 예로, TiOX (1<X<2), HfOX (1<X<2), WOX (1<X<3), 또는 AlXOY (1<X<2, 1<Y<3)일 수 있다. 가변 저항층(30)의 두께(△30)는 1nm 초과 및 100nm 미만일 수 있다. 가변 저항층(30)의 두께(△30)는 일 예로 4nm일 수 있다.The variable resistance layer 30 may include at least one of insulating materials. Each of the insulating materials may include titanium oxide (TiO X ), hafnium oxide (HfO X ), tungsten oxide (WO X ), or Al oxide (Al X O Y ). The composition ratio of oxygen of each insulating material is, for example, TiO X (1<X<2), HfO X (1<X<2), WOX (1<X<3), or Al X O Y (1<X It may be <2, 1<Y<3). The thickness Δ30 of the variable resistance layer 30 may be greater than 1 nm and less than 100 nm. The thickness Δ30 of the variable resistance layer 30 may be 4 nm, for example.

가변 저항층(30)은, 예를 들어, 화학 기상 증착(CVD) 공정 또는 물리 기상 증착(PVD) 공정을 통해 형성될 수 있다.The variable resistance layer 30 may be formed through, for example, a chemical vapor deposition (CVD) process or a physical vapor deposition (PVD) process.

열 배리어층(40)은 전기 전도성이 높고, 열 전도도는 낮은 물질을 포함할 수 있다. 열 배리어층(40)은 게르마늄(Ge), 안티모니(Sb), 및 텔루륨(Te)을 포함할 수 있다. 열 배리어층(40)은 일 예로 Ge2Sb2Te5를 포함할 수 있다. 열 배리어층(40)의 열 전도도는 제1 전극(10)의 열전도도 및 제2 전극(20)의 열 전도도보다 낮을 수 있다. The thermal barrier layer 40 may include a material having high electrical conductivity and low thermal conductivity. The thermal barrier layer 40 may include germanium (Ge), antimony (Sb), and tellurium (Te). The thermal barrier layer 40 may include Ge 2 Sb 2 Te 5, for example. The thermal conductivity of the thermal barrier layer 40 may be lower than the thermal conductivity of the first electrode 10 and the thermal conductivity of the second electrode 20.

열 배리어층(40)의 두께(△40)는 2nm 내지 10nm 일 수 있다. 열 배리어층(40)의 두께(△40)는 제2 전극(20)의 두께(△20)보다 작을 수 있다. 후술할 바와 같이 제2 전극(20)의 금속 이온의 가변 저항층(30)으로의 확산을 통하여 전도성 필라멘트(CF)가 형성되기 때문에, 열 배리어층(40)은 일정 두께 이하를 가짐이 바람직할 수 있다.The thickness Δ40 of the thermal barrier layer 40 may be 2 nm to 10 nm. The thickness Δ40 of the thermal barrier layer 40 may be smaller than the thickness Δ20 of the second electrode 20. As will be described later, since the conductive filament CF is formed through diffusion of metal ions of the second electrode 20 to the variable resistance layer 30, it is preferable that the thermal barrier layer 40 has a certain thickness or less. I can.

열 배리어층(40)은, 예를 들어, 화학 기상 증착(CVD) 공정 또는 물리 기상 증착(PVD) 공정을 통해 형성될 수 있다.The thermal barrier layer 40 may be formed through, for example, a chemical vapor deposition (CVD) process or a physical vapor deposition (PVD) process.

제1 전극(10) 및 제2 전극(20) 사이에 문턱 전압(threshold voltage) 이상의 동작 전압(V1)이 가해질 수 있다. 예를 들어, 제1 전극(10)은 접지될 수 있고, 제2 전극(20)에 양(positive)의 제1 전압(V1)이 가해질 수 있다. An operating voltage V1 greater than or equal to a threshold voltage may be applied between the first electrode 10 and the second electrode 20. For example, the first electrode 10 may be grounded, and a positive first voltage V1 may be applied to the second electrode 20.

제1 전압(V1)에 의하여, 가변 저항층(30) 내에 전도성 필라멘트(CF)가 형성될 수 있다. 제2 전극(20)에 포함된 금속의 이온들(예를 들어, Ag+)가 제1 전극(10)을 향해 이동할 수 있으며, 이러한 금속 이온들이 이어져 제1 전극(10)과 제2 전극(20)을 전기적으로 연결하는 전도성 필라멘트(CF)가 형성될 수 있다. Conductive filaments CF may be formed in the variable resistance layer 30 by the first voltage V1. Metal ions (for example, Ag + ) included in the second electrode 20 may move toward the first electrode 10, and these metal ions are connected to each other to connect the first electrode 10 and the second electrode ( A conductive filament (CF) electrically connecting 20) may be formed.

열 배리어층(40)은 제2 전극(20)에 포함된 금속 이온들이 이동하는 통로가 될 수 있고, 도전성이 있어 전도성 필라멘트(CF) 및 제2 전극(20)은 열 배리어층(40)을 통해 전기적으로 연결할 수 있다. 일부 실시예에 있어서는 전도성 필라멘트(CF)는 열 배리어층(40) 내에 추가적으로 형성될 수 있다.The thermal barrier layer 40 may be a path through which metal ions included in the second electrode 20 move, and because of the conductivity, the conductive filament CF and the second electrode 20 form the thermal barrier layer 40. It can be electrically connected through. In some embodiments, the conductive filament CF may be additionally formed in the thermal barrier layer 40.

전도성 필라멘트(CF)의 형성으로 인해 스위치 소자(1000)의 저항이 급격하게 감소할 수 있고, 스위칭 소자(1000)를 흐르는 전류가 급격하게 증가될 수 있다. 전도성 필라멘트(CF)의 형성으로 인하여, 스위칭 소자(1000)는 턴-온(turn on) 상태(혹은 저저항 상태)가 될 수 있다.Due to the formation of the conductive filament CF, the resistance of the switch element 1000 may be rapidly decreased, and the current flowing through the switching element 1000 may be rapidly increased. Due to the formation of the conductive filament CF, the switching element 1000 may be in a turn-on state (or a low resistance state).

도 1b는 도 1a의 스위칭 소자의 동작 전압의 인가가 중단된 경우를 나타내는 단면도이다.1B is a cross-sectional view illustrating a case in which application of the operating voltage of the switching element of FIG. 1A is stopped.

도 1b를 도 1a와 비교하면, 제1 전극(10) 및 제2 전극(20) 사이에 가해지던 동작 전압의 인가가 중단될 수 있다. 예를 들어, 제2 전압(V2)은 제로(0)일 수 있다. 동작 전압의 인가가 중단되는 경우, 전도성 필라멘트(CF)의 현재 구조를 유지하려는 힘과, 끊어지려는 힘의 경쟁 관계가 이루어질 수 있다. Comparing FIG. 1B with FIG. 1A, the application of the operating voltage applied between the first electrode 10 and the second electrode 20 may be stopped. For example, the second voltage V2 may be zero. When the application of the operating voltage is stopped, a competition relationship between the force to maintain the current structure of the conductive filament CF and the force to be cut may be established.

열 배리어층(40)은 스위칭 소자(1000) 내부로부터 외부로의 열 에너지(thermal energy) 방출을 효과적으로 막을 수 있다. 특히 열 배리어층(40)은The thermal barrier layer 40 may effectively prevent the emission of thermal energy from the inside of the switching element 1000 to the outside. In particular, the thermal barrier layer 40

제2 전극(20) 및 전도성 필라멘트(CF) 사이에 개재되어, 제2 전극(20)을 통한 열 에너지의 확산이 억제될 수 있다. 확산이 억제된 열 에너지는 전도성 필라멘트(CF)의 구조적 불안정성 및 전도성 필라멘트(CF)를 이루는 금속 원자들의 확산을 증가시킬 수 있다. 따라서, 전도성 필라멘트(CF)의 현재 구조를 유지하려는 힘보다, 끊어지려는 힘이 훨씬 더 커짐에 따라서 전도성 필라멘트(CF)는 빠르게 자발적으로 끊어질 수 있다(또는 분해될 수 있다).Interposed between the second electrode 20 and the conductive filament CF, diffusion of thermal energy through the second electrode 20 may be suppressed. Thermal energy in which diffusion is suppressed may increase structural instability of the conductive filament CF and diffusion of metal atoms constituting the conductive filament CF. Therefore, the conductive filament CF may be spontaneously broken (or decomposed) quickly as the force to be broken is much greater than the force to maintain the current structure of the conductive filament CF.

제1 전극(10) 및 제2 전극(20)을 전기적으로 연결하는 전도성 필라멘트(CF)가 끊어짐에 따라서, 스위칭 소자(1000)의 저항이 급격하게 증가할 수 있고, 스위칭 소자(1000)를 흐르는 전류가 급격하게 감소될 수 있다. 즉, 스위칭 소자(1000)는 턴-오프(turn off) 상태로 스위칭 될 수 있다.As the conductive filament CF electrically connecting the first electrode 10 and the second electrode 20 is cut off, the resistance of the switching element 1000 may increase rapidly and flow through the switching element 1000. The current can be drastically reduced. That is, the switching element 1000 may be switched to a turn-off state.

본 발명의 실시예들에 따르면 열 배리어층(40)으로 인하여, 전도성 필라멘트(CF)가 끊어지는 속도가 더 빨라질 수 있다. 따라서 스위칭 소자(1000)는 보다 휘발성 저항 스위칭 소자의 특성이 구현될 수 있다.According to embodiments of the present invention, due to the thermal barrier layer 40, the rate at which the conductive filament CF is cut may be faster. Accordingly, the switching element 1000 may have characteristics of a volatile resistance switching element.

또한 일반적인 스위칭 소자에서, 두꺼운 전도성 필라멘트가 형성되면 동작 전압의 인가가 중단되더라도 전도성 필라멘트가 자발적으로 분해되지 않는 문제점이 있다. 동작 전압의 인가가 중단되었음에도 전도성 필라멘트가 자발적으로 분해되지 않으면, 소자는 스위칭 소자가 아닌 비휘발성 메모리 소자로 기능하게 된다. 따라서, 스위칭 소자로 이용하려는 목적을 달성하기 어렵다. 본 발명의 실시예들에 따르면, 열 배리어층(40)으로 인하여, 두꺼운 전도성 필라멘트(CF)가 형성되더라도 전도성 필라멘트(CF)가 자발적으로 분해될 수 있다. 따라서 본 발명의 실시예들에 따르면, 보다 높은 동작 전류를 가질 수 있다.In addition, in a general switching device, when a thick conductive filament is formed, there is a problem in that the conductive filament is not spontaneously decomposed even if the application of the operating voltage is stopped. If the conductive filament is not spontaneously decomposed even when the application of the operating voltage is stopped, the device functions as a nonvolatile memory device rather than a switching device. Therefore, it is difficult to achieve the purpose of using it as a switching element. According to embodiments of the present invention, due to the heat barrier layer 40, even if a thick conductive filament CF is formed, the conductive filament CF may be spontaneously decomposed. Therefore, according to the embodiments of the present invention, it is possible to have a higher operating current.

도 2는 본 발명의 실험예 및 비교예에 따른 스위칭 소자의 전압- 전류 특성을 나타내는 그래프이다.2 is a graph showing voltage-current characteristics of a switching device according to an experimental example and a comparative example of the present invention.

본 발명의 실험예에 따른 스위칭 소자는 도 1a 및 도 1b를 참조하여, 설명한 스위칭 소자(1000)의 구조를 가지도록 형성되었다. 구체적으로 제1 전극은 백금으로 형성되었고, 두께는 약 20nm이다. 가변 저항층은 티타늄 산화물로 형성되었고, 두께는 약 4nm이다. 열 배리어층은 Ge2Sb2Te5로 형성되었고 두께는 약 4nm이다. 제2 전극은 은으로 형성되었고, 두께는 약 20nm이다. 제2 전극에 양(positive)의 동작전압이 인가되었고, 제1 전극은 접지되었다. The switching element according to the experimental example of the present invention was formed to have the structure of the switching element 1000 described with reference to FIGS. 1A and 1B. Specifically, the first electrode was formed of platinum, and the thickness was about 20 nm. The variable resistance layer was formed of titanium oxide, and the thickness was about 4 nm. The thermal barrier layer was formed of Ge 2 Sb 2 Te 5 and had a thickness of about 4 nm. The second electrode was formed of silver and has a thickness of about 20 nm. A positive operating voltage was applied to the second electrode, and the first electrode was grounded.

비교예에 따른 스위칭 소자는 실험예의 열 배리어층이 생략된 것을 제외하면 다른 조건은 모두 동일하다.All other conditions of the switching device according to the comparative example are the same except that the thermal barrier layer of the experimental example is omitted.

도 2를 참조하면, 가로축은 시간(S: second)이고, 턴-온 상태에서 동작 전압 인가를 중단한 시간(t interval)을 의미한다. 세로축은 저항(Ω: ohm)이고, 스위칭 소자의 측정 시간에 따른 스위칭 소자의 저항 값을 나타낸다.Referring to FIG. 2, the horizontal axis indicates time (S: second), and indicates a time (t interval) at which application of the operating voltage is stopped in the turn-on state. The vertical axis represents the resistance (Ω: ohm), and represents the resistance value of the switching element according to the measurement time of the switching element.

턴-온 상태에서, 동작 전압의 인가가 중단되었을 때 시간 증가에 따라, 실험예 및 비교예의 스위칭 소자의 저항 값이 모두 급격하게 증가하는 경향성을 가진다. 즉, 실험예 및 비교예 모두 턴-온 상태(turn on)에서 턴-오프(turn off)로 변화될 수 있다. In the turn-on state, as the time increases when the application of the operating voltage is stopped, the resistance values of the switching elements of the experimental example and the comparative example all have a tendency to rapidly increase. That is, both the experimental example and the comparative example may be changed from a turn-on state to a turn-off.

실험예 및 비교예의 시간 대비 저항의 변화량을 비교하면, 실험예의 턴-온 상태에서 턴-오프 상태로의 스위칭이 비교예의 턴-온 상태에서 턴-오프 상태로의 스위칭보다 더 빠른 시간 내에 이루어짐을 알 수 있다. 이는 실험예의 전도성 필라멘트의 소멸속도가 비교예의 전도성 필라멘트의 소멸속도보다 빠르기 때문일 수 있다.Comparing the amount of change in resistance versus time in the experimental example and the comparative example, it was found that the switching from the turn-on state of the experimental example to the turn-off state was performed within a faster time than the switching from the turn-on state to the turn-off state of the comparative example. Able to know. This may be because the dissipation rate of the conductive filaments of the experimental example is faster than the dissipation rate of the conductive filaments of the comparative example.

결과적으로, 열 배리어층을 포함하는 스위칭 소자는 보다 높은 휘발성 저항 스위칭 소자의 특성 구현할 수 있다.As a result, the switching element including the thermal barrier layer can realize the characteristics of the higher volatile resistance switching element.

도 3a는 본 발명에 따른 스위칭 소자를 포함하는 논리 연산 장치의 평면도이다. 구성요소를 더 명확히 나타내기 위하여 도 3a에서 도 3b의 일부 구성요소는 생략되었다. 이하에서 설명하는 것들을 제외하면 도 1a를 통해서 상세하게 설명하였으므로 생략하기로 한다. 3A is a plan view of a logic operation device including a switching element according to the present invention. In order to more clearly indicate the components, some components of FIG. 3B are omitted from FIG. 3A. Except for those described below, since it has been described in detail through FIG. 1A, it will be omitted.

본 발명에 따른 논리 연산 장치(2100)는 기판(SB) 의 상면 상에 수직한 제1 방향(D1)으로 적층된 제1 스위칭 소자(SW1) 및 제2 스위칭 소자(SW2)를 포함할 수 있다. 제1 스위칭 소자(SW1) 및 제2 스위칭 소자(SW2)는 도 1a를 참조하여 설명한 스위칭 소자(1000)일 수 있다. 논리 연산 장치(2100)는 일 예로 로직 칩(logic chip)일 수 있다.The logic operation device 2100 according to the present invention may include a first switching element SW1 and a second switching element SW2 stacked in a first direction D1 perpendicular to the upper surface of the substrate SB. . The first switching element SW1 and the second switching element SW2 may be the switching element 1000 described with reference to FIG. 1A. The logic operation device 2100 may be, for example, a logic chip.

기판(SB)의 상면의 수직한 제2 방향(D2)을 따라서 제1 스위칭 소자(SW1)는 관통 비아(50)의 상부의 활성 전극층(20), 열 배리어층(40), 가변 저항층(30) 및 제2 불활성 전극층(10b)의 적어도 일부를 포함할 수 있다. Along the second direction D2 perpendicular to the upper surface of the substrate SB, the first switching element SW1 includes the active electrode layer 20, the thermal barrier layer 40, and the variable resistance layer ( 30) and at least a part of the second inert electrode layer 10b.

제2 방향(D2)을 따라서, 제2 스위칭 소자(SW2)는 관통 비아(50)의 하부의 활성 전극층(20), 열 배리어층(40), 가변 저항층(30) 및 제1 불활성 전극층(10a)의 적어도 일부를 포함할 수 있다. Along the second direction D2, the second switching element SW2 includes the active electrode layer 20, the thermal barrier layer 40, the variable resistance layer 30, and the first inactive electrode layer ( It may include at least a portion of 10a).

기판(SB) 상에 제1 불활성 전극층(10a)이 제공될 수 있다. 기판(SB)은 실리콘 또는 게르마늄을 포함할 수 있다. 제1 불활성 전극층(10a)은 백금(Pt), 이리듐(Ir), 텅스텐(W,) 금(Au), 루테늄(Ru) 또는 질화티타늄(TiN) 중 어느 하나를 포함할 수 있다.A first inert electrode layer 10a may be provided on the substrate SB. The substrate SB may include silicon or germanium. The first inert electrode layer 10a may include any one of platinum (Pt), iridium (Ir), tungsten (W,) gold (Au), ruthenium (Ru), or titanium nitride (TiN).

기판(SB) 및 제1 불활성 전극층(10a) 사이에는 제1 절연층(IL1)이 개재될 수 있다. 제1 절연층(IL1)은 일 예로 실리콘 나이트라이드(Si3N4)를 포함할 수 있다. A first insulating layer IL1 may be interposed between the substrate SB and the first inactive electrode layer 10a. The first insulating layer IL1 may include, for example, silicon nitride (Si 3 N 4 ).

제1 불활성 전극층(10a) 상에는 제2 불활성 전극층(10b)이 개재될 수 있다. 제2 불활성 전극층(10b)은 제1 불활성 전극층(10a)과 동일한 물질을 포함할 수 있다. A second inactive electrode layer 10b may be interposed on the first inactive electrode layer 10a. The second inert electrode layer 10b may include the same material as the first inert electrode layer 10a.

제1 불활성 전극층(10a) 및 제2 불활성 전극층(10b) 사이에는 제2 절연층(IL2)이 개재될 수 있다. 제2 불활성 전극층(10b) 상에는 제3 절연층(IL3)이 제공될 수 있다. 제2 절연층(IL2) 및 제3 절연층(IL3)은 제1 절연층(IL1)과 동일한 물질을 포함할 수 있다. A second insulating layer IL2 may be interposed between the first inactive electrode layer 10a and the second inactive electrode layer 10b. A third insulating layer IL3 may be provided on the second inert electrode layer 10b. The second insulating layer IL2 and the third insulating layer IL3 may include the same material as the first insulating layer IL1.

제3 절연층(IL3), 제2 불활성 전극층(10b), 제2 절연층(IL2), 제1 불활성 전극층(10a) 및 일부의 제1 절연층(IL1)을 수직으로 관통하는 관통 비아(50)가 제공될 수 있다. 관통 비아(50)는 가변 저항층(30), 열 배리어층(40), 및 활성 전극층(20)을 포함할 수 있다. 가변 저항층(30)은 제1, 제2, 제3 절연층(IL1, IL2, IL3)의 측면 및 제1, 제2 불활성 전극층(10a, 10b)의 측면을 덮을 수 있다. 가변 저항층(30) 상에는 활성 전극층(20)이 제공될 수 있다. 가변 저항층(30) 및 활성 전극층(20) 사이에는 열 배리어층(40)이 개재될 수 있다.Through vias 50 vertically penetrating the third insulating layer IL3, the second inert electrode layer 10b, the second insulating layer IL2, the first inactive electrode layer 10a, and a part of the first insulating layer IL1. ) Can be provided. The through via 50 may include a variable resistance layer 30, a thermal barrier layer 40, and an active electrode layer 20. The variable resistance layer 30 may cover side surfaces of the first, second, and third insulating layers IL1, IL2, and IL3 and side surfaces of the first and second inactive electrode layers 10a and 10b. An active electrode layer 20 may be provided on the variable resistance layer 30. A thermal barrier layer 40 may be interposed between the variable resistance layer 30 and the active electrode layer 20.

관통 비아(50)로부터 제2 방향(D2)을 따라 이격하는 제1 콘택(CA) 및 제2 콘택(CB)이 제공될 수 있다. A first contact CA and a second contact CB spaced apart from the through via 50 along the second direction D2 may be provided.

제1 콘택(CA)은 제3 절연층(IL3), 제2 불활성 전극층(10b) 및 일부의 제2 절연층(IL2)을 관통할 수 있다. 제1 콘택(CA)의 하면은 제1 불활성 전극층(10a)의 상면과 이격될 수 있다. 제1 콘택(CA)은 제2 불활성 전극층(10b)과 선택적으로, 전기적으로 연결될 수 있다. 제1 콘택(CA)은 일 예로 텅스텐(W)과 같은 도전성이 있는 금속을 포함할 수 있다. The first contact CA may penetrate through the third insulating layer IL3, the second inactive electrode layer 10b, and a part of the second insulating layer IL2. The lower surface of the first contact CA may be spaced apart from the upper surface of the first inert electrode layer 10a. The first contact CA may be selectively and electrically connected to the second inert electrode layer 10b. The first contact CA may include, for example, a conductive metal such as tungsten (W).

제3 절연층(IL3), 제2 불활성 전극층(10b), 및 제2 절연층(IL2)의 일부를 관통하는 홀(HL)이 제공될 수 있다. 홀(HL)은 제1 콘택(CA)과 기판의 상면과 평행한 방향으로 이격될 수 있다. 홀(HL)은 원으로 도시되었으나, 사각형의 형상을 가지는 등 형상은 이에 한정되지 않는다. A hole HL penetrating a part of the third insulating layer IL3, the second inert electrode layer 10b, and the second insulating layer IL2 may be provided. The hole HL may be spaced apart from the first contact CA in a direction parallel to the upper surface of the substrate. The hole HL is illustrated as a circle, but the shape of the hole HL is not limited thereto.

제2 콘택(CB)은 제2 콘택(CB)의 직경보다 더 큰 폭 또는 직경을 가지는 홀(HL)을 관통할 수 있다. 홀(HL)은 제2 콘택(CB)이 제2 불활성 전극층(10b)과 전기적으로 연결되지 않게끔 할 수 있다. The second contact CB may pass through the hole HL having a larger width or diameter than the diameter of the second contact CB. The hole HL may prevent the second contact CB from being electrically connected to the second inactive electrode layer 10b.

제2 콘택(CB)은 제2 절연층(IL2), 제1 불활성 전극층(10a) 및 일부의 제1 절연층(IL1)을 관통할 수 있다. 제2 콘택(CB)은 제1 불활성 전극층(10a)과 선택적으로, 전기적으로 연결될 수 있다. 제2 콘택(CB)은 제1 콘택(CA)과 동일한 물질을 포함할 수 있다. The second contact CB may penetrate through the second insulating layer IL2, the first inactive electrode layer 10a, and a portion of the first insulating layer IL1. The second contact CB may be selectively and electrically connected to the first inert electrode layer 10a. The second contact CB may include the same material as the first contact CA.

제1 콘택(CA)은 제1 단자(Va)로부터, 제2 콘택(CB)은 제2 단자(Vb)로부터 각각 독립적으로 전압을 인가받을 수 있다.The first contact CA may independently receive voltages from the first terminal Va and the second contact CB from the second terminal Vb.

활성 전극층(20)에는 “OR” 논리 연산을 하기 위한 제1 로직 회로(L1)가 전기적으로 연결될 수 있다. A first logic circuit L1 for performing an “OR” logic operation may be electrically connected to the active electrode layer 20.

본 발명에 따른 논리 연산 장치(2100)는 열 배리어층(40)을 포함하는 스위칭 소자들(SW1, SW2)의 턴-오프가 빠르게 이루어짐으로써, 턴-오프 이후에 스위칭 소자들(SW1, SW2) 각각에 동작 전압 또는 동작 전압보다 작은 전압이 인가되는 경우, 논리 연산을 통해 아웃 단자(Vout)로 검출되는 전압의 신뢰성이 높아질 수 있다. 또한 복수개의 스위칭 소자들(SW1, SW2)이 수직 적층됨에 따라서, 고집적 논리 연산이 가능할 수 있다.In the logic operation device 2100 according to the present invention, since the switching elements SW1 and SW2 including the thermal barrier layer 40 are quickly turned off, the switching elements SW1 and SW2 after the turn-off are performed. When an operating voltage or a voltage smaller than the operating voltage is applied to each, the reliability of the voltage detected by the out terminal V out may be increased through a logic operation. In addition, as the plurality of switching elements SW1 and SW2 are vertically stacked, highly integrated logic operation may be performed.

이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. In the above, embodiments of the present invention have been described with reference to the accompanying drawings, but those of ordinary skill in the art to which the present invention pertains can be implemented in other specific forms without changing the technical spirit or essential features. You can understand that there is. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not limiting.

10: 제1 전극
20: 제2 전극, 활성 전극층
30: 가변 저항층
40: 열 배리어층10: first electrode
20: second electrode, active electrode layer
30: variable resistance layer
40: thermal barrier layer

Claims (19)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 수직 방향으로 이격하는 제1 불활성 전극층 및 제2 불활성 전극층; 및
상기 제1 불활성 전극층, 및 상기 제2 불활성 전극층을 수직으로 관통하는 관통 비아를 포함하고,
상기 관통 비아는:
상기 제1 불활성 전극층의 측면 및 상기 제2 불활성 전극층의 측면을 덮는 가변 저항층;
상기 가변 저항층의 상의 활성 전극층; 및
상기 가변 저항층 및 상기 활성 전극층 사이의 열 배리어층을 포함하는 논리 연산 장치.
A first inert electrode layer and a second inert electrode layer spaced apart in a vertical direction; And
And a through via vertically penetrating the first inert electrode layer and the second inert electrode layer,
The through via is:
A variable resistance layer covering a side surface of the first inactive electrode layer and a side surface of the second inactive electrode layer;
An active electrode layer on the variable resistance layer; And
A logic operation device comprising a thermal barrier layer between the variable resistance layer and the active electrode layer.
 제12항에 있어서,
상기 열 배리어층은 상기 활성 전극층보다 열 전도도가 낮은 논리 연산 장치.
The method of claim 12,
The thermal barrier layer has a lower thermal conductivity than the active electrode layer.
 제12항에 있어서,
상기 열 배리어층은 게르마늄(Ge), 안티모니(Sb), 및 텔루륨(Te)을 포함하는 논리 연산 장치.
The method of claim 12,
The thermal barrier layer includes germanium (Ge), antimony (Sb), and tellurium (Te).
 제13항에 있어서, 상기 열 배리어층은 Ge2Sb2Te5를 포함하는 논리 연산 장치.
14. The logical operation device of claim 13, wherein the thermal barrier layer comprises Ge 2 Sb 2 Te 5.
제14항에 있어서,
상기 제1 불활성 전극층과 전기적으로 연결되는 제1 콘택; 및
상기 제2 불활성 전극층과 전기적으로 연결되는 제2 콘택을 더 포함하고,
상기 제1 콘택 및 상기 제2 콘택의 각각은 상기 제1 불활성 전극층 및 상기 제2 불활성 전극층의 각각에 독립적으로 전압을 인가하는 논리 연산 장치.
The method of claim 14,
A first contact electrically connected to the first inert electrode layer; And
Further comprising a second contact electrically connected to the second inert electrode layer,
Each of the first contact and the second contact independently applies a voltage to each of the first inactive electrode layer and the second inactive electrode layer.
 제14항에 있어서,
상기 가변 저항층은 티타늄 산화물(TiOX)(1<X<2), 하프늄 산화물(HfOX)(1<X<2), 텅스텐 산화물(WOX)(1<X<3), 또는 알루미늄산화물(AlXOY)(1<X<2, 1<Y<3)을 포함하는 논리 연산 장치.

The method of claim 14,
The variable resistance layer is titanium oxide (TiO X ) (1<X<2), hafnium oxide (HfO X ) (1<X<2), tungsten oxide (WO X ) (1<X<3), or aluminum oxide. Logical arithmetic unit containing (Al X O Y )(1<X<2, 1<Y<3).

 제14항에 있어서,
상기 제1 불활성 전극층 및 상기 제2 불활성 전극층은 백금(Pt), 이리듐(Ir), 텅스텐(W), 금(Au), 루테늄(Ru) 또는 질화티타늄(TiN)을 포함하고,
상기 활성 전극층은 구리(Cu), 은(Ag), 니켈(Ni) 또는 크롬(Cr)을 포함하는 논리 연산 장치.
The method of claim 14,
The first inert electrode layer and the second inert electrode layer include platinum (Pt), iridium (Ir), tungsten (W), gold (Au), ruthenium (Ru), or titanium nitride (TiN),
The active electrode layer is a logic operation device containing copper (Cu), silver (Ag), nickel (Ni), or chromium (Cr).
 제14항에 있어서,
상기 열 배리어층의 두께는 상기 활성 전극층의 두께보다 작은 논리 연산 장치.

The method of claim 14,
A logic operation device having a thickness of the thermal barrier layer smaller than a thickness of the active electrode layer.
KR1020190117318A 2019-09-24 2019-09-24 Switching element and logic computing device including the same KR102223115B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190117318A KR102223115B1 (en) 2019-09-24 2019-09-24 Switching element and logic computing device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190117318A KR102223115B1 (en) 2019-09-24 2019-09-24 Switching element and logic computing device including the same

Publications (1)

Publication Number Publication Date
KR102223115B1 true KR102223115B1 (en) 2021-03-08

Family

ID=75184727

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190117318A KR102223115B1 (en) 2019-09-24 2019-09-24 Switching element and logic computing device including the same

Country Status (1)

Country Link
KR (1) KR102223115B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016199412A1 (en) * 2015-06-11 2016-12-15 日本電気株式会社 Variable resistance element and method for producing variable resistance element
KR20180108025A (en) * 2017-03-23 2018-10-04 포항공과대학교 산학협력단 Resistive Random Access Memory including a Selective Layer
KR20180123915A (en) * 2017-05-10 2018-11-20 고려대학교 산학협력단 Transparent and flexible resistive switching memory and fabrication method thereof
JP2019054171A (en) * 2017-09-15 2019-04-04 東芝メモリ株式会社 Storage device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016199412A1 (en) * 2015-06-11 2016-12-15 日本電気株式会社 Variable resistance element and method for producing variable resistance element
KR20180108025A (en) * 2017-03-23 2018-10-04 포항공과대학교 산학협력단 Resistive Random Access Memory including a Selective Layer
KR20180123915A (en) * 2017-05-10 2018-11-20 고려대학교 산학협력단 Transparent and flexible resistive switching memory and fabrication method thereof
JP2019054171A (en) * 2017-09-15 2019-04-04 東芝メモリ株式会社 Storage device

Similar Documents

Publication Publication Date Title
US11659781B2 (en) Selector device and method of making the same
JP5518100B2 (en) Programmable metallization memory cell with stacked solid electrolyte structure
US8362456B2 (en) Resistance change element and semiconductor device including the same
JP5796079B2 (en) Device structure for long-term durability memristors
US9040948B2 (en) Nanoscale switching device
EP2842163B1 (en) Nonlinear memristors
US9502647B2 (en) Resistive random-access memory (RRAM) with a low-K porous layer
KR101528094B1 (en) Variable resistance element, and method for producing same
US8343801B2 (en) Method of forming a programmable metallization memory cell
JP2014199959A (en) Resistance change element using electrochemical reaction, and manufacturing method and operation method therefor
US9496495B2 (en) Memory cells and methods of forming memory cells
US20220173315A1 (en) Rram crossbar array circuits with specialized interface layers for low current operation
US9281475B2 (en) Resistive random-access memory (RRAM) with multi-layer device structure
KR20130126325A (en) Resistance variable memory device and method for fabricating the same
KR101520221B1 (en) Resistive random access memory device
US10535818B2 (en) Resistance change memory device
WO2016203751A1 (en) Rectifying element, switching element, and method for manufacturing rectifying element
KR102223115B1 (en) Switching element and logic computing device including the same
Santos et al. Resistive switching: An investigation of the bipolar–unipolar transition in Co-doped ZnO thin films
KR101570620B1 (en) Resistance Random Access Memory Device and Method of manufacturing the same
JP7255853B2 (en) Nonlinear resistance element, switching element, and method for manufacturing nonlinear resistance element
JP2013191662A (en) Nonvolatile storage device and manufacturing method of the same
CN114079004A (en) Resistive random access memory device
KR20100133761A (en) Resistive random access memory device and method for fabricating the same
TWI723564B (en) Resistive random access memory and fabrication techniques

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant