WO2018198874A1 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
WO2018198874A1
WO2018198874A1 PCT/JP2018/015804 JP2018015804W WO2018198874A1 WO 2018198874 A1 WO2018198874 A1 WO 2018198874A1 JP 2018015804 W JP2018015804 W JP 2018015804W WO 2018198874 A1 WO2018198874 A1 WO 2018198874A1
Authority
WO
WIPO (PCT)
Prior art keywords
liquid crystal
crystal display
display device
signal line
gate
Prior art date
Application number
PCT/JP2018/015804
Other languages
English (en)
French (fr)
Inventor
吉田　秀史
花岡　一孝
佐々木　貴啓
中村　公昭
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US16/604,928 priority Critical patent/US10930226B2/en
Publication of WO2018198874A1 publication Critical patent/WO2018198874A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/342—Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines
    • G09G3/3426—Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines the different display panel areas being distributed in two dimensions, e.g. matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0666—Adjustment of display parameters for control of colour parameters, e.g. colour temperature

Definitions

  • the present invention relates to a liquid crystal display device, and more particularly to a time division drive type liquid crystal display device.
  • liquid crystal display devices using color filters have been widely used, for example, from smartphones to monitors and large liquid crystal TVs.
  • FIG. 17 is an explanatory diagram showing that the transmittance of the latter is low by comparing a color filterless FSD (Field Sequential Display) with a liquid crystal display with a color filter.
  • FSD Field Sequential Display
  • FIG. 18 is an explanatory diagram showing advantages and non-dominances of the FSC® (Field Sequential Color) method used in the time-division drive type liquid crystal display device over the CF method.
  • FIG. 19 is an explanatory diagram showing power consumption of the FSC (Field Sequential Color) method and the CF method.
  • the transmittance is high when the backlight device is turned off.
  • a transparent liquid crystal display device has been proposed using this advantage.
  • the transparency is high when the backlight device is turned off, the background of the liquid crystal display device can be observed. Further, color display can be performed in the lighting state of the backlight device.
  • FIG. 20 is a circuit diagram illustrating a configuration of a TFT substrate of the liquid crystal display device disclosed in Patent Document 1. In FIG.
  • the configuration in which the gate driver drives three gate lines at the same time has three times the area around which the gate line is routed as compared with the configuration in which the gate driver drives the gate lines one by one. . Therefore, for example, the design of a time-division drive type liquid crystal display device in which the gate driver drives three gate lines at the same time is a major design change compared to the design of the liquid crystal display device in which the gate driver drives the gate lines one by one. Is required. For this reason, the time-division drive type liquid crystal display device needs to be newly designed and manufactured with a mask, which increases the design cost.
  • the demand for, for example, a transparent liquid crystal display device using a time division drive type liquid crystal display device is not so great. Therefore, each product, that is, the liquid crystal display device has a problem that the mask cost to be paid becomes large and the price is high.
  • an object of the present invention is to provide a liquid crystal display device that can reduce the design cost and can be manufactured at a low price.
  • a liquid crystal display device includes a liquid crystal display panel having an active matrix substrate and a backlight device, and the backlight device emits red, green, and blue light over the entire surface.
  • a liquid crystal display device that emits light by time division and performs color display by switching the display of the liquid crystal display panel in synchronization with the light emission, one pixel is divided into three sub-pixels by a source signal line, and the 3 One sub-pixel electrode is provided for each sub-pixel, and a plurality of the sub-pixel electrodes corresponding to the one pixel are connected to each other by an inter-electrode connecting portion that intersects the source signal line in a non-connected state.
  • An electrode is formed, and only one switching element is connected to the pixel electrode so that a voltage can be applied from the source signal line, and the screen of the liquid crystal display panel is
  • the gate signal lines in each divided region are simultaneously scanned one line at a time in each divided region, and the backlight device includes: Light is emitted after the scanning of the gate signal lines in each divided region is completed.
  • design of a liquid crystal display device can save design resources, reduce the number of masks to be changed, and reduce design costs. As a result, the liquid crystal display device can be manufactured at low cost.
  • FIG. 2 is a schematic longitudinal sectional view of a liquid crystal display panel included in the liquid crystal display device shown in FIG. 1.
  • FIG. 3 is a schematic circuit diagram showing a configuration of a TFT substrate shown in FIG. 2. It is a top view which shows an example of the substantive structure of the TFT substrate shown in FIG.
  • FIG. 5 is a circuit diagram corresponding to the circuit diagram of the TFT substrate shown in FIG. 3 in accordance with the configuration shown in FIG. 4.
  • FIG. 7 is a schematic circuit diagram illustrating a configuration of a TFT substrate included in the liquid crystal display panel illustrated in FIG. 6.
  • FIG. 8 is a plan view illustrating an example of a substantial configuration of the TFT substrate illustrated in FIG. 7.
  • FIG. 9 is a circuit diagram corresponding to the circuit diagram of the TFT substrate shown in FIG. 7 in accordance with the configuration shown in FIG. 8.
  • FIG. 10A is an explanatory diagram showing a configuration of a connection portion between a gate driver using COF and a liquid crystal display panel in a conventional liquid crystal display device using CF.
  • FIG. 10B is an explanatory diagram showing a configuration of a connection portion between the gate driver using the COF and the liquid crystal display panel in the liquid crystal display device shown in FIG. It is a schematic circuit diagram which shows the structure of the TFT substrate with which the liquid crystal display panel of the liquid crystal display device of further another embodiment of this invention is provided.
  • FIG. 13 is a cross-sectional view taken along arrow AA in FIG. 12.
  • FIG. 13 is a circuit diagram corresponding to the circuit diagram of the TFT substrate shown in FIG. 11 in accordance with the configuration shown in FIG. 12.
  • FIG. 12 is a plan view illustrating an example of another substantial configuration of the TFT substrate illustrated in FIG. 11. It is a schematic circuit diagram which shows the structure of the TFT substrate with which the liquid crystal display panel of the liquid crystal display device of further another embodiment of this invention is provided.
  • Embodiment 1 Embodiments of the present invention will be described below with reference to the drawings.
  • FIG. 1 is a schematic block diagram showing the configuration of the liquid crystal display device of this embodiment.
  • FIG. 2 is a schematic longitudinal sectional view of a liquid crystal display panel included in the liquid crystal display device shown in FIG.
  • the liquid crystal display device 1 includes a liquid crystal display panel 11, a source driver SD, gate drivers GD (GD1 to GD3), a display control circuit 18, and a backlight device 19.
  • the gate driver GD is generally composed of a plurality of gate drivers GD (gate driver GD elements). In the example of FIG. 1, it is composed of three gate drivers GD1 to GD3. In this case, when a scan signal is transmitted from the first row to the last row in one gate driver GD, the information is transmitted to the next-stage gate driver GD, and the next-stage gate driver GD performs the same process. , Send a scan signal.
  • the liquid crystal display panel 11 has source signal lines S and gate signal lines G provided in a matrix. As shown in FIG. 2, the liquid crystal display panel 11 has a TFT substrate (active matrix substrate) 21 and a counter substrate 22 arranged to face each other, and a liquid crystal layer 23 is provided between the TFT substrate 21 and the counter substrate 22. Yes.
  • the source driver SD drives the source signal line S of the liquid crystal display panel 11, and the gate driver GD drives the gate signal line G of the liquid crystal display panel 11.
  • the display control circuit 18 outputs a control signal for instructing scanning of the gate signal line G to the gate driver GD based on the control signal and display data supplied from the outside, and supplies a clock to the source driver SD. Outputs signal, start pulse and video data.
  • the start pulse output from the display control circuit 18 is input only to the gate driver GD1, and then the start pulse is input from the gate driver GD1 to the gate driver GD2 and input from the gate driver GD2 to the gate driver GD3.
  • the backlight device 19 switches red, green, and blue light and irradiates the liquid crystal display panel 11 from the back surface of the liquid crystal display panel 11.
  • the backlight device 19 may switch and irradiate at least red, green, and blue light, although there may be cases where white light is switched in addition to red, green, and blue light.
  • the backlight device 19 will be described assuming that red, green, and blue light are switched for irradiation.
  • FIG. 3 is a schematic circuit diagram showing the configuration of the TFT substrate 21 shown in FIG.
  • the TFT substrate 21 is designed by using a conventional TFT substrate design of a liquid crystal display panel provided with a color filter.
  • this conventional TFT substrate each pixel included in each row is divided into three sub-pixels for red, green, and blue.
  • the TFT substrate 21 has source signal lines S1a to S1c, S2a to S2c,... That are first to third source signal lines corresponding to the three sub-pixels for red, green, and blue, respectively. .
  • the gate signal lines G1a, G1b, G1c,... Scanned by the gate driver GD1 are simultaneously scanned by the gate driver GD1 from the three consecutive gate signal lines G1a to G1c,. So that they are connected to each other.
  • the TFT substrate 21 includes one pixel electrode 32 that covers the region of the three subpixels for each of the three subpixels.
  • the TFT substrate 21 has a TFT (switching element) 31 for each of the three subpixels, that is, for each of the first to third source signal lines.
  • the connection relationship between the source signal line S, the TFT 31 and the pixel electrode 32 in three consecutive rows will be described by taking the pixel electrode 32 in the first column on the left as an example.
  • the first row of the source signal lines S1a to S1c, only the source signal line S1a is connected to the pixel electrode 32 via the TFT 31, and in the second row, only the source signal line S1b.
  • the source signal line S 1 c is connected to the pixel electrode 32 via the TFT 31.
  • the crosses indicated by the TFT 31 indicate a state where the TFT 31 is not connected to the pixel electrode 32 (non-connected state).
  • FIG. 4 is a plan view showing an example of a substantial configuration of the TFT substrate 21 shown in FIG.
  • FIG. 5 is a circuit diagram corresponding to the circuit diagram of the TFT substrate 21 shown in FIG. 3 in accordance with the configuration shown in FIG. 4 corresponds to a portion of the pixel electrode 32 in the second row in the left column in FIG.
  • the TFT substrate 21 has ITO (IndiumInTin Oxide) electrodes 32a to 32f constituting the pixel electrode 32. That is, these six ITO electrodes (subpixel electrodes) 32 a to 32 f constitute one pixel (one pixel electrode 32) in the time-division driving of the liquid crystal display device 1.
  • the two upper and lower ITO electrodes 32a and 32b on the left side correspond to the red subpixels of the conventional TFT substrate, and the two upper and lower ITO electrodes 32c and 32d correspond to the green subpixels on the conventional TFT substrate.
  • the two upper and lower ITO electrodes 32e and 32f on the right side correspond to the blue subpixel of the conventional TFT substrate.
  • the ITO electrode 32c is connected to the left ITO electrode 32a and the right ITO electrode 32e by two interelectrode connection portions 34, respectively.
  • the interelectrode connecting portion 34 straddles the source signal lines S1b and S1c (intersects with the source signal lines S1b and S1c in a non-connected state).
  • the yield is improved by providing the interelectrode connecting portions 34 at two locations.
  • the interelectrode connecting portion 34 is provided only in a partial region between the ITO electrode 32c and the ITO electrode 32a and between the ITO electrode 32c and the ITO electrode 32e. This minimizes the overlap between the pixel electrode 32 and the source signal lines S1b and S1c.
  • the area where the pixel electrode 32, that is, the interelectrode connecting portion 34, and the source signal lines (source signal lines S1b and S1c) overlap is as small as possible. This is to prevent the potential of the source signal, that is, the potential of the pixel electrode 32 from fluctuating due to capacitive coupling between the pixel electrode 32 and the source signal lines (source signal lines S1b and S1c).
  • the structure which connects the ITO electrodes which adjoin by the interelectrode connection part 34 is applicable similarly to the liquid crystal display device of all the other embodiments.
  • the ITO electrode 32d is similarly connected to the left ITO electrode 32b and the right ITO electrode 32f.
  • the connection between the TFT 31 and the pixel electrode 32 is made through the contact hole 33.
  • the ITO electrodes 32 c and 32 d are connected to the TFT 31, and the ITO electrodes 32 a and 32 b and the ITO electrodes 32 e and 32 f are not connected to the TFT 31.
  • the signal of the source signal line S (source signal line S1b) is supplied from the TFT 31 corresponding to the ITO electrodes 32c and 32d only to the ITO electrodes 32c and 32d.
  • Reference numeral 35 denotes a CS line.
  • the non-connected state of the TFT 31 and the pixel electrode 32 is realized by cutting the source electrode (or drain electrode) of the TFT 31 between the TFT 31 and the contact hole 33 (in FIG. 4). X).
  • the TFT 31 and the pixel electrode 32 may be disconnected from each other by eliminating the ITO electrode pattern that is disconnected from the TFT 31.
  • TFTs 31 are formed in all the subpixels.
  • two TFTs 31 originally intended to transmit the signal of the source signal line S1a to the ITO electrodes (sub-pixel electrodes) 32a and 32b serve the original purpose (original purpose). Used as expected). That is, the two TFTs 31 have a source electrode connected to the source signal line S1a and a drain electrode connected to the ITO electrode 32a or 32b.
  • two TFTs 31 originally intended to transmit the signal of the source signal line S1b to the ITO electrodes (sub-pixel electrodes) 32c and 32d, and the signal of the original source signal line S1c
  • the two TFTs 31 for the purpose of transmitting to the ITO electrodes (sub-pixel electrodes) 32e and 32f do not perform their original functions (not used as originally intended). That is, in the two TFTs 31 originally intended to transmit the signal of the source signal line S1b to the ITO electrodes (sub-pixel electrodes) 32c and 32d, the connection of the source electrode to the source signal line S1b is disconnected, and the drain electrode to the ITO electrodes 32c and 32d.
  • the connection of the source electrode to the source signal line S1c is cut off, and the drains of the ITO electrodes 32e and 32f are drained. The electrode is disconnected.
  • the two TFTs 31 originally intended to transmit the signal of the source signal line S1b to the ITO electrodes (subpixel electrodes) 32c and 32d serve the original purpose (originally Used as intended).
  • the state of the two TFTs 31 corresponding to the ITO electrodes 32c and 32d in this case is the same state as the above-described two TFTs 31 corresponding to the ITO electrodes 32a and 32b among the TFTs 31 connected to the gate signal line G1a. .
  • the TFTs 31 connected to the gate signal line G1b two TFTs 31 originally intended to transmit the signal of the source signal line S1a to the ITO electrodes 32a and 32b, and the signal of the original source signal line S1c to the ITO electrodes 32e and 32f.
  • the two TFTs 31 for the purpose of conveying to the above do not fulfill their original roles (not used as intended).
  • the states of the two TFTs 31 corresponding to the ITO electrodes 32a and 32b and the two TFTs 31 corresponding to the ITO electrodes 32e and 32f are, for example, ITO electrodes 32c and 32d among the TFTs 31 connected to the gate signal line G1a. This is the same state as the two TFTs 31 corresponding to the above.
  • the two TFTs 31 originally intended to transmit the signal of the source signal line S1c to the ITO electrodes (sub-pixel electrodes) 32e and 32f serve the original purpose (originally Used as intended).
  • the state of the two TFTs 31 corresponding to the ITO electrodes 32e and 32f in this case is the same state as the two TFTs 31 corresponding to the ITO electrodes 32a and 32b among the TFTs 31 connected to the gate signal line G1a. .
  • the TFTs 31 connected to the gate signal line G1c two TFTs 31 originally intended to transmit the signal of the source signal line S1a to the ITO electrodes 32a and 32b, and the signal of the original source signal line S1b to the ITO electrodes 32c and 32d.
  • the two TFTs 31 for the purpose of conveying to the above do not fulfill their original roles (not used as intended).
  • the states of the two TFTs 31 corresponding to the ITO electrodes 32a and 32b and the two TFTs 31 corresponding to the ITO electrodes 32c and 32d are, for example, the ITO electrodes 32c and 32d among the TFTs 31 connected to the gate signal line G1a. This is the same state as the two TFTs 31 corresponding to the above.
  • the connection relationship of the source signal line S, the gate signal line G, the TFT 31, and the ITO electrode 32 as described above is repeated.
  • the liquid crystal display device 1 performs the same operation as the conventional time-division drive type liquid crystal display device in which the backlight device 19 emits RGB light by time division to perform color display. That is, the liquid crystal display device 1 performs color display by switching the display of the liquid crystal display panel 11 in synchronization with this light emission, with the backlight device 19 emitting RGB light on the entire surface in a time division manner.
  • the liquid crystal display device 1 uses the design of an existing liquid crystal display panel that uses a color filter, particularly the design of the pixel portion. Therefore, in the liquid crystal display device 1, it is only necessary to change the design of the ITO electrode for applying a voltage in the pixel region, for example. Thereby, the liquid crystal display device 1 can save design resources, reduce the number of masks to be changed in design, and reduce the design cost. As a result, the liquid crystal display device 1 can be manufactured at low cost. Of course, if the structure is the same, it goes without saying that a new design is possible.
  • one unit of the gate signal line may have a configuration in which m (m ⁇ 2) gate signal lines are connected to each other.
  • FIG. 6 is a schematic block diagram showing the configuration of the liquid crystal display device 2 of the present embodiment. As shown in FIG. 6, the liquid crystal display device 2 includes a liquid crystal display panel 12 instead of the liquid crystal display panel 11 of the liquid crystal display device 1.
  • the start pulse output from the display control circuit 18 is input only to the gate driver GD1, sequentially input from the gate driver GD1 to the gate driver GD2, and from the gate driver GD2 to the gate driver GD3.
  • the start pulse output from the display control circuit 18 is input to the gate drivers GD1 to GD3, respectively.
  • FIG. 7 is a schematic circuit diagram showing the configuration of the TFT substrate 41 provided in the liquid crystal display panel 12. Similar to the TFT substrate 21, the TFT substrate (active matrix substrate) 41 is designed by using a conventional TFT substrate design of a liquid crystal display panel including a color filter.
  • the TFT 31 is not formed in each subpixel, and only the TFT 31 that applies a voltage to the pixel electrode 32 constituted by a plurality of subpixels is formed. .
  • the TFT 31 formed in each sub-pixel using the conventional TFT substrate design leaves only the necessary TFT 31 and the unnecessary TFT 31 is removed by etching. That is, the TFT substrate 41 having such a configuration can use a conventional TFT substrate design (conventional pixel design, conventional TFT design).
  • this conventional TFT substrate each pixel included in each row is divided into three sub-pixels for red, green, and blue.
  • the TFT substrate 41 is a first to third source signal line corresponding to each of the three sub-pixels for red, green, and blue.
  • the TFT substrate 41 is provided with one pixel electrode 32 that covers the region of the three subpixels for each of the three subpixels, as in the TFT substrate 21.
  • the TFT substrate 41 has gate signal lines G1a to G1c,... In the upper third region of the screen of the liquid crystal display panel 12 (hereinafter referred to as a first region).
  • the gate signal lines G2a to G2c,... are provided in the 1/3 region (hereinafter referred to as the second region) of the screen of the display panel 12, and the lower 1/3 region (hereinafter referred to as the screen of the liquid crystal display panel 12).
  • Referred to as a third region) have gate signal lines G3a to G3c,.
  • the liquid crystal display panel 12 scans the first region of the gate signal lines G1a to G1c,... By the gate driver GD1, scans the second region of the gate signal lines G2a to G2c,.
  • the gate signal lines G3a to G3c,... In the area are scanned by the gate driver GD3.
  • the scanning directions of the gate signal lines G in the first to third regions are all directions from the top to the bottom of the screen. In this case, scanning of the gate signal line G by the gate drivers GD1 to GD3 is started simultaneously and is performed in parallel.
  • connection relationship between the source signal line S, the TFT 31, and the pixel electrode 32 in the first to third regions will be described by taking the pixel electrode 32 in the first column on the left as an example.
  • the source signal line S1a In the first region, of the source signal lines S1a to S1c, only the source signal line S1a is connected to the pixel electrode 32 via the TFT 31, and in the second region, only the source signal line S1b is connected to the pixel electrode 32 via the TFT 31. In the third region, only the source signal line S1c is connected to the pixel electrode 32 via the TFT 31.
  • FIG. 8 is a plan view showing an example of a substantial configuration of the TFT substrate 41 shown in FIG.
  • FIG. 9 is a circuit diagram corresponding to the circuit diagram of the TFT substrate 41 shown in FIG. 7 in accordance with the configuration shown in FIG. 8 corresponds to the portion of the pixel electrode 32 in the first row in the left column of the second region in FIG.
  • the TFT substrate 41 has ITO electrodes 32a to 32f constituting one pixel electrode 32, like the TFT substrate 21.
  • the configuration related to the pixel electrode 32 is the same as that of the TFT substrate 21. Connection between the TFT 31 and the pixel electrode 32 is made through a contact hole 33.
  • FIG. 10A is an explanatory diagram showing a configuration of a connection portion between a gate driver GD1 to GD3 using COF and a liquid crystal display panel in a conventional liquid crystal display device using CF.
  • FIG. 10B is an explanatory diagram showing a configuration of a connection portion between the gate drivers GD1 to GD3 using the COF and the liquid crystal display panel 12 in the liquid crystal display device 2 of the present embodiment.
  • scanning is sequentially performed from the first line to the last line. That is, when a start pulse is input from the display control circuit 18 to the gate driver GD1, the gate driver GD1 starts scanning. When the gate driver GD1 finishes scanning, the gate driver GD1 outputs a signal for starting scanning to the gate driver GD2. Thereby, the gate driver GD2 starts scanning. When the gate driver GD2 finishes scanning, the gate driver GD3 similarly starts scanning.
  • the gate drivers GD1 to GD3 simultaneously scan the first to third regions in parallel using the COF or design of the conventional liquid crystal display device. . Specifically, a start pulse is simultaneously input from the display control circuit 18 to the gate drivers GD1 to GD3 (see FIG. 10B).
  • the COF film disconnects the connection between the first COF film and the second COF film and the connection between the second COF film and the third COF film, and each becomes an independent film. ing.
  • the present invention is not limited to such a configuration, and a COF film having the same function can be newly designed.
  • the backlight device 19 performs color display by time-dividing the RGB light.
  • the liquid crystal display device 2 divides the screen vertically into first to third regions, and each region is scanned in parallel by individual gate drivers GD1 to GD3. Therefore, the liquid crystal display device 2 is driven at 180 Hz and the time of one frame is 5.3 ms, but the number of lines written by each source signal line S is 1/3. Thus, the writing time for one source signal line S can be set to 60 Hz, as in the case of 60 Hz driving, and the liquid crystal layer 23 can be sufficiently charged.
  • each output terminal of each gate driver GD1 to GD3 applies a voltage only to one gate signal line G, and supplies a current. It comes to supply.
  • the relationship between the gate drivers GD1 to GD3 and the gate signal line G is the same as that of the conventional 60 Hz driving CF type liquid crystal display device.
  • the load of each of the gate drivers GD1 to GD3 becomes, for example, 1/3 compared to the load of each of the gate drivers GD1 to GD3 of the liquid crystal display device 1 (see FIG. 1) having the TFT substrate 21 (see FIG. 3). ing.
  • the load on each of the gate drivers GD1 to GD3 is light as in the conventional CF-type liquid crystal display device driven at 60 Hz.
  • an existing 60 Hz gate driver can be used for each of the gate drivers GD1 to GD3.
  • the existing design rules can be used around the gate drivers GD1 to GD3, and no special new design is required. Therefore, the large transparent liquid crystal display panel 12 can be realized at low cost and with a minimum number of man-hours by using the existing TV design and only by finely modifying the design.
  • the liquid crystal display device 2 of the present embodiment uses the design of an existing liquid crystal display panel using a color filter, in particular, the design of the pixel portion, like the liquid crystal display device 1. That is, in the liquid crystal display device 2, only the design change is required in which only the TFT 21 necessary for applying the voltage is left and the other TFTs are deleted. As a result, the liquid crystal display device 2 can save design resources, reduce the number of masks to be redesigned, and reduce the design cost, although there is a man-hour for deleting the TFT 31. As a result, the liquid crystal display device 2 can be manufactured at low cost.
  • the division of the screen of the liquid crystal display panel 12 is not limited to this, and may be n (n ⁇ 2) division. This also applies to the other embodiments described below.
  • the liquid crystal display device 3 (see FIG. 6) of this embodiment includes a liquid crystal display panel 13 instead of the liquid crystal display panel 12 of the liquid crystal display device 2.
  • FIG. 11 is a schematic circuit diagram showing the configuration of the TFT substrate 42 provided in the liquid crystal display panel 13.
  • the TFT substrate (active matrix substrate) 42 is designed by utilizing the conventional TFT substrate design of a liquid crystal display panel including a color filter, like the TFT substrate 21.
  • this conventional TFT substrate each pixel included in each row is divided into three sub-pixels for red, green, and blue.
  • the TFT substrate 42 is a first to third source signal line corresponding to each of the three sub-pixels for red, green, and blue.
  • Other configurations on the circuit of the TFT substrate 42 are the same as those of the TFT substrate 41 of the liquid crystal display panel 12.
  • FIG. 12 is a plan view showing an example of a substantial configuration of the TFT substrate 42 shown in FIG.
  • FIG. 13 is a cross-sectional view taken along the line AA in FIG. 14 is a circuit diagram corresponding to the circuit diagram of the TFT substrate 42 shown in FIG. 11 in accordance with the configuration shown in FIG.
  • FIG. 15 is a plan view showing an example of another substantial configuration of the TFT substrate 42 shown in FIG. Note that the configuration shown in FIG. 12 corresponds to the portion of the pixel electrode 32 in the first row in the left column of the second region in FIG.
  • the TFT substrate 42 has ITO electrodes 32a to 32f constituting one pixel electrode 32, like the TFT substrate 21.
  • the configuration related to the pixel electrode 32 is the same as that of the TFT substrate 21.
  • the connection between the ITO electrode 32c and the left and right ITO electrodes 32a and 32e, and the connection between the ITO electrode 32d and the left and right ITO electrodes 32b and 32f are replaced by the interelectrode connection portion 51 instead of the interelectrode connection portion 34. Is going on.
  • the interelectrode connecting portion 51 has a configuration shown in FIG. FIG. 13 shows a connection portion between the ITO electrode 32 b and the ITO electrode 32 d in the interelectrode connection portion 51.
  • the TFT substrate 42 includes, from bottom to top, a gate layer 52, an interlayer insulating film 53, a source layer 54, a final protective film 55, and ITO electrodes 32b and 32d.
  • the ITO electrode 32 b and the ITO electrode 32 d are connected to each other through the source layer 54 and the gate layer 52 in the contact hole 56. Therefore, in the example of FIG. 13, the interelectrode connection portion 51 connects the ITO electrode 32 b and the ITO electrode 32 d by the gate layer 52, the source layer 54, and the contact hole 56.
  • the interlayer insulating film 53 and the final protective film 55 are made of SiN, for example.
  • the gate layer 52 and the source layer 54 are made of metal.
  • connection between the TFT 31 and the pixel electrode 32 is made through the contact hole 33.
  • the ITO electrodes 32 c and 32 d are connected to the TFT 31 as in the case of FIG. 4.
  • the non-connected state between the TFT 31 and the pixel electrode 32 is realized by cutting the source electrode (or drain electrode) of the TFT 31 between the TFT 31 and the contact hole 33. In this case, it is possible to easily cope with the presence or absence of voltage application to the ITO electrode only by changing the pattern of the source electrode (or drain electrode).
  • TFTs 31 are formed in all the subpixels.
  • two TFTs 31 originally intended to transmit the signal of the source signal line S1a to the ITO electrodes (sub-pixel electrodes) 32a and 32b serve the original purpose (original purpose). Used as expected). That is, the two TFTs 31 have a source electrode connected to the source signal line S1a and a drain electrode connected to the ITO electrode 32a or 32b.
  • two TFTs 31 originally intended to transmit the signal of the source signal line S1b to the ITO electrodes (sub-pixel electrodes) 32c and 32d, and the signal of the original source signal line S1c
  • the two TFTs 31 for the purpose of transmitting to the ITO electrodes (sub-pixel electrodes) 32e and 32f do not perform their original functions (not used as originally intended). That is, in the two TFTs 31 originally intended to transmit the signal of the source signal line S1b to the ITO electrodes (sub-pixel electrodes) 32c and 32d, the connection of the source electrode to the source signal line S1b is disconnected, and the drain electrode to the ITO electrodes 32c and 32d.
  • the connection of the source electrode to the source signal line S1c is cut off, and the drains of the ITO electrodes 32e and 32f are drained. The electrode is disconnected.
  • the source signal lines S1a to S1c, the gate signal lines G1b and G1c, the TFT 31 and the ITO electrode (subpixel electrode) 32 are connected to each other in terms of the source signal lines S1a to S1c, the gate signal line G1a, the TFT31 and the ITO electrode (subpixel). This is the same as the connection relationship of the electrode 32. In the first region, the above connection relationship is repeated in the gate signal lines G1a, G1b, G1c,.
  • the TFT 31 serving the original purpose of transmitting the signal of the source signal line S to the ITO electrode (subpixel electrode) 32 (used as intended) is the source in the first region as described above. Only the TFT 31 connected to the signal line S1a. In contrast, in the second region, only the TFT 31 connected to the source signal line S1b is provided, and in the third region, only the TFT 31 connected to the source signal line S1c is provided.
  • the non-connected state of the TFT 31 and the pixel electrode 32 may be realized by eliminating the ITO electrode pattern in the contact hole 33 surrounded by a circle as shown in FIG. In this case, it is possible to easily cope with the presence or absence of voltage application to the ITO electrode only by changing the pattern of the ITO electrode.
  • adjacent ITO electrodes are connected by the interelectrode connecting portion 34, but may be connected by the interelectrode connecting portion 51.
  • the interelectrode connection portion 51 provided in the TFT substrate 42 uses the gate layer 52 and the source layer 54 to connect the ITO electrodes 32a, 32c, and 32e and the ITO electrodes 32b, 32d, and 32f. .
  • the interelectrode connecting portion 51 intersects the source signal line S in a non-connected state.
  • the gate layer 52 crosses the source signal line S (is submerged), and the gate layer 52 is made of a metal such as aluminum having a lower resistance than ITO. Therefore, the gate layer 52 can sufficiently pass charges even when the line width is narrowed, and the pixel can be charged. Thereby, compared with the interelectrode connection part 34 which uses ITO, the overlapping area with the source signal line S can be made small and parasitic capacitance can be made small. As a result, the potential variation of the source signal, that is, the potential of the pixel electrode 32 can be further suppressed.
  • the structure which connects the ITO electrodes which adjoin by the interelectrode connection part 51 is applicable similarly to the liquid crystal display device of all the other embodiments.
  • the liquid crystal display device 4 (see FIG. 6) of the present embodiment includes the same liquid crystal display panel 12 (TFT substrate 41) as the liquid crystal display panel 12 (TFT substrate 41) of the liquid crystal display device 2.
  • FIG. 16 is an explanatory diagram showing a schematic circuit of the TFT substrate 41 provided in the liquid crystal display device 4 and a scanning direction by the gate drivers GD1 to GD3 (see FIG. 6).
  • the gate driver GD1 scans the first region from top to bottom
  • the gate driver GD2 scans the second region from bottom to top
  • the gate driver GD3 The third area is scanned from top to bottom.
  • Other configurations of the liquid crystal display device 4 are the same as those of the liquid crystal display device 2.
  • the operation of the liquid crystal display device 4 is the same as that of the liquid crystal display device 2 except that the scanning direction of the gate driver GD2 is different from the scanning direction of the gate driver GD2 of the liquid crystal display device 2.
  • a sufficient reaction time is given to the liquid crystal layer 23 for the first scanned pixel, while a sufficient reaction time is given to the last scanned pixel.
  • the backlight is turned on.
  • the lowermost pixel in the first area and the uppermost pixel in the second area adjacent to the pixel, and the lowermost pixel in the second area are adjacent to the pixel, the third pixel. It is difficult for a luminance difference to occur between the pixel at the top of the region. As a result, the liquid crystal display device 4 can perform good display with little luminance unevenness. Other advantages of the liquid crystal display device 4 are the same as those of the liquid crystal display device 2.
  • the time-division drive type liquid crystal display device can be realized at a low cost with a minimum man-hour, and a large transparent display can be realized.
  • the TFT substrate used for what is called MPD can be used for TFT substrate 21,41,42 shown in FIG.5, FIG.9, FIG.14.
  • MPD multi-pixel driving
  • at least two subpixel electrodes are provided in one subpixel, and these two subpixel electrodes are connected to the same data signal line and the same scanning signal line through different transistors, Further, a first CS wiring (retention capacitor wiring) that forms a capacitor with one of these two subpixel electrodes, and a second CS wiring that forms a capacitor with the other are provided.
  • These first and second CS wirings are supplied with CS signals (modulated signals) having different phases.
  • CS signals modulated signals
  • the liquid crystal display device includes liquid crystal display panels 12 and 13 having active matrix substrates (TFT substrates 41 and 42) and a backlight device 19, and the backlight device 19 is at least red on the entire surface.
  • TFT substrates 41 and 42 active matrix substrates
  • the backlight device 19 is at least red on the entire surface.
  • one pixel includes three source signal lines S.
  • One pixel electrode 32 is formed by being connected by the connecting portions 34 and 51, and one switching element (TFT 31) is connected to the source signal line on the pixel electrode 32.
  • the screens of the liquid crystal display panels 12 and 13 are divided into n (n ⁇ 2) areas (first area to third area) in the direction in which the gate signal lines D are arranged.
  • the gate signal lines G in each divided area are scanned one line at a time in each divided area, and the backlight device 19 emits light after the scanning of the gate signal lines in each divided area is completed.
  • the design of the existing liquid crystal display panel using the color filter can be used for the design of the liquid crystal display panels 12 and 13 of the liquid crystal display device.
  • the liquid crystal display device can save design resources, reduce the number of masks to be changed in design, and reduce design costs.
  • the liquid crystal display device can be manufactured at low cost.
  • the screens of the liquid crystal display panels 12 and 13 are divided into n (n ⁇ 2) regions in the arrangement direction of the gate signal lines G, and the gate signal lines G in each divided region are simultaneously in each divided region. It is scanned line by line. Thereby, the driving frequency can be reduced to 1 / n, and the burden on the gate driver and the source driver can be reduced.
  • the liquid crystal display device according to aspect 2 of the present invention may be configured such that, in aspect 1 above, only one of the three subpixels has the switching element (TFT 31).
  • the liquid crystal display device uses the design of the conventional liquid crystal display device, leaves only the switching element of any one of the three subpixels, and switches the other subpixels. It can be easily manufactured by removing.
  • the liquid crystal display device according to aspect 3 of the present invention is the liquid crystal display device according to aspect 1, in which each of the three sub-pixels has a switching element (TFT 31), and only one of the switching elements of the three sub-pixels is
  • the pixel electrode 32 may be connected so that a voltage can be applied from the source signal line S.
  • the liquid crystal display device can apply the voltage from the source signal line S to only one of the switching elements of each of the three subpixels using the design of the conventional liquid crystal display device. Thus, it can manufacture easily by connecting to the pixel electrode 32.
  • the liquid crystal display device according to aspect 4 of the present invention is the liquid crystal display device according to any one of the above aspects 1 to 3, wherein the gate signal line G at the start of scanning in each of the divided regions is arranged in the direction in which the gate signal lines G are arranged. It is good also as a structure which is the said gate signal line G of the edge part of the same side.
  • the gate signal line G at the start of scanning in each divided region may be configured to be the gate signal line G at the end on the same side in the arrangement direction of the gate signal lines G.
  • the conventional configuration in which each divided region is scanned by the corresponding gate driver GD can be applied as it is.
  • the liquid crystal display device is the liquid crystal display device according to any one of the aspects 1 to 3, wherein the gate signal line G at the start of scanning in each of the divided regions (first region to third region) is One of the adjacent divided regions (the first region and the second region, the second region and the third region) is the gate signal line on one end side in the arrangement direction of the gate signal lines G, and the other The gate signal line on the other end side in the arrangement direction of the gate signal lines may be configured.
  • the gate signal line G at the start of scanning in each divided region is one of the adjacent divided regions, and is the gate signal line on one end side in the direction in which the gate signal lines G are arranged.
  • This is a gate signal line on the other end side in the arrangement direction of the gate signal lines. Therefore, for example, even when a sufficient reaction time is not given to the liquid crystal layer of the pixel corresponding to the terminal gate signal line G, the pixel and the pixel at the end of another divided region are adjacent to each other. Difficult to produce brightness differences. Thereby, the liquid crystal display device can perform good display with less luminance unevenness.
  • the liquid crystal display device includes a liquid crystal display panel 11 having an active matrix substrate (TFT substrate 21) and a backlight device 19, and the backlight device 19 emits at least red, green, and blue light over the entire surface.
  • TFT substrate 21 active matrix substrate
  • the backlight device 19 emits at least red, green, and blue light over the entire surface.
  • one pixel is divided into three sub-pixels by the source signal line S, A switching element (TFT 31) and a sub-pixel electrode are provided for each of the three sub-pixels, and a plurality of the sub-pixel electrodes corresponding to the one pixel are between the electrodes intersecting the source signal line S in a non-connected state.
  • One of the plurality of switching elements corresponding to the one pixel is formed by connecting the connection portions 34 and 51 to form one pixel electrode 32. Only it is connected so as to apply a voltage to the pixel electrode 32.
  • the design of the liquid crystal display panel 11 of the liquid crystal display device can use the design of an existing liquid crystal display panel using a color filter.
  • the liquid crystal display device can save design resources, reduce the number of masks to be changed in design, and reduce design costs.
  • the liquid crystal display device can be manufactured at low cost.
  • the liquid crystal display device according to aspect 7 of the present invention is the liquid crystal display device according to aspect 6, in which m (m ⁇ 2) gate signal lines G are connected to each other to form one unit gate signal line. Alternatively, a gate voltage may be applied from the gate driver GD.
  • m (m ⁇ 2) gate signal lines G are connected to each other to form one unit of gate signal line, and the gate driver GD is connected to each unit of gate signal line.
  • a gate voltage is applied.
  • a liquid crystal display device is the liquid crystal display device according to any one of the first, third, sixth, and seventh aspects other than the switching element (TFT 31) connected so that a voltage can be applied to the pixel electrode 32.
  • the switching element (TFT 31) may have a configuration in which the drain electrode or the source electrode is cut.
  • the switching element (TFT 31) other than the switching element (TFT 31) connected so that a voltage can be applied to the pixel electrode 32 is disconnected from the pixel electrode because the drain electrode or the source electrode is disconnected.
  • the design of a conventional liquid crystal display device having a switching element for every three sub-pixels can be easily used.
  • the switching for voltage application that is connected so that a voltage can be applied to the pixel electrode 32.
  • the element (TFT 31) is connected to the pixel electrode 32 through a contact hole 33, and the switching element other than the voltage application switching element has the portion of the contact hole 33 of the pixel electrode 32 removed, and the pixel A configuration in which the electrode 32 is not connected may be employed.
  • the switching elements other than the voltage application switching element are configured such that the contact hole 33 portion of the pixel electrode 32 is removed and the pixel electrode 32 is not connected to the switching element.
  • the design of a conventional liquid crystal display device having a switching element for each subpixel can be easily used.
  • a liquid crystal display device is the liquid crystal display device according to any one of the above aspects 1 to 9, wherein the interelectrode connecting portion 51 includes a gate layer 52 that intersects the source signal line S in a non-connected state. It is good also as composition which has.
  • the interelectrode connecting portion 51 includes the gate layer 52 that intersects the source signal line S in a non-connected state. That is, a plurality of subpixel electrodes corresponding to one pixel are connected to each other by an interelectrode connecting portion 51 including a gate layer 52 that intersects the source signal line S in a non-connected state, thereby forming one pixel electrode 32. Yes.
  • the gate layer 52 is made of a metal such as aluminum having a lower resistance than that of ITO, and can pass charges sufficiently even if the line width is reduced, so that the pixel can be charged. Thereby, compared with the case where ITO is used for the interelectrode connecting portion 51, the overlapping area with the source signal line S is reduced, the parasitic capacitance is reduced, and the potential variation of the source signal, that is, the potential of the pixel electrode 32 is suppressed. can do.
  • a liquid crystal display device is the liquid crystal display device according to any one of the first to fifth aspects, wherein each of the n regions includes a gate driver GD1 to GD3 configured by a chip-on film,
  • the film on which GD1 to GD3 is mounted has a wiring pattern in which the start pulse input to the gate driver on the start side is sequentially sent to the gate driver on the end side, and a start pulse is sent to each gate driver GD1 to GD3.
  • the wiring pattern may be modified so that it can be input in parallel.
  • the chip-on-film on which the gate drivers GD1 to GD3 are mounted has a conventional wiring pattern in which the start pulse input to the start side gate driver is sequentially sent to the end side gate driver. This configuration can be easily configured.
  • Liquid crystal display devices 11-13 Liquid crystal display panel 18 Display control circuit 19 Backlight devices 21, 41, 42 TFT substrate (active matrix substrate) 22 Counter substrate 31 TFT (switching element) 32 Pixel electrode 32a to 32f ITO electrode 33 Contact hole 34, 51 Interelectrode connection 35 CS line S1a to S1c Source signal line G1a to G1c Gate signal line SD Source driver GD, GD1 to GD3 Gate driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

液晶表示装置を低価格にて製造する。液晶表示装置は、３つの副画素電極が電極間接続部（３４）にて接続されて１つの画素電極（３２）を形成し、画素電極３２には１つのＴＦＴ（３１）が接続され、液晶表示パネル（１２）の画面がｎ（ｎ≧２）個の領域に分割され、各分割領域のゲート信号線Ｇは、各分割領域にて同時に１ラインずつ走査され、バックライト装置は、各分割領域の走査完了後に発光する。

Description

液晶表示装置
　本発明は、液晶表示装置、特に時分割駆動型液晶表示装置に関する。
　従来、カラーフィルタ（以下、単にＣＦと称する）を使用した液晶表示装置が、例えばスマートフォンから、モニターおよび大型液晶ＴＶまで広く用いられている。
　従来の時分割駆動ではない液晶表示装置ではＣＦが使われており、その液晶表示装置の各画素は、赤緑青（ＲＧＢ）に３分割されている。それら各画素において、赤のＣＦは緑および青の光を吸収し、緑のＣＦは青および赤の光を吸収し、青のＣＦは赤および緑の光を吸収する。このため、上記従来の液晶表示装置では、図１７（特に図１７の左下の説明）に示すように、透過率が低いという問題が生じていた。図１７は、カラーフィルタレスのＦＳＤ(Field Sequential Display)とカラーフィルタ付きの液晶表示との比較による後者の透過率が低いことを示す説明図である。
　一方、現状では、時分割駆動型液晶表示装置が提案され、透明ディスプレイなどとして社会実装実験がなされている。この液晶表示装置では、液晶表示パネルを通常の６０Ｈｚよりも高い周波数にて駆動している。具体的には、１回の走査時間（１６ｍｓ＝１０００／６０）を３分割し、第１の時間にて全画面を走査し、その後に全面において赤色のバックライトを点灯する。また、第２の時間にて全画面を走査し、その後に全面において緑色のバックライトを点灯する。さらに、第３の時間にて全画面を走査し、その後に全面において青色のバックライトを点灯する。これにより、赤緑青の画面が合成されて、フルカラーの表示が行われる（図１８参照）。図１８は、時分割駆動型液晶表示装置に使用されるＦＳＣ (Field Sequential Color)方式の、ＣＦ方式に対する優位点および非優位点を示す説明図である。
　時分割駆動型液晶表示装置では、図１８に示すように、高速にてスイッチする液晶表示パネルを使用し、ＣＦは使用しない。このため、光がＣＦに吸収されることがなく、明るい表示が可能となる。また、ＣＦを使用しないので、図１９に示すように、バックライト装置の光を効率よく表示に使用でき、低消費電力の液晶表示装置を実現できる。図１９は、ＦＳＣ(Field Sequential Color)方式とＣＦ方式との消費電力を示す説明図である。
　ここで、時分割駆動型液晶表示装置では、ＣＦを使用しないので、バックライト装置を消灯した場合の透過率が高くなっている。そこで、この利点を利用して、透明型の液晶表示装置が提案されている。この透明型の液晶表示装置では、バックライト装置の消灯状態において、透明度が高いことから、液晶表示装置の背景を観察することができる。また、バックライト装置の点灯状態において、カラー表示を行うことができる。
　時分割駆動型液晶表示装置では、前述したように、一つのフレーム１６ｍｓを３つの時間に分割し、約５．３ｍｓ毎にゲートラインを走査して各画素に所定の信号を書き込む。したがって、時分割駆動型液晶表示装置では、ライン数をＣＦ方式と同一として考えると、ＣＦ方式に比べて１／３の時間（５．３ｍｓ＝１６ｍｓ／３）にて各ラインにアクセスし、液晶層に電荷を充電しなくてはならない。このため、液晶層への充電が間に合わない現象が生じた。
　そこで、この事態を解消するために、特許文献１に記載の構成では、ゲートラインを３本ずつ同時に走査して信号を書き込むようにしている。具体的には、図２０に示すように、ゲートライン３本を一つに束ね、ゲートライン３本に対して同時にゲート信号を書き込んでいる。したがって、ゲートドライバの１出力はゲートライン３本を担当することとなる。図２０は、特許文献１に示した液晶表示装置のＴＦＴ基板の構成を示す回路図である。
日本国特許公報「特許第４５７９２０４号公報」
　ところが、ゲートドライバが３本のゲートラインを同時に駆動する構成（特許文献１参照）は、ゲートドライバがゲートラインを１本ずつ駆動する構成と比較して、ゲートラインを引き回す領域が３倍になる。したがって、例えばゲートドライバが３本のゲートラインを同時に駆動する時分割駆動型液晶表示装置の設計には、ゲートドライバがゲートラインを１本ずつ駆動する液晶表示装置の設計に対して、大きな設計変更が必要になる。このため、時分割駆動型液晶表示装置は、新規にマスクを設計して製造する必要があり、設計コストが高価になる。
　一方、時分割駆動型液晶表示装置を使用する例えば透明型の液晶表示装置の需要はそれほど大きなものではない。したがって、個々の製品すなわち液晶表示装置は、負担するマスク代が大きくなり、価格が高額になるという問題点を有している。
　したがって、本発明は、設計コストを低減でき、低価格にて製造することができる液晶表示装置の提供を目的としている。
　上記の課題を解決するために、本発明の一態様に係る液晶表示装置は、アクティブマトリクス基板を有する液晶表示パネルと、バックライト装置とを備え、前記バックライト装置が全面に赤緑青の光を時間分割して発光し、この発光に同期して前記液晶表示パネルの表示を切り替えることによりカラー表示を行う液晶表示装置において、１つの画素がソース信号線により３つの副画素に分割され、前記３つの副画素ごとに副画素電極を有し、前記１つの画素に対応する複数の前記副画素電極同士が、前記ソース信号線と非接続状態に交差する電極間接続部により接続されて１つの画素電極を形成し、前記画素電極には、１つのスイッチング素子のみが前記ソース信号線から電圧を印加できるように接続され、前記液晶表示パネルの画面がゲート信号線の並び方向にｎ（ｎ≧２）個の領域に分割されており、各分割領域のゲート信号線は、各分割領域にて同時に１ラインずつ走査され、前記バックライト装置は、前記各分割領域のゲート信号線の走査完了後に発光する。
　本発明の一態様によれば、液晶表示装置の設計には、設計リソースを節約し、設計変更するマスクの数を減らし、設計コストを低減することができる。この結果、液晶表示装置を安価に製造することができる。
本発明の実施形態の液晶表示装置の構成を示す概略のブロック図である。 図１に示した液晶表示装置が備える液晶表示パネルの概略の縦断面図である。 図２に示したＴＦＴ基板の構成を示す概略の回路図である。 図３に示したＴＦＴ基板の実体的な構成の一例を示す平面図である。 図４に示した構成に即した、図３に示したＴＦＴ基板の回路図に対応する回路図である。 本発明の他の実施形態の液晶表示装置の構成を示す概略のブロック図である。 図６に示した液晶表示パネルが備えるＴＦＴ基板の構成を示す概略の回路図である。 図７に示したＴＦＴ基板の実体的な構成の一例を示す平面図である。 図８に示した構成に即した、図７に示したＴＦＴ基板の回路図に対応する回路図である。 図１０の（ａ）は、ＣＦを使用した従来の液晶表示装置における、ＣＯＦを使用したゲートドライバと液晶表示パネルとの接続部の構成を示す説明図である。図１０の（ｂ）は、図６に示した液晶表示装置における、ＣＯＦを使用したゲートドライバと液晶表示パネルとの接続部の構成を示す説明図である。 本発明のさらに他の実施形態の液晶表示装置の液晶表示パネルが備えるＴＦＴ基板の構成を示す概略の回路図である。 図１１に示したＴＦＴ基板の実体的な構成の一例を示す平面図である。 図１２におけるＡ－Ａ矢視断面図である。 図１２に示した構成に即した、図１１に示したＴＦＴ基板の回路図に対応する回路図である。 図１１に示したＴＦＴ基板の他の実体的な構成の例を示す平面図である。 本発明のさらに他の実施形態の液晶表示装置の液晶表示パネルが備えるＴＦＴ基板の構成を示す概略の回路図である。 カラーフィルタレスのＦＳＤ(Field Sequential Display)とカラーフィルタ付きの液晶表示との比較による後者の透過率が低いことを示す説明図である。 時分割駆動型液晶表示装置に使用されるＦＳＣ (Field Sequential Color)方式の、ＣＦ方式に対する優位点および非優位点を示す説明図である。 ＦＳＣ(Field Sequential Color)方式とＣＦ方式との消費電力を示す説明図である。 特許文献１に示した液晶表示装置のＴＦＴ基板の構成を示す回路図である。
　〔実施形態１〕
　本発明の実施形態を図面に基づいて以下に説明する。
　（液晶表示装置１の概要）
　図１は、本実施形態の液晶表示装置の構成を示す概略のブロック図である。図２は、図１に示した液晶表示装置が備える液晶表示パネルの概略の縦断面図である。
　図１に示すように、液晶表示装置１は、液晶表示パネル１１、ソースドライバＳＤ、ゲートドライバＧＤ（ＧＤ１～ＧＤ３）、表示制御回路１８およびバックライト装置１９を備えている。図１に示すように、ゲートドライバＧＤは、一般的には複数のゲートドライバＧＤ（ゲートドライバＧＤ素子）から構成されている。図１の例では３つのゲートドライバＧＤ１～ＧＤ３から構成されている。この場合、一つのゲートドライバＧＤにおいてスキャン信号が最初の行から最終の行まで送出されると、その情報が次段のゲートドライバＧＤに伝えられ、当該次段のゲートドライバＧＤが、同様にして、スキャン信号を送出する。
　液晶表示パネル１１は、マトリクス状に設けられたソース信号線Ｓおよびゲート信号線Ｇを有する。液晶表示パネル１１は、図２に示すように、ＴＦＴ基板（アクティブマトリクス基板）２１と対向基板２２とが対向配置され、これらＴＦＴ基板２１と対向基板２２との間に液晶層２３が設けられている。
　ソースドライバＳＤは液晶表示パネル１１のソース信号線Ｓを駆動し、ゲートドライバＧＤは液晶表示パネル１１のゲート信号線Ｇを駆動する。表示制御回路１８は、外部から供給された制御信号と表示データとに基づき、ゲートドライバＧＤに対して、ゲート信号線Ｇの走査を指示する制御信号を出力し、ソースドライバＳＤに対して、クロック信号、スタートパルスおよび映像データ等を出力する。
　表示制御回路１８が出力したスタートパルスはゲートドライバＧＤ１のみに入力され、その後、スタートパルスは、ゲートドライバＧＤ２へはゲートドライバＧＤ１から入力され、ゲートドライバＧＤ３へはゲートドライバＧＤ２から入力される。
　バックライト装置１９は、赤、緑、青の光を切り替えて液晶表示パネル１１の背面から液晶表示パネル１１へ照射する。なお、バックライト装置１９は、赤、緑、青の光に加えて白の光を切り替えて照射する場合もあるものの、少なくとも赤、緑、青の光を切り替えて照射する。以下では、説明の便宜上、バックライト装置１９は、赤、緑、青の光を切り替えて照射するものとして説明する。
　（液晶表示パネル１１の構成）
　図３は、図２に示したＴＦＴ基板２１の構成を示す概略の回路図である。ＴＦＴ基板２１は、従来の、カラーフィルタを備えた液晶表示パネルのＴＦＴ基板の設計を利用して設計されている。この従来のＴＦＴ基板は、各行に含まれる各画素を赤用、緑用および青用の３つの副画素に分割している。
　ＴＦＴ基板２１は、赤用、緑用および青用の３つの副画素のそれぞれに対応した第１から第３のソース信号線である、ソース信号線Ｓ１ａ～Ｓ１ｃ，Ｓ２ａ～Ｓ２ｃ，……を有する。
　また、ＴＦＴ基板２１では、ゲートドライバＧＤ１が走査するゲート信号線Ｇ１ａ，Ｇ１ｂ，Ｇ１ｃ，……は、連続する３本のゲート信号線Ｇ１ａ～Ｇ１ｃ，……が、ゲートドライバＧＤ１によって同時に走査されるように、互いに接続されている。この点は、ゲートドライバＧＤ２が走査するゲート信号線Ｇ２ａ，Ｇ２ｂ，Ｇ２ｃ，……、およびゲートドライバＧＤ３が走査するゲート信号線Ｇ３ａ，Ｇ３ｂ，Ｇ３ｃ，……についても同様である。すなわち、ゲート信号線Ｇ２ａ～Ｇ２ｃ，……、は互いに接続され、同様に、ゲート信号線Ｇ３ａ～Ｇ３ｃ，……は互いに接続されている。
　なお、ここでは、同時に駆動されるゲート信号線Ｇを３本としたが、２本以上のゲート信号線Ｇについても、同様の原理にて駆動可能であることは言うまでもない。
　また、ＴＦＴ基板２１は、上記３つの副画素ごとに、上記３つの副画素の領域を覆う一つの画素電極３２を備えている。また、ＴＦＴ基板２１は、上記３つの副画素ごとに、すなわち第１から第３のソース信号線ごとに、ＴＦＴ（スイッチング素子）３１を有する。
　次に、連続する３行でのソース信号線Ｓ、ＴＦＴ３１および画素電極３２の接続関係を左側の第１の列の画素電極３２を例に説明する。連続する３行のうち、第１の行では、ソース信号線Ｓ１ａ～Ｓ１ｃのうち、ソース信号線Ｓ１ａのみがＴＦＴ３１を介して画素電極３２と接続され、第２の行では、ソース信号線Ｓ１ｂのみがＴＦＴ３１を介して画素電極３２と接続され、第３の行では、ソース信号線Ｓ１ｃのみがＴＦＴ３１を介して画素電極３２と接続されている。なお、図３において、ＴＦＴ３１に示した×印は、ＴＦＴ３１が画素電極３２と接続されていない状態（非接続状態）を示している。
　（ＴＦＴ基板２１の実体的な構成）
　次に、図３に示したＴＦＴ基板２１の実体的な構成を図４に基づいて説明する。図４は、図３に示したＴＦＴ基板２１の実体的な構成の一例を示す平面図である。図５は、図４に示した構成に即した、図３に示したＴＦＴ基板２１の回路図に対応する回路図である。なお、図４が示す構成は、図３における左側の列の第２の行の画素電極３２の部分に相当する。
　図４に示すように、ＴＦＴ基板２１は、画素電極３２を構成するＩＴＯ(Indium Tin Oxide)電極３２ａ～３２ｆを有している。すなわち、これら６つのＩＴＯ電極（副画素電極）３２ａ～３２ｆは、液晶表示装置１の時分割駆動における１画素（１つの画素電極３２）を構成する。なお、左側の上下２つのＩＴＯ電極３２ａ，３２ｂは従来のＴＦＴ基板の赤用の副画素に対応し、中央の上下２つのＩＴＯ電極３２ｃ，３２ｄは従来のＴＦＴ基板の緑用の副画素に対応し、右側の上下２つのＩＴＯ電極３２ｅ，３２ｆは従来のＴＦＴ基板の青用の副画素に対応している。
　ＩＴＯ電極３２ｃは、左側のＩＴＯ電極３２ａおよび右側のＩＴＯ電極３２ｅとそれぞれ２個所の電極間接続部３４にて接続されている。電極間接続部３４は、ソース信号線Ｓ１ｂ，Ｓ１ｃを跨いている（ソース信号線Ｓ１ｂ，Ｓ１ｃと非接続状態に交差している）。ＴＦＴ基板２１では、電極間接続部３４を２個所に設けることにより歩留まりを向上している。また、電極間接続部３４は、ＩＴＯ電極３２ｃとＩＴＯ電極３２ａとの間、およびＩＴＯ電極３２ｃとＩＴＯ電極３２ｅとの間の一部の領域のみに設けられている。これにより、画素電極３２とソース信号線Ｓ１ｂ，Ｓ１ｃとの重なりを最小限に抑制している。
　このように、画素電極３２すなわち電極間接続部３４とソース信号線（ソース信号線Ｓ１ｂ，Ｓ１ｃ）との重なる面積は、極力小さいことが望ましい。これは、画素電極３２とソース信号線（ソース信号線Ｓ１ｂ，Ｓ１ｃ）との容量結合により、ソース信号の電位すなわち画素電極３２の電位が変動するのを抑制するためである。
　なお、電極間接続部３４により隣り合うＩＴＯ電極同士を接続する構成は、他の全ての実施形態の液晶表示装置に対しても同様に適用可能である。
　ＩＴＯ電極３２ｄは、同様にして、左側のＩＴＯ電極３２ｂおよび右側のＩＴＯ電極３２ｆと接続されている。
　ＴＦＴ３１と画素電極３２との接続は、コンタクトホール３３にて行っている。図４に示す例では、ＩＴＯ電極３２ｃ，３２ｄのみがＴＦＴ３１と接続状態であり、ＩＴＯ電極３２ａ，３２ｂおよびＩＴＯ電極３２ｅ，３２ｆは、ＴＦＴ３１と非接続状態である。この状態では、ソース信号線Ｓ（ソース信号線Ｓ１ｂ）の信号は、ＩＴＯ電極３２ｃ，３２ｄに対応したＴＦＴ３１からＩＴＯ電極３２ｃ，３２ｄのみへ与えられる。なお、３５はＣＳラインである。
　図４の例では、ＴＦＴ３１と画素電極３２との非接続状態は、ＴＦＴ３１のソース電極（またはドレイン電極）をＴＦＴ３１とコンタクトホール３３との間において切断することにより実現している（図４中の×印）。この場合には、ソース電極（またはドレイン電極）のパターン変更のみにて、ＩＴＯ電極への電圧印加の有無に容易に対応可能である。なお、ＴＦＴ３１と画素電極３２との非接続状態は、ＴＦＴ３１と非接続状態とするＩＴＯ電極のパターンをなくすことにより行ってもよい。
　次に、上述したソース信号線Ｓ、ゲート信号線Ｇ、ＴＦＴ３１およびＩＴＯ電極（副画素電極）３２の接続関係を図５により詳細に説明する。
　図５に示すように、従来の設計を利用したＴＦＴ基板２１では、全ての副画素にＴＦＴ３１が形成されている。
　ゲート信号線Ｇ１ａに接続されているＴＦＴ３１のうち、本来ソース信号線Ｓ１ａの信号をＩＴＯ電極（副画素電極）３２ａ,３２ｂに伝える目的の２つのＴＦＴ３１は、本来の目的を果たしている（本来の目的どおりに使用されている）。すなわち、当該２つのＴＦＴ３１は、ソース電極がソース信号線Ｓ１ａに接続され、ドレイン電極がＩＴＯ電極３２ａまたは３２ｂに接続されている。
　一方、ゲート信号線Ｇ１ａに接続されているＴＦＴ３１のうち、本来ソース信号線Ｓ１ｂの信号をＩＴＯ電極（副画素電極）３２ｃ,３２ｄに伝える目的の２つのＴＦＴ３１、および本来ソース信号線Ｓ１ｃの信号をＩＴＯ電極（副画素電極）３２ｅ,３２ｆに伝える目的の２つのＴＦＴ３１は、本来の役目を果たしていない（本来の目的どおりに使用されていない）。すなわち、本来ソース信号線Ｓ１ｂの信号をＩＴＯ電極（副画素電極）３２ｃ,３２ｄに伝える目的の２つのＴＦＴ３１は、ソース信号線Ｓ１ｂに対するソース電極の接続が絶たれ、ＩＴＯ電極３２ｃ，３２ｄに対するドレイン電極の接続が切断されている。同様に、本来ソース信号線Ｓ１ｃの信号をＩＴＯ電極（副画素電極）３２ｅ,３２ｆに伝える目的の２つのＴＦＴ３１は、ソース信号線Ｓ１ｃに対するソース電極の接続が絶たれ、ＩＴＯ電極３２ｅ，３２ｆに対するドレイン電極の接続が切断されている。
　また、ゲート信号線Ｇ１ｂに接続されているＴＦＴ３１のうち、本来ソース信号線Ｓ１ｂの信号をＩＴＯ電極（副画素電極）３２ｃ,３２ｄに伝える目的の２つのＴＦＴ３１は、本来の目的を果たしている（本来の目的どおりに使用されている）。この場合のＩＴＯ電極３２ｃ，３２ｄに対応した２つのＴＦＴ３１の状態は、ゲート信号線Ｇ１ａに接続されているＴＦＴ３１のうち、ＩＴＯ電極３２ａ,３２ｂに対応した上記の２つのＴＦＴ３１と同様の状態である。
　一方、ゲート信号線Ｇ１ｂに接続されているＴＦＴ３１のうち、本来ソース信号線Ｓ１ａの信号をＩＴＯ電極３２ａ,３２ｂに伝える目的の２つのＴＦＴ３１、および本来ソース信号線Ｓ１ｃの信号をＩＴＯ電極３２ｅ,３２ｆに伝える目的の２つのＴＦＴ３１は、本来の役目を果たしていない（本来の目的どおりに使用されていない）。この場合のＩＴＯ電極３２ａ,３２ｂに対応した２つのＴＦＴ３１、およびＩＴＯ電極３２ｅ,３２ｆに対応した２つのＴＦＴ３１の状態は、ゲート信号線Ｇ１ａに接続されているＴＦＴ３１のうち、例えばＩＴＯ電極３２ｃ,３２ｄに対応した上記の２つのＴＦＴ３１と同様の状態である。
　また、ゲート信号線Ｇ１ｃに接続されているＴＦＴ３１のうち、本来ソース信号線Ｓ１ｃの信号をＩＴＯ電極（副画素電極）３２ｅ,３２ｆに伝える目的の２つのＴＦＴ３１は、本来の目的を果たしている（本来の目的どおりに使用されている）。この場合のＩＴＯ電極３２ｅ，３２ｆに対応した２つのＴＦＴ３１の状態は、ゲート信号線Ｇ１ａに接続されているＴＦＴ３１のうち、ＩＴＯ電極３２ａ,３２ｂに対応した上記の２つのＴＦＴ３１と同様の状態である。
　一方、ゲート信号線Ｇ１ｃに接続されているＴＦＴ３１のうち、本来ソース信号線Ｓ１ａの信号をＩＴＯ電極３２ａ,３２ｂに伝える目的の２つのＴＦＴ３１、および本来ソース信号線Ｓ１ｂの信号をＩＴＯ電極３２ｃ,３２ｄに伝える目的の２つのＴＦＴ３１は、本来の役目を果たしていない（本来の目的どおりに使用されていない）。この場合のＩＴＯ電極３２ａ,３２ｂに対応した２つのＴＦＴ３１、およびＩＴＯ電極３２ｃ,３２ｄに対応した２つのＴＦＴ３１の状態は、ゲート信号線Ｇ１ａに接続されているＴＦＴ３１のうち、例えばＩＴＯ電極３２ｃ,３２ｄに対応した上記の２つのＴＦＴ３１と同様の状態である。
　ＴＦＴ基板２１では、上記のような、ソース信号線Ｓ、ゲート信号線Ｇ、ＴＦＴ３１およびＩＴＯ電極３２の接続関係が繰り返されている。
　（液晶表示装置１の動作および利点）
　上記の構成において、液晶表示装置１は、バックライト装置１９がＲＧＢの光を時間分割により発光してカラー表示を行う、従来の時分割駆動型液晶表示装置と同様の動作を行う。すなわち、液晶表示装置１は、バックライト装置１９が全面にＲＧＢの光を時間分割して発光し、この発光に同期して液晶表示パネル１１の表示を切り替えることによりカラー表示を行う。
　液晶表示装置１は、カラーフィルタを使用する既存の液晶表示パネルの設計、特に画素部分についての設計を利用している。したがって、液晶表示装置１では、例えば画素領域において電圧を印加するためのＩＴＯ電極の設計を変えることのみが必要となる。これにより、液晶表示装置１は、設計リソースを節約し、設計変更するマスクの数を減らし、設計コストを低減することができる。この結果、液晶表示装置１は安価に製造することができる。勿論、構造が同様であれば、新規に設計することも可能なことは言うまでもない。
　なお、本実施形態では、３本のゲート信号線Ｇを互いに接続して１単位のゲート信号線とし、これら１単位のゲート信号線毎にゲートドライバＧＤからゲート電圧を印加する場合について示した。しかしながら、１単位のゲート信号線は、ｍ（ｍ≧２）本のゲート信号線を互いに接続する構成であってもよい。
　〔実施形態２〕
　本発明の他の実施形態を図面に基づいて以下に説明する。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
　（液晶表示装置２の概要）
　図６は、本実施形態の液晶表示装置２の構成を示す概略のブロック図である。図６に示すように、液晶表示装置２は、液晶表示装置１の液晶表示パネル１１に代えて液晶表示パネル１２を備えている。
　前述の液晶表示装置１では、表示制御回路１８が出力したスタートパルスは、ゲートドライバＧＤ１のみに入力され、ゲートドライバＧＤ１からゲートドライバＧＤ２へ、ゲートドライバＧＤ２からゲートドライバＧＤ３へ順次入力されていた。これに対し、液晶表示装置２では、表示制御回路１８が出力したスタートパルスは、ゲートドライバＧＤ１～ＧＤ３に対してそれぞれ入力される。
　（液晶表示パネル１２の構成）
　図７は、液晶表示パネル１２が備えるＴＦＴ基板４１の構成を示す概略の回路図である。ＴＦＴ基板（アクティブマトリクス基板）４１は、ＴＦＴ基板２１と同様、従来の、カラーフィルタを備えた液晶表示パネルのＴＦＴ基板の設計を利用して設計されている。
　但し、ＴＦＴ基板４１では、図７に示すように、ＴＦＴ３１は、各副画素に形成されておらず、複数の副画素によって構成される画素電極３２に電圧を印加するＴＦＴ３１のみが形成されている。この場合、従来のＴＦＴ基板の設計を利用して各副画素に形成されるＴＦＴ３１は、必要なＴＦＴ３１のみを残し、不要なＴＦＴ３１は、エッチングによって除去する。すなわち、このような構成のＴＦＴ基板４１は、従来のＴＦＴ基板の設計（従来の画素デザイン、従来のＴＦＴデザイン）を利用することができる。この従来のＴＦＴ基板は、各行に含まれる各画素を赤用、緑用および青用の３つの副画素に分割している。
　ＴＦＴ基板４１は、ＴＦＴ基板２１と同様、赤用、緑用および青用の３つの副画素のそれぞれに対応した第１から第３のソース信号線である、ソース信号線Ｓ１ａ～Ｓ１ｃ，Ｓ２ａ～Ｓ２ｃ，……を有する。
　また、ＴＦＴ基板４１は、ＴＦＴ基板２１と同様、上記３つの副画素ごとに、上記３つの副画素の領域を覆う一つの画素電極３２を備えている。
　また、ＴＦＴ基板４１は、ＴＦＴ基板２１と異なり、液晶表示パネル１２の画面の上１／３の領域（以下、第１領域と称する）にゲート信号線Ｇ１ａ～Ｇ１ｃ，……を有し、液晶表示パネル１２の画面の中１／３の領域（以下、第２領域と称する）にゲート信号線Ｇ２ａ～Ｇ２ｃ，……を有し、液晶表示パネル１２の画面の下１／３の領域（以下、第３領域と称する）にゲート信号線Ｇ３ａ～Ｇ３ｃ，……を有する。
　液晶表示パネル１２は、第１領域のゲート信号線Ｇ１ａ～Ｇ１ｃ，……をゲートドライバＧＤ１によって走査し、第２領域のゲート信号線Ｇ２ａ～Ｇ２ｃ，……をゲートドライバＧＤ２によって走査し、第３領域のゲート信号線Ｇ３ａ～Ｇ３ｃ，……をゲートドライバＧＤ３によって走査する。第１～第３領域でのゲート信号線Ｇの走査方向は、いずれも画面の上から下へ向う方向である。この場合、ゲートドライバＧＤ１～ＧＤ３によるゲート信号線Ｇの走査は、同時に開始され、並行して行われる。
　次に、第１～第３領域でのソース信号線Ｓ、ＴＦＴ３１および画素電極３２の接続関係を左側の第１の列の画素電極３２を例に説明する。
　第１領域では、ソース信号線Ｓ１ａ～Ｓ１ｃのうち、ソース信号線Ｓ１ａのみがＴＦＴ３１を介して画素電極３２と接続され、第２領域では、ソース信号線Ｓ１ｂのみがＴＦＴ３１を介して画素電極３２と接続され、第３領域では、ソース信号線Ｓ１ｃのみがＴＦＴ３１を介して画素電極３２と接続されている。
　（ＴＦＴ基板４１の実体的な構成）
　次に、図７に示したＴＦＴ基板４１の実体的な構成を図８に基づいて説明する。図８は、図７に示したＴＦＴ基板４１の実体的な構成の一例を示す平面図である。図９は、図８に示した構成に即した、図７に示したＴＦＴ基板４１の回路図に対応する回路図である。なお、図８が示す構成は、図７における第２領域の左側の列の第１の行の画素電極３２の部分に相当する。
　図８に示すように、ＴＦＴ基板４１は、ＴＦＴ基板２１と同様、１つの画素電極３２を構成するＩＴＯ電極３２ａ～３２ｆを有している。画素電極３２に関する構成については、ＴＦＴ基板２１と同様である。ＴＦＴ３１と画素電極３２との接続は、コンタクトホール３３にて行っている。
　次に、ＣＯＦ（Chip On Film）を使用したゲートドライバＧＤ１～ＧＤ３と液晶表示パネル１２との接続部の構成について説明する。図１０の（ａ）は、ＣＦを使用した従来の液晶表示装置における、ＣＯＦを使用したゲートドライバＧＤ１～ＧＤ３と液晶表示パネルとの接続部の構成を示す説明図である。図１０の（ｂ）は、本実施形態の液晶表示装置２における、ＣＯＦを使用したゲートドライバＧＤ１～ＧＤ３と液晶表示パネル１２との接続部の構成を示す説明図である。
　図１０の（ａ）に示すように、ＣＦを使用する従来の液晶表示装置では、第１ラインから最終ラインまで順次走査する。すなわち、表示制御回路１８からゲートドライバＧＤ１にスタートパルスが入力されると、ゲートドライバＧＤ１が走査を開始する。ゲートドライバＧＤ１が走査を終了すると、ゲートドライバＧＤ１からゲートドライバＧＤ２に対して、走査を開始するための信号が出力される。これにより、ゲートドライバＧＤ２が走査を開始する。ゲートドライバＧＤ２が走査を終了すると、同様にして、ゲートドライバＧＤ３が走査を開始する。
　これに対し、本実施形態の液晶表示装置２では、従来の液晶表示装置が備えていたＣＯＦあるいはその設計を利用し、ゲートドライバＧＤ１～ＧＤ３が同時に並行して第１～第３領域を走査する。具体的には、表示制御回路１８からゲートドライバＧＤ１～ＧＤ３に対して同時にスタートパルスが入力される（図１０（ｂ）参照）。ＣＯＦのフィルムは、第１のＣＯＦのフィルムと第２のＣＯＦのフィルムとの接続、および第２のＣＯＦのフィルムと第３のＣＯＦのフィルムとの接続を切断し、それぞれが独立したフィルムとなっている。もちろん、このような構成に限定されず、同様の機能を有するＣＯＦフィルムを新規に設計するこが可能であることは言うまでもない。
　（液晶表示装置２の動作および利点）
　上記の構成において、液晶表示装置２は、液晶表示装置１と同様に、バックライト装置１９がＲＧＢの光を時間分割してカラー表示を行う。
　液晶表示装置２は、画面を上下方向へ第１～第３領域に分割し、それぞれの領域を個別のゲートドライバＧＤ１～ＧＤ３にて並行して走査している。したがって、液晶表示装置２は、１８０Ｈｚ駆動であり、１フレームの時間が５．３ｍｓであるものの、各ソース信号線Ｓが書き込むライン数は１／３となる。これにより、１つのソース信号線Ｓについての書込み時間は、６０Ｈｚ駆動の場合と同様、６０Ｈｚとすることができ、液晶層２３へ十分に電荷を充電することができる。
　ここで、赤緑青の各光を照射する前に、液晶の応答を完了させるための時間を適宜設けることを行った。
　また、各ゲートドライバＧＤ１～ＧＤ３の各出力端子（各ゲートドライバＧＤ１～ＧＤ３が有する例えば２５６個の出力端子の各々）は、一本のゲート信号線Ｇに対してのみ電圧を印加し、電流を供給するようになっている。このようなゲートドライバＧＤ１～ＧＤ３とゲート信号線Ｇとの関係は、従来の６０Ｈｚ駆動のＣＦ型の液晶表示装置を同様である。
　すなわち、各ゲートドライバＧＤ１～ＧＤ３の負荷は、例えばＴＦＴ基板２１（図３参照）を有する液晶表示装置１（図１参照）の各ゲートドライバＧＤ１～ＧＤ３の負荷と比較して１／３になっている。
　したがって、本実施形態の液晶表示装置２は、各ゲートドライバＧＤ１～ＧＤ３の負荷が、従来の６０Ｈｚ駆動のＣＦ型の液晶表示装置と同様、軽いものとなる。これにより、各ゲートドライバＧＤ１～ＧＤ３には、既存の６０Ｈｚ駆動のゲートドライバを使用することができる。
　ゲートドライバＧＤ１～ＧＤ３周りについては、既存の設計ルールを利用することが可能であり、特段の新たな設計が不要である。したがって、既存のＴＶ用の設計を利用して、設計の微修正のみにより、大型の透明型の液晶表示パネル１２を安価かつ最低限の工数変更にて実現することができる。
　また、本実施形態の液晶表示装置２は、液晶表示装置１と同様、カラーフィルタを使用する既存の液晶表示パネルの設計、特に画素部分についての設計を利用している。すなわち、液晶表示装置２では、電圧を印加するため必要なＴＦＴ２１のみを残し、その他のＴＦＴは削除するとう設計変更のみが必要となる。これにより、液晶表示装置２は、ＴＦＴ３１を削除するという工数はあるものの、設計リソースを節約し、設計変更するマスクの数を減らし、設計コストを低減することができる。この結果、液晶表示装置２は安価に製造することができる。
　なお、本実施形態では、液晶表示パネル１２の画面が第１～第３領域に３分割されている場合について示した。しかしながら、液晶表示パネル１２の画面の分割は、これに限定されず、ｎ（ｎ≧２）分割であってもよい。この点は、以下の他の実施形態においても同様である。
　〔実施形態３〕
　本発明のさらに他の実施形態を図面に基づいて以下に説明する。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
　（液晶表示装置３の概要）
　本実施形態の液晶表示装置３（図６参照）は、液晶表示装置２の液晶表示パネル１２に代えて液晶表示パネル１３を備えている。
　（液晶表示パネル１３の構成）
　図１１は、液晶表示パネル１３が備えるＴＦＴ基板４２の構成を示す概略の回路図である。ＴＦＴ基板（アクティブマトリクス基板）４２は、ＴＦＴ基板２１と同様、従来の、カラーフィルタを備えた液晶表示パネルのＴＦＴ基板の設計を利用して設計されている。この従来のＴＦＴ基板は、各行に含まれる各画素を赤用、緑用および青用の３つの副画素に分割している。
　ＴＦＴ基板４２は、ＴＦＴ基板２１と同様、赤用、緑用および青用の３つの副画素のそれぞれに対応した第１から第３のソース信号線である、ソース信号線Ｓ１ａ～Ｓ１ｃ，Ｓ２ａ～Ｓ２ｃ，……を有する。ＴＦＴ基板４２の回路上のその他の構成についても液晶表示パネル１２のＴＦＴ基板４１と同様である。
　（ＴＦＴ基板４２の実体的な構成）
　次に、図１１に示したＴＦＴ基板４２の実体的な構成を図１２および図１３に基づいて説明する。図１２は、図１１に示したＴＦＴ基板４２の実体的な構成の一例を示す平面図である。図１３は、図１２におけるＡ－Ａ矢視断面図である。図１４は、図１２に示した構成に即した、図１１に示したＴＦＴ基板４２の回路図に対応する回路図である。図１５は、図１１に示したＴＦＴ基板４２の他の実体的な構成の例を示す平面図である。なお、図１２が示す構成は、図１１における第２領域の左側の列の第１の行の画素電極３２の部分に相当する。
　図１２に示すように、ＴＦＴ基板４２は、ＴＦＴ基板２１と同様、１つの画素電極３２を構成するＩＴＯ電極３２ａ～３２ｆを有している。画素電極３２に関する構成については、ＴＦＴ基板２１と同様である。
　ＴＦＴ基板４２では、ＩＴＯ電極３２ｃと左右のＩＴＯ電極３２ａ,３２ｅとの接続、およびＩＴＯ電極３２ｄと左右のＩＴＯ電極３２ｂ，３２ｆとの接続を、電極間接続部３４に代えて電極間接続部５１にて行っている。
　電極間接続部５１は、図１３に示す構成となっている。図１３は、電極間接続部５１の、ＩＴＯ電極３２ｂとＩＴＯ電極３２ｄとの接続部分を示している。図１３に示すように、ＴＦＴ基板４２は、下から上へ、ゲート層５２、層間絶縁膜５３、ソース層５４、最終保護膜５５、およびＩＴＯ電極３２ｂ，３２ｄを有している。ＩＴＯ電極３２ｂとＩＴＯ電極３２ｄとは、コンタクトホール５６において、ソース層５４およびゲート層５２を介して互いに接続されている。したがって、図１３の例では、電極間接続部５１は、ゲート層５２、ソース層５４およびコンタクトホール５６により、ＩＴＯ電極３２ｂとＩＴＯ電極３２ｄとを接続している。
　層間絶縁膜５３および最終保護膜５５は、例えばＳｉＮからなる。ゲート層５２およびソース層５４は、金属からなる。
　ＴＦＴ３１と画素電極３２との接続は、コンタクトホール３３にて行っている。図１２に示す例では、図４の場合と同様、ＩＴＯ電極３２ｃ，３２ｄのみがＴＦＴ３１と接続状態である。
　図１２の例では、ＴＦＴ３１と画素電極３２との非接続状態は、ＴＦＴ３１のソース電極（またはドレイン電極）をＴＦＴ３１とコンタクトホール３３との間において切断することにより実現している。この場合には、ソース電極（またはドレイン電極）のパターン変更のみにて、ＩＴＯ電極への電圧印加の有無に容易に対応可能である。
　次に、上述したソース信号線Ｓ、ゲート信号線Ｇ、ＴＦＴ３１およびＩＴＯ電極（副画素電極）３２の接続関係を図１４により詳細に説明する。
　図１４に示すように、従来の設計を利用したＴＦＴ基板４２では、全ての副画素にＴＦＴ３１が形成されている。
　ゲート信号線Ｇ１ａに接続されているＴＦＴ３１のうち、本来ソース信号線Ｓ１ａの信号をＩＴＯ電極（副画素電極）３２ａ,３２ｂに伝える目的の２つのＴＦＴ３１は、本来の目的を果たしている（本来の目的どおりに使用されている）。すなわち、当該２つのＴＦＴ３１は、ソース電極がソース信号線Ｓ１ａに接続され、ドレイン電極がＩＴＯ電極３２ａまたは３２ｂに接続されている。
　一方、ゲート信号線Ｇ１ａに接続されているＴＦＴ３１のうち、本来ソース信号線Ｓ１ｂの信号をＩＴＯ電極（副画素電極）３２ｃ,３２ｄに伝える目的の２つのＴＦＴ３１、および本来ソース信号線Ｓ１ｃの信号をＩＴＯ電極（副画素電極）３２ｅ,３２ｆに伝える目的の２つのＴＦＴ３１は、本来の役目を果たしていない（本来の目的どおりに使用されていない）。すなわち、本来ソース信号線Ｓ１ｂの信号をＩＴＯ電極（副画素電極）３２ｃ,３２ｄに伝える目的の２つのＴＦＴ３１は、ソース信号線Ｓ１ｂに対するソース電極の接続が絶たれ、ＩＴＯ電極３２ｃ，３２ｄに対するドレイン電極の接続が切断されている。同様に、本来ソース信号線Ｓ１ｃの信号をＩＴＯ電極（副画素電極）３２ｅ,３２ｆに伝える目的の２つのＴＦＴ３１は、ソース信号線Ｓ１ｃに対するソース電極の接続が絶たれ、ＩＴＯ電極３２ｅ，３２ｆに対するドレイン電極の接続が切断されている。
　ソース信号線Ｓ１ａ～Ｓ１ｃ、ゲート信号線Ｇ１ｂ，Ｇ１ｃ、ＴＦＴ３１およびＩＴＯ電極（副画素電極）３２の接続関係は、上述したソース信号線Ｓ１ａ～Ｓ１ｃ、ゲート信号線Ｇ１ａ、ＴＦＴ３１およびＩＴＯ電極（副画素電極）３２の接続関係と同様である。第１領域では、上記の接続関係がゲート信号線Ｇ１ａ，Ｇ１ｂ，Ｇ１ｃ，……において繰り返されている。
　なお、ソース信号線Ｓの信号をＩＴＯ電極（副画素電極）３２に伝える本来の目的を果たしている（本来の目的どおりに使用されている）ＴＦＴ３１は、第１領域では、上記のように、ソース信号線Ｓ１ａに接続されているＴＦＴ３１のみである。これに対し、第２領域ではソース信号線Ｓ１ｂに接続されているＴＦＴ３１のみとなり、第３領域ではソース信号線Ｓ１ｃに接続されているＴＦＴ３１のみとなる。
　なお、ＴＦＴ基板４２において、ＴＦＴ３１と画素電極３２との非接続状態は、図１５に示すように、円にて囲んだコンタクトホール３３において、ＩＴＯ電極のパターンをなくすことにより実現してもよい。この場合には、ＩＴＯ電極のパターン変更のみにて、ＩＴＯ電極への電圧印加の有無に容易に対応可能である。なお、図１５の例では、隣り合うＩＴＯ電極同士を、電極間接続部３４により接続しているが、電極間接続部５１により接続してもよいことは勿論である。
　（液晶表示装置３の動作および利点）
　上記の構成において、液晶表示装置３の動作については、液晶表示装置２と同様である。
　ＴＦＴ基板４２が備える電極間接続部５１は、ゲート層５２およびソース層５４を利用して、ＩＴＯ電極３２ａ，３２ｃ，３２ｅ同士の接続、およびＩＴＯ電極３２ｂ，３２ｄ，３２ｆ同士の接続を行っている。この場合、電極間接続部５１は、ソース信号線Ｓと非接続状態にて交差している。
　電極間接続部５１では、ゲート層５２がソース信号線Ｓを横切っており（潜っており）、ゲート層５２は、ＩＴＯと比較して低抵抗のアルミニウム等の金属からなる。したがって、ゲート層５２は、線幅を細くしても十分に電荷を通すことができ、画素の充電が可能である。これにより、ＩＴＯを使用する電極間接続部３４と比較して、ソース信号線Ｓとの重なり面積を小さくして寄生容量を小さくすることがでる。この結果、ソース信号の電位すなわち画素電極３２の電位変動をさらに抑制することができる。
　なお、電極間接続部５１により隣り合うＩＴＯ電極同士を接続する構成は、他の全ての実施形態の液晶表示装置に対しても同様に適用可能である。
　液晶表示装置３のその他の利点については、液晶表示装置２と同様である。
　〔実施形態４〕
　本発明のさらに他の実施形態を図面に基づいて以下に説明する。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
　（液晶表示装置４の概要）
　本実施形態の液晶表示装置４（図６参照）は、液晶表示装置２の液晶表示パネル１２（ＴＦＴ基板４１）と同じ液晶表示パネル１２（ＴＦＴ基板４１）を備えている。
　（液晶表示装置４の構成）
　図１６は、液晶表示装置４が備えるＴＦＴ基板４１の概略の回路、および各ゲートドライバＧＤ１～ＧＤ３（図６参照）による走査方向を示す説明図である。
　液晶表示装置４では、図１６に示すように、ゲートドライバＧＤ１は、第１領域を上から下へ走査し、ゲートドライバＧＤ２は、第２領域を下から上へ走査し、ゲートドライバＧＤ３は、第３領域を上から下へ走査するようになっている。液晶表示装置４の他の構成は、液晶表示装置２と同様である。
　（液晶表示装置４の動作および利点）
　上記の構成において、液晶表示装置４の動作については、ゲートドライバＧＤ２の走査方向が液晶表示装置２のゲートドライバＧＤ２の走査方向と異なる以外、液晶表示装置２と同様である。
　ここで、一般に時間分割駆動の液晶表示装置では、最初に走査される画素には十分な反応時間が液晶層２３に与えられる一方、最後に走査される画素には十分な反応時間が液晶層２３に与えられず、その状態にてバックライトが点灯される。この結果、最初に走査される画素と最後に走査される画素とでは、輝度に差が生じることとなる。
　液晶表示装置４では、ゲートドライバＧＤ１による第１領域の走査を第１領域の上から下へ向かって行い、ゲートドライバＧＤ２による第２領域の走査を第２領域の下から上へ向かって行い、ゲートドライバＧＤ３による第３領域の走査を第３領域の上から下へ向かって行う。したがって、第１領域の最下部の画素と、この画素と隣り合う、第２領域の最上部の画素とは、いずれも最後に走査される。また、第２領域の最下部の画素と、この画素と隣り合う、第３領域の最上部の画素とは、いずれも最初に走査される。このように、液晶表示装置４では、第１領域と第２領域との隣り合う画素同士、および第２領域と第３領域との隣り合う画素同士は、同じタイミングにて走査される。
　これにより、第１領域の最下部の画素と、この画素と隣り合う、第２領域の最上部の画素との間、および第２領域の最下部の画素と、この画素と隣り合う、第３領域の最上部の画素との間には、輝度差が生じ難い。この結果、液晶表示装置４は、輝度ムラの少ない良好な表示が可能となっている。液晶表示装置４のその他の利点については、液晶表示装置２と同様である。
　以上の実施形態の構成により、時分割駆動型液晶表示装置を安価に最低限の工数で実現でき、大型の透明ディスプレイを実現することができる。
　なお、図５、図９、図１４に示したＴＦＴ基板２１，４１，４２には、いわゆるＭＰＤ（マルチ・ピクセル・ドライビング）に用いられるＴＦＴ基板を使用することができる。ＭＰＤを使用した構成では、１つのサブ画素に少なくとも２つのサブ画素電極が設けられ、これら２つのサブ画素電極が別々のトランジスタを介して同一のデータ信号線および同一の走査信号線に接続され、さらに、これら２つのサブ画素電極の一方と容量を形成する第１ＣＳ配線（保持容量配線）と、他方と容量を形成する第２ＣＳ配線とが設けられる。これら第１および第２ＣＳ配線には異なる位相のＣＳ信号（変調信号）が供給される。これにより、中間調を表示するサブ画素（例えば、赤・緑・青のいずれかを表示するサブ画素）に、明領域と暗領域を形成することができ、視野角特性の改善や精細感の向上が図られる。
　〔まとめ〕
　本発明の態様１に係る液晶表示装置は、アクティブマトリクス基板（ＴＦＴ基板４１，４２）を有する液晶表示パネル１２，１３と、バックライト装置１９とを備え、前記バックライト装置１９が全面に少なくとも赤緑青の光を時間分割して発光し、この発光に同期して前記液晶表示パネル１２，１３の表示を切り替えることによりカラー表示を行う液晶表示装置において、１つの画素がソース信号線Ｓにより３つの副画素に分割され、前記３つの副画素ごとに副画素電極を有し、前記１つの画素に対応する複数の前記副画素電極同士が、前記ソース信号線Ｓと非接続状態に交差する電極間接続部３４，５１により接続されて１つの画素電極３２を形成し、前記画素電極３２には、１つのスイッチング素子（ＴＦＴ３１）が前記ソース信号線Ｓから電圧を印加できるように接続され、前記液晶表示パネル１２，１３の画面がゲート信号線Ｄの並び方向にｎ（ｎ≧２）個の領域（第１領域～第３領域）に分割されており、各分割領域のゲート信号線Ｇは、各分割領域にて同時に１ラインずつ走査され、前記バックライト装置１９は、前記各分割領域のゲート信号線の走査完了後に発光する。
　上記の構成によれば、液晶表示装置の液晶表示パネル１２，１３の設計には、カラーフィルタを使用する既存の液晶表示パネルの設計を利用することができる。これにより、液晶表示装置は、設計リソースを節約し、設計変更するマスクの数を減らし、設計コストを低減することができる。この結果、液晶表示装置を安価に製造することができる。
　また、液晶表示パネル１２，１３の画面がゲート信号線Ｇの並び方向にｎ（ｎ≧２）個の領域に分割されており、各分割領域のゲート信号線Ｇは、各分割領域にて同時に１ラインずつ走査される。これにより、駆動周波数を１／ｎに低下させて、ゲートドライバおよびソースドライバの負担を軽減することができる。
　本発明の態様２に係る液晶表示装置は、上記態様１において、前記３つの副画素のうちのいずれか一つの副画素のみが前記スイッチング素子（ＴＦＴ３１）を有する構成としてもよい。
　上記の構成によれば、液晶表示装置は、従来の液晶表示装置の設計を利用し、３つの副画素のうちのいずれか一つの副画素のみのスイッチング素子を残し、他の副画素のスイッチング素子を除去することにより容易に製造することができる。
　本発明の態様３に係る液晶表示装置は、上記態様１において、前記３つの副画素はそれぞれスイッチング素子（ＴＦＴ３１）を有し、前記３つの副画素のスイッチング素子のうちのいずれか一つのみが、前記ソース信号線Ｓから電圧を印加できるように前記画素電極３２に接続されている構成としてもよい。
　上記の構成によれば、液晶表示装置は、従来の液晶表示装置の設計を利用し、３つの副画素がそれぞれ有するスイッチング素子のうちのいずれか一つのみをソース信号線Ｓから電圧を印加できるように画素電極３２に接続することにより、容易に製造することができる。
　本発明の態様４に係る液晶表示装置は、上記態様１から３のいずれか１態様において、前記の各分割領域での走査の始端の前記ゲート信号線Ｇは、前記ゲート信号線Ｇの並び方向における同一側の端部の前記ゲート信号線Ｇである構成としてもよい。
　上記の構成によれば、各分割領域での走査の始端のゲート信号線Ｇは、ゲート信号線Ｇの並び方向における同一側の端部のゲート信号線Ｇである構成としてもよい。これにより、各分割領域を対応する各ゲートドライバＧＤにて走査する従来の構成をそのまま適用することができる。
　本発明の態様５に係る液晶表示装置は、上記態様１から３のいずれか１態様において、前記の各分割領域（第１領域～第３領域）での走査の始端の前記ゲート信号線Ｇは、隣り合う前記分割領域（第１領域と第２領域同士、第２領域と第３領域同士）の一方では、前記ゲート信号線Ｇの並び方向における一端側の前記ゲート信号線であり、他方では、前記ゲート信号線の並び方向における他端側の前記ゲート信号線である構成としてもよい。
　上記の構成によれば、各分割領域での走査の始端のゲート信号線Ｇは、隣り合う分割領域の一方では、ゲート信号線Ｇの並び方向における一端側のゲート信号線であり、他方では、ゲート信号線の並び方向における他端側のゲート信号線である。したがって、例えば終端のゲート信号線Ｇに対応する画素の液晶層に十分な反応時間が与えられない場合であっても、上記画素と隣り合う他の分割領域の端部の画素との間には輝度差が生じ難い。これにより、液晶表示装置は、輝度ムラの少ない良好な表示が可能である。
　本発明の態様６に係る液晶表示装置は、アクティブマトリクス基板（ＴＦＴ基板２１）を有する液晶表示パネル１１と、バックライト装置１９とを備え、前記バックライト装置１９が全面に少なくとも赤緑青の光を時間分割して発光し、この発光に同期して前記液晶表示パネル１１の表示を切り替えることによりカラー表示を行う液晶表示装置において、１つの画素がソース信号線Ｓにより３つの副画素に分割され、前記３つの副画素ごとにスイッチング素子（ＴＦＴ３１）および副画素電極を有し、前記１つの画素に対応する複数の前記副画素電極同士が、前記ソース信号線Ｓと非接続状態に交差する電極間接続部３４，５１により接続されて１つの画素電極３２を形成し、前記１つの画素に対応する複数のスイッチング素子のうちの１つのみが前記画素電極３２に電圧を印加できるように接続されている。
　上記の構成によれば、液晶表示装置の液晶表示パネル１１の設計には、カラーフィルタを使用する既存の液晶表示パネルの設計を利用することができる。これにより、液晶表示装置は、設計リソースを節約し、設計変更するマスクの数を減らし、設計コストを低減することができる。この結果、液晶表示装置を安価に製造することができる。
　本発明の態様７に係る液晶表示装置は、上記態様６において、ｍ（ｍ≧２）本のゲート信号線Ｇを互いに接続して１単位のゲート信号線とし、これら１単位のゲート信号線毎にゲートドライバＧＤからゲート電圧が印加される構成としてもよい。
　上記の構成によれば、液晶表示装置は、ｍ（ｍ≧２）本のゲート信号線Ｇを互いに接続して１単位のゲート信号線とし、これら１単位のゲート信号線毎にゲートドライバＧＤからゲート電圧が印加される。これにより、駆動周波数を１／ｎに低下させて、ソースドライバＳＤの負担を軽減することができる。
　本発明の態様８に係る液晶表示装置は、上記態様１，３，６または７のいずれか１態様において、前記画素電極３２に電圧を印加できるように接続されている前記スイッチング素子（ＴＦＴ３１）以外のスイッチング素子（ＴＦＴ３１）は、ドレイン電極あるいはソース電極が切断されている構成としてもよい。
　上記の構成によれば、画素電極３２に電圧を印加できるように接続されているスイッチング素子（ＴＦＴ３１）以外のスイッチング素子（ＴＦＴ３１）は、ドレイン電極あるいはソース電極が切断され、画素電極と非接続状態とすることにより、３つの副画素ごとにスイッチング素子を有する従来の液晶表示装置の設計を容易に利用することができる。
　本発明の態様９に係る液晶表示装置は、上記態様１，３，６または７のいずれか１態様において、前記画素電極３２に電圧を印加できるように接続されている、電圧印加用の前記スイッチング素子（ＴＦＴ３１）は、コンタクトホール３３により前記画素電極３２と接続されており、前記電圧印加用のスイッチング素子以外のスイッチング素子は、前記画素電極３２の前記コンタクトホール３３の部分が除去され、前記画素電極３２と非接続状態となっている構成としてもよい。
　上記の構成によれば、電圧印加用のスイッチング素子以外のスイッチング素子は、画素電極３２のコンタクトホール３３の部分が除去され、画素電極３２と非接続状態となっている構成とすることにより、３つの副画素ごとにスイッチング素子を有する従来の液晶表示装置の設計を容易に利用することができる。
　本発明の態様１０に係る液晶表示装置は、上記態様１から９のいずれか１態様において、前記電極間接続部５１は、前記ソース信号線Ｓと非接続状態に交差するゲート層５２を含んでいる構成としてもよい。
　上記の構成によれば、電極間接続部５１はソース信号線Ｓと非接続状態に交差するゲート層５２を含んでいる。すなわち、１つの画素に対応する複数の副画素電極同士が、ソース信号線Ｓと非接続状態に交差するゲート層５２を含む電極間接続部５１により接続されて１つの画素電極３２を形成している。
　ゲート層５２は、ＩＴＯと比較して低抵抗のアルミニウム等の金属からなり、線幅を細くしても十分に電荷を通すことができ、画素の充電が可能である。これにより、電極間接続部５１にＩＴＯを使用する場合と比較して、ソース信号線Ｓとの重なり面積を小さくして寄生容量を小さくし、ソース信号の電位すなわち画素電極３２の電位変動を抑制することができる。
　本発明の態様１１に係る液晶表示装置は、上記態様１から５のいずれか１態様において、前記ｎ個の領域ごとに、チップオンフィルムにて構成されゲートドライバＧＤ１～ＧＤ３を備え、前記ゲートドライバＧＤ１～ＧＤ３を搭載するフィルムは、始端側のゲートドライバに入力されたスタートパルスを終端側のゲートドライバへ向かって順次送るようにした配線パターンを、各ゲートドライバＧＤ１～ＧＤ３に対してスタートパルスを並行して入力できるようにした配線パターンに修正されている構成としてもよい。
　上記の構成によれば、ゲートドライバＧＤ１～ＧＤ３を搭載するチップオンフィルムは、始端側のゲートドライバに入力されたスタートパルスを終端側のゲートドライバへ向かって順次送るようにした配線パターンを有する従来の構成を利用して容易に構成することができる。
　本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
１～４　　液晶表示装置
１１～１３　　液晶表示パネル
　１８　　表示制御回路
　１９　　バックライト装置
２１，４１，４２　　ＴＦＴ基板（アクティブマトリクス基板）
　２２　　対向基板
　３１　　ＴＦＴ（スイッチング素子）
　３２　　画素電極
　３２ａ～３２ｆ　　ＩＴＯ電極
　３３　　コンタクトホール
３４，５１　　電極間接続部
　３５　　ＣＳライン
　Ｓ１ａ～Ｓ１ｃ　　ソース信号線
　Ｇ１ａ～Ｇ１ｃ　　ゲート信号線
　ＳＤ　　ソースドライバ
　ＧＤ，ＧＤ１～ＧＤ３　　ゲートドライバ

Claims (11)

  1. 　アクティブマトリクス基板を有する液晶表示パネルと、バックライト装置とを備え、
    　前記バックライト装置が全面に少なくとも赤緑青の光を時間分割して発光し、この発光に同期して前記液晶表示パネルの表示を切り替えることによりカラー表示を行う液晶表示装置において、
    　１つの画素がソース信号線により３つの副画素に分割され、
    　前記３つの副画素ごとに副画素電極を有し、
    　前記１つの画素に対応する複数の前記副画素電極同士が、前記ソース信号線と非接続状態に交差する電極間接続部により接続されて１つの画素電極を形成し、
    　前記画素電極には、１つのスイッチング素子が前記ソース信号線から電圧を印加できるように接続され、
    　前記液晶表示パネルの画面がゲート信号線の並び方向にｎ（ｎ≧２）個の領域に分割されており、
    　各分割領域のゲート信号線は、各分割領域にて同時に１ラインずつ走査され、
    　前記バックライト装置は、前記各分割領域のゲート信号線の走査完了後に発光することを特徴とする液晶表示装置。
  2. 　前記３つの副画素のうちのいずれか一つの副画素のみが前記スイッチング素子を有することを特徴とする請求項１に記載の液晶表示装置。
  3. 　前記３つの副画素はそれぞれスイッチング素子を有し、
    　前記３つの副画素のスイッチング素子のうちのいずれか一つのみが、前記ソース信号線から電圧を印加できるように前記画素電極に接続されていることを特徴とする請求項１に記載の液晶表示装置。
  4. 　前記の各分割領域での走査の始端の前記ゲート信号線は、前記ゲート信号線の並び方向における同一側の端部の前記ゲート信号線であることを特徴とする請求項１から３のいずれか１項に記載の液晶表示装置。
  5. 　前記の各分割領域での走査の始端の前記ゲート信号線は、隣り合う前記分割領域の一方では、前記ゲート信号線の並び方向における一端側の前記ゲート信号線であり、他方では、前記ゲート信号線の並び方向における他端側の前記ゲート信号線であることを特徴とする請求項１から３のいずれか１項に記載の液晶表示装置。
  6. 　アクティブマトリクス基板を有する液晶表示パネルと、バックライト装置とを備え、
    　前記バックライト装置が全面に少なくとも赤緑青の光を時間分割して発光し、この発光に同期して前記液晶表示パネルの表示を切り替えることによりカラー表示を行う液晶表示装置において、
    　１つの画素がソース信号線により３つの副画素に分割され、
    　前記３つの副画素ごとにスイッチング素子および副画素電極を有し、
    　前記１つの画素に対応する複数の前記副画素電極同士が、前記ソース信号線と非接続状態に交差する電極間接続部により接続されて１つの画素電極を形成し、
    　前記１つの画素に対応する複数のスイッチング素子のうちの１つのみが前記画素電極に電圧を印加できるように接続されていることを特徴とする液晶表示装置。
  7. 　ｍ（ｍ≧２）本のゲート信号線を互いに接続して１単位のゲート信号線とし、これら１単位のゲート信号線毎にゲートドライバからゲート電圧が印加されることを特徴とする請求項６に記載の液晶表示装置。
  8. 　前記画素電極に電圧を印加できるように接続されている前記スイッチング素子以外のスイッチング素子は、ドレイン電極あるいはソース電極が切断されていることを特徴とする請求項１，３，６または７のいずれか１項に記載の液晶表示装置。
  9. 　前記画素電極に電圧を印加できるように接続されている、電圧印加用の前記スイッチング素子は、コンタクトホールにより前記画素電極と接続されており、前記電圧印加用のスイッチング素子以外のスイッチング素子は、前記画素電極の前記コンタクトホールの部分が除去され、前記画素電極と非接続状態となっていることを特徴とする請求項１，３，６または７のいずれか１項に記載の液晶表示装置。
  10. 　前記電極間接続部は、前記ソース信号線と非接続状態に交差するゲート層を含んでいることを特徴とする請求項１から９のいずれか１項に記載の液晶表示装置。
  11. 　前記ｎ個の領域ごとに、チップオンフィルムにて構成されゲートドライバを備え、前記ゲートドライバを搭載するフィルムは、始端側のゲートドライバに入力されたスタートパルスを終端側のゲートドライバへ向かって順次送るようにした配線パターンを、各ゲートドライバに対してスタートパルスを並行して入力できるようにした配線パターンに修正されていることを特徴とする請求項１から５のいずれか１項に記載の液晶表示装置。
PCT/JP2018/015804 2017-04-24 2018-04-17 液晶表示装置 WO2018198874A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/604,928 US10930226B2 (en) 2017-04-24 2018-04-17 Liquid crystal display device with time-division driving

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017085593 2017-04-24
JP2017-085593 2017-04-24

Publications (1)

Publication Number Publication Date
WO2018198874A1 true WO2018198874A1 (ja) 2018-11-01

Family

ID=63919072

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/015804 WO2018198874A1 (ja) 2017-04-24 2018-04-17 液晶表示装置

Country Status (2)

Country Link
US (1) US10930226B2 (ja)
WO (1) WO2018198874A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004206003A (ja) * 2002-12-26 2004-07-22 Casio Comput Co Ltd フィールドシーケンシャル液晶表示装置の駆動方法
JP4579204B2 (ja) * 2005-08-04 2010-11-10 三星電子株式会社 ディスプレイ装置
US20170102589A1 (en) * 2015-10-10 2017-04-13 Boe Technology Group Co., Ltd. Backlight module, driving method thereof and display device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0287055B1 (en) * 1987-04-15 1993-09-29 Sharp Kabushiki Kaisha Liquid crystal display device
US6809719B2 (en) * 2002-05-21 2004-10-26 Chi Mei Optoelectronics Corporation Simultaneous scan line driving method for a TFT LCD display
KR101171191B1 (ko) * 2005-09-12 2012-08-06 삼성전자주식회사 디스플레이장치 및 그 제어방법
US7728810B2 (en) * 2005-11-28 2010-06-01 Lg Display Co., Ltd. Display device and method for driving the same
WO2011125688A1 (en) * 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for driving the same
CN102750919A (zh) * 2012-06-26 2012-10-24 北京京东方光电科技有限公司 一种显示面板及其驱动方法、显示装置
KR102255745B1 (ko) * 2014-12-02 2021-05-27 삼성디스플레이 주식회사 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004206003A (ja) * 2002-12-26 2004-07-22 Casio Comput Co Ltd フィールドシーケンシャル液晶表示装置の駆動方法
JP4579204B2 (ja) * 2005-08-04 2010-11-10 三星電子株式会社 ディスプレイ装置
US20170102589A1 (en) * 2015-10-10 2017-04-13 Boe Technology Group Co., Ltd. Backlight module, driving method thereof and display device

Also Published As

Publication number Publication date
US20200160799A1 (en) 2020-05-21
US10930226B2 (en) 2021-02-23

Similar Documents

Publication Publication Date Title
US8810490B2 (en) Display apparatus
JP5414974B2 (ja) 液晶表示装置
JP5073766B2 (ja) 表示装置、液晶表示装置、テレビジョン受像機
US8686932B2 (en) Liquid crystal display device and method for driving the same
JP5964905B2 (ja) 液晶パネル
CN101408702B (zh) 液晶显示装置
KR100704817B1 (ko) 액정 패널 및 액정 표시 장치
US9811189B2 (en) Display device
US20100053127A1 (en) Display device
US8493304B2 (en) Liquid crystal display device
TWI406031B (zh) 顯示裝置
JP6087956B2 (ja) 薄膜トランジスタアレイ基板、及び、液晶表示装置
CN110297363B (zh) 液晶显示装置
WO2018198874A1 (ja) 液晶表示装置
JP2017068119A (ja) 表示装置
KR100226785B1 (ko) 액정표시장치
KR20170033934A (ko) 협 베젤 구조를 갖는 대형 액정 표시장치
JP2007310281A (ja) 液晶表示装置
JP2006053267A (ja) 表示装置およびその製造方法
KR20070096422A (ko) 액정표시장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18791794

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18791794

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP