WO2018159234A1 - 半導体記憶装置、情報処理装置及びリファレンス電位設定方法 - Google Patents

半導体記憶装置、情報処理装置及びリファレンス電位設定方法 Download PDF

Info

Publication number
WO2018159234A1
WO2018159234A1 PCT/JP2018/004064 JP2018004064W WO2018159234A1 WO 2018159234 A1 WO2018159234 A1 WO 2018159234A1 JP 2018004064 W JP2018004064 W JP 2018004064W WO 2018159234 A1 WO2018159234 A1 WO 2018159234A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor memory
reference potential
memory device
resistance
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2018/004064
Other languages
English (en)
French (fr)
Inventor
真実 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to US16/489,155 priority Critical patent/US10916285B2/en
Priority to KR1020197024489A priority patent/KR102498923B1/ko
Priority to CN201880014081.7A priority patent/CN110326048B/zh
Priority to DE112018001145.3T priority patent/DE112018001145T5/de
Publication of WO2018159234A1 publication Critical patent/WO2018159234A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Definitions

  • a resistance element that generates a reference potential to be supplied to the sense amplifier, a state in which a reference potential to be supplied to the sense amplifier is generated by injecting a current into the resistance element, and a reference potential that is generated externally are
  • a semiconductor memory device including a switch unit having at least two states of supplying to the sense amplifier.
  • the resistance change type semiconductor memory device includes a storage element including at least one resistance change type storage element that stores at least binary information based on an electrical resistance value.
  • the resistance change type semiconductor memory device reads a logical value stored in the memory element by passing a current through the selected memory element and detecting a voltage value applied to the electrical resistance of the memory element with a sense amplifier.
  • the memory element of the resistance change type semiconductor memory device has a feature that when a voltage equal to or higher than a threshold is applied, the resistance changes to high resistance or low resistance depending on the direction of the applied voltage. Therefore, the resistance change type semiconductor memory device is required to read within this threshold voltage.
  • the current mirror current sources 10 a and 10 b form a current mirror with the reference current generator 2, and when reading data from the storage element array 20, respectively, a storage element to be read in the storage element array 20 and a reference A current is passed through the resistor 30.
  • the voltage clamps 12a and 12b When the voltage clamps 12a and 12b read data from the storage element array 20, the voltage clamps 12a and 12b limit the voltage applied to the storage element to be read in the storage element array 20 and the reference resistor 30, respectively.
  • the memory element array 20 includes resistance change type memory elements arranged in a matrix.
  • the selection circuit 13 a is a circuit that selects a storage element to be read from the storage element array 20 when data is read from the storage element array 20.
  • the selection circuit replica 13 b is a circuit that connects the reference resistor 30 and the current mirror current source 10 b when reading data from the storage element array 20.
  • the reference resistor 30 is a resistor element for applying a reference potential to the sense amplifier 100 when data is read from the storage element array 20.
  • the element for setting the reference potential may be a resistance change storage element.
  • the switch 5 is a switch for switching between connection and disconnection between the reference current generator 2 and the current mirror current source 10b. If the reference current generator 2 and the current mirror current source 10b are connected, a current mirror is formed by the reference current generator 2 and the current mirror current source 10b. On the other hand, if the reference current generator 2 and the current mirror current source 10b are not connected, no current mirror is formed by the reference current generator 2 and the current mirror current source 10b. That is, if the reference current generator 2 and the current mirror current source 10 b are not connected, no current is supplied to the reference resistor 30. Accordingly, it can be said that the switch 5 is a switch for switching between supply and interruption of the current to the reference resistor 30.
  • the state in which the current mirror current source 10b and the reference resistor 30 are connected by the selection circuit replica 13b is referred to as a first state of the selection circuit replica 13b, and the current mirror current source 10b is selected by the selection circuit replica 13b.
  • the state in which the reference resistor 30 is cut off is referred to as a second state of the selection circuit replica 13b.
  • the semiconductor memory device 1 When current is injected into the memory element 20a and the reference resistor 30, the semiconductor memory device 1 subsequently shows that a difference potential between the potential appearing at the sense node SN and the potential appearing at the reference node RN appears at the input of the sense amplifier 100. Wait (step S105). Then, the semiconductor memory device 1 completes the conversion of the difference potential into a logical value in the sense amplifier 100 (step S106).
  • the semiconductor memory device 1 performs such a series of operations, and uses the internal reference resistor 30 as a reference potential used when reading data from the memory element 20a. Either generated or provided externally can be used.
  • the switches 5 and 6 and the selection circuit replica 13b are switched to the first state or the second state.
  • the present disclosure is not limited to the example.
  • the example illustrated in FIG. 10 is an example in which the semiconductor memory device 1 is provided in the semiconductor device 210 including the signal processing circuit 211 and the external reference potential output unit 4 is provided in the semiconductor device 210. .
  • FIG. 11 is an explanatory diagram illustrating a functional configuration example of the electronic device 1000 in which the semiconductor memory device 1 according to the embodiment of the present disclosure can be mounted.
  • An electronic device 1000 illustrated in FIG. 11 includes a system-in-package 1100, an antenna 1110, a speaker 1120, a microphone 1130, a display device 1140, an input device 1150, a sensor 1160, and a power source 1170.
  • the system-in-package 1100 includes a processor 1200, a wireless communication interface 1210, and an audio circuit 1220.
  • the display device 1140 includes, for example, a liquid crystal display, an organic EL display, an LED (Light Emitting Diode) indicator, and the like, and is connected to the processor 1200.
  • the input device 1150 includes, for example, a keyboard, buttons, and a touch panel, and is connected to the processor 1200.
  • the processor 1200 is an electronic circuit for controlling the operation of the electronic device 1000.
  • the resistance change type semiconductor memory according to the embodiment of the present disclosure is included in the system in package 1100 or outside the system in package 1100.
  • the device 1 may be connected.
  • the wireless communication interface 1210 has functions of mobile communication, wireless LAN, or short-range communication.
  • the resistance change type semiconductor memory device 1 according to the embodiment of the present disclosure may be connected to the wireless communication interface 1210.
  • the audio circuit 1220 has a function of controlling the speaker 1120 and the microphone 1130, and the resistance change type semiconductor memory device 1 according to the embodiment of the present disclosure may be connected to the audio circuit 1220.
  • a resistance element for generating a reference potential to be supplied to the sense amplifier A switch unit having at least two states: a state in which a reference potential supplied to a sense amplifier is generated by injecting current into the resistance element; and a state in which a reference potential generated externally is supplied to the sense amplifier;
  • a semiconductor memory device comprising: (2) The switch part is A first switch having two states for controlling whether to inject current from a current source for generating the reference potential supplied to the sense amplifier by injecting current into the resistance element; A second switch having two states for controlling whether or not a reference potential generated externally is supplied to the sense amplifier;
  • the semiconductor memory device according to (1) including: (3) The semiconductor memory device according to (1) or (2), wherein the state of the switch unit is switched by an external signal.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

【課題】高い信頼性のあるリファレンス電位を設定することが可能な半導体記憶装置を提供する。 【解決手段】センスアンプに供給するリファレンス電位を生成する抵抗素子と、前記抵抗素子への電流の注入によりセンスアンプに供給するリファレンス電位を生成する状態と、外部で生成されるリファレンス電位を前記センスアンプに供給する状態と、の少なくとも２つの状態を有するスイッチ部と、を備える、半導体記憶装置が提供される。

Description

半導体記憶装置、情報処理装置及びリファレンス電位設定方法
　本開示は、半導体記憶装置、情報処理装置及びリファレンス電位設定方法に関する。
　抵抗変化型半導体記憶装置は、少なくとも２値の情報を電気的抵抗値に基づき保存する少なくとも１つの抵抗変化型記憶素子で構成される記憶素子を備えている。そして抵抗変化型半導体記憶装置は、選択された記憶素子に電流を流し、記憶素子の電気的抵抗に掛かる電圧値をセンスアンプで検知することで、記憶素子に保存された論理値を読み取る。また抵抗変化型半導体記憶装置の記憶素子は、閾値以上の電圧が印加されると、印加された電圧の方向に応じて高抵抗または低抵抗に変化する特徴を有している。従って抵抗変化型半導体記憶装置には、この閾値電圧以内での読み出しが要求される。また、記憶素子の抵抗値を判別するために２値の抵抗値の中間の値をリファレンス用に用意する必要があり、例えば高低２つの記憶素子を並列に並べて平均値を取る半導体記憶装置が開示されている（特許文献１、２等）。
特開２０１６－４５８９号公報 特開２００９－２３８３２７号公報
　しかし、リファレンス用の記憶素子には高い信頼性が要求される。また、抵抗変化型記憶素子には、読み出しのために印加した電流により値が変化するリードディスターブ現象及びデータ保持エラーがある確率で発生することが知られており、抵抗変化型記憶素子をリファレンス用に用いる場合にデータの読み出し時の信頼性が低下するおそれがある。
　そこで、本開示では、高い信頼性のあるリファレンス電位を設定することが可能な、新規かつ改良された半導体記憶装置、情報処理装置及びリファレンス電位設定方法を提案する。
　本開示によれば、センスアンプに供給するリファレンス電位を生成する抵抗素子と、前記抵抗素子への電流の注入によりセンスアンプに供給するリファレンス電位を生成する状態と、外部で生成されるリファレンス電位を前記センスアンプに供給する状態と、の少なくとも２つの状態を有するスイッチ部と、を備える、半導体記憶装置が提供される。
　また本開示によれば、少なくとも１つの上記半導体記憶装置を備える、情報処理装置が提供される。
　また本開示によれば、センスアンプに供給するリファレンス電位を生成する抵抗素子への電流の注入によりセンスアンプに供給するリファレンス電位を生成する状態と、外部で生成されるリファレンス電位を前記センスアンプに供給する状態と、の少なくとも２つの状態の間の切り替えを行う、リファレンス電位設定方法。
　以上説明したように本開示によれば、高い信頼性のあるリファレンス電位を設定することが可能な、新規かつ改良された半導体記憶装置、情報処理装置及びリファレンス電位設定方法を提供することが出来る。
　なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、または上記の効果に代えて、本明細書に示されたいずれかの効果、または本明細書から把握され得る他の効果が奏されてもよい。
本開示の実施の形態に係る半導体記憶装置、及び半導体記憶装置に関係する構成を示す説明図である。 同実施の形態に係る半導体記憶装置の回路構成例を示す説明図である。 データ記憶用の記憶素子の構成例を示す説明図である。 データ記憶用の記憶素子の構成例を示す説明図である。 リファレンス用の記憶素子の構成例を示す説明図である。 リファレンス用の記憶素子の構成例を示す説明図である。 リファレンス用の記憶素子の構成例を示す説明図である。 リファレンス用の記憶素子の構成例を示す説明図である。 リファレンス用の記憶素子の構成例を示す説明図である。 リファレンス用の記憶素子の構成例を示す説明図である。 リファレンス用の記憶素子の構成例を示す説明図である。 リファレンス用の記憶素子の構成例を示す説明図である。 リファレンス用の記憶素子の構成例を示す説明図である。 同実施の形態に係る半導体記憶装置の動作例を示す流れ図である。 同実施の形態に係る半導体記憶装置の別の回路構成例を示す説明図である。 同実施の形態に係る半導体記憶装置を備えたシステムの構成例を示す説明図である。 同実施の形態に係る半導体記憶装置を備えたシステムの構成例を示す説明図である。 同実施の形態に係る半導体記憶装置を備えたシステムの構成例を示す説明図である。 同実施の形態に係る半導体記憶装置を備えたシステムの構成例を示す説明図である。 同実施の形態に係る半導体記憶装置が搭載されうる電子デバイスの機能構成例を示す説明図である。
　以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
　なお、説明は以下の順序で行うものとする。
　１．本開示の実施の形態
　　１．１．概要
　　１．２．構成例
　２．応用例
　３．まとめ
　＜１．本開示の実施の形態＞
　［１．１．概要］
　本開示の実施の形態について説明する前に、本開示の実施の形態の概要について説明する。
　上述したように、抵抗変化型半導体記憶装置は、少なくとも２値の情報を電気的抵抗値に基づき保存する少なくとも１つの抵抗変化型記憶素子で構成される記憶素子を備えている。そして抵抗変化型半導体記憶装置は、選択された記憶素子に電流を流し、記憶素子の電気的抵抗に掛かる電圧値をセンスアンプで検知することで、記憶素子に保存された論理値を読み取る。また抵抗変化型半導体記憶装置の記憶素子は、閾値以上の電圧が印加されると、印加された電圧の方向に応じて高抵抗または低抵抗に変化する特徴を有している。従って抵抗変化型半導体記憶装置には、この閾値電圧以内での読み出しが要求される。
　また、記憶素子の抵抗値を判別するために２値の抵抗値の中間の値をリファレンス用に用意する必要があり、例えば高低２つの記憶素子を並列に並べて平均値を取る半導体記憶装置が開示されている。
　高低２つの記憶素子を並列に並べて平均値を取ることでリファレンス電位を生成する場合、記憶素子に高い信頼性が要求される。そのため、上記特許文献１、２で記されているように、高抵抗と低抵抗の記憶素子の平均を取ることでリファレンスの信頼性を高める技術が開示されている。しかし、記憶素子の抵抗値はばらつきを持つことは避けられず、この記憶素子によって平均値を高精度に制御することは困難である。
　また抵抗変化型記憶素子は、読み出しのために印加した電流により値が変化するリードディスターブ現象及びデータ保持エラーがある確率で発生することが知られており、抵抗変化型記憶素子をリファレンス用に用いる場合にデータの読み出し時の信頼性が低下するおそれがある。
　そこで本件開示者は、上述した点に鑑み、記憶素子、特に抵抗変化型記憶素子からのデータの読み出しの際に、高い信頼性のあるリファレンス電位を設定することが可能な技術について鋭意検討を行った。その結果、本件開示者は、以下で説明するように、記憶素子、特に抵抗変化型記憶素子からのデータの読み出しの際に、高い信頼性のあるリファレンス電位を設定することが可能な技術を考案するに至った。
　以上、本開示の実施の形態の概要について説明した。
　［１．２．構成例］
　続いて、本開示の実施の形態に係る半導体記憶装置１の機能構成例を説明する。図１は、本開示の実施の形態に係る半導体記憶装置１、及び半導体記憶装置１に関係する構成を示す説明図である。以下、図１を用いて本開示の実施の形態に係る半導体記憶装置１の機能構成例について説明する。
　図１に示したように、本開示の実施の形態に係る半導体記憶装置１は、参照電流生成器２と、スイッチ５、６と、カレントミラー電流源１０ａ、１０ｂと、電圧クランプ１２ａ、１２ｂと、選択回路１３ａと、選択回路レプリカ１３ｂと、記憶素子アレイ２０と、リファレンス抵抗３０と、を含んで構成される。また図１には、スイッチ５、６の切り替えを行うための外部切り替え信号を出力する外部切り替え信号出力部３と、半導体記憶装置１の外部から参照電位を出力する外部参照電位出力部４と、も併せて示されている。
　参照電流生成器２は、記憶素子アレイ２０からデータを読み出す際に、記憶素子アレイ２０の中の読み出し対象となる記憶素子へ流すための参照電流を生成する。参照電流生成器２は、例えば定電流源と、カレントミラー電流源１０ａ、１０ｂとカレントミラーを形成するためのトランジスタと、を含む。
　カレントミラー電流源１０ａ、１０ｂは、参照電流生成器２とカレントミラーを形成し、記憶素子アレイ２０からデータを読み出す際に、それぞれ、記憶素子アレイ２０の中の読み出し対象となる記憶素子と、リファレンス抵抗３０とに電流を流す。
　電圧クランプ１２ａ、１２ｂは、記憶素子アレイ２０からデータを読み出す際に、それぞれ、記憶素子アレイ２０の中の読み出し対象となる記憶素子と、リファレンス抵抗３０とに掛かる電圧を制限する。
　記憶素子アレイ２０は、マトリクス状に配置された抵抗変化型記憶素子を備える。選択回路１３ａは、記憶素子アレイ２０からデータを読み出す際に、記憶素子アレイ２０の中の読み出し対象となる記憶素子を選択する回路である。選択回路レプリカ１３ｂは、記憶素子アレイ２０からデータを読み出す際に、リファレンス抵抗３０とカレントミラー電流源１０ｂとを接続する回路である。
　リファレンス抵抗３０は、記憶素子アレイ２０からデータを読み出す際にリファレンス電位をセンスアンプ１００に与えるための抵抗素子である。なお、リファレンス電位を設定する素子は抵抗変化型記憶素子であってもよい。
　スイッチ５は、参照電流生成器２とカレントミラー電流源１０ｂとの接続と遮断とを切り替えるスイッチである。参照電流生成器２とカレントミラー電流源１０ｂとが接続されていれば、参照電流生成器２とカレントミラー電流源１０ｂとでカレントミラーが形成される。一方、参照電流生成器２とカレントミラー電流源１０ｂとが接続されていなければ、参照電流生成器２とカレントミラー電流源１０ｂとでカレントミラーが形成されない。すなわち、参照電流生成器２とカレントミラー電流源１０ｂとが接続されていなければ、電流がリファレンス抵抗３０へ供給されない。従って、スイッチ５は、リファレンス抵抗３０への電流の供給と遮断とを切り替えるスイッチであるとも言える。スイッチ５の接続と遮断とは、例えば、外部切り替え信号出力部３からの出力信号によって切り替わる。なお、スイッチ５の接続と遮断とは、信号によって切り替わるのではなく、電源によって切り替わっても良い。すなわち、半導体記憶装置１が製品に組み込まれ、電源が投入されている間は、参照電流生成器２とカレントミラー電流源１０ｂとを接続する状態となっていてもよい。
　以下の説明では、スイッチ５によって参照電流生成器２とカレントミラー電流源１０ｂとが接続されている状態を、スイッチ５の第１の状態と称し、スイッチ５によって参照電流生成器２とカレントミラー電流源１０ｂとが遮断されている状態を、スイッチ５の第２の状態と称する。
　スイッチ６は、センスアンプ１００と外部参照電位出力部４との接続と遮断とを切り替えるスイッチである。センスアンプ１００と外部参照電位出力部４とが接続されていなければ、センスアンプ１００は、選択回路レプリカ１３ｂが接続状態となっていれば、リファレンス抵抗３０が出力する電位を入力する。一方、センスアンプ１００と外部参照電位出力部４とが接続されていれば、センスアンプ１００は、選択回路レプリカ１３ｂが遮断状態となっていれば、外部参照電位出力部４が出力する参照電位を入力する。
　以下の説明では、スイッチ６によってセンスアンプ１００と外部参照電位出力部４とが遮断されている状態を、スイッチ６の第１の状態と称し、スイッチ６によってセンスアンプ１００と外部参照電位出力部４とが接続されている状態を、スイッチ６の第２の状態と称する。
　すなわち、本開示の実施の形態に係る半導体記憶装置１は、記憶素子アレイ２０からデータを読み出す際に用いるリファレンス電位を、リファレンス抵抗３０により生成される電位と、外部から出力される電位とで切り替えることができる。よって、本開示の実施の形態に係る半導体記憶装置１は、データの読み出しに速度が求められる場合は、リファレンス電位としてリファレンス抵抗３０により生成される電位を用い、データの読み出しに精度が求められる場合は、リファレンス電位として外部参照電位出力部４が出力する電位を用いることが出来る。
　以上、図１を用いて本開示の実施の形態に係る半導体記憶装置１の機能構成例を説明した。続いて、本開示の実施の形態に係る半導体記憶装置１の具体的な回路構成例を説明する。
　図２は、本開示の実施の形態に係る半導体記憶装置１の回路構成例を示す説明図である。図２には、半導体記憶装置１に加えて、半導体記憶装置１の外部から参照電位を出力する外部参照電位出力部４も併せて示されている。以下、図２を用いて本開示の実施の形態に係る半導体記憶装置１の回路構成例について説明する。
　図２に示した参照電流生成器２は、定電流源と、カレントミラー電流源１０ａ、１０ｂとカレントミラーを形成するためのトランジスタと、を含む。カレントミラー電流源１０ａ、１０ｂは、それぞれ、参照電流生成器２とカレントミラーを形成するためのトランジスタで構成される。
　電圧クランプ１２ａ、１２ｂは、記憶素子アレイ２０からデータを読み出す際に、それぞれ、記憶素子アレイ２０の中の読み出し対象となる記憶素子と、リファレンス抵抗３０とに掛かる電圧を制限するためのトランジスタで構成される。
　記憶素子アレイ２０は、マトリクス状に配置された記憶素子２０ａを備える。記憶素子２０ａは、抵抗変化型記憶素子２１ａと、抵抗変化型記憶素子２１ａに直列に接続される選択トランジスタ２２ａと、を備える。選択トランジスタ２２ａは、ゲートに行選択線ＷＬが接続され、ソースにソース線ＳＬが接続され、ドレインに抵抗変化型記憶素子２１ａが接続されている。抵抗変化型記憶素子２１ａは、少なくとも２値の情報を電気的抵抗値に基づき保存する。
　記憶素子アレイ２０からデータを読み出す際には、読み出し対象の記憶素子２０ａが選択される。その際、読み出し対象の記憶素子２０ａの選択のため、まず行選択線ＷＬが選択される。行選択線ＷＬの選択の後、選択回路１３ａの中から１つのスイッチが接続状態となることで、読み出し対象の記憶素子２０ａが選択される。読み出し対象の記憶素子２０ａが選択されると、その選択された記憶素子２０ａへカレントミラー電流源１０ａから電流が注入される。この電流の注入により記憶素子２０ａに掛かる電圧は電圧クランプ１２ａにより増幅され、センスアンプ１００に出力される。
　記憶素子２０ａに掛かる電圧を判定するために、リファレンス抵抗３０へカレントミラー電流源１０ｂから電流が注入される。この電流の注入によりリファレンス抵抗３０に掛かる電圧は電圧クランプ１２ｂにより増幅され、リファレンス電位としてセンスアンプ１００に出力される。ここで、本開示の実施の形態に係る半導体記憶装置１は、スイッチ５、６の状態を切り替えることで、外部参照電位出力部４が生成した電位をリファレンス電位として用いることが出来る。
　以下の説明では、選択回路レプリカ１３ｂによってカレントミラー電流源１０ｂとリファレンス抵抗３０とが接続されている状態を、選択回路レプリカ１３ｂの第１の状態と称し、選択回路レプリカ１３ｂによってカレントミラー電流源１０ｂとリファレンス抵抗３０とが遮断されている状態を、選択回路レプリカ１３ｂの第２の状態と称する。
　なお、図２では、外部参照電位出力部４として２つの抵抗Ｒ１、Ｒ２が示されている。この抵抗Ｒ１、Ｒ２の分圧比により設定される電位が半導体記憶装置１へ出力される。
　記憶素子２０ａは様々な構成を採りうる、図３Ａ、３Ｂはデータ記憶用の記憶素子２０ａの構成例を示す説明図である。図３Ａに示したように、ソース線ＳＬと選択トランジスタ２２ａとの間に抵抗変化型記憶素子２１ａが設けられていても良く、また図３Ｂに示したように、ソース線ＳＬと行選択線ＷＬとの間に抵抗変化型記憶素子２１ａだけが設けられていても良い。
　リファレンス電位を設定する素子としてリファレンス用の記憶素子を用いる場合、一方を論理値「０」が書き込まれた記憶素子、他方を論理値「１」が書き込まれた記憶素子を用いても良い。そしてそのリファレンス用の記憶素子として抵抗変化型記憶素子を用いる場合、一方を高抵抗（ＲＨ）、他方を低抵抗（ＲＬ）の状態とする。そしてそれらの記憶素子が並列に接続されていることで、それらの記憶素子の値の平均がリファレンスとして用いられる。図４Ａ～４Ｆは、リファレンス用の記憶素子の構成例を示す説明図である。リファレンス用の記憶素子は、図４Ａ～４Ｆの中のいずれかの構成であってもよく、これらの他にも様々な構成を採りうる。
　図４Ａ～４Ｃは、２つの抵抗変化型記憶素子を直列に接続したものを２つ並列に並べることでリファレンス電位を生成する場合の構成例である。直列に接続された抵抗変化型記憶素子は、１つが高抵抗、１つが低抵抗である。従って、全体として２つの高抵抗状態の抵抗変化型記憶素子と、２つの低抵抗状態の抵抗変化型記憶素子とでリファレンス電位を生成する。図４Ａ～４Ｃに示した構成の違いは、選択トランジスタの位置、または選択トランジスタの有無である。
　図４Ｄ～４Ｆは、２つの抵抗変化型記憶素子を並列に接続したものを２つ直列に接続することでリファレンス電位を生成する場合の構成例である。直列に接続された抵抗変化型記憶素子は、１つが高抵抗、１つが低抵抗である。従って、全体として２つの高抵抗状態の抵抗変化型記憶素子と、２つの低抵抗状態の抵抗変化型記憶素子とでリファレンス電位を生成する。図４Ｄ～４Ｆに示した構成の違いは、選択トランジスタの位置、または選択トランジスタの有無である。
　また、リファレンス用の記憶素子として、低抵抗の状態にある抵抗変化型記憶素子と、別の抵抗とを直列に組み合わせてもよい。図４Ｇ～４Ｉは、リファレンス用の記憶素子の構成例を示す説明図である。図４Ｇ～４Ｉに示した構成の違いは、選択トランジスタの位置、または選択トランジスタの有無である。
　続いて、本開示の実施の形態に係る半導体記憶装置１の動作例を説明する。図５は、本開示の実施の形態に係る半導体記憶装置１の動作例を示す流れ図である。図５に示したのは、リファレンス電位を半導体記憶装置１の内部で生成したものを使用するか、外部から出力されるものを使用するかを判断してデータの読み出し処理を行う、半導体記憶装置１の動作例である。以下、図５を用いて本開示の実施の形態に係る半導体記憶装置１の動作例を説明する。
　半導体記憶装置１は、外部切り替え信号出力部３からの信号によってスイッチ５、６の切り替えの制御を行う（ステップＳ１０１）。例えば半導体記憶装置１の外部に設けられるプロセッサにおいて、リファレンス電位としてリファレンス抵抗３０を使用するかどうかが判断され（ステップＳ１０２）、リファレンス電位としてリファレンス抵抗３０を使用する場合は（ステップＳ１０２、Ｙｅｓ）、半導体記憶装置１は、スイッチ５、６をいずれも第１の状態に倒す（ステップＳ１０３）。その後半導体記憶装置１は、選択回路１３ａ及び選択回路レプリカ１３ｂの選択により、記憶素子２０ａ及びリファレンス抵抗３０へ電流の注入を開始する（ステップＳ１０４）。記憶素子２０ａ及びリファレンス抵抗３０へ電流を注入すると、続いて半導体記憶装置１は、センスアンプ１００の入力に、センスノードＳＮに現れる電位と、リファレンスノードＲＮに現れる電位との差電位が現れるのを待つ（ステップＳ１０５）。そして半導体記憶装置１は、センスアンプ１００にて、その差電位の論理値への変換を完了させる（ステップＳ１０６）。
　一方、リファレンス電位としてリファレンス抵抗３０を使用しない場合、すなわち、外部からの電位を使用する場合は（ステップＳ１０２、Ｎｏ）、半導体記憶装置１は、スイッチ５、６をいずれも第２の状態に倒すともに、選択回路レプリカ１３ｂも第２の状態に倒す（ステップＳ１０７）。その後半導体記憶装置１は、選択回路１３ａの選択により、記憶素子２０ａへ電流の注入を開始する（ステップＳ１０８）。記憶素子２０ａへ電流を注入すると、続いて半導体記憶装置１は、センスアンプ１００の入力に、センスノードＳＮに現れる電位と、リファレンスノードＲＮに現れる電位（すなわち、外部参照電位出力部４から出力される電位）との差電位が現れるのを待つ（ステップＳ１０９）。そして半導体記憶装置１は、センスアンプ１００にて、その差電位の論理値への変換を完了させる（ステップＳ１１０）。
　本開示の実施の形態に係る半導体記憶装置１は、このような一連の動作を実行することで、記憶素子２０ａからのデータの読み出しの際に用いるリファレンス電位として、内部のリファレンス抵抗３０を用いて生成したものと、外部から提供されるものとのいずれかを使用することができる。
　なお、上述の例では、スイッチ５、６、選択回路レプリカ１３ｂを第１の状態または第２の状態に切り替えていたが、本開示は係る例に限定されるものでは無い。
　例えば、外部切り替え信号出力部３は、スイッチ５だけを第１の状態にして、スイッチ６及び選択回路レプリカ１３ｂを第２の状態にするための信号を出力しても良い。スイッチ５だけを第１の状態にして、スイッチ６及び選択回路レプリカ１３ｂを第２の状態にすることで、半導体記憶装置１は、リファレンス用の抵抗素子として、半導体記憶装置１の外部に形成された高精度の抵抗素子を用いることができる。
　また例えば、外部切り替え信号出力部３は、スイッチ６だけを第２の状態にして、スイッチ５及び選択回路レプリカ１３ｂを第１の状態にするための信号を出力しても良い。スイッチ６だけを第２の状態にして、スイッチ５及び選択回路レプリカ１３ｂを第１の状態にすることで、半導体記憶装置１は、リファレンス抵抗３０により生成される電圧値を外部に出力することができる。リファレンス抵抗３０により生成される電圧値が半導体記憶装置１から出力されることで、半導体記憶装置１の外部のプロセッサ等は、その電圧値をモニタすることができる。
　図６は、本開示の実施の形態に係る半導体記憶装置１の別の回路構成例を示す説明図である。上述したように、リファレンス電位を設定する素子としてリファレンス用の記憶素子を用いる場合、一方を論理値「０」が書き込まれた記憶素子２０ｂ、他方を論理値「１」が書き込まれた記憶素子２０ｃを用いても良い。記憶素子２０ｂは、抵抗変化型記憶素子２１ｂと、選択トランジスタ２２ｂと、が直列に接続された構成を有する。同様に、記憶素子２０ｃは、抵抗変化型記憶素子２１ｃと、選択トランジスタ２２ｃと、が直列に接続された構成を有する。そして、記憶素子２０ｂ、２０ｃは、図６に示したように、記憶素子アレイ２０と同じアレイ上に設けられても良く、別のアレイ上に設けられてもよい。
　外部切り替え信号出力部３と、スイッチ５、６及び選択回路レプリカ１３ｂとの間には、少なくとも２状態以上を保持する少なくとも１ビット以上のレジスタを備えていても良い。すなわち、スイッチ５、６及び選択回路レプリカ１３ｂ、上記レジスタからの出力に応じて状態が切り替わっても良い。そして、レジスタによる制御は、記憶素子アレイ２０からのデータの読み出し動作に先立って行われうる。
　＜２．応用例＞
　本開示の実施の形態に係る半導体記憶装置１は、１つまたは複数が、半導体記憶装置１を制御する制御回路と同じ半導体装置に組み込まれても良く、半導体記憶装置１を制御する制御回路と異なる半導体装置に組み込まれても良い。図７～１０は、本開示の実施の形態に係る半導体記憶装置１を備えたシステムの構成例を示す説明図である。
　図７に示した例は、半導体記憶装置１が、信号処理回路２１１を備える半導体装置２１０と接続され、さらに外部参照電位出力部４が半導体装置２１０の外部に設けられている例である。信号処理回路２１１は、半導体記憶装置１に対してデータの読み書きのための信号を生成する回路である。
　図８に示した例は、半導体記憶装置１が、信号処理回路２１１を備える半導体装置２１０と接続され、さらに外部参照電位出力部４が半導体装置２１０の内部に設けられている例である。
　図９に示した例は、半導体記憶装置１が、信号処理回路２１１を備える半導体装置２１０の内部に設けられ、さらに外部参照電位出力部４が半導体装置２１０の外部に設けられている例である。
　図１０に示した例は、半導体記憶装置１が、信号処理回路２１１を備える半導体装置２１０の内部に設けられ、さらに外部参照電位出力部４が半導体装置２１０の内部に設けられている例である。
　そして、本開示の実施の形態に係る半導体記憶装置１は、様々な電子デバイスに搭載されうる。本開示の実施の形態に係る半導体記憶装置１が搭載されうる電子デバイスとしては、スマートフォン、タブレット型端末、デジタルスチルカメラ、デジタルビデオカメラ、音楽プレイヤー、セットトップボックス、コンピュータ、テレビ、時計、アクティブスピーカー、ヘッドセット、ゲーム機、ラジオ、計測器、電子タグ、ビーコンなどがある。
　図１１は、本開示の実施の形態に係る半導体記憶装置１が搭載されうる電子デバイス１０００の機能構成例を示す説明図である。図１１に示した電子デバイス１０００は、システムインパッケージ１１００、アンテナ１１１０、スピーカ１１２０、マイク１１３０、表示装置１１４０、入力装置１１５０、センサ１１６０、電源１１７０を含む。またシステムインパッケージ１１００は、プロセッサ１２００、無線通信インターフェース１２１０、オーディオ回路１２２０を含む。
　アンテナ１１１０は、移動体通信、無線ＬＡＮまたは近距離通信を行うためのアンテナであり、無線通信インターフェース１２１０と接続されている。スピーカ１１２０は、音を出力するものであり、オーディオ回路１２２０と接続されている。マイク１１３０は、電子デバイス１０００の周囲の音を集音するものであり、オーディオ回路１２２０と接続されている。
　表示装置１１４０は、例えば液晶ディスプレイ、有機ＥＬディスプレイ、ＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）インジケータ等で構成され、プロセッサ１２００と接続されている。入力装置１１５０は、例えばキーボード、ボタン、タッチパネルなどで構成され、プロセッサ１２００と接続されている。
　センサ１１６０は、光学センサ、位置センサ、加速度センサ、生体センサ、磁気センサ、機械量センサ、熱センサ、電気センサまたは化学センサ等の機能を有する。センサ１１６０には、本開示の実施の形態に係る抵抗変化型の半導体記憶装置１が接続されてもよい。電源１１７０は、電子デバイス１０００へ電源を供給するものであり、例えばバッテリやＡＣアダプタなどから供給される電源である。
　プロセッサ１２００は、電子デバイス１０００の動作を制御するための電子回路であり、システムインパッケージ１１００の中に、またはシステムインパッケージ１１００の外に、本開示の実施の形態に係る抵抗変化型の半導体記憶装置１が接続されてもよい。
　無線通信インターフェース１２１０は、移動体通信、無線ＬＡＮまたは近距離通信の機能を有する。無線通信インターフェース１２１０には、本開示の実施の形態に係る抵抗変化型の半導体記憶装置１が接続されてもよい。オーディオ回路１２２０は、スピーカ１１２０およびマイク１１３０を制御する機能を持ち、オーディオ回路１２２０には、本開示の実施の形態に係る抵抗変化型の半導体記憶装置１が接続されてもよい。
　このような電子デバイス１０００は、本開示の実施の形態に係る抵抗変化型の半導体記憶装置１を搭載することで、高い信頼性のあるリファレンス電位を設定することができ、従ってデータ読出し時の信頼性を向上させることが可能となる。
　＜３．まとめ＞
　以上説明したように本開示の実施の形態によれば、記憶素子からのデータの読み出しの際に用いるリファレンス電位として、内部で生成したリファレンス電位と、外部で生成されたリファレンス電位とのいずれかを使用することが出来る半導体記憶装置１が提供される。
　本開示の実施の形態に係る半導体記憶装置１は、内部で生成したリファレンス電位と、外部で生成されたリファレンス電位とのいずれかを使用することで、記憶素子から高速にデータを読み出す場合には内部で生成したリファレンス電位を用い、記憶素子から高い信頼性でデータを読み出す場合には外部で生成されたリファレンス電位を用いることが出来る。
　また本開示の実施の形態に係る半導体記憶装置１は、外部で生成されたリファレンス電位を用いることで、記憶素子のばらつき、リードディスターブ、データ保持エラーの影響を受けずに、リファレンス電位を用いた記憶素子からのデータの読み出しを行うことができる。従って、本開示の実施の形態に係る半導体記憶装置１は、要求される信頼度に応じたシステムの構築に適している。
　本開示の実施の形態に係る半導体記憶装置１は、抵抗変化型の半導体記憶装置、例えばスピンラム（Ｓｐｉｎ－ＲＡＭ）であり得る。
　以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
　また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。
　なお、以下のような構成も本開示の技術的範囲に属する。
（１）
　センスアンプに供給するリファレンス電位を生成する抵抗素子と、
　前記抵抗素子への電流の注入によりセンスアンプに供給するリファレンス電位を生成する状態と、外部で生成されるリファレンス電位を前記センスアンプに供給する状態と、の少なくとも２つの状態を有するスイッチ部と、
を備える、半導体記憶装置。
（２）
　前記スイッチ部は、
　前記抵抗素子への電流の注入により、前記センスアンプに供給する前記リファレンス電位を生成するための電流源からの電流の注入の有無を制御する２つの状態を有する第１のスイッチと、
　外部で生成されるリファレンス電位の前記センスアンプへの供給の有無を制御する２つの状態を有する第２のスイッチと、
を含む、前記（１）に記載の半導体記憶装置。
（３）
　前記スイッチ部の状態は、外部からの信号によって切り替わる、前記（１）または（２）に記載の半導体記憶装置。
（４）
　前記リファレンス電位は、第１の抵抗状態を有する第１の抵抗素子と、前記第１の抵抗状態とは異なる第２の抵抗状態を有する第２の抵抗素子とによって生成される、前記（１）～（３）のいずれかに記載の半導体記憶装置。
（５）
　前記第１の抵抗素子および前記第２の抵抗素子は抵抗変化型のメモリ素子である、前記（４）に記載の半導体記憶装置。
（６）
　前記第１の抵抗素子および前記第２の抵抗素子は磁気抵抗変化型のメモリ素子である、前記（４）に記載の半導体記憶装置。
（７）
　少なくとも１つの前記（１）～（４）のいずれかに記載の半導体記憶装置を備える、情報処理装置。
（８）
　センスアンプに供給するリファレンス電位を生成する抵抗素子への電流の注入によりセンスアンプに供給するリファレンス電位を生成する状態と、外部で生成されるリファレンス電位を前記センスアンプに供給する状態と、の少なくとも２つの状態の間の切り替えを行う、リファレンス電位設定方法。
１　　　　：半導体記憶装置
２　　　　：参照電流生成器
３　　　　：外部切り替え信号出力部
４　　　　：外部参照電位出力部
５　　　　：スイッチ
６　　　　：スイッチ
１０ａ　　：カレントミラー電流源
１０ｂ　　：カレントミラー電流源
１２ａ　　：電圧クランプ
１２ｂ　　：電圧クランプ
１３ａ　　：選択回路
１３ｂ　　：選択回路レプリカ
２０　　　：記憶素子アレイ
２０ａ　　：記憶素子
２０ｂ　　：記憶素子
２０ｃ　　：記憶素子
２１ａ　　：抵抗変化型記憶素子
２１ｂ　　：抵抗変化型記憶素子
２１ｃ　　：抵抗変化型記憶素子
２２ａ　　：選択トランジスタ
２２ｂ　　：選択トランジスタ
２２ｃ　　：選択トランジスタ
３０　　　：リファレンス抵抗
１００　　：センスアンプ
２１０　　：半導体装置
２１１　　：信号処理回路
Ｒ１　　　：抵抗
Ｒ２　　　：抵抗
ＲＮ　　　：リファレンスノード
ＳＬ　　　：ソース線
ＳＮ　　　：センスノード
ＷＬ　　　：行選択線

Claims (8)

  1. 　センスアンプに供給するリファレンス電位を生成する抵抗素子と、
    　前記抵抗素子への電流の注入によりセンスアンプに供給するリファレンス電位を生成する状態と、外部で生成されるリファレンス電位を前記センスアンプに供給する状態と、の少なくとも２つの状態を有するスイッチ部と、
    を備える、半導体記憶装置。
  2. 　前記スイッチ部は、
    　前記抵抗素子への電流の注入により、前記センスアンプに供給する前記リファレンス電位を生成するための電流源からの電流の注入の有無を制御する２つの状態を有する第１のスイッチと、
    　外部で生成されるリファレンス電位の前記センスアンプへの供給の有無を制御する２つの状態を有する第２のスイッチと、
    を含む、請求項１に記載の半導体記憶装置。
  3. 　前記スイッチ部の状態は、外部からの信号によって切り替わる、請求項１に記載の半導体記憶装置。
  4. 　前記リファレンス電位は、第１の抵抗状態を有する第１の抵抗素子と、前記第１の抵抗状態とは異なる第２の抵抗状態を有する第２の抵抗素子とによって生成される、請求項１に記載の半導体記憶装置。
  5. 　前記第１の抵抗素子および前記第２の抵抗素子は抵抗変化型のメモリ素子である、請求項４に記載の半導体記憶装置。
  6. 　前記第１の抵抗素子および前記第２の抵抗素子は磁気抵抗変化型のメモリ素子である、請求項４に記載の半導体記憶装置。
  7. 　少なくとも１つの請求項１に記載の半導体記憶装置を備える、情報処理装置。
  8. 　センスアンプに供給するリファレンス電位を生成する抵抗素子への電流の注入によりセンスアンプに供給するリファレンス電位を生成する状態と、外部で生成されるリファレンス電位を前記センスアンプに供給する状態と、の少なくとも２つの状態の間の切り替えを行う、リファレンス電位設定方法。
PCT/JP2018/004064 2017-03-03 2018-02-06 半導体記憶装置、情報処理装置及びリファレンス電位設定方法 Ceased WO2018159234A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US16/489,155 US10916285B2 (en) 2017-03-03 2018-02-06 Semiconductor storage device, information processing apparatus, and reference potential setting method
KR1020197024489A KR102498923B1 (ko) 2017-03-03 2018-02-06 반도체 기억 장치, 정보 처리 장치 및 레퍼런스 전위 설정 방법
CN201880014081.7A CN110326048B (zh) 2017-03-03 2018-02-06 半导体存储装置、信息处理设备以及参考电势设置方法
DE112018001145.3T DE112018001145T5 (de) 2017-03-03 2018-02-06 Halbleiterspeichervorrichtung, informationsverarbeitungsvorrichtung und verfahren zum einstellen eines referenzpotentials

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-040739 2017-03-03
JP2017040739A JP2018147533A (ja) 2017-03-03 2017-03-03 半導体記憶装置、情報処理装置及びリファレンス電位設定方法

Publications (1)

Publication Number Publication Date
WO2018159234A1 true WO2018159234A1 (ja) 2018-09-07

Family

ID=63370045

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/004064 Ceased WO2018159234A1 (ja) 2017-03-03 2018-02-06 半導体記憶装置、情報処理装置及びリファレンス電位設定方法

Country Status (6)

Country Link
US (1) US10916285B2 (ja)
JP (1) JP2018147533A (ja)
KR (1) KR102498923B1 (ja)
CN (1) CN110326048B (ja)
DE (1) DE112018001145T5 (ja)
WO (1) WO2018159234A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230112334A (ko) * 2022-01-20 2023-07-27 에스케이하이닉스 주식회사 반도체 장치, 반도체 시스템, 및 반도체 장치의 동작 방법
CN116312679B (zh) * 2023-04-13 2023-12-12 深圳亘存科技有限责任公司 Mram读出电路及其信号输出方法和装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009289352A (ja) * 2008-05-30 2009-12-10 Elpida Memory Inc 半導体装置
JP2011527066A (ja) * 2008-06-30 2011-10-20 クゥアルコム・インコーポレイテッド 抵抗ベースメモリ回路の制御値基準信号

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103061A (ja) * 2002-09-05 2004-04-02 Renesas Technology Corp 半導体記憶装置
US7960997B2 (en) * 2007-08-08 2011-06-14 Advanced Analogic Technologies, Inc. Cascode current sensor for discrete power semiconductor devices
JP5135609B2 (ja) 2008-03-27 2013-02-06 ルネサスエレクトロニクス株式会社 半導体装置
JP5359804B2 (ja) * 2009-11-16 2013-12-04 ソニー株式会社 不揮発性半導体メモリデバイス
US8929122B2 (en) 2010-08-20 2015-01-06 Shine C. Chung Circuit and system of using a junction diode as program selector for resistive devices
WO2012140903A1 (ja) * 2011-04-13 2012-10-18 パナソニック株式会社 参照セル回路とそれを用いた抵抗変化型不揮発性記憶装置
KR20130098041A (ko) * 2012-02-27 2013-09-04 삼성전자주식회사 낮은 외부 전원 전압에 적합한 전압 발생부들
US9177657B2 (en) * 2012-08-29 2015-11-03 Renesas Electronics Corporation Semiconductor device having non-volatile memory with data erase scheme
US8908426B2 (en) * 2012-12-04 2014-12-09 Macronix International Co., Ltd. Cell sensing circuit for phase change memory and methods thereof
US9437257B2 (en) * 2012-12-31 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Sensing circuit, memory device and data detecting method
JP2016004589A (ja) 2014-06-13 2016-01-12 ソニー株式会社 抵抗変化型メモリ装置及び半導体装置
KR102265464B1 (ko) * 2014-12-12 2021-06-16 삼성전자주식회사 분리 센싱 타입의 센싱 회로를 가지는 반도체 메모리 장치 및 그에 따른 데이터 센싱 방법
US9859000B1 (en) * 2016-06-17 2018-01-02 Winbond Electronics Corp. Apparatus for providing adjustable reference voltage for sensing read-out data for memory

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009289352A (ja) * 2008-05-30 2009-12-10 Elpida Memory Inc 半導体装置
JP2011527066A (ja) * 2008-06-30 2011-10-20 クゥアルコム・インコーポレイテッド 抵抗ベースメモリ回路の制御値基準信号

Also Published As

Publication number Publication date
US20190392880A1 (en) 2019-12-26
JP2018147533A (ja) 2018-09-20
KR20190125309A (ko) 2019-11-06
US10916285B2 (en) 2021-02-09
DE112018001145T5 (de) 2019-12-05
KR102498923B1 (ko) 2023-02-13
CN110326048A (zh) 2019-10-11
CN110326048B (zh) 2023-11-10

Similar Documents

Publication Publication Date Title
US8406072B2 (en) System and method of reference cell testing
US10790019B2 (en) Semiconductor storage device and information processing apparatus
US12040004B2 (en) Storage device with counter
US10902888B2 (en) Sense amplifier, semiconductor storage device, information processing apparatus, and reading method
WO2018159234A1 (ja) 半導体記憶装置、情報処理装置及びリファレンス電位設定方法
US11087813B2 (en) Control circuit, semiconductor memory device, information processing device, and control method
US10971197B2 (en) Control circuit, semiconductor memory device, information processing device, and control method
CN112470223B (zh) 存储器电路
WO2021131234A1 (ja) 記憶装置、記憶制御装置、および、記憶装置の制御方法
WO2021261858A1 (ko) 반도체 메모리 모듈 리페어 방법 및 이를 위한 전자 장치
US12469538B2 (en) Resistance change memory, memory device, and memory system
US20180059860A1 (en) Control circuit for resistive film touch panel
CN111435154B (zh) 漏电检测电路、闪存存储器漏电检测装置和漏电检测方法
CN110383381B (zh) 控制电路、半导体存储器设备、信息处理设备以及控制方法
JP2012009017A (ja) 制御装置及び制御装置を備える電子装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18760875

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20197024489

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 18760875

Country of ref document: EP

Kind code of ref document: A1