WO2018107798A1 - 高码率数据发送方法和装置 - Google Patents

高码率数据发送方法和装置 Download PDF

Info

Publication number
WO2018107798A1
WO2018107798A1 PCT/CN2017/098507 CN2017098507W WO2018107798A1 WO 2018107798 A1 WO2018107798 A1 WO 2018107798A1 CN 2017098507 W CN2017098507 W CN 2017098507W WO 2018107798 A1 WO2018107798 A1 WO 2018107798A1
Authority
WO
WIPO (PCT)
Prior art keywords
check bit
bit column
nodes
check
node
Prior art date
Application number
PCT/CN2017/098507
Other languages
English (en)
French (fr)
Inventor
郑辰
冯绍鹏
Original Assignee
普天信息技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 普天信息技术有限公司 filed Critical 普天信息技术有限公司
Publication of WO2018107798A1 publication Critical patent/WO2018107798A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H04L1/0063—Single parity check
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing

Definitions

  • FIG. 1 is an example of a 16 ⁇ 32 H b matrix corresponding to an LDPC code check matrix H of size (16 ⁇ z) ⁇ (32 ⁇ z).
  • H LDPC code check matrix
  • Fig. 1 "0" and “1” represent z ⁇ z cyclic feature sub-matrices, where “1” is a cyclic feature matrix and "0" is an all-zero matrix.
  • the column of the H b matrix corresponds to the coded codeword of the LDPC code, wherein the left half is the information bit node V(0)...V(15) in the codeword, defined as the information bit column node; the right half is the codeword
  • the check bit nodes V(16)...V(31) are defined as check bit column nodes.
  • the row of the H b matrix corresponds to the check equation of the LDPC code, that is, the check nodes C(0)...C(15), which are defined as check equation row nodes.
  • a sorting unit configured to sort the check bit column nodes in descending order of the number of associated check bit column nodes; determine the sorted result as a check bit column node punching order;
  • the absolute values of the decoded output values of all the check bit bits included in the check bit column node are accumulated to obtain a decoded output value of the check bit column node.
  • the puncturing transmitting unit is configured to: when the information needs to be transmitted at a high code rate, LDPC encoding the information bits to be transmitted according to the puncturing order of the check bit column node and the puncturing number of the preset check bit column node As a result, punching is performed, and the punching result is transmitted to the receiving end.
  • the sorting unit is configured to accumulate absolute values of decoded output values of all check bit bits included in the check bit column node for each check bit column node to obtain the checksum The decoded output value of the bit column node.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Abstract

本申请公开了一种高码率数据发送方法和装置，其中方法包括：对于低密度奇偶校验码LDPC准循环校验矩阵Hb中的每个校验位列节点，发送端计算该校验位列节点所关联的校验位列节点数量；按照所关联的校验位列节点数量的降序，对所述校验位列节点进行排序；将所述排序的结果确定为校验位列节点打孔顺序；当需要采用高码率传输信息时，按照所述校验位列节点打孔顺序和预设的校验位列节点打孔数，对当前待传输信息比特的LDPC编码结果，进行打孔，将所述打孔结果发送给接收端。采用本发明，可以确保高码率传输的译码准确度。

Description

高码率数据发送方法和装置
交叉引用
本申请引用于2016年12月16日提交的专利名称为“高码率数据发送方法和装置”的第2016111660324号中国专利申请，其通过引用被全部并入本申请。
技术领域
本发明涉及移动通信技术，特别是涉及一种高码率数据发送方法和装置。
背景技术
伴随着通信技术的飞速发展以及各种传输方式对可靠性要求的不断提高，信道编码技术作为抗干扰技术的一种重要手段，在数字通信技术领域和数字传输系统中显示出愈来愈重要的作用。低密度奇偶校验码(Low-Density Parity-Check Codes，LDPC)是一种性能优越的信道编码方式，LDPC码的校验矩阵是一稀疏矩阵，即矩阵中除了很少一部分元素非零以外，其他大部分元素都是零。正是由于这种特性，使得对它的描述方便，译码简单且可并行操作，适合硬件实现。
LDPC码构造的奇偶校验矩阵中，矩阵的一个列代表码字中的一个比特，矩阵的一个行代表一个校验方程。每一列有j个1(即列重量为j)，每一行有k个1(即行重量为k)，而其他元素都是零。当码字中某一比特(即某一列)，包含在某一校验方程(即某一行)中时，矩阵中的相交点为“1”。对于矩阵中的每一列或每一行，与之相关的“1”的数目称为这个列或行的密度。从列的密度的角度看，与其相关联的行的校验方程越多，它从校验方程可以得到更多的信息，从而更容易判断出正确值。
LDPC码具有非常好的性能，为了降低计算复杂度，节省硬件存储空间，便于硬件实现，目前主流的编码架构设计是基于准循环的形式。准循环LDPC码的校验矩阵是一个大小为(mb×z)×(nb×z)的矩阵，用H来表示。校验矩阵由许多大小为z×z的循环特征矩阵和全零阵构成，形式如下图所 示：
Figure PCTCN2017098507-appb-000001
如果整数
Figure PCTCN2017098507-appb-000002
那么定义
Figure PCTCN2017098507-appb-000003
如果整数
Figure PCTCN2017098507-appb-000004
那么定义
Figure PCTCN2017098507-appb-000005
其中，
Figure PCTCN2017098507-appb-000006
是循环移位的次数。P是一个大小为z×z的特征矩阵的移位矩阵，其形式如下：
Figure PCTCN2017098507-appb-000007
校验矩阵H的大小为M×N,其中N＝nb×z,M＝mb×z。
校验矩阵H通过Hb矩阵来表示，Hb是大小为mb×nb的矩阵，其形式如下：
Hb矩阵中，每一列包含码字中z比特的信息位或校验位，每一行包含z比特的校验方程。由于Hb矩阵的一行与一列的相交点对应一个z×z的循环特征矩阵或者全零矩阵，因此该列(包含z比特)和该行(包含z比特)相当于具有统一特征属性的节点。在设计LDPC编码结构中，不需要基于每一比特进行设计，只需要Hb矩阵中的列节点和行节点进行设计。
图1为16×32的Hb矩阵实例，对应大小为(16×z)×(32×z)的LDPC码校验矩阵H。图1所示的矩阵中，“0”和“1”代表z×z循环特征子矩阵，其中，“1”为循环特征矩阵，“0”为全零矩阵。Hb矩阵的列对应LDPC码的编码码字，其中，左半部分为码字中的信息位节点V(0)…V(15),定义为信息位列节点；右半部分为码字中的校验位节点V(16)…V(31),定义为校验位列节点。Hb矩阵的行对应LDPC码的校验方程，即校验节点C(0)…C(15),定义为校验方程行节点。
LDPC码的速率匹配在实际的分组数据通信中有着极其重要的作用。 速率匹配对应速率兼容码，其主要优点就是只需一对编、译码器即可完成各个码率的编码和译码工作。此外，速率兼容码的各种码长和码率的特点为混合自动重发请求(Hybrid Automatic Repeat Request,HARQ)提供了有效框架。速率兼容的LDPC码的实现可以通过在码字中的校验位进行打孔方式实现更高码率，可以通过在码字中的信息位进行扩展或填零的方式实现更低的码率。
在现有的LDPC速率匹配技术中，主要基于对码字中的校验位打孔的方式实现高码率的传输。现有的高码率传输方案采用的打孔方式包括：随机打孔、优先对码字中密度较小的校验位打孔、按顺序打孔以及隔位打孔等方式。
由于信息位在迭代译码过程中，依赖于其与校验矩阵中的校验方程的关联，这种关联性对译码性能有很大影响。而上述打孔方式在选择打孔的校验位时，没有考虑上述关联性的存在，使得在对校验位进行打孔后上述关联性被破坏了，如此，将导致校验码无法发挥保证译码可靠性的功能，从而影响译码准确度。
由此可见，目前现有的高码率传输方法中，存在无法确保译码准确度的问题。
发明内容
有鉴于此，本发明的主要目的在于提供一种高码率数据发送方法和装置，可以确保高码率传输的译码准确度。
为了达到上述目的，本发明提出的技术方案为：
一种高码率数据发送方法，包括：
对于低密度奇偶校验码LDPC准循环校验矩阵Hb中的每个校验位列节点，发送端计算该校验位列节点所关联的校验位列节点数量；
按照所关联的校验位列节点数量的降序，对所述校验位列节点进行排序；将所述排序的结果确定为校验位列节点打孔顺序；
当需要采用高码率传输信息时，按照所述校验位列节点打孔顺序和预设的校验位列节点打孔数，对当前待传输信息比特的LDPC编码结果，进行打孔，将所述打孔结果发送给接收端。
一种高码率数据发送装置，包括：
关联列节点计算单元，用于对于低密度奇偶校验码LDPC准循环校验矩阵Hb中的每个校验位列节点，计算该校验位列节点所关联的校验位列节点数量；
排序单元，用于按照所关联的校验位列节点数量的降序，对所述校验位列节点进行排序；将所述排序的结果确定为校验位列节点打孔顺序；
打孔发送单元，用于当需要采用高码率传输信息时，按照所述校验位列节点打孔顺序和预设的校验位列节点打孔数，对当前待传输信息比特的LDPC编码结果，进行打孔，将所述打孔结果发送给接收端。
综上所述，本发明提出的高码率数据发送方法和装置，按照所关联的校验位列节点数量的降序，选择进行打孔的校验位列节点，可以提升校验位打孔的译码恢复能力，从而可以确保高码率传输的译码准确度。
附图说明
图1为LDPC码Hb矩阵实例示意图；
图2为本发明实施例的方法流程示意图；
图3为本发明实施例的装置结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图及具体实施例对本发明作进一步地详细描述。
本发明的核心思想是：优先选择关联的校验位列节点数量多的校验位列节点进行打孔，如此，可以提升校验位打孔的译码恢复能力，从而可以确保接收端译码的高可靠性。
图2为本发明实施例的方法流程示意图，如图2所示，该实施例实现的高码率数据发送方法主要包括：
步骤201、对于低密度奇偶校验码(LDPC)准循环校验矩阵Hb中的每个校验位列节点，发送端计算该校验位列节点所关联的校验位列节点数量。
本步骤用于计算Hb中各校验位列节点所关联的校验位列节点数量，以便在后续步骤中进一步根据校验位列节点的译码能力，确定对哪些校验位列节点进行打孔。
较佳地，可以采用下述方法计算该校验位列节点所关联的校验位列节点数量：
对于每个校验位列节点V(i)，确定在所述准循环校验矩阵Hb中该校验位列节点V(i)所在的列中与其关联的校验方程行节点，确定每个所述校验方程行节点关联的除了该校验位列节点V(i)之外的其他校验位列节点的数量n，并将所有所述关联的校验方程行节点对应的所述数量n累加，将所述累加结果作为该校验位列节点V(i)所关联的校验位列节点数量。
步骤202、按照所关联的校验位列节点数量的降序，对所述校验位列节点进行排序；将所述排序的结果确定为校验位列节点打孔顺序。
在实际应用中，如果校验位列节点所关联的校验位列节点数量相对较多，则该校验位列节点的译码能力将会相对会较高。本步骤中，按照所关联的校验位列节点数量的降序，确定校验位列节点打孔顺序，使得在后续步骤中可以优先对译码能力高的校验位列节点进行打孔，从而可以确保接收端译码的高可靠性。
考虑到实际应用中，有可能会有存在两个以上的校验位列节点所关联的校验位列节点数量相同，此情况下，为了进一步提高译码的准确度，可以根据校验位列节点的译码输出值的降序，对这些关联相同数量校验位列节点的校验位列节点进行排序，即优先选择译码输出值高的校验位列节点进行打孔，这样，由于译码输出值较高说明校验位列节点纠错能力也会相对较高，因此，优先选择译码输出值高的校验位列节点进行打孔将会进一步确保译码的可靠性。较佳地，为实现上述目的，可以采用下述方法对所述校验位列节点进行排序：
按照所关联的校验位列节点数量的降序，对所述校验位列节点进行排序；
如果所述排序的结果中存在两个以上的校验位列节点满足：所关联的校验位列节点数量相同，则通过迭代译码，确定所述两个以上的校验位列节点中每个校验位列节点的译码输出值，并按照所述译码输出值的降序，对所述两个以上的校验位列节点进行排序。
上述方法中，迭代译码的具体方法为本领域技术人员所掌握，在此不再赘述。
较佳地，可以采用下述方法确定每个校验位列节点的译码输出值：
对于所述每个校验位列节点，将该校验位列节点包含的所有校验位比特的译码输出值的绝对值累加，得到该校验位列节点的译码输出值。
步骤203、当需要采用高码率传输信息时，按照所述校验位列节点打孔顺序和预设的校验位列节点打孔数，对当前待传输信息比特的LDPC编码结果，进行打孔，将所述打孔结果发送给接收端。
图3为与上述方法相对应的一种高码率数据发送装置结构示意图，如图3所示，该装置包括：
关联列节点计算单元，用于对于低密度奇偶校验码LDPC准循环校验矩阵Hb中的每个校验位列节点，计算该校验位列节点所关联的校验位列节点数量；
排序单元，用于按照所关联的校验位列节点数量的降序，对所述校验位列节点进行排序；将所述排序的结果确定为校验位列节点打孔顺序；
打孔发送单元，用于当需要采用高码率传输信息时，按照所述校验位列节点打孔顺序和预设的校验位列节点打孔数，对当前待传输信息比特的LDPC编码结果，进行打孔，将所述打孔结果发送给接收端。
较佳地，所述关联列节点计算单元，用于对于每个校验位列节点V(i)，确定在所述准循环校验矩阵Hb中该校验位列节点V(i)所在的列中与其关联的校验方程行节点，确定每个所述校验方程行节点关联的除了该校验位列节点V(i)之外的其他校验位列节点的数量n，并将所有所述关联的校验方程行节点对应的所述数量n累加，将所述累加结果作为该校验位列节点V(i)所关联的校验位列节点数量。
较佳地，所述排序单元，用于按照所关联的校验位列节点数量的降序，对所述校验位列节点进行排序；如果所述排序的结果中存在两个以上的校验位列节点满足：所关联的校验位列节点数量相同，则通过迭代译码，确定所述两个以上的校验位列节点中每个校验位列节点的译码输出值，并按照所述译码输出值的降序，对所述两个以上的校验位列节点进行排序。
较佳地，所述排序单元，用于对于所述每个校验位列节点，将该校验位列节点包含的所有校验位比特的译码输出值的绝对值累加，得到该校验位列节点的译码输出值。
综上所述，以上仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

  1. 一种高码率数据发送方法，其特征在于，包括：
    对于低密度奇偶校验码LDPC准循环校验矩阵Hb中的每个校验位列节点，发送端计算该校验位列节点所关联的校验位列节点数量；
    按照所关联的校验位列节点数量的降序，对所述校验位列节点进行排序；将所述排序的结果确定为校验位列节点打孔顺序；
    当需要采用高码率传输信息时，按照所述校验位列节点打孔顺序和预设的校验位列节点打孔数，对当前待传输信息比特的LDPC编码结果，进行打孔，将所述打孔结果发送给接收端。
  2. 根据权利要求1所述的方法，其特征在于，所述计算该校验位列节点所关联的校验位列节点数量包括：
    对于每个校验位列节点V(i)，确定在所述准循环校验矩阵Hb中该校验位列节点V(i)所在的列中与其关联的校验方程行节点，确定每个所述校验方程行节点关联的除了该校验位列节点V(i)之外的其他校验位列节点的数量n，并将所有所述关联的校验方程行节点对应的所述数量n累加，将所述累加结果作为该校验位列节点V(i)所关联的校验位列节点数量。
  3. 根据权利要求1所述的方法，其特征在于，对所述校验位列节点进行排序包括：
    按照所关联的校验位列节点数量的降序，对所述校验位列节点进行排序；
    如果所述排序的结果中存在两个以上的校验位列节点满足：所关联的校验位列节点数量相同，则通过迭代译码，确定所述两个以上的校验位列节点中每个校验位列节点的译码输出值，并按照所述译码输出值的降序，对所述两个以上的校验位列节点进行排序。
  4. 根据权利要求3所述的方法，其特征在于，所述每个校验位列节点的译码输出值的确定包括：
    对于所述每个校验位列节点，将该校验位列节点包含的所有校验位比特的译码输出值的绝对值累加，得到该校验位列节点的译码输出值。
  5. 一种高码率数据发送装置，其特征在于，包括：
    关联列节点计算单元，用于对于低密度奇偶校验码LDPC准循环校验 矩阵Hb中的每个校验位列节点，计算该校验位列节点所关联的校验位列节点数量；
    排序单元，用于按照所关联的校验位列节点数量的降序，对所述校验位列节点进行排序；将所述排序的结果确定为校验位列节点打孔顺序；
    打孔发送单元，用于当需要采用高码率传输信息时，按照所述校验位列节点打孔顺序和预设的校验位列节点打孔数，对当前待传输信息比特的LDPC编码结果，进行打孔，将所述打孔结果发送给接收端。
  6. 根据权利要求5所述的装置，其特征在于，所述关联列节点计算单元，用于对于每个校验位列节点V(i)，确定在所述准循环校验矩阵Hb中该校验位列节点V(i)所在的列中与其关联的校验方程行节点，确定每个所述校验方程行节点关联的除了该校验位列节点V(i)之外的其他校验位列节点的数量n，并将所有所述关联的校验方程行节点对应的所述数量n累加，将所述累加结果作为该校验位列节点V(i)所关联的校验位列节点数量。
  7. 根据权利要求5所述的装置，其特征在于，所述排序单元，用于按照所关联的校验位列节点数量的降序，对所述校验位列节点进行排序；如果所述排序的结果中存在两个以上的校验位列节点满足：所关联的校验位列节点数量相同，则通过迭代译码，确定所述两个以上的校验位列节点中每个校验位列节点的译码输出值，并按照所述译码输出值的降序，对所述两个以上的校验位列节点进行排序。
  8. 根据权利要求7所述的装置，其特征在于，所述排序单元，用于对于所述每个校验位列节点，将该校验位列节点包含的所有校验位比特的译码输出值的绝对值累加，得到该校验位列节点的译码输出值。
PCT/CN2017/098507 2016-12-16 2017-08-22 高码率数据发送方法和装置 WO2018107798A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201611166032.4A CN108206722B (zh) 2016-12-16 2016-12-16 高码率数据发送方法和装置
CN201611166032.4 2016-12-16

Publications (1)

Publication Number Publication Date
WO2018107798A1 true WO2018107798A1 (zh) 2018-06-21

Family

ID=62557965

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2017/098507 WO2018107798A1 (zh) 2016-12-16 2017-08-22 高码率数据发送方法和装置

Country Status (2)

Country Link
CN (1) CN108206722B (zh)
WO (1) WO2018107798A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109450590A (zh) * 2018-08-24 2019-03-08 浙江九州量子信息技术股份有限公司 用于qkd的基于准循环ldpc的自适应密钥协商方法
CN114726481A (zh) * 2022-03-09 2022-07-08 鹤壁天海电子信息系统有限公司 一种5g nr ldpc译码方法及相关装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113395132A (zh) * 2020-03-13 2021-09-14 华为技术有限公司 Ldpc码的速率匹配的方法和通信装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008124966A1 (en) * 2007-04-13 2008-10-23 Panasonic Corporation Radio communication apparatus and redundancy version transmission control method
CN101378303A (zh) * 2007-08-31 2009-03-04 华为技术有限公司 重传低密度奇偶校验码的生成方法、处理方法和装置
WO2009094805A1 (en) * 2008-01-25 2009-08-06 Panasonic Corporation Radio communication apparatus and interleaving method
CN101630989A (zh) * 2008-07-14 2010-01-20 上海华为技术有限公司 一种数据发送方法、装置及通信系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008124966A1 (en) * 2007-04-13 2008-10-23 Panasonic Corporation Radio communication apparatus and redundancy version transmission control method
CN101378303A (zh) * 2007-08-31 2009-03-04 华为技术有限公司 重传低密度奇偶校验码的生成方法、处理方法和装置
WO2009094805A1 (en) * 2008-01-25 2009-08-06 Panasonic Corporation Radio communication apparatus and interleaving method
CN101630989A (zh) * 2008-07-14 2010-01-20 上海华为技术有限公司 一种数据发送方法、装置及通信系统

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109450590A (zh) * 2018-08-24 2019-03-08 浙江九州量子信息技术股份有限公司 用于qkd的基于准循环ldpc的自适应密钥协商方法
CN114726481A (zh) * 2022-03-09 2022-07-08 鹤壁天海电子信息系统有限公司 一种5g nr ldpc译码方法及相关装置
CN114726481B (zh) * 2022-03-09 2023-12-22 鹤壁天海电子信息系统有限公司 一种5g nr ldpc译码方法及相关装置

Also Published As

Publication number Publication date
CN108206722A (zh) 2018-06-26
CN108206722B (zh) 2020-04-03

Similar Documents

Publication Publication Date Title
US8335963B2 (en) Method for constructing checking matrix of LDPC code and coding amd decoding apparatus utilizing the method
CN101141133B (zh) 一种结构化低密度校验码的编码方法
CN102315911B (zh) 一种低密度奇偶校验码编码方法及装置
US20140258815A1 (en) Apparatus and method for transmitting and receiving data in communication/broadcasting system
US8281209B2 (en) Encoding method and device for low density generator matrix codes
US8468430B2 (en) Product code decoding method and device
JP4005084B2 (ja) 検査行列生成方法および検査行列生成装置
WO2014122772A1 (ja) 誤り訂正符号の検査行列のデータ構造、並びに誤り訂正符号の符号化率可変装置および可変方法
WO2014059780A1 (zh) 一种编译码的方法、装置及系统
CN108282259B (zh) 一种编码方法及装置
US20200220556A1 (en) Generalized low-density parity check codes in digital communication system
WO2008151516A1 (fr) Procédé, équipement et système pour codage et décodage ldpc
WO2018107798A1 (zh) 高码率数据发送方法和装置
EP2200182B1 (en) Method and device for coding the low density generator matrix code
CN100508442C (zh) 一种编译码方法及编译码装置
CN110830048B (zh) 基于奇偶校验矩阵分解构造全分集ldpc码的纠错方法
CN107241105B (zh) 低密度奇偶校验码的编码方法、装置、电子设备及介质
JP5267883B2 (ja) 通信システム、送信装置、誤り訂正符号再送方法、通信プログラム
US11303305B2 (en) Sparse graph creation device and sparse graph creation method
Joshi et al. Fountain codes
WO2017214851A1 (zh) 一种信号传输的方法、发射端及接收端
CN108234069B (zh) 低码率数据发送方法和装置
CN107947896B (zh) 一种信息传输的方法和装置
TWI712269B (zh) 以低密度奇偶校驗碼作為錯誤更正碼的資料解碼及其傳輸方法
CN114362764B (zh) Urllc场景下信道编码校验矩阵的构建方法及装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17880413

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17880413

Country of ref document: EP

Kind code of ref document: A1