WO2018080159A1 - 스핀 소자, 이의 동작방법 및 이의 제작 방법 - Google Patents

스핀 소자, 이의 동작방법 및 이의 제작 방법 Download PDF

Info

Publication number
WO2018080159A1
WO2018080159A1 PCT/KR2017/011822 KR2017011822W WO2018080159A1 WO 2018080159 A1 WO2018080159 A1 WO 2018080159A1 KR 2017011822 W KR2017011822 W KR 2017011822W WO 2018080159 A1 WO2018080159 A1 WO 2018080159A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
spin
free layer
electrode
magnetic
Prior art date
Application number
PCT/KR2017/011822
Other languages
English (en)
French (fr)
Inventor
홍진표
박해수
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160139304A external-priority patent/KR20180045328A/ko
Priority claimed from KR1020160139257A external-priority patent/KR20180045302A/ko
Priority claimed from KR1020160139270A external-priority patent/KR20180045308A/ko
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to US16/344,662 priority Critical patent/US10885960B2/en
Priority to CN201780064988.XA priority patent/CN109952662B/zh
Priority to EP17863763.3A priority patent/EP3534421B1/en
Publication of WO2018080159A1 publication Critical patent/WO2018080159A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/049—Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G06N3/088—Non-supervised learning, e.g. competitive learning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Definitions

  • the present invention relates to a structure, an operation method, and a method for manufacturing the spin element related to the spin element. More specifically, the structure and the operation method for the spin element that can use the magnetic domain wall movement or store multiple bits by the spin orbital torque. It is about.
  • magnetic memory includes magnetoresistive random access memory (MRAM) using tunneling magnetoresistance (TMR).
  • MRAM magnetoresistive random access memory
  • TMR tunneling magnetoresistance
  • MRAM is a memory for storing information in a memory cell in accordance with the magnetization state of the magnetoresistive element exhibiting the magnetoresistive effect.
  • the magnetoresistive element includes a magnetization variable layer and a magnetization pinned layer, and a low resistance state appears when the magnetization directions of the magnetization variable layer and the magnetization pinned layer are parallel, and a high resistance state appears when the magnetization directions are opposite to each other. This can be used to store information.
  • MRAM devices have only two values, a high resistance state or a low state.
  • IBM created neuromorphic synapses and neurons using CMOS, demonstrating its potential as a true neuromorphic computer.
  • the size of the element (magnetic tunneling junction) element must be reduced.
  • the problem is that when the width of the element element is reduced to several tens of nanometers (nm) or less, the stray field occurs in the fixed layer. The intensity is greatly increased, which may adversely affect the switching (ie magnetization reversal) characteristic of the free layer. Therefore, a switching asymmetry problem of the free layer occurs, which may be a serious problem in the operation of the memory device (MRAM).
  • U.S. Patent No. 9,070,455 discloses a memory including a nonmagnetic material and performing a storage function by moving a magnetic wall by spin transfer torque, but driving power when fabricating a memory using spin transfer torque. Because of this size, there is a problem that there is a limit in the directization of the device.
  • US Patent No. 7,869,266 shows a structure in which an insulating thin film is formed between magnetic thin films, and the spin orbital torque is used to control the device. It also relates to a low current multi-stage current-switching magnetic memory, employing magnetic tunneling junctions, and using magnetic torque generated by polarized spins of electrons to move free layer domains. It is about. Such a device has a problem that the fabrication structure is complicated and difficult to direct.
  • a structure consists of a magnetic tunnel junction comprising a material of high spin orbital coupling. Also, storage layer, barrier layer.
  • a self referencing MRAM cell consisting of a magnetic tunnel junction comprising a sense layer, further comprising a seed layer having a high spin orbital coupling, the seed layer applying a spin orbital torque suitable for switching sense magnetization of the sense layer ( Ta, Pt, Pd, etc.) is a self-referenced memory technology. However, it is simply a memory that operates on / off along the direction between the fixed and free layers.
  • U.S. Patent Application Publication No. 2016/0172581 discloses a structure having a plurality of input elements and a spin torque multi-gate device having a spin mixing layer and a nonmagnetic tunnel barrier layer. However, it is a memory device having a structure that is difficult to use as a structure using magnetic domain walls.
  • biological synapses transmit to excitatory / suppressive signal neurons, which are excited and suppressed according to pulse signals received from the neurons.
  • a conventional neuron / synaptic circuit a plurality of large capacitors and MOSFETs are used. Considering hundreds of millions of synaptic arrays and neuron circuits, there is a problem in occupying a large area and greatly increasing power consumption.
  • a device structure capable of recording data in an anisotropic recording layer using spin transfer torque STT-MRAM is composed of a magnetic tunnel junction (MTJ), insulating layer, reference layer, The magnetization direction is switched along an axis that is anisotropic to the anisotropic recording layer that records the magnetization direction through the spin transfer torque that induces switching, so that data is recorded in the recording layer.
  • MTJ magnetic tunnel junction
  • reference layer reference layer
  • the magnetic junction is a double magnetic junction structure configured to allow the free layer to switch between stable magnetic states when a write current flows through the magnetic junction.
  • it is difficult to fabricate low power and high integration devices using spin transfer torque.
  • a first object of the present invention is to provide a spin element whose magnetic domain wall is controlled by spin orbital torque.
  • a second technical problem to be achieved by the present invention is to provide a method of operating a spin device for achieving the first technical problem.
  • a third object of the present invention is to provide a structure for a spin synaptic device capable of multi-bit storage.
  • a fourth technical problem to be achieved by the present invention is to provide a method for manufacturing a spin synaptic device for achieving the fourth technical problem.
  • a fifth technical problem to be achieved by the present invention is to provide a method for operating a spin step element for achieving the fourth technical problem.
  • the electrode formed on the substrate; A free layer formed on the electrode and having magnetic domain wall movement in accordance with spin orbital torque; A tunnel barrier layer that is a nonmagnetic material formed on the free layer; And a fixed domain layer disposed on the tunnel barrier layer and having a fixed magnetization direction.
  • a method of operating a spin device comprising a layer and a fixed domain layer disposed on the tunnel barrier layer, the method comprising: applying a pulse current to the electrode in a long axis direction; Moving the magnetic domain wall of the free layer due to the pulse current; And changing the magnetoresistance value of the spin element by moving the magnetic domain wall of the free layer.
  • the present invention for achieving the above-mentioned third technical problem is a substrate; A first electrode formed on the substrate; A pinned layer formed on the first electrode; A tunnel junction layer having an insulating property formed on the pinned layer; A free layer formed on the tunnel junction layer and formed of a multiaxial magnetic anisotropic material; And it provides a spin synapse device comprising a second electrode formed on the free layer.
  • the present invention for achieving the above-described fourth technical problem, preparing a substrate; Forming a first electrode on the substrate; Disposing a ferromagnetic material on the side of the substrate, spaced apart from the substrate, and placing the ferromagnetic material opposite to each other; Depositing a magnetic material on the electrode to form a free layer; The free layer is formed on the electrode and magnetized by the ferromagnetic material; Heating the free layer; Applying a magnetic field such that the free layer is magnetized in a direction different from that of the film formation while the heating is maintained; Forming a tunnel junction layer on the free layer; Forming a pinned layer on the tunnel junction layer; And it provides a method of manufacturing a spin synaptic device comprising the step of forming a second electrode on the pinned layer.
  • a spin synapse device comprising an electrode, comprising: applying a pulse current to a first electrode; Changing the magnetization direction of the free layer by the pulse of the pulse current; And minimizing magnetic resistance when the pulses are accumulated to change the magnetization direction of the free layer step by step, and the magnetization direction becomes the same direction as the pinned layer. to provide.
  • the magnetization reversal of the free layer is possible at a lower current than a magnetic element using spin transfer torque.
  • the structure of the device is simpler than that of the conventional CMOS, it is easy to manufacture, and there is an effect of manufacturing a low power and high density nonvolatile memory.
  • the size of the resistance can be adjusted according to the size of the fixed layer and the free layer, it is easy to apply multi-bit, and there is an effect that can be applied to artificial synaptic technology.
  • FIG. 1 is a cross-sectional view of a device structure driven using spin orbital torque in accordance with a preferred embodiment of the present invention.
  • Figure 2 is a schematic diagram showing the state of the magnetic domain wall is moved according to the magnitude of the current value applied to the device according to a preferred embodiment of the present invention.
  • FIG. 3 is a schematic diagram showing a magnetic domain wall moving state of a free layer as a pulse signal is accumulated or converted according to a preferred embodiment of the present invention.
  • MagneticResistance a change in magnetic resistance value according to movement of a magnetic domain wall as a pulse progresses according to a preferred embodiment of the present invention.
  • LTP long-term potentiation
  • LTD long-term depression
  • FIG. 6 is a conceptual diagram of basic principles for the operation of neuronal and synaptic elements in accordance with a preferred embodiment of the present invention.
  • FIG. 7 is a graph illustrating the operation of a neuron spin device according to a pulse signal according to a preferred embodiment of the present invention.
  • FIG. 9 is a schematic diagram of magnetoresistance values according to spin directions of a free layer and a pinned layer according to an exemplary embodiment of the present invention.
  • FIG. 10 is a schematic diagram of magnetic domain wall movement in the current direction of the electrode according to a preferred embodiment of the present invention.
  • FIG. 11 is a cross-sectional view of a neuron spin device in accordance with a preferred embodiment of the present invention.
  • FIG. 12 is a schematic diagram of the magnetic domain wall movement of the free layer according to the pulse current of the electrode according to a preferred embodiment of the present invention.
  • FIG. 13 is a cross-sectional view of a spin-synaptic element forming a magnetic tunnel junction (MTJ) with a first free layer, a first tunnel junction layer, and a first pinned layer according to a preferred embodiment of the present invention.
  • MTJ magnetic tunnel junction
  • MTJ magnetic tunnel junction
  • 15 is a schematic view of a method of forming a first free layer having multi-axis magnetic anisotropy according to a preferred embodiment of the present invention.
  • 16 is a schematic diagram of an anisotropic structure of a free layer having multi-axis magnetic anisotropy according to a preferred embodiment of the present invention.
  • 17 is a basic structure of a spin synapse device having a free layer, a tunnel junction layer, and a pinned layer according to an exemplary embodiment of the present invention.
  • FIG. 19 is a schematic diagram of the change in the spin direction by applying a current pulse to the synaptic device while maintaining a constant current value of the spin synaptic device according to an embodiment of the present invention.
  • 20 is a graph quantitatively illustrating a change in the magnetoresistance value of the spin synapse device by applying a current pulse to the spin device according to the preferred embodiment of the present invention.
  • FIG. 21 is a schematic diagram of reading of magneto-resistance values of a write and spin synapse device according to a current pulse applied to a spin synapse device according to a preferred embodiment of the present invention.
  • FIG. 23 is a schematic diagram of the excitation and suppression of the spin synaptic device according to a preferred embodiment of the present invention.
  • 24 is a comparison graph of a spin synaptic device and an STT-MRAM according to a preferred embodiment of the present invention.
  • the present invention is a neuronal device and a synaptic device for application to a neuromorphic computer, and a neural network device that realizes synaptic or neuron-like behavior similar to a living body by using magnetic domain wall movement of a magnetic layer caused by spin orbital torque.
  • CMOS synaptic device or a neuron device In general, when a CMOS synaptic device or a neuron device is manufactured, the size of the CMOS synaptic device or the neuron device is large, integration is difficult, and the manufacturing process is complicated, thereby increasing the production cost.
  • the best way to solve such a problem is to manufacture a device using spin orbital torque and a device capable of controlling the magnetic domain wall using spin orbital torque.
  • FIG. 1 is a cross-sectional view of a device structure driven using spin orbital torque in accordance with a preferred embodiment of the present invention.
  • an electrode 110 is formed on a substrate 100.
  • the electrode 110 is formed of a heavy metal material
  • the free layer 120 is formed on the electrode 110
  • the tunnel barrier layer 130 on the free layer 120.
  • a pinned domain layer 140 is formed on the tunnel barrier layer 130
  • the pinned domain layer 140 is the first pinned layer 140 and the spacer layer 142 on the first pinned layer 141. It is composed of a second pinned layer 143 on the layer 142.
  • spin trajectory torque When the spin trajectory torque is applied to the electrode 110 made of heavy metal disposed directly below the free layer 120, spin polarization occurs by a lash bar effect or a spin hole effect. As a result, spin pumping occurs in the free layer 120 and spin current flows. This spin current causes magnetization reversal of the free layer 120. In this case, since it is not necessary to apply a direct current to the free layer 120, the current consumption is low. In addition, the memory using spin orbital torque separates the write line and the read line, thereby making it possible to secure the stability of device operation.
  • CMOS synapses are designed to require channels with multiple gates, and the size of CMOS synapses increases. However, synapses based on spin orbital torques are composed of one element. The device can be manufactured in a smaller size.
  • the structure of the device using spin orbital torque which can magnetize reversal even with a lower current than the conventional spin transfer torque, is simpler than conventional CMOS, making it easy to manufacture.
  • the electrode 110 is a nonmagnetic metal, and the metal used as the electrode 110 is Ta, and can provide a spin orbital torque.
  • Spin orbital torque is generated from the accumulation of electrons spin-polarized at the interface between the electrode 110 and the free layer 120.
  • the polarization direction is different from the magnetic direction and is determined by the current direction.
  • the free layer 120 can move the magnetic domain wall by the current in the electrode 110 in contact.
  • the material used as the free layer 120 is CoFeB, Co / Ni, Co / Pd, CoFe or Co.
  • the material used for the tunnel barrier layer 130 is an oxide, and an oxide mainly used is MgO or AlOx.
  • the first pinned layer 141 and the second pinned layer 143 are made of Co, Fe, Pd, Ni, Mn, Fe, Co, Ni, Cr, permalloy, heusler alloy, gallium manganese arsenide (GaMnAs), or germanium manganese (GeMn). Mainly used.
  • the second pinned layer 143 is provided to prevent a phenomenon in which the magnetization direction of the first pinned layer 141 is changed when the magnetic domain wall is moved. That is, the second pinned layer 143 has the same magnetization direction as the first pinned layer 141, and the magnetization of the first pinned layer 141 is affected by the movement of the magnetic domain wall of the free layer 120 or the change of the magnetization. To prevent them.
  • the spacer layer 142 is a nonmagnetic layer and is a material in which Ta, Ru, or Cu is mainly used.
  • Figure 2 is a schematic diagram showing the state of the magnetic domain wall is moved according to the magnitude of the current value applied to the device according to a preferred embodiment of the present invention.
  • a current flows in the major axis direction in the electrode 110.
  • pulse power is continuously applied in the long axis direction of the electrode 110 to maximize the movement of the magnetic domain walls in the free layer 120.
  • the magnetoresistance in the vertical direction of the magnetic element may be a high value or a maximum value.
  • the ratio of the magnetic domain walls of the free layer 120 in the same state is controlled by the current value flowing through the electrode 110 regardless of the direction of the applied external magnetic field. Can be seen.
  • the magnetoresistance in the vertical direction of the device may have a median value among the total magnetoresistance values. Can be.
  • pulse power is continuously applied in the long axis direction of the electrode 110 having a heavy metal so that the movement of the magnetic domain walls in the free layer 120 can be maximized.
  • the magnetoresistance in the vertical direction of the device may be a low value or a minimum value.
  • the region of the magnetic domain wall in the same spin direction in the free layer 120 may be adjusted by adjusting the pulse power in the long axis direction of the electrode 110.
  • FIG. 3 is a schematic diagram showing a magnetic domain wall moving state of a free layer as a pulse signal is accumulated or converted according to a preferred embodiment of the present invention.
  • the current value corresponding to the first pulse flows through the electrode 110, and the current direction is set to flow toward the surface of the electrode 110.
  • the magnetoresistance value of the vertical direction of the device may exhibit a high value.
  • pulse 2 is applied, and since the free layer 120 is composed of magnetic domain walls of the same size that is the magnetization direction in the opposite direction, the magneto-resistance value of the element in pulse 1 is reduced.
  • pulse 3 is applied, and the magnetic domain wall of the free layer 120 moves to increase the magnetic domain wall region in the same direction as the magnetization direction of the fixed domain layer 140. Therefore, the magnetoresistance of the device is reduced.
  • the fourth pulse in which the third pulse is phase inverted is applied, and the magnetic domain wall in the free layer 120 is moved in the opposite direction unlike when the third pulse is applied, so that the region of the magnetic domain wall of the free layer 110 is moved. Is the same as when pulse 2 is applied.
  • the magnetic domain wall in the free layer 120 is further moved to increase the magnetic domain wall region opposite to the magnetization state of the fixed domain layer 140, and the magnetic resistance of the device is applied once. Reduced to the same state as
  • the magnetic domain wall movement occurs in a direction perpendicular to the direction in which the current flows.
  • the current required for the magnetic domain wall movement by the spin orbital current is about 10% of the current required for the magnetic domain wall movement by the spin transfer torque.
  • MagneticResistance a change in magnetic resistance value according to movement of a magnetic domain wall as a pulse progresses according to a preferred embodiment of the present invention.
  • the initial state of the device is a state in which the magnetization direction of the free layer 120 is the same as the magnetization direction of the fixed domain layer 140, and the magneto-resistance value of the device is minimum.
  • the magnetoresistance in the vertical direction of the device may be minimized.
  • the magnetic domain wall of the free layer 120 is moved by applying reverse pulse power as shown in FIG. 3.
  • the magnetoresistance of the device increases due to the increase in the region of the magnetic domain wall having the magnetization direction opposite to the magnetization direction of the fixed domain layer 140.
  • the magnetic domain wall is further moved, and the magnetic resistance of the device is maximized because the magnetic domain wall region having the magnetization direction opposite to the magnetization direction of the fixed domain layer 140 is maximum.
  • the same pulse power as that in pulse 1 of FIG. 3 is applied to change the moving direction of the magnetic domain walls.
  • the movement of the magnetic domain walls increases the area of the magnetic domain walls of the free layer 120 having the magnetization direction in the same direction as the magnetization direction of the fixed domain layer 140, and reduces the magnetic resistance of the device.
  • the magnetic domain wall region having the magnetization direction in the same direction as the magnetization direction of the fixed domain layer 140 becomes maximum due to the subsequent movement of the magnetic domain wall, and the magnetoresistance value of the device becomes minimum.
  • the magnetoresistance value of the device can be adjusted by changing a region having the same magnetization direction according to the movement of the magnetic domain wall of the free layer 120, and the magnetic domain wall of the free layer 120 moves as the pulse power progresses.
  • the magnetoresistance value of the device can be adjusted step by step.
  • LTP long-term potentiation
  • LTD long-term depression
  • LTP Long-Term Potentiation
  • LTD Long-Term Depression
  • the device is fabricated with the following structure. Si is used as a substrate, and SiO 2 is formed to a thickness of 120 nm on Si as a substrate. Subsequently, Ta was formed at 2 nm with the electrode 110, and then Co 0.4 Fe 0.55 B 0.05 was formed with the free layer 120 on the electrode 110.
  • MgO 2 nm was formed as the tunnel barrier layer 130 and Fe was formed as 4 nm as the first pinned layer 141.
  • the device fabricated in Preparation Example 1 was evaluated.
  • a pulse power was applied to the electrode 110 in the long axis direction to flow the current, and the magnetic domain wall in the free layer 120 moved according to the pulse power, and the moving direction of the magnetic domain wall moved in the direction perpendicular to the current flow.
  • Pulse power was applied to change the current flowing to the electrode 110 in the range of 5.06 A / cm 2 to 6.46 A / cm 2 , which is a current value.
  • the magnetic domain walls of the free layer 120 are moved in one direction so that the spin directions of the free layer 120 are all the same.
  • the magnetization direction of the free layer 120 became the same direction as the magnetization direction of the first pinned layer 141 so that the magnetoresistance value of the device reached the maximum value.
  • the spin element that can control the domain wall (DW) motion by using the spin orbital torque phenomenon is applicable to Artificial Neural Network Device (ANN Device), and it is manufactured and used as a neuron device. Can be.
  • ANN Device Artificial Neural Network Device
  • the driving power of the neuron spin element is reduced, and the driving speed is increased.
  • FIG. 6 is a conceptual diagram of basic principles for the operation of neuronal and synaptic elements in accordance with a preferred embodiment of the present invention.
  • the neuron when a cumulative sum of signals accumulated from synapses is greater than or equal to a threshold signal value, the neuron emits a specific signal.
  • the initial signal due to the object 10 is input to the neuron 20, and if the signal is continuously input, the signal at the synapse 40 between the neuron 20 and the neuron 30 Is accumulated.
  • the signal accumulates at the synapse 40 and exceeds the threshold, the signal is transmitted to the next neuron 30, and the signal begins to accumulate at the synapse 50 connected to the neuron 30.
  • the signal continues to accumulate at the synapse, and beyond the threshold of the synapse, the signal is transmitted to the next synapse of the next neuron, allowing final recognition (reading or writing).
  • the neuron spin device of the present invention is a device capable of high integration at low power, and is a device that perfectly reproduces biological synaptic functions, and there is no interference between the devices, and thus the reliability of synaptic output is high.
  • FIG. 7 is a graph illustrating the operation of a neuron spin device according to a pulse signal according to a preferred embodiment of the present invention.
  • a pulse signal Iinput is input to a neuron spin element, and an output value of the neuron spin element does not appear until the pulse signal accumulates and reaches a threshold.
  • the pulse signal accumulates and reaches a threshold
  • the input signal at this time is called a fire pulse
  • an output value Iout of the neuron spin element is generated and output from the fire pulse.
  • the reverse pulse signal reset signal
  • the output of the neuron spin element becomes zero.
  • the neuron spin element if the sum of the signals accumulated in the neuron spin element does not exceed the threshold, signal transmission is not performed. However, the initial accumulated value 60 does not exceed the threshold, and the inverse signal 65 of the input pulse does not occur. You can see that the neuron spin device has been reset. Subsequently, after the reset, input pulses are accumulated to generate an output value of the neuron spin element. That is, when the integral value of the input current Is becomes more than the threshold value, the neuron spin element is turned on.
  • FIG. 9 is a schematic diagram of magnetoresistance values according to spin directions of a free layer and a pinned layer according to an exemplary embodiment of the present invention.
  • FIG. 9 it is a schematic diagram for explaining the operation of the neuron spin element composed of the free layer 230, the tunnel barrier layer 240, and the pinned layer 310.
  • the pinned layer 310 has a fixed magnetic orientation, and the magnetization of the free layer 230 may vary according to an external magnetic field generated by a programming current.
  • the maximum current may flow in the vertical direction of the neuron spin element, and the magnetoresistance value of the neuron spin element becomes the minimum state.
  • the maximum current may flow in the vertical direction of the neuron spin element, and the magnetoresistance of the neuron spin element is increased. The value is at maximum.
  • the magnetoresistance value is determined according to the magnetic directions of the two adjacent magnetic layers, the pinned layer 310 and the free layer 230.
  • FIG. 10 is a schematic diagram of magnetic domain wall movement in the current direction of the electrode according to a preferred embodiment of the present invention.
  • FIGS. 10A and 10B it can be seen that the moving direction of the magnetic domain walls is reversed according to the direction of the pulse current in the electrode 220.
  • the magnetic domain wall is moved to the right by the applied pulse current, whereby the corresponding region of the free layer 230 becomes opposite to the spin direction of the pinned layer 310 through the movement of the magnetic domain wall. . Therefore, the magnetoresistance of the neuron spin element is at its maximum state.
  • FIG. 11 is a cross-sectional view of a neuron spin device in accordance with a preferred embodiment of the present invention.
  • the neuron spin device of the present exemplary embodiment includes an electrode 220 disposed on the substrate 210, a free layer 230 disposed on the electrode 220, and capable of moving a domain wall. And a tunnel barrier layer 240 disposed on the free layer 230, a fixed domain layer 300 formed on the tunnel barrier layer 240, and a capping layer 360 formed on the fixed domain layer 300.
  • the pinned domain layer 300 is disposed on the pinned layer 310 disposed on the tunnel barrier layer 240, the first nonmagnetic layer 320 disposed on the pinned layer 310, and the first nonmagnetic layer 320.
  • the free layer 230 moves the magnetic domain wall in accordance with the current flowing through the electrode 220. Accordingly, the magnetization direction of the lower portion of the fixed domain layer 300 is determined according to the movement of the magnetic domain wall in the free layer 230, and the resistance of the neuron spin element is also determined.
  • the pinned layer 310, the first multi-layered film 330, and the second multi-layered film 350 represent a fixed magnetization direction.
  • the magnetization direction is directed to the substrate 210, but is not limited thereto.
  • FIG. 12 is a schematic diagram of the magnetic domain wall movement of the free layer according to the pulse current of the electrode according to a preferred embodiment of the present invention.
  • the magnetic domain wall of the free layer of the neuron spin element is moved.
  • the magnetic domain walls move to accumulate progressive 1 (371), accumulated progressive 2 (372), and accumulated progressive 3 (373).
  • the pulse signal is added, the magnetic domain wall moves, and when a region of the free layer 230 coincides with the magnetic direction of the fixed domain 300 according to the movement of the magnetic domain wall, a fire 374 is performed to form the neuron spin element.
  • the output will be generated.
  • the neuron spin element is reset 370 when the reverse signal of the pulse current is applied.
  • the 10 is basically a neuron spin device composed of a free layer 230, a tunnel barrier layer 240, a pinned layer 310, a first multilayer film 330 and a second multilayer film 350, as shown in FIG.
  • the first nonmagnetic layer 320 and the second nonmagnetic layer 340 between the first multilayer film 330 and the first multilayer film 330 and the second multilayer film 350 are disposed between the 310 and the first multilayer film 330, and the tunnel barrier layer 240 is formed.
  • the neuron spin element is formed on the () including the pinned layer 310.
  • first multilayer film 330 and the second multilayer film 350 are formed by alternately stacking Pd and Co, and the number of stacked layers of the first multilayer film 330 is smaller than that of the second multilayer film 350. It is a neuron spin device.
  • Si is prepared as the substrate 210, and 10 nm of tungsten (W) is formed on the substrate 210 as the electrode 220.
  • the free layer 230 then forms CoFeB at 5 nm.
  • the tunnel barrier layer 240 forms MgO at 3 nm on the free layer 230.
  • the Pd layer is deposited to a thickness of 0.4 nm to 0.8 nm.
  • the Pd layer is deposited to induce vertical magnetization of the first multilayer film 330 and the second multilayer film 350.
  • the pinned layer 310 is formed of CoFeB and the same material as the free layer 230, and is formed to a thickness of 3 nm.
  • the pinned layer 310, the first nonmagnetic layer 320, the first multilayer film 330, the second nonmagnetic layer 340, and the second multilayer film 350 formed on the tunnel barrier layer 240 are formed.
  • the capping layer 360 occupies a portion of the tunnel barrier layer 240 and is disposed in a range of 10% to 50% of the long axis length of the electrode 220 in the long axis direction.
  • the neuron spin device produced in Production Example 2 was evaluated using a pulse current.
  • a pulse current was applied to the electrode 220, the pulse current accumulated, and the fire 374 occurred at the time when the accumulated pulse current exceeds the threshold. At this time, the maximum current value was measured in the vertical direction of the neuron spin element, and then reset (370) by applying the reverse pulse of the pulse current, thereby measuring the minimum current value in the vertical direction of the neuron spin element.
  • the free layer has uniaxial magnetic anisotropy, and the spin direction of the free layer is in a state in which only 0 ° or 180 ° is formed with the spin direction of the fixed layer.
  • the free layer may be manufactured to have multi-axis magnetic anisotropy, and the spin direction of the free layer may be formed in a multi-step with the spin direction of the fixed layer.
  • FIG. 13 is a cross-sectional view of a spin-synaptic element forming a magnetic tunnel junction (MTJ) with a first free layer, a first tunnel junction layer, and a first pinned layer according to a preferred embodiment of the present invention.
  • MTJ magnetic tunnel junction
  • a pinned layer 410 is formed on the first electrode 400, a first tunnel junction layer 420, and a first free layer on the first tunnel junction layer 420 on the pinned layer 410.
  • a spin synaptic device having a structure in which a second electrode 440 is formed on the layer 430 and the first free layer 430.
  • the pinned layer 410 is a ferromagnetic material, and may be Co, Fe, Ni, or Mn, or an alloy thereof. Such alloys are for example CoFeB, NiFe, CoPt, CoPd, FePt or FePd.
  • the pinned layer 410 has a fixed magnetic orientation, and the magnetization of the first free layer 430 may be changed according to an external magnetic field generated by a programming current.
  • the first free layer 430 is a ferromagnetic material, and may be Co, Fe, Ni, Mn, or an alloy thereof.
  • the first tunnel junction layer 420 is a metal oxide, for example, MgOx or AlOx may be used.
  • the spin direction of the pinned layer 410 is fixed, and the spin direction of the first free layer 430 is generated by a constant angle on the same plane in response to a pulse applied to the spin synaptic element through the first electrode 100. do.
  • the magnetoresistance value of the spin synaptic element changes according to the spin direction of the first free layer 430 and the angle formed by the pinned layer 410.
  • MTJ magnetic tunnel junction
  • the structure includes a first free layer 430 and a second free layer 460, and has a structure in which a magnetic tunnel junction (MTJ) exists in two regions.
  • MTJ magnetic tunnel junction
  • the second free layer 460 is a ferromagnetic material, and may be Co, Fe, Ni, Mn, or an alloy thereof.
  • the second tunnel junction layer 450 is a metal oxide, for example, MgOx or AlOx may be used.
  • the spin direction of the pinned layer 410 is fixed, and the torque direction of the first free layer 430 is generated by a constant angle on the same plane according to the pulse current applied to the spin synaptic element through the first electrode 400. Done.
  • the spin direction of the second free layer 460 is also generated according to the pulse current, thereby forming a constant angle between the spin direction of the second free layer 460 and the spin direction of the pinned layer 410.
  • the magnetoresistance value of the spin synaptic element changes according to the angle formed by the spin directions of the first free layer 430 and the second free layer 460 and the spin direction of the pinned layer 410.
  • the magnetic tunnel junction (MTJ) of two regions may increase the number of multi-bits.
  • 13 and 14 is a basic structure for implementing a multi-bit.
  • 15 is a schematic view of a method of forming a first free layer having multi-axis magnetic anisotropy according to a preferred embodiment of the present invention.
  • 16 is a schematic diagram of an anisotropic structure of a free layer having multi-axis magnetic anisotropy according to a preferred embodiment of the present invention.
  • a ferromagnetic material 510 is formed on the first electrode while applying a magnetic field in the chamber. Subsequently, after loading the sample in which the ferromagnetic material 510 is formed into an electric furnace, 10 min or more is heated in the range of 300 degreeC or more and 1500 degrees C or less, applying a magnetic field.
  • the crystal arrangement 540 of the ferromagnetic material 510 is controlled through proper selection of the sample substrate 500 and crystal growth of the electrode layer.
  • a free layer showing multi-axis magnetic anisotropy can be made.
  • a magnetic anisotropy axis according to the crystallinity of the ferromagnetic material 510 is generated, it is possible to produce a free layer having a number of axes of magnetic anisotropy.
  • This multi-axis magnetic anisotropy when applied with a magnetic tunnel junction (MTJ) in the same principle as a spin valve, can be used as a multi-bit memory, which becomes a basic element of a spin synaptic structure.
  • MTJ magnetic tunnel junction
  • the magnetic anisotropy may be realized by using the free layers stacked by stacking free layers having different magnetization directions and manufacturing the multilayer. In this case, the weighting degree of the spin-synaptic structure can be controlled more finely.
  • the magnetization direction is changed every time the free layer is fabricated, so that it is easier to implement a multi-bit according to the change in the direction of the free layer of the multilayer structure.
  • 17 is a basic structure of a spin synapse device having a free layer, a tunnel junction layer, and a pinned layer according to an exemplary embodiment of the present invention.
  • the tunnel junction layer 620 is formed between the free layer 630 and the pinned layer 610, and the spin direction of the free layer 630 is formed in the ⁇ x axis direction.
  • the spin direction of the free layer 630 and the spin direction of the pinned layer 610 are opposite to each other, and the magnetoresistance value of the spin synaptic element in the vertical direction is maximum.
  • the same side is composed of a 0 ° axis 740, a 315 ° axis 750, a 270 ° axis 760, a 225 ° axis 770, and a 180 ° axis 780.
  • FIG. 19 is a schematic diagram of the change in the spin direction by applying a current pulse to the synaptic device while maintaining a constant current value of the spin synaptic device according to an embodiment of the present invention.
  • a current pulse is not applied to the synaptic device, and the spin direction 810 of the free layer 630 is in a direction opposite to the pinned layer 610.
  • the magnetoresistance value of the spin synaptic device is The maximum value RH is reached.
  • the spin direction 830 of the free layer 630 is further rotated by 45 ° to form 90 ° with the spin direction of the pinned layer 610.
  • the spin direction 830 of the free layer 630 is further rotated by 45 ° to form 45 ° with the spin direction of the pinned layer 610.
  • the pulse current is applied stepwise through the first electrode 400, the spin direction of the free layer 630 rotates, and the magnetoresistance value of the spin synaptic element gradually decreases.
  • a pulse current is further applied to the spin synapse element so that the spin direction 850 of the free layer 630 and the spin direction of the pinned layer 610 are the same direction, and the magnetoresistance value of the spin synaptic element is at the minimum value RL.
  • the current value injected into the spin element is kept constant, but the magnetoresistance value of the spin synapse element is decreased.
  • 20 is a graph quantitatively illustrating a change in the magnetoresistance value of the spin synapse device by applying a current pulse to the spin device according to the preferred embodiment of the present invention.
  • the magnetoresistance of the spin synapse is RH which is the maximum value, and the magnetoresistance decreases cumulatively by R0, R1, R2, and R3 as the pulse current is gradually applied to the spin synapse. Shows.
  • the spin direction of the free layer 630 becomes the same as the spin direction of the fixed layer 610, and the magnetoresistance value of the spin synaptic element reaches a minimum value, which is RL. Since the magnetoresistance value of the spin synaptic device can be changed without changing the current value flowing through the spin synaptic device, it can be seen that the spin synaptic device can be driven with low power, and a low power memory can be manufactured using the same.
  • FIG. 21 is a schematic diagram of reading of magneto-resistance values of a write and spin synapse device according to a current pulse applied to a spin synapse device according to a preferred embodiment of the present invention.
  • the pulse current is applied to the spin synaptic element, and the spin direction of the free layer 630 is changed by the pulse current, the magnetoresistance of the spin synaptic element is changed, and the current is changed.
  • the state of the spin synaptic device can be known.
  • the magnetoresistance value R1 when the magnetoresistance value R1 is read by applying a pulse current to the spin synapse element, the magnetoresistance value R0 can be confirmed before the pulse current is applied, and the spin direction of the spin synapse element can be known. Repeated writes and reads occur.
  • the spin synaptic device may be operated by a pulse current, and the magnetoresistance value of the spin synaptic device may vary according to the pulse current. In addition, it can be expected that the spin synaptic device will exhibit linear excitation and suppression.
  • the pulse current is applied to the spin synaptic element, and the magnetoresistance value of the spin synaptic element is changed.
  • the current flowing through the spin synaptic element may become the maximum value.
  • the continuous pulse current is applied and the current flowing through the spin synaptic element is similar to a kind of excited synapse.
  • the magnetoresistance value of the spin synapse element becomes the minimum value
  • the pulse current is continuously applied, the magnetoresistance value of the spin synapse element increases. This results in the direction in which the current of the maximum value of the spin synaptic element decreases, and the spin synaptic element becomes the suppressed state (similar to the suppressed state of the synapse).
  • Multiaxial magnetic anisotropy enables multi-bit capable magnetic tunnel junction (MTJ), and the spin synaptic element including the magnetic tunnel junction (MTJ) can replace the conventional binary memory and greatly expand its capacity. It can also be used as a synaptic device suitable for artificial neural network technology.
  • FIG. 23 is a schematic diagram of the excitation and suppression of the spin synaptic device according to a preferred embodiment of the present invention.
  • the magnetoresistance of the spin synaptic element is at a minimum.
  • the pulse current is applied to the spin synapse, the spin direction of the free layer is changed on the same plane, and the magnetoresistance value of the spin synapse is increased.
  • the magnetoresistance of the spin synapse element is a maximum value. Therefore, when the pulse current is continuously applied to the spin synapse element, the magnetoresistance of the spin synapse element This state becomes the maximum value. If the current pulse is continuously applied while the magnetoresistance of the spin synapse element reaches a maximum value, the magnetoresistance value of the spin synapse element decreases as the spin direction of the free layer is changed.
  • 24 is a comparison graph of a spin synaptic device and an STT-MRAM according to a preferred embodiment of the present invention.
  • (a) is a synapse of a magnetic domain wall type, and when a pulse current is applied to the spin synaptic element, the magnetoresistance value of the spin synaptic element changes in steps, and the magnetoresistance value In the range of RH to RL, it is possible to manufacture a multi-step controlled synaptic device.
  • (b) is of the STT-MRAM type, and when a pulse current is applied to the STT-MRAM, only the magnetoresistance value of RH or RL is obtained.
  • the first free layer 430 is ferromagnetic and forms 55 nm of CoFeAl on the first tunnel junction layer 420 having excellent crystallinity.
  • CoFeAl formed into a film is heat-processed for 10 minutes or more at 400 degreeC or more high temperature using a heater.
  • the degree of residual magnetization of the CoFeAl thin film formed in Preparation Example 3 was confirmed according to the angle.
  • the degree of residual magnetization is large at the angle toward magnetic anisotropy, and as the distance from magnetic anisotropy decreases, the degree of residual magnetization decreases, so the residual magnetization degree is a measure for identifying the direction of magnetic anisotropy. It was confirmed that the magnetic anisotropy of the manufactured CoFeAl thin film showed biaxial magnetic anisotropy with two axes of 0 ° and 90 °.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Computing Systems (AREA)
  • Artificial Intelligence (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

스핀 궤도 토크에 의해 자구벽 이동을 이용한 스핀 시냅스 소자에 관한 구조와 동작 방법이 개시된다. 스핀 궤도 토크를 이용하여 낮은 값의 전류로 소자의 자유층의 자화 반전이 가능하고, 소자의 구조가 종래의 CMOS에 비해 간단하기 때문에 제작이 용이한 효과가 있다. 또한, 자구벽의 이동 외에 다축 이방성의 자유층을 적용한 스핀시냅스 소자가 개시된다. 이를 통해 고정층과 자유층의 사잇각의 크기에 따라 저항의 크기를 조절 할 수 있기 때문에, multi-bit 적용이 용이하고, 인공 시냅스 기술에 응용이 가능하다.

Description

스핀 소자, 이의 동작방법 및 이의 제작 방법
본 발명은 스핀 소자에 관한 구조, 작동방법 및 스핀 소자를 제작하는 방법에 관한 것으로, 더욱 자세하게는 스핀 궤도 토크에 의해 자구벽 이동을 이용하거나 멀티 비트를 저장할 수 있는 스핀 소자에 관한 구조와 동작방법에 관한 것이다.
최근에 다수 제안되고 있는 불휘발성 메모리 중에서 자기 메모리로는 TMR(tunneling magnetoresistance)를 이용하는 자기저항 랜덤 액세스 메모리(MRAM)가 있다. 현재까지 스핀 전달 토크를 이용한 MRAM의 구동은 자성층의 자화방향에 따른 저항변화를 이용하여 0과 1을 기록하는 방식을 이용하여 제작되었다. MRAM은 자기저항 효과를 발휘하는 자기저항 소자의 자화 상태에 따라 메모리 셀에 정보를 저장하는 메모리이다.
보통 자기저항 소자는 자화 가변층과 자화 고정층을 포함하는데, 자화 가변층과 자화 고정층의 자화 방향이 평행한 경우엔 낮은 저항 상태가 나타나고, 자화 방향이 서로 상반되는 경우엔 높은 저항 상태가 나타난다. 이를 이용하여 정보를 저장하는데 이용할 수 있다.
종래의 MRAM소자는 저항이 높은 상태 또는 낮은 상태의 두 가지 값만은 가지고 있다. 한편, 2014년 IBM에서 CMOS를 이용한 뉴로모픽 시냅스와 뉴런을 만들어 실제 뉴로모픽 컴퓨터로서의 가능성을 보여주었다.
그러나, 생물체 내의 시냅스 거동을 CMOS기반의 소자를 통해 구현하기 위해서는 가중치를 줄 수 있어야 하지만, 종래의 MRAM소자는 이를 구현하기 어려운 문제점이 있다.
또한, 자기저항 소자의 크기를 줄여 MRAM의 사이즈를 축소시키는 경우에 자기저항 소자에서의 보자력(Hc)이 증가되기 때문에, 기입에 필요한 전류가 증가하게 된다. 이 때문에, 256Mbit 이상의 큰 용량에 대해서 낮은 전류값으로 구동되는 축소된 셀의 구동은 매우 어렵다는 문제점이 있다.
MRAM의 기록 밀도를 높이기 위해서는 소자(magnetic tunneling junction) 요소의 사이즈를 감소시켜야 하는데, 문제는 소자 요소의 폭이 수십 나노미터(nm) 이하로 감소되면, 고정층에서 발생하는 스트레이 필드(stray field)의 세기가 크게 증가하여, 자유층의 스위칭(즉, 자화 반전) 특성에 악영향을 줄 수 있다. 따라서 자유층의 스위칭 불균형(switching asymmetry) 문제가 발생하고, 이는 메모리 소자(MRAM)의 동작에 심각한 문제가 될 수 있다.
또한, 스핀 전달 토크 메모리의 경우, 전력소모가 비교적 크며, 읽기 동작시에 필요한 전류에 의해 소자가 영향을 받아 안정성 문제가 존재한다.
또한, 스핀 전달 토크 메모리의 자기 재료층의 저항값을 읽기 위해 소자에 전압을 걸어 전류를 흘려주면, 이 전류에 의해 자화의 방향이 간섭을 받게 되어 메모리의 자기 재료층의 저항값을 부정확하게 읽게 되어 소자의 안정성을 저하시키게 된다.
또한, CMOS 시냅스의 경우, 시냅스 소자 하나를 만드는데 필요한 소자의 크기가 크고, 공정 과정이 다른 소자에 비해 복잡하다.
미국 등록 특허 제9,070,455호를 보면, 비자성체를 포함하는 구조이고, 스핀 전달 토크에 의한 자벽의 이동으로 저장 기능을 수행하고 있는 메모리를 개시하고 있으나, 스핀 전달 토크를 이용하여 메모리 제작시에는 구동 전력이 크기 때문에 소자의 직접화에 한계가 있는 문제점이 있다.
미국 등록 특허 제7,869,266호를 보면, 자성 박막 사이에 절연 박막을 형성하고 있는 구조이고, 스핀 궤도 토크를 사용하여 소자를 제어한다. 또한, 저전류 다단계 전류-스위칭 마그네틱 메모리에 관한 것으로, 자기 터널링 접합(magnetic tunneling junction: 소자)을 적용하고 있고, 자유층 도메인을 이동하기 위해 전자의 편극된 스핀에 의해 발생된 토크를 이용한 자기 메모리 관한 것이다. 이러한 소자는 제작 구조가 복잡하고 직접화가 어렵다는 문제가 있다.
미국 등록 특허 제7,525,862호를 보면, 두 개의 필러 구조에서, 한 쪽의 단자에 전류를 가해 강자성층의 자벽을 변화시켜 자유층의 자화 상태를 1에서 0으로 리셋하는 방법을 사용하여 양방향의 전류를 사용하는 spin RAM이고, 이의 구동 특성을 향상하는 기술이다. 또한, 다층 구조의 자기 메모리이고, 스핀 트랜스퍼 토크에 의해 도메인이 조절되는 소자로, 자성 박막 사이에 장벽층을 사용하고 있는 구조이다. 또한, 이 구조는 스핀 전달 토크를 이용하여 메모리 제작시에는 구동 전력이 크기 때문에 소자의 직접화에 한계가 있는 문제점이 있다.
유럽 출원 특허 13290226.3을 보면, 높은 스핀 궤도 커플링의 물질을 포함하는 자기 터널 접합으로 이루어진 구조이다. 또한, 저장층, 장벽층. 센스층을 포함하는 자기 터널 접합으로 이루어진 자기참조적인 MRAM셀이고, 높은 스핀 궤도 커플링을 가진 씨드층을 더 포함하고, 씨드층은 센스층의 센스 자화를 스위칭하는데 적합한 스핀 궤도 토크를 가하는 물질(Ta, Pt, Pd등)을 포함하는 자기 참조적인(self-referenced) 메모리 기술이다. 그러나 단순히 고정층과 자유층 간의 방향에 따른 온/오프 동작하는 메모리이다.
미국 공개 특허 2016/0172581호를 보면, 다수의 입력 요소가 있고, 스핀 혼합층과 비자성 터널 장벽층을 포함하는 구조의 스핀 토크 다수 게이트 소자를 가진 구조이다. 그러나 자구벽을 이용하는 구조로 사용하기 어려운 구조의 메모리 소자이다.
또한, 생물학적 시냅스는 흥분/억제 신호 뉴런으로 전달하며, 뉴런으로부터 받는 펄스 신호에 따라 흥분 및 억제를 하게 된다. 종래의 뉴런/시냅스 회로를 구성하는 경우에는, 다수 개의 용량이 큰 커패시터와 MOSFET으로 구성하게 된다. 수억 개의 시냅스 어레이 및 뉴런 회로를 고려하면, 면적을 크게 점유하고, 전력 소모가 크게 증가하는 문제점이 있다.
미국 공개 특허 2015/0137293호를 보면, 자성 박막 사이에 절연 박막을 형성하고 있는 구조 및 수직 또는 수평 이방성의 자성층을 사용하고 있는 기술이다. 그러나 사용 구조가 복잡하여 고직접화가 어려운 문제가 있다.
미국 공개 특허 2014/0301135호를 보면, 스핀 전달 토크를 이용한 비등방성의 기록층에 데이터를 기록할 수 있는 소자 구조 이고, STT-MRAM은 자기 터널 접합(MTJ), insulating layer, reference layer로 이루어지고, 스위칭을 유도하는 스핀 전달 토크를 통해 자화 방향을 기록하는 비등방성의 기록층에 비등방적인 축을 따라 자화 방향은 스위칭되어 기록층에 데이터는 기록된다. 그러나 스핀 전달 토크를 이용하고 있는 소자로 저전력 소자로 제작하기가 어려운 점이 있다.
미국 등록 특허 제9,373,781호를 보면, 자기 접합은 기록 전류(write current)가 자기 접합을 통하여 흐를 때, 자유층이 안정한 자기 상태들 사이에서 스위칭되도록 구성된 이중 자기 접합 구조이다. 그러나 스핀 전달 토크를 이용하고 있는 소자로 저전력 및 고집적화 소자로 제작하기가 어려운 점이 있다.
본 발명이 이루고자 하는 제1 기술적 과제는 스핀 궤도 토크에 의해 자구벽이 제어되는 스핀 소자를 제공하는데 있다.
또한, 본 발명이 이루고자 하는 제2 기술적 과제는 상기 제1 기술적 과제를 달성하기 위한 스핀 소자의 동작방법을 제공하는데 있다.
또한, 본 본 발명이 이루고자 하는 제3 기술적 과제는 Multi-bit 저장이 가능한 스핀 시냅스 소자에 관한 구조를 제공하는데 있다.
또한, 본 발명이 이루고자 하는 제4 기술적 과제는 상기 제4 기술적 과제를 달성하기 위한 스핀 시냅스 소자의 제작 방법을 제공하는데 있다.
또한, 본 발명이 이루고자 하는 제5 기술적 과제는 상기 제4 기술적 과제를 달성하기 위한 스핀 스탭스 소자의 동작 방법을 제공하는데 있다.
상술한 제1 기술적 과제를 달성하기 위한 본 발명은, 기판 상에 형성된 전극; 상기 전극 상에 형성되고, 스핀 궤도 토크에 따라 자구벽 이동이 발생하는 자유층; 상기 자유층 상에 형성된 비자기재료인 터널 장벽층; 및 상기 터널 장벽층 상에 배치되고 자화 방향이 고정된 고정 도메인층을 포함하는 스핀 소자를 제공한다.
상술한 제2 기술적 과제를 달성하기 위한 본 발명은, 기판 상에 배치된 전극, 상기 전극 상에 배치되고, 자구벽(Domain Wall)의 이동이 가능한 자유층, 상기 자유층 상에 배치된 터널 장벽층 및 상기 터널 장벽층 상에 배치된 고정 도메인층을 포함하는 스핀 소자의 동작방법에 있어서, 상기 전극에 장축 방향으로 펄스 전류를 가하는 단계; 상기 펄스 전류로 인해 상기 자유층의 자구벽이 이동하는 단계; 및 상기 자유층의 자구벽 이동으로 상기 스핀 소자의 자기 저항값이 변화하는 단계를 포함하는 스핀 소자의 동작 방법을 제공한다.
상술한 제3 기술적 과제를 달성하기 위한 본 발명은, 기판; 상기 기판 상에 형성된 제1 전극; 상기 제1 전극 상에 형성된 고정층; 상기 고정층 상에 형성된 절연 특성의 터널 접합층; 상기 터널 접합층 상에 형성되고, 다축 자기 이방성 물질인 자유층; 및 상기 자유층 상에 형성된 제2 전극을 포함하는 스핀 시냅스 소자를 제공한다.
상술한 제4 기술적 과제를 달성하기 위한 본 발명은, 기판을 준비하는 단계; 상기 기판 상에 제1 전극을 형성하는 단계; 강자성체를 상기 기판과 이격되어, 상기 기판의 측면에 배치하고, 상기 강자성체를 서로 다른 극으로 대향하여 배치하는 단계; 상기 전극 상에 자성 물질을 성막하여 자유층을 형성하는 단계; 상기 자유층은 상기 전극 상에 형성되면서, 상기 강자성체에 의해 자화되는 단계; 상기 자유층을 가열하는 단계; 상기 가열이 유지되면서, 상기 자유층이 상기 성막시와는 다른 방향으로 자화되도록 자기장을 인가하는 단계; 상기 자유층 상에 터널 접합층을 형성하는 단계; 상기 터널 접합층 상에 고정층을 형성하는 단계; 및 상기 고정층 상에 제2 전극을 형성하는 단계를 포함하는 스핀 시냅스 소자의 제작 방법을 제공한다.
상술한 제5 기술적 과제를 달성하기 위한 본 발명은, 제1 전극, 상기 제1 전극 상에 고정층, 상기 고정층상에 터널 접합층, 상기 터널 접합층 상에 자유층 및 상기 자유층 상에 제2 전극을 포함하는 스핀 시냅스 소자에 있어서, 제1 전극에 펄스 전류를 인가하는 단계; 상기 펄스 전류의 펄스에 의해 상기 자유층의 자화 방향이 변화하는 단계; 및 상기 펄스가 누적되어 상기 자유층의 자화 방향의 변화가 단계적으로 누적되고, 상기 자화 방향이 상기 고정층과 동일한 방향으로 될 때, 자기 저항이 최소가 되는 단계를 포함하는 스핀 시냅스 소자의 동작 방법을 제공한다.
상술한 본 발명에 따르면, 스핀 전달 토크를 이용하는 자기 소자보다더 낮은 전류로 자유층의 자화 반전이 가능한 효과가 있다.
또한, 소자의 구조가 종래의 CMOS에 비해 간단하기 때문에 제작이 용이한 효과가 있으며, 저전력 및 고집적의 비휘발성 메모리를 제작할 수 있는 효과가 있다.
또한, 단순 공정으로 저전력의 메모리 제작이 가능하므로, 고집적 뉴로모픽 컴퓨터 소자에 적용이 용이한 효과가 있다.
또한, 다축 이방성의 자유층을 적용하여 자기 터널 접합(MTJ)의 Multi-bit 구현할 수 있는 효과가 있다.
또한, 고정층과 자유층의 사잇각의 크기에 따라 저항의 크기를 조절 할 수 있기 때문에 multi-bit 적용이 용이하고, 인공 시냅스 기술에 응용이 가능한 효과가 있다.
도 1은 본 발명의 바람직한 실시예에 따른 스핀 궤도 토크를 이용하여 구동되는 소자 구조의 단면도이다.
도 2는 본 발명의 바람직한 실시예에 따른 소자에 인가되는 전류값의 크기에 따라 이동되는 자구벽 상태를 보여주는 모식도이다.
도 3은 본 발명의 바람직한 실시예에 따른 펄스 신호가 누적 또는 변환됨에 따른 자유층의 자구벽 이동 상태를 보여주는 모식도이다.
도 4는 본 발명의 바람직한 실시예에 따른 펄스가 진행됨에 따라 자구벽의 이동이 발생하고, 자구벽의 이동에 따른 자기 저항값(MagnetoResistance)의 변화에 대한 그래프이다.
도 5는 본 발명의 바람직한 실시예에 따른 Long-Term Potentiation(LTP, 장기 강화)와 Long-Term Depression(LTD, 장기 억압)의 2가지 동작에 대한 그래프이다.
도 6은 본 발명의 바람직한 실시예에 따른 뉴런 소자 및 시냅스 소자의 작동에 대한 기본 원리의 개념도이다.
도 7은 본 발명의 바람직한 실시예에 따른 펄스 신호에 따른 뉴런 스핀 소자의 작동에 대한 그래프이다.
도 8은 본 발명의 바람직한 실시예에 따른 실제적인 입력 신호에 대한 그래프이다.
도 9는 본 발명의 바람직한 실시예에 따른 자유층과 고정층의 스핀 방향에 따른 자기 저항값에 대한 모식도이다.
도 10은 본 발명의 바람직한 실시예에 따른 전극의 전류 방향에 따른 자구벽 이동에 대한 모식도이다.
도 11은 본 발명의 바람직한 실시예에 따른 뉴런 스핀 소자의 단면도이다.
도 12는 본발명의 바람직한 실시예에 따른 전극의 펄스 전류에 따른 자유층의 자구벽 이동에 대한 모식도이다.
도 13은 본 발명의 바람직한 실시예에 따른 제1 자유층, 제1 터널 접합층 및 제1 고정층으로 자기 터널 접합(MTJ)를 형성하고 있는 스핀-시냅스 소자의 단면도이다.
도 14는 본 발명의 바람직한 실시예에 따른 제1 자유층, 제1 터널 접합층, 제1 고정층, 제2 터널 접합층 및 제2 자유층으로 자기 터널 접합(MTJ)를 형성하고 있는 스핀 시냅스 소자의 단면도이다.
도 15는 본 발명의 바람직한 실시예에 따른 다축 자기 이방성을 갖는 제1 자유층을 형성하는 방법에 대한 모식도이다.
도 16은 본 발명의 바람직한 실시예에 따른 다축 자기 이방성을 갖는 자유층의 이방성 구조에 대한 모식도이다.
도 17은 본 발명의 바람직한 실시예에 따른 자유층, 터널 접합층 및 고정층이 형성된 스핀 시냅스 소자의 기본 구조이다.
도 18은 본 발명의 바람직한 실시예에 따른 자유층의 스핀 방향의 형성을 45°간격으로 표시한 이미지이다.
도 19는 본 발명의 바람직한 실시예에 따른 스핀 시냅스 소자의 전류값은 일정하게 유지하면서, 시냅스 소자에 전류 펄스를 가하여 스핀 방향의 변환에 대한 모식도이다.
도 20은 본 발명의 바람직한 실시예에 따른 스핀 소자에 전류 펄스를 가하여 스핀 시냅스 소자의 자기 저항값의 변화를 계량적으로 나타낸 그래프이다.
도 21은 본 발명의 바람직한 실시예에 따른 스핀 시냅스 소자에 가하는 전류 펄스에 따른 쓰기 및 스핀 시냅스 소자의 자기 저항값의 읽기에 대한 모식도이다.
도 22는 본 발명의 바람직한 실시예에 따른 스핀 시냅스 소자에 대한 흥분 및 억제에 대한 예상 그래프이다.
도 23은 본 발명의 바람직한 실시예에 따른 스핀 시냅스 소자의 흥분 및 억제에 대한 모식도이다.
도 24는 본 발명의 바람직한 실시예에 따른 스핀 시냅스 소자와 STT-MRAM의 비교 그래프이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
실시예
본 발명은 뉴로모픽 컴퓨터 등에 적용을 위한 뉴런 소자 및 시냅스 소자이고, 스핀 궤도 토크에 의해 일어나는 자성층의 자구벽 이동을 이용하여 생물과 유사한 시냅스 거동 또는 뉴런 거동을 구현하고 있는 신경 회로망 소자이다.
보통의 경우, CMOS 시냅스 소자 또는 뉴런 소자를 제작하게 되면, CMOS 시냅스 소자 또는 뉴런 소자의 크기가 커서, 집적화도 어렵고 제작 공정이 복잡해서 생산 원가가 높아진다. 이와 같은 문제를 해결하는 최선의 방법이 스핀 궤도 토크를 이용하는 소자이고, 스핀 궤도 토크를 이용하여 자구벽을 제어할 수 있는 소자를 제작하는 것이다.
도 1은 본 발명의 바람직한 실시예에 따른 스핀 궤도 토크를 이용하여 구동되는 소자 구조의 단면도이다.
도 1을 참조하면, 기판(100) 상에 전극(110)이 형성된다. 상기 전극(110)은 중금속 재질로 구성되며, 전극(110) 상에 자유층(120)이 형성되어 있고, 자유층(120) 상에 터널 장벽층(130)이 있다. 또한, 터널 장벽층(130) 상에 고정 도메인층(140)이 형성되며, 상기 고정 도메인층(140)은 제1 고정층(140), 제1 고정층(141) 상에 스페이서층(142), 스페이서층(142) 상에 제2 고정층(143)으로 구성된다.
스핀 궤도 토크는 자유층(120) 바로 아래에 배치되어 있는 중금속으로 구성된 전극(110)에 전류를 흘려주게 되면, 라쉬바 효과 혹은 스핀 홀 효과에 의해 스핀 분극이 일어나게 된다. 이로 인해 자유층(120)으로 스핀 펌핑이 일어나게 되면서 스핀 전류가 흐르게 된다. 이 스핀 전류로 인해 자유층(120)의 자화반전이 일어난다. 이 경우에는 자유층(120)에 직접적인 전류를 가해주지 않아도 되기 때문에, 소모 전류가 낮다. 또한 스핀 궤도 토크를 이용한 메모리는 쓰기 라인과 읽기 라인이 분리되어 있기 때문에 소자 작동의 안정성 확보도 용이해진다.
CMOS 시냅스는 여러 게이트와의 채널이 필요한 설계를 하게 되어, CMOS 시냅스의 소자의 크기가 커지지만, 스핀 궤도 토크를 기반으로 하는 시냅스는 하나의 소자를 이용하여 구성이 되기 때문에, 기존의 CMOS 소자에 비해 작은 사이즈로 소자를 제작할 수 있다.
기존의 스핀 전달 토크에 비해 더 낮은 전류로도 자화 반전이 가능한스핀 궤도 토크를 이용한 소자의 구조가 기존의 CMOS에 비해 간단하기 때문에 제작이 용이하다.
전극(110)은 비자성의 금속이고, 전극(110)으로 사용하는 금속으로는 Ta이 있고, 스핀 궤도 토크를 제공할 수 있다. 전극(110)과 자유층(120)의 경계면에서 스핀 분극된 전자의 축적으로부터 스핀 궤도 토크가 발생하게 된다. 분극 방향은 자성의 방향과는 다르고, 전류 방향에 의해 결정된다.
자유층(120)은 접촉하고 있는 전극(110)에서의 전류에 의해 자구벽의 이동이 가능하다. 자유층(120)으로 사용되는 재료는 CoFeB, Co/Ni, Co/Pd, CoFe 또는 Co가 있다.
터널 장벽층(130)으로 사용되는 물질은 산화물이고, 주로 사용되는 산화물로는 MgO 또는 AlOx가 있다.
제1 고정층(141) 및 제2 고정층(143)은 Co, Fe, Pd, Ni, Mn, Fe, Co, Ni, Cr, permalloy, heusler alloy, 갈륨망간비소(GaMnAs) 또는 게르마늄망간(GeMn)이 주로 사용된다.
상기 제2 고정층(143)은 자구벽의 이동시 제1 고정층(141)의 자화방향이 변경되는 현상을 방지하기 위해 구비된다. 즉, 제2 고정층(143)은 제1 고정층(141)과 동일한 자화방향을 가지고, 자유층(120)의 자구벽의 이동 또는 자화의 변경에 따라 제1 고정층(141)의 자화가 영향을 받는 것을 방지한다.
스페이서층(142)은 비자성층으로, Ta, Ru 또는 Cu가 주로 이용되는 재료이다.
도 2는 본 발명의 바람직한 실시예에 따른 소자에 인가되는 전류값의 크기에 따라 이동되는 자구벽 상태를 보여주는 모식도이다.
도 2의 (a), (b) 및 (c)를 참조하면, 전극(110)에서 전류가 장축 방향으로 흐르고 있는 상태이다.
도 2의 (a)를 참조하면, 자유층(120)에서의 자구벽의 이동이 최대로 될 수 있도록 전극(110)의 장축 방향으로 펄스 파워가 계속 가해지는 상태이다.
또한, 고정 도메인층(140)의 자화 방향과 자유층(120)의 주요 자화 방향이 서로 반대 상태를 보이고 있으므로, 자기 소자의 수직 방향의 자기 저항은 높은 값 또는 최대값이 될 수 있다.
도 2의 (b)를 참조하면, 인가된 외부 자기자의 방향과 무관하게 전극(110)에 흐르는 전류값에 의해 제어되어 자유층(120)의 자구벽의 스핀 방향에 따른 비율이 동등한 상태로 있음을 볼 수 있다.
또한, 고정 도메인층(140)의 제1 고정층(141)의 자화 방향과 자유층(120)의 자구벽의 비율이 동등하므로, 소자의 수직 방향의 자기 저항은 전체 자기 저항값 중에서 중간값을 가질 수 있다.
도 2의 (c)를 참조하면, 자유층(120)에서의 자구벽의 이동이 최대로 될 수 있도록 중금속을 가지는 전극(110)의 장축 방향으로 펄스 파워가 계속 가해지는 상태이다.
또한, 고정 도메인층(140)의 자화 방향과 자유층(120)의 주요 자화 방향이 서로 같은 상태를 보이고 있으므로, 소자의 수직 방향의 자기 저항은 낮은 값 또는 최소값이 될 수 있다.
도 2의 (a), (b) 및 (c)를 참조하면, 전극(110)의 장축 방향으로 펄스 파워를 조절하여 자유층(120) 내의 동일 스핀 방향의 자구벽의 영역을 조절할 수 있다.
도 3은 본 발명의 바람직한 실시예에 따른 펄스 신호가 누적 또는 변환됨에 따른 자유층의 자구벽 이동 상태를 보여주는 모식도이다.
도 3의 (a) 및 (b)를 참조하면, (a)는 펄스 파워의 진행을 보여주고 있고, (b)는 펄스 파워의 진행에 따른 자유층(120)의 자구벽 이동 상태를 보여주고 있다.
도 3을 참조하면, 1번 펄스에 해당하는 전류값이 전극(110)에 흐르고, 전류 방향은 전극(110)의 지면 방향으로 흐르도록 설정한다. 이 때, 자유층(120)의 주요 영역의 자화 방향과 고정 도메인층(140)의 자화 방향이 반대가 되어 있기 때문에 소자의 수직 방향의 자기 저항값은 높은 값을 보일 수 있다.
이어서, 2번 펄스가 가해지고, 자유층(120)은 반대 방향의 자화 방향인 동등한 크기의 자구벽으로 구성되어 있기 때문에, 1번 펄스에서의 소자의 자기 저항값 보다 감소하게 된다.
이어서, 3번 펄스가 가해지고, 자유층(120)의 자구벽은 이동하여, 고정 도메인층(140)의 자화 방향과 동일한 방향의 자구벽 영역이 증가한다. 따라서 소자의 자기 저항은 감소하게 된다.
이어서, 3번 펄스를 위상 반전한 4번 펄스가 가해지고, 자유층(120) 내의 자구벽은 3번 펄스를 가했을 때와 달리 반대 방향으로 이동하여, 자유층(110)의 자구벽의 영역 상태는 2번 펄스가 가해졌을 경우와 동일한 상태가 된다.
이어서 5번 펄스를 주면, 자유층(120) 내의 자구벽은 더 이동하게 되어 고정 도메인층(140)의 자화 상태와 반대인 자구벽 영역이 증가하고, 소자의 자기 저항은 1번 펄스를 가했을때와 동일한 상태로 환원된다.
스핀 궤도 토크를 이용한 자구벽 이동의 경우, 전류가 흐르는 방향의 수직한 방향으로 자구벽의 이동이 발생한다. 스핀 궤도 전류에 의한 자구벽 이동에 필요한 전류는 스핀 전달 토크에 의한 자구벽 이동에 필요한 전류의 10% 정도이다.
도 4는 본 발명의 바람직한 실시예에 따른 펄스가 진행됨에 따라 자구벽의 이동이 발생하고, 자구벽의 이동에 따른 자기 저항값(MagnetoResistance)의 변화에 대한 그래프이다.
도 4를 참조하면, 소자의 초기 상태는 자유층(120)의 자화 방향이 고정 도메인층(140)의 자화 방향과 동일한 상태에 있고, 소자의 자기 저항값이 최소인 상태이다.
소자의 자유층(120)의 자화 방향이 고정 도메인층(140)의 자화 방향과 동일한 상태에 있게 되면, 소자의 수직 방향의 자기 저항은 최소로 될 수 있다.
소자에 단계적으로 펄스 파워(pulse power)를 가함으로써, 전극(100)으로 흐르는 전류로 인해 스핀 궤도 전류가 발생하고, 자유층(120)내의 자구벽은 이동된다.
소자의 초기 상태에서, 도 3의 4번과 같은 역펄스 파워를 가하여 자유층(120)의 자구벽을 이동시킨다. 고정 도메인층(140)의 자화방향과 반대인 자화 방향을 가진 자구벽 영역의 증가로 소자의 자기 저항은 증가한다. 이어서 가해지는 역펄스로 인해 자구벽은 더 이동되고, 고정 도메인층(140)의 자화 방향과 반대인 자화 방향을 가진 자구벽 영역이 최대가 되기 때문에, 소자의 자기 저항은 최대가 된다.
이어서, 도3의 1번 펄스와 같은 펄스 파워를 가하여 자구벽의 이동 방향을 전환한다. 자구벽의 이동으로 고정 도메인층(140)의 자화 방향과 동일한 방향의 자화 방향을 가진 자유층(120) 자구벽의 영역이 증가하게 되고, 소자의 자기 저항은 감소하게 된다.
이어서 펄스 파워를 더 가하면, 이어지는 자구벽의 이동으로, 고정 도메인층(140)의 자화 방향과 동일한 방향의 자화 방향을 가진 자구벽 영역은 최대가 되고, 소자의 자기 저항값은 최소가 된다.
즉, 자유층(120)의 자구벽 이동에 따른 동일 자화 방향을 가진 영역의 변화에 의해 소자의 자기 저항값을 조절할 수 있고, 펄스 파워의 진행에 따라 자유층(120)의 자구벽이 이동하므로, 소자의 자기 저항값은 단계적으로 조절이 가능하게 된다.
도 5는 본 발명의 바람직한 실시예에 따른 Long-Term Potentiation(LTP, 장기 강화)와 Long-Term Depression(LTD, 장기 억압)의 2가지 동작에 대한 그래프이다.
도 5를 참조하면, 생물학적 시냅스는 Long-Term Potentiation(LTP, 장기 강화)와 Long-Term Depression(LTD, 장기 억압)의 2가지 동작을 한다. LTP는 2개의 신경세포간의 연결인 시냅스가 긴 주기를 가지고 자극을 받을 때 신경세포간 신호전달이 점점 향상되는 것을 말한다. 즉, 시냅스의 신호전달 능력이 향상된다는 뜻이다. LTD는 반대로 신경세포간의 신호전달이 점점 약화되는 것은 의미한다. 이렇게 신호전달의 향상과 약화를 조절하는 것을 시냅스의 weight를 조절한다고 한다. 이와 같은 생물학적 시냅스의 동작은 도 4의 자구벽 이동에 따른 자기 저항값의 조절과 유사한 형태임을 알 수 있다.
본 발명에서는, 스핀 시냅스의 경우, 생물학적 시냅스의 LTP, LTD의 동작에서와 같이 자구벽 이동 동작을 통한 자기저항의 변화로 유사 형태로 구현할 수 있다.
제조예 1
실험적인 조사를 위해, 다음의 구조로 소자를 제작한다. 기판으로는 Si을 사용하고, 기판인 Si 상에 SiO2를 120 nm 두께로 형성한다. 이어서, 전극(110)으로 Ta을 2 nm으로 형성한 후에, 전극(110) 상에 자유층(120)으로 Co0.4Fe0.55B0.05로 형성하였다.
또한 자유층(120) 상에 순차적으로, 터널 장벽층(130)으로 MgO2 nm, 제1 고정층(141)으로 Fe를 4 nm를 형성하였다.
평가예 1
제조예 1에서 제작된 소자를 평가하였다. 전극(110)에 장축 방향으로 펄스 파워를 가하여 전류를 흐르도록 하고, 펄스 파워에 따라 자유층(120) 내의 자구벽은 이동하고, 자구벽의 이동 방향은 전류 흐름에 수직 방향으로 이동하였다. 펄스 파워를 가하여 전류값인 5.06A/cm2 내지 6.46A/cm2 의 범위에서 전극(110)으로 흐르는 전류를 변화하였다.
펄스 파워를 동일 위상으로 연속하여 가하면, 자유층(120)의 자구벽은 한쪽 방향으로 이동을 하여 자유층(120)의 스핀 방향이 모두 동일한 상태가 된다. 이 때, 자유층(120)의 자화 방향이 제1 고정층(141)의 자화 방향과 동일한 방향이 되어 소자의 자기 저항값은 최대값에 도달하였다.
또한, 스핀 궤도 토크 현상을 이용하여 자구벽 (Domain Wall, DW) 운동을 제어할 수 있는 스핀 소자는 인공신경망 네트워크 소자 (Artificial Neural Network Device, ANN Device) 응용이 가능하며, 뉴런 소자로 제작되고 활용될 수 있다.
자구벽 (Magnetic Domain Wall, DW)의 경우, 뉴런 소자가 가져야 할 축적 자극의 판단에 용이한 특성을 가지고 있다.
본 발명에서 제안된 구조의 경우, 펄스 전류(자극)의 누적으로 인해, 임계치 이상의 신호가 들어왔을 때 신호처리를 할 수 있는 특성을 보여준다.
이러한 자구벽을 이동시키는 방법으로는 다양한 방법이 존재한다. 외부 자기장을 통해 이동이 가능하고, Spin Transfer Torque (STT)를 통해서도 자구벽의 이동은 보고되어 왔다.
특히, 최근 스핀 궤도 토크를 이용한 자구벽의 이동이 보고되었는데, 스핀 궤도 토크를 이용하여 자구벽을 이동시킬 경우에 STT를 이용할 경우에 비해 큰 장점을 나타낸다.
스핀 궤도 토크를 이용하여 자구벽을 이동시키는 경우에는, 뉴런 스핀 소자의 구동전력은 감소되고, 구동속도는 증가된다.
참조논문(Debanjan Bhowmik의 Domain Wall Motion Orthogonal To Current Flow Due To Spin Orbit, Torque, Scientific Reports, 2015년)에 의하면 스핀 궤도 토크를 이용할 경우, Write Latency가 STT에 대비하여 100배 가량 빠르고(빠른 구동속도), Write Current의 경우 STT에 대비하여 10배 정도 작음을 보여주고 있다(구동전력의 감소).
또한, STT를 사용할 경우 스핀 분극(Spin Polarization)을 시키기 위한 고정층(Fixed Layer)이 필요하지만, 스핀 궤도 토크를 이용할 경우, 별도의 고정층이 필요하지 않기 때문에, 소자의 구조상 훨씬 간단해지는 장점이 있다.
도 6은 본 발명의 바람직한 실시예에 따른 뉴런 소자 및 시냅스 소자의 작동에 대한 기본 원리의 개념도이다.
도 6을 참조하면, 뉴런은 시냅스로 부터 누적된 신호의 누적합이 임계 신호값 이상이 되었을 경우, 특정한 신호를 방출하게 된다. 일련의 과정으로 설명을 하면, 사물(10)으로 인한 초기 신호가 뉴런(20)으로 입력되고, 지속적으로 신호가 입력되면, 뉴런(20)과 뉴런(30) 사이에 있는 시냅스(40)에서 신호가 누적된다. 시냅스(40)에 신호가 누적되어 임계치를 넘어서면, 다음 뉴런(30)으로 신호가 전달되고, 뉴런(30)과 연결되어 있는 시냅스(50)에 이 신호가 누적되기 시작한다. 계속해서 시냅스에 신호가 누적되고, 시냅스의 임계치를 넘어서면 다음 뉴런의 다음 시냅스로 신호가 전달되는 과정을 반복하면서, 최종적인 인식(읽기 또는 쓰기)가 가능해진다.
본 발명의 뉴런 스핀 소자는 저전력으로 고집적화가 가능한 소자로, 생물학적인 시냅스 기능을 완벽하게 재현 가능한 소자이고, 소자 간의 간섭이 없으므로, 시냅스의 출력에 대한 신뢰가 높다.
도 7은 본 발명의 바람직한 실시예에 따른 펄스 신호에 따른 뉴런 스핀 소자의 작동에 대한 그래프이다.
도 7을 참조하면, 뉴런 스핀 소자에 펄스 신호(Iinput)가 입력되고, 펄스 신호가 누적되어 임계치에 도달하기 전에는 뉴런 스핀 소자의 출력값이 나타나지 않는다. 펄스 신호가 누적되어 임계치에 도달하면, 이때의 입력 신호를 파이어(fire) 펄스라고 하고, 파이어 펄스에서 뉴런 스핀 소자의 출력값(Iout)이 발생하여 출력된다. 이어서 역 펄스 신호(리셋 신호)를 입력하여, 뉴런 스핀 소자의 출력은 제로가 된다.
도 8은 본 발명의 바람직한 실시예에 따른 실제적인 입력 신호에 대한 그래프이다.
도 8을 참조하면, 뉴런 스핀 소자에 누적되는 신호의 총합이 임계치를 넘지 못하면 신호전달이 이루어지지 않는데, 초기 누적값(60)이 임계치를 넘어 서지 못하고, 입력 펄스의 역신호(65)에 의해 뉴런 스핀 소자가 리셋되었음을 확인할 수 있다. 이어서, 리셋 후에 입력 펄스가 누적되어 뉴런 스핀 소자의 출력값이 발생하게 된다. 즉, 입력 전류(Is)의 적분값이 임계값 이상이 될 때, 뉴런 스핀 소자의 on 상태가 되는 것이다.
도 9는 본 발명의 바람직한 실시예에 따른 자유층과 고정층의 스핀 방향에 따른 자기 저항값에 대한 모식도이다.
도 9를 참조하면, 자유층(230), 터널 장벽층(240) 및 고정층(310)으로 구성되어 있는 뉴런 스핀 소자의 동작 설명을 위한 모식도이다.
고정층(310)은 자기 배향이 고정되어 있고, 자유층(230)의 자화는 프로그래밍 전류에 의해 발생된 외부 자기장에 따라 변화될 수 있다.
자유층(230)의 스핀 방향이 고정층(310)의 스핀 방향과 동일한 상태일 때, 뉴런 스핀 소자의 수직 방향으로 최대 전류가 흐를 수 있고, 뉴런 스핀 소자의 자기 저항값은 최소 상태가 된다.
또한, 자유층(230)의 스핀 방향이 고정층(310)의 스핀 방향과 180°다른 방향일 때, 상태일 때, 뉴런 스핀 소자의 수직 방향으로 최대 전류가 흐를 수 있고, 뉴런 스핀 소자의 자기 저항값은 최대 상태가 된다.
즉, 두 개의 근접한 자기층인 고정층(310)과 자유층(230)의 자기 방향에 따라 자기 저항값이 결정된다.
도 10은 본 발명의 바람직한 실시예에 따른 전극의 전류 방향에 따른 자구벽 이동에 대한 모식도이다.
도 10의 (a) 및 (b)를 참조하면, 전극(220) 내에서 펄스 전류의 방향에 따라 자구벽의 이동 방향이 반대임을 확인할 수 있다.
즉, (a)의 경우 인가되는 펄스 전류에 의해 자구벽은 우측으로 이동하며, 이를 통해 자유층(230)의 해당영역은 자구벽의 이동을 통해 고정층(310)의 스핀 방향과 반대 방향이 된다. 따라서, 뉴런 스핀 소자의 자기 저항은 최대 상태가 된다.
또한, (b)의 경우 펄스 전류는 (a)에서 설정된 방향과 반대이므로, 자구벽은 (a)의 이동방향과 반대가 된다. 따라서, 고정층(310)의 스핀 방향과 동일한 스핀 방향을 가지는 자구는 확대된다. 따라서, 자유층(230)의 해당 영역(R2)의 스핀 방향은 고정층(310)의 스핀 방향과 서로 동일한 방향이므로, 뉴런 스핀 소자의 자기 저항은 최소 상태가 된다.
도 11은 본 발명의 바람직한 실시예에 따른 뉴런 스핀 소자의 단면도이다.
도 11을 참조하면, 본 실시예의 뉴런 스핀 소자는 기판(210) 상에 배치된 전극(220), 전극(220) 상에 배치되고, 자구벽(Domain Wall)의 이동이 가능한 자유층(230), 자유층(230) 상에 배치된 터널 장벽층(240), 터널 장벽층(240) 상에 형성된 고정 도메인층(300) 및 고정 도메인층(300) 상에 형성된 캡핑층(360)을 가진다.
또한, 고정 도메인층(300)은 터널 장벽층(240) 상에 배치된 고정층(310), 고정층(310) 상에 배치된 제1 비자성층(320), 제1 비자성층(320) 상에 배치된 제1 다층막(330), 제1 다층막(330) 상에 배치된 제2 비자성층(340) 및 제2 비자성층(340) 상에 배치된 제2 다층막(350)을 가진다.
자유층(230)은 전극(220)을 흐르는 전류에 따라 자구벽의 이동을 수행한다. 따라서, 자유층(230) 내의 자구벽의 이동에 따라 고정 도메인층(300) 하부의 자화 방향은 결정되며, 뉴런 스핀 소자의 저항도 결정된다.
고정층(310), 제1 다층막(330) 및 제2 다층막(350)은 고정된 자화 방향을 나타내고, 벡터적으로 모두 더하면, 자화 방향은 기판(210)을 향하고 있으나, 이에 한정하지는 않는다.
도 12는 본발명의 바람직한 실시예에 따른 전극의 펄스 전류에 따른 자유층의 자구벽 이동에 대한 모식도이다.
도 12를 참조하면, 리셋(370) 상태로부터 전극(220)에 펄스 전류가 흐르면, 뉴런 스핀 소자의 자유층의 자구벽은 이동하게 된다. 펄스 전류가 발생함에 따라 자구벽이 이동하여 누적 진행1(371), 누적 진행2(372) 및 누적 진행3(373)이 진행된다. 이어서 펄스 신호가 추가되면 자구벽은 이동하고, 자구벽의 이동에 따라 고정 도메인(300)의 자기 방향과 일치하는 자유층(230)의 영역이 발생하게 되면, 파이어(374) 되어 뉴런 스핀 소자의 출력이 발생하게 된다. 뉴런 스핀 소자의 출력이 발생된 이후에, 펄스 전류의 역신호가 인가되면 뉴런 스핀 소자는 리셋(370)된다.
제조예 2
본 발명은 기본적으로 도 10과 같이, 자유층(230), 터널 장벽층(240), 고정층(310), 제1 다층막(330) 및 제2 다층막(350)으로 구성된 뉴런 스핀 소자에 있어서, 고정층(310)과 제1 다층막(330) 사이에 제1 비자성층(320) 및 제1 다층막(330)과 제2 다층막(350) 사이에 제2 비자성층(340)이 있고, 터널 장벽층(240) 상에 고정층(310)이 있는 것을 포함하는 뉴런 스핀 소자가 형성된다.
또한, 제1 다층막(330) 및 제2 다층막(350)은 Pd와 Co가 번갈아 적층되어 형성되어 있고, 제1 다층막(330)의 적층수가 제2 다층막(350)의 적층수보다 적은 것을 특징으로 하는 뉴런 스핀 소자이다.
기판(210)으로 Si을 준비하고, 기판(210) 상에 전극(220)으로 텅스텐(W) 10 nm를 형성한다. 이어서, 자유층(230)은 CoFeB를 5 nm 로 형성한다. 자유층(230) 상에 터널 장벽층(240)으로는 MgO를 3 nm로 형성한다.
또한, 제1 비자성층(320)으로는 Ta을 3 nm을 형성하고, 제2 비자성층(340)으로는 Ru을 3 nm을 형성한다.
또한, 제1 다층막(330) 및 제2 다층막(350)을 제작시에, Pd층은 0.4 nm 내지 0.8 nm의 두께로 증착하도록 한다. Pd층은 제1 다층막(330) 및 제2 다층막(350)의 수직 자화를 유도하기 위해 증착된 것이다.
고정층(310)은 자유층(230)과 동일 재료는 CoFeB를 이용하여 형성하고, 3 nm 두께로 형성한다.
박막 공정을 이용하여, 터널 장벽층(240) 상에 형성되는 고정층(310), 제1 비자성층(320), 제1 다층막(330), 제2 비자성층(340), 제2 다층막(350) 및 캡핑층(360)은 터널 장벽층(240) 상의 일부 영역을 점유하는 구조이고, 전극(220)의 장축 방향의 장축 길이 대비 10% 내지 50%의 범위에 있도록 배치한다.
평가예 2
제조예 2에서 제작된 뉴런 스핀 소자를 펄스 전류를 이용하여 평가를 하였다.
전극(220)에 펄스 전류를 가하고, 펄스 전류가 누적되고, 누적된 펄스 전류가 임계치를 넘어서는 시점에서 파이어(374)가 발생했다. 이때, 뉴런 스핀 소자의 수직 방향으로 최대 전류값이 측정되고, 이어서 펄스 전류의 역펄스를 가하여 리셋(370)을 함으로써, 뉴런 스핀 소자의 수직 방향으로 최소 전류값이 측정되었다.
또한, 메모리 적용을 위한 자기 터널 접합(MTJ)에서 자유층은 단축 자기이방성을 가지고 있고, 자유층의 스핀 방향은 고정층의 스핀 방향과 형성된 각도가 0°또는 180°만이 존재하는 상태이다.
그러나 본 발명의 실시예의 변형에서는 자유층이 다축 자기이방성을 가질 수 있도록 제작하고, 이러한 자유층의 스핀 방향이 고정층의 스핀 방향과 형성하는 각도가 다단계로 형성할 수 있도록 한다.
도 13은 본 발명의 바람직한 실시예에 따른 제1 자유층, 제1 터널 접합층 및 제1 고정층으로 자기 터널 접합(MTJ)를 형성하고 있는 스핀-시냅스 소자의 단면도이다.
도 13을 참조하면, 제1 전극(400) 상에 고정층(410)을 형성되어 있고, 고정층(410) 상에는 제1 터널 접합층(420), 제1 터널 접합층(420) 상에 제1 자유층(430), 제1 자유층(430) 상에는 제2 전극(440)이 형성되어 있는 구조의 스핀 시냅스 소자이다.
고정층(410)은 강자성체로, Co, Fe, Ni 또는 Mn일 수 있고, 이들의 합금일 수 있다. 예를 들어 이러한 합금으로는 CoFeB, NiFe, CoPt, CoPd, FePt 또는 FePd가 있다.
고정층(410)은 자기 배향이 고정되어 있고, 제1 자유층(430)의 자화는 프로그래밍 전류에 의해 발생된 외부 자기장에 따라 변화될 수 있다.
또한, 제1 자유층(430)은 강자성체이고, Co, Fe, Ni, Mn 또는 이들의 합금일 수 있다.
또한, 제1 터널 접합층(420)은 금속 산화물이고, 예를 들어 MgOx 또는 AlOx 등이 사용될 수 있다.
고정층(410)의 스핀 방향은 고정되어 있고, 제1 전극(100)을 통해 스핀 시냅스 소자에 가해지는 펄스에 따라 제1 자유층(430)의 스핀 방향은 동일 평면상에서 일정한 각도만큼 토크가 발생하게 된다.
제1 자유층(430)의 스핀 방향과 고정층(410)이 형성하는 각도에 따라 스핀 시냅스 소자의 자기 저항값은 변화하게 된다.
도 14는 본 발명의 바람직한 실시예에 따른 제1 자유층, 제1 터널 접합층, 제1 고정층, 제2 터널 접합층 및 제2 자유층으로 자기 터널 접합(MTJ)를 형성하고 있는 스핀 시냅스 소자의 단면도이다.
도 14를 참조하면, 제1 자유층(430) 및 제2 자유층(460)이 있는 구조로, 자기 터널 접합(MTJ)가 두 개 영역에 존재하는 구조로 된 스핀-시냅스 소자이다.
또한, 제2 자유층(460)은 강자성체이고, Co, Fe, Ni, Mn 또는 이들의 합금일 수 있다.
또한, 제2 터널 접합층(450)은 금속 산화물이고, 예를 들어 MgOx 또는 AlOx 등이 사용될 수 있다.
고정층(410)의 스핀 방향은 고정되어 있고, 제1 전극(400)을 통해 스핀 시냅스 소자에 가해지는 펄스 전류에 따라 제1 자유층(430)의 스핀 방향은 동일 평면상에서 일정한 각도만큼 토크가 발생하게 된다. 또한, 제2 자유층(460)의 스핀 방향도 펄스 전류에 따라 스핀 토크가 발생하여, 제2 자유층(460)의 스핀 방향과 고정층(410)의 스핀 방향과 일정한 각도를 형성하게 된다.
제1 자유층(430) 및 제2 자유층(460)의 스핀 방향과 고정층(410)의 스핀 방향이 형성하는 각도에 따라 스핀 시냅스 소자의 자기 저항값은 변화하게 된다. 두 개 영역의 자기 터널 접합(MTJ)로 인해 멀티 비트의 수가 증가할 수 있다.
도13 및 도 14의 스핀 시냅스 소자는 멀티 비트를 구현하는 기본 구조이다.
도 15는 본 발명의 바람직한 실시예에 따른 다축 자기 이방성을 갖는 제1 자유층을 형성하는 방법에 대한 모식도이다.
도 16은 본 발명의 바람직한 실시예에 따른 다축 자기 이방성을 갖는 자유층의 이방성 구조에 대한 모식도이다.
도 15 및 도 16을 참조하면, 샘플 기판(500) 상에 제1 전극을 형성한 뒤에, 챔버 내에서 자기장을 가하면서 제1 전극 상에 강자성체(510)를 성막을 한다. 이어서, 강자성체(510)가 성막된 샘플을 전기로에 로딩한 후, 자기장을 가하면서 300℃ 이상 1500℃ 이하의 범위에서 10 min 이상을 가열한다.
샘플 기판(500)의 적절한 선택 및 전극층의 결정 성장을 통하여 강자성체(510)의 결정 배열(540)을 조절 한다.
강자성체(510)의 전체적인 모양과 강자성체(510)의 성막시 가해준 자기장 및 열처리시 가해주는 자기장을 이용하여, 다축 자기 이방성을 보이는 자유층을 만들 수 있다.
또한, 강자성체(510)의 제작시에 자성층의 결정 성장을 제어하여, 강자성체(510)의 결정성에 따른 자기이방성 축이 생성되어서, 여러 개의 축을 갖는 자기 이방성을 보이는 자유층을 제작할 수 있다. 이러한 다축자기 이방성은 스핀밸브와 같은 원리로 자기 터널 접합(MTJ)와 응용되면, multi-bit를 갖는 메모리로 사용이 가능해지며, 이는 스핀 시냅스 구조의 기본 소자가 된다.
또한, 자화 방향이 서로 다른 자유층을 적층하여 다층으로 제작하여 적층된 자유층을 이용하여 자기 이방성을 구현할 수 있다. 이 경우에는 스핀-시냅스 구조의 가중치 부여 정도를 좀 더 미세하게 제어할 수 있다.
자유층을 다층 구조로 제작시에, 자유층을 제작시마다 자화 방향을 변화시켜서, 다층 구조의 자유층의 방향 변화에 따른 multi-bit를 구현하기가 좀 더 용이해질 수 있다.
도 17은 본 발명의 바람직한 실시예에 따른 자유층, 터널 접합층 및 고정층이 형성된 스핀 시냅스 소자의 기본 구조이다.
도 17을 참조하면, 자유층(630)과 고정층(610)의 사이에 터널 접합층(620)이 형성된 구조이고, -x축 방향으로 자유층(630)의 스핀 방향이 형성되어 있다. 자유층(630)의 스핀 방향과 고정층(610)의 스핀 방향이 반대 방향으로 있고, 스핀 시냅스 소자의 수직 방향의 자기 저항값은 최대가 된다.
도 18은 본 발명의 바람직한 실시예에 따른 자유층의 스핀 방향의 형성을 45°간격으로 표시한 이미지이다.
도 18을 참조하면, 동일 편면 상에 0° 축(740), 315° 축(750), 270° 축(760), 225° 축(770) 및 180° 축(780)으로 구성되어 있다.
도 19는 본 발명의 바람직한 실시예에 따른 스핀 시냅스 소자의 전류값은 일정하게 유지하면서, 시냅스 소자에 전류 펄스를 가하여 스핀 방향의 변환에 대한 모식도이다.
도 19을 참조하면, 시냅스 소자에 전류 펄스를 가하지 않은 상태이고, 자유층(630)의 스핀 방향(810)은 고정층(610)과 반대 방향인 상태이고, 이로 인해 스핀 시냅스 소자의 자기 저항값은 최대값(RH)이 되어 있는 상태이다.
또한, 스핀 시냅스 소자의 제1 전극(400)으로 첫 번째 펄스 전류가 입력되면, 자유층(630)의 스핀에 토크가 발생하여 스핀 방향(820)은 45°회전하게 되고, 고정층(610)의 스핀 방향과 135°를 형성하게 된다. 이어서 두 번째 전류 펄스를 가하면, 자유층(630)의 스핀 방향(830)은 45°더 회전하게 되어, 고정층(610)의 스핀 방향과 90°를 형성하게 된다. 이어서, 세 번째 전류 펄스를 가하면, 자유층(630)의 스핀 방향(830)은 45°더 회전하게 되어 고정층(610)의 스핀 방향과 45°를 형성하게 된다. 제1 전극(400)을 통해 펄스 전류가 단계적으로 가해지면서 자유층(630)의 스핀 방향은 회전하게 되고, 스핀 시냅스 소자의 자기 저항값은 점점 감소하게 된다.
이어서 스핀 시냅스 소자에 펄스 전류가 더 가해져서 자유층(630)의 스핀 방향(850)과 고정층(610)의 스핀 방향이 동일한 방향이 되고, 스핀 시냅스 소자의 자기 저항값은 최소값(RL)의 상태가 된다.
상술한 바와 같은 펄스 전류가 스핀 시냅스 소자에 가해지는 경우, 스핀 소자에 주입되는 전류값은 일정하게 유지되지만, 스핀 시냅스 소자의 자기 저항값은 감소하게 된다.
도 20은 본 발명의 바람직한 실시예에 따른 스핀 소자에 전류 펄스를 가하여 스핀 시냅스 소자의자기 저항값의 변화를 계량적으로 나타낸 그래프이다.
도 20을 참조하면, 스핀 시냅스 소자의 자기 저항값은 최대값인 RH이고, 스핀 시냅스 소자에 펄스 전류를 단계적으로 가함에 따라, 자기 저항값이 R0, R1, R2, R3 만큼 누적적으로 감소함을 보여준다.
또한 펄스 전류를 단계적으로 가하여, 자유층(630)의 스핀 방향이 고정층(610)의 스핀 방향과 동일하게 되고, 스핀 시냅스 소자의 자기 저항값은 최소값에 이르고, RL이다. 스핀 시냅스 소자에 흐르는 전류값의 변화없이 스핀 시냅스 소자의 자기 저항값을 변화할 수 있으므로 저전력으로 스핀 시냅스 소자는 구동되고, 이를 이용한 저전력의 메모리 제작이 가능함을 알 수 있다.
도 21은 본 발명의 바람직한 실시예에 따른 스핀 시냅스 소자에 가하는 전류 펄스에 따른 쓰기 및 스핀 시냅스 소자의 자기 저항값의 읽기에 대한 모식도이다.
도 21을 참조하면, 스핀 시냅스 소자에 펄스 전류가 가해지고, 펄스 전류에 의해 자유층(630)의 스핀 방향이 변화함에 따라, 스핀 시냅스 소자의 자기 저항이 바뀌고, 이를 읽어들임으로 인해, 현재의 스핀 시냅스 소자의 상태를 알 수 있게 된다.
또한, 스핀 시냅스 소자에 펄스 전류를 가하여 자기 저항값 R1을 읽어들이면, 펄스 전류가 가해지기 전에 자기 저항값은 R0임을 확인할 수 있게 되고, 스핀 시냅스 소자의 스핀 방향을 알 수 있게 되고, 이 과정이 반복되어 쓰기와 읽기가 발생하게 된다.
도 22는 본 발명의 바람직한 실시예에 따른 스핀 시냅스 소자에 대한 흥분 및 억제에 대한 예상 그래프이다.
도 22를 참조하면, 펄스 전류에 의해 스핀 시냅스 소자의 작동이 가능하고, 펄스 전류에 따라 스핀 시냅스 소자의 자기 저항값은 달라지게 된다. 또한, 이로 인해 스핀 시냅스 소자는 선형적인 흥분 및 억제의 개형을 보일 것으로 예상할 수 있다.
스핀 시냅스 소자에 펄스 전류를 가하고, 스핀 시냅스 소자의 자기 저항값이 변화하게 된다. 또한, 자기 저항값이 최대값이 될 때까지 펄스 전류를 지속적으로 가함에 따라, 스핀 시냅스 소자에 흐르는 전류는 최대값이 될 수 있다. 계속적인 펄스 전류가 가해지고, 스핀 시냅스 소자에 흐르는 전류가 증가해 가는 것은 일종의 흥분 상태의 시냅스와 유사한 것이다. 이어서 스핀 시냅스 소자의 자기 저항값이 최소값이 된 이후에, 펄스 전류가 계속 가해지면 스핀 시냅스 소자의 자기 저항값은 증가하게 된다. 이는 스핀 시냅스 소자의 최대값의 전류가 감소 방향이 되고, 스핀 시냅스 소자는 억제 상태(시냅스의 억제 상태와 유사)가 된다.
또한, 스핀 시냅스 소자의 106회 이상의 사이클 후에도, 스핀-시냅스 소자의 흥분 및 억제에 대한 그래프 형태가 변하지 않음을 확인할 수 있다.
다축자기이방성은 Multi-bit가 가능한 자기 터널 접합(MTJ)를 가능하게 하고, 이 자기 터널 접합(MTJ)를 포함하는 스핀 시냅스 소자는 기존의 이진법 메모리를 대체하여 그 용량을 크게 확대할 수 있고, 또한 인공 신경망 기술에 적합한 시냅스 소자로 사용될 수 있다.
도 23은 본 발명의 바람직한 실시예에 따른 스핀 시냅스 소자의 흥분 및 억제에 대한 모식도이다.
도 23을 참조하면, 자유층의 스핀 방향과 고정층의 스핀 방향이 동일 방향에 있으면, 스핀 시냅스 소자의 자기 저항갑은 최소인 상태이다. 이러한 스핀 시냅스 소자에 펄스 전류가 가해짐에 따라, 자유층의 스핀 방향은 동일 평면 상에서 변화하게 되고, 스핀 시냅스 소자의 자기 저항값은 증가하게 된다.
자유층의 스핀 방향이 고정층의 스핀 방향과 180°를 형성하고 있는 상태가 스핀 시냅스 소자의 자기 저항이 최대값이 되는 상태이므로, 펄스 전류가 계속 스핀 시냅스 소자에 가해지면, 스핀 시냅스 소자의 자기 저항이 최대값이 되는 상태가 된다. 스핀 시냅스 소자의 자기 저항이 최대값이 된 상태에서 계속해서 전류 펄스를 가하게 되면, 자유층의 스핀 방향의 변환에 따라 스핀 시냅스 소자의 자기 저항값은 감소하게 된다.
도 24는 본 발명의 바람직한 실시예에 따른 스핀 시냅스 소자와 STT-MRAM의 비교 그래프이다.
도 24의 (a) 및 (b)를 참조하면, (a)는 자구벽 타입의 시냅스이고, 스핀 시냅스 소자에 펄스 전류를 가하면, 스핀 시냅스 소자의 자기 저항값은 단계적으로 변화하고, 자기 저항값 RH 내지 RL의 범위에서 변화하게 되고, 다단계 제어되는 시냅스 소자의 제작이 가능하다. (b)는 STT-MRAM 타입이고, STT-MRAM에 펄스 전류를 가하면, RH 또는 RL의 자기 저항값만을 갖게 된다.
제조예 3
제1 자유층(430)은 강자성체이고, 결정성이 매우 뛰어난 제1 터널 접합층(420) 상에 CoFeAl을 55 nm를 형성하도록 한다.
이어서, 성막된 CoFeAl를 가열기를 이용하여 400℃ 이상의 고온에서 10분 이상의 열처리를 진행한다.
평가예 3
제조예 3에서 성막된 CoFeAl 박막의 잔류 자기화 정도를 각도에 따라 확인하였다. 자기 이방성이 향하는 각도에서는 잔류 자기화 정도가 크게 나타나고 자기 이방성 방향에서 멀어질수록 잔류 자기화 정도가 작아짐으로 잔류 자기화 정도는 자기 이방성의 방향을 확인할 수 있는 척도가 된다. 제작된 CoFeAl 박막의 자기 이방성은 0°와 90°를 두 축으로 갖는 이축 자기 이방성을 보임을 확인하였다.

Claims (28)

  1. 기판 상에 형성된 전극;
    상기 전극 상에 형성되고, 스핀 궤도 토크에 따라 자구벽 이동이 발생하는 자유층;
    상기 자유층 상에 형성된 비자기재료인 터널 장벽층; 및
    상기 터널 장벽층 상에 배치되고 자화 방향이 고정된 고정 도메인층을 포함하는 스핀 소자.
  2. 제1항에 있어서,
    상기 자유층은 CoFeB, CoNi 및 CoPd로 이루어진 군에서 선택된 적어도 어느 하나인 것을 특징으로 하는 스핀 소자.
  3. 제1항에 있어서,
    상기 터널 장벽층은 금속산화물이고, 상기 금속산화물은 HfO2, ZrO2, AlOx, SiO2, MgO 및 Ta2O3로 이루어진 군에서 선택된 적어도 어느 하나인 것을 특징으로 하는 스핀 소자.
  4. 제1항에 있어서,
    스핀 소스 기능의 상기 전극은 Ta, Hf, W, Nb 및 이의 합금으로 이루어진 군에서 선택된 적어도 어느 하나인 것을 특징으로 하는 스핀 소자.
  5. 제1항에 있어서, 상기 고정 도메인층은,
    상기 터널 장벽층 상에 형성되고, 자화 방향이 고정된 제1 고정층;
    상기 제1 고정층 상에 형성된 스페이서층; 및
    상기 스페이서층 상에 형성된 제2 고정층을 포함하고,
    상기 자유층은 펄스 전류의 인가에 따라 상기 자구벽이 이동하여 자기 저항이 변경되는 시냅스 동작을 수행하는 것을 특징으로 하는 스핀 소자.
  6. 제5항에 있어서,
    상기 제1 고정층 및 상기 제2 고정층은 Co, Fe, Pd, Ni, Mn 및 이의 합금으로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것을 특징으로 하는 스핀 소자.
  7. 제5항에 있어서,
    상기 스페이서층은 Ta, Cu, Ru 및 W로 이루어진 군에서 선택된 적어도 어느 하나인 것을 특징으로 하는 스핀 소자.
  8. 제1항에 있어서,
    상기 고정 도메인층은,
    상기 터널 장벽층 상에 배치된 고정층;
    상기 고정층 상에 배치된 제1 비자성층;
    상기 제1 비자성층 상에 배치된 제1 다층막;
    상기 제1 다층막 상에 배치된 제2 비자성층; 및
    상기 제2 비자성층 상에 배치된 제2 다층막을 포함하고,
    상기 자유층은 펄스 전류의 인가에 따라 상기 자구벽이 이동하여 뉴런 동작을 수행하는 것을 특징으로 하는 스핀 소자.
  9. 제8항에 있어서,
    상기 제1 비자성층 및 상기 제2 비자성층은 Ru, Ta, W 및 Cu 로 이루어진 군에서 선택된 어느 하나인 것을 특징으로 하는 스핀 소자.
  10. 제8항에 있어서,
    상기 제1 다층막과 상기 제2 다층막은 서로 반대 방향으로 스핀 방향이 고정되어 있는 것을 특징으로 하는 스핀 소자.
  11. 제8항에 있어서,
    상기 제1 다층막 및 상기 제2 다층막은 Co와 Pd가 번갈아가며 적층된 구조이고, 상기 제1 다층막의 자화 세기가 상기 제2 다층막의 자화 세기보다 작은 것을 특징으로 하는 스핀 소자.
  12. 제8항에 있어서,
    상기 기판 상에 배치된 상기 고정 도메인층의 영역은 상기 자유층의 표면적 대비 5% 이상 내지 50% 이하의 범위인 것을 특징으로 하는 스핀 소자.
  13. 기판 상에 배치된 전극, 상기 전극 상에 배치되고, 자구벽(Domain Wall)의 이동이 가능한 자유층, 상기 자유층 상에 배치된 터널 장벽층 및 상기 터널 장벽층 상에 배치된 고정 도메인층을 포함하는 스핀 소자의 동작방법에 있어서,
    상기 전극에 장축 방향으로 펄스 전류를 가하는 단계;
    상기 펄스 전류로 인해 상기 자유층의 자구벽이 이동하는 단계; 및
    상기 자유층의 자구벽 이동으로 상기 스핀 소자의 자기 저항값이 변화하는 단계를 포함하는 스핀 소자의 동작 방법.
  14. 제13항에 있어서, 상기 스핀 소자의 자기 저항값은 단계적으로 변화하고,
    상기 자기 저항값이 변화하는 단계 이후에,
    상기 자기 저항값이 포화가 되고, 상기 자유층의 자화 방향이 상기 고정 도메인층의 자화방향과 반대 방향으로 형성된 단계를 더 포함하는 것을 특징으로 하는 스핀 소자의 동작 방법.
  15. 제14항에 있어서,
    상기 자기 저항값이 최대가 되고, 상기 자유층의 자화 방향이 상기 고정 도메인층의 자화방향과 반대 방향으로 형성된 단계이후에,
    상기 전극에 인가되는 상기 펄스 전류의 방향과 반대 방향으로 펄스 전류를 인가하는 단계;
    상기 자구벽의 이동으로 인해 상기 스핀 소자의 자기 저항값이 단계적으로 감소하는 단계; 및
    상기 자기 저항값이 최소가 되고, 상기 자유층의 자화 방향이 상기 고정층의 자화방향과 동일 방향으로 형성된 단계를 더 포함하는 스핀 소자의 동작 방법.
  16. 제13항에 있어서, 상기 스핀 소자의 저항값이 변경되는 단계 이후에,
    상기 펄스 전류의 위상을 반전하여 상기 스핀 소자를 리셋하는 단계를 더 포함하는 스핀 소자의 동작 방법.
  17. 제16항에 있어서,
    상기 펄스 전류의 위상 반전으로 인해 상기 스핀 소자의 자기 저항값이 최대가 되어 상기 스핀 소자가 리셋되는 것을 특징으로 하는 스핀 소자의 동작 방법.
  18. 제12항에 있어서,
    상기 고정 도메인층의 상기 자유층 상의 점유하는 영역은 상기 자유층의 표면적 대비 5% 이상 내지 50% 이하의 범위인 것을 포함하는 스핀 소자의 동작 방법.
  19. 기판;
    상기 기판 상에 형성된 제1 전극;
    상기 제1 전극 상에 형성된 고정층;
    상기 고정층 상에 형성된 절연 특성의 터널 접합층;
    상기 터널 접합층 상에 형성되고, 다축 자기 이방성 물질인 자유층; 및
    상기 자유층 상에 형성된 제2 전극을 포함하는 스핀 시냅스 소자.
  20. 제19항에 있어서,
    상기 고정층은 Co, Fe, Pd, Ni, Mn 및 이의 합금으로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것을 특징으로 하는 스핀 시냅스 소자.
  21. 제19항에 있어서,
    상기 터널 접합층은 금속 산화물이고, HfO2, ZrO2, AlOx, SiO2, MgO 및 Ta2O5로 이루어진 군에서 선택된 적어도 어느 하나인 것을 특징으로 하는 스핀 시냅스 소자.
  22. 제19항에 있어서,
    상기 자유층은 결정 이방성 및 형상 이방성인 것을 특징으로 하는 스핀 시냅스 소자.
  23. 제19항에 있어서,
    상기 자유층은 인플레인(In-plane) 방향의 다축 이방성을 보이고, Co, Fe, Pd, Ni 및 Mn으로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것을 특징으로 하는 스핀 시냅스 소자.
  24. 제19항에 있어서,
    상기 자유층은 스핀 전달 토크에 의해 자화되는 것을 특징으로 하는 스핀 시냅스 소자.
  25. 기판을 준비하는 단계;
    상기 기판 상에 제1 전극을 형성하는 단계;
    강자성체를 상기 기판과 이격되어, 상기 기판의 측면에 배치하고, 상기 강자성체를 서로 다른 극으로 대향하여 배치하는 단계;
    상기 전극 상에 자성 물질을 성막하여 자유층을 형성하는 단계;
    상기 자유층은 상기 전극 상에 형성되면서, 상기 강자성체에 의해 자화되는 단계;
    상기 자유층을 가열하는 단계;
    상기 가열이 유지되면서, 상기 자유층이 상기 성막시와는 다른 방향으로 자화되도록 자기장을 인가하는 단계;
    상기 자유층 상에 터널 접합층을 형성하는 단계;
    상기 터널 접합층 상에 고정층을 형성하는 단계; 및
    상기 고정층 상에 제2 전극을 형성하는 단계를 포함하는 스핀 시냅스 소자의 제작 방법.
  26. 제25항에 있어서,
    상기 가열이 유지되면서, 상기 자유층이 상기 성막시와는 다른 방향으로 자화되도록 자기장을 인가하는 단계이후에,
    상기 자유층의 위치를 각 30°내지 각 90°의 범위에서 회전 배치하여 가열하고, 자기장을 인가하여 자화하는 단계를 더 포함하는 스핀 시냅스 소자의 제작 방법.
  27. 제1 전극, 상기 제1 전극 상에 고정층, 상기 고정층상에 터널 접합층, 상기 터널 접합층 상에 자유층 및 상기 자유층 상에 제2 전극을 포함하는 스핀 시냅스 소자에 있어서,
    제1 전극에 펄스 전류를 인가하는 단계;
    상기 펄스 전류의 펄스에 의해 상기 자유층의 자화 방향이 변화하는 단계; 및
    상기 펄스가 누적되어 상기 자유층의 자화 방향의 변화가 단계적으로 누적되고, 상기 자화 방향이 상기 고정층과 동일한 방향으로 될 때, 자기 저항이 최소가 되는 단계를 포함하는 스핀 시냅스 소자의 동작 방법.
  28. 제27항에 있어서,
    상기 펄스가 누적되어 상기 자유층의 자화 방향의 변화가 단계적으로 누적되고, 상기 자화 방향이 고정층과 동일한 방향으로 될 때, 자기 저항이 최소가 되는 단계이후에,
    상기 펄스와 위상이 반대인 역방향 펄스를 인가하여 상기 자유층의 자화 방향이 변화하는 단계; 및
    상기 역방향 펄스가 누적되어 상기 자유층의 자화 방향의 변화가 단계적으로 누적되고, 상기 자화 방향이 고정층과 반대 방향으로 될 때, 자기 저항이 최대가 되는 단계를 더 포함하는 스핀 시냅스 소자의 동작 방법.
PCT/KR2017/011822 2016-10-25 2017-10-25 스핀 소자, 이의 동작방법 및 이의 제작 방법 WO2018080159A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US16/344,662 US10885960B2 (en) 2016-10-25 2017-10-25 Spin device, and operating method therefor and manufacturing method therefor
CN201780064988.XA CN109952662B (zh) 2016-10-25 2017-10-25 自旋器件及其操作方法和制造方法
EP17863763.3A EP3534421B1 (en) 2016-10-25 2017-10-25 Spin device

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR1020160139304A KR20180045328A (ko) 2016-10-25 2016-10-25 스핀 뉴런 소자 및 이의 동작방법
KR10-2016-0139304 2016-10-25
KR1020160139257A KR20180045302A (ko) 2016-10-25 2016-10-25 스핀 궤도 토크를 이용하는 스핀 시냅스 소자 및 이의 동작방법
KR1020160139270A KR20180045308A (ko) 2016-10-25 2016-10-25 다단계 비트를 저장하는 스핀-시냅스 소자 및 이의 동작 방법
KR10-2016-0139270 2016-10-25
KR10-2016-0139257 2016-10-25

Publications (1)

Publication Number Publication Date
WO2018080159A1 true WO2018080159A1 (ko) 2018-05-03

Family

ID=62023810

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2017/011822 WO2018080159A1 (ko) 2016-10-25 2017-10-25 스핀 소자, 이의 동작방법 및 이의 제작 방법

Country Status (4)

Country Link
US (1) US10885960B2 (ko)
EP (1) EP3534421B1 (ko)
CN (1) CN109952662B (ko)
WO (1) WO2018080159A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109037434A (zh) * 2018-07-06 2018-12-18 西安交通大学 基于人工反铁磁自由层的隧道结器件及磁性随机存储装置
CN113508469A (zh) * 2019-03-06 2021-10-15 国际商业机器公司 基于磁畴壁的非易失性、线性和双向突触权重元件
US11362269B2 (en) 2019-08-16 2022-06-14 National University Of Singapore Spin-orbit torque device and method for operating a spin-orbit torque device
US11832525B2 (en) 2019-12-18 2023-11-28 Imec Vzw Dual magnetic tunnel junction stack

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102128474B1 (ko) 2019-04-26 2020-06-30 삼성전자주식회사 자발 분극 동작 원리를 이용한 뉴런 소자
KR102632986B1 (ko) * 2019-10-01 2024-02-05 에스케이하이닉스 주식회사 전자 장치
JP2021090041A (ja) * 2019-11-26 2021-06-10 Tdk株式会社 磁化回転素子、磁気抵抗効果素子、半導体素子、磁気記録アレイ及び磁気抵抗効果素子の製造方法
US11087811B1 (en) * 2020-05-28 2021-08-10 International Business Machines Corporation NVM synaptic element with gradual reset capability
CN113126010B (zh) * 2021-03-19 2022-06-07 复旦大学 一种用于测量磁性材料自旋极化率的方法
CN116930833B (zh) * 2023-09-18 2024-01-12 江苏多维科技有限公司 磁传感器及其制备方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050084288A (ko) * 2002-12-13 2005-08-26 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 스핀 주입 디바이스 및 이를 사용한 자기 장치, 그리고이들에 사용되는 자성 박막
US7525862B1 (en) 2008-05-09 2009-04-28 International Business Machines Corporation Methods involving resetting spin-torque magnetic random access memory with domain wall
US20100033880A1 (en) * 2008-08-08 2010-02-11 Seagate Technology Llc Multi-bit stram memory cells
US7869266B2 (en) 2007-10-31 2011-01-11 Avalanche Technology, Inc. Low current switching magnetic tunnel junction design for magnetic memory using domain wall motion
US20140301135A1 (en) 2013-02-19 2014-10-09 T3Memory, Inc. Mram having novelself-referenced read method
KR20150042025A (ko) * 2013-10-10 2015-04-20 한양대학교 산학협력단 강자성 다층박막 및 이를 포함하는 mtj 구조
US20150137293A1 (en) 2006-10-20 2015-05-21 Avalanche Technology, Inc. Spin-Transfer Torque Magnetic Random Access Memory (STTMRAM) with Perpendicular Laminated Free Layer
US9070455B2 (en) 2009-04-30 2015-06-30 Centre National de la Recherche Scientifique—CNRS Memristor device with resistance adjustable by moving a magnetic wall by spin transfer and use of said memristor in a neural network
US20160172581A1 (en) 2014-12-16 2016-06-16 Imec Vzw Spin torque majority gate device
US9373781B2 (en) 2013-11-12 2016-06-21 Samsung Electronics Co., Ltd. Dual perpendicular magnetic anisotropy magnetic junction usable in spin transfer torque magnetic random access memory applications
KR20160089567A (ko) * 2015-01-19 2016-07-28 한양대학교 산학협력단 수직자기이방성을 갖는 mtj 구조 및 이를 포함하는 자성소자

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8344433B2 (en) * 2009-04-14 2013-01-01 Qualcomm Incorporated Magnetic tunnel junction (MTJ) and methods, and magnetic random access memory (MRAM) employing same
JP4868079B1 (ja) * 2010-01-25 2012-02-01 日立化成工業株式会社 ｎ型拡散層形成組成物、ｎ型拡散層の製造方法、及び太陽電池セルの製造方法
WO2014022304A1 (en) * 2012-07-30 2014-02-06 The Regents Of The University Of California Multiple-bits-per-cell voltage-controlled magnetic memory
KR102078850B1 (ko) * 2013-03-15 2020-02-18 삼성전자 주식회사 자기 메모리 소자 및 이에 대한 정보 쓰기 방법
WO2015068509A1 (ja) * 2013-11-06 2015-05-14 日本電気株式会社 磁気抵抗効果素子、磁気メモリ、及び磁気記憶方法
CN108604573B (zh) * 2016-04-21 2022-10-25 Tdk株式会社 磁壁利用型模拟存储元件以及磁壁利用型模拟存储器

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050084288A (ko) * 2002-12-13 2005-08-26 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 스핀 주입 디바이스 및 이를 사용한 자기 장치, 그리고이들에 사용되는 자성 박막
US20150137293A1 (en) 2006-10-20 2015-05-21 Avalanche Technology, Inc. Spin-Transfer Torque Magnetic Random Access Memory (STTMRAM) with Perpendicular Laminated Free Layer
US7869266B2 (en) 2007-10-31 2011-01-11 Avalanche Technology, Inc. Low current switching magnetic tunnel junction design for magnetic memory using domain wall motion
US7525862B1 (en) 2008-05-09 2009-04-28 International Business Machines Corporation Methods involving resetting spin-torque magnetic random access memory with domain wall
US20100033880A1 (en) * 2008-08-08 2010-02-11 Seagate Technology Llc Multi-bit stram memory cells
US9070455B2 (en) 2009-04-30 2015-06-30 Centre National de la Recherche Scientifique—CNRS Memristor device with resistance adjustable by moving a magnetic wall by spin transfer and use of said memristor in a neural network
US20140301135A1 (en) 2013-02-19 2014-10-09 T3Memory, Inc. Mram having novelself-referenced read method
KR20150042025A (ko) * 2013-10-10 2015-04-20 한양대학교 산학협력단 강자성 다층박막 및 이를 포함하는 mtj 구조
US9373781B2 (en) 2013-11-12 2016-06-21 Samsung Electronics Co., Ltd. Dual perpendicular magnetic anisotropy magnetic junction usable in spin transfer torque magnetic random access memory applications
US20160172581A1 (en) 2014-12-16 2016-06-16 Imec Vzw Spin torque majority gate device
KR20160089567A (ko) * 2015-01-19 2016-07-28 한양대학교 산학협력단 수직자기이방성을 갖는 mtj 구조 및 이를 포함하는 자성소자

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
DEBANJAN BHOWMIK: "Domain Wall Motion Orthogonal to Current Flow Due To Spin Orbit, Torque", SCIENTIFIC REPORTS, 2015
See also references of EP3534421A4
SENGUPTA, ABHRONIL ET AL.: "Magnetic Tunnel Junction Mimics Stochastic Cortical Spiking Neurons", SCIENTIFIC REPORTS, vol. 6, no. 30039, 21 July 2016 (2016-07-21), pages 1 - 8, XP055592192 *
SENGUPTA, ABHRONIL ET AL.: "Proposal for an All-spin Artificial Neural Network: Emulating Neural and Synaptic Functionalities through Domain Wail Motion in Ferromagnets", IEEE TRANSACTIONS ON BIOMEDICAL CIRCUITS AND SYSTEMS, 3 February 2016 (2016-02-03), pages 1 - 9, XP011638387 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109037434A (zh) * 2018-07-06 2018-12-18 西安交通大学 基于人工反铁磁自由层的隧道结器件及磁性随机存储装置
CN113508469A (zh) * 2019-03-06 2021-10-15 国际商业机器公司 基于磁畴壁的非易失性、线性和双向突触权重元件
US11386320B2 (en) 2019-03-06 2022-07-12 International Business Machines Corporation Magnetic domain wall-based non-volatile, linear and bi-directional synaptic weight element
GB2594673B (en) * 2019-03-06 2022-07-13 Ibm Magnetic domain wall-based non-volatile, linear and bi-directional synaptic weight element
DE112020000171B4 (de) 2019-03-06 2023-06-15 International Business Machines Corporation Auf magnetischen domänenwänden beruhendes nichtflüchtiges, lineares und bidirektionales synapsengewichtselement
JP7488005B2 (ja) 2019-03-06 2024-05-21 インターナショナル・ビジネス・マシーンズ・コーポレーション 磁壁ベースの不揮発性、線形、かつ双方向性のシナプス重み素子
US11362269B2 (en) 2019-08-16 2022-06-14 National University Of Singapore Spin-orbit torque device and method for operating a spin-orbit torque device
US11832525B2 (en) 2019-12-18 2023-11-28 Imec Vzw Dual magnetic tunnel junction stack

Also Published As

Publication number Publication date
CN109952662A (zh) 2019-06-28
EP3534421B1 (en) 2021-08-11
CN109952662B (zh) 2023-04-18
US20200058339A1 (en) 2020-02-20
EP3534421A4 (en) 2020-06-03
EP3534421A1 (en) 2019-09-04
US10885960B2 (en) 2021-01-05

Similar Documents

Publication Publication Date Title
WO2018080159A1 (ko) 스핀 소자, 이의 동작방법 및 이의 제작 방법
US7714399B2 (en) Magnetic memory element and magnetic memory apparatus
TW459227B (en) Magnetic random access memory with a reference memory array
US7936030B2 (en) Methods of operating semiconductor memory devices including magnetic films having electrochemical potential difference therebetween
US8908422B2 (en) Magnetoelectric memory
JPWO2016159017A1 (ja) 磁気抵抗効果素子、磁気メモリ装置、製造方法、動作方法、及び集積回路
GB2539102A (en) Voltage-controlled magnetic anisotropy switching device using an external ferromagnetic biasing film
US8217477B2 (en) Magnetic memory cell and magnetic random access memory
Luo et al. Voltage-controlled skyrmion memristor for energy-efficient synapse applications
US9331123B2 (en) Logic unit including magnetic tunnel junction elements having two different anti-ferromagnetic layers
JP2011501420A (ja) 低電流密度を有する磁気要素
US20070258284A1 (en) Methods and apparatus for thermally assisted programming of a magnetic memory device
EP2070089A2 (en) System and method for providing content-addressable magnetoresistive random access memory cells
TWI342065B (en) Nano-contacted magnetic memory device
US20150325279A1 (en) High-Speed Compare Operation Using Magnetic Tunnel Junction Elements Including Two Different Anti-Ferromagnetic Layers
US20200273512A1 (en) Magnetic random-access memory with selector voltage compensation
US20220044103A1 (en) Matrix-vector multiplication using sot-based non-volatile memory cells
EP1300853B1 (en) Method for modifying switching field characteristics of magnetic tunnel junctions
WO2020105877A1 (ko) 메모리 소자
WO2020018624A1 (en) Electric-field-induced switching of antiferromagnetic memory devices
US20120230094A1 (en) Bit line charge accumulation sensing for resistive changing memory
JP7143968B1 (ja) 磁気アレイ、磁気アレイの制御方法及び磁気アレイの制御プログラム
WO2020130344A1 (ko) 뉴런 및 이를 포함하는 뉴로모픽 시스템
CN114496013A (zh) 自旋随机存储器存内计算装置和存内计算方法及电子设备
CN115020582A (zh) 一种多阻型磁性器件及其制备方法和应用

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17863763

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2017863763

Country of ref document: EP

Effective date: 20190527