KR20180045308A - 다단계 비트를 저장하는 스핀-시냅스 소자 및 이의 동작 방법 - Google Patents

다단계 비트를 저장하는 스핀-시냅스 소자 및 이의 동작 방법 Download PDF

Info

Publication number
KR20180045308A
KR20180045308A KR1020160139270A KR20160139270A KR20180045308A KR 20180045308 A KR20180045308 A KR 20180045308A KR 1020160139270 A KR1020160139270 A KR 1020160139270A KR 20160139270 A KR20160139270 A KR 20160139270A KR 20180045308 A KR20180045308 A KR 20180045308A
Authority
KR
South Korea
Prior art keywords
layer
spin
free layer
electrode
synapse
Prior art date
Application number
KR1020160139270A
Other languages
English (en)
Inventor
홍진표
안광국
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020160139270A priority Critical patent/KR20180045308A/ko
Priority to PCT/KR2017/011822 priority patent/WO2018080159A1/ko
Priority to EP17863763.3A priority patent/EP3534421B1/en
Priority to CN201780064988.XA priority patent/CN109952662B/zh
Priority to US16/344,662 priority patent/US10885960B2/en
Publication of KR20180045308A publication Critical patent/KR20180045308A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H01L43/08—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • H01L43/02—
    • H01L43/10—
    • H01L43/12—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Theoretical Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Computational Linguistics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

본 발명은 Multi-bit 저장이 가능한 스핀-시냅스 소자에 관한 구조와 제조방법에 관한 것이다. 스핀-시냅스 소자에 다축 이방성의 자유층을 적용하여 자기 터널 접합(MTJ)의 Multi-bit 구현할 수 있는 효과가 있고, 고정층과 자유층의 사잇각의 크기에 따라 저항의 크기를 조절 할 수 있기 때문에, multi-bit 적용이 용이하고, 인공 시냅스 기술에 응용이 가능하다.

Description

다단계 비트를 저장하는 스핀-시냅스 소자 및 이의 동작 방법{Spin-Synapse Device Storing Multi-bit and the Method of the same}
본 발명은 스핀-시냅스 소자에 관한 구조와 제조방법에 관한 것으로, 더욱 자세하게는 Multi-bit 저장이 가능한 스핀-시냅스 소자에 관한 구조와 제조방법에 관한 것이다.
스핀밸브 자기저항소자는 자유층/비자성층/고정층을 기본 구조로 형성되어, 비자성층이 전도성 물질(예컨대, Cu 등)이면 GMR (Giant Magneto-Resistance)로, 비자성층이 비전도성 물질(예를 들어, Al2O3 등)이면, TMR(Tunneling Magneto-Resistance)로 각각 분류된다. 이러한 스핀밸브 자기저항소자는 비자성층을 사이에 두고 자유층(강자성층)과 고정층(강자성층)의 스핀 방향(자화 방향)의 차이에 따라 전도전자(GMR 스핀밸브의 경우) 또는 터널링전자(TMR 스핀밸브의 경우)의 부가적인 산란으로 저항의 변화가 생기는 것을 이용한 것이다.
즉, 자유층과 고정층의 강자성체 스핀 방향이 서로 같으면, 저항이 작고, 서로 달라지면 상대적으로 크게 되는 현상을 이용하여, 지금까지 MRAM(Magnetorresistive Random Access Memory)과 재생 헤드(read head) 등에 사용되고 있다.
그러나, 스핀밸브 자기저항소자가 메모리용 소자 또는 자기 헤드로 응용되기 위해서는 재료 내에 강한 일축 자기 이방성을 형성하는 것이 필요한데, 자화의 방향이 시편 면에 평행한 면상(In-plane) 방향으로 일축 자기 이방성(이하, '동일 면상 자기 이방성'이라 함)을 유도하여 주로 사용해왔다.
종래의 동일 면상 자기 이방성을 유도하기 위해서는 재료 증착 과정에서 외부 자기장을 인가하거나, 증착 후 외부 자기장 내에서 후열처리를 해야 한다. 이로 인해 증착 장치의 복잡성을 억제하기 위해 틸팅(tilting) 방식을 사용한 예가 있으나, 비용이 높아 산업 적용이 어렵다.
또한, 최근에는 자기저항소자를 이용하여 신경망 소자를 제작하고, 이를 인공지능 등에 적용하고자 하는 시도가 이루어지고 있다. 특히, 자기저항소자를 이용한 신경망 소자는 뉴런 및 시냅스의 기능을 수행할 수 있는 것으로 알려져있다.
생물학적 시냅스는 흥분/억제 신호 뉴런으로 전달하며, 뉴런으로부터 받는 펄스 신호에 따라 흥분 및 억제를 하게 된다. 종래의 뉴런/시냅스 회로를 구성하는 경우에는, 다수 개의 용량이 큰 커패시터와 MOSFET으로 구성하게 된다. 수억 개의 시냅스 어레이 및 뉴런 회로를 고려하면, 면적을 크게 점유하고, 전력 소모가 크게 증가하는 문제점이 있다.
미국 공개 특허 2015/0137293호를 보면, 자성 박막 사이에 절연 박막을 형성하고 있는 구조 및 수직 또는 수평 이방성의 자성층을 사용하고 있는 기술이다. 그러나 사용 구조가 복잡하여 고직접화가 어려운 문제가 있다.
미국 공개 특허 2014/0301135호를 보면, 스핀 전달 토크를 이용한 비등방성의 기록층에 데이터를 기록할 수 있는 소자 구조 이고, STT-MRAM은 자기 터널 접합(MTJ), insulating layer, reference layer로 이루어지고, 스위칭을 유도하는 스핀 전달 토크를 통해 자화 방향을 기록하는 비등방성의 기록층에 비등방적인 축을 따라 자화 방향은 스위칭되어 기록층에 데이터는 기록된다. 그러나 스핀 전달 토크를 이용하고 있는 소자로 저전력 소자로 제작하기가 어려운 점이 있다.
미국 등록 특허 9373781호를 보면, 자기 접합은 기록 전류(write current)가 자기 접합을 통하여 흐를 때, 자유층이 안정한 자기 상태들 사이에서 스위칭되도록 구성된 이중 자기 접합 구조이다. 그러나 스핀 전달 토크를 이용하고 있는 소자로 저전력 및 고집적화 소자로 제작하기가 어려운 점이 있다.
본 발명이 이루고자 하는 제1 기술적 과제는 Multi-bit 저장이 가능한 스핀-시냅스 소자에 관한 구조를 제공하는데 있다.
또한, 본 발명이 이루고자 하는 제2 기술적 과제는 상기 제1 기술적 과제를 달성하기 위한 스핀-시냅스 소자의 동작 방법을 제공하는데 있다.
상술한 제1 기술적 과제를 달성하기 위한 본 발명은, 기판, 상기 기판 상에 형성된 제1 전극, 상기 제1 전극 상에 형성된 고정층, 상기 고정층 상에 형성된 절연 특성의 터널 접합층, 상기 터널 접합층 상에 형성되고, 다축 자기 이방성 물질인 자유층 및 상기 자유층 상에 형성된 제2 전극을 포함하는 스핀-시냅스 소자인 것을 특징으로 한다.
상술한 제2 기술적 과제를 달성하기 위한 본 발명은, 기판을 준비하는 단계, 상기 기판 상에 제1 전극을 형성하는 단계, 강자성체를 상기 기판과 이격되어, 상기 기판의 측면에 배치하고, 상기 강자성체를 서로 다른 극으로 대향하여 배치하는 단계, 상기 전극 상에 자성 물질을 성막하여 자유층을 형성하는 단계, 상기 자유층은 상기 전극 상에 형성되면서, 상기 강자성체에 의해 자화되는 단계, 상기 자유층을 가열하는 단계, 상기 가열이 유지되면서, 상기 자유층이 상기 성막시와는 다른 방향으로 자화되도록 자기장을 인가하는 단계, 상기 자유층 상에 터널 접합층을 형성하는 단계, 상기 터널 접합층 상에 고정층을 형성하는 단계 및 상기 고정층 상에 제2 전극을 형성하는 단계를 포함하는 스핀-시냅스 소자의 제조 방법을 제공하는 데 있다.
상술한 본 발명에 따르면, 스핀-시냅스 소자에 있어서, 다축 이방성의 자유층을 적용하여 자기 터널 접합(MTJ)의 Multi-bit 구현할 수 있는 효과가 있다.
또한, 고정층과 자유층의 사잇각의 크기에 따라 저항의 크기를 조절 할 수 있기 때문에 multi-bit 적용이 용이하고, 인공 시냅스 기술에 응용이 가능한 효과가 있다.
또한, multi-bit를 구현 하는 스핀-시냅스 소자의 작동시에 현저하게 낮은 전력으로도 구동되는 시냅스가 제작 가능해지는 효과가 있다.
또한, 본 발명의 스핀-시냅스 소자는 구동전력이 적기 때문에 차세대 인공신경망 기술적용이 가능한 효과가 있다.
도 1은 본 발명의 바람직한 실시예에 따른 제1 자유층, 제1 터널 접합층 및 제1 고정층으로 자기 터널 접합(MTJ)를 형성하고 있는 스핀-시냅스 소자의 단면도이다.
도 2는 본 발명의 바람직한 실시예에 따른 제1 자유층, 제1 터널 접합층, 제1 고정층, 제2 터널 접합층 및 제2 자유층으로 자기 터널 접합(MTJ)를 형성하고 있는 스핀-시냅스 소자의 단면도이다.
도 3는 본 발명의 바람직한 실시예에 따른 다축 자기 이방성을 갖는 제1 자유층을 형성하는 방법에 대한 모식도이다.
도 4는 본 발명의 바람직한 실시예에 따른 다축 자기 이방성을 갖는 자유층의 이방성 구조에 대한 모식도이다.
도 5는 본 발명의 바람직한 실시예에 따른 자유층, 터널 접합층 및 고정층이 형성된 스핀-시냅스 소자의 기본 구조이다.
도 6은 본 발명의 바람직한 실시예에 따른 자유층의 스핀 방향의 형성을 45°간격으로 표시한 이미지이다.
도 7은 본 발명의 바람직한 실시예에 따른 스핀-시냅스 소자의 전류값은 일정하게 유지하면서, 시냅스 소자에 전류 펄스를 가하여 스핀 방향의 변환에 대한 모식도이다.
도 8은 본 발명의 바람직한 실시예에 따른 스핀 소자에 전류 펄스를 가하여 스핀-시냅스 소자의자기 저항값의 변화를 계량적으로 나타낸 그래프이다.
도 9는 본 발명의 바람직한 실시예에 따른 스핀-시냅스 소자에 가하는 전류 펄스에 따른 쓰기 및 스핀-시냅스 소자의 자기 저항값의 읽기에 대한 모식도이다.
도 10은 본 발명의 바람직한 실시예에 따른 스핀-시냅스 소자에 대한 흥분 및 억제에 대한 예상 그래프이다.
도 11은 본 발명의 바람직한 실시예에 따른 스핀-시냅스 소자의 흥분 및 억제에 대한 모식도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
통상적으로, 메모리 적용을 위한 자기 터널 접합(MTJ)에서 자유층은 단축 자기이방성을 가지고 있고, 자유층의 스핀 방향은 고정층의 스핀 방향과 형성된 각도가 0°또는 180°만이 존재하는 상태이다. 그러나 본 발명에서는 자유층이 다축 자기이방성을 가질 수 있도록 제작하고, 이러한 자유층의 스핀 방향이 고정층의 스핀 방향과 형성하는 각도가 다단계로 형성할 수 있도록 하였다.
도 1은 본 발명의 바람직한 실시예에 따른 제1 자유층, 제1 터널 접합층 및 제1 고정층으로 자기 터널 접합(MTJ)를 형성하고 있는 스핀-시냅스 소자의 단면도이다.
도 1을 참조하면, 제1 전극(100) 상에 고정층(110)을 형성되어 있고,고정층(110) 상에는 제1 터널 접합층(120), 제1 터널 접합층(120) 상에 제1 자유층(130), 제1 자유층(130) 상에는 제2 전극(140)이 형성되어 있는 구조의 스핀-시냅스 소자이다.
고정층은 강자성체로, Co, Fe, Ni 또는 Mn일 수 있고, 이들의 합금일 수 있다. 예를 들어 이러한 합금으로는 CoFeB, NiFe, CoPt, CoPd, FePt 또는 FePd가 있다.
고정층(110)은 자기 배향이 고정되어 있고, 제1 자유층(130)의 자화는 프로그래밍 전류에 의해 발생된 외부 자기장에 따라 변화될 수 있다.
또한, 제1 자유층은 강자성체이고, Co, Fe, Ni, Mn 또는 이들의 합금일 수 있다.
또한, 제1 터널 접합층(120)은 금속 산화물이고, 예를 들어 MgOx 또는 AlOx 등이 사용될 수 있다.
고정층(110)의 스핀 방향은 고정되어 있고, 제1 전극을 통해 스핀-시냅스 소자에 가해지는 펄스에 따라 제1 자유층(130)의 스핀 방향은 동일 평면상에서 일정한 각도만큼 토크가 발생하게 된다.
제1 자유층(130)의 스핀 방향과 고정층(110)이 형성하는 각도에 따라 스핀-시냅스 소자의 자기 저항값은 변화하게 된다.
도 2는 본 발명의 바람직한 실시예에 따른 제1 자유층, 제1 터널 접합층, 제1 고정층, 제2 터널 접합층 및 제2 자유층으로 자기 터널 접합(MTJ)를 형성하고 있는 스핀-시냅스 소자의 단면도이다.
도 2를 참조하면, 제1 자유층(130) 및 제2 자유층(160)이 있는 구조로, 자기 터널 접합(MTJ)가 두 개 영역에 존재하는 구조로 된 스핀-시냅스 소자이다.
또한, 제2 자유층(160)은 강자성체이고, Co, Fe, Ni, Mn 또는 이들의 합금일 수 있다.
또한, 제2 터널 접합층(150)은 금속 산화물이고, 예를 들어 MgOx 또는 AlOx 등이 사용될 수 있다.
고정층(110)의 스핀 방향은 고정되어 있고, 제1 전극을 통해 스핀-시냅스 소자에 가해지는 펄스 전류에 따라 제1 자유층(130)의 스핀 방향은 동일 평면상에서 일정한 각도만큼 토크가 발생하게 된다. 또한, 제2 자유층(160)의 스핀 방향도 펄스 전류에 따라 스핀 토크가 발생하여, 제2 자유층(160)의 스핀 방향과 고정층(110)의 스핀 방향과 일정한 각도를 형성하게 된다.
제1 자유층(130) 및 제2 자유층(160)의 스핀 방향과 고정층(110)의 스핀 방향이 형성하는 각도에 따라 스핀-시냅스 소자의 자기 저항값은 변화하게 된다. 두 개 영역의 자기 터널 접합(MTJ)로 인해 멀티 비트의 수가 증가할 수 있다.
도1 내지 도 2의 스핀-시냅스 소자는 멀티 비트의 스핀-시냅스 소자를 구현하는 기본 구조이다.
도 3는 본 발명의 바람직한 실시예에 따른 다축 자기 이방성을 갖는 제1 자유층을 형성하는 방법에 대한 모식도이다.
도 4는 본 발명의 바람직한 실시예에 따른 다축 자기 이방성을 갖는 자유층의 이방성 구조에 대한 모식도이다.
도 3 내지 도 4를 참조하면, 샘플 기판(220) 상에 제1 전극을 형성한 뒤에, 챔버 내에서 자기장을 가하면서 제1 전극 상에 강자성체(210)를 성막을 한다. 이어서, 강자성체(210)가 성막된 샘플을 전기로에 로딩한 후, 자기장(230)을 가하면서 300℃ 이상 1500℃ 이하의 범위에서 10 min 이상을 가열한다.
샘플 기판(220)의 적절한 선택 및 전극층의 결정 성장을 통하여 강자성체(210)의 결정 배열(240)을 조절 한다.
강자성체(210)의 전체적인 모양과 강자성체(210)의 성막시 가해준 자기장 및 열처리시 가해주는 자기장을 이용하여, 다축 자기 이방성을 보이는 자유층을 만들 수 있다.
또한, 강자성체(210)의 제작시에 자성층의 결정 성장을 제어하여, 강자성체(210)의 결정성에 따른 자기이방성 축이 생성되어서, 여러 개의 축을 갖는 자기 이방성을 보이는 자유층을 제작할 수 있다. 이러한 다축자기 이방성은 스핀밸브와 같은 원리로 자기 터널 접합(MTJ)와 응용되면, multi-bit를 갖는 메모리로 사용이 가능해지며, 이는 스핀-시냅스 구조의 기본 소자가 된다.
또한, 자화 방향이 서로 다른 자유층을 적층하여 다층으로 제작하여 적층된 자유층을 이용하여 자기 이방성을 구현할 수 있다. 이 경우에는 스핀-시냅스 구조의 가중치 부여 정도를 좀 더 미세하게 제어할 수 있다.
자유층을 다층 구조로 제작시에, 자유층을 제작시마다 자화 방향을 변화시켜서, 다층 구조의 자유층의 방향 변화에 따른 multi-bit를 구현하기가 좀 더 용이해질 수 있다.
도 5는 본 발명의 바람직한 실시예에 따른 자유층, 터널 접합층 및 고정층이 형성된 스핀-시냅스 소자의 기본 구조이다.
도 5를 참조하면, 자유층(330)과 고정층(310)의 사이에 터널 접합층(320)이 형성된 구조이고, -x축 방향으로 자유층(330)의 스핀 방향이 형성되어 있다. 자유층(330)의 스핀 방향과 고정층(310)의 스핀 방향이 반대 방향으로 있고, 스핀-시냅스 소자의 수직 방향의 자기 저항값은 최대가 된다.
도 6은 본 발명의 바람직한 실시예에 따른 자유층의 스핀 방향의 형성을 45°간격으로 표시한 이미지이다.
도 6을 참조하면, 동일 편면 상에 0도 축(340), 315도 축(350), 270도 축(360), 225도 축(370) 및 180도 축(380)으로 구성되어 있다.
도 7은 본 발명의 바람직한 실시예에 따른 스핀-시냅스 소자의 전류값은 일정하게 유지하면서, 시냅스 소자에 전류 펄스를 가하여 스핀 방향의 변환에 대한 모식도이다.
도 1, 도 5 및 도 7을 참조하면, 시냅스 소자에 전류 펄스를 가하지 않은 상태이고, 자유층(330)의 스핀 방향(410)은 고정층(310)과 반대 방향인 상태이고, 이로 인해 스핀-시냅스 소자의 자기 저항값은 최대값(RH)이 되어 있는 상태이다.
또한, 스핀-시냅스 소자의 제1 전극(100)으로 첫 번째 펄스 전류가 입력되면, 자유층(330)의 스핀에 토크가 발생하여 스핀 방향(420)은 45°회전하게 되고, 고정층(310)의 스핀 방향과 135°를 형성하게 된다. 이어서 두 번째 전류 펄스를 가하면, 자유층(330)의 스핀 방향(430)은 45°더 회전하게 되어, 고정층(310)의 스핀 방향과 90°를 형성하게 된다. 이어서, 세 번째 전류 펄스를 가하면, 자유층(330)의 스핀 방향(430)은 45°더 회전하게 되어 고정층(310)의 스핀 방향과 45°를 형성하게 된다. 제1 전극(100)을 통해 펄스 전류가 단계적으로 가해지면서 자유층(330)의 스핀 방향은 회전하게 되고, 스핀-시냅스 소자의 자기 저항값은 점점 감소하게 된다.
이어서 스핀-시냅스 소자에 펄스 전류가 더 가해져서 자유층(330)의 스핀 방향(450)과 고정층(310)의 스핀 방향이 동일한 방향이 되고, 스핀-시냅스 소자의 자기 저항값은 최소값(RL)의 상태가 된다.
상술한 바와 같은 펄스 전류가 스핀-시냅스 소자에 가해지는 경우, 스핀 소자에 주입되는 전류값은 일정하게 유지되지만, 스핀-시냅스 소자의 자기 저항값은 감소하게 된다.
도 8은 본 발명의 바람직한 실시예에 따른 스핀 소자에 전류 펄스를 가하여 스핀-시냅스 소자의자기 저항값의 변화를 계량적으로 나타낸 그래프이다.
도 8을 참조하면, 스핀-시냅스 소자의 자기 저항값은 최대값인 RH이고, 스핀-시냅스 소자에 펄스 전류를 단계적으로 가함에 따라, 자기 저항값이 R0, R1, R2, R3 만큼 누적적으로 감소함을 보여준다.
또한 펄스 전류를 단계적으로 가하여, 자유층(330)의 스핀 방향이 고정층(310)의 스핀 방향과 동일하게 되고, 스핀-시냅스 소자의 자기 저항값은 최소값에 이르고, RL이다. 스핀-시냅스 소자에 흐르는 전류값의 변화없이 스핀-시냅스 소자의 자기 저항값을 변화할 수 있으므로 저전력으로 스핀-시냅스 소자는 구동되고, 이를 이용한 저전력의 메모리 제작이 가능함을 알 수 있다.
도 9는 본 발명의 바람직한 실시예에 따른 스핀-시냅스 소자에 가하는 전류 펄스에 따른 쓰기 및 스핀-시냅스 소자의 자기 저항값의 읽기에 대한 모식도이다.
도 9를 참조하면, 스핀-시냅스 소자에 펄스 전류가 가해지고, 펄스 전류에 의해 자유층(330)의 스핀 방향이 변화함에 따라, 스핀-시냅스 소자의 자기 저항이 바뀌고, 이를 읽어들임으로 인해, 현재의 스핀-시냅스 소자의 상태를 알 수 있게 된다.
또한, 스핀-시냅스 소장에 펄스 전류를 가하여 자기 저항값 R1을 읽어들이면, 펄스 전류가 가해지기 전에 자기 저항값은 R0임을 확인할 수 있게 되고, 스핀-시냅스 소자의 스핀 방향을 알 수 있게 되고, 이 과정이 반복되어 쓰기와 읽기가 발생하게 된다.
도 10은 본 발명의 바람직한 실시예에 따른 스핀-시냅스 소자에 대한 흥분 및 억제에 대한 예상 그래프이다.
도 10을 참조하면, 펄스 전류에 의해 스핀-시냅스 소자의 작동이 가능하고, 펄스 전류에 따라 스핀-시냅스 소자의 자기 저항값은 달라지게 된다. 또한, 이로 인해 스핀-시냅스 소자는 선형적인 흥분 및 억제의 개형을 보일 것으로 예상할 수 있다.
스핀-시냅스 소자에 펄스 전류를 가하고, 스핀-시냅스 소자의 자기 저항값이 변화하게 된다. 또한, 자기 저항값이 최대값이 될 때까지 펄스 전류를 지속적으로 가함에 따라, 스핀-시냅스 소자에 흐르는 전류는 최대값이 될 수 있다. 계속적인 펄스 전류가 가해지고, 스핀-시냅스 소자에 흐르는 전류가 증가해 가는 것은 일종의 흥분 상태의 시냅스와 유사한 것이다. 이어서 스핀-시냅스 소자의 자기 저항값이 최소값이 된 이후에, 펄스 전류가 계속 가해지면 스핀-시냅스 소자의 자기 저항값은 증가하게 된다. 이는 스핀-시냅스 소자의 최대값의 전류가 감소 방향이 되고, 스핀-시냅스 소자는 억제 상태(시냅스의 억제 상태와 유사)가 된다.
또한, 스핀-시냅스 소자의 106 이상의 사이클 후에도, 스핀-시냅스 소자의 흥분 및 억제에 대한 그래프 형태가 변하지 않음을 확인할 수 있다.
다축자기이방성은 Multi-bit가 가능한 자기 터널 접합(MTJ)를 가능하게 하고, 이 자기 터널 접합(MTJ)를 포함하는 스핀-시냅스 소자는 기존의 이진법 메모리를 대체하여 그 용량을 크게 확대할 수 있고, 또한 인공 신경망 기술에 적합한 시냅스 소자로 사용될 수 있다.
도 11은 본 발명의 바람직한 실시예에 따른 스핀-시냅스 소자의 흥분 및 억제에 대한 모식도이다.
도 11을 참조하면, 자유층의 스핀 방향과 고정층의 스핀 방향이 동일 방향에 있으면, 스핀-시냅스 소자의 자기 저항갑은 최소인 상태이다. 이러한 스핀-시냅스 소자에 펄스 전류가 가해짐에 따라, 자유층의 스핀 방향은 동일 평면 상에서 변화하게 되고, 스핀-시냅스 소자의 자기 저항값은 증가하게 된다.
자유층의 스핀 방향이 고정층의 스핀 방향과 180°를 형성하고 있는 상태가 스핀-시냅스 소자의 자기 저항이 최대값이 되는 상태이므로, 펄스 전류가 계속 스핀-시냅스 소자에 가해지면, 스핀-시냅스 소자의 자기 저항이 최대값이 되는 상태가 된다. 스핀-시냅스 소자의 자기 저항이 최대값이 된 상태에서 계속해서 전류 펄스를 가하게 되면, 자유층의 스핀 방향의 변환에 따라 스핀-시냅스 소자의 자기 저항값은 감소하게 된다.
도 12은 본 발명의 바람직한 실시예에 따른 스핀-시냅스 소자와 STT-MRAM의 비교 그래프이다.
도 12의 (a) 및 (b)를 참조하면, (a)는 자구벽 타입의 시냅스이고, 스핀-시냅스 소자에 펄스 전류를 가하면, 스핀-시냅스 소자의 자기 저항값은 단계적으로 변화하고, 자기 저항값 RH 내지 RL의 범위에서 변화하게 되고, 다단계 제어되는 시냅스 소자의 제작이 가능하다. (b)는 STT-MRAM 타입이고, STT-MRAM에 펄스 전류를 가하면, RH 또는 RL의 자기 저항값만을 갖게 된다.
제조예
제1 자유층(130)은 강자성체이고, 결정성이 매우 뛰어난 제1 터널 접합층(120) 상에 CoFeAl을 55 nm를 형성하도록 한다.
이어서, 성막된 CoFeAl를 가열기를 이용하여 400℃ 이상의 고온에서 10분 이상의 열처리를 진행한다.
평가예
제조예에서 성막된 CoFeAl 박막의 잔류 자기화 정도를 각도에 따라 확인하였다. 자기 이방성이 향하는 각도에서는 잔류 자기화 정도가 크게 나타나고 자기 이방성 방향에서 멀어질수록 잔류 자기화 정도가 작아짐으로 잔류 자기화 정도는 자기 이방성의 방향을 확인할 수 있는 척도가 된다. 제작된 CoFeAl 박막의 자기 이방성은 0도와 90도를 두 축으로 갖는 이축 자기 이방성을 보임을 확인 하였다.
100: 제1 전극 110: 고정층(pinned layer)
120: 제1 터널 접합층 130: 제1 자유층
140: 제2 전극 150: 제2 터널 접합층
160: 제2 자유층 170: 제3 전극
210: ferromagnet 220: 샘플 기판
230: B-field 240: 결정 배열
310: 고정층 320: 터널 접합층
330: 자유층 340: 0도 축
350: 315도 축 360: 270도 축
370: 225도 축 380: 180도 축

Claims (12)

  1. 기판;
    상기 기판 상에 형성된 제1 전극;
    상기 제1 전극 상에 형성된 고정층;
    상기 고정층 상에 형성된 절연 특성의 터널 접합층;
    상기 터널 접합층 상에 형성되고, 다축 자기 이방성 물질인 자유층; 및
    상기 자유층 상에 형성된 제2 전극을 포함하는 스핀-시냅스 소자.
  2. 제1항에 있어서,
    상기 고정층은 Co, Fe, Pd, Ni, Mn 및 이의 합금으로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것을 특징으로 하는 스핀-시냅스 소자.
  3. 제1항에 있어서,
    상기 터널 접합층은 금속 산화물이고, HfO2, ZrO2, AlOx, SiO2, MgO 및 Ta2O5로 이루어진 군에서 선택된 적어도 어느 하나인 것을 특징으로 하는 스핀-시냅스 소자.
  4. 제1항에 있어서,
    상기 자유층은 결정 이방성 및 형상 이방성인 것을 특징으로 하는 스핀-시냅스 소자.
  5. 제1항에 있어서,
    상기 자유층은 인플레인(In-plane) 방향의 다축 이방성을 보이고, Co, Fe, Pd, Ni 및 Mn으로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것을 특징으로 하는 스핀-시냅스 소자.
  6. 제5항에 있어서,
    상기 금속 합금은 CoFeB, NiFe, CoPt, FePt, FePd 및 CoPd로 이루어진 군에서 선택된 적어도 어느 하나인 것을 특징으로 하는 스핀-시냅스 소자.
  7. 제1항에 있어서,
    상기 자유층은 스핀 전달 토크에 의해 자화되는 것을 특징으로 하는 스핀-시냅스 소자.
  8. 기판을 준비하는 단계;
    상기 기판 상에 제1 전극을 형성하는 단계;
    강자성체를 상기 기판과 이격되어, 상기 기판의 측면에 배치하고, 상기 강자성체를 서로 다른 극으로 대향하여 배치하는 단계;
    상기 전극 상에 자성 물질을 성막하여 자유층을 형성하는 단계;
    상기 자유층은 상기 전극 상에 형성되면서, 상기 강자성체에 의해 자화되는 단계;
    상기 자유층을 가열하는 단계;
    상기 가열이 유지되면서, 상기 자유층이 상기 성막시와는 다른 방향으로 자화되도록 자기장을 인가하는 단계;
    상기 자유층 상에 터널 접합층을 형성하는 단계;
    상기 터널 접합층 상에 고정층을 형성하는 단계; 및
    상기 고정층 상에 제2 전극을 형성하는 단계를 포함하는 스핀-시냅스 소자의 제작 방법.
  9. 제8항에 있어서,
    상기 가열이 유지되면서, 상기 자유층이 상기 성막시와는 다른 방향으로 자화되도록 자기장을 인가하는 단계이후에,
    상기 자유층의 위치를 각 30°내지 각 90°의 범위에서 회전 배치하여 가열하고, 자기장을 인가하여 자화하는 단계를 더 포함하는 스핀-시냅스 소자의 제작 방법.
  10. 제1 전극, 상기 제1 전극 상에 고정층, 상기 고정층상에 터널 접합층, 상기 터널 접합층 상에 자유층 및 상기 자유층 상에 제2 전극을 포함하는 스핀-시냅스 소자에 있어서,
    제1 전극에 펄스 전류를 인가하는 단계;
    상기 펄스 전류의 펄스에 의해 상기 자유층의 자화 방향이 변화하는 단계; 및
    상기 펄스가 누적되어 상기 자유층의 자화 방향의 변화가 단계적으로 누적되고, 상기 자화 방향이 상기 고정층과 동일한 방향으로 될 때, 자기 저항이 최대가 되는 단계를 포함하는 스핀-시냅스 소자의 동작 방법.
  11. 제10항에 있어서,
    상기 펄스가 누적되어 상기 자유층의 자화 방향의 변화가 단계적으로 누적되고, 상기 자화 방향이 고정층과 동일한 방향으로 될 때, 자기 저항이 최대가 되는 단계이후에,
    상기 펄스와 위상이 반대인 역방향 펄스를 인가하여 상기 자유층의 자화 방향이 변화하는 단계; 및
    상기 역방향 펄스가 누적되어 상기 자유층의 자화 방향의 변화가 단계적으로 누적되고, 상기 자화 방향이 고정층과 반대 방향으로 될 때, 자기 저항이 최소가 되는 단계를 더 포함하는 스핀-시냅스 소자의 동작 방법.
  12. 제10항 또는 제11항에 있어서,
    상기 펄스 또는 상기 역방향 펄스의 인가에 따라 상기 자유층의 자화 방향이 단계적으로 변화하여 상기 스핀-시냅스 소자의 자기저항이 최대치 또는 최소치에 도달하는 기능을 포함하는 시냅스 소자에 적용하는 단계를 더 포함하는 스핀-시냅스 소자의 동작 방법.
KR1020160139270A 2016-10-25 2016-10-25 다단계 비트를 저장하는 스핀-시냅스 소자 및 이의 동작 방법 KR20180045308A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020160139270A KR20180045308A (ko) 2016-10-25 2016-10-25 다단계 비트를 저장하는 스핀-시냅스 소자 및 이의 동작 방법
PCT/KR2017/011822 WO2018080159A1 (ko) 2016-10-25 2017-10-25 스핀 소자, 이의 동작방법 및 이의 제작 방법
EP17863763.3A EP3534421B1 (en) 2016-10-25 2017-10-25 Spin device
CN201780064988.XA CN109952662B (zh) 2016-10-25 2017-10-25 自旋器件及其操作方法和制造方法
US16/344,662 US10885960B2 (en) 2016-10-25 2017-10-25 Spin device, and operating method therefor and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160139270A KR20180045308A (ko) 2016-10-25 2016-10-25 다단계 비트를 저장하는 스핀-시냅스 소자 및 이의 동작 방법

Publications (1)

Publication Number Publication Date
KR20180045308A true KR20180045308A (ko) 2018-05-04

Family

ID=62199646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160139270A KR20180045308A (ko) 2016-10-25 2016-10-25 다단계 비트를 저장하는 스핀-시냅스 소자 및 이의 동작 방법

Country Status (1)

Country Link
KR (1) KR20180045308A (ko)

Similar Documents

Publication Publication Date Title
US10885960B2 (en) Spin device, and operating method therefor and manufacturing method therefor
US9099641B2 (en) Systems and methods for implementing magnetoelectric junctions having improved read-write characteristics
CN103563000B (zh) 电压控制的磁各向异性（vcma）开关和电磁存储器（meram）
US8422285B2 (en) Method and system for providing dual magnetic tunneling junctions usable in spin transfer torque magnetic memories
JP5797254B2 (ja) 電流誘起スピン−運動量移動に基づく高速低電力磁気デバイス
JP4371781B2 (ja) 磁気セル及び磁気メモリ
US11183227B1 (en) Electric field switchable magnetic devices
US9978931B2 (en) Systems and methods for implementing robust magnetoelectric junctions
CN101803192B (zh) 可重新配置的磁逻辑电路结构及用于制造和操作这种逻辑设备的方法
JP2018519653A (ja) 磁気ランダムアクセスメモリのための高温焼き鈍し垂直磁気異方性構造
US20080197431A1 (en) Magnetic memory element and magnetic memory apparatus
JP2013533646A (ja) 二軸異方性を有する磁気トンネリング接合素子の提供方法及びシステム
KR20040101391A (ko) 고밀도 ｍｒａｍ 어플리케이션을 위한 합성-페리자성체센스-층
JPWO2009110119A1 (ja) 強磁性トンネル接合素子および強磁性トンネル接合素子の駆動方法
JP2011512024A (ja) メモリ・セルおよびメモリ・デバイス
US10191719B2 (en) MRAM-based programmable magnetic device for generating random numbers
Zhong et al. Ten states of nonvolatile memory through engineering ferromagnetic remanent magnetization
WO2021002115A1 (ja) 乱数発生ユニット及びコンピューティングシステム
Yao et al. Tunneling magnetoresistance materials and devices for neuromorphic computing
KR20180045308A (ko) 다단계 비트를 저장하는 스핀-시냅스 소자 및 이의 동작 방법
CN109243511B (zh) 一种控制自由层畴结构在磁性隧道结中实现十态数据存储的方法
Liu et al. Iridium Enabled Field-free Spin-orbit Torque Switching of Perpendicular Magnetic Tunnel Junction Device
WO2023017714A1 (ja) 超常磁性磁気トンネル接合素子、及びコンピューティングシステム
KR101563549B1 (ko) 십진법 정보 처리를 위한 나노 전자 소자
US11922986B2 (en) Magnetic heterojunction structure and method for controlling and achieving logic and multiple-state storage functions

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application