WO2018080012A1 - 솔더볼 및 이를 이용한 반도체 패키지 - Google Patents

솔더볼 및 이를 이용한 반도체 패키지 Download PDF

Info

Publication number
WO2018080012A1
WO2018080012A1 PCT/KR2017/010021 KR2017010021W WO2018080012A1 WO 2018080012 A1 WO2018080012 A1 WO 2018080012A1 KR 2017010021 W KR2017010021 W KR 2017010021W WO 2018080012 A1 WO2018080012 A1 WO 2018080012A1
Authority
WO
WIPO (PCT)
Prior art keywords
solder ball
weight
tin
solder
bismuth
Prior art date
Application number
PCT/KR2017/010021
Other languages
English (en)
French (fr)
Inventor
이현규
천명호
박은광
은동진
추용철
Original Assignee
덕산하이메탈(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 덕산하이메탈(주) filed Critical 덕산하이메탈(주)
Publication of WO2018080012A1 publication Critical patent/WO2018080012A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Definitions

  • the present invention relates to a solder ball and a semiconductor package using the same.
  • WLP wafer level package
  • WLP technology is being applied to the current high end package technology, and WLP is a technology that simply produces a finished product by cutting chips after carrying out the package process and test at a time in a wafer state. By applying this, we can save about 20% of the package production cost.
  • the thermal characteristics due to the different coefficients of thermal expansion of the constituent elements due to the absence of the substrate is particularly weak. That is, unlike other semiconductor packages, in WLP, materials having different thermal expansion coefficients are connected without a substrate, and there is no support function by the substrate when subjected to thermal shock, so that a stress exists in the solder ball portion, and exhibits weak TC (Thermal Cycling) characteristics. Therefore, there is a need to improve TC characteristics while changing to WLP.
  • TC Thermal Cycling
  • thermal cycle failure refers to a phenomenon in which thermal stress occurs due to a difference in thermal expansion coefficient between periodic high and low temperatures, and eventually, fracture occurs.
  • a semiconductor package used in a high temperature environment Frequently occurs in. For this reason, good reliability against thermal cycle failure is an essential characteristic in semiconductors.
  • Alpha ray is commonly known as radiation that occurs when uranium decays into lead.
  • WLP is easily exposed to alpha rays because solder balls are bonded directly to a silicon chip without a substrate.
  • Alpha ray penetrates into the silicon chip and changes the signaling system, causing a soft error in the device.
  • the present invention is to provide a solder ball and a semiconductor package including the same, while maintaining the characteristics of the solder ball, while improving the thermal cycle characteristics in the WLP and at the same time reduce the malfunction of the device due to alpha rays.
  • the solder ball is formed with an oxide layer on the surface
  • Tin Tin
  • silver silver
  • Cu copper
  • bismuth bismuth
  • Ni nickel
  • palladium Pd
  • the silver (Ag) is 0.5 to 5.0% by weight
  • the copper (Cu) is 0.2 to 1.0% by weight
  • the bismuth (Bi) is 0.8 to 2% by weight
  • the nickel (Ni) is 0.02 to 0.08% by weight
  • the palladium (Pd) is included in 0.01 to 0.05% by weight
  • Remainder consists of tin and unavoidable impurities below 10 ppm each
  • Oxide layer formed on the surface gradually decreases the content of oxygen atoms with depth, the thickness of the oxide layer is characterized in that consisting of 2.0 to 3.5nm.
  • the content of lead (Pb) in the solder ball is 5 ppm or less, and the alpha particle number count is 0.002 cph / cm 2 or less.
  • solder ball is preferably an average diameter of 100 ⁇ 250 ⁇ m.
  • a heating step of induction heating the alloy into which the master alloy is introduced is introduced;
  • the silver (Ag) is 0.5 to 5.0% by weight
  • the copper (Cu) is 0.2 to 1.0% by weight
  • the bismuth (Bi) is 0.8 to 2% by weight
  • the nickel (Ni) is 0.02 to 0.08% by weight
  • the palladium (Pd) is contained in 0.01 to 0.05% by weight
  • the balance is made of tin and inevitable impurities of less than 10ppm each
  • Oxide layer formed on the surface of the solder ball gradually decreases the content of oxygen atoms according to the depth, the thickness of the oxide layer is preferably 2.0 to 3.5nm.
  • a mold substrate surrounding the first surface and the side surface of the semiconductor chip
  • At least one insulating film attached to a second surface of the mold substrate and the semiconductor chip and longer than a length of the semiconductor chip;
  • a semiconductor package attached to a second surface of the insulating film and including at least one solder ball connected to the redistribution wire, wherein the semiconductor package does not include a substrate to which the semiconductor chip is fixed;
  • the solder ball includes tin (Sn), silver (Ag), copper (Cu), bismuth (Bi), nickel (Ni), and palladium (Pd),
  • the silver (Ag) is 0.5 to 5.0% by weight
  • the copper (Cu) is 0.2 to 1.0% by weight
  • the bismuth (Bi) is 0.8 to 2% by weight
  • the nickel (Ni) is 0.02 to 0.08% by weight
  • the palladium (Pd) is contained in 0.01 to 0.05% by weight
  • the balance is composed of tin and inevitable impurities of less than 10ppm each
  • Oxide layer formed on the surface of the solder ball gradually decreases the content of oxygen atoms with depth, the thickness of the oxide layer is characterized in that the 2.0 to 3.5nm.
  • the thickness of the said insulating film is 10 micrometers or less.
  • the material of the redistribution (RDL) is copper (Cu)
  • the material of the insulating film is a semiconductor package consisting of polyimide (PI) or polybenzoxazole (Polybenzoxazole, PBO).
  • solder ball preferably has a content of lead (Pb) of 5 ppm or less and an alpha particle value of 0.002 cph / cm 2 or less.
  • the thickness of the oxide layer and the intermetallic compound (IMC) and grain size after heat treatment Since the thermal cycle characteristics are controlled, the malfunction of the device due to alpha rays can be prevented, and the wettability is improved.
  • SAC solder alloy when Ni, Pd, and Bi are added to all SAC solder alloys such as SAC302, SAC105, SAC1205Ni, SAC305, and SAC405, the improved effects as described above may be obtained.
  • the present invention provides a solder ball in which Ni, Pd, and Bi are added to a SAC (Sn, Ag, Cu) solder alloy composition and Pb content is controlled.
  • solder ball can ensure the stability of the semiconductor package device using the WLP technology.
  • FIG. 1 is a perspective view of a filter apparatus used to filter tin according to an embodiment of the present invention.
  • FIG. 2 is a perspective view of a filter used in the filter device of FIG. 1 according to an embodiment of the present invention.
  • FIG. 3 is a plan view of the filter of FIG. 2 in accordance with an embodiment of the present invention.
  • FIG. 4 is a perspective view of a cross section taken along the length direction of FIG. 2 in accordance with an embodiment of the present invention.
  • FIG. 5 is a cross-sectional view of a semiconductor package including a solder ball according to an embodiment of the present invention.
  • FIG. 6 is a chart of test conditions used to evaluate the TC strength of a specimen of solder ball on a substrate in accordance with one embodiment of the present invention.
  • FIG. 9 is an explanatory diagram illustrating a bulky IMC and grain shape and a crack movement path according to addition of Pd.
  • FIG 10 is a graph of the result of measuring the solder ball according to an embodiment of the present invention by the AES (Auger Electron Spectroscope method).
  • solder ball which is an aspect of the present invention, includes tin (Sn), silver (Ag), copper (Cu), bismuth (Bi), nickel (Ni), and palladium (Pd).
  • solder alloy includes tin (Sn), silver (Ag), copper (Cu), bismuth (Bi), nickel (Ni), and palladium (Pd) do.
  • 0.5 to 5.0 wt% of silver (Ag), 0.2 to 1.0 wt% of copper (Cu), 0.8 to 2 wt% of bismuth (Bi), 0.02 to 0.08 wt% of nickel (Ni), and palladium (Pd) ) May comprise 0.01 to 0.05% by weight.
  • the composition of Sn, Ag, and Cu can utilize a conventional SAC alloy composition.
  • a conventional SAC alloy composition may be composed of SAC105, SAC1205Ni, SAC305, SAC302, SAC405 and the like.
  • Bismuth (Bi) inhibits the growth of bulky IMC such as Cu 6 Sn 5 and Ag 3 Sn during the heat treatment, and is dissolved in Sn to inhibit the growth of Sn during the heat treatment, thereby making it effective in thermal cycle (TC).
  • bismuth preferably uses Bi having a mass number of 209. This is because the half-life of Bi with mass number 209 exceeds 1.9X10 19 years, so it is treated as a stable isotope and is unlikely to emit alpha rays.
  • bismuth (Bi) is included in less than 0.8% by weight, the expected effect on the TC characteristics is insignificant, and when included in excess of 1.2% by weight, the tendency of the brittle wave due to the hardness of the material due to the crystallization of Bi in the solder bulk Since it becomes large, there is a problem that adversely affects reliability, such as drop impact.
  • Nickel (Ni) can improve the fluidity, thermal cycle performance and drop impact during melting. If nickel (Ni) is included in less than 0.01% by weight can not have the same effect as above, if contained in excess of 0.1% by weight of the hardening of the solder by precipitation hardening (cracks) due to warpage (warpage) Can not be prevented. In addition, the melting point is increased, the fluidity is lowered during melting and wetting is reduced.
  • Palladium (Pd) prevents the formation and growth of Cu 3 Sn compound of graphite structure, which is easy to crack propagation due to thermal fatigue in the material structure.
  • palladium (Pd) is combined with the ⁇ -Sn phase, which is a low-temperature phase produced under experimental conditions in the temperature range of ⁇ 40 to 125 ° C., and the ⁇ -Sn phase produced in the base, to form a PdSn 4 compound. Since PdSn 4 has a rod-like structure and exists at the phase interface (particularly, Ag 3 Sn interface) for phase equilibrium, it is very difficult for propagation of cracks generated by thermal fatigue to propagate by moving the phase interface, resulting in excellent thermal shock performance.
  • tin (Sn) includes filtered tin in which the content of impurities such as lead (Pb), iron (Fe), aluminum (Al), bismuth (Bi), and zinc (Zn) is 10 ppm or less, in particular, the content of lead It is preferable that silver is 5 ppm or less.
  • the filtered tin reduces the content of impurities (Pb, Fe, Zn, Al, etc.) that may cause oxidation in the solder ball, thereby reducing the thickness of the oxide layer formed on the surface of the solder ball.
  • impurities Pb, Fe, Zn, Al, etc.
  • the content of tin (Sn) is the remainder except for the content of the components included as known to those skilled in the art, the solder ball according to an embodiment of the present invention may further include inevitable impurities in addition to the above-described components. .
  • the shape of the solder ball is not limited, but may be in the form of a sphere, a cylinder, or a polygonal pillar, and preferably has a spherical shape.
  • the solder ball of this embodiment is 100-250 micrometers in average diameter. At this time, the diameter was measured by non-contact measurement, and means the average value obtained by measuring 6 or more places using 3D automatic measurement or projector.
  • An oxide layer of SnO 2 having a constant thickness is formed on the surface of the manufactured solder ball and has an amorphous structure, and the oxide layer gradually decreases in oxygen content depending on the depth.
  • the oxide layer prevents the movement of the alpha ray that escapes out of the solder ball, and when TC is evaluated, the external cracks penetrate into the most vulnerable crystal of the solder. This prevents the penetration of cracks.
  • the thickness of the oxide layer of the solder ball can be measured by AES (Auger Electron Spectroscope), wherein the oxide layer is preferably made of 2.0 to 3.5nm. In the case of manufacturing less than 2.0nm, as described above, the oxide layer does not prevent the alpha ray movement and cracking, and also the problem of agglomeration of balls and spherical shape of the balls is inferior. The problem of missing balls arises.
  • AES Alger Electron Spectroscope
  • An embodiment of the filtering method of tin (Sn) included in the solder ball according to an aspect of the present invention is as follows.
  • Tin (Sn) with a purity of 99.9% to 99.99% is melted at 250 to 350 ° C. and then passed through a filter device having a filter of 2 to 7 ⁇ m under a pressure of 3 to 4 bar.
  • Melting temperature of tin (Sn) has a melting point of tin 232 °C, so the melting operation is not smooth at 250 °C or less, the oxidation effect of the tin (Sn) due to the high temperature at 350 °C or more is insufficient filtering effect.
  • the tin (Sn) is melted at 290 to 310 ° C.
  • the filter device includes an injection part 21 into which molten tin is injected, an outlet part 22 into which the filtered tin flows out, and a filter 10, a spring 30, and a body surrounding the tin.
  • the molten tin is injected through the inlet 21 under a pressure of 3-4 bar, and when passed through the cylindrical filter 10, molten tin from which impurities are removed is obtained through the outlet 22.
  • the filter 10 has a height of 2 cm and a thickness of 1 to 2 mm as shown in the perspective view of FIG. 2 and the top view of FIG. 3, and has a cylindrical structure with a lower end closed as shown in the cross-sectional perspective view of FIG. 4.
  • the material of the filter is ferritic stainless steel or austenitic stainless steel.
  • the stainless steel may further include at least one of molybdenum (Mo), nickel (Ni), and chromium (Cr).
  • Mo molybdenum
  • Ni nickel
  • Cr chromium
  • molybdenum (Mo) when molybdenum (Mo) is included in 6% or less, it is effective to withstand cracks and stress, and when chromium (Cr) is included in 13% or more, there is an effect of having high oxidation resistance.
  • nickel (Ni) is included in 10% or less, there is an effect of maintaining the austenite structure from the melting point to a low temperature.
  • the size of the filter hole is 2 ⁇ 7 ⁇ m, less than 2 ⁇ m workability is lowered, more than 7 ⁇ m is ineffective. There is also no filtering effect if the pressure is below 3bar or above 4bar.
  • impurities such as lead (Pb), bismuth (Bi), iron (Fe), aluminum (Al), and zinc (Zn) are removed, so that the concentration of each impurity is 10 ppm or less.
  • Filtered tin has a lower oxygen concentration than unfiltered tin and has a relatively high concentration of Sn, Ag, Cu, etc., thereby minimizing the mushy region.
  • the Standing region is a region in which a liquid phase and a solid phase exist at the same time when the liquid phase changes from a liquid phase.
  • impurities such as Pb and Fe
  • change from a liquid phase to a solid phase each element exists as a single phase, and these impurities are nucleated. This will increase the time it takes to solidify your site, which will increase your machine area. If the mash region is large, the reaction time is long and the bonding reaction is slowed down. Therefore, minimizing the mash region may cause a fast reaction during solder ball bonding.
  • Another embodiment of the solder alloy manufacturing method according to another aspect of the present invention is as follows.
  • An alloy may be manufactured in a high frequency vacuum electric induction furnace using tin filtered according to a tin filtering method, which is an aspect of the present invention.
  • the purity of each metal is preferably 4N (99.99%) or more.
  • the contents of tin (Sn), silver (Ag), copper (Cu), bismuth (Bi), nickel (Ni) and palladium (Pd) charged in the charging step are, for example, silver ( Ag) 0.5-5.0 wt%, copper (Cu) 0.2-1.0 wt%, bismuth (Bi) 0.8-2 wt%, nickel (Ni) 0.02-0.08 wt%, palladium (Pd) 0.01 to 0.05 wt% Can be.
  • 1.0 to 4.0% by weight of silver (Ag), 0.2 to 0.5% by weight of copper (Cu), 0.9 to 1.5% by weight of bismuth (Bi), 0.03 to 0.07% by weight of nickel (Ni), Palladium (Pd) may be charged to 0.02 to 0.05% by weight. More preferably, 3.0% by weight of silver (Ag), 0.2% by weight of copper (Cu), 1% of bismuth (Bi), 0.05% by weight of nickel (Ni), 0.03% by weight of palladium (Pd), It may be charged to be.
  • the vacuum degree of the high frequency true sharing road is 3.0 ⁇ 10 -2 torr ⁇ 6.0 ⁇ 10 -2 torr.
  • oxygen (O) reacts with tin (Sn) to form a large amount of tin oxide (SnO 2 ).
  • tin (Sn) reacts with oxygen (O) to suppress the unnecessary reaction to form tin oxide (SnO 2 ) while reducing segregation rate due to relatively small content change of other elements. You can.
  • the stirring force by the electric vortex of the high frequency vibration sharing road is superior to the mechanical stirring force of the conventional method using the electric furnace, and the work is performed in an inert atmosphere instead of working in the air, it is possible to further suppress segregation.
  • Between the charging step and the temperature rising step may include a purging step of purging the high frequency vibration sharing road with an inert gas and then maintaining the mixture for 10 minutes.
  • Purging means neutralization treatment of the alloy inside the induction furnace with chemically or physically inert gas, and the purging pressure is preferably 750 to 760 torr.
  • the reason why the holding time is 60 minutes after the temperature is raised to 1100 ° C. for 10 minutes is due to elements having different specific gravity such as silver (Ag), copper (Cu), bismuth (Bi), nickel (Ni), and palladium (Pd). This is for homogeneous alloying.
  • solder ball manufacturing method manufactured using a solder alloy which is another aspect of the present invention, is as follows.
  • the injecting step is a method in which an alloy (Sn-Ge master alloy) containing a large amount of additive element (Sn) is separately made as a melter and diluted by adding it to a melt of a metal (filtered tin) that is the basis of the alloy. This is to uniformly add the alloying elements to be added when making the alloy.
  • the master alloy includes tin (Sn) and germanium (Ge), and preferably includes 0.1 to 5 wt% of germanium based on the total weight of the master alloy, but is not limited thereto.
  • Induction heating in the heating step is a method of converting electrical energy into thermal energy by heating by electromagnetic induction, and uses Joule's heat generated when a secondary current induced by electromagnetic induction flows into the material to be heated. At this time, the material to be heated is an alloy produced through the charging step.
  • the size of the solder ball formed in the ball forming step can be adjusted by frequency and pressure.
  • the diameter of the graphite nozzle (orifice) hole is 70 ⁇ 120 ⁇ m, the frequency is 7 ⁇ 15Khz, the pressure is preferably 1000 ⁇ 2000mbar.
  • the formed solder ball has an average diameter of 100 ⁇ 250 ⁇ m.
  • the graphite nozzle has a cylindrical shape, and a stable size can be realized by using a graphite material.
  • the oxide film thickness formed on the surface of the manufactured solder ball is preferably manufactured to 2.0 to 3.5nm. If the thickness is less than 2.0nm, it does not prevent the movement of the alpha ray and cracks, and also the problem of ball agglomeration and the spherical shape of the ball is deteriorated. ) Occurs.
  • the solder ball according to the technical spirit of the present invention is used in a semiconductor package.
  • the solder ball according to the embodiment of the present invention can be used for various purposes without being limited to the use of the semiconductor package.
  • the semiconductor package according to various embodiments of the present invention is preferably applied to a wafer level package in which a wafer is cut and then simply finished to produce a finished product after the package process and test are performed at a time.
  • the semiconductor package includes a semiconductor chip 50, a mold substrate 60, a redistribution 80, an insulating film 90, and a solder ball 70.
  • the semiconductor chip includes a semiconductor substrate, an element protection film, and an element pad, and the upper and side surfaces of the semiconductor chip are surrounded by the mold substrate.
  • the upper portion refers to the direction opposite to the direction in which the solder ball is located. Please tell us the structure and material of the device pad of the semiconductor chip used for WLP.
  • At least one insulating film is formed on the bottom surface of the mold substrate and the semiconductor chip, and an insulating film longer than the length of the semiconductor chip is provided.
  • the insulating film is a film for insulating the redistribution, and the redistribution is formed in the insulating film, and is electrically connected to the solder ball attached to the lower surface of the insulating film.
  • redistribution the material is usually Cu, and the material of the insulating film is polyimide (PI) or PBO.
  • the semiconductor chip is bonded to the solder ball without the substrate interposed therebetween.
  • the substrate can not be expected to reduce the thermal cycle failure as in the conventional semiconductor package, there is a need for a solder ball having a particularly strong strength in thermal cycle failure.
  • the solder ball and the semiconductor chip without the substrate is positioned only between the insulating film of less than 10um thickness, the solder ball is required to minimize the generation of the alpha line in order to prevent a problem in the signal transmission by the alpha line.
  • solder alloy prepared according to the present invention was charged into a melt and melted at 240 ⁇ ⁇ , a Sn-Ge master alloy was charged and the temperature of the melt was maintained at 260 ⁇ ⁇ . Induction heating was performed for 5 minutes and passed through an orifice using a vibrator to prepare respective solder balls. At this time, the orifice hole used was 100 ⁇ m, the frequency was 10Khz, the pressure was 1500mbar, the average diameter of the manufactured solder ball was 200 ⁇ m. Solder alloys shown in Table 1 having the composition of Examples 4 to 6 and the compositions of Comparative Examples 7 to 12 were prepared.
  • Table 1 shows the component configurations of the examples and comparative examples of the solder alloy and the solder ball produced by the present invention.
  • the characteristics of the solder ball according to the present invention will be examined based on the experimental data.
  • thermal cycle reliability and alpha ray reliability were performed.
  • solder balls were mounted on the OSP-treated PCB using the manufactured solder ball attaching equipment, and then reflow was performed to join the solder balls.
  • the flux used ws type and the peak temperature ( The peak temperature was 240 ⁇ 5 °C, the dwell time was 40 ⁇ 10s (over 220 °C), and the atmosphere was 3000 ppm O2 contents.
  • the solder ball bonded PCB was bonded to the OSP processed board.
  • TC reliability In order to measure the TC strength of the specimen (JEDS22-A104-B), the evaluation was carried out under the conditions of -40 ° C to 125 ° C. The measurement of 1 cycle was carried out as follows. The criterion for specimen failure was to measure the resistance every 50 cycles, and to measure the short-circuit as the specimen out. Wafers used in the evaluation, spec. Of the board, and test conditions are as shown in FIG. 6.
  • 0.05 wt% Ni, 0.03 wt% Pd, and 1 wt% Bi act as dopants for improving TC reliability regardless of solder composition.
  • Alpha particle refers to alpha ray particles among radiations generated from radioisotopes, and alpha is a solder in which alpha ray particles are emitted by radioactive isotopes inside the solder.
  • the solder with alpha ray particle emission of less than 0.02 cph / cm 2 is called low alpha solder.
  • Low Alpha ⁇ 0.02cph / cm 2
  • Ultra low alpha ⁇ 0.002cph / cm 2
  • Super Ultra low alpha ⁇ 0.001 cph / cm 2
  • Solders used for WLP must meet at least Ultra low alpha.
  • Alpha ray cause soft errors, and soft errors are inconsistencies between recorded and read information. It is a phenomenon caused by loss.
  • Alpha particle measurement was performed using a 1950-SE model manufactured by Alpha Science.
  • Alpha particle measurement was performed by applying a solder to be measured on a Cu plate made of 10cm ⁇ 14cm to make a total of 6 sheets, and the alpha particle value was calculated by measuring 107 hours in a P-10 gas chamber.
  • the analytical equipment and specimens used are shown in FIG. 7.
  • alpha particles were measured for each Pb content.
  • the alpha particle value was measured to be less than 0.002 cph / cm 2 , which satisfies the ultra low alpha.
  • Ni Pd and Bi were measured for the composition SAC1205Ni, SAC305, and SAC405 which are used commercially. As a result, when the Pb content is controlled to 0.0005wt% or less, all of the ultra low alpha (0.002cph / cm 2 Satisfactory).
  • FIG. 9 is an explanatory diagram illustrating a bulky IMC and grain shape and a crack movement path according to addition of Pd.
  • Pd When Pd is added to the solder, Pd is dispersed in the bulk to control the size of the grain size (smaller), thereby increasing the crack path.
  • palladium (Pd) may form fine crystals having a crystal grain size of 15 ⁇ m 2 to 30 ⁇ m 2 .
  • Ag does not form a compound because it is a tremor solid solution, but combines with Sn to form a bulky IMC called PdSn 4 and exists at the grain boundary for phase equilibrium.
  • PdSn 4 present at the phase interface is considered to play a role in improving the excellent thermal shock performance by preventing the cracks generated by thermal fatigue from propagating by moving the phase interface.
  • FIG. 10 is measured by using Sputter Rate (Ta 2 O 5 ) as 1.0 ⁇ s / sec using an ACR (Auger Electron Spectroscope Method) equipment MICROLAB 350 to measure the thickness of an oxide film of a solder ball according to an exemplary embodiment of the present invention.
  • Sputter Rate Ti 2 O 5
  • ACR Alger Electron Spectroscope Method
  • the method for calculating the thickness of the oxide film from the results is well known to those skilled in the art, and when the thickness of the oxide film was measured based on the measurement result, it was measured at 3.1 nm (FIG. 10A). On the other hand, the thickness of the oxide film of the solder ball in the case of using a general tin (Fig. 10b) was 5.2nm.

Abstract

본 발명은 주석(Sn), 은(Ag), 구리(Cu), 비스무스(Bi), 니켈(Ni) 및 팔라듐(Pd)을 포함하는 솔더볼을 제공하며, 솔더볼의 상기 표면에 형성되는 산화층은 깊이에 따라 산소원자의 함량이 점진적으로 감소하며, 상기 산화층의 두께는 2.0 내지 3.5nm이고, 사용되는 비스무스는 질량수가 특정되어 있다. 상기 솔더볼은 WLP용의 솔더볼로 사용될 수 있다.

Description

솔더볼 및 이를 이용한 반도체 패키지
본 발명은 솔더볼 및 이를 이용한 반도체 패키지에 관한 것이다.
최근 휴대폰이나 전자부품 등 경박단소 및 고기능화에 따라 점점 패키지(package)가 작아지고 있는 추세이다. 이에 비용절감 및 높은 효율성을 기대하기 위해 웨이퍼레벨 패키지(Wafer Level Package, 이하 WLP)의 기술이 개발되었다.
WLP 기술은 현재의 하이 앤드 패키지(High end package) 기술에 접목이 되고 있으며, WLP란 웨이퍼 상태에서 한 번에 패키지 공정 및 테스트를 진행한 후 칩을 절단하여 간단히 완제품을 만들어 내는 기술로서, 이 기술을 적용하면 기존 대비 패키지 생산원가의 약 20% 절감이 가능하다.
그러나 WLP를 사용하면 2가지 문제에 직면하게 된다.
첫째는 기판의 부존재로 인하여 구성하는 요소들의 서로 다른 열팽창계수에 기인한 열적특성이 특히 취약하다. 즉, 다른 반도체 패키지와 달리 WLP에서는 열팽창계수가 다른 물질들이 기판없이 연결되어, 열충격을 받을 때 기판에 의한 지지기능이 없어 솔더볼 부분에 응력이 존재하며, 취약한 TC(Thermal Cycling) 특성을 나타낸다. 따라서 WLP로 변화하면서 TC특성을 향상시켜야 할 필요가 있다.
이 때, 열 사이클 파괴(Thermal cycle failure)란 주기적인 고온과 저온 사이에서 열팽창계수의 차이로 인해 열응력(thermal stress)이 발생하여 결국에는 파괴가 발생하는 현상으로, 고온 환경에서 사용되는 반도체 패키지에서 빈번하게 발생되는 현상이다. 이러한 이유로 열 사이클 파괴에 대한 좋은 신뢰성은 반도체에서 필수적인 특성이다.
둘째, 알파입자(Alpha particle)에 취약하다. 일반적으로 알파선(Alpha ray)란 우라늄이 납으로 붕괴될때 발생하는 방사선으로 알려져 있다.
WLP의 경우, 실리콘칩에 기판없이 직접적으로(수정) 솔더볼이 접합되기 때문에 알파선(Alpha ray)에 쉽게 노출되어 있다. 알파선(Alpha ray)는 실리콘 칩으로 침투하여 신호전달 체계를 변화시켜 기기의 오작동(Soft error)을 야기시킨다.
따라서 WLP 기술이 안정적으로 상용화되기 위해서는 반도체 패키지의 외부 접합소재로 사용되는 솔더볼에 대한 전술한 문제를 감소시키면서도 크랙발생 방지나, 미싱볼이 발생하지 않는 솔더볼의 개발이 절실하다.
본 발명이 이루고자 하는 기술적 과제는 솔더볼의 특성을 유지하면서도, WLP에서 열사이클 특성이 개선됨과 동시에 알파선에 의한 기기 오작동을 감소시킬 수 있는 솔더볼 및 이를 포함하는 반도체 패키지를 제공하는 데 있다.
본 발명의 일측면에 따른 솔더볼은,
표면에 산화층이 형성되는 솔더볼로서,
주석(Sn), 은(Ag), 구리(Cu), 비스무스(Bi), 니켈(Ni) 및 팔라듐(Pd)을 포함하며,
상기 은(Ag)은 0.5 내지 5.0 중량%, 상기 구리(Cu)는 0.2 내지 1.0 중량%, 상기 비스무스(Bi)는 0.8 내지 2중량%, 상기 니켈(Ni)은 0.02 내지 0.08 중량%, 상기 팔라듐(Pd)은 0.01 내지 0.05 중량%로 포함되며,
잔부는 주석 및 각 10ppm이하의 불가피한 불순물로 이루어지고,
상기 표면에 형성되는 산화층은 깊이에 따라 산소원자의 함량이 점진적으로 감소하며, 상기 산화층의 두께는 2.0 내지 3.5nm로 구성되는 것을 특징으로 한다.
이 때, 상기 솔더볼에서 납(Pb)의 함량이 5ppm이하이고, 알파 파티클(Alpha particle) 수치(count)가 0.002cph/cm2 이하를 가지는 것이 바람직하다.
또한, 상기 솔더볼은 평균직경이 100~250μm인 것이 바람직하다.
본 발명의 다른 측면에 따른 솔더볼의 제조방법은,
주석(Sn), 은(Ag), 구리(Cu), 비스무스(Bi), 니켈(Ni) 및 팔라듐(Pd)을 포함하는 솔더 합금을 용탕에 장입한 후 230~250℃로 용융시키는 용융단계;
상기 용융된 합금에 마스터 합금을 투입 후 온도를 250~280℃로 유지하는 투입단계;
상기 마스터 합금이 투입된 합금을 유도가열하는 가열단계; 및
상기 유도가열된 합금을 흑연노즐 홀로 통과시켜 솔더볼을 형성하는 볼형성단계;를 포함하며,
이 때 생성되는 솔더볼은,
상기 은(Ag)은 0.5 내지 5.0 중량%, 상기 구리(Cu)는 0.2 내지 1.0 중량%, 상기 비스무스(Bi)는 0.8 내지 2중량%, 상기 니켈(Ni)은 0.02 내지 0.08 중량%, 상기 팔라듐(Pd)은 0.01 내지 0.05 중량%로 포함되며, 잔부는 주석 및 각 10ppm이하의 불가피한 불순물로 이루어지며,
상기 솔더볼의 표면에 형성되는 산화층은 깊이에 따라 산소원자의 함량이 점진적으로 감소하며, 상기 산화층의 두께는 2.0 내지 3.5nm인 것이 바람하다.
본 발명의 또 다른 측면에 따른 반도체 패키지는,
반도체칩;
반도체칩의 제1면과 측면을 둘러싸는 몰드기판;
상기 몰드기판 및 상기 반도체칩의 제2면에 제1면이 부착되며 상기 반도체칩의 길이보다 긴 적어도 하나 이상의 절연막;
상기 절연막 내에 형성되며, 상기 반도체칩의 소자패드와 연결되는 적어도 하나 이상의 재배선; 및
상기 절연막의 제2면에 부착되며, 상기 재배선과 연결되는 적어도 하나 이상의 솔더볼;을 포함하여 구성되어, 상기 반도체칩이 고정되는 기판을 포함하지 않는 반도체 패키지로서,
상기 솔더볼은 주석(Sn), 은(Ag), 구리(Cu), 비스무스(Bi), 니켈(Ni) 및 팔라듐(Pd)을 포함하며,
상기 은(Ag)은 0.5 내지 5.0 중량%, 상기 구리(Cu)는 0.2 내지 1.0 중량%, 상기 비스무스(Bi)는 0.8 내지 2중량%, 상기 니켈(Ni)은 0.02 내지 0.08 중량%, 상기 팔라듐(Pd)은 0.01 내지 0.05 중량%로 포함되고, 잔부는 주석 및 각 10ppm이하의 불가피한 불순물로 이루어지며,
상기 솔더볼의 표면에 형성되는 산화층은 깊이에 따라 산소원자의 함량이 점진적으로 감소하며, 상기 산화층의 두께는 2.0 내지 3.5nm인 것을 특징으로 한다.
이 때, 상기 절연막의 두께는 10㎛ 이하인 것이 바람직하다.
또한, 상기 재배선(RDL)의 재료는 구리(Cu)이며, 상기 절연막의 재료는 폴리이미드(PI) 또는 , 폴리벤즈 옥사올(Polybenzoxazole, PBO)로 이루어지는 반도체 패키지.
또한, 상기 솔더볼은 납(Pb)의 함량이 5ppm이하이고, 알파 파티클(Alpha particle) 수치가 0.002cph/cm2 이하를 가지는 것이 바람직하다.
필터링된 Sn을 포함한 SAC 솔더 합금에 Ni, Pd, Bi를 첨가시키고, Pb의 농도가 제어된 솔더볼을 제조함으로써, 산화층의 두께 및 열처리 후 금속간 화합물(intermetallic compound, IMC) 및 그레인(Grain) 사이즈가 제어되어, 열사이클 특성이 개선되며, 알파선에 의한 기기오작동을 방지할 수 있고, 웨팅성을 개선하는 효과가 있다.
SAC 솔더 합금으로 일실시예인 SAC302 뿐만 아니라 SAC105, SAC1205Ni, SAC305, SAC405 등 모든 SAC 솔더 합금에 Ni, Pd, Bi을 첨가한 경우 상기와 같은 향상된 효과를 얻을 수 있다.
SAC(Sn, Ag, Cu) 솔더 합금 조성에 Ni, Pd, Bi를 첨가하고, Pb함량을 조절한 솔더볼을 제공하는 데 있다.
또한 본 솔더볼의 사용으로 WLP 기술을 이용한 반도체 패키지 장치의 안정성을 확보할 수 있게 된다.
도 1은 본 발명의 일실시예에 따른 주석을 필터링하는데 사용되는 필터장치의 사시도이다.
도 2는 본 발명의 일실시예에 따른 도 1의 필터장치에 사용된 필터의 사시도이다.
도 3은 본 발명의 일실시예에 따른 도 2의 필터의 평면도이다.
도 4는 본 발명의 일실시예에 따른 도 2의 길이방향을 따라 절단한 단면의 사시도이다.
도 5는 본 발명의 일실시예에 따른 솔더볼을 포함한 반도체 패키지의 단면도이다.
도 6은 본 발명의 일실시예에 따른 기판상에 솔더볼의 시편의 TC 강도 평가에 사용된 테스트 조건의 도표이다.
도 7은 본 발명의 실시예들의 Alpha particle 수치의 계산에 사용된 분석 장비 및 시편의 사진이다.
도 8는 본 발명의 실시예들에 따른 솔더볼의 미세조직을 촬영한 영상이다.
도 9는 Pd의 첨가에 따른 Bulky IMC 및 Grain 형상 및 크랙(crack) 이동경로를 설명하는 설명도이다.
도 10는 본 발명의 실시예에 따른 솔더볼을 AES(Auger Electron Spectroscope 방법에 의해 측정한 결과 그래프이다.
이하에 본 발명을 상세하게 설명하기에 앞서, 본 명세서에 사용된 용어는 특정의 실시예를 기술하기 위한 것일 뿐 첨부하는 특허청구의 범위에 의해서만 한정되는 본 발명의 범위를 한정하려는 것은 아님을 이해하여야 한다. 본 명세서에 사용되는 모든 기술용어 및 과학용어는 다른 언급이 없는 한은 기술적으로 통상의 기술을 가진 자에게 일반적으로 이해되는 것과 동일한 의미를 가진다.
본 명세서 및 청구범위의 전반에 걸쳐, 다른 언급이 없는 한 포함(comprise, comprises, comprising)이라는 용어는 언급된 물건, 단계 또는 일군의 물건, 및 단계를 포함하는 것을 의미하고, 임의의 어떤 다른 물건, 단계 또는 일군의 물건 또는 일군의 단계를 배제하는 의미로 사용된 것은 아니다.
한편, 본 발명의 여러 가지 실시예들은 명확한 반대의 지적이 없는 한 그 외의 어떤 다른 실시예들과 결합될 수 있다. 특히 바람직하거나 유리하다고 지시하는 어떤 특징도 바람직하거나 유리하다고 지시한 그 외의 어떤 특징 및 특징들과 결합될 수 있다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예 및 이에 따른 효과를 설명하기로 한다.
솔더볼
본 발명의 일 측면인 솔더볼의 일실시예로서 그 성분으로 주석(Sn), 은(Ag), 구리(Cu), 비스무스(Bi), 니켈(Ni), 팔라듐(Pd)을 포함한다.
본 발명의 일 측면에 따른 솔더 합금(solder alloy)의 일실시예는 주석(Sn), 은(Ag), 구리(Cu), 비스무스(Bi), 니켈(Ni), 및 팔라듐(Pd)을 포함한다.
솔더볼 전체의 중량에 대하여 은(Ag) 0.5 내지 5.0 중량%, 구리(Cu) 0.2 내지 1.0 중량%, 비스무스(Bi) 0.8 내지 2중량%, 니켈(Ni)은 0.02 내지 0.08 중량%, 팔라듐(Pd)은 0.01 내지 0.05 중량% 을 포함할 수 있다.
바람직하게는 솔더볼 전체의 중량에 대하여 은(Ag) 1.0 내지 4.0 중량%, 구리(Cu) 0.2 내지 0.5 중량%, 비스무스(Bi) 0.9 내지 1.5중량%, 니켈(Ni) 0.03 내지 0.07 중량%, 팔라듐(Pd) 0.02 내지 0.05 중량%를 포함하며, 더욱 바람직하게는 솔더 합금 전체의 중량에 대하여 은(Ag) 3.0 중량%, 구리(Cu) 0.2 중량%, 비스무스(Bi) 1%, 니켈(Ni) 0.05 중량%, 팔라듐(Pd) 0.03 중량%를 포함할 수 있다.
Sn, Ag, Cu이 이루는 조성은 통상의 SAC 합금조성을 이용할 수 있다. 예를 들어, SAC105, SAC1205Ni, SAC305, SAC302, SAC405 등으로 구성될 수 있다.
비스무스(Bi)는 열처리 시 Cu6Sn5, Ag3Sn과 같은 Bulky IMC의 성장을 억제하며, Sn에 고용되어 열처리동안 Sn의 결정성장을 방해함으로써, 열사이클(TC)에 효과가 있게 된다.
또한 비스무스는 질량수가 209인 Bi가 사용되는 것이 바람직하다. 이는 질량수 209인 Bi의 반감기는 1.9X1019년을 초과하기 때문에 안정 동위 원소로 취급되어 알파선을 방출할 가능성이 낮기 때문이다.
비스무스(Bi)가 0.8중량% 미만 포함되는 경우, TC 특성에 대한 기대효과는 미비하며, 1.2 중량% 초과하여 포함되는 경우, Solder bulk내 Bi의 정출로 인해 재료의 경도 상승으로 취성파의 경향이 커지므로 낙하충격과 같은 신뢰성에 악영향을 미치는 문제점이 있다.
니켈(Ni)은 융해 시의 유동성, 열 사이클 성능과 낙하충격을 향상시킬 수 있다. 니켈(Ni)이 0.01 중량% 미만 포함되는 경우 상기와 같은 효과를 낼 수 없으며, 0.1 중량%를 초과하여 포함되는 경우 석출경화에 의해 솔더의 강도가 강해져서 휨(warpage)에 의한 균열(crack)을 방지할 수 없게 된다. 또한 녹는점이 상승하고, 융해 시 유동성이 저하되며 젖음성(wetting)이 저하된다.
팔라듐(Pd)은 재료 구조적으로 열 피로에 의한 크랙 전파가 쉬운 흑연구조의 Cu3Sn 화합물의 형성과 성장을 방해한다. 또한 팔라듐(Pd)은 -40 내지 125℃의 온도 범위의 실험 조건하에서 생성된 저온상인 α-Sn 상과 기지 내 기 생성된 β-Sn 상과 결합하여 PdSn4 화합물을 생성한다. PdSn4는 봉상의 구조를 가지며 상 평형을 위해 상 경계면(특히 Ag3Sn 계면)에 존재하므로 열 피로에 의해 생성된 크랙이 상 경계면을 이동하여 전파되는 것을 매우 어렵게 하여 우수한 열충격 성능을 가지게 한다.
팔라듐(Pd)이 0.01 중량% 미만 포함되는 경우, 상기와 같은 효과를 낼 수 없으며, 0.1 중량% 초과하여 포함되는 경우, 팔라듐(Pd) 입자들 간에 서로 뭉치는 현상(Ostwald ripening)이 발생되어 입자들 간에 성장하여 결정 입도(grain size)가 30μm2를 초과하는 조대한 결정을 형성하게 되고, PdSn4가 과대하게 생성되어 파괴되는 문제점이 있으며 비용 상승 또한 초래한다.
한편, 주석(Sn)은 납(Pb), 철(Fe), 알루미늄(Al), 비스무스(Bi), 아연(Zn) 등의 불순물 각각의 함량이 10ppm 이하인 필터링된 주석을 포함하고, 특히 납의 함량은 5ppm이하인 것이 바람직하다.
Pb 함량을 5ppm이하로 관리함으로써 알파선(Alpha ray)에 의한 오작동(soft error)을 최소화 할 수 있다.
또한, 필터링된 주석은 솔더볼 내 산화를 발생시킬수 있는 불순물(Pb, Fe, Zn, Al 등)의 함량을 감소시켜 솔더볼의 표면에 형성되는 산화층의 두께를 감소시킨다.
한편 주석(Sn)의 함량은 본 기술분야의 당업자가 주지하듯이 포함되는 구성성분들의 함량을 제외한 나머지가 되며, 본 발명의 실시예에 따른 솔더볼에는 전술한 성분 이외에도 제조상 불가피한 불순물이 더 포함될 수 있다.
솔더볼의 형태는 제한이 없으나 구, 원기둥 또는 다각 기둥의 형태일 수 있으며, 바람직하게는 구형의 형상을 갖는다.
본 실시예의 솔더볼은 평균직경이 100 내지 250㎛인 것이 바람직하다. 이 때 직경은 비접촉식 측정으로 진행하였고, 3차원 자동측정 혹은 투영기를 이용하여 6개소 이상을 측정하여 구한 평균치를 말한다.
제조된 솔더볼의 표면에는 일정한 두께의 SnO2의 산화층이 형성되며 비정질 구조를 가지고, 산화층은 깊이에 따라 점점 산소함량이 작아진다. 산화층은 솔더볼 안에서 밖으로 빠져나가는 알파레이(Alpha ray)의 이동을 방해하며, 또한 TC 평가를 할 경우, 외부에서 오는 크랙(Crack)은 솔더의 가장 취약한 결정으로 침투가 되는데, 표면에 비정질층인 산화막이 있음으로 인해 크랙(Crack)의 침투를 막아준다.
솔더볼의 산화층의 두께는 AES(Auger Electron Spectroscope)로 측정할 수 있으며, 이 때 산화층은 바람직하게 2.0 내지 3.5nm로 제조되는 것이 바람직하다. 2.0nm 미만으로 제조하는 경우 전술한 바와 같이 산화층이 알파레이이동 및 크랙발생을 방지하지 못하고, 또한 볼의 뭉침현상 및 볼의 구형도가 떨어지는 문제가 발생하고, 3.5 초과로 제조되는 경우 젖음성이 나빠져 미싱볼(missing ball)의 문제가 발생한다.
주석( Sn ) 필터링 방법
본 발명의 일 측면에 따른 솔더볼에 포함되는 주석(Sn)의 필터링 방법의 일실시예는 다음과 같다.
순도 99.9% 내지 99.99%의 주석(Sn)을 250~350℃에서 용융시킨 후 2 ~ 7μm 구멍의 필터를 가지는 필터 장치에 3 ~ 4bar의 압력 하에서 통과시킨다.
주석(Sn)의 용융 온도는 주석의 용융점이 232℃이므로 250℃ 이하에서는 용융작업이 원활하지 않으며, 350℃ 이상에서는 높은 온도에 의한 주석(Sn)의 산화 발생이 높기 때문에 필터링 효과가 미비하다. 바람직하게는 290~310℃에서 주석(Sn)을 용융시킨다.
도 1은 본 발명에 따른 일실시예에 따라 주석을 필터링하는데 사용되는 필터장치의 사시도이다. 이에 따르면 필터장치는 용융된 주석이 주입되는 주입부(21)와 필터링된 주석이 유출되는 유출부(22) 및 필터(10), 스프링(30), 이를 감싸고 있는 본체로 구성된다. 용융된 주석은 3~4bar의 압력 하에서 주입부(21)를 통해 주입되며, 원통형의 필터(10)를 통과하면 불순물이 제거된 용융 주석을 유출부(22)를 통해 얻는다.
필터(10)는 도 2의 사시도 및 도 3의 평면도에서 나타나는 것과 같이 높이 2cm, 두께 1~2mm를 가지며, 도 4의 단면사시도에서 나타나는 것과 같이 하단부가 폐쇄된 원통형의 구조이다.
필터의 소재는 페라이트계 스테인리스강 또는 오스테나이트계 스테인리스강을 사용한다. 스테인리스강에는 몰리브덴(Mo), 니켈(Ni) 및 크롬(Cr) 중 적어도 어느 하나 이상을 더 포함할 수 있다. 예를 들어, 몰리브덴(Mo)이 6% 이하로 포함되면 균열 및 응력을 잘 견딜 수 있는 효과가 있으며, 크롬(Cr)이 13% 이상 포함되면 높은 산화저항성을 갖게 하는 효과가 있다. 니켈(Ni)이 10% 이하 포함되면 용융점부터 낮은 온도까지 오스테나이트 구조를 유지시키는 효과가 있다.
필터 구멍의 크기는 2 ~ 7μm 이고, 2μm 미만일 경우 작업성이 저하되고 7μm 초과일 경우에는 효과가 미비하다. 또한 압력이 3bar 미만, 4bar 초과일 경우 필터링 효과가 없다.
주석(Sn) 필터링 후에는 납(Pb), 비스무스(Bi), 철(Fe), 알루미늄(Al), 아연(Zn) 등의 불순물들이 제거되어 불순물 각각의 농도가 10ppm 이하가 된다.
필터링 된 주석은 필터링 되지 않은 주석에 비해 산소의 농도가 적으며 상대적으로 Sn, Ag, Cu 등의 농도가 높아 머시 영역(Mushy region)을 최소화 시킬 수 있다. 머시영역은 액상에서 고상으로 바뀔 때 액상과 고상이 동시에 존재하는 영역으로서, 액상에서 고상으로 바뀔 때 Pb, Fe 등 불순물이 있을 경우, 각각의 원소들은 하나의 상으로 존재하며, 이런 불순물들이 핵생성 사이트를 만들어 응고되는 시간을 늘려 머시영역이 늘어나게 된다. 머시영역이 클 경우에는 반응시간이 길어져 접합반응을 느리게 하므로 머시영역을 최소화시켜야 솔더볼 접합 시 빠른 반응이 일어날 수 있다.
솔더 합금 제조방법
본 발명의 또 다른 일 측면인 솔더 합금 제조방법의 일실시예는 다음과 같다.
본 발명의 일 측면인 주석 필터링 방법에 따라 필터링된 주석(Sn)을 이용하여 고주파진공유도로(High frequency vacuum electric induction furnace)에서 합금을 제조할 수 있다.
더욱 상세하게는, 필터링된 주석(Sn), 은(Ag), 구리(Cu), 비스무스(Bi), 니켈(Ni), 및 팔라듐(Pd)을 고주파진공유도로에 장입 후 10분간 유지하는 장입단계, 고주파진공유도로를 10분간 700℃까지 승온 후 10분간 유지하고 다시 10분간 1100℃까지 승온 후 60분간 유지하는 승온단계를 포함한다.
이 때, 각 금속의 순도는 4N(99.99%)이상인 것이 바람직하다.
장입단계에서 장입되는 주석(Sn), 은(Ag), 구리(Cu), 비스무스(Bi), 니켈(Ni), 팔라듐(Pd) 의 함량은 예를 들어, 장입되는 금속 전체 중량에 대하여 은(Ag) 0.5 내지 5.0 중량%, 구리(Cu) 0.2 내지 1.0 중량%, 비스무스(Bi) 0.8 내지 2중량%, 니켈(Ni) 0.02 내지 0.08 중량%, 팔라듐(Pd) 0.01 내지 0.05 중량%이 되도록 장입될 수 있다.
바람직하게는 장입되는 금속 전체 중량에 대하여 은(Ag) 1.0 내지 4.0 중량%, 구리(Cu) 0.2 내지 0.5 중량%, 비스무스(Bi) 0.9 내지 1.5중량%, 니켈(Ni) 0.03 내지 0.07 중량%, 팔라듐(Pd) 0.02 내지 0.05 중량%이 되도록 장입될 수 있다. 더욱 바람직하게는 장입되는 금속 전체 중량에 대하여 은(Ag) 3.0 중량%, 구리(Cu) 0.2 중량%, 비스무스(Bi) 1%, 니켈(Ni) 0.05 중량%, 팔라듐(Pd) 0.03 중량%, 이 되도록 장입될 수 있다.
장입단계에서 고주파진공유도로의 진공도는 3.0ㅧ10-2 torr ~ 6.0ㅧ10-2 torr 이다. 진공도가 10-1 torr으로 떨어지면 산소(O)가 주석(Sn)과 반응하여 주석산화물(SnO2)이 다량 형성되게 된다. 고주파진공유도로에서 합금을 제조하는 경우에는 주석(Sn)이 산소(O)와 반응하여 주석산화물(SnO2)을 형성하는 불필요한 반응이 억제되면서 상대적으로 다른 원소의 함량 변화가 적어 편석률을 감소시킬 수 있다.
또한 고주파진공유도로의 전기적 와류에 의한 교반력은 종래 전기로를 이용하는 방법의 기계적인 교반력보다 우수하며, 대기 중에서 작업하는 것이 아니라 불활성 분위기 하에서 작업이 이루어지게 됨으로써, 편석을 더욱 억제할 수 있다.
장입단계와 승온단계 사이에는 불활성 가스로 상기 고주파진공유도로를 퍼징(purging)한 후, 10분간 유지하는 퍼징단계를 포함할 수 있다. 퍼징(purging)은 고주파진공유도로 내부의 합금을 화학적 또는 물리적 반응을 일으키지 않는 불활성 기체로 중화 처리하는 것을 의미하고 퍼징 압력은 750 ~ 760 torr 가 바람직하다.
승온단계에서 1100℃까지 10분간 승온 후 유지시간을 60분으로 하는 이유는 은(Ag), 구리(Cu), 비스무스(Bi), 니켈(Ni), 팔라듐(Pd)등 비중이 서로 다른 원소들을 균질하게 합금화시키기 위함이다.
솔더볼 제조방법
본 발명의 또 다른 일 측면인 솔더 합금을 이용하여 제조된 솔더볼 제조방법의 일실시예는 다음과 같다.
본 발명의 일 측면에 따른 솔더 합금을 용탕에 장입한 후 230℃ ~ 250℃로 용융시키는 장입단계, 용융된 합금에 Sn-Ge 마스터 합금을 투입한 후 용탕의 온도를 250℃ ~ 280℃로 유지하는 투입단계, Sn-Ge 마스터 합금(Master alloy)이 투입된 합금을 유도가열(Induction heating)하는 가열단계, 가열된 합금을 진동자를 이용하여 흑연노즐 홀로 통과시켜 볼을 형성하는 볼형성단계를 포함할 수 있다.
투입단계는 첨가원소(Sn)를 다량으로 함유한 합금(Sn-Ge 마스터 합금)을 별도로 용융제로 만들어 놓고 합금의 기초가 되는 금속(필터링된 주석)의 용융액에 가하여 희석하는 방법으로서, 목적하는 합금을 만들 때 첨가하려는 합금원소를 정량만큼 균일하게 첨가시키기 위함이다.
또한 Ge 단독으로는 용융점(938℃)이 높으므로 마스터 합금을 제조해서 융점을 낮추기 위함이다. 마스터 합금은 주석(Sn) 및 게르마늄(Ge)을 포함하며, 마스터 합금 전체 중량에 대하여 게르마늄 0.1~5 중량%를 포함하는 것이 바람직하나 이로써 제한되는 것은 아니다.
가열단계의 유도가열은 전자기 유도에 의해 전기에너지를 열에너지로 변환시켜 가열하는 방법으로서 전자기 유도에 의해 유도된 2차 전류가 피가열 재료로 흐르는 경우에 발생하는 줄열(Joule's heat)을 이용한다. 이 때 피가열 재료는 상기 투입단계를 거쳐 제조된 합금이다.
볼형성단계에서 형성되는 솔더볼의 크기는 주파수와 압력으로 조절이 가능하다. 흑연노즐(오리피스) 홀의 직경은 70 ~ 120μm이며, 주파수는 7 ~ 15Khz이고, 압력은 1000 ~ 2000mbar인 것이 바람직하다. 이 때, 형성된 솔더볼은 평균직경 100~250μm을 갖는다. 흑연 노즐은 원기둥 모양의 형태를 가지며, 흑연 재질을 사용하여 안정적인 사이즈 구현이 가능하다.
제조된 솔더볼의 표면에 형성되는 산화막 두께는 2.0 내지 3.5nm로 제조되는 것이 바람직하다. 2.0nm 미만으로 제조하는 경우 알파레이이동 및 크랙발생을 방지하지 못하고, 또한 볼의 뭉침현상 및 볼의 구형도가 떨어지는 문제가 발생하고, 3.5nm 초과로 제조되는 경우 젖음성이 나빠져 미싱볼(missing ball)의 문제가 발생한다.
반도체 패키지
본 발명의 기술적 사상에 따른 솔더볼은 반도체 패키지에 사용된다. 본 발명의 실시예에 따른 솔더볼은 반도체 패키지의 용도에 제한되지 않고 다양한 용도로 사용될 수 있다. 특히 본 발명의 여러 실시예들에 따른 반도체 패키지는 웨이퍼 상태에서 한 번에 패키지 공정 및 테스트를 진행한 후 칩을 절단하여 간단히 완제품을 만들어 내는 웨이퍼레벨 패키지(Wafer Level Package)에도 바람직하게 적용된다.
도 5에는 본 발명에 따른 솔더볼이 적용되는 WLP 패키지의 일실시예가 도시되어 있다. 반도체 패키지는 반도체칩(50), 몰드기판(60), 재배선(80), 절연막(90), 및 솔더볼(70)을 포함한다.
반도체칩은 반도체기판, 소자보호막, 소자패드를 포함하며, 반도체칩의 상면과 측면이 몰드기판으로 둘러싸여 있다. 여기에서 상부란 솔더볼이 위치하는 방향의 반대방향을 말한다. WLP에 사용되는 반도체 칩의 소자패드의 구조 및 재료에 대해 알려주시기 바랍니다.
몰드기판 및 반도체칩의 저면에는 적어도 하나 이상의 절연막이 형성되어, 반도체칩의 길이보다 긴 절연막이 구비된다. 절연막은 재배선을 절연시키기 위한 막으로서, 재배선은 절연막 내에 형성되어, 전기적으로 절연막의 하면에 부착되는 솔더볼과 연결된다. 재배선(RDL)의 경우 통상 재료는 Cu이며, 절연막의 재료는 폴리이미드(PI), PBO가 사용된다.
이에 따르면 반도체칩은 기판없이 절연막을 사이에 두고, 솔더볼과 접합되어 있다. 이 경우 종래 반도체 패키지에서처럼 기판이 열사이클 파괴를 감소시키는 역할을 기대할 수 없어서, 열사이클 파괴에 특히 강점을 보이는 가지는 솔더볼이 필요하다.
또한, 기판없이 솔더볼과 반도체칩이 두께 10um이하의 절연막만을 사이에 두고 위치하게 되므로 알파선에 의한 신호전달에 문제를 일으키는 것을 방지하기 위해 알파선의 발생을 최소화하는 솔더볼이 필요하게 된다.
실시예 및 비교예
(1) 솔더 합금의 제조
필터링된 주석(Sn), 은(Ag), 구리(Cu), 비스무스(Bi), 니켈(Ni) 및 팔라듐(Pd)을 주석(Sn) 중량에 대하여 무게비로 칭량하여 고주파진공유도로에 장입하고 3.0ㅧ10-2 torr의 압력을 10분간 유지하였다. 여기에 불활성 가스로 760 torr의 압력으로 퍼징한 후 10분간 유지하였다. 이를 10분간 700℃까지 승온 후 10분간 유지하고, 다시 10분간 1100℃까지 승온 후 60분간 유지하여 솔더 합금을 제조하였다. 실시예 1 내지 실시예 3의 조성 및 비교예 1 내지 비교예 6의 조성을 가진 표 1과 같은 솔더 합금을 제조하였다.
(2) 솔더볼의 제조
본 발명에 의해 제조된 솔더 합금을 용탕에 장입하고 240℃로 용융시키고, Sn-Ge 마스터 합금을 투입하고 용탕의 온도를 260℃로 유지하였다. 이를 5분간 유도가열을 하고 진동자를 이용하여 오리피스로 통과시켜 각각의 솔더볼을 제조하였다. 이때 사용된 오리피스 홀의 직경은 100μm이며, 주파수는 10Khz이고, 압력은 1500mbar이며, 제조된 솔더볼의 평균 직경은 200μm 였다. 실시예 4 내지 실시예 6의 조성 및 비교예 7 내지 비교예 12의 조성을 가진 표 1과 같은 솔더 합금을 제조하였다.
본 발명에 의해 제조된 솔더 합금 및 솔더볼의 실시예 및 비교예의 성분 구성을 표 1에 나타내었다.
　 Unit: wt% Unit: cph/cm2 　
　 Sn Ag Cu Ni Pd Bi Pb Alpha particle Thermal Cycling
실시예 1 Remain 3 0.2 0.05 0.03 1 0.025 2.5 650
실시예 2 Remain 3 0.2 0.05 0.03 0.8 0.02 1.8 650
실시예 3 Remain 3 0.2 0.05 0.03 1 0.01 1.2 650
실시예 4 Remain 3 0.2 0.05 0.03 1 0.005 0.2 650
실시예 5 Remain 3 0.2 0.05 0.03 1 0.001 0.0048 650
실시예 6 Remain 3 0.2 0.05 0.03 0.8 0.0005 0.0012 650
실시예 7 Remain 3 0.2 0.05 0.03 1 0.0002 0.0008 650
실시예 8 Remain 3 0.5 0.05 0.03 1 0.0005 0.0013 664
실시예 9 Remain 4 0.5 0.05 0.03 1 0.0005 0.0015 682
실시예 10 Remain 3 0.2 0.05 0.03 2 - - 598
비교예 1 Remain 3 0.2 0 0 0 - - 191
비교예 2 Remain 3 0.2 0.05 0 0.5 - - 224
비교예 3 Remain 3 0.2 0.05 0.03 0 - - 313
비교예 4 Remain 3 0.2 0.05 0.03 4 - - 362
비교예 5 Remain 3 0.2 0.05 0.03 7 - - 312
비교예 6 Remain 1.2 0.5 0.05 0 0.2 - - 138
비교예 7 Remain 1.2 0.5 0.05 0.03 0 - - 246
비교예 8 Remain 3 0.5 0 0 0 - - 218
비교예 9 Remain 3 0.5 0.05 0 0 - - 242
비교예 10 Remain 3 0.5 0.05 0.03 0.7 - - 486
비교예 11 Remain 4 0.5 0 0 0 - - 252
비교예 12 Remain 4 0.5 0.05 0 0 - - 286
실험예
이하에서는 본 발명에 따른 솔더볼의 특성을 실험 데이터를 기초로 하여 검토하기로 한다. 솔더볼의 신뢰성을 검토하기 위하여 열적 사이클 신뢰성 및 알파선 신뢰성등을 수행하였다.
먼저 제조된 솔더볼을 부착(Attach) 장비를 이용하여 OSP로 처리된 PCB 위에 솔더볼을 마운트 한 후, 솔더볼을 접합하기 위해 리플로우(reflow)를 진행하였다, 플럭스는 ws type을 사용하였고, 피크온도(peak temperature)는 240±5℃, 드웰타임(dwell time)은 40±10s (over 220℃), 분위기는 3000 ppm O2 contents에서 진행 하였다. 이후 솔더볼이 접합된 PCB를 OSP 처리된 Board에 붙이기 위해 동일한 조건으로 작업을 진행하였다.
(1) TC 신뢰성 : 시편의 TC 강도를 측정하기 위해 (JEDS22-A104-B), -40℃ ~ 125℃ 조건으로 평가를 진행하였다. 1cycle의 측정은 아래와 같이 진행하였다. 시편 fail의 기준은 50cycle 이 완료될 때마다 저항을 측정하였고, 단락될 경우를 시편 out으로 측정하였다. 평가에 사용된 Wafer, Board의 spec., 및 테스트 조건은 도 6에 도시된 바와 같다.
표 1에 따르면, Bi 함량이 2%를 초과할 경우(비교예 4, 비교예 5) 솔더(Solder bulk)내 Bi의 정출로 인해 재료의 경도 상승으로 취성파괴의 경향이 커지므로 신뢰성에 악영향을 미친 것으로 추정된다. Bi가 0.8미만인 경우 TC 특성에 대한 기대효과는 미비하며 요구수준 600cycles에 미치지 못한다. 문제가 있어서, 신뢰성이 낮은 것으로 평가된다. 이 때, Bi가 0.8 % 내지 2%까지 첨가될 경우, TC 신뢰성에는 거의 영향이 없음을 확인할 수 있다.
특히 0.05wt%Ni, 0.03wt%Pd, 1wt%Bi가 솔더 조성에 상관없이 TC 신뢰성을 향상시키는 도펀트(Dopant)로 작용한다는 것을 확인할 수 있다.
(2) 알파선 신뢰성
알파선 입자(Alpha particle)란 방사선 동위원소에서 발생하는 방사선 중 알파레이(Alpha ray) 입자를 말하며, 솔더(Solder) 내부의 방사성 동위원소에 의한 알파레이입자(Alpha ray particle) 방출이 이뤄지는 Solder를 Alpha solder라 하며, 알파레이입자(Alpha ray particle) 방출량이 0.02cph/cm2 이하의 수준인 솔더를 로우알파(Low alpha solder)라 한다.
Alpha particle의 방출 수준에 따라서 Low Alpha, Ultra low alpha, Super ultra low alpha로 나누며, 각각의 수치는 다음과 같으며, Low alpha < 0.02cph/cm2, Ultra low alpha < 0.002cph/cm2, Super ultra low alpha < 0.001cph/cm2, WLP에 사용되는 솔더는 적어도 울트라 로우(Ultra low alpha)를 만족해야 한다.
알파레이 에미션(Alpha ray)에 의해 발생되는 문제점은 소프트 에러(Soft error)를 유발시키며, 소프트 에러(Soft error)란 기록된 정보와 읽혀진 정보 사이의 불일치로서 메모리 셀(Memory cell)의 정보의 유실에 의해 일어나는 현상이다. 알파파티클(Alpha particle) 측정은 Alpha Science社에서 제조한 1950-SE 모델을 사용해서 측정하였다.
알파파티클(Alpha particle) 측정은 10cmX14cm로 제조된 Cu plate위에 측정할 솔더를 도포해서 총 6장의 Sheets를 만들어서 P-10 가스가 흐르는 장비챔버에 107시간을 측정해서 Alpha particle 수치를 계산하였다. 사용된 분석 장비 및 시편이 도 7에 도시되어 있다.
표 1에 따르면, Pb 함량별로 Alpha particle을 측정하였다. Pb 함량이 0.0005wt%이하로 첨가될 경우, Alpha particle 수치가 0.002 cph/cm2 이하로 측정 되었으며, 이는 울트라 로우 알파(Ultra low alpha)를 만족하는 수치이다.
또한 상용적으로 사용되고 있는 조성 SAC1205Ni, SAC305, SAC405에 대해서도 Ni Pd, Bi를 솔더에 대해 Alpha particle를 측정한 결과, Pb 함량이 0.0005wt%이하로 관리될 경우 모두 Ultra low alpha(0.002cph/cm2이하)를 만족하였다.
이는 Pb 함량이 0.0005wt%이하로 관리될 경우, 솔더 조성에 상관없이 Ultra low alpha를 만족하게 됨을 보여주고 있다.
(3) Bi첨가여부에 따른 솔더 미세조직
도 8은 솔더의 미세조직은 촬영한 영상이다. 이에 따르면, Bi가 첨가된 솔더와 첨가되지 않은 솔더의 미세조직을 관찰하였다. EOL(End of Lot)상태에서는 Bulky IMC 및 Grain 조직의 크기가 비슷하나, 열처리 후에는 조직의 차이가 발생됨을 확인할 수 있다. Bi가 첨가된 솔더의 경우, 열처리를 하더라도 Bulky IMC 및 Grain의 성장이 억제되었으며, 이는 Bi의 효과로 판단된다. Bi가 첨가된 솔더의 경우, 열처리를 하더라도 Bulky IMC 및 Grain의 성장이 억제되었으며, 이는 Bi의 효과로 판단된다. Bi의 경우, Sn에 고용되어 열처리동안 Tin의 결정성장을 방해하며, 또한 Bulky IMC의 조대화를 막아주는 역할을 한다. 이런 효과로 인해 TC에 효과가 있는 것으로 판단된다.
(4) Pd의 첨가에 따른 Bulky IMC 및 Grain 형상
도 9는 Pd의 첨가에 따른 Bulky IMC 및 Grain 형상 및 크랙(crack) 이동경로를 설명하는 설명도이다. 솔더에 Pd가 첨가될 경우, Pd는 bulk 내에 분산되어 Grain size의 크기를 제어(작게)하여, Crack의 이동경로를 길게 한다. 이 때, 팔라듐(Pd)은 결정 입도가 15μm2 내지 30μm2의 미세한 결정을 형성할 수 있다.
또한, Ag와는 전율고용체이기 때문에 화합물을 형성하지 않는 반면, Sn과 결합하여 PdSn4라는 Bulky IMC를 형성하며, 상평형을 위해 상 경계면(Grain boundary)에 존재한다.
상 경계면에 존재하는 PdSn4는 열피로에 의해 생성된 Crack이 상 경계면을 이동하여 전파되는 것을 방해하여 우수한 열충격 성능을 향상시키는 역할을 하는 것으로 판단된다.
(5) 솔더볼의 산화막의 두께
도 10은 본 발명의 실시예에 따른 솔더볼의 산화막의 두께를 측정하기 위하여 AES(Auger Electron Spectroscope 방법에 의해 장비 MICROLAB 350를 사용하여, Sputter rate(Ta2O5)를 1.0Å/sec로 하여 측정한 결과이다.
결과로부터 산화막의 두께를 계산하는 방법은 당업자에게 주지되어 있으며, 측정결과를 바탕으로 산화막의 두께를 측정하면 3.1nm로 측정되었다(도 10a). 반면 일반적인 주석을 사용한 경우(도 10b)의 솔더볼의 산화막의 두께는 5.2nm로 나타났다.
전술한 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
[부호의 설명]
10 : 필터
21 : 주입부 22 : 유출부
30 : 스프링

Claims (8)

  1. 표면에 산화층이 형성되는 솔더볼로서,
    주석(Sn), 은(Ag), 구리(Cu), 비스무스(Bi), 니켈(Ni) 및 팔라듐(Pd)을 포함하며,
    상기 은(Ag)은 0.5 내지 5.0 중량%, 상기 구리(Cu)는 0.2 내지 1.0 중량%, 상기 비스무스(Bi)는 0.8 내지 2중량%, 상기 니켈(Ni)은 0.02 내지 0.08 중량%, 상기 팔라듐(Pd)은 0.01 내지 0.05 중량%로 포함되며,
    잔부는 주석 및 각 10ppm이하의 불가피한 불순물로 이루어지고,
    상기 표면에 형성되는 산화층은 깊이에 따라 산소원자의 함량이 점진적으로 감소하며, 상기 산화층의 두께는 2.0 내지 3.5nm인 솔더볼.
  2. 제1항에 있어서,
    상기 솔더볼에서 납(Pb)의 함량이 5ppm이하이고, 알파 파티클(Alpha particle) 수치(count)가 0.002cph/cm2 이하를 가지는 솔더볼.
  3. 제1항에 있어서,
    상기 솔더볼은 평균직경이 100~250μm인 솔더볼.
  4. 주석(Sn), 은(Ag), 구리(Cu), 비스무스(Bi), 니켈(Ni) 및 팔라듐(Pd)을 포함하는 솔더 합금을 용탕에 장입한 후 230~250℃로 용융시키는 용융단계;
    상기 용융된 합금에 마스터 합금을 투입 후 온도를 250~280℃로 유지하는 투입단계;
    상기 마스터 합금이 투입된 합금을 유도가열하는 가열단계; 및
    상기 유도가열된 합금을 흑연노즐 홀로 통과시켜 솔더볼을 형성하는 볼형성단계;를 포함하며,
    이 때 생성되는 솔더볼은,
    상기 은(Ag)은 0.5 내지 5.0 중량%, 상기 구리(Cu)는 0.2 내지 1.0 중량%, 상기 비스무스(Bi)는 0.8 내지 2중량%, 상기 니켈(Ni)은 0.02 내지 0.08 중량%, 상기 팔라듐(Pd)은 0.01 내지 0.05 중량%로 포함되며, 잔부는 주석 및 각 10ppm이하의 불가피한 불순물로 이루어지며,
    상기 솔더볼의 표면에 형성되는 산화층은 깊이에 따라 산소원자의 함량이 점진적으로 감소하며, 상기 산화층의 두께는 2.0 내지 3.5nm인 솔더볼 제조방법.
  5. 반도체칩;
    반도체칩의 제1면과 측면을 둘러싸는 몰드기판;
    상기 몰드기판 및 상기 반도체칩의 제2면에 제1면이 부착되며 상기 반도체칩의 길이보다 긴 적어도 하나 이상의 절연막;
    상기 절연막 내에 형성되며, 상기 반도체칩의 소자패드와 연결되는 적어도 하나 이상의 재배선; 및
    상기 절연막의 제2면에 부착되며, 상기 재배선과 연결되는 적어도 하나 이상의 솔더볼;을 포함하여 구성되어, 상기 반도체칩이 고정되는 기판을 포함하지 않는 반도체 패키지로서,
    상기 솔더볼은 주석(Sn), 은(Ag), 구리(Cu), 비스무스(Bi), 니켈(Ni) 및 팔라듐(Pd)을 포함하며,
    상기 은(Ag)은 0.5 내지 5.0 중량%, 상기 구리(Cu)는 0.2 내지 1.0 중량%, 상기 비스무스(Bi)는 0.8 내지 2중량%, 상기 니켈(Ni)은 0.02 내지 0.08 중량%, 상기 팔라듐(Pd)은 0.01 내지 0.05 중량%로 포함되고, 잔부는 주석 및 각 10ppm이하의 불가피한 불순물로 이루어지며,
    상기 솔더볼의 표면에 형성되는 산화층은 깊이에 따라 산소원자의 함량이 점진적으로 감소하며, 상기 산화층의 두께는 2.0 내지 3.5nm인 반도체 패키지.
  6. 제5항에 있어서,
    상기 절연막의 두께는 10㎛ 이하인 반도체 패키지.
  7. 제6항에 있어서,
    상기 재배선(RDL)의 재료는 구리(Cu)이며, 상기 절연막의 재료는 폴리이미드(PI) 또는 , 폴리벤즈 옥사올(Polybenzoxazole, PBO)로 이루어지는 반도체 패키지.
  8. 제6항에 있어서,상기 솔더볼은 납(Pb)의 함량이 5ppm이하이고, 알파 파티클(Alpha particle) 수치가 0.002cph/cm2 이하를 가지는 반도체 패키지.
PCT/KR2017/010021 2016-10-27 2017-09-13 솔더볼 및 이를 이용한 반도체 패키지 WO2018080012A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160141283A KR101904884B1 (ko) 2016-10-27 2016-10-27 솔더볼 및 이를 이용한 반도체 패키지
KR10-2016-0141283 2016-10-27

Publications (1)

Publication Number Publication Date
WO2018080012A1 true WO2018080012A1 (ko) 2018-05-03

Family

ID=62023757

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2017/010021 WO2018080012A1 (ko) 2016-10-27 2017-09-13 솔더볼 및 이를 이용한 반도체 패키지

Country Status (2)

Country Link
KR (1) KR101904884B1 (ko)
WO (1) WO2018080012A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102341506B1 (ko) * 2021-03-02 2021-12-21 제엠제코(주) 반도체 패키지 및 그 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100887492B1 (ko) * 2007-08-09 2009-03-10 주식회사 네패스 반도체 장치 테스트용 소켓, 그 제조 방법 및 이를 이용한반도체 장치 테스트 방법
KR20100009896A (ko) * 2008-07-21 2010-01-29 삼성전자주식회사 반도체 소자 패키지 및 그 제조 방법
KR20110114913A (ko) * 2010-04-14 2011-10-20 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR20120063531A (ko) * 2010-08-18 2012-06-15 가부시키가이샤 닛데쓰 마이크로 메탈 반도체 실장용 땜납 볼 및 전자 부재
KR101539056B1 (ko) * 2014-08-01 2015-07-24 덕산하이메탈(주) 솔더 합금 및 솔더볼

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7410833B2 (en) 2004-03-31 2008-08-12 International Business Machines Corporation Interconnections for flip-chip using lead-free solders and having reaction barrier layers
JP5850199B1 (ja) * 2015-06-29 2016-02-03 千住金属工業株式会社 はんだ材料、はんだ継手およびはんだ材料の検査方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100887492B1 (ko) * 2007-08-09 2009-03-10 주식회사 네패스 반도체 장치 테스트용 소켓, 그 제조 방법 및 이를 이용한반도체 장치 테스트 방법
KR20100009896A (ko) * 2008-07-21 2010-01-29 삼성전자주식회사 반도체 소자 패키지 및 그 제조 방법
KR20110114913A (ko) * 2010-04-14 2011-10-20 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR20120063531A (ko) * 2010-08-18 2012-06-15 가부시키가이샤 닛데쓰 마이크로 메탈 반도체 실장용 땜납 볼 및 전자 부재
KR101539056B1 (ko) * 2014-08-01 2015-07-24 덕산하이메탈(주) 솔더 합금 및 솔더볼

Also Published As

Publication number Publication date
KR101904884B1 (ko) 2018-10-10
KR20180046258A (ko) 2018-05-08

Similar Documents

Publication Publication Date Title
US6228322B1 (en) Solder alloy composition
EP1889684B1 (en) Lead-free solder alloy
WO2016028058A1 (ko) 무연 솔더 합금 조성물 및 무연 솔더 합금의 제조 방법
Cai et al. Reduction of lead free solder aging effects using doped SAC alloys
DE60126157T2 (de) Zusammensetzungen; verfahren und vorrichtungen für bleifreies hochtemperaturlötmittel
US9024442B2 (en) Solder ball for semiconductor packaging and electronic member using the same
US6689488B2 (en) Lead-free solder and solder joint
KR100833113B1 (ko) 무연솔더합금 및 그 제조방법
JPH09104956A (ja) 高強度高導電性銅基合金の製造法
JP3367544B2 (ja) ボンディング用金合金細線及びその製造方法
Cai et al. Mitigation of lead free solder aging effects using doped SAC-X alloys
WO2018080012A1 (ko) 솔더볼 및 이를 이용한 반도체 패키지
WO2020241318A1 (ja) はんだ合金、ソルダペースト、はんだボール、ソルダプリフォーム、はんだ継手、および回路
WO2015041018A1 (ja) Ｂｉ基はんだ合金、並びにそれを用いた電子部品のボンディング方法および電子部品実装基板
KR101539056B1 (ko) 솔더 합금 및 솔더볼
KR101627315B1 (ko) 주석 필터링 방법, 이를 이용한 합금 제조방법 및 솔더볼 제조방법
JPH10180480A (ja) 無鉛半田材料及びそれを用いた電子部品
JP6136878B2 (ja) Ｂｉ基はんだ合金とその製造方法、並びにそれを用いた電子部品のボンディング方法および電子部品実装基板
WO2017047974A1 (ko) 미싱율 개선 솔더 합금 조성물 및 이의 제조방법
JP2001047276A (ja) はんだ材料
JPH07284983A (ja) 半田材料及びその製造方法
KR102247498B1 (ko) 솔더 합금, 솔더볼 및 그 제조방법
KR101688463B1 (ko) 솔더합금 및 솔더볼
KR102198850B1 (ko) 저융점 솔더 합금 및 이를 이용하여 제조된 솔더볼
JPH05275553A (ja) 電子回路装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17865972

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17865972

Country of ref document: EP

Kind code of ref document: A1