WO2018073128A1 - Leiterplatte - Google Patents

Leiterplatte Download PDF

Info

Publication number
WO2018073128A1
WO2018073128A1 PCT/EP2017/076219 EP2017076219W WO2018073128A1 WO 2018073128 A1 WO2018073128 A1 WO 2018073128A1 EP 2017076219 W EP2017076219 W EP 2017076219W WO 2018073128 A1 WO2018073128 A1 WO 2018073128A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrically conductive
circuit board
layer
printed circuit
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2017/076219
Other languages
English (en)
French (fr)
Inventor
Ralf Stanzmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hella GmbH and Co KGaA
Original Assignee
Hella GmbH and Co KGaA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hella GmbH and Co KGaA filed Critical Hella GmbH and Co KGaA
Priority to US16/335,027 priority Critical patent/US11452214B2/en
Priority to CN201780061116.8A priority patent/CN109792847B/zh
Publication of WO2018073128A1 publication Critical patent/WO2018073128A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies

Definitions

  • the invention relates to a printed circuit board, in particular a multilayer printed circuit board.
  • a printed circuit board in particular a multilayer printed circuit board.
  • Printed circuit boards having a plurality of conductive layers separated from non-conductive layers are known in the art. They are also referred to as multilayer printed circuit boards. They usually have at least one conductive outer layer and a plurality of conductive intermediate layers, wherein at least one conductive via between a conductive outer layer and a conductive first intermediate layer is provided. Such embodiments have become known, for example, by CN 203181403 U. In order to form such through contacts, a hole is made as a deep hole in the printed circuit board up to the intermediate layer, in which an electrically conductive sleeve is formed. It must be drilled depth controlled, so that the bore is not too deep or not too low enough.
  • the width or the diameter of the sleeve used depends on the drilling depth.
  • the diameter of the sleeve increases more than proportional to the drilling depth.
  • the diameter of the sleeve must be larger. This increases the dimensions of the printed circuit te and thus the housing of the controller and thus the required space in the vehicle.
  • the sleeves are not properly closed to the outside, which causes problems for further assembly and durability.
  • it is disadvantageous that such a deep hole can not be closed cleanly, because in the deep hole, in contrast to the perforation, the filler can not be pushed.
  • a plan and evacuate the sleeve is particularly advantageous for further assembly and durability in the automotive sector.
  • a printed circuit board in particular for sensors and radar applications, which satisfies in particular the automotive requirements and smaller in size and advantageously less in weight and in particular is also more advantageous to manufacture and the disadvantages of the prior reduced the technology. It is also the object to provide a method for producing a printed circuit board, by means of which a printed circuit board with through-hole from an outer layer to an intermediate layer is simple and inexpensive to produce.
  • An embodiment of the invention relates to a printed circuit board having a plurality of electrically conductive layers, which are separated from electrically non-conductive layers, wherein at least one electrically conductive outer layer and a plurality of electrically conductive intermediate layers are provided, wherein at least one electrically conductive via between an electrically conductive outer layer and an electrically conductive intermediate layer is provided, wherein the printed circuit board at least one first multilayer sub-board and a second multi-layer sub-board, wherein the first multi-layer sub-board is formed of a plurality of electrically conductive layers and a plurality of electrically non-conductive layers and the second multi-layer sub-board has at least one electrically conductive layer and at least one electrically non-conductive layer; wherein the multilayer sub-boards are connected together, wherein the electrically conductive via is formed between a first electrically conductive outer layer and a second electrically conductive outer layer of one of the multi-layer sub-boards.
  • the second outer layer forms the first intermediate layer, so that the relevant multi-layer partial printed circuit board can be drilled through, in order subsequently to insert or form the sleeve into the bore.
  • the manufacturing process can be significantly simplified because the first multilayer sub-board can be prefabricated and connected to a second multi-layer sub-board to form the board.
  • the second multilayer subcircuit board is also formed from a plurality of electrically conductive layers and from a plurality of layers which are not electrically conductive. As a result, a further multilayer printed circuit board can also be created.
  • the printed circuit board is composed of the multi-layer sub-printed circuit boards, in particular while the multi-layer sub-printed boards are glued together. This creates a stable circuit board.
  • the invention also makes it advantageously possible to fill an electrically conductive sleeve simple, robust and substantially flush with a filler.
  • the filling can be carried out substantially completely, so that the sleeve can also be securely provided with an electrically conductive cover, on which under automotiv Ven viewpoints securely mounted a component, such as soldered, can be.
  • the at least two multilayer sub-boards used may be formed as separately pressed elements that are connected together.
  • a multiply pressed circuit board is created, which is particularly useful and advantageous for automotive sensors and / or automotive RF applications. Also, such printed circuit boards can be used for applications outside the automotive sector.
  • the printed circuit board according to the invention can also be applied to other fields of application, in particular in the automotive sector, preferably in product areas or for special applications with restricted construction.
  • the design leads to a miniaturization of the control devices and / or sensors and thus reduces the space required in the vehicle. It leads directly and indirectly to cost and weight savings.
  • the printed circuit board is formed by prepared multi-layer sub-boards, one, like the first, multi-layer sub-board forming said via, whereby the second multi-layer board can also form said via or via or via of another type.
  • a plurality of plated-through holes are provided in one and / or in the other multi-layer partial printed circuit board, which are connected to one another to form the printed circuit board. It is also expedient if the plated-through hole is arranged in the first multilayer subcircuit board, wherein the second multilayer subcircuit board has no or alternatively one or more vias of the same type or different types, depending on requirements, following the via of the first multilayer subcircuit board can. As a result of the bonding of the two multilayer sub-printed circuit boards, the through-connection becomes a blind via because it ends in the stack of layers and is not led out on one side.
  • the via on the outside of the first multilayer subconductor plate is completely closed by an adhesive-enriched filling material, in particular without air inclusions, and is covered by a conductive layer.
  • an electronic component can also be placed above the through-connection, which leads to a considerable reduction of the printed circuit board area and saves direct PCB costs and weight.
  • the conductive layer it is expedient for the conductive layer to cover a copper layer, in particular a copper layer with a solder mask, or a copper layer with a surface coating, in particular a copper layer with surface coating and with a solder mask.
  • a copper layer in particular a copper layer with a solder mask
  • a copper layer with a surface coating in particular a copper layer with surface coating and with a solder mask.
  • the through-connection is formed by a through-bore of the first multilayer subcircuit board into which a conductive sleeve is inserted. sets or galvanically metallized is formed. This is advantageous because it also allows several such multi-layer sub-printed circuit boards to be processed or drilled simultaneously as a stack. This reduces the effort and costs.
  • the conductive sleeve is filled up substantially completely by a filling material, such as a filling material enriched with adhesive, and in particular also advantageously without air inclusions or with only a few air inclusions. This allows a sealed conclusion without air bubble or without a vacuum can be achieved, which allows safe mounting on the sleeve, increases the reliability and meet the automotive claim.
  • a filling material such as a filling material enriched with adhesive
  • the at least one first multilayer subconductor board and the second multilayer subconductor board are glued together by means of the adhesive.
  • the same adhesive can be used for gluing or pressing and filling the conductive sleeve. If necessary, this can also be done in the same process step.
  • the filling of the sleeve can be carried out in a separate work step, in order subsequently to glue the printed circuit boards together.
  • circuit board according to the invention is intended for use in control devices or sensors, in particular for automotive applications, in particular as radar sensors or control units for radar sensors.
  • An embodiment of the invention relates to a method for producing a printed circuit board having a plurality of electrically conductive layers, which are separated from each other by electrically non-conductive layers, wherein at least one electrically conductive outer layer and a plurality of electrically conductive intermediate layers vorgese- hen hen, wherein at least one electrically conductive via between an electrically conductive outer layer and an electrically conductive intermediate layer is provided, wherein the method for producing a printed circuit board provides that at least a first multi-layer sub-board and at least a second multi-layer sub-board is provided, wherein the first multi-layer sub-board is formed of a plurality of electrically conductive layers and a plurality of electrically non-conductive layers and the second multi-layer sub-circuit board at least one electrically conductive layer and at least one electrically non-conductive layer, wherein the electrically conductive via between a first electrically conductive outer layer and a second electrically conductive outer layer of one of the multi-layer sub-circuit boards is formed and wherein
  • the at least one first multilayer subconductor plate and the at least one second multilayer subconductor plate are connected to one another, in particular adhesively bonded together.
  • Figure 1 is a schematic representation of a section of an embodiment of a circuit board according to the invention.
  • Figure 2 is a schematic representation of a detail of an embodiment of a circuit board according to the invention.
  • FIG. 1 shows a schematic representation of a section of a printed circuit board 1 according to the invention with a plurality of electrically conductive layers 2, which are separated from non-conductive layers 3 from each other.
  • At least one electrically conductive outer layer 4 and a plurality of electrically conductive intermediate layers 5 are provided.
  • eight electrically conductive layers 2 are provided, that is to say two electrically conductive outer layers 4 and six electrically conductive intermediate layers 5.
  • through-connection 6 represents an example of at least one electrically conductive through-connection 6, which is formed between an electrically conductive outer layer 4 and an electrically conductive first intermediate layer 5.
  • a plurality of such plated-through holes 6 is provided.
  • the via 6 is formed by a bore 7 with a galvanically metallized electrically conductive sleeve. 8
  • the printed circuit board 1 is composed of a first multi-layer sub-printed circuit board 9 and of a second multi-layer sub-printed board 10 which are each formed from a plurality of electrically conductive layers 2 and a plurality of non-conductive layers 3, wherein the at least two multi-layer sub-printed circuit boards 9, 10 are interconnected are.
  • This purpose is served by the non-conductive layer 11 enriched in particular with adhesive.
  • the at least one first multilayer subcircuit board 9 and a second multilayer subcircuit board 10 are advantageously glued together or otherwise connected.
  • the plated-through hole 6 is formed between a first electrically conductive outer layer 12 and a second electrically conductive outer layer 13 of one of the multi-layer partial printed circuit boards 9.
  • this multilayer subcircuit board 9 can be drilled through and the electrically conductive sleeve 8 can be formed. This is done by means of a galvanic deposition process.
  • the plated-through hole 6 is arranged, for example, in the first multilayer subcircuit board 9, wherein the second multilayer subcircuit board 10 has no electrically conductive via following the via 6 of the first multilayer subcircuit board 9.
  • the second multilayer subconductor board 10 may also have an electrically conductive via 50 or may also have a plurality of electrically conductive vias of different types, as required.
  • the second multilayer subcircuit board 10 in FIG. 1 terminates the through-connection 6 in a middle region of the circuit board 1.
  • the plated-through hole 6 of the first multilayer subcircuit board 9 is therefore closed on one side by the non-conductive, adhesive-enriched layer 11 and the second multilayer subcircuit board 10.
  • the electrically conductive layer 2 as outer layer 4 thus has a copper layer as cover or ply 15, in particular a copper layer, as cover Layer 15 with a solder mask 16, or a copper layer as layer 15 with a surface coating 17, in particular a copper layer 15 with surface coating 17 and with a solder mask 16.
  • the through-connection 6 is formed according to the exemplary embodiment by a through-bore of the first multilayer subcircuit board 9, in which an electrically conductive sleeve 8 is formed.
  • the sleeve 8 is filled with an enriched in particular with an adhesive filler 18.
  • the adhesive-enriched sheet 1 1 is used for bonding the at least one first multilayer sub-board 9 and the second multi-layer sub-board 10.
  • the adhesive-enriched Filler material can be proportionally used as a filler 18 for the feedthrough 6.
  • the printed circuit board 1 is preferably provided for use in control devices or as sensors, in particular for automotive applications, in particular as radar sensors or control units for radar sensors.
  • the plated-through hole has a metallic, electrically conductive cover 19, such as a cap, which also makes it possible to place electronic components directly above the plated-through hole.
  • the hole diameter may be the same and small, respectively.
  • the bore diameter or hole diameter is also advantageous regardless of the drilling depth.
  • the respective first multi-layer partial printed circuit boards can be drilled extremely advantageously stacked and no longer need to be drilled individually, with special tools, high-precision and depth-controlled. This reduces the cost of manufacturing.
  • FIG. 2 shows a further exemplary embodiment of a printed circuit board 1, which substantially corresponds to the exemplary embodiment of FIG. 1, wherein a plated-through hole 50 is additionally provided in the region of the second multi-layer printed circuit board 10. Otherwise, reference is made to the description of Figure 1.
  • the electrically conductive through-connection 6 is filled or closed with a filling material 18 enriched in particular with adhesive, and in particular is provided with an electrically conductive cover 19.
  • the printed circuit board is produced, for example, by means of a method according to the invention in which at least one first multilayer subconductor lath is provided, the through-connection is either already introduced or produced from an electrical outer layer of the first multilayer component printed circuit board to the other electrical outer layer of the first multilayer subconductor lath.
  • a through bore is introduced into at least one first multilayer part conductor plate, which is metallically coated, for example, by metallizing or electroplating at the edge.
  • a solid sleeve can be introduced or similar.
  • the via is preferably filled with a filler and optionally closed on one side or on both sides.
  • At least one second multilayer partial printed circuit board may be provided which is connected to the at least one first multilayer partial printed circuit board so that the at least two interconnected multi-layer partial printed circuit boards form a stack of electrically conductive layers and electrically non-conductive layers.
  • the bonding is preferably carried out by gluing.
  • the arrangement is designed such that the plated through-hole of the first multilayer partial printed circuit board is arranged such that it terminates in a rather central region of the interconnected multilayer subconductor plates and thus forms a through-connection from an outer layer of the first multilayer secondary board to a central region of the printed circuit board.
  • the at least one first multilayer partial printed circuit board and the at least one second multilayer partial printed circuit board are connected to one another, in particular glued together.
  • At least one further through-connection 20 can be introduced from an outer layer of the printed circuit board to an opposite outer layer of the printed circuit board in the printed circuit board thus produced from a plurality of multi-layer partial printed circuit boards by providing the printed circuit board with a through-hole which is subsequently metallized or electroplated.
  • a sleeve can be used.
  • this plated-through hole 20 is formed without filling.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Connection Or Junction Boxes (AREA)

Abstract

Die Erfindung betrifft eine Leiterplatte (1) mit einer Mehrzahl von elektrisch leitenden Lagen (2), die von elektrisch nicht leitenden Lagen (3) voneinander getrennt sind, wobei zumindest eine elektrisch leitende Außenlage (4) und eine Mehrzahl von elektrisch leitenden Zwischenlagen (5) vorgesehen sind, wobei zumindest eine elektrisch leitende Durchkontaktierung (6) zwischen einer elektrisch leitenden Außenlage (4) und einer elektrisch leitenden Zwischenlage (5) vorgesehen ist, wobei die Leiterplatte (1) aus zumindest einer ersten Mehrschichtteilleiterplatte (9) und aus einer zweiten Mehrschichtteilleiterplatte (10) besteht, wobei die erste Mehrschichtteilleiterplatte (9) aus einer Mehrzahl von elektrisch leitenden Lagen (2) und einer Mehrzahl von elektrisch nicht leitenden Lagen (3) gebildet ist und die zweite Mehrschichtteilleiterplatte (10) zumindest eine elektrisch leitende Lage (2) und zumindest eine elektrisch nicht leitende Lage (3) aufweist, wobei die Mehrschichtteilleiterplatten (9, 10) miteinander verbunden sind, wobei die elektrisch leitende Durchkontaktierung (6) zwischen einer ersten elektrisch leitenden Außenlage (12) und einer zweiten elektrisch leitenden Außenlage (13) einer der Mehrschichtteilleiterplatten (9) ausgebildet ist. Auch betrifft die Erfindung ein Verfahren zur Herstellung einer Leiterplatte.

Description

Leiterplatte
Beschreibung
Technisches Gebiet
Die Erfindung betrifft eine Leiterplatte, wie insbesondere eine Multischichtleiterplatte. Stand der Technik
Leiterplatten mit einer Mehrzahl von leitenden Lagen, die von nicht leitenden Lagen voneinander getrennt sind, sind im Stand der Technik bekannt. Sie werden auch als Multischichtleiterplatten bezeichnet. Sie weisen üblicherweise zumindest eine leitende Außenlage und eine Mehrzahl von leitenden Zwischenlagen auf, wobei zumindest eine leitende Durchkontaktierung zwischen einer leitenden Außenlage und einer leitenden ersten Zwischenlage vorgesehen ist. Solche Ausgestaltungen sind beispielsweise durch die CN 203181403 U bekannt geworden. Zur Ausbildung solcher Durchkontak- tierungen wird dabei eine Bohrung als Tiefenbohrung in die Leiterplatte bis zu der Zwischenlage geführt, in welcher eine elektrisch leitende Hülse ausgebildet wird. Dabei muss tiefenkontrolliert gebohrt werden, damit die Bohrung nicht zu tief oder nicht zu wenig tief reicht. Dies erhöht den Aufwand, weil jede Leiterplatte für sich einzeln äußerst präzise und mikrometergenau mit dem Einsatz von Bohrern mit abgeflachter Spitze als Spezialwerkzeuge gebohrt werden muss. Dies ist zeit- und kostenintensiv. Auch sind Durchkontaktierungen bekannt, die die Leiterplatte vollständig durchgreifen. Dabei wird eine durchgehende Bohrung erzeugt, in welche eine elektrisch leitende Hülse ausgebildet wird.
Bei der Durchkontaktierung die als Tiefenbohrung ausgeführt ist, hängt die Breite bzw. der Durchmesser der eingesetzten Hülse von der Bohrtiefe ab. Der Durchmesser der Hülse steigt mehr als proportional zur Bohrtiefe. Somit muss bei Tiefenbohrungen der Durchmesser der Hülse größer sein. Dies vergrößert die Abmessungen der Leiterplat- te und damit das Gehäuse des Steuergeräts und damit den benötigten Bauraum im Fahrzeug. Auch ist es ein Nachteil, dass die Hülsen nach außen nicht sauber verschlossen sind, was für die weitere Montage und die Dauerhaltbarkeit Probleme bereitet. Weiterhin ist es nachteilig, dass eine solche Tiefenbohrung nicht sauber verschlossen werden kann, weil bei der Tiefenbohrung im Gegensatz zur Durchbohrung das Füllmaterial nicht durchgedrückt werden kann. So entsteht beim Einbringen des Füllmaterials zwangsläufig ein Luftpolster. Das luftleere Verschließen der Hülse ist erheblich erschwert und die Hülse kann nach außen nicht sauber verschlossen werden. Ein planes und luftleeres Verschließen der Hülse ist insbesondere für die weitere Montage und die Dauerhaltbarkeit im automotiven Bereich besonders vorteilhaft.
Darstellung der Erfindung, Aufgabe, Lösung, Vorteile
Daher ist es die Aufgabe der vorliegenden Erfindung, eine Leiterplatte, insbesondere für Sensoren und für Radaranwendungen, zu schaffen, die insbesondere den automotiven Ansprüchen genügt und in der Fläche kleiner und vorteilhafterweise im Gewicht geringer ist und insbesondere auch vorteilhafter herzustellen ist und die Nachteile des Standes der Technik reduziert. Auch ist es die Aufgabe, ein Verfahren zur Herstellung einer Leiterplatte zu schaffen, mittels welchem eine Leiterplatte mit Durchkontaktie- rung von einer Außenlage bis zu einer Zwischenlage einfach und kostengünstig herstellbar ist.
Die Aufgabe der vorliegenden Erfindung bezüglich der Leiterplatte wird mit den Merkmalen gemäß Anspruch 1 gelöst.
Ein Ausführungsbeispiel der Erfindung betrifft eine Leiterplatte mit einer Mehrzahl von elektrisch leitenden Lagen, die von elektrisch nicht leitenden Lagen voneinander getrennt sind, wobei zumindest eine elektrisch leitende Außenlage und eine Mehrzahl von elektrisch leitenden Zwischenlagen vorgesehen sind, wobei zumindest eine elektrisch leitende Durchkontaktierung zwischen einer elektrisch leitenden Außenlage und einer elektrisch leitenden Zwischenlage vorgesehen ist, wobei die Leiterplatte aus zumindest einer ersten Mehrschichtteilleiterplatte und aus einer zweiten Mehrschichtteilleiterplatte besteht, wobei die erste Mehrschichtteilleiterplatte aus einer Mehrzahl von elektrisch leitenden Lagen und einer Mehrzahl von elektrisch nicht leitenden Lagen gebildet ist und die zweite Mehrschichtteilleiterplatte zumindest eine elektrisch leitende Lage und zumindest eine elektrisch nicht leitende Lage aufweist, wobei die Mehrschichtteilleiterplatten miteinander verbunden sind, wobei die elektrisch leitende Durchkontaktierung zwischen einer ersten elektrisch leitenden Außenlage und einer zweiten elektrisch leitenden Außenlage einer der Mehrschichtteilleiterplatten ausgebildet ist.
Dadurch bildet die zweite Außenlage die erste Zwischenlage, so dass die diesbezügliche Mehrschichtteilleiterplatte durchgebohrt werden kann, um anschließend die Hülse in die Bohrung einzusetzen oder dort auszubilden. Es ist keine Tiefenbohrung mehr nötig, die nur teilweise in die Mehrschichtteilleiterplatte reicht. Das Herstellungsverfahren kann dadurch erheblich vereinfacht werden, weil die erste Mehrschichtteilleiterplatte vorgefertigt werden kann und mit einer zweiten Mehrschichtteilleiterplatte verbunden wird, um die Leiterplatte zu bilden.
Besonders bevorzugt ist es, wenn auch die zweite Mehrschichtteilleiterplatte aus einer Mehrzahl von elektrisch leitenden Lagen und aus einer Mehrzahl von elektrisch nicht leitenden Lagen gebildet ist. Dadurch kann auch eine weiterhin mehrschichtige Leiterplatte geschaffen werden.
Ebenso ist es auch vorteilhaft, wenn die Leiterplatte aus den Mehrschichtteilleiterplatten zusammengesetzt ist, insbesondere sind dabei die Mehrschichtteilleiterplatten miteinander verklebt. Dadurch wird eine stabile Leiterplatte erzeugt.
Die Erfindung macht es zudem vorteilhaft möglich, eine elektrisch leitende Hülse einfach, robust und im Wesentlichen plan mit einem Füllmaterial zu verfüllen. Damit kann das Verfüllen im Wesentlichen vollständig erfolgen, so dass die Hülse auch sicher mit einer elektrisch leitenden Abdeckung versehen werden kann, auf der unter automoti- ven Gesichtspunkten sicher ein Bauteil montiert, wie beispielsweise gelötet, werden kann.
Die zumindest zwei verwendeten Mehrschichtteilleiterplatten können als getrennt ver- presste Elemente ausgebildet werden, die miteinander verbunden werden. Es wird also eine mehrfach verpresste Leiterplatte geschaffen, die insbesondere für automoti- ve Sensoren und/oder automotive HF-Anwendungen verwendbar und vorteilhaft ist. Auch können solche Leiterplatten für Anwendungen außerhalb des automotiven Bereichs eingesetzt werden.
Dies ermöglicht eine Miniaturisierung von automotiv tauglichen Multischichtleiterplat- ten, vorzugsweise hochfrequenter 24 GHZ und 77 GHZ Radaranwendungen. Die erfindungsgemäße Leiterplatte kann auch auf andere Anwendungsgebiete, insbesondere im automotiven Bereich, angewendet werden, vorzugsweise in Produktbereichen oder für Spezialanwendungen mit eingeschränktem Bau räum. Die Ausgestaltung führt zu einer Miniaturisierung der Steuergeräte und/oder Sensoren und reduziert damit den benötigten Bauraum im Fahrzeug. Sie führt damit direkt und auch indirekt zu einer Kosten- und Gewichtsersparnis.
Vorteilhaft ist es, wenn zumindest zwei Mehrschichtteilleiterplatten, zumindest eine erste Mehrschichtteilleiterplatte und eine zweite Mehrschichtteilleiterplatte, miteinander verklebt oder anderweitig verbunden sind. Dadurch wird die Leiterplatte durch vorbereitete Mehrschichtteilleiterplatten ausgebildet, wobei die eine, wie die erste, Mehrschichtteilleiterplatte die besagte Durchkontaktierung ausbildet, wobei auch die zweite Mehrschichtleiterplatte die besagte Durchkontaktierung oder eine solche Durchkontaktierung oder eine Durchkontaktierung eines anderen Typs ausbilden kann.
Bevorzugt sind mehrere Durchkontaktierungen in der einen und/oder in der anderen Mehrschichtteilleiterplatte vorgesehen, die zur Leiterplatte miteinander verbunden werden. Auch ist es zweckmäßig, wenn die Durchkontaktierung in der ersten Mehrschichtteilleiterplatte angeordnet ist, wobei die zweite Mehrschichtteilleiterplatte im Anschluss an die Durchkontaktierung der ersten Mehrschichtteilleiterplatte keine oder alternativ auch eine Durchkontaktierung oder mehrere Durchkontaktierungen gleichen Typs o- der auch unterschiedlicher Typen, je nach Anforderung, aufweisen kann. Durch das Verkleben der beiden Mehrschichtteilleiterplatten wird die Durchkontaktierung zu einer blinden Durchkontaktierung, weil sie im Stapel der Lagen endet und auf einer Seite nicht nach außen geführt wird.
Ebenso ist es zweckmäßig, wenn die Durchkontaktierung der ersten Mehrschichtteilleiterplatte durch die zweite Mehrschichtteilleiterplatte einseitig verschlossen ist. Damit wird ein verschlossener Abschluss geschaffen.
Weiterhin ist es bei einem Ausführungsbeispiel vorteilhaft, wenn die Durchkontaktierung auf der Außenseite der ersten Mehrschichtteilleiterplatte vollständig von einem mit Klebstoff angereicherten Füllmaterial, insbesondere ohne Lufteinschlüsse, verschlossen wird und von einer leitenden Lage abgedeckt ist. Dadurch kann auch oberhalb der Durchkontaktierung ein elektronisches Bauelement platziert werden, was zu einer erheblichen Reduzierung der Leiterplattenfläche führt und direkt Leiterplattenkosten und Gewicht spart.
Bei einem weiteren Ausführungsbeispiel ist es zweckmäßig, wenn die leitende Lage zur Abdeckung eine Kupferschicht, insbesondere eine Kupferschicht mit einer Lötmaske ist, oder eine Kupferschicht mit einer Oberflächenbeschichtung, insbesondere eine Kupferschicht mit Oberflächenbeschichtung und mit einer Lötmaske ist. Dadurch kann die Durchkontaktierung sicher verschlossen und für die Platzierung von elektronischen Bauelementen vorbereitet werden.
Auch ist es zweckmäßig, wenn die Durchkontaktierung gebildet ist durch eine Durchbohrung der ersten Mehrschichtteilleiterplatte, in welche eine leitende Hülse einge- setzt oder galvanisch metallisiert ausgebildet ist. Dies ist vorteilhaft, weil damit auch mehrere solcher Mehrschichtteilleiterplatten als Stapel gleichzeitig verarbeitet bzw. gebohrt werden können. Dies reduziert den Aufwand und die Kosten.
Besonders vorteilhaft ist es auch, wenn die leitende Hülse von einem Füllmaterial, wie einem mit Klebstoff angereicherten Füllmaterial, im Wesentlichen vollständig und insbesondere vorteilhaft auch ohne Lufteinschlüsse oder mit nur wenigen Lufteinschlüssen aufgefüllt ist. Dadurch kann ein abgedichteter Abschluss ohne Luftblase oder ohne Vakuum erreicht werden, was die sichere Montage auf der Hülse ermöglicht, die Betriebssicherheit erhöht und dem automotiven Anspruch gerecht wird.
Ebenso ist es zweckmäßig, wenn die zumindest eine erste Mehrschichtteilleiterplatte und die zweite Mehrschichtteilleiterplatte mittels des Klebstoffs miteinander verklebt sind. So kann für das Verkleben oder Verpressen und das Auffüllen der leitenden Hülse der gleiche Klebstoff verwendet werden. Dabei kann dies ggf. auch im gleichen Verfahrensschritt erfolgen. Alternativ kann das Auffüllen der Hülse im separaten Arbeitsschritt erfolgen, um dann im Anschluss daran die Leiterplatten miteinander zu verkleben.
Besonders vorteilhaft ist es, wenn die erfindungsgemäße Leiterplatte für die Verwendung in Steuergeräten oder Sensoren, insbesondere für automotive Anwendungen, insbesondere als Radarsensoren oder Steuereinheiten für Radarsensoren, vorgesehen ist.
Die Aufgabe wird bezüglich des Verfahrens mit den Merkmalen von Anspruch 14 gelöst.
Ein Ausführungsbeispiel der Erfindung betrifft dabei ein Verfahren zur Herstellung einer Leiterplatte mit einer Mehrzahl von elektrisch leitenden Lagen, die von elektrisch nicht leitenden Lagen voneinander getrennt sind, wobei zumindest eine elektrisch leitende Außenlage und eine Mehrzahl von elektrisch leitenden Zwischenlagen vorgese- hen sind, wobei zumindest eine elektrisch leitende Durchkontaktierung zwischen einer elektrisch leitenden Außenlage und einer elektrisch leitenden Zwischenlage vorgesehen ist, wobei das Verfahren zur Herstellung einer Leiterplatte vorsieht, dass zumindest eine erste Mehrschichtteilleiterplatte und zumindest eine zweite Mehrschichtteilleiterplatte zur Verfügung gestellt wird, wobei die erste Mehrschichtteilleiterplatte aus einer Mehrzahl von elektrisch leitenden Lagen und einer Mehrzahl von elektrisch nicht leitenden Lagen gebildet ist und die zweite Mehrschichtteilleiterplatte zumindest eine elektrisch leitende Lage und zumindest eine elektrisch nicht leitende Lage aufweist, wobei die elektrisch leitende Durchkontaktierung zwischen einer ersten elektrisch leitenden Außenlage und einer zweiten elektrisch leitenden Außenlage einer der Mehrschichtteilleiterplatten ausgebildet wird und wobei die Mehrschichtteilleiterplatten miteinander verbunden werden.
Dabei ist es besonders vorteilhaft, wenn die zumindest eine erste Mehrschichtteilleiterplatte und die zumindest eine zweite Mehrschichtteiieiterplatte miteinander verbunden, insbesondere miteinander verklebt werden.
Vorteilhafte Weiterbildungen der vorliegenden Erfindung sind in den Unteransprüchen und der nachfolgenden Figurenbeschreibung beschrieben. Dabei zeigen:
Figur 1 eine schematische Darstellung eines Ausschnitts eines Ausführungsbeispiels einer erfindungsgemäßen Leiterplatte, und
Figur 2 eine schematische Darstellung eines Ausschnitts eines Ausführungsbeispiels einer erfindungsgemäßen Leiterplatte.
Bevorzugtes Ausführungsbeispiel der Erfindung Die Fig. 1 zeigt in einer schematischen Darstellung einen Ausschnitt einer erfindungsgemäßen Leiterplatte 1 mit einer Mehrzahl von elektrisch leitenden Lagen 2, die von nicht leitenden Lagen 3 voneinander getrennt sind.
Dabei sind zumindest eine elektrische leitende Außenlage 4 und eine Mehrzahl von elektrisch leitenden Zwischenlagen 5 vorgesehen. Im gezeigten Ausführungsbeispiel sind acht elektrisch leitende Lagen 2 vorgesehen, also zwei elektrisch leitende Außenlagen 4 und sechs elektrisch leitende Zwischenlagen 5.
Zu erkennen ist eine elektrisch leitende Durchkontaktierung 6. Dabei stellt diese gezeigte Durchkontaktierung 6 ein Beispiel für zumindest eine elektrisch leitende Durchkontaktierung 6 dar, die zwischen einer elektrisch leitenden Außenlage 4 und einer elektrisch leitenden ersten Zwischenlage 5 ausgebildet ist. Bevorzugt ist eine Mehrzahl solcher Durchkontaktierungen 6 vorgesehen. Die Durchkontaktierung 6 ist gebildet durch eine Bohrung 7 mit einer galvanisch metallisierten elektrisch leitenden Hülse 8.
Die erfindungsgemäße Leiterplatte 1 ist dabei aus einer ersten Mehrschichtteilleiterplatte 9 und aus einer zweiten Mehrschichtteilleiterplatte 10 zusammengesetzt, die jeweils aus einer Mehrzahl von elektrisch leitenden Lagen 2 und einer Mehrzahl von nicht leitenden Lagen 3 gebildet sind, wobei die zumindest zwei Mehrschichtteilleiterplatten 9, 10 miteinander verbunden sind. Dazu dient die insbesondere mit Klebstoff angereicherte nicht leitende Lage 1 1 . Die zumindest eine erste Mehrschichtteilleiterplatte 9 und eine zweite Mehrschichtteilleiterplatte 10 sind vorteilhaft miteinander verklebt oder anderweitig verbunden.
Die Durchkontaktierung 6 ist erfindungsgemäß zwischen einer ersten elektrisch leitenden Außenlage 12 und einer zweiten elektrisch leitenden Außenlage 13 einer der Mehrschichtteilleiterplatten 9 ausgebildet. Dadurch kann diese Mehrschichtteilleiterplatte 9 durchgebohrt und die elektrisch leitende Hülse 8 ausgebildet werden. Dies geschieht mittels eines galvanischen Abscheidungsprozesses. In Figur 1 ist die Durchkontaktierung 6 beispielweise in der ersten Mehrschichtteilleiterplatte 9 angeordnet, wobei die zweite Mehrschichtteilleiterplatte 10 im Anschluss an die Durchkontaktierung 6 der ersten Mehrschichtteilleiterplatte 9 keine elektrisch leitende Durchkontaktierung aufweist. Wie aber in Figur 2 dargestellt, kann die zweite Mehrschichtteilleiterplatte 10 auch eine elektrisch leitende Durchkontaktierung 50 aufweisen oder auch eine Mehrzahl von elektrisch leitenden Durchkontaktierungen auch unterschiedlicher Typen aufweisen, je nach Anforderung.
Die zweite Mehrschichtteilleiterplatte 10 schließt in Figur 1 die Durchkontaktierung 6 in einem mittleren Bereich der Leiterplatte 1 ab. Die Durchkontaktierung 6 der ersten Mehrschichtteilleiterplatte 9 wird also durch die nicht leitende, mit Klebstoff angereicherte Lage 1 1 und die zweite Mehrschichtteilleiterplatte 10 einseitig verschlossen.
Zu erkennen ist auch, dass die mit einem Füllstoff 18 aufgefüllte bzw. verschlossene Durchkontaktierung 6 auf der Außenseite 14 der ersten Mehrschichtteilleiterplatte 9 von einer leitenden Lage 1 5 sicher abgedeckt ist. Eine solche Lage findet sich auch auf der anderen Seite der ersten Mehrschichtteilleiterplatte 9 und auf der gegenüberliegenden Seite der zweiten Mehrschichtteilleiterplatte 10. Die elektrisch leitende Lage 2 als Außenlage 4 weist zur Abdeckung also eine Kupferschicht als Abdeckung bzw. Lage 15 auf, insbesondere eine Kupferschicht als Lage 15 mit einer Lötmaske 1 6, o- der eine Kupferschicht als Lage 15 mit einer Oberflächenbeschichtung 17, insbesondere eine Kupferschicht 15 mit Oberflächenbeschichtung 17 und mit einer Lötmaske 1 6.
Die Durchkontaktierung 6 ist gemäß dem Ausführungsbeispiel gebildet durch eine Durchbohrung der ersten Mehrschichtteilleiterplatte 9, in welche eine elektrisch leitende Hülse 8 ausgebildet ist. Die Hülse 8 ist mit einem insbesondere mit einem Klebstoff angereicherten Füllmaterial 18 befüllt. Die mit Klebstoff angereicherte Lage 1 1 wird für das Verkleben der zumindest einen ersten Mehrschichtteilleiterplatte 9 und der zweiten Mehrschichtteilleiterplatte 10 verwendet. Das mit Klebstoff angereicherte Füllmaterial kann dabei anteilig auch als Füllstoff 18 für die Durchkontaktierung 6 verwendet werden.
Die Leiterplatte 1 wird bevorzugt für die Verwendung in Steuergeräten oder als Sensoren, insbesondere für automotive Anwendungen, insbesondere als Radarsensoren oder Steuereinheiten für Radarsensoren, vorgesehen.
Die Durchkontaktierung weist eine metallische, elektrisch leitende Abdeckung 19, wie Kappe, auf, die es erlaubt auch unmittelbar über der Durchkontaktierung elektronische Bauelemente zu platzieren.
Wird die Durchkontaktierung durch ein Durchbohren der ersten Mehrschichtteilleiterplatte bewirkt, so kann der Bohrdurchmesser jeweils gleich und klein sein. Der Bohrdurchmesser bzw. Lochdurchmesser ist vorteilhaft auch unabhängig von der Bohrtiefe.
Die jeweiligen ersten Mehrschichtteilleiterplatten können äußerst vorteilhaft gestapelt gebohrt werden und müssen nicht mehr einzeln, mit Sonderwerkzeugen, hochpräzise und tiefenkontrolliert gebohrt werden. Dies reduziert die Kosten der Herstellung.
Die Figur 2 zeigt ein weiteres Ausführungsbeispiel einer Leiterplatte 1 , die im Wesentlichen dem Ausführungsbeispiel der Figur 1 entspricht, wobei zusätzlich eine Durchkontaktierung 50 im Bereich der zweiten Mehrschichtleiterplatte 10 vorgesehen ist. Ansonsten wird auf die Beschreibung zur Figur 1 verwiesen.
Erfindungsgemäß ist es besonders vorteilhaft, wenn die elektrisch leitende Durchkontaktierung 6 mit einem insbesondere mit Klebstoff angereicherten Füllmaterial 18 befüllt bzw. verschlossen ist und insbesondere mit einer elektrisch leitenden Abdeckung 19 versehen ist. Die Herstellung der Leiterplatte erfolgt dabei beispielsweise mittels eines erfindungsgemäßen Verfahrens, bei welchem zumindest eine erste Mehrschichtteilleiterlatte zur Verfügung gestellt wird, die Durchkontaktierung von einer elektrischen Außenlage der ersten Mehrschichtteileiterplatte zu der anderen elektrischen Außenlage der ersten Mehrschichtteilleiterlatte entweder bereits eingebracht ist oder hergestellt wird. Dabei wird in zumindest eine erste Mehrschichtteilieiterpiatte eine durchgehende Bohrung eingebracht, die beispielsweise durch Metallisieren oder Galvanisieren randseitig metallisch beschichtet wird. Alternativ kann auch eine massive Hülse eingebracht werden o.Ä.
Anschließend ist bzw. wird die Durchkontaktierung bevorzugt mit einem Füllstoff aufgefüllt und optional einseitig oder beidseitig verschlossen.
Anschließend kann zumindest eine zweite Mehrschichtteilieiterpiatte zur Verfügung gestellt werden, die mit der zumindest einen ersten Mehrschichtteilieiterpiatte verbunden wird, so dass die zumindest beiden miteinander verbundenen Mehrschichtteilleiterplatten einen Stapel von elektrisch leitenden Lagen und elektrisch nicht leitenden Lagen bilden. Das Verbinden erfolgt dabei bevorzugt durch Kleben.
Die Anordnung ist dabei so ausgebildet, dass die Durchkontaktierung der ersten Mehrschichtteilieiterpiatte so angeordnet ist, dass sie in einem eher mittigen Bereich der miteinander verbundenen Mehrschichtteilleiterplatten endet und damit eine Durchkontaktierung von einer Außenlage der ersten Mehrschichtteilieiterpiatte bis in einen mittigen Bereich der Leiterplatte ausbildet.
Das Verfahren zur Herstellung einer Leiterplatte mit einer Mehrzahl von elektrisch leitenden Lagen, die von elektrisch nicht leitenden Lagen voneinander getrennt sind, wobei zumindest eine elektrisch leitende Außenlage und eine Mehrzahl von elektrisch leitenden Zwischenlagen vorgesehen sind, wobei zumindest eine elektrisch leitende Durchkontaktierung zwischen einer elektrisch leitenden Außenlage und einer elektrisch leitenden Zwischenlage vorgesehen ist, sieht vor, dass zumindest eine erste Mehrschichtteilieiterpiatte und zumindest eine zweite Mehrschichtteilieiterpiatte zur Verfügung gestellt wird, wobei die erste Mehrschichtteilleiterplatte aus einer Mehrzahl von elektrisch leitenden Lagen und einer Mehrzahl von elektrisch nicht leitenden Lagen gebildet ist und die zweite Mehrschichtteilleiterplatte zumindest eine elektrisch leitende Lage und zumindest eine elektrisch nicht leitende Lage aufweist, wobei die elektrisch leitende Durchkontaktierung zwischen einer ersten elektrisch leitenden Außenlage und einer zweiten elektrisch leitenden Außenlage einer der Mehrschichtteilleiterplatten ausgebildet wird und wobei die Mehrschichtteilleiterplatten miteinander verbunden werden.
Ebenso ist vorgesehen, dass die zumindest eine erste Mehrschichtteilleiterplatte und die zumindest eine zweite Mehrschichtteileiterplatte miteinander verbunden, insbesondere miteinander verklebt werden.
In die so erzeugte Leiterplatte aus mehreren Mehrschichtteilleiterplatten kann zumindest eine weitere Durchkontaktierung 20 von einer Außenlage der Leiterplatte zu einer gegenüberliegenden Außenlage der Leiterplatte eingebracht werden, indem die Leiterplatte mit einer Durchbohrung versehen wird, die anschließend metallisiert bzw. galvanisiert wird. Alternativ kann auch eine Hülse eingesetzt werden. Bevorzugt ist diese Durchkontaktierung 20 ohne Füllung ausgebildet.
Bezugszeichenliste
Leiterplatte
elektrisch leitende Lage
mit Klebstoff angereicherte, elektrisch nicht leitende Lage (prepreg)
Außenlage
Zwischenlage
Durchkontaktierung
Bohrung
elektrisch leitende Hülse
Mehrschichtteilleiterplatte
Mehrschichtteilleiterplatte
mit Klebstoff angereicherte, elektrisch nicht leitende Lage (prepreg)
Außenlage
Außenlage
Außenseite
elektrisch leitende Lage
elektrisch leitende Lage
Lötmaske
Oberflächenbeschichtung
mit Klebstoff angereichertes Füllmaterial, Füllstoff
elektrisch leitende Abdeckung
Durchkontaktierung
Durchkontaktierung

Claims

Leiterplatte Patentansprüche
1 . Leiterplatte (1 ) mit einer Mehrzahl von elektrisch leitenden Lagen (2), die von elektrisch nicht leitenden Lagen (3) voneinander getrennt sind, wobei zumindest eine elektrisch leitende Außenlage (4) und eine Mehrzahl von elektrisch leitenden Zwischenlagen (5) vorgesehen sind, wobei zumindest eine elektrisch leitende Durchkontaktierung (6) zwischen einer elektrisch leitenden Außenlage (4) und einer elektrisch leitenden Zwischenlage (5) vorgesehen ist, dadurch gekennzeichnet, dass die Leiterplatte (1 ) aus zumindest einer ersten Mehrschichtteilieiterplatte (9) und aus einer zweiten Mehrschichtteilieiterplatte (10) besteht, wobei die erste Mehrschichtteilieiterplatte (9) aus einer Mehrzahl von elektrisch leitenden Lagen (2) und einer Mehrzahl von elektrisch nicht leitenden Lagen (3) gebildet ist und die zweite Mehrschichtteilieiterplatte (10) zumindest eine elektrisch leitende Lage (2) und zumindest eine elektrisch nicht leitende Lage (3) aufweist, wobei die Mehrschichtteilleiterplatten (9, 10) miteinander verbunden sind, wobei die elektrisch leitende Durchkontaktierung (6) zwischen einer ersten elektrisch leitenden Außenlage (12) und einer zweiten elektrisch leitenden Außenlage (13) einer der Mehrschichtteilleiterplatten (9) ausgebildet ist.
2. Leiterplatte (1 ) nach Anspruch 1 , dadurch gekennzeichnet, dass die zweite
Mehrschichtteilieiterplatte (10) aus einer Mehrzahl von elektrisch leitenden Lagen (2) und aus einer Mehrzahl von elektrisch nicht leitenden Lagen (3) gebildet ist.
3. Leiterplatte (1 ) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die
Leiterplatte (1 ) aus den Mehrschichtteilleiterplatten (9,19) zusammengesetzt ist.
4. Leiterplatte (1 ) nach Anspruch 1 , 2 oder 3, dadurch gekennzeichnet, dass zumindest zwei Mehrschichtteilleiterplatten (9, 10), zumindest eine erste Mehrschichtteilleiterplatte (9) und eine zweite Mehrschichtteilleiterplatte (10), miteinander verklebt oder anderweitig verbunden sind.
5. Leiterplatte (1 ) nach Anspruch 1 , 2, 3 oder 4, dadurch gekennzeichnet, dass die elektrisch leitende Durchkontaktierung (6) in der ersten Mehrschichtteilleiterplatte (9) angeordnet ist, wobei die zweite Mehrschichtteilleiterplatte (10) im Anschluss an die elektrisch leitende Durchkontaktierung (6) der ersten Mehrschichtteilleiterplatte (9) keine Durchkontaktierung (6) oder ebenfalls zumindest eine elektrisch leitende Durchkontaktierung aufweist.
6. Leiterplatte (1 ) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die elektrisch leitende Durchkontaktierung (6) der ersten Mehrschichtteilleiterplatte (9) durch die zweite Mehrschichtteilleiterplatte (10) einseitig verschlossen ist.
7. Leiterplatte (1 ) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die elektrisch leitende Durchkontaktierung (6) auf der Außenseite der ersten Mehrschichtteilleiterplatte (9) von einer elektrisch leitenden Lage (15) als Abdeckung abgedeckt ist.
8. Leiterplatte (1 ) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die elektrisch leitende Lage (15) zur Abdeckung eine Kupferschicht, insbesondere eine Kupferschicht mit einer Lötmaske (16) ist oder eine Kupferschicht mit einer Oberflächenbeschichtung (17), insbesondere eine Kupferschicht mit Oberflächenbeschichtung (17) und mit einer Lötmaske (1 6), ist.
9. Leiterplatte (1 ) nach einem der vorhergehenden Ansprüche, dadurch ge- kennzeichnet, dass die elektrisch leitende Durchkontaktierung (6) gebildet ist durch eine Durchbohrung der ersten Mehrschichtteilleiterplatte (9), in welche eine elektrisch leitende Hülse (8) eingesetzt oder galvanisch metallisiert ausgebildet ist.
10. Leiterplatte (1 ) nach Anspruch 9, dadurch gekennzeichnet, dass die elektrisch leitende Hülse (8) von einem Füllmaterial (18) aufgefüllt ist.
1 1 . Leiterplatte (1 ) nach Anspruch 10, dadurch gekennzeichnet, dass auf der mit Füllmaterial (18) verschlossenen elektrisch leitenden Hülse (8) eine elektrisch leitende Abdeckung (19), insbesondere im Wesentlichen plan, aufgebracht ist.
12. Leiterplatte (1 ) nach Anspruch 1 1 , dadurch gekennzeichnet, dass die elektrisch leitende Abdeckung (19) derart auf dem Füllmaterial (18) aufgebracht ist, dass eine direkte Montage bzw. Lötung von elektronischen Komponenten auf der elektrisch leitenden Abdeckung (19) durchführbar ist.
13. Leiterplatte (1 ) nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, dass das Füllmaterial (18) ein mit einem Klebstoff angereichertes Füllmaterial ist.
14. Leiterplatte (1 ) nach einem der vorhergehenden Ansprüche 10 bis 13,
dadurch gekennzeichnet, dass die zumindest erste Mehrschichtteilleiterplatte (9) und die zweite Mehrschichtteilleiterplatte (10) mittels einer mit Klebstoff angereicherten nicht leitenden Lage (1 1 ), miteinander verklebt sind.
15. Leiterplatte (1 ) nach einem der vorhergehenden Ansprüche für die Verwendung in Steuergeräten, als Sensoren, insbesondere für automotive Anwendungen, insbesondere als Radarsensoren oder in Steuereinheiten für Radarsensoren.
1 6. Verfahren zur Herstellung einer Leiterplatte (1 ) mit einer Mehrzahl von elektrisch leitenden Lagen (2), die von elektrisch nicht leitenden Lagen (3) voneinander getrennt sind, wobei zumindest eine elektrisch leitende Außenlage (4) und eine Mehrzahl von elektrisch leitenden Zwischenlagen (5) vorgesehen sind, wobei zumindest eine elektrisch leitende Durchkontaktierung (6) zwischen einer elektrisch leitenden Außenlage (4) und einer elektrisch leitenden Zwischenlage (5) vorgesehen ist, dadurch gekennzeichnet, dass das Verfahren zur Herstellung einer Leiterplatte (1 ) vorsieht, dass zumindest eine erste Mehrschichtteilleiterplatte (9) und zumindest eine zweite Mehrschichtteilleiterplatte (10) zur Verfügung gestellt wird, wobei die erste Mehrschichtteilleiterplatte (9) aus einer Mehrzahl von elektrisch leitenden Lagen (2) und einer Mehrzahl von elektrisch nicht leitenden Lagen (3) gebildet ist und die zweite Mehrschichtteilleiterplatte (10) zumindest eine elektrisch leitende Lage (2) und zumindest eine elektrisch nicht leitende Lage (3) aufweist, wobei die elektrisch leitende Durchkontaktierung (6) zwischen einer ersten elektrisch leitenden Außenlage (12) und einer zweiten elektrisch leitenden Außenlage (13) einer der Mehrschichtteilleiterplatten (9) ausgebildet wird und wobei die Mehrschichtteilleiterplatten (9, 10) miteinander verbunden werden.
17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass die zumindest eine erste Mehrschichtteilleiterplatte (9) und die zumindest eine zweite Mehrschichtteileiterplatte (10) miteinander verbunden, insbesondere miteinander verklebt, werden.
PCT/EP2017/076219 2016-10-18 2017-10-13 Leiterplatte Ceased WO2018073128A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/335,027 US11452214B2 (en) 2016-10-18 2017-10-13 Printed circuit board
CN201780061116.8A CN109792847B (zh) 2016-10-18 2017-10-13 电路板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016119825.0A DE102016119825A1 (de) 2016-10-18 2016-10-18 Leiterplatte
DE102016119825.0 2016-10-18

Publications (1)

Publication Number Publication Date
WO2018073128A1 true WO2018073128A1 (de) 2018-04-26

Family

ID=60117676

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2017/076219 Ceased WO2018073128A1 (de) 2016-10-18 2017-10-13 Leiterplatte

Country Status (4)

Country Link
US (1) US11452214B2 (de)
CN (1) CN109792847B (de)
DE (1) DE102016119825A1 (de)
WO (1) WO2018073128A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018219986A1 (de) 2018-11-22 2020-05-28 Robert Bosch Gmbh Leiterplatte für Radarsensoren mit metallischer Füllstruktur und Verfahren zur Herstellung einer Leiterplatte für Radarsensoren mit metallischer Füllstruktur
JP2020174146A (ja) * 2019-04-11 2020-10-22 イビデン株式会社 配線基板及び配線基板の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2202094A (en) * 1987-03-10 1988-09-14 Int Computers Ltd Multilayer printed circuit board
US20060180346A1 (en) * 2005-02-17 2006-08-17 Suzanne Knight High aspect ratio plated through holes in a printed circuit board
US20090007425A1 (en) * 2006-02-09 2009-01-08 Eiichi Shinada Method for Manufacturing Multilayer Wiring Board

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5591353A (en) * 1994-08-18 1997-01-07 Texas Instruments Incorporated Reduction of surface copper thickness on surface mount printed wire boards with copper plated through holes by the chemical planarization method
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
JP2937933B2 (ja) * 1997-03-24 1999-08-23 富山日本電気株式会社 多層プリント配線板の製造方法
US6452117B2 (en) * 1999-08-26 2002-09-17 International Business Machines Corporation Method for filling high aspect ratio via holes in electronic substrates and the resulting holes
JP4034046B2 (ja) * 2001-06-07 2008-01-16 日本碍子株式会社 高精度な貫通孔を有する多層板、及び、回路基板
JP4071615B2 (ja) * 2002-12-20 2008-04-02 株式会社フジクラ 貫通電極の形成方法及び貫通電極付き基板
US7627947B2 (en) * 2005-04-21 2009-12-08 Endicott Interconnect Technologies, Inc. Method for making a multilayered circuitized substrate
JP4016039B2 (ja) * 2005-06-02 2007-12-05 新光電気工業株式会社 配線基板および配線基板の製造方法
US8130507B2 (en) * 2008-03-24 2012-03-06 Ngk Spark Plug Co., Ltd. Component built-in wiring board
KR101018109B1 (ko) 2009-08-24 2011-02-25 삼성전기주식회사 다층 배선 기판 및 그의 제조방법
CN102595809A (zh) * 2012-03-14 2012-07-18 柏承科技(昆山)股份有限公司 高密度互联印刷电路板的制作方法
CN103906372B (zh) * 2012-12-27 2017-03-01 碁鼎科技秦皇岛有限公司 具有内埋元件的电路板及其制作方法
CN203181403U (zh) 2013-03-28 2013-09-04 陈菊香 一种带盲孔pcb多层板
CN111263535A (zh) * 2015-07-15 2020-06-09 印刷电路板公司 制造印刷电路板的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2202094A (en) * 1987-03-10 1988-09-14 Int Computers Ltd Multilayer printed circuit board
US20060180346A1 (en) * 2005-02-17 2006-08-17 Suzanne Knight High aspect ratio plated through holes in a printed circuit board
US20090007425A1 (en) * 2006-02-09 2009-01-08 Eiichi Shinada Method for Manufacturing Multilayer Wiring Board

Also Published As

Publication number Publication date
CN109792847A (zh) 2019-05-21
US20190254175A1 (en) 2019-08-15
CN109792847B (zh) 2022-09-20
DE102016119825A1 (de) 2018-04-19
US11452214B2 (en) 2022-09-20

Similar Documents

Publication Publication Date Title
AT515101B1 (de) Verfahren zum Einbetten einer Komponente in eine Leiterplatte
AT12319U1 (de) Verfahren zum herstellen einer aus wenigstens zwei leiterplattenbereichen bestehenden leiterplatte sowie leiterplatte
DE2539925A1 (de) Verfahren zur herstellung einer mehrschichtigen gedruckten schaltungsplatte
DE102012216101A1 (de) Verfahren zum Herstellen einer in einem Substrat integrierten oder auf einem Substrat aufgebrachten Spule und elektronisches Gerät
EP0620702B1 (de) Kern für elektrische Verbindungssubstrate und elektrische Verbindungssubstrate mit Kern, sowie Verfahren zu deren Herstellung
EP2649864A1 (de) Leiterplatte
DE10243637A1 (de) Leiterplatte mit mindestens einem starren und mindestens einem flexiblen Bereich sowie Verfahren zur Herstellung von sterr-flexiblen Leiterplatten
WO2005032224A1 (de) Leiterplatte mit einer haltevorrichtung zum halten bedrahteter elektronischer bauteile; verfahren zur herstellung einer solchen leiterplatte und deren verwendung in einem lötofen
WO2018073128A1 (de) Leiterplatte
EP3257335A1 (de) Verfahren zur herstellung einer durchkontaktierung bei einer mehrlagen-leiterplatte
EP2421339A1 (de) Verfahren zum Einbetten von elektrischen Komponenten
DE102007035794A1 (de) Leiterplattenverbund sowie Verfahren zum Herstellen eines Leiterplattenverbundes
DE102015113322B3 (de) Hochfrequenzantenne, Hochfrequenzsubstrat mit Hochfrequenzantenne und Verfahren zur Herstellung
DE102016224943A1 (de) Trägersubstrat, Elektronikmodul und Verfahren zum Ausbilden eines Trägersubstrates
WO2019068826A1 (de) Leiterplatte und verfahren zur verarbeitung einer leiterplatte
DE102019132852B4 (de) Verfahren zum Herstellen eines Leiterstrukturelements und Leiterstrukturelement
EP4342267A1 (de) Verfahren zur herstellung einer leiterplatte und leiterplatte mit mindestens einem eingebetteten elektronischen bauteil
DE1926590A1 (de) Mehrschichtige gedruckte Schaltung und Verfahren zu ihrer Herstellung
DE102020111996A1 (de) Verfahren zur Herstellung einer Leiterplatte und Leiterplatte mit mindestens einem eingebetteten elektronischen Bauteil
DE10330754B4 (de) Verfahren zur Herstellung einer elektrischen Schaltung
DE9102817U1 (de) Innenliegende Verbindung zum Aufbau von Multilayerschaltungen
EP1719393B1 (de) Leiterplatte
DE102014210889B4 (de) Verfahren zur Herstellung einer mehrlagigen Leiterplatte
DE3639443A1 (de) Leiterplatte und verfahren zu deren herstellung
DE102014222104A1 (de) Schaltungsträger und Steuergerät

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17784632

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17784632

Country of ref document: EP

Kind code of ref document: A1